CN102142505B - Led封装 - Google Patents

Led封装 Download PDF

Info

Publication number
CN102142505B
CN102142505B CN2010102779981A CN201010277998A CN102142505B CN 102142505 B CN102142505 B CN 102142505B CN 2010102779981 A CN2010102779981 A CN 2010102779981A CN 201010277998 A CN201010277998 A CN 201010277998A CN 102142505 B CN102142505 B CN 102142505B
Authority
CN
China
Prior art keywords
lead frame
led
wire
led chip
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102779981A
Other languages
English (en)
Other versions
CN102142505A (zh
Inventor
牛山直矢
岩下和久
刀祢馆达郎
竹内辉雄
押尾博明
小松哲郎
渡元
清水聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha To Kk
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102142505A publication Critical patent/CN102142505A/zh
Application granted granted Critical
Publication of CN102142505B publication Critical patent/CN102142505B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种LED封装。按照一个实施例，LED封装包括第一引线框架、第二引线框架、LED芯片、导线和树脂体。第一引线框架和第二引线框架相互之间安排有间隔。LED芯片设置在第一引线框架和第二引线框架上方。LED芯片的第一端子与第一引线框架连接，LED芯片的第二端子与第二引线框架连接。导线连接第一端子和第一引线框架。树脂体覆盖LED芯片以及第一引线框架和第二引线框架的每一个的顶面、底面的一部分和边缘表面的一部分。每个底面的剩余部分和每个边缘表面的剩余部分被露出。由LED芯片的顶面和从第一端子引出导线的方向形成的芯片侧角度小于由第一引线框架的顶面和从第一引线框架引出导线的方向形成的框架侧角度。

Description

LED封装
技术领域
这里描述的实施例一般涉及LED(发光二极管)封装。
背景技术
迄今为止，为了控制光分布特性从而提高来自其中安装LED芯片的LED封装的光的提取效率，在LED封装中设置了由白树脂制成的碗状封套。在这种LED封装中，LED芯片安装在封套的底面上，随后在封套中填充透明树脂以填埋LED芯片。这种封套通常由基于聚酰胺的热塑性树脂构成(例如，参见JP-A 2004-274027(Kokai))。
近年来，随着LED封装的应用范围的扩大，已要求LED封装变得更耐久。同时，随着LED芯片的输出功率的增大，从LED芯片发出的光和热的量增大，这又导致易于发生密封LED芯片的树脂部分的退化。另外，随着LED封装的应用范围的扩大，要求进一步降低成本。
发明内容
根据本发明的一个方面，提供了一种LED封装，包括：相互之间安排有间隔的第一引线框架和第二引线框架；设置在所述第一引线框架和所述第二引线框架上方的LED芯片，所述LED芯片的第一端子与所述第一引线框架连接，所述LED芯片的第二端子与所述第二引线框架连接；连接所述第一端子和所述第一引线框架的导线；以及覆盖所述LED芯片以及所述第一引线框架和第二引线框架的每一个的顶面、底面的一部分和边缘表面的一部分的树脂体，每个底面的剩余部分和每个边缘表面的剩余部分被露出，由所述LED芯片的顶面和从所述第一端子引出所述导线的方向形成的芯片侧角度小于由所述第一引线框架的顶面和从所述第一引线框架引出所述导线的方向形成的框架侧角度。
根据本发明的另一个方面，提供了一种LED封装，包括：相互之间安排有间隔的第一引线框架和第二引线框架；设置在所述第一引线框架和所述第二引线框架上方的LED芯片，所述LED芯片的第一端子与所述第一引线框架连接，所述LED芯片的第二端子与所述第二引线框架连接；连接所述第一端子和第一引线框架的导线；以及覆盖所述LED芯片、所述导线及所述第一引线框架和所述第二引线框架的每一个的一部分的树脂体，所述导线到所述第一引线框架和所述第二引线框架的投影图像是弯曲的。
根据本发明的再一个方面，提供了一种LED封装，包括：相互之间安排有间隔的第一引线框架和第二引线框架；设置在所述第一引线框架和所述第二引线框架上方的LED芯片，所述LED芯片的第一端子与所述第一引线框架连接，所述LED芯片的第二端子与所述第二引线框架连接；以及覆盖所述LED芯片以及所述第一引线框架和第二引线框架的每一个的顶面、底面的一部分和边缘表面的一部分的树脂体，每个底面的剩余部分和每个边缘表面的剩余部分被露出，所述树脂体的顶面的面积小于所述树脂体的底面的面积。
附图说明
图1是举例说明按照第一实施例的LED封装的透视图；
图2A是举例说明按照第一实施例的LED封装的断面图，图2B是举例说明引线框架的平面图；
图3是举例说明按照第一实施例的LED封装的制造方法的流程图；
图4A-4D是举例说明按照第一实施例的LED封装的制造方法的工艺断面图；
图5A-5C是举例说明按照第一实施例的LED封装的制造方法的工艺断面图；
图6A和6B是举例说明按照第一实施例的LED封装的制造方法的工艺断面图；
图7A是举例说明第一实施例中的引线框架板的平面图，图7B是举例说明引线框架板的元件区域的局部放大平面图；
图8A-8F是举例说明第一实施例中的导线接合方法的示图；
图9A和9B是举例说明第一实施例的效果的示意图和照片图像；
图10A-10C是举例说明第一实施例的第一变形例中的导线接合方法的工艺断面图；
图11A是举例说明按照第一实施例的第二变形例的LED封装的平面图，图11B是举例说明导线接合部分的照片图像；
图12是举例说明按照第一实施例的第三变形例的LED封装的透视图；
图13A是举例说明按照第一实施例的第三变形例的LED封装的引线框架、LED芯片和导线的平面图，图13B是举例说明LED封装的底面图，图13C是举例说明LED封装的断面图；
图14是举例说明按照第一实施例的第三变形例的LED封装的LED芯片和导线的平面图；
图15A-15D是举例说明在测试例1中评估的样本的照片图像；
图16是举例说明每个导线环的耐久性的示图，横轴表示热循环次数，纵轴表示不良率；
图17A-17H是举例说明第一实施例的第三变形例中的引线框架板形成方法的工艺断面图；
图18是举例说明按照第二实施例的LED封装的透视图；
图19是举例说明按照第二实施例的LED封装的断面图；
图20是举例说明第二实施例中的划片方法的工艺断面图；
图21是举例说明按照第二实施例的第一变形例的LED封装的断面图；
图22A-22D是举例说明第二实施例的第一变形例中的划片方法的工艺断面图；
图23A是举例说明按照第二实施例的第二变形例的LED封装的平面图，图23B是LED封装的断面图；
图24是举例说明按照第三实施例的LED封装的透视图；
图25是举例说明按照第三实施例的LED封装的断面图；
图26是举例说明按照第四实施例的LED封装的透视图；
图27是举例说明按照第四实施例的LED封装的断面图；
图28是举例说明按照第五实施例的LED封装的透视图；
图29是举例说明按照第五实施例的LED封装的断面图；
图30是举例说明按照第六实施例的LED封装的透视图；
图31是举例说明按照第六实施例的LED封装的断面图；
图32A是举例说明按照第七实施例的LED封装的平面图，图32B是LED封装的断面图；
图33是举例说明按照第七实施例的第一变形例的LED封装的透视图；
图34A是举例说明按照第七实施例的第一变形例的LED封装的引线框架、LED芯片和导线的平面图，图34B是举例说明LED封装的底面图，图34C是举例说明LED封装的断面图；以及
图35A-35E是举例说明在第七实施例的第二变形例中使用的引线框架板的元件区域的平面图。
具体实施方式
一般而言，按照一个实施例，LED封装包括第一引线框架、第二引线框架、LED芯片、导线和树脂体。第一引线框架和第二引线框架彼此之间安排有间隔。LED芯片设置在第一引线框架和第二引线框架的上方。LED芯片的第一端子与第一引线框架连接，LED芯片的第二端子与第二引线框架连接。导线连接第一端子和第一引线框架。树脂体覆盖LED芯片以及第一引线框架和第二引线框架的每一个的顶面、底面的一部分和边缘表面的一部分。每个底面的剩余部分和每个边缘表面的剩余部分被露出。由LED芯片的顶面和从第一端子引出导线的方向形成的芯片侧角度小于由第一引线框架的顶面和从第一引线框架引出导线的方向形成的框架侧角度。
按照另一个实施例，LED封装包括第一引线框架、第二引线框架、LED芯片、导线和树脂体。第一引线框架和第二引线框架彼此之间安排有间隔。LED芯片设置在第一引线框架和第二引线框架的上方。LED芯片的第一端子与第一引线框架连接，LED芯片的第二端子与第二引线框架连接。导线连接第一端子和第一引线框架。树脂体覆盖LED芯片、导线、及第一引线框架和第二引线框架的每一个的一部分。除导线的两端之外的一部分导线被布置在直接在连接导线两端的直线上方的区域之外的位置。
按照又一个实施例，LED封装包括第一引线框架、第二引线框架、LED芯片和树脂体。第一引线框架和第二引线框架彼此之间安排有间隔。LED芯片设置在第一引线框架和第二引线框架的上方。LED芯片的第一端子与第一引线框架连接，LED芯片的第二端子与第二引线框架连接。树脂体覆盖LED芯片以及第一引线框架和第二引线框架的每一个的顶面、底面的一部分和边缘表面的一部分。每个底面的剩余部分和每个边缘表面的剩余部分被露出。树脂体的顶面的面积小于树脂体的底面的面积。
下面参考附图，说明本发明的实施例。
首先说明本发明的第一实施例。
图1是举例说明按照第一实施例的LED封装的透视图。
图2A是举例说明按照第一实施例的LED封装的断面图，图2B是举例说明引线框架的平面图。
如图1及图2A和2B中所示，在按照第一实施例的LED封装1中设置一对引线框架11和12。引线框架11和12的形状都是平板，引线框架11和12被布置在同一平面上，相互之间具有间隔。引线框架11和12由相同的导电材料制成，按照诸如在铜板的顶面和底面上分别形成镀银层的方式，分别用铜板构成引线框架11和12。这里，在引线框架11和12的边缘表面上没有形成镀银层。从而，在引线框架11和12的边缘表面上分别露出铜板。
下面，为了便于解释，在本说明书中引入了XYZ直角坐标系。在与引线框架11和12的顶面平行的方向中，从引线框架11到引线框架12的方向被称为+X方向。另外，在与引线框架11和12的顶面垂直的方向中，向上的方向，即，当从引线框架观察时，安装后面说明的LED芯片14的方向被称为+Z方向。此外，在与+X方向和+Z方向都正交的方向中，方向之一被称为+Y方向。注意，与+X、+Y和+Z方向相反的方向分别被称为-X、-Y和-Z方向。另外，“+X方向”和“-X方向”可被简单地总称为“X方向”。
在引线框架11中，设置当从Z方向观看时呈矩形的基础部分11a，四个延伸部分11b、11c、11d和11e从基础部分11a伸出。延伸部分11b从基础部分11a的边缘的中心部分在+Y方向上伸出，所述边缘在X方向上布置，并且面向+Y方向。延伸部分11c从基础部分11a的边缘的中心部分在-Y方向上伸出，该边缘在X方向上布置，并且面向-Y方向。延伸部分11b和11c在X方向上的位置相同。延伸部分11d和11e分别从基础部分11的边缘的两个端部在-X方向上伸出，该边缘面向-X方向。如上所述，延伸部分11b～11e从基础部分11a的相互不同的三个侧面伸出。
与引线框架11在X方向上的长度相比，引线框架12在X方向上的长度较短，而引线框架12在Y方向上的长度与引线框架11在Y方向上的长度相同。在引线框架12中，设置当从Z方向观看时呈矩形的基础部分12a，四个延伸部分12b、12c、12d和12e从基础部分12a伸出。延伸部分12b在+Y方向上从基础部分12a的面向+Y方向的边缘的-X方向侧端部伸出。延伸部分12c在-Y方向上从基础部分12a的面向-Y方向的边缘的-X方向侧端部伸出。延伸部分12d和12e分别在+X方向上从基础部分12a的面向+X方向的边缘的两个端部伸出。如上所述，延伸部分12b-12e从基础部分12a的相互不同的三个侧面伸出。引线框架11的延伸部分11d和11e的宽度可以与引线框架12的延伸部分12d和12e的宽度相同或不同。然而，如果延伸部分11d和11e的宽度不同于延伸部分12d和12e的宽度，那么更易于区分阳极和阴极。
在引线框架11的底面11f上，在基本部分11a在X方向上的中心部分形成凸出部分11g。因此，引线框架11的厚度值为两个值。从而，基础部分11a在X方向上的中心部分，即，形成凸出部分11g的部分较厚，而基础部分11a在X方向上的两个端部及其延伸部分11b-11e较薄。在图2B中，未形成凸出部分11g的那部分基础部分11a被表示成薄板部分11t。同样地，在引线框架12的底面12f上，在基础部分12a在X方向上的中心部分，形成凸出部分12g。从而，引线框架12的厚度值也为两个值，基础部分12a在X方向上的形成凸出部分12g的中心部分较厚，而基础部分12a在X方向上的两个端部及其延伸部分12b-12e较薄。在图2B中，未形成凸出部分12g的那部分基础部分12a被表示成薄板部分12t。换句话说，沿X方向在每个基板11a和12a的两个端部的底面分别形成槽口，所述槽口沿着每个基础部分11a和12a的边缘在Y方向上延伸。注意，在图2B中，引线框架11和12中的较薄部分，即，薄板部分和延伸部分用虚线阴影表示。
凸出部分11g和12g分别在离开引线框架11和12的彼此面对的边缘的区域中形成。另外，包括这些边缘的区域分别是薄板部分11t和12t。引线框架11的顶面11h和引线框架12的顶面12h相互齐平，并且引线框架11的凸出部分11g的底面和引线框架12的凸出部分12g的底面相互齐平。每个延伸部分的顶面在Z方向上的位置与引线框架11和12的顶面的位置一致。因此，延伸部分被布置在同一个XY平面上。
管芯安装材料13附着在引线框架11的顶面11h上与基础部分11a相对应的区域的一部分上。在本实施例中，管芯安装材料13可以是导电的或者绝缘的。在管芯安装材料13导电的情况下，管芯安装材料13由银膏、焊料、共晶焊料等形成。在管芯安装材料13绝缘的情况下，管芯安装材料13由透明树脂膏形成。
LED芯片14设置在管芯安装材料13上。具体地说，管芯安装材料使LED芯片14附着在引线框架11上，从而把LED芯片14安装在引线框架11上。通过在蓝宝石衬底上堆叠由氮化镓(GaN)等制成的半导体层，来获得LED芯片14。LED芯片14的形状是例如长方体，在LED芯片的顶面上设置端子14a和14b。当在端子14a和14b之间施加电压时，LED芯片14发出例如蓝光。
端部15a(它是导线15的一端)接合到LED芯片14的端子14a。同时，端部15b(它是导线15的另一端)接合到引线框架11的顶面11h。因此，端子14a通过导线15连接到引线框架11。同时，端部16a(它是导线16的一端)接合到端子14b。另外，端部16b(它是导线16的另一端)接合到引线框架12的顶面12h。因此，端子14b通过导线16连接到引线框架12。导线15和16由诸如金或铝之类的金属形成。
此外，在本实施例中，导线15的端部15a沿近似水平的方向(-X方向)从端子14a引出，端部15b沿近似垂直的方向(+Z方向)从顶面11h引出。具体地说，由LED芯片14的顶面14c(XY平面)和从端子14a引出导线15的方向(近似-X方向)形成的角度(芯片侧角度)θ1小于由引线框架11的顶面11h(XY平面)和从引线框架11引出导线15的方向(近似+Z方向)形成的角度(框架侧角度)θ2。同样地，导线16的端部16a沿近似水平的方向从端子14b引出，端部16b沿近似垂直的方向从引线框架12的顶面12h引出。因此，同样就导线16来说，从端子14b引出端部16a的芯片侧角度θ1小于从引线框架12引出端部16b的框架侧角度θ2。芯片侧角度θ1最好大体介于0°和5°之间，框架侧角度θ2最好大体介于85°和90°之间。
此外，在LED封装1中设置透明树脂体17。透明树脂体17由诸如硅树脂之类的透明树脂形成。这里，术语“透明”还包含半透明特性，意味着允许从LED芯片14发出的至少一部分光透过透明树脂的特性。透明树脂体17的外形是长方体，覆盖引线框架11和12、管芯安装材料13、LED芯片14及导线15和16。透明树脂体17的外形对应于LED封装1的外形。在透明树脂体17的底面和侧面露出引线框架11的一部分和引线框架12的一部分。透明树脂体17的厚度，即其在Z方向的长度优选小于LED芯片14的厚度的5倍，更可取的是小于LED芯片14的厚度的3倍。同时，透明树脂体17的厚度需要大于通过将导线环的高度与引线框架11和LED芯片14的厚度相加获得的厚度，以便确实覆盖导线环的最高点。
更具体地说，在透明树脂体17的底面露出引线框架11的底面11f的凸出部分11g的底面，在透明树脂体17的各个侧面露出延伸部分11b～11e的顶边缘表面。同时，引线框架11的顶面11h的整个部分、底面11f的除凸出部分11g外的区域、凸出部分11g的侧面、和基础部分11a的边缘表面被透明树脂体17覆盖。同样地，在透明树脂体17的底面露出引线框架12的凸出部分12g的底面，在透明树脂体17的各个侧面露出延伸部分12b-12e的顶边缘表面。同时，顶面12h的整个部分、底面12f的除凸出部分12g外的区域、凸出部分12g的侧面、和基础部分12a的边缘表面被透明树脂体17覆盖。在LED封装1中，在透明树脂体17的底面露出的凸出部分11g和12g的底面分别充当外部电极焊盘。如上所述，从上方观看，透明树脂体17的形状为矩形，每个引线框架的上述多个延伸部分的顶边缘表面在彼此不同的三个侧面上露出。注意，在本说明书中，术语“覆盖”指的是包括覆盖物与被覆盖物接触的情况，和覆盖物与被覆盖物不接触的情况的概念。
在透明树脂体17内散布大量的荧光体18。每个荧光体18呈粒状，吸收从LED芯片14发出的光，从而发出波长更长的光。例如，荧光体18吸收从LED芯片14发出的一部分蓝光，随后发出黄光。从而，从LED芯片14发出但是未被荧光体18吸收的蓝光和从荧光体18发出的黄光从LED封装1射出，射出的光从而总体形成白光。这里，为了便于举例说明，在除图2A、19和21外的附图中，未示出荧光体18。另外，在图2A、19和21中，与实际情况相比较多较少地示出了荧光体18。
例如，发出黄绿色、黄色或橙色光的硅酸盐荧光体可用作上面所述的荧光体18。硅酸盐荧光体可用下面的通式表示：
(2-x-y)SrO·x(Bau，Cav)O·(1-a-b-c-d)SiO2·aP2O5bAl2O3cB2O3dGeO2:yEu2+
其中0＜x，0.005＜y＜0.5，x+y≤1.6，0≤a，b，c，d＜0.5，0＜u，0＜v，和u+v＝1。
另外，也可使用YAG荧光体作为黄色荧光体。YAG荧光体可用下面的通式表示：
(RE1-xSmx)3(AlyGa1-y)5O12:Ce，
其中0≤x＜1，0≤y≤1，RE是选自Y和Gd中的至少一种元素。
或者，硅铝氧氮陶瓷红色和绿色荧光体的混合物可用作荧光体18。具体地说，荧光体可以是吸收从LED芯片14发出的蓝光，随后发出绿光的绿色荧光体，以及吸收蓝光，随后发出红光的红色荧光体。
硅铝氧氮陶瓷红色荧光体可用下面的通式表示：
(M1-x，Rx)a1AlSib1Oc1Nd1，
其中M是除Si和Al外的至少一种金属元素。特别地，M最好是Ca和Sr至少之一。R是发光中心元素，特别优选的是Eu。另外，x，a1，b1，c1和d1如下所述：0＜x≤1，0.6＜a1＜0.95，2＜b1＜3.9，0.25＜c1＜0.45，以及4＜d1＜5.7。
下面示出这种硅铝氧氮陶瓷红色荧光体的一个具体例子。
Sr2Si7Al7ON13:Eu2+
硅铝氧氮陶瓷绿色荧光体可用下面的通式表示：
(M1-x，Rx)a2AlSib2Oc2Nd2，
其中M是除Si和Al外的至少一种金属元素。特别地，M最好是Ca和Sr至少之一。R是发光中心元素，特别优选的是Eu。另外，x，a2，b2，c2和d2如下所述：0＜x≤1，0.93＜a2＜1.3，4.0＜b2＜5.8，0.6＜c2＜1，和6＜d2＜11。
下面示出这种硅铝氧氮陶瓷绿色荧光体的一个具体例子。
Sr3Si13Al3O2N21:Eu2+
下面说明按照第一实施例的LED封装的制造方法。
图3是举例说明按照第一实施例的LED封装的制造方法的流程图。
图4A-4D、图5A-5C及图6A和6B是举例说明按照第一实施例的LED封装的制造方法的工艺断面图。
图7A是举例说明第一实施例中的引线框架板的平面图，图7B是举例说明引线框架板的元件区域的局部放大平面图。
图8A-8F是举例说明第一实施例中的导线接合方法的工艺断面图。
首先，如图4A中所示，制备由导电材料制成的导电片21。导电片21是通过分别在条状铜板21a的顶面和底面上形成镀银层21b获得的。随后分别在导电片21的顶面和底面上形成掩膜22a和22b。在每个掩膜22a和22b中有选择地形成开口部分22c。例如，可以用印刷方法形成掩膜22a和22b。
之后，通过把其上形成掩膜22a和22b的导电片21浸入蚀刻剂中，对导电片21进行湿法蚀刻。从而，有选择地蚀刻掉与开口部分22c对应的那部分导电片21。此时，通过按照在从导电片21的顶面和底面任意之一的蚀刻独自蚀穿导电片21之前停止蚀刻的方式，调整浸入时间，控制蚀刻量。从而，从顶面和底面进行半蚀刻。然而，使既从顶面又从底面蚀刻的部分贯穿导电片21。之后，除去掩膜22a和22b。
按照上述方式，如图3和图4B中所示，从导电片21有选择地除去铜板21a和镀银层21b，从而形成引线框架板23。注意，为了便于举例说明，在图4B及其之后的各个附图中，铜板21a和镀银层21b被一体地表示成引线框架板23，不再区分铜板21a和镀银层21b。如图7A中所示，在引线框架板23中设置三个块B，在每个块B中设置大约1000个元件区域P。如图7B中所示，元件区域P被排列成矩阵，在元件区域P之间形成格子状划片区域D。在每个元件区域P中，形成包括相互分离的引线框架11和12的基本图案。在划片区域D中，保留用于形成导电片21的导电部件，以便在相邻元件区域P之间连接。
具体地说，尽管在元件区域P中，引线框架11和12相互分离，然而属于某个元件区域P的引线框架11与属于从所述某个元件区域P观察沿-X方向安置的相邻元件区域P的引线框架12相连。在这两个相连的框架之间，形成面向+X方向的倒T形开口部分23a。另外，分别属于在Y方向上彼此相邻的元件区域P的引线框架11通过桥23b相互连接。同样地，分别属于在Y方向上彼此相邻的元件区域P的引线框架12通过桥23c相互连接。按照这种方式，四个导电部分从相应引线框架11和12的每个基础部分11a和12a在三个方向上延伸。此外，以半蚀刻进行从引线框架板23的底面侧的蚀刻，从而分别在引线框架11和12的底面上形成凸出部分11g和12g(参见图2A)。
随后，如图3和图4C中所示，由聚酰亚胺制成的增强带24被附到引线框架板23的底面上。随后，管芯安装材料13被附着到属于引线框架板23的相应元件区域P的引线框架11上。例如，从排料装置把膏状管芯安装材料13排放到引线框架11上，或者借助机械技术把膏状管芯安装材料13传送到引线框架11上。之后，把每个LED芯片安装到管芯安装材料13上。随后进行烧结管芯安装材料13的热处理(装配固化)。按照这种方式，借助引线框架板23的每个元件区域P中的管芯安装材料13，LED芯片14被安装到引线框架11上。
之后，如图3和图4D中所示，借助超声波接合，导线15的一端被接合到每个LED芯片14的端子14a，导线15的另一端被接合到引线框架11的顶面11h。另外，导线16的一端被接合到每个LED芯片14的端子14b，导线16的另一端被接合到引线框架12的顶面12h。从而，端子14a通过导线15与引线框架11连接，端子14b通过导线16与引线框架12连接。
下面，详细说明把导线15接合到端子14a和引线框架11的方法。注意，相同的方法被用于接合导线16。
图8A-8F是举例说明按照第一实施例的导线接合方法的示图。
如图8A中所示，在毛细管131的顶端形成由接合材料构成的球132。随后，如图8B中所示，移动毛细管131，以使球132压在LED芯片14的顶面上。从而，在LED芯片14的顶面上形成凸块133。之后，如图8C中所示，使毛细管131与LED芯片14分开，而不从毛细管131放出导线。随后，在毛细管131的顶端形成新的球134。接下来，如图8D中所示，把球134压在引线框架11的顶面上。从而，在引线框架11的顶面上形成凸块135。
随后，如图8E中所示，在从毛细管131的顶端放出导线15的时候，沿大体向上的方向移动毛细管131。随后，按照毛细管131的顶端到达LED芯片14上的凸块133的方式，沿大体水平的方向移动毛细管131。在移动毛细管131的时候，导线15的端部15b保持经由凸块135与引线框架11接合。按照这种方式，从凸块135引出的导线15沿水平方向弯曲。之后，通过借助毛细管131对凸块133施加负载和超声波，进行第二次接合。从而，导线15的端部15a经由凸块133被接合到LED芯片14上。按照这种方式，导线15被连接在引线框架11和LED芯片14之间。当用这种方法进行导线接合时，在引线框架11与导线15的接合部分和LED芯片14与导线15的接合部分，即，导线15的两端都形成如图8F中所示的凸块。
接下来，如图3和图5A中所示，制备下模具101。下模具101和后面说明的上模具102构成一对模具。在下模具101的顶面上形成长方体凹进部分101a。同时，通过把荧光体18(参见图2A)混合到诸如硅树脂之类的透明树脂中，随后搅拌荧光体和透明树脂，来制备液体或半液体的含荧光体的树脂材料26。之后，用给料器103把含荧光体的树脂材料26送入下模具101的凹进部分101a中。
接下来，如图3和图5B中所示，按照LED芯片14面朝下的方式，把其上安装有上面提及的LED芯片14的引线框架板23装载在上模具102的底面上。随后，把上模具102压在下模具101上，夹紧这两个模具。从而，把引线框架板23压向含荧光体的树脂材料26。在该工艺中，含荧光体的树脂材料26覆盖LED芯片14以及导线15和16，并进入引线框架板23中通过蚀刻除去的部分中。按照这种方式，模制含荧光体的树脂材料26。最好在真空气氛中进行该模制工艺。从而，防止在含荧光体的树脂材料26中产生的气泡附着在引线框架板23的半蚀刻部分上。
接下来，如图3和图5C中所示，在引线框架板23的顶面被压在含荧光体的树脂材料26上的状态下，进行热处理(模固化)，从而含荧光体的树脂材料26被固化。之后，如图6A中所示，分离上模具102和下模具101。按照上述方式，形成覆盖引线框架板23的整个顶面和一部分底面，并且其中填埋LED芯片14等的透明树脂板29。在透明树脂板29中，散布有荧光体18(参见图2A)。之后，从引线框架板23剥离增强带24。从而，在透明树脂板29的表面上露出相应引线框架11和12的凸出部分11g和12g(参见图2A)的底面。
接下来，如图3和图6B中所示，从引线框架板23开始，即，从-Z方向到+Z方向用划片刀104对由引线框架板23和透明树脂板29构成的合成单元进行划片。从而，除去引线框架板23和透明树脂板29中布置在划片区域D中的部分。结果，引线框架板23和透明树脂板29中布置在各个元件区域P中的部分被分成各个片。从而，制备图1及图2A和2B中所示的LED封装1。注意，可从透明树脂板29开始，对由引线框架板23和透明树脂板29构成的合成单元进行划片。
在划片之后获得的每个LED封装1中，引线框架11和12与引线框架板23分离。另外，透明树脂板29被切割成片，从而构成透明树脂体17。划片区域D中沿Y方向延伸的部分通过引线框架板23的开口部分23a，从而形成每个引线框架11上的延伸部分11d和11e以及每个引线框架12上的延伸部分12d和12e。另外，由于桥23b被切割，因此在每个引线框架11上形成延伸部分11b和11c。此外，由于桥23c被切割，因此在每个引线框架12上形成延伸部分12b和12c。在每个透明树脂体17的侧面露出延伸部分11b-11e和12b-12e的顶边缘表面。
接下来，如图3中所示，对LED封装1进行各种测试。延伸部分11b-11e和12b-12e的顶边缘表面也可用作测试端子。
下面说明第一实施例的有益效果。
图9A和9B是举例说明第一实施例的效果的示意图和照片图像。图9A表示按照第一实施例的LED封装，图9B表示按照比较例的LED封装。
如图9A中所示，在第一实施例中，导线15和16的芯片侧角度θ1均小于相应的一个框架侧角度θ2。具体地说，从LED芯片14的顶面引出导线的角度(芯片侧角度θ1)被设定成小于从引线框架的顶面引出该导线的角度(框架侧角度θ2)。这里，LED芯片14的顶面位于较高的位置，而引线框架的顶面位于较低的位置。这样，能够形成低导线环。从而，即使当透明树脂体17反复热膨胀和热收缩，也能够抑制每根导线的位移量。另外，能够形成厚度较小的透明树脂体17本身，使得能够降低在透明树脂体17中产生的热应力。当透明树脂体17的厚度小于LED芯片14的厚度的5倍时，能够确实地获得降低热应力的效果。当透明树脂体17的厚度小于LED芯片14的厚度的3倍时，该效果变得显著。按照第一实施例，由于上述效果，因此能够避免由热应力引起的导线和导线接合部分的破裂。
另一方面，如图9B中所示，在第一实施例的比较例中，导线15和16的芯片侧角度θ1均大于相应的一个框架侧角度θ2。因此，将从位于较高位置的LED芯片14的顶面沿基本直接向上的方向(+Z方向)引出导线。因此，布置导线环的位置较高。结果，这种情况下不能形成厚度较小的透明树脂体17，使得在透明树脂体17中产生的热应力变大。另外，由于导线被布置在较高的位置，因此当透明树脂体17热膨胀和收缩时，每根导线的位移量较大。结果，导线和导线接合部分易于破裂。
下面，说明第一实施例的其它有益效果。
在按照第一实施例的LED封装1中，由于未设置由白树脂形成的封套，因此不会发生因产自LED芯片14的光和热的吸收而引起的封套的退化。特别地，在封套由聚酰胺热塑性树脂形成的情况下，易于发生封套的退化，然而在第一实施例中不存在这种顾虑。因此，按照第一实施例的LED封装1具有高耐久性。从而，按照第一实施例的LED封装1寿命长，可靠性高，并且适用于各种应用。
此外，在按照第一实施例的LED封装1中，透明树脂体17由硅树脂形成。由于硅树脂非常耐光和耐热，从而提高了LED封装1的耐久性。
另外，在按照第一实施例的LED封装1中，不提供覆盖透明树脂体17的侧壁的封套，使得在较大的角度范围内射出光。从而，按照第一实施例的LED封装1有利于用在其中需要在较大的角度范围内射出光的应用中，例如，用作照明和液晶电视机中的背光。
此外，在按照第一实施例的LED封装1中，透明树脂体17覆盖引线框架11和12的一部分底面和大部分边缘表面，从而保持引线框架11和12的周边部分。从而，在从透明树脂体17露出相应引线框架11和12的凸出部分11g和12g的底面以实现外部电极焊盘的时候，能够更刚性地保持引线框架11和12。具体地说，通过分别在引线框架11和12的X方向中心部分形成凸出部分11g和12g，分别在每个基本部分11a和12a的X方向的两个端部的底面形成槽口。透明树脂体17流动到这些槽口附近，并流入其中，从而使得能够牢固地保持引线框架11和12。因此，在划片工艺中，不太可能从透明树脂体17剥离引线框架11和12，这又能够提高LED封装1的制造成品率。另外，在使用制造的LED封装1期间，能够避免由温度应力引起的引线框架11和12从透明树脂体17的剥落。
此外，在按照第一实施例的LED封装1中，分别在每个引线框架11和12的顶面和底面形成镀银层。由于镀银层的光反射率高，因此按照第一实施例的LED封装1的光提取效率较高。
此外，在第一实施例中，能够用单个导电片21共同制造大量的LED封装1，比如几千个LED封装1。从而，能够降低每个LED封装1的制造成本。另外，由于在按照第一实施例的LED封装1中未提供任何封套，因此，材料清单中的组件的数目以及工艺的数目较少，从而制造成本低。
此外，在第一实施例中，使用湿法蚀刻来形成引线框架板23。从而，当要制造新式布局的LED封装时，只需要准备原版掩膜。因此，与使用诸如模压之类方法形成引线框架板23的情况相比，能够降低初期成本。
此外，在按照第一实施例的LED封装1中，延伸部分从相应引线框架11和12的基础部分11a和12a伸出。从而，防止在透明树脂体17的侧面露出基础部分本身，从而，能够减少引线框架11和12的露出面积。同时，能够增大引线框架11和12与透明树脂体17之间的接触面积。结果，能够防止引线框架11和12从透明树脂体17剥落。此外，能够抑制引线框架11和12的腐蚀。
当在制造方法方面考虑效果时，如图7B中所示，通过按照在引线框架板23的划片区域D中插入开口部分23a、桥23b和23c的方式来提供开口部分23a、桥23b和23c，减少了划片区域D中的金属部分的数量。金属部分的这种减少使划片更容易，从而能够降低划片刀的磨损。另外，在第一实施例中，四个延伸部分沿三个方向从每个引线框架11和12伸出。从而，在图4C中所示的安装LED芯片14的工艺中，用相邻元件区域P的引线框架11和引线框架12从三个方向牢固地支持每个引线框架11，使得提高了可安装性。同样地，在图4D中所示的导线接合工艺中，从所述三个方向牢固地支持导线接合位置，使得在超声波接合期间对其施加的超声波不太可能逃失。从而，导线能够状态良好地被接合到引线框架和LED芯片上。
此外，在第一实施例中，在图6B中所示的划片工艺中，从引线框架板23进行划片。从而，构成引线框架11和12的切断边缘的金属件在透明树脂体17的侧面上沿+Z方向延展。从而在这种情况下不产生任何毛边，当金属件在透明树脂体17的侧面上沿-Z方向延展并从LED封装1的底面突出时，会造成所述毛边。因此，在LED封装1的实现过程中，不会发生由毛边引起的任何失败实现。
下面说明第一实施例的第一变形例。
第一变形例是导线接合方法的变形例。
具体地说，在第一变形例中，上述第一实施例的在图4D中所示的导线接合方法是不同的。
图10A-10C是图解说明第一变形例中的导线接合方法的工艺断面图。
首先，如图10A中所示，把在导线15的一端的端部15a接合到设置在LED芯片14的顶面14c上的端子14a，随后，沿斜上方引出导线15。接下来，如图10B中所示，用夹具105从上方挤压端部15a和端子14a之间的接合部分。从而，使从端子14a引出导线15的方向倾斜，从而使之更接近于-X方向。之后，如图10C中所示，把从接合部分引出的导线15的另一端的端部15b接合到引线框架11。之后，切断导线15。从而，把导线15连接在端子14a和引线框架11之间。此时，导线15的芯片侧角度θ1小于框架侧角度θ2。另外，这种情况下，在导线和引线框架的接合部分不形成凸块。按照第一变形例的除上述部分外的结构，以及第一变形例的制造方法和有益效果与上述第一实施例的相同。
下面，说明第一实施例的第二变形例。
第二变形例是导线环形状的变形例。
图11A是举例说明按照第二变形例的LED封装的平面图，图11B是举例说明导线接合部分的照片图像。
如图11A和11B中所示，在按照第二变形例的LED封装1a中，除导线15的两个端部15a和15b外的中部15c被布置在直接在连接导线15的端部15a和其端部15b的直线151上方的区域之外的位置。同样地，除导线16的两个端部16a和16b外的中部16c被布置在直接在连接导线16的端部16a和其端部16b的直线161上方的区域之外的位置。即，导线15和16到引线框架11和12的投影图像是弯曲的。如上所述，在第二变形例中，导线15和16被宽松地布置在Y方向上，同时在Y方向上转向。
在第二变形例中，由于在Y方向上宽松地布置导线15和16，因此能够减轻从透明树脂体17对导线15和16施加的热应力。从而，能够更确实地防止导线15和16的断裂。
下面，说明第一实施例的第三变形例。
第三变形例是当在单个LED封装中安装多个LED芯片时的导线环形状的例子。
图12是举例说明按照第三变形例的LED封装的透视图。
图13A是举例说明按照第三变形例的LED封装的引线框架、LED芯片和导线的平面图，图13B是举例说明LED封装的底面图，图13C是举例说明LED封装的断面图。
图14是举例说明按照第三变形例的LED封装的LED芯片和导线的平面图。
注意，图12中省略了导线的图解说明。
如图12和图13A-13C中所示，在按照第三变形例的LED封装1b中，设置相互间具有间隔的三个引线框架61、62和63。在引线框架61中，从其纵向方向在Y方向上的条状基础部分61a，沿+Y方向伸出延伸部分61b，沿-Y方向伸出延伸部分61c，沿-X方向伸出两个延伸部分61d和61e。在引线框架62中，从其纵向方向在Y方向上的条状基础部分62a，沿+Y方向伸出两个延伸部分62b和62c，沿-Y方向伸出两个延伸部分62d和62e。引线框架63的形状大体上与通过沿X方向颠倒引线框架61而获得的形状相同，然而与延伸部分61d和61e相比，引线框架63的延伸部分63d和63e较窄。
另外，在LED封装1b中，设置多个LED芯片14，例如8个LED芯片14。成两列地设置LED芯片14，每一列包括沿Y方向排列的4个LED芯片。+X方向侧的LED芯片列和-X方向侧的LED芯片列中的LED芯片14的排列相位被错开大约半个周期，从而，LED芯片14被交替地布置在各列中。借助相应的管芯安装材料(未示出)，LED芯片14被安装在引线框架62上，并被这样布置，使得从每个LED芯片14的一个端子到另一个端子的方向在X方向上。每个LED芯片14的端子14a(参见图14)通过导线65与引线框架61连接，每个LED芯片14的端子14b(参见图14)通过导线66与引线框架63连接。此外，在透明树脂体17的底面上露出各个引线框架61、62和63的凸出部分61g、62g和63g的底面。同时，各个引线框架61、62和63的薄板部分61t、62t和63t的底面被透明树脂体17覆盖。注意，在图13A中，引线框架61、62和63的较薄部分，即，薄板部分和凸出部分用虚线阴影表示。
然后，导线65和66的芯片侧角度都小于相应的一个框架侧角度。例如，芯片侧角度大体上在0°和5°之间，框架侧角度大体上在85°和90°之间。另外，每根导线的中间部分被布置在直接在连接该导线的两端的直线上方的区域之外的位置。在朝向LED封装1b的Y方向中央部分的方向上，从直接在连接导线两端的直线上方的区域偏移每根导线的中间部分。具体地说，在LED封装1b中，当从上方(+Z方向)观察时，从连接导线两端的直线开始，沿着-Y方向偏移与布置在引线框架62的+Y侧的4个LED芯片14中的对应一个LED芯片14连接的每根导线65和66的中间部分。另外，当从上方(+Z方向)观察时，从连接导线两端的直线开始，沿着+Y方向偏移与布置在引线框架62的-Y侧的4个LED芯片14中的对应一个LED芯片14连接的每根导线65和66的中间部分。如上所述，使每根导线朝着LED封装1b的内侧弯曲。即，导线65和66的投影图像朝着LED封装1b的中央部分凸起。下面，这种导线形状被称为“内弯曲”。同时，使导线朝着LED封装的外侧弯曲的状态被称为“外弯曲”。另外，导线的中间部分被置于直接在连接导线两端的直线上方的区域中的状态被称为“直线形状”。
如图14中所示，导线的偏移量的优选范围存在上限。具体地说，当从上方观察时，相应导线65和66的中间部分65a和66a最好基本上被置于在该导线所连接的LED芯片14的沿X方向延伸的相应两个侧面14d和14e的延长面19d和19e之间的区域20内。然而，即使当进行接合以使导线定位于区域20内时，也存在在制备的LED封装中，一部分的导线伸出区域20外的情况。这是因为在导线接合位置方面不可避免会产生误差，另外当在接合之后用树脂材料进行模制时，导线会轻微变形。然而，即使在这种情况下，只要导线的大部分被置于区域20之内，也能够获得与整个导线都被置于区域20内的情况近似相同的效果。从这一点来看，在本实施例中设置了区域20a，区域20a是通过从每个延长面19d和19e，把区域20向外扩展一定量(L/10)而获得的，其中延长面19d和19e之间的距离被设置为L。从而，即使当每根导线的一部分存在于区域20之外，只要该部分被置于区域20a之内，就认为该导线基本上被置于区域20之内。注意，用作移动量的量(L/10)，即等于LED芯片宽度的10％的长度，近似等于导线的厚度。
按照第三变形例，由于内弯曲地形成每个导线，因此与直线形状或者外弯曲地形成导线的情况相比，能够更确实地防止由热应力引起的导线的断裂。
下面，将根据具体的测试例说明这种效果。
(测试例1)
图15A-15D是图解说明在测试例1中评估的样本的照片图像。
图16是举例说明每个导线环的耐久性的示图，横轴表示热循环次数，纵轴表示不良率。
如图15A-15D中所示，在测试例1中，每个测试样本是通过在引线框架上安装8个LED芯片，并在每个LED芯片和引线框架之间接合导线制备的。
在图15A中所示的样本中，芯片侧角度θ1(参见图2A)被设置成大于框架侧角度θ2(参见图2A)。下面，导线的这种状态被称为“正常接合”。具体地说，芯片侧角度θ1被设为80°，框架侧角度θ2被设为20°。另外，按“直线形状”形成导线。具体地说，图15A中所示的样本是“正常接合”和“直线形状”的样本。
在图15B中所示的样本中，和第一实施例中一样，芯片侧角度θ1被设置成小于框架侧角度θ2。下面，导线的这种状态被称为“逆接合”。具体地说，芯片侧角度θ1被设为0°，框架侧角度θ2被设为90°。另外，按“直线形状”形成导线。具体地说，图15B中所示的样本是“逆接合”和“直线形状”的样本。
在图15C中所示的样本中，按照和图15B中所示的样本相同的方式设置芯片侧角度θ1和框架侧角度θ2。另外，“外弯曲”地形成导线。具体地说，图15C中所示的样本是“逆接合”和“外弯曲”的样本。
在图15D中所示的样本中，按照和图15B中所示的样本相同的方式设置芯片侧角度θ1和框架侧角度θ2。另外，和在第一实施例的第三变形例中所述的一样，“内弯曲”地形成导线。具体地说，图15D中所示的样本是“逆接合”和“内弯曲”的样本。此外，在该样本中，当从上方观察时，每根导线的中间部分被置于在该导线所连接的相应一个LED芯片的沿X方向延伸的两个侧面的延长面之间的区域内。
对这些样本进行从最低温度-40℃到最高温度110℃的热循环测试。随后，在数次热循环后检查LED芯片是否点亮，未点亮的LED芯片的比例被定义为不良率。测试结果示于图16中。另外，根据图16中所示的测试结果，估计不良率变为1％时的热循环次数。该热循环次数被称为“寿命”。估计结果示于表1中。表1中所示的“改善率”是通过利用比较例的测试结果作为标准，使所述寿命标准化而获得的值。
表1
  样本   寿命(循环次数)   改善率
  (a)   正常接合   直线形状   373   1.0
  (b)   逆接合   直线形状   823   2.2
  (c)   逆接合   外弯曲   446   1.2
  (d)   逆接合   内弯曲   924   2.5
如图16和表1中所示，与图15A中所示的“正常接合”样本相比，图15B中所示的“逆接合”样本的寿命被提高到约2.2倍。此外，逆接合样本间比较起来，图15D中所示的“内弯曲”样本的寿命比图15B中所示的“直线形状”样本进一步提高。同时，图15C中所示的“外弯曲”样本的寿命短于图15B中所示的“逆接合”和“直接形状”样本的寿命，然而其寿命长于图15A中所示的“正常接合”和“直线形状”样本的寿命。
与“外弯曲”相比，“内弯曲”具有长寿命的原因可被认为如下所述。具体地说，当透明树脂体被加热从而膨胀时，对导线施加朝向LED封装的外侧向上方向的力。当透明树脂体被冷却从而收缩时，对导线施加朝向LED封装的内侧向下方向的力。从而，每根导线的中央部分大体上在LED封装的外侧向上方向和LED封装的内侧向下方向之间往复运动。如果导线的形状是“内弯曲”，那么上面提及的往复运动产生围绕连接导线两端的直线旋转导线环的效果，因为相对于导线的两端，导线的中央部分位于内侧向上位置。从而，这种情况下对往复运动的容许度较高。另一方面，如果导线的形状是“外弯曲”，那么上面提及的往复运动产生破坏或拔出导线环的效果，因为相对于导线的两端，导线的中央部分位于外侧向上位置。从而，这种情况下对往复运动的容许度较低。由于上述原因，认为就热循环来说，“内弯曲”的寿命长于“外弯曲”的寿命，“直线形状”的寿命介于“内弯曲”的寿命和“外弯曲”的寿命之间。
(测试例2)
测试例2是为评估弯曲度大小对LED封装的寿命的影响而进行的测试例。
制备了如在上面提及的第一实施例的第三变形例(参见图12-图14)中所述的10个“逆接合”和“内弯曲”样本。在每个样本中，和第三变形例的情况中一样，当从上方观察时，每根导线的中间部分被布置在该导线所连接的相应一个LED芯片的沿X方向延伸的两个侧面的延长面之间的区域内。注意，如上所述，允许10％以内的误差。这样的弯曲程度被表示成“普通”弯曲度。每种这种样本中的透明树脂体的厚度被设为650μm。
另一方面，除了上面提及的10个样本之外，还制备了10个“逆接合”和“内弯曲”样本，在这10个样本中，每根导线的弯曲度都大于上面提及的样本中的导线的弯曲度。不同于第三变形例，在这10个样本中，当从上方观察时，每根导线的中间部分都被伸出到在该导线所连接的相应一个LED芯片的沿X方向延伸的两个侧面的延长面之间的区域之外。具体地说，每根导线的中间部分被伸出到图14中所示的扩展区域20a之外。这样的弯曲程度被表示成“大”弯曲度。每个样本中的透明树脂体的厚度被设为650μm。
对这20个样本进行最低温度-40℃，最高温度110℃的热循环测试。每100次循环检查LED芯片是否点亮，记录未点亮的LED芯片的数目。测试结果示于表2中。表2中所示的每个一位数字表示10个样本中未点亮的样本的数目。
表2
Figure BDA0000025977510000241
在500次循环结束时，10个样本中，未点亮的“普通”弯曲度样本的数目为0。因此，这些样本被判定为具有极好的耐久性，从而被判定为“极好”。另一方面，在400次循环结束时，10个样本中，未点亮的“大”弯曲度样本的数目为0，这表示实际应用毫无问题的耐久性水平。然而，在500次循环结束时，这10个样本中有4个未点亮。从而，这些样本被判定为“好”。
(测试例3)
在测试例3中，对分别包括厚度不同的透明树脂体的样本进行相同的热循环测试。表3表示在每个循环次数下的不良率(％)。每个LED芯片的厚度被设为0.14mm。表3中所示的“比率”表示透明树脂体的厚度与LED芯片的厚度的比值。在该加速测试中，就可靠性来说，当在1000次循环后，不良率达到20％时，那么判定为了实际应用，需要采取某种措施，从而样本被判定为“不好”。另外，当在1000次循环后，不良率小于20％，那么判定样本在实际应用方面毫无问题，从而样本被判定为“好”。此外，当在1000次循环后没有出现任何缺陷，那么判定样本具有极好的耐久性，从而该样本被判定为“极好”。
表3
Figure BDA0000025977510000251
如表3中所示，在200次循环之前，包括厚度0.70mm的透明树脂体的样本的不良率为0％，然而之后不良率开始增大，并在1000次循环之后变成20％。另外，在400次循环之前，包括厚度0.55mm的透明树脂体的样本的不良率为0％，然而在500次循环后，不良率变成10％，之后一直到1000次循环保持在10％。同时，到1000次循环为止，包括厚度0.40mm的透明树脂体的样本的不良率都保持0％。因此，可以看出当形成的透明树脂体的厚度较小时，导线的耐久性较高。另外，判定如果透明树脂体与LED芯片的厚度之比小于5，那么实际应用毫无问题。另外，如果所述比小于3，那么耐久性特别好。
下面，说明第一实施例的第四变形例。
第四变形例是引线框架板形成方法的变形例。
具体地说，在第四变形例中，上述第一实施例的在图4A中所示的引线框架板形成方法是不同的。
图17A-17H是举例说明第四变形例中的引线框架板形成方法的工艺断面图。
首先，如图17A中所示，准备铜板21a，随后通过清洗使铜板21a清洁。接下来，如图17B中所示，在铜板21a的两个表面涂覆抗蚀剂涂层，之后干燥抗蚀剂涂层，从而在铜板21a的两个表面上形成抗蚀剂膜111。接下来，如图17C中所示，在每个抗蚀剂膜111上布置掩膜图案112，之后使之在紫外线照射下曝光。从而，抗蚀剂膜111的曝光部分被固化，从而形成抗蚀剂图案111a。之后，如图17D中所示，进行显影处理，抗蚀剂膜111的未固化部分被洗掉。从而，抗蚀剂图案111a保留在铜板21a的上表面和下表面上。随后，如图17E中所示，利用抗蚀剂图案111a作为掩膜进行蚀刻，以从铜板21a的两个表面除去铜板21a的曝光部分。蚀刻的深度被设定成约为铜板21a厚度的一半。因此，仅仅从一侧表面蚀刻的区域被半蚀刻，从两侧表面蚀刻的区域贯通铜板21a。之后，如图17F中所示，除去抗蚀剂图案111a。接下来，如图17G中所示，用掩膜113覆盖铜板21a的边缘部分，对铜板21a进行电镀。从而，在铜板21a的除其边缘部分外的表面部分上形成镀银层21b。之后，如图17H中所示，进行清洗以除去掩膜113。之后进行检查。按照上述方式，制备引线框架板23。按照第四变形例的除上述部分外的结构，及第四变形例的制造方法和有益效果与上面提及的第一实施例的相同。
下面，说明本发明的第二实施例。
图18是举例说明按照第二实施例的LED封装的透视图。
图19是举例说明按照第二实施例的LED封装的断面图。
如图18和图19中所示，在按照第二实施例的LED封装2中，透明树脂体77的形状为截棱锥形。因此，透明树脂体77的顶面77a的面积小于其底面77b的面积。另外，透明树脂体77的厚度，即，Z向长度优选小于LED芯片14的厚度的5倍，更可取的是小于LED芯片14的厚度的3倍。同时，透明树脂体77的厚度需要大于通过相加导线环的高度与引线框架11和LED芯片14的厚度而获得的厚度，以便覆盖导线环的最高点，从而确实保护导线。注意，在第二实施例中，和图9B中所示的第一实施例的上述比较例的情况一样，每根导线的芯片侧角度θ1大于对应的框架侧角度θ2。除上述部分之外，按照第二实施例的结构和上述第一实施例的结构相同。
下面，说明按照第二实施例的LED封装的制造方法。
图20是举例说明第二实施例中的划片方法的工艺断面图。
在按照第二实施例的制造方法中，使用上面提及的图4A-图6A中所示的工艺，即，第一实施例中一直到在引线框架板23上形成透明树脂板29的工艺为止的工艺。在第二实施例中，划片工艺不同于第一实施例的划片工艺。
具体地说，如图20中所示，在第二实施例中，朝其尖端变得越来越薄的划片刀121被用于对透明树脂板29和引线框架板23(未示出)划片。例如，划片刀121的断面形状是三角形。另外，从透明树脂板29开始进行划片。从而，透明树脂板29被切割成截棱锥透明树脂体77。除上述工艺之外，按照第二实施例的制造方法的工艺与上述第一实施例的制造方法的工艺相同。
下面说明第二实施例的有益效果。
按照第二实施例，以截棱锥形状形成透明树脂体77，形成的透明树脂体77具有面积比其底面面积小的顶面。从而，在引线框架11和12的顶面、LED芯片14、以及导线15和16被透明树脂体77覆盖的同时，透明树脂体77的体积可以较小。在透明树脂体77中产生的热应力的强度与透明树脂体77的体积具有正相关性。从而，按照第二实施例，在用透明树脂体77保护引线框架、LED芯片和导线的同时，能够减小将在透明树脂体77中产生的热应力。结果，能够防止由透明树脂体的热应力引起的导线的断裂。
(测试例4)
下面，将基于测试例说明上述效果。
制备按照第二实施例的多个LED封装，其中均按截棱锥形状形成透明树脂体，和按照比较例的多个LED封装，其中均按长方体形状形成透明树脂体。这些LED封装中的引线框架、LED芯片和导线等是按照与图18和图19中所示相同的方式构成的。另外，在这两种透明树脂体中使用相同的厚度和树脂材料。对这些LED封装进行在第一实施例的测试例1中描述的热循环测试。测试结果示于表4中。如表4中所示，测试结果表明与具有长方体透明树脂体的LED封装相比，具有截棱锥透明树脂体的LED封装的寿命更长。
表4
  透明树脂体的形状   出现缺陷时的循环次数   改善率
  实施例   截棱锥   800   1.6
  比较例   长方体   500   1.0
注意，尽管在第二实施例中表示了其中每根导线的芯片侧角度θ1大于对应的框架侧角度θ2的例子，然而和第一实施例的情况一样，导线的芯片侧角度θ1可被设置成小于框架侧角度θ2。从而，除了按照第二实施例的效果之外，还能够获得按照第一实施例的效果。第二实施例的除上述效果之外的有益效果与上述第一实施例的有益效果相同。
下面说明第二实施例的第一变形例。
图21是举例说明按照第二实施例的第一变形例的LED封装的断面图。
在本变形例中，透明树脂体的形状不同于上述第二实施例。
具体地说，如图21中所示，在按照本变形例的LED封装2a中，透明树脂体78的下部78a的形状是长方体，透明树脂体78的上部78b的形状是截棱锥。同样在这种情况下，透明树脂体78的顶面的面积可以小于其底面的面积。从而，获得与按照第二实施例的效果相同的效果。
下面说明按照本变形例的LED封装的制造方法。
在本变形例中，切片工艺不同于上述第二实施例的切片工艺。
图22A-22D是举例说明本变形例中的切片方法的工艺断面图。
具体地说，如图22A中所示，用朝其尖端越来越薄的划片刀121对透明树脂板29和引线框架板23进行切片。从透明树脂板29开始进行切片，随后在引线框架板23或透明树脂板29的中间停止切片。从而，如图22B中所示，沿着透明树脂板29的每个切片区域形成其断面形状是倒三角形的凹槽G。注意在该阶段，透明树脂板29还未被切割成片。
随后，如图22C中所示，利用厚度恒定的划片刀122在凹槽G的底部进一步进行划片。这里，宽度小于划片刀121的最大宽度的划片刀被用作划片刀122。从而，如图22D中所示，透明树脂板29被切割成均由截棱锥形上部和长方体形下部构成的透明树脂体78。除上述部分之外的按照本变形例的结构，本变形例的制造方法和有益效果与上述第二实施例的相同。
下面说明第二实施例的第二变形例。
图23A是举例说明按照本变形例的LED封装的平面图，图23B是该LED封装的断面图。
在本变形例中，透明树脂体的形状不同于上述第二实施例。
如图23A和23B中所示，在按照本变形例的LED封装2b中，透明树脂体79的形状是平凸形。具体地说，透明树脂体79的外表面由平面上的底面79a和置于底面79a上方的曲面79b构成。这种情况下，透明树脂体79的最上部为点状，从而顶面的面积为0。同样在本变形例中，能够获得和上述第二实施例的效果相同的效果。
通过在模制透明树脂体79时使用的下模具101(参见图5A)的底面上形成凹透镜形的凹进部分，能够形成上面提及的透明树脂体79。按照本变形例的除上述部分外的结构，本变形例的制造方法和有益效果和上述第二实施例的相同。
下面要说明的实施例及其变形例是上面提及的第一和第二实施例的变化。上面提及的第一实施例可以与这些实施例和变化结合，从而每根导线的芯片侧角度θ1可被设置成小于相应的框架侧角度θ2。另外，与上面提及的第二实施例结合，透明树脂体的顶面的面积可被设置成小于其底面的面积。或者，第一和第二实施例都可与下面要说明的实施例和变形例结合。此外，透明树脂体的厚度优选小于LED芯片的厚度的5倍，更可取的是小于LED芯片的厚度的3倍。从而，能够抑制由从透明树脂体施加的热应力引起的导线断裂。
下面说明本发明的第三实施例。
图24是举例说明按照第三实施例的LED封装的透视图。
图25是举例说明按照第三实施例的LED封装的断面图。
如图24和图25中所示，与按照上述第一实施例的LED封装1(参见图1)相比，按照第三实施例的LED封装3的不同之处在于，引线框架11(参见图1)在X方向上被分成两个引线框架31和32。引线框架32被布置在引线框架31和引线框架12之间。在引线框架31上形成分别与引线框架11的延伸部分11d和11e对应的延伸部分31d和31e。另外，在引线框架31上形成从基础部分31a分别沿+Y方向和-Y方向伸出的延伸部分31b和31c。延伸部分31b和31c在X方向上的位置相同。此外，导线15被接合到引线框架31上。同时，在引线框架32上形成分别与引线框架11的延伸部分11b和11c(参见图1)对应的延伸部分32b和32c。借助管芯安装材料13把LED芯片14安装在引线框架32上。此外，分割地分别在引线框架31和32上形成与引线框架11的凸出部分11g对应的凸出部分，作为凸出部分31g和32g。
在第三实施例中，通过外部施加电位，引线框架31和12分别用作外部电极。同时，不需要对引线框架32施加任何电位，引线框架32可以用作专用于散热器的引线框架。从而，当将在单个模块上安装多个LED封装3时，引线框架32可以与公共散热器连接。注意，可对引线框架32施加接地电位，引线框架32可以处于浮动状态。此外，当在母板上安装LED封装3时，焊球被分别接合到引线框架31、32和12上。按照这种方式，能够抑制所谓的曼哈顿现象。曼哈顿现象是其中当借助多个焊球在衬底上实现元器件等时，元器件因回流炉中焊球的熔融定时的差异或者焊料的表面张力而竖起的现象。这种现象导致实现缺陷。按照第三实施例，引线框架的布局在X方向上对称，以及焊球沿X方向密集排列，使得不太可能出现曼哈顿现象。
此外，在第三实施例中，由于引线框架31由延伸部分31b-31e从三个方向支持，因此，导线15的可焊性良好。同样地，由于引线框架12由延伸部分12b-12e从三个方向支持，因此导线16的可焊性良好。
通过在图4A中所示的工艺中，改变引线框架板23的每个元件区域P的基本图案，能够用和上述第一实施例相同的方法制备上面所述的LED封装3。具体地说，按照在第一实施例中说明的上述制造方法，仅仅通过改变掩膜22a和22b的图案，就能够制备各种布局的LED封装。按照第三实施例的除上述部分外的结构，第三实施例的制造方法和有益效果与上面提及的第一实施例的相同。
下面说明本发明的第四实施例。
图26是举例说明按照第四实施例的LED封装的透视图。
图27是举例说明按照第四实施例的LED封装的断面图。
如图26和图27中所示，在按照第四实施例的LED封装4中，齐纳二极管芯片36或类似物被设置和连接在引线框架11和引线框架12之间。具体地说，把由诸如焊料或银膏之类的导电材料形成的管芯安装材料37粘附到引线框架12的顶面上，在管芯安装材料37上设置齐纳二极管芯片36。从而，在借助管芯安装材料37把齐纳二极管芯片36安装在引线框架12上的时候，齐纳二极管芯片36的底面端子(未示出)经由管芯安装材料37与引线框架12连接。另外，齐纳二极管芯片36的顶面端子3a通过导线38与引线框架11连接。具体地说，导线38的一端连接到齐纳二极管芯片36的顶面端子36a，沿+Z方向从顶面端子36a引出导线38，随后沿介于-Z方向和-X方向之间的方向弯曲导线38。导线38的另一端被接合到引线框架11的顶面。
按照上述方式，在第四实施例中，相对于LED芯片14可以并联连接齐纳二极管芯片36。结果，改善了对ESD(静电放电)的耐久性。按照第四实施例的除上述部分的结构，第四实施例的制造方法和有益效果与上面提及的第一实施例的相同。
下面说明本发明的第五实施例。
图28是举例说明按照第五实施例的LED封装的透视图。
图29是举例说明按照第五实施例的LED封装的断面图。
如图28和29中所示，与按照上面提及的第四实施例的LED封装4(参见图26)相比，按照第五实施例的LED封装5的不同之处在于，齐纳二极管芯片36安装在引线框架11上。这种情况下，齐纳二极管芯片36的底面端子经管芯安装材料37与引线框架11连接，其顶面端子通过导线38与引线框架12连接。按照第五实施例的除上述部分的结构，第五实施例的制造方法和有益效果与上面提及的第四实施例的相同。
下面说明本发明的第六实施例。
图30是举例说明按照第六实施例的LED封装的透视图。
图31是举例说明按照第六实施例的LED封装的断面图。
如图30和图31中所示，与按照上面提及的第一实施例的LED封装1(参见图1)相比，按照第六实施例的LED封装6的不同之处在于，代替顶面端子型LED芯片14，设置垂直导电型LED芯片41。具体地说，在按照第六实施例的LED封装6中，在引线框架11的顶面上形成由诸如焊料或银膏之类导电材料构成的管芯安装材料42，借助管芯安装材料42把LED芯片41安装在引线框架11上。LED芯片41的底面端子(未示出)经管芯安装材料42与引线框架11连接。同时，LED芯片41的顶面端子41a通过导线43与引线框架12连接。
在第六实施例中，采用垂直导电型LED芯片41，从而导线的数目被减少到一条。按照这种方式，使得能够确实防止导线的相互接触，还能够简化导线接合工艺。按照第六实施例的除上述部分的结构，第六实施例的制造方法和有益效果与上面提及的第一实施例的相同。
下面说明本发明的第七实施例。
图32A是举例说明按照第七实施例的LED封装的平面图，图32B是该LED封装的断面图。
如图32A和32B中所示，与按照上面提及的第一实施例的LED封装1(参见图1)相比，按照第七实施例的LED封装7的不同之处在于，设置多个LED芯片14，例如，8个LED芯片14。所述8个LED芯片14符合相同的标准，并发出相同颜色的光。
所述8个LED芯片14都安装在引线框架11上。每个LED芯片14的端子14a(参见图1)经导线15与引线框架11连接，而每个LED芯片14的端子14b(参见图1)经导线16与引线框架12连接。按照这种方式，8个LED芯片14相互并联地连接在引线框架11和引线框架12之间。另外，所述8个LED芯片14是按照沿X方向布置2个芯片，沿Y方向布置4个芯片的方式布置的。所述8个LED芯片14是交替地，而不是矩阵式地排列的。具体地说，由在+X方向一侧沿Y方向排列的4个LED芯片14构成的列中的排列相位与在-X方向一侧沿Y方向排列的4个LED芯片14构成的列中的排列相位相差约半个周期。
按照第七实施例，由于多个LED芯片14被安装在一个LED封装7中，因此能够获得大量的光。另外，由于LED芯片是交替排列的，因此尽管使LED芯片14之间的最小距离保持等于或大于某一值，LED封装7的尺寸也能够较小。另外，由于使LED芯片14之间的最小距离保持等于或大于某一值，因此从某一LED芯片14发出的光在到达相邻的LED芯片14之前，被荧光体吸收的可能性增大，使得光提取效率提高。此外，从某一LED芯片14放出的热量变得不太可能被相邻LED芯片14吸收，使得能够抑制因LED芯片14的温度升高而引起的发光效率的降低。此外，在按照第七实施例的LED封装7中，由于透明树脂体的体积变大，因此与其中只安装一个LED芯片的上述第三实施例的LED封装相比，热应力也变大。因此，当把第七实施例与上面提及的第一或第二实施例结合时，降低热应力的影响的效果变得特别突出。第七实施例的除上述部分外的结构，第七实施例的制造方法和有益效果与上面提及的第一实施例的相同。
下面说明第七实施例的第一变形例。
图33是举例说明按照本变形例的LED封装的透视图。
图34A是举例说明按照本变形例的LED封装的引线框架、LED芯片和导线的平面图，图34B是举例说明LED封装的底面图，图34C是举例说明LED封装的断面图。
注意，在图33中省略了导线的图解说明。
如图33和图34A-34C中所示，本变形例是其中结合上面提及的第三实施例和第七实施例的例子。具体地说，在按照本变形例的LED封装7a中，相互间隔地设置三个引线框架61、62和63。每个引线框架61、62和63的结构与上面提及的第一实施例的第三变形例(参见图12-图14)中的对应一个引线框架的结构相同。另外，在LED封装中设置多个LED芯片14，例如8个LED芯片14。本变形例中LED芯片14的排列状态和连接状态与上面提及的第七实施例的情况相同。
同样在本变形例中，由于与上面提及的第七实施例的情况一样地设置了8个LED芯片14，因此能够获得大量的光。另外，通过与上面提及的第三实施例的情况一样地设置三个引线框架，能够获得电气上独立的散热器，另外，能够抑制曼哈顿现象的出现。此外，LED芯片14是交替排列的，使得在确保光发射效率和光的提取效率的时候，能够实现LED封装7a的尺寸的减小。按照本变形例的除上述部分外的结构，本变形例的制造方法和有益效果与上面提及的第三实施例的相同。
下面说明第七实施例的第二变形例。
本变形例是上面提及的第七实施例和变形例的制造方法的例子。
图35A-35E是举例说明在本变形例中使用的引线框架板的元件区域的平面图。图35A表示在单个LED封装中安装单个LED芯片的情况。图35B表示在单个LED封装中安装2个LED芯片的情况。图35C表示在单个LED封装中安装4个LED芯片的情况。图35D表示在单个LED封装中安装6个LED芯片的情况。图35E表示在单个LED封装中安装8个LED芯片的情况。
注意，图35A-35E是按照相同的缩小比例绘制的。另外，尽管在每个图中只绘制了一个元件区域P，然而实际上，许多元件区域P被排列成矩阵形式。此外，省略了划片区域D的图解说明。
如图35A-35E中所示，要安装在单个LED封装上的LED芯片的数目越多，单个元件区域P的面积就越大，包括在单个块B中的元件区域P的数目就越少。然而，即使改变LED芯片的数目，引线框架板23的基本结构，即，引线框架板23的尺寸、块B的排列等仍相同。另外，引线框架板23的形成方法相同，利用引线框架板23的LED封装的制造方法相同，然而只是块B中的布局发生变化。
如上所述，按照本变形例，仅仅通过改变引线框架板23中的每个块B中的布局，就能够独立制造按照上述第七实施例及其变形例的LED封装。注意，要安装在单个LED封装中的LED芯片的数目是任意的。从而，例如可在单个LED封装中安装7个或者9个以上的LED芯片。
上面，关于实施例及其变形例，说明了本发明。然而，本发明并不局限于这些实施例及其变形例。可以相互结合地实现上述实施例及其变形例。另外，本发明的范围包括本领域的技术人员酌情通过对每个上述实施例及其变形例，增加或删除某一组成元件或者改变设计，或者增加或省略某一工艺或者改变条件而获得实施例，只要该实施例包括本发明的要旨。
例如，尽管在上面提及的第一实施例中，表示了使用湿法蚀刻来形成引线框架板23的情况的例子，然而本发明并不局限于这种情况，可以使用诸如压制之类的机械技术来形成引线框架板23。另外，尽管在上面提及的第一实施例中示出了分别在引线框架的铜板的顶面和底面上形成镀银层的情况的例子，然而本发明并不局限于这种情况。例如，可以首先在铜层的顶面和底面上分别形成镀银层，随后可以在任意一个镀银层上形成镀铑(Rh)层。另外，可以在镀银层和铜层之间形成镀铜(Cu)层。此外，可分别在铜层的顶面和底面上形成镀镍(Ni)层，在一个或两个镀镍层上形成由金和银构成的镀金属合金(Au-Ag合金)层。此外，在每个上述实施例中，示出了由诸如铜之类的导电材料构成引线框架的主体的情况的例子。然而，当用诸如银镀层之类具有导电性的镀层镀覆引线框架时，由于该镀层能够确保电气连续性，因此引线框架的主体不必由导电材料形成，可以由绝缘材料形成。
另外，在每个上述实施例及其变形例中，示出了下述情况的例子：发射蓝光的芯片被用作LED芯片；吸收蓝光并发射黄光的荧光体被用作荧光体；从LED封装发出的光的颜色为白色。然而，本发明并不局限于这种情况。LED芯片可以是发射除蓝色外的可见光颜色的LED芯片，并且可以是发射紫外线光或红外线光的LED芯片。此外，荧光体并不局限于发射黄光的荧光体。例如，可以采用发射蓝光、绿光或红光的荧光体。例如，作为发射蓝光的荧光体，可以列举下述荧光体。
(RE1-xSmx)3(AlyGa1-y)5O12:Ce，
其中0≤x＜1，0≤y≤1，RE是选自Y和Gd中的至少一种元素。
ZnS:Ag
ZnS:Ag+颜料
ZnS:Ag，Al
ZnS:Ag，Cu，Ga，Cl
ZnS:Ag+In2O3
ZnS:Zn+In2O3
(Ba，Eu)MgAl10O17
(Sr，Ca，Ba，Mg)10(PO4)6Cl2:Eu
Sr10(PO4)6Cl2:Eu
(Ba，Sr，Eu)(Mg，Mn)Al10O17
10(Sr，Ca，Ba，Eu)·6PO4·Cl2
BaMg2Al16O25:Eu
作为除上面提及的硅铝氧氮陶瓷绿色荧光体外的发射绿光的荧光体，例如可以列举下述荧光体。
ZnS:Cu，Al
ZnS:Cu，Al+颜料
(Zn，Cd)S:Cu，Al
ZnS:Cu，Au，Al+颜料
Y3A15O12:Tb
Y3(Al，Ga)5O12:Tb
Y2SiO5:Tb
Zn2SiO4:Mn
(Zn，Cd)S:Cu
ZnS:Cu
ZnS:Cu+Zn2SiO4:Mn
Gd2O2S:Tb
(Zn，Cd)S:Ag
Y2O2S:Tb
ZnS:Cu，Al+In2O3
(Zn，Cd)S:Ag+In2O3
(Zn，Mn)2SiO4
BaAl12O19:Mn
(Ba，Sr，Mg)O·aAl2O3:Mn
LaPO4:Ce，Tb
3(Ba，Mg，Eu，Mn)O·8Al2O3
La2O3·0.2SiO2·0.9P2O5:Ce，Tb
CeMgAl11O19:Tb
作为除上面提及的硅铝氧氮陶瓷红色荧光体外的发射红光的荧光体，例如可以使用下述荧光体。
CaAlSiN3:Eu2+
Y2O2S:Eu
Y2O2S:Eu+颜料
Y2O3:Eu
Zn3(PO4)2:Mn
(Zn，Cd)S:Ag+In203
(Y，Gd，Eu)BO3
(Y，Gd，Eu)2O3
YVO4:Eu
La2O2S:Eu，Sm
作为除上面提及的硅酸盐荧光体外的发射黄光的荧光体，例如可以使用下述荧光体：用通式：MexSi12-(m+n)Al(m+n)OnN16-n:Re1yRe2z(通式中的x，y，z，m和n是系数)表示的荧光体，该荧光体的与α硅铝氧氮陶瓷固溶的部分或所有金属Me(Me是Ca和Y中的一个或两个元素)被充当发光中心的镧系金属Re1(Re1是Pr，Eu，Tb，Yb和Er中的一种或多种元素)或者充当共活化剂的两种镧系数金属Re1和Re2(Re2是Dy)替换。
此外，从整个LED封装发出的光的颜色并不限于白色。通过调整上面提及的红色荧光体、绿色荧光体和蓝色荧光体的R∶G∶B重量比，能够获得任意色调。例如，通过使用下述R∶G∶B比例任意之一：1∶1∶1～7∶1∶1，1∶1∶1～1∶3∶1以及1∶1∶1～1∶1∶3，可以获得从白灯色到白荧光色的白光发射。
此外，在LED封装中可以不设置荧光体。这种情况下，从LED封装射出从LED芯片发出的光。
另外，在每个上述实施例及其变形例中，示出了当从上方观察时，引线框架的基础部分的形状为矩形的情况的例子。然而，基础部分的形状可以是从其除去至少一个角部分的形状。这种情况下，从LED封装的角部分附近除去直角或锐角部分。从而，这样的角部分不会变成树脂剥落或破裂的起因。结果，对于整个LED封装，能够抑制树脂剥落或破裂的发生。
按照上面说明的实施例，能够获得耐久性高，成本低的LED封装，以及该LED封装的制造方法。
尽管说明了一些实施例，然而这些实施例只是作为例子给出的，并不意图限制本发明的范围。事实上，可以用各种其它形式具体体现这里说明的新颖实施例；此外，在不脱离本发明的精神的情况下，可做出这里所述的实施例的形式上的各种省略、替换和变化。附加的权利要求及其等同物意图覆盖在本发明的范围和精神内的这些形式或修改。
相关申请的交叉引用
本申请基于2010年1月29日提出的在先日本专利申请No.2010-019778和2010年5月24日提出的在先日本专利申请No.2010-118668，并且要求这两件日本专利申请的优先权；这两件日本专利申请的整个内容在此通过引用而并入。

Claims (12)

1.一种LED封装，包括：
相互之间安排有间隔的第一引线框架和第二引线框架；
设置在所述第一引线框架和所述第二引线框架上方的多个LED芯片，每个所述LED芯片的第一端子与所述第一引线框架连接，每个所述LED芯片的第二端子与所述第二引线框架连接；
连接每个所述LED芯片的所述第一端子和所述第一引线框架的多根导线；以及
覆盖所述LED芯片以及所述第一引线框架和第二引线框架的每一个的顶面、底面的一部分和边缘表面的一部分的树脂体，每个底面的剩余部分和每个边缘表面的剩余部分被露出，其中，
所述树脂体的形状为矩形，
由所述多个LED芯片的顶面和从所述第一端子引出每个所述导线的方向形成的芯片侧角度小于由所述第一引线框架的顶面和从所述第一引线框架引出所述导线的方向形成的框架侧角度，
所述多根导线到所述第一引线框架的所有投影图像都是弯曲的
并且朝向所述LED封装的中央部分凸起。
2.按照权利要求1所述的LED封装，其中，每个所述导线除两端之外的导线部分被置于在该导线所连接的每个LED芯片的沿从第一端子到第二端子的方向延伸的两个侧面的延长面之间的区域内。
3.按照权利要求1所述的LED封装，其中，所述芯片侧角度在0°和5°之间，所述框架侧角度在85°和90°之间。
4.按照权利要求1所述的LED封装，还包括连接每个LED芯片的所述第二端子和第二引线框架的另外多根导线，
由所述LED芯片的顶面和从所述第二端子引出所述另外多根导线的方向形成的芯片侧角度小于由所述第二引线框架的顶面和从所述第二引线框架引出所述另外多根导线的方向形成的框架侧角度。
5.按照权利要求1所述的LED封装，其中，在所述第一端子和导线之间的接合部分和所述第一引线框架和导线之间的接合部分形成凸块。
6.按照权利要求1所述的LED封装，其中，所述树脂体在垂直方向上的厚度小于每个所述LED芯片的厚度的5倍，并大于通过将所述导线的环的高度与所述第一引线框架的厚度和每个所述LED芯片的厚度相加而获得的厚度。
7.按照权利要求1所述的LED封装，其中，在所述第一引线框架的底面和所述第二引线框架的底面上形成凸出部分，以及
在所述树脂体的底面露出所述凸出部分的底面，以及所述凸出部分的侧面被所述树脂体覆盖。
8.按照权利要求7所述的LED封装，其中，所述第一引线框架具有第一边缘，所述第二引线框架具有第二边缘，所述第一边缘和第二边缘彼此相对，在离开所述第一边缘的区域中形成第一凸出部分，以及在离开所述第二边缘的区域中形成第二凸出部分。
9.按照权利要求1所述的LED封装，其中，所述第一引线框架和第二引线框架至少之一包括：
基础部分；和
三个延伸部分，所述三个延伸部分在相互不同的方向上从所述基础部分伸出，并且所述三个延伸部分的底面被所述树脂体覆盖，而所述三个延伸部分的边缘表面在所述树脂体的侧面露出，
所述基础部分的边缘表面被所述树脂体覆盖。
10.按照权利要求1所述的LED封装，其中，
所述第一引线框架和第二引线框架之一包括：
基础部分，其边缘表面被所述树脂体覆盖；和
多个延伸部分，所述多个延伸部分在不同方向上从所述基础部分伸出，并且所述多个延伸部分的底面被所述树脂体覆盖，而所述多个延伸部分的边缘表面在所述树脂体的三个不同侧面露出。
11.按照权利要求1所述的LED封装，还包括布置在所述第一引线框架和所述第二引线框架之间的第三引线框架，所述多个LED芯片安装在所述第三引线框架上，所述第三引线框架的底面的一部分和所述第三引线框架的边缘表面的一部分从所述树脂体中露出。
12.按照权利要求1所述的LED封装，还包括连接在所述第一引线框架和所述第二引线框架之间的齐纳二极管。
CN2010102779981A 2010-01-29 2010-09-10 Led封装 Expired - Fee Related CN102142505B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010019778 2010-01-29
JP2010-019778 2010-01-29
JP2010118668A JP4951090B2 (ja) 2010-01-29 2010-05-24 Ｌｅｄパッケージ
JP2010-118668 2010-05-24

Publications (2)

Publication Number Publication Date
CN102142505A CN102142505A (zh) 2011-08-03
CN102142505B true CN102142505B (zh) 2013-11-06

Family

ID=44340852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102779981A Expired - Fee Related CN102142505B (zh) 2010-01-29 2010-09-10 Led封装

Country Status (4)

Country Link
US (1) US8497521B2 (zh)
JP (1) JP4951090B2 (zh)
CN (1) CN102142505B (zh)
TW (1) TWI450424B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034054B1 (ko) * 2009-10-22 2011-05-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
JP5383611B2 (ja) * 2010-01-29 2014-01-08 株式会社東芝 Ｌｅｄパッケージ
JP2011165833A (ja) * 2010-02-08 2011-08-25 Toshiba Corp Ｌｅｄモジュール
JP2012049348A (ja) * 2010-08-27 2012-03-08 Sharp Corp 発光装置
JP2012113919A (ja) 2010-11-24 2012-06-14 Toshiba Corp 照明装置
JP5753446B2 (ja) 2011-06-17 2015-07-22 株式会社東芝 半導体発光装置の製造方法
CN103000783A (zh) * 2011-09-19 2013-03-27 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR101979826B1 (ko) * 2011-12-28 2019-05-17 서울반도체 주식회사 발광 다이오드 패키지
RU2617880C2 (ru) * 2012-02-10 2017-04-28 Конинклейке Филипс Н.В. Прессованная линза, формирующая led-модуль масштаба интегральной схемы, и способ ее изготовления
JP5977973B2 (ja) * 2012-03-22 2016-08-24 大日本印刷株式会社 Ｌｅｄ用基板とその製造方法および半導体装置
TWI488341B (zh) * 2012-04-11 2015-06-11 Lite On Electronics Guangzhou 連板料片、發光二極體封裝品及發光二極體燈條
CN103367344B (zh) * 2012-04-11 2016-04-27 光宝电子(广州)有限公司 连板料片、发光二极管封装品及发光二极管灯条
US9391242B2 (en) * 2012-06-15 2016-07-12 Sharp Kabushiki Kaisha Light-emitting device
KR101936289B1 (ko) 2012-07-17 2019-01-08 엘지이노텍 주식회사 발광 소자
CN103682018B (zh) * 2012-09-21 2017-04-26 展晶科技(深圳)有限公司 发光二极管及其制造方法
JPWO2014083805A1 (ja) * 2012-11-28 2017-01-05 パナソニックＩｐマネジメント株式会社 発光装置および発光装置の製造方法
KR102011101B1 (ko) * 2012-12-26 2019-08-14 삼성전자주식회사 발광 소자 패키지
JP2014177592A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 蛍光体およびそれを用いた発光装置
JP6338136B2 (ja) * 2013-04-30 2018-06-06 東芝ライテック株式会社 車両用照明装置、および車両用灯具
KR101933187B1 (ko) * 2013-06-27 2018-12-31 서울반도체 주식회사 발광 디바이스
JP6201617B2 (ja) 2013-10-17 2017-09-27 日亜化学工業株式会社 発光装置
CN104681505B (zh) * 2013-11-27 2021-05-28 意法半导体研发(深圳)有限公司 无引脚的表面贴装组件封装体及其制造方法
TW201543720A (zh) * 2014-05-06 2015-11-16 Genesis Photonics Inc 封裝結構及其製備方法
CN105742467A (zh) * 2014-12-30 2016-07-06 震扬集成科技股份有限公司 承载器阵列以及发光二极管封装结构
JP6250749B2 (ja) * 2016-07-22 2017-12-20 大日本印刷株式会社 Ｌｅｄ用基板とその製造方法および半導体装置
JP6680239B2 (ja) * 2017-02-20 2020-04-15 日亜化学工業株式会社 発光装置の製造方法
JP6952203B2 (ja) 2018-03-13 2021-10-20 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 直接式バックライトユニットを有するディスプレイ
JP7144112B2 (ja) * 2018-09-19 2022-09-29 ローム株式会社 半導体装置
CN109192848B (zh) * 2018-10-10 2024-02-20 广东晶科电子股份有限公司 一种led器件及其引线键合方法
CN111312881A (zh) * 2020-02-27 2020-06-19 盐城东山精密制造有限公司 一种一体成型led器件及其制作方法
US11329206B2 (en) * 2020-09-28 2022-05-10 Dominant Opto Technologies Sdn Bhd Lead frame and housing sub-assembly for use in a light emitting diode package and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679179A (zh) * 2002-09-02 2005-10-05 帝希欧有限公社 表面安装型发光二极管

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293905A (ja) * 1996-04-24 1997-11-11 Sanken Electric Co Ltd 半導体素子及びその製造方法
JP3255284B2 (ja) * 1998-06-23 2002-02-12 日亜化学工業株式会社 半導体装置及び発光ダイオード
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
DE10008203B4 (de) * 2000-02-23 2008-02-07 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronischer Halbleiterbauelemente
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2003110145A (ja) 2001-09-27 2003-04-11 Harvatek Corp 発光ダイオード用の翼形表面実装パッケージ
JP2003110080A (ja) 2001-09-28 2003-04-11 Citizen Electronics Co Ltd 半導体装置
JP3801931B2 (ja) * 2002-03-05 2006-07-26 ローム株式会社 Ｌｅｄチップを使用した発光装置の構造及び製造方法
JP2003347345A (ja) * 2002-05-24 2003-12-05 Toshiba Corp 半導体装置、その製造方法及び製造装置
JP4522049B2 (ja) 2003-02-14 2010-08-11 三洋電機株式会社 半導体装置
JP3910171B2 (ja) 2003-02-18 2007-04-25 シャープ株式会社 半導体発光装置、その製造方法および電子撮像装置
JP2006093672A (ja) 2004-08-26 2006-04-06 Toshiba Corp 半導体発光装置
JP4041824B2 (ja) * 2004-09-16 2008-02-06 シャープ株式会社 光半導体装置および電子機器
JP3999780B2 (ja) 2004-11-16 2007-10-31 日電精密工業株式会社 リードフレームの製造方法
JP2006203080A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体発光装置及び半導体発光装置の製造方法
JP2007027281A (ja) 2005-07-13 2007-02-01 Toshiba Corp 半導体装置
JP4955953B2 (ja) * 2005-07-28 2012-06-20 シャープ株式会社 光半導体装置および電子機器
JP2007095797A (ja) * 2005-09-27 2007-04-12 Nippon Leiz Co Ltd 光源装置
JP2007142044A (ja) * 2005-11-16 2007-06-07 Stanley Electric Co Ltd 半導体発光装置及びそれを用いた面光源
KR100780176B1 (ko) * 2005-11-25 2007-11-27 삼성전기주식회사 측면 방출 발광다이오드 패키지
JP4887854B2 (ja) * 2006-03-22 2012-02-29 パナソニック株式会社 バンプの形成方法およびバンプ
JP5091421B2 (ja) * 2006-04-07 2012-12-05 株式会社東芝 半導体発光装置
KR100735325B1 (ko) * 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
JP4306772B2 (ja) 2006-10-05 2009-08-05 日亜化学工業株式会社 発光装置
JP2008153043A (ja) 2006-12-18 2008-07-03 Seiko Epson Corp エレクトロルミネッセンス装置及び電子機器
US8093619B2 (en) * 2006-12-28 2012-01-10 Nichia Corporation Light emitting device
KR100793921B1 (ko) * 2007-01-03 2008-01-16 삼성전기주식회사 와이어 본딩방법
KR100932680B1 (ko) * 2007-02-21 2009-12-21 가부시키가이샤 신가와 반도체 장치 및 와이어 본딩 방법
JP5232394B2 (ja) 2007-02-28 2013-07-10 ローム株式会社 半導体装置の製造方法
JP5122172B2 (ja) * 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
JP2008251936A (ja) * 2007-03-30 2008-10-16 Rohm Co Ltd 半導体発光装置
JP4795293B2 (ja) * 2007-03-30 2011-10-19 ローム株式会社 半導体発光装置
CN101325193B (zh) * 2007-06-13 2010-06-09 先进开发光电股份有限公司 发光二极管封装体
JP5368982B2 (ja) * 2007-06-14 2013-12-18 ローム株式会社 半導体発光装置
KR100998233B1 (ko) 2007-12-03 2010-12-07 서울반도체 주식회사 슬림형 ｌｅｄ 패키지
JP5464825B2 (ja) * 2008-07-23 2014-04-09 ローム株式会社 Ｌｅｄモジュール
JP2012114107A (ja) * 2010-11-19 2012-06-14 Toshiba Corp Ｌｅｄパッケージ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679179A (zh) * 2002-09-02 2005-10-05 帝希欧有限公社 表面安装型发光二极管

Also Published As

Publication number Publication date
US8497521B2 (en) 2013-07-30
JP2011233852A (ja) 2011-11-17
JP4951090B2 (ja) 2012-06-13
TWI450424B (zh) 2014-08-21
TW201130174A (en) 2011-09-01
US20110186901A1 (en) 2011-08-04
CN102142505A (zh) 2011-08-03

Similar Documents

Publication Publication Date Title
CN102142505B (zh) Led封装
CN102522485B (zh) 半导体发光装置
JP4764519B1 (ja) Ｌｅｄパッケージ
CN102473827A (zh) Led封装及其制造方法
JP4855869B2 (ja) 発光装置の製造方法
US7842526B2 (en) Light emitting device and method of producing same
CN102479908A (zh) Led封装
CN102479910A (zh) Led模块
CN102142506A (zh) Led封装及其制造方法
CN102569277A (zh) Led 封装及其制造方法
CN102148224A (zh) Led模块
CN102142504A (zh) Led封装、led封装的制造方法及包装部件
CN102270727A (zh) 半导体发光装置及其制造方法
JP6523597B2 (ja) 発光装置
JP4815843B2 (ja) 発光装置
CN102478172A (zh) 照明装置
JP5755420B2 (ja) 発光装置
JP5619533B2 (ja) 発光装置
JP5390644B2 (ja) Ｌｅｄパッケージ
JP2008159791A (ja) 発光装置およびその製造方法
JP2007300021A (ja) 発光装置
JP2012004596A (ja) Ｌｅｄパッケージ及びその製造方法
JP2011181603A (ja) Ｌｅｄパッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180117

Address after: Tokyo, Japan

Patentee after: Alpha to KK

Address before: Tokyo, Japan, Japan

Patentee before: Toshiba Corp

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131106

Termination date: 20200910