JP5755420B2 - 発光装置 - Google Patents
発光装置 Download PDFInfo
- Publication number
- JP5755420B2 JP5755420B2 JP2010195717A JP2010195717A JP5755420B2 JP 5755420 B2 JP5755420 B2 JP 5755420B2 JP 2010195717 A JP2010195717 A JP 2010195717A JP 2010195717 A JP2010195717 A JP 2010195717A JP 5755420 B2 JP5755420 B2 JP 5755420B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- light emitting
- substrate
- light
- powder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Description
図1(a)乃至図3(d)は、本発明の発光装置の製造方法の第1の実施形態について工程順に概要を示す側断面図である。図4(a)乃至(j)あるいは図5(a)乃至(j)は、本発明に係る実施形態の製造工程を経て個々に分割して得られた発光装置の複数例を概略的に示す断面図である。ここで、図4(a)乃至(j)はチップ状の発光素子(LED)が基板上にフェイスダウン実装されたもの、図5(a)乃至(j)はLEDが基板上にフェイスアップ実装されたものを示している。なお、図示の便宜上、基板に形成されている基板電極の一部は図示を省略している。
まず、図1(a)に示すように、アルミナ(Al2 O3 )あるいは窒化アルミ(AlN)等を用いた基板11上にLED12が例えば行列状の配置で複数個実装された実装済み基板10を形成する。この際、各LEDは、例えばチップの同一面側に正負一対の電極を有し、基板上にフェイスダウン実装またはフェイスアップ実装されている。
図4(a)、(b)あるいは図5(a)、(b)に示す発光装置は、主として、LED12、基板11、基板電極11a、二層構造のガラス封止部16a,18aから構成される。即ち、例えば同一面側に正負一対の電極(p側電極、n側電極)を有するLED12と、このLED12が上面に搭載された基板11と、この基板11に設けられ、LED12の電極に電気的に接続される基板電極11aと、LED12を直接に封止したガラス封止部16aとを有する。
発光素子12は、基板上にGaAlN、ZnS、ZnSe、SiC、GaP、GaAlAs、AlN、InN、AlInGaP、InGaN、GaN、AlInGaN等の半導体を発光層として形成させたものが用いられる。半導体の構造としては、MIS接合、PIN接合やPN接合を有したホモ構造、ヘテロ構造あるいはダブルへテロ構成のものが挙げられる。半導体層の材料やその混晶度によって発光波長を紫外光から赤外光まで種々選択することができる。発光層は、量子効果が生ずる薄膜とした単一量子井戸構造や多重量子井戸構造としても良い。
基板11は、所定の配線パターンを有する基板電極を設けており、発光素子の電極と基板電極とを電気的に接続して発光素子を載置している。基板は、粉体ガラスを加熱して軟化状態にする温度で変質しない物質であればよい。例えば、アルミナ(Al2 O3 )、窒化アルミ(AlN)等の金属酸化物、金属窒化物からなる基板、ガラスエポキシ基板、ガラス基板、Ni,Cr,Mo,Fe等を含む低膨脹金属基板等である。そのうち、耐熱性、耐光性に優れたセラミックス基板が好ましい。
セラミックスパッケージの外側の底面および側面に電極を設ける。この電極は外部電極と電気的接続をとるためのものである。また電極は、セラミックスパッケージの凹部内の配線パターンと電気的に接続されている。この接続は、グリーンシートを積層、焼成した後、載置部に貫通孔を設け、該貫通孔を導電性部材で埋めるなどして載置部の上面とセラミックスパッケージの底面との電気的接続をとっている。
発光素子のn側電極とp側電極とは、バンプを介して基板電極と電気的に接合する。バンプの材質は導電性である。また、粉体ガラスを加熱して軟化状態にする際にバンプ等の金属が軟化して短絡しないものを用いる。例えば、Au−Sn、Ag、Cu、Pb等の金属および合金を用いることができる場合もあるが、好ましくはAuである。Auの融点は1064℃である。金バンプは粉体ガラスを加熱して軟化状態にする温度では軟化せず、発光素子の電極と基板電極との短絡は生じない。バンプは、通常100から300μm径のボールのものである。
粉体ガラスには、粉末状の蛍光物質を含有することもできる。蛍光物質を含有することにより、発光素子から射出された光が蛍光物質に吸収され、波長変換を行い発光素子と異なる色を発光することができる。よって、蛍光物質は発光素子からの光を吸収し異なる波長の光に波長変換するものであればよい。例えば、Eu、Ce等のランタノイド系元素で主に賦活される窒化物系蛍光体・酸窒化物系蛍光体、Eu等のランタノイド系、Mn等の遷移金属系の元素により主に付活されるアルカリ土類ハロゲンアパタイト蛍光体、アルカリ土類金属ホウ酸ハロゲン蛍光体、アルカリ土類金属アルミン酸塩蛍光体、アルカリ土類ケイ酸塩、アルカリ土類硫化物、アルカリ土類チオガレート、アルカリ土類窒化ケイ素、ゲルマン酸塩、または、Ce等のランタノイド系元素で主に付活される希土類アルミン酸塩、希土類ケイ酸塩またはEu等のランタノイド系元素で主に賦活される有機および有機錯体等から選ばれる少なくともいずれか1以上であることが好ましい。具体例として、下記の蛍光体を使用することができるが、これに限定されない。
前述の粉末状の蛍光物質に代えて、若しくは蛍光物質とともに光拡散部材を粉体ガラスに含有させてもよい。具体的な光拡散部材としては、チタン酸バリウム、酸化チタン、酸化アルミニウム、酸化珪素等が好適に用いられる。
前述の粉末状の蛍光物質に代えて、若しくは蛍光物質、光拡散部材とともに粉体フィラーを粉体ガラスに含有させてもよい。具体的な材料は、光拡散部材と同様であるが、光拡散部材と中心粒径が異なる。ここで、粉体フィラ−は、SiO2 、TiO2 、Al2 O3 、ZnO、ZrO2 、TaO2 、SnO、SnO2 、ITO、In2 O3 、Ga2 O3 のいずれかであり、中心粒径(平均粒径)が5nm〜100μmのものをいう。このような粒径のフィラーを粉体ガラス中に含有させると、光拡散作用により発光装置の色度バラツキを改善することができる。ガラスの流動性を一定に調整することが可能となり、歩留まり高く発光装置を量産することができる。また、ガラスの流動性を一定に調整することができる。
前述の粉末状の蛍光物質に代えて、若しくは蛍光物質、光拡散部材、フィラーと共にセラミックス粉を粉体ガラスに含有させてもよい。セラミックス粉の材質はSiO2 、Al2 O3 、AlN、SiC、ZrO2 、TiO2 、TiN、Si3 N4 、SnO2 などであり、蛍光物質、光拡散部材、フィラーと材質が重複する場合がある。セラミックス粉の大きさは数μmから数十μmの大きさがあり、略球形、略楕円形、多角形などである。
ガラス封止部の表面に被膜を形成することが好ましい。被膜はガラス封止部の白濁を抑制することができる。ガラス封止部の白濁はガラスが結晶化することに起因する。また水分の透過を抑制することができる。被膜はフィラーなどを入れたものを使用することができる。例えば所定の波長の光(350nm以下の波長および550nm以上の波長の光)を吸収する被膜を用いることにより、特定の波長の光(350nmから550nmまでの波長の光)を取り出すことができる発光装置を提供することができる。被膜は一層だけでなく、多層構造とすることもできる。多層構造とすることにより透過率を上げることもできる。
第2の実施形態は、前述した第1の実施形態の一部を変更したものである。最初のガラス封止工程により例えばレンズ形状のガラス封止部16aを形成した後、再封止を行うことなく、中子14およびガラス封止済み基板20を下金型13から取り外し、ガラス封止済み基板20を所望の発光装置に分割する。これにより、例えば図4(c)あるいは図5(c)に示すように単層構造のレンズ形状のガラス封止部16aを有する発光装置が得られる。
第3の実施形態は、前述した第1の実施形態の一部を変更したものである。中子の使用を省略し、最初のガラス封止工程の後に再封止を行わずに、例えば図4(d)あるいは図5(d)に示すように外形が立方体の単層構造のガラス封止部16aを形成する。この場合の工程は、実装済み基板を下金型内にセットし、下金型内に全体的に前記したような封止材料を供給する。そして、封止材料を加熱・加圧してガラス封止部を形成し、封止材料を冷却し、ガラス封止済み基板を下金型から取り外した後、所望の切断位置でガラス封止部および基板のダイシングを行い、所望の発光装置に分割する。
第4の実施形態は、前述した第1の実施形態の一部を変更したものである。実装基板として、例えば図4(e)あるいは図5(e)に示すように、上方が開口した凹部と、その底面に基板電極を有する例えばセラミックスのパッケージ40を使用する。この場合の工程は、前述した第1の実施形態の工程と比べて、凹部を有するパッケージ40の凹部底面(基板面)上にLED12を実装した実装済みパッケージ基板を準備し、パッケージの凹部内に中子をセットする点が異なり、その他はほぼ同様である。これにより、パッケージ40の凹部内に二層構造のガラス封止部16a,18aが形成された発光装置が得られる。このような構造によれば、パッケージの凹部側壁が存在するので、LED実装部への水の侵入を阻止することができる。また、パッケージの凹部側壁の内面に基板面に平行な方向の凹凸が存在するような場合には、この凹凸部で側壁とガラス封止部とが係合状態になり、ガラス封止部の抜け止め効果を呈する効果も期待できる。
第5の実施形態は、前述した第4の実施形態の一部を変更したものである。中子の使用を省略し、例えば図4(f)あるいは図5(f)に示すように、パッケージ40の凹部内に全体的に封止材料を供給する。これにより、図4(f)あるいは図5(f)に示すように、単層構造のガラス封止部16aがパッケージ40の凹部内に形成された発光装置が得られる。
第6の実施形態は、前述した第4の実施形態の一部を変更したものである。中子の使用を省略し、例えば図4(g)あるいは図5(g)に示すように、パッケージ40の凹部内の中間付近まで第1の封止材料(粉体ガラスと粉末状蛍光体の混合物)を供給して第1のガラス封止部16aを形成した後、さらに、その上側でパッケージの凹部内に全体的に第2の封止材料(粉体ガラス)を供給して第2のガラス封止部18aを形成する。これにより、図4(g)あるいは図5(g)に示すように、二層構造のガラス封止部16a,18aがパッケージ40の凹部内に形成された発光装置が得られる。
第7の実施形態は、前述した第6の実施形態の一部を変更したものである。二層構造のガラス封止部16a,18aを形成する際、例えば図4(i)あるいは図5(i)に示すように、外側のガラス封止部18aの上面に上金型内面の形状を転写することによって、外側のガラス封止部18aを配光調整用の凸レンズ形状に形成する。
第8の実施形態は、前述した第1の実施形態の一部を変更したものである。中子の使用を省略し、例えば図4(h)あるいは図5(h)に示すように、下金型内の中間付近まで第1の封止材料(粉体ガラスと粉末状蛍光体の混合物)を供給してガラス封止部16aを形成した後、さらに、その上側で下金型内に全体的に第2の封止材料(粉体ガラス)を供給して第2のガラス封止部18aを形成する。これにより、図4(h)あるいは図5(h)に示すように二層構造のガラス封止部16a,18aが形成された発光装置が得られる。
第9の実施形態は、前述した第8の実施形態の一部を変更したものである。二層構造のガラス封止部16a,18aを形成する際、外側のガラス封止部18aの上面に上金型内面の形状を転写することによって、例えば図4(j)あるいは図5(j)に示すように、外側のガラス封止部18aに配光調整用の凸レンズ部を形成する。
第10の実施形態は、前述した各実施形態において、基板のLED搭載面側あるいはその裏側に、保護素子(図示せず)が実装されたものである。保護素子として例えばツェナーダイオードがLEDに対して電気的に逆並列接続されている。この場合、ツェナーダイオードは、一対の電極が素子の上下面に分離して形成された構造を有し、一方の電極から基板電極にループ状のワイヤ配線が接続され、前述したフェイスアップ実装状態のLEDと同様にガラス封止がなされている。この際、特にダメージを受けることなくガラス封止が可能である。
Claims (7)
- 一対の電極を有する発光素子と、
前記発光素子が搭載される基板と、
前記基板に設けられ、前記発光素子の電極に電気的に接続される基板電極と、
前記発光素子を封止したガラス封止部と、を有し、
前記発光素子は前記基板上にフェイスアップ実装されており、当該発光素子の上面電極から前記基板電極にループ状のワイヤー配線が接続されている発光装置であって、
前記ガラス封止部は、前記基板上で前記発光素子の周辺部に供給された粉体ガラスあるいはそれと他の材料との混合物からなる封止材料が、前記粉体ガラスのガラス転移温度以上、かつ、前記粉体ガラスの融点より低い温度となるように加熱された状態で加圧されて融着されてなり、且つ、前記発光素子を直接に被覆する第1層と、該第1層より外側の第2層と、の二層構造を有し、
前記第1層における前記封止材料は、粉末状蛍光体を含み、
前記ワイヤー配線は、前記第1層に封止されており、
前記第2層は、前記封止材料が融着された後に切断又は切断・研磨された端面を有することを特徴とする発光装置。 - 前記第1層における前記封止材料は、粉体フィラー、光拡散部材、セラミックス粉のうちの少なくとも1つと、前記粉体ガラスと、前記粉末状蛍光体と、の混合物、若しくは、前記粉体ガラスと前記粉末状蛍光体の混合物であって、
前記第2層における前記封止材料は、粉体フィラー、光拡散部材、セラミックス粉のうちの少なくとも1つと、前記粉体ガラスと、の混合物、若しくは前記粉体ガラスであることを特徴とする請求項1に記載の発光装置。 - 前記粉末状蛍光体は、YAGあるいは窒化物蛍光体であり、平均粒径が10nm〜200μmであることを特徴とする請求項1又は2に記載の発光装置。
- 前記粉体フィラ−は、SiO2、TiO2、Al2O3、ZnO、ZrO2、TaO2のいずれかであり、平均粒径が5nm〜100μmであることを特徴とする請求項2に記載の発光装置。
- 前記光拡散部材は、チタン酸バリウム、酸化チタン、酸化アルミニウム、酸化珪素のいずれかであり、中心粒径が1nm以上5μm以下であることを特徴とする請求項2乃至4のいずれか一項に記載の発光装置。
- 前記セラミックス粉は、SiO2、Al2O3、AlN、SiC、ZrO2、TiO2、TiN、Si3N4、SnO2のいずれかであることを特徴とする請求項2乃至5のいずれか一項に記載の発光装置。
- 前記ガラス封止部の前記第1層の表面は、凸レンズ形状に形成されていることを特徴とする請求項1乃至6のいずれか一項に記載の発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010195717A JP5755420B2 (ja) | 2010-09-01 | 2010-09-01 | 発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010195717A JP5755420B2 (ja) | 2010-09-01 | 2010-09-01 | 発光装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006229507A Division JP4855869B2 (ja) | 2006-08-25 | 2006-08-25 | 発光装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010268013A JP2010268013A (ja) | 2010-11-25 |
JP5755420B2 true JP5755420B2 (ja) | 2015-07-29 |
Family
ID=43364674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010195717A Active JP5755420B2 (ja) | 2010-09-01 | 2010-09-01 | 発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5755420B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012073875A1 (ja) * | 2010-11-30 | 2012-06-07 | 富士フイルム株式会社 | 絶縁基板およびその製造方法 |
JP5712590B2 (ja) * | 2010-12-07 | 2015-05-07 | 旭硝子株式会社 | 白色発光装置 |
EP3211462A4 (en) * | 2014-10-24 | 2018-07-11 | Denka Company Limited | Wavelength converter, light-emitting device using same, and production method for wavelength converter |
KR102374529B1 (ko) * | 2015-05-29 | 2022-03-17 | 엘지디스플레이 주식회사 | 발광 다이오드 패키지와 그의 제조 방법, 이를 이용한 백라이트 유닛과 액정 표시 장치 |
JP6547661B2 (ja) | 2016-03-09 | 2019-07-24 | 豊田合成株式会社 | 発光装置 |
KR101937111B1 (ko) | 2018-12-12 | 2019-01-09 | (주)솔라루체 | Led 패키지 |
KR102237434B1 (ko) * | 2019-03-25 | 2021-04-07 | 박일우 | 마이크로 led모듈의 제조방법 |
US20230207750A1 (en) * | 2020-04-13 | 2023-06-29 | Lg Electronics Inc. | Display apparatus and manufacturing method therefor, and multi-screen display apparatus using same |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH118414A (ja) * | 1997-06-18 | 1999-01-12 | Sony Corp | 半導体装置および半導体発光装置 |
JP5110744B2 (ja) * | 2000-12-21 | 2012-12-26 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 発光装置及びその製造方法 |
JP2004200531A (ja) * | 2002-12-20 | 2004-07-15 | Stanley Electric Co Ltd | 面実装型led素子 |
JP4303550B2 (ja) * | 2003-09-30 | 2009-07-29 | 豊田合成株式会社 | 発光装置 |
JP4465989B2 (ja) * | 2003-06-18 | 2010-05-26 | 旭硝子株式会社 | 発光ダイオード素子 |
JP2005091387A (ja) * | 2003-09-11 | 2005-04-07 | Ricoh Co Ltd | 画像形成装置 |
JP2005223222A (ja) * | 2004-02-06 | 2005-08-18 | Toyoda Gosei Co Ltd | 固体素子パッケージ |
JP2005332963A (ja) * | 2004-05-19 | 2005-12-02 | Shoei Chem Ind Co | 発光装置 |
JP4529544B2 (ja) * | 2004-05-21 | 2010-08-25 | スタンレー電気株式会社 | Ledの製造方法 |
JP4394036B2 (ja) * | 2004-09-09 | 2010-01-06 | 豊田合成株式会社 | 固体素子デバイス |
JP2006156668A (ja) * | 2004-11-29 | 2006-06-15 | Nichia Chem Ind Ltd | 発光装置及びその製造方法 |
US7404652B2 (en) * | 2004-12-15 | 2008-07-29 | Avago Technologies Ecbu Ip Pte Ltd | Light-emitting diode flash module with enhanced spectral emission |
JP4492378B2 (ja) * | 2005-02-03 | 2010-06-30 | 豊田合成株式会社 | 発光装置およびその製造方法 |
-
2010
- 2010-09-01 JP JP2010195717A patent/JP5755420B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010268013A (ja) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4855869B2 (ja) | 発光装置の製造方法 | |
JP4650378B2 (ja) | 発光装置の製造方法 | |
US11038089B2 (en) | Light emitting device | |
US8531105B2 (en) | Light emitting device | |
JP5755420B2 (ja) | 発光装置 | |
CN107275457B (zh) | 发光装置的制造方法 | |
JP4055373B2 (ja) | 発光装置の製造方法 | |
CN100565951C (zh) | 发光器件及其制造方法 | |
JP5619533B2 (ja) | 発光装置 | |
JP4667803B2 (ja) | 発光装置 | |
JP4611937B2 (ja) | 表面実装型発光装置及びその製造方法 | |
JP2008153553A (ja) | 発光装置およびその製造方法 | |
JP4591071B2 (ja) | 半導体装置 | |
JP4924012B2 (ja) | 発光装置およびその製造方法 | |
JP4430264B2 (ja) | 表面実装型発光装置 | |
WO2007135707A1 (ja) | 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法 | |
JP5307364B2 (ja) | 蛍光体含有ガラスの製造方法及び固体素子デバイスの製造方法 | |
JP2007329219A (ja) | 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法 | |
JP2005109434A (ja) | 半導体装置およびその製造方法 | |
JP4815843B2 (ja) | 発光装置 | |
JP2006269778A (ja) | 光学装置 | |
JP4637160B2 (ja) | 固体素子デバイスの製造方法 | |
JP5077282B2 (ja) | 発光素子搭載用パッケージおよび発光装置 | |
JP4539235B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2004082036A1 (ja) | 固体素子デバイスおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140618 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140625 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5755420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |