CN101473425A - 半导体装置的制造方法及粘结薄膜 - Google Patents

半导体装置的制造方法及粘结薄膜 Download PDF

Info

Publication number
CN101473425A
CN101473425A CNA2007800232967A CN200780023296A CN101473425A CN 101473425 A CN101473425 A CN 101473425A CN A2007800232967 A CNA2007800232967 A CN A2007800232967A CN 200780023296 A CN200780023296 A CN 200780023296A CN 101473425 A CN101473425 A CN 101473425A
Authority
CN
China
Prior art keywords
adhesive layer
semiconductor chip
semiconductor wafer
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800232967A
Other languages
English (en)
Other versions
CN101473425B (zh
Inventor
永井朗
安田雅昭
畠山惠一
榎本哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN101473425A publication Critical patent/CN101473425A/zh
Application granted granted Critical
Publication of CN101473425B publication Critical patent/CN101473425B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Abstract

本发明提供一种半导体装置的制造方法，该方法在高效地获得附有粘结剂的半导体芯片单片的同时，可以使半导体芯片与配线基板良好地连接。该制造方法，经过以半导体晶片(6)的电路面(6a)向着切割带(9)一侧的方式而将由切割带(9)、粘结剂层(3)以及半导体晶片(6)按照这一顺序叠层所得的层压体(60)的准备工序，从与所述半导体晶片(6)的反面(6b)识别所述电路面(6a)的电路图案(P)进而识别切割位置的工序，至少将所述半导体晶片(6)以及所述粘结剂层(3)在所述层压体(60)的厚度方向上切割的工序，得到连接于配线基板的半导体芯片单片，由此防止半导体芯片的污染，而且可以防止由飞散、流出引起的丢失。

Description

半导体装置的制造方法及粘结薄膜
技术领域
本发明涉及半导体装置的制造方法及粘结薄膜。
背景技术
作为半导体芯片和基板的粘结方式，周知的有倒晶封装(flip chip)粘结方式。该粘结方式中，将半导体芯片的电路面配置为面向基板一侧。在半导体芯片的电路面上形成的称为“凸点”的突起电极通过与形成于基板的端子连接而电接通。倒晶封装粘结方式，有利于表面贴装元件的结构小型化、薄型化。而且，倒晶封装粘结方式，由于连接间距离短而有利于高速化。特别是，在手机和携带信息终端等电子机器以及存储卡和IC卡等中，通过倒晶封装粘结方式而制造的表面贴装元件逐渐增加。
倒晶封装粘结方式，根据凸点的种类不同而电接通的方式各异，同时表面贴装工序以及所使用材料有所不同。作为凸点的种类，可举出焊料凸点、金凸点、镍凸点、导电性树脂凸点等。以下，分别对(1)通过焊料凸点连接的方式，(2)通过金凸点，镍凸点，导电性树脂凸点等凸点而连接的方式，进行说明。
(1)通过焊料凸点而连接的方式
通过焊料凸点而连接的方式称为C4。C4适用于端子数多的大型逻辑系半导体芯片的连接。焊料凸点，配置于半导体芯片的电路面的整个面(领域配置)。
C4如下进行。除去在形成于半导体芯片的电路面的端子的表面所形成的焊料的氧化膜。在基板上涂覆助焊剂，该助焊剂能提高焊料与形成于基板的端子的金属之间的湿润性。在进行了半导体芯片与基板之间的位置校准后，将半导体芯片按至基板。通过助焊剂的粘结力，半导体芯片被临时放置于基板上。此后，将基板投入回流炉。将温度加热至焊料的熔融温度以上的温度。通过使焊料凸点熔融，而进行形成于基板上的端子与焊料之间的连结。接着，为了增强端子与焊料之间的连结，利用毛细管现象将称为底材的液性封装树脂填充至半导体芯片与基板之间的空隙。此后，通过使液状封装树脂硬化，而增强端子与焊料之间的连结。利用毛细管现象填充液性封装树脂的方式，称为毛细管流动方式。
近年来，伴随着半导体芯片的端子数增加，端子的窄节距化不断发展。与此同时，焊料凸点的小尺寸化不断发展，而且半导体芯片与基板之间的间隙也不断窄间隙化。此外，以实现表面贴装的高可靠性为目的，倾向于增加底材中的填料的填充量以及底材的粘度。除了窄节距化和窄间隙化，使用毛细管流动方式填充高粘度的底材需要很长时间。
进一步，由于采用无铅焊料，回流温度变得高温化。为此，回流后冷却时，由于基板和半导体芯片的热膨胀系数差引起的收缩时的应力，焊料破坏的危险性增大。因而，回流后冷却时也要求保护焊料。
为了解决上述的毛细管流动方式的问题点，在将半导体芯片表面贴装到基板之前预先将作为底材的树脂涂覆于基板的方式(在基板上预先设置底材的表面贴装方式)得以研究。该方式称为不流动底材方式。正在进行通过使树脂中含有助焊剂成分而可发挥助焊剂功能和底材功能的两者功能的树脂组合物的研究(例如，参照非专利文献1和非专利文献2)。
(2)通过金凸点，镍凸点，导电性树脂凸点等凸点而进行连接的方式的情形下，半导体芯片与基板相连接的端子数为100～500左右。多数情形下凸点配置于半导体芯片的外周(周围配置)。
该连接方式有(A)金导线-凸点与形成于基板的焊料等的通过焊料的连结方式，(B)通过形成于称为钉头凸点焊接的金导线-凸点表面的导电性树脂而粘结的方式(SBB方式)，(C)通过将金导线-凸点直接碰触基板而连接的直接连结方式，(D)采用异向导电性粘结剂，通过导电性粒子将经过整平的钉头凸点、镀金凸点或镀镍凸点与形成于基板上的端子连接的方式，(E)通过施加超声波而将凸点与形成于基板的端子金属连结的超声波方式等。
直接连结方式(C)和采用了异向导电性粘结剂的方式(D)，通过粘结剂将半导体芯片与基板连接，因此电接通和填充底材可以同时进行。
另一方面，其他方式中，分别进行了焊料连结、通过导电性树脂硬化的连接、通过施加超声波的固相金属连结后，采用注入底材进行填充、硬化的毛细管流动方式。通过金凸点、镍凸点、导电性树脂凸点等凸点而进行连接的情形下，与C4同样，为了对应于窄节距化和窄间隙化，以及表面贴装工序的简略化，在基板上预先设置底材的表面贴装方式也在研究中。
在基板上预先设置底材的表面贴装方式中，预先在基板上涂覆液状树脂的工序，或预先在基板上粘贴薄膜状树脂的工序是必需的。
液状树脂的涂覆，通常使用分配器进行。源自分配器的涂覆，几乎都是通过压力而得以控制的。但是，随着液状树脂的粘度的变化，即使压力恒定液状树脂的释放量也会改变，难以保持一定的涂覆量。涂覆量过少，是产生液状树脂没填充的未填充领域的原因。涂覆量过多，则溢出的液状树脂粘附于用于压接半导体芯片与基板的部件上，有向周边领域飞散的危险性。
另一方面，在基板上粘贴薄膜状树脂的情况下，可以通过调节薄膜状树脂的厚度及面积调整树脂量，因而可以减少在表面贴装时的溢出的树脂量的变化。
但是，在基板上粘贴薄膜状树脂的装置的精度有限，因此必须在基板上粘贴比半导体芯片的尺寸大的薄膜状树脂。而且，将尺寸不同的多种类半导体芯片粘贴于基板上时，必须分别准备和半导体芯片的尺寸相配合的薄膜状树脂。对于此类技术动向，近年来，需求高效率的获得附有与尺寸相配的粘结剂层的半导体芯片的方法，以及利用该方法的高效半导体装置的制备方法。
为此，解决在基板上预先设置底材的表面贴装方式中的繁杂度的同时，也提出了可以对应窄节距化和窄间隙化的方法(例如，参照非专利文献3、专利文献1及专利文献2)。该方法中，在用于形成半导体芯片的半导体晶片上涂覆了作为底材的粘结剂后，通过使半导体晶片单片化而得到附有粘结剂的半导体芯片。之后，将半导体芯片贴付于基板。
非专利文献3种记载的方法中，预先将树脂涂覆于半导体晶片后，通过使半导体晶片单片化而得到附有底材的半导体芯片。该方法中，使用形成有焊料凸点的半导体芯片。焊料凸点的一部分露出于底材。通过焊料的自校正(self-alignment)，修正半导体芯片与基板间的位置错开。
但是，使用通过电镀而形成的金或镍等的凸点和金导线而形成的金导线-凸点等的半导体芯片中，使用加压头将半导体芯片按向基板的同时，通过加热或施加超声波等施加能量来进行连接。因此，不可使用自校正。
另一方面，专利文献1中所记载的方法中，在半导体晶片上粘贴了薄膜状粘结剂后，通过将半导体晶片切割使其单片化。其结果是得到具有薄膜状粘结剂的半导体芯片。该方法中，首先制作半导体晶片/薄膜状粘结剂/隔离物的层压体。将层压体切割后，通过剥离隔离物，得到粘附有薄膜状粘结剂的半导体芯片。
专利文献2中揭示了，以在半导体晶片的电路面贴付有胶带的状态，研磨该晶片电路面的反面，通过冲切法将该晶片切割成单片化，从而拾取附有粘结剂层的芯片的方法。
专利文献1：特许第2833111号公报
专利文献2：特开2006-49482号公报
非专利文献1：本间良信，“倒装晶片用底材”，电子材料，株式会社工业调查会，2000年9月1日，第39卷，第9号，p.36-40
非专利文献2：水池克行，野村英一，“倒装晶片用底材”，电子技术，日刊工业新闻社，2001年9月，临时增刊号，p.82-83
非专利文献3：饭田和利，“裸芯片表面贴装材料的开发”，电子技术，日刊工业新闻社，2001年9月，临时增刊号，p.84-87
发明内容
但是，非专利文献3中，虽然没有公开单片化的方法，如果通过通常的冲切法而单片化，则粘结剂(底材)面被污染，难以获得良好的粘结力。
此外，专利文献1中，将层压体切割时由于薄膜状粘结剂与隔离层相剥离，其结果存在使单片化的半导体芯片飞散而流出的问题。而且，专利文献2中，在冲切工序中没有明确给出如何识别电路的图案，不能有效地获得附有粘结剂层的半导体芯片。进一步，冲切工序发生于通过射线照射而使粘结胶带硬化后，因而在切割层压体时由于薄膜状粘结剂与隔离层相剥离的结果，存在使单片化的半导体芯片飞散而流出的问题。
本发明是鉴于上述情况而进行的，其目的在于提供高效获得附有粘结剂的半导体芯片的同时，能将半导体芯片与配线基板进行良好的连接的半导体装置的制造方法以及用于该半导体装置的制造方法的粘结薄膜。
为了解决上述问题，本发明的半导体装置的制备方法，包括以下工序：使半导体晶片的电路面面向切割带一侧，将上述切割带、粘结剂层以及上述半导体晶片按照如此顺序层叠成层压体的准备工序；从上述半导体晶片的上述电路面相反的一侧的面，通过识别上述电路面的电路图案而识别切割位置的工序；识别上述切割位置后，至少沿上述层压体的厚度方向切割上述半导体晶片及上述粘结剂层的工序；在上述切断工序后，将上述切割带硬化，通过使上述切割带与上述粘结剂层剥离，制造附有粘结剂层的半导体芯片的工序；使上述附有粘结剂层的上述半导体芯片的电路面中的端子和配线基板的配线的位置校准的工序；为使上述配线基板的上述配线与上述半导体芯片的上述端子电接通，通过上述粘结剂层将上述配线基板与上述半导体芯片连接的工序。
本发明的半导体装置的制备方法中，从与电路面相反一侧的面(也称为半导体晶片的反面)识别上述电路面的电路图案，从而识别切割的位置进而将半导体晶片及粘结剂层切断，因而可以获得没有污染的半导体芯片个体。而且，切割时使用切割带固定半导体晶片，切割后使切割带硬化，因而不会发生半导体芯片哥特的飞散、流出而丢失。因此，通过本发明的制造方法，在高效获得附有粘结剂层的半导体芯片个体的同时，可使半导体芯片与配线基板良好连接。并且，在上述切割工序中，可以将粘结剂层全部切割而使粘结剂层切断，也可以一定程度残留的方式切割粘结剂层，该一定程度残留使粘结剂层中的电路面一侧的端部满足使其后的单片化可能。
此外，上述至少切断上述半导体晶片及上述粘结剂层的工序，优选含有将上述半导体芯片的一部分切断的第1工序，与将上述半导体晶片的剩余部分与上述粘结剂层切断的第2工序。
由此，可以降低切断层压体时发生的裂缝，因而可以抑制半导体芯片个体的电路面中的断线。其结果，可以提高半导体装置的制造成品率。
进一步，上述识别切割位置的工序，优选透过上述半导体晶片而识别上述电路图案。在此情形下，因为可以使用通常所形成的电路面的刻划线(スクライブライン)，而无需在与半导体晶片的电路面相反的一面进行用于识别电路图案的加工。
此外，优选使用红外线照相机识别上述电路图案。在此情况下，可以精度更高地识别切割位置。
进一步，与上述半导体晶片的电路面相反的一面，优选经过研磨而使其平坦化。在此情况下，在与半导体晶片的电路面相反的一面可以抑制红外线的散射。因此，可以进一步高精度地识别切割位置。
而且，在使上述半导体晶片的上述端子与上述配线基板的上述配线的位置校准的工序中，优选透过上述半导体芯片所附有的上述粘结剂层来观察上述半导体芯片的上述电路面。在此情况下，即使凸点没有从粘结剂层突出也可观察电路面。
更进一步，优选通过光线从相对上述粘结剂层的表面的法线方向而倾斜的方向照射上述粘结剂层，来观察上述半导体芯片的上述电路面。在此情况下，可以抑制粘结剂表面的光散射。因此，可以更高精度地使上述半导体晶片的上述端子与上述配线基板的上述配线的位置校准。
此外，优选使用具有偏光过滤器的照相机观察上述半导体芯片的上述电路面。在此情况下，可以减低粘结剂表面中的散射光的影响。因此，可以进一步高精度地使上述半导体晶片的上述端子与上述配线基板的上述配线的位置校准。
本发明的粘结薄膜，通过加压及加热硬化而连接半导体芯片与配线基板相连接的同时，也使配线基板的配线与半导体芯片的端子电接通，用于本发明的半导体装置的制造方法，其含有树脂组合物和填充剂，其中的树脂组合物含有热塑性树脂、热硬性树脂以及硬化剂，相对于100质量份的上述树脂组合物，含有20～100质量份的填充剂，该粘结薄膜在170℃～240℃的温度加热5～20秒时，由DSC(差示扫描量热仪)从发热量算出的该粘结薄膜的反应率为50％以上。
此处，粘结薄膜的反应率X(单位：％)，以相对于加热前的粘结薄膜进行DSC测定所得的发热量为A，相对于加热后的粘结薄膜进行DSC测定所得的发热量为B的话，由下式(1)算出：
X＝(A-B)/A×100    (1)
通过使用本发明的粘结薄膜，可以合适地实施本发明的半导体装置的制造方法。
本发明中，因为通过从与电路面相反的面识别上述电路面的电路图案而识别切割位置，可以获得没有污染的半导体芯片的单片。而且，由于使用切割带固定晶片，不会发生半导体芯片的飞散、流出而丢失，提供了高效的半导体制造方法以及用于该半导体方法中的粘结薄膜。
附图说明
图1为模式表示第1实施方式的半导体装置的制造方法的工序图。
图2为模式表示第1实施方式的半导体装置的制造方法的工序图。
图3为模式表示第1实施方式的半导体装置的制造方法的工序图。
图4为模式表示第1实施方式的半导体装置的制造方法的工序图。
图5为模式表示第1实施方式的半导体装置的制造方法的工序图。
图6为模式表示第1实施方式的半导体装置的制造方法的工序图。
图7为模式表示第1实施方式的半导体装置的制造方法的工序图。
图8为模式表示第1实施方式的半导体装置的制造方法的工序图。
图9为模式表示第2实施方式的半导体装置的制造方法的某一工序的工序图。
图10为模式表示第3实施方式的半导体装置的制造方法的某一工序的工序图。
符号说明
3，23  粘结剂层(粘结薄膜)
6  半导体晶片
6a，26a  电路面
6b  反面(与电路面相反的一面)
9  切割带
12  配线
14  红外线照相机
15  照相机
15a  偏光过滤器
23a  粘结剂层的表面
26  半导体芯片
40  配线基板
50  半导体装置
60  层压体
LT3  光
P  电路图案
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。并且，在说明附图时，同一或相当的要素使用同一符号，省略重复说明。
第一实施方式
图1～图8为模式表示第1实施方式的半导体装置的制造方法的工序图。
层压体准备工序
首先，如图1(A)及图2(A)所示，例如将硅晶片等半导体晶片放置于粘着台8上。在半导体晶片6的电路面6a中形成有电极垫7以及用于位置校准的标记5。在电极垫7与用于位置校准的标记5之间填充有绝缘膜20。电极垫7、用于位置校准的标记5以及绝缘膜20的表面经过平坦化处理。在电极垫7之上，设置从绝缘膜20的表面突出的突起电极4(端子)。通过电极垫7、用于位置校准的标记5以及突起电极4形成有电路图案P。半导体晶片6的反面6b(与电路面相反的一面)与粘着台8相接触。
另一方面，准备具有隔离层2和在隔离层2上设置的粘结剂层3的粘结薄片52。粘结薄片52的粘结剂层3向着半导体晶片6的电路面6a来配置，使用加压辊子等辊子1将粘结剂层3碾压到电路面6a。辊子1在与电路面6a相平行的方向A1移动的同时，在与电路面6a相垂直的方向A2给粘结薄膜52加压。通过辊子1，粘结薄膜52的粘结剂层3被压至半导体晶片6的电路面6a上。
作为碾压装置，例如可举出，在粘结薄膜52的上下分别设置辊子1的装置、在真空状态将粘结薄膜52压至半导体芯片6的装置等。进行碾压时，优选将粘结薄膜52加热。如此，相对半导体芯片6使粘结剂层3充分贴紧的同时，可使突起电极4的周围没有间隙而充分填充。加热温度为是粘结剂层软化但不硬化的温度。粘结剂层3，例如含有环氧树脂、软化温度为40℃的丙烯酸共聚物、反应开始温度为100℃的环氧树脂用潜在性硬化剂的情况下，加热温度为例如80℃。
电极垫7例如由通过溅射法所形成的铝膜来构成，作为微量成分，可含有例如硅、铜、钛等。用于位置校准的标记5，例如可与电极垫7同时形成。用于位置校准的标记5，例如可由铝形成。
用于位置校准的标记5的表面也可形成有金膜。在此情况下，可以减低用于位置校准的标记5的表面的平坦性的偏差。进一步，例如当用于位置校准的标记5是由铝构成的情况下，通过形成金膜，可以减低由铝的氧化引起的反射光的偏差。用于位置校准的标记5的图案形状，例如可以为十字图案但不仅限于此，也可为圆形图案、L字图案。用于位置校准的标记5，一般配置于半导体晶片6经冲压而得到的半导体芯片26的四角。但是，用于位置校准的标记5的位置，只要是能确保使位置校准的精度的位置即可，不仅限于此。
突起电极4，例如可以是镀金而形成的金凸点。突起电极4，也可以是使用金导线而形成的金螺柱凸点、根据需要同时使用超声波而通过热压形成的固定于电极垫7上的金属球、通过电镀或蒸镀而形成的凸点等。突起电极4不必由单一的金属而构成，也可以含有多种金属。突起电极4可以含有金、银、铜、镍、铟、钯、锡、铋等。而且，突起电极4也可以是含有多个金属层的层压体。
作为绝缘膜20，例如可举出由氮化硅形成的膜。绝缘膜20还可以是由聚酰亚胺形成。绝缘膜20具有设置于电极垫7之上的开口部。绝缘膜20可以为覆盖用于位置校准的标记5那样而形成，也可以在用于位置校准的标记5之上设置有开口部。在此情况下，用于位置校准的标记5不被绝缘膜20所覆盖，可以提高使用用于位置校准的标记5而使位置校准的精度。
作为隔离层2，例如可举出经由有机硅等进行表面脱模处理的PET基板。粘结剂层3例如在隔离层2上涂覆粘结剂组合物后经干燥而形成。粘结剂层3例如在常温时为固态。粘结剂层3含有热硬性树脂。热硬性树脂由于加热而进行三维交连从而硬化。
作为上述热硬性树脂，可以举出环氧树脂、双马来酰亚胺树脂、三嗪树脂、聚酰亚胺树脂、聚酰胺树脂、氰基丙烯酸树脂、苯酚树脂、不饱和聚酯树脂、三聚氰胺树脂、尿素树脂、聚氨酯树脂、聚异氰酸酯树脂、呋喃树脂、间苯二酚树脂、二甲苯树脂、苯代三聚氰胺(benzoguanamine)树脂、邻苯二甲酸二烯丙基树脂、有机硅树脂、聚乙烯醇缩丁醛树脂、硅氧烷变性环氧树脂、硅氧烷变性聚酰胺酰亚胺树脂、丙烯酸树脂等。可以将这些树脂单独使用，也可使用2种以上的混合物。
粘结剂层3还可以含有用于促进硬化反应的硬化剂。为了使粘结剂层3具有高反应性的同时具有保存稳定性，优选含有潜在性硬化剂。
粘结剂层3还可以含有热塑性树脂。作为热塑性树脂，可以举出聚酯树脂、聚醚树脂、聚酰胺树脂、聚酰胺酰亚胺树脂、聚酰亚胺树脂、聚芳脂树脂、聚乙烯醇缩丁醛树脂、聚氨酯树脂、苯氧树脂、聚丙烯酸树脂、聚丁二烯、丙烯腈丁二烯共聚物(NBR)、丙烯腈丁二烯共聚物橡胶苯乙烯树脂(ABS)、苯乙烯丁二烯共聚物(SBR)、丙烯酸共聚物等。可以将这些树脂单独使用，也可将2种以上并列使用。这些树脂中，为了确保与半导体晶片6的贴近性而优选具有室温附近的软化点的热塑性树脂，优选在原料中含有甲基丙烯酸缩水甘油酯等的丙烯酸共聚物。
粘结剂层3中还可以添加用于低线膨胀系数化的填充物(无机微粒子)。作为这种填充物，可以是具有结晶性的物质，也可以是非结晶性的物质。粘结剂层3的硬化后的线膨胀系数小，则能抑制热变形。因而，可维持半导体芯片的突起电极与配线基板的配线之间的电接通，从而通过半导体芯片与配线基板的连接而可提高所制造的半导体装置的可靠性。
粘结剂层3还可以含有耦合剂等添加剂。如此，可以提高半导体芯片与配线基板之间的粘结性。
在粘结剂层3中，可以分散导电性粒子。在此情况下，可以降低由半导体芯片的突起电极的高度不均而引起的不良影响。而且，配线基板即使处于如玻璃基板等对压缩很难变形的情况下也可维持连接。进一步，粘结剂层3可以形成为各向异性的粘结剂层。
粘结剂层3的厚度，优选为粘结剂层3充分填充半导体芯片与配线基板之间的空隙的厚度。通常，粘结剂层3的厚度如果相当于突起电极的高度与配线基板的配线的高度之和，则能充分填充半导体芯片与配线基板之间的空隙。
接着，如图1(C)及图2(B)所示，使刀片BL向A3方向移动而按至半导体晶片6的反面6b，沿半导体晶片6的外周L1切断粘结剂层3(半切，参照图1(D))。而且，也可将粘结剂层3以及隔离层2的双方都切断(全切)。此后，通过将隔离层2由粘结剂层3剥离，如图1(E)以及图2(C)所示，形成了含有半导体晶片6与粘结剂层3的层压体70。
接着，如图3(A)以及图4(A)所示，在粘着台8上载置冲切框架10以及层压体70。层压体70，以半导体晶片6处于粘结剂层3与粘着台8之间的方式载置。冲切框架10包围着层压体70的四周。此后，将粘结剂层3与切割带9相向配置，采用辊子1将切割带9碾压至冲切框架10及层压体70(参照图3(B))。
切割带9，例如，表面具有通过UV照射而硬化的粘着层。通过粘着层的硬化，降低该粘着层的粘着力。切割带9还可以在表面具有粘着力不变化的粘着层。
然后，如图3(C)以及图4(B)所示，沿着预定切断线L2切断切割带9(全切，参照图3(D))，该切断线L2是沿着冲切框架10而设的。如此，如图3(E)以及图4(C)所示，以半导体晶片6的电路面6a向着切割带9一侧的方式，获得切割带9、粘结剂层3以及半导体晶片6按照这个顺序叠层而形成的层压体60。
识别切割位置的步骤
下一步，如图5(A)所示，通过从半导体晶片6的反面6b识别电路面6a的电路图案来识别切割位置。这种情况下，在半导体晶片6的反面6b中，可以在切割位置处加工线，如果是通过透过而观察的话由于不需要进行上述用于识别电路图案P的特别加工因而优选。特别的，优选使用红外线照相机(IR照相机)14透过半导体晶片6来识别电路图案P。由此，可以进行高精度的层压体60的位置校准。半导体晶片6由硅形成，并且，电路图案P的电极垫7以及用于位置校准的标记5由铝形成的情况下，从红外线照相机14射出的红外线LT1，透过半导体晶片6，但不透过半导体图案P。
此外，半导体晶片6的反面6b，优选通过研磨而使其平坦化，更优选形成镜面。反面6b被研磨的话，可以抑制红外线LT1在半导体晶片6的反面6b中的散射。从而，可以进行高精度的层压体60的位置校准。例如可以通过背部研磨装置等使半导体晶片6的反面平坦化。半导体晶片6的反面6b上的伤痕或凹凸少的话，红外线LT1难以发生散射，所以可以得到红外线LT1的鲜明的透射图像。
冲切步骤
接着，如图5(B)以及图5(C)所示，例如沿着刻划线等预定切断线L3将半导体晶片6以及粘结剂层3在层压体60的厚度方向上冲切(切断)。冲切步骤中，例如，使用如图5(A)所示的具有红外线照相机14的切块机。冲切步骤优选实施如图5(B)所示的将半导体晶片6的一部分切断的第1步骤，以及如图5(C)所示的将半导体芯片的剩余部分与粘结剂层3切断的第2步骤。由此，可以减少将层压体60切断时发生的裂纹，因而可以抑制半导体晶片6的电路面6a中的断线。其结果，可以提高半导体装置的成品率。
如果裂纹由切断面向半导体晶片6的电路面6a的平行方向扩展，在电路面6a中有可能发生断线的不良现象。但是，通过分阶段切断，可以抑制裂纹的急速扩展。
此外，优选在第1步骤中使用第1刀片进行切断，在第2步骤中，使用比第1刀片薄的第2刀片进行切断。这种情况下，相比由第1工序的切断而形成的沟槽，第2工序的切断所形成的沟槽的宽度要小，所以可以进一步抑制裂纹的扩展。如果切断所使用的刀片的厚度变薄，沟槽的宽度可变小。
另外，如通常的冲切步骤，如果将半导体晶片的电路面向着刀片(或红外线照相机)一侧配置的话，则切屑粘附于粘结剂层。这种情况下，半导体芯片与配线基板的连接可靠性降低。另一方面，本实施方式中，从刀片一侧开始将半导体晶片6、粘结剂层3以及切割带9按照这一顺序进行叠层。因此，可以抑制切屑粘附于粘结剂层3。另外，粘结剂层3的侧面(切断面)，在半导体芯片与配线基板连接时被压向半导体芯片的外侧，因而不产生连接可靠性的降低。
剥离步骤
下一步，如图6(A)～图6(C)所示，通过使切割带与粘结剂层3剥离，制作附有粘结剂层23的半导体芯片26。
首先，如6(A)所示，通过对切割带9照射UV光LT2，使切割带9的粘结剂层硬化。由此，降低切割带9的粘着力。
接着，如图6(B)所示，通过将切割带9向着与切割带9延伸所在的方向相垂直的方向按压，将切割带9抬起。由此，如图6(C)所示，附有粘结剂层23的半导体芯片26被压出，可以拾取半导体芯片26。进而，可获得附有粘结剂层23的半导体芯片26单片。
使半导体芯片与配线基板位置校准的步骤
下一步，如图7所示，使附有粘结剂层23的半导体芯片26的电路面26a中的突起电极4(端子)，与配线基板40的配线12的位置校准。配线基板4有基板13与在基板13上设置的配线12。位置校准，例如使用倒装晶片结合器进行。
首先，在倒装晶片结合器的粘着-加热头11上，以向着粘着-加热头11一侧的方式配置半导体芯片26，从而载置附有粘结剂层23的半导体芯片26。接着，使用照相机15，识别形成于半导体芯片26的电路面26a的用于位置校准的标记5。当用于位置校准的标记5被粘结剂层23覆盖的情况下，优选透过附于半导体芯片26的粘结剂层23而观察半导体芯片26的电路面26a。在此情况下，不需要为了观察半导体芯片26的电路面26a而对半导体芯片26进行加工。通过观察电路面26a而可以识别用于位置校准的标记5，因而可以断定半导体芯片26的位置。
此外，也可以通过光LT3从相对于粘结剂层23的表面23a的法线方向D而倾斜的方向而照射粘结剂层23，来观察半导体芯片26的电路面26a。在此情况下，可以抑制粘结剂层23的表面23a上的光LT3的散射。因而，可以高精度地使半导体芯片26的突起电极4与配线基板40的配线12位置校准。而且，也可以使用具有偏光过滤器15a的照相机15在遮蔽来自粘结剂层23的表面23a的反射光，同时观察半导体芯片26的电路面26a。
另一方面，使用照相机16识别设置于配线基板40的用于位置校准的标记。由此，可以断定配线基板的位置40。照相机15与照相机16的图像信号，输入至计算机30。计算机30，可以控制半导体芯片26与配线基板40的相对位置，而正确地使得半导体芯片26的突起电极4与配线基板40的配线12位置校准。
连接工序
下一步，如图8(A)及图8(B)所示，以配线基板40的配线12与半导体芯片26的突起电极4电接通的方式，将配线基板40与半导体芯片26通过粘结剂层23来连接。由此，制造图8(B)所示的半导体装置50。具体的，例如，将配线基板40与半导体芯片26加热压力粘结。优选如下的加热压力粘结，即在加热压力粘结后，使通过DSC(差示扫描量热仪)测出的发热量而算出的粘结剂层23的反应率为50％以上。由此，可以使配线12与突起电极4进行电连接以及机械连接。进而，连接后的冷却收缩时也能保持配线基板12与突起电极4的连接。
配线12与突起电极4，可以机械地接触，也可以通过施加超声波而固相连结。而且，也可以通过在配线基板12的表面形成合金层，使该合金与突起电极4合金化。进一步，也可以通过导电性粒子来连接配线基板12与突起电极4。
本实施方式的半导体装置的制造方法中，从半导体晶片6的反面6b识别电路面26a的电路图案P，从而识别切割位置进而切断半导体晶片6以及粘结剂层3，因而可以获得没有污染的半导体芯片26的单片。而且，在切断时使用切割带9固定半导体晶片6，在切断后使切割带硬化，因而没有半导体芯片26的飞散、流出而丢失的现象。因此，通过本实施方式的制造方法，可以有效的获得附有粘结剂层23的半导体芯片26，同时可以使半导体芯片26与配线基板40良好的连接。其结果，可以提高半导体装置50的制造成品率。
进一步，所形成的半导体芯片26的尺寸与粘结剂23的尺寸大约相同，因而在连接工序中在按压粘结剂层23的时候，向外侧溢出的量会减少。因此，在多个半导体芯片26连接于配线基板40的情况下，可以较短的设计相邻的半导体芯片26之间的距离，因而可以高密度的实装。此外，还可以降低用于封装半导体芯片26的封装树脂的量。更进一步，由于不需要暂时的压力粘着，即使在实装了与半导体芯片26不同的其他部件后，也可通过插入方式实装半导体芯片26。
另外，粘结剂层3，可以用作本实施方式的粘结薄膜。本实施方式的粘结薄膜，通过加压以及加热而硬化进而连接半导体芯片26与配线基板40，同时，将配线基板40的配线12与半导体芯片26的突起电极进行电接通。粘结薄膜可用于本实施方式的半导体装置的制造方法。粘结薄膜含有包括热塑性树脂、热硬性树脂以及硬化剂的树脂组合物与填充物。粘结薄膜，相对于100质量份的树脂组合物，含有20～100质量份的填充物。将粘结薄膜在170～240℃的温度加热5～20秒时，通过DSC(差示扫描量热仪)测出的发热量算出粘结剂的反应率为50％以上。
通过使用本实施方式的粘结薄膜，可以恰当的实施本实施方式的半导体装置的制造方法。而且，可以维持半导体芯片26与配线基板40之间的机械以及电连接，从而可以制造可靠性高的半导体装置50。
第2实施方式
图9为模式表示第2实施方式的半导体装置的制造方法的某一步骤。在本实施方式中，为了使粘结剂层3的尺寸与半导体晶片6的尺寸大致相同而将预先加工了的粘结薄片52的粘结剂层3碾压至电路面6a。此后，通过将隔离物2从粘结剂层3剥离，如图2(C)所示，形成含有半导体晶片6与粘结剂层3的层压体70。其后与实施方式1相同，可以制造如图8(B)所示的半导体装置50。本实施方式中，可以获得与第1实施方式相同的作用效果。而且，本实施方式的情况下，不需要将粘结剂层3碾压至半导体晶片6后的切断工序，可以实现工作效率的提高。
在本实施方式中，粘结薄片52的粘结剂层3碾压至电路面6a时，使粘结剂层3与半导体芯片6位置校准。因而，优选隔离物2为透明物。
第3实施方式
图10为模式表示第3实施方式的半导体装置的制造方法的某一步骤。在本实施方式中，在切割带9之上形成粘结剂层3。粘结剂层3的尺寸，以与半导体晶片6的尺寸大致相同的方式预先加工。另一方面，将半导体晶片6以及冲压框架10载置于粘着台8。此后，将半导体晶片6的电路面6a向着粘结剂层3一侧配置，使用辊子1将形成了粘结剂层3的切割带9碾压至半导体晶片6的电路面6a。由此，获得如图4(B)所示的结构体。此后与第1实施方式相同，可以制造如图8(B)所示的半导体装置50。本实施方式，可以获得与第1实施方式相同的作用效果。而且，不需要隔离物2的同时能缩短半导体装置50的制造步骤。
以上，详细说明了本发明的优选实施，但本发明不仅限于上述的实时方式。实施例
以下，基于实施例以及比较例具体说明本发明，但本发明并不仅限于以下的实施例。
实施例1
将作为热硬性树脂的环氧树脂YDCN-703(东都化成株式会社制，商品名)12质量份，芳烷基苯酚树脂XLC-LL(三井化学株式会社制，商品名)19质量份，作为热塑性树脂的含有环氧基的丙烯酸橡胶HTR-860P-3(ナガセケムテックス株式会社制，商品名，质量平均分子量80万)17质量份，以及作为硬化剂的微型胶囊型硬化剂HX-3941HP(旭化成株式会社制，商品名)52质量份，平均粒径为0.5μm的球状二氧化硅填充物100质量份，与平均粒径为3μm的镀金塑料粒子AU-203A(积水化学工业株式会社制，商品名)4.3质量份溶解、分散于甲苯以及醋酸乙酯的混合溶剂中。其结果，得到粘结剂组合物的清漆。
将该清漆的一部分使用辊式涂敷机涂敷于隔离物(PET薄膜)上后，由70℃的炉子中干燥10分钟，得到在隔离物上形成厚度为25μm的粘结剂层的粘结薄片。
接着，将ジエイシ—エム制的芯片贴装薄膜安装器(Die attachfilmmounter)的粘着台加热至80℃后，以镀金凸点向上的方式，将电路面上形成有镀金凸点(高16μm)的厚150μm、直径为6英寸的半导体晶片载置于粘着台上。半导体晶片的反面，实施了#2000的背部研磨处理。此后，将粘结薄片的粘结剂层向着半导体晶片的镀金凸点一侧的方式将粘结薄片碾压至半导体晶片的电路面，上述粘结薄片由将粘结剂层与隔离物层构成的粘结薄片切成200mm×200mm的矩形而得到。此时，为了不卷入空气，使用芯片贴装薄膜安装器的贴附辊子，由半导体晶片一端将粘结薄片按压向半导体晶片。
碾压后，沿着半导体晶片的外形切断粘结剂层溢出的部分(半切)。此后，将隔离物剥离。确认了没有因卷入空气而引起的空洞或粘结剂层的剥离的同时，确认镀金凸点的先端没有突出粘结剂层的表面。
此后，将由半导体晶片及粘结剂层构成的层压体，以粘结剂层向上的方式搭载于芯片贴装薄膜安装器的粘着台上。粘着台的台面温度设定为40℃。进一步，在半导体晶片的外周设置用于直径为8英寸的半导体晶片冲切框架。接着，将UV硬化型切割带UC-334EP-110(古川电工制，商品名)的粘着面向着半导体晶片一侧，将切割带碾压至半导体晶片以及冲切框架。此时，为了不卷入空气，使用芯片贴装薄膜安装器的贴附辊子，由冲切框架一端将粘结薄片按压向半导体晶片。
碾压后，将位于冲切框架的外周和内部中间附近的切割带切断。由此，获得固定于冲切框架的层压体，该层压体由半导体晶片、粘结剂层以及切割带按照这一顺序叠层而成。
所获得的层压体，以半导体晶片的反面向上的方式搭载于全自动冲切机DFD6361(株式会社デイスク制，商品名)。此后，使用安装在全自动切机DFD6361上的IR照相机，透过半导体晶片进行电路面的刻划线的位置校准。
接着，以长边一侧间隔15.1mm，短边一侧间隔1.6mm，第1工序中，在刀片27HEDD、旋转速度为40000min-1以及切割速度为50mm/秒的切割条件下，切割半导体晶片的一部分(从半导体晶片的反面至100μm处)。第2工序中，在刀片27HCBB、旋转速度为30000min-1以及切割速度为50mm/秒的切割条件下，切割半导体晶片的剩余部分、粘结剂层以及切割带的一部分(95μm)。
其后，将切割的层压体洗净，通过向该层压体吹空气使水分蒸发。进一步，从切割带一侧对该层压体进行UV照射。接着，附有粘结剂层的半导体芯片从切割带一侧抬起的同时拾取，获得长15.1mm×宽1.6mm的半导体芯片。
将所获得的半导体芯片的反面，吸附于倒装晶片结合器CB-1050(アスリ—トFA制，商品名)的粘着头上。其后，将半导体芯片移动至既定的位置。接着，通过使用带有柔性光道波管的光缆照明装置，从斜下方向附有粘结剂层的半导体芯片的电路面照射光，来识别半导体芯片的用于位置校准的标记。
此外，准备了在厚度为0.7mm的无碱玻璃基板上形成有厚度为140nm的铟-锡氧化物(ITO)电极的ITO基板。识别该基板上形成的ITO制的用于位置校准的标记。这样，进行了半导体芯片与ITO基板的位置校准。
此后，在210℃，5秒的加热条件下，相对于半导体芯片的镀金凸点压力为50MPa的方式进行加热及加压。在210℃、5秒的加热条件下，由DSC的发热量算出的粘结剂层的反应率为98％。通过加热压力粘着使粘结剂层硬化，进而在将半导体芯片的镀金凸点与ITO基板的ITO电极电接通的同时，使半导体芯片与ITO基板机械式地粘结。由此，制得半导体装置。
半导体芯片的评价结果
通过将所获得的半导体芯片浸于四氢呋喃溶液而使粘结剂层溶解后，使用光学显微镜(measure scope)测量半导体电路面中发生的裂纹的大小。其结果，确认存在这样的芯片，该芯片具有从半导体芯片的切割面向平行于电路面的方向最大长17μm、从电路面向深度方向最大10μm的裂纹。
半导体装置的评价结果
连接时溢出的粘结剂层中的树脂向着半导体芯片的侧面很少爬上。而且，没有发生粘着头的污染。
连接后，由四点法测定连接电阻值的结果，连接电阻值为0.5Ω(平均值)。由此，确认了半导体的镀金凸点与ITO基板的ITO电极之间良好的连接。
进一步，为了确认连接可靠性，将半导体装置放置于60℃、90％RH的高温高湿装置内1000小时后，通过4点法测定连接电阻值。其结果，连接电阻值为40Ω。由此，确认了半导体与ITO基板的连接可获得良好的连接可靠性。
此外，同样为了确认连接可靠性，将半导体装置投入至温度循环试验机，该温度循环试验机在-40℃、15分的条件与100℃、15分的条件之间进行重复。循环了1000次以后，通过四点法测定连接电阻值。其结果，连接电阻值为40Ω。由此，确认了半导体与ITO基板的连接可获得良好的连接可靠性。
实施例2
除了将半导体晶片、粘结剂层以及切割带按照这样的顺序叠层的层压体如下进行冲切，此外与实施例1相同的方法制备半导体芯片。
在长边一侧间隔15.1mm，短边一侧间隔1.6mm，在刀片27HEDD、旋转速度为40000min-1以及切割速度为50mm/秒的切割条件下，切割半导体晶片、粘结剂层以及切割带的一部分(从半导体晶片的反面开始直至190μm处)。实施例2，进行了不是2段而是1段的冲切。
半导体芯片的评价结果
通过将所获得的半导体芯片浸于四氢呋喃溶液而使粘结剂层溶解后，使用光学显微镜(measure scope)测量半导体电路面中发生的裂纹的大小。其结果，确认存在这样的芯片，该芯片具有从半导体芯片的切割面向平行于电路面的方向最大长69μm、从电路面向深度方向最大137μm的裂纹。
实施例3
除了没进行半导体晶片的反面的背部研磨处理外，其余的与实施例1同样地制备了半导体芯片。因为没有实施背部研磨，半导体晶片的厚度为725μm。
使用IR照相机进行电路面的刻划线位置校准之时，由于半导体晶片反面所形成的凹凸的影响使得红外线的透过图像不鲜明。因此，难以进行电路面的刻划线的位置校准。从而，通过在半导体的反面形成对应于刻划线的线，进行电路面的刻划线的位置校准。
实施例4
在获得粘结树脂组合物的清漆之时，除了使平均粒径为0.5μm的球状二氧化硅填充物的配比为20质量分以外，与实施例1相同的方式制备半导体芯片。而且，使用所得的半导体芯片与实施例1相同的方式制备半导体装置。
半导体芯片的评价结果
通过将所获得的半导体芯片浸于四氢呋喃溶液而使粘结剂层溶解后，使用光学显微镜测量半导体电路面中发生的裂纹的大小。其结果，确认存在这样的芯片，该芯片具有从半导体芯片的切割面向平行于电路面的方向最大长25μm、从电路面向深度方向最大20μm的裂纹。
半导体装置的评价结果
连接时溢出的粘结剂层中的树脂向着半导体芯片的侧面很少爬上。而且，没有发生粘着头的污染。
连接后，由四点法测定连接电阻值的结果，连接电阻值为0.5Ω(平均值)。由此，确认了半导体的镀金凸点与ITO基板的ITO电极之间的良好连接。
进一步，为了确认连接可靠性，将半导体装置放置于60℃、90％RH的高温高湿装置内1000小时后，通过4点法测定连接电阻值。其结果，连接电阻值为80Ω。
此外，同样为了确认连接可靠性，将半导体装置投入至温度循环试验机，该温度循环试验机在-40℃、15分的条件与100℃、15分的条件之间进行重复。循环了1000次以后，通过四点法测定连接电阻值。其结果，连接电阻值为30Ω。
实施例5
在获得粘结树脂组合物之时，除了环氧树脂YDCN-703(东都化成株式会社制，商品名)的配比为40质量份，芳烷基苯酚树脂XLC-LL(三井化学株式会社制，商品名)的配比为20质量份，含有环氧基的丙烯酸橡胶HTR-860P-3(ナガセケムテックス株式会社制，商品名，质量平均分子量80万)的配比为20质量份，微型胶囊型硬化剂HX-3941HP(旭化成株式会社制，商品名)的配比为20质量份之外，以与实施例1相同的方式制备半导体芯片。
与实施例1相同的方式进行所获得的半导体芯片与ITO基板的位置校准。其后，在210℃、5秒的加热条件下，相对于半导体芯片的镀金凸点压力为50MPa的方式进行加热及加压。在210℃、5秒的加热条件下，由DSC的发热量算出的粘结剂层的反应率为60％。通过加热压力粘着使粘结剂层硬化，进而在将半导体芯片的镀金凸点与ITO基板的ITO电极电接通的同时，半导体芯片与ITO基板机械式地粘结。由此，制得半导体装置。
半导体芯片的评价结果
通过将所获得的半导体芯片浸于四氢呋喃溶液而使粘结剂层溶解后，使用光学显微镜测量半导体电路面中发生的裂纹的大小。其结果，确认存在这样的芯片，该芯片具有从半导体芯片的切割面向平行于电路面的方向最大长17μm、从电路面向深度方向最大10μm的裂纹。
半导体装置的评价结果
连接时溢出的粘结剂层中的树脂向着半导体芯片的侧面很少爬上。而且，没有发生粘着头的污染。
连接后，由四点法测定连接电阻值的结果，连接电阻值为4Ω(平均值)。
进一步，为了确认连接可靠性，将半导体装置放置于60℃、90％RH的高温高湿装置内1000小时后，通过4点法测定连接电阻值。其结果，连接电阻值为60Ω。
此外，同样为了确认连接可靠性，将半导体装置投入至温度循环试验机，该温度循环试验机在-40℃、15分的条件与100℃、15分的条件之间进行重复。循环了1000次以后，通过四点法测定连接电阻值。其结果，连接电阻值为20Ω。
比较例1
将与实施例1同样的方式获得的粘结薄片碾压至半导体晶片的电路面。碾压后，沿着半导体晶片的外形切割隔离物以及粘结剂层的溢出部分。
此后，将由隔离物、粘结剂层以及半导体晶片按照这样的顺序叠层所得的层压体，以半导体晶片的反面向上的方式搭载于芯片贴装薄膜安装器的粘着台上。粘着台的台面温度设定为40℃。进一步，在半导体晶片的外周设置用于直径为8英寸的半导体晶片冲切框架。接着，将UV硬化型切割带UC-334EP-110(古川电工制，商品名)的粘着面向着半导体晶片的反面一侧，将切割带碾压至半导体晶片以及冲切框架。
碾压后，将位于冲切框架的外周和内部的中间附近的切割带切断。此后，将隔离物由粘结剂层剥离。由此，获得固定于冲切框架的层压体，该层压体由粘结剂层、半导体晶片以及切割带按照这一顺序叠层而成。
所获得的层压体按照与实施例1相同的方式通过冲压得到半导体芯片。在该附于半导体芯片的粘结剂层的表面中确认了粘附有冲切时的切屑。因此，不能对所获得的半导体芯片与ITO基板之间进行位置校准。
比较例2
按照与实施例1同样的方式得到由粘结剂层以及隔离物构成的粘结薄片。将该粘结薄片切割成280mm×280mm的矩形。而且，与实施例1相同，将半导体晶片载置于ジエイシ—エム制的芯片贴装薄膜安装器(Die attach filmmounter)的粘着台上。
接着，在8英寸晶片用的冲切框架上粘贴双面胶(ニチバン制，ナイスタック，注册商标)，将粘贴双面胶的一面向上，以剥离了双面胶的表面薄膜的状态将该冲切框架设置于半导体晶片的外周。下一步，每个隔离物切成280mm×280mm矩形的粘结薄片的粘结剂层向着半导体晶片的电路面，在粘结薄片的粘结剂层粘贴于冲切框架上的双面胶的同时，将粘结薄片碾压至半导体晶片上。此时，为了不卷入空气，使用芯片贴装薄膜安装器的贴附辊子，从半导体晶片一端将粘结薄片按压向半导体晶片。
碾压后，沿着冲切框架的外周将切割带和隔离物切断，获得通过两面胶固定于冲切框架上的层压体，该层压体由半导体晶片、粘结剂层以及隔离物按照这一顺序叠层而成层压体。
所获得的层压体，以半导体晶片的反面向上的方式搭载于全自动冲切机DFD6361(株式会社デイスク制，商品名)。此后，使用安装在全自动切机DFD6361上的IR照相机，透过半导体晶片进行电路面的刻划线的位置校准。
接着，以长边一侧间隔15.1mm，短边一侧间隔1.6mm，第1工序中，在刀片27HEDD、旋转速度为40000min-1以及切割速度为50mm/秒的切割条件下，切割半导体晶片的一部分(从半导体晶片的反面至100μm处)。第2工序中，在刀片27HCBB、旋转速度为30000min-1以及切割速度为50mm/秒的切割条件下，切割半导体晶片的剩余部分、粘结剂层以及隔离物的一部分(95μm)。
但是，在粘结剂层与隔离物之间的界面上由于发生了剥离，在用于洗净的水流的作用下，使得冲切得到的半导体芯片飞散、流出。因此，没能得到附有粘结剂层的半导体芯片。
工业上的应用性
通过本发明，从与电路面相反的一侧的面识别上述的电路面的电路图案进而识别切割位置，因而可以得到没有污染的半导体芯片单片。而且，由于使用切割带固定晶片，不会发生半导体芯片单片的飞散、流失而丢失的现象，提供了高效率的半导体装置的制造方法以及用于该半导体制造方法的粘结薄膜。

Claims (9)

1.一种半导体装置的制造方法，其特征在于，包括：
准备层压体的工序，该层压体是以半导体晶片的电路面向着切割带一侧的方式，依次叠层所述切割带、粘结剂层以及所述半导体晶片所得；
从与所述半导体晶片的所述电路面相反一侧的面识别所述电路面的电路图案进而识别切割位置的工序；
识别所述切割位置后，至少将所述半导体晶片以及所述粘结剂层在所述层压体的厚度方向上切割的工序；
在所述切割工序后使所述切割带硬化，通过将所述切割带与所述粘结剂层剥离来制作附有粘结剂层的半导体芯片的工序；
使附有所述粘结剂层的所述半导体芯片的电路面中的端子与配线基板的配线之间位置校准的工序；和
以使所述配线基板的所述配线与所述半导体芯片的所述端子电接通的方式，通过所述粘结剂层来连接所述配线基板与所述半导体芯片的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述至少将所述半导体晶片以及所述粘结剂层切割的工序包括：
切割所述半导体晶片的一部分的第1工序；与
切割所述半导体晶片的剩余部分与所述粘结剂层的第2工序。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，在所述识别切割位置的工序中，透过所述半导体晶片来识别所述电路图案。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，使用红外线照相机识别所述的电路图案。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，与所述半导体晶片的所述电路面相反的一面通过研磨进行了平坦化处理。
6.根据权利要求1～5任一项所述的半导体装置的制造方法，其特征在于，在使所述半导体芯片的所述端子与所述配线基板的所述配线之间位置校准的工序中，透过所述半导体芯片所附着的所述粘结剂层来观察所述半导体芯片的所述电路面。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，通过使光从相对于所述粘结剂层的表面的法线方向而倾斜的方向照射所述粘结剂层，来观察所述半导体芯片的所述电路面。
8.根据权利要求1～7任一项所述的半导体装置的制造方法，其特征在于，使用具有偏光过滤器的照相机观察所述半导体芯片的所述电路面。
9.一种粘结薄膜，其为通过加压及加热而硬化进而连接半导体芯片与配线基板的同时使配线基板的配线与半导体芯片的端子电接通的粘结薄膜，用于权利要求1～8的任一项所述的半导体装置的制造方法，其特征在于，
含有树脂组合物与填充物，所述树脂组合物含有热塑性树脂、热硬性树脂以及硬化剂；
相对于所述树脂组合物100质量份，含有所述填充物20～100质量份；
当所述粘结薄膜在170～240℃加热5～20秒时，通过DSC(差示扫描量热仪)测得的发热量算出的所述粘结薄膜的反应率为50％以上。
CN2007800232967A 2006-06-23 2007-06-20 半导体装置的制造方法及粘结薄膜 Expired - Fee Related CN101473425B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006173736 2006-06-23
JP173736/2006 2006-06-23
JP301766/2006 2006-11-07
JP2006301766 2006-11-07
PCT/JP2007/062427 WO2007148724A1 (ja) 2006-06-23 2007-06-20 半導体デバイスの製造方法及び接着フィルム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011100081039A Division CN102148179B (zh) 2006-06-23 2007-06-20 粘结薄膜的使用方法

Publications (2)

Publication Number Publication Date
CN101473425A true CN101473425A (zh) 2009-07-01
CN101473425B CN101473425B (zh) 2011-02-09

Family

ID=38833464

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007800232967A Expired - Fee Related CN101473425B (zh) 2006-06-23 2007-06-20 半导体装置的制造方法及粘结薄膜
CN2011100081039A Expired - Fee Related CN102148179B (zh) 2006-06-23 2007-06-20 粘结薄膜的使用方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011100081039A Expired - Fee Related CN102148179B (zh) 2006-06-23 2007-06-20 粘结薄膜的使用方法

Country Status (6)

Country Link
US (1) US8034659B2 (zh)
JP (3) JP5181222B2 (zh)
KR (2) KR101129762B1 (zh)
CN (2) CN101473425B (zh)
TW (2) TW201338064A (zh)
WO (1) WO2007148724A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579105A (zh) * 2012-07-25 2014-02-12 株式会社迪思科 封装基板的加工方法
CN103887278A (zh) * 2012-12-19 2014-06-25 英特尔公司 封装和电介质或各向异性导电（acf）构造层
CN105637623A (zh) * 2013-11-19 2016-06-01 积水化学工业株式会社 半导体接合用粘接膜
CN106548950A (zh) * 2015-09-18 2017-03-29 意法半导体公司 用于制作具有台阶式侧壁的ic的方法及相关ic器件
TWI679263B (zh) * 2014-12-05 2019-12-11 日商日立化成股份有限公司 半導體用接著劑以及半導體裝置及其製造方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010368A (ja) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
US8759957B2 (en) 2008-02-07 2014-06-24 Sumitomo Bakelite Company Limited Film for use in manufacturing semiconductor device, method for producing semiconductor device and semiconductor device
JP2009260218A (ja) * 2008-03-19 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP2009260229A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP5436827B2 (ja) * 2008-03-21 2014-03-05 日立化成株式会社 半導体装置の製造方法
JP2009260225A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2009260219A (ja) * 2008-03-24 2009-11-05 Hitachi Chem Co Ltd 半導体ウェハのダイシング方法及び半導体装置の製造方法
JP5493311B2 (ja) * 2008-03-26 2014-05-14 日立化成株式会社 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP5163358B2 (ja) * 2008-03-26 2013-03-13 日立化成株式会社 半導体ウエハのダイシング方法
US8084335B2 (en) * 2008-07-11 2011-12-27 Semiconductor Components Industries, Llc Method of thinning a semiconductor wafer using a film frame
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
KR101102685B1 (ko) * 2009-11-27 2012-01-05 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
JP2011253939A (ja) * 2010-06-02 2011-12-15 Sony Chemical & Information Device Corp ウエハのダイシング方法、接続方法及び接続構造体
US9627281B2 (en) * 2010-08-20 2017-04-18 Advanced Micro Device, Inc. Semiconductor chip with thermal interface tape
KR101351615B1 (ko) 2010-12-13 2014-01-15 제일모직주식회사 반도체용 점접착시트 및 그의 제조 방법
JP5666335B2 (ja) * 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
TWI430376B (zh) * 2011-02-25 2014-03-11 The Method of Fabrication of Semiconductor Packaging Structure
JP5805411B2 (ja) 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
US20130194766A1 (en) * 2012-01-31 2013-08-01 U.D.Electronic Corp. Signal filtering mounting sctructure
US8753924B2 (en) 2012-03-08 2014-06-17 Texas Instruments Incorporated Grown carbon nanotube die attach structures, articles, devices, and processes for making them
JP5477409B2 (ja) 2012-03-12 2014-04-23 株式会社デンソー 電源システム
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法
WO2014195558A1 (en) * 2013-06-03 2014-12-11 Walki Group A sealing tag with conductive features for preventing the counterfeiting of a product and a method for manufacturing such
JP6066854B2 (ja) * 2013-07-30 2017-01-25 株式会社ディスコ ウエーハの加工方法
TWI575779B (zh) * 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP6504750B2 (ja) * 2014-05-07 2019-04-24 株式会社ディスコ ウェーハの加工方法
US10720495B2 (en) * 2014-06-12 2020-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
DE102015204698B4 (de) 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
FR3039700B1 (fr) * 2015-07-31 2017-08-11 Commissariat Energie Atomique Procede de collage direct avec auto-alignement par ultrasons
JP2017059707A (ja) * 2015-09-17 2017-03-23 富士通株式会社 積層チップ、積層チップを搭載する基板、及び積層チップの製造方法
US9793239B2 (en) 2015-09-25 2017-10-17 Advanced Micro Devices, Inc. Semiconductor workpiece with selective backside metallization
JP6524553B2 (ja) * 2016-05-30 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6524554B2 (ja) * 2016-05-30 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2020502786A (ja) * 2016-12-16 2020-01-23 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ，アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー 化合物半導体デバイス構造内の遷移金属窒化物層の選択的酸化
JP6791584B2 (ja) * 2017-02-01 2020-11-25 株式会社ディスコ 加工方法
JP6817854B2 (ja) * 2017-02-28 2021-01-20 株式会社ディスコ 樹脂パッケージ基板の分割方法
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
CN108878310B (zh) * 2017-05-12 2022-01-25 无锡华润安盛科技有限公司 芯片切割系统及其控制电路
JP7058904B2 (ja) * 2017-09-08 2022-04-25 株式会社ディスコ ウェーハの加工方法
WO2019106846A1 (ja) * 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
JP7134560B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP7130323B2 (ja) * 2018-05-14 2022-09-05 株式会社ディスコ ウェーハの加工方法
JP7237412B2 (ja) * 2018-05-14 2023-03-13 株式会社ディスコ ウェーハの加工方法
JP7134561B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP2019212812A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212811A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP2020024988A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024987A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7171135B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7171136B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7229636B2 (ja) * 2019-01-17 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP7243016B2 (ja) * 2019-01-30 2023-03-22 日清紡マイクロデバイス株式会社 半導体装置およびその製造方法
JP7277020B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7277021B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7277019B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7301468B2 (ja) * 2019-04-17 2023-07-03 株式会社ディスコ 被加工物の加工方法、熱圧着方法
CN112233987B (zh) * 2019-07-15 2022-11-01 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置
JP7387228B2 (ja) 2019-10-17 2023-11-28 株式会社ディスコ ウェーハの加工方法
CN112802864A (zh) * 2021-02-07 2021-05-14 长春长光圆辰微电子技术有限公司 一种背照式图像传感器焊盘打开的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280334A (ja) 1988-04-05 1989-11-10 Toshiba Corp 半導体ウェハにおける半導体チップの位置検出方法
JP2833111B2 (ja) 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
JPH0669323A (ja) 1992-08-19 1994-03-11 Tokyo Electron Ltd ウエハ検出装置およびウエハ位置決め装置
JP2937244B1 (ja) 1998-05-20 1999-08-23 株式会社東京精密 ウェーハのパターン撮像装置
JP4044543B2 (ja) 2000-05-12 2008-02-06 富士通株式会社 半導体チップの製造方法
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP2002252245A (ja) * 2001-02-22 2002-09-06 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003151924A (ja) * 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
JP4791693B2 (ja) * 2002-04-11 2011-10-12 積水化学工業株式会社 半導体チップの製造方法
JP2004099833A (ja) * 2002-09-12 2004-04-02 Three M Innovative Properties Co 熱硬化性接着剤組成物、フィルム接着剤及び半導体装置
JP4135149B2 (ja) 2002-10-04 2008-08-20 日立化成工業株式会社 接着シート中に存在する異物の検出方法
CN100423201C (zh) * 2003-07-08 2008-10-01 琳得科株式会社 切割和/或小片接合用粘合片以及半导体装置的制造方法
KR20030086450A (ko) * 2003-08-01 2003-11-10 히다치 가세고교 가부시끼가이샤 회로 접속용 접착제 및 이를 사용하여 접속된 회로판
JP2005209940A (ja) * 2004-01-23 2005-08-04 Lintec Corp 半導体装置の製造方法
JP2005340431A (ja) * 2004-05-26 2005-12-08 Renesas Technology Corp 半導体装置の製造方法
JP4776188B2 (ja) 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP2006093285A (ja) 2004-09-22 2006-04-06 Disco Abrasive Syst Ltd ウェーハの裏面からのダイシング方法
JP2006156754A (ja) * 2004-11-30 2006-06-15 Furukawa Electric Co Ltd:The ダイシングダイボンドテープ
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
TWI473183B (zh) * 2007-06-19 2015-02-11 Invensas Corp 可堆疊的積體電路晶片的晶圓水平表面鈍化

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579105A (zh) * 2012-07-25 2014-02-12 株式会社迪思科 封装基板的加工方法
CN103579105B (zh) * 2012-07-25 2018-01-23 株式会社迪思科 封装基板的加工方法
CN103887278A (zh) * 2012-12-19 2014-06-25 英特尔公司 封装和电介质或各向异性导电（acf）构造层
CN107195614A (zh) * 2012-12-19 2017-09-22 英特尔公司 封装和电介质或各向异性导电（acf）构造层
CN103887278B (zh) * 2012-12-19 2017-09-22 英特尔公司 封装和电介质或各向异性导电（acf）构造层
CN105637623A (zh) * 2013-11-19 2016-06-01 积水化学工业株式会社 半导体接合用粘接膜
CN105637623B (zh) * 2013-11-19 2018-11-27 积水化学工业株式会社 半导体接合用粘接膜
TWI679263B (zh) * 2014-12-05 2019-12-11 日商日立化成股份有限公司 半導體用接著劑以及半導體裝置及其製造方法
CN106548950A (zh) * 2015-09-18 2017-03-29 意法半导体公司 用于制作具有台阶式侧壁的ic的方法及相关ic器件

Also Published As

Publication number Publication date
JP5181222B2 (ja) 2013-04-10
CN102148179A (zh) 2011-08-10
KR101131366B1 (ko) 2012-04-04
JP5573970B2 (ja) 2014-08-20
KR20090036568A (ko) 2009-04-14
CN101473425B (zh) 2011-02-09
WO2007148724A1 (ja) 2007-12-27
TWI420608B (zh) 2013-12-21
TW200816335A (en) 2008-04-01
US20100003771A1 (en) 2010-01-07
JP2012054582A (ja) 2012-03-15
KR101129762B1 (ko) 2012-03-26
US8034659B2 (en) 2011-10-11
TW201338064A (zh) 2013-09-16
JP2013102190A (ja) 2013-05-23
CN102148179B (zh) 2012-05-30
JPWO2007148724A1 (ja) 2009-11-19
KR20110026499A (ko) 2011-03-15
JP5257499B2 (ja) 2013-08-07

Similar Documents

Publication Publication Date Title
CN101473425B (zh) 半导体装置的制造方法及粘结薄膜
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
CN100409423C (zh) 端子间的连接方法及半导体装置的安装方法
KR100838647B1 (ko) Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법
CN102010679B (zh) 电路部件连接用粘接剂及使用该粘接剂的半导体装置
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
JP4663184B2 (ja) 半導体装置の製造方法
WO2000045431A1 (en) Method of packaging semiconductor device using anisotropic conductive adhesive
EP0821407A2 (en) Semiconductor devices having protruding contacts and method for making the same
KR20010032804A (ko) Ｚ축 전기 접속부를 제조하는 장치 및 그 방법
US20060255474A1 (en) Packaging structure and method
EP3038144B1 (en) A process for manufacturing a package for a surface-mount semiconductor device
CN104022092A (zh) 半导体器件的制造方法
JP2002026070A (ja) 半導体装置およびその製造方法
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JPH11186334A (ja) 半導体実装装置及びその製造方法及び異方性導電材料
TWI384592B (zh) 半導體元件固定用薄膜狀接著劑、使用該接著劑之半導體裝置及該半導體裝置之製造方法
US8823168B2 (en) Die underfill structure and method
KR100821962B1 (ko) Ａｃｆ／ｎｃｆ 용액을 이용한 웨이퍼 레벨의 플립칩패키지 제조방법
KR20120017171A (ko) 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법
JP2000323620A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110209

Termination date: 20150620

EXPY Termination of patent right or utility model