CN105637623B - 半导体接合用粘接膜 - Google Patents

半导体接合用粘接膜 Download PDF

Info

Publication number
CN105637623B
CN105637623B CN201480056218.7A CN201480056218A CN105637623B CN 105637623 B CN105637623 B CN 105637623B CN 201480056218 A CN201480056218 A CN 201480056218A CN 105637623 B CN105637623 B CN 105637623B
Authority
CN
China
Prior art keywords
adhesive film
chip
wiring pattern
aluminum wiring
semiconductor interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480056218.7A
Other languages
English (en)
Other versions
CN105637623A (zh
Inventor
胁冈纱香
末崎穣
江南俊夫
竹田幸平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Publication of CN105637623A publication Critical patent/CN105637623A/zh
Application granted granted Critical
Publication of CN105637623B publication Critical patent/CN105637623B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的目的在于，提供一种半导体接合用粘接膜，其在贴合到晶片表面的状态下沿着划线(切割线)进行切割时，在与晶片的界面、特别是在与在划线上存在铝配线图案的晶片的界面，不易产生剥离。本发明为贴合到带铝配线图案的晶片的半导体接合用粘接膜，其中，(1)与切割刀的转速相当的频率下的贮藏弹性模量为7.5GPa以下，和/或，(2)使用2种以上表面能已知的测定试药所测得的、贴合于带铝配线图案的晶片的面的表面自由能γ中，分散成分(γsd)为30mJ/m2以上。

Description

半导体接合用粘接膜
技术领域
本发明涉及半导体接合用粘接膜，其在贴合于晶片表面的状态下沿着划线(切割线)进行切割时，在与晶片的界面、特别是在与在划线上存在铝配线图案的晶片的界面，不易产生剥离。
背景技术
近年来，为了应对越来越快发展的半导体装置的小型化、高集成化，使用了具有由焊料等形成的突起电极(凸块)的半导体芯片的倒装片安装一直受到注目。
在倒装片安装中，通常使用了以下方法：将半导体芯片的突起电极与其他半导体芯片或基板的电极接合后，注入底部填充材料而进行树脂密封(例如，专利文献1)。
然而，近年来，半导体芯片的小型化进行的同时，电极间的间距也变得越发狭窄，另外，伴随于此，半导体芯片之间或半导体芯片与基板之间的间隙也变窄，因此注入底部填充材料时空气被卷入，变得容易产生空隙。因此，使用了以下方法：在电极接合后，并不注入底部填充材料，而是将热固化型的粘接膜预先贴合于基板或半导体芯片，并利用加热同时进行电极接合与粘接膜的固化(例如，专利文献2)。
作为将粘接膜预先贴合到半导体芯片的方法，使用了以下方法：通过在硅晶片表面贴合粘接膜，并从粘接膜的表面沿着划线(切割线)进行切割，由此获得贴合有粘接膜的半导体芯片。图1表示示意性地表示形成有划线的硅晶片表面的一个区域的俯视图。如图1所示，在硅晶片1上以格子状形成有划线2，沿着划线2进行切割，由此获得半导体芯片3。在半导体芯片3上设置有多个突起电极4。
然而，在从粘接膜的表面进行切割刀切割的情况下，有时在粘接膜与硅晶片的界面产生剥离。
特别是，如图1所示，在划线2上存在被称为附件(accessory)且用作对准标记(alignment mark)等的金属配线图案5的情况下，存在以下问题：在该部分特别容易产生与粘接膜界面的剥离，而剥离导致接合可靠性降低；在剥离的部分混入切割屑等问题。进一步，在金属配线图案5的最外表面存在铝的情况下，铝容易在表面形成氧化膜且氧化铝的密合力较弱，因此存在在这样的铝配线图案与粘接膜的界面容易产生剥离的问题。
现有技术文献
专利文献
专利文献1：日本特开2010-278334号公报
专利文献2：日本特开2011-29392号公报
发明内容
发明所要解决的技术问题
本发明的目的在于，提供一种半导体接合用粘接膜，其在贴合于晶片表面的状态下沿着划线(切割线)进行切割时，在与晶片的界面、特别是在与在划线上存在铝配线图案的晶片的界面，不易产生剥离。
用于解决技术问题的手段
本发明为半导体接合用粘接膜，其是贴合于带铝配线图案的晶片上的半导体接合用粘接膜，其中，(1)与切割刀的转速相当的频率下的贮藏弹性模量为7.5GPa以下，和/或，(2)使用2种以上表面能已知的测定试药所测得的、贴合于带铝配线图案的晶片的面的表面自由能γ中，分散成分(γsd)为30mJ/m2以上。
以下，对本发明进行详细说明。
本发明人等发现：通过将贴合于带铝配线图案的晶片的半导体接合用粘接膜的(1)与切割刀的转速相当的频率下的贮藏弹性模量、和/或(2)表面自由能γ中的分散成分(γsd)调整到特定范围，从而能够在与晶片的界面、特别是在与在划线上存在铝配线图案的晶片的界面抑制半导体接合用粘接膜的剥离，从而完成了本发明。
本发明的半导体接合用粘接膜为贴合于带铝配线图案的晶片的粘接膜。
上述带铝配线图案的晶片没有特别限定，可列举出例如包含硅、镓砷等半导体、且以格子状形成划线，并且在该划线上存在铝配线图案的晶片等。通过将这样的晶片沿着划线进行切割，从而可获得半导体芯片。优选在所得的半导体芯片上设置了由焊料等形成的多个突起电极。
本发明的半导体接合用粘接膜如下所述：(1)与切割刀的转速相当的频率下的贮藏弹性模量为7.5GPa以下，和/或，(2)使用2种以上表面能已知的测定试药所测得的、贴合于带铝配线图案的晶片的面的表面自由能γ中的分散成分(γsd)为30mJ/m2以上。
通过将上述(1)的与切割刀的转速相当的频率下的贮藏弹性模量、和/或上述(2)的表面自由能γ中的分散成分(γsd)调整到上述范围，从而能够在与晶片的界面、特别是在与在划线上存在铝配线图案的晶片的界面抑制半导体接合用粘接膜的剥离。本发明的半导体接合用粘接膜可以满足上述(1)和上述(2)这两方，也可以仅满足任一方。
若上述(1)的与切割刀的转速相当的频率下的贮藏弹性模量超过7.5Gpa，则在与晶片的界面、特别是在与在划线上存在铝配线图案的晶片的界面，半导体接合用粘接膜变得容易剥离。上述贮藏弹性模量优选为7.4GPa以下，更优选为7.3GPa以下。
上述贮藏弹性模量的下限没有特别限定，但若考虑到在晶片表面贴合有半导体接合用粘接膜的状态下进行切割，或者之后将贴合有半导体接合用粘接膜的半导体芯片热压接于基板等，则其优选下限为3.5GPa、更优选下限为4.0GPa。若上述贮藏弹性模量不足3.5GPa，则存在切割时的切削性降低的情况。
上述(1)的与切割刀的转速相当的频率下的贮藏弹性模量可以通过以下方式估算，即，使用动态粘弹性测定装置(例如，IT计测控制公司制的DVA-200等)进行频率分散测定，制作切割时的水温(例如，5～50℃左右)下的总曲线，在总曲线上读取特定的频率下的贮藏弹性模量，由此进行估算。
需要说明的是，通常在粘弹性测定中，频率与温度之间有一定的关系(温度-时间换算法则)，因此例如可以将温度的变化换算成频率的变化，考察在一定温度下的粘弹性特性的频率依存性。通过该方法，可以将无法实测的较宽频率区域下的粘弹性特性以任意的温度下的特性的形式进行预测。
上述与切割刀的转速相当的频率是指，在晶片表面贴合了半导体接合用粘接膜的状态下进行切割刀切割时的与切割刀的通常转速(单位rpm)相当的频率(单位Hz)，通常为10000～60000rpm(以频率换算计，167～1000Hz)、优选为20000～50000rpm(以频率换算计，333～833Hz)。
若上述(2)的表面自由能γ中的分散成分(γsd)不足30mJ/m2，则在与晶片的界面、特别是在与在划线上存在铝配线图案的晶片的界面，半导体接合用粘接膜变得容易剥离。上述分散成分(γsd)优选为32mJ/m2以上、更优选为35mJ/m2以上。
上述分散成分(γsd)的上限没有特别限定，但考虑到在晶片表面贴合有半导体接合用粘接膜的状态下进行切割，或者之后将贴合有半导体接合用粘接膜的半导体芯片热压接于基板等，则优选上限为55mJ/m2、更优选上限为50mJ/m2。
另外，表面自由能γ中的极性成分(γsp)没有特别限定，但优选下限为0.01mJ/m2、优选上限为5mJ/m2。若上述极性成分(γsp)不足0.01mJ/m2或超过5mJ/m2，则半导体接合用粘接膜与铝的极性差变大，在与晶片的界面、特别是在与在划线上存在铝配线图案的晶片的界面，半导体接合用粘接膜有时变得容易剥离。上述极性成分(γsp)的更优选下限为0.02mJ/m2、更优选上限为4mJ/m2。
另外，表面自由能γ可以通过上述分散成分(γsd)与上述极性成分(γsp)之和来求出。上述表面自由能γ没有特别限定，但优选下限为30mJ/m2、优选上限为55mJ/m2。若上述表面自由能γ不足30mJ/m2，则在与晶片的界面、特别是在与在划线上存在铝配线图案的晶片的界面，半导体接合用粘接膜有时变得容易剥离。上述表面自由能γ的更优选下限为35mJ/m2、更优选上限为50mJ/m2。
上述表面自由能γ、以及该表面自由能γ中的分散成分(γsd)及极性成分(γsp)按照以下方式计算，即，使用接触角计，测定2种以上的测定试药相对于半导体接合用粘接膜的贴合于带铝配线图案的晶片的面(固体表面)的接触角，由所得的接触角，使用几何学平均法进行计算。
上述2种以上的测定试药只要是表面能已知的试药，就没有特别限定，可列举出例如水、二碘甲烷、溴代萘、乙二醇等。例如，在将水和二碘乙烷作为测定试药使用的情况下，表面自由能、以及该表面自由能γ中的分散成分(γsd)及极性成分(γsp)可以基于下述式(1)～(3)进行计算。
γ＝γsd+γsp 式(1)
72.8(1+cosθH)＝2(21.8×γsd)1/2+2(51.0×γsp)1/2 式(2)
50.8(1+cosθI)＝2(48.5×γsd)1/2+2(2.3×γsp)1/2 式(3)
θH：水相对于固体表面的接触角
θI：二碘甲烷相对于固体表面的接触角
为了将上述(1)的与切割刀的转速相当的频率下的贮藏弹性模量、和/或上述(2)的表面自由能γ中的分散成分(γsd)调整到上述范围，本发明的半导体接合用粘接膜优选含有热固化性树脂、热固化剂及高分子量化合物，根据需要还可以含有无机填料、添加剂等。尤其，优选常温(25℃)下液状的成分与玻璃化转变温度(Tg)为0℃以下的高分子量化合物总和的含量为5～15重量％；含有20～60重量％的利用硅烷偶联剂进行了表面处理的无机填料。
需要说明的是，常温(25℃)下液状的成分可以为热固化性树脂、也可以为热固化剂、可以为高分子量化合物、还可以为除了这些以外的成分(例如稀释剂、偶联剂、密合性赋予剂等添加剂等)。
上述热固化性树脂没有特别限定，可列举出例如通过加成聚合、缩聚、加聚、加成缩合、开环聚合等反应进行固化的化合物。作为上述热固化性树脂，具体来说，可列举出例如尿素树脂、三聚氰胺树脂、酚树脂、间苯二酚树脂、环氧树脂、丙烯酸树脂、聚酯树脂、聚酰胺树脂、聚苯并咪唑树脂、二芳基邻苯二甲酸酯树脂、二甲苯树脂、烷基-苯树脂、环氧丙烯酸酯树脂、硅树脂、聚氨酯树脂等。尤其，从确保半导体接合用粘接膜的固化物的强度及接合可靠性的观点出发，优选环氧树脂、丙烯酸树脂。
上述环氧树脂没有特别限定，可列举出例如双酚A型、双酚F型、双酚AD型、双酚S型等双酚型环氧树脂、苯酚酚醛清漆型、甲酚酚醛清漆型等酚醛清漆型环氧树脂、间苯二酚型环氧树脂、三苯酚甲烷三缩水甘油醚等芳香族环氧树脂、萘型环氧树脂、芴型环氧树脂、二环戊二烯型环氧树脂、聚醚改性环氧树脂、NBR改性环氧树脂、CTBN改性环氧树脂、及它们的加氢化物等。这些环氧树脂可以单独使用、也可以并用2种以上。
上述环氧树脂可以为常温下液状的环氧树脂，也可以为常温下固体的环氧树脂，还可以将它们适当组合使用。
上述常温下液状的环氧树脂当中，作为市售品，可列举出例如EPICLON840、840-S、850、850-S、EXA-850CRP(以上，DIC公司制)等双酚A型环氧树脂、EPICLON830、830-S、EXA-830CRP(以上，DIC公司制)等双酚F型环氧树脂、EPICLON HP-4032、HP-4032D(以上，DIC公司制)等萘型环氧树脂、EPICLON EXA-7015(DIC公司制)、EX-252(Nagase chemtex公司制)等氢化双酚A型环氧树脂、EX-201(Nagase chemtex公司制)等间苯二酚型环氧树脂等。
上述常温下固体的环氧树脂当中，作为市售品，可列举出例如EPICLON 860、10550、1055(以上、DIC公司制)等双酚A型环氧树脂、EPICLON EXA-1514(DIC公司制)等双酚S型环氧树脂、EPICLON HP-4700、HP-4710、HP-4770(以上、DIC公司制)等萘型环氧树脂、EPICLON HP-7200系列(DIC公司制)等二环戊二烯型环氧树脂、EPICLON HP-5000、EXA-9900(以上、DIC公司制)等甲酚酚醛清漆型环氧树脂等。
上述热固化剂没有特别限定，可以将以往公知的热固化剂与上述热固化性树脂组合而适当选择。在作为上述热固化性树脂使用环氧树脂的情况下，作为上述热固化剂，可列举出例如酸酐系固化剂、酚系固化剂、胺系固化剂、双氰胺等潜在性固化剂、阳离子系催化剂型固化剂等。这些热固化剂可以单独使用，也可以并用2种以上。尤其，从固化速度、固化物的物性等优异的方面出发，优选酸酐系固化剂。
上述酸酐系固化剂当中，作为市售品，可列举出例如YH-306、YH-307(以上，三菱化学公司制、常温(25℃)下液状)、YH-309(三菱化学公司制、常温(25℃)下固体)等。
上述热固化剂的含量没有特别限定，在作为上述热固化性树脂使用环氧树脂且使用与环氧基等量反应的热固化剂的情况下，就上述热固化剂的含量而言，相对于半导体接合用粘接膜中所含的环氧基的总量的优选下限为60当量、优选上限为110当量。若含量不足60当量，则存在无法使半导体接合用粘接膜充分固化的情况。即使含量超过110当量，也不会特别对半导体接合用粘接膜的固化性有帮助，有时由于过量的热固化剂挥发而成为空隙的原因。含量的更优选下限为70当量、更优选上限为100当量。
从调整固化速度、固化物的物性等目的出发，本发明的半导体接合用粘接膜还可以进一步含有固化促进剂。上述固化促进剂没有特别限定，可列举出例如咪唑系固化促进剂、叔胺系固化促进剂等。尤其，从容易进行用于调整固化速度、固化物的物性等的反应体系的控制的观点出发，优选咪唑系固化促进剂。
上述咪唑系固化促进剂没有特别限定，可列举出例如FUJICURE 7000(T&K TOKA公司制、常温(25℃)下液状)、用氰乙基保护了咪唑的1位的1-氰乙基-2-苯基咪唑、用异氰脲酸保护了碱性的咪唑系固化促进剂(商品名“2MA-OK”、四国化成工业公司制、常温(25℃)下固体)、2MZ、2MZ-P、2PZ、2PZ-PW、2P4MZ、C11Z-CNS、2PZ-CNS、2PZCNS-PW、2MZ-A、2MZA-PW、C11Z-A、2E4MZ-A、2MAOK-PW、2PZ-OK、2MZ-OK、2PHZ、2PHZ-PW、2P4MHZ、2P4MHZ-PW、2E4MZ·BIS、VT、VT-OK、MAVT、MAVT-OK(以上，四国化成工业公司制)等。这些咪唑系固化促进剂可以单独使用，也可以并用2种以上。
上述固化促进剂的含量没有特别限定，相对于热固化剂100重量份的优选下限为2重量份、优选上限为50重量份。若含量不足2重量份，则有时为了半导体接合用粘接膜的热固化而需要高温下长时间的加热。若含量超过50重量份，则有时半导体接合用粘接膜的贮藏稳定性变得不充分、或者由于过量的固化促进剂挥发而成为空隙的原因。含量的更优选下限为3重量份、更优选上限为30重量份。
上述高分子量化合物没有特别限定，可列举出例如尿素树脂、三聚氰胺树脂、酚树脂、间苯二酚树脂、环氧树脂、丙烯酸树脂、聚酯树脂、聚酰胺树脂、聚苯并咪唑树脂、二芳基邻苯二甲酸酯树脂、二甲苯树脂、烷基-苯树脂、环氧丙烯酸酯树脂、硅树脂、聚氨酯树脂等公知的高分子量化合物。尤其，优选具有环氧基的高分子量化合物。
通过添加上述具有环氧基的高分子量化合物，半导体接合用粘接膜的固化物表现出优异的挠性。即，半导体接合用粘接膜的固化物兼具来自作为上述热固化性树脂的环氧树脂的优异的机械强度、耐热性及耐湿性、与来自上述具有环氧基的高分子量化合物的优异的挠性，因而耐冷热循环性、耐再流焊性、尺寸稳定性等优异，表现出高接合可靠性及高导通可靠性。
上述具有环氧基的高分子量化合物只要是末端和/或侧链(pendant位)具有环氧基的高分子量化合物，就没有特别限定，可列举出例如含环氧基的丙烯酸橡胶、含环氧基的丁二烯橡胶、双酚型高分子量环氧树脂、含环氧基的苯氧基树脂、含环氧基的丙烯酸树脂、含环氧基的聚氨酯树脂、含环氧基的聚酯树脂等。尤其，从可以获得含有大量环氧基的高分子量化合物，且固化物的机械强度及耐热性更优异的方面出发，优选含环氧基的丙烯酸树脂。这些具有环氧基的高分子量化合物可以单独使用，也可以并用2种以上。
作为上述高分子量化合物，在使用上述具有环氧基的高分子量化合物、特别是使用含环氧基的丙烯酸树脂的情况下，上述具有环氧基的高分子量化合物的重均分子量的优选下限为1万、优选上限为100万。若重均分子量不足1万，则有时半导体接合用粘接膜的制膜性变得不充分，或者半导体接合用粘接膜的固化物的挠性并未充分提高。若重均分子量超过100万，则高分子量化合物在溶剂中的溶解性降低而存在处置性降低的情况。
作为上述高分子量化合物，在使用上述具有环氧基的高分子量化合物、特别是使用含环氧基的丙烯酸树脂的情况下，上述具有环氧基的高分子量化合物的环氧当量的优选下限为200、优选上限为1000。若环氧当量不足200，则有时半导体接合用粘接膜的固化物的挠性并未充分提高。若环氧当量超过1000，则有时半导体接合用粘接膜的固化物的机械强度或耐热性变得不充分。
本发明的半导体接合用粘接膜中的上述高分子量化合物的含量没有特别限定，本发明的半导体接合用粘接膜中的优选下限为3重量％、优选上限为30重量％。若含量不足3重量％，则有时无法获得对于热应变的充分的可靠性。若含量超过30重量％，则有时半导体接合用粘接膜的耐热性降低。
本发明的半导体接合用粘接膜还可以进一步含有无机填料。在含有无机填料的情况下，优选含有20～60重量％用硅烷偶联剂进行了表面处理的无机填料。若含量超过60重量％，则有时半导体接合用粘接膜的制膜性变得不充分、或者与切割刀的转速相当的频率下的贮藏弹性模量变高、或者切割时变得容易剥离。本发明的半导体接合用粘接膜中的上述无机填料的含量的下限没有特别限定，但从确保半导体接合用粘接膜的固化物的强度及接合可靠性的观点出发，优选下限为20重量％。
上述无机填料没有特别限定，可列举出例如二氧化硅、氧化铝、氮化铝、氮化硼、氮化硅、碳化硅、氧化镁、氧化锌等。尤其，从流动性优异出发，优选为利用球状二氧化硅，更优选为甲基硅烷偶联剂、苯基硅烷偶联剂、乙烯基硅烷偶联剂、甲基丙烯酰基硅烷偶联剂等进行了表面处理的球状二氧化硅。尤其特别是，从控制表面自由能γ中的分散成分(γsd)的观点出发，优选利用苯基硅烷偶联剂进行了表面处理的球状二氧化硅。通过使用进行了表面处理的球状二氧化硅，能够提高半导体接合用粘接膜的制膜性，同时能够将贮藏弹性模量与表面自由能调整到规定范围。
上述无机填料的平均粒径没有特别限定，但从半导体接合用粘接膜的透明性、流动性、接合可靠性等观点出发，优选0.01～1μm左右。
上述无机填料可以单独使用、也可以混合多种无机填料进行使用。
本发明的半导体接合用粘接膜可以根据需要进一步含有稀释剂、触变赋予剂、溶剂、无机离子交换体、防渗出剂、咪唑硅烷偶联剂等粘接性赋予剂、密合性赋予剂、橡胶粒子等应力松弛剂等其他添加剂。
本发明的半导体接合用粘接膜的厚度没有特别限定，但优选下限为5μm、优选上限为60μm，更优选下限为10μm、更优选上限为50μm。
制造本发明的半导体接合用粘接膜的方法没有特别限定，可列举出例如以下方法等，即，在热固化性树脂、热固化剂及高分子量化合物中根据需要配合混合规定量的其他添加剂，将所得树脂组合物涂布到脱模膜上，使其干燥而制造膜。上述混合的方法没有特别限定，可列举出例如使用高速分散器(homodisper)、万能搅拌器、班伯里搅拌器、捏合机等的方法。
本发明的半导体接合用粘接膜为贴合于带铝配线图案的晶片的粘接膜，在贴合于晶片表面的状态下沿着划线(切割线)被切割。由此，获得本发明的贴合有半导体接合用粘接膜的半导体芯片。所得的半导体芯片被本发明的半导体接合用粘接膜而热压接于基板等。
将本发明的半导体接合用粘接膜贴合于上述带铝配线图案的晶片的方法没有特别限定，可列举出例如常压下的层压、真空层压等。在常压下的层压中存在卷入空气的情况，但是可以在贴合后，使用加压固化炉(例如PCO-083TA(NTT Advanced TechnologyCorporation制))等，在加压气氛气下进行加热，从而除去空隙。
切割的方法没有特别限定，可列举出例如以往公知的切割刀切割等。
发明效果
根据本发明，可以提供一种半导体接合用粘接膜，其在贴合于晶片表面的状态下沿着划线(切割线)进行切割时，在与晶片的界面、特别是在与在划线上存在铝配线图案的晶片的界面，不易产生剥离。
附图说明
图1为示意性地表示形成有划线的硅晶片表面的一个区域的俯视图。
图2为示意性地说明使用了带铝膜的晶片的切割评价的评价方法的俯视图。
具体实施方式
以下列举实施例对本发明进行更详细的说明，但本发明并不仅限定于这些实施例。
(实施例1)
使用表1所述的材料。按照表2所述的配合组成，将各材料添加到作为溶剂的甲乙酮(MEK)中，使用高速分散器进行搅拌混合，由此制造出粘接剂溶液。使用敷料器将所得的粘接剂溶液涂布到脱模PET膜上进行干燥，以使干燥后的厚度为20μm，由此制造粘接膜。直至使用时，用脱模PET膜(保护膜)保护所得的粘接剂层的表面。
使用动态粘弹性测定装置(IT计测控制公司制的DVA-200)，在-50～130℃的温度范围内进行阶段升温，在频率分散模式下进行贮藏弹性模量测定。假设切割时的水温，制作23℃下的总曲线，作为与切割刀的转速相当的频率，采用40000rpm/60＝667Hz，读取该频率下的贮藏弹性模量。
使用接触角计(KSV Instruments公司制的KSV CAM200)，测定水及二碘甲烷相对于粘接膜的贴合于带铝配线图案的晶片的面(固体表面)的接触角，由所得的接触角，使用几何学平均法，根据上述式(1)～(3)而计算出表面自由能γ、以及该表面自由能γ中的分散成分(γsd)及极性成分(γsp)。需要说明的是，按照水为2μL、二碘甲烷为3μL的方式滴加，测定滴加30秒后的接触角。
(实施例2～7、比较例1～2)
除了设为表2记载的配合组成以外，与实施例1同样地操作而获得粘接膜。
<评价>
对于实施例、比较例中获得的粘接膜，进行以下评价。结果示于表2。
(1)使用了带铝膜的晶片的切割评价
准备带铝膜的晶片(8英寸大小、厚度725μm)。铝膜被形成于晶片整面，且是在热氧化膜上形成有A1-Cu膜而得的。接着，使用真空层压机(Takatori公司制的ATM-812)，在80℃、真空度100Pa下将剪成50mm×50mm大小的粘接膜(厚度20μm)贴合于晶片表面。
图2表示示意性地说明使用了带铝膜的晶片的切割评价的评价方法的俯视图。使用切割刀(DISCO公司制的ZH05-SD4800N1-70)，在水温23℃、刀片转速40000rpm、输送速度20mm/sec下，如图2所示，以5mm间隔，沿着XY方向，从粘接膜的表面切割晶片1。此时晶片的切入深度为100μm。用显微镜观察25处的晶片的切入线的交点6，对于与切入线相接触的粘接膜的剥离的有无，以4分(实质上为零)、2分(有几处)、0分(产生多个)这3个水平进行评分，将总合得分设为分数(0～100pt)。如下所述地进行○×判定。
×：0～30pt
△：31～60pt
○：61～90pt
◎：91～100pt
(2)使用了带铝配线图案的晶片的切割评价
使用在划线上形成有铝配线图案的晶片(12英寸大小、厚度100μm)，进行了切割评价。使用真空层压机(Takatori公司制的ATM-812)，在80℃、真空度100Pa下将粘接膜贴合于晶片表面整体后，立即使用切割刀(DISCO公司制的ZH05-SD4800N1-70)，在水温23℃、刀片转速40000rpm、输送速度20mm/sec下，沿着划线将晶片全切(full cut)而进行切割。
目视观察粘接膜的剥离的有无，将存在剥离位置的情况设为×、将没有剥离位置的情况设为○，进行判定。
[表1]
[表2]
产业上的可利用性
根据本发明，可以提供一种半导体接合用粘接膜，其在贴合到晶片表面的状态下沿着划线(切割线)进行切割时，在与晶片的界面、特别是在与在划线上存在铝配线图案的晶片的界面，不易产生剥离。
符号说明
1、硅晶片
2、划线
3、半导体芯片
4、突起电极
5、金属配线图案
6、切入线的交点

Claims (1)

1.一种半导体接合用粘接膜，其特征在于，是贴合于带铝配线图案的晶片的半导体接合用粘接膜，所述带铝配线图案的晶片具有铝配线图案，所述铝配线图案在最外表面存在铝，其中，
(1)在23℃下与切割刀的转速相当的频率下的贮藏弹性模量为3.5GPa以上且7.5GPa以下，且
(2)使用2种以上表面自由能已知的测定试药所测得的、贴合于带铝配线图案的晶片的面的表面自由能γ中，分散成分以γsd表示为35mJ/m2以上。
CN201480056218.7A 2013-11-19 2014-11-18 半导体接合用粘接膜 Expired - Fee Related CN105637623B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-239080 2013-11-19
JP2013239080 2013-11-19
PCT/JP2014/080442 WO2015076236A1 (ja) 2013-11-19 2014-11-18 半導体接合用接着フィルム

Publications (2)

Publication Number Publication Date
CN105637623A CN105637623A (zh) 2016-06-01
CN105637623B true CN105637623B (zh) 2018-11-27

Family

ID=53179498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480056218.7A Expired - Fee Related CN105637623B (zh) 2013-11-19 2014-11-18 半导体接合用粘接膜

Country Status (5)

Country Link
JP (1) JP5799180B1 (zh)
KR (1) KR20160088291A (zh)
CN (1) CN105637623B (zh)
TW (1) TWI646165B (zh)
WO (1) WO2015076236A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6787900B2 (ja) * 2015-09-01 2020-11-18 リンテック株式会社 粘着シート
JP6265954B2 (ja) * 2015-09-16 2018-01-24 古河電気工業株式会社 半導体裏面用フィルム
KR102661574B1 (ko) * 2017-02-28 2024-04-26 린텍 가부시키가이샤 점착 시트
JP2020178013A (ja) * 2019-04-17 2020-10-29 日東電工株式会社 ダイシングダイボンドフィルム
JP7479243B2 (ja) 2020-08-14 2024-05-08 株式会社ディスコ チップの製造方法
JP7447179B2 (ja) 2022-03-29 2024-03-11 リンテック株式会社 ガスバリア性積層体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473425A (zh) * 2006-06-23 2009-07-01 日立化成工业株式会社 半导体装置的制造方法及粘结薄膜
CN101661909A (zh) * 2008-08-28 2010-03-03 日东电工株式会社 热固化型芯片接合薄膜
CN103026467A (zh) * 2011-06-24 2013-04-03 古河电气工业株式会社 晶片加工用带
CN103081068A (zh) * 2010-09-06 2013-05-01 日东电工株式会社 半导体装置用薄膜以及半导体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108131A1 (ja) * 2007-03-01 2008-09-12 Nitto Denko Corporation 熱硬化型ダイボンドフィルム
JP2009124096A (ja) * 2007-10-23 2009-06-04 Hitachi Chem Co Ltd 粘接着シート
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
JP5577640B2 (ja) 2009-07-24 2014-08-27 日立化成株式会社 半導体装置の製造方法
JP2012033637A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP2012177084A (ja) * 2011-01-31 2012-09-13 Dainippon Printing Co Ltd 耐熱仮着用の粘着剤組成物及び粘着テープ
JP2013209559A (ja) * 2012-03-30 2013-10-10 Furukawa Electric Co Ltd:The 紫外線硬化性半導体デバイス加工用粘着テープ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473425A (zh) * 2006-06-23 2009-07-01 日立化成工业株式会社 半导体装置的制造方法及粘结薄膜
CN101661909A (zh) * 2008-08-28 2010-03-03 日东电工株式会社 热固化型芯片接合薄膜
CN103081068A (zh) * 2010-09-06 2013-05-01 日东电工株式会社 半导体装置用薄膜以及半导体装置
CN103026467A (zh) * 2011-06-24 2013-04-03 古河电气工业株式会社 晶片加工用带

Also Published As

Publication number Publication date
TW201525099A (zh) 2015-07-01
JPWO2015076236A1 (ja) 2017-03-16
CN105637623A (zh) 2016-06-01
WO2015076236A1 (ja) 2015-05-28
JP5799180B1 (ja) 2015-10-21
KR20160088291A (ko) 2016-07-25
TWI646165B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN105637623B (zh) 半导体接合用粘接膜
KR20100134594A (ko) 변성 에폭시수지, 에폭시수지 조성물 및 경화물
JP5599561B2 (ja) 熱硬化性樹脂組成物、これを用いた光半導体素子搭載用基板及びその製造方法並びに光半導体装置
CN1875478A (zh) 溶剂改性树脂组合物及其制备方法
JP6155261B2 (ja) 半導体パッケージ樹脂組成物及びその使用方法
KR100563509B1 (ko) 에폭시 수지 조성물 및 이 에폭시 수지 조성물을 사용한 적층 필름 및 반도체 장치
JP2016004841A (ja) 金属箔張基板、回路基板および発熱体搭載基板
JP2014012856A (ja) 熱硬化性樹脂組成物、これを用いた光半導体素子搭載用基板及びその製造方法並びに光半導体装置
JP5312447B2 (ja) エポキシ樹脂組成物および成形物
JPWO2017038941A1 (ja) 樹脂組成物、硬化物、封止用フィルム及び封止構造体
KR20100002160A (ko) 접착제 조성물, 접착 필름 및 다이싱·다이 어태치 필름
JP6575321B2 (ja) 樹脂組成物、回路基板、発熱体搭載基板および回路基板の製造方法
WO2018225599A1 (ja) エポキシ樹脂組成物、電子部品実装構造体およびその製造方法
JP2000297199A (ja) エポキシ樹脂組成物並びにこのエポキシ樹脂組成物を用いた積層フィルム及び半導体装置
JP6286959B2 (ja) エポキシ樹脂組成物、電子部品装置及び電子部品装置の製造方法
KR20190133564A (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치
TW201410820A (zh) 先設置型半導體封裝用膜
JP2017193635A (ja) 熱硬化性樹脂組成物、樹脂封止基板、および電子装置
JP3672011B2 (ja) エポキシ樹脂組成物並びにこのエポキシ樹脂組成物を用いた積層フィルム及び半導体装置
JP2015054952A (ja) エポキシ樹脂組成物、電子部品装置及び電子部品装置の製造方法
TWI803608B (zh) 粒子狀密封用樹脂組成物、半導體裝置及其製造方法
JP6953971B2 (ja) 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP2021031523A (ja) 硬化性樹脂組成物およびその硬化物
CN110892525A (zh) 半导体装置
TWI723211B (zh) 熱硬化性樹脂組成物、樹脂密封基板及電子裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181127

Termination date: 20211118