JPWO2015076236A1 - 半導体接合用接着フィルム - Google Patents

半導体接合用接着フィルム Download PDF

Info

Publication number
JPWO2015076236A1
JPWO2015076236A1 JP2014557899A JP2014557899A JPWO2015076236A1 JP WO2015076236 A1 JPWO2015076236 A1 JP WO2015076236A1 JP 2014557899 A JP2014557899 A JP 2014557899A JP 2014557899 A JP2014557899 A JP 2014557899A JP WO2015076236 A1 JPWO2015076236 A1 JP WO2015076236A1
Authority
JP
Japan
Prior art keywords
adhesive film
wafer
resin
semiconductor bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014557899A
Other languages
English (en)
Other versions
JP5799180B1 (ja
Inventor
さやか 脇岡
さやか 脇岡
穣 末▲崎▼
穣 末▲崎▼
江南　俊夫
俊夫 江南
幸平 竹田
幸平 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2014557899A priority Critical patent/JP5799180B1/ja
Application granted granted Critical
Publication of JP5799180B1 publication Critical patent/JP5799180B1/ja
Publication of JPWO2015076236A1 publication Critical patent/JPWO2015076236A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本発明は、ウエハ表面に貼り合わせた状態でスクライブライン（ダイシングライン）に沿ってダイシングしたとき、ウエハとの界面、特にスクライブライン上にアルミ配線パターンが存在するウエハとの界面で剥離が生じにくい半導体接合用接着フィルムを提供することを目的とする。本発明は、アルミ配線パターン付きウエハに貼り合わせる半導体接合用接着フィルムであって、（１）ダイシングブレードの回転数に相当する周波数における貯蔵弾性率が７．５ＧＰａ以下であるか、及び／又は、（２）表面エネルギーが既知の測定試薬を２種類以上用いて測定した、アルミ配線パターン付きウエハに貼り合せる面の表面自由エネルギーγにおける分散成分（γｓｄ）が３０ｍＪ／ｍ２以上である半導体接合用接着フィルムである。

Description

本発明は、ウエハ表面に貼り合わせた状態でスクライブライン（ダイシングライン）に沿ってダイシングしたとき、ウエハとの界面、特にスクライブライン上にアルミ配線パターンが存在するウエハとの界面で剥離が生じにくい半導体接合用接着フィルムに関する。
近年、ますます進展する半導体装置の小型化、高集積化に対応するために、半田等からなる突起電極（バンプ）を有する半導体チップを用いたフリップチップ実装が注目されている。
フリップチップ実装においては、一般的に、半導体チップの突起電極と、他の半導体チップ又は基板の電極とを接合した後、アンダーフィルを注入して樹脂封止を行う方法が用いられている（例えば、特許文献１）。
しかしながら、近年、半導体チップの小型化が進行するとともに電極間のピッチもますます狭くなっており、また、これらに伴って半導体チップ同士又は半導体チップと基板との間のギャップが狭くなっていることから、アンダーフィルの注入時に空気が巻き込まれ、ボイドが発生しやすくなっている。
そこで、電極接合後にアンダーフィルを注入するのではなく、基板又は半導体チップに予め熱硬化型の接着フィルムを貼り付けておき、加熱により電極接合と接着フィルムの硬化とを同時に行う方法が用いられている（例えば、特許文献２）。
半導体チップに予め接着フィルムを貼り付けておく方法として、シリコンウエハ表面に接着フィルムを貼り合わせ、接着フィルムの表面からスクライブライン（ダイシングライン）に沿ってダイシングすることで、接着フィルムを貼り付けた半導体チップを得る方法が用いられている。図１に、スクライブラインが形成されたシリコンウエハ表面の一領域を模式的に示す上面図を示す。図１に示すように、シリコンウエハ１にはスクライブライン２が格子状に形成されており、スクライブライン２に沿ってダイシングすることで半導体チップ３が得られる。半導体チップ３には、複数の突起電極４が設けられている。
しかしながら、接着フィルムの表面からブレードタイシングを行う場合、接着フィルムとシリコンウエハとの界面で剥離が生じることがある。
特に、図１に示すように、スクライブライン２上にアクセサリと呼ばれアライメントマーク等として利用される金属配線パターン５が存在する場合、この部分で特に接着フィルム界面との剥離が生じやすく、剥離による接合信頼性の低下や、剥離した部分にダイシングのくずが混入する等の問題がある。
更に、金属配線パターン５の最表面にアルミニウムが存在する場合、アルミニウムは表面に酸化膜を形成しやすく酸化アルミニウムは密着力が弱いため、このようなアルミ配線パターンと接着フィルムとの界面で剥離が生じやすいことが問題である。
特開２０１０−２７８３３４号公報 特開２０１１−２９３９２号公報
本発明は、ウエハ表面に貼り合わせた状態でスクライブライン（ダイシングライン）に沿ってダイシングしたとき、ウエハとの界面、特にスクライブライン上にアルミ配線パターンが存在するウエハとの界面で剥離が生じにくい半導体接合用接着フィルムを提供することを目的とする。
本発明は、アルミ配線パターン付きウエハに貼り合わせる半導体接合用接着フィルムであって、（１）ダイシングブレードの回転数に相当する周波数における貯蔵弾性率が７．５ＧＰａ以下であるか、及び／又は、（２）表面エネルギーが既知の測定試薬を２種類以上用いて測定した、アルミ配線パターン付きウエハに貼り合せる面の表面自由エネルギーγにおける分散成分（γｓｄ）が３０ｍＪ／ｍ２以上である半導体接合用接着フィルムである。
以下、本発明を詳述する。
本発明者らは、アルミ配線パターン付きウエハに貼り合わせる半導体接合用接着フィルムの（１）ダイシングブレードの回転数に相当する周波数における貯蔵弾性率、及び／又は、（２）表面自由エネルギーγにおける分散成分（γｓｄ）を特定範囲に調整することにより、ウエハとの界面、特にスクライブライン上にアルミ配線パターンが存在するウエハとの界面での半導体接合用接着フィルムの剥離を抑制できることを見出し、本発明を完成させるに至った。
本発明の半導体接合用接着フィルムは、アルミ配線パターン付きウエハに貼り合わせるものである。
上記アルミ配線パターン付きウエハは特に限定されず、例えば、シリコン、ガリウム砒素等の半導体からなり、スクライブラインが格子状に形成されており、該スクライブライン上にアルミ配線パターンが存在するウエハ等が挙げられる。このようなウエハをスクライブラインに沿ってダイシングすることで、半導体チップが得られる。得られる半導体チップには、半田等からなる複数の突起電極が設けられていることが好ましい。
本発明の半導体接合用接着フィルムは、（１）ダイシングブレードの回転数に相当する周波数における貯蔵弾性率が７．５ＧＰａ以下であるか、及び／又は、（２）表面エネルギーが既知の測定試薬を２種類以上用いて測定した、アルミ配線パターン付きウエハに貼り合せる面の表面自由エネルギーγにおける分散成分（γｓｄ）が３０ｍＪ／ｍ２以上である。
上記（１）のダイシングブレードの回転数に相当する周波数における貯蔵弾性率、及び／又は、上記（２）の表面自由エネルギーγにおける分散成分（γｓｄ）を上記範囲に調整することにより、ウエハとの界面、特にスクライブライン上にアルミ配線パターンが存在するウエハとの界面での半導体接合用接着フィルムの剥離を抑制することができる。本発明の半導体接合用接着フィルムは、上記（１）及び上記（２）の両方を満たしていたのでもよいし、いずれか一方のみを満たしていたのでもよい。
上記（１）のダイシングブレードの回転数に相当する周波数における貯蔵弾性率が７．５ＧＰａを超えると、ウエハとの界面、特にスクライブライン上にアルミ配線パターンが存在するウエハとの界面で半導体接合用接着フィルムが剥離しやすくなる。上記貯蔵弾性率は７．４ＧＰａ以下が好ましく、７．３ＧＰａ以下がより好ましい。
上記貯蔵弾性率の下限は特に限定されないが、ウエハ表面に半導体接合用接着フィルムを貼り合わせた状態でダイシングしたり、その後、半導体接合用接着フィルムを貼り付けた半導体チップを基板等に熱圧着したりすることを考慮すると、好ましい下限は３．５ＧＰａ、より好ましい下限は４．０ＧＰａである。上記貯蔵弾性率が３．５ＧＰａ未満であると、ダイシング時の切削性が低下することがある。
上記（１）のダイシングブレードの回転数に相当する周波数における貯蔵弾性率は、動的粘弾性測定装置（例えば、アイティー計測制御社製のＤＶＡ−２００等）を用いて周波数分散測定を行い、ダイシング時の水温（例えば、５〜５０℃程度）におけるマスターカーブを作成し、マスターカーブ上で特定の周波数における貯蔵弾性率を読み取ることによって見積もることができる。
なお、一般的に、粘弾性測定においては、周波数と温度との間に一定の関係がある（温度−時間換算則）ため、例えば、温度の変化を周波数の変化に換算し、一定温度における粘弾性特性の周波数依存性を調べることができる。この方法により、実測不可能な広い周波数域での粘弾性特性を任意の温度における特性として予測することができる。
上記ダイシングブレードの回転数に相当する周波数とは、ウエハ表面に半導体接合用接着フィルムを貼り合わせた状態でブレードタイシングを行うときのダイシングブレードの一般的な回転数（単位ｒｐｍ）に相当する周波数（単位Ｈｚ）を意味し、一般的には１００００〜６００００ｒｐｍ（周波数換算で１６７〜１０００Ｈｚ）であり、好ましくは２００００〜５００００ｒｐｍ（周波数換算で３３３〜８３３Ｈｚ）である。
上記（２）の表面自由エネルギーγにおける分散成分（γｓｄ）が３０ｍＪ／ｍ２未満であると、ウエハとの界面、特にスクライブライン上にアルミ配線パターンが存在するウエハとの界面で半導体接合用接着フィルムが剥離しやすくなる。上記分散成分（γｓｄ）は３２ｍＪ／ｍ２以上が好ましく、３５ｍＪ／ｍ２以上がより好ましい。
上記分散成分（γｓｄ）の上限は特に限定されないが、ウエハ表面に半導体接合用接着フィルムを貼り合わせた状態でダイシングしたり、その後、半導体接合用接着フィルムを貼り付けた半導体チップを基板等に熱圧着したりすることを考慮すると、好ましい上限は５５ｍＪ／ｍ２、より好ましい上限は５０ｍＪ／ｍ２である。
また、表面自由エネルギーγにおける極性成分（γｓｐ）は特に限定されないが、好ましい下限が０．０１ｍＪ／ｍ２、好ましい上限が５ｍＪ／ｍ２である。上記極性成分（γｓｐ）が０．０１ｍＪ／ｍ２未満又は５ｍＪ／ｍ２を超えると、半導体接合用接着フィルムとアルミニウムとの極性差が大きくなり、ウエハとの界面、特にスクライブライン上にアルミ配線パターンが存在するウエハとの界面で半導体接合用接着フィルムが剥離しやすくなることがある。上記極性成分（γｓｐ）のより好ましい下限は０．０２ｍＪ／ｍ２、より好ましい上限は４ｍＪ／ｍ２である。
また、表面自由エネルギーγは、上記分散成分（γｓｄ）と上記極性成分（γｓｐ）との和によって求めることができる。上記表面自由エネルギーγは特に限定されないが、好ましい下限が３０ｍＪ／ｍ２、好ましい上限が５５ｍＪ／ｍ２である。上記表面自由エネルギーγが３０ｍＪ／ｍ２未満であると、ウエハとの界面、特にスクライブライン上にアルミ配線パターンが存在するウエハとの界面で半導体接合用接着フィルムが剥離しやすくなることがある。上記表面自由エネルギーγのより好ましい下限は３５ｍＪ／ｍ２、より好ましい上限は５０ｍＪ／ｍ２である。
上記表面自由エネルギーγ、並びに、その表面自由エネルギーγにおける分散成分（γｓｄ）及び極性成分（γｓｐ）は、接触角計を用いて、半導体接合用接着フィルムのアルミ配線パターン付きウエハに貼り合せる面（固体表面）に対する２種類以上の測定試薬の接触角を測定し、得られた接触角から、幾何学平均法を使って算出する。
上記２種類以上の測定試薬は、表面エネルギーが既知のものであれば特に限定されず、例えば、水、ジヨードメタン、ブロモナフタレン、エチレングリコール等が挙げられる。例えば、水とジヨードエタンとを測定試薬として用いた場合、表面自由エネルギー、並びに、その表面自由エネルギーγにおける分散成分（γｓｄ）及び極性成分（γｓｐ）は、下記式（１）〜（３）に基づき算出することができる。
γ＝γｓｄ＋γｓｐ 式（１）
７２．８（１＋ｃｏｓθＨ）＝
２（２１．８×γｓｄ）１／２＋２（５１．０×γｓｐ）１／２ 式（２）
５０．８（１＋ｃｏｓθＩ）＝
２（４８．５×γｓｄ）１／２＋２（２．３×γｓｐ）１／２ 式（３）
θＨ：固体表面に対する水の接触角
θＩ：固体表面に対するジヨードメタンの接触角
上記（１）のダイシングブレードの回転数に相当する周波数における貯蔵弾性率、及び／又は、上記（２）の表面自由エネルギーγにおける分散成分（γｓｄ）を上記範囲に調整するためには、本発明の半導体接合用接着フィルムは、熱硬化性樹脂、熱硬化剤及び高分子量化合物を含有することが好ましく、必要に応じて無機フィラーや添加剤等を含有してもよい。なかでも、常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量が５〜１５重量％であることや、シランカップリング剤で表面処理された無機フィラーを２０〜６０重量％含有することが好ましい。
なお、常温（２５℃）で液状の成分は、熱硬化性樹脂であっても、熱硬化剤であっても、高分子量化合物であってもよく、これら以外の成分（例えば、希釈剤、カップリング剤、密着性付与剤等の添加剤等）であってもよい。
上記熱硬化性樹脂は特に限定されず、例えば、付加重合、重縮合、重付加、付加縮合、開環重合等の反応により硬化する化合物が挙げられる。上記熱硬化性樹脂として、具体的には例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等が挙げられる。なかでも、半導体接合用接着フィルムの硬化物の強度及び接合信頼性を確保する観点から、エポキシ樹脂、アクリル樹脂が好ましい。
上記エポキシ樹脂は特に限定されず、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、ＮＢＲ変性エポキシ樹脂、ＣＴＢＮ変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。これらのエポキシ樹脂は、単独で用いてもよく、２種以上を併用してもよい。
上記エポキシ樹脂は、常温で液状のエポキシ樹脂であっても、常温で固体のエポキシ樹脂であってもよく、これらを適宜組み合わせて用いてもよい。
上記常温で液状のエポキシ樹脂のうち、市販品として、例えば、ＥＰＩＣＬＯＮ ８４０、８４０−Ｓ、８５０、８５０−Ｓ、ＥＸＡ−８５０ＣＲＰ（以上、ＤＩＣ社製）等のビスフェノールＡ型エポキシ樹脂、ＥＰＩＣＬＯＮ ８３０、８３０−Ｓ、ＥＸＡ−８３０ＣＲＰ（以上、ＤＩＣ社製）等のビスフェノールＦ型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−４０３２、ＨＰ−４０３２Ｄ（以上、ＤＩＣ社製）等のナフタレン型エポキシ樹脂、ＥＰＩＣＬＯＮ ＥＸＡ−７０１５（ＤＩＣ社製）、ＥＸ−２５２（ナガセケムテックス社製）等の水添ビスフェノールＡ型エポキシ樹脂、ＥＸ−２０１（ナガセケムテックス社製）等のレゾルシノール型エポキシ樹脂等が挙げられる。
上記常温で固体のエポキシ樹脂のうち、市販品として、例えば、ＥＰＩＣＬＯＮ ８６０、１０５５０、１０５５（以上、ＤＩＣ社製）等のビスフェノールＡ型エポキシ樹脂、ＥＰＩＣＬＯＮ ＥＸＡ−１５１４（ＤＩＣ社製）等のビスフェノールＳ型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−４７００、ＨＰ−４７１０、ＨＰ−４７７０（以上、ＤＩＣ社製）等のナフタレン型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−７２００シリーズ（ＤＩＣ社製）等のジシクロペンタジエン型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−５０００、ＥＸＡ−９９００（以上、ＤＩＣ社製）等のクレゾールノボラック型エポキシ樹脂等が挙げられる。
上記熱硬化剤は特に限定されず、従来公知の熱硬化剤を上記熱硬化性樹脂に合わせて適宜選択することができる。上記熱硬化性樹脂としてエポキシ樹脂を用いる場合、上記熱硬化剤として、例えば、酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤、ジシアンジアミド等の潜在性硬化剤、カチオン系触媒型硬化剤等が挙げられる。これらの熱硬化剤は、単独で用いてもよく、２種以上を併用してもよい。なかでも、硬化速度、硬化物の物性等に優れることから、酸無水物系硬化剤が好ましい。
上記酸無水物系硬化剤のうち、市販品として、例えば、ＹＨ−３０６、ＹＨ−３０７（以上、三菱化学社製、常温（２５℃）で液状）、ＹＨ−３０９（三菱化学社製、常温（２５℃）で固体）等が挙げられる。
上記熱硬化剤の含有量は特に限定されず、上記熱硬化性樹脂としてエポキシ樹脂を用い、エポキシ基と等量反応する熱硬化剤を用いる場合、上記熱硬化剤の含有量は、半導体接合用接着フィルム中に含まれるエポキシ基の総量に対する好ましい下限が６０当量、好ましい上限が１１０当量である。含有量が６０当量未満であると、半導体接合用接着フィルムを充分に硬化させることができないことがある。含有量が１１０当量を超えても、特に半導体接合用接着フィルムの硬化性には寄与せず、過剰な熱硬化剤が揮発することによってボイドの原因となることがある。含有量のより好ましい下限は７０当量、より好ましい上限は１００当量である。
本発明の半導体接合用接着フィルムは、硬化速度、硬化物の物性等を調整する目的で、更に、硬化促進剤を含有してもよい。
上記硬化促進剤は特に限定されず、例えば、イミダゾール系硬化促進剤、３級アミン系硬化促進剤等が挙げられる。なかでも、硬化速度、硬化物の物性等の調整をするための反応系の制御をしやすいことから、イミダゾール系硬化促進剤が好ましい。
上記イミダゾール系硬化促進剤は特に限定されず、例えば、フジキュアー７０００（Ｔ＆Ｋ ＴＯＫＡ社製、常温（２５℃）で液状）、イミダゾールの１位をシアノエチル基で保護した１−シアノエチル−２−フェニルイミダゾール、イソシアヌル酸で塩基性を保護したイミダゾール系硬化促進剤（商品名「２ＭＡ−ＯＫ」、四国化成工業社製、常温（２５℃）で固体）、２ＭＺ、２ＭＺ−Ｐ、２ＰＺ、２ＰＺ−ＰＷ、２Ｐ４ＭＺ、Ｃ１１Ｚ−ＣＮＳ、２ＰＺ−ＣＮＳ、２ＰＺＣＮＳ−ＰＷ、２ＭＺ−Ａ、２ＭＺＡ−ＰＷ、Ｃ１１Ｚ−Ａ、２Ｅ４ＭＺ−Ａ、２ＭＡＯＫ−ＰＷ、２ＰＺ−ＯＫ、２ＭＺ−ＯＫ、２ＰＨＺ、２ＰＨＺ−ＰＷ、２Ｐ４ＭＨＺ、２Ｐ４ＭＨＺ−ＰＷ、２Ｅ４ＭＺ・ＢＩＳ、ＶＴ、ＶＴ−ＯＫ、ＭＡＶＴ、ＭＡＶＴ−ＯＫ（以上、四国化成工業社製）等が挙げられる。これらのイミダゾール系硬化促進剤は、単独で用いてもよく、２種以上を併用してもよい。
上記硬化促進剤の含有量は特に限定されず、熱硬化剤１００重量部に対する好ましい下限が２重量部、好ましい上限が５０重量部である。含有量が２重量部未満であると、半導体接合用接着フィルムの熱硬化のために高温で長時間の加熱を必要とすることがある。含有量が５０重量部を超えると、半導体接合用接着フィルムの貯蔵安定性が不充分となったり、過剰な硬化促進剤が揮発することによってボイドの原因となったりすることがある。含有量のより好ましい下限は３重量部、より好ましい上限は３０重量部である。
上記高分子量化合物は、特に限定されず、例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等の公知の高分子量化合物が挙げられる。なかでも、エポキシ基を有する高分子量化合物が好ましい。
上記エポキシ基を有する高分子量化合物を添加することで、半導体接合用接着フィルムの硬化物は、優れた可撓性を発現する。即ち、半導体接合用接着フィルムの硬化物は、上記熱硬化性樹脂としてのエポキシ樹脂に由来する優れた機械的強度、耐熱性及び耐湿性と、上記エポキシ基を有する高分子量化合物に由来する優れた可撓性とを兼備することとなるので、耐冷熱サイクル性、耐ハンダリフロー性、寸法安定性等に優れるものとなり、高い接合信頼性及び高い導通信頼性を発現することとなる。
上記エポキシ基を有する高分子量化合物は、末端及び／又は側鎖（ペンダント位）にエポキシ基を有する高分子量化合物であれば特に限定されず、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ樹脂、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。なかでも、エポキシ基を多く含む高分子量化合物を得ることができ、硬化物の機械的強度及び耐熱性がより優れたものとなることから、エポキシ基含有アクリル樹脂が好ましい。これらのエポキシ基を有する高分子量化合物は、単独で用いてもよく、２種以上を併用してもよい。
上記高分子量化合物として、上記エポキシ基を有する高分子量化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子量化合物の重量平均分子量の好ましい下限は１万、好ましい上限は１００万である。重量平均分子量が１万未満であると、半導体接合用接着フィルムの製膜性が不充分となったり、半導体接合用接着フィルムの硬化物の可撓性が充分に向上しなかったりすることがある。重量平均分子量が１００万を超えると、高分子量化合物は、溶媒への溶解性が低下して取扱い性が低下することがある。
上記高分子量化合物として、上記エポキシ基を有する高分子量化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子量化合物のエポキシ当量の好ましい下限が２００、好ましい上限が１０００である。エポキシ当量が２００未満であると、半導体接合用接着フィルムの硬化物の可撓性が充分に向上しないことがある。エポキシ当量が１０００を超えると、半導体接合用接着フィルムの硬化物の機械的強度又は耐熱性が不充分となることがある。
本発明の半導体接合用接着フィルムにおける上記高分子量化合物の含有量は特に限定されず、本発明の半導体接合用接着フィルムにおける好ましい下限は３重量％、好ましい上限は３０重量％である。含有量が３重量％未満であると、熱ひずみに対する充分な信頼性が得られないことがある。含有量が３０重量％を超えると、半導体接合用接着フィルムの耐熱性が低下することがある。
本発明の半導体接合用接着フィルムは、更に、無機フィラーを含有してもよい。無機フィラーを含有する場合は、シランカップリング剤で表面処理された無機フィラーを２０〜６０重量％含有することが好ましい。含有量が６０重量％を超えると、半導体接合用接着フィルムの製膜性が不充分となったり、ダイシングブレードの回転数に相当する周波数における貯蔵弾性率が高くなり、ダイシング時に剥離しやすくなったりすることがある。本発明の半導体接合用接着フィルムにおける上記無機フィラーの含有量の下限は特に限定されないが、半導体接合用接着フィルムの硬化物の強度及び接合信頼性を確保する観点から、好ましい下限は２０重量％である。
上記無機フィラーは特に限定されず、例えば、シリカ、アルミナ、窒化アルミニウム、窒化ホウ素、窒化珪素、炭化珪素、酸化マグネシウム、酸化亜鉛等が挙げられる。なかでも、流動性に優れることから球状シリカが好ましく、メチルシランカップリング剤、フェニルシランカップリング剤、ビニルシランカップリング剤、メタクリルシランカップリング剤等で表面処理された球状シリカがより好ましい。なかでも特に、表面自由エネルギーγにおける分散成分（γｓｄ）を制御する観点で、フェニルシランカップリング剤で表面処理された球状シリカが好ましい。表面処理された球状シリカを用いることで、半導体接合用接着フィルムの製膜性を高めることができるとともに、貯蔵弾性率と表面自由エネルギーとを所定の範囲に調整することができる。
上記無機フィラーの平均粒子径は特に限定されないが、半導体接合用接着フィルムの透明性、流動性、接合信頼性等の観点から、０．０１〜１μｍ程度が好ましい。
上記無機フィラーは単独で使用してもよいし、複数種の無機フィラーを混合して使用してもよい。
本発明の半導体接合用接着フィルムは、必要に応じて、更に、希釈剤、チキソトロピー付与剤、溶媒、無機イオン交換体、ブリード防止剤、イミダゾールシランカップリング剤等の接着性付与剤、密着性付与剤、ゴム粒子等の応力緩和剤等のその他の添加剤を含有してもよい。
本発明の半導体接合用接着フィルムの厚みは特に限定されないが、好ましい下限は５μｍ、好ましい上限は６０μｍであり、より好ましい下限は１０μｍ、より好ましい上限は５０μｍである。
本発明の半導体接合用接着フィルムを製造する方法は特に限定されず、例えば、熱硬化性樹脂、熱硬化剤及び高分子量化合物に、必要に応じてその他の添加剤を所定量配合して混合し、得られた樹脂組成物を離型フィルム上に塗工し、乾燥させてフィルムを製造する方法等が挙げられる。上記混合の方法は特に限定されず、例えば、ホモディスパー、万能ミキサー、バンバリーミキサー、ニーダー等を使用する方法が挙げられる。
本発明の半導体接合用接着フィルムは、アルミ配線パターン付きウエハに貼り合わせるものであり、ウエハ表面に貼り合わせた状態でスクライブライン（ダイシングライン）に沿ってダイシングされる。これにより、本発明の半導体接合用接着フィルムを貼り付けた半導体チップが得られる。得られた半導体チップは、本発明の半導体接合用接着フィルムにより基板等に熱圧着される。
上記アルミ配線パターン付きウエハに本発明の半導体接合用接着フィルムを貼り合わせる方法は特に限定されず、例えば、常圧下でのラミネート、真空ラミネート等が挙げられる。常圧下でのラミネートでは空気が巻き込まれる場合があるが、貼り合わせの後、加圧キュアオーブン（例えば、ＰＣＯ−０８３ＴＡ（ＮＴＴアトバンステクノロジ社製））等を用いて加圧雰囲気下で加熱して、ボイドを除去してもよい。
ダイシングの方法は特に限定されず、例えば、従来公知のブレードダイシング等が挙げられる。
本発明によれば、ウエハ表面に貼り合わせた状態でスクライブライン（ダイシングライン）に沿ってダイシングしたとき、ウエハとの界面、特にスクライブライン上にアルミ配線パターンが存在するウエハとの界面で剥離が生じにくい半導体接合用接着フィルムを提供することができる。
スクライブラインが形成されたシリコンウエハ表面の一領域を模式的に示す上面図である。 アルミ膜付きウエハを使ったダイシング評価の評価方法を模式的に説明する上面図である。
以下に実施例を掲げて本発明を更に詳しく説明するが、本発明はこれら実施例のみに限定されない。
（実施例１）
表１に記載の材料を用いた。表２に記載の配合組成に従って、各材料を溶媒としてのメチルエチルケトン（ＭＥＫ）に添加し、ホモディスパーを用いて攪拌混合することにより接着剤溶液を製造した。得られた接着剤溶液を、アプリケーターを用いて離型ＰＥＴフィルム上に乾燥後の厚みが２０μｍとなるように塗工し、乾燥することにより、接着フィルムを製造した。使用時まで、得られた接着剤層の表面を離型ＰＥＴフィルム（保護フィルム）で保護した。
動的粘弾性測定装置（アイティー計測制御社製のＤＶＡ−２００）を用いて、−５０〜１３０℃の温度範囲でステップ昇温を行い、周波数分散モードで貯蔵弾性率測定を行った。ダイシング時の水温を想定して２３℃におけるマスターカーブを作成し、ダイシングブレードの回転数に相当する周波数として４００００ｒｐｍ／６０＝６６７Ｈｚを採用し、この周波数における貯蔵弾性率を読み取った。
接触角計（ＫＳＶ Ｉｎｓｔｒｕｍｅｎｔｓ社製のＫＳＶ ＣＡＭ２００）を用いて、接着フィルムのアルミ配線パターン付きウエハに貼り合せる面（固体表面）に対する水及びジヨードメタンの接触角を測定し、得られた接触角から、幾何学平均法を使って上記式（１）〜（３）により表面自由エネルギーγ、並びに、その表面自由エネルギーγにおける分散成分（γｓｄ）及び極性成分（γｓｐ）算出した。なお、水は２μＬ、ジヨードメタンは３μＬ滴下し、滴下３０秒後における接触角を測定した。
（実施例２〜７、比較例１〜２）
表２に記載の配合組成としたこと以外は実施例１と同様にして、接着フィルムを得た。
＜評価＞
実施例、比較例で得られた接着フィルムについて以下の評価を行った。結果を表２に示した。
（１）アルミ膜付きウエハを使ったダイシング評価
アルミ膜付きウエハ（８インチサイズ、厚み７２５μｍ）を用意した。アルミ膜は、ウエハ全面に形成されており、熱酸化膜（１０００ű１０％）上にＡｌ−Ｃｕ膜（５０００ű１０％）が形成されたものであった。次いで、真空ラミネーター（タカトリ社製のＡＴＭ−８１２）を用いて８０℃、真空度１００Ｐａでウエハ表面に、５０ｍｍ×５０ｍｍサイズにカットした接着フィルム（厚み２０μｍ）を貼り合わせた。
図２に、アルミ膜付きウエハを使ったダイシング評価の評価方法を模式的に説明する上面図を示す。ダイシングブレード（ＤＩＳＣＯ社製のＺＨ０５−ＳＤ４８００Ｎ１−７０）を用いて、水温２３℃、ブレード回転数４００００ｒｐｍ、送り速度２０ｍｍ／ｓｅｃで、図２に示すように５ｍｍ間隔でＸＹ方向に接着フィルムの表面からウエハ１をダイシングした。このときのウエハの切り込み深さは１００μｍとした。ウエハの切り込みラインの交点６を２５箇所顕微鏡観察し、切り込みラインに接する接着フィルムの剥離の有無について４点（実質的にゼロ）、２点（数箇所あり）、０点（多数発生）の３水準で点数付けを行い、総合得点をポイント（０〜１００ｐｔ）とした。以下のとおり○×判定を行った。
×：０〜３０ｐｔ
△：３１〜６０ｐｔ
○：６１〜９０ｐｔ
◎：９１〜１００ｐｔ
（２）アルミ配線パターン付きウエハを使ったダイシング評価
スクライブライン上にアルミ配線パターンが形成されたウエハ（１２インチサイズ、厚み１００μｍ）を使って、ダイシング評価を行った。真空ラミネーター（タカトリ社製のＡＴＭ−８１２）を用いて８０℃、真空度１００Ｐａでウエハ表面全体に接着フィルムを貼り合わせたのち、ダイシングブレード（ＤＩＳＣＯ社製のＺＨ０５−ＳＤ４８００Ｎ１−７０）を用いて、水温２３℃、ブレード回転数４００００ｒｐｍ、送り速度２０ｍｍ／ｓｅｃで、スクライブラインに沿ってウエハをフルカットしてダイシングを行った。
接着フィルムの剥離の有無を目視にて観察し、剥離箇所のあったものを×、剥離箇所が無かったものを○として判定を行った。
Figure 2015076236
Figure 2015076236
本発明によれば、ウエハ表面に貼り合わせた状態でスクライブライン（ダイシングライン）に沿ってダイシングしたとき、ウエハとの界面、特にスクライブライン上にアルミ配線パターンが存在するウエハとの界面で剥離が生じにくい半導体接合用接着フィルムを提供することができる。
１ シリコンウエハ
２ スクライブライン
３ 半導体チップ
４ 突起電極
５ 金属配線パターン
６ 切り込みラインの交点
（実施例２、４、５、比較例１〜５）
表２に記載の配合組成としたこと以外は実施例１と同様にして、接着フィルムを得た。
Figure 2015076236

Claims (1)

  1. アルミ配線パターン付きウエハに貼り合わせる半導体接合用接着フィルムであって、
    （１）ダイシングブレードの回転数に相当する周波数における貯蔵弾性率が７．５ＧＰａ以下であるか、及び／又は、
    （２）表面エネルギーが既知の測定試薬を２種類以上用いて測定した、アルミ配線パターン付きウエハに貼り合せる面の表面自由エネルギーγにおける分散成分（γｓｄ）が３０ｍＪ／ｍ２以上である
    ことを特徴とする半導体接合用接着フィルム。
JP2014557899A 2013-11-19 2014-11-18 半導体接合用接着フィルム Expired - Fee Related JP5799180B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014557899A JP5799180B1 (ja) 2013-11-19 2014-11-18 半導体接合用接着フィルム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013239080 2013-11-19
JP2013239080 2013-11-19
JP2014557899A JP5799180B1 (ja) 2013-11-19 2014-11-18 半導体接合用接着フィルム
PCT/JP2014/080442 WO2015076236A1 (ja) 2013-11-19 2014-11-18 半導体接合用接着フィルム

Publications (2)

Publication Number Publication Date
JP5799180B1 JP5799180B1 (ja) 2015-10-21
JPWO2015076236A1 true JPWO2015076236A1 (ja) 2017-03-16

Family

ID=53179498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014557899A Expired - Fee Related JP5799180B1 (ja) 2013-11-19 2014-11-18 半導体接合用接着フィルム

Country Status (5)

Country Link
JP (1) JP5799180B1 (ja)
KR (1) KR20160088291A (ja)
CN (1) CN105637623B (ja)
TW (1) TWI646165B (ja)
WO (1) WO2015076236A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201723123A (zh) * 2015-09-01 2017-07-01 Lintec Corp 黏著薄片
JP6265954B2 (ja) * 2015-09-16 2018-01-24 古河電気工業株式会社 半導体裏面用フィルム
JP6220488B1 (ja) * 2017-02-28 2017-10-25 リンテック株式会社 粘着シート
JP2020178013A (ja) * 2019-04-17 2020-10-29 日東電工株式会社 ダイシングダイボンドフィルム
JP7479243B2 (ja) 2020-08-14 2024-05-08 株式会社ディスコ チップの製造方法
JP7447179B2 (ja) 2022-03-29 2024-03-11 リンテック株式会社 ガスバリア性積層体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148179B (zh) * 2006-06-23 2012-05-30 日立化成工业株式会社 粘结薄膜的使用方法
KR101140512B1 (ko) * 2007-03-01 2012-04-30 닛토덴코 가부시키가이샤 열경화형 다이본드 필름
JP2009124096A (ja) * 2007-10-23 2009-06-04 Hitachi Chem Co Ltd 粘接着シート
JP4939574B2 (ja) * 2008-08-28 2012-05-30 日東電工株式会社 熱硬化型ダイボンドフィルム
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
JP5577640B2 (ja) 2009-07-24 2014-08-27 日立化成株式会社 半導体装置の製造方法
JP2012033637A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP4991921B2 (ja) * 2010-09-06 2012-08-08 日東電工株式会社 半導体装置用フィルム、及び、半導体装置
JP2012177084A (ja) * 2011-01-31 2012-09-13 Dainippon Printing Co Ltd 耐熱仮着用の粘着剤組成物及び粘着テープ
JP4865926B1 (ja) * 2011-06-24 2012-02-01 古河電気工業株式会社 ウェハ加工用テープ
JP2013209559A (ja) * 2012-03-30 2013-10-10 Furukawa Electric Co Ltd:The 紫外線硬化性半導体デバイス加工用粘着テープ

Also Published As

Publication number Publication date
CN105637623A (zh) 2016-06-01
JP5799180B1 (ja) 2015-10-21
TW201525099A (zh) 2015-07-01
CN105637623B (zh) 2018-11-27
WO2015076236A1 (ja) 2015-05-28
KR20160088291A (ko) 2016-07-25
TWI646165B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
JP5799180B1 (ja) 半導体接合用接着フィルム
JP4922474B2 (ja) 半導体装置
KR102020084B1 (ko) 반도체 장치의 제조 방법 및 플립 칩 실장용 접착제
JP5860231B2 (ja) 電子部品用接着剤
TWI629335B (zh) Semiconductor adhesive
TWI704649B (zh) 半導體元件保護用材料及半導體裝置
JP2014091744A (ja) アンダーフィル組成物、半導体装置およびその製造方法
JP2005307037A (ja) フィルム状エポキシ樹脂組成物
JP6438340B2 (ja) 半導体接合用接着フィルム及び半導体装置の製造方法
JP2009256466A (ja) 電子部品用接着剤
JP2008004751A (ja) 半導体装置の製造方法
JP2011192818A (ja) 半導体チップ接合用接着フィルム
JP2016207898A (ja) 半導体接合用接着剤
JP5646021B2 (ja) 半導体パッケージ
JP5685030B2 (ja) 電子部品用接着剤
JPWO2015163080A1 (ja) 貫通電極付き半導体チップ用接着フィルム、及び、貫通電極付き半導体チップ用接着フィルムの製造方法
JP5914226B2 (ja) 半導体装置の製造方法及びフリップチップ実装用接着剤
JP5989397B2 (ja) 半導体装置の製造方法及び半導体接合用接着剤
JP2016096305A (ja) 半導体接合用接着剤及び半導体接合用接着フィルム
JP6460896B2 (ja) 半導体装置の製造方法
JP5592820B2 (ja) 半導体チップ実装体の製造方法、積層シート及び半導体チップ実装体
JP2009185132A (ja) 電子部品用接着剤及び電子部品用接着剤の製造方法
JP2014116503A (ja) 半導体装置の製造方法
JP2014068004A (ja) 半導体装置の製造方法
JP2014103313A (ja) 半導体接合用フィルム状接着剤及び半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150824

R151 Written notification of patent or utility model registration

Ref document number: 5799180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees