KR20160088291A - 반도체 접합용 접착 필름 - Google Patents

반도체 접합용 접착 필름 Download PDF

Info

Publication number
KR20160088291A
KR20160088291A KR1020167009767A KR20167009767A KR20160088291A KR 20160088291 A KR20160088291 A KR 20160088291A KR 1020167009767 A KR1020167009767 A KR 1020167009767A KR 20167009767 A KR20167009767 A KR 20167009767A KR 20160088291 A KR20160088291 A KR 20160088291A
Authority
KR
South Korea
Prior art keywords
adhesive film
wafer
resin
semiconductor bonding
dicing
Prior art date
Application number
KR1020167009767A
Other languages
English (en)
Inventor
사야카 와키오카
미노루 스에자키
도시오 에나미
고우헤이 다케다
Original Assignee
세키스이가가쿠 고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키스이가가쿠 고교가부시키가이샤 filed Critical 세키스이가가쿠 고교가부시키가이샤
Publication of KR20160088291A publication Critical patent/KR20160088291A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은, 웨이퍼 표면에 첩합한 상태로 스크라이브 라인 (다이싱 라인) 을 따라서 다이싱했을 때, 웨이퍼와의 계면, 특히 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼와의 계면에서 박리가 잘 발생하지 않는 반도체 접합용 접착 필름을 제공하는 것을 목적으로 한다. 본 발명은, 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 반도체 접합용 접착 필름으로서, (1) 다이싱 블레이드의 회전수에 상당하는 주파수에 있어서의 저장 탄성률이 7.5 ㎬ 이하이거나, 및/또는, (2) 표면 에너지를 미리 알고 있는 측정 시약을 2 종류 이상 사용하여 측정한, 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 면의 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 이 30 mJ/㎡ 이상인 반도체 접합용 접착 필름이다.

Description

반도체 접합용 접착 필름{ADHESIVE FILM FOR SEMICONDUCTOR BONDING}
본 발명은 웨이퍼 표면에 첩합 (貼合) 한 상태로 스크라이브 라인 (다이싱 라인) 을 따라서 다이싱했을 때, 웨이퍼와의 계면, 특히 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼와의 계면에서 박리가 잘 발생하지 않는 반도체 접합용 접착 필름에 관한 것이다.
최근 점점 더 진전되는 반도체 장치의 소형화, 고집적화에 대응하기 위해서, 땜납 등으로 이루어지는 돌기 전극 (범프) 을 갖는 반도체 칩을 사용한 플립 칩 실장이 주목받고 있다.
플립 칩 실장에 있어서는, 일반적으로 반도체 칩의 돌기 전극과 다른 반도체 칩 또는 기판의 전극을 접합한 후, 언더 필을 주입하여 수지 봉지를 실시하는 방법이 이용되고 있다 (예를 들어, 특허문헌 1).
그러나 최근 반도체 칩의 소형화가 진행되는 것과 함께 전극 간의 피치도 점점 더 좁아지고 있으며, 또한, 이들에 수반하여 반도체 칩끼리 또는 반도체 칩과 기판 사이의 갭이 좁아져 있는 것으로부터, 언더 필의 주입시에 공기가 딸려 들어가, 보이드가 발생하기 쉽게 되어 있다.
그래서, 전극 접합 후에 언더 필을 주입하는 것이 아니라, 기판 또는 반도체 칩에 미리 열 경화형의 접착 필름을 첩부 (貼付) 해 두고, 가열에 의해 전극 접합과 접착 필름의 경화를 동시에 실시하는 방법이 이용되고 있다 (예를 들어, 특허문헌 2).
반도체 칩에 미리 접착 필름을 첩부해 두는 방법으로서, 실리콘 웨이퍼 표면에 접착 필름을 첩합하고, 접착 필름의 표면에서부터 스크라이브 라인 (다이싱 라인) 을 따라서 다이싱함으로써, 접착 필름을 첩부한 반도체 칩을 얻는 방법이 이용되고 있다. 도 1 에, 스크라이브 라인이 형성된 실리콘 웨이퍼 표면의 일 영역을 모식적으로 나타내는 상면도를 나타낸다. 도 1 에 나타내는 바와 같이, 실리콘 웨이퍼 (1) 에는 스크라이브 라인 (2) 이 격자상으로 형성되어 있고, 스크라이브 라인 (2) 을 따라서 다이싱함으로써 반도체 칩 (3) 이 얻어진다. 반도체 칩 (3) 에는 복수의 돌기 전극 (4) 이 형성되어 있다.
그러나, 접착 필름의 표면에서부터 블레이드 다이싱을 실시하는 경우, 접착 필름과 실리콘 웨이퍼의 계면에서 박리가 발생하는 경우가 있다.
특히, 도 1 에 나타내는 바와 같이, 스크라이브 라인 (2) 상에 액세서리라고 불리고 얼라이먼트 마크 등으로서 이용되는 금속 배선 패턴 (5) 이 존재하는 경우, 이 부분에서 특히 접착 필름 계면과의 박리가 발생하기 쉬워, 박리에 의한 접합 신뢰성의 저하나, 박리된 부분에 다이싱의 부스러기가 혼입되는 등의 문제가 있다. 또한, 금속 배선 패턴 (5) 의 최표면에 알루미늄이 존재하는 경우, 알루미늄은 표면에 산화막을 형성하기 쉽고 산화알루미늄은 밀착력이 약하기 때문에, 이러한 알루미늄 배선 패턴과 접착 필름의 계면에서 박리가 발생하기 쉬운 것이 문제이다.
일본 공개특허공보 2010-278334호 일본 공개특허공보 2011-29392호
본 발명은, 웨이퍼 표면에 첩합한 상태로 스크라이브 라인 (다이싱 라인) 을 따라서 다이싱했을 때, 웨이퍼와의 계면, 특히 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼와의 계면에서 박리가 잘 발생하지 않는 반도체 접합용 접착 필름을 제공하는 것을 목적으로 한다.
본 발명은, 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 반도체 접합용 접착 필름으로서, (1) 다이싱 블레이드의 회전수에 상당하는 주파수에 있어서의 저장 탄성률이 7.5 ㎬ 이하이거나, 및/또는, (2) 표면 에너지를 미리 알고 있는 측정 시약을 2 종류 이상 사용하여 측정한, 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 면의 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 이 30 mJ/㎡ 이상인 반도체 접합용 접착 필름이다.
이하, 본 발명을 상세히 서술한다.
본 발명자들은, 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 반도체 접합용 접착 필름의 (1) 다이싱 블레이드의 회전수에 상당하는 주파수에 있어서의 저장 탄성률, 및/또는, (2) 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 을 특정 범위로 조정함으로써 웨이퍼와의 계면, 특히 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼와의 계면에서의 반도체 접합용 접착 필름의 박리를 억제할 수 있는 것을 알아내어, 본 발명을 완성시키기에 이르렀다.
본 발명의 반도체 접합용 접착 필름은, 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 것이다.
상기 알루미늄 배선 패턴이 형성된 웨이퍼는 특별히 한정되지 않고, 예를 들어, 실리콘, 갈륨비소 등의 반도체로 이루어지고, 스크라이브 라인이 격자상으로 형성되어 있으며, 그 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼 등을 들 수 있다. 이러한 웨이퍼를 스크라이브 라인을 따라서 다이싱함으로써 반도체 칩이 얻어진다. 얻어지는 반도체 칩에는, 땜납 등으로 이루어지는 복수의 돌기 전극이 형성되어 있는 것이 바람직하다.
본 발명의 반도체 접합용 접착 필름은, (1) 다이싱 블레이드의 회전수에 상당하는 주파수에 있어서의 저장 탄성률이 7.5 ㎬ 이하이거나, 및/또는, (2) 표면 에너지를 미리 알고 있는 측정 시약을 2 종류 이상 사용하여 측정한, 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 면의 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 이 30 mJ/㎡ 이상이다.
상기 (1) 의 다이싱 블레이드의 회전수에 상당하는 주파수에 있어서의 저장 탄성률, 및/또는, 상기 (2) 의 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 을 상기 범위로 조정함으로써 웨이퍼와의 계면, 특히 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼와의 계면에서의 반도체 접합용 접착 필름의 박리를 억제할 수 있다. 본 발명의 반도체 접합용 접착 필름은, 상기 (1) 및 상기 (2) 의 양방을 만족하고 있는 것이어도 되고, 어느 일방만을 만족하고 있는 것이어도 된다.
상기 (1) 의 다이싱 블레이드의 회전수에 상당하는 주파수에 있어서의 저장 탄성률이 7.5 ㎬ 를 초과하면, 웨이퍼와의 계면, 특히 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼와의 계면에서 반도체 접합용 접착 필름이 박리되기 쉬워진다. 상기 저장 탄성률은 7.4 ㎬ 이하가 바람직하고, 7.3 ㎬ 이하가 보다 바람직하다.
상기 저장 탄성률의 하한은 특별히 한정되지 않지만, 웨이퍼 표면에 반도체 접합용 접착 필름을 첩합한 상태로 다이싱하거나, 그 후, 반도체 접합용 접착 필름을 첩부한 반도체 칩을 기판 등에 열 압착하거나 하는 것을 고려하면, 바람직한 하한은 3.5 ㎬, 보다 바람직한 하한은 4.0 ㎬ 이다. 상기 저장 탄성률이 3.5 ㎬ 미만이면, 다이싱시의 절삭성이 저하되는 경우가 있다.
상기 (1) 의 다이싱 블레이드의 회전수에 상당하는 주파수에 있어서의 저장 탄성률은, 동적 점탄성 측정 장치 (예를 들어, 아이티 계측 제어사 제조의 DVA-200 등) 를 사용해서 주파수 분산 측정을 실시하여, 다이싱시의 수온 (예를 들어, 5 ∼ 50 ℃ 정도) 에 있어서의 마스터 커브를 작성하고, 마스터 커브 상에서 특정한 주파수에 있어서의 저장 탄성률을 판독함으로써 어림잡을 수 있다.
또 일반적으로 점탄성 측정에 있어서는, 주파수와 온도 사이에 일정한 관계가 있기 (온도-시간 환산칙) 때문에, 예를 들어, 온도의 변화를 주파수의 변화로 환산하여, 일정 온도에 있어서의 점탄성 특성의 주파수 의존성을 조사할 수 있다. 이 방법에 의해, 실측 불가능한 넓은 주파수역에서의 점탄성 특성을 임의의 온도에 있어서의 특성으로서 예측할 수 있다.
상기 다이싱 블레이드의 회전수에 상당하는 주파수란, 웨이퍼 표면에 반도체 접합용 접착 필름을 첩합한 상태로 블레이드 다이싱을 실시할 때의 다이싱 블레이드의 일반적인 회전수 (단위 rpm) 에 상당하는 주파수 (단위 Hz) 를 의미하고, 일반적으로는 10000 ∼ 60000 rpm (주파수 환산으로 167 ∼ 1000 Hz) 이고, 바람직하게는 20000 ∼ 50000 rpm (주파수 환산으로 333 ∼ 833 Hz) 이다.
상기 (2) 의 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 이 30 mJ/㎡ 미만이면, 웨이퍼와의 계면, 특히 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼와의 계면에서 반도체 접합용 접착 필름이 박리되기 쉬워진다. 상기 분산 성분 (γsd) 은 32 mJ/㎡ 이상이 바람직하고, 35 mJ/㎡ 이상이 보다 바람직하다.
상기 분산 성분 (γsd) 의 상한은 특별히 한정되지 않지만, 웨이퍼 표면에 반도체 접합용 접착 필름을 첩합한 상태로 다이싱하거나, 그 후, 반도체 접합용 접착 필름을 첩부한 반도체 칩을 기판 등에 열 압착하거나 하는 것을 고려하면, 바람직한 상한이 55 mJ/㎡, 보다 바람직한 상한이 50 mJ/㎡ 이다.
또한, 표면 자유 에너지 (γ) 에 있어서의 극성 성분 (γsp) 은 특별히 한정되지 않지만, 바람직한 하한이 0.01 mJ/㎡, 바람직한 상한이 5 mJ/㎡ 이다. 상기 극성 성분 (γsp) 이 0.01 mJ/㎡ 미만 또는 5 mJ/㎡ 를 초과하면 반도체 접합용 접착 필름과 알루미늄과의 극성차가 커져, 웨이퍼와의 계면, 특히 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼와의 계면에서 반도체 접합용 접착 필름이 박리되기 쉬워지는 경우가 있다. 상기 극성 성분 (γsp) 의 보다 바람직한 하한은 0.02 mJ/㎡, 보다 바람직한 상한은 4 mJ/㎡ 이다.
또한, 표면 자유 에너지 (γ) 는, 상기 분산 성분 (γsd) 과 상기 극성 성분 (γsp) 의 합에 의해서 구할 수 있다. 상기 표면 자유 에너지 (γ) 는 특별히 한정되지 않지만, 바람직한 하한이 30 mJ/㎡, 바람직한 상한이 55 mJ/㎡ 이다. 상기 표면 자유 에너지 (γ) 가 30 mJ/㎡ 미만이면, 웨이퍼와의 계면, 특히 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼와의 계면에서 반도체 접합용 접착 필름이 박리되기 쉬워지는 경우가 있다. 상기 표면 자유 에너지 (γ) 의 보다 바람직한 하한은 35 mJ/㎡, 보다 바람직한 상한은 50 mJ/㎡ 이다.
상기 표면 자유 에너지 (γ) 및 그 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 및 극성 성분 (γsp) 은, 접촉각계를 사용하여, 반도체 접합용 접착 필름의 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 면 (고체 표면) 에 대한 2 종류 이상의 측정 시약의 접촉각을 측정하고, 얻어진 접촉각으로부터 기하학 평균법을 사용해서 산출한다.
상기 2 종류 이상의 측정 시약은, 표면 에너지를 미리 알고 있는 것이면 특별히 한정되지 않고, 예를 들어, 물, 디요오드메탄, 브로모나프탈렌, 에틸렌글리콜 등을 들 수 있다. 예를 들어, 물과 디요오드메탄을 측정 시약으로서 사용한 경우, 표면 자유 에너지 및 그 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 및 극성 성분 (γsp) 은, 하기 식 (1) ∼ (3) 에 기초하여 산출할 수 있다.
γ = γsd＋γsp 식 (1)
72.8(1＋cosθH) = 2(21.8×γsd)1/2 ＋ 2(51.0×γsp)1/2 식 (2)
50.8(1＋cosθI) = 2(48.5×γsd)1/2 ＋ 2(2.3×γsp)1/2 식 (3)
θH : 고체 표면에 대한 물의 접촉각
θI : 고체 표면에 대한 디요오드메탄의 접촉각
상기 (1) 의 다이싱 블레이드의 회전수에 상당하는 주파수에 있어서의 저장 탄성률, 및/또는, 상기 (2) 의 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 을 상기 범위로 조정하기 위해서는, 본 발명의 반도체 접합용 접착 필름은 열 경화성 수지, 열 경화제 및 고분자량 화합물을 함유하는 것이 바람직하고, 필요에 따라서 무기 필러나 첨가제 등을 함유해도 된다. 그 중에서도, 상온 (25 ℃) 에서 액상의 성분과 유리 전이 온도 (Tg) 가 0 ℃ 이하의 고분자량 화합물을 합한 함유량이 5 ∼ 15 중량％ 인 것이나, 실란 커플링제로 표면 처리된 무기 필러를 20 ∼ 60 중량％ 함유하는 것이 바람직하다.
또, 상온 (25 ℃) 에서 액상의 성분은 열 경화성 수지이거나, 열 경화제이거나, 고분자량 화합물이어도 되고, 이들 이외의 성분 (예를 들어, 희석제, 커플링제, 밀착성 부여제 등의 첨가제 등) 이어도 된다.
상기 열 경화성 수지는 특별히 한정되지 않고, 예를 들어, 부가 중합, 중축합, 중부가, 부가 축합, 개환 중합 등의 반응에 의해 경화되는 화합물을 들 수 있다. 상기 열 경화성 수지로서, 구체적으로는 예를 들어, 우레아 수지, 멜라민 수지, 페놀 수지, 레조르시놀 수지, 에폭시 수지, 아크릴 수지, 폴리에스테르 수지, 폴리아미드 수지, 폴리벤즈이미다졸 수지, 디알릴프탈레이트 수지, 자일렌 수지, 알킬-벤젠 수지, 에폭시아크릴레이트 수지, 규소 수지, 우레탄 수지 등을 들 수 있다. 그 중에서도, 반도체 접합용 접착 필름의 경화물의 강도 및 접합 신뢰성을 확보하는 관점에서 에폭시 수지, 아크릴 수지가 바람직하다.
상기 에폭시 수지는 특별히 한정되지 않고, 예를 들어, 비스페놀 A 형, 비스페놀 F 형, 비스페놀 AD 형, 비스페놀 S 형 등의 비스페놀형 에폭시 수지, 페놀 노볼락형, 크레졸 노볼락형 등의 노볼락형 에폭시 수지, 레조르시놀형 에폭시 수지, 트리스페놀메탄트리글리시딜에테르 등의 방향족 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 폴리에테르 변성 에폭시 수지, NBR 변성 에폭시 수지, CTBN 변성 에폭시 수지, 및 이들의 수소 첨가화물 등을 들 수 있다. 이들 에폭시 수지는 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
상기 에폭시 수지는 상온에서 액상인 에폭시 수지여도 되고, 상온에서 고체인 에폭시 수지여도 되며, 이들을 적절히 조합하여 사용해도 된다.
상기 상온에서 액상인 에폭시 수지 중 시판품으로서, 예를 들어, EPICLON 840, 840-S, 850, 850-S, EXA-850CRP (이상, DIC 사 제조) 등의 비스페놀 A 형 에폭시 수지, EPICLON 830, 830-S, EXA-830CRP (이상, DIC 사 제조) 등의 비스페놀 F 형 에폭시 수지, EPICLON HP-4032, HP-4032D (이상, DIC 사 제조) 등의 나프탈렌형 에폭시 수지, EPICLON EXA-7015 (DIC 사 제조), EX-252 (나가세 켐텍스사 제조) 등의 수소 첨가 비스페놀 A 형 에폭시 수지, EX-201 (나가세 켐텍스사 제조) 등의 레조르시놀형 에폭시 수지 등을 들 수 있다.
상기 상온에서 고체인 에폭시 수지 중 시판품으로서, 예를 들어, EPICLON 860, 10550, 1055 (이상, DIC 사 제조) 등의 비스페놀 A 형 에폭시 수지, EPICLON EXA-1514 (DIC 사 제조) 등의 비스페놀 S 형 에폭시 수지, EPICLON HP-4700, HP-4710, HP-4770 (이상, DIC 사 제조) 등의 나프탈렌형 에폭시 수지, EPICLON HP-7200 시리즈 (DIC 사 제조) 등의 디시클로펜타디엔형 에폭시 수지, EPICLON HP-5000, EXA-9900 (이상, DIC 사 제조) 등의 크레졸 노볼락형 에폭시 수지 등을 들 수 있다.
상기 열 경화제는 특별히 한정되지 않고, 종래 공지된 열 경화제를 상기 열 경화성 수지에 맞추어 적절히 선택할 수 있다. 상기 열 경화성 수지로서 에폭시 수지를 사용하는 경우, 상기 열 경화제로서, 예를 들어 산 무수물계 경화제, 페놀계 경화제, 아민계 경화제, 디시안디아미드 등의 잠재성 경화제, 카티온계 촉매형 경화제 등을 들 수 있다. 이들 열 경화제는 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다. 그 중에서도, 경화 속도, 경화물의 물성 등이 우수한 점에서 산 무수물계 경화제가 바람직하다.
상기 산 무수물계 경화제 중 시판품으로서, 예를 들어, YH-306, YH-307 (이상 미츠비시 화학사 제조, 상온 (25 ℃) 에서 액상), YH-309 (미츠비시 화학사 제조, 상온 (25 ℃) 에서 고체) 등을 들 수 있다.
상기 열 경화제의 함유량은 특별히 한정되지 않고, 상기 열 경화성 수지로서 에폭시 수지를 사용하고, 에폭시기와 등량 반응하는 열 경화제를 사용하는 경우, 상기 열 경화제의 함유량은, 반도체 접합용 접착 필름 중에 함유되는 에폭시기의 총량에 대한 바람직한 하한이 60 당량, 바람직한 상한이 110 당량이다. 함유량이 60 당량 미만이면, 반도체 접합용 접착 필름을 충분히 경화시킬 수 없는 경우가 있다. 함유량이 110 당량을 초과해도, 특별히 반도체 접합용 접착 필름의 경화성에는 기여하지 않으며, 과잉의 열 경화제가 휘발됨으로써 보이드의 원인이 되는 경우가 있다. 함유량의 보다 바람직한 하한은 70 당량, 보다 바람직한 상한은 100 당량이다.
본 발명의 반도체 접합용 접착 필름은 경화 속도, 경화물의 물성 등을 조정할 목적에서, 추가로 경화 촉진제를 함유해도 된다.
상기 경화 촉진제는 특별히 한정되지 않고, 예를 들어, 이미다졸계 경화 촉진제, 3 급 아민계 경화 촉진제 등을 들 수 있다. 그 중에서도, 경화 속도, 경화물의 물성 등의 조정을 하기 위한 반응계의 제어를 하기 쉽다는 점에서, 이미다졸계 경화 촉진제가 바람직하다.
상기 이미다졸계 경화 촉진제는 특별히 한정되지 않고, 예를 들어, 후지 큐어 7000 (T&K TOKA 사 제조, 상온 (25 ℃) 에서 액상), 이미다졸의 1 위 (位) 를 시아노에틸기로 보호한 1-시아노에틸-2-페닐이미다졸, 이소시아누르산으로 염기성을 보호한 이미다졸계 경화 촉진제 (상품명 「2MA-OK」, 시코쿠 화성 공업사 제조, 상온 (25 ℃) 에서 고체), 2MZ, 2MZ-P, 2PZ, 2PZ-PW, 2P4MZ, C11Z-CNS, 2PZ-CNS, 2PZCNS-PW, 2MZ-A, 2MZA-PW, C11Z-A, 2E4MZ-A, 2MAOK-PW, 2PZ-OK, 2MZ-OK, 2PHZ, 2PHZ-PW, 2P4MHZ, 2P4MHZ-PW, 2E4MZㆍBIS, VT, VT-OK, MAVT, MAVT-OK (이상, 시코쿠 화성 공업사 제조) 등을 들 수 있다. 이들 이미다졸계 경화 촉진제는 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
상기 경화 촉진제의 함유량은 특별히 한정되지 않고, 열 경화제 100 중량부에 대한 바람직한 하한이 2 중량부, 바람직한 상한이 50 중량부이다. 함유량이 2 중량부 미만이면, 반도체 접합용 접착 필름의 열 경화를 위해 고온에서 장시간의 가열을 필요로 하는 경우가 있다. 함유량이 50 중량부를 초과하면, 반도체 접합용 접착 필름의 저장 안정성이 불충분해지거나, 과잉의 경화 촉진제가 휘발됨으로써 보이드의 원인이 되거나 하는 경우가 있다. 함유량의 보다 바람직한 하한은 3 중량부, 보다 바람직한 상한은 30 중량부이다.
상기 고분자량 화합물은 특별히 한정되지 않고, 예를 들어, 우레아 수지, 멜라민 수지, 페놀 수지, 레조르시놀 수지, 에폭시 수지, 아크릴 수지, 폴리에스테르 수지, 폴리아미드 수지, 폴리벤즈이미다졸 수지, 디알릴프탈레이트 수지, 자일렌 수지, 알킬-벤젠 수지, 에폭시아크릴레이트 수지, 규소 수지, 우레탄 수지 등의 공지된 고분자량 화합물을 들 수 있다. 그 중에서도, 에폭시기를 갖는 고분자량 화합물이 바람직하다.
상기 에폭시기를 갖는 고분자량 화합물을 첨가함으로써, 반도체 접합용 접착 필름의 경화물은 우수한 가요성을 발현한다. 즉, 반도체 접합용 접착 필름의 경화물은, 상기 열 경화성 수지로서의 에폭시 수지에서 유래하는 우수한 기계적 강도, 내열성 및 내습성과, 상기 에폭시기를 갖는 고분자량 화합물에서 유래하는 우수한 가요성을 겸비하는 것이 되기 때문에, 내(耐)냉열 사이클성, 내땜납 리플로성, 치수 안정성 등이 우수한 것이 되어, 높은 접합 신뢰성 및 높은 도통 신뢰성을 발현하게 된다.
상기 에폭시기를 갖는 고분자량 화합물은, 말단 및/또는 측사슬 (팬던트 위치) 에 에폭시기를 갖는 고분자량 화합물이면 특별히 한정되지 않고, 예를 들어, 에폭시기 함유 아크릴 고무, 에폭시기 함유 부타디엔 고무, 비스페놀형 고분자량 에폭시 수지, 에폭시기 함유 페녹시 수지, 에폭시기 함유 아크릴 수지, 에폭시기 함유 우레탄 수지, 에폭시기 함유 폴리에스테르 수지 등을 들 수 있다. 그 중에서도, 에폭시기를 많이 함유하는 고분자량 화합물을 얻을 수 있으며, 경화물의 기계적 강도 및 내열성이 보다 우수한 것이 되는 점에서, 에폭시기 함유 아크릴 수지가 바람직하다. 이들 에폭시기를 갖는 고분자량 화합물은 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
상기 고분자량 화합물로서 상기 에폭시기를 갖는 고분자량 화합물, 특히, 에폭시기 함유 아크릴 수지를 사용하는 경우, 상기 에폭시기를 갖는 고분자량 화합물의 중량 평균 분자량의 바람직한 하한은 1만, 바람직한 상한은 100만이다. 중량 평균 분자량이 1만 미만이면, 반도체 접합용 접착 필름의 제막성이 불충분해지거나, 반도체 접합용 접착 필름의 경화물의 가요성이 충분히 향상되지 않거나 하는 경우가 있다. 중량 평균 분자량이 100만을 초과하면, 고분자량 화합물은 용매에 대한 용해성이 저하되어 취급성이 저하되는 경우가 있다.
상기 고분자량 화합물로서 상기 에폭시기를 갖는 고분자량 화합물, 특히, 에폭시기 함유 아크릴 수지를 사용하는 경우, 상기 에폭시기를 갖는 고분자량 화합물의 에폭시 당량의 바람직한 하한이 200, 바람직한 상한이 1000 이다. 에폭시 당량이 200 미만이면, 반도체 접합용 접착 필름의 경화물의 가요성이 충분히 향상되지 않는 경우가 있다. 에폭시 당량이 1000 을 초과하면, 반도체 접합용 접착 필름의 경화물의 기계적 강도 또는 내열성이 불충분해지는 경우가 있다.
본 발명의 반도체 접합용 접착 필름에 있어서의 상기 고분자량 화합물의 함유량은 특별히 한정되지 않고, 본 발명의 반도체 접합용 접착 필름에 있어서의 바람직한 하한은 3 중량％, 바람직한 상한은 30 중량％ 이다. 함유량이 3 중량％ 미만이면, 열 변형에 대한 충분한 신뢰성이 얻어지지 않는 경우가 있다. 함유량이 30 중량％ 를 초과하면, 반도체 접합용 접착 필름의 내열성이 저하되는 경우가 있다.
본 발명의 반도체 접합용 접착 필름은, 추가로 무기 필러를 함유해도 된다. 무기 필러를 함유하는 경우에는, 실란 커플링제로 표면 처리된 무기 필러를 20 ∼ 60 중량％ 함유하는 것이 바람직하다. 함유량이 60 중량％ 를 초과하면, 반도체 접합용 접착 필름의 제막성이 불충분해지거나, 다이싱 블레이드의 회전수에 상당하는 주파수에 있어서의 저장 탄성률이 높아져, 다이싱시에 박리되기 쉬워지거나 하는 경우가 있다. 본 발명의 반도체 접합용 접착 필름에 있어서의 상기 무기 필러의 함유량의 하한은 특별히 한정되지 않지만, 반도체 접합용 접착 필름의 경화물의 강도 및 접합 신뢰성을 확보하는 관점에서, 바람직한 하한은 20 중량％ 이다.
상기 무기 필러는 특별히 한정되지 않고, 예를 들어, 실리카, 알루미나, 질화알루미늄, 질화붕소, 질화규소, 탄화규소, 산화마그네슘, 산화아연 등을 들 수 있다. 그 중에서도, 유동성이 우수한 점에서 구상 실리카가 바람직하고, 메틸 실란 커플링제, 페닐 실란 커플링제, 비닐 실란 커플링제, 메타크릴 실란 커플링제 등으로 표면 처리된 구상 실리카가 보다 바람직하다. 그 중에서도 특히, 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 을 제어하는 관점에서, 페닐 실란 커플링제로 표면 처리된 구상 실리카가 바람직하다. 표면 처리된 구상 실리카를 사용함으로써, 반도체 접합용 접착 필름의 제막성을 높일 수 있음과 함께, 저장 탄성률과 표면 자유 에너지를 소정 범위로 조정할 수 있다.
상기 무기 필러의 평균 입자경은 특별히 한정되지 않지만, 반도체 접합용 접착 필름의 투명성, 유동성, 접합 신뢰성 등의 관점에서 0.01 ∼ 1 ㎛ 정도가 바람직하다.
상기 무기 필러는 단독으로 사용해도 되고, 복수 종의 무기 필러를 혼합하여 사용해도 된다.
본 발명의 반도체 접합용 접착 필름은, 필요에 따라서 추가로 희석제, 틱소트로피 부여제, 용매, 무기 이온 교환체, 블리드 방지제, 이미다졸 실란 커플링제 등의 접착성 부여제, 밀착성 부여제, 고무 입자 등의 응력 완화제 등의 그 밖의 첨가제를 함유해도 된다.
본 발명의 반도체 접합용 접착 필름의 두께는 특별히 한정되지 않지만, 바람직한 하한은 5 ㎛, 바람직한 상한은 60 ㎛ 이고, 보다 바람직한 하한은 10 ㎛, 보다 바람직한 상한은 50 ㎛ 이다.
본 발명의 반도체 접합용 접착 필름을 제조하는 방법은 특별히 한정되지 않고, 예를 들어, 열 경화성 수지, 열 경화제 및 고분자량 화합물에, 필요에 따라서 그 밖의 첨가제를 소정량 배합하여 혼합하고, 얻어진 수지 조성물을 이형 필름 상에 도공하고, 건조시켜 필름을 제조하는 방법 등을 들 수 있다. 상기 혼합의 방법은 특별히 한정되지 않고, 예를 들어, 호모디스퍼, 만능 믹서, 밴버리 믹서, 니더 등을 사용하는 방법을 들 수 있다.
본 발명의 반도체 접합용 접착 필름은, 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 것으로, 웨이퍼 표면에 첩합한 상태로 스크라이브 라인 (다이싱 라인) 을 따라서 다이싱된다. 이로써, 본 발명의 반도체 접합용 접착 필름이 첩부된 반도체 칩이 얻어진다. 얻어진 반도체 칩은, 본 발명의 반도체 접합용 접착 필름에 의해 기판 등에 열 압착된다.
상기 알루미늄 배선 패턴이 형성된 웨이퍼에 본 발명의 반도체 접합용 접착 필름을 첩합하는 방법은 특별히 한정되지 않고, 예를 들어, 상압하에서의 라미네이트, 진공 라미네이트 등을 들 수 있다. 상압하에서의 라미네이트에서는 공기가 딸려 들어가는 경우가 있지만, 첩합 후, 가압 큐어 오븐 (예를 들어, PCO-083TA (NTT 어드밴스 테크놀로지사 제조)) 등을 사용해서 가압 분위기하에서 가열하여, 보이드를 제거해도 된다.
다이싱의 방법은 특별히 한정되지 않고, 예를 들어, 종래 공지된 블레이드 다이싱 등을 들 수 있다.
본 발명에 의하면, 웨이퍼 표면에 첩합한 상태로 스크라이브 라인 (다이싱 라인) 을 따라서 다이싱했을 때, 웨이퍼와의 계면, 특히 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼와의 계면에서 박리가 잘 발생하지 않는 반도체 접합용 접착 필름을 제공할 수 있다.
도 1 은 스크라이브 라인이 형성된 실리콘 웨이퍼 표면의 일 영역을 모식적으로 나타내는 상면도이다.
도 2 는 알루미늄막이 형성된 웨이퍼를 사용한 다이싱 평가의 평가 방법을 모식적으로 설명하는 상면도이다.
이하에 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명은 이들 실시예에만 한정되지 않는다.
(실시예 1)
표 1 에 기재된 재료를 사용하였다. 표 2 에 기재된 배합 조성에 따라서, 각 재료를 용매로서의 메틸에틸케톤 (MEK) 에 첨가하고, 호모디스퍼를 사용하여 교반 혼합함으로써 접착제 용액을 제조하였다. 얻어진 접착제 용액을 어플리케이터를 사용하여 이형 PET 필름 상에 건조 후의 두께가 20 ㎛ 가 되도록 도공하고, 건조시킴으로써, 접착 필름을 제조하였다. 사용시까지, 얻어진 접착제층의 표면을 이형 PET 필름 (보호 필름) 으로 보호하였다.
동적 점탄성 측정 장치 (아이티 계측 제어사 제조의 DVA-200) 를 사용하여 -50 ∼ 130 ℃ 의 온도 범위에서 스텝 승온을 실시하고, 주파수 분산 모드로 저장 탄성률 측정을 실시하였다. 다이싱시의 수온을 상정하여 23 ℃ 에 있어서의 마스터 커브를 작성하고, 다이싱 블레이드의 회전수에 상당하는 주파수로서 40000 rpm/60 = 667 Hz 를 채용하여, 이 주파수에 있어서의 저장 탄성률을 판독하였다.
접촉각계 (KSV Instruments 사 제조의 KSV CAM200) 를 사용하여 접착 필름의 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 면 (고체 표면) 에 대한 물 및 디요오드메탄의 접촉각을 측정하고, 얻어진 접촉각으로부터 기하학 평균법을 사용하여 상기 식 (1) ∼ (3) 에 의해 표면 자유 에너지 (γ), 및, 그 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 및 극성 성분 (γsp) 을 산출하였다. 또, 물은 2 ㎕, 디요오드메탄은 3 ㎕ 적하하고, 적하 30 초 후에 있어서의 접촉각을 측정하였다.
(실시예 2 ∼ 7, 비교예 1 ∼ 2)
표 2 에 기재된 배합 조성으로 한 것 이외에는 실시예 1 과 동일하게 하여, 접착 필름을 얻었다.
<평가>
실시예, 비교예에서 얻어진 접착 필름에 대해서 이하의 평가를 실시하였다. 결과를 표 2 에 나타내었다.
(1) 알루미늄막이 형성된 웨이퍼를 사용한 다이싱 평가
알루미늄막이 형성된 웨이퍼 (8 인치 사이즈, 두께 725 ㎛) 를 준비하였다. 알루미늄막은 웨이퍼 전체면에 형성되어 있고, 열 산화막 (1000 ű10 ％) 상에 Al-Cu 막 (5000 ű10 ％) 이 형성된 것이었다. 이어서, 진공 라미네이터 (다카토리사 제조의 ATM-812) 를 사용하여 80 ℃, 진공도 100 ㎩ 에서 웨이퍼 표면에 50 ㎜ × 50 ㎜ 사이즈로 커트한 접착 필름 (두께 20 ㎛) 을 첩합하였다.
도 2 에, 알루미늄막이 형성된 웨이퍼를 사용한 다이싱 평가의 평가 방법을 모식적으로 설명하는 상면도를 나타낸다. 다이싱 블레이드 (DISCO 사 제조의 ZH05-SD4800N1-70) 를 사용하여, 수온 23 ℃, 블레이드 회전수 40000 rpm, 이송 속도 20 ㎜/sec 로, 도 2 에 나타내는 바와 같이 5 ㎜ 간격으로 XY 방향으로 접착 필름의 표면에서부터 웨이퍼 (1) 를 다이싱하였다. 이 때의 웨이퍼의 절입 깊이는 100 ㎛ 로 하였다. 웨이퍼의 절입 라인의 교점 (6) 을 25 군데 현미경 관찰하여, 절입 라인에 접하는 접착 필름의 박리의 유무에 대해서 4 점 (실질적으로 제로), 2 점 (수 군데 있음), 0 점 (다수 발생) 의 3 수준으로 점수를 매겨, 종합 득점을 포인트 (0 ∼ 100 pt) 로 하였다. 다음과 같이 ○× 판정을 실시하였다.
× : 0 ∼ 30 pt
△ : 31 ∼ 60 pt
○ : 61 ∼ 90 pt
◎ : 91 ∼ 100 pt
(2) 알루미늄 배선 패턴이 형성된 웨이퍼를 사용한 다이싱 평가
스크라이브 라인 상에 알루미늄 배선 패턴이 형성된 웨이퍼 (12 인치 사이즈, 두께 100 ㎛) 를 사용하여 다이싱 평가를 실시하였다. 진공 라미네이터 (다카토리사 제조의 ATM-812) 를 사용하여 80 ℃, 진공도 100 ㎩ 에서 웨이퍼 표면 전체에 접착 필름을 첩합한 후, 다이싱 블레이드 (DISCO 사 제조의 ZH05-SD4800N1-70) 를 사용하여, 수온 23 ℃, 블레이드 회전수 40000 rpm, 이송 속도 20 ㎜/sec 로, 스크라이브 라인을 따라서 웨이퍼를 풀커트하여 다이싱을 실시하였다.
접착 필름의 박리의 유무를 육안으로 관찰하여, 박리 지점이 있었던 것을 ×, 박리 지점이 없었던 것을 ○ 로 하여 판정을 실시하였다.
Figure pct00001
Figure pct00002
산업상 이용가능성
본 발명에 의하면, 웨이퍼 표면에 첩합한 상태로 스크라이브 라인 (다이싱 라인) 을 따라서 다이싱했을 때, 웨이퍼와의 계면, 특히 스크라이브 라인 상에 알루미늄 배선 패턴이 존재하는 웨이퍼와의 계면에서 박리가 잘 발생하지 않는 반도체 접합용 접착 필름을 제공할 수 있다.
1 : 실리콘 웨이퍼
2 : 스크라이브 라인
3 : 반도체 칩
4 : 돌기 전극
5 : 금속 배선 패턴
6 : 절입 라인의 교점

Claims (1)

  1. 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 반도체 접합용 접착 필름으로서,
    (1) 다이싱 블레이드의 회전수에 상당하는 주파수에 있어서의 저장 탄성률이 7.5 ㎬ 이하이거나, 및/또는,
    (2) 표면 에너지를 미리 알고 있는 측정 시약을 2 종류 이상 사용하여 측정한, 알루미늄 배선 패턴이 형성된 웨이퍼에 첩합하는 면의 표면 자유 에너지 (γ) 에 있어서의 분산 성분 (γsd) 이 30 mJ/㎡ 이상인 것을 특징으로 하는 반도체 접합용 접착 필름.
KR1020167009767A 2013-11-19 2014-11-18 반도체 접합용 접착 필름 KR20160088291A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013239080 2013-11-19
JPJP-P-2013-239080 2013-11-19
PCT/JP2014/080442 WO2015076236A1 (ja) 2013-11-19 2014-11-18 半導体接合用接着フィルム

Publications (1)

Publication Number Publication Date
KR20160088291A true KR20160088291A (ko) 2016-07-25

Family

ID=53179498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167009767A KR20160088291A (ko) 2013-11-19 2014-11-18 반도체 접합용 접착 필름

Country Status (5)

Country Link
JP (1) JP5799180B1 (ko)
KR (1) KR20160088291A (ko)
CN (1) CN105637623B (ko)
TW (1) TWI646165B (ko)
WO (1) WO2015076236A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201723123A (zh) * 2015-09-01 2017-07-01 Lintec Corp 黏著薄片
JP6265954B2 (ja) * 2015-09-16 2018-01-24 古河電気工業株式会社 半導体裏面用フィルム
JP6220488B1 (ja) * 2017-02-28 2017-10-25 リンテック株式会社 粘着シート
JP2020178013A (ja) * 2019-04-17 2020-10-29 日東電工株式会社 ダイシングダイボンドフィルム
JP7479243B2 (ja) 2020-08-14 2024-05-08 株式会社ディスコ チップの製造方法
JP7447179B2 (ja) 2022-03-29 2024-03-11 リンテック株式会社 ガスバリア性積層体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
JP2011029392A (ja) 2009-07-24 2011-02-10 Hitachi Chem Co Ltd 接着剤組成物及びその製造方法、並びに、半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148179B (zh) * 2006-06-23 2012-05-30 日立化成工业株式会社 粘结薄膜的使用方法
KR101140512B1 (ko) * 2007-03-01 2012-04-30 닛토덴코 가부시키가이샤 열경화형 다이본드 필름
JP2009124096A (ja) * 2007-10-23 2009-06-04 Hitachi Chem Co Ltd 粘接着シート
JP4939574B2 (ja) * 2008-08-28 2012-05-30 日東電工株式会社 熱硬化型ダイボンドフィルム
JP2012033637A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP4991921B2 (ja) * 2010-09-06 2012-08-08 日東電工株式会社 半導体装置用フィルム、及び、半導体装置
JP2012177084A (ja) * 2011-01-31 2012-09-13 Dainippon Printing Co Ltd 耐熱仮着用の粘着剤組成物及び粘着テープ
JP4865926B1 (ja) * 2011-06-24 2012-02-01 古河電気工業株式会社 ウェハ加工用テープ
JP2013209559A (ja) * 2012-03-30 2013-10-10 Furukawa Electric Co Ltd:The 紫外線硬化性半導体デバイス加工用粘着テープ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
JP2011029392A (ja) 2009-07-24 2011-02-10 Hitachi Chem Co Ltd 接着剤組成物及びその製造方法、並びに、半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN105637623A (zh) 2016-06-01
JPWO2015076236A1 (ja) 2017-03-16
JP5799180B1 (ja) 2015-10-21
TW201525099A (zh) 2015-07-01
CN105637623B (zh) 2018-11-27
WO2015076236A1 (ja) 2015-05-28
TWI646165B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
TWI475087B (zh) Flip-chip bonding agent, flip-chip bonding tape, semiconductor wafer mounting method, and semiconductor device
KR20160088291A (ko) 반도체 접합용 접착 필름
US9562179B2 (en) Adhesive composition, adhesive sheet and production process for semiconductor device
KR101370245B1 (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
JP4922474B2 (ja) 半導体装置
KR20160060073A (ko) 반도체칩 밀봉용 열경화성 수지 시트 및 반도체 패키지의 제조 방법
KR20080088487A (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
KR101176957B1 (ko) 반도체 패키지 제작용 접착제 조성물 및 접착시트
KR20120130705A (ko) 실페닐렌 구조 및 실록산 구조를 갖는 중합체 및 이의 제조 방법, 접착제 조성물, 접착 시트 및 반도체 장치 보호용 재료, 및 반도체 장치
KR20110040733A (ko) 열경화형 다이 본드 필름
KR20150040784A (ko) 반도체 장치의 제조 방법 및 플립 칩 실장용 접착제
JP5788107B2 (ja) 半導体用接着剤
KR101752992B1 (ko) 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법
US8802776B2 (en) Epoxy resin composition, method for producing composite unit using the epoxy resin composition, and composite unit
JP5213313B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2008133330A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5754072B2 (ja) 粘接着剤組成物、回路部材接続用粘接着剤シート及び半導体装置の製造方法
JP2008004751A (ja) 半導体装置の製造方法
JP6460899B2 (ja) 半導体接合用接着剤
JP2011192818A (ja) 半導体チップ接合用接着フィルム
JP5646021B2 (ja) 半導体パッケージ
JP2007184484A (ja) 半導体装置の製造方法
JP2012057133A (ja) 電子部品用接着剤
JP6460896B2 (ja) 半導体装置の製造方法
JP5877858B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application