TWI646165B - Adhesive film for semiconductor bonding - Google Patents

Adhesive film for semiconductor bonding Download PDF

Info

Publication number
TWI646165B
TWI646165B TW103139986A TW103139986A TWI646165B TW I646165 B TWI646165 B TW I646165B TW 103139986 A TW103139986 A TW 103139986A TW 103139986 A TW103139986 A TW 103139986A TW I646165 B TWI646165 B TW I646165B
Authority
TW
Taiwan
Prior art keywords
wafer
bonding
film
semiconductor
resin
Prior art date
Application number
TW103139986A
Other languages
English (en)
Other versions
TW201525099A (zh
Inventor
脇岡紗香
末崎穣
江南俊夫
竹田幸平
Original Assignee
積水化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 積水化學工業股份有限公司 filed Critical 積水化學工業股份有限公司
Publication of TW201525099A publication Critical patent/TW201525099A/zh
Application granted granted Critical
Publication of TWI646165B publication Critical patent/TWI646165B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明之目的在於提供一種於以貼合於晶圓表面之狀態沿劃線(切割線)進行切割時，難以於與晶圓之界面、特別是與劃線上存在鋁配線圖案之晶圓之界面難以產生剝離之半導體接合用接著膜。本發明係一種半導體接合用接著膜，其係貼合於附有鋁配線圖案之晶圓者，且(1)在相當於切割刀片之轉數之頻率下之儲存彈性模數為7.5GPa以下，及/或(2)使用2種以上表面能為既知之測定試劑進行測定，所得到之貼合於附有鋁配線圖案之晶圓的面之表面自由能γ中之分散成分(γsd)為30mJ/m2以上。

Description

半導體接合用接著膜
本發明係關於一種於以貼合於晶圓表面之狀態沿劃線(切割線)進行切割時，難以於與晶圓之界面、特別是與劃線(scribe line)上存在鋁配線圖案之晶圓之界面難以產生剝離之半導體接合用接著膜。
近年來，為了應對逐漸發展之半導體裝置之小型化、高積體化，關注使用有具有由焊料等構成之突起電極(凸塊)之半導體晶片之倒裝晶片安裝。
於倒裝晶片安裝時，通常使用如下方法：於將半導體晶片之突起電極、與其他半導體晶片或基板之電極接合後，注入底膠(underfill)而進行樹脂密封(例如，專利文獻1)。
然而，近年來伴隨半導體晶片之小型化不斷發展，電極間之間距亦逐漸變窄，又，伴隨該等情形而半導體晶片彼此或半導體晶片與基板之間之間隙變窄，因此於注入底膠時夾帶空氣而變得易於產生空隙。因此，使用如下方法：於電極接合後，並非注入底膠而是預先於基板或半導體晶片貼附熱硬化型接著膜，藉由加熱而同時進行電極接合與接著膜之硬化(例如，專利文獻2)。
作為預先於半導體晶片貼附接著膜之方法，可使用如下方法：於矽晶圓表面貼合接著膜，自接著膜之表面沿劃線(切割線)進行切 割，藉此獲得貼附有接著膜之半導體晶片。於圖1中表示模式性地表示形成有劃線之矽晶圓表面之一區域之俯視圖。如圖1所示，於矽晶圓1上，劃線2形成為格子狀，藉由沿劃線2進行切割而獲得半導體晶片3。於半導體晶片3上，設置有多個突起電極4。
然而，於自接著膜之表面進行刀片切割之情形時，存在於接著膜與矽晶圓之界面產生剝離之情況。
特別是，如圖1所示，於在劃線2上存在稱為輔助件(accessory)且用作對準標記等之金屬配線圖案5之情形時，於該部分特別易於產生與接著膜界面之剝離，從而存在因剝離引起之接合可靠性之降低、或於剝離之部分混入切割之碎屑等問題。進而，於在金屬配線圖案5之最表面存在鋁之情形時，鋁易於在表面形成氧化膜，氧化鋁密接力較差，故存在易於在此種鋁配線圖案與接著膜之界面產生剝離之問題。
專利文獻1：日本特開2010-278334號公報
專利文獻2：日本特開2011-29392號公報
本發明之目的在於提供一種於以貼合於晶圓表面之狀態沿劃線(切割線)進行切割時，難以於與晶圓之界面、特別是與劃線上存在鋁配線圖案之晶圓之界面難以產生剝離之半導體接合用接著膜。
本發明係一種半導體接合用接著膜，其係貼合於附有鋁配線圖案之晶圓者，且(1)在相當於切割刀片之轉數之頻率下之儲存彈性模數為7.5GPa以下，及/或(2)使用2種以上表面能為既知之測定試劑進行測定，所得到之貼合於附有鋁配線圖案之晶圓的面之表面自由能γ中之分散成分(γsd)為30mJ/m2以上。
以下，對本發明進行詳述。
本發明者等人係發現如下情形而以至完成本發明：將貼合於附有鋁配線圖案之晶圓之半導體接合用接著膜之(1)在相當於切割刀片之轉數之頻率下之儲存彈性模數、及/或(2)表面自由能γ中之分散成分(γsd)調整為特定範圍，藉此可抑制半導體接合用接著膜於與晶圓之界面、特別是抑制與劃線上存在鋁配線圖案之晶圓之界面發生剝離。
本發明之半導體接合用接著膜係貼合於附有鋁配線圖案之晶圓者。
上述附有鋁配線圖案之晶圓並無特別限定，例如可列舉如下等晶圓：由矽、砷化鎵等半導體所構成，並劃線形成為格子狀，於該劃線上存在鋁配線圖案。藉由沿劃線對此種晶圓進行切割而可獲得半導體晶片。較佳為於獲得之半導體晶片設置有由焊料等構成之複數個突起電極。
本發明之半導體接合用接著膜中，(1)在相當於切割刀片之轉數之頻率下之儲存彈性模數為7.5GPa以下，及/或(2)使用2種以上表面能為既知之測定試劑進行測定，所得到之貼合於附有鋁配線圖案之晶圓的面之表面自由能γ中之分散成分(γsd)為30mJ/m2以上。
藉由將上述(1)之在相當於切割刀片之轉數之頻率下之儲存彈性模數、及/或上述(2)之表面自由能γ中之分散成分(γsd)調整為上述範圍，而可抑制半導體接合用接著膜於與晶圓之界面、特別是抑制與劃線上存在鋁配線圖案之晶圓之界面發生剝離。本發明之半導體接合用接著膜可滿足上述(1)及上述(2)之兩者，亦可僅滿足任一者。
若上述(1)之在相當於切割刀片之轉數之頻率下之儲存彈性模數超過7.5GPa，則半導體接合用接著膜變得易於在與晶圓之界面、特別是與劃線上存在鋁配線圖案之晶圓之界面發生剝離。上述儲存彈性模數較佳為7.4GPa以下，更佳為7.3GPa以下。
上述儲存彈性模數之下限並無特別限定，但若考慮以於晶圓表面貼合 有半導體接合用接著膜之狀態切割、或此後將貼附有半導體接合用接著膜之半導體晶片熱壓接至基板等之情形，則較佳之下限為3.5GPa，更佳之下限為4.0GPa。若上述儲存彈性模數未達3.5GPa，則存在切割時之切削性降低之情形。
上述(1)之在相當於切割刀片之轉數之頻率下之儲存彈性模數可藉由如下方式估測：使用動態黏彈性測定裝置(例如，IT計測控制公司製造之DVA-200等)進行頻率分散測定，製作切割時之水溫(例如，5~50℃左右)下之主曲線，於主曲線上讀取特定頻率下之儲存彈性模數。
再者，通常於測定黏彈性時，在頻率與溫度之間存在固定之關係(溫度-時間換算法則)，故例如可將溫度之變化換算成頻率之變化，調查固定溫度下之黏彈性特性之頻率依存性。根據該方法，可將無法實測之較廣之頻率區域內之黏彈性特性預測為任意溫度下之特性。
上述所謂相當於切割刀片之轉數之頻率，係指相當於以晶圓表面貼合有半導體接合用接著膜之狀態進行刀片切割時的切割刀片之通常之轉數(單位為rpm)的頻率(單位為Hz)，通常為10000~60000rpm(換算成頻率為167~1000Hz)，較佳為20000~50000rpm(換算成頻率為333~833Hz)。
若上述(2)之表面自由能γ中之分散成分(γsd)未達30mJ/m2，則半導體接合用接著膜變得易於在與晶圓之界面、特別是與劃線上存在鋁配線圖案之晶圓之界面發生剝離。上述分散成分(γsd)較佳為32mJ/m2以上，更佳為35mJ/m2以上。
上述分散成分(γsd)之上限並無特別限定，但若考慮以晶圓表面貼合有半導體接合用接著膜之狀態切割、或此後將貼附有半導體接合用接著膜之半導體晶片熱壓接至基板等之情形，則較佳之上限為55mJ/m2，更佳之上限為50mJ/m2。
又，表面自由能γ中之極性成分(γsp)並無特別限定，但較佳之下限為0.01mJ/m2，較佳之上限為5mJ/m2。若上述極性成分(γsp)未達0.01mJ/m2或超過5mJ/m2，則存在如下情形：半導體接合用接著膜與鋁之極性差變大，半導體接合用接著膜變得易於在與晶圓之界面、特別是與劃線上存在鋁配線圖案之晶圓之界面發生剝離。上述極性成分(γsp)之更佳之下限為0.02mJ/m2，更佳之上限為4mJ/m2。
又，表面自由能γ可藉由上述分散成分(γsd)與上述極性成分(γsp)之和而求出。上述表面自由能γ並無特別限定，但較佳之下限為30mJ/m2，較佳之上限為55mJ/m2。若上述表面自由能γ未達30mJ/m2，則存在半導體接合用接著膜變得易於在與晶圓之界面、特別是與劃線上存在鋁配線圖案之晶圓之界面發生剝離之情形。上述表面自由能γ之更佳之下限為35mJ/m2，更佳之上限為50mJ/m2。
上述表面自由能γ、以及該表面自由能γ中之分散成分(γsd)及極性成分(γsp)係使用接觸角計測定2種以上之測定試劑相對於半導體接合用接著膜之貼合於附有鋁配線圖案之晶圓的面(固體表面)之接觸角，根據所獲得之接觸角，使用幾何學平均法而算出。
上述2種以上之測定試劑只要表面能為既知，則並無特別限定，例如可列舉水、二碘甲烷、溴萘、乙二醇等。例如，於將水與二碘乙烷用作測定試劑之情形時，表面自由能、以及該表面自由能γ中之分散成分(γsd)及極性成分(γsp)可基於下述式(1)~(3)而算出。
γ=γsd+γsp 式(1)
72.8(1+cosθH)=2(21.8×γsd)1/2+2(51.0×γsp)1/2 式(2)
50.8(1+cosθI)=2(48.5×γsd)1/2+2(2.3×γsp)1/2 式(3)
θH=水相對於固體表面之接觸角
θI=二碘甲烷相對於固體表面之接觸角
為了將上述(1)之在相當於切割刀片之轉數之頻率下之儲存彈性模數、及/或上述(2)之表面自由能γ中之分散成分(γsd)調整為上述範圍，本發明之半導體接合用接著膜較佳為含有熱硬化性樹脂、熱硬化劑、及高分子量化合物，亦可視需要含有無機填料或添加劑等。其中，較佳為將常溫(25℃)下為液狀之成分與玻璃轉移溫度(Tg)為0℃以下之高分子量化合物相加所得之含量為5~15重量%、或含有20~60重量%之藉由矽烷偶合劑而進行過表面處理之無機填料。
再者，常溫(25℃)下為液狀之成分可為熱硬化性樹脂、熱硬化劑、高分子量化合物，亦可為除該等外之成分(例如，稀釋劑、偶合劑、密接性賦予劑等添加劑等)。
上述熱硬化性樹脂並無特別限定，例如可列舉藉由加成聚合、聚縮合、聚加成、加成縮合、開環聚合等反應而硬化之化合物。具體而言，作為上述熱硬化性樹脂，例如可列舉脲樹脂、三聚氰胺樹脂、酚樹脂、間苯二酚樹脂、環氧樹脂、丙烯酸樹脂、聚酯樹脂、聚醯胺樹脂、聚苯并咪唑樹脂、鄰苯二甲酸二烯丙酯樹脂、二甲苯樹脂、烷基-苯樹脂、環氧丙烯酸酯樹脂、矽樹脂、胺酯樹脂(urethane resin)等。其中，就確保半導體接合用接著膜之硬化物之強度及接合可靠性之觀點而言，較佳為環氧樹脂、丙烯酸樹脂。
上述環氧樹脂並無特別限定，例如可列舉：雙酚A型、雙酚F型、雙酚AD型、雙酚S型等雙酚型環氧樹脂、苯酚酚醛清漆型、甲酚酚醛清漆型等酚醛清漆型環氧樹脂、間苯二酚型環氧樹脂、三苯酚甲烷三環氧丙醚等芳香族環氧樹脂、萘型環氧樹脂、茀型環氧樹脂、二環戊二烯型環氧樹脂、聚醚改質環氧樹脂、NBR改質環氧樹脂、CTBN改質環氧 樹脂、及該等之氫化物等。該等環氧樹脂可單獨使用，亦可併用2種以上。
上述環氧樹脂可為常溫下為液狀之環氧樹脂、常溫下為固體之環氧樹脂，亦可將該等適當地組合使用。
上述常溫下為液狀之環氧樹脂中，作為市售品，例如可列舉：EPICLON 840、840-S、850、850-S、EXA-850CRP(以上為DIC公司製造)等雙酚A型環氧樹脂、EPICLON 830、830-S、EXA-830CRP(以上為DIC公司製造)等雙酚F型環氧樹脂、EPICLON HP-4032、HP-4032D(以上為DIC公司製造)等萘型環氧樹脂、EPICLON EXA-7015(DIC公司製造)、EX-252(長瀨化成公司製造)等氫化雙酚A型環氧樹脂、EX-201(長瀨化成公司製造)等間苯二酚型環氧樹脂等。
上述常溫下為固體之環氧樹脂中，作為市售品，例如可列舉：EPICLON 860、10550、1055(以上為DIC公司製造)等雙酚A型環氧樹脂、EPICLON EXA-1514(DIC公司製造)等雙酚S型環氧樹脂、EPICLON HP-4700、HP-4710、HP-4770(以上為DIC公司製造)等萘型環氧樹脂、EPICLON HP-7200系列(DIC公司製造)等二環戊二烯型環氧樹脂、EPICLON HP-5000、EXA-9900(以上為DIC公司製造)等甲酚酚醛清漆型環氧樹脂等。
上述熱硬化劑並無特別限定，可配合上述熱硬化性樹脂而適當選擇先前公知之熱硬化劑。於使用環氧樹脂作為上述熱硬化性樹脂之情形時，作為上述熱硬化劑，例如可列舉酸酐系硬化劑、酚系硬化劑、胺系硬化劑、雙氰胺等潛伏性硬化劑、陽離子系觸媒型硬化劑等。該等熱硬化劑可單獨使用，亦可併用2種以上。其中，就硬化速度、硬化物之物性等優異之方面而言，較佳為酸酐系硬化劑。
上述酸酐系硬化劑中，作為市售品，例如可列舉YH-306、YH-307(以上為三菱化學公司製造，常溫(25℃)下為液狀)、YH-309(三菱化學公司製造，常溫(25℃)下為固體)等。
上述熱硬化劑之含量並無特別限定，於使用環氧樹脂作為上述熱硬化性樹脂，且使用與環氧基進行等量反應之熱硬化劑之情形時，上述熱硬化劑之含量相對於半導體接合用接著膜中所含之環氧基之總量的較佳下限為60當量，較佳上限為110當量。若含量未達60當量，則存在無法使半導體接合用接著膜充分硬化之情形。即便含量超過110當量，亦不會特別有助於半導體接合用接著膜之硬化性，存在因過多之熱硬化劑揮發而成為空隙之原因之情況。含量之更佳之下限為70當量，更佳之上限為100當量。
本發明之半導體接合用接著膜亦能夠以調整硬化速度、硬化物之物性等為目的而進而含有硬化促進劑。
上述硬化促進劑並無特別限定，例如可列舉咪唑系硬化促進劑、三級胺系硬化促進劑等。其中，就易於實現用以調整硬化速度、硬化物之物性等的反應系統之控制之方面而言，較佳為咪唑系硬化促進劑。
上述咪唑系硬化促進劑並無特別限定，例如可列舉Fujicure 7000(T&K TOKA公司製造，常溫(25℃)下為液狀)、以氰乙基保護咪唑之1位之1-氰乙基-2-苯基咪唑、以異三聚氰酸保護鹼性之咪唑系硬化促進劑(商品名「2MA-OK」、四國化成工業公司製造、常溫(25℃)下為固體)、2MZ、2MZ-P、2PZ、2PZ-PW、2P4MZ、C11Z-CNS、2PZ-CNS、2PZCNS-PW、2MZ-A、2MZA-PW、C11Z-A、2E4MZ-A、2MAOK-PW、2PZ-OK、2MZ-OK、2PHZ、2PHZ-PW、2P4MHZ、2P4MHZ-PW、2E4MZ-BIS、VT、VT-OK、MAVT、MAVT-OK(以上為四國化成工業公司製造)等。該等咪唑系硬化促進劑可單獨使用，亦可併用2種以上。
上述硬化促進劑之含量並無特別限定，相對於100重量份之熱硬化劑之較佳下限為2重量份，較佳上限為50重量份。若含量未達2重量份，則存在為了半導體接合用接著膜之熱硬化而需要於高溫長時間加熱 之情形。若含量超過50重量份，則存在半導體接合用接著膜之儲存穩定性變得不充分、或因過多之硬化促進劑揮發而成為空隙之原因之情形。含量之更佳下限為3重量份，更佳上限為30重量份。
上述高分子量化合物並無特別限定，例如可列舉：脲樹脂、三聚氰胺樹脂、酚樹脂、間苯二酚樹脂、環氧樹脂、丙烯酸樹脂、聚酯樹脂、聚醯胺樹脂、聚苯并咪唑樹脂、鄰苯二甲酸二烯丙酯樹脂、二甲苯樹脂、烷基-苯樹脂、環氧丙烯酸酯樹脂、矽樹脂、胺酯樹脂等公知之高分子量化合物。其中，較佳為具有環氧基之高分子量化合物。
藉由添加上述具有環氧基之高分子量化合物，可使半導體接合用接著膜之硬化物表現優異之可撓性。即，半導體接合用接著膜之硬化物兼具源自作為上述熱硬化性樹脂之環氧樹脂之優異機械強度、耐熱性及耐濕性、與源自上述具有環氧基之高分子量化合物之優異可撓性，因此成為耐冷熱循環性、耐回流焊性、尺寸穩定性等優異者，表現較高之接合可靠性及較高之導通可靠性。
上述具有環氧基之高分子量化合物只要為於末端及/或側鏈(側位)具有環氧基之高分子量化合物，則無特別限定，例如可列舉：含環氧基之丙烯酸橡膠、含環氧基之丁二烯橡膠、雙酚型高分子量環氧樹脂、含環氧基之苯氧基樹脂、含環氧基之丙烯酸樹脂、含環氧基之胺酯樹脂、含環氧基之聚酯樹脂等。其中，就可獲得含有較多環氧基之高分子量化合物，成為硬化物之機械強度及耐熱性更優異者之方面而言，較佳為含環氧基之丙烯酸樹脂。該等具有環氧基之高分子量化合物可單獨使用，亦可併用2種以上。
於使用上述具有環氧基之高分子量化合物、特別是使用含環氧基之丙烯酸樹脂作為上述高分子量化合物之情形時，上述具有環氧基之高分子量化合物之重量平均分子量之較佳下限為1萬，較佳上限為100萬。 若重量平均分子量未達1萬，則存在半導體接合用接著膜之製膜性變得不充分、或半導體接合用接著膜之硬化物之可撓性未能充分提高之情況。若重量平均分子量超過100萬，則存在高分子量化合物於溶劑中之溶解性降低而操作性降低之情況。
於使用上述具有環氧基之高分子量化合物、特別是使用含環氧基之丙烯酸樹脂作為上述高分子量化合物之情形時，上述具有環氧基之高分子量化合物之環氧當量之較佳下限為200，較佳上限為1000。若環氧當量未達200，則存在半導體接合用接著膜之硬化物之可撓性不會充分提高之情況。若環氧當量超過1000，則存在半導體接合用接著膜之硬化物之機械強度或耐熱性變得不充分之情況。
本發明之半導體接合用接著膜中之上述高分子量化合物之含量並無特別限定，於本發明之半導體接合用接著膜中之較佳下限為3重量%，較佳上限為30重量%。若含量未達3重量%，則存在無法獲得對熱應變之充分可靠性之情況。若含量超過30重量%，則存在半導體接合用接著膜之耐熱性降低之情況。
本發明之半導體接合用接著膜亦可進而含有無機填料。於含有無機填料之情形時，較佳為含有20~60重量%之藉由矽烷偶合劑而進行過表面處理之無機填料。若含量超過60重量%，則存在半導體接合用接著膜之製膜性變得不充分、在相當於切割刀片之轉數之頻率下之儲存彈性模數變高、或於切割時變得易於剝離之情況。於本發明之半導體接合用接著膜中之上述無機填料之含量下限並無特別限定，但就確保半導體接合用接著膜之硬化物之強度及接合可靠性之觀點而言，較佳之下限為20重量%。
上述無機填料並無特別限定，例如可列舉二氧化矽(silica)、氧化鋁、氮化鋁、氮化硼、氮化矽、碳化矽、氧化鎂、氧化鋅等。其中，就流動性優異之方面而言，較佳為球狀二氧化矽，更佳為藉由甲基矽烷偶 合劑、苯基矽烷偶合劑、乙烯基矽烷偶合劑、甲基丙烯醯基矽烷偶合劑等而進行過表面處理之球狀二氧化矽。其中，特別是就控制表面自由能γ中之分散成分(γsd)之觀點而言，較佳為藉由苯基矽烷偶合劑而進行過表面處理之球狀二氧化矽。藉由使用經表面處理之球狀二氧化矽，可提高半導體接合用接著膜之製膜性，並且可將儲存彈性模數與表面自由能調整為特定之範圍。
上述無機填料之平均粒徑並無特別限定，但就半導體接合用接著膜之透明性、流動性、接合可靠性等觀點而言，較佳為0.01~1μm左右。
上述無機填料可單獨使用，亦可混合多種無機填料而使用。
本發明之半導體接合用接著膜亦可視需要進而含有稀釋劑、觸變性賦予劑、溶劑、無機離子交換體、防滲劑、咪唑矽烷偶合劑等接著性賦予劑、密接性賦予劑、橡膠粒子等應力緩和劑等其他添加劑。
本發明之半導體接合用接著膜之厚度並無特別限定，但較佳之下限為5μm，較佳之上限為60μm，更佳之下限為10μm，更佳之上限為50μm。
製造本發明之半導體接合用接著膜之方法並無特別限定，例如可列舉如下等方法：視需要而將其他添加劑以特定量調配混合至熱硬化性樹脂、熱硬化劑及高分子量化合物，將所獲得之樹脂組成物塗佈至脫模膜上，使其乾燥而製造膜。上述混合之方法並無特別限定，例如可列舉使用勻相分散機、萬能攪拌機、班布里攪拌機、捏合機等之方法。
本發明之半導體接合用接著膜係貼合於附有鋁配線圖案之晶圓者，以貼合於晶圓表面之狀態沿劃線(切割線)被切割。藉此，可獲得貼附有本發明之半導體接合用接著膜之半導體晶片。所獲得之半導體晶片係藉由本發明之半導體接合用接著膜而熱壓接至基板等。
將本發明之半導體接合用接著膜貼合於上述附有鋁配線圖案之晶圓之方法並無特別限定，例如可列舉常壓下之層疊、真空層疊等。常壓下之層疊存在夾帶空氣之情形，但亦可於貼合後，使用加壓固化烘箱(例如，PCO-083TA(NTT Advanced Technology公司製造))等，於加壓環境下加熱而去除空隙。
切割之方法並無特別限定，例如可列舉先前公知之刀片切割等。
根據本發明，可提供一種於以貼合於晶圓表面之狀態沿劃線(切割線)進行切割時，難以於與晶圓之界面、特別是與劃線上存在鋁配線圖案之晶圓之界面難以產生剝離之半導體接合用接著膜。
1‧‧‧矽晶圓
2‧‧‧劃線
3‧‧‧半導體晶片
4‧‧‧突起電極
5‧‧‧金屬配線圖案
6‧‧‧切入線之交點
圖1係模式性地表示形成有劃線之矽晶圓表面之一區域的俯視圖。
圖2係模式性地說明使用附有鋁膜之晶圓的切割評價之評價方法之俯視圖。
以下，揭示實施例而進一步詳細地對本發明進行說明，但本發明並不僅限定於該等實施例。
(實施例1)
使用表1中記載之材料。根據表2中記載之調配組成，將各材料添加至作為溶劑之甲基乙基酮(MEK)，使用勻相分散機進行攪拌混合，藉此製造接著劑溶液。使用敷抹器(applicator)以乾燥後之厚度成為20μm之方式將所獲得之接著劑溶液塗佈至脫模PET膜上，並進行乾燥，藉此製造接著膜。以脫模PET膜(保護膜)保護所獲得之接著劑層之表面直至使用時 為止。
使用動態黏彈性測定裝置(IT計測控制公司製造之DVA-200)，於-50~130℃之溫度範圍內進行步進升溫，以頻率分散模式進行儲存彈性模數測定。假定切割時之水溫而製作於23℃之主曲線，作為相當於切割刀片之轉數之頻率而採用40000rpm/60=667Hz，從而讀取在該頻率下之儲存彈性模數。
使用接觸角計(KSV Instruments公司製造之KSV CAM200)，測定水及二碘甲烷相對於接著膜之貼合於附有鋁配線圖案之晶圓的面(固體表面)的接觸角，根據所獲得之接觸角，使用幾何學平均法而藉由上述式(1)~(3)算出表面自由能γ、該表面自由能γ中之分散成分(γsd)及極性成分(γsp)。再者，滴加2μL之水、3μL之二碘甲烷，測定滴加30秒後之接觸角。
(實施例2~7、比較例1~2)
除設為表2中記載之調配組成外，與實施例1相同地獲得接著膜。
<評價>
對實施例、比較例中獲得之接著膜進行以下之評價。將結果示於表2。
(1)使用附有鋁膜之晶圓之切割評價
準備附有鋁膜之晶圓(8英吋大小，厚度為725μm)。鋁膜係如下者：形成於晶圓整個面，於熱氧化膜(1000ű10%)上形成有Al-Cu膜(5000ű10%)。其次，使用真空貼合機(Takatori公司製造之ATM-812)，於80℃、100Pa之真空度下，將切割成50mm×50mm尺寸之接著膜(厚度為20μm)貼合於晶圓表面。
於圖2中表示模式性地說明使用附有鋁膜之晶圓的切割評價之評價方法之俯視圖。使用切割刀片(DISCO公司製造之ZH05-SD4800N1-70)，以23℃之水溫、40000rpm之刀片轉數、20mm/sec之進給速度，如圖2所示般 按照5mm之間隔，於XY方向上自接著膜之表面對晶圓1進行切割。此時之晶圓之切入深度係設為100μm。對晶圓之切入線之交點6之25個部位進行顯微鏡觀察，對於與切入線相接之接著膜有無剝離，以4分(實質上為零)、2分(存在數個部位)、0分(產生多個)3個等級進行評分，將綜合得分設為點數(0~100pt)。如下般進行○×判定。
×：0~30pt
△：31~60pt
○：61~90pt
◎：91~100pt
(2)使用附有鋁配線圖案之晶圓之切割評價
使用於劃線上形成有鋁配線圖案之晶圓(12英吋大小，厚度為100μm)進行切割評價。於使用真空貼合機(Takatori公司製造之ATM-812)，以80℃、100Pa之真空度將接著膜貼合於晶圓表面整體後，使用切割刀片(DISCO公司製造之ZH05-SD4800N1-70)，以23℃之水溫、40000rpm之刀片轉數、20mm/sec之進給速度，沿劃線對晶圓進行全切(full-cut)而切割。
藉由目視觀察有無接著膜之剝離，將有剝離部位者判定為×，將無剝離部位者判定為○。
[產業上之可利用性]
根據本發明，可提供一種於以貼合於晶圓表面之狀態沿劃線(切割線)進行切割時，難以於與晶圓之界面、特別是與劃線上存在鋁配線圖案之晶圓之界面難以產生剝離之半導體接合用接著膜。

Claims (1)

  1. 一種半導體接合用接著膜，其係貼合於附有鋁配線圖案之晶圓者，其特徵在於：其係含有熱硬化性樹脂、熱硬化劑、及高分子量化合物之熱硬化型，並於硬化前(1)在相當於切割刀片之轉數之頻率，亦即頻率10000~60000rpm、5~50℃之條件下測得之儲存彈性模數為7.5GPa以下，且(2)使用2種以上表面能為既知之測定試劑進行測定，所得到之貼合於附有鋁配線圖案之晶圓的面之表面自由能γ中之分散成分(γ sd)為30mJ/m2以上。
TW103139986A 2013-11-19 2014-11-19 Adhesive film for semiconductor bonding TWI646165B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013239080 2013-11-19
JPJP2013-239080 2013-11-19

Publications (2)

Publication Number Publication Date
TW201525099A TW201525099A (zh) 2015-07-01
TWI646165B true TWI646165B (zh) 2019-01-01

Family

ID=53179498

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139986A TWI646165B (zh) 2013-11-19 2014-11-19 Adhesive film for semiconductor bonding

Country Status (5)

Country Link
JP (1) JP5799180B1 (zh)
KR (1) KR20160088291A (zh)
CN (1) CN105637623B (zh)
TW (1) TWI646165B (zh)
WO (1) WO2015076236A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102530711B1 (ko) * 2015-09-01 2023-05-09 린텍 가부시키가이샤 점착 시트
JP6265954B2 (ja) * 2015-09-16 2018-01-24 古河電気工業株式会社 半導体裏面用フィルム
WO2018158858A1 (ja) * 2017-02-28 2018-09-07 リンテック株式会社 粘着シート
JP2020178013A (ja) * 2019-04-17 2020-10-29 日東電工株式会社 ダイシングダイボンドフィルム
JP7479243B2 (ja) 2020-08-14 2024-05-08 株式会社ディスコ チップの製造方法
JP7447179B2 (ja) 2022-03-29 2024-03-11 リンテック株式会社 ガスバリア性積層体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617395A (zh) * 2007-03-01 2009-12-30 日东电工株式会社 热固化型芯片接合薄膜

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101129762B1 (ko) * 2006-06-23 2012-03-26 히다치 가세고교 가부시끼가이샤 반도체 디바이스의 제조 방법
JP2009124096A (ja) * 2007-10-23 2009-06-04 Hitachi Chem Co Ltd 粘接着シート
JP4939574B2 (ja) * 2008-08-28 2012-05-30 日東電工株式会社 熱硬化型ダイボンドフィルム
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
JP5577640B2 (ja) 2009-07-24 2014-08-27 日立化成株式会社 半導体装置の製造方法
JP2012033637A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP4991921B2 (ja) * 2010-09-06 2012-08-08 日東電工株式会社 半導体装置用フィルム、及び、半導体装置
JP2012177084A (ja) * 2011-01-31 2012-09-13 Dainippon Printing Co Ltd 耐熱仮着用の粘着剤組成物及び粘着テープ
JP4865926B1 (ja) * 2011-06-24 2012-02-01 古河電気工業株式会社 ウェハ加工用テープ
JP2013209559A (ja) * 2012-03-30 2013-10-10 Furukawa Electric Co Ltd:The 紫外線硬化性半導体デバイス加工用粘着テープ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617395A (zh) * 2007-03-01 2009-12-30 日东电工株式会社 热固化型芯片接合薄膜

Also Published As

Publication number Publication date
WO2015076236A1 (ja) 2015-05-28
KR20160088291A (ko) 2016-07-25
CN105637623A (zh) 2016-06-01
JP5799180B1 (ja) 2015-10-21
JPWO2015076236A1 (ja) 2017-03-16
CN105637623B (zh) 2018-11-27
TW201525099A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
TWI646165B (zh) Adhesive film for semiconductor bonding
TWI634185B (zh) 保護膜形成用複合片、附保護膜之晶片、及附保護膜之晶片的製造方法
KR20160060073A (ko) 반도체칩 밀봉용 열경화성 수지 시트 및 반도체 패키지의 제조 방법
TWI589634B (zh) A protective film forming composition, a protective film forming sheet, and a cured protective film-attached wafer
KR20090113178A (ko) 반도체 웨이퍼용 보호 필름
JP5860231B2 (ja) 電子部品用接着剤
JPWO2011129272A1 (ja) 半導体装置
TWI629335B (zh) Semiconductor adhesive
JP2014091744A (ja) アンダーフィル組成物、半導体装置およびその製造方法
JP2007157758A (ja) 半導体用接着フィルム及びこれを用いた半導体装置
TW201446504A (zh) 密封片、密封片之製造方法及電子零件封裝之製造方法
JP2015183093A (ja) 積層型半導体装置用の層間充填材に好適な組成物、積層型半導体装置、および積層型半導体装置の製造方法
JP2009256466A (ja) 電子部品用接着剤
JP2018039992A (ja) 樹脂組成物および該樹脂組成物を用いた三次元積層型半導体装置
JP2008277768A (ja) 絶縁性熱伝導シート
JP6504050B2 (ja) 接着組成物ならびにそれを有する接着フィルム、接着組成物付き基板、半導体装置およびその製造方法
JP2011192818A (ja) 半導体チップ接合用接着フィルム
JP2008004751A (ja) 半導体装置の製造方法
JP2016207898A (ja) 半導体接合用接着剤
JP2010239106A (ja) 半導体チップ接合用接着剤
JP5646021B2 (ja) 半導体パッケージ
JP2008247951A (ja) 半導体装置保護用液状エポキシ樹脂組成物およびエポキシ樹脂硬化物、半導体装置の製造方法ならびに半導体装置
JP6460896B2 (ja) 半導体装置の製造方法
JP2016096305A (ja) 半導体接合用接着剤及び半導体接合用接着フィルム
JP2019172781A (ja) 電子部品用接着シート、およびそれを用いた基板