CN104022092A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN104022092A
CN104022092A CN201410264924.2A CN201410264924A CN104022092A CN 104022092 A CN104022092 A CN 104022092A CN 201410264924 A CN201410264924 A CN 201410264924A CN 104022092 A CN104022092 A CN 104022092A
Authority
CN
China
Prior art keywords
semiconductor chip
solder
electrode
stacked
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410264924.2A
Other languages
English (en)
Inventor
秦英惠
中村真人
木下顺弘
绀野顺平
依田智子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104022092A publication Critical patent/CN104022092A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H01L2224/16507—Material outside the bonding interface, e.g. in the bulk of the bump connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体器件的制造方法，其中半导体器件层叠了半导体芯片或层叠了安装有半导体芯片的布线衬底，在此器件中，层叠了半导体芯片或布线衬底的电极间的连接结构(1)包括：以Cu为主要成分的一对电极(2，3)；和夹在一对电极(2，3)之间的由Sn-In类合金形成的焊料层(5)，在该焊料层(5)中分散有Sn-Cu-Ni化合物(6)。能在低温、低负荷下可靠连接，连接部即使在层叠工艺、其后的安装工艺等中被加热也能保持形状。

Description

半导体器件的制造方法
本发明是申请号为201010206061.5、申请日为2010年6月13日、发明名称为“半导体器件及其制造方法”的发明专利申请的分案。
技术领域
本发明涉及一种半导体器件的制造技术，尤其涉及使用贯穿半导体芯片间的电极来进行上下间的半导体芯片、布线衬底的电连接的层叠方法以及使用了该层叠方法的半导体器件、电气设备。另外，本发明还涉及一种有效应用于层叠了安装有半导体芯片的布线衬底的半导体器件、电子器件的技术。
技术背景
近年来，在便携电话、数码相机等电子设备中，电子设备的高性能化、小型轻型化非常重要，作为用于实现此目标的电子器件，需要高性能、小型、薄型的电子器件。因此，由安装电子器件的半导体芯片的大规模集成电路(LSI)的精细化所引起的高密度化、和作为封装的结构而采用SiP(System in Package：系统封装)技术所带来的高密度化正逐渐发展起来。
但是，为了使LSI更加精细化，必须更新LSI生产线，需要巨额的设备投资。另外，由于精细化，漏电流等问题也变得显著，还出现了性能提高度偏离理论值的情况。
SiP的结构是在被称为中介层衬底等的中间衬底上安装多个LSI并用树脂密封的结构，芯片电极和中介层衬底电极之间大多使用Au线等通过引线接合进行连接。引线的转动自由度高，因此引线接合对电连接是有效的。作为能减少安装面积的方法，使安装在中介层衬底的正上方的芯片的有源元件面朝向中介层衬底一侧，利用Au凸块、焊锡凸块、ACF(Anisotropic conductive film：异方性导电膜)等倒装式连接芯片的情况正不断增加。
因此，为了使该SiP结构的电子器件更加高密度化、小型化，需要进行芯片和衬底的薄型化、电极的窄间距化等，但是由于主要由有机衬底构成的中间衬底的制造极限、Au线等的引线细线化极限、精细区域的引线接合可靠性等而难以实现。并且，在面向便携设备的电子器件中，对低功耗的要求变得严格。在SiP结构中，由于从各芯片经由中间衬底连接一次，从而出现布线长度长、难以进行高速传送、且功耗也变大的问题。
如上所述，上述由LSI精细化引起的高密度化和采用SiP技术引起的高密度化的对策已经不足以应对日益发展的高性能化、小型化、进而低功耗化的要求。
因此，三维LSI作为解决上述问题的一个方法而受到关注。该三维LSI使用贯通芯片的电极进行上下间的芯片、衬底的电连接，能够缩短布线长度，因此对高速传送、低功耗化是有效的。并且，安装面积也变小，对小型化也是有利的。因此，为了进行上下间的层叠连接，提出有各种方式(例如专利文献1～3)。
在专利文献1中记载有半导体芯片的叠加方法。在确定了多个芯片安装区域的半导体衬底的各芯片安装位置处叠加芯片。然后，用密封材料封装所堆叠的芯片。之后，在芯片安装区域外侧的所确定的位置切断半导体衬底，分离成多个半导体器件。
在专利文献2中记载有衬底层叠方法。提供一种在层叠衬底时能够抑制衬底的弯曲、并易于处理衬底的衬底层叠方法，是一种在衬底间连接之后，从背面切削至贯通电极露出的薄型化方法。
在专利文献3中记载有降低接合温度进行连接的方法。其为如下的方法：经由包括铜-铟合金的中间层使用由铟构成的导体而与导体层连接，其能够利用Sn-3.5Ag等焊料合金凸块而设定较低的接合温度。
【专利文献1】日本特开2005-51150号公报
【专利文献2】日本特开2008-135553号公报
【专利文献3】日本特开2007-234841号公报
发明内容
但是，在上述那样的三维LSI中，随着为了将芯片、衬底高密度化而将其薄型化，容易产生弯曲，使处理难以进行。并且，也难以将这些具有弯曲的部件正确地对准位置进行连接。
另外，若连接时变为高温，则有时会由于连接部件之间的材料物理性能的不同而导致弯曲量的差别变大。因此，优选的是连接时的温度不为高温。例如，使用Sn-Ag类焊料等的熔点为220℃前后的材料的情况下，连接部受限于材料的凝固温度(熔点)，由于冷却至室温为止的材料收缩量的不同而造成应力残余在连接部，需要针对连接部的长期的可靠性而减少该残余应力量。因此，在低温连接的方法是有效的。特别是在衬底/芯片间的连接中，由于衬底的半导体芯片间的热膨胀系数差较大而使连接部的残余应力变大，因此若能够在衬底的玻化温度以下固化连接部，则能够使残余应力大幅降低。
因此，提出有使用上述专利文献3所示的铟等金属进行连接的方式。
但是，为了层叠芯片、衬底而提供高密度的半导体封装，需要每层叠连接一次芯片等时就加热一次的工序，连接部被加热熔化多次。因此，开始连接的部分之后再被加热，可能会产生熔化脱落的问题。从而，需要预先准备好开始连接的部分之后被加热也不产生问题的连接部。
另外，特别是在层叠连接薄芯片的工序中，需要以低负荷进行层叠连接来避免产生对芯片的损坏。
如上所述，为了层叠薄芯片、衬底而实现具有高性能、可高速传送的高可靠半导体封装(半导体器件)，本发明的目的在于，提供一种能在低温、低负荷下可靠连接，连接部即使在层叠工艺、其后的安装工艺等中被加热也能够保持形状的连接方法、连接结构。
本发明的上述目的、其他目的以及新特征将会从本说明书的记载和附图中得到明确。
简单说明本申请所公开的发明中具有代表性的技术方案的概要如下。
(1)一种半导体器件，层叠了半导体芯片或层叠了搭载有半导体芯片的布线衬底，其特征在于：所层叠的上述半导体芯片或上述布线衬底的电极间的连接结构，包括：以Cu为主要成分的一对电极；和夹在上述电极间的、基于Sn-In类合金的焊料层，在上述焊料层中分散有Sn-Cu-Ni化合物。
(2)一种半导体器件的制造方法，该半导体器件层叠了半导体芯片或层叠了搭载有半导体芯片的布线衬底，该半导体器件的制造方法的特征在于，包括：在要层叠的上述半导体芯片或上述布线衬底的表面上形成以Cu为主要成分的电极的工序；向上述电极之间提供由使Ni粒子分散的Sn-In类合金形成的焊料的工序；以及对上述电极之间进行加热，使Sn-Cu-Ni化合物分散在上述焊料中的工序。
(3)一种半导体器件，层叠了半导体芯片或层叠了搭载有半导体芯片的布线衬底，其特征在于：所层叠的上述半导体芯片或上述布线衬底的电极间的连接结构，包括：以Cu为主要成分的一对电极；和夹在上述电极间的、由Sn-In类合金形成的焊料层，在上述焊料层中分散有具有两种粒径分布的Sn-Cu-Ni化合物。
(4)一种半导体器件的制造方法，该半导体器件层叠了半导体芯片或层叠了搭载有半导体芯片的布线衬底，该半导体器件的制造方法的特征在于，包括：在要层叠的上述半导体芯片或上述布线衬底的表面上形成以Cu为主要成分的电极的工序；向上述电极之间提供由使具有两种粒径分布的Ni粒子分散的Sn-In类合金形成的焊料的工序；以及对上述电极之间进行加热，使Sn-Cu-Ni化合物分散在上述焊料中的工序。
(5)一种焊料，用于制造层叠了半导体芯片或层叠了搭载有半导体芯片的布线衬底的半导体器件，该焊料的特征在于，包括焊料粉末和粒子，焊料粉末由Sn-In、Sn-Bi、Sn-Bi-In中的一种组成，或进而在这些基础上添加Ag、Ge、Cu、Al、Fe、Pt、P中的至少一种以上，粒子使用Ni、Al、Fe、Ge、Ag、Pt，可由单质含有这些粒子或组合多个材料而含有这些粒子。
(6)一种半导体芯片或布线衬底的层叠结构，其特征在于，为了使该层叠结构能够经受再加热，使电极间的连接部的高度为50μm以下，进而优选的是连接部的高度为30μm以下。另外，优选的是有以下结构：在该连接部中所析出的化合物与上下电极相邻的界面上生成的化合物层相接触。
简单说明由本申请所公开的发明中具有代表性的技术方案所得到的效果如下。
为了利用Sn-In类合金进行连接，在Sn-In类合金中，在Sn-52mass％In的情况下其熔点能够低至120℃，因此能够进行低温连接，减少弯曲所产生的问题，能够使连接成品率提高。
附图说明
图1是表示本发明实施方式1的第一连接结构的图。
图2是表示用于实现图1所示的第一连接结构的前阶段的结构的图。
图3是表示作为用于实现图1所示的第一连接结构的前阶段的结构的其他例子的图。
图4是表示本发明实施方式1的第二连接结构的图。
图5是表示用于实现图4所示的第二连接结构的前阶段的结构的图。
图6是表示本发明实施方式1的第三连接结构的图。
图7是表示用于实现图6所示的第三连接结构的前阶段的结构的图。
图8是表示在本发明的实施方式2的半导体器件的制造方法中Si晶片和半导体芯片的配置的图。
图9是表示使用了图8的Si晶片的半导体芯片的形成方法的图。
图10是表示图9所示的半导体芯片的层叠连接方法和半导体器件的结构的图。
图11是接着图10、表示半导体芯片的层叠连接方法和半导体器件的结构的图。
图12是表示层叠连接图9到图11所示的半导体芯片时的连接结构的详细变化的图。
图13是表示本发明实施方式3的半导体器件的制造方法中半导体芯片的层叠连接方法和半导体器件的结构的图。
图14是表示接着图13、表示半导体芯片的层叠连接方法和半导体器件的结构的图。
图15是表示作为本发明的实施方式4将具有Cu接线柱的半导体芯片连接到有机衬底上的方法的图。
图16是表示作为使用了本发明实施方式1的连接结构的其他的连接方式，将半导体封装层叠连接为3级的结构的图。
标号说明
1 连接结构(第一)
2 电极
3 电极
4 Sn-Cu-Ni化合物(界面)
5 焊料层
6 Sn-Cu-Ni化合物(焊料中)
7 Sn-In焊料粉末
8 Ni粒子
9 有机成分
10 焊锡膏
11 Ni核
12 Sn-In层
13 连接结构(第二)
14 Sn-Cu-Ni化合物(大粒径)
15 Sn-Cu-Ni化合物(小粒径)
16 焊锡膏(添加具有两种粒径分布的Ni粒子)
17 Ni粒子(粒径5～20μm)
18 Ni粒子(粒径0.1～5μm)
19 Ni(具有凸起形状)
20 焊锡膏(包括具有凸起的Ni粒子)
21 Sn-Cu-Ni化合物(具有凸起的形状)
22 连接结构(第三)
31 Si晶片
32 半导体芯片
33 焊锡凸块
34 有源元件面(Si晶片)
35 凹部
36 导电零件
37 焊锡膏(混合Sn-In焊料粉末、Ni粒子以及有机成分)
38 金属掩模
40 电极(背面)
41 边界线
42 热压接装置的载物台
43 填充树脂
44 层叠连接的半导体芯片
45 有机衬底
46 电极
47 焊锡球(外部端子用)
48 半导体器件
49 底部填充树脂
50 半导体器件
51 Cu接线柱
52 半导体芯片
53 有机衬底
54 电极
55 焊锡膏(混合Sn-Bi焊料粉末、Ni粒子以及有机成分)
56 连接结构体
61 衬底
62 半导体芯片
63 半导体封装
64 通孔电极
65 连接结构
66 填充树脂
67 焊锡球
具体实施方式
以下，根据附图对本发明的实施方式进行详细说明。另外，在用于说明实施方式的所有附图中，原则上对相同的部件标以相同的符号，省略其反复的说明。
《实施方式1》
使用图1对本发明实施方式1中的第一连接结构进行说明。在本实施方式中，以层叠了半导体芯片或层叠了安装有半导体芯片的布线衬底的半导体器件为例，对层叠后的半导体芯片或布线衬底的电极间的连接结构进行说明。
图1所示的第一连接结构1包括：所层叠的下侧的半导体芯片或布线衬底的电极2；所层叠的上侧的半导体芯片或布线衬底的电极3；以及被夹在这对电极2、3之间的焊料层5。在该第一连接结构1中，在一对电极2、3的界面上析出Sn-Cu-Ni化合物4，并且，在焊料层5的内部分散有Sn-Cu-Ni化合物6。
电极2、3由Cu或以Cu为主要成分的材料构成。此时的电极2和电极3之间的间隔(连接部的高度)d1为50μm以下，优选为30μm以下。焊料层5由Sn-In类合金的焊料构成。另外，更优选的是，在焊料层5内部所形成的Sn-Cu-Ni化合物6与在某一个电极界面所形成的Sn-Cu-Ni化合物4相接触，进而更优选的是，该Sn-Cu-Ni化合物6与在两个电极界面所形成的Sn-Cu-Ni化合物4相接触。
图2示出用于实现图1所示的第一连接结构1的前阶段的结构。图2示出如下的状态：向使用Cu的电极2、3之间提供焊锡膏10，该焊锡膏10利用使Ni粒子分散的Sn-In类合金，具体而言混合了Sn-In焊料粉末7、Ni粒子8以及有机成分9，通过加热该焊锡膏10，从Sn-In焊料粉末7提供Sn，从Ni粒子8提供Ni，如图1所示，在使用Cu的电极2、3的界面上析出Sn-Cu-Ni化合物4。另外，在焊锡膏10的内部以添加的Ni粒子8为核，通过与来自电极2、3的Cu和Sn-In焊料粉末7中的Sn反应而析出Sn-Cu-Ni化合物6，变成图1所示那样的结构。
为了提高焊料的浸润性，有机成分9除了有机溶剂以外，还可以含有酸、有机酸等具有活性的助焊剂成分。若能在连接后的处理中清洗，则这些焊锡膏10还可以含有活性强的卤成分。但是，为了应对无清洗处理，残余的助焊剂没有腐蚀性是很重要的，故低卤、无卤的助焊剂很重要。另外，在加热后的残余助焊剂成为问题的情况下，取为有机溶剂易挥发、固体成分少的有机成分9。为了提高连接后的强度，若使用包括加热时固化的树脂成分的有机成分9，则能够使用树脂覆盖连接结构周围，能够提高连接强度。
向电极2、3提供焊锡膏10的方法，使用分配器提供、印刷方式、以及浸入方式等进行提供。在难以少量提供焊料量的情况下，为了形成较薄的焊料层5，以下方法在一定程度上是可行的：通过增加焊锡膏10中的有机成分9的比例来调整加热后残余的焊料量。
在图3中示出作为用于实现图1所示的第一连接结构1的前阶段的结构的其他例子。图3中，在焊锡膏10中包括用Sn-In层12包覆了Ni核11的焊料粒子。除此之外，还包括Sn-In焊料粉末7和有机成分9，通过加热这些物质，从电极2、3提供Cu，在Ni核11的周围形成化合物，如图1所示，在Sn-In类合金的焊料层5中析出Sn-Cu-Ni化合物6。图3所示方式的优点在于，由于Ni核11预先被包覆，因此原本浸润性不太好的Ni的浸润性问题被减小。
另外，在图2和图3中，向电极2、3之间提供焊锡膏10，一次性加热形成图1的连接结构1，但也可以通过向一对电极2、3中的一个电极提供焊锡膏并加热，然后，对准另一个电极加热来形成图1的连接结构。在这种情况下，接合另一个电极时的焊锡性会成为问题，但能够通过喷涂、旋涂、分配器等方法另外添加助焊剂成分等而得到解决。
由于焊料层5的厚度限制，对于Sn-In焊料粉末7、Ni粒子8的大小而言，Sn-In焊料粉末为30μm以下，优选为15μm以下，Ni粒子8为20μm以下。
作为本发明实施方式1中的其他的连接结构，在图4中示出形成了具有两种粒径分布的Sn-Cu-Ni化合物的第二连接结构13。即，第二连接结构13为以下结构：在使用Cu的电极2、3界面上形成Sn-Cu-Ni化合物4，在Sn-In类合金的焊料层5中形成有大粒径的Sn-Cu-Ni化合物14和小粒径的Sn-Cu-Ni化合物15。
在图5中示出用于实现该第二连接结构13的前阶段的结构。图5表示加热前的情况，处于向电极2、3之间提供了焊锡膏16的状态，该焊锡膏16利用使具有两种粒径分布的Ni粒子分散的Sn-In类合金，具体而言，包括5～20μm的Ni粒子17和0.1μm～5μm的Ni粒子18，此外还包括Sn-In焊料粉末7和有机成分9。大粒径的Ni粒子17与Cu、Sn形成化合物后体积增加，成为图4中的Sn-Cu-Ni化合物14，通过其后的加热也有助于连接结构13能够稳定化。另一方面，精细的Ni粒子18在加热后变成图4中的小粒径的Sn-Cu-Ni化合物15，由于表面积比例变大因而有助于提高反应性。另外，作为其他的效果，例如在热压接连接处理等中使热压头下降时，由粒径大的Ni粒子17所形成的大粒径的Sn-Cu-Ni化合物14对稳定地确定连接部的高度d2是有效的。
对于以上说明的第一连接结构1和第二连接结构13中的焊锡膏的成分，除了Sn-In焊料粉末以外，还可以应用Sn-Bi、Sn-Bi-In、进而在这些基础上添加Ag、Ge、Cu、Al、Fe、Pt、P中的至少一种以上的焊料粉末。作为Ni粒子以外的成分，有Al、Fe、Ge、Ag、Pt，这些粒子可以作为单质包含在焊锡膏中，即使组合多种材料而含有这些粒子也具有效果。但是，在上述焊料粉末成分中熔化上述粒子成分形成合金以后，即使将其粉末化也不具有效果。或者，即使做成反应后成为金属的有机成分进行添加也不具有效果。即，作为金属粒子添加到焊锡膏中，以此为核使之反应，在连接结构中析出Sn-Cu-Ni化合物是很重要的。
在图6中示出作为本发明实施方式1中的其他的连接结构的第三连接结构22。在图7中示出用于实现该第三连接结构22的前阶段的结构。如图7所示，第三连接结构22使用了添加具有凸起形状的Ni19的焊锡膏20，加热后如图6所示，成为具有凸起形状的Sn-Cu-Ni化合物21卡在电极2、3界面上所形成的Sn-Cu-Ni化合物4上的状态，能够增加防止之后再加热时焊料层5发生移动的效果。
《实施方式2》
作为本发明的实施方式2，使用图8至图12对使用了上述实施方式1的连接结构的半导体器件的制造方法进行说明。该半导体器件的规格为具有以下结构：在中间衬底上层叠4层半导体芯片，在中间衬底的背面装配用于安装在主板上的焊锡凸块。
图8是表示Si晶片和半导体芯片的配置的图。图9是表示使用了图8的Si晶片的半导体芯片的形成方法的图。图10和图11是表示图9所示的半导体芯片的层叠连接方法和半导体器件的结构的图。图12是表示层叠连接图9至图11所示的半导体芯片时的连接结构的详细变化的图。
为了制造该半导体器件，首先，如图8的(1)所示在Si晶片31上形成电路。这是切割成各半导体芯片32(沿着各半导体芯片32的边界线41进行切割)之前的状态，如图8的(2)所示，在每个半导体芯片32的芯片区域周围配置的贯通电极中，具有焊锡凸块33。
在图9中表示具有该焊锡凸块33的半导体芯片32的形成方法。(1)使用形成了有源元件面34的Si晶片31，(2)在Si晶片31的有源元件面34形成凹部35，向此凹部35中填充导电部件36之后，(3)使用金属掩模38通过印刷向各贯通电极提供混合了Sn-In焊料粉末、Ni粒子以及有机成分的焊锡膏37，并进行加热，(4)形成了焊锡凸块33。之后，(5)通过研磨图8的Si晶片31的形成有焊锡凸块33的有源元件面34的背面，使凹部35内的导电部件36在背面露出而做成背面的电极40。由此，贯通Si晶片31的上下面。在凹部35内填充的导电部件36使用Cu。接着，(6)通过切块来切断各半导体芯片32的边界线41，得到单片的半导体芯片32。
在图10和图11中示出半导体芯片32完成后的工序。(1)将形成了焊锡凸块33的半导体芯片32安装在热压接装置的载物台42上，(2)将第二层半导体芯片32对准位置进行安装，并加热，从而(3)使第一层半导体芯片32和第二层半导体芯片32的上下间电极层叠连接。(4)反复实施这样的贯通电极间的层叠连接，层叠4层的半导体芯片(44)，(5)反转像这样层叠连接的半导体芯片44而对准有机衬底45的电极46，通过加热进行连接。之后，(6)在有机衬底45的背面装配外部端子用的焊锡球47，将有机衬底45切割为各个单片，完成半导体器件48。
在此，在图12中示出层叠连接半导体芯片时的连接结构的详细变化。在图12中，示出在上述实施方式1中使用图1和图2说明的第一连接结构的例子。
图12的(1)表示以下的状态：使用金属掩模38通过印刷向由导电部件36形成的贯通电极上提供混合了Sn-In焊料粉末7、Ni粒子8以及有机成分9的焊锡膏37，其中该导电元件36由在形成于Si晶片31上的凹部35中填充的Cu构成。
接着，图12的(2)表示取下金属掩模38，加热到Sn-In焊料粉末7的熔点即120℃以上的温度例如145℃的情况。由此，在使用Cu的贯通电极(导电部件36)与Sn-In类合金的焊料层5的界面上发现了Sn-Cu-Ni化合物4，并且，在焊料层5的内部也分散着以添加的Ni粒子8为核所形成的Sn-Cu-Ni化合物6。这些物质成为焊锡凸块33的成分。
接着，对于此结构的形成有焊锡凸块33的半导体芯片，在该半导体芯片的焊锡凸块33的上部连接其他的半导体芯片的由Cu形成的贯通电极，如图12的(3)所示，成为在Sn-In类合金的焊料层5中分散着Sn-Cu-Ni化合物6的结构。另外，在与由Cu形成的贯通电极的界面上发现了Sn-Cu-Ni化合物4。
说明能够使用具有这样的连接结构进行层叠连接的理由。首先，在Sn-In类合金的焊料层5中分散着的Sn-Cu-Ni化合物6的熔点高，因此，该Sn-Cu-Ni化合物6即使在之后的再加热工序中也不会熔化。并且，通过使基于焊料层5的连接高度变薄，在此连接高度中局部形成Sn-Cu-Ni化合物6所占比例较高的部分，即使焊料层5的部分再熔化，连接部也不会断裂。因此，能够进行层叠连接。
但是，更有效的是，能够通过树脂密封整体，谋求提高基于粘结材料的强度，可靠地防止断裂。
该结构能够通过使用倒装焊接机等接合设备进行热压接工序实现。在热压接工序中能够通过加压缩短被连接部之间的距离，因此能够将所形成的Sn-Cu-Ni化合物压至到达电极的上下面，能够形成在熔化时更稳定的连接部。即使是回流炉等不加压的设备，也能够通过使焊料量最佳化来形成熔化时稳定的连接部。
通过上述那样的工序，能够得到层叠有半导体芯片32的半导体器件48。该半导体器件48的特征为：使用了Sn-In类合金的焊料层5，因此能够低温接合，并能够减少残余在连接部的应力。特别是有机衬底(FR4、FR5)的玻化温度分别为120℃、150℃左右，由于焊料在玻化温度以下固化，因此与熔点为220℃附近的Sn-Ag类、熔点为280℃附近的Sn-Au类相比，其残余应力变小，连接部形成的成品率提高，并且具有优越的长期可靠性的结构。
《实施方式3》
作为本发明的实施方式3，使用图13和图14对使用了上述实施方式1的连接结构的其他的半导体器件的制造方法进行说明。在上述实施方式2中，在Si晶片上一并形成焊锡凸块，并切割成片，然后使用单片的半导体芯片32，将该半导体芯片32的有源元件面34作为上侧进行层叠，最后集中连接在有机衬底45上。但是，并不限于此方法。
在本实施方式的半导体器件的制造方法中，作为半导体芯片的层叠连接方法和半导体器件的结构，例如，图13和图14表示将半导体芯片32的有源元件面34作为下侧而连接在有机衬底45上的例子。
首先，(1)将半导体芯片32的有源元件面34朝向有机衬底45一侧，对准有机衬底45上的电极46进行热压接。该有机衬底45不是对应一个半导体芯片、而是对应多个半导体芯片的有机衬底，最终切割成各个区域。接着，(2)对其加热，将第一层半导体芯片32连接到有机衬底45上。然后，(3)为提高连接部的可靠性，在半导体芯片32和有机衬底45的间隙中注入底部填充树脂49，使之固化。接着，(4)将有机衬底45再次返回到热压接装置的载物台42上，使第二层半导体芯片32对准而进行热压接。反复进行该操作，(5)在有机衬底45上层叠了4层半导体芯片32。接着，(6)向有机衬底45上所需部分整体注入填充树脂43并封装，(7)装配外部端子用的焊锡球47，(8)切割成各半导体器件50。
在此，关于保护连接部周围的底部填充树脂49，在图13和图14的例子中，只保护连接于有机衬底45的半导体芯片32的连接部。这是考虑到了以下情况：在第一层的半导体芯片32中，由于有机衬底45和半导体芯片32的热膨胀系数的差而导致应力大，但是第一层以后，例如在第二层和第三层中，由于变为Si晶片彼此的连接，因此热膨胀系数差变小，不太需要保护连接部，但也可以分别使用底部填充树脂。或者，也可以做成真空气氛而一并密封底部填充树脂。另外，此时，也可以通过在热压接处理之前使用分配器等提供树脂进行热压接，从而使用该树脂固化那样的先涂敷树脂。
《实施方式4》
作为本发明的实施方式4，使用图15，说明将上述实施方式1的连接结构用于其他连接方式的例子。图15是表示将具有Cu接线柱51的半导体芯片52连接在有机衬底53上的方法的例子。
首先，(1)向有机衬底53上的由Cu形成的电极54提供混合了Sn-Bi焊料粉末、Ni粒子以及有机成分的焊锡膏55。(2)使其对准形成了Cu接线柱51的半导体芯片52，然后通过热压接工序进行连接，(3)得到所期待的连接结构体56。此时，使用包括Sn-Bi焊料粉末的焊锡膏55，因此连接温度设为170℃，保证了可靠的浸润性。另外，该连接结构体56在其后的工序中要经过以下的工序：其他的半导体芯片和有机衬底53之间的丝焊连接；有机衬底53背面的外部端子用的焊锡球的装配；安装到主板上等，通过在焊料连接部中析出以Ni粒子为核而生成的Sn-Cu-Ni化合物，在其后的工序中不产生剥离等问题。
如上所述，可知通过采用上述实施方式1的连接结构，能够低温加热，减少应力，并且能够承受层叠连接。
以上，根据实施方式具体说明了由本发明人完成的发明，但本发明不限于上述实施方式，当然，在不超出其要旨的范围内可进行各种变更。
例如，作为使用了上述实施方式1的连接结构的其他连接方式，也能够应用于CoC连接等半导体芯片/半导体芯片间的连接、封装结构的层叠连接、PoP连接等，对提高可靠性是有效的。
其中，图16表示封装结构的层叠连接的例子。在图16中，示出了将半导体封装63层叠连接成3层的结构。各个半导体封装63通过将半导体芯片62安装在衬底61上并用填充树脂66密封而成。各半导体封装63之间使用上述实施方式1的连接结构65，经由各半导体封装63的通孔电极64进行电连接。而且，最下层的半导体封装63的背面装配有外部端子用的焊锡球67。在这样的连接结构中，也能够得到与上述实施方式同样的效果。
本申请的实施方式中记载的发明使用Sn-In类合金进行连接，因此，在Sn-In类合金中，在Sn-52mass％In的情况下熔点能够低温化至120℃，因而能够低温连接，能减少由于弯曲而产生的问题，提高连接成品率。
另外，本申请的实施方式中记载的发明，由于电极间的连接部中的焊料固化温度进行低温化，因而能够减少连接部的残余应力，能够提高连接部的可靠性。特别是对于有机衬底的玻化温度，耐高温的有机衬底为150℃左右，通常的FR4等级的有机衬底在120℃左右，因此能够在玻化温度以下的温度进行固化，因此能够大幅度减少残余应力。
另外，本申请的实施方式中记载的发明，在电极材料中以Cu为主要成分，且在焊料中预先添加Ni粒子，因而，在焊料层中析出Sn-Cu-Ni化合物，因此，连接后进而在下一个半导体芯片等的层叠连接、焊锡凸块装配、安装于主板等的加热处理中，即使连接部再熔化也不会产生连接部的断裂等的问题，能够进行层叠。
而且，在本申请的实施方式中记载的发明，示出在焊料中添加具有两种以上粒径分布的Ni粒子的情况下细小的粒径(～5μm以下)的Ni粒子促进反应的效果，若粒径大的Ni粒子(5μm～20μm)与焊料成分、电极成分反应而使体积增大的化合物被夹在电极间，则能够应用于调节连接部的高度。进而，利用夹着该化合物的电极间的结构，即使连接部再熔化，也能够更牢固地防止连接部的断裂。
另外，本申请实施方式中记载的发明，由于使焊料材料熔化连接，因此能够进行低负荷的连接，也能够适用于较薄的半导体芯片。
另外，本申请实施方式中记载的发明，作为本发明的其他的效果如下：在现有的倒装式连接中，利用贵金属Au易溶于Sn中的性质，往往采用使焊料在连接时进行高熔点熔化的Au焊锡处理等，但即使不使用Au，与Cu-Sn的生成速度相比，Cu-Ni-Sn化合物的生成速度较快，因此能够进行不使用Au的脱Au连接。这可以说是对低成本化有效的工艺处理。
产业上的可利用性
本发明涉及一种半导体器件的制造技术，尤其能够广泛应用于层叠了半导体芯片或安装有半导体芯片的布线衬底的半导体器件、电气设备以及电子器件等。

Claims (4)

1.一种半导体器件的制造方法，包括如下步骤：
(a)提供半导体芯片和布线衬底，所述半导体芯片包括由Cu构成的电极，所述布线衬底包括由Cu构成的电极；
(b)经由焊料将所述半导体芯片安装在所述布线衬底上，所述焊料中焊料粉末与粒子混合，所述焊料被供给至所述半导体芯片的电极与所述布线衬底的电极之间，所述焊料粉末分别由合金形成，所述合金基本上由Sn和In组成，所述粒子分别由非合金形成，所述非合金基本上由Ni组成；以及
(c)加热所述焊料，从而在所述焊料中形成Sn-Cu-Ni化合物，该Sn-Cu-Ni化合物具有一个所述粒子作为核。
2.根据权利要求1所述的制造方法，其中所述Sn-Cu-Ni化合物与所述半导体芯片的电极和所述布线衬底的电极中的一个接触。
3.根据权利要求1所述的制造方法，其中所述Sn-Cu-Ni化合物与所述半导体芯片的电极和所述布线衬底的电极两者接触。
4.根据权利要求1所述的制造方法，
其中所述布线衬底具有上表面和正对所述上表面的下表面；
其中在步骤(b)中，所述半导体芯片安装在所述布线衬底的所述上表面上；
其中多个焊锡球形成在所述布线衬底的所述下表面上；以及
其中所述Sn-Cu-Ni化合物的熔点高于各所述焊锡球的熔点。
CN201410264924.2A 2009-07-16 2010-06-13 半导体器件的制造方法 Pending CN104022092A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-167716 2009-07-16
JP2009167716A JP5465942B2 (ja) 2009-07-16 2009-07-16 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2010102060615A Division CN101958298A (zh) 2009-07-16 2010-06-13 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN104022092A true CN104022092A (zh) 2014-09-03

Family

ID=43464697

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410264924.2A Pending CN104022092A (zh) 2009-07-16 2010-06-13 半导体器件的制造方法
CN2010102060615A Pending CN101958298A (zh) 2009-07-16 2010-06-13 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010102060615A Pending CN101958298A (zh) 2009-07-16 2010-06-13 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US8633103B2 (zh)
JP (1) JP5465942B2 (zh)
CN (2) CN104022092A (zh)
TW (1) TWI414049B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2631934A4 (en) * 2010-10-22 2018-02-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor junction structure and method for manufacturing semiconductor junction structure
US9324905B2 (en) 2011-03-15 2016-04-26 Micron Technology, Inc. Solid state optoelectronic device with preformed metal support substrate
JP5613100B2 (ja) * 2011-04-21 2014-10-22 パナソニック株式会社 半導体装置の製造方法
JP5638144B2 (ja) 2011-09-16 2014-12-10 パナソニック株式会社 実装構造およびその製造方法
US8497579B1 (en) * 2012-02-16 2013-07-30 Chipbond Technology Corporation Semiconductor packaging method and structure thereof
CN102637747A (zh) * 2012-04-05 2012-08-15 祁门县硅鼎电子元件厂 镀涂环保材料的双铜质电极整流管芯片及镀涂工艺
DE102013103081A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
JP2015122445A (ja) * 2013-12-24 2015-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN104282582B (zh) * 2014-09-17 2017-02-01 中南大学 一种Ni‑P基板的封装方法
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
JP6621068B2 (ja) * 2016-12-08 2019-12-18 パナソニックＩｐマネジメント株式会社 実装構造体
CN116313834B (zh) * 2023-05-24 2023-09-12 江西兆驰半导体有限公司 晶圆级封装方法及晶圆级封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030066681A1 (en) * 2001-10-10 2003-04-10 Fujitsu Limited Solder paste and terminal-to-terminal connection structure
US20040177997A1 (en) * 2001-04-18 2004-09-16 Hanae Hata Electronic apparatus
US20060061974A1 (en) * 2000-12-21 2006-03-23 Tasao Soga Solder foil semiconductor device and electronic device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038996A (en) * 1988-10-12 1991-08-13 International Business Machines Corporation Bonding of metallic surfaces
CA2030865C (en) * 1989-11-30 1993-01-12 Kenichi Fuse Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board
US5296649A (en) * 1991-03-26 1994-03-22 The Furukawa Electric Co., Ltd. Solder-coated printed circuit board and method of manufacturing the same
US5428249A (en) * 1992-07-15 1995-06-27 Canon Kabushiki Kaisha Photovoltaic device with improved collector electrode
JP4897133B2 (ja) * 1999-12-09 2012-03-14 ソニー株式会社 半導体発光素子、その製造方法および配設基板
TWI248384B (en) * 2000-06-12 2006-02-01 Hitachi Ltd Electronic device
TW508987B (en) * 2001-07-27 2002-11-01 Phoenix Prec Technology Corp Method of forming electroplated solder on organic printed circuit board
TW558821B (en) * 2002-05-29 2003-10-21 Via Tech Inc Under bump buffer metallurgy structure
US6744142B2 (en) * 2002-06-19 2004-06-01 National Central University Flip chip interconnection structure and process of making the same
US7111771B2 (en) * 2003-03-31 2006-09-26 Intel Corporation Solders with surfactant-refined grain sizes, solder bumps made thereof, and methods of making same
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4882229B2 (ja) * 2004-09-08 2012-02-22 株式会社デンソー 半導体装置およびその製造方法
JP2007019360A (ja) * 2005-07-11 2007-01-25 Fuji Electric Holdings Co Ltd 電子部品の実装方法
JP4254757B2 (ja) * 2005-07-22 2009-04-15 富士通株式会社 導電材料及び導電性ペースト及び基板
US7749336B2 (en) * 2005-08-30 2010-07-06 Indium Corporation Of America Technique for increasing the compliance of tin-indium solders
JP2007152418A (ja) * 2005-12-08 2007-06-21 Mitsui Mining & Smelting Co Ltd 高温はんだおよびその製造方法
JP2007234841A (ja) 2006-02-28 2007-09-13 Kyocera Corp 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法
JP5369682B2 (ja) * 2006-04-28 2013-12-18 千住金属工業株式会社 フォームはんだおよび電子部品
TWI360211B (en) * 2006-10-05 2012-03-11 Flipchip Int Llc Wafer-level interconnect for high mechanical relia
US8143722B2 (en) * 2006-10-05 2012-03-27 Flipchip International, Llc Wafer-level interconnect for high mechanical reliability applications
JP2008135553A (ja) 2006-11-28 2008-06-12 Fujitsu Ltd 基板積層方法及び基板が積層された半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060061974A1 (en) * 2000-12-21 2006-03-23 Tasao Soga Solder foil semiconductor device and electronic device
US20040177997A1 (en) * 2001-04-18 2004-09-16 Hanae Hata Electronic apparatus
US20030066681A1 (en) * 2001-10-10 2003-04-10 Fujitsu Limited Solder paste and terminal-to-terminal connection structure

Also Published As

Publication number Publication date
US20110012263A1 (en) 2011-01-20
JP5465942B2 (ja) 2014-04-09
US8633103B2 (en) 2014-01-21
CN101958298A (zh) 2011-01-26
JP2011023574A (ja) 2011-02-03
TW201104817A (en) 2011-02-01
TWI414049B (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
CN104022092A (zh) 半导体器件的制造方法
US8759972B2 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
US7242081B1 (en) Stacked package structure
CN104637826B (zh) 半导体装置的制造方法
US20090258459A1 (en) Packaged System of Semiconductor Chips Having a Semiconductor Interposer
US8039307B2 (en) Mounted body and method for manufacturing the same
JP2012119649A (ja) バンプオンリード相互接続を形成する半導体素子および方法
US20080012131A1 (en) Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction
US20040235221A1 (en) Electronic device and method for manufacturing the same
US10026679B2 (en) Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
US20080157353A1 (en) Control of Standoff Height Between Packages with a Solder-Embedded Tape
JP2008218643A (ja) 半導体装置及びその製造方法
JP2012204631A (ja) 半導体装置、半導体装置の製造方法及び電子装置
CN111095508A (zh) 半导体元件的安装构造以及半导体元件与基板的组合
KR20080038028A (ko) 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US20100167466A1 (en) Semiconductor package substrate with metal bumps
US20080105960A1 (en) Integrated Circuit Package and Method for Manufacturing an Integrated Circuit Package
CN102412241B (zh) 半导体芯片封装件及其制造方法
USRE44500E1 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
KR100746632B1 (ko) 플립칩 패키지 구조 및 패키징 방법
KR100447895B1 (ko) 칩 스케일 패키지 및 그 제조방법
JP2012099693A (ja) 半導体装置の製造方法
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4591715B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication

Application publication date: 20140903

RJ01 Rejection of invention patent application after publication