JP4791693B2 - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP4791693B2
JP4791693B2 JP2003582801A JP2003582801A JP4791693B2 JP 4791693 B2 JP4791693 B2 JP 4791693B2 JP 2003582801 A JP2003582801 A JP 2003582801A JP 2003582801 A JP2003582801 A JP 2003582801A JP 4791693 B2 JP4791693 B2 JP 4791693B2
Authority
JP
Japan
Prior art keywords
support plate
semiconductor wafer
semiconductor chip
semiconductor
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003582801A
Other languages
English (en)
Other versions
JPWO2003085714A1 (ja
Inventor
正輝 福岡
宗宏 畠井
聡史 林
康彦 大山
滋 壇上
政彦 北村
興一 矢嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Sekisui Chemical Co Ltd
Original Assignee
Disco Corp
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp, Sekisui Chemical Co Ltd filed Critical Disco Corp
Priority to JP2003582801A priority Critical patent/JP4791693B2/ja
Publication of JPWO2003085714A1 publication Critical patent/JPWO2003085714A1/ja
Application granted granted Critical
Publication of JP4791693B2 publication Critical patent/JP4791693B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/068—Table-like supports for panels, sheets or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の属する技術分野】
この発明は、半導体ウェーハの裏面を研磨した後、ダイシングして半導体チップとする過程において、半導体ウェーハや半導体チップが破損、変形等するのを防止するための半導体チップの製造方法に関する。
【従来の技術】
ＩＣ、ＬＳＩ等の半導体チップは、第１４図に示すようにストリートＳによって区画された多数の領域Ｃに回路が形成された半導体ウェーハＷの裏面を研磨して所望の厚さとした後に、ストリートＳを縦横にダイシングすることによって形成される。
裏面を研磨する際には、表面側が研磨装置によって保持されるため、表面に形成された回路を保護するために、通常は表面に保護テープが貼着される。また、各種電子機器の小型化、薄型化を図るために、半導体ウェーハＷの厚さが例えば１００μｍ以下となるように薄く研磨される場合には、研磨後の半導体ウェーハＷが紙のように柔軟になって取り扱いが困難になることから、その後の搬送等を容易とするために、半導体ウェーハＷの表面を剛性の高い支持板に貼着して支持することにより、搬送等が容易となるように工夫がなされている。
【発明が解決しようとする課題】
しかしながら、裏面の研磨によって薄くなった半導体ウェーハをダイシング装置を用いてダイシングするには、半導体ウェーハを支持板から剥離してダイシングテープに貼り替えなければならないため、剥離または貼着の際に半導体ウェーハを損傷させるおそれがある。特に、研磨により厚さが１００μｍ以下、５０μｍ以下と極めて薄く形成された半導体ウェーハについては損傷させずに貼り替えることが極めて困難である。
また、例えば日本特開平１０−２８４４４９号公報に開示された発明においては、半導体ウェーハの表面が保持テープに貼着された状態で研磨及びダイシングを行うため、研磨からダイシングに移る際の貼り替えは不要であるが、ダイシング後、ダイシングテープから半導体チップを剥離する際に、半導体チップが割れや欠け等の破損、変形等が生じるおそれがある。
そこで本発明は、半導体ウェーハを研磨し、その半導体ウェーハをダイシングして半導体チップを製造するに際し、半導体ウェーハ及び半導体チップに破損、変形等が生じるのを防止することを目的としている。
【課題を解決するための手段】
本発明は、ストリートによって区画された領域に回路が形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体チップの製造方法であって、光による刺激によってガスを発生するガス発生剤が含まれガスの放出により粘着力が低下する粘着シートを介在させて透明または半透明の支持板に半導体ウェーハの表面を貼着し、半導体ウェーハの裏面を露出させる支持板一体化工程と、支持板と一体となった半導体ウェーハの裏面を研磨する研磨工程と、研磨工程が終了し支持板と一体となった厚さが５０μｍ以下の半導体ウェーハを、裏面を上に向けて保持した状態でダイシングして半導体チップに分割するダイシング工程と、粘着シートのうち半導体チップを分離させたい部分に支持板を透過した光による刺激を与えて粘着力を低下させ半導体チップを支持板から取り外す分離工程とから構成される半導体チップの製造方法を提供する。
そしてこの半導体チップの製造方法は、刺激は紫外線であり、ガス発生剤は紫外線によってガスを発生すること、粘着シートが、アクリル系、オレフィン系、ポリカーボネイト系から選ばれる少なくとも１種類以上の樹脂にアゾ化合物からなるガス発生剤を含有させて構成されること、支持板が、透明または半透明の材質により構成されること、支持板がガラスにより構成されその厚さは０．５ｍｍから２．５ｍｍであること、支持板の外周部にストリートの位置を示すアライメントマークが形成されていることを付加的要件とする。
このように構成される半導体チップの製造方法によれば、刺激により粘着力が低下する粘着シートを介して半導体ウェーハを剛性の高い支持板に貼着し、その状態で研磨、ダイシングを行い、その後刺激を与えて粘着力を低下させてから半導体チップのピックアップを行うことができるため、これらの工程において、または工程間の搬送時において、半導体ウェーハまたは半導体チップを常に安定的に支持することができると共に、半導体チップのピックアップを安全、確実かつ容易に行うことができ、半導体チップに割れや欠け等の破損、変形等が生じることがない。
【発明の実施の形態】
本発明を実施するための最良の形態として、第１図に示す半導体ウェーハＷの裏面を研磨し、ストリートＳを縦横に切削（ダイシング）して個々の半導体チップＣを製造する方法について説明する。
第１図に示す半導体ウェーハＷにおいては、ストリートＳによって区画された領域の表面に回路が形成されている。第２図に示すように、半導体ウェーハＷを裏返して裏面１０を上に向けた状態で、粘着シート１２を介して半導体ウェーハＷの表面を支持板１３に貼着し、第３図に示すように一体とする（支持板一体化工程）。即ち半導体ウェーハＷの表面１１を粘着シート１２に貼着する。
粘着シート１２は、刺激によって粘着力が低下する性質を有しており、例えば表面からガスを放出することにより粘着力が低下するガス発生剤が含まれている粘着シートである。この場合の刺激としては、例えば紫外線が用いられる。
粘着シート１２は、第４図に示す粘着シート１２ａのように両面に粘着剤層１４、１５を有する粘着性ノンサポートテープであってもよいし、第５図に示す粘着シート１２ｂのように基材１６の両面に粘着剤層１７、１８が形成されて構成されるタイプのものであってもよい。また、第６図に示す粘着シート１２ｃのように、１層のみの粘着剤層１９からなるノンサポートテープであってもよい、
第５図の粘着シート１２ｂのように基材１６を用いたタイプの場合において、粘着剤層１７が光により粘着力が低下するものである場合には、基材１６は光を透過または通過させるものであることが好ましく、例えばアクリル、オレフィン、ポリカーボネート、塩化ビニル、ＡＢＳ、ポリエチレンテレフタレート（ＰＥＴ）、ナイロン、ウレタン、ポリイミド等の透明な樹脂からなるシート、網目状の構造を有するシート、孔が開けられたシート等が挙げられる。
粘着シート１２ａ、１２ｂ、１２ｃを構成する粘着剤層１４、１７、１９は、刺激により気体を発生するガス発生剤を含有しており、その刺激としては、光、熱、超音波等が挙げられ、この中でも光または熱が好ましい。また、光としては、紫外線や可視光線等が挙げられる。
上記ガス発生剤としては、特に限定はされないが、例えばアゾ化合物、アジド化合物が好適に用いられる。アゾ化合物としては、例えば、２，２’−アゾビス−（Ｎ−ブチル−２−メチルプロピオンアミド）、２，２’−アゾビス｛２−メチル−Ｎ−［１，１−ビス（ヒドロキシメチル）−２−ヒドロキシエチル］プロピオンアミド｝、２，２’−アゾビス｛２−メチル−Ｎ−［２−（１−ヒドロキシブチル）］プロピオンアミド｝、２，２’−アゾビス［２−メチル−Ｎ−（２−ヒドロキシエチル）プロピオンアミド］、２，２’−アゾビス［Ｎ−（２−プロペニル）−２−メチルプロピオンアミド］、２，２’−アゾビス（Ｎ−ブチル−２−メチルプロピオンアミド）、２，２’−アゾビス（Ｎ−シクロヘキシル−２−メチルプロピオンアミド）、２，２’−アゾビス［２−（５−メチル−２−イミダゾリン２−イル）プロパン］ジハイドロクロライド、２，２’−アゾビス［２−（２−イミダゾリン−２−イル）プロパン］ジハイドロクロライド、２，２’−アゾビス［２−（２−イミダゾリン−２−イル）プロパン］ジサルフェイトジハイドレート、２，２’−アゾビス［２−（３，４，５，６−テトラハイドロピリミジン−２−イル）プロパン］ジハイドロクロライド、２，２’−アゾビス｛２−［１−（２−ヒドロキシエチル）−２−イミダゾリン−２−イル］プロパン｝ジハイドクロライド、２，２’−アゾビス［２−（２−イミダゾリン−２−イル）プロパン］、２，２’−アゾビス（２−メチルプロピオンアミジン）ハイドロクロライド、２，２’−アゾビス（２−アミノプロパン）ジハイドロクロライド、２，２’−アゾビス［Ｎ−（２−カルボキシアシル）−２−メチル−プロピオンアミジン、２，２’−アゾビス｛２−［Ｎ−（２−カルボキシエチル）アミジン］プロパン｝、２，２’−アゾビス（２−メチルプロピオンアミドオキシム）、ジメチル２，２’−アゾビス（２−メチルプロピオネート）、ジメチル２，２’−アゾビスイソブチレート、４，４’−アゾビス（４−シアノ炭酸）、４，４’−アゾビス（４−シアノペンタン酸）、２，２’−アゾビス（２，４，４−トリメチルペンタン）等が挙げられる。半導体ウェーハの製造工程においては、高温にさらされる工程がある。例えば半導体ウェーハの裏面を研磨する研磨工程においては摩擦熱によって高温となるため、これらの中でも熱分解温度の高い２，２’−アゾビス−（Ｎ−ブチル−２−メチルプロピオンアミド）、２，２’−アゾビス（Ｎ−ブチル−２−メチルプロピオンアミド）、２，２’−アゾビス（Ｎ−シクロヘキシル−２−メチルプロピオンアミド）が好適である。これらのアゾ化合物は、光、熱等による刺激により窒素ガスを発生する。
また、アジド化合物としては、例えば３−アジドメチル−３−メチルオキセタン、テレフタルアジド、ｐ−ｔｅｒｔ−ブチルベンズアジド；３−アジドメチル−３−メチルオキセタンを開環重合することにより得られるグリシジルアジドポリマー等のアジド基を有するポリマー等が挙げられる。これらのアジド化合物は、光、熱及び衝撃等による刺激により窒素ガスを発生する。
これらのガス発生剤のうち、アジド化合物は、衝撃を与えることによっても容易に分解して窒素ガスを放出することから、取り扱いが困難であるという問題がある。更に、アジド化合物は、いったん分解が始まると連鎖反応を起こして爆発的に窒素ガスを放出しその制御ができないことから、爆発的に発生した窒素ガスによって半導体ウェーハが損傷することがあるという問題もある。かかる問題から、アジド化合物の使用量は限定される。
一方、アゾ化合物は、アジド化合物とは異なり衝撃によっては気体を発生しないことから取り扱いが極めて容易である。また、連鎖反応を起こして爆発的に気体を発生することもないため、半導体ウェーハを損傷させることもなく、光の照射を中断すれば気体の発生も中断させることができることから、用途に合わせた接着性の制御が可能であるという利点もある。従って、ガス発生剤としては、アゾ化合物を用いることが好ましい。
上記のようなガス発生剤を粘着剤層１４、１７、１９に含有させることにより、粘着剤層１４、１７、１９に刺激を与えるとガス発生剤から気体が発生して粘着力が低下し、後に半導体チップを容易に剥離することができる。
ガス発生剤は、粘着剤層１４，１７，１９に分散されていてもよいが、その場合は粘着剤層全体が発泡体となるため柔らかくなりすぎ、粘着剤層をうまく剥がせなくなるおそれがある。従って、半導体ウェーハＷと接する表層部分のみに含有させておくことが好ましい。表層部分に含有させておけば、ガス発生剤から発生したガスにより粘着シートと半導体チップとの接着面積が減少し、なおかつ、気体が半導体チップから粘着剤層の粘着面の少なくとも一部を剥がし、接着力を低下させる。
粘着剤層１４，１７、１９の表層部分にのみガス発生剤を含有させる方法としては、例えば粘着剤層の上に１〜２０μｍ程度の厚さでガス発生剤を含有する粘着剤を塗工する方法や、予め作製した粘着剤層１４、１７，１９の表面にガス発生剤を含有する揮発性液体を塗布するかスプレー等によって吹き付けることにより、粘着剤層表面にガス発生剤を均一に付着させる方法等が挙げられる。
粘着剤層表面にガス発生剤を付着させる場合は、粘着剤と相溶性に優れたガス発生剤を付着させることが好ましい。即ち、粘着剤表面にガス発生剤を多量に付着させると粘着力が低下するが、粘着剤とガス発生剤とは相溶する場合は、付着したガス発生剤は粘着剤に吸収されるため、粘着力が低下することがない。
なお、表層部分の厚さは粘着剤層の厚さによるが、粘着剤表面から２０μｍまでの部分であることが好ましい。また、ここにいう表層部分には、粘着剤表面にガス発生剤が均一に付着している態様や粘着剤表面に付着したガス発生剤が粘着剤と相溶し粘着剤層に吸収された態様を含む。
粘着剤層１４、１７、１９を構成する粘着剤は、刺激により弾性率が上昇するものであることが好ましい。この場合、弾性率を上昇させる刺激は、ガス発生剤からガスを発生させるための刺激と同一であってもよいし、異なっていてもよい。この粘着剤としては、例えば、分子内にラジカル重合性の不飽和結合を有してなるアクリル酸アルキルエステル系及び／又はメタクリル酸アルキルエステル系の重合性ポリマーと、ラジカル重合性の多官能オリゴマー又はモノマーとを主成分とし、必要に応じて光重合開始剤を含んでなる光硬化型粘着剤や、分子内にラジカル重合性の不飽和結合を有してなるアクリル酸アルキルエステル系及び／又はメタクリル酸アルキルエステル系の重合性ポリマーと、ラジカル重合性の多官能オリゴマー又はモノマーとを主成分とし、熱重合開始剤を含んでなる熱硬化型粘着剤等からなるものが挙げられる。
このような光硬化型粘着剤または熱硬化型粘着剤等の硬化型粘着剤は、光の照射または加熱により粘着剤層の全体が均一にかつ速やかに重合架橋して一体化するため、重合硬化による弾性率の上昇が著しくなり、粘着力が大きく低下する。また、硬い硬化物中でガス発生剤から気体を発生させると、発生した気体の大半は外部に放出され、放出された気体は、半導体チップと粘着剤層との接着面の少なくとも一部を剥がし接着力を低下させる。
上記重合性ポリマーは、例えば、分子内に官能基を持った（メタ）アクリル系ポリマー（以下、官能基含有（メタ）アクリル系ポリマーという）を予め合成し、分子内に上記の官能基と反応する官能基とラジカル重合性の不飽和結合とを有する化合物（以下、官能基含有不飽和化合物）と反応させることにより得ることができる。なお、本明細書において、（メタ）アクリルとは、アクリルまたはメタクリルを意味するものとする。
上記官能基含有（メタ）アクリル系ポリマーは、常温で粘着性を有するポリマーとして、一般の（メタ）アクリル系ポリマーの場合と同様に、アルキル基の炭素数が通常２〜１８の範囲にあるアクリル酸アルキルエステル及び／又はメタクリル酸アルキルエステルを主モノマーとし、これと官能基含有モノマーと、更に必要に応じてこれらと共重合可能な他の改質用モノマーとを常法により共重合させることにより得られるものである。上記官能基含有（メタ）アクリル系ポリマーの重量平均分子量は通常２０万〜２００万程度である。
官能基含有モノマーとしては、例えば、アクリル酸、メタクリル酸等のカルボキシル基含有モノマー；アクリル酸ヒドロキシエチル、メタクリル酸ヒドロキシエチル等のヒドロキシル基含有モノマー；アクリル酸グリシジル、メタクリル酸グリシジル等のエポキシ基含有モノマー；アクリル酸イソシアネートエチル、メタクリル酸イソシアネートエチル等のイソシアネート基含有モノマー；アクリル酸アミノエチル、メタクリル酸アミノエチル等のアミノ基含有モノマー等が挙げられる。
上記共重合可能な他の改質用モノマーとしては、例えば、酢酸ビニル、アクリロニトリル、スチレン等の一般の（メタ）アクリル系ポリマーに用いられている各種のモノマーが挙げられる。
上記官能基含有（メタ）アクリル系ポリマーに反応させる官能基含有不飽和化合物としては、官能基含有（メタ）アクリルポリマーの官能基に応じて上述した官能基含有モノマーと同様のものを使用できる。例えば、官能基含有（メタ）アクリル系ポリマーの官能基がカルボキシル基の場合はエポキシ基含有モノマーやイソシアネート基含有モノマーが用いられ、同官能基がヒドロキシル基の場合はイソシアネート基含有モノマーが用いられ、同官能基がエポキシ基の場合はカルボキシル基含有モノマーやアクリルアミド等のアミド基含有モノマーが用いられ、同官能基がアミノ基の場合はエポキシ基含有モノマーが用いられる。
上記多官能オリゴマーまたはモノマーとしては、分子量が１万以下であるものが好ましく、より好ましくは加熱または光の照射による粘着剤層の三次元網状化が効率良くなされるように、その分子量が５０００以下であり、かつ、その分子内のラジカル重合性の不飽和結合の数の下限が２個、上限が２０個である。このようなより好ましい多官能オリゴマーまたはモノマーとしては、例えば、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、１，４−ブチレングリコールジアクリレート、１，６−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレート、市販のオリゴエステルアクリレートまたは上記同様のメタクリレート類等が挙げられる。これらの多官能オリゴマーまたはモノマーは、単独で用いられてもよく、２種以上が併用されてもよい。
上記光重合開始剤としては、例えば、２５０〜８００ｎｍの波長の光を照射することにより活性化されるものが挙げられ、このような光重合開始剤としては、例えば、メトキシアセトフェノン等のアセトフェノン誘導体化合物；ベンゾインプロピルエーテル、ベンゾインイソブチルエーテル等のベンゾインエーテル系化合物；ベンジルジメチルケタール、アセトフェノンジエチルケタール等のケタール誘導体化合物；フォスフィンオキシド誘導体化合物；ビス（η５−シクロペンタジエニル）チタノセン誘導体化合物、ベンゾフェノン、ミヒラーケトン、クロロチオキサントン、トデシルチオキサントン、ジメチルチオキサントン、ジエチルチオキサントン、α−ヒドロキシシクロヘキシルフェニルケトン、２−ヒドロキシメチルフェニルプロパン等の光ラジカル重合開始剤が挙げられる。これらの光重合開始剤は、単独で用いられてもよく、２種以上が併用されてもよい。
上記熱重合開始剤としては、熱により分解し、重合硬化を開始する活性ラジカルを発生するものが挙げられ、具体的には例えば、ジクミルパーオキサイド、ジ−ｔ−ブチルパーオキサイド、ｔ−ブチルパーオキシベンゾエート、ｔ−ブチルハイドロパーオキサイド、ベンゾイルパーオキサイド、クメンハイドロパーオキサイド、ジイソプロピルベンゼンハイドロパーオキサイド、パラメンタンハイドロパーオキサイド、ジ−ｔ−ブチルパーオキサイド等が挙げられる。中でも、熱分解温度が高いことから、クメンハイドロパーオキサイド、パラメンタンハイドロパーオキサイド、ジ−ｔ−ブチルパーオキサイド等が好適である。これらの熱重合開始剤のうち市販されているものとしては特に限定されないが、例えば、パーブチルＤ、パーブチルＨ、パーブチルＰ、パーメンタＨ（以上いずれも日本油脂製）等が好適である。これら熱重合開始剤は、単独で用いられてもよく、２種以上が併用されてもよい。
上記硬化型粘着剤には、以上の成分のほか、粘着剤としての凝集力の調節を図る目的で、所望によりイソシアネート化合物、メラミン化合物、エポキシ化合物等の一般の粘着剤に配合される各種の多官能性化合物を適宜配合してもよい。また、可塑性、樹脂、界面活性剤、ワックス、微粒子充填剤等の公知の添加剤を配合してもよい。
第４図に示した粘着剤層１５、第５図に示した粘着剤層１８を構成する粘着剤は、第２図に示したように、基板１３に粘着するもので、必ずしも刺激により粘着力が低下する性質を有していなくてもよいが、基板１３から粘着シート１２を剥離させる必要がある場合には、上記説明したように、何らかの刺激によって粘着力が低下するタイプの粘着剤により構成されることが好ましい。
第２図に示した支持板１３は、ガラス、金属、硬質樹脂等の硬質部材により構成され、剛性が高く、貼着された半導体ウェーハＷに撓みを生じさせることなく安定的に支持することができる。例えば、ガラスの場合、その厚さが０．５ｍｍ〜２．５ｍｍ程度あれば、充分な剛性を得ることができる。また、上記説明した刺激が光である場合には、支持板１３を透明または半透明の部材により構成すれば、光を透過させることができる。なお、ガラス表面は、研削加工時に平面が得られるように平滑であることが好ましい。
粘着シート１２を介して貼着され、支持板１３と一体となった半導体ウェーハＷは、例えば第７図に示す研磨装置２０を用いてその裏面が研磨される。
研磨装置２０においては、基台２１の端部から壁部２２が起立して設けられており、この壁部２２の内側の面には一対のレール２３が垂直方向に配設され、レール２３に沿って支持部２４が摺動して上下動するのに伴って支持部２４に取り付けられた研磨手段２５が上下動するよう構成されている。また、基台２１には、ターンテーブル２６が回転可能に配設され、更にターンテーブル２６には半導体ウェーハを保持するチャックテーブル２７が回転可能に複数配設されている。
研磨手段２５においては、垂直方向の軸心を有するスピンドル２８の先端にマウンタ２９が装着され、更にその下部に研磨ホイール３０が装着されており、研磨ホイール３０の下部には研磨砥石３１が固着され、スピンドル２８の回転に伴って研磨砥石３１が回転する構成となっている。
研磨装置２０を用いて半導体ウェーハＷの研磨を行う際は、支持板１３と一体となった半導体ウェーハＷを、支持板１３を下向きにしてチャックテーブル２７に保持させて、研磨手段２５の直下に位置付ける。即ち、半導体ウェーハＷの裏面１０を研磨砥石３１と対峙させる。
そして、スピンドル２８を回転させると共に、研磨手段２５を下降させていくと、スピンドル２８の回転に伴って研磨ホイール３０が回転すると共に、回転する研磨砥石３１が半導体ウェーハＷに接触して押圧力が加えられることにより、裏面１０が研磨砥石３１によって研磨され、所望の厚さとなる（研磨工程）。
次に、例えば第８図に示すダイシング装置４０を用いて、研磨工程が終了し所望の厚さに形成された半導体ウェーハＷをダイシングする。
このダイシング装置４０には、研磨工程終了後の半導体ウェーハＷが支持板１３と一体となったまま、即ち、半導体ウェーハＷの裏面１０を上にした状態で搬送されカセット４１に複数収容される。
支持板１３と一体となった半導体ウェーハＷは、搬出入手段４２によってカセット４１から搬出されて仮置き領域４３に載置された後、第一の搬送手段４４に吸着されてその旋回動によりチャックテーブル４５に搬送され、支持板１３が下になった状態で載置され（半導体ウェーハＷの裏面が上を向いた状態で）吸引保持される。
次に、半導体ウェーハＷを保持したチャックテーブル４５が＋Ｘ方向に移動することにより、アライメント手段４６の直下に位置付けられる。アライメント手段４６には、半導体ウェーハＷの裏面１０から光を透過させて表面のストリート等を検出できる赤外線カメラ４７を備えており、アライメント手段４６がＹ軸方向に移動しながら、支持板１３に支持された半導体ウェーハＷの裏面１０を赤外線カメラ４７によって透過させて表面を撮像し、予めメモリ等に記憶されたキーパターン画像と撮像した画像とのパターンマッチング処理を行うことにより切削すべきストリートが検出される。
回転ブレード４８を備えた切削手段４９は、アライメント手段４６と一体に形成されている。また、回転ブレード４８は、赤外線カメラ４７とＹ座標が等しい。即ち両者はＸ軸方向において一直線上に位置する。
従って、アライメント手段４６によってストリートが検出されると、そのストリートと回転ブレード４８とのＹ軸方向の位置合わせが自動的になされる。そして、支持板１３に支持された半導体ウェーハＷを保持するチャックテーブル４５が更に＋Ｘ方向に移動し、回転ブレード４８が高速回転しながら切削手段４９が下降して、検出されたストリートに裏面１０側から切り込むことにより、当該ストリートが切削される。
そして、チャックテーブル４５をＸ軸方向に往復移動させると共に切削手段４９をストリート間隔ずつＹ軸方向に割り出し送りしながら行うと、第９図に示すように、同方向のすべてのストリートが切削される。
更に、チャックテーブル４５を９０度回転させてから上記と同様に切削を行うと、第１０図に示すように、すべてのストリートが切削されダイシングされ、個々の半導体チップに分割される（ダイシング工程）。
こうしてダイシングされた後も、個々の半導体チップＣは支持板１３に貼着されたままの状態となっているため、半導体チップＣを支持板１３から剥離してピックアップする必要がある。
多数の半導体チップＣと支持板１３とは、第２図に示した粘着シート１２によって一体となっているため、粘着シート１２に刺激を与えることによって粘着シート１２の粘着力を低下させて半導体チップＣを剥離しやすい状態とする。
例えば、紫外線によってガスを発生するガス発生剤が粘着シート１２に含まれている場合には、第１１図に示すように、支持板１３の下方の照射部５０から紫外線を照射してガスを発生させることにより、半導体チップＣとの間に気体が発生するため、粘着力を低下させることができる。
このとき、一度に粘着シート１２の全体に紫外線を照射することも可能であるが、全体の粘着力が低下してしまうと、ピックアップされる前に半導体チップＣが離脱し落下するおそれがあるため、第１１図に示したように、ピックアップされる直前の半導体チップのみに紫外線を照射するようにすることが好ましい。そして、粘着力が低下した部分に貼着されている半導体チップについては容易に支持板１３から分離させることができる（分離工程）。
また、粘着シート１２全体に紫外線を照射してある程度粘着力を低下させておき、分離させる直前に更に分離させたい部分に紫外線を照射するようにしてもよい。部分的に加熱して個片ごとに分離してもよい。
以上説明した半導体ウェーハの分割方法を工程別に図示すると、第１２図（Ａ）〜（Ｄ）のようになる。まず、（Ａ）に示す支持板一体化工程において半導体ウェーハＷが支持板１３に裏面１０が上になるように貼着され、その状態で研磨装置のチャックテーブル２７に保持され、（Ｂ）に示す研磨工程において研磨砥石３１によって裏面が研磨される。
そして、（Ｃ）に示すダイシング工程において支持板１３に貼着されたままの状態で半導体ウェーハＷがダイシング装置のチャックテーブル４５に保持され、半導体ウェーハＷがダイシングされる。最後に、ダイシングにより形成された個々の半導体チップは、（Ｄ）に示す分離工程においてピックアップされ、支持板１３から取り外す。
このようにして製造された半導体チップＣは、研磨時、ダイシング時、研磨からダイシングへの搬送時のいずれにおいても、剛性の高い支持板１３に支持されているため、それぞれの過程において割れ、欠け、変形等が生じることがない。従って、最終的に製造された半導体チップの品質が高く、歩留まりも向上する。
特に、例えば厚さが５０μｍ以下のような、通常であれば製造の過程で破損、変形等することが多い半導体ウェーハの場合においても、破損等させることなく高品質の半導体チップを製造することができる。
なお、上記の形態においては、ダイシング装置４０において赤外線を用いてアライメントを行うこととしたが、第１３図に示すように、支持板５１を半導体ウェーハＷより大きく形成し、露出した外周部５２に予めストリートの位置を示すアライメントマーク５３を形成しておけば、赤外線カメラを用いなくても、通常の撮像によりアライメントマーク５３を撮像することにより切削すべきストリートを検出してアライメントを行うことができる。
【図面の簡単な説明】
【図１】本発明が適用される半導体ウェーハを示す斜視図である。
【図２】本発明を構成する支持板一体化工程を示す斜視図である。
【図３】半導体ウェーハと同支持板とが一体となった状態を示す斜視図である。
【図４】粘着シートの第一の例の一部を拡大して示す断面図である。
【図５】粘着シートの第二の例の一部を拡大して示す断面図である。
【図６】粘着シートの第三の例の一部を拡大して示す断面図である。
【図７】本発明を構成する研磨工程の実施に用いる研磨装置の一例を示す斜視図である。
【図８】本発明を構成するダイシング工程の実施に用いるダイシング装置の一例を示す斜視図である。
【図９】ダイシング工程において一方向のストリートがすべて切削された状態を示す斜視図である。
【図１０】ダイシング工程によってストリートが縦横に切削された状態を示す斜視図である。
【図１１】本発明を構成する分離工程を示す斜視図である。
【図１２】本発明を工程別に示す説明図である。
【図１３】支持板の第二の例を示す斜視図である。
【図１４】半導体ウェーハを示す平面図である。

Claims (5)

  1. ストリートによって区画された領域に回路が形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体ウェーハの分割方法であって、
    光による刺激によってガスを発生するガス発生剤が含まれ該ガスの放出により粘着力が低下する粘着シートを介在させて透明または半透明の支持板に半導体ウェーハの表面を貼着し、該半導体ウェーハの裏面を露出させる支持板一体化工程と、
    該支持板と一体となった半導体ウェーハの裏面を研磨する研磨工程と、
    該研磨工程が終了し該支持板と一体となった厚さが５０μｍ以下の半導体ウェーハを、裏面を上に向けて保持した状態でダイシングして半導体チップに分割するダイシング工程と、
    該粘着シートのうち半導体チップを分離させたい部分に該支持板を透過した光による刺激を与えて粘着力を低下させ該半導体チップを該支持板から取り外す分離工程と
    から構成される半導体チップの製造方法。
  2. 刺激が紫外線であり、ガス発生剤は、該紫外線によってガスを発生する請求項１に記載の半導体チップの製造方法。
  3. 粘着シートはアクリル系、オレフィン系、ポリカーボネイト系から選ばれる少なくとも１種類以上の樹脂にアゾ化合物からなるガス発生剤を含有させて構成される請求項１に記載の半導体チップの製造方法。
  4. 支持板はガラスにより構成され、その厚さは０．５ｍｍから２．５ｍｍである請求項１に記載の半導体チップの製造方法。
  5. 支持板の外周部には、ストリートの位置を示すアライメントマークが形成されている請求項1に記載の半導体チップの製造方法。
JP2003582801A 2002-04-11 2003-04-09 半導体チップの製造方法 Expired - Lifetime JP4791693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003582801A JP4791693B2 (ja) 2002-04-11 2003-04-09 半導体チップの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002109178 2002-04-11
JP2002109178 2002-04-11
JP2003582801A JP4791693B2 (ja) 2002-04-11 2003-04-09 半導体チップの製造方法
PCT/JP2003/004472 WO2003085714A1 (fr) 2002-04-11 2003-04-09 Procédé de fabrication d'une puce semi-conductrice

Publications (2)

Publication Number Publication Date
JPWO2003085714A1 JPWO2003085714A1 (ja) 2005-08-18
JP4791693B2 true JP4791693B2 (ja) 2011-10-12

Family

ID=28786566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003582801A Expired - Lifetime JP4791693B2 (ja) 2002-04-11 2003-04-09 半導体チップの製造方法

Country Status (8)

Country Link
US (1) US7335578B2 (ja)
EP (1) EP1494272A1 (ja)
JP (1) JP4791693B2 (ja)
KR (1) KR20040094390A (ja)
CN (1) CN100334689C (ja)
AU (1) AU2003236002A1 (ja)
TW (1) TW200402842A (ja)
WO (1) WO2003085714A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336880C (zh) * 2001-08-03 2007-09-12 积水化学工业株式会社 两面胶以及使用它的ic芯片的制造方法
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
JP2005150235A (ja) * 2003-11-12 2005-06-09 Three M Innovative Properties Co 半導体表面保護シート及び方法
JP4674070B2 (ja) * 2003-11-12 2011-04-20 積水化学工業株式会社 半導体チップの製造方法
JP2005191532A (ja) * 2003-11-12 2005-07-14 Sekisui Chem Co Ltd 半導体チップの製造方法
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
DE112004002162T5 (de) * 2003-12-02 2007-02-01 Sekisui Chemical Co., Ltd. Verfahren zur Herstellung eines Halbleiterchips
JP4584607B2 (ja) * 2004-03-16 2010-11-24 浜松ホトニクス株式会社 加工対象物切断方法
JP4638172B2 (ja) * 2004-03-31 2011-02-23 積水化学工業株式会社 Ｉｃチップの製造方法及びｉｃチップの製造装置
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
DE102004018249B3 (de) * 2004-04-15 2006-03-16 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
CN100499022C (zh) 2004-07-09 2009-06-10 株式会社半导体能源研究所 Ic芯片及其制造方法
JP2006059839A (ja) * 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
EP2004366A2 (en) * 2006-01-27 2008-12-24 Camtek Ltd. Diced wafer adaptor and a method for transferring a diced wafer
WO2007148724A1 (ja) * 2006-06-23 2007-12-27 Hitachi Chemical Company, Ltd. 半導体デバイスの製造方法及び接着フィルム
JP5275553B2 (ja) * 2006-06-27 2013-08-28 スリーエム イノベイティブ プロパティズ カンパニー 分割チップの製造方法
JP2008062374A (ja) * 2006-08-10 2008-03-21 Disco Abrasive Syst Ltd ウェーハ固定プレート
JP5291392B2 (ja) * 2008-06-18 2013-09-18 東京応化工業株式会社 支持板剥離装置
US9409383B2 (en) * 2008-12-22 2016-08-09 Apple Inc. Layer-specific energy distribution delamination
JP5491049B2 (ja) * 2009-03-11 2014-05-14 日東電工株式会社 半導体ウエハ保護用基材レス粘着シート、その粘着シートを用いた半導体ウエハ裏面研削方法及びその粘着シートの製造方法
US20120206892A1 (en) * 2011-02-10 2012-08-16 Apple Inc. Circular interposers
US9474156B2 (en) * 2011-02-10 2016-10-18 Apple Inc. Interposer connectors with alignment features
US9033740B2 (en) 2011-04-25 2015-05-19 Apple Inc. Interposer connectors
JP2013008796A (ja) * 2011-06-23 2013-01-10 Disco Abrasive Syst Ltd ウェーハの加工方法
JP5804915B2 (ja) * 2011-11-28 2015-11-04 キヤノン株式会社 硬化性組成物及びパターン形成方法
US9269603B2 (en) * 2013-05-09 2016-02-23 Globalfoundries Inc. Temporary liquid thermal interface material for surface tension adhesion and thermal control
JP6257291B2 (ja) * 2013-12-04 2018-01-10 株式会社ディスコ パッケージ基板の加工方法
JP6457223B2 (ja) 2014-09-16 2019-01-23 東芝メモリ株式会社 基板分離方法および半導体製造装置
USD793972S1 (en) * 2015-03-27 2017-08-08 Veeco Instruments Inc. Wafer carrier with a 31-pocket configuration
USD793971S1 (en) 2015-03-27 2017-08-08 Veeco Instruments Inc. Wafer carrier with a 14-pocket configuration
USD778247S1 (en) 2015-04-16 2017-02-07 Veeco Instruments Inc. Wafer carrier with a multi-pocket configuration
US11830756B2 (en) * 2020-04-29 2023-11-28 Semiconductor Components Industries, Llc Temporary die support structures and related methods
JP1563718S (ja) * 2015-12-28 2016-11-21
JP1563719S (ja) * 2015-12-28 2016-11-21
US10559486B1 (en) * 2018-01-10 2020-02-11 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US10586725B1 (en) * 2018-01-10 2020-03-10 Facebook Technologies, Llc Method for polymer-assisted chip transfer
JP7460386B2 (ja) * 2020-02-14 2024-04-02 株式会社ディスコ 被加工物の加工方法
JP2023545481A (ja) * 2020-10-16 2023-10-30 ブルーワー サイエンス アイ エヌ シー． ウエハレベルパッケージング用途のためのフォトニック剥離

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6330581A (ja) * 1986-07-25 1988-02-09 Nitto Electric Ind Co Ltd 接着力消失型感圧性接着剤
JPH06232255A (ja) * 1993-01-29 1994-08-19 Disco Abrasive Syst Ltd ウェーハのダイシング方法
JPH0722358A (ja) * 1993-06-15 1995-01-24 Sharp Corp 半導体装置の製造方法
JPH07142623A (ja) * 1993-11-15 1995-06-02 Nitto Denko Corp 半導体ウエハ固定部材
JP2001135598A (ja) * 1999-08-26 2001-05-18 Seiko Epson Corp ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001200234A (ja) * 2000-01-21 2001-07-24 Asahi Kasei Corp 半導体ウエハー固定用の粘着剤ならびに加工方法
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP2002083785A (ja) * 2000-09-07 2002-03-22 Nec Kansai Ltd 半導体素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW311927B (ja) * 1995-07-11 1997-08-01 Minnesota Mining & Mfg
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
JPH11260770A (ja) * 1998-03-13 1999-09-24 Hitachi Maxell Ltd 薄形ｉｃチップの製造方法及び製造装置
JP2000040677A (ja) 1998-07-23 2000-02-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の製造方法
JP4700819B2 (ja) * 2000-03-10 2011-06-15 キヤノン株式会社 基板保持装置、半導体製造装置および半導体デバイス製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
US6759121B2 (en) * 2000-07-13 2004-07-06 3M Innovative Properties Company Clear adhesive sheet

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6330581A (ja) * 1986-07-25 1988-02-09 Nitto Electric Ind Co Ltd 接着力消失型感圧性接着剤
JPH06232255A (ja) * 1993-01-29 1994-08-19 Disco Abrasive Syst Ltd ウェーハのダイシング方法
JPH0722358A (ja) * 1993-06-15 1995-01-24 Sharp Corp 半導体装置の製造方法
JPH07142623A (ja) * 1993-11-15 1995-06-02 Nitto Denko Corp 半導体ウエハ固定部材
JP2001135598A (ja) * 1999-08-26 2001-05-18 Seiko Epson Corp ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001200234A (ja) * 2000-01-21 2001-07-24 Asahi Kasei Corp 半導体ウエハー固定用の粘着剤ならびに加工方法
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP2002083785A (ja) * 2000-09-07 2002-03-22 Nec Kansai Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
AU2003236002A1 (en) 2003-10-20
JPWO2003085714A1 (ja) 2005-08-18
EP1494272A1 (en) 2005-01-05
CN100334689C (zh) 2007-08-29
WO2003085714A1 (fr) 2003-10-16
CN1592953A (zh) 2005-03-09
US20040259332A1 (en) 2004-12-23
AU2003236002A8 (en) 2003-10-20
KR20040094390A (ko) 2004-11-09
US7335578B2 (en) 2008-02-26
TW200402842A (en) 2004-02-16

Similar Documents

Publication Publication Date Title
JP4791693B2 (ja) 半導体チップの製造方法
JP4704828B2 (ja) ウエハ貼着用粘着シート及びダイ接着用接着剤層付きｉｃチップの製造方法
US6939741B2 (en) IC chip manufacturing method
JP2005197630A (ja) Ｉｃチップの製造方法
JP2004186200A (ja) 半導体チップの製造方法
JP2003231872A (ja) 両面粘着テープ及びそれを用いたｉｃチップの製造方法
JP4268411B2 (ja) 半導体チップの製造方法及びダイシング用粘着テープ
JP3787526B2 (ja) Ｉｃチップの製造方法
JP2004095946A (ja) 半導体チップの製造方法
JP4638172B2 (ja) Ｉｃチップの製造方法及びｉｃチップの製造装置
JP3965055B2 (ja) Ｉｃチップの製造方法
JP2006013000A (ja) Ｉｃチップの製造方法
WO2005055299A1 (ja) 半導体チップの製造方法
JP4084676B2 (ja) 半導体チップの製造方法
JP2005294535A (ja) ダイアタッチフィルム付きｉｃチップの製造方法
JP4804719B2 (ja) 半導体チップの製造方法
JP2004153227A (ja) Ｉｃチップの製造方法
JP2003231871A (ja) 両面粘着テープ及びそれを用いたｉｃチップの製造方法
JP2009231476A (ja) 半導体チップの製造方法
JP2003173989A (ja) Ｉｃチップの製造方法
JP4674070B2 (ja) 半導体チップの製造方法
JP2004186281A (ja) Ｉｃチップの製造方法
JP2004186261A (ja) Ｉｃチップの製造方法
JP2004001131A (ja) Ｉｃチップ製造用粘着シート及びｉｃチップの製造方法
JP2004006522A (ja) Ｉｃチップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4791693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term