KR20230087509A - 웨이퍼-수준 패키징 적용을 위한 광자 디본딩 - Google Patents

웨이퍼-수준 패키징 적용을 위한 광자 디본딩 Download PDF

Info

Publication number
KR20230087509A
KR20230087509A KR1020237013692A KR20237013692A KR20230087509A KR 20230087509 A KR20230087509 A KR 20230087509A KR 1020237013692 A KR1020237013692 A KR 1020237013692A KR 20237013692 A KR20237013692 A KR 20237013692A KR 20230087509 A KR20230087509 A KR 20230087509A
Authority
KR
South Korea
Prior art keywords
wafer
light
layer
bonding layer
exposure
Prior art date
Application number
KR1020237013692A
Other languages
English (en)
Inventor
라마 풀리가다
시아오 리우
루크 엠. 프렌저
자비에 마티네즈
Original Assignee
브레우어 사이언스, 인코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브레우어 사이언스, 인코포레이션 filed Critical 브레우어 사이언스, 인코포레이션
Publication of KR20230087509A publication Critical patent/KR20230087509A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/02—Polyamines
    • C08G73/0233—Polyamines derived from (poly)oxazolines, (poly)oxazines or having pendant acyl groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J177/00—Adhesives based on polyamides obtained by reactions forming a carboxylic amide link in the main chain; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J179/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09J161/00 - C09J177/00
    • C09J179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09J179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/416—Additional features of adhesives in the form of films or foils characterized by the presence of essential components use of irradiation
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

웨이퍼-수준 패키징 적용에 적합한, 고-강도, 펄싱된, 광대역 광 시스템을 사용하는 캐리어 및 디바이스 기판의 디본딩 방법이 기재된다. 캐리어 기판은 웨이퍼의 한쪽 측면 상에 흡광 층을 갖는 투명 웨이퍼이다. 이 방법은 흡광 층을 빠르게 가열시키는 고 강도의 광을 사용하여 흡광 층에 인접한 본딩 재료 층을 분해하거나 용융시킨다. 광 노출 후, 힘을 거의 사용하지 않고 캐리어 기판이 디바이스 웨이퍼의 표면으로부터 떨어질 수 있다.

Description

웨이퍼-수준 패키징 적용을 위한 광자 디본딩
본 발명은 발명의 명칭이 "웨이퍼-수준 패키징 적용을 위한 광자 디본딩"인 2020년 10월 16일자 출원된 미국 가특허 출원 제63/092,863호, 및 발명의 명칭이 "웨이퍼-수준 패키징 적용을 위한 광자 디본딩"인 2021년 10월 12일자 출원된 미국 가특허 출원 제63/254,777호의 우선권 이익을 주장하며, 이들 각각은 그 전체 내용이 원용에 의해 본 명세서에 포함된다.
본 발명은 반도체 제작 및 패키징을 위한 임시 웨이퍼 본딩 및 디본딩 공정에 관한 것이다.
임시 웨이퍼 본딩("TWB")은 보통 중합체성 본딩 재료를 사용하여 캐리어 웨이퍼 또는 기판에 디바이스 웨이퍼 또는 마이크로전자 기판을 부착시키는 공정을 지칭한다. 본딩 후, 디바이스 웨이퍼는 전형적으로 50 ㎛ 미만으로 얇아지고/지거나 처리되어 규소-관통 비아(through-silicon vias; "TSV"), 재분배층, 본드 패드, 및 이의 배면(back surface) 상의 다른 회로 특징부를 생성할 수 있다. 캐리어 웨이퍼는 배면 가공(processing) 중에 취성 디바이스 웨이퍼를 지지하며, 이는 주변 온도와 고온(>250 ℃) 사이의 사이클링 반복, 웨이퍼 취급 및 이전 단계로부터의 기계적 충격, 및 강한 기계적 힘, 예컨대 디바이스 웨이퍼를 얇게 만드는 웨이퍼 백-그라인딩(back-grinding) 공정 중에 부과되는 것을 수반할 수 있다. 이 모든 가공이 완료될 때, 디바이스 웨이퍼는 보통 필름 프레임에 부착된 후 캐리어 웨이퍼로부터 분리되거나, 디본딩되고 추가의 작업이 수행되기 전에 세정된다.
대부분의 TWB 공정은 디바이스 기판(device substrate)과 캐리어 기판 사이에 1개 또는 2개의 층을 사용한다. TWB 공정에 따라, 디바이스 및 캐리어 기판은 다양한 분리 방법, 예컨대 화학적 디본딩, 써멀 슬라이드 디본딩, 기계적 디본딩, 또는 레이저 디본딩에 의해 분리될 수 있다. 레이저 디본딩은 디본딩에 있어서 하나의 바람직한 방법이다. 이 방법은 절제 파장에서 레이저에 반응하도록 디자인된 중합체의 작은 층을 전형적으로 300- 내지 400-nm 레이저 또는 다른 광원을 사용하여 절제함으로써 구조물 내부에서 본딩 무결성을 잃어버리게 하며 기계적 힘을 적용하지 않고 그것이 떨어져나오게 한다. 2개-층 레이저 디본딩 시스템의 경우, 제2 중합체성 본딩 재료 층이 전형적으로 디바이스 표면에 인접하여 사용된다. 제2 층은 가공 후 레이저-감수성 층의 파괴 및 본딩된 웨이퍼 쌍의 분리 후에 디바이스 웨이퍼 표면으로부터 쉽게 세정된다.
레이저 디본딩은 낮은-스트레스 디본딩, 높은 처리량, 2개-층 및 단일-층 재료 시스템을 사용함에 있어서의 유연성, 및 가교결합된 재료를 사용하는 능력과 같은 이점들을 제공한다. 그러나, 레이저 디본딩에 단점이 없지는 않다. 이 디본딩 메카니즘을 사용하기 위해서는, 레이저 파장에 대해 투명한 캐리어 기판이 필요하며, 이는 일부 상황에 공구 정렬과 관련한 문제를 유발할 수 있다. 부가적으로, 레이저 디본딩에 사용되는 재료는 관심의 대상인 레이저에 반응성이어야 하는데, 목적하는 파장에서 이들이 충분히 흡수하지 않는다면, 레이저-감수성 디바이스를 손상시키는 레이저 에너지의 우려도 있으며, 이는 매우 문제가 된다.
본 발명은 광범위하게 임시 디본딩 방법에 관한 것이다. 방법은 제1 및 제2 표면을 갖는 디바이스 기판, 제1 표면에 인접한 본딩 층(bonding layer), 전면(front surface) 및 배면을 갖는 투명 기판, 및 제1 및 제2 측면을 갖는 흡광 층을 포함하는 스택(stack)을 제공하는 단계를 포함한다. 흡광 층의 제1 측면은 투명 기판의 전면에 인접하고, 흡광 층의 제2 측면은 본딩 층에 인접한다. 본딩 층은 광대역 광(broadband light)의 펄스(pulse)에 노출되어 디바이스 기판 및 투명 기판의 분리를 촉진한다.
[도면의 간단한 설명]
도 1(a)는 본 명세서에 따라 실행될 수 있는 본딩 방법의 개략적(축척에 따르지 않음) 도시이고;
도 1(b)는 도 1(a)에서 형성된 본딩된 스택의 개략적 도시이며;
도 1(c)는 디본딩 공정의 개략적 도시이고, 여기에서 하나 이상의 광자 광 펄스가 도 1(b)의 스택을 지향하며;
도 1(d)는 분리 후 도 1(c)의 스택의 개략적 도시이고;
도 2는 실시예 4의 디본딩된 웨이퍼 쌍의 하나를 보여주는 사진이며;
도 3은 실시예 5에 기재된 바와 같은 세정 전(좌측) 및 후(우측)의 웨이퍼를 보여주는 사진이고;
도 4는 실시예 6에 기재된 바와 같은 본딩 후의 웨이퍼 쌍의 사진이며;
도 5는 실시예 7에 기재된 바와 같이 디본딩된 웨이퍼 쌍의 사진이고;
도 6은 실시예 8에 기재된 바와 같이 발생된 얇은 규소 웨이퍼 두께 맵의 이미지이며;
도 7은 광자 디본딩(실시예 9) 후의 박막화 6" 웨이퍼의 사진이고;
도 8은 실시예 10에 기재된 바와 같이, 세정 전(좌측) 및 후(우측), 광자적으로 디본딩된 웨이퍼의 사진이다.
본 발명은 펄싱된 광원, 예컨대 플래시램프(flashlamp)를 사용하여 디본딩하는 임시 본딩 방법(temporary bonding method)에 관한 것이다. 본 방법은 웨이퍼-수준 패키징 적용을 포함하는 마이크로전자 제작 공정에서 유용하다.
더욱 구체적으로, 도 1(a)(축척에 따르지 않음)를 참조하면, 전구체 구조물(10)이 개략적 단면도로 도시된다. 구조물(10)은 디바이스 기판(12)을 포함한다. 기판(12)은 제1 표면(14) 및 제2 표면(16)을 갖는다. 디바이스 기판(12)이 임의의 형상일 수는 있지만, 이는 전형적으로 원형의 형상이다. 바람직한 디바이스 기판(12)은 규소, 산화규소, 질화규소, 옥시질화규소, 규소-게르마늄, 비소화갈륨, 석영, 알루미늄, 텅스텐, 규화텅스텐, 비소화갈륨, 게르마늄, 탄탈룸, 질화탄탈룸, Ti3N4, 하프늄, HfO2, 루테늄, 인듐 포스파이드, 유리, 또는 전술한 것의 혼합물로 만들어진 것과 같은 디바이스 기판을 포함한다. 바람직한 디바이스 기판(12)은 이의 디바이스 표면이 집적 회로, MEMS, 마이크로센서(microsensor), 전력 반도체, 발광 다이오드, 광자 회로(photonic circuit), 인터포저(interposer), 내장형 수동 디바이스(embedded passive device), 및 규소 및 다른 반도체 재료, 예컨대 규소-게르마늄, 비소화갈륨 및 질화갈륨 상에 또는 이들로부터 제작된 다른 마이크로디바이스(microdevice) 중에서 선택된 디바이스의 어레이(array)(도시되지 않음)를 포함하는 것들이다. 이들 디바이스의 표면은 통상 하기 재료 중의 하나 이상으로부터 형성된 구조물(또한 도시되지 않음)을 포함한다: 규소, 폴리규소(polysilicon), 이산화규소, 옥시질화규소, 금속(예: 구리, 알루미늄, 금, 텅스텐, 탄탈룸), 낮은-k 유전체, 중합체 유전체 및 다양한 금속 질화물 및 규화물. 기판(12)의 디바이스 표면은 또한 땜납 범프(solder bump), 금속 포스트(metal post), 금속 필러(metal pillar), 및 규소, 폴리규소, 이산화규소, 옥시질화규소, 금속, 낮은-k 유전체, 중합체 유전체, 금속 질화물 및 금속 규화물로 구성된 그룹 중에서 선택된 재료로 형성된 구조물 중에서 선택된 적어도 하나의 구조물을 포함할 수 있다.
본딩 조성물을 디바이스 기판(12)에 적용하여, 도 1(a)에 나타낸 바와 같이, 제1 표면(14)에 인접한 본딩 층(18)을 형성한다. 본딩 층(18)은 디바이스 기판(12)으로부터 떨어진 상부 표면(20)을 갖고, 바람직하게 본딩 층(18)은 제1 표면(14) 상에 직접(즉, 본딩 층(18)과 디바이스 기판(12) 사이에 임의의 중간층 없이) 형성된다. 본딩 조성물은 임의의 공지 방법에 의해 적용될 수 있으며, 하나의 바람직한 방법은 약 5 초 내지 약 120 초, 바람직하게 약 30 초 내지 약 90 초의 시간 동안 약 200 rpm 내지 약 5,000 rpm, 바람직하게 약 500 rpm 내지 약 3,000 rpm의 속도에서 조성물을 스핀-코팅하는 것이다. 조성물을 적용한 후, 바람직하게 약 60 초 내지 약 8 분, 바람직하게 약 90 초 내지 약 6 분의 시간 동안 약 50 ℃ 내지 약 250 ℃, 더욱 바람직하게 약 80 ℃ 내지 약 220 ℃의 온도로 가열한다. 본딩 층을 형성하기 위해 사용되는 조성물에 따라, 베이킹은 또한 가교결합 반응을 개시하여 본딩 층(18)을 경화시킬 수 있다. 일부 실시 형태에서, 사용된 조성물에 따라 본딩 층(18)을 다단계 베이킹 공정에 적용하는 것이 바람직하다. 또한, 일부 경우에, 상기 적용 및 베이킹 공정은 본딩 층(18)이 다중 단계로 디바이스 기판(12) 상에 "조립되도록" 조성물의 추가 알리코트에 대해 반복될 수 있다. 또 다른 실시 형태에서, 본딩 층(18)은 스핀-적용되기 보다는 예비-형성된 건조 필름의 형태로 제공될 수 있다. 이어서 필름이 디바이스 기판(12)에 부착될 수 있다.
이로 부터 본딩 층(18)이 형성되는 재료는 디바이스 기판(12)과 강력한 접착 본드를 형성할 수 있어야 한다. ASTM D4541/D7234에 의해 결정된 바와 같이, 약 15 psig 초과, 바람직하게 약 50 psig 내지 약 250 psig, 및 더욱 바람직하게 약 100 psig 내지 약 150 psig의 접착 강도를 갖는 것이 본딩 층(18)으로 사용하기에 바람직할 것이다.
유리하게, 본딩 층(18)을 형성하는데 사용하기 위한 조성물은 상기 접착 특성을 보유하는 한편 열 및/또는 용매에 의해 제거될 수 있는 층으로 형성될 수 있는 구매가능한 본딩 조성물 중에서 선택될 수 있다.
일 실시 형태에서, 본딩 층 조성물은 열가소성이다. 전형적인 이러한 조성물은 유기물이고 다른 임의의 성분과 함께 용매 시스템에 용해되거나 분산된 중합체 또는 올리고머를 포함할 것이다. 중합체 또는 올리고머는 전형적으로 사이클릭 올레핀, 에폭시, 아크릴(acrylic), 실리콘(silicone), 스티렌(styrenic), 비닐 할라이드, 비닐 에스테르, 폴리아미드, 폴리이미드, 폴리설폰, 폴리에테르설폰, 사이클릭 올레핀, 폴리올레핀 고무, 폴리우레탄, 에틸렌-프로필렌 고무, 폴리아미드 에스테르, 폴리이미드 에스테르, 폴리아세탈, 폴리아조메틴, 폴리케타닐, 폴리비닐 부티랄, 및 이의 조합의 중합체 및 올리고머로 구성된 그룹 중에서 선택된다. 전형적인 용매 시스템은 중합체 또는 올리고머 선택에 좌우될 것이다. 조성물의 전형적인 고체 함량은 100 중량%로 간주되는 조성물의 총 중량을 기준으로 하여, 약 1 중량% 내지 약 60 중량%, 및 바람직하게 약 3 중량% 내지 약 40 중량% 범위일 것이다.
바람직한 열가소성 조성물은 실온에서 적어도 약 500,000 Pa.s, 및 더욱 바람직하게 약 1,000,000 Pa.s 내지 약 3,000,000 Pa.s의 복소 점도(complex viscosity)를 가질 것이며, 약 160 ℃ 내지 약 200 ℃의 온도에서 약 15,000 Pa.s 미만, 및 더욱 바람직하게 약 500 Pa.s 내지 약 10,000 Pa.s의 복소 점도를 가질 것이다. 복소 점도는 AR-2000ex 유량계의 이름으로 TA Instruments 사에서 시판된 것과 같은 유량계를 사용하여 바람직하게 측정된다.
바람직한 열가소성 조성물은 약 160 ℃ 내지 약 500 ℃, 더욱 바람직하게 약 220 ℃ 내지 약 450 ℃의 열중량 분석에 의해 결정된 열 분해 온도를 가져야 한다. 일부 적합한 이러한 조성물이 각각 원용에 의해 본 명세서에 포함된 미국 특허 출원 공개 제2008/0173970호, 제2019/0194453호, 및 제2020/0257202호, 및 미국 특허 제7,935,780호, 제8,092,628호, 제8,268,449호, 제9,496,164호, 제9,728,439호, 제9,827,740호, 제10,103,048호, 및 제10,304,720호에 기재되어 있다.
일 실시 형태에서, 본딩 층(18)을 형성하기 위해 사용된 조성물은 경화성이고/이거나 가교결합성이다. 전형적으로, 이러한 조성물은 유기물이고 다른 임의의 성분과 함께 용매 시스템에 용해되거나 분산된 중합체 또는 올리고머를 포함할 것이다. 중합체 또는 올리고머는 전형적으로 사이클릭 올레핀, 에폭시, 아크릴, 실리콘, 스티렌, 비닐 에스테르, 폴리아미드, 폴리이미드, 폴리설폰, 폴리에테르설폰, 사이클릭 올레핀, 폴리올레핀 고무, 폴리우레탄, 에틸렌-프로필렌 고무, 폴리아미드 에스테르, 폴리아조메틴, 폴리케타닐, 폴리이미드 에스테르, 및 이의 조합의 중합체 및 올리고머로 구성된 그룹 중에서 선택된다. 전형적인 용매 시스템은 다시금 중합체 또는 올리고머 선택에 좌우될 것이다. 조성물의 전형적인 고체 함량은 100 중량%로 간주되는 조성물의 총 중량을 기준으로 하여, 약 1 중량% 내지 약 60 중량%, 및 바람직하게 약 3 중량% 내지 약 40 중량% 범위일 것이다. 바람직한 가교결합성 조성물은 실온에서 적어도 약 100 Pa.s, 더욱 바람직하게 약 1000 Pa.s 내지 약 30,000 Pa.s의 복소 점도를 가질 것이며, 약 40 ℃ 내지 약 80 ℃의 온도에서 약 15,000 Pa.s 미만, 더욱 바람직하게 약 100 Pa.s 내지 약 10,000 Pa.s의 복소 점도를 가질 것이다. 바람직한 가교결합성 조성물은 약 160 ℃ 내지 약 500 ℃, 더욱 바람직하게 약 220 ℃ 내지 약 450 ℃의 열 분해 온도를 가져야 한다. 일부 적합한 이러한 조성물이 각각 원용에 의해 본 명세서에 포함된 미국 특허 출원 공개 제2008/0173970호, 제2019/0194453호, 및 제2020/0257202호, 및 미국 특허 제7,935,780호, 제8,092,628호, 제8,268,449호, 제9,496,164호, 제9,728,439호, 제9,827,740호, 제10,103,048호, 및 제10,304,720호에 기재되어 있다.
다른 실시 형태에서, 본딩 재료는 비중합체성(예: 올리고머, 삼량체, 이량체, 단량체)일 수 있다. 즉, 본 실시 형태에서 사용되는 분자의 구조는 3개 이하의 반복 서브유닛, 바람직하게 2개 이하의 반복 서브유닛, 및 더욱 바람직하게 단지 1개의 서브유닛을 가질 것이다. 비중합체성 본딩 재료가 사용되는 경우, 본딩 재료의 융점은 이의 승화점 미만이어야 한다. 본 실시 형태에서, 재료는 바람직하게 가교결합하거나 추가로 반응하는 능력을 지녀서 고온에서의 재료 승화를 예방한다. 바람직한 비중합체성 조성물은 약 160 ℃ 내지 약 500 ℃, 더욱 바람직하게 약 220 ℃ 내지 약 450 ℃의 열 분해 온도를 가져야 한다. 일부 적합한 이러한 조성물은 원용에 의해 본 명세서에 포함된 미국 특허 출원 공개 제2021/0033975호에 기재되어 있다.
중합체성 또는 비중합체성 본딩 재료가 사용되느냐와 상관없이, 본딩 층(18)은 바람직하게 본딩 및 디본딩에 필요한 기계적 특성의 정확한 균형을 보유한다. 바람직하게, 본딩 재료의 Tg는 약 25 ℃ 내지 약 300 ℃, 더욱 바람직하게 약 30 ℃ 내지 약 250 ℃이다. 재료의 Tg가 너무 낮으면, 이는 재료를 너무 유연하게 만들 수 있고, 이는 재료 또는 실온에서 너무 낮은 점도를 갖는 재료를 재용융시키는 계면 열 발생으로 인하여 노출 후 캐리어 및 디바이스 웨이퍼의 재부착을 유발할 수 있다. 재료가 너무 높은 Tg를 가지면, 재료가 너무 경화되어 본딩을 가능케하기에 충분히 용융되지 않을 수 있다. 높은 Tg는 또한 일부 경우에 높은 열 분해와 연관될 수 있다. 열 분해가 너무 높으면, 이는 계면에서 재료의 분해를 촉진하기 위해 본딩 재료-흡광 층 계면에서 발생하는 열이 불충분함으로 인하여 디바이스 및 캐리어 웨이퍼 사이의 분리가 되지 않음을 초래할 수 있다.
실시 형태와 무관하게, 경화되거나 건조된 본딩 층(18)은 약 1 ㎛ 내지 약 200 ㎛, 더욱 바람직하게 약 5 ㎛ 내지 약 100 ㎛, 및 더욱 더 바람직하게 약 10 ㎛ 내지 약 50 ㎛의 평균 두께(5 개 위치에서 측정됨)를 가져야 한다. 본 명세서에서 사용된 두께는 임의의 필름 두께 측정 도구를 사용하여 측정될 수 있으며, 바람직한 하나의 도구는 적외선 간섭분광계, 예컨대 SUSS Microtec 또는 Foothill에 의해 시판되는 것이다.
본딩 층(18)은 또한 낮은 총 두께 편차(total thickness variation; TTV)를 가져야하며, 이는 층(18)의 가장 두꺼운 지점 및 가장 얇은 지점이 서로 급격히 차이나지 않음을 의미한다. TTV는 바람직하게 필름 상의 다수의 지점 또는 위치, 바람직하게 적어도 약 50 지점 또는 약 50 지점에서, 더욱 바람직하게 적어도 약 100 지점 또는 약 100 지점에서, 및 더욱 더 바람직하게 적어도 약 1,000 지점 또는 약 1,000 지점에서의 두께를 측정함에 의해 계산된다. 이들 지점에서 얻어진 가장 높은 두께 측정치와 가장 낮은 두께 측정치 사이의 차이가 당해 특정 층에 대한 TTV 측정치로 지정된다. 일부 TTV 측정 경우에, 에지 제외영역 또는 이상치를 계산으로부터 제거할 수 있다. 이들 경우에, 포함된 측정치의 개수를 퍼센트로 표시하는데, 즉, TTV가 97% 포함으로 주어지면, 가장 높고 가장 낮은 측정치의 3%가 배제되며, 이때 3%는 가장 높은 측정치 및 가장 낮은 측정치 사이에서 균등하게 분할된다(즉, 각 1.5%). 바람직하게, 상기 언급된 TTV 범위는 측정치의 약 95% 내지 약 100%, 더욱 바람직하게 측정치의 약 97% 내지 약 100%, 및 더욱 더 바람직하게 측정치의 약 100%를 사용하여 달성된다.
제2 전구체 구조물(22)도 도 1(a)에 개략적 단면도로 도시된다. 제2 전구체 구조물(22)은 투명 기판(24)을 포함하며, 이는 캐리어 웨이퍼이다. 투명 기판(24)은 전면 또는 캐리어 표면(26) 및 배면(28)을 갖는다. 투명 기판(24)은 임의의 형상일 수 있지만, 이는 전형적으로 원형의 형상이며 디바이스 기판(12)과 유사한 크기일 것이다. 바람직한 투명 기판(24)은 맑은 유리 웨이퍼 또는 광자 에너지에 투명한 재료(즉, 재료는 광자 에너지가 투명 기판(24)을 통과하도록 할 것임)로 형성된 임의의 다른 기판을 포함한다. 즉, 적어도 약 50%, 바람직하게 적어도 약 75%, 및 더욱 바람직하게 적어도 약 90%의 광자 에너지가 투명 기판(24)을 통과하여야 한다.
적합한 투명 기판(24)은 Corning® EAGLE XG® 유리 웨이퍼(Corning Incorporated로부터 구입 가능), Gorilla® 유리(또한 Corning Incorporated로부터 구입 가능), 석영, 사파이어, 및 이의 조합을 포함하지만 이로 제한되지 않는다. 투명 기판(24)의 열 팽창 계수("CTE")는 바람직하게 디바이스 기판(12)의 CTE를 기준으로 하여 선택될 것이다. 투명 기판(24)의 전형적인 CTE 값은 약 5 x 10-7/K 내지 약 2 x 10-5/K, 및 더욱 바람직하게 약 1 x 10-6/K 내지 약 6 x 10-6/K이다.
흡광 층(30)이 투명 기판(24)의 전면(26)에 적용된다. 흡광 층(30)은 제1 측면(32) 및 제2 측면(34)을 가지며, 제1 측면(32)이 투명 기판(24)의 전면(26)과 접촉한다. 흡광 층(30)은 바람직하게 금속을 포함하며, 이는 실시 형태에 따라 단일 금속, 2개 이상의 금속, 및/또는 산화금속 합금일 수 있다. 일 실시 형태에서, 흡광 층(30)은 순수 금속을 포함한다. 다른 실시 형태에서, 이는 금속(들) 및 다른 원소들의 혼합을 포함하고, 금속(들)의 총 수준은 100 중량%로 간주되는 흡광 층(30)의 총 중량을 기준으로 하여 적어도 약 50 중량%, 바람직하게 적어도 약 75 중량%, 및 더욱 바람직하게 적어도 약 90 중량%이다.
언급된 파장에서 광을 흡수하고 이를 열로 변환시키는 임의의 금속이 본 방법에 사용하기에 적합하다. 바람직한 금속은 티타늄, 텅스텐, 알루미늄, 구리, 금, 은, 철, 주석, 아연, 코발트, 크롬, 게르마늄, 팔라듐, 백금, 로듐, 망간, 니켈, 규소, 텔루륨, 상기한 것의 산화물, 상기한 것의 합금, 및 이의 조합 중에서 선택된 것들을 포함한다. Ti/W가 흡광 층(30)으로 사용하기에 특히 바람직하다.
일 실시 형태에서, 흡광 층(30)은 약 25 nm 내지 약 300 nm 두께, 및 더욱 바람직하게 약 150 nm 내지 약 200 nm 두께이다. 흡광 층(30)의 CTE(열분석에 의해 측정됨)는 약 1 x 10-6/K 내지 약 20 x 10-6/K, 더욱 바람직하게 약 4.5 x 10-6/K 내지 약 4.8 x 10-6/K이다. 투명 기판(24) 및 흡광 층(30)은 바람직하게, 흡광 층이 가열될 때 캐리어로부터 흡광 층의 균열 또는 박리를 감소시키기 위하여, 상승된 온도에서 열적으로 안정하고 밀접하게 매칭된 CTE를 갖도록 선택된다. 즉, 흡광 층(30)의 CTE는 투명 기판(24)의 CTE의 약 +/- 30% 이내, 및 더욱 바람직하게 약 +/- 10% 이내이다.
금속은 스퍼터링, 기상 증착("PCVD"), 열 증발, 원자층 증착("ALD"), 및 전기도금을 포함하지만 이로 제한되지 않는, 흡광 층(30)을 형성하기 위한 임의의 적합한 방법에 의해 적용될 수 있다. 특히 바람직한 하나의 흡광 층(30)은 약 10% 티타늄 및 약 90% 텅스텐의 대략 200-nm-두께 층이며, 바람직하게 스퍼터링에 의해 적용된다.
이어서 구조물(10) 및 (22)는 대면 관계로 이들을 함께 밀착시켜 본딩함으로써, 본딩 층(18)의 상부 표면(20)이 흡광 층(30)의 제2 측면(34)과 접촉하도록 한다(도 1(b) 참조). 밀착 중에, 충분한 압력과 열을 충분한 시간 동안 적용하여 2개의 구조물(10) 및 (22)이 함께 본딩되도록 함으로써 본딩된 스택(36)을 형성한다. 본딩 파라미터는 본딩 조성물 및 기판에 따라 변화할 것이나, 이 단계 중의 전형적인 온도는 약 25 ℃ 내지 약 250 ℃, 및 바람직하게 약 150 ℃ 내지 약 220 ℃ 범위일 것이며, 약 30 초 내지 약 20 분, 및 바람직하게 약 1 분 내지 약 10 분의 시간 동안 전형적인 압력은 약 1,000　N 내지 약 25,000　N, 및 바람직하게 약 3,000　N 내지 약 20,000　N 범위이다.
본딩된 스택(36)은 본딩된 스택(36)의 총 평균 두께의 약 10% 미만, 바람직하게 총 평균 두께의 약 5% 미만(스택을 가로질러 5 개 위치에서 측정됨), 및 더욱 더 바람직하게 총 평균 두께의 약 3% 미만의 TTV를 가져야 한다. 즉, 본딩된 스택(36)이 100 ㎛의 평균 두께를 갖는다면, 약 10% 미만의 TTV는 약 10 ㎛ 이하가 될 것이다.
이 단계에서, 디바이스 기판(12)은 안전하게 취급되어 투명 기판(24)에 본딩되지 않으면 디바이스 기판(12)을 손상시킬 수 있는 추가의 가공에 적용될 수 있다. 따라서, 구조물은 디바이스 및 투명 캐리어 기판(12, 24)의 분리 없이, 이들 후속의 가공 단계 중에 직면하는 임의의 화학종의 침투 없이, 백그라인딩, PCVD, CMP, 에칭(etching), 금속 및 유전체 증착(dielectric deposition), 패턴화(예: 포토리소그래피, 비아 에칭), 부동태화(passivation), 어닐링(annealing)/, 다이 접착, 및 이의 조합과 같은 배면 가공에 안전하게 적용될 수 있다. 일 실시 형태에서, 디바이스 기판(12)은 또한 제2 지지 기판, 예컨대 필름 프레임 또는 제2 캐리어 기판(나타내지 않음)에 부착될 수 있다. 본딩 층(18)은 이들 공정에서 견딜 수 있을 뿐아니라, 이는 또한 약 400 ℃ 이하, 바람직하게 약 150 ℃ 내지 350 ℃, 및 더욱 바람직하게 약 180 ℃ 내지 약 300 ℃의 가공 온도를 견딜 수 있다.
가공이 완료되면, 디바이스 기판(12) 및 캐리어 기판(24)은 디본딩되고 분리될 수 있다. 도 1(c)에 도시한 바와 같이, 광원(38)(예: 플래시램프이며 바람직하게 레이저 또는 간섭 광선을 제시하는 임의의 다른 광원이 아님)을 사용하여 투명 기판(24)의 배면(28)을 고-강도의 광대역 광(40)에 노출시킨다. 적합한 광원(38)은 바람직하게 약 250 nm 내지 약 1,500 nm, 및 바람직하게 약 250 nm 내지 약 1,000 nm 범위의 파장 스펙트럼에 대해 광대역 광을 전송하는 다른 간섭 광원 및/또는 플래시램프를 포함한다. 특히 바람직한 하나의 플래시램프는 각각 그 전체 내용이 원용에 의해 본 명세서에 포함된 미국 특허 제10,986,698호 및 미국 특허 출원 제17/122,796호에 기재된 제논 플래시램프를 포함하는 NovaCentrix PulseForge® 시스템이다.
노출 중에, 하나 이상의 고 강도 광 펄스를 투명 기판(24)의 배면(28)에 지향시킨다. 당해 광은 흡광 층(30)에 접촉하고 있는 투명 기판(24)을 통과하여 흡광 층(30)을 신속하게 가열한다. 즉, 흡광 층(30)은 광 펄스 적용 직전에 제1 온도를 가지며, 당해 광 펄스 적용은 제1 온도보다 높은 제2 온도까지 제1 온도 증가를 유발한다. 제2 온도는 제1 온도보다 적어도 약 400 ℃, 더욱 바람직하게 적어도 약 500 ℃, 더욱 더 바람직하게 약 600 ℃ 내지 약 1,000 ℃, 및 가장 바람직하게 약 650 ℃ 내지 약 750 ℃ 더 높은 것이 바람직하다. 이러한 온도 증가는 거의 즉각적으로(예: 약 1,000 ㎲ 미만, 바람직하게 약 750 ㎲ 미만, 및 더욱 바람직하게 약 500 ㎲ 미만) 일어난다. 이러한 빠른 온도 증가가 소량의 본딩 층(18)을 용융시키고/시키거나 분해시킴이 이해될 것이다. 일 실시 형태에서, 광 펄싱도 흡광 층(30)이 겪는 온도 증가도 본딩 조성물 층(18)에서 임의의 화학 반응을 유발시키지 않는다. 바람직하게, 흡광 층(30)은 가능한 한 광 펄스를 많이 흡수하며, 이는 더 짧은 펄스 길이의 사용을 허용할 수 있다.
적합한 펄스 길이는 바람직하게 약 40 ㎲ 내지 약 250 ㎲, 및 더욱 바람직하게 약 60 ㎲ 내지 약 150 ㎲이다. 유리하게, 펄스의 수가 5 이하, 더욱 바람직하게 3 이하, 더욱 더 바람직하게 2 이하, 및 더욱 더 바람직하게 단지 1회 펄스인 것이 바람직하다. 이러한 펄스의 수가 상기 펄스 길이 범위와 함께, 이들 범위의 임의의 조합으로 실행되는 것이 특히 바람직하다.
적합한 전압은 바람직하게 약 600 V 내지 약 1200 V, 및 더욱 바람직하게 약 850　V 내지 약 1050 V이다. 바람직한 에너지 밀도는 약 2 J/㎠ 내지 약 7 J/㎠, 더욱 바람직하게 약 2 J/㎠ 내지 약 6 J/㎠, 및 더욱 더 바람직하게 약 3.5 J/㎠ 내지 약 5 J/㎠이다. 광 펄스에 대한 적합한 파장은 약 200 nm 내지 약 1,500 nm이다. 광 펄스의 피크 복사선속(peak radiant power)은 바람직하게 적어도 약 20 KW/㎠, 더욱 바람직하게 적어도 약 30 KW/㎠, 및 더욱 더 바람직하게 적어도 약 40 KW/㎠이다.
유리하게, 전체 웨이퍼가 동시에 노출될 수 있으며, 이는 높은 처리량을 유발할 수 있다. 즉, 노출 또는 조사 면적이 적어도 투명 기판(24)의 배면(28)의 크기가 되도록, 그래서 도 1(c)에 예시한 바와 같이 전체 배면(28)이 광 펄스와 접촉하도록 광원(38)이 구성되고 크기를 가질 수 있다. 램프가 배면(28)의 표면적보다 작은 노출 면적을 갖는 시스템이 사용되면, 모든 배면(28)이 하나 이상의 펄스 광에 노출될 때까지 스택(36) 및/또는 램프(38)를 이동시키면서 다중 펄스 단계가 실행될 수 있다. 대안적으로, 더 넓은 노출 면적이 생성되도록 다중 램프가 구성될 수 있다. 예를 들어, 하나의 적합한 Novacentrix PulseForge® 시스템은 150 mm x 75 mm의 노출 면적을 갖는 플래시램프를 가진다. 당해 면적을 75 mm 증가시키기 위해 2개 이상의 램프를 평행하게 위치시킬 수 있다.
바람직한 실시 형태에서, 노출 면적은 기판(12 및/또는 24)의 직경을 기준으로 하여 선택된다. 따라서, 4" 기판의 경우, 노출 면적은 바람직하게 약 81 ㎠ 이상이고, 6" 기판의 경우 약 182 ㎠ 이상이다. 노출 면적은 8" 기판의 경우 바람직하게 약 324 ㎠ 이상이고 12" 기판의 경우 약 729 ㎠ 이상이다.
다른 실시 형태에서, 투명 기판(24)의 배면(28)은 총 표면적을 가지며, 배면(28)과 접촉하는 광 노출 면적은 배면(28)의 총 표면적의 적어도 약 40%, 바람직하게 적어도 약 50%, 더욱 바람직하게 적어도 약 75%, 및 가장 바람직하게 적어도 약 90%이다.
고-강도 광에의 노출 후, 흡광 층(30)은 빠르게 냉각되고, 투명 기판(24) 및 디바이스 기판(12)은 기계적이거나 그 밖의 힘을 거의 사용하지 않고 분리될 수 있다. 바람직한 실시 형태에서, 이러한 분리를 유발하기 위해 중력이 단독으로 사용될 수 있다. 불문하고, 광 노출이 시작된 후 약 5 초 이하 이내에, 바람직하게 약 3 초 이하 이내에, 및 더욱 바람직하게 약 1 초 이하 이내에 분리가 일어나는 것이 바람직하다.
분리는 흡광 층(30)과 함께 투명 기판(24)이 디바이스 기판(12)으로부터 제거되도록 하여, 도 1(d)에 나타낸 바와 같이, 본딩 조성물 층(18)을 동반하는 디바이스 기판(12) 및 별도로 흡광 층(30)을 동반하는 투명 기판(24)을 남긴다. 일부 적용에서, 디바이스 기판(12)을 다이싱 테이프 또는 유사 구조물에 부착하는 것이 필요할 수 있다.
분리 후, 임의의 잔류한 본딩 층(18)을 플라스마 식각 또는 본딩 층을 용해시킬 수 있는 용매를 사용하여 제거할 수 있다. 플라스마 세정을 위해, 100 W 이상의 전력에서, O2 플라스마가 단독으로 사용될 수 있거나, O2 플라스마와 불화 기체의 조합이 약 1:1 내지 약 10:1의 비로 사용될 수 있다. 용매 세정은 배쓰 또는 스핀 세정 공정에 의해 수행될 수 있다. 무극성 본딩 재료에 대해 적합한 용매는, 예를 들어, d-리모넨, 메시틸렌, 1-도데센, 및 이의 조합을 포함한다. 극성 본딩 재료를 세정하기에 적합한 용매는 감마-부티로락톤("GBL"), 사이클로펜타논, 벤질 알코올, 디메틸설폭사이드("DMSO"), 사이클로헥사논, 프로필렌 글리콜 메틸 에테르("PGME"), 프로필렌 글리콜 메틸 에테르 아세테이트("PGMEA"), n-메틸-2-피롤리돈("NMP"), 1,3-디옥솔란, 및 이의 조합을 포함한다. 스핀 세정 공정이 사용되는 경우, 이는 약 1 분 내지 약 15 분의 세정 시간으로 바람직하게 수행된다. 스핀 세정 공정에서, 퍼들(puddle) 및 침지 사이클(soak cycle)의 조합과 함께 용매가 웨이퍼 중심에서 분무되며, 이어서 스핀 오프된다. 퍼들 및 침지 사이클의 경우, 용매가 웨이퍼 중심에서 분무되고 약 20 rpm 내지 약 150 rpm의 스핀 속도로 퍼들링되며 약 30 초 내지 약 90 초 동안 용매 분무 또는 웨이퍼의 회전 없이 침지된다. 마지막 단계에서, 용매가 기판 중심에서 분주되고 기판은 약 750 rpm 내지 약 1,500 rpm의 스핀 속도로 스피닝된다.
흡광 층(30)을 동반하는 투명 기판(24)도 용매 또는 건조 식각에 의한 부수적인 세정 공정을 사용하여 재사용될 수 있다. 용매 세정이 사용되는 경우, 예를 들어, 사이클로펜타논, GBL, 사이클로헥사논, d-리모넨, 아세톤, 이소프로필 알코올, 메스틸렌, PGMEA, PGME, NMP, 1,3-디옥솔란, 벤질 알코올, DMSO, 및 이의 조합을 포함하는 용매와 함께 스핀 세정 공정이 사용될 수 있다. 투명 캐리어 기판(24)은 약 5 초 내지 약 120　초, 더욱 바람직하게 약 15 초 내지 약 45 초의 총 시간 동안 세정될 수 있다. 건조 식각이 사용되는 경우, O2, 아르곤, CF4, N2 및 이의 조합과 같은 기체 유형이 사용될 수 있다. 건조 식각 세정 공정을 위한 적합한 파라미터는 약 50 W 내지 약 2,000　W, 더욱 바람직하게 약 150 W 내지 약 1250 W의 전력; 약 5　초 내지 약 90 초, 더욱 바람직하게 약 10 초 내지 약 60 초의 시간; 약 150 mTorr 미만의 압력; 및 약 10 sccm 내지 300　sccm, 더욱 바람직하게 약 20 sccm 내지 약 100 sccm의 기체 유속을 포함한다.
상기 공정에서, 본딩 층(18)은 디바이스 기판(12)의 제1 표면(14) 위에 형성되었다. 본딩 층(18)이 흡광 층(30)의 제2 측면(34) 위에 형성되고, 이어서 디바이스 기판(12)이 본딩 층(18)에 본딩될 수 있음이 이해될 것이다.
기판 플립 공정에서, 본딩 층(18)은 도 1(a)에 나타낸 바와 같은 제1 표면(14) 대신에 디바이스 기판(12)의 제2 표면(16) 위에 형성될 수 있다. 이러한 기판 플립 공정에서, 구조물(10)은 여전히 본딩 층(18)을 통해 구조물(22)에 본딩될 것이다.
추가의 변형에서, 구조물(10 또는 22)의 하나 또는 양자 모두가 "예비형성되어" 제공됨으로써 디바이스 제작은 본딩 층(18) 또는 흡광 층(30)의 하나 또는 양자 모두를 현장에서 형성할 필요가 없다.
개시된 방법이 선행기술 방법에 대해 중요한 이점을 제공함이 이해될 것이다. 예를 들어, 본 발명의 방법은 디본딩 공정 중에 디바이스에 대해 적은 힘 및 적은 응력을 제공한다. 부가적으로, 개시된 방법은 디본딩이 선행기술의 디본딩 방법의 경우 수 분과 비교하여 수 초 내에 일어날 수 있으므로 선행기술의 디본딩 방법과 비교하여 매우 빠르다. 또한, 일부 실시 형태에서 흡광 층(30) 내에 또는 흡광 층(30)으로서 Ti/W 또는 다른 금속의 사용은 센서 도구 정렬을 보조할 수 있다. 마지막으로, 본딩 층(18)은 다른 재료에 대한 낮은 접착력을 요구하거나 레이저와의 반응을 요구하지 않으므로 매우 다양한 재료들이 당해 층으로 사용될 수 있다.
다양한 실시 형태의 부가적인 이점은 본 명세서의 개시 및 하기 실시예의 검토로부터 당업자에게 자명해질 것이다. 본 명세서에 기재된 다양한 실시 형태는 본 명세서에 달리 표시되지 않는 한 서로 배타적일 필요가 없다. 예를 들어, 일 실시 형태에 기재되거나 도시된 특징부는 다른 실시 형태에도 포함될 수 있으나 반드시 포함되지는 않는다. 따라서, 본 개시는 본 명세서에 기재된 특이적 실시 형태의 각종 조합 및/또는 통합을 포괄한다.
본 명세서에서 사용된 바와 같이, 구 "및/또는"이 2 가지 이상의 항목의 목록에서 사용되는 경우 열거된 항목 중의 임의의 하나가 그 자체로 채용될 수 있거나 열거된 항목의 2 가지 이상의 임의의 조합이 채용될 수 있음을 의미한다. 예를 들어, 조성물이 구성요소 A, B, 및/또는 C를 함유하거나 배제하는 것으로 기재된다면, 조성물은 A 단독; B 단독; C 단독; A 및 B의 조합; A 및 C의 조합; B 및 C의 조합; 또는 A, B, 및 C의 조합을 함유하거나 배제할 수 있다.
본 기재는 또한 다양한 실시 형태와 관련한 소정의 파라미터를 정량화하는 수치 범위를 사용한다. 수치 범위가 제공되는 경우, 이러한 범위는 단지 범위의 상한을 언급하는 청구범위 한정 뿐아니라 단지 범위의 하한을 언급하는 청구범위 한정에 대한 문언적 뒷받침을 제공하는 것으로 해석됨이 이해되어야 한다. 예를 들어, 개시된 수치 범위 약 10 내지 약 100은 "약 10 초과"(상한이 없음)를 언급하는 청구범위와 "약 100 미만"(하한이 없음)을 언급하는 청구범위에 대한 문언적 뒷받침을 제공한다.
실시예
하기 실시예는 개시에 따른 방법을 설명한다. 그러나, 이들 실시예는 예시로서 제공되며, 그 안의 어떤 것도 전반적인 범위에 대한 제한으로 취급되지 않음이 이해되어야 한다.
실시예 1
광자 디본딩 시험을 위한 4" 웨이퍼 제조
실험적 페녹시계 본딩 재료("재료 A," Brewer Science, Inc., 미주리주 롤라 소재)를 3,000 rpm/s의 가속으로 30 초 동안 1,000 rpm에서 스핀-코팅한 다음, 60 ℃에서 5 분, 이어서 160 ℃에서 5 분, 및 이어서 220 ℃에서 5 분 동안 베이킹하여 4" 규소 웨이퍼 상에 코팅하였다. 이어서 웨이퍼를 정사각형 패널의 한쪽 측면 위에 Ti/W 스퍼터 코팅를 갖는 6"x6" 정사각형 유리 패널의 중심에 본딩하였다. ApogeeTM Bonder를 사용하여 220 ℃ 및 2,000 N에서 3 분 동안 패널의 Ti/W 측면에 웨이퍼의 코팅된 측면을 마주보게 하여 웨이퍼를 본딩하였다. 본딩된 스택은 높은 접착력을 보였으며 면도날의 삽입에 의해 수동으로 분리할 수 없었다.
실시예 2
광자 디본딩 시험을 위한 4" 웨이퍼 제조
구매가능한 본딩 재료(BrewerBOND® 305, 이하 "재료 B", Brewer Science, Inc., 미주리주 롤라 소재)를 500 rpm/s의 가속으로 30 초 동안 1,000 rpm에서 스핀-코팅하여 4" 규소 웨이퍼 상에 코팅하고, 60 ℃에서 3 분, 이어서 160 ℃에서 3 분, 및 이어서 220 ℃에서 3 분 동안 베이킹하였다. 이어서 웨이퍼를 정사각형 패널의 한쪽 측면 위에 Ti/W 스퍼터 코팅을 갖는 6"x6" 정사각형 유리 패널의 중심에 본딩하였다. ApogeeTM Bonder를 사용하여 220 ℃ 및 1,800 N에서 3 분 동안 패널의 Ti/W 측면에 웨이퍼의 코팅된 측면을 마주보게 하여 웨이퍼를 본딩하였다. 본딩된 스택은 높은 접착력을 보였으며 면도날의 삽입에 의해 수동 분리로 분리할 수 없었다.
실시예 3
광자 디본딩 시험을 위한 4" 웨이퍼 제조
실험적 폴리에스테르계 본딩 재료("재료 C," Brewer Science, Inc., 미주리주 롤라 소재)를 500 rpm/s의 가속으로 30 초 동안 650 rpm에서 스핀-코팅하여 4" 규소 웨이퍼 상에 코팅하고, 80 ℃에서 3 분, 이어서 160 ℃에서 3 분, 및 이어서 200 ℃에서 6 분 동안 베이킹하였다. 이어서 웨이퍼를 정사각형 패널의 한쪽 측면 위에 Ti/W 스퍼터 코팅을 갖는 6"x6" 정사각형 유리 패널의 중심에 본딩하였다. ApogeeTM Bonder를 사용하여 140 ℃ 및 1,000 N에서 3 분 동안 패널의 Ti/W 측면에 웨이퍼의 코팅된 측면을 마주보게 하여 웨이퍼를 본딩하였다. 본딩된 스택은 높은 접착력을 보였으며 면도날의 삽입에 의해 수동으로 분리할 수 없었다.
실시예 4
본딩된 웨이퍼의 광자 디본딩 분리
실시예 1, 2, 및 3에서 제조된 본딩된 스택을 단일 펄스로 4" 캐리어 웨이퍼의 전체 표면을 덮는 노출 면적을 갖도록 구성된 NovaCentrix PulseForge® 3300 광자 경화 시스템을 사용하여 디본딩하였다. 표 1은 본딩된 스택을 광자적으로 디본딩하는데 사용된 공정 조건 및 결과를 보여준다.
광자 디본딩 공정 후 4" 웨이퍼 쌍에 대한 공정 조건
재료 전압 (V) 펄스 길이
(㎲)*		 펄스 형상 노트 측정된 에너지 밀도(J/㎠) 접착력 상실 웨이퍼 분리 비고
재료 A - 웨이퍼 1 950 110 1x 4.02 예 예 3회 노출됨**
재료 A - 웨이퍼 2 950 110 1x 4.02 예 아니요 　
재료 B - 웨이퍼 1 950 130 1x 4.99 예 예 　
재료 B - 웨이퍼 2 950 110 1x 4.02 아니요 아니요 　
재료 C - 웨이퍼 1 950 110 1x 4.02 예 아니요 　
* 달리 특정되지 않는 한, 단일 펄스 만이 사용됨.
** 3 차례의 단일 펄스.
표 1에 사용된 바와 같이, 용어 "접착력 상실"은 Ti/W 스퍼터링된 기판과의 접착력을 상실하였지만 정전기에 의해 여전히 부착되어 있는 재료를 지칭한다. "웨이퍼 분리"는 기판에 대해 임의 형태의 정전기 접착력을 더 이상 갖지 않으며 기판 플립 오버 만에 의해 제거될 수 있는 웨이퍼를 지칭한다. 도 2는 재료 A가 본딩 재료로 사용된 경우 성공적으로 분리된 본딩된 쌍의 이미지를 보여준다.
실시예 5
실시예 4로부터 광자 디본딩된 샘플의 세정
실시예 4에서 디본딩된 샘플의 세정에 대해 평가하여, 광자 노출 공정 후 Si 웨이퍼로부터 재료가 제거될 수 있는지를 확인하였다. 본 시험의 경우, 재료 A 및 재료 C는 스핀 세정 공정을 사용하여 세정한 반면, 재료 B는 침지 공정을 사용하여 세정하였다.
재료 B 웨이퍼를 D-리모넨에 12 시간 동안 침지한 다음, 웨이퍼를 건조시키기 위해 소량의 D-리모넨 및 아세톤으로 헹구었다. 웨이퍼가 건조된 후, 시각적 점검으로 중합체 잔류물은 관찰되지 않았다.
재료 A 및 재료 C는 양자 모두 사이클로펜타논을 사용하여 스핀 세정하였으며, 이는 2 분 동안 웨이퍼 상에 사이클로펜타논의 일관된 스트림을 분무한 다음 15 초 동안 IPA로 세척하고 이어서 15 초 동안 스핀 건조함을 포함한다. 웨이퍼를 시각적으로 점검하였으며 표면 위에 중합체 잔류물이 남아있지 않은 것으로 나타났다. 도 3은 본 사이클로펜타논 및 IPA 세정 공정에 의해 세정되기 전 및 후의 웨이퍼 실시예를 보여준다.
실시예 6
광자 디본딩 시험을 위한 6" 웨이퍼 제조
각각 실시예 1 및 3에서와 동일한 공정을 사용하여 재료 A 및 C를 6" 규소 웨이퍼 상에 코팅하고, 6" Ti/W 스퍼터링된 유리 웨이퍼에 본딩하였다. 도 4는 재료 C를 사용하여 본딩된 본딩 쌍의 실시예를 보여준다. 이어서 웨이퍼를 필름 프레임 위에 놓고 디본딩 공정을 평가하였다.
실시예 7
실시예 6의 본딩된 웨이퍼의 광자 디본딩 분리
실시예 6에서 제조된 본딩된 웨이퍼 쌍을 단일 펄스로 6" 캐리어 웨이퍼의 전체 표면을 덮는 노출 면적을 갖도록 구성된 NovaCentrix PulseForge® 3300 광자 경화 시스템을 사용하여 디본딩하였다. 이 평가 중에, 테이프 백커(tape backer)를 사용하여 웨이퍼를 필름 프레임 상에 위치시켜 많은 반도체 제작 공정에서 일어나는 웨이퍼 서포트를 모의하였고, 이들 웨이퍼에 대해 필름 프레임을 사용하는 것에 문제가 없음을 확인하였다. 노출 중에, 필름 프레임을 차폐하여 노출 공정과 관련하여 아무런 문제가 없었다. 표 2는 본딩된 스택을 광자적으로 디본딩하는데 사용된 공정 조건 및 결과를 보여준다. 도 5는 재료 C로 본딩되었던 필름 프레임 상의 Si 웨이퍼와 성공적으로 분리된 쌍의 이미지를 보여준다.
광자 디본딩 공정 후 6" 웨이퍼 쌍에 대한 공정 조건
재료 전압 (V) 펄스 길이
(㎲)*		 펄스 형상 노트 측정된 에너지 밀도(J/㎠) 접착력 상실 웨이퍼
분리		 비고
재료 A -
웨이퍼 2		 950 130 1x 4.99 예 예
재료 A -
웨이퍼 3		 950 150 1x 6.00 예 예 　
재료 C -
웨이퍼 1		 950 130 1x 4.99 예 예 공정 조율을 위해 3회 노출됨**
재료 C -
웨이퍼 2		 950 130 1x 4.99 예 아니요 　
재료 C -
웨이퍼 3		 950 150 1x 6.00 예 예 　
* 달리 특정되지 않는 한, 단일 펄스 만이 사용됨.
** 3 차례의 단일 펄스.
실시예 8
광자 디본딩 시험을 위한 6" 박막화 웨이퍼 제조
각각 실시예 1 및 3에서와 동일한 공정을 사용하여 재료 A 및 C를 6" 타이트 TTV 규소 웨이퍼 상에 코팅하고(총 두께 편차 2 ㎛ 미만), 6" Ti/W 스퍼터링된 유리 웨이퍼에 본딩하였다. 본딩 공정 후, 웨이퍼 쌍을 후면 그라인딩에 적용하여 규소 웨이퍼가 70 ㎛의 표적 두께 아래로 박막화되었다. 70 ㎛로 박막화된 후, FRT microProf 300 계측 도구(FormFactor, Inc.) 상의 IRT 센서(즉, 간섭 필름 두께 센서)를 사용하여 웨이퍼 쌍의 규소 두께를 점검하여 박막화 규소의 평균 두께 값을 확인하였다. 웨이퍼의 평균 두께는 67.9　㎛였다. 재료 A를 사용하여 본딩된 웨이퍼에 대한 박막화 웨이퍼 두께 맵을 도 6에서 볼 수 있다.
실시예 9
실시예 8의 박막화 본딩된 웨이퍼의 광자 디본딩 분리
실시예 8에서 제조된 본딩된 웨이퍼 쌍을 단일 펄스로 6" 캐리어 웨이퍼의 전체 표면을 덮는 노출 면적을 갖도록 구성된 NovaCentrix PulseForge® 3300 광자 경화 시스템을 사용하여 디본딩하였다. 이 평가 중에, 테이프 백커를 사용하여 웨이퍼를 필름 프레임 상에 위치시켜 얇은 웨이퍼를 지지하였다. 노출 중에, 필름 프레임을 차폐하여 노출 공정과 관련하여 아무런 문제가 없었다. 표 3은 재료 A 및 C의 본딩된 스택을 광자적으로 디본딩하는데 사용된 공정 조건 및 결과를 보여준다. 도 7은 필름 프레임 상의 얇은 Si 웨이퍼와 규소의 배면이 재료 A로 본딩되었던, 성공적으로 분리된 본딩된 쌍의 이미지를 보여주며, 균열은 관찰되지 않았다.
광자 디본딩 공정의 경우 박막화 6" 웨이퍼 쌍에 대한 공정 조건
웨이퍼 재료 펄스 전압 (V) 펄스 기간 (㎲)* 펄스 형상 노트 플루엔스 (J/㎠)**
1 재료 C 700 400 2.0OF, 2.5　m/min 6.06
2 재료 C 700 400 1.4OF, 2.5　m/min 6.06
3 재료 C 700 400 1.4 OF, 2.5　m/min 6.06
4 재료 C 700 400 1.4 OF, 2.5　m/min 6.06
5 재료 C 700 390-400 1.4 OF, 2.5　m/min 5.81-6.06
6 재료 C 950 140-200 1.4OF, 2.5　m/min 3.95-6.04
7 재료 A 750 300 1.4OF, 2.5　m/min 5.32
8 재료 A 750 300 1.4OF, 2.5　m/min 5.32
9 재료 A 750 290-300 1.4OF, 2.5　m/min 4.8-5.32
10 재료 A 750 300 1.4OF, 2.5　m/min 5.32
11 재료 A 950 180 1.2-1.4OF, 2.5　m/min 5.34
12 재료 A 950 160-190 1.4OF, 2.5　m/min 4.63-5.69
* 달리 특정되지 않는 한, 단일 펄스 만이 사용됨.
** 에너지 밀도로도 지칭됨.
실시예 10
실시예 9로부터 광자적으로 디본딩된 웨이퍼의 세정
실시예 9에서 디본딩된 웨이퍼(재료 A로 본딩되었던 것임)를 압력 포드 분배 시스템(pressure pod dispense system)과 함께 스핀 세정 공정을 사용하여 세정하였다. 구체적으로, 사이클로펜타논을 세정 용매로 하는 3-단계 세정 공정을 사용하여 웨이퍼를 세정하였다. 웨이퍼의 건조를 보조하기 위한 용매로 IPA를 사용하였다. 얇은 Si 웨이퍼를 세정하는데 사용된 조건을 표 4에 나타내었다. 세정 후, 얇은 Si 웨이퍼를 세정도 측면에서 시각적으로 점검하였다. 이들 이미지를 도 8에 나타내었다.
광자적으로 디본딩된 얇은 Si 웨이퍼로부터 재료 A에 대한 세정 공정 조건
단계 스핀 속도
(rpm) 		시간
(s)		 용매 분배
1 1,000 130 사이클로펜타논
2 1,000 15 IPA
3 1,000 15 용매 없음

Claims (18)

  1. 하기 단계를 포함하는 임시 본딩 방법(temporary bonding method):
    제1 및 제2 표면을 갖는 디바이스 기판(device substrate);
    상기 제1 표면에 인접한 본딩 층(bonding layer);
    전면(front surface) 및 배면(back surface)을 갖는 투명 기판; 및
    제1 및 제2 측면을 갖는 흡광 층을 포함하며, 상기 제1 측면은 상기 전면에 인접하고 상기 제2 측면은 상기 본딩 층에 인접한 스택(stack)을 제공하는 단계; 및
    상기 본딩 층을 광대역 광(broadband light)의 펄스(pulse)에 노출시켜 상기 디바이스 기판과 상기 투명 기판의 분리를 촉진하는 단계.
  2. 제1항에 있어서,
    상기 노출이 플래시램프(flashlamp)에 의해 실행되는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 노출이 상기 광대역 광의 펄스를 상기 투명 기판의 배면에 적용하는 단계를 포함하는 방법.
  4. 제3항에 있어서,
    상기 투명 표면의 상기 배면이 총 표면적을 가지며, 상기 광대역 광이 상기 총 표면적의 적어도 약 40%인 노출 면적을 갖는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 광대역 광의 펄스가 약 200 nm 내지 약 1,500 nm의 복수 파장에 걸쳐 전송되는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 흡광 층이 상기 노출 직전에 제1 온도를 가지며 상기 노출은 상기 흡광 층의 온도가 제2 온도까지 증가하도록 유발하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 노출이 상기 본딩 층의 연화(softening)를 유발하여 상기 분리를 촉진하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 노출이 상기 본딩 층에서 임의의 화학 반응을 유발하지 않는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 분리가 약 5 초 이하의 상기 노출 이내에 일어나는 방법.
  10. 제1항 또는 제3항 내지 제9항 중 어느 한 항에 있어서,
    상기 광대역 광의 펄스의 광원이 레이저가 아닌 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 분리가 디바이스 기판 또는 투명 기판 중 어느 하나에 기계적 힘을 적용하지 않고 일어나는 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 흡광 층이 금속을 포함하는 방법.
  13. 제12항에 있어서,
    상기 금속이 티타늄, 텅스텐, 알루미늄, 구리, 금, 은, 철, 주석, 아연, 코발트, 크롬, 게르마늄, 팔라듐, 백금, 로듐, 망간, 니켈, 규소, 텔루륨, 상기한 것의 산화물, 상기한 것의 합금, 및 이의 조합 중에서 선택되는 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 제공하는 단계가 상기 제1 표면 상에 상기 본딩 층을 형성하고 이어서 상기 본딩 층을 상기 흡광 층의 상기 제2 측면과 접촉시켜 상기 스택을 형성하는 단계를 포함하는 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 제공하는 단계가 상기 투명 기판의 상기 전면 상에 상기 흡광 층을 형성하고 이어서 상기 흡광 층의 제2 측면을 상기 본딩 층과 접촉시켜 상기 스택을 형성하는 단계를 포함하는 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 노출 전에, 상기 스택을 백-그라인딩(back-grinding), 화학적-기계적 연마(chemical-mechanical polishing), 에칭(etching), 메탈라이징(metallizing), 유전체 증착(dielectric deposition), 패턴화, 부동태화(passivation), 어닐링(annealing), 재분배 층 형성, 및 이의 조합 중에서 선택된 가공(processing)에 적용하는 단계를, 상기 디바이스 기판과 투명 기판을 분리하기 전에, 추가로 포함하는 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서,
    상기 디바이스 기판의 상기 제1 및 제2 표면의 적어도 하나가 하기 중 하나 이상을 포함하는 방법:
    (1) 집적 회로; MEMS; 마이크로센서(microsensor); 전력 반도체; 발광 다이오드; 광자 회로(photonic circuit); 인터포저(interposer); 내장형 수동 디바이스(embedded passive device); 및 규소, 규소-게르마늄, 비소화갈륨 또는 질화갈륨 상에 또는 이로부터 제작된 마이크로디바이스(microdevice) 중에서 선택된 디바이스의 어레이(array); 또는
    (2) 땜납 범프(solder bump); 금속 포스트(metal post); 금속 필러(metal pillar); 및 규소, 폴리규소(polysilicon), 이산화규소, (옥시)질화규소, 금속, 낮은-k 유전체, 중합체 유전체, 금속 질화물 또는 금속 규화물로 구성된 그룹 중에서 선택된 재료로 형성된 구조물 중에서 선택된 적어도 하나의 구조물.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서,
    상기 본딩 층이 하기 중 하나 이상을 포함하는 방법:
    (1) 사이클릭 올레핀, 에폭시, 아크릴(acrylic), 실리콘(silicone), 스티렌, 비닐 할라이드, 비닐 에스테르, 폴리아미드, 폴리이미드, 폴리설폰, 폴리에테르설폰, 사이클릭 올레핀, 폴리올레핀 고무, 폴리우레탄, 에틸렌-프로필렌 고무, 폴리아미드 에스테르, 폴리이미드 에스테르, 폴리아세탈, 폴리아조메틴, 폴리케타닐, 폴리비닐 부티랄, 또는 이의 조합의 가교결합되지 않은 중합체 또는 올리고머; 또는
    (2) 사이클릭 올레핀, 에폭시, 아크릴, 실리콘, 스티렌(styrenic), 비닐 에스테르, 폴리아미드, 폴리이미드, 폴리설폰, 폴리에테르설폰, 사이클릭 올레핀, 폴리올레핀 고무, 폴리우레탄, 에틸렌-프로필렌 고무, 폴리아미드 에스테르, 폴리아조메틴, 폴리케타닐, 폴리이미드 에스테르, 또는 이의 조합의 가교결합된 중합체 또는 올리고머.
KR1020237013692A 2020-10-16 2021-10-18 웨이퍼-수준 패키징 적용을 위한 광자 디본딩 KR20230087509A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063092863P 2020-10-16 2020-10-16
US63/092,863 2020-10-16
US202163254777P 2021-10-12 2021-10-12
US63/254,777 2021-10-12
PCT/US2021/055463 WO2022040646A1 (en) 2020-10-16 2021-10-18 Photonic debonding for wafer-level packaging applications

Publications (1)

Publication Number Publication Date
KR20230087509A true KR20230087509A (ko) 2023-06-16

Family

ID=80323218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237013692A KR20230087509A (ko) 2020-10-16 2021-10-18 웨이퍼-수준 패키징 적용을 위한 광자 디본딩

Country Status (6)

Country Link
US (1) US20220127496A1 (ko)
EP (1) EP4229674A1 (ko)
JP (1) JP2023545481A (ko)
KR (1) KR20230087509A (ko)
TW (1) TW202218066A (ko)
WO (1) WO2022040646A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996384B2 (en) * 2020-12-15 2024-05-28 Pulseforge, Inc. Method and apparatus for debonding temporarily bonded wafers in wafer-level packaging applications

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040094390A (ko) * 2002-04-11 2004-11-09 세키스이가가쿠 고교가부시키가이샤 반도체 칩의 제조 방법
JP5958262B2 (ja) * 2011-10-28 2016-07-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
US9636782B2 (en) * 2012-11-28 2017-05-02 International Business Machines Corporation Wafer debonding using mid-wavelength infrared radiation ablation
JP7221046B2 (ja) * 2018-12-26 2023-02-13 東京応化工業株式会社 接着剤組成物、積層体、積層体の製造方法、及び電子部品の製造方法
JP2020107754A (ja) * 2018-12-27 2020-07-09 東京応化工業株式会社 電子部品の製造方法、及びキット

Also Published As

Publication number Publication date
US20220127496A1 (en) 2022-04-28
EP4229674A1 (en) 2023-08-23
JP2023545481A (ja) 2023-10-30
TW202218066A (zh) 2022-05-01
WO2022040646A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US9827740B2 (en) Polyimides as laser release materials for 3-D IC applications
JP7362612B2 (ja) ３－ｄ ｉｃ用途用レーザー離型性接着材料
JP5558531B2 (ja) デバイスウェーハーをキャリヤー基板に逆に装着する方法
JP6066105B2 (ja) 薄ウェーハハンドリングのための多層接合層
Dang et al. CMOS compatible thin wafer processing using temporary mechanical wafer, adhesive and laser release of thin chips/wafers for 3D integration
KR102351530B1 (ko) 일시적 웨이퍼 결합 공정에 사용하기 위한, 환형 올레핀 중합체 조성물 및 폴리실록산 이형층
US9865490B2 (en) Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
US20130201635A1 (en) Fluorinated silane coating compositions for thin wafer bonding and handling
KR20230087509A (ko) 웨이퍼-수준 패키징 적용을 위한 광자 디본딩
JP7453238B2 (ja) ３－ｄ ｉｃ用途用レーザー離型性接着材料