KR102351530B1 - 일시적 웨이퍼 결합 공정에 사용하기 위한, 환형 올레핀 중합체 조성물 및 폴리실록산 이형층 - Google Patents

일시적 웨이퍼 결합 공정에 사용하기 위한, 환형 올레핀 중합체 조성물 및 폴리실록산 이형층 Download PDF

Info

Publication number
KR102351530B1
KR102351530B1 KR1020167020199A KR20167020199A KR102351530B1 KR 102351530 B1 KR102351530 B1 KR 102351530B1 KR 1020167020199 A KR1020167020199 A KR 1020167020199A KR 20167020199 A KR20167020199 A KR 20167020199A KR 102351530 B1 KR102351530 B1 KR 102351530B1
Authority
KR
South Korea
Prior art keywords
composition
bonding layer
layer
bonding
separating
Prior art date
Application number
KR1020167020199A
Other languages
English (en)
Other versions
KR20160107204A (ko
Inventor
동순 바이
구 수
데비 블루맨샤인
Original Assignee
브레우어 사이언스, 인코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브레우어 사이언스, 인코포레이션 filed Critical 브레우어 사이언스, 인코포레이션
Publication of KR20160107204A publication Critical patent/KR20160107204A/ko
Application granted granted Critical
Publication of KR102351530B1 publication Critical patent/KR102351530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/32—Layered products comprising a layer of synthetic resin comprising polyolefins
    • B32B27/325—Layered products comprising a layer of synthetic resin comprising polyolefins comprising polycycloolefins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/10—Coating on the layer surface on synthetic resin layer or on natural or synthetic rubber layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

본 발명은, 마이크로전자소자 제조 동안, 특히 완전한-웨이퍼 기계적 탈결합 공정 동안, 얇은 웨이퍼 취급을 가능하게 하는 것으로서, 독립적으로 사용되거나 함께 사용되는, 환형 올레핀 중합체 결합 조성물 및 이형 조성물에 관한 것이다. 이형 조성물은, 극성 용매에 혼합된 실록산 중합체 및 공중합체로 제조된 것으로서, 한 달보다 긴 기간 동안 상온에서 안정한, 조성물을 포함한다. 환형 올레핀 중합체 결합 조성물은, 높은 열 안정성을 제공하고, 완전히-처리된 캐리어 웨이퍼에 결합될 수 있고, 고온 열 처리 이후에 기계적으로 또는 레이저 탈결합될 수 있고, 산업적-허용가능한 용매로 용이하게 제거될 수 있다. 본 발명에 따라 결합된 웨이퍼는, 다른 시판중인 결합 물질과 비교시, 보다 낮은 총 그라인드-이후 적층물 TTV를 입증하고 200℃ PECVD 가공을 견딜 수 있다.

Description

일시적 웨이퍼 결합 공정에 사용하기 위한, 환형 올레핀 중합체 조성물 및 폴리실록산 이형층{CYCLIC OLEFIN POLYMER COMPOSITIONS AND POLYSILOXANE RELEASE LAYERS FOR USE IN TEMPORARY WAFER BONDING PROCESSES}
본 발명은, 일시적 웨이퍼 결합 공정을 위한 이형층(release layer) 및 결합 물질에 관한 것이다.
본원은, 본원에서 그 전체가 참고로 인용되는 것으로, 2014년 1월 7일자로 출원되고 '일시적 웨이퍼 결합 공정에서의 용도를 위한 사이클릭 올레핀 중합체 조성물'을 제목으로 하는 미국 가특허출원 제 61/924,442 호, 및 2014년 3월 14일자로 출원되고 '접착제-결합된 마이크로전자소자 기판을 위한 적은-힘 기계적 이형층으로서의 초박형 폴리실록산 코팅'을 제목으로 하는, 미국 특허출원 제 61/952,945 호의 우선일의 이점을 주장한다.
웨이퍼 결합 물질은, 소자 기판의 전면 위의 소자 특징부를 보호하고, 백사이드 공정 동안 얇아진 웨이퍼를 위한 캐리어 기판 및 기계적 지지체에 대한 접착을 제공한다. 3D-IC 공정, 특히 쓰루-실리콘 비아(through-silicon via; "TSV") 및 쓰루-글래스 비아(through­ glass via; "TGV") 기술을 동반한, 3D-IC 공정은, 고온 및 고압에서의 공정, 예를 들어 플라즈마-강화 화학적 증착(plasma-enhanced chemical vapor deposition; "PECVD")을 견디기 위해서 일시적 웨이퍼-결합 물질이 요구된다. 이러한 기술은 또한, 가공 후, 상기 물질이 웨이퍼로부터 용이하게 제거될 수 있음을 요구한다. 부가적으로, 제조자들에 의해 3D-IC가 채택되기 위해서는, 낮은 소유원가가 요구된다.
집적 회로 및 반도체 팩킹 제조업체들은, 고온 및 고압 하에서의 공정을 견딜 수 있는 물질을 사용하고 가공 이후에 용이하게 세정될 수 있는 소유원가가 낮은, 일시적 웨이퍼 결합 기술을 계속 찾고 있다. 지금까지, 어떠한 단일 기술/물질도 모든 이러한 요구사항을 만족시킬 수 없었다. 환형 올레핀 공중합체(COC) 결합 물질은, 일반적으로 사용되는 물질의 하나의 부류이다. 이러한 COC 부류, 예를 들어 토파스(TOPAS, 등록상표) 및 아펠(APEL, 등록상표) 물질을 사용하여 제조된 것은, 에텐과 환형 단량체의 쇄 공중합에 의해 제조된다. 이러한 COC 물질은, 일부 적용례를 위해서는 우수하지만, 예를 들어, d-리모넨 및 메시틸렌과 같은 일반적으로 사용되는 용매에서의 투명한 용액을 수득하는 것이 매우 어렵고, 가공 이후에 기판으로부터 이들을 세정하는 것도 어려울 수 있다.
일부 일시적 결합 계획에서, 예를 들어 브레어 사이언스 인코포레이티드(Brewer Science, Inc.)로부터의 존 본드(ZoneBOND, 등록상표) 구역분할 결합(예를 들어, 둘 다 본원에서 참고로 인용되고 있는, 미국 특허출원 공개공보 제 2009/0218560 호 및 제 12/819,680 호 참고)에서, 웨이퍼가 서로 결합되기 이전에, 캐리어 웨이퍼는 코팅에 의한 예비처리가 요구될 수도 있다. 우선, 불소화 용매, 예를 들어 3M FC-40 플루오르이너트(Fluorinert, 상표) 전자 액체(electronic liquid) 내 할로겐화 실란이, 캐리어 웨이퍼 제조를 위해 사용되었다. 그러나, 실란/FC-40 용액은, 불안정하기 때문에, 실용적인 코팅 물질은 아니며, FC-40은, 환경적인 문제 때문에, 마이크로전자소자 제조에서의 용도에서는 제한된다. 불소화된 실란의 증착은, 실리콘 웨이퍼의 표면을 처리하기 위해서 이전에 사용되어 왔다. 그러나, 증착은, 관여되는 시간, 및 요구되는 값비싸고 고 품질인 공구-세팅(tooling) 때문에, 돈이 많이 드는 방법이다.
전술한 단점을 극복하기 위한 부가적인 결합 방법 및 물질에 대한 요구가 있어 왔다.
하나의 실시양태에서, 일시적 결합 방법이 제공된다. 상기 방법은,
후면 및 전면을 갖는 제 1 기판;
상기 전면에 인접한 결합층으로서, 상기 결합층이, 용매 시스템에 용해 또는 분산된 환형 올레핀 중합체를 포함하는 조성물로부터 형성되는, 결합층; 및
제 1 면을 갖는 제 2 기판
을 포함하는 적층물을 제공하는 단계를 포함한다. 제 1 및 제 2 기판은, 상기 적층물을 열에 적용하지 않은 채, 분리된다.
또다른 실시양태에서, 본 발명은,
후면 및 전면을 갖는 제 1 기판;
상기 전면에 인접한 결합층; 및
제 1 면을 갖는 제 2 기판으로서, 상기 제 1 면이 상기 결합층에 인접한 폴리실록산 논-스틱(nonstick) 층을 포함하는, 제 2 기판
을 포함하는, 적층물을 제공하는 단계를 포함한다. 그다음, 제 1 및 제 2 기판이 분리된다.
마지막 실시양태에서, 본 발명은, 후면 및 전면을 갖는 제 1 기판을 포함하는 물품 (article)을 제공한다. 상기 전면에 인접한 결합층이 존재한다. 또한, 상기 물품은 제 1 면을 갖는 제 2 기판으로서, 제 1 면이 상기 결합층에 인접한 폴리실록산 논-스틱 층을 포함하는, 제 2 기판을 포함한다.
도 1은, 본 발명의 바람직한 실시양태를 도시한 개략도의 단면도이다.
도 2는 실시예 18로부터의 결합 물질의 열 중량 분석("TGA") 데이타를 나타낸 그래프이다.
도 3은, 실시예 19에서 결합된 웨이퍼의 초음파 주사 현미경(scanning acoustic microscope) 사진이다.
도 4는, 300℃ 열 처리 이후에 실시예 20의 웨이퍼 쌍의 사진이다.
도 5는, PECVD 공정 이후의 실시예 21의 박화(thinned) 웨이퍼 쌍의 IR 이미지이다.
도 6은, 핫플레이트 위에서의, 260℃, 30-분 열 처리 이후의, 실시예 23의 결합된 웨이퍼 쌍의 초음파 주사 현미경 사진이다.
하나의 실시양태에서, 이형층이 사용된다. 몇가지 유형의 이형층들이, 하기에서 보다 상세하게 설명되는 바와 같이, 본 발명과 함께 사용될 수 있지만, 하나의 바람직한 유형은 논-스틱 층이다. 본 발명에 따른 논-스틱 이형층을 형성하는데 사용하기 위한 바람직한 조성물은, 실록산 중합체 및 공중합체(실록산을 갖는 공중합체, 뿐만 아니라, 비-실록산을 갖는 공중합체 둘 다)를 포함한다. 바람직한 실록산은, 에폭시, 에톡시, 아크릴, 하이드록시, 비닐, 아민, 및 이들의 혼합물로 구성된 군 중에서 선택된 것이다. 특히 바람직한 실록산은, 에폭시사이클로헥실에틸메틸실록산-다이메틸실록산 공중합체(ECMS-327; 젤레스트(Gelest)로부터 입수), ECMS-924(젤레스트), VDT-5035(젤레스트), EBP-234(젤레스트), AMS-2202(젤레스트), AMS-1203(젤레스트), 및 이들의 혼합물이다. 상기 조성물은, 100중량%로 하는 조성물의 총 중량을 기준으로, 바람직하게는 약 0.01중량% 내지 약 8.0중량%, 보다 바람직하게는 약 0.05중량% 내지 약 5.0중량%, 심지어 보다 바람직하게는 약 0.1중량% 내지 약 0.8중량%의 실록산을 포함한다. 바람직하게는, 중합체의 중량 평균 분자량은, 약 200 달톤 내지 약 4,000,000 달톤, 보다 바람직하게는 약 1,000 달톤 내지 약 400,000 달톤, 심지어 보다 바람직하게는 약 2,000 달톤 내지 약 40,000 달톤이다.
논-스틱 조성물은, 또한 바람직하게는 촉매를 포함한다. 적합한 촉매는, 광 산 발생기, 열 산 발생기, 및 이들의 혼합물로 구성된 군 중에서 선택된 것을 포함한다. 특히 바람직한 촉매는, K-퓨어(K-PURE; 등록상표) TAG-2689(킹 인더스트리즈(King Industries)로부터 입수) 또는 1,1'-아조비스(사이클로헥산카보니트릴)을 포함한다. 논-스틱 조성물은, 바람직하게는, 100중량%로 하는 조성물의 총 중량을 기준으로, 약 0.002중량% 내지 약 0.1중량% 촉매, 보다 바람직하게는 약 0.005중량% 내지 약 0.1중량% 촉매, 심지어 보다 바람직하게는 약 0.008중량% 내지 약 0.1중량% 촉매를 포함한다.
논-스틱 조성물은, 산업상-허용되는, 안전한 용매를 포함하는데, 이는 전형적으로 극성 용매이다. 적합한 용매는, 프로필렌 글리콜 모노메틸 에테르("PGME"), d-리모넨, 에틸 3-에톡시프로피오네이트, 프로폭시 프로판올("PnP"), 프로필렌 글리콜 메틸 에테르 아세테이트("PGMEA"), 에틸 락테이트, 및 이들의 혼합물로 구성된 군 중에서 선택된 것을 포함한다. 조성물은, 100중량%로 하는 논-스틱 조성물의 총 중량을 기준으로, 바람직하게는 약 90% 내지 약 99.99중량% 용매, 보다 바람직하게는 약 92% 내지 약 99.5중량% 용매, 심지어 보다 바람직하게 약 95% 내지 약 99중량% 용매를 포함한다. 하나의 특히 바람직한 용매 혼합물은, PGME (약 5% 내지 약 40중량%) 및 d-리모넨 (약 60 내지 약 95중량%)의 혼합물이다.
하나의 실시양태에서, 논-스틱 조성물에는, 본질적으로 실란이 없다. 즉, 논-스틱 조성물은, 100중량%로 하는 논-스틱 조성물의 총 중량을 기준으로, 약 0.5중량% 미만, 바람직하게 약 0.1 중량% 미만, 보다 바람직하게는 약 0중량%의 실란을 포함한다. 또다른 실시양태에서, 논-스틱 조성물은, 실록산, 촉매 및 용매(바람직하게는 극성 용매)로 필수적으로 구성되거나, 이들로 심지어 구성된다. 논-스틱 조성물은, 전술한 성분들을 함께 단순히 혼합함으로써 형성된다.
결합 조성물
결합 물질은, 용매 시스템에 용해되거나 분산된 중합체 또는 중합체들의 블렌드를 포함한다. 산화방지제, 계면활성제, 점착제, 및 토너와 같은 기타 첨가제들은, 목적하는 코팅, 결합 및 탈결합 성능에 따라, 결합 물질에 첨가될 수도 있다.
하나의 실시양태에서, 중합체 또는 중합체들의 블렌드는, 환형 올레핀, 에폭시, 아크릴, 스티레닉, 비닐 할라이드, 비닐 에스테르, 폴리아미드, 폴리이미드, 폴리설폰, 폴리에테르설폰, 환형 올레핀, 폴리올레핀 고무, 폴리우레탄, 에틸렌-프로필렌 고무, 폴리아미드 에스테르, 폴리이미드 에스테르, 폴리아세탈, 및 폴리비닐 부테롤의 올리고머 및 중합체로 구성된 군 중에서 선택되고, 가장 바람직한 것은 환형 올레핀 중합체이다. 적합한 환형 올레핀 중합체는, 복분해 중합 반응 기법에 의해 단일 단량체, 예를 들어 노르보넨으로부터 제조되고 그다음 수소화되어 최종 생성물을 제조한 것을 포함한다. 특히 바람직한 COP 물질은, 제오넥스(Zeonex; 등록상표) 5000 및 제오넥스 480R으로 시판 중인 것을 포함한다.
중합체 또는 중합체 블렌드는, 100중량%로 하는 결합 조성물의 총 중량을 기준으로, 약 1중량% 내지 약 60중량%, 보다 바람직하게는 약 20중량% 내지 약 40중량%, 심지어 보다 바람직하게는 약 25중량% 내지 약 35중량%의 수준으로 결합 조성물에 존재해야만 한다. 바람직하게, 중합체의 중량 평균 분자량은 약 1,000 달톤 내지 약 200,000 달톤, 보다 바람직하게는 약 5,000 달톤 내지 약 150,000 달톤, 심지어 보다 바람직하게는 약 10,000 달톤 내지 약 100,000 달톤이다.
적합한 용매 시스템은, 탄화수소 용매, 예를 들어 d-리모넨, 메시틸렌, 사이클로옥탄, 및 바이사이클로헥실로 구성된 군 중에서 선택된 것과 같은 탄화수소 용매를 포함한다. 용매 또는 용매들은, 100중량%로 하는 조성물의 총 중량을 기준으로, 조성물에 약 40중량% 내지 약 99중량%, 보다 바람직하게는 약 60중량% 내지 약 80중량%, 심지어 보다 바람직하게는 약 65중량% 내지 약 75중량%의 수준으로 조성물에 존재해야만 한다.
적합한 산화방지제는, 페놀계 산화방지제, 예를 들어, 1,3,5-트라이메틸-2,4,6-트리스(3,5-다이-3급-부틸-4-하이드록시벤질) 벤젠(어가녹스(Irganox, 등록상표) 1330으로 판매됨) 및 벤젠프로판산, 3,5-비스(1,1-다이메틸에틸)-4-하이드록시-1,6-헥산다이일 에스테르(어가녹스(등록상표) L-109)로 구성된 군 중에서 선택된 것을 포함한다. 산화방지제는, 100중량%로 하는 조성물의 총 중량을 기준으로, 약 0.05중량% 내지 약 10중량%, 보다 바람직하게는 약 1중량% 내지 약 5중량%, 심지어 보다 바람직하게는 약 2중량% 내지 약 4중량%로 조성물에 존재해야만 한다.
바람직한 실시양태에서, 결합 조성물에는 본질적으로 환형 올레핀 공중합체가 없다. 즉, 결합 조성물은, 100중량%로 하는 결합 조성물의 총 중량을 기준으로, 약 0.5중량% 미만, 바람직하게 약 0.1중량% 미만, 보다 바람직하게는 약 0중량%의 환형 올레핀 공중합체를 포함한다.
또다른 실시양태에서, 결합 조성물에는 본질적으로 피넨 및 폴리(피넨)이 없다. 즉, 결합 조성물에는, 100중량%로 하는 결합 조성물의 총 중량을 기준으로, 약 0.5중량% 미만, 바람직하게는 약 0.1중량% 미만, 보다 바람직하게는 약 0중량%의 피넨 및 폴리(피넨)을 포함한다.
또다른 실시양태에서, 결합 조성물에는 본질적으로 로진 에스테르가 없다. 즉, 결합 조성물에는, 100중량%로 하는 결합 조성물의 총 중량을 기준으로, 약 0.5중량% 미만, 바람직하게는 약 0.1중량% 미만, 보다 바람직하게는 약 0중량%의 로진 에스테르를 포함한다.
또다른 실시양태에서, 결합 조성물에는 본질적으로 실리콘이 없다. 즉, 결합 조성물은, 100중량%로 하는 결합 조성물의 총 중량을 기준으로, 약 0.5중량% 미만, 바람직하게 약 0.1중량% 미만, 보다 바람직하게는 약 0중량%의 실리콘을 포함한다.
하나의 실시양태에서, 결합 조성물은, 환형 올레핀 중합체, 산화방지제, 및 용매로 필수적으로 구성되거나, 이들로 심지어 구성된다. 추가의 실시양태에서, 결합 조성물은, 환형 올레핀 중합체, 산화방지제, 용매, 및 임의의 계면활성제, 토너 및/또는 증점제로 필수적으로 구성되거나, 이들로 심지어 구성된다.
조성물은, 상기 성분들의 실질적으로 균일한 혼합물을 형성하도록, 전술한 성분들을 단순히 혼합함으로써 형성된다. 바람직하게, 임의의 부가적인 성분들, 예를 들어 산화방지제가, 우선 용매에 용해되고, 중합체 또는 중합체들이 나중에 첨가된다. 유리하게는, 이는, 가시적으로 투명한 용액의 형성을 유발한다. 게다가, 이러한 결합 조성물로 결합된 웨이퍼 쌍은, 약 30분 동안 약 300℃에서의 핫 플레이트 위의 처리를 견딜 수 있다(즉, 결합선에서 어떠한 결합도 없다). 이러한 결합 물질은 또한 우수한 총 전체 두께 편차("TTV," 50-μm 결합선의 경우, 약 3 μm 미만)를 제공하고 200℃에서의 PECVD 공정을 견딜 수 있다.
본 발명의 방법
도 1의 (a)를 보면(일정 비율이 아님), 전구체 구조물(10)이 개략적인 단면도로 도시되어 있다. 구조물(10)은 제 1 기판(12)을 포함한다. 기판(12)은 전면 또는 소자 표면(14), 후면(16), 및 최외각 가장자리(18)를 갖는다. 기판(12)이 임의의 형태일 수도 있지만, 전형적으로는 형태상 원형일 것이다. 바람직한 제 1 기판(12)은 디바이스 웨이퍼, 예를 들어 그의 디바이스 표면이, 집적 회로, MEMS, 마이크로센서, 전력용 반도체, 발광 다이어드, 광 회로, 인터포저, 매립된 수동 소자, 및 규소 및 기타 반도체 물질, 예를 들어 규소-게르마늄, 갈륨 아르센나이드, 갈륨 니트라이드, 알루미늄 갈륨 아르세나이드, 알루미늄 인듐 갈륨 포스파이드, 및 인듐 갈륨 포스파이드로부터 또는 그 위에 제작된 기타 마이크로소자로 구성된 군 중에서 선택된 소자들(도시하지 않음)의 어레이를 포함하는 디바이스 웨이퍼를 포함한다. 이러한 소자들의 표면은, 일반적으로, 규소, 폴리실리콘, 이산화규소, 실리콘 (옥시)니트라이드, 금속(예를 들어, 구리, 알루미늄, 금, 텅스텐, 탄탈), 저 k 유전체, 중합체 유전체, 및 다양한 금속 니트라이드와 실리사이드 중 하나 이상으로 형성된 구조물(다시, 도시하지 않음)을 포함한다. 소자 표면(14)은, 땜납 범프; 금속 포스트; 금속 기둥; 및 규소, 폴리실리콘, 이산화규소, 실리콘 (옥시)니트라이드, 금속, 저 k 유전체, 중합체 유전체, 금속 니트라이드, 및 금속 실리사이드로 구성된 군 중에서 선택된 하나 이상의 구조물을 또한 포함할 수 있다.
조성물은, 제 1 기판(12)에 도포되어, 도 1의 (a)에서 도시한 바와 같이, 소자 표면(14)의 결합층(20)을 형성한다. 결합층(20)은, 제 1 기판(12)으로부터 먼 상부면(21)을 갖고, 바람직하게는 결합층(20)은, (즉, 결합층(20)과 기판(12) 사이에 어떠한 중간층도 없이) 소자 표면(14)에 직접 인접하게 형성된다. 결합층(20)이 제 1 기판(12)의 전체 소자 표면(14)을 덮는 것으로 보이지만, 이는 미국특허 공개공보 제 2009/0218560 호에서 나타낸 바와 같이, 소자 표면(14)의 단지 일부 또는 "대역" 위에 존재할 수 있음이 인식될 것이다.
결합 조성물은, 침지 코팅, 롤러 코팅, 슬롯 코팅, 다이(die) 코팅, 스크린 프린팅, 드로우-다운(draw-down) 코팅, 또는 분사 코팅을 비롯한 임의의 공지된 적용 방법에 의해 도포될 수 있다. 부가적으로, 코팅은, 소자 기판 또는 캐리어 기판 표면에 도포되기 이전에, 자유-직립형 필름으로 형성될 수도 있다. 하나의 바람직한 방법은, 약 5 초 내지 약 120 초(바람직하게는 약 10 초 내지 약 60 초) 동안, 약 200 rpm 내지 약 3,000 rpm (바람직하게 약 500 rpm 내지 약 2,000 rpm)의 속도로 조성물을 스핀-코팅함을 포함한다. 조성물이 도포된 후, 이는, 바람직하게는 약 60초 내지 약 90분(바람직하게는 약 180초 내지 약 60분)의 시간 동안, 약 40 ℃ 내지 약 250 ℃, 보다 바람직하게는 약 90℃ 내지 약 220℃의 온도로 가열된다. 결합층(20)을 형성하기 위해 사용되는 조성물에 따라, 베이킹은 가교결합 반응을 개시하여 상기 층(20)을 경화시킬 수 있다. 일부 실시양태에서, 사용된 조성물에 따라, 상기 층이 다단계 베이킹 공정에 적용되는 것이 바람직하다. 또한, 일부 경우에, 전술한 도포 및 베이킹 공정은 추가의 소분(aliquat)의 조성물에 대해 반복되어, 제 1 결합층(20)이 다단계로 제 1 기판(12) 위에 "축조"될 수도 있다. 결과물인 층(20)은 약 1 μm 내지 약 200 μm, 보다 바람직하게는 약 10 μm 내지 약 150 μm, 심지어 보다 바람직하게는 약 30 μm 내지 약 120 μm의 평균 두께(5회 측정으로 구한 평균)를 가져야만 한다.
결합층(20)을 형성하는 물질은, 각각 제 1 및 제 2 기판(12 및 24)과의 강한 접착제 결합을 형성할 수 있어야 한다. ASTM D4541/D7234에 의해 측정시, 약 50 psig 초과, 바람직하게 약 80 psig 내지 약 250 psig, 보다 바람직하게는 약 100 psig 내지 약 150 psig의 접착 강도를 갖는 어떠한 것도, 결합층(20)으로 사용하기에 적합할 수 있으며, 예시적인 조성물은 전술된 바와 같다.
제 2 전구체 구조물(22)도 도 1의 (a)에서 개략적인 단면도에 도시되어 있다. 제 2 전구체 구조물(22)은 제 2 기판(24)을 포함한다. 이러한 실시양태에서, 제 2 기판(24)은 캐리어 웨이퍼이다. 즉, 제 2 기판(24)은 전면 또는 캐리어면(26), 후면(28), 및 최외각 가장자리(30)를 갖는다. 제 2 기판(24)이 임의의 형태일 수 있지만, 전형적으로 형태상 원형이고 제 1 기판(12)과 유사한 크기일 수 있다. 바람직한 제 2 기판(24)은 규소, 사파이어, 석영, 금속(예를 들어, 알루미늄, 구리, 스틸), 및 다양한 유리와 세라믹스를 포함한다.
조성물은 제 2 기판(24)에 도포되어, 도 1의 (a)에서 도시된 바와 같이, 캐리어면(26) 위에 이형층(이 실시양태에서는, 바람직하게는 논-스틱 층)을 형성한다. (대안으로, 이미 형성된 구조물(22)이 제공될 수도 있다.) 논-스틱 층(32)은 제 2 기판(24)으로부터 먼 상부면(33) 및 제 2 기판(24)에 인접한 하부면(35)을 갖는다. 바람직하게, 논-스틱 층(32)은 (즉, 제 2 결합층(32)과 제 2 기판(24) 사이에 어떠한 중간 층도 없이) 캐리어면(26)에 직접 인접하게 형성된다.
논-스틱 조성물은 임의의 공지된 도포 방법에 의해 도포될 수 있고, 하나의 바람직한 방법은 상기 조성물을, 약 5 초 내지 약 120 초(바람직하게 약 30 초 내지 약 90 초)의 시간 동안 약 500 rpm 내지 약 5,000 rpm (바람직하게 약 500 rpm 내지 약 2,000 rpm)의 속도로 스핀 코팅할 수 있다. 조성물이 도포된 후, 이는 바람직하게는 약 30 초 내지 약 5 분 (바람직하게 약 90 초 내지 약 3 분)의 시간 동안 약 100℃ 내지 약 300℃, 보다 바람직하게는 약 150℃ 내지 약 250℃의 온도로 가열된다. 논-스틱 층(32)의 평균 두께는, 바람직하게 약 1 μm 미만, 바람직하게 0.1 μm 내지 약 1 μm, 보다 바람직하게는 약 1 nm 내지 약 25 nm이다.
도 1의 (a)의 구조물(22)을 다시 보면, 논-스틱 층(32)이 제 2 기판(24)의 전체 표면(26)을 덮는 것으로 보이지만, 이것은 결합층(20)에 대해 기술한 바와 유사하게, 캐리어면(26)의 단지 일부 또는 "대역" 위에만 존재할 수 있음이 인식될 것이다. 그럼에도 불구하고, 건조된/경화된 층(32)은 탈결합 단계(하기에서 논의됨) 동안 중합체 이형에 영향을 미치는 것인, 높은 접촉각을 가질 것이다. 전형적인 접촉각(실시예 10에서 기술한 바와 같이 측정됨)은, 약 60 °이상, 바람직하게 약 60 ° 내지 약 120°, 보다 바람직하게는 약 90 ° 내지 약 110°, 심지어 보다 바람직하게는 약 100° 내지 약 110°일 것이다. 논-스틱 층(32)의 접착 강도는, 또한 바람직하게는, 전술한 바와 같이 측정시, 약 50 psig 미만, 바람직하게 약 35 psig 미만, 보다 바람직하게는 약 1 psig 내지 약 30 psig이다.
그다음, 구조물(10 및 22)은 서로 면-대-면 관계로 가압되어서, 결합층(20)의 상부면(21)은 논-스틱 층(32)의 상부면(33)과 접촉된다(도 1의 (b)). 가압하는 동안, 2개의 구조물(10 및 22)을 서로 결합하여 결합된 적층물(34)을 형성하도록, 충분한 압력 및 열이 충분한 시간 동안 적용된다. 결합 파라미터는, 결합층(20)을 형성하는 조성물에 따라 변할 것이지만, 이러한 단계 동안의 전형적인 온도는, 약 1 분 내지 약 20 분, 바람직하게 약 2 분 내지 약 10 분, 보다 바람직하게는 약 3 분 내지 약 5 분의 시간 동안, 약 100 N 내지 약 20,000 N, 바람직하게 약 1,000 N 내지 약 10,000 N의 압력에서, 약 100 ℃ 내지 약 400 ℃, 바람직하게 약 150℃ 내지 약 250℃일 것이다.
대안의 실시양태에서, 결합층(20)은, 제 1 기판(12)의 표면(14)에 도포되기보다는, 전술한 도포 방법을 사용하여 논-스틱 층(32)의 상부면(33)에 도포될 수 있다. 이러한 예에서, 그다음 제 1 기판(12)을, 전술한 결합 공정에 적용하여서, 제 1 기판(12)의 면(14)을, 논-스틱 층(32)의 상부면(33) 위에 이미 형성된 결합층(20)에 결합시킨다.
결합된 적층물(34)을 형성하기 위해 어떠한 실시양태가 사용되는지와 무관하게, 제 1 기판(12)은 현재 안전하게 취급되고, 제 2 기판(24)에 결합되지 않은 채, 그렇지 않으면 제 1 기판을 손상시킬 수 있는 추가의 공정에 적용될 수 있다. 따라서, 구조물은, 기판들(12 및 24)의 분리가 발생하지 않으면서, 그리고 이러한 후속적인 가공 단계 동안 겪는 어떠한 화학물질의 침투 없이, 백사이드 공정, 예를 들어 백-그라인딩(back-grinding), 화학적-기계적 폴리슁("CMP"), 에칭, 금속화, 유전체 침착, 패턴화(예를 들어, 에칭을 통한 포토리쏘그래피), 부동태화, 어닐링, 및 이들의 조합에 안전하게 적용될 수 있다. 결합층(20)이 이러한 공정을 견딜 수 있을 뿐만 아니라, 이는 또한, 약 450℃ 이하, 바람직하게 약 200℃ 내지 약 400℃, 보다 바람직하게는 약 200 ℃ 내지 약 350 ℃의 가공 온도를 견딜 수 있다.
일단 가공이 완료되면, 기판(12 및 24)은 임의의 횟수의 분리 방법(도시하지 않음)에 의해 분리될 수 있다. 하나의 방법은, 결합층(20)을 용매(예를 들어, 리모넨, 도데칸, PGME)에 용해시킴을 포함한다. 대안으로, 기판(12 및 24)은 또한, 레이저 어블레이션(laser ablation), 플라즈마 에칭, 워터 제팅(water jetting), 또는 결합층(20)을 효과적으로 에칭 또는 분해하는 기타 고 에너지 기법을 사용하여, 결합층(20)을 기계적으로 파괴하거나 교란함으로써 분리할 수 있다. 또한, 먼저 결합층(20)을 절단하거나 자르거나 일부 동등한 수단에 의해 층(20)을 쪼개는 것이 적합하다. 게다가, 다른 층들(도시하지 않음)이 적층물 내에 포함될 수 있다는 점 및 탈결합은 결합층(20) 대신에 다른 층에서도 발생할 수도 있음을 알 것이다. 예를 들어, 클리닝층(cleaning layer)이 포함될 수도 있고, 탈결합은, 클리닝층을 용해함으로써 수행될 수 있다. 다른 예로서, 레이저 이형층이 포함될 수 있고, 탈결합은, 상기 레이저 이형층을 통하여 레이저 어블레이션에 의해 수행될 수 있다.
환형 올레핀 중합체-함유 조성물 이외의 결합 조성물이 사용되는 상황에서, 적합한 분리 방법은, 상기 결합된 적층물(34)을, 약 100℃ 이상, 바람직하게 약 150℃ 내지 약 220℃, 보다 바람직하게는 약 180℃ 내지 약 200 ℃의 온도로 가열함을 포함한다. 이러한 온도에서, 결합층(20)은 연화될 것이고, 이는 (예를 들어, 본원에서 참고로 인용되는, 미국특허 공개공보 제 2008/0200011 호에 기술된 것과 같은 슬라이드 탈결합 방법에 의해) 기판(12)과 기판(24)이 분리되도록 할 것임이 인식될 것이다.
본 발명의 환형 올레핀-중합체-함유 조성물을 사용하는 실시양태는, 분리하기 전에 결합층(20)을 가열할 필요를 피할 수 있음이 인식될 것이다. 즉, 가공을 완료한 이후에, 임의의 열 노출 없이, 적은-힘 기계적 탈결합 방법을 사용하여 적층물(34)을 분리할 수 있다. 이러한 경우에, 적층물(34)은, 분리하기 전에 및 분리하는 동안 약 100℃ 미만, 바람직하게 약 75 ℃ 미만, 보다 바람직하게는 약 50℃ 미만, 심지어 보다 바람직하게는 약 30℃ 미만, 가장 바람직하게 약 상온(및 특히 상온 이상)의 온도에 노출된다. 분리 동안의 열 노출의 부족이, 분리 이전의 적층 가공 동안 발생하는 열 노출까지 배제하지는 않지만, 간단하게 가공이 완료된 이후의 열 노출을 중지시킨다는 점이 이해될 것이다. 그래서, 예를 들어, 적층 가공 동안 발생할 수도 있는 열 노출은, 적층물 분리 이전에, 약 60 초 이상, 보다 바람직하게는 약 300 초 이상에서 끝날 것이다.
전술한 수단 중 어떠한 것이 사용되는지와는 무관하게, 기판(12)과 기판(24)을 완전히 분리하기 위해서, 낮은 기계적 힘(예를 들어, 손가락 압력, 가벼운 웨징)이 적용될 수 있다. 분리 이후에, 임의의 남아있는 결합층(20)은, 특정 층(20)을 용해할 수 있는 용매에 의해 제거될 수 있다. 사실상, 본 발명의 결합층(20)은 통상적으로 사용되는 용매에 의해 쉽게 제거가능하다. 즉, 결합층(20)은, 약 1 분 내지 약 10 분, 바람직하게 약 3 분 내지 약 5 분의 시간 동안, 상온에서, 전형적인 세정 용매(예를 들어, d-리모넨)과 접촉시, 약 95% 이상, 바람직하게 약 98% 이상, 보다 바람직하게는 약 100% 제거될 수 있다.
전술한 실시양태에서, 논-스틱 층(32)은 캐리어 웨이퍼인 제 2 기판(24) 위에 도시되어 있는 반면, 결합층(20)은 디바이스 웨이퍼인 제 1 기판(12) 위에 도시되어 있다. 이 기판/층 도면이 뒤집어질 수도 있음을 인식할 것이다. 즉, 논-스틱 층(32)이 제 1 기판(12)(디바이스 웨이퍼) 위에 형성될 수 있는 반면, 결합층(20)은 제 2 기판(24)(캐리어 웨이퍼) 위에 형성된다. 동일한 조성물 및 가공 조건이 상기 전술한 것과 같이 이 실시양태에 적용될 것이다. 추가로, 논-스틱 층(32)의 사용은 선택적이다. 결합층(20)은, 논-스틱 층(32)의 존재 없이, 단독으로 사용될 수 있다. 결합층(20)은 또한 부가적인 결합 물질, 구조적 지지체 층, 기타 유형의 이형층(이전에 언급한 바와 같이, 이로서 한정하는 것은 아니지만, 기계적 탈결합, 레이저 탈결합 및 열 또는 화학적 탈결합), 적층 보조층, 타이층(초기 기판으로의 접착을 위해), 오염 제어층, 및 클리닝층과 함께 사용될 수 있다. 바람직한 구조물 및 도포 기법은, 도포 및 공정 흐름에 따라 이루어질 것이다.
COP 결합 물질과 함께 사용될 수 있는 중합체 구조적 지지체 층은, 단량체, 올리고머, 중합체, 현탁된 입자들, 및/또는 이들의 조합을 포함할 수 있다. 적합한 단량체, 올리고머, 및 중합체의 예는, 환형 올레핀 중합체와 공중합체, 폴리이미드, 폴리이소부틸렌, 탄화수소 수지, 에폭시 수지, 플루오로중합체, 폴리설폰, 폴리에테르설폰, 폴리에테르 에테르 케톤, 폴리하이드록시에테르, 및 폴리비닐부티르알로 구성된 군 중에서 선택된 것을 포함한다. 적합한 현탁된 입자들은, 알루미나, 세리아, 티타니아, 실리카, 지르코니아, 흑연, 및 나노입자들, 졸-겔 입자들, 및 이들의 혼합물로 구성된 군 중에서 선택된 것을 포함한다. 바람직한 조성물은, 유리 전이 온도, 열 팽창 지수, 및 모듈러스에 의해 나타내는 바와 같이, 사용 온도에서 구조적으로 견고할 것이다.
COP 결합 물질과 함께 사용되는 기계적 캐리어 이형층(앞에서 논의한 폴리실록산 층 이외에 또는 폴리실록산 층 대신에)은, 단량체, 올리고머 및/또는 중합체로 구성될 수 있다. 적합한 단량체, 올리고머 및 중합체의 예는, 환형 올레핀 중합체와 공중합체, 폴리이소부틸렌, 탄화수소 수지, 에폭시 수지, 플루오로중합체, 폴리이미드, 폴리설폰, 폴리하이드록시에테르, 폴리비닐부티르알, 높은 원자 불소 함량을 갖는 무정형 플루오로중합체, 예를 들어 플루오르화 실록산 중합체, 플루오르화 에틸렌-프로필렌 공중합체, 테트라플루오로에틸렌, 헥사플루오로프로필렌, 비닐리덴 플루오라이드 삼원중합체, 헥사플루오로프로필렌, 비닐덴 플루오라이드 공중합체, 비닐리덴 플루오라이드 중합체, 및 펜탄트 퍼플루오로알콕시 기를 갖는 중합체를 포함한다.
COP 결합 물질과 함께 사용되는 레이저 캐리어 이형층은, 단량체, 올리고머, 및/또는 중합체로 구성될 수 있다. 적합한 레이저 이형층의 한가지 예는 폴리이미드이다.
실시예
하기 실시예는, 본 발명에 따른 바람직한 방법을 설명한다. 그러나, 이러한 실시예들은 설명하도록 제공된 것이지, 어떠한 것도 본 발명의 전체 범주에 대한 제한으로써 취급되어서는 안된다는 점을 이해해야만 한다.
실시예 1
0.5% ECMS-327 실록산 용액의 배합
250 ml 들이 유리 병에, 0.02 그램의 K-퓨어(등록상표) TAG-2689 (킹 인더스트리즈 인코포레이티드, 미국 코넥티커트주 노르워크 소재) 및 19.9 그램의 프로필렌 글리콜 모노메틸 에테르("PGME," 울트라 퓨어 인코포레이티드(Ultra Pure, Inc.), 미국 캘리포니아주 카스트로빌 소재)를 첨가하였다. 모든 K-퓨어(등록상표) TAG-2689가 용해될 때까지, 상기 용액을 5분 내지 10분 동안 혼합하였다. 그다음, 상기 용액에 79.58 그램의 d-리모넨(플로리다 케미칼 캄파니(Florida Chemical Co.), 미국 플로리다주 윈터 해븐 소재) 및 0.5 그램의 ECMS-327 (폴리실록산, 하기와 같은 구조를 가짐; 겔레스트; 미국 펜실바니아주 모리스빌 소재)를 첨가하였다. 모든 폴리실록산이 용해될 때까지, 최종 용액을 30분 내지 60분 동안 혼합하고, 그 후, 상기 용액을 0.1μm 디스크 필터(와츠만 인코포레이티드(Whatman Inc.), 미국 뉴저지주 플로햄 파크 소재)로 한번 여과하였다. 이 용액 내 폴리실록산의 총 농도는 0.5중량%였다.
Figure 112016071617238-pct00001
실시예 2
0.5% ECMS-924 실록산 용액의 배합
250 ml 들이 유리 병에, 0.02 그램의 K-퓨어(등록상표) TAG-2689 (킹 인더스트리즈 인코포레이티드, 미국 코넥티커트주 노르워크 소재) 및 19.9 그램의 PGME(울트라 퓨어 인코포레이티드, 미국 캘리포니아주 카스트로빌 소재)를 첨가하였다. K-퓨어(등록상표) TAG-2689가 용해될 때까지, 상기 용액을 5분 내지 10분 동안 혼합하였다. 그다음, 상기 용액에 79.58 그램의 d-리모넨(플로리다 케미칼 캄파니, 미국 플로리다주 윈터 해븐 소재) 및 0.5 그램의 ECMS-924 (폴리실록산; 겔레스트; 미국 펜실바니아주 모리스빌 소재)를 첨가하였다. (이 중합체의 구조는 실시예 1에 도시된 것과 유사하지만, 갯수의 차이가 분자량의 차이를 보여준다.) 모든 폴리실록산이 용해될 때까지, 최종 용액을 30분 내지 60분 동안 혼합하고, 그 후, 상기 용액을 0.1μm 디스크 필터(와츠만 인코포레이티드, 미국 뉴저지주 플로햄 파크 소재)로 한번 여과하였다. 이 용액 내 폴리실록산의 총 농도는 0.5중량%였다.
실시예 3
0.5% VDT-5035 실록산 용액의 배합
250 ml 들이의 유리 병에, 100 그램의 PGME(울트라 퓨어 인코포레이티드, 미국 캘리포니아주 카스트로빌 소재), 0.5 그램의 VDT-5035(겔레스트, 하기에서 도시된 구조물; 미국 팬실바니아주 모리스빌 소재), 및 0.025 그램의 1,1'-아조비스(사이클로헥산카보니트릴)(시그마-알드리치(Sigma-Aldrich), 미국 미조리주 세인트 루이스 소재)을 첨가하였다. 모든 폴리실록산이 용해될 때까지, 최종 용액을 30 내지 60분 동안 혼합하였다. 이 용액 내 폴리실록산 내 총 농도는 약 0.5중량%였다.
Figure 112016071617238-pct00002
실시예 4
0.5% EBP-234 실록산 용액의 배합
250 ml 들이의 유리 병에, 100 그램의 PGME(울트라 퓨어 인코포레이티드, 미국 캘리포니아주 카스트로빌 소재), 0.5 그램의 EBP-234(겔레스트, 하기에서 도시된 구조물; 미국 팬실바니아주 모리스빌 소재), 및 0.027 그램의 K-퓨어(등록상표) TAG-2689를 첨가하였다. 모든 폴리실록산이 용해될 때까지, 최종 용액을 30 내지 60분 동안 혼합하였다. 이 용액 내 폴리실록산 내 총 농도는 약 0.5중량%였다.
Figure 112016071617238-pct00003
실시예 5
0.6% ECMS-327 실록산 용액의 배합
250 ml 들이 플라스틱 병에, 0.02 그램의 K-퓨어(등록상표) TAG-2689 (킹 인더스트리즈 인코포레이티드, 미국 코넥티커트주 노르워크 소재) 및 4.969 그램의 PGME(울트라 퓨어 인코포레이티드, 미국 캘리포니아주 카스트로빌 소재)를 첨가하였다. K-퓨어(등록상표) TAG-2689가 용해될 때까지, 상기 용액을 5분 내지 10분 동안 혼합하였다. 그다음, 상기 용액에 94.411 그램의 3-에톡시프로피오네이트(EEP, 시그마-알드리치 인코포레이티드, 미국 미조리주 세인트 루이스 소재) 및 0.6 그램의 ECMS-327 (폴리실록산; 겔레스트, 미국 펜실바니아주 모리스빌 소재)를 첨가하였다. 모든 폴리실록산이 용해될 때까지, 최종 용액을 30분 내지 60분 동안 혼합하고, 그 후, 상기 용액을 0.1μm 디스크 필터(와츠만 인코포레이티드, 미국 뉴저지주 플로햄 파크 소재)로 한번 여과하였다. 이 용액 내 폴리실록산의 총 농도는 0.6중량%였다.
실시예 6
0.1% ECMS-327 실록산 용액의 배합
250 ml 들이 플라스틱 병에, 0.004 그램의 K-퓨어(등록상표) TAG-2689 (킹 인더스트리즈 인코포레이티드, 미국 코넥티커트주 노르워크 소재) 및 4.9948 그램의 PGME(울트라 퓨어 인코포레이티드, 미국 캘리포니아주 카스트로빌 소재)를 첨가하였다. K-퓨어(등록상표) TAG-2689가 용해될 때까지, 상기 용액을 5분 내지 10분 동안 혼합하였다. 그다음, 상기 용액에 94.9012 그램의 3-에톡시프로피오네이트(EEP, 시그마-알드리치 인코포레이티드, 미국 미조리주 세인트 루이스 소재) 및 0.1 그램의 ECMS-327 (폴리실록산; 겔레스트, 미국 펜실바니아주 모리스빌 소재)를 첨가하였다. 모든 폴리실록산이 용해될 때까지, 최종 용액을 30분 내지 60분 동안 혼합하고, 그 후, 상기 용액을 0.1μm 디스크 필터(와츠만 인코포레이티드, 미국 뉴저지주 플로햄 파크 소재)로 한번 여과하였다. 이 용액 내 폴리실록산의 총 농도는 0.1중량%였다.
실시예 7
0.2% ECMS-327 실록산 용액의 배합
250 ml 들이 플라스틱 병에, 0.008 그램의 K-퓨어(등록상표) TAG-2689 (킹 인더스트리즈 인코포레이티드, 미국 코넥티커트주 노르워크 소재) 및 4.9896 그램의 PGME(울트라 퓨어 인코포레이티드, 미국 캘리포니아주 카스트로빌 소재)를 첨가하였다. K-퓨어(등록상표) TAG-2689가 용해될 때까지, 상기 용액을 5분 내지 10분 동안 혼합하였다. 그다음, 상기 용액에 94.8024 그램의 3-에톡시프로피오네이트(EEP, 시그마-알드리치 인코포레이티드, 미국 미조리주 세인트 루이스 소재) 및 0.2 그램의 ECMS-327 (폴리실록산; 겔레스트, 미국 펜실바니아주 모리스빌 소재)를 첨가하였다. 모든 폴리실록산이 용해될 때까지, 최종 용액을 30분 내지 60분 동안 혼합하고, 그 후, 상기 용액을 0.1μm 디스크 필터(와츠만 인코포레이티드, 미국 뉴저지주 플로햄 파크 소재)로 한번 여과하였다. 이 용액 내 폴리실록산의 총 농도는 0.2중량%였다.
실시예 8
0.6% AMS-2202 실록산 용액의 배합
250 ml 들이의 플라스틱 병에, 49.7 그램의 PGME (울트라 퓨어 인코포레이티드, 미국 캘리포니아주 카스트로빌 소재) 및 0.3 그램의 AMS-2202 (겔레스트, 하기에 도시된 구조물; 미국 펜실바니아주 모리스빌 소재)를 첨가하였다. 모든 실록산이 용해될 때까지, 최종 용액을 30분 내지 60분 동안 혼합하였다. 이 용액 내 폴리실록산의 총 농도는 약 0.6중량%였다.
Figure 112016071617238-pct00004
실시예 9
0.6% AMS-1203 실록산 용액의 배합
250 ml 들이의 플라스틱 병에, 49.7 그램의 PGME (울트라 퓨어 인코포레이티드, 미국 캘리포니아주 카스트로빌 소재) 및 0.3 그램의 AMS-1203 (겔레스트, 하기에 도시된 구조물; 미국 펜실바니아주 모리스빌 소재)를 첨가하였다. 모든 폴리실록산이 용해될 때까지, 최종 용액을 30분 내지 60분 동안 혼합하였다. 이 용액 내 폴리실록산의 총 농도는 약 0.6중량%였다.
실시예 10
실록산 용액의 테스트
30 초 동안 10,000 rpm/초 증가분(ramp)으로 1,500 rpm으로 회전하면서, 100mm 실리콘 웨이퍼 위에 실시예 1 내지 9에서 배합된 용액을 스핀-코팅하고, 그다음 60초 동안 205℃에서 베이킹하였다. 모든 웨이퍼는 눈으로 관찰한 결과 우수한 코팅 품질을 가졌다. 두께는, 분광타원기로 측정하였다. 물과의 접촉각은, VCA 옵티마 툴(VCA Optima Tool)(AST 프로덕츠 인코포레이티드(AST Products, Inc.), 미국 메사츄세츠주 빌레리카 소재)을 사용하여 측정하였다. 결과는 하기 표 1에 열거하였다.
실록산 용액의 용액 외관, 두께 및 접촉각
샘플 용액 외관 두께(Å) 접촉각
실시예 1 투명 123 105°
실시예 2 투명 105 101°
실시예 3 투명 108 106°
실시예 4 투명 104 96°
실시예 5 투명 120 104°
실시예 6 투명 16 96°
실시예 7 투명 32 106°
실시예 8 투명 287 103°
실시예 9 투명 305 103°
실시예 11
환형 올레핀 중합체와 실시예 1로부터의 실록산 용액의 결합 테스트
실시예 1에서 배합된 용액을, 30초 동안 10,000 rpm/초 증가분으로, 1,500 rpm으로 회전하면서 200mm 실리콘 웨이퍼 위에 스핀-코팅하고, 그다음 60초 동안 205 ℃에서 베이킹하였다. 완전히 코팅된 웨이퍼의 접촉각은, 105인 것으로 측정되었다. 실시예 16으로부터의 환형 올레핀 중합체 결합 물질의 50-μm 필름을, 30 초 동안 3,000 rpm/초 증가분으로, 1,000rpm으로 스핀-코팅함으로써, 또다른 200-mm 실리콘 웨이퍼 위에 코팅하고, 그다음 3분 동안 60℃에서, 2분 동안 160℃에서, 2분 동안 205℃에서 베이킹하였다.
2장의 웨이퍼들은, EVG510 결합기 위에서 1,800 N의 결합 압력으로 가압 챔버 하에서, 가열된 진공에서, 3분 동안 200℃에서 면-대-면 관계로 결합되었다. 상온으로 냉각한 후, 결합된 웨이퍼들을, 존본드(ZoneBOND, 등록상표) 분리 도구를 사용하여 박리(peeling) 공정에 의해 용이하게 분리하였다.
실시예 12
환형 올레핀 중합체와 실시예 5로부터의 실록산 용액의 결합 테스트
실시예 5에서 배합된 용액을, 30초 동안 10,000 rpm/초 증가분으로, 1,500 rpm으로 회전하면서 200mm 실리콘 웨이퍼 위에 스핀-코팅하고, 그다음 60초 동안 205 ℃에서 베이킹하였다. 완전히 코팅된 웨이퍼의 접촉각은, 105인 것으로 측정되었다. 실시예 16으로부터의 환형 올레핀 중합체 결합 물질의 50-μm 필름을, 30 초 동안 3,000 rpm/초의 증가분으로 1,000rpm으로 스핀-코팅함으로써, 또다른 200-mm 실리콘 웨이퍼 위에 코팅하고, 그다음 3분 동안 60℃에서, 2분 동안 160℃에서, 2분 동안 205℃에서 베이킹하였다.
2장의 웨이퍼들은, EVG510 결합기 위에서 1,800 N의 결합 압력으로 가압 챔버 하에서, 가열된 진공에서, 3분 동안 200℃에서 면-대-면 관계로 결합되었다. 상온으로 냉각한 후, 결합된 웨이퍼들을, 존본드(등록상표) 분리 도구를 사용하여 박리 공정에 의해 용이하게 분리되었다.
실시예 13
환형 올레핀 중합체와 실시예 5로부터의 실록산 용액의 결합 및 백사이드 가공 테스트
실시예 5에서 배합된 용액을, 30초 동안 10,000 rpm/초 증가분으로, 1,500 rpm으로 회전하면서 200mm 실리콘 웨이퍼 위에 스핀-코팅하고, 그다음 60초 동안 205 ℃에서 베이킹하였다. 완전히 코팅된 웨이퍼의 접촉각은, 105인 것으로 측정되었다. 실시예 16으로부터의 환형 올레핀 중합체 결합 물질의 50-μm 필름을, 30 초 동안 3,000 rpm/초 증가분으로, 1,000rpm으로 스핀-코팅함으로써, 또다른 200-mm 실리콘 웨이퍼 위에 코팅하고, 그다음 3분 동안 60℃에서, 2분 동안 160℃에서, 2분 동안 205℃에서 베이킹하였다.
2장의 웨이퍼들은, EVG510 결합기 위에서 1,800 N의 결합 압력으로 가압 챔버 하에서, 가열된 진공에서, 3분 동안 200℃에서 면-대-면 관계로 결합되었다. 그다음, 상기 웨이퍼 쌍을 상온으로 냉각시켰다. 상기 웨이퍼 쌍을 백그라인딩 공정에 적용하되, 여기서 디바이스 웨이퍼를 50㎛ 두께로 박화하였다. 그다음, 웨이퍼 쌍을 30분 동안 260℃로 열-처리하고, 다시 상온으로 냉각하였다.
결합된 웨이퍼들을, 존본드(등록상표) 분리 도구를 사용하여 박리 공정에 의해 용이하게 분리하였다.
실시예 14
웨이퍼본드(WaferBOND, 등록상표) HT-10.10 물질과 실시예 5로부터의 실록산 용액의 결합 테스트
실시예 5에서 배합된 용액을, 30초 동안 10,000 rpm/초 증가분으로, 1,500 rpm으로 회전하면서 200mm 실리콘 웨이퍼 위에 스핀-코팅하고, 그다음 60초 동안 205 ℃에서 베이킹하였다. 완전히 코팅된 웨이퍼의 접촉각은, 105인 것으로 측정되었다. 웨이퍼본드(등록상표) HT-10.10 물질(브레어 사이언스 인코포레이티드(Bewer Science, Inc.))의 50-μm 필름을, 35 초 동안 5,000 rpm/초 증가분으로 400rpm으로 스핀-코팅함으로써, 또다른 200-mm 실리콘 웨이퍼 위에 코팅하고, 그다음 3분 동안 120℃에서, 4분 동안 180℃에서 베이킹하였다.
2장의 웨이퍼들은, EVG 510 결합기 위에서 1,800 N의 결합 압력으로 가압 챔버 하에서, 가열된 진공에서, 3분 동안 180℃에서 면-대-면 관계로 결합되었다. 상온으로 냉각한 후, 결합된 웨이퍼들을, 존본드(등록상표) 분리 도구를 사용하여 박리 공정에 의해 용이하게 분리하였다.
실시예 15
웨이퍼본드(등록상표) HT-10.10 물질과 실시예 5로부터의 실록산 용액의 결합 및 백사이드 가공 테스트
실시예 5에서 배합된 용액을, 30초 동안 10,000 rpm/초 증가분으로, 1,500 rpm으로 회전하면서 200mm 실리콘 웨이퍼 위에 스핀-코팅하고, 그다음 60초 동안 205 ℃에서 베이킹하였다. 완전히 코팅된 웨이퍼의 접촉각은, 105인 것으로 측정되었다. 웨이퍼본드(등록상표) HT-10.10 물질(브레어 사이언스 인코포레이티드)의 50-μm 필름을, 35 초 동안 500 rpm/초 증가분으로 400rpm으로 스핀-코팅함으로써, 또다른 200-mm 실리콘 웨이퍼 위에 코팅하고, 그다음 3분 동안 120℃에서, 4분 동안 180℃에서 베이킹하였다.
2장의 웨이퍼들은, EVG510 결합기 위에서 1,800 N의 결합 압력으로 가압 챔버 하에서, 가열된 진공에서, 3분 동안 180℃에서 면-대-면 관계로 결합되었다. 그다음, 상기 웨이퍼 쌍을 상온으로 냉각시켰다. 상기 웨이퍼 쌍을 백그라인딩 공정에 적용하되, 여기서 디바이스 웨이퍼는 50㎛ 두께로 박화하였다. 그다음, 웨이퍼 쌍을 30분 동안 260℃로 열-처리하고, 다시 상온으로 냉각하였다. 결합된 웨이퍼들을, 존본드(등록상표) 분리 도구를 사용하여 박리 공정에 의해 용이하게 분리하였다.
실시예 16
결합 물질 1의 배합
먼저, 1.8 그램의 어가녹스(등록상표) 1330 산화방지제(시그마-알드리치, 미국 미조리주 소재)를, 138.2 그램의 d-리모넨(플로리다 케미칼 캄파니, 미국 플로리다주 소재)에 용해하였다. 그다음, 60 그램의 제오넥스(등록상표) 5000 환형 올레핀 중합체(제온 코포레이션(Zeon Corporation), 일본 소재)를 상기 용액에 첨가하고, 중합체가 완전히 용해될 때까지, 상기 용액을 회전하는 휠 위에서 회전시켰다. 그다음, 용액을 0.2-μm 메이스너 반가드 필터(Meissner Vangard filter)로 여과하였다.
실시예 17
결합 물질 2의 배합
먼저, 1.8 그램의 어가녹스(등록상표) 1330 산화방지제를, 140 그램의 d-리모넨에 용해하였다. 그다음, 54 그램의 제오넥스(등록상표) 5000 및 6 그램의 제오넥스(등록상표) 480R 환형 올레핀 중합체(제온 코포레이션, 일본 소재)를 상기 용액에 첨가하고, 중합체가 완전히 용해될 때까지, 상기 용액을 회전하는 휠 위에서 회전시켰다. 그다음, 용액을 0.2-μm 메이스너 반가드 필터로 여과하였다.
실시예 18
결합 물질의 열 안정성 테스트
실시예 16으로부터의 결합 물질을, 30초 동안 3,000 rpm/초로 가속하면서, 750 rpm으로 8인치 웨이퍼 위에 스핀 코팅하였다. 그다음, 상기 웨이퍼를 2분 동안 60℃에서, 2분 동안 160℃에서, 13분 동안 200℃에서 베이킹하였다. 상기 필름은 TGA를 위해서 웨이퍼로부터 벗겨냈다. TGA는 공기 중에서 10℃/분 증가분을 사용하여 수행하였다. 결과는 도 2에 나타냈다. 분해 온도는 436℃였고, 2% 중량 손실점은 363℃였다.
실시예 19
결합 물질을 사용한 기판의 결합
이 실시예에서, 실시예 16으로부터의 결합 물질의 50-μm 코트를, 30 초 동안 3,000 rpm/초로 가속하면서, 1,000 rpm으로 물질을 스핀 코팅함으로서 8인치 Si 웨이퍼 위에 코팅하였다. 그다음, 상기 웨이퍼를 3분 동안 60℃에서, 2분 동안 160℃에서, 2분 동안 200℃에서 베이킹하였다. 캐리어 Si 웨이퍼는, 30초 동안 250 rpm/초로 가속하면서, 1,250 rpm으로 스핀 코팅함으로써 브레어 사이언스(등록상표) 존본드(등록상표) 3500-02 항-정지마찰 물질로 코팅하였다. 그다음, 캐리어 웨이퍼를 160℃에서 3분 동안 베이킹하였다. 그다음, 웨이퍼 쌍을, EVG 모델 510 결합기를 사용하여 진공 하에서(5밀리바 미만) 3분 동안 200℃, 1,800 N에서 결합하였다. 결합된 쌍은, 소노스캔(Sonoscan)으로부터의 초음파 주사 현미경으로 검사하였다. 이미지들은, 웨이퍼 쌍이 잘 결합되어 있다는 점 및 검출된 어떠한 빈 공간도 없다는 점을 나타냈다(도 3 참고).
실시예 20
실시예 16으로부터의 결합 물질로 결합된 웨이퍼 쌍의 열 처리
이러한 실시예에서, 30초 동안 3,000 rpm/초로 가속하면서, 1,000 rpm으로 물질을 스핀 코팅함으로써 8인치 실리콘 위에, 실시예 16으로부터의 결합 물질의 50-μm 코팅을 코팅하였다. 그다음, 웨이퍼를 60℃에서 3분 동안, 160℃에서 2분 동안, 205℃에서 2분 동안 베이킹하였다. 30초 동안 250 rpm/초로 가속하면서, 1,250 rpm으로 스핀 코팅함으로써, 유리 캐리어 웨이퍼를, 브레어 사이언스(등록상표) 존본드(등록상표) 3500-02 항-정지마찰 물질로 코팅하였다. 그다음, 캐리어 웨이퍼를, 160℃에서 3 분동안 베이킹하였다. 그다음, 웨이퍼 쌍들을 EVG 510 결합기에서 진공 하에서(5밀리바 미만) 3분 동안 200℃, 1,800 N에서 결합하였다. 그다음, 결합된 쌍을 30분 동안 300 ℃에서 핫플레이트 위에 놓았다. 도 4에서 볼 수 있는 바와 같이, 열 처리 이후에 어떠한 결함 또는 빈 공간도 없었다. 열 처리 이후에, 가장자리 침지처리 또는 세정 없이, 웨이퍼들을 브레어 사이언스(등록상표) 박리 탈결합기로 분리하였다.
실시예 21
결합된 박화 웨이퍼 쌍의 PECVD
이러한 실시예에서 30초 동안 3,000 rpm/초로 가속하면서, 1,000 rpm으로 물질을 스핀 코팅함으로써 8인치 실리콘 위에, 실시예 16으로부터의 결합 물질의 50-μm 코팅을 코팅하였다. 그다음, 웨이퍼를 60℃에서 3분 동안, 160℃에서 2분 동안, 200℃에서 2분 동안 베이킹하였다. 30초 동안 250 rpm/초로 가속하면서, 1,250 rpm으로 스핀 코팅함으로써, 유리 캐리어 웨이퍼를, 브레어 사이언스(등록상표) 존본드(등록상표) 3500-02 항-정지마찰 물질로 코팅하였다. 그다음, 캐리어 웨이퍼를, 160℃에서 3 분동안 베이킹하였다. 그다음, 웨이퍼 쌍을 EVG510 결합기에서 진공 하에서(5밀리바 미만) 3분 동안 200℃, 1,800 N에서 결합하였다. 시판중인 디스코(DISCO, 등록상표) 브랜드 웨이퍼 분쇄 도구를 사용하여 디바이스 웨이퍼를 50-μm 두께로 박화하였다. 2분 동안 200 ℃에서 PECVD 챔버에서 박화 웨이퍼 위에 SiOx 층을 침착하였다. 웨이퍼 쌍은 매우 잘 결합되고, IR 관찰에 의해 검사시, 어떠한 빈 공간도 없었다(도 5).
실시예 22
탈결합 후 결합 물질의 세정
이 실시예에서, 실시예 16으로부터의 물질의 50-μm 필름을, 8인치 블랭크 실리콘 웨이퍼 위에 코팅하였다. 실리콘 캐리어 웨이퍼는, 브레어 사이언스(등록상표) 존본드(등록상표) 3500-02 항-정지마찰 물질로 코팅하였다. 그다음, 웨이퍼 쌍을, EVG 모델 510 결합기를 사용하여 진공(5밀리바 미만)하에서 3분 동안 210 ℃, 1,800N에서 결합하였다. 그다음, 웨이퍼 쌍을 상온에서 브레어 사이언스 박리 탈결합기 위에서 탈결합하였다. 그다음, 표 2에 열거된 조건으로, 중앙 분산 공정을 사용하여 400 ml의 d-리모넨을 사용하여, 디바이스 웨이퍼를 브레어 사이언스(등록상표) 시(Cee, 등록상표) 200FX 스핀 코팅기 위에서 세정하였다. 세정 후, 웨이퍼는, 어떠한 잔사도 없이, 녹색광 하에서 시각적으로 깨끗했다.
탈결합 이후의 결합 물질의 50-μm 층을 제거하기 위한 세정 공정
스핀 속도 가속 시간 분산
단계 rpm rpm/초 초
1 500 250 10 d-리모넨
2 20 300 20 d-리모넨
3 0 20 60
4 1000 750 240 d-리모넨
5 1200 500 35
실시예 23
실시예 17로부터의 물질로 결합된 웨이퍼 쌍의 열 처리
이러한 실시예에서, 30초 동안 3,000 rpm/초로 가속하면서, 1,000 rpm으로 물질을 스핀 코팅함으로써, 8인치 실리콘 웨이퍼 위에, 실시예 17로부터의 결합 물질의 44-μm 코팅을 코팅하였다. 그다음, 웨이퍼를 60℃에서 3분 동안, 160℃에서 2분 동안, 200℃에서 2분 동안 베이킹하였다. 30초 동안 10,000rpm/초로 가속하면서, 1,500rpm으로 스핀 코팅함으로써, 실시예 7의 이형 물질로 캐리어 Si 웨이퍼를 코팅하였다. 그다음, 캐리어 웨이퍼를, 205℃에서 1 분동안 베이킹하였다. 그다음, EVG 모델 510 결합기를 사용하여, 웨이퍼 쌍을 진공 하에서(5밀리바 미만) 3분 동안 200℃, 1,800 N에서 결합하였다. 그다음, 결합된 쌍을 30분 동안 260 ℃에서 핫플레이트 위에 놓았다. 도 6에서 볼 수 있는 바와 같이, 열 처리 이후에 어떠한 결함 또는 빈 공간도 없었다. 열 처리 이후에, 가장자리 침지처리 또는 세정 없이, 웨이퍼들을 브레어 사이언스(등록상표) 박리 탈결합기로 분리하였다.
실시예 24
열 처리 이후의 실시예 16으로부터의 물질로 결합된 웨이퍼 쌍의 레이저 탈결합
이러한 실시예에서, 실시예 16으로부터의 결합 물질의 50-μm 코팅을, 30초 동안 3,000 rpm/초로 가속하면서, 1,000 rpm으로 물질을 스핀 코팅함으로써 8인치 실리콘 웨이퍼 위에, 코팅하였다. 그다음, 웨이퍼를 60℃에서 3분 동안, 160℃에서 2분 동안, 200℃에서 2분 동안 베이킹하였다. 캐리어 유리 웨이퍼를, 60초 동안 5,000rpm/초로 가속하면서 2,500 rpm으로 스핀 코팅함으로써 실험용 폴리이미드 레이저 이형 물질(브레어 사이언스 인코포레이티드)로 코팅하였다. 캐리어 웨이퍼를, 300℃에서 5 분동안 베이킹하고, 웨이퍼 쌍을 EVG 510 결합기를 사용하여 진공하에서(5밀리바 미만) 3분 동안 200℃ 및 1,800 N에서 결합하였다. 결합 이후에 시각적 조사에 의해 관찰된 어떠한 빈 공간 또는 결합도 없었다. 그다음, 웨이퍼 쌍은 SUSS 레이저 탈결합 도구 위에서 308 nm의 파장 및 175 mJ/cm2의 플루엔스로 레이저 탈결합하였다. 앞에서와 같이, 동일한 조건에서 코팅 및 결합된 제 2 웨이퍼 쌍은, 또한 3.2W에서 킹욥(Kingyoup) 레이저 탈결합 도구 위에서 성공적으로 레이저 탈결합하였다. 킹욥 도구의 파장은 355 nm였다.

Claims (45)

  1. 후면 및 전면을 갖는 제 1 기판;
    상기 전면에 인접한 결합층으로서, 상기 결합층이, 용매 시스템에 용해 또는 분산된 환형 올레핀 중합체를 포함하는 조성물로부터 형성되고, 상기 환형 올레핀 중합체가 단일 유형의 단량체로부터 형성되는, 결합층; 및
    제 1 면을 갖는 제 2 기판
    을 포함하는 적층물을 제공하는 단계; 및
    상기 적층물을 열에 적용하지 않은 채, 상기 제 1 및 제 2 기판을 분리하는 단계
    를 포함하며,
    상기 분리 단계의 적어도 일부의 이전에, 하기의 (i) 내지 (vi) 중의 적어도 하나의 행동이 수행되는, 일시적 결합 방법:
    (i) 상기 결합층을 용매에 용해시키는 것;
    (ii) 플라즈마 에칭 또는 워터 제팅을 포함하는 기법으로 상기 결합층을 기계적으로 교란하거나 파괴하여 상기 결합층을 적어도 부분적으로 에칭 또는 분해하는 것;
    (iii) 상기 결합층을 절단하거나 자르는 것;
    (iv) 상기 결합층을 쪼개는 것;
    (v) 상기 제 1 및 제 2 기판 사이에 위치한 클리닝층을 용해하는 것; 및
    (vi) 상기 적층물에 손가락 압력 또는 가벼운 웨징을 적용하여 상기 제 1 및 제 2 기판을 분리하는 것.
  2. 제 1 항에 있어서,
    상기 분리 단계 이전 및 분리 단계 동안, 상기 적층물을 약 100℃ 미만의 온도에 노출하는, 일시적 결합 방법.
  3. 제 1 항에 있어서,
    상기 분리 단계 이전에, 상기 적층물이 약 60초 동안 약 100℃ 미만의 온도에 노출되는, 일시적 결합 방법.
  4. 제 1 항에 있어서,
    상기 분리 단계 이전에 상기 적층물을 가공하는 단계를 추가로 포함하며, 상기 가공이 완료된 이후에 상기 적층물이 약 100℃ 미만의 온도에 노출되는, 일시적 결합 방법.
  5. 제 4 항에 있어서,
    상기 가공이, 상기 제 1 및 제 2 기판을 분리하는 단계 이전에, 백-그라인딩(back-grinding), 화학적-기계적 폴리슁, 에칭(etching), 금속화, 유전체 침착, 패턴화, 부동태화, 어닐링, 및 이들의 조합으로 구성된 군 중에서 선택되는, 일시적 결합 방법.
  6. 제 1 항에 있어서,
    상기 조성물에 환형 올레핀 공중합체가 본질적으로 없는, 일시적 결합 방법.
  7. 제 1 항에 있어서,
    상기 조성물에 피넨 및 폴리(피넨)이 본질적으로 없는, 일시적 결합 방법.
  8. 제 1 항에 있어서,
    상기 조성물에 로진 에스테르가 본질적으로 없는, 일시적 결합 방법.
  9. 제 1 항에 있어서,
    상기 조성물에 실리콘이 본질적으로 없는, 일시적 결합 방법.
  10. 제 1 항에 있어서,
    상기 제 1 면이 이 위에 형성된 이형층을 포함하는, 일시적 결합 방법.
  11. 제 10 항에 있어서,
    상기 이형층이 논스틱(nonstick) 층인, 일시적 결합 방법.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 논스틱 층이 용매 시스템에 용해되거나 분산된 폴리실록산을 포함하는 조성물로 형성되는, 일시적 결합 방법.
  14. 제 13 항에 있어서,
    상기 폴리실록산이 에폭시, 에톡시, 아크릴, 하이드록시, 비닐, 아민 실록산, 및 전술한 것의 혼합물로 구성된 군 중에서 선택되는, 일시적 결합 방법.
  15. 후면 및 전면을 갖는 제 1 기판;
    상기 전면에 인접한 결합층; 및
    제 1 면을 갖는 제 2 기판으로서, 상기 제 1 면이 상기 결합층에 인접한 폴리실록산 논스틱 층을 포함하는, 제 2 기판
    을 포함하는 적층물을 제공하는 단계; 및
    상기 제 1 및 제 2 기판을 분리하는 단계
    를 포함하며,
    상기 분리 단계의 적어도 일부의 이전에, 하기의 (i) 내지 (vii) 중의 적어도 하나의 행동이 수행되는, 일시적 결합 방법:
    (i) 상기 결합층을 용매에 용해시키는 것;
    (ii) 플라즈마 에칭 또는 워터 제팅을 포함하는 기법으로 상기 결합층을 기계적으로 교란하거나 파괴하여 상기 결합층을 적어도 부분적으로 에칭 또는 분해하는 것;
    (iii) 상기 결합층을 절단하거나 자르는 것;
    (iv) 상기 결합층을 쪼개는 것;
    (v) 상기 제 1 및 제 2 기판 사이에 위치한 클리닝층을 용해하는 것;
    (vi) 상기 적층물에 손가락 압력 또는 가벼운 웨징을 적용하여 상기 제 1 및 제 2 기판을 분리하는 것; 및
    (vii) 상기 적층물을 100℃ 이상의 온도로 가열하여 상기 결합층을 연화시키는 것.
  16. 제 15 항에 있어서,
    상기 폴리실록산 논스틱 층이 용매 시스템에 용해되거나 분산된 폴리실록산을 포함하는 조성물로부터 형성되는, 일시적 결합 방법.
  17. 제 16 항에 있어서,
    상기 조성물이 프로필렌 글리콜 모노메틸 에테르, d-리모넨, 에틸 3-에톡시프로피오네이트, 프로폭시 프로판올("PnP"), 프로필렌 글리콜 메틸 에테르 아세테이트, 에틸 락테이트, 및 이들의 혼합물로 구성된 군 중에서 선택되는 용매를 추가로 포함하는, 일시적 결합 방법.
  18. 제 15 항에 있어서,
    상기 폴리실록산이 에폭시, 에톡시, 아크릴, 하이드록시, 비닐, 아민 실록산, 및 전술한 것의 혼합물로 구성된 군 중에서 선택되는, 일시적 결합 방법.
  19. 제 15 항에 있어서,
    상기 논스틱 층에 실란이 없는, 일시적 결합 방법.
  20. 제 16 항에 있어서,
    상기 조성물이 촉매를 추가로 포함하는, 일시적 결합 방법.
  21. 제 16 항에 있어서,
    상기 조성물을 상기 제 1 면에 도포함으로써 상기 논스틱 층을 형성함을 추가로 포함하는, 일시적 결합 방법.
  22. 제 21 항에 있어서,
    상기 도포 단계가 상기 제 1 면 위에 상기 층을 스핀-코팅함을 포함하는, 일시적 결합 방법.
  23. 제 15 항에 있어서,
    상기 결합층이 용매 시스템에 용해되거나 분산된 중합체 또는 올리고머를 포함하는 조성물로 형성되고, 상기 중합체 또는 올리고머가 환형 올레핀, 에폭시, 아크릴, 스티렌류(styrenics), 비닐 할라이드, 비닐 에스테르, 폴리아미드, 폴리이미드, 폴리설폰, 폴리에테르설폰, 폴리올레핀 고무, 폴리우레탄, 에틸렌-프로필렌 고무, 폴리아미드 에스테르, 폴리이미드 에스테르, 폴리아세탈, 및 폴리비닐 부테롤의 중합체 및 올리고머로 구성된 군 중에서 선택되는, 일시적 결합 방법.
  24. 제 23 항에 있어서,
    상기 중합체 또는 올리고머가 환형 올레핀 중합체를 포함하는, 일시적 결합 방법.
  25. 제 24 항에 있어서,
    상기 적층물이 상기 분리 단계 이전 및 분리 단계 동안에 약 100℃ 미만의 온도에 노출되는, 일시적 결합 방법.
  26. 제 24 항에 있어서,
    상기 적층물이 상기 분리 단계 이전 약 60초 동안 약 100℃ 미만의 온도에 노출되는, 일시적 결합 방법.
  27. 제 24 항에 있어서,
    상기 적층물을 상기 분리 단계 이전에 가공함을 추가로 포함하고, 상기 적층물이 상기 가공이 완료된 이후에 약 100℃ 미만의 온도에 노출되는, 일시적 결합 방법.
  28. 제 15 항에 있어서,
    상기 전면이 집적 회로; MEMS; 마이크로센서; 전력용 반도체; 발광 다이오드; 광 회로; 인터포저; 매립된 수동 소자(embedded passive device); 및 규소, 규소-게르마늄, 갈륨 아르세나이드, 및 갈륨 니트라이드로부터 또는 그 위에 제작된 마이크로소자로 구성된 군 중에서 선택된 소자의 어레이를 포함하는 소자 표면인, 일시적 결합 방법.
  29. 제 15 항에 있어서,
    상기 제 1 면이 집적 회로; MEMS; 마이크로센서; 전력용 반도체; 발광 다이오드; 광 회로; 인터포저; 매립된 수동 소자; 및 규소, 규소-게르마늄, 갈륨 아르세나이드, 및 갈륨 니트라이드로부터 또는 그 위에 제작된 마이크로소자로 구성된 군 중에서 선택된 소자의 어레이를 포함하는 소자 표면인, 일시적 결합 방법.
  30. 제 15 항에 있어서,
    상기 제 2 기판이 규소, 사파이어, 석영, 금속, 유리 및 세라믹으로 구성된 군 중에서 선택된 물질을 포함하는, 일시적 결합 방법.
  31. 제 15 항에 있어서,
    상기 제 1 기판이 규소, 사파이어, 석영, 금속, 유리 및 세라믹으로 구성된 군 중에서 선택된 물질을 포함하는, 일시적 결합 방법.
  32. 제 15 항에 있어서,
    상기 전면이 땜납 범프; 금속 포스트; 금속 기둥; 및 규소, 폴리실리콘, 이산화규소, 실리콘 (옥시)니트라이드, 금속, 저 k 유전체, 중합체 유전체, 금속 니트라이드, 및 금속 실리사이드로 구성된 군 중에서 선택된 물질로 형성된 구조물로 구성된 군 중에서 선택된 하나 이상의 구조물을 포함하는 소자 표면인, 일시적 결합 방법.
  33. 제 15 항에 있어서,
    상기 제 1 면이 땜납 범프; 금속 포스트; 금속 기둥; 및 규소, 폴리실리콘, 이산화규소, 실리콘 (옥시)니트라이드, 금속, 저 k 유전체, 중합체 유전체, 금속 니트라이드, 및 금속 실리사이드로 구성된 군 중에서 선택된 물질로 형성된 구조물로 구성된 군 중에서 선택된 하나 이상의 구조물을 포함하는 소자 표면인, 일시적 결합 방법.
  34. 제 15 항에 있어서,
    상기 제 1 기판 및 제 2 기판을 분리하는 단계 이전, 상기 적층물을 백-그라인딩, 화학적-기계적 폴리슁, 에칭, 금속화, 유전체 침착, 패턴화, 부동태화, 어닐링, 및 이들의 조합으로 구성된 군 중에서 선택된 가공에 적용함을 추가로 포함하는, 일시적 결합 방법.
  35. 제 15 항에 있어서,
    상기 분리 단계가 상기 결합층을 충분히 연화시켜 상기 제 1 기판 및 제 2 기판이 분리되도록 하기에 충분히 높은 온도로 상기 적층물을 가열함을 포함하는, 일시적 결합 방법.
  36. 제 15 항에 있어서,
    상기 분리 단계 이후에, 상기 제 1 기판으로부터 상기 결합층을 제거함을 추가로 포함하는, 일시적 결합 방법.
  37. 제 1 항에 있어서,
    상기 조성물이, 조성물의 총 중량을 100중량%로 할 때, 0.05중량% 내지 10중량%의 하나 이상의 산화방지제를 포함하는, 일시적 결합 방법.
  38. 제 23 항에 있어서,
    상기 조성물이, 조성물의 총 중량을 100중량%로 할 때, 0.05중량% 내지 10중량%의 하나 이상의 산화방지제를 포함하는, 일시적 결합 방법.
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
KR1020167020199A 2014-01-07 2015-01-06 일시적 웨이퍼 결합 공정에 사용하기 위한, 환형 올레핀 중합체 조성물 및 폴리실록산 이형층 KR102351530B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461924442P 2014-01-07 2014-01-07
US61/924,442 2014-01-07
US201461952945P 2014-03-14 2014-03-14
US61/952,945 2014-03-14
PCT/US2015/010290 WO2015105785A1 (en) 2014-01-07 2015-01-06 Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes

Publications (2)

Publication Number Publication Date
KR20160107204A KR20160107204A (ko) 2016-09-13
KR102351530B1 true KR102351530B1 (ko) 2022-01-14

Family

ID=53495770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020199A KR102351530B1 (ko) 2014-01-07 2015-01-06 일시적 웨이퍼 결합 공정에 사용하기 위한, 환형 올레핀 중합체 조성물 및 폴리실록산 이형층

Country Status (8)

Country Link
US (1) US9496164B2 (ko)
EP (1) EP3092658A4 (ko)
JP (1) JP6687523B2 (ko)
KR (1) KR102351530B1 (ko)
CN (1) CN106068551B (ko)
SG (1) SG11201605469PA (ko)
TW (1) TWI698344B (ko)
WO (1) WO2015105785A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5975918B2 (ja) * 2013-03-27 2016-08-23 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
JP6050170B2 (ja) * 2013-03-27 2016-12-21 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
US10651337B2 (en) * 2014-10-22 2020-05-12 Sang Jeong An Supporting substrate for semiconductor device, semiconductor apparatus comprising the same, and method for manufacturing the same
US20160133486A1 (en) 2014-11-07 2016-05-12 International Business Machines Corporation Double Layer Release Temporary Bond and Debond Processes and Systems
JP6691504B2 (ja) * 2016-05-12 2020-04-28 信越化学工業株式会社 ウエハ加工体及びその製造方法並びにウエハ上における有機膜の被覆性確認方法
FR3052098B1 (fr) * 2016-06-03 2019-08-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un dispositif de manipulation, dispositif de manipulation et procede de collage reversible utilisant un tel dispositif
US10784100B2 (en) * 2016-07-21 2020-09-22 Tokyo Electron Limited Back-side friction reduction of a substrate
US10617010B2 (en) 2016-08-29 2020-04-07 Brewer Science, Inc. Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices
KR20200092349A (ko) * 2017-12-22 2020-08-03 브레우어 사이언스 인코포레이션 3-d ic응용 제품을 위한 레이저로 분리 가능한 접착 재료
FR3078821B1 (fr) 2018-03-09 2020-04-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une bille de brasure sur une face d'un substrat
KR102527570B1 (ko) 2018-09-26 2023-05-02 후지필름 가부시키가이샤 경화성 조성물, 경화막, 패턴의 형성 방법, 광학 필터 및 광센서
US11610801B2 (en) 2019-01-22 2023-03-21 Brewer Science, Inc. Laser-releasable bonding materials for 3-D IC applications

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013172033A (ja) * 2012-02-21 2013-09-02 Tokyo Ohka Kogyo Co Ltd 分離方法及び積層構造体

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4332923A (en) 1980-10-23 1982-06-01 Dow Corning Corporation Composition for coating heat sensitive substrates
US6523803B1 (en) 1998-09-03 2003-02-25 Micron Technology, Inc. Mold apparatus used during semiconductor device fabrication
US6345881B1 (en) 1999-09-29 2002-02-12 Eastman Kodak Company Coating of printhead nozzle plate
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法
US8268449B2 (en) 2006-02-06 2012-09-18 Brewer Science Inc. Thermal- and chemical-resistant acid protection coating material and spin-on thermoplastic adhesive
US7713835B2 (en) 2006-10-06 2010-05-11 Brewer Science Inc. Thermally decomposable spin-on bonding compositions for temporary wafer bonding
US20080200011A1 (en) 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
US7935780B2 (en) 2007-06-25 2011-05-03 Brewer Science Inc. High-temperature spin-on temporary bonding compositions
KR101096142B1 (ko) 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
US8822560B2 (en) 2008-10-29 2014-09-02 3M Innovative Properties Company Electron beam cured silicone release materials
US8092628B2 (en) * 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
JP2010153570A (ja) * 2008-12-25 2010-07-08 Nippon Zeon Co Ltd 太陽電池モジュール
US20110243875A1 (en) 2010-04-01 2011-10-06 Rajan Keshav Panandiker Care polymers
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
KR101896483B1 (ko) * 2011-02-28 2018-09-10 다우 실리콘즈 코포레이션 웨이퍼 본딩 시스템 및 그의 본딩 및 디본딩 방법
JP5846060B2 (ja) * 2011-07-27 2016-01-20 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
US20130201635A1 (en) * 2012-02-08 2013-08-08 Brewer Science Inc. Fluorinated silane coating compositions for thin wafer bonding and handling
JP2014017462A (ja) * 2012-03-02 2014-01-30 Fujifilm Corp 半導体装置の製造方法
JP5942539B2 (ja) * 2012-03-29 2016-06-29 日本ゼオン株式会社 光学用樹脂組成物
JP5909460B2 (ja) * 2012-09-28 2016-04-26 富士フイルム株式会社 半導体装置製造用仮接着剤、並びに、それを用いた接着性支持体、及び、半導体装置の製造方法。
JP5982248B2 (ja) * 2012-09-28 2016-08-31 富士フイルム株式会社 半導体装置製造用仮接合層、積層体、及び、半導体装置の製造方法。
US9269623B2 (en) * 2012-10-25 2016-02-23 Rohm And Haas Electronic Materials Llc Ephemeral bonding
JP6170672B2 (ja) * 2012-12-27 2017-07-26 富士フイルム株式会社 半導体装置製造用仮接着剤、並びに、それを用いた接着性支持体、及び、半導体装置の製造方法
US8962449B1 (en) * 2013-07-30 2015-02-24 Micron Technology, Inc. Methods for processing semiconductor devices
US9315696B2 (en) * 2013-10-31 2016-04-19 Dow Global Technologies Llc Ephemeral bonding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013172033A (ja) * 2012-02-21 2013-09-02 Tokyo Ohka Kogyo Co Ltd 分離方法及び積層構造体

Also Published As

Publication number Publication date
US9496164B2 (en) 2016-11-15
KR20160107204A (ko) 2016-09-13
EP3092658A1 (en) 2016-11-16
JP6687523B2 (ja) 2020-04-22
US20150194331A1 (en) 2015-07-09
TW201532834A (zh) 2015-09-01
CN106068551B (zh) 2019-12-17
EP3092658A4 (en) 2017-07-05
JP2017510058A (ja) 2017-04-06
TWI698344B (zh) 2020-07-11
SG11201605469PA (en) 2016-08-30
CN106068551A (zh) 2016-11-02
WO2015105785A1 (en) 2015-07-16

Similar Documents

Publication Publication Date Title
KR102351530B1 (ko) 일시적 웨이퍼 결합 공정에 사용하기 위한, 환형 올레핀 중합체 조성물 및 폴리실록산 이형층
US9224631B2 (en) Multiple bonding layers for thin-wafer handling
US9865490B2 (en) Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
US9827757B2 (en) Methods of transferring device wafers or layers between carrier substrates and other surfaces
US8852391B2 (en) Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US10103048B2 (en) Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates
US20130201635A1 (en) Fluorinated silane coating compositions for thin wafer bonding and handling
WO2015009801A1 (en) Bonded wafer system and method for bonding and de-bonding thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant