JP7362612B2 - ３－ｄ ｉｃ用途用レーザー離型性接着材料 - Google Patents

３－ｄ ｉｃ用途用レーザー離型性接着材料 Download PDF

Info

Publication number
JP7362612B2
JP7362612B2 JP2020531625A JP2020531625A JP7362612B2 JP 7362612 B2 JP7362612 B2 JP 7362612B2 JP 2020531625 A JP2020531625 A JP 2020531625A JP 2020531625 A JP2020531625 A JP 2020531625A JP 7362612 B2 JP7362612 B2 JP 7362612B2
Authority
JP
Japan
Prior art keywords
diglycidyl ether
adhesive layer
substrate
layer
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020531625A
Other languages
English (en)
Other versions
JP2021508168A (ja
Inventor
シャオ リウ，
チー ウー，
ラマ プリガッダ
ドンシュン バイ，
バロン フアン
Original Assignee
ブルーワー サイエンス アイ エヌ シー．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブルーワー サイエンス アイ エヌ シー． filed Critical ブルーワー サイエンス アイ エヌ シー．
Publication of JP2021508168A publication Critical patent/JP2021508168A/ja
Application granted granted Critical
Publication of JP7362612B2 publication Critical patent/JP7362612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L71/00—Compositions of polyethers obtained by reactions forming an ether link in the main chain; Compositions of derivatives of such polymers
    • C08L71/08—Polyethers derived from hydroxy compounds or from their metallic derivatives
    • C08L71/10—Polyethers derived from hydroxy compounds or from their metallic derivatives from phenols
    • C08L71/12—Polyphenylene oxides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/285—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyethers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J171/00—Adhesives based on polyethers obtained by reactions forming an ether link in the main chain; Adhesives based on derivatives of such polymers
    • C09J171/08—Polyethers derived from hydroxy compounds or from their metallic derivatives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/04—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving separate application of adhesive ingredients to the different surfaces to be joined
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/402—Coloured
    • B32B2307/4026—Coloured within the layer by addition of a colorant, e.g. pigments, dyes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2203/00—Applications
    • C08L2203/20—Applications use in electrical or conductive gadgets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laminated Bodies (AREA)
  • Laser Beam Processing (AREA)

Description

発明の背景
（関連出願）
本願は、２０１７年１２月２２日提出の、ＬＡＳＥＲ－ＲＥＬＡＳＥＡＢＬＥ ＢＯＮＤＩＮＧ ＭＡＴＥＲＩＡＬＳ ＦＯＲ ３－Ｄ ＩＣ ＡＰＰＬＩＣＡＴＩＯＮＳ（３－Ｄ ＩＣ用途用レーザー離型性接着材料）と題した米国特許仮出願第６２／６０９，４２６号の優先権の利益を主張するものであり、その全体を参照して本明細書に援用する。
（発明の分野）
本発明は、一時ウェーハ接着プロセスにおける接着組成物として使用するための、または再配線層を形成する際のビルドアップ層として使用するためのレーザー離型性組成物に関する。
（先行技術の説明）
一時ウェーハ接着（ＴＷＢ）は、通常、重合性接着材料によってデバイスウェーハまたはマイクロエレクトロニクス基板をキャリアウェーハまたは基板に取り付けるプロセスを意味している。接着後、デバイスウェーハは、一般的には５０μｍ未満まで薄膜化され、次にその裏側上にシリコン貫通電極（ＴＳＶ）、再配線層、接着パッド、およびその他の回路形態を作製する処理が行われる。キャリアウェーハは、周囲温度と高温（＞２５０℃）の間で繰り返されるサイクル、ウェーハ取扱いおよび搬送工程による機械的衝撃、およびデバイスウェーハを薄膜化するために用いられるウェーハ裏面研磨処理の際に押し付けられるような強い機械力を必然的に伴い得る裏面処理の間、脆弱なデバイスウェーハを支持する。この処理の全てが完了した際、デバイスウェーハはたいていフィルムフレームに取り付けられ、続いてキャリアウェーハから分離されるか剥離され、その後の操作が行われる前に洗浄される。
ほとんどのＴＷＢプロセスは、デバイスウェーハとキャリアウェーハの間の１または２層を使用する。２層系の場合、第１層は重合性接着材料である。それは熱可塑性、熱硬化性、または本質的に光硬化性であり得る。重合性接着材料層は、一般的には１０～１２０μｍの厚さで、より一般には約５０～１００μｍの厚さである。第２層は、比較的薄く、一般的には２μｍ未満であり、処理後の接着したウェーハ対の容易な分離を可能にするために存在する。薄い層はレーザーまたは他の光源からの放射エネルギーに応答し、これによりその層自身の分解または隣接する重合性接着材料の分解を招いて、構造内の接着の完全性を失わせ、機械的な力を加えなくてもばらばらにすることを可能にする。
現在、市場における一時接着／剥離プラットフォームの大部分は、一時接着層および離型層を含む二重層系などの多層構造に焦点を当てている。各層のコーティングおよびベーキングの複数の工程は、所有コストの増加、ならびにプロセス全体の処理量の減少をもたらす。対照的に、一時接着層とレーザー離型層の両方として機能する単一材料を使用することによって、コストの大幅な低減と処理量の改善を達成することができる。
レーザーで誘導される離型は、剥離のよくある方式になってきており、紫外線（例えば、２４８ｎｍ、３０８ｎｍおよび３５５ｎｍ）から近赤外線（例えば、１０６４ｎｍ）の範囲のレーザー波長で機能する材料が利用可能である。レーザー離型技術は、大型パネルであっても、離型プロセスの際の高い処理量および低いストレス、有効な薄型基板の取り扱い、および適用の容易さを提供する。レーザー離型技術は、一時接着、ファンアウトウェーハレベルパッケージング、ラミネーション、シリコン貫通電極（ＴＳＶ）を使用する２．５Ｄ／３Ｄ集積、システムインパッケージング（ＳｉＰ）、パッケージオンパッケージ（ＰｏＰ）、およびその他のヘテロジニアスインテグレーションインフラストラクチャなどのパッケージ領域において異なる用途で利用できる。
本発明は、広く、一時接着方法、再配線層形成方法、およびこれらの方法によって形成される構造に関する。一つの実施形態において、一時接着方法は、第１基板と、接着層と、第２基板とを含むスタックを用意することを含む。第１基板は、背面および前面を有する。接着層は、前面に隣接し、ポリヒドロキシエーテルを含む。第２基板は、接着層に隣接する第１面を有する。接着層は、第１および第２基板の分離を容易にするために、レーザーエネルギーに露出される。
さらなる実施形態において、本発明は、背面および前面を有する第１基板を含むマイクロエレクトロニクス構造を提供する。接着層は、前面に隣接し、ポリヒドロキシエーテルを含む。第１面を有する第２基板は、接着層に隣接し、前面および第１面のうちの少なくとも一方は、デバイス面である。
別の実施形態において、本発明の方法は、基板の表面上にビルドアップ層を形成することを含む。ビルドアップ層は、ポリヒドロキシエーテルを含み、基板の表面から遠く離れた上面を有する。第１再配線層は、上面上に形成され、任意的に１つまたは複数の追加の再配線層が第１再配線層上に形成される。
さらに別の実施形態において、マイクロエレクトロニクス構造は、表面を有する基板を含む。ビルドアップ層は、基板表面上にあり、ポリヒドロキシエーテルを含み、基板表面から遠く離れた上面を有する。上面上には、第１再配線層が存在する。
図１は、本発明による好ましい一時接着プロセスを示す概略図の断面図である。 図２は、図１の実施形態の変形例を示す概略図の断面図である。 図３は、本発明による再配線層形成を示す概略図である。 図４は、実施例２で試験したポリマー１のＴＧＡ（空気中）を示すグラフである。 図５は、実施例２で試験したポリマー１のＴＧＡ（窒素中）を示すグラフである。 図６は、実施例４で試験した配合物１によって作製した接着線のＳＵＳＳ Ｃｈｒｏｃｄａｉｌ画像である。 図７は、実施例６に記載されるように３０８ｎｍで剥離されたブランクデバイスである。
（詳細な説明）
本発明は、一時接着またはビルドアップ組成物として使用するための新規な組成物、ならびにそれらの組成物を使用する方法に関する。
（一時接着またはビルドアップ ポリマーおよび組成物）
１．ポリヒドロキシエーテル
本発明で使用するための組成物は、ポリヒドロキシエーテルを含む。好ましいポリヒドロキシエーテルは、ポリマーまたはオリゴマーであり得、好ましい繰り返し単位としては、ジヒドロキシ含有染料およびジグリシジルエーテルが挙げられる。
好ましいジヒドロキシ含有染料は、染料上に存在する２つのジヒドロキシ（－ＯＨ）基を有する１つまたは複数の芳香族部分を含む。染料または発色団は、約３００ｎｍ～約４００ｎｍの波長の光を吸収し、よってポリヒドロキシエーテルに光吸収特性を付与するはずである。好ましいそのような染料としては、４，４’－ジヒドロキシベンゾフェノン、ジヒドロキシカルコン染料、４－［（２－フェニルヒドラゾノ）メチル］レゾルシノール、ジヒドロキシアゾベンゼン、ジヒドロキシアントラキノン、２，２’－メチレンビス［６－（ベンゾトリアゾール－２－イル）－４－ｔｅｒｔ－オクチルフェノール］、クルクミン、クルクミン誘導体、およびそれらの組み合わせからなる群から選択されるものが挙げられる。
好ましいジグリシジルエーテルは、２つのエポキシ環を有する、環状（好ましくはＣ３～Ｃ８）、芳香族（好ましくはＣ６～Ｃ１２）、または脂肪族（好ましくはＣ２～Ｃ１０）部分を含み、一般的には、エポキシドは、環状または芳香族部分と結合する酸素原子に連結されている。好ましいジグリシジルエーテルとしては、ビスフェノールＡジグリシジルエーテル、ビスフェノールＦジグリシジルエーテル、１，４－シクロヘキサンジメタノールジグリシジルエーテル、レゾルシノールジグリシジルエーテル、ビスフェノールＡプロポキシレートジグリシジルエーテル、エチレングリコールジグリシジルエーテル、１，４－シクロヘキサンジメタノールジグリシジルエーテル、グリセロールジグリシジルエーテル、１，４－ブタンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、１，３－ブタンジオールジグリシジルエーテル、１，３－ビス（３－グリシドキシプロピル）テトラメチルジシロキサン、およびそれらの組み合わせからなる群から選択されるものが挙げられる。
ポリヒドロキシエーテルは、ジヒドロキシ含有染料とジグリシジルエーテルとを溶媒系において、かつ触媒の存在下で、高温で反応させることによって合成される。モノマーは、ジヒドロキシ含有染料対ジグリシジルエーテルのモル比が約１０：９０～９０：１０、より好ましくは約３０：７０～約７０：３０、さらにより好ましくは約４０：６０～約６０：４０であるようなレベルで提供されることが好ましい。
重合時に使用するのに適した触媒としては、エチルトリフェニルホスホリウムブロミドおよびテトラメチルアンモニウムヒドロキシドからなる群から選択されるものが挙げられる。一般的に存在する触媒の量は、モノマー固形分の合計重量を１００ｗｔ％とした場合、約１ｗｔ％～約５ｗｔ％、好ましくは約２ｗｔ％～約３ｗｔ％の触媒である。
重合系において使用するのに適した溶剤としては、シクロペンタノン、シクロヘキサノン、ガンマブチロラクトン（ＧＢＬ）、テトラヒドロフルフリルアルコール、ベンジルアルコール、ジメチルスルホキシド（ＤＭＳＯ）、ｎ－メチル－２－ピロリドン（ＮＭＰ）、およびそれらの混合物からなる群から選択されるものが挙げられる。溶剤は、一般的には、組成物の合計重量を１００ｗｔ％とした場合、約４０ｗｔ％～約９０ｗｔ％、好ましくは約５０ｗｔ％～約８０ｗｔ％の溶剤のレベルで重合時に存在し、固形分は残部である。
重合反応は、約７０℃～約１５０℃、より好ましくは約１３０℃～約１５０℃の温度で、約３時間～約２４時間、より好ましくは約６時間～約１５時間、さらに好ましくは約１２時間行われる。粗生成物を、アルコール中で沈殿させ、真空下で乾燥させる。得られるポリヒドロキシエーテルは、好ましくは約１，０００ダルトン～約１００，０００ダルトン、好ましくは約１０，０００ダルトン～約５０，０００ダルトン、より好ましくは約２０，０００ダルトン～約４０，０００ダルトンの重量平均分子量を有する。
２．ポリヒドロキシエーテル組成物
本発明で使用するための接着またはビルドアップ組成物は、ポリヒドロキシエーテルを溶剤系に単に溶解することによって形成される。適切な溶剤としては、シクロペンタノン、シクロヘキサノン、ガンマブチロラクトン（ＧＢＬ）、テトラヒドロフルフリルアルコール、ベンジルアルコール、ジメチルスルホキシド（ＤＭＳＯ）、ｎ－メチル－２－ピロリドン（ＮＭＰ）、およびそれらの混合物からなる群から選択されるものが挙げられる。好ましくは、撹拌しながら、溶出を約２４時間かけて行って、均質な溶液とする。この溶液は、使用前に濾過されるのが好ましい。
最終的なレーザー離型性接着またはビルドアップ組成物は、組成物の合計重量を１００ｗｔ％とした場合、好ましくは約５ｗｔ％～約５０ｗｔ％の固形分、より好ましくは約１０ｗｔ％～約４０ｗｔ％の固形分、さらにより好ましくは約２０ｗｔ％～約３０ｗｔ％の固形分を含む。これらの固形分はたいてい、１００ｗｔ％のポリヒドロキシエーテルであるが、いくつかの例では、組成物中の固形分の合計重量を１００ｗｔ％とした場合、約９５ｗｔ％～約１００ｗｔ％のポリヒドロキシエーテル、より好ましくは約９８ｗｔ％～約１００ｗｔ％のポリヒドロキシエーテルであり得る。
一つの実施形態において、組成物は、本質的に架橋剤を含まない。つまり、組成物は、組成物の合計重量を１００ｗｔ％とした場合、約３ｗｔ％未満、好ましくは１ｗｔ％未満、さらにより好ましくは約０ｗｔ％の架橋剤を含む。
一つの実施形態において、組成物は、界面活性剤を含み得る。別の実施形態において、他の成分は含まれない。つまり、組成物は、溶剤系中のポリヒドロキシエーテルから本質的になるか、またはまさしくそれからなる。別の実施形態において、組成物は、溶剤系中のポリヒドロキシエーテルおよび界面活性剤から本質的になるか、またはまさしくそれからなる。
正確な配合にかかわらず、レーザー離型性組成物は、以下に記載されるプロセスを使用してデバイス基板をキャリア基板に接着するために、一時接着プロセスにおける接着組成物として使用され得る。さらに、レーザー離型性組成物は、再び以下に記載されるように、再配線層形成プロセスにおけるビルドアップ組成物として使用され得る。
（一時接着またはビルドアップ組成物の使用方法）
１．一時接着の実施形態
図１（ａ）（ノンスケール）を参照すると、前駆体構造１０が概略的な断面図で表されている。構造１０は、第１基板１２を含む。基板１２は、前面またはデバイス面１４、背面１６、および最外端１８を有する。基板１２は、どんな形状にもなることができるが、通常は円形状となる。好ましい第１基板１２としては、デバイス面が集積回路と、ＭＥＭＳと、マイクロセンサと、電力半導体と、発光ダイオードと、フォトニック回路と、インターポーザーと、埋め込み型受動デバイスと、シリコンや、シリコン－ゲルマニウム、ヒ化ガリウム、窒化ガリウム、ヒ化アルミニウムガリウム、リン化アルミニウムインジウムガリウム、およびリン化インジウムガリウム等のその他半導体材料上に、またはそれらから製作されるその他マイクロデバイスとからなる群から選択されるデバイスの配列（図示せず）を含むようなデバイスウェーハが挙げられる。これらデバイスの表面は一般に１以上の以下の材料、シリコン、ポリシリコン、二酸化シリコン、（酸）窒化シリコン、金属（例えば、銅、アルミニウム、金、タングステン、タンタル）、低ｋの誘電体、ポリマー誘電体、ならびに種々の金属窒化物と金属珪化物から形成される構造（これも図示せず）を含む。デバイス面１４は、はんだバンプと、金属ポストと、金属ピラーと、シリコン、ポリシリコン、二酸化シリコン、（酸）窒化シリコン、金属、低ｋの誘電体、ポリマー誘電体、金属窒化物、および金属珪化物からなる群から選択される材料から形成される構造とからなる群から選択される少なくとも１つの構造を含むこともできる。
図１（ａ）に示されるように、本発明によるレーザー離型性接着組成物は第１基板１２に適用されて、デバイス面１４上にレーザー離型性接着層２０を形成する。接着層２０は、第１基板１２から遠く離れた上面２１を有し、好ましくは、接着層２０はデバイス面１４上に直接形成される（すなわち、接着層２０と基板１２の間に中間層が一切ない）。接着組成物は、既知のいずれの適用方法によっても適用することができる。一つの好ましい方法としては、組成物を約５００ｒｐｍ～約３，０００ｒｐｍ（好ましくは約１，０００ｒｐｍ～約２，０００ｒｐｍ）のスピードで約１０秒間～約１２０秒間（好ましくは約３０秒～約９０秒）、スピンコーティングすることが挙げられる。
組成物を適用後、約１２０℃～約２５０℃、より好ましくは約１５０℃～約２００℃の温度に、約６０秒間～約１０分間（好ましくは約１２０秒～約５分）加熱するのが好ましい。重要なことは、この加熱中に架橋がほとんどまたは全く起こらないことである。言い換えれば、得られる接着層２０は、熱可塑性であることが好ましい。
いくつかの実施形態において、使用される組成物次第で接着層２０に多段階ベーク処理を施すことが好ましい。また、いくつかの例において、上記適用とベーク処理は組成物のさらなる一定分量で繰り返すことができるので、接着層２０は複数の工程において第１基板１２上に「築かれる」。
さらなる実施形態において、本発明によるレーザー離型性接着組成物は、流動性組成物として適用されるのではなく、予備成形されたドライフィルムに形成され得る。この場合、組成物は、支持されていないにもかかわらず（力またはエネルギーの付与なしに）崩壊または形状変化しない、支持されていない自立型フィルムに形成される。次に、このフィルムを第１基板１２に付着させて、図１（ａ）に示すレーザー離型性接着組成物２０を形成することができる。
接着層２０がどのように形成されるかにかかわらず、それは、約１μｍ～約１００μｍ、より好ましくは約５μｍ～約５０μｍ、さらにより好ましくは約１μｍ～約３０μｍの平均厚さ（５箇所で測定）を有するはずである。本明細書で用いられる厚さは、任意の膜厚測定ツールを使用して測定することができ、１つの好ましいツールとしては、ＳＵＳＳ Ｍｉｃｒｏｔｅｃ社またはＦｏｏｔｈｉｌｌ社によって販売されているものなどの赤外線干渉計が挙げられる。
接着層２０はまた、低いトータルシックネスバリエーション（「ＴＴＶ」）を有するはずであり、これは、層２０の最も厚い点および最も薄い点が互いに大きく異なってはいないことを意味する。ＴＴＶは、フィルム上のいくつかの点または位置、好ましくは少なくとも約５０点または約５０点で、より好ましくは少なくとも約１００点または約１００点で、さらにより好ましくは少なくとも約１，０００点または約１，０００点で厚さを測定することによって計算されることが好ましい。これらの点で得られた最も高い厚さと最も低い厚さの測定値の差が、その特定の層のＴＴＶ測定値と指定される。いくつかのＴＴＶ測定例において、エッジ除外または外れ値が計算から削除される場合がある。その場合、含まれる測定値の数は、パーセンテージによって示され、すなわち、ＴＴＶが９７％包含で与えられる場合、最高および最低の測定値の３％が除外され、３％は最高と最低との間で等しく分割される（すなわち、それぞれ１．５％）。好ましくは、上記のＴＴＶ範囲は、測定値の約９５％～約１００％、より好ましくは測定値の約９７％～約１００％、さらにより好ましくは測定値の約１００％を使用して達成される。
絶対数に関して低いＴＴＶ（例えば、５μｍ）に加えて、接着層２０の平均膜厚に対するＴＴＶは、低くなるはずである。したがって、接着層２０は、接着層２０の平均厚さの約２５％未満、好ましくは平均厚さの約１０％未満、より好ましくは平均厚さの約５％未満のブランク基板上にＴＴＶを有するはずである。例えば、接着層２０が５０μｍの平均厚さを有する場合、最大許容ＴＴＶは、約１２．５μｍ以下（５０μｍの約２５％未満）、好ましくは約５μｍ以下（５０μｍの約１０％未満）、より好ましくは約２．５μｍ以下（５０μｍの約５％未満）であるだろう。
さらに、レーザー離型性接着層２０は、所望の基板と強い接着接合を形成するだろう。ＡＳＴＭ Ｄ４５４１／Ｄ７２３４で測定される付着強度が、約５０ｐｓｉｇ超、好ましくは約８０ｐｓｉｇ～約２５０ｐｓｉｇ、より好ましくは約１００ｐｓｉｇ～約１５０ｐｓｉｇであるものはいずれも、接着層２０としての使用に望ましいだろう。
接着層２０は、少なくとも約０．００８、好ましくは少なくとも約０．０５、より好ましくは少なくとも約０．１、さらにより好ましくは約０．１～約０．４のｋ値を有するだろう。
第２の前駆体構造２２も、図１（ａ）において概略的な断面図で表わされている。第２の前駆体構造２２は、第２基板２４を含む。この実施形態において、第２基板２４はキャリアウェーハである。つまり第２基板２４は、前面またはキャリア面２６、背面２８、および最外端３０を有している。第２基板２４はどんな形状にもなることができるが、通常円形状で、第１基板１２と同様の大きさとなる。好ましい第２基板２４としては、透明なガラスウェーハ、もしくはレーザーエネルギーにキャリア基板の通過を可能にさせるその他の（レーザーエネルギーに対して）透明な基板が挙げられる。特に好ましい１つのガラスキャリアウェーハはコーニング（商標登録）のＥＡＧＬＥ ＸＧ（商標登録）ガラスウェーハである。
次に、構造１０および２２は、対面した関係で一緒にプレスされるため、接着層２０の上面２１は第２基板２４の前面またはキャリア面２６と接触する（図１（ｂ））。プレスの間、２つの構造１０および２２を合わせて接着を引き起こして、接着したスタック３４を形成するように、十分な圧力と熱が十分な時間加えられる。接着のパラメータは、接着層２０を形成する組成物に依って変化するが、この工程中の通常の温度は、約１５０℃～約２５０℃、好ましくは約１８０℃～約２２０℃の範囲であり、通常の圧力は約１，０００Ｎ～約２５，０００Ｎ、好ましくは約３，０００Ｎ～約２０，０００Ｎで約３０秒間～約２０分間、好ましくは約３分間～約１０分間である。
接着したスタック３４は、接着したスタック３４の合計平均厚さの約１０％未満、好ましくは合計平均厚さの約５％未満（スタック３４にわたって５箇所で測定）、さらにより好ましくは合計平均厚さの約３％未満のＴＴＶを有するはずである。すなわち、接着したスタック３４が１００μｍの平均厚さを有する場合、約１０％未満のＴＴＶは、約１０μｍ以下であるだろう。
第１基板１２はこれで、安全に取り扱うことができ、第２基板２４に接着されていなければ、第１基板１２に損傷を与えたかもしれないその後の処理を受けることができる。よって、その構造には、裏面研削、化学機械研磨（「ＣＭＰ」）、エッチング、金属蒸着（すなわち、メタライゼーション）、誘電堆積、パターニング（例えば、エッチングを介した、フォトリソグラフィ）、不動態化、アニーリング、再配線層形成およびそれらの組み合わせ等の裏面処理を、基板１２および２４の分離を起こすことなく、これらの続いて起こる処理工程の間に発生する何らかの化学物質が侵入することなく、安全に施すことができる。接着層２０はこれらの処理に耐えられるだけでなく、約３００℃以下、好ましくは約１５０℃～約２８０℃、より好ましくは約１８０℃～約２５０℃の処理温度にも耐えることができる。
いったん処理が完了すると、基板１２および２４は、レーザーを用いてレーザー離型性接着層２０の全てまたは一部を分解またはアブレーションすることによって、分離することができる。適切なレーザーとしては、約２００ｎｍ～約４００ｎｍ、好ましくは約３００ｎｍ～約３６０ｎｍの波長でのＵＶレーザーが挙げられる。レーザー離型性接着層を剥離するために、レーザーは、ウェーハ全体を露出するために、蛇のようなパターンでキャリアウェーハ表面にわたって走査される。例示的なレーザー剥離ツールとしては、ＳＵＳＳ Ｍｉｃｒｏｔｅｃ社のＬａｍｂｄａ ＳＴＥＥＬ ２０００レーザー剥離機、ＥＶＧ８５０ ＤＢ 自動剥離システムおよびＫｉｎｇｙｏｕｐ社のＬＤ－Ａｕｔｏｍａｔｉｃ ２００／３００ レーザー剥離機が挙げられる。ウェーハは、フィールドサイズ約４０×４０μｍ～約１２．５×４ｍｍでレーザースポットによって走査されるのが好ましい。基板の剥離に適したフルエンスは、約１００ｍＪ／ｃｍ２～約４００ｍＪ／ｃｍ２、好ましくは約１５０ｍＪ／ｃｍ２～約３５０ｍＪ／ｃｍ２である。基板の剥離に適した出力は、約２Ｗ～約６Ｗ、好ましくは約３Ｗ～約４Ｗである。
レーザー露光後、基板１２および２４は容易に分離するだろう。分離後、残っている接着層２０のいずれも、プラズマエッチング、または接着層２０を溶解することが可能な溶剤で除去することができる。
上記実施形態において、レーザー離型性接着層２０はデバイスウェーハである第１基板１２上に示されている。この基板／層の配置は逆にできることは理解されるだろう。つまり、接着層２０は第２基板２４（つまり、キャリアウェーハ）上に形成し得る。上述したものと同じ組成物および処理条件がこの実施形態に適用されるだろう。
特に好ましい実施形態において、図１に示すように、接着層２０が基板１２と２４との間の唯一の層である。しかしながら、代替の実施形態において、接着層２０は、追加の接着材料、構造的支持層、積層補助層、連結層（初期基板への付着のため）、汚染制御層、および洗浄層と共に使用できることは理解されるだろう。好ましい構造および適用手法は、適用およびプロセスフローによって必然的に決まるだろう。
この代替の多層の実施形態の一例が図２に示されており、図１と同一の番号は、同一の部分を表す。図２の実施形態において、本発明の接着組成物は、図２（ａ）に示すように、第２基板２４に適用され、キャリア面２６上に接着層２０を形成し、構造２２’を形成する。あるいは、構造２２’が既に形成されて提供され得る。レーザー離型性接着層２０を形成するために使用される本発明の接着組成物とは異なる第２の組成物が、第１基板１２のデバイス面１４に適用されて、層３２を形成する。層３２は、第１基板１２から遠く離れた上面３４と、第１基板１２に隣接する下面３６とを有する。一つの実施形態において、層３２は、多層接合方式が望ましい場合に使用するための第２接着層である。このような場合において、第２接着層３２の付着強度は、レーザー離型性接着層２０の接着強度よりも大きい（強い）ことが好ましい。特に、第２接着層３２の付着強度は、レーザー離型性接着層２０の付着強度の少なくとも約１．２倍、好ましくは少なくとも約１．５倍、より好ましくは約１．７～約４倍である。第１および第２基板１２、２４の分離は、前述したように実行されるだろう。
あるいは、この基板／層の配置は、多層方式において逆にできる。つまり、層３２は第２基板２４（キャリアウェーハ）上に形成し得ると同時に、本発明のレーザー離型性接着層２０は第１基板１２（デバイスウェーハ）上に形成される。この場合、第２基板２４を通過した後に、レーザーエネルギーが通過でき、よって、前述したように、レーザーエネルギーがレーザー離型性接着層２０と接触し、分解を引き起こすことを可能にするように、層３２は（接着層であるか否かにかかわらず）選択されるだろう。
２．ビルドアップ層の実施形態
さらなる実施形態において、本発明のレーザー離型性組成物は、再配線層（「ＲＤＬ」）形成用の、特に、ウェーハまたはパネルレベルプロセスにおけるＲＤＬ－ファースト／チップ－ラストパッケージングにおいて、ビルドアップ層として使用することができ、これはパッケージングの際の既知良品ダイ損失を最小限に抑えるか、または回避するのにも良好である。そのようなプロセスの１つの概略を図３に示す。
図３（ａ）に示すように、前述したレーザー離型性接着またはビルドアップ組成物は、キャリア基板４０の上面３８に適用されて、キャリア面３８上にレーザー離型性ビルドアップ層４２を形成する。ビルドアップ層４２は、処理条件および結果として得られる特性を含む、上記の一時接着の実施形態に関して記載された方法のいずれかに従って形成される。ビルドアップ層４２は、キャリア基板４０から遠く離れた上面４４を有し、好ましくは、ビルドアップ層４２は、キャリア基板４０の上面３８上に直接形成される（すなわち、ビルドアップ層４２と基板４０の間に中間層が一切ない）。
次に、従来の方法に従って、シード層４６が上面４４上に堆積される（図３（ｂ））。次に、再び公知の方法に従って、シード層４６をフォトレジストでコーティングし、パターニングし、電気めっきして、図３（ｃ）に示す構造を形成することができる。図３（ｄ）を参照すると、フォトレジストが剥離され、金属がエッチングされ、その後、誘電体層がコーティングされ、パターニングされ、硬化される。これにより、図３（ｅ）に示すように、第１ＲＤＬ４８が形成される。図３（ｂ）～図３（ｅ）の工程を、必要に応じて複数回繰り返して、複数のＲＤＬ（図３（ｆ）に示す実施形態において、４８（ａ）～（ｄ）、すなわち４つのＲＤＬ）を作製することができる。
図３（ｇ）を参照すると、所望の数のＲＤＬが形成された後、再び従来の方法に従って、はんだボール５０を、一番上の（最後に形成された）ＲＤＬに取り付ける。ダイ５２は、はんだボール５０に接着され、次いで、従来のエポキシ成形層５４の適用および研磨が行われて、ファンアウトウェーハレベルパッケージ構造５６が形成される。最後に、レーザー離型性ビルドアップ層４２の全てまたは一部を分解またはアブレーションするように、前述したレーザー分離条件に従って、レーザーエネルギーがキャリア基板４０に付与される。レーザー照射後、キャリア基板４０は、ファンアウトウェーハレベルパッケージ構造５６から離れて分離し（図３（ｈ））、残っているビルドアップ層４２のいずれも、溶剤で除去されるだろう。
ファンアウトウェーハレベルパッケージ構造を形成するための上述のプロセスは、本発明の組成物をビルドアップ層として使用して実施することができるこの種のプロセスの一例に過ぎず、このプロセスの変形はユーザの必要性に応じて行うことができ、また行うことになることに留意されたい。例えば、ＲＤＬ層の数は、はんだボールおよびダイの数および位置決めと同様に、必要に応じて変化させることができる。これらの構成は、当業者によって理解され、カスタマイズされるだろう。
本発明の種々の実施形態の付加的な利点は、本明細書中の開示および以下の実施例を検討すれば、当業者に明らかであろう。本明細書で記載される種々の実施形態は、本明細書で特に別途指示がない限り、必ずしも相互排他的ではないことが理解されるだろう。例えば、一つの実施形態において記載または描写されている特徴は、他の実施形態に含まれてもよいが、必ずしも含まなくてもよい。よって、本発明は、本明細書中に記載される特定の実施形態の種々の組み合わせおよび／または統合を包含する。
本明細書で用いられる「および／または」という表現は、２以上の項目の列挙に用いる場合、列挙された項目のいずれかを単独で使用されることができる、または列挙された項目の２以上の組み合わせのいずれかを使用することができることを意味する。例えば、組成物が、成分Ａ、Ｂおよび／またはＣを、含むまたは除くとして記載されている場合には、その組成物は、Ａのみ、Ｂのみ、Ｃのみ、ＡおよびＢの組み合わせ、ＡおよびＣの組み合わせ、ＢおよびＣの組み合わせ、またはＡ、ＢおよびＣの組み合わせを、含むまたは除くことができる。
本記述はまた、数値範囲を用いて、本発明の種々の実施形態に関する一定のパラメータを定量化する。数値範囲が与えられた場合、そのような範囲は、範囲のうち低い方の値を記載するのみのクレームの限定と、同様に範囲のうち高い値を記載するのみの限定との正確な裏付けを提供すると解釈されるべきであることを理解されたい。例えば、開示された数値範囲の約１０～約１００は、「約１０超」（上限なし）と記載するクレームおよび「約１００未満」（下限なし）と記載するクレームの、正確な裏付けを示す。
以下の実施例は、本発明に従った方法を記載している。しかしながら、これらの実施例は実例として示されており、その中のどれも本発明の全範囲の限定として捉えられるべきではないことは理解されるべきである。
［実施例１］
＜レーザー剥離用ポリマー１＞
この手順では、１３．０７ｇの４，４’－ジヒドロキシベンゾフェノン（ＴＣＩアメリカ、ポートランド、オレゴン州）、２０．７６ｇのビスフェノールＡジグリシジルエーテル（Ｄ．Ｅ．Ｒ．ＴＭ ３３２、シグマアンドリッチ社、セントルイス、ミズーリ州）、および０．８４ｇのエチルトリフェニルホスホリウムブロミド（シグマアンドリッチ社、セントルイス、ミズーリ州）を、三口丸底フラスコ中の６５．３３ｇのシクロペンタノン（シグマアンドリッチ社、セントルイス、ミズーリ州）に溶解させた。混合物を、１４０℃で１２時間反応させた。得られたポリマー１を、１，０００ｇのエタノール（シグマアンドリッチ社、セントルイス、ミズーリ州）中に沈殿させた後、真空下８０℃で一晩乾燥させた。
次に、３０ｇの精製ポリマー１を、７０ｇのシクロペンタノンに溶解させ、１日撹拌させて、均一な溶液が得られた。得られた配合物１を、０．２μｍのＭｅｓｓｉｎｅｒ ｆｉｌｔｅｒを通して濾過した。
この実施例で起こる反応は、以下の通りである。
［実施例２］
＜ポリマー１の特性＞
熱重量分析（ＴＧＡ）を、空気および窒素の両方において、１０℃／分の勾配（ｒａｍｐ）で行った。結果を図４および図５に示す。このポリマーは、空気中ではおよそ３５０℃、窒素中ではおよそ３６０℃の比較的高い初期分解温度を示した。
ポリマー１を完全に特徴付けし、その特徴付けデータを表１に示す。重量平均分子量（Ｍｗ）および多分散性（「ＰＤＩ」）は、溶出溶剤としてＴＨＦを使用するゲル浸透クロマトグラフィー（ＧＰＣ）を使用することによって測定された。ガラス転移温度（Ｔｇ）は、２５℃から２５０℃にかけて、窒素環境下で、示差走査熱量測定法（ＤＳＣ）によって検出された。ＴＡ Ｉｎｓｔｒｕｍｅｎｔｓ社製のレオメーターを用いて、材料のレオロジー特性（溶融粘度を含む）を試験した。サンプルを２５０℃で装填し、レオロジー特性を２５０℃から５０℃まで記録した。
Figure 0007362612000002
このレオロジーデータは、ポリマー１の材料を、熱圧着プロセスで使用して、およそ２００℃でのその低溶融粘度により、この温度で良好な接着線を得ることができることを実証した。
［実施例３］
＜ポリマー１の光学試験＞
ポリマー１の光学定数（ｎおよびｋ）を、多入射角分光エリプソメーター（ＶＡＳＥ）を用いて決定した。表２は、２つの異なる波長におけるサンプルの光学定数ｎおよびｋを示す。ポリマー１は、３０８ｎｍではｋ値が０．２で非常に良好な吸光度を示したが、３５５ｎｍではｋ値が０．００８で良好ではなかった。３０８ｎｍでのこの高いｋは、ポリマー１がこの波長で良好なレーザー剥離性能を有する可能性があることをさらに示した。
Figure 0007362612000003
［実施例４］
＜配合物１を用いた接着＞
この実施例では、実施例１の配合物１の１６μｍを、キャリアウェーハとしての８インチのガラスウェーハ上にコーティングした。このコーティングは、３，０００ｒｐｍ／ｓの加速度で３０秒間、１，０００ｒｐｍでスピンコーティングすることによって達成された。次に、キャリアウェーハを５０℃で３分間、１２０℃で３分間、および２００℃で３分間ベークした。コーティングされたキャリアウェーハを、ＥＶＧ（商標登録）５１０ボンディングシステム（ＥＶグループ社）において、真空下（＜５ｍｂａｒ）、２３０℃、２，０００Ｎで３分間接着することによって、８インチＳｉウェーハに接着した。接着した対を、プレシテック社のセンサを使用し、スピニング基板を測定し、ウェーハ表面上の数百、または数千の点を測定することができるＣｈｒｏｃｄａｉｌ ＩＲ干渉計（ＳＵＳＳ Ｍｉｃｒｏｔｅｃ社のＳＥ）でスキャンした。空隙は検出されず（図６参照）、この材料は、測定値の９７％を使用して、１．７２μｍの最小トータルシックネスバリエーション（「ＴＴＶ」）で、良好な接着線（１６．７μｍ厚さ）を示した。
［実施例５］
＜配合物１を用いたウェーハ薄層化＞
実施例４において記載したように用意された６つの接着したウェーハ対を、６０μｍの目標厚さで、研削／研磨装置（ＤＧＰ８７６１、ディスコ社）を用いて研削薄層化試験に供した。ウェーハを１μｍ／ｓ～５μｍ／ｓの除去速度で９０μｍに粗研削し、次いで０．２μｍ／ｓ～０．４μｍ／ｓの除去速度でさらに６２μｍに研削した。次いで、ウェーハを研磨して、１μｍ／分の除去速度でさらに２μｍ薄くし、６０μｍの最終目標厚さを達成した。表３は、６つのウェーハ対の詳細なデータを示す。接着線の厚さおよびＴＴＶは、研削前の数と一致し、研削プロセスにおける接着材料の機械的安定性を示した。薄くしたＳｉウェーハもまた、良好なＴＴＶと共に目標厚さを達成した。さらに、薄くしたウェーハ対を、２５０℃で３０分間、窒素炉中でベークすることによって、熱シミュレーションを行った。いずれのウェーハにも重大な欠陥は観察されなかった。
Figure 0007362612000004
［実施例６］
＜配合物１を使用したレーザー剥離および洗浄＞
接着したウェーハ対は、市販の３つの主要なＵＶレーザー波長、ＳＵＳＳ社のＥＬＤ１２レーザー剥離機、ＥＶＧ半自動剥離システム、およびＫｉｎｇｙｏｕｐ社のＬＤ－Ｓｅｍｉ Ａｕｔｏｍａｔｉｃ ２００／３００を使用することにより、うまく剥離された。３つの剥離機の各々についてのレーザー剥離パラメータを表４に列挙する。剥離されたデバイスウェーハの画像を、図７に示す。デバイスウェーハ上に残っている残留物はいずれも、シクロペンタノンを用いて非常に良好に洗浄された。洗浄後、ウェーハは、緑色光の下で、残留物を伴わずに、目視観察でクリーンであった。
Figure 0007362612000005
［実施例７］
＜レーザー剥離用ポリマー２＞
この実施例では、１７．７１グラムの４，４’－ジヒドロキシベンゾフェノン、３０．９４グラムのビスフェノールＡジグリシジルエーテル（Ｄ．Ｅ．Ｒ．ＴＭ ３３２）、および１．３５グラムのエチルトリフェニルホスホリウムブロミドを、三つ口丸底フラスコ中の５０グラムのシクロヘキサノン（シグマアンドリッチ社、セントルイス、ミズーリ州）に溶解させた。混合物を、１５０℃で２４時間反応させた。
次に、５７．３４ｇのポリマーを４２．６６ｇのγ－ブチロラクトンに溶解させ、１日撹拌させて、均一な溶液が得られた。得られた配合物２を、０．２μｍのＭｅｓｓｉｎｅｒ ｆｉｌｔｅｒを通して濾過した。
［実施例８］
＜配合物２を用いた接着＞
この手順では、実施例７からの配合物２の２１μｍを、キャリアウェーハとしての８インチガラスウェーハ上に、３，０００ｒｐｍ／ｓの加速度で３０秒間、１，０００ｒｐｍでスピンコーティングすることによってコーティングした。次に、キャリアウェーハを５０℃で４分間、１１０℃で４分間、２００℃で４分間、最後に２２０℃で４分間ベークした。コーティングされたキャリアウェーハを、８インチＳｉウェーハに接着した。このウェーハ対を、ＥＶＧ（商標登録）５１０ボンダーにおいて、真空下（＜５ｍｂａｒ）、２１０℃、２，０００Ｎで４分間接着した。良好な接着線形成が目視検査で確認された。
［実施例９］
＜配合物２からのドライフィルムの作製＞
バーコーター（Ｋ３０３ Ｍｕｌｔｉｃｏａｔｅｒ、ＲＫ ＰｒｉｎｔＣｏａｔ Ｉｎｓｔｒｕｍｅｎｔｓ社、英国）を使用して、レーザー感受性熱可塑性配合物２を、次の条件下：ギャップ８０μｍおよび速度４ｍ／分で、５０μｍポリエチレンテレフタレートキャリアフィルム（Ｈ９５０Ａ、Ｎａｎ Ｙａ Ｐｌａｓｔｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ、台湾）上にキャストした。溶剤キャストフィルムをホットプレート中で５０℃で５分間、次いで１４０℃で５分間乾燥させて、厚さ２０μｍ、幅２００ｍｍ、および長さ３００ｍｍの寸法の自立型乾燥接着フィルムを得た。
［実施例１０］
＜ドライフィルムの積層＞
実施例９で作成した接着フィルムを、Ｔａｍｅｒｉｃａ、ＴＣＣ－２７００ホットロールラミネーターを用いて、次の条件下：１４０℃のローラー温度および速度０．２ｍ／分で、１００ｍｍガラスウェーハ上に積層した。余分なフィルムをナイフでトリミングし、積層後に、ベースとなるポリエチレンテレフタレートフィルムを剥がした。
［実施例１１］
＜積層ガラスウェーハの接着＞
実施例１０で用意した積層ガラスウェーハを、Ｃｅｅ（商標登録）ＡｐｏｇｅｅTMボンダー（Ｃｏｓｔ Ｅｆｆｅｃｔｉｖｅ Ｅｑｕｉｐｍｅｎｔ、ＬＬＣ、ローラ、ミズーリ州）を用いて、次の条件下：プラテン温度２３０℃および力１，８００Ｎを３分間で別の１００ｍｍガラスウェーハと接着させた。ウェーハとウェーハの接着後に空隙や剥離は観察されなかった。
［実施例１２］
＜接着したウェーハ対のレーザー離型および洗浄＞
処理後、接着したガラスウェーハ対は、以下の条件下：出力６Ｗ、走査速度２ｍ／ｓ、およびラインピッチ４０μｍで、３５５ｎｍレーザー剥離機（ＬＤ－Ｓｅｍｉ Ａｕｔｏｍａｔｉｃ ３００、Ｋｉｎｇｙｏｕｐ社）を使用して分離された。剥離後、再使用およびさらなる処理のために、両方のガラスウェーハを、ＧＢＬ－シクロヘキサノン共溶剤系でスピン洗浄した。

Claims (20)

  1. 背面および前面を有する第１基板と、前記前面に隣接し、ポリヒドロキシエーテルを含む接着層と、前記接着層に隣接する第１面を有する第２基板とを含むスタックを用意することと、
    前記第１および第２基板の分離を容易にするために、前記接着層をＵＶレーザーエネルギーに露出することとを含む、一時接着方法であって、
    前記ポリヒドロキシエーテルが、ジグリシジルエーテルとジヒドロキシ染料との共重合体を含み、
    前記接着層が、前記第１と第２基板との間の唯一の層である、一時接着方法。
  2. 前記ジグリシジルエーテルが、ビスフェノールＡジグリシジルエーテル、ビスフェノールＦジグリシジルエーテル、１，４－シクロヘキサンジメタノールジグリシジルエーテル、レゾルシノールジグリシジルエーテル、ビスフェノールＡプロポキシレートジグリシジルエーテル、エチレングリコールジグリシジルエーテル、１，４－シクロヘキサンジメタノールジグリシジルエーテル、グリセロールジグリシジルエーテル、１，４－ブタンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、１，３－ブタンジオールジグリシジルエーテル、１，３－ビス（３－グリシドキシプロピル）テトラメチルジシロキサン、およびそれらの組み合わせからなる群から選択される、請求項１に記載の方法。
  3. 前記ジヒドロキシ染料が、４，４’－ジヒドロキシベンゾフェノン、ジヒドロキシカルコン染料、４－［（２－フェニルヒドラゾノ）メチル］レゾルシノール、ジヒドロキシアゾベンゼン、ジヒドロキシアントラキノン、２，２’－メチレンビス［６－（ベンゾトリアゾール－２－イル）－４－ｔｅｒｔ－オクチルフェノール］、クルクミン、クルクミン誘導体、およびそれらの組み合わせからなる群より選択される、請求項１に記載の方法。
  4. 前記接着層が熱可塑性層である、請求項１に記載の方法。
  5. 前記露出することが、約２００ｍＪ／ｃｍ２～約４００ｍＪ／ｃｍ２の線量で行われる、請求項１に記載の方法。
  6. 前記スタックを用意することが、前記前面上に前記接着層を形成することを含む、請求項１に記載の方法。
  7. 前記形成することが、流動性接着組成物を前記前面に適用することを含み、前記流動性組成物が、溶剤系に分散または溶解されたポリヒドロキシエーテルを含む、請求項６に記載の方法。
  8. 前記組成物を約１２０℃～約２５０℃の温度で約６０秒～約１０分間加熱して、前記接着層を形成することをさらに含む、請求項７に記載の方法。
  9. 前記形成することが、ポリヒドロキシエーテルを含む自立型フィルムを前記前面に適用して、前記接着層を形成することを含む、請求項６に記載の方法。
  10. 前記適用することが、前記自立型フィルムを前記前面に付着させることを含む、請求項９に記載の方法。
  11. 前記前面および前記第１面の一方が、
    （１）集積回路と、ＭＥＭＳと、マイクロセンサと、電力半導体と、発光ダイオードと、フォトニック回路と、インターポーザーと、埋め込み型受動デバイスと、シリコン、シリコン－ゲルマニウム、ヒ化ガリウム、および窒化ガリウム上に、またはそれらから製作されるマイクロデバイスとからなる群から選択されるデバイスの配列を含むデバイス面と、
    （２）はんだバンプと、金属ポストと、金属ピラーと、シリコン、ポリシリコン、二酸化シリコン、（酸）窒化シリコン、金属、低ｋの誘電体、ポリマー誘電体、金属窒化物、および金属珪化物からなる群から選択される材料から形成される構造とからなる群から選択される少なくとも１つの構造を含むデバイス面とからなる群から選択される、請求項１に記載の方法。
  12. 前記第１および第２基板の一方が、ガラスまたは他の透明材料を含む、請求項１に記載の方法。
  13. 前記第１および第２基板を分離する前に、前記スタックに、裏面研削、化学機械研磨、エッチング、メタライジング、誘電堆積、パターニング、不動態化、アニーリング、再配線層形成、およびそれらの組み合わせからなる群から選択される処理を施すことをさらに含む、請求項１に記載の方法。
  14. 背面および前面を有する第１基板と、
    前記前面に隣接し、ポリヒドロキシエーテルを含む接着層と、
    前記接着層に隣接する第１面を有する第２基板とを含み、前記前面および前記第１面の少なくとも一方がデバイス面である、マイクロエレクトロニクス構造であって、
    前記ポリヒドロキシエーテルが、ジグリシジルエーテルとジヒドロキシ染料との共重合体を含み、
    前記接着層が、前記第１と第２基板との間の唯一の層であり、
    前記接着層が、ＵＶレーザーエネルギーに露出することにより前記第１基板及び／又は前記第２基板と分離可能となる、マイクロエレクトロニクス構造。
  15. 前記ジグリシジルエーテルが、ビスフェノールＡジグリシジルエーテル、ビスフェノールＦジグリシジルエーテル、１，４－シクロヘキサンジメタノールジグリシジルエーテル、レゾルシノールジグリシジルエーテル、ビスフェノールＡプロポキシレートジグリシジルエーテル、エチレングリコールジグリシジルエーテル、１，４－シクロヘキサンジメタノールジグリシジルエーテル、グリセロールジグリシジルエーテル、１，４－ブタンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、１，３－ブタンジオールジグリシジルエーテル、１，３－ビス（３－グリシドキシプロピル）テトラメチルジシロキサン、およびそれらの組み合わせからなる群から選択される、請求項１４に記載のマイクロエレクトロニクス構造。
  16. 前記ジヒドロキシ染料が、４，４’－ジヒドロキシベンゾフェノン、ジヒドロキシカルコン染料、４－［（２－フェニルヒドラゾノ）メチル］レゾルシノール、ジヒドロキシアゾベンゼン、ジヒドロキシアントラキノン、２，２’－メチレンビス［６－（ベンゾトリアゾール－２－イル）－４－ｔｅｒｔ－オクチルフェノール］、クルクミン、クルクミン誘導体、およびそれらの組み合わせからなる群より選択される、請求項１４に記載のマイクロエレクトロニクス構造。
  17. 前記接着層が、熱可塑性層である、請求項１４に記載のマイクロエレクトロニクス構造。
  18. 前記接着層が、約１μｍ～約１００μｍの平均厚さを有する、請求項１４に記載のマイクロエレクトロニクス構造。
  19. 前記前面および前記第１面の一方が、
    （１）集積回路と、ＭＥＭＳと、マイクロセンサと、電力半導体と、発光ダイオードと、フォトニック回路と、インターポーザーと、埋め込み型受動デバイスと、シリコン、シリコン－ゲルマニウム、ヒ化ガリウム、および窒化ガリウム上に、またはそれらから製作されるマイクロデバイスとからなる群から選択されるデバイスの配列を含むデバイス面と、
    （２）はんだバンプと、金属ポストと、金属ピラーと、シリコン、ポリシリコン、二酸化シリコン、（酸）窒化シリコン、金属、低ｋの誘電体、ポリマー誘電体、金属窒化物、および金属珪化物からなる群から選択される材料から形成される構造とからなる群から選択される少なくとも１つの構造を含むデバイス面とからなる群から選択される、請求項１４に記載のマイクロエレクトロニクス構造。
  20. 前記第１および第２基板の一方が、ガラスまたは他の透明材料を含む、請求項１４に記載のマイクロエレクトロニクス構造。
JP2020531625A 2017-12-22 2018-12-21 ３－ｄ ｉｃ用途用レーザー離型性接着材料 Active JP7362612B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762609426P 2017-12-22 2017-12-22
US62/609,426 2017-12-22
PCT/US2018/067099 WO2019126648A1 (en) 2017-12-22 2018-12-21 Laser-releasable bonding materials for 3-d ic applications

Publications (2)

Publication Number Publication Date
JP2021508168A JP2021508168A (ja) 2021-02-25
JP7362612B2 true JP7362612B2 (ja) 2023-10-17

Family

ID=66949543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020531625A Active JP7362612B2 (ja) 2017-12-22 2018-12-21 ３－ｄ ｉｃ用途用レーザー離型性接着材料

Country Status (8)

Country Link
US (1) US10968348B2 (ja)
EP (1) EP3727838B1 (ja)
JP (1) JP7362612B2 (ja)
KR (1) KR20200092349A (ja)
CN (1) CN111556807B (ja)
SG (1) SG11202005465SA (ja)
TW (1) TWI827574B (ja)
WO (1) WO2019126648A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490525B1 (en) * 2018-05-10 2019-11-26 International Business Machines Corporation High speed handling of ultra-small chips by selective laser bonding and debonding
US11073572B2 (en) * 2019-01-17 2021-07-27 Infineon Technologies Ag Current sensor device with a routable molded lead frame
WO2020154225A1 (en) * 2019-01-22 2020-07-30 Brewer Science, Inc. Laser-releasable bonding materials for 3-d ic applications
CN110396404B (zh) * 2019-07-12 2022-06-17 新乡医学院 基于腙类衍生物的荧光分子探针及其制备方法和在阳离子识别方面的应用
JP2022543238A (ja) * 2019-08-02 2022-10-11 ブルーワー サイエンス アイ エヌ シー． 持続的接合及びパターニングの材料
KR20210087337A (ko) 2020-01-02 2021-07-12 삼성전자주식회사 반도체 패키지와 이를 구비하는 전자 장치 및 반도체 패키지의 제조방법
WO2022036307A1 (en) * 2020-08-14 2022-02-17 Brewer Science, Inc. Permanent bonding and patterning material

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015105785A1 (en) 2014-01-07 2015-07-16 Brewer Science Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
WO2016014648A2 (en) 2014-07-22 2016-01-28 Brewer Science Inc. Polyimides as laser release materials for 3-d ic applications
WO2016071788A1 (en) 2014-11-07 2016-05-12 International Business Machines Corporation Low temperature adhesive resins for wafer bonding

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989700A (en) * 1996-01-05 1999-11-23 Tekscan Incorporated Pressure sensitive ink means, and methods of use
US7052597B2 (en) * 2001-03-27 2006-05-30 Exxonmobil Research And Engineering Company Tuning fuel composition for driving cycle conditions in spark ignition engines
DE502006000292D1 (de) * 2005-03-22 2008-03-06 Ems Chemie Ag Aus einem Polyhydroxyether enthaltenden Rohstoff gesponnenes thermoplastisches Fasermaterial, Verfahren zu seiner Herstellung und Verwendungen dafür
KR101096142B1 (ko) * 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
CN101393400B (zh) * 2008-10-29 2011-12-14 清溢精密光电（深圳）有限公司 液体感光性树脂凸版表面除粘方法
US8859672B2 (en) * 2011-06-27 2014-10-14 Sabic Global Technologies B.V. Poly(arylene ether)-poly(hydroxy ether) block copolymer and method of making
WO2013006865A2 (en) 2011-07-07 2013-01-10 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
WO2013102146A1 (en) 2011-12-30 2013-07-04 Deca Technologies, Inc. Die up fully molded fan-out wafer level packaging
US9127126B2 (en) * 2012-04-30 2015-09-08 Brewer Science Inc. Development of high-viscosity bonding layer through in-situ polymer chain extension
JP2015021082A (ja) * 2013-07-19 2015-02-02 日東電工株式会社 電子部品切断用熱剥離型粘着テープおよび電子部品の切断方法
US9865490B2 (en) * 2014-01-07 2018-01-09 Brewer Science Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
US9850406B2 (en) * 2014-11-07 2017-12-26 International Business Machines Corporation Adhesive resins for wafer bonding
US10522383B2 (en) * 2015-03-25 2019-12-31 International Business Machines Corporation Thermoplastic temporary adhesive for silicon handler with infra-red laser wafer de-bonding
EP3485506A4 (en) 2016-07-15 2020-03-11 Brewer Science, Inc. LASER ABLATIVE DIELECTRIC MATERIAL
US10617010B2 (en) 2016-08-29 2020-04-07 Brewer Science, Inc. Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices
US10217637B1 (en) * 2017-09-20 2019-02-26 International Business Machines Corporation Chip handling and electronic component integration
BR112020008922A2 (pt) * 2017-11-08 2020-10-20 Cytec Industries Inc. estrutura de compósito polimérico reforçada com fibra, e, método para produzir uma estrutura de compósito polimérico reforçada com fibra.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015105785A1 (en) 2014-01-07 2015-07-16 Brewer Science Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
WO2016014648A2 (en) 2014-07-22 2016-01-28 Brewer Science Inc. Polyimides as laser release materials for 3-d ic applications
WO2016071788A1 (en) 2014-11-07 2016-05-12 International Business Machines Corporation Low temperature adhesive resins for wafer bonding

Also Published As

Publication number Publication date
JP2021508168A (ja) 2021-02-25
EP3727838A1 (en) 2020-10-28
TWI827574B (zh) 2024-01-01
US20190194453A1 (en) 2019-06-27
EP3727838B1 (en) 2023-08-09
KR20200092349A (ko) 2020-08-03
US10968348B2 (en) 2021-04-06
TW201934692A (zh) 2019-09-01
CN111556807A (zh) 2020-08-18
WO2019126648A1 (en) 2019-06-27
CN111556807B (zh) 2023-09-08
SG11202005465SA (en) 2020-07-29
EP3727838A4 (en) 2021-08-18

Similar Documents

Publication Publication Date Title
JP7362612B2 (ja) ３－ｄ ｉｃ用途用レーザー離型性接着材料
JP6591526B2 (ja) ３‐ｄ ｉｃ用途用レーザー離型材料としてのポリイミド
CN104022016B (zh) 薄晶片处理的多粘合层
US9496164B2 (en) Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
US9865490B2 (en) Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
US20230187257A1 (en) Laser-releasable bonding materials for 3-d ic applications
WO2022036307A1 (en) Permanent bonding and patterning material
US20210332188A1 (en) Multifunctional materials for temporary bonding
US20220127496A1 (en) Photonic debonding for wafer-level packaging applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231004

R150 Certificate of patent or registration of utility model

Ref document number: 7362612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150