TW201338064A - 半導體裝置之製造方法及黏著薄膜 - Google Patents

半導體裝置之製造方法及黏著薄膜 Download PDF

Info

Publication number
TW201338064A
TW201338064A TW101134962A TW101134962A TW201338064A TW 201338064 A TW201338064 A TW 201338064A TW 101134962 A TW101134962 A TW 101134962A TW 101134962 A TW101134962 A TW 101134962A TW 201338064 A TW201338064 A TW 201338064A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
adhesive layer
semiconductor
circuit surface
adhesive
Prior art date
Application number
TW101134962A
Other languages
English (en)
Inventor
Akira Nagai
Masaaki Yasuda
Keiichi Hatakeyama
Tetsuya Enomoto
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW201338064A publication Critical patent/TW201338064A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

提供：可以有效率地獲得附著有黏著劑之半導體晶片單片，且可以將半導體晶片與配線基板予以良好地連接之半導體裝置之製造方法及黏著薄膜。以半導體晶圓6的電路面6a朝向切割捲帶9側之方式，準備切割捲帶9、黏著劑層3及半導體晶圓6依此順序被層積之層積體60。藉由從與半導體晶圓6的背面6b來辨識電路面6a的電路圖案P，來辨識切斷位置。將至少半導體晶圓6及黏著劑層3於層積體60的厚度方向予以切斷。使切割捲帶9硬化，且使切割捲帶9與黏著劑層3剝離。使半導體晶片26的突出電極4與配線基板40的配線12對位。以配線12與突出電極4電性連接之方式，藉由黏著劑層23來連接配線基板40與半導體晶片26。

Description

半導體裝置之製造方法及黏著薄膜
本發明係關於半導體裝置之製造方法及黏著薄膜。
作為半導體晶片與基板的連接方式，知道有覆晶式連接方式。在此連接方式中，係將半導體晶片的電路面朝向基板側配置。藉由將形成於半導體晶片的電路面之稱為凸塊的突起電極連接於形成在基板的端子來進行電性連接。覆晶式連接方式，有利於構裝零件的構造的小型化、薄型化。進而，覆晶式連接方式，其連接間距離短，有利於高速化。特別是在行動電話或攜帶型資訊終端等之電子機器、及記憶卡或IC卡等，藉由覆晶式連接方式所製造的構裝零件逐漸增加。
在覆晶式連接方式中，依據凸塊的種類，電性連接之方法不同，且構裝時之工程或使用材料不同。凸塊的種類可舉：銲錫凸塊、金凸塊、鎳凸塊、導電樹脂凸塊等。以下，針對(1)藉由銲錫凸塊來進行連接之方式，(2)藉由金凸塊、鎳凸塊、導電樹脂 凸塊等之凸塊來進行連接之方式分別加以說明。
(1)藉由銲錫凸塊來進行連接之方式
藉由銲錫凸塊來進行連接之方式，被稱為C4。C4係適合於連接端子數多之大型的邏輯系統之半導體晶片的情形。銲錫凸塊係被配置於半導體晶片的電路面之全面(區域配置)。
C4係如下述般進行。去除形成於被形成在半導體晶片的電路面之端子的表面之銲錫的氧化膜。將提升銲錫與構成形成於基板的端子之金屬的潤濕性之助銲劑材塗佈於基板上。進行完半導體晶片與基板的對位後，將半導體晶片壓接於基板。藉由助銲劑的黏著力，半導體晶片成為暫時置放於基板上之狀態。之後，於迴銲爐投入基板。進行加熱直到成為銲錫熔融之溫度以上的溫度。藉由使銲錫凸塊熔融，來進行形成於基板之端子與銲錫的接合。接著，為了補強端子與銲錫的接合，藉由利用毛細管現象，將被稱為填膠材之液狀密封樹脂填充於半導體晶片與基板之空隙。之後，藉由使液狀密封樹脂硬化，來補強端子與銲錫的接合。藉由利用毛細管現象來填充液狀密封樹脂之方式，也被稱為毛細管流方式。
近年來，伴隨半導體晶片之端子數的增加，端子朝窄間距化邁進。伴隨此，銲錫凸塊的小徑化也往前邁進，而且半導體晶片與基板的間隔也窄間隙化。另外，為了謀求構裝零件的高可靠性化，填膠材 中之填料填充量、及填膠材的黏度有增加的傾向。於窄間距化及窄間隙化之外，為了使用毛細管流方式來填充高黏度的填膠材，需要長的時間。
進而，藉由無鉛銲錫的採用，迴銲溫度高溫化。因此，迴銲後之冷卻時，基於基板與半導體晶片的熱膨脹係數差所引起的收縮時之應力，銲錫破壞的危險性增加。因此，迴銲後之冷卻時，也要求銲錫的保護。
為了解決前述之毛細管流方式之問題點，於將半導體晶片構裝於基板前，事先將成為填膠材之樹脂塗佈於基板之方式(於基板先放置填膠材之構裝方式)受到被檢討。此方式被稱為無流動填膠方式。藉由使樹脂中含有助銲劑成分，使得顯現助銲劑功能及填膠功能之兩方的樹脂組成物正受到檢討中(例如參照非專利文獻1及非專利文獻2)。
(2)藉由金凸塊、鎳凸塊、導電樹脂凸塊等之凸塊來進行連接之方式
在此情形，連接半導體晶片與基板的端子數，為100~500接腳程度。凸塊多數被配置於半導體晶片的外周(周邊配置)。
此連接方式有：(A)藉由金線-凸塊與形成於基板之銲錫的銲錫接合之方式，(B)被稱為柱狀凸塊接合，藉由形成於於金線-凸塊表面之導電性樹脂來黏著之方式(SBB方式)，(C)將金線-凸塊直接抵接基 板，藉由接觸來連接之直接接合方式，(D)使用非等向性導電性黏著劑，將藉由導電性粒子予以平整之柱狀凸塊、金電鍍凸塊或鎳電鍍凸塊與形成於基板之端子予以連接之方式，(E)藉由施加超音波，將凸塊與形成於基板之端子予以金屬接合之超音波方式。
在直接接合方式(C)或使用非等向性導電性黏著劑之方式(D)中，係藉由黏著劑來將半導體晶片連接於基板，所以可以同時進行電性連接與填膠填充。
另一方面，在其他方式中，係採用：於分別進行銲錫接合、藉由導電性樹脂的硬化之連接、藉由超音波之施加的固相金屬接合後，注入填膠材，進行填充、硬化之毛細管流方式。藉由金凸塊、鎳凸塊、導電樹脂凸塊等之凸塊來進行連接之情形，係與C4相同，以對窄間距化或窄間隙化之對應、及構裝工程之簡化為目的，於基板先行放置填膠材之構裝方式正受到檢討中。
於基板先行放置填膠材之構裝方式中，需要事先於基板塗佈液狀樹脂之工程，或事先於基板黏貼薄膜狀樹脂之工程。
液狀樹脂之塗佈，通常係利用分配器來進行。來自分配器之塗佈，大抵係藉由壓力來控制。但是，隨著液狀樹脂之黏度變化，即使是一定壓力，液狀樹脂的放出量也會改變，要將塗佈量保持一定有其困難。塗佈量過少時，成為未被填充液狀樹脂之為填 充區域產生的原因。塗佈量過多時，溢出的液狀樹脂會附著於壓接半導體晶片與基板之構件，有飛散於周邊區域之危險性。
另一方面，於基板黏貼薄膜狀樹脂之情形時，藉由調整薄膜狀樹脂之厚度及面積，可以調整樹脂量，可以降低構裝時溢出樹脂量的偏差。
但是，於基板黏貼薄膜狀樹脂之裝置的精度有界限，需要將比半導體晶片的尺寸還大之薄膜狀樹脂黏貼於基板。另外，於將尺寸不同之多種類的半導體晶片黏貼於基板之情形時，需要分別準備合乎半導體晶片的尺寸之薄膜狀樹脂。針對此種技術動向，近年來，有要求有效率地獲得附著有合乎尺寸的黏著劑層之半導體晶片單片之方法，及使用其之有效率的半導體裝置之製造方法。
因此，提出：解決事先於基板放置填膠材之構裝方式中之繁雜度，且能夠對應窄間距化及窄間隙化之方法(例如，參照非專利文獻3、專利文獻1及專利文獻2)。在此方法中，於用以形成半導體晶片之半導體晶圓塗佈作為填膠材之黏著劑後，藉由使半導體晶圓單片化，來獲得附著有黏著劑之半導體晶片。之後，將半導體晶片黏貼於基板。
在非專利文獻3所記載之方法中，事先將樹脂塗佈於半導體晶圓後，藉由使半導體晶圓單片化來獲得附著有填膠材之半導體晶片。在此方法中，使用 形成有銲錫凸塊之半導體晶片。銲錫凸塊的一部份係從填膠材露出。藉由銲錫之自我對正來進行半導體晶片與基板之位置偏差的補正。
但是，在形成有使用藉由金或鎳等之電鍍所形成的凸塊或金線所形成的金線-凸塊等之半導體晶片中，使用加壓頭，將半導體晶片一面按壓於基板，一面藉由加熱或超音波施加等之能量施加來進行連接。因此，無法使用自我對正。
另一方面，在專利文獻1所記載之方法中，於半導體晶圓黏貼薄膜狀黏著劑後，藉由切斷半導體晶圓來使單片化。其結果，可以獲得附著有薄膜狀黏著劑之半導體晶片。在本方法中，首先，製作半導體晶圓/薄膜狀黏著劑/分離件之層積體。切斷層積體後，藉由剝離分離件，獲得附著有薄膜狀黏著劑之半導體晶片。
在專利文獻2中，係揭示：於捲帶被貼合於半導體晶圓電路面之狀態下，研磨該晶圓電路面的背面，藉由切割將該晶圓切斷而使單片化，撿取附著有黏著劑層之晶片之方法。
專利文獻1：專利第2833111號公報
專利文獻2：日本專利特開2006-49482號公報
非專利文獻1：本間良信、「覆晶式用填膠材料」、電子材料、股份公司工業調查會、2000年9月1日、第39卷、第9號、p.36-40
非專利文獻2：水池克行、野村英一「覆晶式用填膠材」、電子技術、日刊工業新聞社、2001年9月、臨時增刊號、p.82-83
非專利文獻3：飯田和利「裸晶構裝用材料之開發」、電子技術、日刊工業新聞社、2001年9月、臨時增刊號、p.84-87
但是，在非專利文獻3中，單片化之方法雖未揭示明白，在藉由通常之切割方法來使其單片化之情形時，黏著劑(填膠材)面被污染，要獲得良好的黏著力有其困難。
另外，在專利文獻1之方法中，於切斷層積體之時，薄膜狀黏著劑與分離件剝離之結果，會有被單片化之半導體晶片飛散、流出之問題點。另外，在專利文獻2中，於切割工程中，要如何辨識電路圖案並未說明清楚，無法有效率地獲得附著有黏著劑層之半導體晶片單片。另外，切割工程係在藉由放射線照射而使黏著捲帶硬化後進行，於切斷層積體時，薄膜狀黏著劑與分離件剝離之結果，有被單片化之半導體晶片飛散、流出之問題點。
本發明係有鑑於前述情形而完成者，目的在於提供：有效率地獲得附著有黏著劑之半導體晶片單 片，且可以良好地連接半導體晶片與配線基板之半導體裝置之製造方法及該半導體裝置之製造方法所使用的黏著薄膜。
為了解決前述課題，本發明之半導體裝置之製造方法，係包含：準備以半導體晶圓的電路面朝向切割捲帶側之方式依序積層前述切割捲帶、黏著劑層及前述半導體晶圓而成之層積體的工程；藉由從前述半導體晶圓之位於前述電路面相反側的面來辨識前述電路面的電路圖案，來辨識切斷位置的工程；於辨識前述切斷位置後，至少將前述半導體晶圓及前述黏著劑層於前述層積體的厚度方向予以切斷的工程；於前述切斷工程後，藉由使前述切割捲帶硬化，使前述切割捲帶與前述黏著劑層剝離，來製作附著有黏著劑層之半導體晶片的工程；使附著有前述黏著劑層的前述半導體晶片之電路面中之端子與配線基板的配線對位的工程；及以前述配線基板的前述配線與前述半導體晶片的前述端子電性連接之方式，藉由前述黏著劑層來連接前述配線基板與前述半導體晶片的工程。
又，本發明之半導體裝置之製造方法中，藉由從電路面相反側的面(也稱為半導體晶圓的背面)來辨識前述電路面的電路圖案，辨識切斷位置來切斷半導體晶圓及黏著劑層，所以可以獲得無污染之半導體晶片單片。另外，於切斷時，使用切割捲帶來固定 半導體晶圓，於切斷後，使切割捲帶硬化，不會有半導體晶片單片飛散、流出而遺失。因此，如依據本發明之製造方法，可以有效率地獲得附著有黏著劑層之半導體晶片單片，且可以良好地連接半導體晶片與配線基板。另外，於前述切斷中，可以切斷黏著劑層之方式來全部切斷黏著劑層，也可以以黏著劑層中之電路面側的端部在其後的單片化為可能之程度而殘存之方式，來切斷黏著劑層。
另外，前述至少切斷前述半導體晶圓及前述黏著劑層的工程，係包含：切斷前述半導體晶圓的一部份之第1工程、及切斷前述半導體晶圓的剩餘部分及前述黏著劑層之第2工程。
藉此，可以降低在切斷層積體時所產生的龜裂，能夠抑制半導體晶片單片之電路面中之斷線。其結果，可以使半導體裝置之製造良率提升。
另外，在辨識前述切斷位置之工程中，以透過前述半導體晶圓來辨識前述電路圖案為佳。在此情形時，可以使用通常所形成之電路面的切割線，不需要在與半導體晶圓的電路面相反側之面進行辨識電路圖案用之加工。
進而以使用紅外線照相機來辨識前述電路圖案為佳。在此情形，可以更高精度地辨識切斷位置。
另外，前述半導體晶圓之位於前述電路面相反側之面，係藉由研磨而被平坦化為佳。在此情形， 半導體晶圓之位於電路面相反側之面，可以抑制紅外線漫反射。因此，可以更高精度地辨識切斷位置。
另外，於使前述半導體晶片的前述端子與前述配線基板的前述配線對位的工程中，係以透過附著於前述半導體晶片的前述黏著劑層來觀察前述半導體晶片的前述電路面為佳。在此情形，即使凸塊沒有從黏著劑層突出，也可以觀察電路面。
進而，以藉由從對於前述黏著劑層的表面之法線方向為傾斜之方向對前述黏著劑層照射光線，來觀察前述半導體晶片的前述電路面為佳。在此情形，於黏著劑層之表面，可以抑制光線漫反射。因此，可以更高精度地使半導體晶片的端子與配線基板的配線對位。
進而以具有偏光濾片之照相機來觀察前述半導體晶片的前述電路面為佳。在此情形，於黏著劑層的表面，可以降低漫反射之光線的影響。因此，可以更高精度地進行半導體晶片的端子與配線基板的配線對位。
本發明之黏著薄膜，係藉由加壓及加熱硬化來連接半導體晶片與配線基板之同時，且將配線基板的配線與半導體晶片的端子予以電性連接之黏著薄膜，係被使用於本發明之半導體裝置之製造方法，且包含：含有熱可塑性樹脂、熱硬化性樹脂及硬化劑之樹脂組成物；及填料；對於前述樹脂組成物100質量 份，係含有20~100質量份之前述填料，以170~240℃之溫度，將該黏著薄膜加熱5~20秒時，從藉由DSC(示差掃瞄熱量計)之發熱量所計算的該黏著薄膜的反應率，係在50%以上。
此處，黏著薄膜之反應率X(單位%)，係將對於加熱前的黏著薄膜進行DSC測定所獲得之發熱量設為A，將對於加熱後之黏著薄膜進行DSC測定所獲得的發熱量設為B時，藉由下述式子(1)所算出。
X=(A-B)/A×100 (1)
藉由使用本發明之黏著薄膜，可以合適地實施本發明之半導體裝置之製造方法。
如依據本發明，藉由從與電路面相反側之面辨識前述電路面之電路圖案，來辨識切斷位置，可以獲得無污染之半導體晶片單片。另外，使用切割捲帶來固定晶圓，所以半導體晶片單片不會飛散、流出而遺失，可以效率良好地提供半導體裝置之製造方法及該半導體裝置之製造方法所使用的黏著薄膜。
3、23‧‧‧黏著劑層(黏著薄膜)
6‧‧‧半導體晶圓
6a、26a‧‧‧電路面
6b‧‧‧背面(與電路面相反側之面)
9‧‧‧切割捲帶
12‧‧‧配線
14‧‧‧紅外線照相機
15‧‧‧照相機
15a‧‧‧偏光濾片
23a‧‧‧黏著劑層的表面
26‧‧‧半導體晶片
40‧‧‧配線基板
50‧‧‧半導體裝置
60‧‧‧層積體
LT3‧‧‧光線
P‧‧‧電路圖案
第1圖係模型地表示關於第1實施形態之半導體裝置之製造方法的工程圖。
第2圖係模型地表示關於第1實施形態之半導體裝置之製造方法的工程圖。
第3圖係模型地表示關於第1實施形態之半導體 裝置之製造方法的工程圖。
第4圖係模型地表示關於第1實施形態之半導體裝置之製造方法的工程圖。
第5圖係模型地表示關於第1實施形態之半導體裝置之製造方法的工程圖。
第6圖係模型地表示關於第1實施形態之半導體裝置之製造方法的工程圖。
第7圖係模型地表示關於第1實施形態之半導體裝置之製造方法的工程圖。
第8圖係模型地表示關於第1實施形態之半導體裝置之製造方法的工程圖。
第9圖係模型地表示關於第2實施形態之半導體裝置之製造方法之一工程的工程圖。
第10圖係模型地表示關於第3實施形態之半導體裝置之製造方法之一工程的工程圖。
以下，一面參照所附圖面一面詳細說明本發明之實施形態。
另外，在圖面之說明中，對於同一或同等的要素，使用同一符號，省略重複之說明。
(第1實施形態)
第1~8圖係模型地表示關於第1實施形態之半導體裝置之製造方法的工程圖。
(層積體準備工程)
首先，如第1(A)及第2(A)圖所示般，例如將矽晶圓等之半導體晶圓6載置於吸附台8上。於半導體晶圓6的電路面6a形成有電極銲墊7及對位用標記5。於電極銲墊7與對位用標記5之間填充有絕緣膜20。電極銲墊7、對位用標記5及絕緣膜20之表面係被平坦化。於電極銲墊7上設置有從絕緣膜20的表面突出之突出電極4(端子)。藉由電極銲墊7、對位用標記5及突出電極4，形成電路圖案P。半導體晶圓6的背面6b(與電路面相反側之面)，係與吸附台8接觸。
另一方面，準備黏著薄片52，該黏著薄片52具備分離件2、及設置於分離件2上的黏著劑層3。黏著薄片52之黏著劑層3係以朝半導體晶圓6的電路面6a之方式配置。使用加壓輥輪等之輥輪1將黏著劑層3貼合於電路面6a。輥輪1係一面往與電路面6a平行之方向A1移動，一面於與電路面6a垂直之方向A2加壓黏著薄片52。藉由輥輪1，黏著薄片52的黏著劑層3被按壓於半導體晶圓6的電路面6a(參照第1(B)圖)。
作為貼合裝置，例如可舉：於黏著薄片52的 上下分別設置有輥輪1者、在真空狀態下，將黏著薄片52壓住半導體晶圓6者等。於進行貼合時，以加熱黏著薄片52為佳。藉此，對於半導體晶圓6能使黏著劑層3充分密接，且能夠沒有間隙地充分填埋突出電極4的周圍。加熱溫度係黏著劑層3軟化，且不會硬化之程度。黏著劑層3例如在包含：環氧樹脂、及軟化溫度為40℃之丙烯酸共聚合體、及反應開始溫度為100℃之環氧樹脂用之潛在性硬化劑之情形，加熱溫度例如為80℃。
電極銲墊7例如雖係由利用濺鍍法所形成的鋁膜所形成，但是，也可以含有微量成分之例如矽、銅、鈦等。對位用標記5例如與電極銲墊7同時形成。對位用標記5例如係由鋁形成。
也可以於對位用標記5的表面形成金膜。在此情形，可以降低對位用標記5的表面之平坦性的偏差。進而，例如在對位用標記5由鋁所形成之情形時，藉由形成金膜，可以降低由於鋁的氧化狀態所導致之反射光的偏差。對位用標記5的圖案形狀，例如雖係十字圖案，但是並不限定於此，也可以是圓形圖案、L字圖案。對位用標記5一般係被配置於切割半導體晶圓6所獲得之半導體晶片26的四角落。但是，對位用標記5之場所，只要是可以確保對位的精度，並無特別限定。
突出電極4例如係藉由金電鍍所形成的金凸 塊。突出電極4也可以是利用金線所形成之金柱狀凸塊、因應需要，藉由併用超音波之熱壓接而被固定於電極銲墊7之金屬球、藉由電鍍或蒸鍍所形成之凸塊等。突出電極4並不需要由單一的金屬來構成，也可以含有複數的金屬。突出電極4也可以含有：金、銀、銅、鎳、銦、鈀、錫、鉍等。另外，突出電極4也可以是含有複數的金屬層之層積體。
作為絕緣膜20例如可舉由氮化矽所形成之膜。絕緣膜20也可以由聚醯亞胺所形成。絕緣膜20係具有：設置於電極銲墊7上之開口部。絕緣膜20雖可以覆蓋對位用標記5之方式來形成，但是也可以具有設置於對位用標記5上之開口部。在此情形，對位用標記5係沒有藉由絕緣膜20所覆蓋，所以使用對位用標記5之對位的精度得以提升。
於半導體晶圓6的電路面6a係形成有切割半導體晶圓6用之稱為切割線的切斷預定線。切斷預定線例如係配置成格子狀。於切斷預定線也可以設置切斷時之對位用標記。
作為分離件2例如可舉：表面藉由矽氧樹脂等而被脫模處理之PET基材。黏著劑層3例如係藉由於分離件2塗佈黏著劑組成物後予以乾燥所形成。黏著劑層3例如在常溫為固體。黏著劑層3係包含熱硬化性樹脂。熱硬化性樹脂係藉由熱而立體地架橋來硬化。
作為前述熱硬化性樹脂，可以舉：環氧樹脂、雙馬來亞醯胺樹脂、三氮雜苯樹脂、聚醯亞胺樹脂、聚醯胺樹脂、氰丙烯酸酯樹脂、酚樹脂、不飽和聚酯樹脂、蜜胺樹脂、尿素樹脂、聚胺酯樹脂、聚異氰酸酯樹脂、呋喃樹脂、間苯二酚(resorcinol)樹脂、二甲苯樹脂、苯呱胺樹脂、鄰苯二甲酸二烯丙酯樹脂、矽氧樹脂、聚乙烯縮丁醛樹脂、矽氧烷變性環氧樹脂、矽氧烷變性聚醯胺醯亞胺樹脂、丙烯酸酯樹脂等。此等可以單獨或當成2種以上之混合物使用。
黏著劑層3也可以含有促進硬化反應用之硬化劑。黏著劑層3為了兼顧高反應性及保存穩定性，以含有潛在性之硬化劑為佳。
黏著劑層3也可以含有熱可塑性樹脂。作為熱可塑性樹脂，可舉：聚酯樹脂、聚醚樹脂、聚醯胺樹脂、聚醯胺亞胺樹脂、聚醯亞胺樹脂、聚芳酯化合物樹脂、聚乙烯縮丁醛樹脂、聚胺酯樹脂、苯氧樹脂、聚丙烯酸酯樹脂、聚丁二烯樹脂、丙烯腈丁二烯共聚物(NBR)、丙烯腈丁二烯橡膠苯乙烯樹脂(ABS)、苯乙烯丁二烯共聚物(SBR)、丙烯酸共聚物等。此等可以單獨或併用2種以上來使用。這些當中，為了確保對半導體晶圓6之黏貼性，以於室溫附近具有軟化點之熱可塑性樹脂為佳，以原料中包含甲基丙烯酸環氧丙酯等之丙烯酸共聚物為佳。
黏著劑層3也可以添加用於低線膨脹係數化 之填料(無機微粒子)。此種填料可以是具有結晶性者，也可以是具有非結晶性者。黏著劑層3的硬化後之線膨脹係數為小時，熱變性受到抑制。因此，可以維持半導體晶片之突出電極與配線基板的配線之電性連接，可以提升藉由連接半導體晶片與配線基板所製造之半導體裝置的可靠性。
黏著劑層3也可以含有耦合劑等之添加劑。藉此，可以提升半導體晶片與配線基板之黏著性。
於黏著劑層3內也可以分散導電粒子。在此情形，可以降低由於半導體晶片之突出電極的高度偏差所導致之不好影響。另外，配線基板如玻璃基板等對於壓縮不易變形之情形時，也可以維持連接。進而，可以將黏著劑層3設為非等向性導電性之黏著劑層。
黏著劑層3的厚度，以黏著劑層3可以充分填充半導體晶片與配線基板之間的厚度為佳。通常，黏著劑層3的厚度只要是相當於突出電極的高度與配線基板的配線之高度和之厚度，則可以充分填充半導體晶片與配線基板之間。
接著，如第1(C)及第2(B)圖所示般，使刀片BL朝方向A3移動，藉由抵住半導體晶圓6的背面6b，沿著半導體晶圓6的外周L1將黏著劑層3切斷(半切斷，參照第1(D)圖)。另外，也可以切斷黏著劑層3及分離件2(全切斷)。之後，藉由將分離件2從黏著劑層3予以剝離去除，如第1(E)圖及第 2(C)圖所示般，形成包含半導體晶圓6與黏著劑層3之層積體70。
接著，如第3(A)圖及第4(A)圖所示般，於吸附台8上載置切割架10及層積體70。層積體70係以半導體晶圓6位於黏著劑層3與吸附台8之間的方式而被載置。切割架10係包圍層積體70之周圍。之後，使黏著劑層3與切割捲帶9相面對配置，使用輥輪1將切割捲帶9貼合於切割架10及層積體70(參照第3(B)圖)。
切割捲帶9例如係於表面具有藉由UV照射而硬化之黏著層。藉由黏著層硬化，該黏著層的黏著力降低。切割捲帶9也可以於表面具有黏著力不會變化之黏著層。
接著，如第3(C)圖及第4(B)圖所示般，沿著依循切割架10的切斷預定線L2來切斷切割捲帶9(半切斷，參照第3(D)圖)。藉此，如第3(E)圖及第4(C)圖所示般，以半導體晶圓6的電路面6a朝向切割捲帶9側之方式，獲得切割捲帶9、黏著劑層3及半導體晶圓6以此順序而被層積之層積體60。
(切斷位置辨識工程)
接著，如第5(A)圖所示般，藉由從半導體晶圓6的背面6b來辨識電路面6a的電路圖案P來辨識切斷位置。在此情形，於半導體晶圓6的背面6b雖可以於切斷位置進行(切割)線的加工，但是如藉由透 過來觀察，不需要進行用以辨識電路圖案P之前述特別加工，較為理想。特別是利用紅外線照相機(IR照相機)14，透過半導體晶圓6來辨識電路圖案P為佳。藉此，可以高精度地進行層積體60的對位。半導體晶圓6係由矽形成，且電路圖案P的電極銲墊7及對位用標記5係由鋁形成之情形，由紅外線照相機14所放射出之紅外線LT1，雖透過半導體晶圓6，但是不透過電路圖案P。
另外，半導體晶圓6的背面6b，以藉由研磨而使平坦化為佳，以鏡面研磨更佳。背面6b如被研磨時，於半導體晶圓6的背面6b中，可以抑制紅外線LT1漫反射。因此，可以高精度地進行層積體60之對位。例如可以利用背面研磨裝置來使半導體晶圓6的背面6b平坦化。於半導體晶圓6的背面6b如傷痕或凹凸少時，紅外線LT1不易漫反射，可以鮮明地獲得紅外線LT1的透過影像。
(切割工程)
接著，如第5(B)圖及第5(C)圖所示般，例如沿著切割線等之切斷預定線L3，將半導體晶圓6及黏著劑層3於層積體60的厚度方向予以切割(切斷)。在切割工程中，例如使用具有第5(A)圖所示之紅外線照相機14之切斷器。在切割工程中，以實施：如第5(B)圖所示般，切斷半導體晶圓6的一部份之第1 工程、及如第5(C)圖所示般，切斷半導體晶圓6的剩餘部分及黏著劑層3之第2工程為佳。藉此，可以降低在切斷層積體60時所產生的龜裂，可以抑制半導體晶圓6的電路面6a中之斷線。其結果，可以提升半導體裝置之製造良率。
龜裂如從切斷面朝與半導體晶圓6的電路面6a平行之方向進行時，於電路面6a中，有斷線不良發生之虞。但是，藉由階段性地進行切斷，可以抑制龜裂急遽地進行。
另外，在第1工程中，使用第1刀片進行切斷，在第2工程中，以使用比第1刀片更薄之第2刀片來進行切斷為佳。在此情形，藉由第2工程的切斷所形成的溝之寬度，比藉由第1工程的切斷所形成的溝之寬度更小，可以進一步抑制龜裂的進行。如使切斷所使用之刀片的厚度變薄，可以使溝的寬度變小。
另外，如通常之切割工程般，半導體晶圓的電路面如朝刀片(或紅外線照相機)側而配置時，切屑會附著於黏著劑層。在此情形，半導體晶片與配線基板的連接可靠性降低。另一方面，在本實施形態中，從刀片側起，半導體晶圓6、黏著劑層3及切割捲帶9係以此順序被層積。因此，可以抑制切屑附著於黏著劑層3。另外，黏著劑層3的側面(切斷面)於半導體晶片與配線基板之連接時，被擠出半導體晶片的電路面之外側，不會產生連接可靠性之降低。
(剝離工程)
接著，如第6(A)~第6(C)圖所示般，藉由將切割捲帶9與黏著劑層3予以剝離，製作附著有黏著劑層23之半導體晶片26。
首先，如第6(A)圖所示般，藉由對切割捲帶9照射UV光LT2，使切割捲帶9的黏著層硬化。藉此，切割捲帶9的黏著力降低。
接著，如第6(B)圖所示般，藉由於垂直於切割捲帶9延伸存在之面的方向B按壓切割捲帶9，將切割捲帶9頂上。藉此，如第6(C)圖所示般，附著有黏著劑層23之半導體晶片26被擠出，可以撿取半導體晶片26。接著，獲得附著有黏著劑層23之半導體晶片26。
(半導體晶片與配線基板之對位工程)
接著，如第7圖所示般，將附著有黏著劑層23之半導體晶片26的電路面26a中之突出電極4(端子)、及配線基板40的配線12予以對位。配線基板40係具備：基板13、及設置於基板13上之配線12。對位例如係利用覆晶式黏晶機來進行。
首先，於覆晶式黏晶機的吸附、加熱頭11上，半導體晶片26以朝向吸附、加熱頭11側之方式配置，來載置附著有黏著劑層23之半導體晶片26。接著， 利用照相機15，辨識形成於半導體晶片26的電路面26a之對位用標記5。於對位用標記5藉由黏著劑層23而被覆蓋之情形時，以透過附著於半導體晶片26之黏著劑層23來觀察半導體晶片26的電路面26a為佳。在此情形，不需要為了觀察半導體晶片26的電路面26a，而對半導體晶片26進行加工。藉由觀察電路面26a可以辨識對位用標記5，所以可以界定半導體晶片26的位置。
另外，也可以藉由從對於黏著劑層23的表面23a的法線方向D為傾斜之方向對黏著劑層23照射光LT3，來觀察半導體晶片26的電路面26a。在此情形，在黏著劑層23的表面23a中，可以抑制光LT3漫反射。因此，可以高精度地將半導體晶片26的突出電極4與配線基板40的配線12予以對位。另外，也可以一面使用具有偏光濾片15a之照相機15，遮斷來自黏著劑層23的表面23a之反射光，一面觀察半導體晶片26的電路面26a。
另一方面，利用照相機16來辨識設置於配線基板40之對位用標記。藉此，可以界定配線基板40的位置。來自照相機15及16之影像訊號，係被輸入電腦30。電腦30係以半導體晶片26的突出電極4與配線基板40的配線12被正確對位之方式，可以控制半導體晶片26與配線基板40的相對位置。
(連接工程)
接著，如第8(A)圖及第8(B)圖所示般，以配線基板40的配線12與半導體晶片26的突出電極4電性連接之方式，藉由黏著劑層23來連接配線基板40與半導體晶片26。藉此，得以製造第8(B)圖所示之半導體裝置50。具體而言，例如將配線基板40與半導體晶片26予以加熱壓接。以加熱壓接後，從藉由DSC(示差掃瞄熱量計)之發熱量所計算的黏著劑層23之反應率成為50對位用標記5以上之方式，來加熱壓接為佳。藉此，可以電性及機械性地連接配線12與突出電極4。進而，於連接後之冷卻收縮時，也可以保持配線12與突出電極4之連接。
配線12與突出電極4也可以機械性地接觸，也可以藉由超音波之施加使固相接合。另外，藉由於配線12的表面形成合金層，使該合金層與突出電極4合金化亦可。進而，藉由導電粒子來連接配線12與突出電極4亦可。
在本實施形態之半導體裝置之製造方法中，藉由從半導體晶圓6的背面6b來辨識電路面26a的電路圖案P，可辨識切斷位置來切斷半導體晶圓6及黏著劑層3，可以獲得無污染之半導體晶片26單片。另外，切斷時，利用切割捲帶9來固定半導體晶圓6，切斷後，使切割捲帶9硬化，半導體晶片26單片不會飛散、流出而遺失。因此，如依據本實施形態之製造 方法，可以有效率地獲得附著有黏著劑層23之半導體晶片26單片，且可以良好地連接半導體晶片26與配線基板40。其結果，可以使半導體裝置50的製造良率提升。
另外，半導體晶片26的尺寸與黏著劑層23的尺寸大致相同，在連接工程中，於按壓黏著劑層23時，溢出外側的量變少。因此，於將複數半導體晶片26連接於配線基板40時，可以將相鄰之半導體晶片26間距離設計得短些，可以進行高密度構裝。另外，密封半導體晶片26的密封樹脂量也可以少。進而，不需要暫時壓接，即使在構裝與半導體晶片26不同的其他零件之後，也可以插入式地構裝半導體晶片26。
另外，黏著劑層3可以作為本實施形態的黏著薄膜使用。本實施形態的黏著薄膜，係藉由加壓及加熱而硬化，來連接半導體晶片26與配線基板40，且電性連接配線基板40的配線12及半導體晶片26的突出電極4。黏著薄膜係被使用於本實施形態的半導體裝置之製造方法。黏著薄膜係包含：含有熱可塑性樹脂、熱硬化性樹脂及硬化劑之樹脂組成物、及填料。黏著薄膜係對於樹脂組成物100質量份，為包含填料20~100質量份。於170~240℃的溫度加熱黏著薄膜5~20秒間時，從藉由DSC(示差掃瞄熱量計)之發熱量所計算的黏著薄膜之反應率，係在50%以上。
藉由使用本實施形態之黏著薄膜，可以合適 地實施本實施形態之半導體裝置之製造方法。另外，可以維持半導體晶片26及配線基板40之機械性及電性連接，能夠製造連接可靠性高之半導體裝置50。
(第2實施形態)
第9圖係模型地表示關於第2實施形態之半導體裝置之製造方法的一工程之工程圖。在本實施形態中，將黏著劑層3的尺寸以成為和半導體晶圓6的尺寸大致相同之方式而被事先加工的黏著薄片52之黏著劑層3貼合於電路面6a。之後，藉由從黏著劑層3將分離件2予以剝離去除，如第2(C)圖所示般，形成包含半導體晶圓6及黏著劑層3之層積體70。之後，與第1實施形態相同，可以製造第8(B)圖所示之半導體裝置50。在本實施形態中，可以獲得與第1實施形態同樣的作用效果。進而在本實施形態之情形時，不需要於半導體晶圓6貼合黏著劑層3後之切斷工程，可以謀求作業效率的提升。
在本實施形態中，於將黏著薄片52的黏著劑層3貼合於電路面6a時，使黏著劑層3及半導體晶圓6能對位。因此，以分離件2為透明為佳。
(第3實施形態)
第10圖係模型地表示關於第3實施形態之半導體裝置之製造方法的一工程之工程圖。在本實施形態 中，於切割捲帶9上形成黏著劑層3。黏著劑層3的尺寸係以與半導體晶圓6的尺寸大致相同之方式而事先被加工。另一方面，將半導體晶圓6及切割架10載置於吸附台8上。之後，以半導體晶圓6的電路面6a朝向黏著劑層3側之方式配置，使用輥輪1將形成有黏著劑層3之切割捲帶9貼合於半導體晶圓6的電路面6a。藉此，可以獲得第4(B)圖所示之構造體。之後，與第1實施形態相同，可以製造第8(B)圖所示之半導體裝置50。在本實施形態中，可以獲得與第1實施形態同樣的作用效果。另外，不需要分離件2，且可以縮短半導體裝置50的製造工程。
以上，雖就本發明之合適的實施形態來做詳細說明，但是本發明並不限定於前述實施形態。
實施例
以下，依據實施例及比較例更具體地說明本發明，但是本發明並不限定於以下的實施例。
(實施例1)
將作為熱硬化性樹脂之環氧樹脂YDCN-703(東都化成股份公司製、商品名)12質量份、酚芳烷基樹脂XLC-LL(三井化學股份公司製、商品名)19質量份、作為熱可塑性樹脂之含有環氧基之丙烯酸系橡膠HTR-860P-3(Nagase ChemteX股份公司製、商品名、 質量平均分子量80萬)17質量份、及作為硬化劑之微膠囊型硬化劑HX-3941HP(旭化成股份公司製、商品名)52質量份、及平均粒徑0.5μm的球狀二氧化矽填料100質量份、及平均粒徑3μm之金電鍍塑膠粒子AU-203A(積水化學工業股份公司製、商品名)4.3質量份溶解、分散於甲苯及醋酸乙酯的混合溶媒中。其結果，可以獲得黏著劑組成物的凡立水。
使用輥輪塗佈機將此凡立水的一部份塗佈於分離件(PET薄膜)上之後，藉由以70℃的烤箱予以10分鐘乾燥，獲得於分離件上形成有厚度25μm之黏著劑層之黏著薄片。
接著，將JCM公司製之晶粒貼附薄膜裝置機(Die Attach Film Mounter)的吸附台加熱為80℃後，於吸附台上將電路面形成有金電鍍凸塊(高度16μm)之厚度150μm、直徑6英吋的半導體晶圓使金電鍍凸塊朝上而載置。於半導體晶圓的背面施以#2000精細加工之背面研磨處置。之後，將由黏著劑層及分離件所形成之黏著薄片切斷成200mm×200mm之矩形所獲得之黏著薄片的黏著劑層朝向半導體晶圓的金電鍍凸塊側，而將黏著薄片貼合於半導體晶圓的電路面。此時，以不要捲入空氣之方式，使用晶粒貼附薄膜裝置機之黏貼輥輪，從半導體晶圓的端部將黏著薄片按壓於半導體晶圓。
貼合後，沿著半導體晶圓的外形來切斷黏著 劑層之溢出部分(半切斷)。之後，剝離分離件。確認並無由於空氣的捲入所導致之孔隙或黏著劑層之剝離，而且確認黏著劑層的表面並無金電鍍凸塊的前端突出。
此後，將由半導體晶圓及黏著劑層所形成的層積體以使黏著劑層朝上之方式，而載置於晶粒貼附薄膜裝置機的吸附台上。吸附台之台溫度設定成40℃。進而將直徑8英吋之半導體晶圓用的切割架設置於半導體晶圓的外周。接著，使UV硬化型切割捲帶UC-334EP-110(古川電工製、商品名)之黏著面朝向半導體晶圓側，將切割捲帶貼合於半導體晶圓及切割架。此時，以不捲入空氣之方式，使用晶粒貼附薄膜裝置機之黏貼輥輪，從切割架的端部將切割捲帶9按壓於半導體晶圓及切割架。
貼合後，於切割架的外周與內周之中間附近切斷切割捲帶。藉此，被固定於切割架，獲得黏著劑層及切割捲帶以此順序被層積之層積體。
將所獲得之層積體使半導體晶圓的背面朝上搭載於全自動切片機DFD6361(股份公司DISCO、商品名)。之後，使用安裝於全自動切片機DFD6361之IR照相機，透過半導體晶圓來進行電路面之切割線的對位。
接著，以長邊側為15.1mm間隔、短邊側為1.6mm間隔，在第1工程中，以刀片27HEDD、旋轉速 度40000min-1及切斷速度50mm/秒之切斷條件下，切斷半導體晶圓的一部份(從半導體晶圓之背面至100μm之位置)。在第2工程中，於刀片27HCBB、旋轉速度30000min-1及切斷速度50mm/秒之切斷條件下，切斷半導體晶圓的剩餘部分、黏著劑層及切割捲帶的一部份(95μm)。
之後，將切斷的層積體洗淨，藉由對該層積體噴吹空氣，使水分飛散。進而從切割捲帶側對該層積體進行UV照射。接著，從切割捲帶側將附著有黏著劑層之半導體晶片往上頂，且加以撿取，獲得縱15.1mm×橫1.6mm之半導體晶片。
將所獲得之半導體晶片的背面吸附於覆晶式黏晶機CB-1050(股份公司Athlete FA製、商品名)的吸附頭。之後，使半導體晶片移動至預定的位置。接著，使用含有撓性輕導軌之光纖照明裝置，從斜下方向對附著有黏著劑層之半導體晶片的電路面照射光線，辨識半導體晶片的對位用標記。
另外，準備於厚度0.7mm之無鹼玻璃基板上形成有厚度140nm之銦錫氧化物(ITO)電極之ITO基板。辨識形成於此ITO基板之ITO製對位用標記。如此，進行半導體晶圓與ITO基板之對位。
此後，以210℃、5秒鐘之加熱條件，以對於半導體晶片之金電鍍凸塊的壓力成為50MPa之方式來進行加熱及加壓。以210℃、5秒鐘之加熱條件，從 DSC之發熱量所計算的黏著劑層之反應率為98%。藉由加熱壓接，使黏著劑層硬化，使半導體晶片之金電鍍凸塊與ITO基板之ITO電極電性連接，且機械式地接著半導體晶片與ITO基板。如此，得以製作半導體裝置。
<半導體晶片之評估結果>
藉由將所獲得之半導體晶片浸漬於四氫呋喃溶液，使黏著劑層溶解後，利用量測儀來檢測發生於半導體晶片的電路面之龜裂的大小。其結果，確認到於從半導體晶片的切斷面平行於電路面之方向，具有最大為17μm，於從電路面朝深度方向，具有最大10μm之龜裂之半導體晶片之存在。
<半導體裝置之評估結果>
連接時溢出之黏著劑層中的樹脂爬上半導體晶片側面少。另外，吸附頭之污染也沒有發生。
連接後，藉由四端子法計測連接阻抗值之結果，連接阻抗值為0.5Ω(平均值)。因此，確認到半導體晶片的金電鍍凸塊與ITO基板之ITO電極，係被良好地連接。
進而，為了確認連接可靠性，於60℃、90%RH之高溫高濕裝置內放置半導體裝置1000小時後，藉由四端子法測定連接阻抗值。其結果，連接阻抗值為40 Ω。因此，在半導體晶片與ITO基板之連接，確認到可以獲得良好的連接可靠性。
另外，同樣地為了確認連接可靠性，於-40℃、15分鐘之條件與100℃、15分鐘之條件重複進行的溫度週期試驗機投入半導體裝置。經過1000週期後，藉由四端子法測定連接阻抗值。其結果，連接阻抗值為4Ω。因此，在半導體晶片與ITO基板之連接中，確認到可以獲得良好的連接可靠性。
(實施例2)
將半導體晶圓、黏著劑層及切割捲帶以此順序所層積之層積體如下述般予以切割之外，與實施例1相同，製作半導體晶片。
以長邊側為15.1mm間隔、短邊側為1.6mm間隔，以刀片27HEDD、旋轉速度40000min-1及切斷速度50mm/秒之切斷條件下，切斷半導體晶圓、黏著劑層及切割捲帶的一部份(從半導體晶圓之背面至190μm之位置)。在實施例2中，以1段而非2段進行切割。
<半導體晶片之評估結果>
藉由將所獲得之半導體晶片浸漬於四氫呋喃溶液，使黏著劑層溶解後，利用量測儀來檢測發生於半導體晶片的電路面之龜裂的大小。其結果，確認到於從半導體晶片的切斷面平行於電路面之方向，具有最 大為69μm，於從電路面朝深度方向，具有最大137μm之龜裂之半導體晶片之存在。
(實施例3)
於半導體晶圓的背面不施以背面研磨處置之外，與實施例1相同，製作半導體晶片。不施以背面研磨處置的關係，半導體晶圓的厚度為725μm。
使用IR照相機進行電路面的切割線之對位時，基於形成在半導體晶圓的背面之凹凸的影響，紅外線的透過畫像不鮮明。因此，電路面的切割線之對位有困難。因此，藉由於半導體晶圓的背面形成對應切割線之線，來進行電路面的切割線之對位。
(實施例4)
獲得黏著樹脂組成物之凡立水時，平均粒徑0.5μm之球狀二氧化矽填料之配合比例設為20質量份以外，與實施例1相同，製作半導體晶片。另外，使用所獲得之半導體晶片，與實施例1相同，製作半導體裝置。
<半導體晶片之評估結果>
藉由將所獲得之半導體晶片浸漬於四氫呋喃溶液，使黏著劑層溶解後，利用量測儀來檢測發生於半導體晶片的電路面之龜裂的大小。其結果，確認到於 從半導體晶片的切斷面平行於電路面之方向，具有最大為25μm，於從電路面朝深度方向，具有最大20μm之龜裂之半導體晶片之存在。
<半導體裝置之評估結果>
連接時溢出之黏著劑層中的樹脂爬上半導體晶片側面少。另外，吸附頭之污染也沒有發生。
連接後，藉由四端子法計測連接阻抗值之結果，連接阻抗值為0.5Ω(平均值)。因此，確認到半導體晶片的金電鍍凸塊與ITO基板之ITO電極，係被良好地連接。
進而，為了確認連接可靠性，於60℃、90%RH之高溫高濕裝置內放置半導體裝置1000小時後，藉由四端子法測定連接阻抗值。其結果，連接阻抗值為80Ω。
另外，同樣地為了確認連接可靠性，於-40℃、15分鐘之條件與100℃、15分鐘之條件重複進行的溫度週期試驗機投入半導體裝置。經過1000週期後，藉由四端子法測定連接阻抗值。其結果，連接阻抗值為30Ω。
(實施例5)
於獲得黏著樹脂組成物之凡立水時，將環氧樹脂YDCN-703(東都化成股份公司製、商品名)的配合比 例設為40質量份、酚芳烷基樹脂XLC-LL(三井化學股份公司製、商品名)的配合比例設為20質量份、含有環氧基之丙烯酸系橡膠HTR-860P-3(Nagase ChemteX股份公司製、商品名、質量平均分子量80萬)的配合比例設為20質量份、及微膠囊型硬化劑HX-3941HP(旭化成股份公司製、商品名)的配合比例設為20質量份以外，與實施例1相同，製作半導體晶片。
與實施例1相同進行所獲得之半導體晶片與ITO基板之對位。之後，以210℃、5秒鐘之加熱條件，以對於半導體晶片之金電鍍凸塊的壓力成為50MPa之方式來進行加熱及加壓。以210℃、5秒鐘之加熱條件，從DSC的發熱量所計算的黏著劑層之反應率為60%。藉由加熱壓接，使黏著劑層硬化，使半導體晶片之金電鍍凸塊與ITO基板之ITO電極電性連接，且機械式地接著半導體晶片與ITO基板。如此，得以製作半導體裝置。
<半導體晶片之評估結果>
藉由將所獲得之半導體晶片浸漬於四氫呋喃溶液，使黏著劑層溶解後，利用量測儀來檢測發生於半導體晶片的電路面之龜裂的大小。其結果，確認到於從半導體晶片的切斷面平行於電路面之方向，具有最大為17μm，於從電路面朝深度方向，具有最大10μm 之龜裂之半導體晶片之存在。
<半導體裝置之評估結果>
連接時溢出之黏著劑層中的樹脂爬上半導體晶片側面少。另外，吸附頭之污染也沒有發生。
連接後，藉由四端子法計測連接阻抗值之結果，連接阻抗值為4Ω(平均值)。
進而，為了確認連接可靠性，於60℃、90%RH之高溫高濕裝置內放置半導體裝置1000小時後，藉由四端子法測定連接阻抗值。其結果，連接阻抗值為60Ω。
另外，同樣地為了確認連接可靠性，於-40℃、15分鐘之條件與100℃、15分鐘之條件重複進行的溫度週期試驗機投入半導體裝置。經過1000週期後，藉由四端子法測定連接阻抗值。其結果，連接阻抗值為20Ω。
(比較例1)
將與實施例1同樣所獲得之黏著薄片貼合於半導體晶圓之電路面。貼合後，沿著半導體晶圓之外形，切斷分離件及黏著劑層之溢出部份。
之後，將分離件、黏著劑層及半導體晶圓以此順序而被層積之層積體使半導體晶圓的背面朝上，搭載於晶粒貼附薄膜裝置機的吸附台上。吸附台之台 溫度設定成40℃。進而將直徑8英吋之半導體晶圓用之切割架設置於半導體晶圓之外周。接著，使UV硬化型切割捲帶UC-334EP-110(古川電工製、商品名)的黏著面與半導體晶圓的背面相面對，將切割捲帶貼合於半導體晶圓及切割架。
貼合後，於切割架的外周與內周的中間附近切斷切割捲帶。之後，從黏著劑層剝離分離件。藉此，被固定於切割架，獲得黏著劑層、半導體晶圓及切割捲帶以此順序被層積之層積體。
藉由與實施例1相同切割所獲得之層積體，獲得半導體晶片。確認到於附著於此半導體晶片之黏著劑層的表面，附著有切割時之切屑。因此，無法進行所獲得之半導體晶片與ITO基板之對位。
(比較例2)
與實施例1相同，獲得由黏著劑層及分離件所形成之黏著薄片。將此黏著薄片切斷為280mm×280mm。另外，與實施例1相同，於JCM公司製之晶粒貼附薄膜裝置機的吸附台上載置半導體晶圓。
接著，於8英吋晶圓用之切割架上黏貼雙面捲帶(NICHIBAN製、NICETACK、登錄商標)，使雙面捲帶之黏貼面朝上，於將雙面捲帶的表層薄膜剝離之狀態下，將該切割架設置於半導體晶圓外周。接著，將每一分離件切斷為280mm×280mm之黏著薄片的黏著 劑層朝向半導體晶圓的電路面側，將黏著薄片的黏著劑層黏貼於切割架上的雙面捲帶，而且將黏著薄片貼合於半導體晶圓。此時，以不捲入空氣之方式，使用晶粒貼附薄膜裝置機之黏貼輥輪，從切割捲帶的端部將黏著劑層按壓於半導體晶圓及切割架。
貼合後，沿著切割架的外周切斷黏著劑層及分離件，獲得藉由雙面切割捲帶而被固定於切割架之半導體晶圓、黏著劑層及分離件以此順序被層積之層積體。
將所獲得之層積體使半導體晶圓的背面朝上地搭載於全自動切片機DFD6361(股份公司DISCO、商品名)。之後，使用安裝於全自動切片機DFD6361之IR照相機，透過半導體晶圓來進行電路面之切割線的對位。
接著，以長邊側為15.1mm間隔、短邊側為1.6mm間隔，在第1工程中，以刀片27HEDD、旋轉速度40000min-1及切斷速度50mm/秒之切斷條件下，切斷半導體晶圓的一部份(從半導體晶圓之背面至100μm之位置)。在第2工程中，於刀片27HCBB、旋轉速度30000min-1及切斷速度50mm/秒之切斷條件下，切斷半導體晶圓的剩餘部分、黏著劑層及切割捲帶的一部份(95μm)。
但是，於黏著劑層及分離件之界面中，產生剝離，基於洗淨用之水流，藉由切割所獲得之半導體 晶片飛散、流出。因此，無法獲得附著有黏著劑層之半導體晶片。
[產業上之利用可能性]
如依據本發明，藉由從與電路面相反側之面辨識前述電路面的電路圖案，來辨識切斷位置，可以獲得無污染之半導體晶片單片。另外，利用切割捲帶來固定晶圓，不會有半導體晶片單片飛散、流出而遺失，可以效率良好地提供之半導體裝置之製造方法及該半導體裝置之製造方法所使用的黏著薄膜。
2‧‧‧分離件
3‧‧‧黏著劑層(黏著薄膜)
6‧‧‧半導體晶圓
6a‧‧‧電路面
6b‧‧‧背面(與電路面相反側之面)
8‧‧‧吸附台
52‧‧‧黏著薄片
70‧‧‧層積體
BL‧‧‧刀片
L1‧‧‧外周

Claims (9)

  1. 一種半導體裝置之製造方法，其特徵為包含：準備以半導體晶圓的電路面朝向切割捲帶側之方式依序積層前述切割捲帶、黏著劑層及前述半導體晶圓而成之層積體的工程；藉由從前述半導體晶圓之位於前述電路面相反側的面來辨識前述電路面的電路圖案，來辨識切斷位置的工程；於辨識前述切斷位置後，至少將前述半導體晶圓及前述黏著劑層於前述層積體的厚度方向予以切斷的工程；於前述切斷工程後，藉由使前述切割捲帶與前述黏著劑層剝離，來製作附著有黏著劑層之半導體晶片的工程；使附著有前述黏著劑層的前述半導體晶片之電路面中之端子與配線基板的配線對位的工程；及以前述配線基板的前述配線與前述半導體晶片的前述端子電性連接之方式，藉由前述黏著劑層來連接前述配線基板與前述半導體晶片的工程。
  2. 如申請專利範圍第1項所記載之半導體裝置之製造方法，其中，前述至少切斷前述半導體晶圓及前述黏著劑層的工程，係包含： 切斷前述半導體晶圓的一部份之第1工程、及切斷前述半導體晶圓的剩餘部分及前述黏著劑層之第2工程。
  3. 如申請專利範圍第1或2項所記載之半導體裝置之製造方法，其中，在前述辨識切斷位置之工程中，係透過前述半導體晶圓來辨識前述電路圖案。
  4. 如申請專利範圍第3項所記載之半導體裝置之製造方法，其中，係使用紅外線照相機來辨識前述電路圖案。
  5. 如申請專利範圍第4項所記載之半導體裝置之製造方法，其中，前述半導體晶圓之位於前述電路面相反側之面，係藉由研磨而被平坦化。
  6. 如申請專利範圍第1或2項所記載之半導體裝置之製造方法，其中，於使前述半導體晶片的前述端子與前述配線基板的前述配線對位的工程中，係透過附著於前述半導體晶片的前述黏著劑層來觀察前述半導體晶片的前述電路面。
  7. 如申請專利範圍第6項所記載之半導體裝置之製造方法，其中，藉由從對於前述黏著劑層的表面之法線方向為傾斜之方向對前述黏著劑層照射光線，來觀察前述半導體晶片的前述電路面。
  8. 如申請專利範圍第1或2項所記載之半導體裝 置之製造方法，其中，使用具有偏光濾片之照相機來觀察前述半導體晶片的前述電路面。
  9. 一種黏著薄膜，係藉由加壓及加熱硬化來連接半導體晶片與配線基板之同時，且將配線基板的配線與半導體晶片的端子予以電性連接之黏著薄膜，其特徵為：被使用於如申請專利範圍第1項所記載之半導體裝置之製造方法，且包含：含有熱可塑性樹脂、熱硬化性樹脂及硬化劑之樹脂組成物；及填料；對於前述樹脂組成物100質量份，係含有20~100質量份之前述填料，以170~240℃之溫度，將該黏著薄膜加熱5~20秒時，從藉由DSC(示差掃瞄熱量計)之發熱量所計算的該黏著薄膜的反應率，係在50%以上。
TW101134962A 2006-06-23 2007-06-22 半導體裝置之製造方法及黏著薄膜 TW201338064A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006173736 2006-06-23
JP2006301766 2006-11-07

Publications (1)

Publication Number Publication Date
TW201338064A true TW201338064A (zh) 2013-09-16

Family

ID=38833464

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101134962A TW201338064A (zh) 2006-06-23 2007-06-22 半導體裝置之製造方法及黏著薄膜
TW096122580A TWI420608B (zh) 2006-06-23 2007-06-22 Semiconductor device manufacturing method and adhesive film

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW096122580A TWI420608B (zh) 2006-06-23 2007-06-22 Semiconductor device manufacturing method and adhesive film

Country Status (6)

Country Link
US (1) US8034659B2 (zh)
JP (3) JP5181222B2 (zh)
KR (2) KR101129762B1 (zh)
CN (2) CN101473425B (zh)
TW (2) TW201338064A (zh)
WO (1) WO2007148724A1 (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010368A (ja) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
US8759957B2 (en) 2008-02-07 2014-06-24 Sumitomo Bakelite Company Limited Film for use in manufacturing semiconductor device, method for producing semiconductor device and semiconductor device
JP2009260218A (ja) * 2008-03-19 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP2009260229A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP5436827B2 (ja) * 2008-03-21 2014-03-05 日立化成株式会社 半導体装置の製造方法
JP2009260225A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2009260219A (ja) * 2008-03-24 2009-11-05 Hitachi Chem Co Ltd 半導体ウェハのダイシング方法及び半導体装置の製造方法
JP5493311B2 (ja) * 2008-03-26 2014-05-14 日立化成株式会社 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP5163358B2 (ja) * 2008-03-26 2013-03-13 日立化成株式会社 半導体ウエハのダイシング方法
US8084335B2 (en) * 2008-07-11 2011-12-27 Semiconductor Components Industries, Llc Method of thinning a semiconductor wafer using a film frame
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
KR101102685B1 (ko) * 2009-11-27 2012-01-05 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
JP2011253939A (ja) * 2010-06-02 2011-12-15 Sony Chemical & Information Device Corp ウエハのダイシング方法、接続方法及び接続構造体
US9627281B2 (en) * 2010-08-20 2017-04-18 Advanced Micro Device, Inc. Semiconductor chip with thermal interface tape
KR101351615B1 (ko) 2010-12-13 2014-01-15 제일모직주식회사 반도체용 점접착시트 및 그의 제조 방법
JP5666335B2 (ja) * 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
TWI430376B (zh) * 2011-02-25 2014-03-11 The Method of Fabrication of Semiconductor Packaging Structure
JP5805411B2 (ja) 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
US20130194766A1 (en) * 2012-01-31 2013-08-01 U.D.Electronic Corp. Signal filtering mounting sctructure
US8753924B2 (en) 2012-03-08 2014-06-17 Texas Instruments Incorporated Grown carbon nanotube die attach structures, articles, devices, and processes for making them
JP5477409B2 (ja) 2012-03-12 2014-04-23 株式会社デンソー 電源システム
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
JP5960532B2 (ja) * 2012-07-25 2016-08-02 株式会社ディスコ パッケージ基板の加工方法
US9543197B2 (en) * 2012-12-19 2017-01-10 Intel Corporation Package with dielectric or anisotropic conductive (ACF) buildup layer
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法
WO2014195558A1 (en) * 2013-06-03 2014-12-11 Walki Group A sealing tag with conductive features for preventing the counterfeiting of a product and a method for manufacturing such
JP6066854B2 (ja) * 2013-07-30 2017-01-25 株式会社ディスコ ウエーハの加工方法
JP5799180B1 (ja) * 2013-11-19 2015-10-21 積水化学工業株式会社 半導体接合用接着フィルム
TWI575779B (zh) * 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP6504750B2 (ja) * 2014-05-07 2019-04-24 株式会社ディスコ ウェーハの加工方法
US10720495B2 (en) * 2014-06-12 2020-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR101990227B1 (ko) * 2014-12-05 2019-06-17 히타치가세이가부시끼가이샤 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
DE102015204698B4 (de) 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
FR3039700B1 (fr) * 2015-07-31 2017-08-11 Commissariat Energie Atomique Procede de collage direct avec auto-alignement par ultrasons
JP2017059707A (ja) * 2015-09-17 2017-03-23 富士通株式会社 積層チップ、積層チップを搭載する基板、及び積層チップの製造方法
US20170084490A1 (en) * 2015-09-18 2017-03-23 Stmicroelectronics, Inc. Method for making ic with stepped sidewall and related ic devices
US9793239B2 (en) 2015-09-25 2017-10-17 Advanced Micro Devices, Inc. Semiconductor workpiece with selective backside metallization
JP6524553B2 (ja) * 2016-05-30 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6524554B2 (ja) * 2016-05-30 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2020502786A (ja) * 2016-12-16 2020-01-23 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ，アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー 化合物半導体デバイス構造内の遷移金属窒化物層の選択的酸化
JP6791584B2 (ja) * 2017-02-01 2020-11-25 株式会社ディスコ 加工方法
JP6817854B2 (ja) * 2017-02-28 2021-01-20 株式会社ディスコ 樹脂パッケージ基板の分割方法
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
CN108878310B (zh) * 2017-05-12 2022-01-25 无锡华润安盛科技有限公司 芯片切割系统及其控制电路
JP7058904B2 (ja) * 2017-09-08 2022-04-25 株式会社ディスコ ウェーハの加工方法
WO2019106846A1 (ja) * 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
JP7134560B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP7130323B2 (ja) * 2018-05-14 2022-09-05 株式会社ディスコ ウェーハの加工方法
JP7237412B2 (ja) * 2018-05-14 2023-03-13 株式会社ディスコ ウェーハの加工方法
JP7134561B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP2019212812A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212811A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP2020024988A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024987A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7171135B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7171136B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7229636B2 (ja) * 2019-01-17 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP7243016B2 (ja) * 2019-01-30 2023-03-22 日清紡マイクロデバイス株式会社 半導体装置およびその製造方法
JP7277020B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7277021B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7277019B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7301468B2 (ja) * 2019-04-17 2023-07-03 株式会社ディスコ 被加工物の加工方法、熱圧着方法
CN112233987B (zh) * 2019-07-15 2022-11-01 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置
JP7387228B2 (ja) 2019-10-17 2023-11-28 株式会社ディスコ ウェーハの加工方法
CN112802864A (zh) * 2021-02-07 2021-05-14 长春长光圆辰微电子技术有限公司 一种背照式图像传感器焊盘打开的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280334A (ja) 1988-04-05 1989-11-10 Toshiba Corp 半導体ウェハにおける半導体チップの位置検出方法
JP2833111B2 (ja) 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
JPH0669323A (ja) 1992-08-19 1994-03-11 Tokyo Electron Ltd ウエハ検出装置およびウエハ位置決め装置
JP2937244B1 (ja) 1998-05-20 1999-08-23 株式会社東京精密 ウェーハのパターン撮像装置
JP4044543B2 (ja) 2000-05-12 2008-02-06 富士通株式会社 半導体チップの製造方法
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP2002252245A (ja) * 2001-02-22 2002-09-06 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003151924A (ja) * 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
JP4791693B2 (ja) * 2002-04-11 2011-10-12 積水化学工業株式会社 半導体チップの製造方法
JP2004099833A (ja) * 2002-09-12 2004-04-02 Three M Innovative Properties Co 熱硬化性接着剤組成物、フィルム接着剤及び半導体装置
JP4135149B2 (ja) 2002-10-04 2008-08-20 日立化成工業株式会社 接着シート中に存在する異物の検出方法
CN100423201C (zh) * 2003-07-08 2008-10-01 琳得科株式会社 切割和/或小片接合用粘合片以及半导体装置的制造方法
KR20030086450A (ko) * 2003-08-01 2003-11-10 히다치 가세고교 가부시끼가이샤 회로 접속용 접착제 및 이를 사용하여 접속된 회로판
JP2005209940A (ja) * 2004-01-23 2005-08-04 Lintec Corp 半導体装置の製造方法
JP2005340431A (ja) * 2004-05-26 2005-12-08 Renesas Technology Corp 半導体装置の製造方法
JP4776188B2 (ja) 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP2006093285A (ja) 2004-09-22 2006-04-06 Disco Abrasive Syst Ltd ウェーハの裏面からのダイシング方法
JP2006156754A (ja) * 2004-11-30 2006-06-15 Furukawa Electric Co Ltd:The ダイシングダイボンドテープ
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
TWI473183B (zh) * 2007-06-19 2015-02-11 Invensas Corp 可堆疊的積體電路晶片的晶圓水平表面鈍化

Also Published As

Publication number Publication date
JP5181222B2 (ja) 2013-04-10
CN102148179A (zh) 2011-08-10
KR101131366B1 (ko) 2012-04-04
JP5573970B2 (ja) 2014-08-20
KR20090036568A (ko) 2009-04-14
CN101473425B (zh) 2011-02-09
WO2007148724A1 (ja) 2007-12-27
TWI420608B (zh) 2013-12-21
TW200816335A (en) 2008-04-01
US20100003771A1 (en) 2010-01-07
JP2012054582A (ja) 2012-03-15
KR101129762B1 (ko) 2012-03-26
CN101473425A (zh) 2009-07-01
US8034659B2 (en) 2011-10-11
JP2013102190A (ja) 2013-05-23
CN102148179B (zh) 2012-05-30
JPWO2007148724A1 (ja) 2009-11-19
KR20110026499A (ko) 2011-03-15
JP5257499B2 (ja) 2013-08-07

Similar Documents

Publication Publication Date Title
TWI420608B (zh) Semiconductor device manufacturing method and adhesive film
JP5487619B2 (ja) 回路部材接続用接着剤及びこれを用いた半導体装置
JP5569126B2 (ja) 接着剤組成物、接着剤シート及び半導体装置の製造方法
US9190381B2 (en) Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same
JP5890960B2 (ja) フリップチップ実装方法
KR101302933B1 (ko) 회로 부재 접속용 접착제 및 반도체 장치
JP2012044202A (ja) 回路部材接続用接着剤
JP5569121B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP5811514B2 (ja) フィルム状接着剤
TWI425066B (zh) Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
JP5263158B2 (ja) 回路部材接続用接着剤及び半導体装置
JP5375351B2 (ja) 半導体回路部材の製造方法
JP5321251B2 (ja) 回路板及び回路板の製造方法
TWI509043B (zh) Adhesive composition, method for manufacturing connection of circuit member and semiconductor device