KR101302933B1 - 회로 부재 접속용 접착제 및 반도체 장치 - Google Patents

회로 부재 접속용 접착제 및 반도체 장치 Download PDF

Info

Publication number
KR101302933B1
KR101302933B1 KR1020107011780A KR20107011780A KR101302933B1 KR 101302933 B1 KR101302933 B1 KR 101302933B1 KR 1020107011780 A KR1020107011780 A KR 1020107011780A KR 20107011780 A KR20107011780 A KR 20107011780A KR 101302933 B1 KR101302933 B1 KR 101302933B1
Authority
KR
South Korea
Prior art keywords
adhesive
circuit member
resin
member connection
connection
Prior art date
Application number
KR1020107011780A
Other languages
English (en)
Other versions
KR20100074312A (ko
Inventor
아끼라 나가이
야스노리 가와바따
시게끼 가또기
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20100074312A publication Critical patent/KR20100074312A/ko
Application granted granted Critical
Publication of KR101302933B1 publication Critical patent/KR101302933B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 서로 대향하는 회로 기판을 접속하기 위한 회로 부재 접속용 접착제로서, 열가소성 수지, 열경화성 수지 및 경화제를 포함하는 수지 조성물과, 상기 조성물 중에 분산된 금속 수산화물 입자를 포함하는 회로 부재 접속용 접착제를 제공한다. 본 발명의 회로 부재 접속용 접착제는 반도체칩과 기판의 접속 신뢰성이 우수함과 함께, 반도체칩과 기판의 위치 정렬에 이용되는 얼라인먼트 마크의 인식성을 실용상 충분한 레벨까지 향상시키는 것을 가능하게 하는 것이다.

Description

회로 부재 접속용 접착제 및 반도체 장치{CIRCUIT MEMBER CONNECTING ADHESIVE AND SEMICONDUCTOR DEVICE}
본 발명은 회로 부재 접속용 접착제 및 이것을 이용한 반도체 장치에 관한 것이다.
반도체칩을 페이스다운 본딩 방식에 의해 직접 회로 기판에 실장하는 방식으로서, 반도체칩의 전극 부분에 땜납 범프를 형성하여 회로 기판에 땜납 접속하는 방식이나, 반도체칩에 설치한 돌기 전극에 도전성 접착제를 도포하여 회로 기판 전극에 전기적 접속을 행하는 방법이 알려져 있다. 이들 방식에서는 각종 환경 하에 노출된 경우, 접속하는 칩과 기판의 열팽창 계수차에 기초하는 스트레스가 접속 계면에서 발생하기 때문에 접속 신뢰성이 저하된다는 문제가 있다.
이 때문에, 접속 계면의 스트레스를 완화할 목적으로 칩과 기판의 간극을 에폭시 수지 등의 언더필재로 충전하는 방식이 검토되고 있다. 언더필재의 충전 방식으로서는 칩과 기판을 접속한 후에 저점도의 액상 수지를 주입하는 방식과, 기판 상에 언더필재를 설치한 후에 칩을 탑재하는 방식이 있다. 미리 언더필재를 기판에 설치한 후에 칩을 탑재하는 방법으로서는 액상 수지를 도포하는 방법과 필름상 수지를 접합하는 방법이 있다.
그러나, 액상 수지의 도포에 있어서는 디스펜서에 의한 정밀한 도포량 제어가 곤란하여, 최근의 칩 박형화에 있어서, 너무 많은 도포에 의해서 본딩 시에 비어져 나온 수지가 칩의 측면을 기어올라가 본딩 툴을 오염시키기 때문에, 툴의 세정이 필요해져서, 양산 시의 공정이 번잡하게 되는 원인으로 되어 있다.
한편, 필름상 수지의 경우, 필름의 두께를 제어함으로써 수지량의 최적화가 용이해지는 반면, 필름을 기판에 접착할 때, 가압착 공정이라고 불리는 필름의 접착 공정이 필요해진다. 이 경우, 실장 시의 칩과 기판의 위치 어긋남을 보정하기 위해서 기판에 접착되는 필름은 칩 크기보다 크게 하는 것이 일반적이어서, 고밀도화 실장의 방해가 되는 것이 과제였다. 이 과제를 해결하기 위해서 칩 크기와 동일 크기의 접착제를 공급하는 방법으로서, 칩으로 낱개화하기 전의 웨이퍼 상태에서 접착제를 공급한 후, 다이싱 등에 의해서 칩 가공과 동시에 접착제의 가공을 행하여 접착제가 있는 칩을 얻는 방법이 제안되어 있다(특허문헌 1, 2 참조).
일본 특허 제2833111호 공보 일본 특허 공개 제2006-49482호 공보
그러나, 종래 제안되어 온 웨이퍼 선치형의 언더필 방법(칩으로 낱개화하기 전에 웨이퍼에 언더필제를 공급하는 가공 방법을 말함)은 하기와 같은 문제가 있어 시장에서 일반화되어 있지 않다.
특허 문헌 1의 방법은 웨이퍼에 필름상 접착제를 접착한 후에 다이싱으로 낱개화하여 접착 필름이 있는 칩을 얻는 방법이다. 본 방법에서는 웨이퍼/접착제/세퍼레이터의 적층체를 제작하고, 이것을 절단한 후, 세퍼레이터를 박리하여 접착제가 있는 칩을 얻는데, 적층체를 절단할 때에 접착제와 세퍼레이터가 박리하는 경우가 있어, 낱개화된 반도체칩이 비산, 유출하는 것이 걱정된다.
특허 문헌 2는 점착재층과 접착제층을 갖는 웨이퍼 가공용 테이프에 관한 방법에 관한 것으로, 웨이퍼를 웨이퍼 가공용 테이프에 접착한 후에 다이싱, 픽업을 행하여, 낱개화된 칩을 기판에 플립 칩 접속하는 방법이 개시되어 있다. 일반적으로 플립 칩 실장에서는, 칩 회로면의 범프라고 불리는 단자와, 마주 대하는 기판측의 단자를 접속하기 위해서, 칩측의 얼라인먼트 마크(위치 정렬 마크)와 기판측의 얼라인먼트 마크를 플립 칩 본더로 위치 정렬하고, 접착한다. 그러나, 칩의 회로면에 접착제를 접착한 경우에는 접착제가 회로면의 얼라인먼트 마크를 덮어버리기 때문에, 접착제를 투과하여 얼라인먼트 마크를 인식할 필요가 있다. 이에 대하여 특허 문헌 2에서는 이 문제에 대한 해결책은 제공하지 않았다.
본 발명의 목적은 반도체칩과 기판의 접속 신뢰성이 우수함과 함께, 반도체칩과 기판의 위치 정렬에 이용되는 얼라인먼트 마크의 인식성을 실용상 충분한 레벨까지 향상시킨 회로 부재 접속용 접착제를 제공하는 데에 있다. 본 발명의 목적은 또한 이 회로 부재 접속용 접착제를 이용한 반도체 장치를 제공하는 데에 있다.
본 발명은 서로 대향하는 회로 기판을 접속하기 위한 회로 부재 접속용 접착제로서, 열가소성 수지, 열경화성 수지 및 경화제를 포함하는 수지 조성물과, 상기 조성물 중에 분산된 금속 수산화물 입자를 포함하는 회로 부재 접속용 접착제를 제공한다. 또한, 「서로 대향하는 회로 기판의 접속」에는 전기적인 접속 및/또는 회로 기판의 고정이 포함된다.
본 발명의 회로 부재 접속용 접착제는 반도체칩과 기판 사이의 우수한 접속 신뢰성과, 얼라인먼트 마크의 인식을 가능하게 하는 높은 광 투과성이라는, 종래 양립이 불가능하다고 말해져 온 특성을 실현하는 것이다.
접속 신뢰성으로서는, 칩과 기판의 열팽창 계수차에 기초하여 발생하는 응력에 대응하는 고접착화, 리플로우 온도에 대응하기 위한 고내열성, 고온 환경화에 대응하기 위한 저열팽창성, 고온 고습 환경 하에 대응하기 위한 저흡습성 등이 요구되고 있다. 이들 특성 향상시키기 위해서 고내열성과 고접착성을 달성하는 것이 가능한 에폭시 수지에 선팽창 계수가 작은 실리카 충전재를 첨가하는 것이 생각되는데, 이러한 계에서는, 실리카 충전재와 에폭시 수지의 계면에서의 산란 등에 기초하여 투명성을 얻을 수 없다.
한편, 투명 유리 입자를 첨가함으로써 투명성을 확보하는 것이 생각되지만(예를 들면, 일본 특허 제3408301호 공보), 유리 입자가 투명한 경우에도, 유리 입자를 분산시키는 수지와의 굴절률차나 계면의 밀착성 불량 등에 기초하여 투명성이 손상되는 경우가 있고, 유리 입자의 취약성이나 열팽창 계수차에 기초하여 접속 신뢰성이 얻어지지 않는 경우도 많다.
이러한 상황에 대하여 본 발명의 회로 부재 접속용 접착제에서는 기재를 열가소성 수지, 열경화성 수지 및 경화제로 구성시키고, 또한 이 기재에 금속 수산화물 입자를 첨가시켜 분산시킴으로써 우수한 접속 신뢰성과 높은 광 투과성의 양립을 가능하게 하고 있다.
본 발명의 회로 부재 접속용 접착제는 미경화시의 가시광 병행 투과율이 15 내지 100％인 것이 바람직하다. 가시광 병행 투과율을 이 범위 내로 함으로써 플립칩 본더에서의 얼라인먼트 마크의 인식이 더욱 용이해진다.
수지와의 굴절률차를 작게 할 수 있어서, 미경화 상태 시의 회로 부재 접속용 접착제의 광산란을 최소한으로 억제할 수 있는 점에서, 금속 수산화물 입자의 굴절률은 1.5 내지 1.7이 바람직하다.
금속 수산화물 입자의 입경에 대해서는, 평균 입경이 0.1 μm 내지 10 μm의 범위 내가 되도록 하는 것이 바람직하다. 금속 수산화물 입자의 평균 입경을 이 범위로 함으로써 그 분산성이나 수지의 유동성을 향상시킬 수 있고, 수지의 보강 효과도 기대할 수 있다.
본 발명의 회로 부재 접속용 접착제는 180℃에서 20초간 가열한 후의 시차 주사 열량 측정에서의 반응률이 75％ 이상인 것이 바람직하다. 시차 주사 열량 측정에서의 반응률을 상기한 값으로 함으로써 안정된 저 접속 저항이 얻어져, 열압착 수지로서 우수하게 된다.
본 발명의 회로 부재 접속용 접착제는 40℃ 내지 100℃의 선팽창 계수가 70×10-6/℃ 이하인 것이 바람직하다. 이러한 특성의 회로 부재 접속용 접착제를 이용하여 반도체칩과 회로 기판을 접속하면, 접속 후의 온도 변화나 가열 흡습에 의한 팽창 등이 억제되어, 고 접속 신뢰성이 얻어진다.
본 발명은 또한 상기 회로 부재 접속용 접착제로 접합된 회로 기판을 갖는 반도체 장치를 제공한다.
본 발명에 의해 반도체칩과 기판의 접속 신뢰성이 우수함과 동시에, 반도체칩과 기판의 위치 정렬에 이용되는 얼라인먼트 마크의 인식성을 실용상 충분한 레벨까지 향상시킨 회로 부재 접속용 접착제가 제공된다. 또한, 이 회로 부재 접속용 접착제를 이용한 반도체 장치가 제공된다.
본 발명의 회로 부재 접속용 접착제를 이용함으로써 협(狹)피치화 및 협갭화에 대응 가능한 웨이퍼 선치형의 언더필 공법으로서, 다이싱 시의 오염이 없고, 또한 다이싱 후에 간편하게 접착제가 있는 반도체부가 있는 칩을 얻을 수 있고, 또한 웨이퍼에 대한 고밀착화에 의한 다이싱 시의 박리 억제, 필름의 고탄성화에 의한 다이싱 후의 수염, 돌출 부분, 균열의 억제, 칩 실장 시에 저온 또한 단시간에 경화가 가능하게 된다. 또한, 본 발명의 회로 부재 접속용 접착제를 이용한 웨이퍼 선치형의 언더필 방법에 의해, 웨이퍼에 대한 밀착성과 다이싱 테이프에 대한 밀착성의 최적화에 의한 다이싱 시의 박리 억제와 다이싱 후의 간편한 박리성의 양립이 가능해져, 수염, 돌출 부분, 균열 등의 발생을 억제시켜 다이싱하기 위한 미경화시의 필름의 고탄성화를 실현하여, 칩 실장 시에 저온 또한 단시간에 경화할 수 있게 된다.
본 발명에 있어서의 회로 부재 접속용 접착제에 대해서 설명한다.
본 발명의 회로 부재 접속용 접착제는 서로 대향하는 회로 기판을 접속하기 위한 회로 부재 접속용 접착제이다. 서로 대향하는 회로 기판으로서는 특별히 한정하는 조합은 없지만, 예를 들면 (I) 돌출한 접속 단자를 갖는 반도체칩과 (II) 배선 패턴이 형성된 회로 기판을 들 수 있다.
(I) 돌출한 접속 단자를 갖는 반도체칩에서, 반도체칩의 돌출한 접속 단자는 금 와이어를 이용하여 형성되는 금 스터드 범프, 금속볼을 반도체칩의 전극에 열압착이나 초음파 병용 열압착기에 의해서 고정한 것, 및 도금이나 증착에 의해서 형성된 것일 수도 있다. 돌출한 접속 단자는 단일의 금속으로 구성되어 있을 필요는 없고, 금, 은, 구리, 니켈, 인듐, 팔라듐, 주석, 비스무스 등 복수의 금속 성분을 포함하고 있을 수도 있고, 이들 금속층이 적층된 형태를 하고 있을 수도 있다. 또한, 돌출한 접속 단자를 갖는 반도체칩은 돌출한 접속 단자를 갖는 반도체 웨이퍼의 상태일 수도 있다. 반도체칩의 돌출한 접속 단자와 배선 패턴이 형성된 기판을 서로 대향하여 배치하기 때문에 통상적으로 반도체칩은 돌출한 접속 단자와 동일면에 얼라인먼트 마크를 갖는다. 이 경우, 반도체칩의 돌출한 접속 단자를 갖는 면에 회로 부재 접속용 접착제를 접착한 상태에서, 플립 칩 본더가 회로 부재 접속용 접착제를 투과하여 칩의 회로면에 형성된 얼라인먼트 마크를 인식하는 것이 가능한 것이 바람직하다.
(II) 배선 패턴이 형성된 회로 기판은 통상의 회로 기판일 수도 있고, 또한 반도체칩일 수도 있다. 회로 기판의 경우, 배선 패턴은 에폭시 수지나 벤조트리아진 골격을 갖는 수지를 유리 섬유나 부직포에 함침하여 형성한 기판, 빌드업층을 갖는 기판 또는 폴리이미드, 유리, 세라믹 등의 절연 기판 표면에 형성된 구리 등의 금속층의 불필요한 부분을 에칭 제거하여 형성할 수가 있는 것 외에, 절연 기판 표면에 도금에 의해서 형성하는 것도 가능하고, 또는 증착 등에 의해서 형성할 수도 있다. 또한, 배선 패턴은 단일의 금속으로 형성되어 있을 필요는 없고, 금, 은, 구리, 니켈, 인듐, 팔라듐, 주석, 비스무스 등 복수의 금속 성분을 포함하고 있을 수도 있고, 이들 금속층이 적층된 형태를 하고 있을 수도 있다. 또한, 기판이 반도체칩인 경우, 배선 패턴은 통상 알루미늄으로 구성되어 있지만, 그 표면에, 금, 은, 구리, 니켈, 인듐, 팔라듐, 주석, 비스무스 등의 금속층을 형성할 수도 있다.
예를 들면, 회로 부재 접속용 접착제가 있는 반도체칩은 (1) 칩화하기 전의 돌출한 접속 단자를 갖는 반도체 웨이퍼의 돌출한 접속 단자면에, 반도체 웨이퍼와 동등한 면적의 회로 부재 접속용 접착제를 라미네이트 등에 의해서 접착하고, (2) 상기 반도체 웨이퍼의 이면 또는 상기 회로 부재 접속용 접착제 상에 다이싱 테이프를 적층하는 공정에 의해서 얻어진 적층체를 다이싱에 의해서 낱개로 절단하고, (3) 다이싱 테이프로부터 낱개화한 회로 부재 접속용 접착제가 있는 반도체칩을 박리함으로써 얻을 수 있다. 여기서 이용하는 다이싱 테이프는 기재 테이프 상에 점착재가 도포된 시판되고 있는 다이싱 테이프를 적용할 수 있다. 다이싱 테이프로서는 감압형과 방사선 반응형으로 대별되는데, UV 조사에 의한 경화에 의해서 점착력이 감소하여, 점착면에 적층된 피착체의 박리를 용이하게 하는 방사선 반응형의 다이싱 테이프가 보다 바람직하다.
본 발명의 회로 부재 접속용 접착제는 반도체칩의 돌출한 접속 단자를 갖는 면에 접착한 상태에서 회로 부재 접속용 접착제를 투과하여 칩의 회로면에 형성된 얼라인먼트 마크를 인식할 수 있는 것이 바람직하다. 얼라인먼트 마크는 통상의 플립 칩 본더에 탑재된 칩 인식용의 장치로 인식할 수 있다. 이 인식 장치는 통상, 할로겐 램프를 갖는 할로겐 광원, 라이트 가이드, 조사 장치 및 CCD 카메라로 구성된다. CCD 카메라로 받아들인 화상은 화상 처리 장치에 의해서 미리 등록된 위치 정렬용의 화상 패턴과의 정합성이 판단되어, 위치 정렬 작업이 행하여진다. 본 발명에서 말하는 바의 얼라인먼트 마크를 인식하는 것이 가능하다는 것이란, 플립 칩 본더의 칩 인식용 장치를 이용하여 받아들인 얼라인먼트 마크의 화상과, 등록되어 있는 얼라인먼트 마크의 화상과의 정합성이 양호하여, 위치 정렬 작업이 문제없이 행해지는 것을 가리킨다. 예를 들면, 애슬릿 FA 가부시끼가이샤 제조의 플립 칩 본더 CB-1050를 사용한 경우, 회로 부재 접속용 접착제가 돌출한 접속 단자를 갖는 면에 접착한 적층체의 접속 단자면과는 반대의 면에서 플립 칩 본더의 흡착 노즐에 적층체를 흡인한다. 그 후, 장치 내의 칩 인식용 장치로 접착제층을 투과하여 반도체칩 표면에 형성된 얼라인먼트 마크를 촬영하고, 미리 화상 처리 장치에 받아들인 반도체칩의 얼라인먼트 마크와의 정합성이 얻어져 위치 정렬 작업을 할 수 있는 접착제를 인식할 수 있는 회로 부재 접속용 접착제로서, 위치 정렬할 수 없었던 경우를 인식할 수 없는 회로 부재 접속용 접착제로서 판별할 수 있다.
본 발명의 회로 부재 접속용 접착제는 미경화 시의 가시광 병행 투과율이 15 내지 100％인 것이 바람직하고, 가시광 병행 투과율이 18 내지 100％인 것이 보다 바람직하고, 가시광 병행 투과율이 25 내지 100％인 것이 더욱 바람직하다. 가시광 병행 투과율이 15％보다 작은 경우에는, 플립 칩 본더에서의 얼라인먼트 마크의 인식을 행할 수 없게 되어 위치 정렬 작업이 곤란해지는 경우가 있다.
가시광 병행 투과율은 닛본 덴쇼꾸 가부시끼가이샤 제조의 탁도계 NDH2000을 이용하여, 적분구식 광전 광도법으로 측정할 수 있다. 예를 들면, 막 두께 50 μm의 데이진 듀퐁 제조의 PET 필름(퓨렉스, 전체 광선 투과율 90.45, 헤이즈 4.47)을 기준 물질로서 교정한 후, PET 기재에 25 μm 두께로 회로 접속용 접착제를 도공하고, 이것을 측정한다. 측정 결과로부터는 탁도, 전체 광선 투과율, 확산 투과율 및 병행 투과율을 구할 수 있다.
또한, 가시광 병행 투과율 또는 가시광 투과율은 히다치 제조의 U-3310형 분광 광도계로 측정할 수 있다. 예를 들면, 막 두께 50 μm의 데이진 듀퐁 제조의 PET 필름(퓨렉스, 555 nm 투과율 86.03％)을 기준 물질로 하여 베이스 라인 보정 측정을 행한 후, PET 기재에 25 μm 두께로 회로 부재 접속용 접착제를 도공하고, 400 nm 내지 800 nm의 가시광 영역의 투과율을 측정할 수 있다. 플립 칩 본더에서 사용되는 할로겐 광원과 라이트 가이드의 파장 상대 강도에 있어서 550 nm 내지 600 nm가 가장 강도가 높기 때문에, 본 발명에 있어서는 555 nm의 투과율에 의해 투과율의 비교를 행할 수 있다.
본 발명의 회로 부재 접속용 접착제를 다이싱 테이프와 조합하는 경우, 회로 부재 접속용 접착제의 UV 조사 후의 다이싱 테이프에 대한 접착력이 10 N/m 이하이고, 또한 반도체 웨이퍼에 대한 접착력이 70 N/m 이상인 것이 바람직하다. UV 조사 후의 다이싱 테이프에 대한 접착력이 10 N/m 이상인 경우, 다이싱 후의 낱개화한 회로 부재 접속용 접착제가 있는 반도체칩을 다이싱 테이프로부터 박리하는 작업에 있어서, 칩 파괴의 발생이나 접착제층의 변형이 발생하는 경우가 있다. 한편, 반도체 웨이퍼에 대한 접착력이 70 N/m 이하인 경우, 다이싱 시의 블레이드의 회전 절삭에 의한 충격과 수압의 영향으로 칩과 접착제 계면에서 박리가 발생하는 경향이 있다.
회로 부재 접속용 접착제와 UV 조사 후의 다이싱 테이프의 접착력은 이하와 같이 하여 측정할 수 있다. 즉, 회로 부재 접속용 접착제를 가열 온도 80℃로 설정한 라미네이터에 의해서 웨이퍼에 라미네이트한 후, 다이싱 테이프의 점착면을 회로 부재 접속용 접착제로서 40℃에서 라미네이트를 행한 후, 다이싱 테이프측에 15 mW에서 300 mJ 정도의 UV 조사를 행한다. UV 조사 후의 다이싱 테이프에 10 mm 폭의 홈을 형성하여 인장 측정용의 세그먼트를 준비한다. 웨이퍼를 스테이지에 가압하고, 세그먼트로 한 다이싱 테이프의 일단을 인장 측정기의 인장 지그에 고정하여 90° 박리 시험을 행하여, 회로 부재 접속용 접착제와 UV 조사 후의 다이싱 테이프를 벗긴다. 이 측정에 의해서 회로 부재 접속용 접착제와 UV 조사 후의 다이싱 테이프의 접착력을 측정할 수 있다.
회로 부재 접속용 접착제와 반도체 웨이퍼의 접착력은 회로 부재 접속용 접착제를 가열 온도 80℃로 설정한 라미네이터에 의해서 웨이퍼에 라미네이트한 후, 회로 부재 접속용 접착제에 점착면을 향하게 하여 캡톤 테이프(닛또 덴꼬 제조, 10 mm폭, 25 μm 두께)를 접착하여 충분히 밀착시킨 후, 캡톤 테이프 외형의 회로 부재 접속용 접착제에 10 mm 폭으로 홈을 형성한다. 완성된 회로 부재 접속용 접착제와 캡톤 테이프의 적층체의 일단을 웨이퍼로부터 벗기고, 인장 측정기의 인장 지그에 고정한다. 웨이퍼를 스테이지에 가압하고, 세그먼트를 들어올려서 90° 박리 시험을 행하여, 회로 부재 접속용 접착제를 웨이퍼로부터 벗긴다. 이 측정에 의해서 회로 부재 접속용 접착제와 반도체 웨이퍼의 접착력을 측정할 수 있다.
회로 부재 접속용 접착제는 반도체칩과 회로 기판을 접속한 후의 온도 변화나, 가열 흡습에 의한 팽창 등을 억제하여 고접속 신뢰성을 달성하기 위해서, 경화후의 40℃ 내지 100℃의 선팽창 계수가 70×10-6/℃ 이하인 것이 바람직하고, 60×10-6/℃ 이하이면 보다 바람직하고, 50×10-6/℃ 이하이면 더욱 바람직하다. 경화 후의 선팽창 계수가 70×10-6/℃보다 큰 경우, 실장 후의 온도 변화나 가열 흡습에 의한 팽창에 의해서 반도체칩의 접속 단자와 회로 기판의 배선 간에서의 전기적 접속을 유지할 수 없게 되는 경우가 있다.
본 발명의 회로 부재 접속용 접착제는 열가소성 수지, 열경화성 수지 및 경화제를 포함하는 수지 조성물(이하, 단순히 「수지 조성물」이라 하는 경우가 있음)과 금속 수산화물 입자를 포함하는 것으로서, 수지 조성물은 가시광 병행 투과율이 15％ 이상인 것이 바람직하고, 50％ 이상의 것이면 보다 바람직하고, 80％ 이상의 것이면 더욱 바람직하다. 가시광 병행 투과율이 80％ 이상인 경우에는 금속 수산화물 입자를 고충전한 경우에도 소정의 투과율을 만족할 수가 있기 때문에 바람직하다. 수지 조성물의 병행 투과율이 15％보다 낮은 경우, 금속 수산화물 입자를 첨가하지 않은 상태에서도 플립 칩 본더에서의 얼라인먼트 마크의 인식이 곤란하여, 위치 정렬 작업에 지장이 생기는 경우가 있다.
이하에 상술한 바와 같이, 수지 조성물 중에 포함되는 열경화성 수지로서는, 내열성 수지로서 사용되는 에폭시 수지가 채용되는 경우가 많고, 그 경우, 경화 촉매로서 이미다졸 화합물이나 아민계의 경화제가 바람직한 것으로서 채용된다. 이러한 경화제는 분자 내에 질소 원자를 포함하는 화합물이고, 고굴절률화하는 것이 알려져 있기 때문에, 회로 부재 접속용 접착제는 미경화 상태에서 굴절률이 1.5 이상이 되는 것이 일반적이다.
또한, 본 발명에 있어서 수지 조성물 중에는 열가소성 수지가 포함되는데, 열가소성 수지의 함유에 의해, 회로 부재 접속용 접착제를 필름상으로 형성하는 것이 용이해진다는 효과가 발휘된다. 이 경우, 고분자량의 열가소성 수지를 채용하면 바람직하고, 이러한 고분자량의 열가소성 수지로서는 페녹시 수지나 아크릴 수지(아크릴 공중합체 등) 등이 바람직하게 이용된다. 이러한 열가소성 수지를 채용한 경우, 회로 부재 접속용 접착제는 미경화 상태에서 굴절률이 1.7 이하가 되는 것이 일반적이다. 따라서, 회로 부재 접속용 접착제는 미경화 상태에서 굴절률이 1.5 내지 1.7로 하는 것이 바람직하고, 이 경우, 1.6이 중심값이 된다.
본 발명에 이용되는 금속 수산화물 입자는 굴절률이 1.5 내지 1.7인 것을 바람직하게 사용할 수 있다. 굴절률이 1.5를 하회하는 경우에는 수지와의 굴절률차가 커지기 때문에, 입자 분산 후의 미경화 상태의 필름에 광산란이 발생하여 충분한 투과성을 얻을 수 없다. 한편, 굴절률이 1.7보다도 큰 경우에도, 마찬가지로 수지 조성물과의 굴절률차가 발생하기 때문에, 충분한 투과성을 얻는 것이 곤란하다. 또한, 수지의 굴절률은 아베 굴절계를 이용하여, 나트륨 D선(589 nm)을 광원으로서 측정할 수 있다. 또한, 충전재의 굴절률은 벡케법에 의해서 현미경 하에서 측정할 수 있다.
본 발명에 이용되는 금속 수산화물 입자는 평균 입경이 0.1 μm 내지 10 μm인 것이 바람직하다. 평균 입경이 0.1 μm를 하회하는 경우, 입자의 비표면적이 크고, 표면 에너지도 커지기 때문에, 입자끼리의 상호 작용이 커져, 응집체가 발생하여, 분산성을 손상하는 경우가 있다. 응집체의 분산이 양호했다고 해도, 비표면적이 큰 것에 의해, 수지에 분산했을 때의 증점 거동이 커져, 성형성을 손상시키는 경우가 있다. 한편, 평균 입경이 10 μm보다 큰 경우, 입경이 작은 경우와는 반대로 비표면적이 작아지기 때문에, 수지의 유동성이 커져, 성형 시의 공극 발생이 생기기 쉬워진다. 또한, 입자 분산의 목적의 하나인 수지의 보강 효과에 대해서는, 입경이 커지기 때문에, 동일 첨가량으로 입자를 분산시켰다고 해도 입자수 자체가 적어져, 보강 효과가 적어진다. 따라서, 분산성이 양호하고, 보강 효과도 기대할 수 있는 입자로서 평균 입경은 0.1 내지 10 μm가 바람직하다. 또한, 입경이 큰 경우의 문제점으로서, 칩의 범프와 회로 기판의 전극 사이에의 금속 수산화물 입자의 함입에 의한 전기적 특성의 저해 발생도 대입경 입자 혼입이 바람직하지 않은 이유이다. 특히 저압으로 실장하는 경우나 범프의 재질이 니켈 등의 경질인 경우에는 금속 수산화물 입자가 단자에 매립되지 않고, 직접 접촉에서의 범프와 기판 전극의 접촉의 방해나, 도전 입자를 첨가한 계에서도 도전 입자 편평의 방해가 되어, 전기적 접속을 저해하는 경우가 있다. 또한, 최대 입경이 40 μm 이상인 경우에는 칩과 기판의 갭보다도 커질 가능성이 발생하여, 실장 시의 가압으로 칩의 회로 또는 기판의 회로에 상처를 입히는 원인이 된다.
또한, 본 발명에 이용하는 금속 수산화물 입자는 비중이 5 이하인 것이 바람직하고, 비중 2 내지 5의 것이 보다 바람직하고, 비중 2 내지 3.2의 것이 더욱 바람직하다. 비중이 5보다 큰 경우에는 접착 수지 조성물의 바니시에 첨가한 경우, 비중차가 큰 것에 의해 바니시 중에서의 침강이 발생하는 원인이 되어, 금속 수산화물 입자가 균일하게 분산한 회로 부재 접속용 접착제를 얻는 것이 곤란해지는 경우가 있다.
또한, 본 발명에 이용하는 금속 수산화물 입자는 굴절률이 1.5 내지 1.7임과 함께, 수지 조성물(접착 수지 조성물)과의 굴절률차가 ±0.1 이내인 것이 바람직하고, 굴절률차가 ±0.05 이내인 것이 보다 바람직하다. 굴절률차가 ±0.1을 초과하면 수지 조성물(접착 수지 조성물)에 첨가함으로써 투과율이 감소하고, 특히 후막의 경우에, 반도체칩의 돌출한 접속 단자를 갖는 면에 접착한 상태에서 회로 부재 접속용 접착제를 투과하여 칩의 회로면에 형성된 얼라인먼트 마크를 인식하는 것이 곤란해지는 경우가 있다.
이러한 금속 수산화물로서는 굴절률이 1.5 내지 1.7이고, 평균 입경이 0.1 μm 내지 10 μm의 것이면 특별히 제한없이 공지된 금속 수산화물을 사용할 수 있지만, 안정성 및 입수의 간편함으로부터, 수산화마그네슘, 수산화칼슘, 수산화바륨, 수산화알루미늄이 보다 바람직하다. 금속 수산화물 입자의 선팽창 계수는 0℃부터 700℃ 이하의 온도 범위에서 7×10-6/℃ 이하인 것이 바람직하고, 3×10-6/℃ 이하이면 보다 바람직하다. 열팽창 계수가 큰 경우에는 회로 부재 접속용 접착제의 열팽창 계수를 낮추기 위해서 금속 수산화물 입자를 다량으로 첨가할 필요가 발생한다.
회로 부재 접속용 접착제에 있어서, 수지 조성물 100 중량부에 대하여 금속 수산화물 입자는 20 내지 150 중량부인 것이 바람직하고, 25 중량부 내지 100 중량부이면 보다 바람직하고, 50 내지 100 중량부이면 더욱 바람직하다. 금속 수산화물 입자가 20 중량부보다 적은 경우에는 회로 부재 접속용 접착제의 선팽창 계수의 증대와, 탄성률의 저하를 초래하기 때문에, 압착 후의 반도체칩과 기판의 접속 신뢰성이 저하되는 경우가 있다. 한편, 배합량이 150 중량부보다 많은 경우에는, 회로 부재 접속용 접착제의 용융 점도가 증가하기 때문에, 반도체의 돌출 전극과 기판의 회로가 충분히 접할 수 없게 되는 경우가 있다.
본 발명의 회로 부재 접속용 접착제의 수지 조성물(접착 수지 조성물)은 (a) 열가소성 수지, (b) 열경화성 수지 및 (c) 경화제를 성분으로 하는 것이다.
(a) 열가소성 수지로서는, 폴리에스테르, 폴리우레탄, 폴리비닐부티랄, 폴리아릴레이트, 폴리메틸메타크릴레이트, 아크릴 고무, 폴리스티렌, 페녹시 수지, NBR, SBR, 폴리이미드나 실리콘 변성 수지(아크릴 실리콘, 에폭시 실리콘, 폴리이미드 실리콘) 등을 들 수 있다. 또한, (b) 열경화성 수지로서는, 에폭시 수지, 비스말레이미드 수지, 트리아진 수지, 폴리이미드 수지, 폴리아미드 수지, 시아노아크릴레이트 수지, 페놀 수지, 불포화 폴리에스테르 수지, 멜라민 수지, 요소 수지, 폴리우레탄 수지, 폴리이소시아네이트 수지, 푸란 수지, 레조르시놀 수지, 크실렌 수지, 벤조구아나민 수지, 디알릴프탈레이트 수지, 실리콘 수지, 폴리비닐부티랄 수지, 실록산 변성 에폭시 수지, 실록산 변성 폴리아미드이미드 수지, 아크릴레이트 수지가 있고, 이들을 단독 또는 2종 이상의 혼합물로서 사용할 수 있다.
상기 열경화성 수지 중에서도, 내열성, 접착성 측면에서 에폭시 수지가 바람직하고, 특히, 투과성 향상과 고Tg화(Tg: 유리 전이 온도), 저 선팽창 계수화를 기대할 수 있는 점에서, 나프톨노볼락형 고형 에폭시 수지, 플루오렌 골격 함유의 액상 에폭시 수지, 또는 고형 에폭시 수지가 바람직하다. 또한, 본 발명에 있어서의 (c) 경화제(열경화성 수지의 경화제를 말함)로서는, 상기 열경화성 수지와 반응하는 성분으로서 페놀계, 이미다졸계, 히드라지드계, 티올계, 벤조옥사진, 3불화붕소-아민 착체, 술포늄염, 아민이미드, 폴리아민의 염, 디시안디아미드, 유기 과산화물계의 경화제를 들 수 있다. 또한, 이들 경화제의 가시 시간을 길게 하기 위해서, 폴리우레탄계, 폴리에스테르계의 고분자 물질 등으로 피복하여 마이크로캡슐화할 수도 있다.
또한 접착 강도를 증대하기 위해서 커플링제를 포함할 수도 있고, 필름 형성성을 보조하기 위해서 폴리에스테르, 폴리우레탄, 폴리비닐부티랄, 폴리아릴레이트, 폴리메틸메타크릴레이트, 아크릴 고무, 폴리스티렌, 페녹시 수지, NBR, SBR, 폴리이미드나 실리콘 변성 수지(아크릴 실리콘, 에폭시 실리콘, 폴리이미드 실리콘) 등의 열가소성 수지를 포함할 수도 있고, 또한 금속 수산화물 입자의 표면 개질의 목적으로 실리콘 오일, 폴리실록산, 실리콘올리고머, 커플링제를 포함할 수도 있다.
본 발명의 회로 부재 접속용 접착제는 유기 고분자 화합물로 피복된 입경 3 내지 5 μm의 도전 입자 및/또는 금속의 도전 입자를 첨가하여 이방 도전 접착제로 할 수도 있다. 유기 고분자 화합물로 피복하기 전의 도전 입자로서는, Au, Ag, Ni, Cu, 땜납 등의 금속 입자나 카본 등이고, 충분한 가용 시간을 얻기 위해서는, 표층은 전이 금속 중에서도 Ni, Cu 등보다는 Au, Ag 또는 백금족의 귀금속류가 바람직하고, Au가 보다 바람직하다. 또한, Ni, Cu 등의 금속의 표면을 Au 등의 귀금속류로 피복한 것일 수도 있다. 또한, 도전 입자로서 비도전성의 유리, 세라믹, 플라스틱 등에 상기 도통층(도통 재료로 형성되는 층)을 피복 등에 의해 형성하여 최외층을 귀금속류로 한 것을 사용한 경우 또는 열용융 금속 입자를 사용한 경우, 도전 입자가 가열 가압에 의한 변형성을 갖기 때문에 전극의 높이 변동을 흡수하여, 접속 시에 전극과의 접촉 면적이 증가하여 접속 신뢰성이 향상하기 때문에 바람직하다. 양호한 접속 저항을 얻기 위해서는, 귀금속류의 피복층의 두께는 100 옹스트롬 이상인 것이 바람직하다. 그러나, 피복 시에 생기는 귀금속류층의 결손이나 도전 입자의 혼합 분산 시에 생기는 귀금속류층의 결손 등이 원인이 되어 발생하는 산화환원 작용에 의해서 유리 라디칼이 발생하면 보존성 저하를 야기하기 때문에, Ni, Cu 등의 금속의 위에 귀금속류의 층을 설치하는 경우에는, 피복층의 두께는 300 옹스트롬 이상으로 하는 것이 바람직하다. 그리고, 너무 두꺼위지면 이들의 효과가 포화하여 오기 때문에 최대 1 μm로 하는 것이 바람직한데, 이것은 피복층의 두께를 제한하는 것은 아니다.
통상, 이들 도전 입자의 표면을 유기 고분자 화합물로 피복한다. 유기 고분자 화합물은 수용성이면 피복 작업성이 양호하여 바람직하다. 수용성 고분자로서, 알긴산, 펙틴산, 카르복시메틸셀룰로오스, 한천, 커들란 및 플루란 등의 다당류; 폴리아스파라긴산, 폴리글루탐산, 폴리리신, 폴리말산, 폴리메타크릴산, 폴리메타크릴산암모늄염, 폴리메타크릴산나트륨염, 폴리아미드산, 폴리말레산, 폴리이타콘산, 폴리푸마르산, 폴리(p-스티렌카르복실산), 폴리아크릴산, 폴리아크릴아미드, 폴리아크릴산메틸, 폴리아크릴산에틸, 폴리아크릴산암모늄염, 폴리아크릴산나트륨염, 폴리아미드산, 폴리아미드산암모늄염, 폴리아미드산나트륨염 및 폴리글리옥실산 등의 폴리카르복실산, 폴리카르복실산에스테르 및 그의 염, 폴리비닐알코올, 폴리비닐피롤리돈 및 폴리아크롤레인 등의 비닐계 단량체 등을 들 수 있다. 이들은 단일의 화합물을 이용할 수도 있고, 2종 이상의 화합물을 병용할 수도 있다. 피복층의 두께는 1 μm 이하가 바람직하고, 이 피복층을 배제하여 도전 입자가 접속 단자와 접속 단자를 전기적으로 접속하기 때문에, 가열, 가압 시에는 접속 단자와 접촉하는 부분의 피복층이 배제될 필요가 있다. 통상, 도전성 입자는 수지 조성물(접착제 수지) 성분 100 부피부에 대하여 0.1 내지 30 부피부의 범위에서 용도에 따라 구별지어 사용한다. 과잉의 도전성 입자에 의한 인접 회로의 단락 등을 방지하기 위해서는 0.1 내지 10 부피부로 하는 것이 보다 바람직하다.
본 발명은 이상 설명한 회로 부재 접속용 접착제로 접합된 회로 기판을 갖는 반도체 장치를 제공한다. 또한, 회로 기판은 회로 부재 접속용 접착제의 경화에 의해 접합된 것인 것이 바람직하다. 본 발명의 회로 부재 접속용 접착제로 접합된 회로 기판을 갖는 반도체 장치의 예로서는, 반도체 메모리, 반도체 메모리용의 밀봉 수지 패키지, 로직 컨트롤러용의 밀봉 수지 패키지 등을 들 수 있다.
[실시예]
이하, 실시예 및 비교예에 기초하여 본 발명을 더욱 구체적으로 설명하는데, 본 발명은 이하의 실시예에 전혀 한정되지 않는다.
(실시예 1)
삼차원 가교성 수지로서 에폭시 수지 EP-1032-H60(재팬 에폭시 레진 가부시끼가이샤 제조, 제품명) 20 중량부, 에폭시 수지 YL980(재팬 에폭시 레진 가부시끼가이샤 제조, 제품명) 15 중량부, 페녹시 수지 YP50S(도토 가세이 가부시끼가이샤, 제품명) 25 중량부, 마이크로캡슐형 경화제로서 HX-3941HP(아사히 가세이 가부시끼가이샤 제조, 제품명) 40 중량부, 및 실란 커플링제 SH6040(도레이 다우코닝 실리콘 제조, 제품명) 1 중량부를, 톨루엔과 아세트산에틸의 혼합 용매 중에 용해하여 접착 수지 조성물(수지 조성물)의 바니시를 얻었다. 이 바니시의 일부를 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐에서 10분간 건조시킴으로써 세퍼레이터 상에 두께 25 μm의 접착제 수지 조성물의 막을 얻었다.
이 막을 아베 굴절계(나트륨 D선)의 시료대에 설치하고, 세퍼레이터를 박리하고 이것에 매칭 오일을 1방울 늘어뜨리고, 굴절률 1.74의 테스트피스를 얹고 굴절률을 측정하였다. 이 결과, 접착제 수지 조성물의 굴절률은 1.60(25℃)이었다. 한편, 바니시를 계량한 후, 이것에 평균 입경 0.49 μm의 수산화마그네슘 MH-30(이와타니 가가꾸 고교 가부시끼가이샤 제조, 제품명)을 59 중량부 가하고, 교반하여 바니시 중에 분산시켰다. 이 바니시를 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐에서 10분간 건조시킴으로써, 세퍼레이터 상에 두께 25 μm의 투과성 확인용 필름을 얻었다. 얻어진 투과성 확인용 필름의 UV-VIS 분광 광도계로 측정한 555 nm의 투과율은 65％였다. 다음으로, 처음의 바니시를 별도 계량한 후, 이것에 평균 입경 0.49 μm의 수산화마그네슘을 59 중량부 가하고, 교반하여 바니시 중에 분산시켰다. 이 바니시를 세퍼레이터 필름(PET 필름) 상에 롤코터를 이용하여 도포한 후, 70℃의 오븐에서 10분간 건조시킴으로써 세퍼레이터 상에 두께 50 μm의 회로 부재 접속용 접착제를 얻었다.
(실시예 2)
실시예 1의 수산화마그네슘 입자 대신에 평균 입경 1.3 μm의 수산화 알루미늄 BF013(닛본 게이킨조꾸 가부시끼가이샤 제조, 제품명) 60.5 중량부를 가한 것 이외에는 실시예 1과 동일하게 하여 회로 부재 접속용 접착제를 얻었다.
(비교예 1)
실시예 1의 수산화마그네슘 입자 대신에 평균 입경 0.5 μm의 실리카 입자 SE2050(애드마테크스사 제조, 제품명) 55.25 중량부를 가한 것 이외에는 실시예 1과 동일하게 하여 회로 접속용 접착제를 얻었다.
(비교예 2)
실시예 1의 수산화마그네슘 입자 대신에 평균 입경 0.3 μm의 실리카 입자 F-21(가부시끼가이샤 다쯔모리 제조, 제품명) 55.25 중량부를 가한 것 이외에는 실시예 1과 동일하게 하여 회로 접속용 접착제를 얻었다.
Figure 112010034340470-pct00001
Figure 112010034340470-pct00002
(반도체 장치의 제작, 특성 확인)
실시예 1 내지 2 및 비교예 1 내지 2에서 얻은 회로 접속용 접착제로 접속한 반도체 장치를 각각 제작하고, 특성 확인을 실시하였다.
(반도체 웨이퍼/회로 부재 접속용 접착제/다이싱 테이프 적층체)
제이시엠 제조의 다이어태치 필름 마운터의 흡착 스테이지를 80℃로 가열한 후, 흡착 스테이지 상에 금도금 범프가 형성된 두께 150 μm, 직경 6인치의 반도체 웨이퍼를 범프측을 위로 향하게 하여 탑재하였다. 실시예 1 내지 2 및 비교예 1 내지 2에 기재된 회로 부재 접속용 접착제를 세퍼레이터마다 200 mm×200 mm로 절단하고, 절연성 접착제층측을 반도체 웨이퍼의 범프측으로 향하게 하고, 공기를 감아들이지 않도록 반도체 웨이퍼의 끝으로부터 다이어태치 마운터의 접착 롤러로 압박하여 라미네이트하였다. 라미네이트 후, 웨이퍼의 외형에 따라서 접착제의 비어져나온 부분을 절단하였다. 절단 후, 세퍼레이터를 박리하였다. 이어서 세퍼레이터박리 후의 웨이퍼와 회로 부재 접속용 접착제의 적층체를 접착제가 접착된 면을 밑으로 향하게 하여 스테이지 온도를 25℃로 설정한 다이어태치 필름 마운터의 흡착 스테이지에 탑재하고, 또한 12인치 웨이퍼용의 다이싱 프레임을 웨이퍼 외주에 설치하였다. UV 경화형 다이싱 테이프 UC-334EP-110(후루카와 덴꼬 제조, 제품명)의 점착면을 반도체 웨이퍼측으로 향하게 하고, 공기를 감아 들이지 않도록 다이싱 프레임의 끝으로부터 다이어태치 마운터의 접착 롤러로 압박하여 라미네이트하였다. 라미네이트 후, 다이싱 프레임의 외주와 내주의 중간 부근에서 다이싱 테이프를 절단하여, 다이싱 프레임에 고정된 회로 부재 접속용 접착제/반도체 웨이퍼/다이싱 테이프 적층체를 얻었다.
(다이싱)
다이싱 프레임에 고정된 회로 부재 접속용 접착제/반도체 웨이퍼/다이싱 테이프 적층체를 가부시끼가이샤 디스코 제조의 풀오토매틱 다이싱 톱 DFD6361에 탑재하였다. 접착제를 투과하여 스크라이브 라인의 위치 정렬을 행하였다. 싱글컷트로 다이싱 테이프 내까지 10 mm×10 mm의 간격으로 절단한다. 절단 후, 세정하고, 공기 분무로 수분을 비산한 후, 다이싱 테이프측으로부터 UV 조사를 행하였다. 이 후, 다이싱 테이프측으로부터 반도체 웨이퍼측으로 들어올려서 회로 부재 접속용 접착제가 범프측에 형성된 10 mm×10 mm의 반도체칩을 얻었다.
(압착)
회로 부재 접속용 접착제가 있는 반도체칩의 접착제면을 칩 트레이 저면으로 향하게 한 상태에서 칩 트레이에 수납하고, 이것을 파나소닉 제조의 플립 칩 본더 FCB3의 칩 트레이 수납 장소에 설치하였다. 이어서 Au/Ni 도금 Cu 회로 인쇄 기판을 기판 탑재 스테이지에 설치하였다. 반도체칩 회로면에 형성된 알루미늄제의 얼라인먼트 마크를 회로 부재 접속용 접착제측으로부터 인식하여, 기판과 위치 정렬을 행한 후, 200℃ 10초 1.86 MPa의 조건으로 가열 가압을 행하여 반도체 장치를 얻었다. 얻어진 반도체 장치의 176 범프 연결 데이지 체인에서의 접속 저항은 8.6Ω으로서, 양호한 접속 상태인 것을 확인하였다. 또한, 반도체 장치를 30℃, 상대 습도 60％의 조 내에 192 시간 방치한 후, IR 리플로우 처리(265℃ 최대) 3회 행한 결과, 칩의 박리나 도통 불량의 발생은 없었다. 또한, IR 리플로우 후의 반도체 장치를 고온 고습 시험기(85℃/85％ RH)에 200 시간 방치하고, 방치 후의 접속 저항에 도통 불량이 발생하지 않은 것을 확인하였다. 또한, IR 리플로우 후의 반도체 장치를 온도 사이클 시험기(-55℃ 30분, 실온 5분, 125℃ 30분) 내에 방치하고, 조 내에서의 접속 저항 측정을 행하여, 200 사이클 경과 후의 도통 불량이 발생하지 않은 것을 확인하였다.
실시예 1 내지 2 및 비교예 1 내지 2에서 얻은 회로 부재 접속용 접착제에 대해서 하기의 측정으로 특성 확인을 행하였다.
(선팽창 계수 측정)
실시예 및 비교예에서 얻은 회로 부재 접속용 접착제를 세퍼레이터마다 180℃로 설정한 오븐에 3시간 방치하여 가열 경화 처리를 행하였다. 가열 경화 후의 필름을 세퍼레이터로부터 박리하고, 30 mm×2 mm의 크기로 절단하였다. 세이코 인스트루먼츠사 제조의 TMA/SS6100(제품명)을 이용하여, 척 간 20 mm로 설정한 후, 측정 온도 범위 20℃ 내지 300℃, 승온 속도 5℃/분, 단면적에 대하여 0.5 MPa 압력이 되는 하중 조건으로 인장 시험 모드에서 열기계 분석을 하여 선팽창 계수를 구하였다.
(반응률 측정)
실시예 및 비교예에서 얻은 회로 부재 접속용 접착제를 알루미늄제 측정 용기에 2 내지 10 mg 계량한 후, 페르킨 엘마사 제조의 시차 주사 열량 측정 장치 DSC(Differential Scaning Calorimeter) 필리스1(Pylis1)(제품명)로 30 내지 300℃까지 20℃/분의 승온 속도로 발열량 측정을 행하고, 이것을 초기 발열량으로 하였다. 이어서, 열압착 장치의 가열 헤드를 세퍼레이터를 사이에 둔 열전대로 온도 확인을 행하고 20초 후에 180℃에 달하는 온도로 설정하였다. 이 가열 헤드 설정에서, 세퍼레이터를 사이에 둔 회로 부재 접속용 접착제를 20초간 가열하여, 열압착 시와 동 등한 가열 처리가 실시된 상태의 필름을 얻었다. 가열 처리 후의 필름을 2 내지 10 mg 계량하여 알루미늄제 측정 용기에 넣고, DSC에서 30 내지 300℃까지 20℃/분의 승온 속도로 발열량 측정을 행하고, 이것을 가열 후 발열량으로 하였다. 얻어진 발열량으로부터 다음 식으로 반응률(％)을 산출하였다.
식; (초기 발열량- 가열 후 발열량)/(초기 발열량)×100
회로 부재 접속용 접착제의 특성으로서, 병행 투과율, 경화 후의 선팽창 계수, 플립 칩 본더에서의 얼라인먼트 마크 인식의 가부, 반응률, 또한 압착 후의 접속 저항치 및 신뢰성 시험 후의 접속 저항치를 실시예 및 비교예마다 표 3에 나타내었다.
Figure 112010034340470-pct00003
실시예에 나타내는 바와 같이, 굴절률이 1.57 내지 1.60인 금속 수산화물 입자를 첨가한 회로 부재 접속용 접착제는 1) 병행 투과율이 30％ 이상이기 때문에 플립 칩 본더의 인식 시스템을 이용하여 접착제를 투과하여 칩 회로면의 얼라인먼트 마크를 인식하는 것이 가능한 것, 2) 경화후의 선팽창 계수가 70×10-6/℃ 이하로 감소되어 있고, 접속 신뢰성 시험에서 도통 불량이 발생하지 않은 것, 3) 열압착 시의 가열 조건으로 75％ 이상의 반응률에 달하고 있기 때문에, 안정된 저접속 저항을 나타내고, 유리 기판을 대상으로 한 이방 도전성 접착제로서도, 또한 유리 에폭시 기판을 대상으로 한 접촉형의 열압착 수지로서도 우수한 것을 확인할 수 있었다. 한편, 비교예 1, 2에서는, 굴절률이 1.46인 실리카를 첨가함으로써 수지 조성물과의 굴절률차가 커져, 광산란이 발생하고, 병행 투과율이 작았다. 이 경우, 플립 칩 본더에서의 얼라인먼트 마크의 인식 작업을 행할 수 없어, 위치 정렬을 할 수 없기 때문에, 반도체 장치의 초기 도통을 확보할 수 없었다.
본 발명의 회로 부재 접속용 접착제는 협피치화 및 협갭화에 대응 가능한 선치의 언더 필름 공법으로서 사용할 수 있다. 접착제가 있는 반도체칩은, 다이싱 시의 오염이 없고, 다이싱 후에 간편히 다이싱 테이프로부터 박리시킴으로써 얻을 수 있다. 또한, 본 발명의 회로 부재 접속용 접착제는 접착제부칩과 회로 기판과의 고정밀도의 위치 정렬을 실현하는 투명성과, 저 열팽창 계수화에 의한 고 접속 신뢰성을 양립하는 것이 가능한, 속경화성의 웨이퍼 접착 대응의 접착제로서 이용할 수 있다.

Claims (7)

  1. 서로 대향하는 회로 기판을 접속하기 위한 회로 부재 접속용 접착제로서,
    열가소성 수지, 열경화성 수지 및 경화제를 포함하는 수지 조성물과, 상기 조성물 중에 분산된 금속 수산화물 입자를 포함하고,
    상기 열가소성 수지가 페녹시 수지 또는 아크릴 수지이고,
    상기 열경화성 수지가 에폭시 수지이고,
    상기 경화제가 이미다졸계 또는 아민계의 경화제이고,
    상기 금속 수산화물이 수산화마그네슘, 수산화칼슘, 수산화바륨 또는 수산화알루미늄이며,
    상기 금속 수산화물 입자의 배합량이 상기 수지 조성물 100 중량부에 대하여 50 내지 100 중량부인 회로 부재 접속용 접착제.
  2. 제1항에 있어서, 미경화시의 가시광 병행 투과율이 15 내지 100％인 회로 부재 접속용 접착제.
  3. 제1항에 있어서, 상기 금속 수산화물 입자는 굴절률이 1.5 내지 1.7인 회로 부재 접속용 접착제.
  4. 제1항에 있어서, 상기 금속 수산화물 입자는 평균 입경이 0.1 μm 내지 10 μm인 회로 부재 접속용 접착제.
  5. 제1항에 있어서, 180℃에서 20초간 가열한 후의 시차 주사 열량 측정에 기초하는 반응율이 75％ 이상인 회로 부재 접속용 접착제.
  6. 제1항에 있어서, 40℃ 내지 100℃의 선팽창 계수가 70×10-6/℃ 이하인 회로 부재 접속용 접착제.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 회로 부재 접속용 접착제로 접합된 회로 기판을 갖는 반도체 장치.
KR1020107011780A 2007-11-29 2008-11-28 회로 부재 접속용 접착제 및 반도체 장치 KR101302933B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007308668 2007-11-29
JPJP-P-2007-308668 2007-11-29
PCT/JP2008/071727 WO2009069783A1 (ja) 2007-11-29 2008-11-28 回路部材接続用接着剤及び半導体装置

Publications (2)

Publication Number Publication Date
KR20100074312A KR20100074312A (ko) 2010-07-01
KR101302933B1 true KR101302933B1 (ko) 2013-09-06

Family

ID=40678672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107011780A KR101302933B1 (ko) 2007-11-29 2008-11-28 회로 부재 접속용 접착제 및 반도체 장치

Country Status (5)

Country Link
JP (1) JP5088376B2 (ko)
KR (1) KR101302933B1 (ko)
CN (2) CN102977809A (ko)
TW (1) TWI419954B (ko)
WO (1) WO2009069783A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5372665B2 (ja) * 2009-08-31 2013-12-18 株式会社日立メディアエレクトロニクス 光硬化型接着剤、光ピックアップ装置及びその製造方法
JP5445187B2 (ja) * 2010-02-05 2014-03-19 日立化成株式会社 回路部材接続用接着剤及びこれを用いた半導体装置
JP5415334B2 (ja) * 2010-03-26 2014-02-12 ナミックス株式会社 先供給型液状半導体封止樹脂組成物
JP6043939B2 (ja) * 2012-08-24 2016-12-14 ボンドテック株式会社 基板上への対象物の位置決め方法及び装置
JP6157890B2 (ja) * 2013-03-26 2017-07-05 日東電工株式会社 アンダーフィル材、封止シート及び半導体装置の製造方法
JP2014203971A (ja) * 2013-04-04 2014-10-27 日東電工株式会社 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置
JP2014074181A (ja) * 2013-12-25 2014-04-24 Hitachi Chemical Co Ltd 半導体装置の製造方法及びこれを用いて製造されてなる半導体装置
CN104312471A (zh) * 2014-11-10 2015-01-28 深圳市飞世尔实业有限公司 一种含苯并恶嗪的异方性导电膜及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997029490A1 (fr) 1996-02-08 1997-08-14 Asahi Kasei Kogyo Kabushiki Kaisha Composition anisotrope conductrice
JP2002371263A (ja) 2001-06-14 2002-12-26 Nitto Denko Corp 多層フレキシブルプリント回路板用接着剤組成物およびそれを用いた多層フレキシブルプリント回路板
KR20030001231A (ko) * 2001-06-25 2003-01-06 텔레포스 주식회사 증가된 점성을 가지는 이방성 전도성 접착제, 이를 이용한본딩 방법 및 집적 회로 패키지
JP2006199778A (ja) * 2005-01-19 2006-08-03 Hitachi Chem Co Ltd 接着剤組成物、回路接続用接着剤及びこれを用いた回路接続方法、接続体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117572A (ja) * 1983-11-28 1985-06-25 日立化成工業株式会社 回路の接続方法
JP2698528B2 (ja) * 1993-03-26 1998-01-19 日本碍子株式会社 ノンセラミック碍子のハウジングに用いられる電気絶縁物
JP2003073641A (ja) * 2001-08-31 2003-03-12 Hitachi Chem Co Ltd 難燃性接着フィルム、半導体搭載用配線基板、半導体装置及び半導体装置の製造方法
JP2003206452A (ja) * 2002-01-10 2003-07-22 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体接続用基板ならびに半導体装置
JP4240460B2 (ja) * 2003-03-06 2009-03-18 ソニーケミカル＆インフォメーションデバイス株式会社 接着剤、接着剤の製造方法及び電気装置
JP4993880B2 (ja) * 2005-07-06 2012-08-08 旭化成イーマテリアルズ株式会社 異方導電性接着シート及び微細接続構造体
JP2007091959A (ja) * 2005-09-30 2007-04-12 Sumitomo Electric Ind Ltd 異方導電性接着剤
CN102051141B (zh) * 2007-01-10 2014-12-17 日立化成株式会社 电路部件连接用粘接剂及使用该粘接剂的半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997029490A1 (fr) 1996-02-08 1997-08-14 Asahi Kasei Kogyo Kabushiki Kaisha Composition anisotrope conductrice
JP2002371263A (ja) 2001-06-14 2002-12-26 Nitto Denko Corp 多層フレキシブルプリント回路板用接着剤組成物およびそれを用いた多層フレキシブルプリント回路板
KR20030001231A (ko) * 2001-06-25 2003-01-06 텔레포스 주식회사 증가된 점성을 가지는 이방성 전도성 접착제, 이를 이용한본딩 방법 및 집적 회로 패키지
JP2006199778A (ja) * 2005-01-19 2006-08-03 Hitachi Chem Co Ltd 接着剤組成物、回路接続用接着剤及びこれを用いた回路接続方法、接続体

Also Published As

Publication number Publication date
KR20100074312A (ko) 2010-07-01
WO2009069783A1 (ja) 2009-06-04
TW200934851A (en) 2009-08-16
CN101835866B (zh) 2013-01-02
JPWO2009069783A1 (ja) 2011-04-21
CN102977809A (zh) 2013-03-20
CN101835866A (zh) 2010-09-15
JP5088376B2 (ja) 2012-12-05
TWI419954B (zh) 2013-12-21

Similar Documents

Publication Publication Date Title
JP5487619B2 (ja) 回路部材接続用接着剤及びこれを用いた半導体装置
US8034659B2 (en) Production method of semiconductor device and bonding film
KR101302933B1 (ko) 회로 부재 접속용 접착제 및 반도체 장치
JP5557526B2 (ja) 回路部材接続用接着剤及び半導体装置
JP5263158B2 (ja) 回路部材接続用接着剤及び半導体装置
JP6222267B2 (ja) 半導体装置の製造方法及びこれを用いて製造されてなる半導体装置
JP5445187B2 (ja) 回路部材接続用接着剤及びこれを用いた半導体装置
JP2014074181A (ja) 半導体装置の製造方法及びこれを用いて製造されてなる半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee