TWI814498B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI814498B
TWI814498B TW111127466A TW111127466A TWI814498B TW I814498 B TWI814498 B TW I814498B TW 111127466 A TW111127466 A TW 111127466A TW 111127466 A TW111127466 A TW 111127466A TW I814498 B TWI814498 B TW I814498B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
transistor
electrode
insulating layer
semiconductor layer
Prior art date
Application number
TW111127466A
Other languages
English (en)
Other versions
TW202322363A (zh
Inventor
山崎舜平
小山潤
加藤清
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202322363A publication Critical patent/TW202322363A/zh
Application granted granted Critical
Publication of TWI814498B publication Critical patent/TWI814498B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

設置第一電晶體，其包括通道形成區域、第一閘極絕緣層、第一閘極電極、及第一源極電極和第一汲極電極；第二電晶體，其包括氧化物半導體層、第二源極電極和第二汲極電極、第二閘極絕緣層、及第二閘極電極；以及一電容器，其包括第二源極電極和第二汲極電極之一、第二閘極絕緣層、及設置成在第二閘極絕緣層上方重疊第二源極電極和第二汲極電極之一的電極。第一閘極電極及第二源極電極和第二汲極電極之一彼此電連接。

Description

半導體裝置
在此揭露的本發明有關於包括半導體元件的半導體裝置及製造半導體裝置之方法。
使用半導體元件之儲存裝置大致分成兩類：當電源停止時喪失已儲存資料之依電性裝置及當不供應電力時保持已儲存資料之非依電性裝置。
依電性儲存裝置的一典型範例為動態隨機存取記憶體(DRAM)。DRAM以一種方式儲存資料，使得選擇包括在儲存元件中之電晶體並在電容器中儲存電荷。
當從DRAM讀取資料時，以上述原理喪失儲存在電容器中之電荷；因此，每一次讀出資料時必須有另一寫入操作。此外，包括在儲存元件中之電晶體有漏電流且即使當不選擇電晶體時電荷會流入或流出電容器，所以資料保持時間為短。有鑑於此，必須在預定間隔有另一寫入資料(更新操作)，且難以充分減少耗電量。此外，由於當電 源停止時會喪失已儲存的資料，需要使用磁性材料或光學材料的額外儲存裝置來長時間保持資料。
依電性儲存裝置之另一範例為靜態隨機存取記憶體(SRAM)。SRAM藉由使用諸如正反器的電路來保持已儲存資料並不需更新操作。這意指SRAM比DRAM更有優勢。然而，每儲存容量之成本增加，因為使用了諸如正反器的電路。此外，如同在DRAM中般，當電源停止時SRAM中儲存的資料會喪失。
非依電性儲存裝置的一典型範例為快閃記憶體。快閃記憶體包括於電晶體中在閘極電極與通道形成區域之間的浮置閘極，並藉由在浮置閘極中保持電荷來儲存資料。因此，快閃記憶體具有資料保持時間極長(幾乎永久)且不需要依電性儲存裝置中所需的更新操作之優點(參見專利文獻1)。
然而，包括在儲存元件中之閘極絕緣層會藉由在寫入中產生的穿隧電流而退化，所以在預定次數的寫入操作後儲存元件會停止其之作用。為了減少此問題之負面影響，例如採用等化每一儲存元件中之寫入操作的次數的方法。然而，需要複雜的周邊電路來實現此方法。此外，採用這類方法不會解決壽命之根本問題。換言之，快閃記憶體不適合其中頻繁重寫資料的應用。
另外，在浮置閘極中保持電荷或移除電荷需要高電壓，並且還需要針對此之電路。此外，保持或移除電荷會花上頗長的時間，並且不容易以較高速度執行寫入及抹 除。
[引用] [專利文獻]
[專利文獻1]日本公開專利申請案號S57-105889
有鑑於上述問題，所揭露的本發明之一實施例的一目的為提供一種具有新穎結構的半導體裝置，其中當不供應電力時可保持已儲存之資料，且無寫入次數的限制。
在所揭露的本發明中，使用高度純化的氧化物半導體來形成半導體裝置。使用高度純化的氧化物半導體所形成之電晶體可長時間保持資料，因為其之漏電流極小。
所揭露的本發明之一實施例為一種半導體裝置，包含：第一電晶體，其包括：一通道形成區域、具有通道形成區域設置在其之間的雜質區域、設置在通道形成區域上方的第一閘極絕緣層、設置在第一閘極絕緣層上方的第一閘極電極、以及電連接至雜質區域的第一源極電極及第一汲極電極；第二電晶體，其包括：氧化物半導體層、電連接至氧化物半導體層之第二源極電極及第二汲極電極、覆蓋氧化物半導體層、第二源極電極、第二汲極電極之第二閘極絕緣層、以及在第二閘極絕緣層上方重疊氧化物半導體層的第二閘極電極；以及電容器元件，其包括：第二源極電極及第二汲極電極之一、第二閘極絕緣層、以及設置成在第二閘極絕緣層上方重疊第二源極電極及第二汲極電 極之一的電極。第一閘極電極及第二源極電極和第二汲極電極之一互相電連接。
所揭露的本發明之一實施例為一種半導體裝置，包含：第一電晶體，其包括：通道形成區域、具有通道形成區域設置在其之間的雜質區域、設置在通道形成區域上方的第一閘極絕緣層、設置在第一閘極絕緣層上方的第一閘極電極、以及電連接至雜質區域的第一源極電極及第一汲極電極；第二電晶體，其包括：氧化物半導體層、電連接至氧化物半導體層之第二源極電極及第二汲極電極、接觸第二源極電極及第二汲極電極之絕緣層、設置成覆蓋氧化物半導體層、第二源極電極、第二汲極電極、及絕緣層之第二閘極絕緣層、以及設置成在第二閘極絕緣層上方重疊氧化物半導體層的第二閘極電極；以及電容器元件，其包括：第二源極電極及第二汲極電極之一、第二閘極絕緣層、以及設置成在第二閘極絕緣層上方重疊第二源極電極及第二汲極電極之一的電極。第一閘極電極及第二源極電極和第二汲極電極之一互相電連接。
在上述說明中，氧化物半導體層較佳接觸第二源極電極及第二汲極電極的側表面或頂表面。另外，在上述說明中，第二電晶體及電容器較佳設置在第一電晶體上方。
注意到在此說明書及之類中，諸如「上方」或「下方」的術語不非一定指一構件在另一構件的「直接上方」或「直接下方」。例如，詞句「閘極電極在閘極絕緣層上方」不排除其中構件係放置在閘極絕緣層與閘極電極之間 的情況。此外，諸如「上方」或「下方」的術語僅為了方便敘述而使用且可包括其中構件關係為顛倒的情況，除非另有所指。
另外，在此說明書及之類中，諸如「電極」或「佈線」的術語不限制構件的功能。例如，「電極」有時用為「佈線」之部分，且反之亦然。此外，「電極」或「佈線」的術語可包括其中複數「電極」或「佈線」以積體方式形成的情況。
當例如使用相反極性的電晶體時或當電流流動方向在電路操作中改變時，「源極」及「汲極」的功能有時會互換。因此，「源極」及「汲極」術語可在此說明書中分別用來標示汲極及源極。
注意到在此說明書及之類中，「電連接」術語包括其中構件經由具有任何電功能的物體連接之情況。對於具有任何電功能的物體無特別限制，只要可在經由該物體所連接的構件之間傳送並接收電信號。
「具有任何電功能的物體」之範例為切換元件，如電晶體、電阻器、電感器、電容器，以及具有各式各樣的功能之元件，還有電極及佈線。
本發明之一實施例提供具有一結構的半導體裝置，其中堆疊著包括非氧化物半導體之材料的電晶體及包括氧化物半導體之電晶體。
由於包括氧化物半導體的電晶體之關閉電流極低，可藉由使用該電晶體來保持已儲存資料極長的時間。換言 之，可充分減少耗電量，因為更新操作變得不必要或更新操作的頻率可極低。此外，即使在不供電時，仍可長時間保持已儲存的資料。
再者，無需高電壓來寫入資料，且元件的退化不會成為問題。例如，由於無需執行將電子注入到浮置閘極或從浮置閘極抽取電子(此為傳統非依電性記憶體所需)，不會發生諸如閘極絕緣層退化的問題。亦即，根據本發明之一實施例的半導體裝置對於寫入次數無限制(此為傳統非依電性記憶體的一個問題)，且可大幅改善其之可靠度。此外，根據電晶體的啟通狀態及關閉狀態來寫入資料，藉此可輕易實現高速操作。另外，無需抹除資料的操作。
由於包括非氧化物半導體的材料之電晶體可以夠高速度操作，藉由使用該電晶體可以高速讀出已儲存的資料。
藉由包含包括非氧化物半導體的材料之電晶體及包括氧化物半導體之電晶體兩者可實現具有新穎特徵結構的氧化物半導體。
100:基板
102:保護層
104:半導體區域
106:元件隔離絕緣層
108:閘極絕緣層
110:閘極電極
112:絕緣層
114:雜質區域
116:通道形成區域
118:側壁絕緣層
120:高濃度雜質區域
122:金屬層
124:金屬化合物區域
126:層間絕緣層
127:孔部
128:層間絕緣層
130a:源極或汲極電極
130b:源極或汲極電極
130c:電極
138:絕緣層
140:氧化物半導體層
140a:氧化物半導體層
140b:氧化物半導體層
142a:電極
142b:電極
142c:電極
142d:電極
144:絕緣層
146:閘極絕緣層
148a:電極
148b:電極
150:保護絕緣層
152:層間絕緣層
160:電晶體
162:電晶體
164:電容器
166:電晶體
190:記憶胞
192:電極
200:基板
202:絕緣層
206:氧化物半導體層
206a:氧化物半導體層
208a:電極
208b:電極
212:閘極絕緣層
214:電極
216:層間絕緣層
218:層間絕緣層
250:電晶體
300:基板
302:絕緣層
304:氧化物半導體層
304a:氧化物半導體層
305:氧化物半導體層
306:氧化物半導體層
306a:氧化物半導體層
308a:電極
308b:電極
312:閘極絕緣層
314:電極
316:層間絕緣層
318:層間絕緣層
350:電晶體
401:殼體
402:殼體
403:顯示部
404:鍵盤
411:主體
412:手寫筆
413:顯示部
414:操作鈕
415:外部界面
420:電子書讀取器
421:殼體
423:殼體
425:顯示部
427:顯示部
431:電源開關
433:操作鍵
435:揚聲器
437:樞紐部
440:殼體
441:殼體
442:顯示板
443:揚聲器
444:麥克風
446:指示裝置
447:相機透鏡
448:外部連結端子
449:太陽能電池
450:外部記憶體槽
461:主體
463:目鏡部
464:操作開關
465:顯示部
466:電池
467:顯示部
470:電視機
471:殼體
473:顯示部
475:支架
480:遙控器
在附圖中：
第1A及1B圖為半導體裝置之剖面圖及平面圖；
第2A至2D圖為半導體裝置之剖面圖；
第3A1及3A2圖及第3B圖為半導體裝置之電路圖；
第4A至4H圖為關於半導體裝置之製造步驟的剖面圖；
第5A至5E圖為關於半導體裝置之製造步驟的剖面圖；
第6A及6B圖為半導體裝置之剖面圖及平面圖；
第7A至7E圖為關於半導體裝置之製造步驟的剖面圖；
第8A圖及8B圖為半導體裝置之電路圖；
第9A及9B圖為半導體裝置之剖面圖及平面圖；
第10A及10B圖為半導體裝置之剖面圖；
第11A至11E圖為關於半導體裝置之製造步驟的剖面圖；
第12A至12E圖為關於半導體裝置之製造步驟的剖面圖；
第13A至13D圖為關於半導體裝置之製造步驟的剖面圖；
第14A至14F圖為敘述電子用具之透射圖；以及
第15圖為顯示記憶體窗寬度之調查結果的圖。
將參考附圖於下說明本發明之實施例的範例。注意到本發明不限於下列說明，且熟悉此技藝人士輕易了解到可以各種方式修改在此揭露的模式及細節而不背離本發明之精神與範疇。因此，本發明不應解釋成限於包括在此之實施例的內容。
注意到在某些情況中為了方便了解而未準確地表示圖 中所示之各個結構的位置、大小、範圍、或之類。因此，本發明之實施例不一定限於圖中所揭露之這類位置、大小、範圍、或之類。
在此說明書中，使用諸如「第一」、「第二」、及「第三」的順序數以避免混淆構件，且這些用詞不意味構件數量之限制。
(實施例1)
在此實施例中，將參照第1A及1B圖、第2A至2D圖、第3A1、A2、及3B圖、第4A至4H圖、及第5A至5E圖說明根據在此揭露之本發明之一實施例的半導體裝置之結構及製造方法。注意到在每一電路圖中，在一些情況中，在電晶體旁寫上「OS」以指示電晶體包括氧化物半導體。
<半導體裝置之平面結構及剖面結構>
第1A及1B繪示半導體裝置之結構的一範例。第1A圖繪示半導體裝置的剖面圖，且第1B圖繪示半導體裝置的平面圖。在此，第1A圖對應沿著至第1B圖中之線A1-A2及B1-B2的剖面。在第1A及1B圖中所示之半導體裝置中，在下部中設置包括非半導體裝置的材料之電晶體160，且在上部中設置包括氧化物半導體層的電晶體162及電容器164。雖然電晶體160及162在此為n通道電晶體，當然可使用p通道電晶體。由於所揭露之本發明的技 術本質係在電晶體162中使用氧化物半導體以保持資料，不一定得將半導體裝置之特定結構限制於在此所述之結構。
電晶體160包括設置在含有半導體材料(如矽)之基板100中的通道形成區域116、通道形成區域116設置在其之間的雜質區域114和高濃度雜質區域120(雜質區域114和高濃度雜質區域120亦統稱為雜質區域)、設置在通道形成區域116上方之閘極絕緣層108、設置在閘極絕緣層108上方之閘極電極110、及電連接至雜質區域的源極電極或汲極電極130a和源極或汲極電極130b。
在此，側壁絕緣層118設置在閘極電極110的側表面上。此外，高濃度雜質區域120形成在基板100中，以不和側壁絕緣層118重疊，當由上看去時，金屬化合物區域124設置成接觸高濃度雜質區域120。元件隔離絕緣層106設置在基板100上方以圍繞電晶體160。設置層間絕緣層126及層間絕緣層128以覆蓋電晶體160。源極或汲極電極130a及源極或汲極電極130b經由形成在層間絕緣層126及128中的開口電連接至金屬化合物區域124。亦即，源極或汲極電極130a及源極或汲極電極130b的每一者經由金屬化合物區域124電連接至高濃度雜質區域120及雜質區域114。另外，電極130c經由形成在層間絕緣層126及128中的開口電連接至閘極電極110。注意到在某些情況中為了電晶體160的整合而不形成側壁絕緣層118。
電晶體162包括設置在絕緣層138上方的源極或汲極電極142a及源極或汲極電極142b、電連接至源極或汲極電極142a及源極或汲極電極142b之氧化物半導體層140、接觸源極或汲極電極142a、源極或汲極電極142b、及氧化物半導體層140的絕緣層144、覆蓋源極或汲極電極142a、源極或汲極電極142b、氧化物半導體層140、及絕緣層144的閘極絕緣層146、及設置成在閘極絕緣層146上方重疊氧化物半導體層140的閘極電極148a。在此，設置絕緣層144以減少由閘極電極148a及之類所造成的電容。注意到為了簡化程序，可採用其中不設置絕緣層144的結構。
如上述，第1A及1B圖中所示之電晶體162為頂部閘極電晶體，且可稱為頂部閘極底部接觸電晶體，因為氧化物半導體層140及源極或汲極電極142a之類連接於包括氧化物半導體層140之底表面的區域中。
在此，氧化物半導體層140較佳為藉由從其充分移除如氫之雜質或充分供應氧至其來高度純化的氧化物半導體層。詳言之，例如，氧化物半導體層140中之氫濃度少於或等於5×1019atoms/cm3；較佳少於或等於5×1018atoms/cm3；更佳為少於或等於5×1017atoms/cm3。注意到藉由二次離子質譜(SIMS)來測量氧化物半導體層140的上述氫濃度。在藉由以這類方式充分減少氫濃度來高度純化且其中藉由充分供應氧來減少氧缺乏所導致之能隙中的缺陷程度的氧化物半導體層140中獲得少於1×1012 /cm3；較佳少於1×1011/cm3或；且更佳少於1.45×1010/cm3的載子濃度。例如，在其中通道長度為10μm且氧化物半導體層的厚度為30nm的情況中，當汲極電壓的範圍從近乎1V至10V時，關閉電流(當閘極-源極電壓少於或等於0V時的汲極電流)少於或等於1×10-13A。此外，在室溫的關閉電流密度(將關閉電流除以電晶體的通道寬度而得的值)近乎1×10-20A/μm(10zA/μm)至1×10-19A/μm(100zA/μm)。另外，關閉電阻率大於或等於1×109Ω．m，且較佳大於或等於1×1010Ω．m。依照此方式，當使用製造成i型(本質)或實質i型的這種氧化物半導體時，可獲得具有優異的關閉電流特性之電晶體162。
源極或汲極電極142a電連接至電極130c。換言之，源極或汲極電極142a電連接至電晶體160的閘極電極110。依照此方式，設置分別接觸源極或汲極電極130a及源極或汲極電極130b的電極142c及電極142d。
以源極或汲極電極142a、閘極絕緣層146、及電極148b形成電容器164。亦即，源極或汲極電極142a作用為電容器164的電極之一，且電極148b作用為電容器164之另一電極。
保護絕緣層150設置在電晶體162及電容器164的上方，且層間絕緣層152設置在保護絕緣層150上方。
<在上部中之電晶體及電容器中之修改範例>
接下來，在第2A至2D圖中繪示在第1A圖中之上部中之電晶體及電容器中之修改範例。
第2A圖中所示的電晶體及電容器為第1A及1B圖中之半導體裝置的上部中之電晶體及電容器之修改範例。
第2A圖中所示之結構與第1A圖中所示之結構的不同處在於絕緣層144設置在源極或汲極電極142a及源極或汲極電極142b上方，且氧化物半導體層140覆蓋絕緣層144、源極或汲極電極142a、及源極或汲極電極142b。另外，氧化物半導體層140設置成經由絕緣層144中之開口接觸源極或汲極電極142a。
此外，在第2A至2D圖中所示的電晶體及電容器中，源極或汲極電極142a、源極或汲極電極142b、及絕緣層144的邊緣部具有錐形。在此，錐角例如較佳大於或等於30°並少於或等於60°。注意到錐角意指，當從與具有錐形之層(例如，源極或汲極電極142a)的剖面垂直的方向(與基板的表面垂直之平面)看去，該層的側表面及底表面所形成之傾斜角度。當源極或汲極電極142a及源極或汲極電極142b的邊緣部具有錐形時，可改善以氧化物半導體層140的覆蓋並可防止因為階梯造成之斷連。
在第2A圖中所示的結構中，由於並未處理氧化物半導體層140，可避免因為處理中所執行的蝕刻所導致之混合污染物至氧化物半導體層140。此外，在電容器164中，當堆疊氧化物半導體層140及閘極絕緣層146時，可充分確保源極或汲極電極142a與電極148b之間的絕緣。
第2B圖中所示的電晶體及電容器具有與第2A圖中所示的電晶體及電容器部分不同的結構。
第2B圖中所示的結構與第2A圖中所示的結構不同處在於形成具有錐形之氧化物半導體。換言之，氧化物半導體層140在第2A圖中的結構中整體覆蓋絕緣層144、源極或汲極電極142a、及源極或汲極電極142b，而第2B圖中的結構中，氧化物半導體層具有島狀形狀，藉此氧化物半導體層覆蓋絕緣層144、源極或汲極電極142a、及源極或汲極電極142b的部分。在此，島狀氧化物半導體層140之邊緣部較佳具有錐形。其之錐角例如較佳大於或等於30°並少於或等於60°。
此外，在電容器164中，當堆疊氧化物半導體層140及閘極絕緣層146時，可充分確保源極或汲極電極142a與電極148b之間的絕緣。
第2C圖中所示的電晶體及電容器具有與第2A圖中所示的電晶體及電容器部分不同的結構。
第2C圖中所示的結構與第2A圖中所示的結構不同處在於絕緣層144並未設置在電晶體162及電容器164中。由於絕緣層144並未設置在第2C圖中所示的結構中，相較於第2A圖中所示之電晶體及電容器簡化製程並且減少製造成本。
在第2C圖中所示的結構中，由於並未處理氧化物半導體層140，可避免因為處理中所執行的蝕刻所導致之混合污染物至氧化物半導體層140。此外，在電容器164 中，當堆疊氧化物半導體層140及閘極絕緣層146時，可充分確保源極或汲極電極142a與電極148b之間的絕緣。
第2D圖中所示的電晶體及電容器具有與第2B圖中所示的電晶體及電容器部分不同的結構。
第2D圖中所示的結構與第2B圖中所示的結構不同處在於絕緣層144並未設置在電晶體162及電容器164中。當絕緣層144並未設置在電晶體162及電容器164中時，相較於第2B圖中所示之電晶體及電容器簡化製程並且減少製造成本。
此外，在電容器164中，當堆疊氧化物半導體層140及閘極絕緣層146時，可充分確保源極或汲極電極142a與電極148b之間的絕緣。
<半導體裝置之電路組態及操作>
接下來，說明半導體裝置之電路組態及操作的範例。第3A1圖繪示對應於第1A及1B圖中所示之半導體裝置的電路組態之範例。
在第3A1圖中所示的半導體裝置中，第一佈線(1st線，亦稱為源極線)電連接至電晶體160的源極電極。第二佈線(2nd線，亦稱為位元線)電連接至電晶體160的汲極電極。此外，第三佈線(3rd線，亦稱為第一信號線)電連接至電晶體162的源極電極和汲極電極之另一，且第四佈線(4th線，亦稱為第二信號線)電連接至電晶體162的閘極電極。此外，電晶體160的閘極電極及電晶 體162的源極電極及汲極電極之一電連接至電容器164的電極之一。第五佈線(5th線，亦稱為字線)電連接至電容器164的另一電極。
由於包括非氧化物半導體層的材料之電晶體160可在比充分高的速度操作，可藉由使用電晶體160來以高速讀出已儲存的資料。此外，包括氧化物半導體層的電晶體162具有極低的關閉電流。針對那個原因，可藉由關閉電晶體162來將電晶體160的閘極電極之電位保持極長的時間。藉由設置電容器164，可輕易執行給予電晶體160之閘極電極的電荷之保持及已儲存資料的讀取。
在此實施例中之半導體裝置利用其中可保持電晶體160的閘極電極之電位的特性，藉此如下般寫入、保持、及讀取資料。
首先，將說明資料的寫入及保持。首先，將第四佈線之電位設定在會啟通電晶體162的電位，因此啟通電晶體162。因此，將第三佈線之電位供應至電晶體160的閘極電極及電容器164的電極之一。亦即，給與預定電荷至電晶體160的閘極電極(寫入)。在此，提供給與不同電位位準(此後亦稱為低位準電荷及高位準電荷)的任何兩種電荷。之後，將第四佈線的電位設定在會關閉電晶體162的電位，因此關閉電晶體162。故保持給與電晶體160的閘極電極之電荷(保持)。
由於電晶體162之關閉電流極低，長時間保持電晶體160之閘極電極的電荷。
其次，將說明資料之讀取。藉由在供應預定電位(恆定電位)至第一佈線的同時供應適當電位至第五佈線，第二佈線之電位隨電晶體160的閘極電極中保持的電荷量變化。這是因為一般而言，當電晶體160為n通道電晶體時，在其中給與高位準電荷至電晶體160的閘極電極之情況中的視臨限電壓Vth_H低於在其中給與低位準電荷至電晶體160的閘極電極之情況中的表觀臨限電壓Vth_L。在此，表觀臨限電壓意指第五佈線的電位，其為啟通電晶體160所需。因此，將第五佈線的電位設定至介於Vth_H與Vth_L中間的電位V0，藉此可決定給與電晶體160的閘極電極之電荷。例如，在其中於寫入中給與高位準電荷的情況中，當第五佈線的電位設定至V0(>Vth_H)時，啟通電晶體160。在其中於寫入中給與低位準電荷的情況中，即使當第五佈線的電位設定至V0(<Vth_L)時，電晶體160維持在關閉狀態中。因此，可藉由第二線的電位讀出已儲存的資料。
注意到在不讀出資料的情況中，可給與電晶體160會關閉之電位，亦即，小於Vth_H的電位至第五佈線，無論電晶體160的閘極電極之狀態為何。替代地，可給與電晶體160會啟通之電位，亦即，高於Vth_L的電位至第五佈線，無論電晶體160的閘極電極之狀態為何。
第三，將說明資料的重寫。以和資料之寫入和保持類似的方式來執行資料的重寫。亦即，將第四佈線的電位設定在會啟通電晶體162的電位，藉此啟通電晶體162。因 此，將第三佈線之電位(關於新資料的電位)供應至電晶體160的閘極電極及電容器164的電極之一。之後，將第四佈線的電位設定在會關閉電晶體162的電位，藉此關閉電晶體162。依此，給與關於新資料的電位至電晶體160的閘極電極。
在根據於此揭露之本發明的半導體裝置中，可藉由另一如上述般的資料寫入來直接重寫資料。針對那個原因，無需快閃記憶體或之類所必要的抹除操作，因此可防止抹除操作所導致之操作速度的降低。換言之，可實現半導體裝置的高速操作。
注意到電晶體162之源極電極和汲極電極電連接至電晶體160的閘極電極，藉此具有和用於非依電性記憶體元件之浮置閘極電晶體的浮置閘極類似的功效。因此，圖中電晶體162之源極電極和汲極電極電連接至電晶體160的閘極電極的部份在某些情況中稱為浮置閘極部FG。當電晶體162為關閉時，浮置閘極部FG可被視為嵌入絕緣體中並因此可在浮置閘極部FG中保持電荷。包括氧化物半導體的電晶體162中之關閉電流量小於或等於包括矽半導體或之類電晶體160之關閉電流量的十萬分之一；因此，因電晶體162的漏電流所造成之累積於浮置閘極部FG中的電荷喪失微不足道。亦即，藉由包括氧化物半導體之電晶體162，可實現能非依電性記憶體裝置。
例如，當電晶體162的關閉電流密度在室溫近乎10zA/μm(1zA(賽普托安培(zeptoampere))且電容器164的 電容值近乎1pF，可儲存資料達106秒或更長。不用說保持時間取決於電晶體的特性及電容值。
此外，在此情況中，可避免閘極絕緣膜(隧道絕緣膜)惡化的問題，這是傳統浮置閘極電晶體中已有者。亦即，可解決由於注入電子至浮置閘極中而造成的閘極絕緣膜之惡化的問題。依此，在此實施例中所述的半導體裝置中，原則上對於寫入次數並無限制。此外，無需傳統浮置閘極電晶體中的寫入或抹除所需之高電壓。
第3A1圖中之半導體裝置中的諸如電晶體的構件可被視為由電阻器及電容器所組成並以如第3A2圖中所示之電路所取代。亦即，在第3A2圖中，電晶體160及電容器164各被視為包括一電阻器及一電容器。R1及C1分別標示電容器164的電阻值及電容值。電阻值R1對應至取決於包括在電容器164中之絕緣層的電阻值。R2及C2分別標示電晶體160的電阻值及電容值。電阻值R2對應至取決於在電晶體160在啟通狀態的時候之閘極絕緣層的電阻值。電容值C2對應至所謂的閘極電容器(形成在閘極電極與源極電極或汲極電極間的電容器)的值。注意到電阻值R2僅標示在電晶體160的閘極電極與通道形成區域之間的電阻值，為了釐清這點，藉由虛線標示連結的一部分。
假設在電晶體162處於關閉狀態中的情況中在源極電極與汲極電極之間的電阻值(亦稱為有效電阻)為ROS，當滿足R1≧ROS及R2≧ROS時，電子保持時期(亦稱為 資料保持時期)主要由電晶體162之關閉電流所決定。
另一方面，當沒滿足此條件時，即使電晶體162的電流夠小仍難以充分保全保持時期。這是因為除了電晶體162中所發生之漏電流之外的漏電流為大。因此，在此實施例中之所揭露的半導體裝置可說是有利地滿足上述關係。
同時，希望滿足C1≧C2。這是因為若C1為大，則可抑制第五佈線之電位，所以其在當浮置閘極部FG的電位被第五佈線控制時(如在讀取時)為低。
當滿足上述關係時，可實現較佳的半導體裝置。在此實施例中，R1及R2被閘極絕緣層108、閘極絕緣層146、或之類所控制。相同關係適用於C1及C2。因此，希望適當設定閘極絕緣層之材料、厚度、及之類以滿足上述關係。
第3B圖繪示與上述半導體裝置部分不同的半導體裝置。在第3B圖中所示的半導體中，電晶體160的閘極電極、電晶體166的源極電極及汲極電極之一、及電容器164的電極之一彼此電連接。第一佈線電晶體160的及源極電極互相電連接。第二佈線電晶體160的及汲極電極互相電連接。第三佈線電晶體166及源極電極及汲極電極的另一互相電連接。第四佈線及電晶體166的第一閘極電極互相電連接。第五佈線及電容器164的另一電極互相電連接。第六佈線及電晶體166的第二閘極電極互相電連接。可施加與施加至第四佈線相同的電位至第六佈線。替代 地，可施加與施加至第四佈線不同的電位至第六佈線以獨立控制第六佈線。
換言之，第3B圖中所示的半導體裝置具有其中第3A1圖中之半導體裝置的電晶體162被具有第二閘極電極的電晶體166取代的結構。依此，在第3B圖中所示的半導體裝置中，除了第3A1圖中之半導體裝置所獲得之功效外，可獲得輕易控制電晶體166的電氣特性(如臨限電壓)之功效。例如，當施加負電位至第六佈線時，可輕易將電晶體166變成通常關閉電晶體。
注意到在上述說明中使用其中電子為主要載子的n通道電晶體，當然可使用其中電洞為主要載子的p通道電晶體來取代n通道電晶體。
<製造半導體裝置之方法>
接下來，將說明製造第1A及1B圖及第3A1圖中所示的半導體裝置之方法的一範例。首先，將於下參照第4A至4H圖來說明製造在下部中之電晶體160的方法，並接著將參照第5A至5E圖來說明製造在上部中之電晶體162及電容器164的方法。
<製造在下部中的電晶體之方法>
首先，備置包括半導體材料之基板100(參見第4A圖)。作為包括半導體材料之基板100，可使用以矽、碳化矽、或之類製成之單晶半導體基板或多晶半導體基板； 以鍺化矽或之類製成的化合物半導體基板；SOI基板；或之類。在此，說明使用單晶矽基板作為包括半導體材料之基板100的一範例。注意到一般而言，術語「SOI基板」意指在絕緣表面上設置矽半導體層的基板。在此說明書及之類中，術語「SOI基板」意指亦在其類別中包括一種基板，其中在絕緣表面上方設置使用非矽之材料所形成的半導體層。亦即，包括「SOI基板」之半導體層不限於矽半導體層。此外，SOI基板可為一種基板，其具有半導體層設置在諸如玻璃基板的絕緣基板上方且這兩者間設有絕緣層的結構。
在基板100上方形成充當用於形成元件隔離絕緣層之遮罩的保護層102(參見第4A圖)。作為保護層102，可例如使用氧化矽、氮化矽、氮氧化矽、或之類所形成之絕緣層。注意到在此步驟之前或之後，可將提供n型傳導性之雜質元素或提供p型傳導性之雜質元素添加至基板100以控制電晶體之臨限電壓。當使用矽來形成半導體時，可使用磷、砷、或之類作為提供n型傳導性之雜質。可使用硼、鋁、鎵、或之類作為提供p型傳導性之雜質。
接下來，使用保護層102作為遮罩來蝕刻來移除未以保護層102覆蓋之區域(亦即暴露區域)中之基板100的部分。因此，形成隔離的半導體區域104(參見第4B圖)。作為蝕刻，較佳執行乾蝕刻，但可執行濕蝕刻。作為蝕刻氣體，可根據被蝕刻層的材料適當選擇蝕刻劑。
接著，形成絕緣層以覆蓋半導體區域104，並選擇性 移除與半導體區域104重疊之一區域中的絕緣層，以形成元件隔離絕緣層106(參見第4B圖)。使用氧化矽、氮化矽、氮氧化矽、或之類來形成絕緣層。作為移除絕緣層的一種方法，可採用任何蝕刻處理及如CMP之研磨處理。注意到在半導體區域104的形成之後或在元件隔離絕緣層106的形成之後移除保護層102。
接下來，在半導體區域104上方形成絕緣層，並且在絕緣層上方形成包括導電材料之層。
絕緣層後續充當閘極絕緣層，並藉由CVD方法、濺鍍方法、或之類形成為氧化矽膜、氮氧化矽膜、氮化矽膜、氧化鉿膜、氧化鋁膜、氧化鉭膜、或之類單層或包括上述膜之任何者的堆疊層。替代地，可以一種方式形成絕緣層，使得藉由高密度電漿處理或熱氧化處理來氧化或氮化半導體區域104之一表面。可例如使用諸如He、Ar、Kr、或Xe之稀有氣體與諸如氧、氮氧化物、氨、氮、或氫的氣體之混合來執行氣體高密度電漿處理。對於絕緣層之厚度無特別限制，但可形成在例如大於或等於1nm並且少於或等於100nm的範圍中之絕緣層。
可使用諸如鋁、銅、鈦、鉭、或鎢之金屬材料來形成包括導電材料之層。可使用諸如含多晶矽的半導體材料來形成包括導電材料之層。對於形成含有導電材料之層的方法並無特別限制，且可採用諸如蒸發方法、CVD方法、濺鍍方法、或旋塗方法的各種薄膜形成方法。注意到此實施例顯示其中含有導電材料之層係使用金屬材料形成的情 況之一範例。
之後，藉由選擇性蝕刻絕緣層及包括導電材料之層來形成閘極絕緣層108及閘極電極110(參見第4C圖)。
接下來，形成覆蓋閘極電極110的絕緣層112(參見第4C圖)。接著，藉由添加磷(P)、砷(As)、或之類到半導體區域104，藉此形成具有淺接面深度之雜質區域114(參見第4C圖)。注意到在此添加磷或砷以形成n通道電晶體；可在形成p通道電晶體的情況中添加諸如硼(B)或鋁(Al)之雜質。藉由形成雜質區域114，在閘極絕緣層108下方的半導體區域104中形成通道形成區域116(參見第4C圖)。在此，可適當設定所添加之雜質的濃度；當半導體元件之大小極度縮小時，較佳增加濃度。在此採用其中於絕緣層112形成之後形成雜質區域114的步驟；替代地，可在雜質區域114形成後形成絕緣層112。
接下來，形成側壁絕緣層118(參見第4D圖)。形成絕緣層以覆蓋絕緣層112並接著加以高各向異性蝕刻，藉此可以自對準方式形成側壁絕緣層118。此時，較佳部分蝕刻絕緣層112以暴露出閘極電極110的頂表面及雜質區域114的頂表面。
接著，形成絕緣層以覆蓋閘極電極110、雜質區域114、側壁絕緣層118、及之類。接下來，添加諸如磷(P)、砷(As)、或之類至其中接觸絕緣層的雜質區域114之區域，藉此形成高濃度雜質區域120(參見第4E 圖)。此後，移除絕緣層，並形成金屬層122以覆蓋閘極電極110、側壁絕緣層118、高濃度雜質區域120、及之類(參見第4E圖)。可採用諸如真空蒸發方法、濺鍍方法、或旋塗方法之各種沉積方法來形成金屬層122。較佳使用與包括在半導體區域104中之半導體材料起反應而成為低電阻金屬化合物的金屬材料來形成金屬層122。這類金屬材料之範例為鈦、鉭、鎢、鎳、鈷、及鉑。
接下來，執行熱處理，使金屬層122與半導體材料起反應。因此，形成接觸高濃度雜質區域120之金屬化合物區域124(參見第4F圖)。注意到當使用多晶矽或之類來形成閘極電極110時，亦在接觸金屬層122之閘極電極110的一區域中形成金屬化合物區域。
作為熱處理，可例如採用以閃光燈之照射。雖當然可使用另一熱處理方法，較佳使用可實現極短時間之熱處理的方法以改善於金屬化合物之形成中的化學反應的可控性。注意到藉由金屬材料與半導體材料之反應形成金屬化合物區域，且其具有充分高的傳導性。金屬化合物區域的形成可恰當減少電阻並改善元件特性。注意到在形成金屬化合物區域124之後移除金屬層122。
接著，形成層間絕緣層126及層間絕緣層128以覆蓋於上述步驟中形成之構件(參見第4G圖)。可使用包括諸如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭的無機絕緣材料之材料來形成層間絕緣層126及128。此外，可使用諸如聚醯亞胺或丙烯酸樹脂之有機絕 緣材料來形成層間絕緣層126及128。雖然層間絕緣層在此具有層間絕緣層126及層間絕緣層128的兩層結構，層間絕緣層之結構不限於此結構。在形成層間絕緣層128之後，較佳以CMP、蝕刻、或之類來平面化層間絕緣層128的表面。
接著，在層間絕緣層中形成到達金屬化合物區域124的開口，並在開口中形成源極或汲極電極130a及源極或汲極電極130b(參見第4H圖)。可以一種方式形成源極或汲極電極130a及源極或汲極電極130b，例如，使得藉由PVC方法、CVD方法、或之類在包括開口的區域中形成導電層，並接著藉由蝕刻、CMP、或之類移除導電層之部分。
詳言之，可採用一種方法，例如，其中藉由PVD方法在包括開口的區域中形成薄鈦膜並藉由CVD方法形成氮化鈦膜，並接著，形成鎢膜以嵌入開口中。在此，藉由PVD方法所形成之鈦膜具有減少氧化物膜之表面(其上形成鈦膜)的功能，以減少與下電極(在此，如金屬化合物區域124)的接觸電阻。在鈦膜形成之後所形成的氮化鈦膜具有防止導電材料擴散的阻障功能。在形成鈦、氮化鈦、或之類阻障膜之後可藉由鍍覆方法形成銅膜。
注意到在其中藉由移除導電層之部分來形成源極或汲極電極130a及源極或汲極電極130b的情況中，較佳執行程序以平面化表面。例如，當在包括開口的一區域中形成薄鈦膜或薄氮化鈦膜並接著形成鎢薄膜以嵌入開口中時， 可移除多餘的鎢、鈦、氮化鈦、或之類並可藉由後續的CMP來改善表面的平面性。以一種方式平面化包括源極或汲極電極130a及源極或汲極電極130b之表面，使得可在後續步驟中有利地形成電極、佈線、絕緣層、半導體層、及之類。
注意到僅在此顯示與金屬化合物區域124接觸之源極或汲極電極130a及源極或汲極電極130b；然而，亦可在此步驟中形成與閘極電極110及之類接觸的電極130c。對於用於源極或汲極電極130a及源極或汲極電極130b之材料並無特別限制，且可使用各種導電材料。例如，可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之導電材料。在考慮到稍後執行的熱處理，較佳使用具有夠高耐熱性以承受後續執行之熱處理的材料來形成源極或汲極電極130a及源極或汲極電極130b。
依照此方式，形成使用包括半導體材料之基板100的電晶體160(參見第4H圖)。注意到在上述步驟之後可進一步形成電極、佈線、絕緣層、或之類。當佈線具有包括一層間絕緣層及一導電層之分層結構的堆疊層結構時，可提供高度整合的半導體裝置。
<製造在上部中之電晶體的方法>
接下來，將參照第5A至5E圖說明在層間絕緣層128上方製造電晶體162的步驟。注意到第5A至5E圖繪示在層間絕緣層128上方製造電極、電晶體162、及之類步 驟；故省略放置於電晶體162下方之電晶體160及之類細節。
首先，在層間絕緣層128、源極或汲極電極130a、源極或汲極電極130b、及電極130c上方形成絕緣層138。可藉由PVD方法、CVD方法、或之類來形成絕緣層138。可使用包括諸如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭的無機絕緣材料之材料來形成絕緣層138。注意到絕緣層138充當電晶體162的基底。不一定得設置絕緣層138。
接下來，在絕緣層138中形成到達源極或汲極電極130a、源極或汲極電極130b、極電極130c的開口(參見第5A圖)。可藉由諸如使用遮罩的蝕刻之方法來形成開口。藉由諸如使用光罩或之類的曝光來形成遮罩。可使用濕蝕刻或乾蝕刻來做為蝕刻；以微製造而言，乾蝕刻為較佳。注意到在未設置絕緣層138的情況中，可省略此步驟。
接下來，形成源極或汲極電極142a、源極或汲極電極142b、電極142c、及電極142d(參見第5B圖)。可以一種方式形成源極或汲極電極142a、源極或汲極電極142b、電極142c、及電極142d，以形成導電層來覆蓋絕緣層138並接著加以選擇性蝕刻。
可藉由典型為濺鍍方法之PVD方法或諸如電漿CVD方法的CVD方法來形成導電層。作為導電層的材料，可使用選自鋁、鉻、銅、鉭、鈦、鉬、或鎢之元素；含有任 何這些元素作為成分之合金；或之類。替代地，可使用選自錳、鎂、鋯、鈹、或釷的一或更多材料。可使用與選自鈦、鉭、鎢、鉬、鉻、釹、或鈧的一或更多元素結合的鋁。導電層可具有單層結構或包括兩或更多層之堆疊層結構。例如，導電層可具有含矽之鋁膜的單層結構、其中鈦膜堆疊在鋁膜之上的兩層結構、或其中鈦膜、鋁膜、及鈦膜以此順序堆疊的三層結構。
亦可使用導電金屬氧化物來形成導電層。作為導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，其在某些情況中簡稱為ITO)、氧化銦-氧化鋅合金(In2O3-ZnO)、或其中包括矽或氧化矽的這些金屬氧化物材料的任何者。
藉由源極或汲極電極142a之下邊緣部與源極或汲極電極142b之下邊緣部之間的距離來決定電晶體之通道長度(L)。在通道長度(L)少於25nm的情況中之曝光，較佳使用具有數奈米至數十奈米之波長的極紫外射線來形成用於蝕刻之遮罩。以極紫外線之曝光導致高解析度且大焦深。依此，可形成其中通道長度(L)少於25nm的圖案，並且還有，通道長度(L)可大於或等於10nm並少於或等於1000nm。依照此方式，具有小通道長度之電晶體為較佳，因為具有小通道長度之電晶體導致電路的高操作速度及低耗電量。
另外，源極或汲極電極142a及源極或汲極電極142b 之端部較佳形成為具有錐形。這是因為當源極或汲極電極142a及源極或汲極電極142b之端部具有錐形時，以後續形成之氧化物半導體的覆蓋可增加並可防止斷連。在此，錐角例如較佳大於或等於30°並少於或等於60°。注意到錐角意指，當從與具有錐形之層(例如，源極或汲極電極142a)的剖面垂直的方向(與基板的表面垂直之平面)看去，該層的側表面及底表面所形成之傾斜角度。
接下來，形成氧化物半導體層以覆蓋源極或汲極電極142a、源極或汲極電極142b、及之類，並接著藉由諸如使用遮罩的蝕刻之方法來加以處理，以形成島狀氧化物半導體140(參見第5C圖)。
較佳使用濺鍍方法來形成氧化物半導體層。作為氧化物半導體層，較佳使用如In-Sn-Ga-Zn-O為基的膜之四成分金屬氧化物；如In-Ga-Zn-O為基的膜、In-Sn-Zn-O為基的膜、In-Al-Zn-O為基的膜、Sn-Ga-Zn-O為基的膜、Al-Ga-Zn-O為基的膜、及Sn-Al-Zn-O為基的膜之三成分金屬氧化物；In-Zn-O為基的膜、Sn-Zn-O為基的膜、Al-Zn-O為基的膜、Zn-Mg-O為基的膜、Sn-Mg-O為基的膜、In-Mg-O為基的膜之兩成分金屬氧化物；或In-O為基的膜、Sn-O為基的膜、或Zn-O為基的膜之兩成分金屬氧化物。注意到可添加矽到金屬氧化物中。例如，可使用例如含有在2wt%至10wt%(包括這兩值)之SiO2的靶材來形成氧化物半導體層。
尤其，當使用In-Ga-Zn-O為基的金屬氧化物時，可 形成當無電場時具有夠高的電阻(夠低的關閉電流)並具有高場效遷移率之半導體裝置。有鑑於此點，In-Ga-Zn-O為基的金屬氧化物適用於針對半導體裝置所使用之半導體材料。
作為In-Ga-Zn-O為基的金屬氧化物之一典型範例，提供由InGaO3(ZnO) m (m>0)所表示者。另外，提供使用M來取代Ga的由InMO3(ZnO) m (m>0)所表示者。在此，M標示選自鎵(Ga)、鋁(Al)、鐵(Fe)、鎳(Ni)、錳(Mn)、及鈷(Co)及之類的一或更多金屬元素。例如，M可為Ga、Ga及Al、Ga及Fe、Ga及Ni、Ga及Mn、Ga及Co、或之類。注意到藉由晶體結構獲得上述組成並僅為一個範例。
在此實施例中，藉由使用In-Ga-Zn-O為基的金屬氧化物靶材之濺鍍方法來形成氧化物半導體層。
在形成氧化物半導體層中，將基板保持在一維持在減壓之處理室中且基板溫度較佳設定成高於或等於100℃並低於或等於600℃，且更佳高於或等於200℃並低於或等於400℃的溫度。在此，在加熱基板的同時形成氧化物半導體層，而得以減少氧化物半導體層中之雜質濃度，並減少濺鍍對氧化物半導體層的破壞。
形成氧化物半導體層之較佳的周圍環境為稀有氣體(典型為氬)周圍環境、氧周圍環境、或含有稀有氣體(典型為氬)及氧之混合周圍環境。詳言之，較佳使用高純度氣體，例如，從其移除諸如氫、水、羥基、或氫化物 之雜質，使濃度降至1ppm或更低(較佳為10ppb或更低)。
在此，為了從室移除殘留的濕氣，較佳使用吸付型真空泵。例如，可使用低溫泵、離子泵、或鈦昇華泵。作為抽空單元，可使用添加冷阱的渦輪分子泵。在以低溫泵抽空之沉積室中，移除例如氫原子及諸如水(H2O)的含有氫原子之化合物(且較佳還有含碳原子之化合物)，藉此可減少形成在沉積室中之氧化物半導體層的雜質濃度。
氧化物半導體層形成為具有大於或等於2nm並少於或等於200nm之厚度，較佳為大於或等於5nm並少於或等於30nm之厚度。注意到適當的厚度隨氧化物半導體材料而變，且根據使用之材料適當設定厚度。
另外，當在形成氧化物半導體層中使用脈衝直流(DC)電源時，可減少塵埃(在沉積時形成的粉末或片狀物質)且厚度為均勻。
注意到沉積氧化物半導體層的濺鍍條件可如下：基板與靶材間的距離為170nm；壓力為0.4Pa；直流(DC)電為0.5kW；且周圍環境為氧周圍環境(氧流速的比例為100%)。
注意到在藉由濺鍍形成氧化物半導體層之前，較佳藉由引進氬氣體來產生電漿的反向濺鍍來移除附著至閘極絕緣層138之表面的塵埃。在此，相較於離子衝擊濺鍍靶材之正常濺鍍，反向濺鍍為一種離子衝擊欲處理之表面以修改表面的方法。讓離子衝擊欲處理之表面的方法之一範圍 為其中在氬周圍環境中供應高頻電壓至表面以在基板附近產生電漿的方法。注意到取代氬周圍環境，可使用氮周圍環境、氦周圍環境、氧周圍環境、或之類。
作為氧化物半導體層之蝕刻方法，可採用乾蝕刻或濕蝕刻。當然可結合使用乾蝕刻及濕蝕刻。根據材料適當地設定蝕刻條件(如蝕刻氣體或蝕刻溶液、蝕刻時間、及溫度)以將氧化物半導體蝕刻成希望的形狀。
用於乾蝕刻的蝕刻氣體的一範例為含有氯(氯為基之氣體，如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、或四氯化碳(CCl4))之氣體。此外，可使用含氟之氣體(氟為基之氣體，如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3))、溴化氫(HBr)、氧(O2)、或諸如(He)或(Ar)的稀有氣體可添加至其之任何這些氣體、或之類。
作為乾蝕刻方法，可使用平行板RIE(反應性離子蝕刻)方法或ICP(電感耦合式電漿)蝕刻方法。為了蝕刻氧化物半導體層成希望的形狀，適當地設定蝕刻條件(如供應至盤繞電極之電力量、供應至基板側上之電極的電力量、及基板側上之電極溫度)。
作為濕蝕刻的蝕刻劑，可使用藉由混合磷酸、醋酸、及硝酸而得之溶液、過氧化氨(在31wt%的過氧化氫水：在28wt%的氨水：水=5：2：2)、或之類。亦可使用如ITO07N(由KANTO CHEMICAL CO.,INC所生產)之蝕刻劑。
接著，較佳於氧化物半導體層上執行第一熱處理。藉由第一熱處理，可移除氧化物半導體層中之諸如氫的雜質。注意到在其中於蝕刻之後執行第一熱處理的情況中，會有即使當使用濕蝕刻時縮短蝕刻時間的優點。第一熱處理的溫度設定成高於或等於300℃且低於或等於750℃，較佳高於或等於400℃且且低於或等於700℃。例如，將基板引進到電爐中，其中使用電阻式加熱元件或之類，並且使氧化物半導體層140在450℃於氮周圍環境中受到加熱處理一小時。氧化物半導體層140在熱處理期間不暴露至空氣，所以可防止水及氫(包括濕氣或之類)的進入。另外，較佳在考量到設置在下層中之電晶體160的電極、佈線、或之類的耐熱性下來決定第一熱處理之溫度。
熱處理設備不限於電爐且可為藉由熱輻射或熱傳導從諸如加熱氣體的一媒介加熱物體之設備。例如，可使用諸如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備。LRTA設備為藉由從諸如鹵素燈、金屬魯化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)加熱待處理物體之設備。GRTA設備為使用高溫氣體來執行熱處理的設備。作為氣體，使用不藉由熱處理與物體起反應之例如氮的惰性氣體或諸如氬之稀有氣體。
例如，作為第一熱處理，可如下般執行GRTA程序。將基板放置在已加熱至650℃至700℃的高溫之惰性氣體中，加熱數分鐘，並從惰性氣體中取出。GRTA程序允許 短時的高溫加熱處理。此外，由於短時間執行第一熱處理，即使在超過基板的應變點的溫度條件下，仍可使用諸如玻璃基板的具有低耐熱性之基板。
注意到較佳在含有氮或稀有氣體(如氦、氖、或氬)作為其主成分且不含氫、水、或之類的周圍環境中執行第一熱處理。例如，引進熱處理設備中之氮或諸如氦、氖、或氬之稀有氣體的純度為大於或等於6N(99.9999%)，較佳大於或等於7N(99.99999%)(亦即，雜質濃度少於或等於1ppm，較佳少於或等於0.1ppm)。
在一些情況中，根據第一熱處理之條件或氧化物半導體層之材料，可將氧化物半導體層結晶成含結晶成分的氧化物半導體層。此外，根據第一熱處理之條件或氧化物半導體層之材料，氧化物半導體層可為不含結晶成分的非晶氧化物半導體層。
另外，可藉由在氧化物半導體層之非晶表面上設置晶層來改變氧化物半導體層的電氣特性。例如，藉由設置其中晶粒為對準之具有電各向異性的晶層，可改變氧化物半導體層之電氣特性。
可在尚未處理成島狀氧化物半導體層140的氧化物半導體層上執行氧化物半導體層140之第一熱處理。在那個情況中，在第一熱處理之後，從加熱設備取出基板並執行光微影步驟。
注意到上述第一熱處理可稱為脫氫處理(脫水處理)或之類，因其對氧化物半導體層140之脫氫(脫水)之效 果的緣故。可在例如形成氧化物半導體層之後、在氧化物半導體層140上方形成絕緣層(閘極絕緣層或之類)、或在形成閘極電極之後的任何時間點，執行這類處理。可進行這類處理一次或數次。
另外，在可藉由其中控制關於氧化物半導體之形成之周圍環境或之類的方法來獲得其之氫充分減少之氧化物半導體層的情況中，可省略第一熱處理。
注意到在上述步驟之後較佳使用諸如N2O、N2、或Ar的氣體來執行電漿處理。此電漿處理移除附接至氧化物半導體層之暴露表面的水或之類。另外，可使用含氧之氣體(如氧及氬的混合氣體)來執行電漿處理。依照此方式，供應氧給氧化物半導體層並且可減少因為氧缺乏而導致能隙中之缺陷程度。
接下來，在源極或汲極電極142a、源極或汲極電極142b、氧化物半導體層140、及之類的上方形成絕緣層144，並在形成閘極電極的區域之一部分中及形成電容器之電極的區域之一部分中形成開口。接著，形成閘極絕緣層146以覆蓋包括該些開口的區域。此後，形成閘極電極148a及電極148b(參見第5D圖)。可藉由諸如使用遮罩的蝕刻之方法來形成絕緣層144中之開口。可以一種方式形成閘極電極148a及電極148b，使得形成導電層以覆蓋閘極絕緣層146，並接著選擇性加以蝕刻。
可藉由CVD方法、濺鍍方法、或之類來形成絕緣層144及閘極絕緣層146。另外，較佳形成絕緣層144及閘 極絕緣層146以含有氧化矽、氮化矽、氧氮化矽、氧化鋁、氧化鉿、氧化鉭、或之類。絕緣層144及閘極絕緣層146可具有單層結構或堆疊層結構。對於絕緣層144及閘極絕緣層146之厚度並無特別限制，但其之各者可形成為具有例如大於或等於10nm並少於或等於500nm的厚度。注意到設置絕緣層144以減少當電極彼此重疊或之類時所產生之電容。例如，當形成絕緣層144時，可減少由源極或汲極電極142a或之類與閘極電極148a所產生的電容。
較佳藉由其中諸如氫或水的雜質不會輕易進入絕緣層144及閘極絕緣層146的方法來形成絕緣層144及閘極絕緣層146。這是因為當絕緣層144及閘極絕緣層146含氫時，可能發生氫侵入氧化物半導體層、從氧化物半導體層抽出氧、或之類。
例如，在藉由濺鍍方法形成絕緣層144及閘極絕緣層146的情況中，使用其中雜質(如氫、水、羥基、或氫化物)的濃度減少成近乎1ppm(較佳近乎10ppb)之高純度氣體作為濺鍍氣體。另外，較佳移除在處理室中的殘留濕氣。
注意到如此實施例中所述般藉由移除雜質而變成本質的氧化物半導體(高度純化的氧化物半導體)容易受到界面位準及界面電荷的影響；因此，當使用這類氧化物半導體作為氧化物半導體層時，與閘極絕緣層之界面很重要。因此，接觸高度純化的氧化物半導體的閘極絕緣層146須 具有高品質。
例如，較佳藉由使用微波(頻率為2.45GHz)的高密度電漿CVD方法來形成閘極絕緣層146，因為閘極絕緣層146可為密實並具有高耐受電壓及高品質。這是因為當高度純化的氧化物半導體及高品質的閘極絕緣膜密切接觸時，可減少界面狀態並且界面性質為合意。
當然，即使當使用高度純化氧化物半導體時，可採用諸如濺鍍方法或電漿CVD方法的另一方法，只要可形成良好品質的絕緣層作為閘極絕緣層。此外，可使用一絕緣層，其之品質及界面特性受到絕緣層形成後所執行的熱處理改善。在任何情況中，可形成具有良好膜品質的閘極絕緣層146，其中可減少閘極絕緣層146與氧化物半導體層之界面狀態密度。
在此實施例中，藉由濺鍍方法形成充當絕緣層144及閘極絕緣層146的含氧化矽之絕緣層。
在形成絕緣層144或閘極絕緣層146之後，較佳在惰性氣體周圍環境或氧周圍環境中(較佳在高於或等於200℃並低於或等於400℃，例如，在高於或等於250℃至並低於或等於350℃的溫度)中執行第二熱處理。例如，在250℃於氮周圍環境中執行第二熱處理一小時。第二熱處理可減少電晶體之電氣特性中的變異。此外，藉由第二熱處理，可從含氧之絕緣層供應氧至氧化物半導體層，並且可減少因為氧缺乏而導致能隙中之缺陷程度。不限於上述周圍環境，熱處理的周圍環境可為空氣周圍環境或之類。 然而，在此情況中，較佳採用其中移除氫、水、及之類的周圍環境，使氫不混合至氧化物半導體層。另外，第二熱處理並非為必要的步驟且可因此省略。
可藉由典型為濺鍍方法之PVD方法或諸如電漿CVD方法的CVD方法形成將成為閘極電極148a及電極148b的導電層。細節與源極或汲極電極142a或之類的那些類似；故省略其之敘述。
可使用乾蝕刻或濕蝕刻作為形成絕緣層144中之開口的蝕刻或用於形成閘極電極148a或之類的蝕刻。當然可結合使用乾蝕刻及濕蝕刻。根據材料適當地設定蝕刻條件(如蝕刻氣體或蝕刻溶液、蝕刻時間、及溫度)以獲得希望的形狀。
接下來，形成保護絕緣層150及層間絕緣層152(參見第5E圖)。
可藉由PVC方法、CVD方法、或之類形成保護絕緣層150及層間絕緣層152。可使用諸如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭的無機絕緣材料來形成保護絕緣層150及層間絕緣層152。
注意到由於相對接近氧化物半導體層140地設置保護絕緣層150，較佳藉由不會輕易混合諸如氫或水之雜質之方法(如濺鍍方法)形成保護絕緣層150。
此外，較佳形成層間絕緣層152以具有平面化表面。這是因為當層間絕緣層152形成為具有平坦表面時，可在層間絕緣層152上方合意地形成電極、佈線、或之類。
注意到保護絕緣層150或層間絕緣層152為非必要的構件且可適當省略。
如上述，完成包括氧化物半導體之電晶體162及電容器164(參見第5E圖)。
在藉由上述方法中所製造的包括氧化物半導體的電晶體162中之關閉電流極小。例如，夠本質(i型)之氧化物半導體的載子密度為例如少於1×1012/cm3，或較佳少於1.45×1010/cm3，且在汲極電壓Vd為+1V或+10V且閘極電壓Vg在-5V至-20V的範圍內的情況中，電晶體之關閉電流為例如少於或等於1×10-13A。因此，可充分確保半導體裝置之資料保持時期。另外，在使用夠本質的氧化物半導體之情況中，在室溫之漏電流可減少至近乎1×10-20A(10zA(zeptoampere))至1×10-19A(100zA)。換言之，漏電流實質上為0。藉由使用這類氧化物半導體，可提供其中充分確保資料保持時期的半導體裝置。
亦設置電容器164，其促進給與電晶體160之閘極電極的電荷保持及已儲存內容的讀取。尤其，可藉由在此實施例中所述之方法在不增加步驟下形成電容器164，這對成本降低有利。
注意到在此實施例中敘述具有包括非氧化物半導體之材料的電晶體及包括氧化物半導體之電晶體的堆疊層(兩層)結構之半導體裝置。然而，在此揭露的本發明所用的結構不限於該堆疊層結構。可採用單層結構或三層或更多的堆疊層結構。
另外，可根據半導體積體電路所需之功能適當地改變電極(佈線)、絕緣層、半導體層、及之類的位置或連結關係；諸如佈線寬度、通道寬度、通道長度之參數；或其他條件。例如，在具有單層結構之半導體裝置的情況中電極、佈線、或之類的結構與在具有堆疊層結構之半導體裝置的情況中的那些大不相同。
可與在其他實施例中所述的結構、方法、及之類適當地結合在此實施例中所述的結構、方法、及之類。
[實施例2]
在此實施例中，將參照第6A及6B圖及第7A至7E圖說明與上述實施例中所述不同的半導體裝置及製造半導體裝置的方法。注意到在此實施例中之半導體裝置的結構及製程與實施例1中的有許多相同處。因此，在下列說明中，省略相同部分的重複說明，並詳細說明不同之處。
<半導體裝置之平面結構及剖面結構>
第6A及6B繪示半導體裝置之結構的一例。第6A及6B圖分別繪示半導體裝置的剖面圖及其之平面圖。在此，第6A圖對應沿著至第6B圖中之線A3-A4及B3-B4的剖面。在第6A及6B圖中所示之半導體裝置中，以與第1A及1B圖類似的方式，在下部中包含包括非半導體裝置的材料之電晶體160，且在上部中包含包括氧化物半導體層的電晶體162及電容器164。由於在此實施例中所 述之半導體裝置不設有絕緣層144，製程簡化且製造成本比第1A圖中所示之半導體裝置更低。注意到可設置絕緣層144以減少閘極電極148a或之類所造成之電容。
第6A圖中所示的電晶體162包括設置在絕緣層138上方的氧化物半導體層140、電連接至氧化物半導體層140的源極或汲極電極142a及源極或汲極電極142b、覆蓋源極或汲極電極142a、源極或汲極電極142b、及氧化物半導體層140之閘極絕緣層146、以及在閘極絕緣層146上方重疊氧化物半導體層140的閘極電極148a。注意到第6A圖中所示的電晶體162為頂部閘極電晶體且可稱為頂部閘極頂部接觸電晶體，因為氧化物半導體層140及源極或汲極電極142a或之類係在包括氧化物半導體層140的頂表面之區域中互相連接。
<製造半導體裝置之方法>
接下來，說明製造半導體裝置之方法的一範例。在下列說明中，將於下參照第7A至7E圖來說明製造在上部中之電晶體162的方法。注意到由於在下部中之電晶體160的製造方法與第4圖中所示的製造方法相同，省略其之說明。
首先，在層間絕緣層128、源極或汲極電極130a、源極或汲極電極130b、及電極130c上方形成絕緣層138。接著，在絕緣層138中形成到達源極或汲極電極130a、源極或汲極電極130b、極電極130c的開口(參見第7A 圖)。省略絕緣層138之材料及形成方法的說明，因為可參照第5A圖。另外，可藉由諸如使用遮罩的蝕刻之方法來形成開口。
接下來，在絕緣層138上方形成氧化物半導體層，並藉由諸如使用遮罩的蝕刻之方法加以處理，以形成島狀氧化物半導體層140(參見第7B圖)。省略島狀氧化物半導體層140之材料及形成方法的說明，因為可參照第5C圖。
接下來，形成導電層以覆蓋絕緣層138、設置在絕緣層138中之開口、及島狀氧化物半導體層140，並接著諸如使用遮罩的蝕刻之方法加以處理，以形成接觸氧化物半導體層140、電極142c、及電極142d的源極或汲極電極142a及源極或汲極電極142b。接著，形成閘極絕緣層146以覆蓋源極或汲極電極142a、源極或汲極電極142b、電極142c、及電極142d(參見第7C圖)。省略源極或汲極電極142a、源極或汲極電極142b、電極142c、及電極142d之材料及形成方法的說明，因為可參照第5B圖。另外，省略閘極絕緣層146之材料及形成方法的說明，因為可參照第5D圖。
接著，在閘極絕緣層146上方形成導電層，並藉由諸如使用遮罩的蝕刻之方法加以處理，以形成閘極電極148a及電極148b(參見第7D圖)。省略閘極電極148a及電極148b之材料及形成方法的說明，因為可參照第5D圖。
接下來，形成保護絕緣層150及層間絕緣層152以覆蓋閘極絕緣層146、閘極電極148a、及電極148b(參見第7E圖)。省略保護絕緣層150及層間絕緣層152之材料及形成方法的說明，因為可參照第5E圖。
經由上述步驟，可製造出第6A及6B圖中所示之半導體裝置。
[實施例3]
在此實施例中，參照第8A及8B圖和第9A及9B圖說明使用複數個實施例1中所示之半導體裝置所形成之一半導體裝置的電路組態、操作、及之類的範例。
<半導體裝置之電路組態及操作>
第8A及8B圖為半導體裝置之電路圖的範例，各包括複數個第3A1圖中所示之半導體裝置(此後稱為記憶胞190)。第8A圖為其中記憶胞190串聯連接的NAND半導體裝置的電路圖，且第8B圖為其中記憶胞190並聯連接的NOR半導體裝置的電路圖。
第8A圖中之半導體裝置包括源極線SL、位元線BL、第一信號線S1、複數條第二信號線S2、複數條字線WL、及複數個記憶胞190。在每一記憶胞190中，電晶體160的閘極電極、電晶體162的源極電極及汲極電極之一、及電容器164的電極之一彼此電連接。第一信號線S1及電晶體162的源極電極及汲極電極之另一互相電連 接，且第二信號線S2及電晶體162的閘極電極互相電連接。字線WL及電容器164的電極之另一互相電連接。
此外，包括在記憶胞190中之電晶體160的源極電極電連接至包括在相鄰記憶胞190中之電晶體160的汲極電極。包括在記憶胞190中之電晶體160的汲極電極電連接至在相鄰記憶胞190中之電晶體160的源極電極。注意到包括在串接之複數記憶胞之記憶胞190中的電晶體160的汲極電極(其設置在端部之一)電連接至位元線。包括在串接之複數記憶胞之記憶胞190中的電晶體160的源極電極(其設置在另一端)電連接至源極線SL。注意到在第8A圖中，在半導體裝置中設置一條源極線SL及一條位元線BL；然而，本發明之一實施例不限於此。可設置複數條源極線SL及複數條位元線BL。
在第8A圖中之半導體裝置中，在每一列中執行寫入操作及讀取操作。如下般執行寫入操作。將啟通電晶體162之電位供應至將執行寫入的一列之第二信號線S2，以啟通將執行寫入之該列的電晶體162。依此，將第一信號線S1的電位供應至指定列之電晶體160的閘極電極，以提供預定電荷至閘極電極。因此，可寫入資料至指定列的記憶胞。
此外，如下般執行讀取操作。首先，無論提供至電晶體160的閘極電極之電荷為何，將啟通電晶體160之電位供應至非將執行讀取之列的列之字線WL，以啟通非將執行讀取之列的列之電晶體160。接著，將恆定電位供應至 源極線SL，並且位元線BL連接至的讀取電路(未圖示)。在此，在源極線SL與位元線BL之間的複數電晶體160為啟通，除了將執行讀取之列的電晶體160；因此，源極線SL與位元線BL之間的電導由將執行讀取之列的電晶體160的狀態而定。亦即，將被讀取電路讀出之位元線BL的電位取決於將執行讀取之列的電晶體160之閘極電極中的電荷。依此方式，讀取電路可從指定列中之記憶胞讀取資料。
第8B圖中之半導體裝置包括複數源極線SL、複數位元線BL、複數第一信號線S1、複數第二信號線S2、複數字線WL、及複數記憶胞190。電晶體160的閘極電極、電晶體162之源極電極和汲極電極之一、及電容器164的電極之一彼此電連接。源極線SL及電晶體160的源極電極互相電連接。位元線BL及電晶體160的汲極電極互相電連接。第一信號線S1和電晶體162之源極電極和汲極電極之另一互相電連接，且第二信號線S2和電晶體162的閘極電極互相電連接。字線WL和電容器164的電極之另一互相電連接。
在第8B圖中之半導體裝置中，在每一列中執行寫入操作及讀取操作。以和第8A圖中之半導體裝置類似的方式執行寫入操作。如下般執行讀取操作。將根據儲存在電晶體160的閘極電極中之電荷而選擇電晶體160的啟通狀態或關閉狀態之電位供應至將執行讀取之列中的字線WL。接著，將恆定電位供應至源極線SL，且位元線BL 連接至讀取電路(未圖示)。未被選擇之列中的電晶體160處於關閉狀態中。在此，源極線SL與位元線BL之間的電導由將執行讀取之列的電晶體160的狀態而定。亦即，被讀取電路讀出之位元線BL的電位取決於將執行讀取之電晶體160的閘極電極中的電荷。依此方式，讀取電路可從指定列中之記憶胞讀取資料。
在第8A及8B圖中所示的半導體裝置中，包括非氧化物半導體的電晶體160可在夠高速度操作，並因此，可以高速執行已儲存內容之讀取或之類。此外，包括氧化物半導體之電晶體162具有極低關閉電流。針對那個原因，可藉由關閉電晶體162來保持電晶體160之閘極電極的電位極長的時間。藉由設置電容器164，可輕易執行給與至電晶體160之閘極電極的電荷之保持及已儲存內容的讀取。
同時，針對上述之包括複數記憶胞的半導體裝置，減少由每一記憶胞所佔據之面積變成一個問題以抑制每儲存容量之成本。為了解決此問題，例如，在第8A圖中所示之NAND半導體裝置中，串聯連接的每一電晶體160形成為具有如第9A圖之剖面圖中所示的結構，界此可減少由每一記憶胞所佔據之面積。注意到第9A圖對應至沿著第9B圖之線C1-C2及D1-D2的剖面。
在第9A圖中所示的半導體裝置中，設置在基板100上方的電晶體160經由高濃度雜質區域120(亦簡稱為雜質區域)及金屬化合物區域124連接至相鄰的電晶體 160。亦即，設置在電晶體160之間的高濃度雜質區域120及金屬化合物區域124作用為電晶體160之一的源極區域及電晶體160之另一的汲極區域。
另外，在電晶體160上方設置層間絕緣層126及層間絕緣層128。另外，在彼此串聯之複數電晶體160的一端，形成電極192，其透過形成在層間絕緣層126及層間絕緣層128中之開口電連接至金屬化合物區域124。
在此，由於電晶體160具有和實施例1的第1A及1B圖中所示之電晶體160幾乎相同的結構，針對第9A及9B圖中所示之電晶體160的說明可參照第1A及1B圖之說明。注意到在此實施例中，為了獲得電晶體160的高整合度，並未設置第1A及1B圖中所示的側壁絕緣層118。
另外，第9A圖中所示的結構可不僅用於第8A圖中所示的NAND半導體裝置，還可用於第8B圖中所示的NOR半導體裝置。例如，在第8B圖中，可對稱配置相鄰列中之記憶胞，且相鄰列中之記憶胞的電晶體160可經由高濃度雜質區域120及金屬化合物區域124彼此連接。在此情況中，至少兩個電晶體160經由高濃度雜質區域120及金屬化合物區域124彼此連接。
當複數電晶體160依照此方式彼此連接時，可獲得電晶體160及記憶胞190的高整合度。依此，可抑制半導體裝置之每儲存容量的成本。
可與在其他實施例中所述的結構、方法、及之類適當地結合在此實施例中所述的結構、方法、及之類。
[實施例4]
接下來，在第10A及10B圖中繪示半導體裝置的修改範例。
第10A圖中所示之半導體裝置為第1A圖中所示之半導體裝置的修改範例。
第10A圖中所示之結構與第1A圖中所示之結構的差別在於電極130c電連接至設置在基板100上方之金屬化合物區域。換言之，在第10A圖中之源極或汲極電極142a及金屬化合物區域互相連接，而在第1A圖中所示的結構中之源極或汲極電極142a及閘極電極110互相連接。
藉由第10A圖中所示之結構，可獲得具有與任何上述實施例中的半導體裝置不同之電路組態之半導體裝置。
第10B圖中所示之半導體裝置為第6A圖中所示之半導體裝置的修改範例。
第10B圖中所示之結構與第6A圖中所示之結構的差別在於電極130c及設置在基板100上方之金屬化合物區域互相電連接。換言之，在第10B圖中之源極或汲極電極142a及金屬化合物區域互相連接，而在第6A圖中所示的結構中之源極或汲極電極142a及閘極電極110互相連接。
藉由第10B圖中所示之結構，可獲得具有與任何上述實施例中的半導體裝置不同之電路組態之半導體裝置。
可與在其他實施例中所述的結構、方法、及之類適當地結合在此實施例中所述的結構、方法、及之類。
[實施例5]
接下來，參照第11A至11E圖說明可用作上述實施例(如實施例1)中之電晶體162或之類的包括氧化物半導體的電晶體之製造方法的另一範例。在此實施例中，對使用高度純化之氧化物半導體(尤其係具有非晶結構)的情況做出詳細說明。雖使用頂部閘極電晶體作為下列說明中之一範例，電晶體之結構不限於此。
首先，在下層基板200上方形成絕緣層202。接著，在絕緣層202上方形成氧化物半導體層206(參見第11A圖)。
例如，下層基板200可為在上述實施例(第1A及1B圖、第6A及6B圖、或之類)中之半導體裝置的層間絕緣層128下方的結構體。針對其之細節，可參照上述實施例。下層基板200之表面較佳盡可能地平坦。例如，藉由化學機械研磨方法(CMP方法)或之類，表面上之高度差可少於或等於5nm，或較佳少於或等於1nm。另外，表面粗糙度之均方根(RMS)可少於或等於2nm，或較佳少於或等於0.4nm。
絕緣層202充當基底並可以和上述實施例中所示之絕緣層138、絕緣層144、或之類類似的方式形成。針對絕緣層202的細節可參照上述實施例。注意到較佳形成絕緣 層202以盡可能少地含有氫或水。
針對氧化物半導體層206，較佳使用為四成分金屬氧化物之In-Sn-Ga-Zn-O為基的氧化物半導體；為三成分金屬氧化物之In-Ga-Zn-O為基的氧化物半導體、In-Sn-Zn-O為基的氧化物半導體、In-Al-Zn-O為基的氧化物半導體、Sn-Ga-Zn-O為基的氧化物半導體、Al-Ga-Zn-O為基的氧化物半導體、及Sn-Al-Zn-O為基的氧化物半導體；為兩成分金屬氧化物之In-Zn-O為基的氧化物半導體、Sn-Zn-O為基的氧化物半導體、Al-Zn-O為基的氧化物半導體、Zn-Mg-O為基的氧化物半導體、Sn-Mg-O為基的氧化物半導體、In-Mg-O為基的氧化物半導體；或In-O為基的氧化物半導體、Sn-O為基的氧化物半導體、或Zn-O為基的氧化物半導體之兩成分金屬氧化物。
尤其，當無電場時In-Ga-Zn-O為基的氧化物半導體材料具有夠高的電阻，並因此可獲得夠低的關閉電流。另外，具有高場效遷移率，有鑑於此點，In-Ga-Zn-O為基的氧化物半導體材料適用於半導體裝置。
由InGaO3(ZnO) m (m>0)表示In-Ga-Zn-O為基的氧化物半導體之一典型範例。可由InMO3(ZnO) m (m>0)表示In-Ga-Zn-O為基的氧化物半導體之另一範例，其中使用M來取代Ga。在此，M標示選自鎵(Ga)、鋁(Al)、鐵(Fe)、鎳(Ni)、錳(Mn)、及鈷(Co)及之類的一或更多金屬元素。例如，M可為Ga、Ga及Al、Ga及Fe、Ga及Ni、Ga及Mn、Ga及Co、或之類。 注意到上述組成僅為從晶體結構獲得之一範例。
作為藉由濺鍍方法製造氧化物半導體層206之靶材，可使用由In：Ga：Zn=1：x：y(x大於或等於0且y大於或等於0.5並少於或等於5)的組成配方所表示之靶材。例如，亦可使用具有In：Ga：Zn=1：1：1[莫耳比率](x=1且y=1)(亦即，In2O3：Ga2O3：ZnO=1：1：2[莫耳比率])之組成配方的靶材。另外，具有In：Ga：Zn=1：1：0.5[原子比率](x=1且y=0.5)之組成比例的靶材，亦可使用具有In：Ga：Zn=1：1：2[原子比率](x=1且y=2)之組成比例的靶材，或具有In：Ga：Zn=1：0：1[原子比率](x=0且y=1)之組成比例的靶材。
金屬氧化物靶材中的金屬氧化物的相對密度大於或等於80%；較佳大於或等於95%；且更佳大於或等於99.9%。使用具有高相對密度之金屬氧化物靶材得以形成具有密實結構的氧化物半導體層206。
在此實施例中，藉由使用In-Ga-Zn-O為基的金屬氧化物靶材來形成具有非晶結構的氧化物半導體層206。
形成氧化物半導體層之周圍環境較佳為稀有氣體(典型為氬)周圍環境、氧周圍環境、或含有稀有氣體(典型為氬)及氧之混合周圍環境。詳言之，較佳使用高純度氣體，例如，從其移除諸如氫、水、羥基、或氫化物之雜質，使濃度降至1ppm或更低(較佳為10ppb或更低)。
在形成氧化物半導體層206之時，例如，將基板保持 在維持於減壓下之處理室中且將基板加熱至高於或等於100℃並低於或等於550℃，較佳高於或等於200℃並低於或等於400℃的溫度。接著，在移除處理室中之濕氣的同時，引進從其移除掉氫、水、或之類的濺鍍氣體到處理室中，藉此使用上述靶材來形成氧化物半導體層206。在加熱基板的同時形成氧化物半導體層206，而得以減少氧化物半導體層206中所含之雜質。此外，可減少濺鍍造成的破壞。較佳使用捕集真空泵來移除處理室中殘留的濕氣。例如，可使用低溫泵、離子泵、或鈦昇華泵。替代地，亦可使用具有冷阱的渦輪分子泵。由於從以低溫泵抽空之處理室移除氫、水、或之類，藉此可減少氧化物半導體層206中的雜質濃度。
可以下列條件形成氧化物半導體層206，例如：基板與靶材間的距離為170nm；壓力為0.4Pa；直流(DC)電為0.5kW；且周圍環境為氧(氧的比例為100%)、氬(氬的比例為100%)、或含氧及氬之混合周圍環境。注意到較佳使用脈衝式直流(DC)電源，因為可減少塵埃(諸如在沉積時所形成的粉末物質)並且厚度分佈均勻。氧化物半導體層206的厚度為2nm至200nm(包括這兩值)，較佳為5nm至30nm(包括這兩值)。注意到適當的厚度隨所使用之氧化物半導體材料、半導體裝置之用途、或之類而變；因此，可根據材料、用途、或之類來決定厚度。
注意到在以濺鍍方法形成氧化物半導體層206之前， 較佳執行其中引進氬氣體來產生電漿的反向濺鍍，以移除絕緣層202之表面上的塵埃。在此，相較於離子衝擊濺鍍靶材之正常濺鍍，反向濺鍍為一種離子衝擊欲處理之表面以修改表面的方法。讓離子衝擊欲處理之表面的方法之一範圍為其中在氬周圍環境中供應高頻電壓至表面以在基板附近產生電漿的方法。注意到取代氬周圍環境，可使用氮、氦、氧或之類的周圍環境。
接下來，以諸如使用遮罩之蝕刻的方法處理氧化物半導體層206，藉此形成島狀氧化物半導體層206a。
作為氧化物半導體層206的蝕刻方法，可採用乾蝕刻或濕蝕刻。當然可結合使用乾蝕刻及濕蝕刻。根據材料適當地設定蝕刻條件(如蝕刻氣體或蝕刻溶液、蝕刻時間、及溫度)以將氧化物半導體層蝕刻成希望的形狀。可以和上述實施例中所示之氧化物半導體層類似的方式蝕刻氧化物半導體層206。針對蝕刻條件或之類的細節，可參照上述實施例。
之後，較佳於島狀氧化物半導體層206a上執行熱處理(第一熱處理)。藉由第一熱處理，可移除島狀氧化物半導體層206a中之多餘的氫(包括水及羥基)，可對準氧化物半導體層之結構，並可減少島狀氧化物半導體層206a中之能隙的缺陷程度。在例如高於或等於300℃且低於或等於550℃，或高於或等於400℃且且低於或等於500℃之溫度執行第一熱處理。注意到在其中於蝕刻之後執行熱處理的情況中，會有即使當使用濕蝕刻時縮短蝕刻 時間的優點。
可以一種方式執行熱處理，例如，將下層基板200引進到使用電阻式加熱元件或之類的電爐中，並且接著在450℃於氮周圍環境下加熱一小時。島狀氧化物半導體層206a在熱處理期間不暴露至空氣，所以可防止水或氫的進入。
熱處理設備不限於電爐且可為藉由熱輻射或熱傳導從諸如加熱氣體的一媒介加熱物體之設備。例如，可使用諸如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備。LRTA設備為藉由從諸如鹵素燈、金屬魯化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)加熱待處理物體之設備。GRTA設備為使用高溫氣體來執行熱處理的設備。作為氣體，使用不藉由熱處理與物體起反應之例如氮的惰性氣體或諸如氬之稀有氣體。
例如，作為第一熱處理，可如下般執行GRTA程序。將基板放置在已加熱之惰性氣體中，加熱數分鐘，並從惰性氣體中取出。GRTA程序允許短時的高溫加熱處理。此外，即使在超過基板的溫度上限時，仍可採用GRTA程序，因其為短時間的熱處理。注意到惰性氣體可在程序期間改變成包括氧之氣體。這是因為藉由在含氧的周圍環境下執行第一熱處理可減少氧缺乏所造成之能隙中的缺陷程度。
注意到作為惰性氣體周圍環境，較佳採用含有氮或稀 有氣體(如氦、氖、或氬)作為其主成分且不含水、氫、或之類的周圍環境。例如，引進熱處理設備中之氮或諸如氦、氖、或氬之稀有氣體的純度為大於或等於6N(99.9999%)，較佳大於或等於7N(99.99999%)(亦即，雜質濃度少於或等於1ppm，較佳少於或等於0.1ppm)。
在任何情況中，當透過第一熱處理減少雜質而形成i型或實質i型的氧化物半導體層206a時，可實現具有優異特性之電晶體。
注意到可在尚未處理成島狀氧化物半導體層206a的氧化物半導體層206上執行第一熱處理。在那個情況中，在第一熱處理之後，從加熱設備取出底部基板200並執行光微影步驟。
注意到上述第一熱處理(其具有移除氫或水的效果)亦可稱為脫水處理、脫氫處理、或之類。可在例如形成氧化物半導體層之後，或在氧化物半導體層206a上方堆疊源極或汲極電極之後執行脫水處理或脫氫處理。可執行這類脫水處理或脫氫處理一次或數次。
接下來，形成接觸氧化物半導體層206a的導電層。接著，藉由選擇性蝕刻導電層形成源極或汲極電極208a及源極或汲極電極208b(參見第11B圖)。此步驟與形成上述實施例中所述之源極或汲極電極142a及之類的步驟類似。針對此步驟的細節，可參照上述實施例。
接下來，形成接觸氧化物半導體層206a的一部分之 閘極絕緣層212(參見第11C圖)。針對閘極絕緣層212的細節，可參照上述實施例中之絕緣層138的說明。
在形成閘極絕緣層212之後，較佳在惰性惰性氣體周圍環境或氧周圍環境中執行第二熱處理。在高於或等於200℃並低於或等於450℃，較佳在高於或等於250℃至並低於或等於350℃的溫度執行該熱處理。例如，在250℃於氮周圍環境中執行該熱處理一小時。第二熱處理可減少電晶體之電氣特性中的變異。在閘極絕緣層212含氧的情況中，藉由供應氧至氧化物半導體層206a以彌補氧化物半導體層206a中之氧缺乏，亦可形成i型(本質)或實質i型的氧化物半導體層。
注意到雖在此實施例中係在形成閘極絕緣層212之後執行第二熱處理，第二熱處理之時序不限於此。
接下來，在閘極絕緣層212上方重疊氧化物半導體層206a之區域中形成閘極電極214(參見第11D圖)。可藉由在閘極絕緣層212上方形成導電層並接著選擇性圖案化導電層來形成閘極電極214。針對閘極電極214的細節，可參照上述實施例中之閘極電極148a的說明。
接下來，在閘極絕緣層212及閘極電極214上方形成層間絕緣層216及層間絕緣層218(參見第11E圖)。可以PVD方法、CVD方法、或之類形成層間絕緣層216及層間絕緣層218。可使用包括諸如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭的無機絕緣材料之材料來形成層間絕緣層216及層間絕緣層218。注意到雖在此 實施例中使用層間絕緣層216及層間絕緣層218的堆疊結構，在此揭露之本發明之一實施例不限於此。亦可使用單層結構或包括三或更多層的堆疊結構。
注意到較佳形成層間絕緣層218以具有平面化表面。這是因為當形成層間絕緣層218以具有平面化表面時，可在層間絕緣層218上方有利地形成電極、佈線、或之類。
經由上述步驟，完成包括高度純化氧化物半導體層206a的電晶體250(參見第11E圖)。
第11E圖中所示的電晶體250包括下列者：設置在底部基板200上方並具有絕緣層202夾置在其間的氧化物半導體層206a、電連接至氧化物半導體層206a的源極或汲極電極208a及源極或汲極電極208b、覆蓋氧化物半導體層206a、源極或汲極電極208a、及源極或汲極電極208b的閘極絕緣層212、在閘極絕緣層212上方的閘極電極214、在閘極絕緣層212及閘極電極214上方的層間絕緣層216、以及在層間絕緣層216上方的層間絕緣層218。
在此實施例中所述的電晶體250中，氧化物半導體層206a為高度純化。因此，氧化物半導體層206a中之氫濃度少於或等於5×1019atoms/cm3；較佳少於或等於5×1018atoms/cm3；或更佳為少於或等於5×1017atoms/cm3。另外，相較於典型矽晶圓的載子密度(近乎1×1014/cm3)，氧化物半導體層206a的載子密度夠低(例如，少於1×1012/cm3，較佳少於1.45×1010/cm3)。因此，可獲得夠低的關閉電流。例如，在其中通道長度為10μm；氧化物 半導體層的厚度為30nm；汲極電壓的範圍為從近乎1V至10V的情況中，關閉電流(當閘極-源極電壓少於或等於0V時的汲極電流)少於或等於1×10-13A。另外，在室溫的關閉電流密度(將關閉電流除以電晶體的通道寬度而得的值)近乎1×10-20A/μm(10zA/μm)至1×10-19A/μm(100zA/μm)。
注意到除了關閉電流或關閉電流密度外，上述電晶體的特性可使用關閉電阻(當電晶體關閉時之電阻值)或關閉電阻率(當電晶體關閉時之電阻率)來表示。在此，藉由歐姆定律使用關閉電流及汲極電壓來得到關閉電阻R。另外，使用通道形成區域之剖面面積A及通道長度L，藉由ρ=RA/L的公式獲得關閉電阻率ρ。詳言之，在上述情況中，關閉電阻率大於或等於1×109Ω．m(或較佳大於或等於1×1010Ω．m)。注意到使用氧化物半導體層之厚度d及通道寬度W，由A=dW的公式來表示剖面面積A。
藉由使用氧化物半導體層206a，其為以一種方式高純度成本質氧化物半導體層，而可充分減少電晶體的關閉電流。
注意到雖然在此實施例中使用電晶體250來取代上述實施例中所示的電晶體162，在此揭露的本發明不需被理解成限制在那個情況。例如，當充分增加氧化物半導體的電氣特性時，可針對包含包括積體電路之電晶體的電晶體使用該氧化物半導體。在這種情況中，無需採用上述實施例中所示的堆疊層結構。注意到為了實現有利的電路操 作，氧化物半導體之場效遷移率μ較佳為μ>100cm2/V．s。另外，可例如使用諸如玻璃基板的基板來形成半導體裝置。
可與在其他實施例中所述的結構、方法、及之類適當地結合在此實施例中所述的結構、方法、及之類。
[實施例6]
接下來，參照第12A至12E圖說明可用作上述實施例(如實施例1)中之電晶體162或之類的包括氧化物半導體的電晶體之製造方法的另一範例。在此實施例中，對使用具有結晶區域的第一氧化物半導體層及藉由從第一氧化物半導體層之結晶區域的晶體生長而得之第二氧化物半導體層作為氧化物半導體層的情況做出詳細說明。雖使用頂部閘極電晶體作為下列說明中之一範例，電晶體之結構不限於此。
首先，在下層基板300上方形成絕緣層302。接下來，在絕緣層302上方形成第一氧化物半導體層，並接著受到第一熱處理，以結晶包括第一氧化物半導體層之至少一表面的區域，藉此形成第一氧化物半導體層304(參見第12A圖)。
例如，下層基板300可為在上述實施例(第1A及1B圖、第6A及6B圖、或之類)中之半導體裝置的層間絕緣層128下方的結構體。針對其之細節，可參照上述實施例。下層基板300之表面較佳盡可能地平坦。例如，藉由 化學機械研磨方法(CMP方法)或之類，表面上之高度差可少於或等於5nm，或較佳少於或等於1nm。另外，表面粗糙度之均方根(RMS)可少於或等於2nm，或較佳少於或等於0.4nm。
絕緣層302充當基底並可以和上述實施例中所示之絕緣層138、絕緣層144、或之類類似的方式形成。針對絕緣層302的細節，可參照上述實施例。注意到較佳形成絕緣層302以盡可能少地含有氫或水。
可以和上述實施例中之氧化物半導體層206類似的方式形成第一氧化物半導體層。針對第一氧化物半導體層的細節及其製造方法，可參照上述實施例。注意到在此實施例中，故意經由第一熱處理結晶第一氧化物半導體層；因此，較佳使用容易導致結晶的氧化物半導體來形成第一氧化物半導體層。例如，可提供ZnO或之類作為這類氧化物半導體。此外，亦較佳使用In-Ga-Zn-O為基的氧化物半導體，其中在金屬元素(In、Ga、Zn)中之Zn的比例大於或等於60%，因為容易結晶含高濃度之Zn之In-Ga-Zn-O為基的氧化物半導體。第一氧化物半導體層之厚度較佳大於或等於3nm並少於或等於15nm，且在此實施例中，例如為5nm。注意到第一氧化物半導體層之適當的厚度隨所使用之氧化物半導體材料、半導體裝置之用途、或之類而變；因此，可根據材料、用途、或之類來決定厚度。
在高於或等於550℃且低於或等於850℃，較佳高於 或等於600℃且低於或等於750℃之溫度執行第一熱處理。第一熱處理的時間較佳長於或等於1分鐘並短於或等於24小時。熱處理的溫度及時間隨氧化物半導體之種類或之類而變。另外，較佳在不含氫或水之周圍環境中執行第一熱處理，如從其充分移除水的氮、氧、或稀有氣體(如氦、氖、或氬)的周圍環境。
熱處理設備不限於電爐且可為藉由熱輻射或熱傳導從諸如加熱氣體的一媒介加熱物體之設備。例如，可使用諸如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備。LRTA設備為藉由從諸如鹵素燈、金屬魯化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)加熱待處理物體之設備。GRTA設備為使用高溫氣體來執行熱處理的設備。作為氣體，使用不藉由熱處理與物體起反應之例如氮的惰性氣體或諸如氬之稀有氣體。
經由前述的第一熱處理，結晶包括第一氧化物半導體層之至少該表面的區域。以一種方式形成結晶區域，使得從第一氧化物半導體層之表面朝第一氧化物半導體層的內部進行晶體生長。注意到在一些情況中，結晶區域包括板狀晶體，具有大於或等於2nm並少於或等於10nm的平均厚度。在一些情況中，結晶區域一包括晶體，其具有與氧化物半導體層之表面實質上平行的a-b表面，並在與氧化物半導體層之表面實質上垂直的方向中c軸對準。在此，「實質上平行之方向」意指在平行方向的±10°內的方 向，且「實質上垂直之方向」意指在垂直方向的±10°內的方向。
經由期間形成結晶區域的第一熱處理，較佳移除第一氧化物半導體層中之氫(包括水或羥基)。為了移除氫或之類，可在具有6N(99.9999%)或更多的純度(亦即，雜質濃度少於或等於1ppm)且更佳7N(99.99999%)或更多的純度(亦即，雜質濃度少於或等於0.1ppm)之氮、氧、或稀有氣體(如氦、氖、或氬)的周圍環境下執行第一熱處理。替代地，可在含有20ppm或更少的H2O且較佳1ppm或更少之超乾燥空氣中執行第一熱處理。
此外，經由期間形成結晶區域的第一熱處理，較佳供應氧至第一氧化物半導體層。可可藉由例如將熱處理的周圍環境改變成氧周圍環境來供應氧至第一氧化物半導體層。
在此實施例中之第一熱處理係如下：經由在700℃於氮周圍環境下一小時的熱處理來從氧化物半導體層移除氫或之類，並接著將周圍環境改變成氧周圍環境，以供應氧至第一氧化物半導體層之內部。注意到第一熱處理的主要目的為形成結晶區域；依此，可分別執行移除氫或之類的處理及供應氧的處理。例如，可在移除氫或之類的熱處理及供應氧的熱處理之後執行結晶的熱處理。
經由這類第一熱處理，形成結晶區域，移除氫(包括水及羥基)或之類，並可獲得供氧至其的第一氧化物半導體層。
接下來，在於至少其之表面上包括結晶區域的第一氧化物半導體層304上方形成第二氧化物半導體層305(參見第12B圖)。
可以和上述實施例中之氧化物半導體層206類似的方式形成第二氧化物半導體層305。針對第二氧化物半導體層305的細節及其製造方法，可參照上述實施例。注意到較佳形成比第一氧化物半導體層304更厚的第二氧化物半導體層305。此外，較佳形成第二氧化物半導體層305，使第一氧化物半導體層304及第二氧化物半導體層305的總厚度大於或等於3nm並少於或等於50nm。注意到氧化物半導體層之適當的厚度隨所使用之氧化物半導體材料、半導體裝置之用途、或之類而變；因此，可根據材料、用途、或之類來決定厚度。
較佳使用具有相同主成分並在結晶後具有相近的晶格常數(晶格不匹配少於或等於1%)之材料來形成第二氧化物半導體層305及第一氧化物半導體層304。這是因為在第二氧化物半導體層305的結晶中，在使用具有相同主成分的材料之情況中，容易從第一氧化物半導體層304之結晶區域進行晶體生長。另外，使用具有相同主成分的材料實現有利的界面物理性質或電氣特性。
注意到在經由結晶獲得希望的膜品質之情況中，可使用具有與第一氧化物半導體層304之材料不同的主成分之材料來形成第二氧化物半導體層305。
接下來，於第二氧化物半導體層305上執行第二熱處 理，藉此從第一氧化物半導體層304的結晶區域進行晶體生長，並形成第二氧化物半導體層306(參見第12C圖)。
在高於或等於550℃且低於或等於850℃且較佳高於或等於600℃且低於或等於750℃之溫度執行第二熱處理。第二熱處理的時間為1分鐘至100小時(包括這兩值)，較佳5小時至20小時(包括這兩值)，且典型為10小時。注意到較佳在不含氫或水之周圍環境下執行第二熱處理。
周圍環境及熱處理的效果之細節與第一熱處理的類似。亦可使用與第一熱處理類似的熱處理設備。例如，在第二熱處理中，當溫度升高時以氮周圍環境填充爐子，並且當溫度下降時以氧周圍環境填充爐子，藉此可在氮周圍環境下移除氫或之類並可在氧周圍環境下供氧。
經由前述第二熱處理，可從第一氧化物半導體層304之結晶區域進行晶體生長至第二氧化物半導體層305的全部，以形成第二氧化物半導體層306。另外，得以形成從其移除掉氫(包括水及羥基)或之類並供氧至其的第二氧化物半導體層306。此外，可經由第二熱處理改善第一氧化物半導體層304之結晶區域的方位。
例如，在針對第二氧化物半導體層306使用In-Ga-Zn-O為基的氧化物半導體材料之情況中，第二氧化物半導體層306可包括由InGaO3(ZnO) m (m代表自然數)所表示之晶體、由In2Ga2ZnO7(In：Ga：Zn：O=2：2：1：7)所表示 之晶體、或之類。經由第二熱處理對準這類晶體使得c軸在與第二氧化物半導體層306a之表面實質上垂直的方向中。
在此，前述晶體包括In、Ga、及Zn的任何者，並可是為具有與a軸及b軸平行之層的堆疊層結構。詳言之，前述晶體具有一種結構，其中在c軸方向中堆疊含In的層及不含In的層(含Ga或Zn的層)。
在In-Ga-Zn-O為基的氧化物半導體晶體中，在平面方向中之含In的層，亦即，與a軸及b軸平行之方向中的層具有有利的傳導性。這是因為在In-Ga-Zn-O為基的氧化物半導體晶體中之導電性主要受控於In，且In原子之5s軌道與相鄰的In原子之5s軌道重疊，因此形成載子路徑。
此外，在第一氧化物半導體層304於與絕緣層302之界面處包括非晶區域的情況中，經由第二熱處理，在一些情況中晶體生長從形成於第一氧化物半導體層304之表面上的結晶區域朝第一氧化物半導體層的底部進行以結晶非晶區域。注意到在一些情況中，非晶區域之保留取決於絕緣層302的材料、熱處理條件、或之類。
在使用具有相同主成分之氧化物半導體材料形成第一氧化物半導體層304及第二氧化物半導體層305的情況中，在一些情況中，第一氧化物半導體層304及第二氧化物半導體層306具有相同晶體結構，如第12C圖中所示。因此，雖由第12C圖中之虛線所示，在一些情況中無法分 辨第一氧化物半導體層304及第二氧化物半導體層306之間的邊界，所以第一氧化物半導體層304及第二氧化物半導體層306可視為相同層。
接下來，以諸如使用遮罩的蝕刻之方法來處理第一氧化物半導體層304及第二氧化物半導體層306，藉此形成島狀第一氧化物半導體層304a及島狀第二氧化物半導體層306a(參見第12D圖)。注意到在此，處理成島狀氧化物半導體係在第二熱處理之後執行；然而，可在處理成島狀氧化物半導體層之後執行第二熱處理。在此情況中，會有即使當使用濕蝕刻可縮短蝕刻時間的優點。
作為第一氧化物半導體層304及第二氧化物半導體層306的蝕刻方法，可採用乾蝕刻或濕蝕刻。當然可結合使用乾蝕刻及濕蝕刻。根據材料適當地設定蝕刻條件(如蝕刻氣體或蝕刻溶液、蝕刻時間、及溫度)以將氧化物半導體層蝕刻成希望的形狀。可以和上述實施例中所示之氧化物半導體層類似的方式蝕刻第一氧化物半導體層304及第二氧化物半導體層306。針對蝕刻的細節，可參照上述實施例。
氧化物半導體層之區域，其變成通道形成區域，較佳具有平面化表面。例如，第二氧化物半導體層306之表面在重疊閘極電極的區域(通道形成區域)中較佳具有1nm或更少(更佳0.2nm或更少)的峰至谷高度。
接下來，形成接觸第二氧化物半導體層306a的導電層。接著，藉由選擇性蝕刻導電層形成源極或汲極電極 308a及源極或汲極電極308b(參見第12D圖)。可以和上述實施例中所示之源極或汲極電極142a及源極或汲極電極142b類似的方式形成源極或汲極電極308a及源極或汲極電極308b。針對源極或汲極電極308a及源極或汲極電極308b的細節，可參照上述實施例。
在第12D圖中所示的步驟中，在第一氧化物半導體層304a及第二氧化物半導體層306a的側表面上之晶體層，其接觸源極或汲極電極308a及源極或汲極電極308b，在一些情況中被帶到非晶狀態中。針對此原因，第一氧化物半導體層304a及第二氧化物半導體層306a的全部區域不會總是具有晶體結構。
接下來，形成接觸第二氧化物半導體層306a的一部分之閘極絕緣層312。可以CVD方法或濺鍍方法形成閘極絕緣層312。接著，在閘極絕緣層312上方重疊第一氧化物半導體層304a及第二氧化物半導體層306a的區域中形成閘極電極314。之後，在閘極絕緣層312及閘極電極314上方形成層間絕緣層316及層間絕緣層318(參見第12E圖)。可使用和上述實施例中所示的絕緣層138、閘極電極148a、層間絕緣層216、層間絕緣層218、或之類類似的方式來形成閘極絕緣層312、閘極電極314、層間絕緣層316、及層間絕緣層318。針對閘極絕緣層312、閘極電極314、層間絕緣層316、及層間絕緣層318的細節，可參照上述實施例。
在形成閘極絕緣層312之後，較佳在惰性惰性氣體周 圍環境或氧周圍環境中執行第三熱處理。在高於或等於200℃並低於或等於450℃且較佳在高於或等於250℃至並低於或等於350℃的溫度執行該熱處理。例如，在250℃於含氧的周圍環境中執行該熱處理一小時。第三熱處理可減少電晶體之電氣特性中的變異。在閘極絕緣層312含氧的情況中，藉由供應氧至第二氧化物半導體層306a以彌補第二氧化物半導體層306a中之氧缺乏，亦可形成i型(本質)或實質i型的氧化物半導體層。
注意到雖在此實施例中係在形成閘極絕緣層312之後執行第三熱處理，第三熱處理之時序不限於此。此外，在經由諸如第二熱處理的其他處理供應氧至第二氧化物半導體層的情況中可省略第三熱處理。
經由上述步驟，完成電晶體350。電晶體350使用第一氧化物半導體層304a及藉由從第一氧化物半導體層304a的結晶區域之晶體生長而得之第二氧化物半導體層306a(參照第12E圖)。
第12E圖中所示的電晶體350包括下列者：設置在底部基板300上方並具有絕緣層302夾置在其間的第一氧化物半導體層304a、設置在第一氧化物半導體層304a上方之第二氧化物半導體層306a、電連接至第二氧化物半導體層306a的源極或汲極電極308a及源極或汲極電極308b、覆蓋第二氧化物半導體層306a、源極或汲極電極308a、及源極或汲極電極308b的閘極絕緣層312、在閘極絕緣層312上方的閘極電極314、在閘極絕緣層312及 閘極電極314上方的層間絕緣層316、以及在層間絕緣層316上方的層間絕緣層318。
在此實施例中所述的電晶體350中，第一氧化物半導體層304a及第二氧化物半導體層306a為高度純化。因此，第一氧化物半導體層304a及第二氧化物半導體層306a中之氫濃度少於或等於5×1019/cm3；較佳少於或等於5×1018/cm3；或更佳為少於或等於5×1017/cm3。另外，相較於典型矽晶圓的載子密度(近乎1×1014/cm3)，氧化物半導體層的載子密度夠低(例如，少於1×1012/cm3，較佳少於1.45×1010/cm3)。因此，可獲得夠低的關閉電流。例如，在其中通道長度為10μm且氧化物半導體層的厚度為30nm的情況中，當汲極電壓的範圍為從近乎1V至10V時，關閉電流(當閘極-源極電壓少於或等於0V時的汲極電流)少於或等於1×10-13A。另外，在室溫的關閉電流密度(將關閉電流除以電晶體的通道寬度而得的值)近乎1×10-20A/μm(10zA/μm)至1×10-19A/μm(100zA/μm)。
注意到除了關閉電流或關閉電流密度外，上述電晶體的特性可使用關閉電阻(當電晶體關閉時之電阻值)或關閉電阻率(當電晶體關閉時之電阻率)來表示。在此，藉由歐姆定律使用關閉電流及汲極電壓來得到關閉電阻R。另外，使用通道形成區域之剖面面積A及通道長度L，藉由ρ=RA/L的公式獲得關閉電阻率ρ。詳言之，在上述情況中，關閉電阻率大於或等於1×109Ω．m(或較佳大於或 等於1×1010Ω．m)。注意到使用氧化物半導體層之厚度d及通道寬度W，由A=dW的公式來表示剖面面積A。
依照此方式，藉由使用高度純化且本質的第一氧化物半導體層304a及第二氧化物半導體層306a，可充分減少電晶體的關閉電流。
此外，在此實施例中，使用具有結晶區域之第一氧化物半導體層304a及藉由從第一氧化物半導體層304a的結晶區域之晶體生長而得之第二氧化物半導體層306a作為氧化物半導體層。因此，可增加場效遷移率並可實現具有有利的電氣特性之電晶體。
注意到雖然在此實施例中使用電晶體350來取代上述實施例中所示的電晶體162，在此揭露的本發明不需被理解成限制在那個情況。例如，在此實施例中所示之電晶體350使用具有結晶區域之第一氧化物半導體層304a及藉由從第一氧化物半導體層304a的結晶區域之晶體生長而得之第二氧化物半導體層306a，並因此具有高場效遷移率。依此，可針對包含包括在積體電路中之電晶體的電晶體使用該氧化物半導體。在這種情況中，無需採用上述實施例中所示的堆疊層結構。注意到為了實現有利的電路操作，氧化物半導體之場效遷移率μ較佳為μ>100cm2/V．s。另外，在此情況中，可例如使用諸如玻璃基板的基板來形成半導體裝置。
可與在其他實施例中所述的結構、方法、及之類適當地結合在此實施例中所述的結構、方法、及之類。
[實施例7]
在此實施例中，說明與實施例1中所述之製造半導體裝置的方法不同之製造半導體裝置的方法。此實施例的特徵在於藉由所謂的金屬鑲嵌法來形成下部中之電晶體的閘極電極，且使用該閘極電極的材料來形成上部中之電晶體的源極電極、汲極電極、及之類。
首先，藉由實施例1中所述的方法來獲得第4G圖中的狀態。此狀態繪示於第13A圖中。使用CMP方法或之類來研磨層間絕緣層126及層間絕緣層128，以暴露出閘極電極110的頂表面。接著，藉由選擇性蝕刻方法來蝕刻閘極電極110，以形成孔部127(參見第13B圖)。
接下來，藉由沉積方法形成包括金屬或金屬氮化物的導電層，藉其使孔部127完全嵌入。導電層可為單層或堆疊層。接著，蝕刻導電層，以獲得電極層(源極或汲極電極142a及源極或汲極電極142b)(參見第13C圖)。此階段之結構與實施例1中所示的第5B圖的結構等效。
之後，以和實施例1類似的方式，形成島狀氧化物半導體層140、閘極絕緣層146、閘極電極148a、及電極148b(參見第13D圖)。注意到電極層(源極或汲極電極142a)為下部中之電晶體的閘極電極且亦為上部中之電晶體的源極或汲極電極。在此實施例中，可省略實施例1中所須之形成到達下部中之電晶體的閘極電極110之接觸孔的步驟。在此實施例中，由於島狀氧化物半導體層140接 觸層間絕緣層128，較佳在形成島狀氧化物半導體層140之前充分脫氫層間絕緣層128之表面。
[實施例8]
在此實施例中，參照第14A至14F圖說明將上述實施例中所述之半導體裝置應用於電子用具的情況。說明將上述半導體裝置應用至諸如電腦、行動電話機(亦稱為行動電話或行動電話裝置)、個人數位助理(包括可攜式遊戲機、音頻再生裝置、及之類)、數位相機、數位視訊攝影機、電子紙、電視機(亦稱為電視或電視接收器)之電子用具的情況。
第14A圖顯示筆記型個人電腦，包括殼體401、殼體402、顯示部403、鍵盤404、及之類的形成。在上述實施例中所示的半導體裝置係設置在殼體401及殼體402之中。因此，可實現其中可以高速執行資料的寫入及讀取並可長時間儲存資料的具有夠低耗電量之筆記型PC。
第14B圖顯示個人數位助理(PDA)，包括設有顯示部413的主體411、外部界面415、操作鈕414、及之類。亦設置操作個人數位助理之手寫筆412及之類。在上述實施例中所示的半導體裝置係設置在主體411中。因此，可實現其中可以高速執行資料的寫入及讀取並可長時間儲存資料的具有夠低耗電量之個人數位助理。
第14C圖顯示具有附接之電子紙的電子書讀取器420，其包括殼體421及423。顯示部425及顯示部427 分別設置在殼體421及殼體423中。殼體421及423藉由樞紐部437連接並以樞紐部437予以打開及關閉。殼體421設有電源開關431、操作鍵433、揚聲器435、及之類。在上述實施例中所示的半導體裝置係設置在殼體421及殼體423之至少一者中。因此，可實現其中可以高速執行資料的寫入及讀取並可長時間儲存資料的具有夠低耗電量之電子書讀取器。
第14D圖顯示包括殼體440及殼體441的行動電話。此外，在第14D圖中顯示成展開的殼體440及殼體441可藉由滑動而重疊。因此，行動電話可為適合攜帶用的尺寸。殼體441包括顯示板442、揚聲器443、麥克風444、指示裝置446、相機透鏡447、外部連結端子448、及之類。殼體440設有用於充電行動電話的太陽能電池449、外部記憶體槽450、及之類。另外，天線係納入殼體441中。在上述實施例中所示的半導體裝置係設置在殼體440及441之至少一者中。因此，可實現其中可以高速執行資料的寫入及讀取並可長時間儲存資料的具有夠低耗電量之行動電話。
第14E圖為包括主體461、顯示部467、目鏡部463、操作開關464、顯示部465、電池466、及之類的數位相機。在上述實施例中所示的半導體裝置係設置在殼體主體461中。因此，可實現其中可以高速執行資料的寫入及讀取並可長時間儲存資料的具有夠低耗電量之數位相機。
第14F圖為包括殼體471、顯示部473、支架475、及之類的電視機470。可藉由殼體471之操作開關或分開的遙控器480操作電視機470。在上述實施例中所示的半導體裝置係安裝在殼體471及遙控器480中。因此，可實現其中可以高速執行資料的寫入及讀取並可長時間儲存資料的具有夠低耗電量之電視機。
如上述，關於上述實施例的半導體裝置係安裝在此實施例中所示的電子用具中。因此，可實現其之耗電量充分減少的電子用具。
[範例1]
檢驗根據所揭露之本發明的一實施例之半導體裝置可重寫資料的次數。在此範例中，參照第15圖說明檢驗結果。
用於檢驗之半導體裝置為具有第3A1圖中之電路組態的半導體裝置。在此，在對應於電晶體162之電晶體中使用氧化物半導體。另外，作為對應至電容器164的電容器，使用具有0.33pF之電容值的電容器。
藉由比較初始記憶體窗寬度及在重複保持及寫入資料預定次數之後的時刻之記憶體窗寬度來執行檢驗。藉由施加0V或5V至對應於第3A1圖中之第三佈線的佈線並施加0V或5V至對應於第3A1圖中之第四佈線的佈線來保持及寫入資料。當對應於第四佈線的佈線之電位為0V時，對應於電晶體162之電晶體為關閉；故保持供應至浮 置閘極部FG的電位。當對應於第四佈線的佈線之電位為5V時，對應於電晶體162之電晶體為啟通；故供應對應於第三佈線的佈線之電位至浮置閘極部FG。
記憶體窗寬度為記憶體裝置之特性的指標之一。在此，記憶體窗寬度代表不同記憶體狀態之間的曲線(V cg -I d 曲線)中之位移量△V cg ，該些曲線顯示在對應於第五佈線的佈線之電位Vcg及對應於電晶體160之電晶體的汲極電流I d 之間的關係。不同記憶體狀態意指施加0V至浮置閘極部FG之狀態(此後稱為低狀態)及施加5V至浮置閘極部FG之狀態(此後稱為高狀態)。亦即，藉由掃掠在低狀態中及高狀態中之電位V cg 來檢查記憶體窗寬度。
第15圖顯示初始記憶體窗寬度及在執行寫入1×1019次之後的時刻之記憶體窗寬度的檢驗結果。注意到在第15圖中，水平軸顯示V cg (V)且垂直軸顯示I d (A)。從第15圖可證實在執行寫入1×1019次之前及之後的記憶體窗寬度並未改變。從在執行寫入1×1019次之前及之後的記憶體窗寬度並未改變的事實，顯示出至少在寫入期間半導體裝置並未惡化。
如上述，即使當重複保持及寫入多次時，根據所揭露之本發明的一實施例的半導體裝置的特性並未改變。亦即，根據所揭露之本發明的一實施例，可獲得具有極高可靠度之半導體裝置。
此申請案依據在2009年12月18日向日本專利局申請之日本專利申請案序號2009-288474及在2009年12月 25日向日本專利局申請之日本專利申請案序號2009-294790，其全部內容以引用方式併於此。
100:基板
106:元件隔離絕緣層
108:閘極絕緣層
110:閘極電極
114:雜質區域
116:通道形成區域
118:側壁絕緣層
120:高濃度雜質區域
124:金屬化合物區域
126:層間絕緣層
128:層間絕緣層
130a:源極或汲極電極
130b:源極或汲極電極
130c:電極
138:絕緣層
140:氧化物半導體層
142a:電極
142b:電極
142c:電極
142d:電極
144:絕緣層
146:閘極絕緣層
148a:電極
148b:電極
150:保護絕緣層
152:層間絕緣層
160:電晶體
162:電晶體
164:電容器

Claims (7)

  1. 一種半導體裝置，包含：
    第一電晶體；
    該第一電晶體上的層間絕緣層；以及
    該層間絕緣層上的第二電晶體，其中該第二電晶體包含：
    該層間絕緣層上的氧化物半導體層；
    各包括該氧化物半導體層上且與其接觸的端部之第一電極和第二電極；
    該第一電極和該第二電極上的閘極絕緣層；以及
    該閘極絕緣層上的閘極電極，
    其中：
    該第二電晶體的該第一電極電連接至該第一電晶體的閘極；
    該氧化物半導體層包含銦、鎵和鋅；
    該氧化物半導體層包含結晶區域；以及
    該第一電極和該第二電極包含相同的導電材料。
  2. 一種半導體裝置，包含：
    第一電晶體；
    該第一電晶體上的層間絕緣層；
    該層間絕緣層上的第二電晶體，其中該第二電晶體包含：
    該層間絕緣層上的氧化物半導體層；
    各包括該氧化物半導體層上且與其接觸的端部之 第一電極和第二電極；
    該第一電極和該第二電極上的閘極絕緣層；以及
    該閘極絕緣層上的閘極電極；以及
    該閘極絕緣層上的第三電極，該第三電極與該第一電極和該第二電極中之一者重疊，
    其中：
    該第二電晶體的該第一電極電連接至該第一電晶體的閘極；
    該氧化物半導體層包含銦、鎵和鋅；以及
    該氧化物半導體層包含結晶區域。
  3. 一種半導體裝置，包含：
    第一電晶體；
    該第一電晶體上的層間絕緣層；以及
    該層間絕緣層上的第二電晶體，其中該第二電晶體包含：
    該層間絕緣層上的氧化物半導體層；
    各電連接至該氧化物半導體層的第一電極和第二電極；
    該氧化物半導體層上的閘極絕緣層；以及
    該閘極絕緣層上的閘極電極，該閘極電極與該氧化物半導體層重疊，
    其中：
    該第二電晶體的該第一電極電連接至該第一電晶體的閘極；
    該氧化物半導體層包含銦、鎵和鋅；
    該氧化物半導體層包含結晶區域；
    該閘極電極的底表面的第一部分高於該氧化物半導體層的頂表面的一部分；以及
    該閘極電極的該底表面的第二部分低於該氧化物半導體層的該頂表面的該部分。
  4. 一種半導體裝置，包含：
    第一電晶體；
    該第一電晶體上的層間絕緣層；以及
    該層間絕緣層上的第二電晶體，其中該第二電晶體包含：
    該層間絕緣層上的氧化物半導體層；
    各電連接至該氧化物半導體層的第一電極和第二電極；
    該氧化物半導體層上的閘極絕緣層；以及
    該閘極絕緣層上的閘極電極，該閘極電極與該氧化物半導體層重疊；以及
    該閘極絕緣層上的第三電極，該第三電極與該第一電極和該第二電極中之一者重疊，
    其中：
    該第二電晶體的該第一電極電連接至該第一電晶體的閘極；
    該氧化物半導體層包含銦、鎵和鋅；
    該氧化物半導體層包含結晶區域；
    該閘極電極的底表面的第一部分高於該氧化物半導體層的頂表面的一部分；以及
    該閘極電極的該底表面的第二部分低於該氧化物半導體層的該頂表面的該部分。
  5. 如申請專利範圍第1至4項中任一項所述之半導體裝置，其中該氧化物半導體層包括在銦、鎵和鋅中的比例大於或等於60%的鋅。
  6. 如申請專利範圍第1至4項中任一項所述之半導體裝置，其中該第一電晶體的半導體材料為由矽組成的單晶半導體。
  7. 如申請專利範圍第1至4項中任一項所述之半導體裝置，其中該第一電晶體的半導體材料為由矽組成的多晶半導體。
TW111127466A 2009-12-18 2010-12-10 半導體裝置 TWI814498B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009288474 2009-12-18
JP2009-288474 2009-12-18
JP2009294790 2009-12-25
JP2009-294790 2009-12-25

Publications (2)

Publication Number Publication Date
TW202322363A TW202322363A (zh) 2023-06-01
TWI814498B true TWI814498B (zh) 2023-09-01

Family

ID=44149801

Family Applications (6)

Application Number Title Priority Date Filing Date
TW111127466A TWI814498B (zh) 2009-12-18 2010-12-10 半導體裝置
TW112130003A TW202347731A (zh) 2009-12-18 2010-12-10 半導體裝置
TW105109497A TWI632667B (zh) 2009-12-18 2010-12-10 半導體裝置
TW099143235A TWI549261B (zh) 2009-12-18 2010-12-10 半導體裝置
TW107118780A TWI701807B (zh) 2009-12-18 2010-12-10 半導體裝置
TW109125399A TWI772848B (zh) 2009-12-18 2010-12-10 半導體裝置

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW112130003A TW202347731A (zh) 2009-12-18 2010-12-10 半導體裝置
TW105109497A TWI632667B (zh) 2009-12-18 2010-12-10 半導體裝置
TW099143235A TWI549261B (zh) 2009-12-18 2010-12-10 半導體裝置
TW107118780A TWI701807B (zh) 2009-12-18 2010-12-10 半導體裝置
TW109125399A TWI772848B (zh) 2009-12-18 2010-12-10 半導體裝置

Country Status (7)

Country Link
US (3) US8610187B2 (zh)
EP (1) EP2513966B1 (zh)
JP (14) JP5651458B2 (zh)
KR (3) KR101813460B1 (zh)
CN (2) CN102652356B (zh)
TW (6) TWI814498B (zh)
WO (1) WO2011074392A1 (zh)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011074392A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102804360B (zh) 2009-12-25 2014-12-17 株式会社半导体能源研究所 半导体装置
EP2517245B1 (en) 2009-12-25 2019-07-24 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR101842413B1 (ko) * 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2519969A4 (en) * 2009-12-28 2016-07-06 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR101921618B1 (ko) * 2010-02-05 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
CN102742001B (zh) 2010-02-05 2017-03-22 株式会社半导体能源研究所 半导体装置
CN102725842B (zh) 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
KR101820776B1 (ko) 2010-02-19 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101891065B1 (ko) * 2010-03-19 2018-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 구동 방법
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8416622B2 (en) 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5671418B2 (ja) 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP5702689B2 (ja) 2010-08-31 2015-04-15 株式会社半導体エネルギー研究所 半導体装置の駆動方法、及び半導体装置
US8634228B2 (en) 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI543166B (zh) 2010-09-13 2016-07-21 半導體能源研究所股份有限公司 半導體裝置
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
US9048142B2 (en) * 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5973165B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5982125B2 (ja) 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI596769B (zh) 2011-01-13 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體儲存裝置
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
TWI619230B (zh) 2011-01-14 2018-03-21 半導體能源研究所股份有限公司 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
US8975680B2 (en) 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
US8709889B2 (en) 2011-05-19 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and manufacturing method thereof
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6231735B2 (ja) 2011-06-01 2017-11-15 株式会社半導体エネルギー研究所 半導体装置
US8836626B2 (en) * 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9287405B2 (en) 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
TWI580047B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US9349849B2 (en) 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6005391B2 (ja) * 2012-05-01 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
JP6108960B2 (ja) 2012-06-01 2017-04-05 株式会社半導体エネルギー研究所 半導体装置、処理装置
TWI709244B (zh) * 2012-09-24 2020-11-01 日商半導體能源研究所股份有限公司 半導體裝置
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201604650SA (en) * 2013-12-26 2016-07-28 Semiconductor Energy Lab Semiconductor device
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9831238B2 (en) * 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
US9384964B1 (en) * 2014-08-01 2016-07-05 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
KR102582523B1 (ko) * 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN106158857B (zh) * 2015-04-21 2020-12-22 联华电子股份有限公司 半导体元件及其制作方法
JP2016225613A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
CN114864381A (zh) * 2016-05-20 2022-08-05 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
CN107526857B (zh) * 2016-06-22 2021-04-23 中芯国际集成电路制造（天津）有限公司 Eeprom单元仿真模型以及eeprom阵列仿真模型
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
WO2018092007A1 (ja) * 2016-11-17 2018-05-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
TWI694580B (zh) * 2016-11-18 2020-05-21 聯華電子股份有限公司 電晶體堆疊結構
JP2021034650A (ja) * 2019-08-28 2021-03-01 キオクシア株式会社 半導体記憶装置
KR20210088045A (ko) * 2020-01-03 2021-07-14 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216529A (ja) * 2007-03-02 2008-09-18 Toppan Printing Co Ltd 有機ｅｌディスプレイおよびその製造方法
TW200937613A (en) * 2007-09-21 2009-09-01 Semiconductor Energy Lab Semiconductor device

Family Cites Families (251)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JPH07109874B2 (ja) 1988-07-08 1995-11-22 株式会社東芝 半導体装置及びその製造方法
US5079180A (en) * 1988-12-22 1992-01-07 Texas Instruments Incorporated Method of fabricating a raised source/drain transistor
KR0133536B1 (en) 1989-03-24 1998-04-22 Lg Electronics Inc Amorphous silicon thin film transistor with dual gates and
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0799251A (ja) 1992-12-10 1995-04-11 Sony Corp 半導体メモリセル
JP3836166B2 (ja) * 1993-11-22 2006-10-18 株式会社半導体エネルギー研究所 ２層構造のトランジスタおよびその作製方法
JPH07176184A (ja) * 1993-12-20 1995-07-14 Mitsubishi Electric Corp 半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
EP0821412B1 (en) * 1996-06-17 2006-09-13 United Microelectronics Corporation Hemispherical-grained silicon top-gate electrode for improved soft-error immunity in SRAMs
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH1096949A (ja) * 1996-09-24 1998-04-14 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
US6088070A (en) * 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
GB9726094D0 (en) * 1997-12-10 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP4931267B2 (ja) * 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
US6022770A (en) * 1998-03-24 2000-02-08 International Business Machines Corporation NVRAM utilizing high voltage TFT device and method for making the same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US7012292B1 (en) * 1998-11-25 2006-03-14 Advanced Technology Materials, Inc Oxidative top electrode deposition process, and microelectronic device structure
GB9907019D0 (en) * 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
TW518637B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
JP4246400B2 (ja) 1999-05-13 2009-04-02 株式会社日立製作所 半導体記憶装置
EP1058310A3 (en) * 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4654471B2 (ja) * 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW516244B (en) * 1999-09-17 2003-01-01 Semiconductor Energy Lab EL display device and method for manufacturing the same
KR100320438B1 (ko) * 1999-12-27 2002-01-15 박종섭 불휘발성 강유전체 메모리 소자 및 그 제조방법
JP2001203277A (ja) * 2000-01-18 2001-07-27 Sony Corp 半導体記憶装置およびその駆動方法
WO2001073846A1 (en) 2000-03-29 2001-10-04 Hitachi, Ltd. Semiconductor device
JP2001351386A (ja) 2000-06-07 2001-12-21 Sony Corp 半導体記憶装置およびその動作方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3749101B2 (ja) 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
JP2002093924A (ja) 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100389032B1 (ko) * 2000-11-21 2003-06-25 삼성전자주식회사 강유전체 메모리 장치 및 그의 제조 방법
JP4609970B2 (ja) * 2001-01-17 2011-01-12 カシオ計算機株式会社 液晶表示装置
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
US6649935B2 (en) * 2001-02-28 2003-11-18 International Business Machines Corporation Self-aligned, planarized thin-film transistors, devices employing the same
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002297110A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置の駆動方法
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
SG120075A1 (en) * 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
JP3810725B2 (ja) * 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4197647B2 (ja) * 2001-09-21 2008-12-17 株式会社半導体エネルギー研究所 表示装置及び半導体装置
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI256607B (en) * 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6656748B2 (en) * 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6804142B2 (en) * 2002-11-12 2004-10-12 Micron Technology, Inc. 6F2 3-transistor DRAM gain cell
JP4339103B2 (ja) * 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US7026690B2 (en) * 2003-02-12 2006-04-11 Micron Technology, Inc. Memory devices and electronic systems comprising integrated bipolar and FET devices
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US8445946B2 (en) 2003-12-11 2013-05-21 International Business Machines Corporation Gated diode memory cells
KR100615085B1 (ko) * 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US6972986B2 (en) 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US7064973B2 (en) 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US20050184407A1 (en) * 2004-02-20 2005-08-25 Takahiro Korenari Transistor circuit, thin film transistor circuit and display device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4872196B2 (ja) 2004-08-25 2012-02-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5152448B2 (ja) * 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7688624B2 (en) * 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7622736B2 (en) * 2004-12-07 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4849817B2 (ja) 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
TW200701167A (en) * 2005-04-15 2007-01-01 Seiko Epson Corp Electronic circuit, and driving method, electrooptical device, and electronic apparatus thereof
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7530037B2 (en) * 2005-10-26 2009-05-05 Freescale Semiconductor, Inc. Methods of generating planar double gate transistor shapes and data processing system readable media to perform the methods
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP4855786B2 (ja) * 2006-01-25 2012-01-18 株式会社東芝 半導体装置
US7439791B2 (en) * 2006-01-31 2008-10-21 Freescale Semiconductor, Inc. Temperature compensation device and method thereof
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR100714401B1 (ko) * 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20070211517A1 (en) * 2006-03-10 2007-09-13 Freescale Semiconductor, Inc. System and method for operating a memory circuit
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5204959B2 (ja) * 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008053288A (ja) 2006-08-22 2008-03-06 Sony Corp 半導体集積回路及びその製造方法
JP4946286B2 (ja) * 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR20080035761A (ko) * 2006-10-20 2008-04-24 동부일렉트로닉스 주식회사 모스 트랜지스터의 게이트 절연막 형성 방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5019436B2 (ja) * 2007-02-22 2012-09-05 ルネサスエレクトロニクス株式会社 半導体集積回路
TWI326919B (en) * 2007-03-14 2010-07-01 Au Optronics Corp Semiconductor structure of liquid crystal display and manufacturing method thereof
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5350655B2 (ja) * 2007-04-27 2013-11-27 株式会社半導体エネルギー研究所 半導体装置
KR100823177B1 (ko) * 2007-05-11 2008-04-21 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
JP5542296B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5411456B2 (ja) * 2007-06-07 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US20090001360A1 (en) * 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP5245333B2 (ja) * 2007-09-10 2013-07-24 セイコーエプソン株式会社 電気光学装置及び電子機器
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5314873B2 (ja) * 2007-10-05 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US8455331B2 (en) * 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2009122250A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
KR101594335B1 (ko) * 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
FR2927722A1 (fr) * 2008-02-18 2009-08-21 Commissariat Energie Atomique Cellule memoire sram a transistor double grille dotee de moyens pour ameliorer la marge en ecriture
US20090278121A1 (en) 2008-05-08 2009-11-12 Tpo Displays Corp. System for displaying images and fabrication method thereof
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2009288474A (ja) 2008-05-29 2009-12-10 Seiko Epson Corp 画像形成装置および画像形成方法
JP4609527B2 (ja) 2008-06-03 2011-01-12 株式会社デンソー 自動車用情報提供システム
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101760341B1 (ko) * 2008-09-19 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101633142B1 (ko) * 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101634411B1 (ko) * 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN102265494B (zh) * 2008-12-18 2014-03-19 Nxp股份有限公司 电荷泵电路
KR101525499B1 (ko) * 2009-02-27 2015-06-03 삼성전자주식회사 캐패시터 언더 비트라인 구조를 갖는 반도체 소자의 제조방법
US8101479B2 (en) * 2009-03-27 2012-01-24 National Semiconductor Corporation Fabrication of asymmetric field-effect transistors using L-shaped spacers
CN105070761B (zh) * 2009-07-31 2019-08-20 株式会社半导体能源研究所 显示装置
JP5403464B2 (ja) 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101996773B1 (ko) * 2009-10-21 2019-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102369024B1 (ko) 2009-10-29 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201406934WA (en) * 2009-10-29 2014-11-27 Semiconductor Energy Lab Semiconductor device
KR101788521B1 (ko) * 2009-10-30 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102598249B (zh) * 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
KR101824854B1 (ko) * 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101861980B1 (ko) * 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102451852B1 (ko) * 2009-11-20 2022-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101448908B1 (ko) * 2009-11-20 2014-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY166309A (en) * 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR101911382B1 (ko) * 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101770976B1 (ko) * 2009-12-11 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074392A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2519969A4 (en) * 2009-12-28 2016-07-06 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
WO2011086871A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102725842B (zh) * 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
KR101838130B1 (ko) * 2010-02-12 2018-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
CN102782859B (zh) * 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
KR101817926B1 (ko) * 2010-03-02 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 승압 회로 및 승압 회로를 포함하는 ｒｆｉｄ 태그
KR20190018049A (ko) * 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
CN102812547B (zh) * 2010-03-19 2015-09-09 株式会社半导体能源研究所 半导体装置
WO2012002186A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012008304A1 (en) * 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012014786A1 (en) * 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
US8582348B2 (en) * 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
KR101851817B1 (ko) * 2010-09-03 2018-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
WO2012060253A1 (en) * 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9093538B2 (en) * 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216529A (ja) * 2007-03-02 2008-09-18 Toppan Printing Co Ltd 有機ｅｌディスプレイおよびその製造方法
TW200937613A (en) * 2007-09-21 2009-09-01 Semiconductor Energy Lab Semiconductor device

Also Published As

Publication number Publication date
KR20120101131A (ko) 2012-09-12
US8610187B2 (en) 2013-12-17
JP6864137B2 (ja) 2021-04-28
JP7033226B2 (ja) 2022-03-09
JP6374943B2 (ja) 2018-08-15
JP2015213185A (ja) 2015-11-26
KR101481399B1 (ko) 2015-01-14
JP2020161844A (ja) 2020-10-01
JP2023065492A (ja) 2023-05-12
TWI549261B (zh) 2016-09-11
JP5289609B2 (ja) 2013-09-11
JP7445796B2 (ja) 2024-03-07
TWI772848B (zh) 2022-08-01
EP2513966A4 (en) 2016-08-10
JP2014207456A (ja) 2014-10-30
TW201140807A (en) 2011-11-16
JP2021132235A (ja) 2021-09-09
JP2014013907A (ja) 2014-01-23
TW201624675A (zh) 2016-07-01
KR101913111B1 (ko) 2018-10-31
EP2513966B1 (en) 2020-09-16
JP7233591B2 (ja) 2023-03-06
JP5422772B2 (ja) 2014-02-19
TWI632667B (zh) 2018-08-11
JP2022166273A (ja) 2022-11-01
US9123574B2 (en) 2015-09-01
JP2017085140A (ja) 2017-05-18
US9978757B2 (en) 2018-05-22
JP6072136B2 (ja) 2017-02-01
KR101813460B1 (ko) 2017-12-29
JP2018174349A (ja) 2018-11-08
JP7130083B2 (ja) 2022-09-02
KR20140046039A (ko) 2014-04-17
JP5851061B2 (ja) 2016-02-03
TW202322363A (zh) 2023-06-01
CN105655340A (zh) 2016-06-08
JP2021114618A (ja) 2021-08-05
JP5651458B2 (ja) 2015-01-14
US20150364477A1 (en) 2015-12-17
CN102652356A (zh) 2012-08-29
EP2513966A1 (en) 2012-10-24
CN105655340B (zh) 2020-01-21
TW202111922A (zh) 2021-03-16
JP7057850B2 (ja) 2022-04-20
TW201904025A (zh) 2019-01-16
US20110147737A1 (en) 2011-06-23
JP2011151377A (ja) 2011-08-04
TW202347731A (zh) 2023-12-01
US20140175431A1 (en) 2014-06-26
JP2021114612A (ja) 2021-08-05
JP2015173286A (ja) 2015-10-01
JP2013012764A (ja) 2013-01-17
KR20180001575A (ko) 2018-01-04
TWI701807B (zh) 2020-08-11
CN102652356B (zh) 2016-02-17
WO2011074392A1 (en) 2011-06-23
JP5753928B2 (ja) 2015-07-22

Similar Documents

Publication Publication Date Title
JP7233591B2 (ja) 半導体装置
JP2024057026A (ja) 半導体装置