TWI783227B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI783227B
TWI783227B TW109116573A TW109116573A TWI783227B TW I783227 B TWI783227 B TW I783227B TW 109116573 A TW109116573 A TW 109116573A TW 109116573 A TW109116573 A TW 109116573A TW I783227 B TWI783227 B TW I783227B
Authority
TW
Taiwan
Prior art keywords
layer
film
transistor
oxide semiconductor
region
Prior art date
Application number
TW109116573A
Other languages
English (en)
Other versions
TW202036919A (zh
Inventor
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202036919A publication Critical patent/TW202036919A/zh
Application granted granted Critical
Publication of TWI783227B publication Critical patent/TWI783227B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Bipolar Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Optics & Photonics (AREA)

Abstract

本發明的課題是實現使用氧化物半導體構成的電晶體的電特性的穩定化，而提高該電晶體的可靠性。在一個氧化物半導體膜中，分別形成結晶成分較多的部分和非晶成分較多的區域。以其用作通道形成區的方式構成結晶成分較多的區域，以包含較多的非晶成分的方式構成其他區域。較佳的是，自對準地形成混有結晶成分較多的區域和非晶成分較多的區域的氧化物半導體膜。為了在一個氧化物半導體膜中分別形成其結晶性彼此不同的區域，首先在形成包含較多的結晶成分的氧化物半導體膜之後，進行用來使該氧化物半導體膜的一部分非晶化的製程。

Description

半導體裝置及其製造方法
本發明係關於一種電晶體及其製造方法。尤其是，本發明係關於一種在氧化物半導體層中形成通道的電晶體及其製造方法。此外，本發明係關於一種具有該電晶體的半導體裝置。
此外，在本說明書所公開的發明中，作為構成半導體積體電路的構件，除了由矽半導體構成的元件以外，還包括由化合物半導體構成的元件，並且作為其一個例子公開應用寬能隙半導體的元件。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此，電光裝置、半導體電路及電子裝置都是半導體裝置。
電子裝置或光學裝置是藉由利用使用矽的電晶體形成的。近年來，除了使用矽的電晶體以外，使用氧化物半導體製造電晶體，並將這種電晶體應用於電子裝置或光學裝 置的技術受到注目。
在主動矩陣型液晶顯示裝置中，電晶體設置在各像素中。在很多情況下，這種電晶體使用非晶矽、多晶矽等構成。注意，雖然使用非晶矽構成的電晶體的場效應遷移率低，但是能夠應對玻璃基板的大面積化。另一方面，雖然使用多晶矽構成的電晶體的場效應遷移率高，但是卻難以應對玻璃基板的大面積化。
作為代替矽類材料的電晶體的構成材料，氧化物半導體受到注目。這是因為使用氧化物半導體構成的電晶體具有比使用非晶矽構成的電晶體高的場效應遷移率，並能夠應對液晶顯示裝置的大面積化。例如，專利文獻1及專利文獻2公開了使用作為氧化物半導體的氧化鋅、In-Ga-Zn-O類氧化物來製造電晶體，而將它用於顯示裝置的像素的切換元件等的技術。
此外，專利文獻3公開了具有使非晶成分殘留在基底介面(interface with the base)處的氧化物半導體膜的疊層的電晶體。
但是，在使用氧化物半導體構成的電晶體中，難以控制臨界電壓。明確地說，在氧化物半導體中，氫的一部分成為施體並釋放作為載流子的電子。並且，當氧化物半導體的載流子濃度增高時，即使在閘極和源極之間不施加電壓也在氧化物半導體中形成通道。就是說，該電晶體的臨界電壓向負方向漂移。
甚至當場效應遷移率較高時電晶體的臨界電壓值也較 高或者為負時，難以控制包括該電晶體的電路。當電晶體具有高臨界電壓值以及該臨界電壓的大絕對值時，在驅動電壓低的情況下，不能實現作為電晶體的開關功能，並且有可能成為負載。此外，當臨界電壓值為負時，容易變成所謂的常導通狀態，其中即使閘極電壓為0V也在源極電極和汲極電極之間產生電流。
在使用n通道型電晶體的情況下，較佳為使用如下電晶體，對閘極電極施加正電壓才形成通道，並且汲極電流開始流過。如下電晶體不適合於用於電路的電晶體：除非增高驅動電壓否則不形成通道的電晶體；以及即使在負電壓狀態下也形成通道而使汲極電流流過的電晶體。
此外，完全去除包含在氧化物半導體中的氫是困難的。因此，使用氧化物半導體構成的電晶體與使用矽類材料構成的電晶體相比難以控制臨界電壓。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2011-135066號公報
鑒於上述課題，本發明的一個方式的目的之一是抑制使用氧化物半導體構成的電晶體的電特性的變動，而實現該電特性的變動的穩定化。此外，本發明的一個方式的目 的之一是提高半導體裝置的可靠性。
本發明的一個方式的特徵是：使用包括結晶性分別不同的區域的氧化物半導體層構成電晶體。明確地說，使用通道形成區中的結晶區的比例高於其他區域中的結晶區的比例的氧化物半導體層構成電晶體。
例如，本發明的一個方式是一種電晶體，包括：閘極層；設置在閘極層上的閘極絕緣層；設置在閘極絕緣層上的氧化物半導體層；在氧化物半導體層上隔離並設置的源極電極層及汲極電極層；以及設置在氧化物半導體層上且源極電極層和汲極電極層之間的區域的蝕刻停止層，並且在氧化物半導體層中，重疊於與蝕刻停止層的介面的第一區域中的結晶區的比例高於重疊於與源極電極層或汲極層的介面的第二區域中的結晶區的比例。
在上述結構的電晶體中，第一區域(通道形成區)中的結晶區的比例高於第二區域(其他區域)中的結晶區的比例。換言之，第一區域中的缺陷密度低於第二區域中的缺陷密度。並且，包括在氧化物半導體層中的缺陷容易成為包含在該氧化物半導體層中的雜質的陷阱位點(trap site)。因此，在本發明的一個方式的電晶體中，從第一區域向第二區域氫等雜質容易擴散，另一方面，向相反的方向(從第二區域向第一區域)該雜質不容易擴散。其結果是，在本發明的一個方式的電晶體中，通道形成區中的氫等雜質的濃度被抑制，而可以實現電特性的穩定化及可靠性的提高。
此外，本發明的其他結構之一是一種半導體裝置，包括氧化物半導體層、氧化物半導體層上的閘極絕緣膜以及閘極絕緣膜上的閘極電極層，並且氧化物半導體層具有第一區域、第二區域以及第三區域，其中第一區域重疊於閘極電極層並位於第二區域和第三區域之間，並且其結晶成分的比例高於非晶成分，在第二區域及第三區域中非晶成分的比例高於結晶成分，並且第二區域及第三區域的氫濃度高於第一區域的氫濃度。
在上述結構中，在一個氧化物半導體層的圖案中，分別形成結晶成分較多的區域和非晶成分較多的區域。以其用作通道形成區的方式構成結晶成分較多的區域，以包含較多的非晶成分的方式構成其他區域。較佳的是，自對準地形成混有結晶成分較多的區域和非晶成分較多的區域的氧化物半導體膜。
此外，在上述結構中，第二區域或第三區域電連接到源極電極層或汲極電極層並具有高於用作通道形成區的第一區域的導電率。
用作通道形成區的區域的氧化物半導體膜包含較多的結晶成分，並且在該結晶成分中，較佳c軸在平行於氧化物半導體膜的被形成面的法線向量的方向上一致。藉由氧化物半導體膜包含較多的結晶成分，用作通道形成區的區域中的金屬原子與氧原子的結合狀態序列化，因此可以抑制氧缺陷的產生。
此外，已知在氧化物半導體膜中除了氧缺陷以外，因 氫而還生成作為載流子的電子。因此，較佳為也降低用作通道形成區的區域的氧化物半導體膜中的氫。
在包含結晶成分的氧化物半導體膜的至少一部分形成非晶成分較多的區域，對該非晶成分較多的區域吸引並俘獲氫(這種作用也稱為本質吸雜(intrinsic gettering))，來將用作通道形成區的區域的氫濃度降低到比非晶成分較多的區域的氫濃度低。氫擴散到非晶成分較多的區域，俘獲在非晶成分較多的區域中而穩定化。
使用少數載流子密度極低且包括氧缺陷、氫等載流子生成源被降低的通道形成區的氧化物半導體膜的電晶體可以具有極小的關態電流(off-state current)。
注意，在本說明書中“氫”是指氫原子，例如當記載為“包含氫”時，也包括包含在氫分子、碳化氫、羥基及水等的氫。
此外，當對氧化物半導體膜中添加氫時導電率得到提高，因此非晶成分較多的區域包含比結晶成分較多的區域較多的氫，而非晶成分較多的區域的導電率高於結晶成分較多的區域的導電率。
為了在一個氧化物半導體膜中分別形成結晶成分較多的區域和非晶成分較多的區域，首先在形成包含較多的結晶成分的氧化物半導體膜之後，進行用來使該氧化物半導體膜的一部分非晶化的製程。
例如，在將被成膜基板的溫度設定為200℃以上的條件下，可以得到包含較多的結晶成分的氧化物半導體膜。 此外，即使被成膜基板的溫度低於200℃，藉由在形成氧化物半導體膜之後進行200℃以上的加熱處理也可以得到包含較多的結晶成分的氧化物半導體膜。此外，在剛成膜之後氧化物半導體膜較佳為處於包含比化學計量組成多的氧的過飽和狀態，因此較佳為以在濺射氣體中氧所占的比例高的條件形成氧化物半導體膜，更佳為在氧氣氛圍(氧氣體為100%)下形成氧化物半導體膜。
此外，當結晶部分較多的氧化物半導體膜的形成時，較佳為適當地選擇不會銅、鋁和氯等雜質混入或附著於氧化物半導體膜表面的製程。在這些雜質附著於氧化物半導體膜表面的情況下，較佳為藉由進行將氧化物半導體膜表面暴露於草酸或稀氫氟酸等的處理或者進行電漿處理(N2O電漿處理等)來去除氧化物半導體膜表面的雜質。
此外，半導體裝置的製造方法也是本發明之一個方式，該製造方法包括如下步驟：形成包含具有大致垂直於氧化物半導體層的頂面的c軸的結晶成分的氧化物半導體層；在氧化物半導體層上形成閘極絕緣膜；在閘極絕緣膜上形成閘極電極層；將閘極電極層用作掩模來使氧化物半導體層的一部分非晶化；以及形成接觸於變成非晶的區域的源極電極層或汲極電極層。
作為用來使氧化物半導體膜的一部分非晶化的製程之一，可以進行使用離子植入裝置或離子電漿裝置的元素的添加，明確地說可以進行氬等稀有氣體、氧或摻雜劑的添加。藉由使用離子植入裝置或離子電漿裝置，即使絕緣層 等覆蓋氧化物半導體膜，也可以隔著絕緣層對氧化物半導體膜添加氬、氧或摻雜劑而使氧化物半導體膜的一部分非晶化。
此外，作為用來使氧化物半導體膜的一部分非晶化的製程之一，也可以將氧化物半導體膜的一部分暴露於氬電漿或氧電漿。本發明的其他結構是一種半導體裝置的製造方法，包括如下步驟：形成包含具有大致垂直於氧化物半導體層的頂面的c軸的結晶成分的氧化物半導體層；在氧化物半導體層上形成閘極絕緣膜；在閘極絕緣膜上形成閘極電極層；使氧化物半導體層中的重疊於閘極絕緣膜的區域的一部分露出，使露出有氧化物半導體層的區域非晶化；以及形成接觸於變成非晶的區域的源極電極層及汲極電極層。
當將氧化物半導體膜的一部分暴露於氬電漿或氧電漿來使其非晶化時，僅露出的氧化物半導體膜的表面附近產生非晶化，在其下方殘留有結晶部分。當氧化物半導體膜的厚度薄時，露出的區域成為非晶成分較多的區域，但是當產生非晶化的區域薄且氧化物半導體膜的厚度厚時，僅表層產生非晶化而其他區域形成為結晶部分較多的區域。注意，在被暴露於電漿的區域中非晶成分的比例高於沒有暴露於電漿的區域(例如通道形成區)且結晶成分的比例低，因此可以將被暴露於電漿的區域用作源極區或汲極區。
此外，當在用來使氧化物半導體膜的一部分非晶化的 製程之後進行熱處理時，非晶化的區域被再結晶化而其結晶性得到提高，但是再結晶化的區域的結晶性比通道形成區低。這個特徵也是本發明之一個方式，該結構是如下半導體裝置，包括氧化物半導體層、氧化物半導體層上的閘極絕緣膜以及閘極絕緣膜上的閘極電極層，並且氧化物半導體層具有第一區域、第二區域以及第三區域，其中第一區域重疊於閘極電極層，位於第二區域和第三區域之間並具有比第二區域及第三區域高的結晶性。
上述結構中的特徵之一是如下，第二區域或第三區域電連接到源極電極層或汲極電極層，接觸於源極電極層或汲極電極層的第二區域或第三區域的介面附近是非晶，並且該介面附近的氫濃度高於第一區域的氫濃度。
此外，作為用來使氧化物半導體膜的一部分非晶化的製程之一，也可以以高電力進行濺射。例如，當接觸於氧化物半導體膜的一部分的區域上形成用來形成佈線的導電膜時進行濺射，氧化物半導體膜的一部分產生非晶化。此時，根據導電膜的成膜條件，氧化物半導體膜的一部分產生非晶化，因此不增加製程數而氧化物半導體膜的一部分可以產生非晶化。
此外，藉由進行用來使氧化物半導體膜的一部分非晶化的製程，與結晶成分較多的區域相比非晶成分較多的區域中的氧缺陷增多。該氧缺陷藉由在氧化物半導體膜的上方或下方設置氧過剩的絕緣層並且利用熱處理等將氧擴散到氧化物半導體膜中而被抑制。
此外，上述氧化物半導體膜中的結晶成分較多的區域中的密度高於6.0g/cm3且低於6.375g/cm3。當膜密度低時氧及氫的擴散量增多。
此外，6.375g/cm3的密度數值是其組成為In2O3：Ga2O3：ZnO=1：1：2[莫耳數比](In：Ga：Zn=1：1：1[原子數比])的In-Ga-Zn-O化合物的密度理論值。此外，氧化物半導體膜的組成可以使用X射線光電子光譜技術(XPS：X-ray Photoelectron Spectroscopy)測定。
此外，氧化物半導體膜的膜密度可以利用盧瑟福背散射分析(RBS：Rutherford Backscattering Spectrometry)或X射線反射(XRR：X-Ray Reflection)等測定。
此外，作為用於氧化物半導體膜的材料，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；四元金屬氧化物的In-Sn-Ga- Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物等。
另外，在此，例如，In-Ga-Zn類氧化物是指包含In、Ga和Zn的氧化物，對In、Ga、Zn的比例沒有限制。此外，也可以包含In、Ga和Zn以外的金屬元素。
例如，能夠使用其原子比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的In-Ga-Zn類氧化物或該組成附近的氧化物。或者，也可以使用其原子比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或該組成附近的氧化物。但是，不侷限於此。
對將結晶成分較多的區域用作通道形成區的電晶體的結構沒有特別的限制，例如可以適當地應用頂閘極型電晶體、底閘極型電晶體。另外，也可以設置背閘極電極，可以藉由對背閘極電極施加電壓來確實地實現電晶體的常截止(normally off)化。
本發明的一個方式關於一種半導體裝置，該半導體裝置包括電晶體或包含電晶體構成的電路。例如，本發明的一個方式關於一種包括具有由氧化物半導體膜形成通道形成區的電晶體或包含電晶體構成的電路的半導體裝置。例如，本發明的一個方式關於：LSI；CPU；安裝在電源電路中的功率裝置；包括記憶體、閘流體、轉換器、影像感 測器等的半導體積體電路；以液晶顯示面板為代表的電光學裝置；具有發光元件的發光顯示裝置；以及作為部件安裝有上述電路或裝置的電子裝置。
氧化物半導體膜的通道形成區中的氫被吸引並固定在非晶成分較多的區域，來儘量去除通道形成區的氫，因此可以使通道形成區成為高度純化的I型(本質半導體)或趨近於高度純化的I型。藉由使通道形成區成為I型，可以使電晶體的臨界電壓值變為正值，而可以實現所謂的常截止的切換元件。
如果可以實現常截止的切換元件，則使用該元件可以提供一種耗電量低的半導體裝置。
1:閘極層
2:閘極絕緣層
3:氧化物半導體層
4:源極電極層
5:汲極電極層
6:蝕刻停止層
7:區域
8:區域
100:基板
106:元件隔離絕緣層
108:閘極絕緣膜
110:閘極電極
116:通道形成區
120:雜質區
124:金屬間化合物區
128:絕緣層
130:絕緣層
142a:電極層
142b:電極層
144:氧化物半導體層
146:閘極絕緣膜
148a:閘極電極
148b:導電層
150:絕緣層
152:絕緣層
156:佈線
160:電晶體
162:電晶體
164:電容元件
185:基板
400:基板
401:閘極電極層
402:閘極絕緣膜
403:氧化物半導體膜
404a:低電阻區
404b:低電阻區
405a:源極電極層
405b:汲極電極層
406:絕緣膜
407:絕緣膜
409:通道形成區
410:電晶體
413:絕緣膜
414a:側壁絕緣層
414b:側壁絕緣層
415:層間絕緣膜
417a:絕緣膜
417b:絕緣膜
420:電晶體
436:基底絕緣層
440a:電晶體
440b:電晶體
440c:電晶體
440d:電晶體
440e:電晶體
440f:電晶體
440g:電晶體
442:閘極絕緣膜
445a:非晶區
445b:非晶區
448:絕緣膜
450:電容佈線
451:電容器
500:基板
502:閘極絕緣層
504:層間絕緣層
505:彩色濾光層
506:絕緣層
507:隔壁
510:電晶體
511:閘極層
512:氧化物半導體層
513a:導電層
513b:導電層
520:電容元件
521:導電層
522:氧化物半導體層
523:導電層
530:佈線層交叉部
533:導電層
540:發光元件
541:電極層
542:電致發光層
543:電極層
601:基板
602:光電二極體
606a:半導體膜
606b:半導體膜
606c:半導體膜
608:黏合層
613:基板
622:光
631:絕緣層
633:層間絕緣層
634:層間絕緣層
640:電晶體
641a:電極層
641b:電極層
642:電極層
643:導電層
645:導電層
656:電晶體
658:光電二極體重設信號線
659:閘極信號線
671:光電感測器輸出信號線
672:光電感測器參考信號線
1141:切換元件
1142:記憶單元
1143:記憶單元群
1189:ROM介面
1190:基板
1191:ALU
1192:ALU控制器
1193:指令解碼器
1194:中斷控制器
1195:定時控制器
1196:暫存器
1197:暫存器控制器
1198:匯流排介面
1199:ROM
3000:基板
3001:電晶體
3003a:電極
3003b:電極
3003c:電極
3004:邏輯電路
3021:主體
3022:固定部
3023:顯示部
3024:操作按鈕
3025:外部儲存槽
3100a:佈線
3100b:佈線
3100c:佈線
3100d:佈線
3106:元件隔離絕緣層
3140a:絕緣膜
3140b:絕緣膜
3141a:絕緣膜
3141b:絕緣膜
3142a:絕緣膜
3142b:絕緣膜
3170a:記憶單元
3170b:記憶單元
3171a:電晶體
3171b:電晶體
3200:電晶體
3202:電晶體
3204:電容元件
3208:電極
3210a:導電層
3210b:導電層
3212:電極
3214:電極
3216:佈線
3220:絕緣層
3222:絕緣層
3224:絕緣層
3303:電極
3400a:記憶單元陣列
3400b:記憶單元陣列
3400n:記憶單元陣列
3501a:電極
3501b:電極
3501c:電極
3502a:電極
3502b:電極
3502c:電極
3503a:電極
3503b:電極
3505:電極
4001:基板
4002:像素部
4003:信號線驅動電路
4004:掃描線驅動電路
4005:密封材料
4006:基板
4008:液晶層
4010:電晶體
4011:電晶體
4013:液晶元件
4015:連接端子電極
4016:端子電極
4018:FPC
4018a:FPC(Flexible printed circuit:撓性印刷電路)
4018b:FPC(Flexible printed circuit:撓性印刷電路)
4019:各向異性導電層
4020:絕緣層
4021:絕緣層
4030:電極層
4031:電極層
4032:絕緣層
4033:絕緣層
4035:間隔物
4510:隔壁
4511:電致發光層
4513:發光元件
4514:填充材料
8000:電視機
8001:外殼
8002:顯示部
8003:揚聲器部
8200:室內機
8201:外殼
8202:送風口
8203:CPU
8204:室外機
8300:電冷藏冷凍箱
8301:外殼
8302:冷藏室門
8303:冷凍室門
8304:CPU
9000:桌子
9001:外殼
9002:腿部
9003:顯示部
9004:顯示按鈕
9005:電源供應線
9033:卡子
9034:開關
9035:電源開關
9036:開關
9038:操作開關
9201:主體
9202:外殼
9203:顯示部
9204:鍵盤
9205:外部連接埠
9206:指向裝置
9630:外殼
9631:顯示部
9631a:顯示部
9631b:顯示部
9632a:區域
9632b:區域
9633:太陽能電池
9634:充放電控制電路
9635:電池
9636:DCDC轉換器
9637:轉換器
9638:操作鍵
9639:按鈕
9700:電動汽車
9701:二次電池
9702:控制電路
9703:驅動裝置
9704:處理裝置
在圖式中：
圖1A是示出電晶體的結構實例的頂面圖，圖1B是示出電晶體的結構實例的剖面圖；
圖2A至圖2C是示出電晶體的製程例子的剖面圖；
圖3A至圖3C是示出電晶體的製程例子的剖面圖；
圖4A至圖4C是示出顯示裝置的一個例子的圖；
圖5A和圖5B是示出顯示裝置的一個例子的圖；
圖6A和圖6B是示出顯示裝置的一個例子的圖；
圖7A和圖7B是示出影像感測器的一個例子的圖；
圖8A和圖8B是示出記憶體裝置的一個例子的圖；
圖9A至圖9C是用於計算過剩的氧的移動的模型 圖；
圖10是圖9A至圖9C的模型圖的計算結果；
圖11A至圖11C是用於計算氧缺陷移動的模型圖；
圖12是圖11A至圖11C的模型圖的計算結果；
圖13A至圖13E是示出本發明的一個方式的製程剖面圖以及頂面圖；
圖14A至圖14E是示出本發明的一個方式的剖面圖；
圖15A至圖15D是示出本發明的一個方式的剖面圖；
圖16A和圖16B是示出本發明的一個方式的剖面圖；
圖17A和圖17B是示出本發明的一個方式的剖面圖；
圖18A至圖18C是示出半導體裝置的一個方式的剖面圖、頂面圖及電路圖；
圖19是示出半導體裝置的一個方式的透視圖；
圖20是示出半導體裝置的一個方式的剖面圖；
圖21A至圖21C是說明半導體裝置的一個方式的方塊圖及其一部分的電路圖；
圖22A至圖22C是說明電子裝置的圖；
圖23A至圖23C是說明電子裝置的圖；
圖24A至圖24C是說明電子裝置的圖。
但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
實施方式1
以下，詳細說明本發明的一個方式。
〈1.電晶體〉
參照圖1A至圖3C說明根據本發明的一個方式的電晶體的結構實例及製程例子。
〈1-1.電晶體的結構實例〉
圖1A和圖1B是示出根據本發明的一個方式的電晶體的結構實例的圖。明確地說，圖1A是該電晶體的頂面圖，圖1B是沿著圖1A所示的A-B的該電晶體的剖面圖。
圖1A和圖1B所示的電晶體具有：設置在基板100上的閘極層1；設置在閘極層1上的閘極絕緣層2；設置在閘極絕緣層2上的氧化物半導體層3；在氧化物半導體層3上隔離並設置的源極電極層4及汲極電極層5；以及設置在氧化物半導體層3上且源極電極層4和汲極電極層5之間的區域的蝕刻停止層6。簡單地說，圖1A和圖1B 所示的電晶體是設置有蝕刻停止層6的反交錯型(蝕刻停止型、通道停止型)電晶體。
注意，在圖1A和圖1B所示的電晶體中，蝕刻停止層6不僅設置在氧化物半導體層3上且源極電極層4和汲極電極層5之間的區域，而且設置在氧化物半導體層3的端部與源極電極層4和汲極電極層5之間。換言之，源極電極層4及汲極電極層5在設置在蝕刻停止層6中的開口中接觸於氧化物半導體層3。
並且，在圖1A和圖1B所示的電晶體中的氧化物半導體3中，重疊於與蝕刻停止層6的介面的區域7和重疊於與源極電極層4或汲極電極層5的介面的區域8的結晶性不同。明確地說，區域7中的結晶區的比例高於區域8中的結晶區的比例。此外，區域7是包括根據閘極層1與源極電極層4之間的電壓被形成通道的區域的全部或大部分的區域。
就是說，在圖1A和圖1B所示的電晶體中，被形成通道的全部或大部分的區域7中的缺陷密度低於區域8中的缺陷密度。在此，包括在氧化物半導體層3中的缺陷容易成為包含在氧化物半導體層3中的氫等雜質的陷阱位點。因此，在圖1A和圖1B所示的電晶體中，從區域8向區域7氫等雜質容易擴散，另一方面，從區域7向區域8該雜質不容易擴散。其結果是，在圖1A和圖1B所示的電晶體中，區域7中的氫等雜質的濃度被抑制，而可以實現電特性的穩定化及可靠性的提高。
此外，在圖1A和圖1B所示的電晶體中，可以實現開關特性的改善。以下，具體說明其內容。
在氧化物半導體中形成通道的電晶體的電特性有時根據加工條件或熱處理條件而發生變化。該變化起因於該氧化物半導體的形成製程時的雜質(氯、氟、硼或氫等)的混入或者從該氧化物半導體的氧脫離等。這些混入或脫離在氧化物半導體的端部容易明顯化。就是說，在氧化物半導體中形成通道的電晶體中，該氧化物半導體的端部成為低電阻區，並且在該低電阻區中容易形成電晶體的寄生通道。注意，在該電晶體中，有可能形成如下兩種通道，即重疊於閘極的區域的氧化物半導體且根據閘極和源極之間的電壓形成在源極和汲極之間的最短路徑中的通道(也稱為前者的通道)以及該寄生通道(也稱為後者的通道)。
在有可能形成兩種通道的電晶體中，在很多情況下，形成有每個通道的閘極與源極之間的臨界電壓不同。典型的是，形成有前者的通道的臨界電壓比形成有後者的通道的臨界電壓高。並且，前者的通道的電流驅動能力比後者的通道的電流驅動能力高。因此，在處於截止狀態的該電晶體的閘極與源極之間的電壓上升的情況下，源極與汲極之間的電流發生兩個階段的變化。明確而言，確認到在形成有後者的通道的臨界電壓附近呈現第一階段的變化(源極與汲極之間的電流的增加)，再者確認到在形成有前者的通道的臨界電壓附近呈現第二階段的變化(源極與汲極之間的電流的增加)。
在此，在圖1A和圖1B所示的電晶體中，蝕刻停止層6設置在氧化物半導體層3的端部與源極電極層4和汲極電極層5之間。因此，如果氧化物半導體層3的端部的區域為低電阻區域，則在圖1A和圖1B所示的電晶體中不形成寄生通道。就是說，在圖1A和圖1B所示的電晶體中，可以實現開關特性的改善。
此外，能夠實現開關特性的改善的結構不侷限於圖1A和圖1B所示的結構。由於與該端部電連接的電晶體的源極及汲極存在，因此在氧化物半導體的端部形成寄生通道。因此，只要源極電極層4和汲極電極層5中的至少一方沒有電連接到氧化物半導體層3的端部，就可以實現電晶體的開關特性的改善。例如，當使用具有源極電極層4和汲極電極層5中的至少一方不接觸於氧化物半導體層3的側面的結構的電晶體時，可以實現開關特性的改善。
〈1-1-1.基板100的具體例子〉
作為基板100，只要是具有能夠承受電晶體的製程中的熱處理的程度的耐熱性的基板，就可以使用任何基板。例如，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等的基板。另外，作為基板100，也可以使用撓性基板。另外，為了防止包含在基板100中的雜質混入到在後面形成的氧化物半導體層中，也可以在基板100上形成絕緣層。
〈1-1-2.閘極層1的具體例子〉
作為閘極層1，可以應用由選自鋁、銅、鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素或以這些元素為成分的合金構成的膜。此外，也可以應用這些膜的疊層。
此外，作為閘極層1，也可以應用包含氮的金屬氧化物，明確地說，包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜或金屬氮化膜(InN、SnN等)。這些膜具有5eV(電子伏特)以上的功函數，較佳為具有5.5eV(電子伏特)以上的功函數。當將這些膜用作閘極時，可以使電晶體的臨界電壓成為正值，而能夠實現所謂的常截止的切換元件。
〈1-1-3.閘極絕緣層2的具體例子〉
作為閘極絕緣層2，可以應用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氧氮化鋁膜或氧化鎵膜等。此外，也可以應用這些材料的疊層。注意，“氧氮化矽”和“氧氮化鋁”是指在其組成中氧含量多於氮含量的物質。注意，“氮氧化矽”是指在其組成中氮含量多於氧含量的物質。
尤其是，作為閘極絕緣層2較佳為應用包括氧化鋁膜的層。氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫等雜質和氧的兩者透過膜的效果。因此，藉由作為閘極絕緣層2應用包括氧化鋁膜的層，可以防止從氧化物半導體 層3的氧脫離，同時可以防止氫等雜質混入到氧化物半導體層3中。
另外，作為閘極絕緣層2可以應用包括氧化鉿膜、氧化釔膜、矽酸鉿(HfSixOy(x>0，y>0))膜、添加有氮的矽酸鉿膜、鋁酸鉿(HfAlxOy(x>0、y>0))膜或氧化鑭膜等(由所謂的high-k材料構成的膜)的膜。藉由使用這種膜，可以降低閘極漏電流。
〈1-1-4.氧化物半導體層3的具體例子〉
〈(1)材料〉
作為氧化物半導體層3，可以應用至少包含銦的膜。尤其是，較佳為應用包含銦及鋅的膜。另外，作為用來降低電晶體的電特性的不均勻的穩定劑，除了上述膜以外較佳為還應用包含鎵的膜。
此外，作為氧化物半導體層3，可以應用如下膜，其中包含：錫；鉿；鋁；鋯；或鑭系元素的鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿、鑥中的一種或多種作為穩定劑。
例如，作為氧化物半導體層3，可以應用：氧化銦膜；二元金屬氧化物的In-Zn類氧化物膜、In-Mg類氧化物膜、In-Ga類氧化物膜；三元金屬氧化物的In-Ga-Zn類氧化物膜、In-Al-Zn類氧化物膜、In-Sn-Zn類氧化物膜、In-Hf-Zn類氧化物膜、In-La-Zn類氧化物膜、In-Ce-Zn類氧化物膜、In-Pr-Zn類氧化物膜、In-Nd-Zn類氧化物膜、 In-Sm-Zn類氧化物膜、In-Eu-Zn類氧化物膜、In-Gd-Zn類氧化物膜、In-Tb-Zn類氧化物膜、In-Dy-Zn類氧化物膜、In-Ho-Zn類氧化物膜、In-Er-Zn類氧化物膜、In-Tm-Zn類氧化物膜、In-Yb-Zn類氧化物膜、In-Lu-Zn類氧化物膜；四元金屬氧化物的In-Sn-Ga-Zn類氧化物膜、In-Hf-Ga-Zn類氧化物膜、In-Al-Ga-Zn類氧化物膜、In-Sn-Al-Zn類氧化物膜、In-Sn-Hf-Zn類氧化物膜、In-Hf-Al-Zn類氧化物膜。
在此，例如，“In-Ga-Zn類氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比例沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，構成氧化物半導體層3的氧的一部分也可以用氮取代。
〈(2)結晶結構〉
如上所述，氧化物半導體層3是其區域的結晶區的比例分別不同的膜，例如是混有非晶區和結晶區的氧化物半導體膜。在該結晶區中，氧化物半導體的結晶結構不侷限於特定的結構。
氧化物半導體膜的結晶區例如由c-axis aligned crystal(CAAC：c軸配向結晶)、多晶、微晶中的至少任一個構成。微晶的缺陷態密度高於CAAC的缺陷態密度。注意，將包括CAAC的氧化物半導體稱為CAAC-OS(c- axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)。
例如，氧化物半導體膜的結晶區可以包括CAAC-OS。在CAAC-OS中，例如c軸配向且a軸及/或b軸不宏觀地一致。
例如，氧化物半導體膜的結晶區可以包括微晶。注意，將包括微晶的氧化物半導體稱為微晶氧化物半導體。包括微晶氧化物半導體的氧化物半導體膜的結晶區例如包括大於或等於1nm且小於10nm的尺寸的微晶(也稱為奈米晶)。或者，包括微晶氧化物半導體的氧化物半導體膜的結晶區例如包括結晶部(其每一個大於或等於1nm且小於10nm)分佈的結晶-非晶混合相結構。
氧化物半導體膜的非晶區至少包括非晶部。例如，氧化物半導體膜的非晶區可以包括微晶。注意，將包括非晶部的氧化物半導體稱為非晶氧化物半導體。非晶部的缺陷態密度高於微晶、CAAC的缺陷態密度。包括非晶氧化物半導體的氧化物半導體膜的非晶區例如具有無秩序的原子排列且不具有結晶成分。或者，包括非晶氧化物半導體的氧化物半導體膜的非晶區例如是完全的非晶，並且不具有結晶部。
另外，氧化物半導體膜可以是包括CAAC-OS、微晶氧化物半導體和非晶氧化物半導體中的任一個的混合膜。混合膜例如包括非晶氧化物半導體的區域、微晶氧化物半導體的區域和CAAC-OS的區域。
另外，氧化物半導體膜的結晶區例如可以處於單晶狀態。
氧化物半導體膜較佳為包括多個結晶部。在結晶部的每一個中，c軸較佳為在平行於形成有氧化物半導體膜的表面的法線向量或氧化物半導體膜的表面的法線向量的方向上一致。注意，在結晶部之間，一個結晶部的a軸和b軸的方向可以與另一個結晶部的a軸和b軸的方向不同。這種氧化物半導體膜的一個例子是CAAC-OS膜。可以將CAAC-OS膜用於氧化物半導體膜的結晶區。以下，詳細說明CAAC-OS膜。
CAAC-OS膜不是完全的非晶。CAAC-OS膜例如包括具有結晶部和非晶部混合的結晶-非晶混合相結構的氧化物半導體。另外，在大多情況下，結晶部適合在一個邊長小於100nm的立方體內。在利用透射電子顯微鏡(TEM：Transmission Electron Microscope)所得到的影像中，不能明確地觀察到CAAC-OS膜中的非晶部與結晶部之間的邊界以及結晶部與結晶部之間的邊界。另外，利用TEM，不能明確地觀察到CAAC-OS膜中的晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
在包括在CAAC-OS膜中的結晶部的每一個中，例如c軸在平行於形成有CAAC-OS膜的表面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致。並且，在結晶部的每一個中，當從垂直於ab面的方向看時金屬原 子排列為三角形或六角形的結構，且當從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。注意，在結晶部之間，一個結晶部的a軸和b軸的方向可以與另一個結晶部的a軸和b軸的方向不同。在本說明書中，“垂直”的用語包括從80°到100°的範圍，較佳為包括從85°到95°的範圍。並且，“平行”的用語包括從-10°到10°的範圍，較佳為包括從-5°到5°的範圍。
在CAAC-OS膜中，結晶部的分佈不一定是均勻的。例如，在CAAC-OS膜的形成製程中，在從氧化物半導體膜的表面一側產生結晶生長的情況下，有時氧化物半導體膜的表面附近的結晶部的比例高於形成有氧化物半導體膜的表面附近的結晶部的比例。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於形成有CAAC-OS膜的表面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(形成有CAAC-OS膜的表面的剖面形狀或CAAC-OS膜的表面的剖面形狀)c軸的方向可以彼此不同。另外，伴隨成膜會形成結晶部，或者在成膜之後藉由諸如加熱處理等晶化處理形成結晶部。因此，結晶部的c軸在平行於形成有CAAC-OS膜的表面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致。
在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。因此，該電晶體具有高可靠性。
注意，CAAC-OS膜中的氧的脫離容易從該膜的側面(端面)發生(關於這一點，在下面的〈補充說明：從氧化物半導體層的氧的脫離〉中詳細說明)。因此，當作為氧化物半導體層3應用CAAC-OS膜時，較佳為應用如圖1A和圖1B所示那樣的具有蝕刻停止層6設置在氧化物半導體層3的端部與源極電極層4和汲極電極層5之間的結構的電晶體。這是因為可以防止該電晶體中的寄生通道的形成。
〈(3)層結構〉
作為氧化物半導體層3，不僅可以應用由單一層構成的氧化物半導體膜，而且可以應用多種氧化物半導體膜的疊層。例如，也可以應用包括非晶氧化物半導體膜、多晶氧化物半導體膜和CAAC-OS膜中的至少兩種的層作為氧化物半導體層3。
此外，也可以應用由其組成彼此不同的氧化物半導體膜的疊層構成的層作為氧化物半導體層3。明確地說，可以應用包括接觸於閘極絕緣層2的第一氧化物半導體膜(以下，也稱為下層)以及接觸於源極電極層4、汲極電極層5和蝕刻停止層6的其組成與第一氧化物半導體膜不同的第二氧化物半導體膜(以下，也稱為上層)的層作為氧化物半導體層3。
例如，當下層和上層都包含銦、鎵和鋅時，較佳為將下層中的銦濃度設定為高於上層中的銦濃度，並且將上層 中的鎵濃度設定為高於下層中的鎵濃度或者/以及將下層中的銦濃度設定為高於下層中鎵濃度，並且將上層中的鎵濃度設定為上層中的銦濃度。
由此，可以實現具有氧化物半導體層3的電晶體的遷移率的提高以及寄生通道的形成的抑制。明確地說，藉由將下層的銦濃度設定為高，可以實現該電晶體的遷移率的提高。這是因為如下緣故：在氧化物半導體中重金屬的s軌道主要有助於載流子傳導，並且當提高In的含有率時s軌道的重疊增多。此外，藉由將上層的鎵濃度設定為高，可以抑制氧的脫離而抑制上層中的寄生通道的形成。這起因於與In相比Ga具有大氧缺陷的形成能量，而不容易產生氧缺陷。
〈1-1-4.源極電極層4及汲極電極層5的具體例子〉
作為源極電極層4及汲極電極層5，可以應用由選自鋁、銅、鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素、以這些元素為成分的合金或包含這些元素的氮化物構成的膜。此外，也可以應用這些膜的疊層。
此外，作為源極電極層4及汲極電極層5，也可以應用具有透光性的導電膜。例如，可以應用氧化銦氧化錫(In2O3-SnO2)膜、氧化銦氧化鋅(In2O3-ZnO)膜或使它們包含氧化矽的膜。
〈1-1-5.蝕刻停止層6的具體例子〉
作為蝕刻停止層6，可以應用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氧氮化鋁膜或氧化鎵膜等。此外，也可以應用這些材料的疊層。
尤其是，作為蝕刻停止層6較佳為應用包括氧化鋁膜的層。這是因為如下緣故：藉由作為蝕刻停止層6應用包括氧化鋁膜的層，可以防止從氧化物半導體層3的氧脫離，同時可以防止氫等雜質混入到氧化物半導體層3中。
〈1-2.電晶體的製程例子〉
圖2A至圖2C以及圖3A至圖3C是示出圖1A和圖1B所示的電晶體的製程例子的圖。明確地說，圖2A至圖2C以及圖3A至圖3C是示出該電晶體的製程的剖面圖。
〈(1)閘極層1的形成(圖2A)〉
首先，在基板100上形成導電膜。接著，在該導電膜上藉由光微影法形成掩模。然後，藉由蝕刻去除沒有被該掩模覆蓋的部分的導電膜。其結果是，形成閘極層1。
該導電膜可以藉由濺射法等形成。此外，也可以在形成該導電膜之前、形成該導電膜之後或形成閘極層1之後進行熱處理。例如，可以採用使用高溫氣體進行熱處理的GRTA(Gas Rapid Thermal Anneal；氣體快速熱退火)裝置，以650℃進行1分鐘至5分鐘的熱處理。此外，將氬等稀有氣體或氮等惰性氣體用於GRTA中的高溫氣體。此外，也可以藉由使用電爐，以500℃進行30分鐘至1小 時的熱處理。
〈(2)閘極絕緣層2的形成(圖2B)〉
接著，在基板100及閘極層1上形成閘極絕緣層2。
閘極絕緣層2可以藉由電漿CVD法、濺射法等形成。此外，在形成閘極絕緣層2之後，也可以進行以水或氫含量的降低為目的的熱處理。例如，在減壓下或惰性氛圍下，以300℃以上且700℃以下進行1小時以下的熱處理，即可。由此，可以抑制氫混入到後面形成的氧化物半導體層3中。
此外，當閘極絕緣層2包括氧化鋁膜時，藉由利用濺射法等直接進行成膜或在形成鋁膜之後進行氧化處理來可以形成該氧化鋁膜。此外，作為該氧化處理，可以舉出氧電漿處理或氧摻雜處理等。
此外，氧化鋁膜具有高阻擋功能。因此，當形成包括氧化鋁膜的閘極絕緣層2時，較佳為在形成該氧化鋁膜之前進行以水或氫含量的降低為目的的熱處理。明確地說，較佳為在形成構成閘極絕緣層2的氧化鋁膜以外的絕緣膜之後的形成該氧化鋁膜之前或者在形成鋁膜之後的進行對該鋁膜的氧化處理之前，進行該熱處理。由此，可以高效地實現所形成的閘極絕緣層2中的水或氫含量的降低。
〈(3)氧化物半導體層3的形成(圖2C)〉
接著，在閘極絕緣層2上形成氧化物半導體膜。接 著，在該氧化物半導體膜上藉由光微影法形成掩模。然後，藉由蝕刻去除沒有被該掩模覆蓋的部分的氧化物半導體膜。其結果是，形成氧化物半導體層3。
該氧化物半導體膜可以藉由濺射法等形成。此外，較佳為在該氧化物半導體膜包含較多氧的條件(例如，在氧為100%的氛圍下藉由濺射法進行成膜等)下形成該氧化物半導體膜。由此，可以增多包含在該氧化物半導體膜中的氧量(較佳的是，包括與氧化物半導體處於結晶狀態時的化學計量組成相比氧含量過剩的區域)。此外，為了提高氧化物半導體膜的結晶性，也可以在加熱基板100的狀態下進行該成膜。
此外，也可以在形成該氧化物半導體膜之後或形成氧化物半導體層3之後進行以水或氫含量的降低為目的的熱處理。例如，在減壓下或惰性氛圍下，以300℃以上且700℃以下進行1小時以下的熱處理，即可。此外，當閘極絕緣層2是包含氧的絕緣層時，由於該熱處理而包含在閘極絕緣層2中的氧有可能供應到該氧化物半導體膜或氧化物半導體層3中。因此，即使當由於該熱處理而在該氧化物半導體膜或氧化物半導體層3中發生氧缺陷時，也可以由從閘極絕緣層2的氧供應填補該氧缺陷。
〈(4)蝕刻停止層6的形成(圖3A)〉
接著，在閘極絕緣層2及氧化物半導體層3上形成絕緣膜。接著，在該絕緣膜上藉由光微影法形成掩模。然 後，藉由蝕刻去除沒有被該掩模覆蓋的部分的絕緣膜。其結果是，形成蝕刻停止層6。
該絕緣膜可以藉由電漿CVD法、濺射法等形成。此外，在形成蝕刻停止層6之後，也可以進行以水或氫含量的降低為目的的熱處理。例如，在減壓下或惰性氛圍下，以300℃以上且700℃以下進行1小時以下的熱處理，即可。由此，可以抑制氫混入到氧化物半導體層3中。
此外，當蝕刻停止層6包括氧化鋁膜時，藉由利用濺射法等直接進行成膜或在形成鋁膜之後進行氧化處理來可以形成該氧化鋁膜。此外，作為該氧化處理，可以舉出氧電漿處理或氧摻雜處理等。
此外，氧化鋁膜具有高阻擋功能。因此，當形成包括氧化鋁膜的蝕刻停止層6時，較佳為在形成該氧化鋁膜之前進行以水或氫含量的降低為目的的熱處理。明確地說，較佳為在形成構成蝕刻停止層6的氧化鋁膜以外的絕緣膜之後的形成該氧化鋁膜之前或者在形成鋁膜之後的進行對該鋁膜的氧化處理之前，進行該熱處理。由此，可以高效地實現所形成的蝕刻停止層6中的水或氫含量的降低。
〈(5)氧化物半導體層3的結晶性控制(圖3B)〉
接著，進行電漿處理。此外，在該電漿中，作為氣體使用氬、氮等惰性氣體或氧氣體等。由此，包含在氧化物半導體層3的特定的區域中的結晶產生非晶化。明確地說，包含在沒有被覆蓋蝕刻停止層6的區域8中的結晶產 生非晶化。其結果是，被覆蓋蝕刻停止層6的區域7中的結晶區的比例高於區域8中的結晶區的比例。
〈(6)源極電極層4及汲極電極層5的形成(圖3C)〉
接著，在氧化物半導體層3及蝕刻停止層6上形成導電膜。接著，在該導電膜上藉由光微影法形成掩模。然後，藉由蝕刻去除沒有被該掩模覆蓋的部分的導電膜。其結果是，形成源極電極層4及汲極電極層5。
該導電膜可以藉由濺射法等形成。此外，當藉由濺射法形成該導電膜時，藉由設定條件，可以使包含在氧化物半導體層3的區域8中的結晶產生非晶化。例如，藉由提高濺射的功率可以促進區域8的非晶化。此時，也可以省略上述〈(5)氧化物半導體層3的結晶性控制〉的製程。
〈2.半導體裝置〉
以下，參照圖4A至圖8B說明使用上述電晶體構成的半導體裝置的具體例子。
〈2-1.顯示裝置〉
圖4A至圖4C是示出使用上述電晶體構成的顯示裝置的一個例子的圖。明確地說，圖4A至圖4C所示的顯示裝置是驅動電路的全部或一部分和像素部設置在相同基板上的顯示裝置(所謂，系統整合型面板(system-on-panel)的顯示裝置)。此外，可以將上述電晶體用作設 置在該驅動電路及該像素部中的電晶體。
在圖4A中，以圍繞設置在基板4001上的像素部4002的方式設置密封材料4005，使用基板4006進行密封。在圖4A中，在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在IC晶片或另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)4018a、4018b供應。
在圖4B和圖4C中，以圍繞設置在基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由基板4001、密封材料4005以及基板4006密封。在圖4B和圖4C中，在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在IC晶片或另行準備的基板上的信號線驅動電路4003。在圖4B和圖4C中，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供應。
此外，圖4B和圖4C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到基板4001的 實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：玻璃上晶片)方法、打線接合方法或者TAB(Tape Automated Bonding：卷帶式自動接合)方法等。圖4A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖4B是藉由COG方法安裝信號線驅動電路4003的例子，而圖4C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有包括控制器的IC等狀態的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC或TCP的連接器的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用實施方式1所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence：電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。
此外，使用圖4A至圖4C以及圖6A和圖6B對顯示裝置的一個方式進行說明。圖6A相當於沿著圖4B截斷的線M-N的剖面圖。
如圖4A至圖4C以及圖6A和圖6B所示那樣，顯示裝置包括連接端子電極4015及端子電極4016，連接端子電極4015及端子電極4016藉由各向異性導電層4019電連接到FPC4018所具有的端子。
連接端子電極4015由與第一電極層4030相同的導電層形成，並且，端子電極4016由與電晶體4010、電晶體4011的源極電極層及汲極電極層相同的導電層形成。
此外，設置在基板4001上的像素部4002、掃描線驅動電路4004具有多個電晶體，在圖4A至圖4C以及圖6A和圖6B中例示出像素部4002所包括的電晶體4010以及掃描線驅動電路4004所包括的電晶體4011。在圖6A中，在電晶體4010、電晶體4011上設置有絕緣層4020，在圖6B中還設置有絕緣層4021。
作為電晶體4010及電晶體4011，可以使用上述電晶體。此外，在圖6A和圖6B中，示出具有氧化物半導體層延伸到源極電極層及汲極電極層的端部的外側的結構的電晶體。在具有這樣的結構的電晶體中，可以抑制該電晶體中形成寄生通道而不在氧化物半導體層的端部與源極電極層及汲極電極層之間設置蝕刻停止層。
此外，可以在與驅動電路用的電晶體4011的氧化物半導體層重疊的位置還設置導電層。此外，導電層的電位既可以與電晶體4011的閘極電極層的電位相同，又可以不同，並且，還可以用作第二閘極電極層。此外，導電層的電位也可以為GND、0V或者浮動狀態。該導電層具有遮蔽外部的電場，即不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。藉由利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
〈2-1-1.液晶顯示裝置〉
圖6A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖6A中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。另外，以夾持液晶層4008的方式設置有用作配向膜的絕緣層4032、絕緣層4033。第二電極層4031設置在基板4006一側，第一電極層4030和第二電極層4031隔著液晶層4008而層疊。
此外，間隔物4035是藉由對絕緣層選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的厚度(液晶盒間隙(cell gap))而設置的。另外，也可 以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、均質相等。
另外，也可以作為液晶層4008使用不使用配向膜的呈現藍相的液晶組成物。此時，液晶層4008與第一電極層4030和第二電極層4031接觸。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。藍相可以使用混合液晶及手性試劑的液晶組成物呈現。此外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等，進行高分子穩定化處理來可以形成液晶層。由於呈現藍相的液晶組成物的回應時間短，並且其具有光學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電損壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體層的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此，將呈現藍相的液晶組成物用於具有使用氧化物半導體層的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的電阻率為1×109Ω．cm以上，較佳為 1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。另外，本說明書中的電阻率的值為在20℃測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而設定設置在液晶顯示裝置中的儲存電容器的大小使得能夠在所定的期間中保持電荷。可以考慮到電晶體的關態電流等設定儲存電容器的大小。藉由使用具有本說明書所公開的氧化物半導體層的電晶體，設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容大小的儲存電容器，就足夠了。
使用本說明書所公開的氧化物半導體層的電晶體可以將截止狀態下的電流值(關態電流值)控制為低。因此，可以延長影像信號等電信號的保持時間，在電源的導通狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以發揮抑制耗電量的效果。
此外，使用本說明書所公開的氧化物半導體層的電晶體可以得到較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶片等形成的半導體裝置，所以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic：扭曲 向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，列舉幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View)模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、 側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。另外，也可以按每個顏色因素的點使其顯示區的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
〈2-1-2.EL顯示裝置〉
作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以使電流流過。並且，藉由這些載流子(電子及電洞)重新結合，具有發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發 光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。另外，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一方具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有：從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖5A和圖5B以及圖6B示出作為顯示元件使用發光元件的發光裝置的例子。
圖5A是發光裝置的平面圖，沿著圖5A中的鏈式線S1-T1、S2-T2及S3-T3截斷的剖面相當於圖5B。此外，在圖5A的平面圖中，省略電致發光層542及第二電極層543而未圖示。
在圖5A和圖5B所示的發光裝置中，在基板500上包括電晶體510、電容元件520以及佈線層交叉部530，並且電晶體510與發光元件540電連接。此外，圖5A和圖5B是具有透過基板500從發光元件540取出光的底部 發射型結構的發光裝置。
作為電晶體510，可以使用上述電晶體。
電晶體510包括閘極層511、閘極絕緣層502、氧化物半導體層512、以及用作源極電極層或汲極電極層的導電層513a、導電層513b。
電容元件520包括導電層521、閘極絕緣層502、氧化物半導體層522以及導電層523，並且由導電層521和導電層523夾著閘極絕緣層502及氧化物半導體層522，來形成電容器。
佈線層交叉部530是閘極層511和導電層533的交叉部，並且閘極層511和導電層533隔著閘極絕緣層502交叉。
在電晶體510、電容元件520、佈線層交叉部530上形成有層間絕緣層504，並且在層間絕緣層504上的與發光元件540重疊的區域設置有彩色濾光層505。在層間絕緣層504及彩色濾光層505上設置有用作平坦化絕緣層的絕緣層506。絕緣層506與電晶體510重疊，並且絕緣層506包含絕緣層506的厚度大於彩色濾光層505的厚度之區域。
在絕緣層506上設置有包括依次層疊第一電極層541、電致發光層542、第二電極層543的疊層結構的發光元件540。在到達導電層513a且形成在絕緣層506及層間絕緣層504中的開口中第一電極層541與導電層513a接觸，因此發光元件540與電晶體510電連接。此外，以覆蓋第一電極層541的一部分及該開口的方式設置有隔壁507。
作為絕緣層506可以使用1500nm厚的感光性丙烯酸膜，作為隔壁507可以使用1500nm厚的感光性聚醯亞胺膜。
作為彩色濾光層505，例如可以使用彩色的透光樹脂。作為彩色透光樹脂，可以使用感光性有機樹脂、非感光性有機樹脂。當使用感光性有機樹脂層時，能夠減少光阻掩模數量而簡化製程，所以是較佳的。
彩色是指如黑色、灰色和白色等無彩色以外的顏色。彩色濾光層由只使被著色的彩色光透過的材料形成。至於彩色，可以使用紅色、綠色、藍色等。另外，還可以使用青色(cyan)、洋紅色(magenta)、黃色(yellow)等。只使被著色的彩色的光透過意味著：透過彩色濾光層的光在其彩色的光的波長中具有峰值。彩色濾光層考慮所包含的著色材料的濃度與光的透過率的關係以適當地控制最適合的厚度即可。例如，將彩色濾光層505的厚度設定為1500nm以上且2000nm以下，即可。
在圖6B所示的發光裝置中，作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。另外，發光元件4513的結構是第一電極層4030、電致發光層4511、第二電極層4031的疊層結構，但是，不侷限於所示結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
隔壁4510(圖6B)、隔壁507(圖5B)使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹 脂材料，在第一電極層4030(圖6B)、第一電極層541(圖5B)上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511(圖6B)、電致發光層542(圖5B)可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水、二氧化碳等侵入到發光元件4513(圖6B)、發光元件540(圖5B)中，也可以在第二電極層4031(圖6B)、第二電極層543(圖5B)及隔壁4510(圖6B)、隔壁507(圖5B)上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、類金剛石碳(DLC)膜等。
另外，為了不使氧、氫、水、二氧化碳等侵入到發光元件4513(圖6B)、發光元件540(圖5B)，也可以藉由蒸鍍法形成覆蓋發光元件4513(圖6B)、發光元件540(圖5B)的包含有機化合物的層。
此外，在由基板4001、基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材進行封裝(封入)。
作為填充材料4514，除氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮 樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、彩色濾光片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
〈2-1-3.電泳顯示裝置〉
作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優勢：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，可以想到各種各樣的形式，但是它是包括具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一側的粒子的顏色的裝置。另外，第一粒子或第二粒子包括染料，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
這樣，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料即可。
此外，作為電子紙，也可以應用使用旋轉球(twisting ball)顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
〈2-2.影像感測器〉
圖7A示出影像感測器的一個例子。圖7A是光電感測器的等效電路，並且圖7B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一方電連接到光電感測器參考信號線672，而電晶體640的源極和汲極中的另一方電連接到電晶體656的源極和汲極中的一 方。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一方電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體層的電晶體一目了然，將使用氧化物半導體層的電晶體的符號表示為“OS”。在圖7A中，電晶體640、電晶體656可以應用上述電晶體。另外，在圖7B中，示出具有氧化物半導體層延伸到源極電極層及汲極電極層的外側而設置的結構的電晶體。在具有這樣的結構的電晶體中，可以抑制該電晶體中形成寄生通道而不在氧化物半導體層的端部與源極電極層及汲極電極層之間設置蝕刻停止層。
圖7B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(元件基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣層631、層間絕緣層633以及層間絕緣層634。光電二極體602具有：設置在層間絕緣層633上的電極層641b；在電極層641b上依次層疊的第一半導體膜606a、第二半導體膜606b及第三半導體膜606c；設置在層間絕緣層634上並藉由第一至第三半導體膜電連接到電極層641b的電極層642；以及設置在與電極層641b相同的層並電連接到電極層642的電極層641a。
電極層641b與形成在層間絕緣層634上的導電層643電連接，並且電極層642藉由電極層641a與導電層645電連接。導電層645與電晶體640的閘極電極層電連接，並且光電二極體602與電晶體640電連接。
在此，例示一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(I型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素導入到該非晶矽膜。較佳為在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳為將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是I型半導體膜(本質半導體膜)，而由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶 矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳為將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，而由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素導入到該非晶矽膜。較佳為在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳為將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體膜側的表面用作光接收面時， pin型光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極層較佳為使用具有遮光性的導電層。另外，也可以將n型半導體膜一側的表面用作光接收面。
藉由使用絕緣材料且根據其材料使用濺射法、電漿CVD法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法)、絲網印刷、膠版印刷等，來可以形成絕緣層631、層間絕緣層633、層間絕緣層634。
作為絕緣層631使用無機絕緣材料形成，例如可以使用氧氮化矽層、或者氧氮化矽層、氧化鋁層等的單層或疊層形成。
為了減少表面凹凸，作為層間絕緣層633、層間絕緣層634，較佳為採用用作平坦化絕緣層的絕緣層。作為層間絕緣層633、層間絕緣層634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂等具有耐熱性的有機絕緣材料。除上述有機絕緣材料之外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光622，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
〈2-3.記憶體裝置〉
以下，參照圖式說明如下記憶體裝置的一個例子，該記憶體裝置使用本說明書所示的電晶體，即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖8A和圖8B是記憶體裝置的結構的一個例子。圖8A示出記憶體裝置的剖面圖，圖8B示出記憶體裝置的電路圖。
圖8A和圖8B所示的記憶體裝置在其下部具有使用氧化物半導體以外的半導體材料的電晶體3200，並在其上部具有使用氧化物半導體的電晶體3202及電容元件3204。電晶體3202是應用實施方式4所示的電晶體420的結構的例子。
在此，藉由作為氧化物半導體以外的半導體材料應用多晶矽或單晶矽等，可以使電晶體3200進行高速工作。另一方面，電晶體3200藉由使用氧化物半導體，可以成為能夠長時間地保持電荷的電晶體。
另外，雖然對上述電晶體都為n通道型電晶體的情況進行說明，但是當然可以使用p通道型電晶體。此外，除了作為電晶體3202使用上述電晶體之外，用於記憶體裝置的材料或記憶體裝置的結構等的記憶體裝置的具體結構不需要侷限於在此所示的結構。
圖8A中的電晶體3200包括：設置在包含半導體材料 (例如，矽等)的基板3000中的通道形成區；以夾著通道形成區的方式設置的雜質區；接觸於雜質區的金屬間化合物區；設置在通道形成區上的閘極絕緣膜；以及設置在閘極絕緣膜上的閘極電極層。注意，雖然有時在圖式中沒有明確地示出具有源極電極層或汲極電極層，但是為了方便起見有時將這種狀態也稱為電晶體。此外，在此情況下，為了說明電晶體的連接關係，有時將源極區或汲極區也稱為源極電極層或汲極電極層。也就是說，在本說明書中，源極電極層可能包括源極區。
在基板3000上以圍繞電晶體3200的方式設置有元件隔離絕緣層3106，並且以覆蓋電晶體3200的方式設置有絕緣層3220。另外，元件隔離絕緣層3106利用LOCOS(Local Oxidation of Silicon：矽局部氧化)或STI(shallow trench isolation：淺溝槽隔離)等元件分離技術形成。
藉由作為基板3000使用單晶半導體基板，能夠實現電晶體3200的高速工作。因此，藉由將該電晶體用作讀出用電晶體，可以高速地進行資訊的讀出。作為形成電晶體3202及電容元件3204之前的處理，對覆蓋電晶體3200的絕緣層3220進行CMP處理來使其平坦化，同時使電晶體3200的閘極電極層的頂面露出。
因為電晶體3202的關態電流小，所以藉由使用這種電晶體能夠長期保持儲存資料。換言之，因為可以形成不需要更新工作或更新工作的頻率極低的記憶體裝置，所以 可以充分降低耗電量。
電晶體3202的源極電極層和汲極電極層中的一方在設置在閘極絕緣層及氧化物半導體層中的開口中電連接到電極3208，並藉由電極3208電連接到電晶體3200的閘極電極層。電極3208可以藉由與電晶體3202的閘極電極層相同的製程形成。
在電晶體3202上設置有單層或疊層的絕緣層3222。並且，在隔著絕緣層3222重疊於電晶體3202的源極電極層和汲極電極層中的一方的區域中設置有導電層3210a，由電晶體3202的源極電極層和汲極電極層中的一方、絕緣層3222以及導電層3210a構成電容元件3204。就是說，電晶體3202的源極電極層和汲極電極層中的一方用作電容元件3204的一方電極，導電層3210a用作電容元件3204的另一方電極。注意，如果不需要電容器，則可以採用不設置電容元件3204的結構。此外，電容元件3204也可以另行設置在電晶體3202的上方。
在電容元件3204上設置有絕緣層3224。而且，在絕緣層3224上設置有佈線3216，該佈線3216為了連接電晶體3202與其他電晶體而設置。佈線3216藉由設置在形成於絕緣層3224中的開口中的電極3214、設置在與導電層3210a相同的層的導電層3210b以及設置在形成於絕緣層3222中的開口中的電極3212電連接到電晶體3202的源極電極層和汲極電極層中的另一方。
在圖8A中，較佳的是，電晶體3200和電晶體3202 以至少其一部分重疊的方式設置，並且電晶體3200的源極區或汲極區和包括在電晶體3202中的氧化物半導體層的一部分重疊的方式設置。另外，以與電晶體3200的至少一部分重疊的方式設置有電晶體3202及電容元件3204。例如，電容元件3204的導電層3210a以與電晶體3200的閘極電極層至少一部分重疊的方式設置。藉由採用這種平面佈局，可以降低記憶體裝置所占的面積，從而可以實現高集體化。
接著，圖8B示出對應於圖8A的電路結構的一個例子。
在圖8B中，第一佈線(1st Line)與電晶體3200的源極電極層電連接，第二佈線(2nd Line)與電晶體3200的汲極電極層電連接。另外，第三佈線(3rd Line)與電晶體3202的源極電極層和汲極電極層中的一方電連接，第四佈線(4th Line)與電晶體3202的閘極電極層電連接。並且，電晶體3200的閘極電極層以及電晶體3202的源極電極層和汲極電極層中的另一方與電容元件3204的一方電極電連接，第五佈線(5th Line)與電容元件3204的另一方電極電連接。
在圖8B所示的記憶體裝置中，藉由有效地利用能夠保持電晶體3200的閘極電極層的電位的特徵，可以如以下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線的電位設定為使電晶體3202成為導通狀態的電位，使電晶 體3202成為導通狀態。由此，對電晶體3200的閘極電極層和電容元件3204施加第三佈線的電位。也就是說，對電晶體3200的閘極電極層施加規定的電荷(寫入)。這裏，施加賦予兩種不同電位位準的電荷(以下，稱為Low位準電荷、High位準電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體3202成為截止狀態的電位，使電晶體3202成為截止狀態，保持對電晶體3200的閘極電極層施加的電荷(保持)。
因為電晶體3202的關態電流極小，所以電晶體3200的閘極電極層的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線施加規定的電位(恆電位)的狀態下，對第五佈線施加適當的電位(讀出電位)時，第二佈線根據保持在電晶體3200的閘極電極層的電荷量具有不同的電位。這是因為如下緣故：一般而言，在電晶體3200為n通道型的情況下，對電晶體3200的閘極電極層施加High位準電荷時的外觀上的臨界值Vth_H低於對電晶體3200的閘極電極層施加Low位準電荷時的外觀上的臨界值Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為“導通狀態”所需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H和Vth_L之間的電位V0，可以辨別施加到電晶體3200的閘極電極層的電荷。例如，在寫入中，當被供應High位準電荷時，如果第五佈線的電位為V0(>Vth_H)，則電晶體3200成為“導通狀態”。當被供應Low位準電 荷時，即使第五佈線的電位為V0(<Vth_L)，電晶體3200也維持“截止狀態”。因此，藉由辨別第二佈線的電位可以讀出所保持的資訊。
注意，當將記憶單元配置為陣列狀時，需要唯讀出所希望的記憶單元的資訊。像這樣，當不讀出資訊時，對第五佈線施加不管閘極電極層的狀態如何都使電晶體3200成為“截止狀態”的電位，也就是小於Vth_H的電位，即可。或者，對第五佈線施加不管閘極電極層的狀態如何都使電晶體3200成為“導通狀態”的電位，也就是大於Vth_L的電位，即可。
在上述記憶體裝置中，藉由應用使用氧化物半導體的電晶體，可以極為長期保持儲存資料。就是說，因為不需要進行更新工作，或者，可以將更新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使在沒有電力供應的情況(注意，較佳電位是固定的)下，也可以長期保持儲存資料。
另外，在上述記憶體裝置中，資訊的寫入不需要高電壓，而且也沒有元件劣化的問題。例如，不像習知的非揮發性記憶體的情況那樣，不需要對浮動閘極注入電子或從浮動閘極抽出電子，所以根本不會產生閘極絕緣膜的劣化等的問題。就是說，在上述記憶體裝置中，對作為習知的非揮發性記憶體所存在的問題的能夠重寫的次數沒有限制，而使可靠性得到顯著提高。再者，根據電晶體的導通狀態或截止狀態進行資訊寫入，由此也可以容易實現高速 工作。
注意，使用本說明書所示的電晶體構成的記憶體裝置不侷限於圖8A和圖8B所示的記憶體裝置。例如，作為設置在DRAM的記憶單元中的電晶體，也可以應用該電晶體。
〈補充說明：從氧化物半導體層的氧的脫離〉
以下，詳細說明從CAAC-OS膜的側面(端面)氧容易脫離。
在此，參照科學技術計算結果說明作為氧化物半導體膜的一個例子的三元金屬的氧化物的In-Ga-Zn類氧化物(以下，稱為IGZO)膜中的過剩的氧(超過化學計量比而存在的氧原子)及氧缺陷的移動性。
此外，在計算中，藉由結構最優化形成在原子數比為In：Ga：Zn=3：1：2的IGZO中的一個In-O面存在有一個過剩的氧或氧缺陷的模型(參照圖9A至圖9C以及圖11A至圖11C)，利用NEB(Nudged Elastic Band：微動彈性帶)法分別算出對沿著最小能量路徑的中間結構的能量。
使用基於密度泛函論(DFT)的計算程式軟體“OpenMX”進行計算。以下說明參數。
作為基底函數使用贗原子局部基函數。該基底函數分為極化基底類STO(Slater Type Orbital：斯萊特型軌道)。
作為泛函使用GGA/PBE(Generalized-Gradient- Approximation(廣義梯度近似)/Perdew-Burke-Ernzerhof)。
將截止能量(cut-off energy)設定為200Ry。
將取樣k點設定為5×5×3。
在對過剩的氧的移動性的計算中，存在於計算模型內的原子的個數為85個，在對氧缺陷的移動性的計算中，存在於計算模型內的原子的個數為83個。
藉由計算過剩的氧及氧缺陷移動到各自的位置時需要越過的能障的高度Eb，對過剩的氧及氧缺陷的移動性進行評價。就是說，移動時越過的能障的高度Eb越高越難以移動，移動時越過的能障的高度Eb越低越容易移動。
首先，對過剩的氧的移動進行說明。圖9A至圖9C示出用於過剩的氧的移動的計算的模型。對以下的兩個遷移方式進行計算。圖10示出其計算結果。在圖10中，橫軸表示(過剩的氧的移動的)路徑長度，縱軸表示對圖9A中的模型A狀態的能量的(移動時需要的)能量。
關於過剩的氧的移動，在上述兩個遷移方式中，第一遷移是從模型A到模型B的遷移。第二遷移是從模型A到模型C的遷移。
注意，將圖9A至圖9C中的以“1”表示的氧原子稱為模型A的第一氧原子。將圖9A至圖9C中的以“2”表示的氧原子稱為模型A的第二氧原子。將圖9A至圖9C中的以“3”表示的氧原子稱為模型A的第三氧原子。
如圖10所示，第一遷移的能障高度Eb的最大值(Ebmax)為0.53eV，第二遷移的能障高度Eb的最大值 (Ebmax)為2.38eV。因此，第一遷移時的能障高度Eb的最大值(Ebmax)低於第二遷移。由此，可以說第一遷移時需要的能量比第二遷移時需要的能量小，第一遷移比第二遷移容易發生。
就是說，可以說模型A中的第一氧原子與向將模型A中的第三氧原子推出去的方向相比向將模型A中的第二氧原子推出去的方向容易移動。從而，可以說氧原子與穿過銦原子的層而移動相比沿著銦原子的層容易移動。
接著，對氧缺陷的移動進行說明。圖11A至圖11C示出用於氧缺陷的移動的計算的模型。對以下的兩個遷移方式進行計算。圖12示出其計算結果。在圖12中，橫軸表示(氧缺陷的移動的)路徑長度，縱軸表示對圖11A中的模型A狀態的能量的(移動時需要的)能量。
關於氧缺陷的移動，在上述兩個遷移方式中，第一遷移是從模型A到模型B的遷移。第二遷移是從模型A到模型C的遷移。
注意，圖11A至圖11C中的以虛線描繪的圓形表示氧缺陷。
如圖12所示，第一遷移的能障高度Eb的最大值(Ebmax)為1.81eV，第二遷移的能障高度Eb的最大值(Ebmax)為4.10eV。因此，第一遷移時的能障高度Eb的最大值(Ebmax)低於第二遷移。由此，可以說第一遷移時需要的能量比第二遷移時需要的能量小，第一遷移比第二遷移容易發生。
就是說，可以說模型A中的氧缺陷與向模型C中的氧缺陷的位置相比，向模型B中的氧缺陷的位置容易移動。從而，可以說氧缺陷也與穿過銦原子的層而移動相比沿著銦原子的層容易移動。
接著，為了從別的側面比較上述四個遷移方式的發生概率，對這些遷移的溫度依賴性進行說明。上述四個遷移包括如下遷移：(1)過剩的氧的第一遷移；(2)過剩的氧的第二遷移；(3)氧缺陷的第一遷移；以及(4)氧缺陷的第二遷移。
根據每單位時間的移動頻率對這些遷移的溫度依賴性進行比較。在此，將某個溫度T(K)下的移動頻率Z(/秒)使用在化學上穩定的位置中的氧原子的振盪數Zo(/秒)以以下公式(1)表示。
Figure 109116573-A0101-12-0058-1
注意，在公式(1)中，Ebmax表示各遷移中的能障高度Eb的最大值，k表示玻爾茲曼常數。此外，將Zo=1.0×1013(/秒)用於計算。
當過剩的氧或氧缺陷每1秒只有一次越過能障高度Eb的最大值(Ebmax)而移動時(Z=1(/秒)時)，當以公式(1)求得T時，可以得到如下結果：
(1)過剩的氧的第一遷移：當Z=1時，T=206K(-67 ℃)；
(2)過剩的氧的第二遷移：當Z=1時，T=923K(650℃)；
(3)氧缺陷的第一遷移：當Z=1時，T=701K(428℃)；
(4)氧缺陷的第二遷移：當Z=1時，T=1590K(1317℃)。
另一方面，T=300K(27℃)時的Z為如下：
(1)過剩的氧的第一遷移：在T=300K下，Z=1.2×104(/秒)；
(2)過剩的氧的第二遷移：在T=300K下，Z=1.0×10-27(/秒)；
(3)氧缺陷的第一遷移：在T=300K下，Z=4.3×10-18(/秒)；
(4)氧缺陷的第二遷移：在T=300K下，Z=1.4×10-56(/秒)。
此外，T=723K(450℃)時的Z為如下：
(1)過剩的氧的第一遷移：在T=723K下，Z=2.0×109(/秒)；
(2)過剩的氧的第二遷移：在T=723K下，Z=2.5×10-4(/秒)；
(3)氧缺陷的第一遷移：在T=723K下，Z=2.5(/秒)；
(4)氧缺陷的第二遷移：在T=723K下，Z=2.5×10-16 (/秒)。
鑒於計算結果，可以說在T=300K下和T=723K下，過剩的氧與穿過銦原子的層而移動相比沿著銦原子的層容易移動。此外，可以說在T=300K下和T=723K下，氧缺陷與穿過銦原子的層而移動相比沿著銦原子的層容易移動。
此外，在T=300K下，沿著銦原子的層的過剩的氧的移動非常容易發生，但是其他遷移方式不容易發生。在T=723K下，不僅沿著銦原子的層的過剩的氧的移動，而且沿著銦原子的層的氧缺陷的移動也容易發生，但是過剩的氧和氧缺陷都難以穿過銦原子的層。
因此，如CAAC-OS膜那樣，當銦原子的層存在於與該膜的被形成面或表面平行的面上時，可以說過剩的氧和氧缺陷都沿著該膜的被形成面或表面容易移動。
如上所說明那樣，在CAAC-OS膜中，過剩的氧和氧缺陷都沿著該膜的被形成面或表面容易移動。因此，產生從該膜的側面氧脫離的問題。氧脫離導致過剩的氧原子的減少，因此難以填補氧缺陷。當存在有氧缺陷時，CAAC-OS膜的導電性有可能增高到不適合用於切換元件的水準。
注意，在上述說明中說明了過剩的氧或氧缺陷穿過銦原子的層的情況，但是在氧化物半導體膜中包含銦之外的金屬情況下也可以採用同樣的說明。
實施方式2
在本實施方式中，使用圖13A及圖13B說明半導體裝置的製造方法的一個方式，使用圖13C、圖13D及圖13E說明半導體裝置的一個方式。
在圖13C、圖13D及圖13E中，作為半導體裝置的一個例子示出電晶體410的平面圖及剖面圖。圖13E是電晶體410的平面圖，圖13C是沿著圖13E中的線X1-X2的剖面圖。圖13D是沿著圖13E中的線Y1-Y2的剖面圖。
圖13C、圖13D及圖13E所示的電晶體410包括：基板400上的基底絕緣層436；基底絕緣層436上的氧化物半導體膜403；設置在氧化物半導體膜403上的閘極絕緣膜402；隔著閘極絕緣膜402設置在氧化物半導體膜403上的閘極電極層401；設置在閘極電極層401上的絕緣膜406；藉由閘極絕緣膜402、絕緣膜406中的開口與氧化物半導體膜403電連接的源極電極層405a或汲極電極層405b；以及設置在源極電極層405a及汲極電極層405b上的絕緣膜407。
此外，在電晶體410中，氧化物半導體膜403包括：重疊於閘極電極層401的通道形成區409；以及在其間夾有通道形成區409，其電阻低於通道形成區409且包含摻雜劑的低電阻區404a及低電阻區404b。摻雜劑是改變氧化物半導體膜的導電率的元素。作為摻雜劑，可以使用選自第15族元素(典型的是氮(N)、磷(P)、砷(As)、銻(Sb))、硼(B)、鋁(Al)、鎢(W)、 鉬(Mo)、銦(In)、鎵(Ga)、氟(F)、氯(Cl)、鈦(Ti)和鋅(Zn)中的任何一種以上的元素。
氧化物半導體膜403有可能處於單晶、多晶(也稱為polycrystal)或非晶等狀態。在本實施方式中，使添加有摻雜劑的低電阻區404a及低電阻區404b成為其大部分為非晶的狀態或者其非晶成分的比例高於結晶成分的區域。
圖13A示出導入用作摻雜劑的雜質元素之前的製程的剖面圖。導入用作摻雜劑的雜質元素之前的氧化物半導體膜403是單晶膜、多晶膜(也稱為polycrystal)或CAAC-OS膜。
將氧化物半導體膜403的厚度設定為1nm以上且30nm以下(較佳為5nm以上且10nm以下)，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。此外，氧化物半導體膜403可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置形成。
單晶膜、多晶膜或CAAC-OS膜可以藉由改變成膜方法的成膜條件、提高成膜時的基板溫度或在成膜之後適當地進行加熱處理來獲得。
而且，如圖13B所示那樣，在形成閘極電極層401之後，藉由以該閘極電極層401為掩模並導入雜質元素而自對準地形成低電阻區404a及低電阻區404b。作為導入雜質元素的方法，使用離子植入法或離子摻雜法。此外，該 區域可以用作電晶體410的源極區或汲極區。
藉由設置低電阻區404a及低電阻區404b，可以緩和施加到設置在該一對低電阻區之間的通道形成區409的電場。另外，藉由使源極電極層405a及汲極電極層405b分別與低電阻區404a及低電阻區404b接觸，可以降低氧化物半導體膜403與源極電極層405a及汲極電極層405b之間的接觸電阻。
此外，在本實施方式中，與低電阻區404a及低電阻區404b相比，通道形成區409中的結晶成分的比例高於非晶成分。此外，向圖13B中的虛線箭頭所示的方向氫被吸引，因此與低電阻區404a及低電阻區404b中的氫濃度相比，通道形成區409中的氫濃度低。
在此，較佳為藉由充分地去除氫等雜質或供給充分的氧使氧化物半導體膜403處於氧過飽和的狀態，來使其高度純化。明確而言，氧化物半導體層中的氫濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下。另外，藉由二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)來測量上述氧化物半導體層中的氫濃度。另外，為了對氧化物半導體膜403供應充分的氧使其處於氧過飽和的狀態，以覆蓋氧化物半導體膜403的方式與氧化物半導體膜403接觸地設置含有過剩的氧的絕緣層(SiOx等)。
包含過剩的氧的絕緣層是基底絕緣層436和閘極絕緣膜402，並以覆蓋氧化物半導體膜403的方式接觸地設 置。基底絕緣層436和閘極絕緣膜402使用藉由適當地設定PCVD法或濺射法中的成膜條件來包含多量氧的SiOx膜或氧氮化矽膜。此外，當使絕緣層包含多量過剩的氧時，藉由利用離子植入法、離子摻雜法或電漿處理的氧摻雜處理來添加氧。
注意，上述“氧摻雜”是指將氧(至少包含氧自由基、氧原子、氧分子、臭氧、氧離子(氧分子離子)及/或氧簇離子中的任一種)添加到塊中的處理。注意，“塊”這一用語是為了表明不僅將氧添加到薄膜的表面還將氧添加到薄膜的內部而使用的。另外，“氧摻雜”包括將電漿化的氧添加到塊中的“氧電漿摻雜”。
在氧摻雜處理中可以使用含有氧的氣體。作為含有氧的氣體，可以使用氧、一氧化二氮、二氧化氮、二氧化碳及一氧化碳等。此外，在氧摻雜處理中，也可以使包含氧的氣體包含稀有氣體。
由於上述氧摻雜處理，在絕緣層與氧化物半導體膜之間的介面處或者絕緣層的塊中，可以設置存在有超過該膜的化學計量比的氧的至少一個以上的氧過剩的區域。
此外，在氧化物半導體膜403、閘極絕緣膜402、閘極電極層401上設置有絕緣膜406。絕緣膜406可以是用來降低起因於電晶體的表面凹凸的平坦化絕緣膜。作為平坦化絕緣膜，可以使用聚醯亞胺類樹脂、丙烯酸類樹脂、苯並環丁烯類樹脂等的有機材料。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。 另外，也可以層疊多個由上述材料形成的絕緣膜來形成平坦化絕緣膜。
另外，較佳的是，以覆蓋氧化物半導體膜且設置在包含過剩的氧的絕緣層的外側的方式設置用來抑制從氧化物半導體膜釋放氧的阻擋層(AlOx等)。
絕緣膜407相當於阻擋層。較佳為在包含過剩的氧的絕緣層上層疊鋁膜，從鋁膜上的位置對絕緣層及鋁膜進行氧摻雜處理，來在絕緣層中形成包含比化學計量組成過剩的氧的區域，同時使鋁膜氧化而形成氧化鋁膜。或者，較佳為在氧化鋁膜上層疊氧化鈦膜、氧化鎢膜、氧化鎳膜、氧化鉬膜或氧化鎂膜，並且將該氧化鈦膜、氧化鎢膜、氧化鎳膜、氧化鉬膜或氧化鎂膜的電阻率設定為1×1010Ωm以上且1×1019Ωm以下(較佳的是1×1010Ωm以上且1×1018Ωm以下，更佳的是1×1011Ωm以上且1×1015Ωm以下)。藉由設置具有上述電阻率的膜，可以防止半導體裝置的靜電損壞。
藉由由包含過剩的氧的絕緣層或阻擋層覆蓋氧化物半導體膜，可以實現如下狀態：在氧化物半導體層中氧的量與化學計量組成大致一致的狀態或氧比化學計量組成多的過飽和的狀態。例如，當氧化物半導體膜是IGZO時，化學計量組成的一個例子為In：Ga：Zn：O=1：1：1：4[原子數比]，因此在氧化物半導體膜中氧的原子數比為4以上。
此外，雖然在本實施方式中例示出絕緣膜406和絕緣膜407的疊層的例子，但是對其沒有特別的限制，也可以 省略絕緣膜406。
在電晶體410中，具有自對準地混有結晶部分較多的區域(即，通道形成區409)和非晶成分較多的區域(即，低電阻區404a及低電阻區404b)的氧化物半導體膜403，並且與非晶較多的區域中的氫濃度相比降低通道形成區409中的氫濃度。因此，藉由儘量去除電晶體410的通道形成區中的氫並供應氧，來可以使通道形成區成為高度純化的I型或接近於高度純化的I型。藉由使通道形成區成為I型，可以使電晶體的臨界電壓值變為正值，而可以實現所謂的常截止的切換元件。此外，在電晶體410的通道形成區中，少數載流子密度極低且氧缺陷、氫等載流子生成源被降低，因此可以使關態電流極小。
實施方式3
在本實施方式中，使用圖14A至圖14E示出在閘極電極層的側面具有側壁的半導體裝置的製造方法的一個例子。
首先，在具有絕緣表面的基板400上形成基底絕緣層436。
對可用作具有絕緣表面的基板400的基板沒有特別的限制，但是基板400需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如，可以使用諸如硼矽酸鋇玻璃和硼矽酸鋁玻璃等的玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，也可以採用由矽或碳 化矽等構成的單晶半導體基板、多晶半導體基板、由矽鍺等構成的化合物半導體基板、SOI基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
此外，也可以使用撓性基板作為基板400來製造半導體裝置。為了製造具有撓性的半導體裝置，既可以直接在撓性基板上製造包括氧化物半導體膜403的電晶體440a，又可以在其他製造基板上製造包括氧化物半導體膜403的電晶體440a，然後將該電晶體剝離並轉置到撓性基板上。另外，為了從製造基板剝離並轉置到撓性基板上，較佳為在製造基板與包括氧化物半導體膜403的電晶體440a之間設置剝離層。
藉由電漿CVD法或濺射法等，並使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵或它們的混合材料，可以形成基底絕緣層436。
基底絕緣層436可以為單層或疊層。例如，既可以在基板400上依次層疊氧化矽膜、In-Hf-Zn類氧化物膜、氧化物半導體膜403，又可以在基板400上依次層疊氧化矽膜、其原子數比為In：Zr：Zn=1：1：1的In-Zr-Zn類氧化物膜、氧化物半導體膜403，還可以在基板400上依次層疊氧化矽膜、其原子數比為In：Gd：Zn=1：1：1的In-Gd-Zn類氧化物膜、氧化物半導體膜403。
在本實施方式中，作為基底絕緣層436藉由濺射法形成氧化矽膜。
另外，也可以在基底絕緣層436與基板400之間設置 氮化物絕緣膜。氮化物絕緣膜可以藉由電漿CVD法或濺射法等並使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁或它們的混合材料形成。
由於基底絕緣層436與氧化物半導體膜403接觸，因此較佳為在膜中(塊中)至少有超過化學計量比的量的氧。例如，當作為基底絕緣層436使用氧化矽膜時，使用SiO2+α(注意，α>0)的膜。藉由使用這種基底絕緣層436，可以對氧化物半導體膜403供應氧，從而可以提高特性。藉由對氧化物半導體膜403供應氧，可以填補膜中的氧缺陷。
例如，藉由以與氧化物半導體膜403接觸的方式設置用作氧的供應源的包含多量(過剩)的氧的基底絕緣層436，可以將氧從基底絕緣層436供應到氧化物半導體膜403中。也可以藉由在氧化物半導體膜403與基底絕緣層436的至少一部分接觸的狀態下進行加熱處理，對氧化物半導體膜403供應氧。
也可以對在基底絕緣層436中以與氧化物半導體膜403接觸的方式形成的區域進行平坦化處理。對平坦化處理沒有特別的限制，而作為平坦化處理可以使用拋光處理(例如，化學機械拋光法(Chemical Mechanical Polishing：CMP))、乾蝕刻處理及電漿處理。
作為電漿處理，例如可以進行導入氬氣體來產生電漿的反濺射。反濺射是指使用RF電源在氬氣氛圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方 法。另外，也可以使用氮、氦、氧等代替氬氣氛圍。藉由進行反濺射，可以去除附著在基底絕緣層436表面的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以進行多次的拋光處理、乾蝕刻處理以及電漿處理，又可以將上述處理組合。此外，當組合它們而進行處理時，對製程順序也沒有特別的限制，可以根據基底絕緣層436的表面的凹凸狀態適當地設定。
作為平坦化處理，例如可以藉由化學機械拋光法對用作基底絕緣層436的氧化矽膜表面進行拋光處理(拋光條件：聚氨酯拋光布(polyurethane-based polishing cloth)，矽基漿料(silica-based slurry)，漿料溫度(slurry temperature)為室溫，拋光壓力為0.001MPa，拋光時旋轉數(桌台/主軸)為60rpm/56rpm，拋光時間為0.5分鐘)，將氧化矽膜表面的平均面粗糙度(Ra)設定為0.15nm左右。
接著，在基底絕緣層436上形成氧化物半導體膜403。
在形成氧化物半導體膜403的製程中，為了在氧化物半導體膜403中儘量不包含氫或水，較佳為作為形成氧化物半導體膜403的預處理，在濺射裝置的預熱室中對形成有基底絕緣層436的基板進行預熱，使附著在基板及基底絕緣層436的氫或水分等雜質脫離而排出。另外，作為設置在預熱室中的排氣單元較佳為使用低溫泵。
此外，為了使基底絕緣層436處於其中氫(包括水及 羥基)等雜質被降低且包含過剩的氧的狀態，也可以對基底絕緣層436進行用來去除氫(包括水及羥基)(脫水化或脫氫化)的加熱處理(脫水化或脫氫化處理)及/或氧摻雜處理。既可以多次進行脫水化或脫氫化處理及氧摻雜處理，又可以組合它們而反復進行。
另外，在剛成膜之後，氧化物半導體膜403較佳為包含多於化學計量組成的氧的過飽和的狀態。例如，當利用濺射法形成氧化物半導體膜403時，較佳為在成膜氣體中氧所占的比例高的條件下進行成膜，尤其是，較佳為在氧氣氛圍(氧氣體為100%)下進行成膜。當在成膜氣體中氧所占的比例高的條件，尤其是，氧氣體為100%的氛圍下進行成膜時，即使例如將成膜溫度設定為300℃以上，也可以抑制從膜中釋放Zn。
此外，氧化物半導體膜403被供應充分的氧而處於氧過飽和的狀態，因此接觸於氧化物半導體膜403的絕緣膜(以覆蓋氧化物半導體膜403的方式設置的多個絕緣膜)較佳為包含過剩的氧的絕緣膜。
另外，在本實施方式中，作為用來藉由濺射法形成氧化物半導體膜403的靶材，使用其組成為In：Ga：Zn=3：1：2[原子數百分率]的氧化物靶材，來形成In-Ga-Zn類氧化物膜(IGZO膜)。
此外，金屬氧化物靶材的相對密度(填充率)為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用高相對密度的金屬氧化物靶材，可以形成緻密的氧化 物半導體膜。
作為在形成氧化物半導體膜403時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
在保持為減壓狀態的沉積室中保持基板。然後，在去除沉積室內的殘留水分的同時導入去除了氫和水分的濺射氣體，使用上述靶材在基板400上形成氧化物半導體膜403。為了去除沉積室內的殘留水分，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用添加有冷阱的渦輪分子泵。因為在使用低溫泵進行排氣的沉積室中，例如對氫原子、水(H2O)等包含氫原子的化合物(更佳的是，還對包含碳原子的化合物)等進行排氣，所以可以降低在該沉積室中形成的氧化物半導體膜403所包含的雜質的濃度。
另外，較佳以不暴露於大氣的方式連續形成基底絕緣層436和氧化物半導體膜403。藉由以不暴露於大氣的方式連續形成基底絕緣層436和氧化物半導體膜403，可以防止氫或水分等雜質附著於基底絕緣層436表面。
氧化物半導體膜403可以藉由對膜狀氧化物半導體膜進行光微影製程而將其加工為島狀氧化物半導體膜來形成。
另外，也可以藉由噴墨法形成用來形成島狀氧化物半導體膜403的光阻掩模。在藉由噴墨法形成光阻掩模時不需要光掩模，由此可以降低製造成本。
另外，氧化物半導體膜的蝕刻可以採用乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸及硝酸的溶液等。此外，也可以使用ITO-07N(由日本關東化學株式會社製造)。另外，也可以藉由利用ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法的乾蝕刻進行蝕刻加工。例如，可以藉由ICP蝕刻法對IGZO膜進行蝕刻(蝕刻條件：蝕刻氣體(BCl3：Cl2=60sccm：20sccm)，電源功率為450W，偏置功率為100W，壓力為1.9Pa)，而將其加工為島狀。
氧化物半導體膜403較佳是幾乎不包含銅、鋁、氯等雜質的實現高度純化的氧化物半導體膜。在電晶體440a的製程中，較佳為適當地選擇這些雜質不會混入或附著於氧化物半導體膜403表面的製程。在這些雜質附著於氧化物半導體膜403表面的情況下，較佳為藉由進行將氧化物半導體膜403表面暴露於草酸或稀氫氟酸等的處理或者進行電漿處理(N2O電漿處理等)來去除氧化物半導體膜403表面的雜質。明確而言，氧化物半導體膜403的銅濃度為1×1018atoms/cm3以下，較佳為1×1017atoms/cm3以下。另外，氧化物半導體膜403的鋁濃度為1×1018atoms/cm3以下。此外，氧化物半導體膜403的氯濃度為2×1018atoms/cm3以下。
另外，也可以對氧化物半導體膜403進行用來去除過剩的氫(包括水或羥基)(脫水化或脫氫化)的加熱處 理。將加熱處理的溫度設定為300℃以上且700℃以下，或者設定為低於基板的應變點。可以在減壓下或氮氣氛圍下等進行加熱處理。例如，將基板導入到加熱處理裝置之一的電爐中，在氮氣氛圍下以450℃對氧化物半導體膜403進行1小時的加熱處理。
另外，加熱處理裝置不侷限於電爐而也可以使用利用電阻發熱體等發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。作為高溫的氣體，使用氬等稀有氣體或氮等不因加熱處理而與被處理物產生反應的惰性氣體。
例如，作為加熱處理，也可以進行如下GRTA，即將基板放入加熱為650℃至700℃的高溫的惰性氣體中，在加熱幾分鐘之後，將基板從惰性氣體中取出。
另外，在加熱處理中，氮或諸如氦、氖、氬等稀有氣體較佳為不包含水、氫等。或者，較佳為將導入到熱處理裝置中的氮或諸如氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，更佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為 0.1ppm以下)。
此外，也可以在藉由加熱處理加熱氧化物半導體膜403之後，對相同的爐中導入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀進行測量時的水分量為20ppm(露點換算為-55℃)以下，較佳為1ppm以下，更佳為10ppb以下的空氣)。氧氣體或一氧化二氮氣體較佳為不包含水、氫等。或者，較佳為將導入到熱處理裝置中的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳為設定為7N以上(即，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或一氧化二氮氣體的作用來供應在利用脫水化處理或脫氫化處理進行雜質排除製程的同時減少的構成氧化物半導體的主要成分材料的氧，可以使氧化物半導體膜403高度純化且在電上I型(本質)化。
此外，既可以在形成膜狀氧化物半導體膜之後進行用於脫水化或脫氫化的加熱處理，又可以在形成島狀氧化物半導體膜403之後進行用於脫水化或脫氫化的加熱處理。
另外，既可以多次進行用於脫水化或脫氫化的加熱處理，又可以將其兼作其他加熱處理。
藉由在作為氧化物半導體膜403將膜狀氧化物半導體膜加工為島狀之前，即在膜狀氧化物半導體膜403覆蓋基底絕緣層436的狀態下進行用於脫水化或脫氫化的加熱處 理，可以防止因加熱處理而釋放包含在基底絕緣層436中的氧，所以是較佳的。
接著，形成覆蓋氧化物半導體膜403的閘極絕緣膜442。
此外，為了提高閘極絕緣膜442的覆蓋性，也可以對氧化物半導體膜403的表面也進行上述平坦化處理。尤其是，當作為閘極絕緣膜442使用厚度薄的絕緣膜時，氧化物半導體膜403的表面較佳為具有良好的平坦性。
將閘極絕緣膜442的厚度設定為1nm以上且20nm以下，可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等。
作為閘極絕緣膜442的材料，可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜。閘極絕緣膜442中的接觸於氧化物半導體膜403的部分較佳為包含氧。尤其是，閘極絕緣膜442較佳為在其膜中(塊中)存在至少超過化學計量比的量的氧，例如，當作為閘極絕緣膜442使用氧化矽膜時，使用SiO2α(注意，α>0)的膜。在本實施方式中，作為閘極絕緣膜442，使用SiO2α(注意，α>0)的氧化矽膜。藉由將該氧化矽膜用作閘極絕緣膜442，可以將氧供應到氧化物半導體膜403中，而使其特性良好。並且，閘極絕緣膜442較佳為考慮所製造的電晶體的大小及閘極絕緣膜442的步階覆蓋性而形成。
此外，藉由作為閘極絕緣膜442的材料使用氧化鉿、 氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料，可以降低閘極漏電流。而且，閘極絕緣膜442既可以是單層結構，又可以是疊層結構。
此外，為了使閘極絕緣膜442處於其中氫(包括水及羥基)等雜質被降低且包含過剩的氧的狀態，也可以對閘極絕緣膜442進行用來去除氫(包括水及羥基)(脫水化或脫氫化處理)的加熱處理(脫水化或脫氫化)及/或氧摻雜處理。既可以多次進行脫水化或脫氫化處理及氧摻雜處理，又可以組合它們而反復進行。
在本實施方式中，對閘極絕緣膜442邊以200℃以上且400℃以下進行加熱處理邊進行使用微波的氧電漿處理。由於該處理，閘極絕緣膜442實現高密度化，並且可以進行閘極絕緣膜442的脫水化或脫氫化處理、氧摻雜處理。
接著，在閘極絕緣膜442上形成導電膜及絕緣膜的疊層，對該導電膜及該絕緣膜進行蝕刻，形成閘極電極層401及絕緣膜413的疊層。
閘極電極層401的材料可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或以它們為主要成分的合金材料形成。此外，作為閘極電極層401，可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。閘極電極層401既可以是單層結構，又可以是疊層結構。
另外，閘極電極層401的材料也可以使用氧化銦氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦氧化鋅、添加有氧化矽的銦錫氧化物等導電材料。此外，也可以採用上述導電材料和上述金屬材料的疊層結構。
此外，作為與閘極絕緣膜442接觸的閘極電極層401的一層可以使用包含氮的金屬氧化物，明確地說，可以使用包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金屬氮化膜(InN、SnN等)。這些膜具有5eV(電子伏特)以上的功函數，較佳為具有5.5eV(電子伏特)以上的功函數。當將這些膜用作閘極電極層時，可以使電晶體的臨界電壓成為正值，而能夠實現所謂的常截止的切換元件。
作為絕緣膜413，典型地可以使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜、氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜等無機絕緣膜。絕緣膜413可以利用電漿CVD法或濺射法等形成。
接著，以閘極電極層401及絕緣膜413為掩模將摻雜劑導入到氧化物半導體膜403中，形成低電阻區404a、低電阻區404b(參照圖14A)。
摻雜劑的導入製程可以適當地設定加速電壓、劑量等的注入條件或者使摻雜劑透過的膜的厚度而控制。在本實 施方式中，作為摻雜劑使用磷，利用離子植入法進行磷離子的注入。另外，可以將摻雜劑的劑量設定為1×1013ions/cm2以上且5×1016ions/cm2以下。
低電阻區中的摻雜劑的濃度較佳為5×1018/cm3以上且1×1022/cm3以下。
也可以在導入摻雜劑的同時加熱基板400。
另外，也可以進行多次將摻雜劑導入到氧化物半導體膜403中的處理，並且，也可以使用多種摻雜劑。
此外，也可以在進行摻雜劑的導入處理之後進行加熱處理。作為加熱條件，較佳為採用如下條件：溫度為300℃以上且700℃以下，較佳為300℃以上且450℃以下；在氧氣氛圍下；進行1小時。另外，也可以在氮氣氛圍下、減壓下、大氣(超乾燥空氣)下進行加熱處理。
在本實施方式中，藉由離子植入法將磷(P)離子植入到氧化物半導體膜403中。另外，作為磷(P)離子的注入條件，採用如下條件：加速電壓為30kV；劑量為1.0×1015ions/cm2。
氧化物半導體膜403是CAAC-OS膜、多晶膜或單晶膜。根據摻雜劑的導入處理條件或摻雜劑的種類，但是有時由於摻雜劑的導入而氧化物半導體膜403的一部分產生非晶化。例如，有時由於摻雜劑的導入處理，在不與閘極電極層401重疊的氧化物半導體膜中，上層產生非晶化，但是下層沒有添加摻雜劑而保持結晶成分。如此，當氧化物半導體膜403的一部分產生非晶化時，較佳為進行上述 加熱處理來使非晶化的區域產生再結晶化，而提高氧化物半導體膜403的結晶性。
由於經過上述製程，因此夾著通道形成區409設置有低電阻區404a、低電阻區404b並且形成結晶性高的氧化物半導體膜403。
接著，為了形成側壁絕緣層(以下，也稱為側壁)，形成絕緣膜448(參照圖14B)。
作為絕緣膜448，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜，並且可以使用它們的單層或疊層。絕緣膜448可以利用電漿CVD法、濺射法或使用成膜氣體的CVD法形成。作為CVD法，可以使用LPCVD法、電漿CVD法等，此外作為其他方法可以使用塗敷法等。
然後，對絕緣膜448進行各向異性蝕刻形成側壁絕緣層414a、側壁絕緣層414b。
而且，以閘極電極層401、絕緣膜413、側壁絕緣層414a、側壁絕緣層414b為掩模對閘極絕緣膜442進行蝕刻，來形成閘極絕緣膜402(參照圖14C)。此外，藉由閘極絕緣膜442的蝕刻，使低電阻區404a、低電阻區404b的一部分露出。
接著，進行使露出的低電阻區404a、低電阻區404b的一部分產生非晶化的處理。作為非晶化處理之一，也可以將露出的低電阻區404a、低電阻區404b的一部分暴露 於氬電漿或氧電漿。或者，也可以將其暴露於包含摻雜劑的電漿。當與離由於電漿被添加氧、氬或摻雜劑的表面的深度相比氧化物半導體膜403的厚度充分厚時，由於將露出的低電阻區404a、低電阻區404b的一部分暴露於電漿，僅它的表層成為非晶區445a、非晶區445b，並且其他區域保持結晶成分(參照圖14D)。藉由設置非晶區445a、非晶區445b，向圖14D中的虛線箭頭所示的方向氫被吸引，而氫被吸引並固定在非晶區445a、非晶區445b，來可以儘量去除通道形成區中的氫。
此外，當進行使露出的低電阻區404a、低電阻區404b的一部分產生非晶化的處理時，為了保護閘極電極層401以免暴露於電漿，絕緣膜413及側壁絕緣層414a、側壁絕緣層414b是重要的。
此外，作為使露出的低電阻區404a、低電阻區404b的一部分產生非晶化的處理的其他方法之一，也可以使用離子植入裝置或離子電漿裝置添加氬、氧及摻雜劑。
接著，作為用作保護絕緣膜的緻密性高的無機絕緣膜(典型的是，氧化鋁膜)，在氧化物半導體膜403、閘極絕緣膜402、閘極電極層401上形成絕緣膜407。
絕緣膜407可以是單層或疊層，並較佳為至少包括氧化鋁膜。
藉由將氧化鋁膜的膜密度設定為高密度(膜密度為3.2g/cm3以上，較佳為3.6g/cm3以上)，可以對電晶體440a賦予穩定的電特性。膜密度可以利用盧瑟福背散射 分析或X射線反射測定。此外，氧化鋁膜中(塊中)較佳為存在至少超過化學計量比的量的氧。例如，當使用氧化鋁膜時，其組成為AlOx(注意，x>1.5)即可。
用作絕緣膜407的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質和氧的兩者透過膜的效果。
因此，絕緣膜407用作一種保護膜，該保護膜防止在製程中及製程後導致電特性變動的氫、水分等雜質混入到氧化物半導體膜403中並且防止從氧化物半導體膜403釋放氧化物半導體的主要構成材料的氧。並且，氧化鋁膜可以對與其接觸設置的氧化物半導體膜403供應氧。
絕緣膜407可以使用電漿CVD法、濺射法或蒸鍍法等來形成。此外，作為絕緣膜407也可以使用藉由對金屬膜進行氧化處理而得到的金屬氧化膜。在本實施方式中，使用藉由對鋁膜進行氧摻雜處理而得到的氧化鋁膜。
作為絕緣膜407，除了氧化鋁膜以外，典型地可以使用氧化矽膜、氧氮化矽膜、氧氮化鋁膜或氧化鎵膜等無機絕緣膜等。另外，也可以使用氧化鉿膜、氧化鎂膜、氧化鋯膜、氧化鑭膜、氧化鋇膜或金屬氮化物膜(例如，氮化鋁膜)。
在絕緣膜407上形成層間絕緣膜415。層間絕緣膜415可以使用與絕緣膜407相同的材料及方法形成。在本實施方式中，層間絕緣膜415以能夠使電晶體440a所產生的凹凸平坦化的厚度形成。作為層間絕緣膜415可以使用藉由CVD法形成的氧氮化矽膜或藉由濺射法形成的氧 化矽膜。
作為層間絕緣膜415可以形成用來降低起因於電晶體的表面凹凸的平坦化絕緣膜。作為平坦化絕緣膜，可以使用聚醯亞胺類樹脂、丙烯酸類樹脂、苯並環丁烯類樹脂等有機材料。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。
在層間絕緣膜415及絕緣膜407中形成到達氧化物半導體膜403的開口，並且在該開口中形成源極電極層405a、汲極電極層405b。可以使用源極電極層405a、汲極電極層405b使電晶體與其他電晶體或元件連接來構成各種電路。
作為用於源極電極層405a及汲極電極層405b的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鋁膜、氮化鎢膜)等。另外，還可以在Al、Cu等的金屬膜的下側或上側的一者或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。此外，用於源極電極層及汲極電極層的導電膜可以由導電金屬氧化物形成。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫(In2O3-SnO2)、氧化銦-氧化鋅(In2O3-ZnO)或者使這些金屬氧化物材料包含氧化矽的金屬氧化物。
例如，作為源極電極層405a及汲極電極層405b，可 以使用鉬膜的單層、氮化鉭膜和銅膜的疊層或氮化鉭膜和鎢膜的疊層等。
此外，為了縮減製程數，作為使露出的低電阻區404a、低電阻區404b的一部分非晶化的處理的其他方法之一，也可以採用如下形成製程，其中當形成用於源極電極層405a及汲極電極層405b的導電膜時，以高電力進行濺射。此時，根據導電膜的成膜條件，露出的低電阻區404a、低電阻區404b的一部分產生非晶化，因此不增加製程數而氧化物半導體膜的一部分可以產生非晶化。
藉由上述製程，可以製造具有本實施方式的電晶體440a的半導體裝置(參照圖14E)。
圖15A至圖15D、圖16A和圖16B示出具有與電晶體440a不同的其他結構的電晶體440b、電晶體440c、電晶體440d、電晶體440e、電晶體440f、電晶體440g。
在電晶體440b、電晶體440c、電晶體440d、電晶體440e中，源極電極層405a及汲極電極層405b以與露出的氧化物半導體膜403頂面及側壁絕緣層414a及側壁絕緣層414b接觸的方式設置。因此，源極電極層405a或汲極電極層405b接觸於氧化物半導體膜403的非晶區445a、非晶區445b與閘極電極層401之間的距離為側壁絕緣層的通道長度方向上的寬度，不但可以實現進一步的微型化，而且可以進一步抑制製程中的偏差。
如此，因為可以縮短源極電極層405a或汲極電極層405b接觸於氧化物半導體膜403的非晶區445a、非晶區 445b與閘極電極層401之間的距離，所以源極電極層405a或汲極電極層405b接觸於氧化物半導體膜403的區域(非晶區445a、非晶區445b)與閘極電極層401之間的電阻得到降低，可以提高電晶體440b、電晶體440c、電晶體440d、電晶體440e的導通特性。
另外，在圖15A和圖15B中，絕緣膜407以與層間絕緣膜415、源極電極層405a、汲極電極層405b、側壁絕緣層414a、側壁絕緣層414b以及絕緣膜413接觸的方式設置。
在電晶體440b、電晶體440c中，在製程中藉由切削(研磨、拋光)去除設置在閘極電極層401、絕緣膜413及側壁絕緣層414a、側壁絕緣層414b上的導電膜而分離導電膜，來形成源極電極層405a及汲極電極層405b。作為切削(研磨、拋光)方法，可以適當地利用化學機械拋光(Chemical Mechanical Polishing：CMP)法。
在電晶體440d的製程中，使用藉由光微影製程形成的光阻掩模對設置在閘極電極層401、絕緣膜413及側壁絕緣層414a、側壁絕緣層414b上的導電膜進行蝕刻，來形成源極電極層405a及汲極電極層405b。
在電晶體440e的製程中，藉由邊使使用藉由光微影製程形成的光阻掩模逐漸縮退邊對設置在閘極電極層401、絕緣膜413及側壁絕緣層414a、側壁絕緣層414b上的導電膜進行蝕刻，來形成源極電極層405a及汲極電極層405b。
在電晶體440f中，將源極電極層及汲極電極層設置在氧化物半導體膜403中的不與閘極絕緣膜402重疊的區域。對氧化物半導體膜403上以高電力進行濺射，形成金屬膜(鋁膜、鈦膜等)並其產生非晶化，藉由熱處理將金屬元素擴散到氧化物半導體膜403中而使氧化物半導體膜403低電阻化，來形成用作源極電極層的非晶區445a、用作汲極電極層的非晶區445b。注意，在形成非晶區445a、非晶區445b之後，去除金屬膜。
在電晶體440g中，採用側壁絕緣層包括障壁膜，以覆蓋側壁絕緣層414a、側壁絕緣層414b的方式形成用作障壁膜的絕緣膜。在形成絕緣膜448之後，對絕緣膜448進行各向異性蝕刻來形成側壁絕緣層414a、側壁絕緣層414b，然後形成用作障壁膜的絕緣膜，對該障壁膜進行各向異性蝕刻來形成絕緣膜417a、絕緣膜417b。例如，作為障壁膜，形成鋁膜並且對該鋁膜進行氧摻雜處理來形成氧化鋁膜，即可。對絕緣膜448進行各向異性蝕刻，對障壁膜進行第二次各向異性蝕刻，因此可以形成電晶體440g所示的由側壁絕緣層414a、側壁絕緣層414b、絕緣膜417a、絕緣膜417b構成的側壁絕緣層。
如上所述，在具有包括含有保持結晶成分的通道形成區與包含較多非晶成分的非晶區的氧化物半導體膜的電晶體440a至電晶體440g的半導體裝置中，可以實現穩定的電特性及高可靠性。
由此，可以提供一種實現具有包括氧化物半導體膜的 電晶體的半導體裝置的高速回應和高速驅動的結構以及其製造方法。
實施方式4
在本實施方式中，使用圖17A和圖17B說明在同一基板上製造電晶體和電容器而不增加製程數的例子。
電晶體既可以採用形成一個通道形成區的單閘結構，又可以採用形成兩個通道形成區的雙閘(double-gate)結構，還可以採用形成三個通道形成區的三閘結構。或者，所述電晶體可以採用具有隔著閘極絕緣膜配置在通道形成區的上方和下方的兩個閘極電極層雙重閘(dual-gate)結構。
圖17B所示的電晶體420是具有頂閘極結構的平面型電晶體的例子。
圖17B所示的電晶體420在設置有基底絕緣層436的具有絕緣表面的基板400上包括：包括通道形成區409、低電阻區404a、低電阻區404b、非晶區445a、非晶區445b的氧化物半導體膜403；源極電極層405a；汲極電極層405b；閘極絕緣膜402；以及閘極電極層401。在電晶體420上形成有絕緣膜406、絕緣膜407。此外，由與閘極電極層401相同的材料構成的電容佈線450隔著閘極絕緣膜402重疊於源極電極層405a，來形成將閘極絕緣膜402用作電介質的電容器451。
使用圖17A示出半導體裝置的製造方法的一個例子。 此外，基底絕緣層436和包含結晶成分的氧化物半導體膜403的製程與實施方式2的製程相同，因此在此省略詳細的說明。
在形成包含結晶成分的氧化物半導體膜403之後，在氧化物半導體膜403上形成用作源極電極層及汲極電極層(包括使用與它們相同層形成的佈線)的導電膜。作為導電膜可以使用包含選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。
接著，藉由光微影製程在導電膜上形成光阻掩模，選擇性地進行蝕刻來形成源極電極層405a、汲極電極層405b，然後去除光阻掩模。
此外，當藉由濺射形成導電膜時或當在用來形成源極電極層405a、汲極電極層405b的蝕刻中使用電漿時，有可能氧化物半導體膜403的表面產生非晶化或者雜質附著到其表面。此時，較佳藉由將非晶化的表面暴露於草酸或稀氫氟酸等或者進行電漿處理(N2O電漿處理等)，去除非晶化的表面而使結晶成分露出或者去除氧化物半導體膜表面上的雜質。當將非晶化的表面暴露於草酸或稀氫氟酸等或者進行電漿處理(N2O電漿處理等)時，露出的氧化物半導體膜403的厚度減薄，但是在圖17A和圖17B中未圖示。
接著，形成覆蓋氧化物半導體膜403、源極電極層405a及汲極電極層405b的閘極絕緣膜402。
然後，藉由電漿CVD法或濺射法等在閘極絕緣膜402上形成閘極電極層401(參照圖17A)。此外，當作為閘極絕緣膜402使用厚度薄的絕緣膜時，也可以在形成閘極絕緣膜402之前進行平坦化處理。此外，在本實施方式中，使用與閘極電極層401相同的材料也將電容佈線450形成在閘極絕緣膜402上。將夾在源極電極層405a和電容佈線450之間的閘極絕緣膜402的一部分用作電介質而形成電容器451。
接著，以閘極電極層401、源極電極層405a及汲極電極層405b為掩模，將稀有氣體或摻雜劑導入到氧化物半導體膜403中而使其非晶化，來形成非晶區445a、非晶區445b。
根據源極電極層405a及汲極電極層405b的厚度、稀有氣體或摻雜劑的導入條件，當對源極電極層405a及汲極電極層405b下的氧化物半導體膜403也導入稀有氣體或摻雜劑時，有時被導入稀有氣體或摻雜劑的區域產生非晶化。
藉由設置非晶區445a、非晶區445b，氫被吸引並固定在非晶區445a、非晶區445b，來可以儘量去除通道形成區409中的氫。
此外，在本實施方式中，將到達氧化物半導體膜403和基底絕緣層436的介面的區域示出為非晶區445a、非晶區445b，但是根據利用導入稀有氣體或摻雜劑的非晶化的條件，有時藉由將稀有氣體或摻雜劑僅導入到表面附 近，只上層成為非晶區。即使在此情況下，也可以氫被吸引並固定在非晶區，來可以儘量去除通道形成區409中的氫。
接著，在氧化物半導體膜403、閘極絕緣膜402、閘極電極層401上形成絕緣膜406。
接著，作為用作保護絕緣膜的緻密性高的無機絕緣膜(典型的是氧化鋁膜)，在絕緣膜406上形成絕緣膜407(參照圖17B)。此外，雖然在本實施方式中例示出絕緣膜406和絕緣膜407的疊層的例子，但是對其沒有特別的限制，也可以省略絕緣膜406。
此外，為了高效地導入稀有氣體或摻雜劑，也可以在導入之前以閘極電極層401及電容佈線450為掩模對閘極絕緣膜402進行蝕刻，來使氧化物半導體膜403的一部分露出。此外，也可以在使氧化物半導體膜403的一部分露出之後，進行氬電漿處理或氧電漿處理來氧化物半導體膜403的露出部分產生非晶化。
此外，在圖17B中，將與源極電極層405a及汲極電極層405b接觸並重疊的區域示出為低電阻區404a、低電阻區404b，並且在通道形成區409和低電阻區404a之間設置非晶區445a。此外，在通道形成區409和低電阻區404b之間設置非晶區445b。非晶區445a、非晶區445b的氫濃度高於通道形成區409、低電阻區404a、低電阻區404b的氫濃度。
如上所述，在具有包括含有保持結晶成分的通道形成 區409、包含較多非晶成分的非晶區445a、非晶區445b的氧化物半導體膜的電晶體420的半導體裝置中，可以實現穩定的電特性及實現高可靠性。
此外，本實施方式可以與實施方式2或實施方式3自由地組合。例如，也可以組合本實施方式與實施方式3，以與閘極電極層的側面接觸的方式設置側壁絕緣層。此時，以與電容佈線450的側面接觸的方式設置側壁絕緣層。
實施方式5
在本實施方式中，使用圖式說明與實施方式1不同的半導體裝置(記憶體裝置)的一個例子。
圖18A至圖18C是半導體裝置的結構的一個例子。圖18A示出半導體裝置的剖面圖，圖18B示出半導體裝置的平面圖，圖18C示出半導體裝置的電路圖。在此，圖18A相當於沿著圖18B中的線C1-C2及線D1-D2的剖面。
圖18A及圖18B所示的半導體裝置在其下部具有使用第一半導體材料的電晶體160，並在其上部具有使用第二半導體材料的電晶體162。電晶體162是應用實施方式3所示的電晶體420的結構的例子。
這裏，第一半導體材料和第二半導體材料較佳為具有不同帶隙的材料。例如，可以將氧化物半導體以外的半導體材料(矽等)用於第一半導體材料，並且將氧化物半導 體用於第二半導體材料。使用氧化物半導體以外的材料的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體利用其特性而可以長時間地保持電荷。
另外，雖然對上述電晶體都為n通道型電晶體的情況進行說明，但是當然可以使用p通道型電晶體。此外，除了為了保持資訊利用使用氧化物半導體的實施方式1、實施方式2或實施方式3所示那樣的電晶體之外，用於半導體裝置的材料或半導體裝置的結構等的半導體裝置的具體結構不需要侷限於在此所示的結構。
圖18A中的電晶體160包括：設置在包含半導體材料(例如，矽等)的基板185中的通道形成區116；以夾著通道形成區116的方式設置的雜質區120；接觸於雜質區120的金屬間化合物區124；設置在通道形成區116上的閘極絕緣膜108；以及設置在閘極絕緣膜108上的閘極電極110。注意，雖然有時在圖式中沒有明確地示出具有源極電極或汲極電極，但是為了方便起見有時將這種狀態也稱為電晶體。此外，在此情況下，為了說明電晶體的連接關係，有時將源極區或汲極區也稱為源極電極或汲極電極。也就是說，在本說明書中，源極電極可能包括源極區。
在基板185上以圍繞電晶體160的方式設置有元件隔離絕緣層106，並且以覆蓋電晶體160的方式設置有絕緣層128及絕緣層130。
使用單晶半導體基板的電晶體160能夠進行高速工 作。因此，藉由將該電晶體用作讀出用電晶體，可以高速地進行資訊的讀出。作為形成電晶體162及電容元件164之前的處理，對覆蓋電晶體160的絕緣層進行CMP處理來使絕緣層128及絕緣層130平坦化，同時使電晶體160的閘極電極層的頂面露出。
圖18A所示的電晶體162是將氧化物半導體用於通道形成區的頂閘極型電晶體。在此，包括在電晶體162中的氧化物半導體膜具有保持有結晶成分的通道形成區和非晶區。藉由使用將氫吸引到非晶區而其通道形成區的氫濃度降低的氧化物半導體，可以得到具有極為優異的截止特性的電晶體162。
因為電晶體162的關態電流小，所以藉由使用這種電晶體能夠長期保持儲存資料。換言之，因為可以形成不需要更新工作或更新工作的頻率極低的半導體記憶體裝置，所以可以充分降低耗電量。
在電晶體162上設置有單層或疊層的絕緣層150。另外，在隔著絕緣層150與電晶體162的電極層142a重疊的區域設置有導電層148b，並由電極層142a、絕緣層150、導電層148b構成電容元件164。換言之，電晶體162的電極層142a用作電容元件164中的一方電極，導電層148b用作電容元件164中的另一方電極。另外，當不需要電容器時，也可以採用不設置電容元件164的結構。另外，電容元件164也可以另行設置在電晶體162的上方。此外，導電層148b也可以藉由與電晶體162的閘 極電極148a的製程相同的製程形成。
在電晶體162及電容元件164上設置有絕緣層152。而且，在絕緣層152上設置有佈線156，該佈線156為了連接電晶體162與其他電晶體而設置。雖然在圖18A中未圖示，但是佈線156藉由形成在設置於絕緣層150、絕緣層152及閘極絕緣膜146等中的開口中的電極與電極層142b電連接。在此，較佳的是，該電極至少以與電晶體162的氧化物半導體層144的一部分重疊的方式設置。
在圖18A及圖18B中，較佳的是，電晶體160和電晶體162以至少其一部分重疊的方式設置，並且電晶體160的源極區或汲極區和氧化物半導體層144以其一部分重疊的方式設置。另外，以與電晶體160的至少一部分重疊的方式設置有電晶體162及電容元件164。例如，電容元件164的導電層148b與電晶體160的閘極電極110以至少一部分重疊的方式設置。藉由採用這種平面佈局，可以降低半導體裝置所占的面積，從而可以實現高集體化。
接著，圖18C示出對應於圖18A及圖18B的電路結構的一個例子。
在圖18C中，第一佈線(1st Line)與電晶體160的源極電極電連接，第二佈線(2nd Line)與電晶體160的汲極電極電連接。另外，第三佈線(3rd Line)與電晶體162的源極電極和汲極電極中的一方電連接，第四佈線(4th Line)與電晶體162的閘極電極電連接。並且，電晶體160的閘極電極以及電晶體162的源極電極和汲極電 極中的另一方與電容元件164的一方電極電連接，第五佈線(5th Line)與電容元件164的另一方電極電連接。
在圖18C所示的半導體裝置中，藉由有效地利用能夠保持電晶體160的閘極電極的電位的特徵，可以如以下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線的電位設定為使電晶體162成為導通狀態的電位，使電晶體162成為導通狀態。由此，對電晶體160的閘極電極和電容元件164施加第三佈線的電位。也就是說，對電晶體160的閘極電極施加規定的電荷(寫入)。這裏，施加賦予兩種不同電位位準的電荷(以下，稱為Low位準電荷、High位準電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體162成為截止狀態的電位，使電晶體162成為截止狀態，保持對電晶體160的閘極電極施加的電荷(保持)。
因為電晶體162的關態電流極小，所以電晶體160的閘極電極的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線施加規定的電位(恆電位)的狀態下，對第五佈線施加適當的電位(讀出電位)時，第二佈線根據保持在電晶體160的閘極電極的電荷量具有不同的電位。這是因為如下緣故：一般而言，在電晶體160為n通道型的情況下，對電晶體160的閘極電極施加High位準電荷時的外觀上的臨界值Vth_H低於對電晶體160的閘極電極施加Low位準電荷時 的外觀上的臨界值Vth_L。在此，外觀上的臨界電壓是指為了使電晶體160成為“導通狀態”所需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H和Vth_L之間的電位V0，可以辨別施加到電晶體160的閘極電極的電荷。例如，在寫入中，當被供應High位準電荷時，如果第五佈線的電位為V0(>Vth_H)，則電晶體160成為“導通狀態”。當被供應Low位準電荷時，即使第五佈線的電位為V0(<Vth_L)，電晶體160也維持“截止狀態”。因此，根據第二佈線的電位可以讀出所保持的資訊。
注意，當將記憶單元配置為陣列狀時，需要唯讀出所希望的記憶單元的資訊。如此，在不讀出資訊的情況下，對第五佈線施加不管閘極電極的狀態如何都使電晶體160成為“截止狀態”的電位，也就是小於Vth_H的電位，即可。或者，對第五佈線施加不管閘極電極的狀態如何都使電晶體160成為“導通狀態”的電位，也就是大於vth_L的電位即可。
在本實施方式所示的半導體裝置中，藉由應用將氧化物半導體用於其通道形成區的關態電流極小的電晶體，可以極為長期保持儲存資料。就是說，因為不需要進行更新工作，或者，可以將更新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使在沒有電力供給的情況(但是，較佳電位是固定的)下，也可以長期保持儲存資料。
另外，在本實施方式所示的半導體裝置中，資訊的寫入不需要高電壓，而且也沒有元件劣化的問題。例如，不像習知的非揮發性記憶體的情況那樣，不需要對浮動閘極注入電子或從浮動閘極抽出電子，所以根本不會產生閘極絕緣膜的劣化等的問題。就是說，在根據所公開的發明的半導體裝置中，對作為習知的非揮發性記憶體所存在的問題的能夠重寫的次數沒有限制，而使可靠性得到顯著提高。再者，根據電晶體的導通狀態或截止狀態而進行資訊寫入，而也可以容易實現高速工作。
如上所述，能夠提供實現了微型化及高集體化且賦予高電特性的半導體裝置以及該半導體裝置的製造方法。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式6
在本實施方式中，說明與實施方式5不同的記憶體裝置的結構的一個方式。
圖19是記憶體裝置的透視圖。在圖19所示的記憶體裝置中，上部作為儲存電路具有包括多個記憶單元的多個層的記憶單元陣列(記憶單元陣列3400a至記憶單元陣列3400n，n是2以上的自然數)，下部具有為了使記憶單元陣列3400a至記憶單元陣列3400n工作需要的邏輯電路3004。
在圖19中，圖示出邏輯電路3004、記憶單元陣列 3400a及記憶單元陣列3400b。在包括在記憶單元陣列3400a或記憶單元陣列3400b中的多個記憶單元中，示出記憶單元3170a和記憶單元3170b作為典型例子。作為記憶單元3170a及記憶單元3170b，例如，也可以採用與上述實施方式所述的電路結構同樣的結構。
另外，作為典型例子，圖20示出包括在記憶單元3170a中的電晶體3171a。作為典型例子，示出包括在記憶單元3170b中的電晶體3171b。電晶體3171a及電晶體3171b在氧化物半導體膜中具有通道形成區。因為在氧化物半導體膜中形成通道形成區的電晶體的結構與實施方式1至實施方式3中的任何一個所述的結構同樣，所以省略其說明。
形成在與電晶體3171a的閘極電極層相同的層中的電極3501a藉由電極3502a與電極3003a電連接。形成在與電晶體3171b的閘極電極層相同的層中的電極3501c藉由電極3502c與電極3003c電連接。
另外，邏輯電路3004具有將氧化物半導體以外的半導體材料用作通道形成區的電晶體3001。電晶體3001可以為藉由如下步驟而得到的電晶體：在包含半導體材料(如矽等)的基板3000中設置元件隔離絕緣層3106，並且在被元件隔離絕緣層3106圍繞的區域中形成用作通道形成區的區域。另外，電晶體3001也可以為其通道形成區形成在於絕緣表面上形成的多晶矽膜等的半導體膜中或SOI基板的矽膜中的電晶體。因為可以使用已知的結構作 為電晶體3001的結構，所以省略其說明。
在形成有電晶體3171a的層與形成有電晶體3001的層之間形成有佈線3100a及佈線3100b。在佈線3100a與形成有電晶體3001的層之間設置有絕緣膜3140a，在佈線3100a與佈線3100b之間設置有絕緣膜3141a，並且在佈線3100b與形成有電晶體3171a的層之間設置有絕緣膜3142a。
與此同樣，在形成有電晶體3171b的層與形成有電晶體3171a的層之間形成有佈線3100c及佈線3100d。在佈線3100c與形成有電晶體3171a的層之間設置有絕緣膜3140b，在佈線3100c與佈線3100d之間設置有絕緣膜3141b，並且在佈線3100d與形成有電晶體3171b的層之間設置有絕緣膜3142b。
絕緣膜3140a、絕緣膜3141a、絕緣膜3142a、絕緣膜3140b、絕緣膜3141b以及絕緣膜3142b可以起到層間絕緣膜的作用，其表面被平坦化。
藉由利用佈線3100a、佈線3100b、佈線3100c以及佈線3100d，可以實現記憶單元之間的電連接或邏輯電路3004與記憶單元之間的電連接等。
包含在邏輯電路3004中的電極3303可以與設置在上部的電路電連接。
例如，如圖20所示，可以藉由電極3505電連接電極3303和佈線3100a。佈線3100a藉由電極3503a電連接到使用與與電晶體3171a的閘極電極層相同的層形成的電極 3501b。像這樣，將佈線3100a及電極3303電連接到電晶體3171a的源極或汲極。另外，電極3501b藉由將電晶體3171a的源極或汲極、電極3502b電連接到電極3003b。電極3003b藉由電極3503b電連接到佈線3100c。
在圖20中，示出藉由佈線3100a電連接電極3303和電晶體3171a的例子，但是不侷限於此。既可藉由佈線3100b電連接電極3303和電晶體3171a，又可藉由佈線3100a和佈線3100b的兩者電連接電極3303和電晶體3171a。或者，也可以不藉由佈線3100a及佈線3100b而使用其他電極電連接電極3303和電晶體3171a。
另外，在圖20中，示出在形成有電晶體3171a的層與形成有電晶體3001的層之間形成有兩個佈線層，即形成有佈線3100a的佈線層和形成有佈線3100b的佈線層的例子，但是本發明不侷限於此。既可以在形成有電晶體3171a的層與形成有電晶體3001的層之間形成有一個佈線層，又可以在形成有電晶體3171a的層與形成有電晶體3001的層之間形成有三個以上的佈線層。
另外，在圖20中，示出在形成有電晶體3171b的層與形成有電晶體3171a的層之間形成有兩個佈線層，即形成有佈線3100c的佈線層和形成有佈線3100d的佈線層的例子，但是本發明不侷限於此。既可在形成有電晶體3171b的層與形成有電晶體3171a的層之間形成有一個佈線層，又可在形成有電晶體3171b的層與形成有電晶體3171a的層之間形成有三個以上的佈線層。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式7
在本實施方式中，作為半導體裝置的一個例子，說明至少在其一部分中使用實施方式2至實施方式4中的任一個所公開的電晶體的CPU(Central Processing Unit：中央處理單元)。
圖21A是示出CPU的具體結構的方塊圖。圖21A所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：運算邏輯單元)、ALU控制器1192、指令解碼器1193、中斷控制器1194、定時控制器1195、暫存器1196、暫存器控制器1197、匯流排介面(Bus I/F)1198、能夠重寫的ROM1199以及ROM介面(ROM I/F)1189。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖21A所示的CPU只不過是簡化其結構而所示的一個例子，所以實際的CPU根據其用途具有各種各樣的結構。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、定時控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器 1197、定時控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在進行CPU的程式時，根據其優先度或掩模的狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並對應於CPU的狀態來進行暫存器1196的讀出或寫入。
另外，定時控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作定時的信號。例如，定時控制器1195具有根據基準時脈信號CLK1來生成內部時脈信號CLK2的內部時脈發生器，並將該內部時脈信號CLK2供應到上述各種電路。
在圖21A所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元可以使用上述實施方式5所公開的記憶單元。
在圖21A所示的CPU中，暫存器控制器1197根據ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由反轉理論的理論元件保持資料還是由電容器保持資料。在選擇由反轉理論的理論元件保持資料的情況下，對暫存器1196中的記憶元件供應電源電壓。在選擇由電容器保持資料的情況下，對電容器進行資料的重寫，而可以停止對暫存器1196中的記憶元件供應電源電壓。
如圖21B或圖21C所示，可以藉由在記憶單元群和施加有電源電位VDD或電源電位VSS的節點之間設置切換元件來進行電源的停止。以下對圖21B及圖21C的電路進行說明。
圖21B及圖21C示出用來控制對記憶單元供應電源電位的切換元件包括上述實施方式2至實施方式4中的任一個所示的電晶體的儲存電路的結構的一個例子。
圖21B所示的記憶體裝置包括切換元件1141以及具有多個記憶單元1142的記憶單元群1143。明確而言，作為各記憶單元1142可以使用在實施方式5中記載的記憶單元。記憶單元群1143所具有的各記憶單元1142藉由切換元件1141施加有高位準的電源電位VDD。並且，記憶單元群1143所具有的各記憶單元1142施加有信號IN的電位和低位準的電源電位VSS。
在圖21B中，作為切換元件1141使用上述實施方式2至實施方式4中的任一個所公開的電晶體，並且該電晶體的開關被施加到其閘極電極的信號SigA控制。
另外，雖然圖21B中示出切換元件1141只具有一個電晶體的結構，但是對其沒有特別的限制，也可以具有多個電晶體。當切換元件1141具有多個用作切換元件的電晶體時，既可以將上述多個電晶體並聯，又可以將上述多個電晶體串聯，還可以組合並聯和串聯。
此外，在圖21B中，由於切換元件1141控制對記憶單元群1143所具有的各記憶單元1142供應高位準的電源 電位VDD，但是也可以由於切換元件1141控制供應低位準的電源電位VSS。
另外，圖21C示出記憶體裝置的一個例子，其中藉由切換元件1141對記憶單元群1143所具有的各記憶單元1142供應低位準的電源電位VSS。可以由切換元件1141控制對記憶單元群1143所具有的各記憶單元1142供應低位準的電源電位VSS。
即使在記憶單元群和施加有電源電位VDD或電源電位VSS的節點之間設置切換元件來暫時停止CPU的動作而停止供應電源電壓，也能夠保持資料，從而可以降低耗電量。明確地說，例如，在個人電腦的使用者停止對鍵盤等輸入裝置輸入資訊時，可以停止CPU的工作，由此可以降低耗電量。
在此，雖然以CPU為例子來說明，但是也可以將上述電晶體應用於DSP(Digital Signal Processor：數位信號處理器)、定制LSI、FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等的LSI。
本實施方式可以與上述實施方式適當地組合而實施。
實施方式8
可以將本說明書所公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，可以舉出電視機、顯示器等顯示裝置、照明設備、臺式或筆記本型個人電腦、文字處理器、再現儲存在DVD(Digital Versatile Disc：數位影音光碟)等儲存介質中的靜態影像或動態影像的影像再現裝置、可攜式CD播放器、收音機、磁帶答錄機、頭戴式耳機音響、音響、無繩電話子機、步話機、便攜無線設備、行動電話機、車載電話、可攜式遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝像機、數位靜態照相機、電動剃鬚刀、微波爐等高頻加熱裝置、電飯煲、洗衣機、吸塵器、空調器等空調設備、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、煙探測器、輻射計數器(radiation counters)、透析裝置等醫療設備等。再者，還可以舉出工業設備諸如引導燈、信號機、傳送帶、自動扶梯、電梯、工業機器人、蓄電系統等。另外，利用使用石油的引擎或來自非水類二次電池的電力藉由電動機推進的移動體等也包括在電器設備的範疇內。作為上述移動體，例如可以舉出電動汽車(EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船。圖22A至圖22C示出這些電子裝置的具體例子。
圖22A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可 以顯示影像。另外，示出利用四個腿部9002支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
實施方式1至實施方式3中的任一個所示的電晶體都可以用於顯示部9003，可以使電子裝置具有高可靠性。
顯示部9003具有觸屏輸入功能，而藉由用手指等接觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入，並且顯示部9003也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通訊的功能或能夠控制其他家電產品的功能，而藉由屏面操作控制其他家電產品。例如，藉由使用具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以與地板垂直的方式立起來，從而也可以將桌子用作電視機。雖然在小房間裏設置大屏面的電視機會使自由使用的空間變小，但是若桌子安裝有顯示部則可以有效地利用房間的空間。
圖22B是可攜式音樂播放器，其主體3021設有：顯示部3023；為了掛在耳朵上的固定部3022；揚聲器；操作按鈕3024；及外部儲存槽3025等。可以實施方式1至實施方式3中的任一個所示的電晶體用於顯示部3023。藉由實施方式2至實施方式4所示的電晶體或實施方式5所示的記憶體用於內置在主體3021中的記憶體或CPU 等，可以實現進一步低耗電量化的可攜式音樂播放器。
再者，藉由使圖22B所示的可攜式音樂播放器具有天線、麥克風功能及無線通信功能，且與行動電話機互動，可以實現在駕駛汽車等時利用無線通信進行免提的對話。
圖22C示出電腦，該電腦包括含有CPU的主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。該電腦藉由將利用本發明的一個方式製造的電晶體用於顯示部9203來製造。藉由使用實施方式7所示的CPU，可以製造耗電量低的電腦。
圖23A及圖23B是能夠進行折疊的平板終端。圖23A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
在圖23A及圖23B所示的可攜式設備中，作為用來暫時儲存影像資料的記憶體使用SRAM或DRAM。例如，可以將實施方式5或實施方式6所說明的半導體裝置用作記憶體。藉由將上述實施方式所說明的半導體裝置用於記憶體，能夠以高速進行資訊的寫入和讀出，能夠長期保持儲存資料，還能夠充分降低耗電量。
另外，在顯示部9631a中，可以將其一部分用作觸摸屏的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。可以將實施方式1至實施方式3中的任一個所示的電晶體用於顯示部9631a及顯示部9631b。此外， 作為一個例子，示出顯示部9631a的一半只具有顯示的功能，而另一半具有觸摸屏的功能的結構，但是不侷限於該結構。也可以採用使顯示部9631a的所有區域具有觸摸屏的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸摸屏，並且將顯示部9631b用作顯示幕面。
此外，在顯示部9631b中與顯示部9631a同樣也可以將其一部分用作觸摸屏的區域9632b。此外，藉由使用手指或觸控筆等按觸觸摸屏上的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b上顯示鍵盤按鈕。
此外，也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行觸摸輸入。
另外，顯示模式切換開關9034能夠切換豎屏顯示和橫屏顯示等顯示的方向並選擇黑白顯示或彩色顯示等的切換。根據藉由平板終端所內置的光感測器檢測到的使用時的外光的光量，省電模式切換開關9036可以使顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖23A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，既可以使一方的尺寸和另一方的尺寸不同又可以使它們的顯示品質有差異。例如顯示部9631a和顯示部9631b中的一方與另一方相比可以進行高精細的顯示。
圖23B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634、電池9635以及DCDC轉換器9636。此外，在圖23B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端能夠進行折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖23A及圖23B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸摸屏、顯示部或影像信號處理部等。另外，可以將太陽能電池9633設置在外殼9630的一方面或雙面，而可以採用高效地進行電池9635的充電的結構。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖23C所示的方塊圖對圖23B所示的充放電控制電路9634的結構和工作進行說明。圖23C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至開關SW3以及顯示部9631，電池 9635、DCDC轉換器9636、轉換器9637、開關SW1至開關SW3對應圖23B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以採用使開關SW1截止且使開關SW2導通來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
在圖24A的電視機8000中，外殼8001組裝有顯示部8002，利用顯示部8002可以顯示影像，並且從揚聲器部8003可以輸出聲音。可以將實施方式1至實施方式4中的任何一個所示的電晶體用於顯示部8002。
作為顯示部8002，可以使用液晶顯示裝置、在各個像素中具備有機EL元件等發光元件的發光裝置、電泳顯 示裝置、DMD(Digital Micromirror Device：數位微鏡裝置)、PDP(Plasma Display Panel：電漿顯示面板)等半導體顯示裝置。
電視機8000也可以具備接收機及數據機等。電視機8000可以藉由利用接收機，接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
此外，電視機8000也可以具備用來進行資訊通信的CPU、記憶體等。電視機8000也可以使用實施方式5至實施方式7中的任一個所示的記憶體及CPU。
在圖24A中，具有室內機8200和室外機8204的空調器是使用實施方式7的CPU的電子裝置的一個例子。明確地說，室內機8200具有外殼8201、送風口8202、CPU8203等。在圖24A中，例示出CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機8204中。或者，在室內機8200和室外機8204的兩者中設置CPU8203。因為實施方式7所示的CPU是使用氧化物半導體的CPU，而具有良好的耐熱性，所以可以實現可靠性高的空調器。
在圖24A中，電冷藏冷凍箱8300是具備使用氧化物半導體的CPU的電子裝置的一個例子。明確地說，電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU8304等。在圖24A中，CPU8304設置在外殼 8301的內部。藉由將實施方式7所示的CPU用於電冷藏冷凍箱8300的CPU8304，可以實現低耗電量化。
在圖24B中，示出電子裝置的一個例子的電動汽車的例子。電動汽車9700安裝有二次電池9701。二次電池9701的電力由控制電路9702調整輸出而供應到驅動裝置9703。控制電路9702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。藉由將實施方式7所示的CPU用於電動汽車9700的CPU，可以實現低耗電量化。
驅動裝置9703是利用直流電動機或交流電動機，或者將電動機和內燃機組合而構成。處理裝置9704根據電動汽車9700的駕駛員的操作資訊(加速、減速、停止等)、行車資訊(爬坡、下坡等資訊或者行車中的車輪受到的負載等)等的輸入資訊，向控制電路9702輸出控制信號。控制電路9702利用處理裝置9704的控制信號調整從二次電池9701供應的電能控制驅動裝置9703的輸出。當安裝有交流電動機時，雖然未圖示，但是還安裝有將直流轉換為交流的反相器。
本實施方式可以與其他實施方式適當地組合而實施。
1:閘極層
2:閘極絕緣層
3:氧化物半導體層
4:源極電極層
5:汲極電極層
6:蝕刻停止層
7:區域
8:區域
100:基板

Claims (8)

  1. 一種包括像素的發光裝置，該像素包括：電晶體，該電晶體包括：閘極電極；第一氧化物半導體層；與該第一氧化物半導體層接觸的源極電極；以及與該第一氧化物半導體層接觸的汲極電極；電容元件，該電容元件包括：第一導電層；以及該第一導電層上的第二氧化物半導體層；覆蓋該電晶體和該電容元件的層間絕緣層；該層間絕緣層上的平坦化絕緣層；包括像素電極的發光元件；以及在該層間絕緣層與該平坦化絕緣層之間的彩色濾光層，其中，該像素電極藉由該層間絕緣層與該平坦化絕緣層中的開口電連接到該電晶體，其中，該彩色濾光層不與該閘極電極和該第二氧化物半導體層重疊，其中，該平坦化絕緣層與該電晶體重疊，以及其中，該平坦化絕緣層包含該平坦化絕緣層的厚度大於該彩色濾光層的厚度之區域。
  2. 一種包括像素的發光裝置，該像素包 括：電晶體，該電晶體包括：閘極電極；第一氧化物半導體層；與該第一氧化物半導體層接觸的源極電極；以及與該第一氧化物半導體層接觸的汲極電極；電容元件，該電容元件包括：第一導電層；以及該第一導電層上的第二氧化物半導體層；該第二氧化物半導體層上的第一絕緣層；該第一絕緣層上的第二導電層，該第二導電層藉由該第一絕緣層中的開口電連接到該第二氧化物半導體層；覆蓋該電晶體和該電容元件的層間絕緣層；該層間絕緣層上的平坦化絕緣層；包括像素電極的發光元件；以及在該層間絕緣層與該平坦化絕緣層之間的彩色濾光層，其中，該像素電極藉由該層間絕緣層與該平坦化絕緣層中的開口電連接到該電晶體，以及其中，該彩色濾光層不與該閘極電極和該第二氧化物半導體層重疊。
  3. 如請求項1或2之發光裝置，其中，該第一氧化物半導體層和該第二氧化物半導體層每一者包含銦、鎵和鋅。
  4. 如請求項1或2之發光裝置，其中，該第一氧化物半導體層包括第一區域和第二區域，其中，該電晶體的一通道形成區在該第一區域與該第二區域之間，以及其中，該第一區域與該第二區域相較於該通道形成區具有較低的電阻。
  5. 如請求項1或2之發光裝置，其中，該彩色濾光層是與該層間絕緣層和該平坦化絕緣層直接接觸。
  6. 如請求項1或2之發光裝置，其中，該第一氧化物半導體中的氯濃度低於或等於2×1018atoms/cm3。
  7. 如請求項2之發光裝置，其中，該平坦化絕緣層與該電晶體重疊。
  8. 如請求項1或2之發光裝置，其中，該平坦化絕緣層的厚度大於與該電晶體的厚度。
TW109116573A 2012-01-26 2013-01-24 半導體裝置及其製造方法 TWI783227B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012013730 2012-01-26
JP2012-014507 2012-01-26
JP2012-013730 2012-01-26
JP2012014507 2012-01-26

Publications (2)

Publication Number Publication Date
TW202036919A TW202036919A (zh) 2020-10-01
TWI783227B true TWI783227B (zh) 2022-11-11

Family

ID=48869479

Family Applications (5)

Application Number Title Priority Date Filing Date
TW109116573A TWI783227B (zh) 2012-01-26 2013-01-24 半導體裝置及其製造方法
TW102102650A TWI600153B (zh) 2012-01-26 2013-01-24 半導體裝置及其製造方法
TW107140372A TWI696293B (zh) 2012-01-26 2013-01-24 半導體裝置及其製造方法
TW112123707A TW202341496A (zh) 2012-01-26 2013-01-24 半導體裝置及電子設備
TW106122057A TWI649877B (zh) 2012-01-26 2013-01-24 半導體裝置及其製造方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW102102650A TWI600153B (zh) 2012-01-26 2013-01-24 半導體裝置及其製造方法
TW107140372A TWI696293B (zh) 2012-01-26 2013-01-24 半導體裝置及其製造方法
TW112123707A TW202341496A (zh) 2012-01-26 2013-01-24 半導體裝置及電子設備
TW106122057A TWI649877B (zh) 2012-01-26 2013-01-24 半導體裝置及其製造方法

Country Status (4)

Country Link
US (5) US9419146B2 (zh)
JP (8) JP2013175716A (zh)
KR (8) KR102133056B1 (zh)
TW (5) TWI783227B (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883555B2 (en) * 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
TWI605597B (zh) 2012-01-26 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8860023B2 (en) 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
CN103236402B (zh) * 2013-04-27 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102281300B1 (ko) * 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
US9859016B2 (en) * 2013-11-25 2018-01-02 Sharp Kabushiki Kaisha Semiconductor device and method for writing thereto
JP6496132B2 (ja) * 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9349751B2 (en) * 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6387560B2 (ja) * 2014-01-09 2018-09-12 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、表示装置および電子機器
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6537341B2 (ja) * 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
WO2016092427A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20160190338A1 (en) * 2014-12-26 2016-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6674269B2 (ja) * 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US9818880B2 (en) * 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI695513B (zh) * 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
KR20180099725A (ko) 2015-12-29 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막 및 반도체 장치
CN105552133A (zh) * 2016-02-24 2016-05-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
KR20240145076A (ko) * 2016-05-19 2024-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
US10715099B2 (en) 2016-10-28 2020-07-14 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic wave resonator and method for manufacturing the same
US10930535B2 (en) 2016-12-02 2021-02-23 Applied Materials, Inc. RFID part authentication and tracking of processing components
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10572697B2 (en) 2018-04-06 2020-02-25 Lam Research Corporation Method of etch model calibration using optical scatterometry
WO2019199697A1 (en) 2018-04-10 2019-10-17 Lam Research Corporation Resist and etch modeling
US11921433B2 (en) 2018-04-10 2024-03-05 Lam Research Corporation Optical metrology in machine learning to characterize features
JP2019193168A (ja) * 2018-04-26 2019-10-31 サムソン エレクトロ−メカニックス カンパニーリミテッド． バルク音響共振器及びその製造方法
KR102554461B1 (ko) * 2018-07-26 2023-07-10 엘지디스플레이 주식회사 스트레쳐블 표시 장치
US11189490B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
DE102019112120A1 (de) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zur herstellung eines halbleiter-bauelements und halbleiter-bauelement
JP2019125789A (ja) * 2019-01-23 2019-07-25 株式会社半導体エネルギー研究所 半導体装置
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
CN110192269A (zh) * 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成
CN111033728A (zh) 2019-04-15 2020-04-17 长江存储科技有限责任公司 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
JP7311615B2 (ja) 2019-04-30 2023-07-19 長江存儲科技有限責任公司 プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
CN110870062A (zh) 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法
KR102213225B1 (ko) * 2019-05-17 2021-02-08 김은도 멤리스터 소자 및 그 제조 방법
US11437416B2 (en) * 2019-09-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device layout to reduce pixel noise
JP2021044426A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置
KR102259754B1 (ko) * 2020-01-23 2021-06-01 청주대학교 산학협력단 반도체 소자 및 그의 제조방법
KR20220006153A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2022163947A1 (ko) * 2021-01-29 2022-08-04 삼성전자 주식회사 표시 장치
JP2022146577A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
US20220344510A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Company Limited Transistor including an active region and methods for forming the same
KR102622144B1 (ko) * 2021-09-06 2024-01-05 주식회사 한화 반도체 증착 시스템 및 이의 동작 방법
US20230184662A1 (en) * 2021-12-15 2023-06-15 Samsung Electronics Co., Ltd. Optical measurement apparatus and optical measurement method
KR20230139545A (ko) * 2022-03-28 2023-10-05 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 메모리 셀
KR102668794B1 (ko) * 2022-07-18 2024-05-22 서울대학교 산학협력단 수직구조 원편광 발광 트랜지스터 및 그의 제조방법
JP7534722B2 (ja) 2022-09-27 2024-08-15 日新イオン機器株式会社 イオンビーム照射装置およびイオンビーム照射方法
US20240125995A1 (en) * 2022-10-12 2024-04-18 Visera Technologies Company Limited Image sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110057918A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US20110210355A1 (en) * 2009-09-04 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
US5477073A (en) 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JP2873660B2 (ja) 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001242803A (ja) 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US20030124821A1 (en) 2001-12-28 2003-07-03 Robertson Lance Stanford Versatile system for forming shallow semiconductor device features
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7015061B2 (en) 2004-08-03 2006-03-21 Honeywell International Inc. Low temperature curable materials for optical applications
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1777689B1 (en) 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP2008129314A (ja) 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5337380B2 (ja) * 2007-01-26 2013-11-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100907400B1 (ko) 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR20110027805A (ko) 2008-06-27 2011-03-16 이데미쓰 고산 가부시키가이샤 ＩｎＧａＯ３（ＺｎＯ） 결정상을 포함하는 산화물 반도체용 스퍼터링 타겟 및 그의 제조 방법
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR102112799B1 (ko) 2008-07-10 2020-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101563527B1 (ko) 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI571684B (zh) * 2008-11-28 2017-02-21 半導體能源研究所股份有限公司 液晶顯示裝置
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
JP2010258348A (ja) * 2009-04-28 2010-11-11 Shimadzu Corp 光マトリックスデバイスの製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101768786B1 (ko) * 2009-07-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
EP2544237B1 (en) * 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101470785B1 (ko) * 2009-09-24 2014-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
KR102162746B1 (ko) 2009-10-21 2020-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102450889B1 (ko) * 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101470303B1 (ko) * 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8685803B2 (en) 2009-12-09 2014-04-01 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
WO2011074392A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102652396B (zh) 2009-12-23 2015-12-16 株式会社半导体能源研究所 半导体装置
WO2011077926A1 (en) 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011089852A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011102233A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
CN102812547B (zh) * 2010-03-19 2015-09-09 株式会社半导体能源研究所 半导体装置
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102906882B (zh) 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8779433B2 (en) * 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011152286A1 (en) * 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8634230B2 (en) 2011-01-28 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
WO2012128030A1 (en) 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9012905B2 (en) 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US9093538B2 (en) 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI743509B (zh) 2011-05-05 2021-10-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI605597B (zh) 2012-01-26 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2021146123A1 (en) * 2020-01-14 2021-07-22 Tokyo Electron Limited Multiple patterning with selective mandrel formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110057918A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US20110210355A1 (en) * 2009-09-04 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20130086986A (ko) 2013-08-05
US20160351598A1 (en) 2016-12-01
JP2021145127A (ja) 2021-09-24
JP2018113473A (ja) 2018-07-19
TWI600153B (zh) 2017-09-21
KR20200123760A (ko) 2020-10-30
US20200075637A1 (en) 2020-03-05
KR20220140457A (ko) 2022-10-18
TW201924069A (zh) 2019-06-16
TWI649877B (zh) 2019-02-01
KR20190129797A (ko) 2019-11-20
KR102170193B1 (ko) 2020-10-26
JP2016086175A (ja) 2016-05-19
TW201338158A (zh) 2013-09-16
KR102378931B1 (ko) 2022-03-28
JP2022120127A (ja) 2022-08-17
JP2013175716A (ja) 2013-09-05
KR20240017872A (ko) 2024-02-08
KR102452885B1 (ko) 2022-10-11
KR102334985B1 (ko) 2021-12-06
JP6585757B2 (ja) 2019-10-02
KR20210151735A (ko) 2021-12-14
US20210335838A1 (en) 2021-10-28
US9419146B2 (en) 2016-08-16
KR20220042324A (ko) 2022-04-05
TW202036919A (zh) 2020-10-01
US20230268349A1 (en) 2023-08-24
JP6017663B2 (ja) 2016-11-02
KR102630527B1 (ko) 2024-01-31
TW201742250A (zh) 2017-12-01
TWI696293B (zh) 2020-06-11
JP2024028386A (ja) 2024-03-04
US20130193431A1 (en) 2013-08-01
TW202341496A (zh) 2023-10-16
JP6875475B2 (ja) 2021-05-26
US11682677B2 (en) 2023-06-20
KR20210087912A (ko) 2021-07-13
TW202301692A (zh) 2023-01-01
JP2019208078A (ja) 2019-12-05
KR102133056B1 (ko) 2020-07-10
JP2017085154A (ja) 2017-05-18
US11081502B2 (en) 2021-08-03
JP7417668B2 (ja) 2024-01-18

Similar Documents

Publication Publication Date Title
KR102452885B1 (ko) 발광 장치
KR102282257B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
TWI850726B (zh) 半導體裝置及其製造方法