TWI711184B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI711184B
TWI711184B TW108117537A TW108117537A TWI711184B TW I711184 B TWI711184 B TW I711184B TW 108117537 A TW108117537 A TW 108117537A TW 108117537 A TW108117537 A TW 108117537A TW I711184 B TWI711184 B TW I711184B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
layer
oxide
semiconductor layer
Prior art date
Application number
TW108117537A
Other languages
English (en)
Other versions
TW201937739A (zh
Inventor
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201937739A publication Critical patent/TW201937739A/zh
Application granted granted Critical
Publication of TWI711184B publication Critical patent/TWI711184B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Geometry (AREA)

Abstract

本發明的一個方式的目的之一是對使用氧化物半導體的半導體裝置賦予穩定的電特性，以實現高可靠性化。本發明提供一種電晶體及包括該電晶體的半導體裝置，其中在包括氧化物半導體層的電晶體中，接觸氧化物半導體層的上面部及下面部設置有由與氧化物半導體層同一種成分構成的緩衝層。作為與氧化物半導體層接觸的緩衝層，可以使用包含選自鋁、鎵、鋯、鉿和稀土元素中的一個以上的元素的氧化物的膜。

Description

半導體裝置
本發明係關於一種半導體裝置及半導體裝置的製造方法。
在本說明書中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路以及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，已知作為電晶體的啟動層使用電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
雖然使用氧化物半導體的電晶體的工作速度比使用非 晶矽的電晶體的工作速度快且與使用多晶矽的電晶體相比更容易製造，但是有如下問題：使用氧化物半導體的電晶體的電特性容易變動，其可靠性低。例如，在比較光照射下的BT測試的前後的電晶體時，電晶體的臨界電壓變動1V以上。
[專利文獻1]日本專利申請公開第2006-165528號公報
鑒於上述問題，本發明的一個方式的目的之一是對使用氧化物半導體的半導體裝置賦予穩定的電特性，以實現高可靠性。
所公開的發明的一個方式是一種半導體裝置，包括：氧化物半導體層；以及夾氧化物半導體層設置的第一緩衝層及第二緩衝層。作為第一緩衝層及第二緩衝層，可以使用包含選自鋁、鎵、鋯、鉿和稀土元素中的一個以上的元素的氧化物的膜。更明確地說，例如可以採用以下結構。
本發明的一個方式是一種半導體裝置，包括：第一緩衝層；接觸第一緩衝層上設置的氧化物半導體層；覆蓋氧化物半導體層的側面並接觸氧化物半導體層上設置的第二緩衝層；設置在第二緩衝層上的閘極絕緣膜；隔著閘極絕緣膜與氧化物半導體層重疊的閘極電極層；設置在閘極電極層上的具有開口部的絕緣膜；以及設置在絕緣膜上的藉由開口部與氧化物半導體層電連接的源極電極層及汲極電 極層，其中第一緩衝層和第二緩衝層都包含選自鋁、鎵、鋯、鉿和稀土元素中的一個以上的元素的氧化物。
在作為與氧化物半導體層接觸的絕緣層使用包含IVA族元素如矽的氧化矽膜時，因為其與氧化物半導體材料之間的配位數的不同，所以氧化物半導體層與氧化矽膜的界面不容易穩定，這會導致形成界面態。在本發明的一個方式的電晶體中，藉由使用由與氧化物半導體層同一種成分構成的氧化物作為與氧化物半導體層接觸的緩衝層，可以抑制在氧化物半導體層與緩衝層的界面形成界面態，而可以得到具有高電特性和高穩定性的電晶體。
另外，本發明的另一個方式是一種半導體裝置，包括：第一緩衝層；接觸第一緩衝層上設置的氧化物半導體層；覆蓋第一緩衝層的側面及氧化物半導體層的側面並接觸氧化物半導體層上設置的第二緩衝層；設置在第二緩衝層上的閘極絕緣膜；隔著閘極絕緣膜與氧化物半導體層重疊的閘極電極層；設置在閘極電極層上的具有開口部的絕緣膜；以及設置在絕緣膜上的藉由開口部與氧化物半導體層電連接的源極電極層及汲極電極層，其中第一緩衝層和第二緩衝層都包含選自鋁、鎵、鋯、鉿和稀土元素中的一個以上的元素的氧化物。
另外，在上述任一半導體裝置中，較佳的是，氧化物半導體層的至少一部分包括其氧含量相對於結晶狀態下的化學計量比過剩的區域。
較佳的是，氧化物半導體層為結晶半導體層。在本說 明書等中，結晶氧化物半導體層是指包含結晶而具有結晶性的氧化物半導體層。結晶氧化物半導體層中的結晶狀態既可為結晶軸的方向無序的狀態，又可為具有固定的配向性的狀態。
另外，在本說明書中所公開的發明的一個方式中，作為結晶氧化物半導體層，可以使用CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor，即c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是純粹的單晶，也不是純粹的非晶。CAAC-OS膜是具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下該結晶部分的尺寸為能夠容納於一個邊長小於100nm的立方體的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，不能確認到包含在CAAC-OS膜中的晶界(也稱為晶粒邊界(grain boundary))。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶部之間，a軸及b軸的方向可以分別不同。在本說明書中，當只記載“垂直”時，包括85°以上 且95°以下的範圍。另外，當只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面近旁相比，有時在表面近旁結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質區中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。結晶部分藉由進行成膜或進行成膜後的加熱處理等的晶化處理來形成。
藉由將CAAC-OS膜用於電晶體，可以進一步抑制因可見光或紫外光的照射而引起的電晶體的電特性的變動，而得到高可靠性半導體裝置。
較佳的是，在上述任一半導體裝置中，氧化物半導體層中的不與閘極電極層重疊的區域包含摻雜劑。藉由採用這種結構，使氧化物半導體層具有隔著閘極絕緣膜與閘極電極層重疊的通道形成區，並具有在通道長度方向上夾有該通道形成區的一對低電阻區。
藉由形成包括在通道長度方向上夾有通道形成區的低電阻區的氧化物半導體層，可以使該電晶體實現高導通特性(如導通電流及場效應遷移率)、高速工作以及高速回應。另外，因為低電阻區自對準地形成而不與閘極電極層重疊，所以可以減小寄生容量。減小寄生電容有助於減小整個半導體裝置的耗電量。
較佳的是，低電阻區中的摻雜劑的濃度為5×1018/cm3以上1×1022/cm3以下。
另外，在本說明書等中，“上”這一詞不侷限於構成要素的位置關係為“直接在xx之上”。例如，“閘極絕緣層上的閘極電極”包括在閘極絕緣層與閘極電極之間包括其他構成要素的情況。另外，“下”的用語也與上述同樣。
另外，在本說明書等中，“電極”或“佈線”這一詞不在功能上限定其構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”形成為一體的情況等。
根據本發明的一個方式，可以提供包括氧化物半導體的高可靠性半導體裝置及其製造方法。
101‧‧‧第一緩衝層
101a‧‧‧第一緩衝膜
102‧‧‧氧化物半導體層
102a‧‧‧氧化物半導體膜
103‧‧‧第二緩衝層
103a‧‧‧第二緩衝膜
112‧‧‧氧過剩區
122a‧‧‧低電阻區
122b‧‧‧低電阻區
124a‧‧‧低電阻區
124b‧‧‧低電阻區
124c‧‧‧通道形成區
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
410‧‧‧電晶體
420‧‧‧電晶體
421‧‧‧摻雜劑
430‧‧‧電晶體
431‧‧‧氧
436‧‧‧氧化物絕緣膜
510‧‧‧電晶體
520‧‧‧電晶體
530‧‧‧電晶體
540‧‧‧電晶體
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
631‧‧‧絕緣膜
632‧‧‧絕緣膜
633‧‧‧層間絕緣膜
634‧‧‧層間絕緣膜
640‧‧‧電晶體
641a‧‧‧電極層
641b‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
645‧‧‧電極層
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器參考信號線
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣膜
4021‧‧‧絕緣膜
4023‧‧‧絕緣膜
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
4033‧‧‧絕緣膜
4040‧‧‧第一緩衝膜
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧腿部
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9500‧‧‧行動電話機
9501‧‧‧外殼
9502‧‧‧顯示部
9503‧‧‧操作按鈕
9504‧‧‧外部連接埠
9505‧‧‧揚聲器
9506‧‧‧麥克風
9507‧‧‧操作按鈕
在圖式中：圖1A至1C是示出半導體裝置的一個方式的平面圖 及剖面圖；圖2A至2E是示出半導體裝置的製程的一例的圖；圖3A和3B是示出半導體裝置的一個方式的剖面圖；圖4A至4C是示出半導體裝置的一個方式的平面圖及剖面圖；圖5A至5C是示出半導體裝置的製程的一例的圖；圖6A至6C是示出半導體裝置的一個方式及製程的一例的圖；圖7A至7C是示出半導體裝置的一個方式的圖；圖8A和8B是示出半導體裝置的一個方式的圖；圖9A和9B是示出半導體裝置的一個方式的圖；圖10A至10D是示出電子裝置的圖。
以下，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。
另外，在以下說明的本發明的結構中，在不同圖式之間共同使用同一符號表示同一部分或具有同樣功能的部分而省略其重複說明。另外，有時使用同一陰影線表示具有同樣功能的部分，而不特別附加符號。
在本說明書所說明的每個圖式中，各結構的尺寸、膜厚或者區域有時為了容易理解而放大表示。因此，本發明並不一定侷限於圖式所示的大小。
在本說明書等中，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。另外，其在本說明書等中不表示用來特定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至3B對半導體裝置及半導體裝置的製造方法的一個方式進行說明。在本實施方式中，作為半導體裝置的一例示出具有氧化物半導體層的電晶體。
圖1A至1C所示的電晶體510是頂閘極電晶體的一例。圖1A是平面圖，圖1B相當於沿圖1A中的鏈式線XY的剖面圖，並且圖1C相當於沿圖1A中的鏈式線VW的剖面圖。
如相當於通道長度方向上的剖面圖的圖1B所示，電晶體510包括設置有氧化物絕緣膜436的具有絕緣表面的基板400上的第一緩衝層101、氧化物半導體層102、第二緩衝層103、閘極絕緣膜402、閘極電極層401、絕緣膜407、源極電極層405a以及汲極電極層405b。
在電晶體510中，第一緩衝層101形成為接觸氧化物絕緣膜436上的形式，而氧化物半導體層102形成在第一緩衝層101上。另外，第二緩衝層103覆蓋第一緩衝層 101的側面及氧化物半導體層102的側面設置在氧化物半導體層102上。另外，第二緩衝層103的周緣部與氧化物絕緣膜436接觸。
因為第一緩衝層101及第二緩衝層103是與氧化物半導體層102接觸的層，所以較佳為使用由與氧化物半導體層102同一種成分構成的氧化物。明確地說，較佳的是，採用包含選自鋁(Al)、鎵(Ga)、鋯(Zr)、鉿(Hf)等氧化物半導體層102的構成元素或與鋁、鎵等同一族元素的稀土元素中的一個以上的元素的氧化物的層。另外，更佳為使用這些元素中的Ⅲ族元素的鋁、鎵或稀土元素的氧化物。另外，作為稀土元素，較佳為使用鈧(Sc)、釔(Y)、鈰(Ce)、釤(Sm)或釓(Gd)。這些材料與氧化物半導體層102的匹配性良好，由此藉由將其用於第一緩衝層101及第二緩衝層103，可以得到與氧化物半導體層102的界面的良好狀態。另外，可以提高氧化物半導體層102的結晶性。
另外，因為將氧化物半導體層102用作電晶體510的啟動層，所以第一緩衝層101及第二緩衝層103的能隙需要大於氧化物半導體層102，較佳的是，第一緩衝層101及第二緩衝層103具有絕緣性。
圖1C是通道寬度方向上的剖面圖。與圖1B同樣，在電晶體510的通道寬度方向上的剖面上，氧化物半導體層102的側面具有被第二緩衝層103的端部覆蓋的結構。藉由採用這種結構，可以減少氧化物半導體層102與閘極 電極層401之間的寄生通道的產生。
圖2A至2E示出電晶體510的製造方法的一例。
首先，在具有絕緣表面的基板400上依次形成氧化物絕緣膜436、成為第一緩衝層101的第一緩衝膜101a以及成為氧化物半導體層102的氧化物半導體膜102a(參照圖2A)。
對可用作具有絕緣表面的基板400的基板沒有特別的限制，但是基板400需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，也可以採用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以在這些基板上設置有半導體元件。
另外，也可以使用撓性基板作為基板400製造半導體裝置。在製造具有撓性的半導體裝置時，既可在撓性基板上直接形成包括氧化物半導體層的電晶體，又可在其他製造基板上形成包括氧化物半導體層的電晶體，然後將其從製造基板剝離、轉置到撓性基板上。另外，為了將其從製造基板剝離、轉置到撓性基板上，較佳為在製造基板與包括氧化物半導體層的電晶體之間設置剝離層。
藉由利用電漿CVD法或濺射法等並使用氧化矽、氧氮化矽或氮氧化矽，可以形成氧化物絕緣膜436。氧化物絕緣膜436既可為單層又可為疊層。在本實施方式中，作 為氧化物絕緣膜436使用藉由濺射法形成的氧化矽膜。
另外，作為第一緩衝膜101a，形成包含選自鋁、鎵、鋯、鉿或稀土元素中的一個以上的元素的氧化物的膜。因為這些材料與後面形成的氧化物半導體層102的匹配性良好，所以藉由設置由這些材料構成的層作為與氧化物半導體層102接觸的層，可以得到與氧化物半導體層102的界面的良好狀態。另外，藉由將這些材料用於第一緩衝層101，可以提高氧化物半導體層102的結晶性。
對於第一緩衝膜101a的製造方法沒有特別的限制，例如可以使用電漿CVD法或濺射法等的成膜方法製造第一緩衝膜101a。
形成在第一緩衝膜101a上的氧化物半導體膜既可為單層結構又可為疊層結構。另外，氧化物半導體膜既可採用非晶結構又可採用結晶結構。在氧化物半導體膜102a採用非晶結構時，藉由在後面的製程中對氧化物半導體層進行熱處理，可以得到結晶氧化物半導體層。使非晶氧化物半導體層結晶化的熱處理的溫度為250℃以上700℃以下，較佳為400℃以上，更佳為500℃以上，進一步佳為550℃以上。另外，該熱處理也可以兼作製程中的其他熱處理。
作為氧化物半導體膜102a的成膜方法，可以適當地使用濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。另外，為了形成氧化物 半導體膜102a，也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置。
在形成氧化物半導體膜102a時，較佳為盡可能地降低氧化物半導體膜102a所包含的氫濃度。為了降低氫濃度，例如，在使用濺射法形成膜時，作為供應到濺射裝置的處理室內的氛圍氣體適當地使用：如氫、水、羥基或者氫化物等雜質被去除的高純度的稀有氣體(典型的為氬)；氧；稀有氣體和氧的混合氣體。
另外，藉由邊去除殘留在處理室內的水分邊引入去除了氫及水分的濺射氣體來形成膜，可以降低所形成的氧化物半導體層的氫濃度。較佳為使用吸附型真空泵如低溫泵、離子泵或鈦昇華泵去除殘留在處理室內的水分。另外，作為排氣裝置，也可以使用配備有冷阱的渦輪分子泵。由於在利用低溫泵進行了排氣的處理室中，如氫原子、水(H2O)等的包含氫原子的化合物(較佳為還包括包含碳原子的化合物)等被排出，所以可以降低利用該處理室形成的氧化物半導體膜102a中含有的雜質濃度。
另外，較佳為以不暴露於大氣的方式連續形成氧化物絕緣膜436、第一緩衝膜101a以及氧化物半導體膜102a。藉由以不暴露於大氣的方式連續形成氧化物絕緣膜436、第一緩衝膜101a以及氧化物半導體膜102a，可以防止氫或水分等雜質附著於氧化物絕緣膜436與第一緩衝膜101a之間的界面及第一緩衝膜101a與氧化物半導體膜 102a之間的界面。
另外，藉由在將基板400保持為高溫度的狀態下形成氧化物半導體膜102a，對降低有可能包含在氧化物半導體膜102a中的雜質的濃度有效。另外，可以將基板400的加熱溫度設定為150℃以上450℃以下，較佳為設定為200℃以上350℃以下。另外，藉由在形成膜時在高溫下加熱基板，可以形成結晶氧化物半導體膜。
作為用於氧化物半導體膜102a的氧化物半導體，較佳為至少包含銦(In)或鋅(Zn)。尤其是較佳為包含In及Zn。另外，作為用來降低使用該氧化物半導體而成的電晶體的電特性的不均勻的穩定劑，除了上述元素以外較佳為還包含鎵(Ga)。另外，作為穩定劑較佳為包含錫(Sn)。另外，作為穩定劑較佳為包含鉿(Hf)。另外，作為穩定劑較佳為包含鋁(Al)。另外，作為穩定劑較佳為具有鋯(Zr)。
另外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、試(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的任何一種或多種。
例如，作為氧化物半導體，可以使用氧化銦；氧化錫；氧化鋅；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧 化物的In-Ga-Zn類氧化物、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
另外，較佳為以在成膜時包含多量的氧的條件(例如，在氧為100%的氛圍下利用濺射法進行成膜等)形成膜，使氧化物半導體膜102a成為包含多量的氧(較佳為包括其氧含量相對於氧化物半導體處於結晶狀態下的化學計量比過剩的區域)的膜。
另外，作為當形成氧化物半導體膜102a時使用的濺射氣體，較佳為使用氫、水、羥基或氫化物等的雜質被去除了的高純度氣體。
在本實施方式中，在稀有氣體(典型的是氬)氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下，在200℃以上450℃以下的成膜溫度下形成氧化物半導體膜102a，以形成作為具有結晶區的氧化物半導體的結晶氧化物半導體膜。
作為具有結晶區的氧化物半導體，例如，可以使用CAAC-OS膜。作為獲得CAAC-OS膜的方法，可以舉出三個方法。第一：在200℃以上450℃以下的成膜溫度下形成氧化物半導體膜，而實現大致垂直於其表面的c軸配向的方法。第二：在形成薄氧化物半導體膜之後，進行200℃以上700℃以下的熱處理，而實現大致垂直於其表面的c軸配向的方法。第三：在形成厚度薄的第一層之後，進行200℃以上700℃以下的熱處理，並形成第二層，而實現大致垂直於其表面的c軸配向的方法。
CAAC-OS膜例如使用作為多晶的氧化物半導體濺射靶材，且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域從a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於沉積室內的雜質(氫、水、二氧化碳及氮等)的濃度。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板 加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
將InOx粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數比混合，進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn-O化合物靶材。另外，X、Y及Z為任意正數。在此，InOx粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及其混合比率可以根據所製造的濺射靶材適當地改變。
另外，結晶氧化物半導體可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性，較佳為在平坦的表面上形成氧化物半導體，明確地說，較佳的是，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體。
注意，Ra是將JIS B0601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維以使其能夠應用於曲面，可以以“將從基準面到指定面的偏差的絕對值平均而得的值”表示Ra，以如下公式1定義。
Figure 108117537-A0101-12-0017-1
這裏，指定面是指粗糙度的檢測對象的面，並相當於由座標(x1,y1,f(x1,y1))(x1,y2,f(x1,y2))(x2,y1,f(x2,y1))(x2,y2,f(x2,y2))的4點所表示的四角形的區域，指定面投影在xy平面上的長方形的面積為S0，並且基準面的高度(指定面的平均高度)為Z0。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)測定Ra。
從而，也可以對第一緩衝膜101a中的與氧化物半導體膜102a接觸而形成的區域進行平坦化處理。對於平坦化處理沒有特別的限制，可以使用拋光處理(例如，化學機械拋光(Chemical Mechanical Polishing：CMP)法)、乾蝕刻處理、電漿處理。
作為電漿處理，例如可以進行引入氬氣體來產生電漿的反濺射。
作為平坦化處理，既可以進行多次的拋光處理、乾蝕刻處理、電漿處理，又可以將上述組合。另外，當將上述 組合而進行平坦化處理時，對製程順序也沒有特別的限制，可以根據第一緩衝膜101a的表面的凹凸狀態適當地設定。
另外，在本實施方式中，將氧化物半導體膜102a形成在由與該氧化物半導體膜102a同一種成分構成的氧化物膜的第一緩衝膜101a上。由此，可以得到該兩層的界面的良好狀態，而可以提高界面附近的結晶性。
接著，藉由利用光微影製程將第一緩衝膜101a及氧化物半導體膜102a加工為島狀，形成第一緩衝層101及氧化物半導體層102。
另外，也可以利用噴墨法形成用來形成第一緩衝層101及氧化物半導體層102的光阻掩罩。因為利用噴墨法形成光阻掩罩時不使用光掩模，所以可以降低製造成本。
另外，作為對第一緩衝膜101a及氧化物半導體膜102a的蝕刻，可以採用乾蝕刻和濕蝕刻中的一者或兩者。
在本實施方式中，因為使用同一掩模對第一緩衝膜101a及氧化物半導體膜102a進行蝕刻加工，所以被進行了蝕刻加工之後的第一緩衝層101和氧化物半導體層102成為其側面的端部一致的同一形狀的層。
另外，較佳的是，對氧化物半導體層102進行用來去除包含在該氧化物半導體層102中的過剩的氫(包括水及羥基)(脫水化或脫氫化)的熱處理。將熱處理的溫度設定為300℃以上700℃以下或者低於基板的應變點。可以 在減壓下或氮氛圍下等進行熱處理。
藉由進行上述熱處理，可以從氧化物半導體去除n型雜質的氫。例如，包含在被進行了脫水化或脫氫化處理之後的氧化物半導體層102中的氫的濃度可以為5×1019/cm3以下，較佳為5×1018/cm3以下。
另外，用於脫水化或脫氫化的熱處理只要在形成氧化物半導體膜102a之後且在後面形成絕緣膜407之前就可以在電晶體510的製程中的任何時序進行。但是，在使用氧化鋁膜作為第二緩衝層103時，較佳為在形成第二緩衝層103之前進行用於脫水化或脫氫化的熱處理。另外，既可進行多次的用於脫水化或脫氫化的熱處理，又可將用於脫水化或脫氫化的熱處理兼作其他加熱處理。
另外，藉由在將氧化物半導體膜102a加工為島狀之前進行用於脫水化或脫氫化的熱處理，可以防止包含在氧化物絕緣膜436中的氧由於熱處理被釋放，因此是較佳的。
另外，在熱處理中，較佳為不使氮或氦、氖、氬等稀有氣體中含有水、氫等。另外，較佳為將引入熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
另外，可以在利用熱處理對氧化物半導體層102進行加熱之後，在維持其加熱溫度的狀態下或在從其加熱溫度 降溫的過程中，對相同爐內引入高純度的氧氣體、高純度的二氮化氧氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更較佳的是10ppb以下的空氣)。較佳為不使氧氣體或二氮化氧氣體包含水、氫等。或者，較佳為將引入到熱處理裝置中的氧氣體或二氮化氧氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或二氮化氧氣體中的雜質濃度設定為1ppm以下，較佳設定為0.1ppm以下)。藉由利用氧氣體或二氮化氧氣體供給由於脫水化或脫氫化處理中的雜質排出製程而同時被減少的構成氧化物半導體的主要成分材料的氧，可以使氧化物半導體層102高純度化並i型(本質)化。
藉由進行上述熱處理，也可以使包含與氧化物半導體層102同一種元素的第一緩衝層101高純度化。另外，也可以進一步提高氧化物半導體層102的結晶性(塊體中及與第一緩衝層101的界面附近的結晶性)。
接著，形成覆蓋島狀第一緩衝層101及島狀氧化物半導體層102的第二緩衝層103(參照圖2B)。因為第二緩衝層103的成膜條件與第一緩衝層101同樣，所以這裏省略說明。另外，利用第二光微影製程形成第二緩衝層103，該第二緩衝層103與氧化物半導體層102重疊，並且其上面形狀寬於氧化物半導體層102的平面面積。因為 第二緩衝層103是由與氧化物半導體層102同一種成分構成的氧化物膜，所以可以得到該兩層的良好的界面狀態。另外，可以提高氧化物半導體層102與第二緩衝層103的界面附近的結晶性。
接著，形成覆蓋第二緩衝層103的閘極絕緣膜402(參照圖2C)。
將閘極絕緣膜402的厚度設定為1nm以上20nm以下，並可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等。另外，還可以使用在大致垂直於濺射靶材表面的方向上設置有多個基板表面的狀態下進行成膜的濺射裝置形成閘極絕緣膜402。
作為閘極絕緣膜402的材料，可以使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜。閘極絕緣膜402可以採用單層結構或疊層結構。
接著，藉由電漿CVD法或濺射法等在閘極絕緣膜402上形成閘極電極層401(參照圖2D)。
閘極電極層401的材料可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或以它們為主要成分的合金材料形成。另外，作為閘極電極層401，可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。閘極電極層401既可以是單層結構，又可以是疊層結構。
另外，閘極電極層401的材料也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、 包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物以及添加有氧化矽的銦錫氧化物等導電材料。另外，也可以採用上述導電材料與上述金屬材料的疊層結構。
另外，作為與閘極絕緣膜402接觸的閘極電極層401中的一層，可以使用包含氮的金屬氧化物，明確地說，包含氮的In-Ga-Zn類氧化物膜、包含氮的In-Sn類氧化物膜、包含氮的In-Ga類氧化物膜、包含氮的In-Zn類氧化物膜、包含氮的Sn類氧化物膜、包含氮的In類氧化物膜以及金屬氮化膜(InN、SnN等)。這些膜的功函數為5eV，較佳為5.5eV以上。當將這些膜用於閘極電極層時，可以使電晶體的電特性的臨界電壓向正方向漂移，從而可以實現所謂常截止的切換元件。
接著，在閘極絕緣膜402及閘極電極層401上形成絕緣膜407。
絕緣膜407可以使用與閘極絕緣膜402同樣的材料而形成。
另外，也可以使用平坦化絕緣膜作為絕緣膜407。作為平坦化絕緣膜，可以使用聚醯亞胺類樹脂、丙烯酸類樹脂、苯並環丁烯類樹脂等的有機材料。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。另外，也可以層疊多個由上述材料形成的絕緣膜來形成平坦化絕緣膜。
接著，在絕緣膜407中形成到達氧化物半導體層102 的接觸孔(開口)，並且在接觸孔中分別形成與氧化物半導體層102電連接的源極電極層405a及汲極電極層405b(參照圖2E)。
作為用作源極電極層及汲極電極層的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以在Al、Cu等的金屬膜的下側和上側中的一者或兩者上層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。另外，也可以使用於源極電極層405a及汲極電極層405b的導電膜包含磷或硼等摻雜劑。
藉由上述製程，可以形成電晶體510。
圖3A至4C示出具有與電晶體510不同的結構的本實施方式的電晶體的結構。另外，因為圖3A至4C所示的電晶體只有一部分與上述電晶體510不同，所以為了簡化而使用同一符號進行說明，這裏省略同一部分的詳細的說明。
圖3A所示的電晶體520具有如下結構：在將第一緩衝膜101a及氧化物半導體膜102a加工為島狀時，使用同一掩模(或者，以被加工而成的島狀第一緩衝層101及島狀氧化物半導體層102為掩模)將氧化物絕緣膜436的一部分蝕刻而減薄。在電晶體520中，氧化物絕緣膜436的與島狀第一緩衝層101及島狀氧化物半導體層102重疊的 區域的厚度比其他區域(不與島狀第一緩衝層101及島狀氧化物半導體層102重疊的區域)厚。藉由在加工為島狀第一緩衝層101及島狀氧化物半導體層102時蝕刻氧化物絕緣膜436的一部分，可以去除氧化物半導體層102的殘渣等蝕刻殘留物，以降低洩漏電流。
另外，圖3B所示的電晶體530是藉由進行三次的光微影製程而將第一緩衝層101、氧化物半導體層102以及第二緩衝層103加工為島狀的例子。電晶體530中的第一緩衝層101、氧化物半導體層102以及第二緩衝層103藉由如下步驟而形成：在形成第一緩衝膜101a之後，使用第一掩摸形成島狀第一緩衝層101；在將氧化物半導體膜102a形成在島狀第一緩衝層101上之後，使用第二掩摸形成島狀氧化物半導體層102；以及在將成為第二緩衝層103的第二緩衝膜103a形成在島狀第一緩衝層101及氧化物半導體層102上之後，使用第三掩摸將該第二緩衝膜103a加工為島狀。
另外，電晶體530是第一緩衝層101的側面從氧化物半導體層102的側面突出且第二緩衝層103與第一緩衝層101的上面的一部分接觸的例子。第二緩衝層103的端部與第一緩衝層101的端部分別接觸而重疊。
另外，圖4A至4C示出電晶體540的結構。圖4A是平面圖，圖4B相當於沿圖4A中的鏈式線XY的剖面圖，並且圖4C相當於沿圖4A中的鏈式線VW的剖面圖。
如作為通道長度方向上的剖面圖的圖4B所示，電晶 體540包括：第一緩衝膜101a；設置在第一緩衝膜101a上的島狀氧化物半導體層102；接觸氧化物半導體層102上設置的源極電極層405a及汲極電極層405b；設置在源極電極層405a及汲極電極層405b上且至少與氧化物半導體層102的通道形成區接觸的第二緩衝層103；閘極絕緣膜402；以及閘極電極層401。另外，在電晶體540中，也可以在閘極電極層401上設置有絕緣膜407。
另外，如作為通道寬度方向上的剖面圖的圖4C所示，在電晶體540的通道寬度方向上的剖面上，氧化物半導體層102的側面具有被第二緩衝層103的端部覆蓋的結構。藉由採用這種結構，可以減少氧化物半導體層102與閘極電極層401之間的寄生通道的產生。
如圖4B及4C所示，在電晶體540中，第二緩衝層103設置為覆蓋源極電極層405a及汲極電極層405b且與第一緩衝膜101a及氧化物半導體層102接觸。就是說，氧化物半導體層102被第一緩衝膜101a及第二緩衝層103圍繞而設置。另外，如電晶體510等那樣，也可以將第一緩衝膜101a加工為島狀而用作第一緩衝層101。
另外，第一緩衝膜101a和第二緩衝層103既可為包含同一材料的膜又可為包含上述材料中的不同材料的膜。在使用同一材料(或蝕刻率不充分的材料)構成第一緩衝膜101a及第二緩衝層103時，只要調節蝕刻時間控制將第二緩衝層103加工為島狀時的蝕刻，即可。另外，在加工第二緩衝層103時，第一緩衝膜101a的一部分有時被 蝕刻而使其不與第二緩衝層103重疊的區域的厚度薄於其與第二緩衝層103重疊的區域。
在本實施方式所示的電晶體中，接觸氧化物半導體層的上面部及下面部設置有由與氧化物半導體層同一種成分構成的緩衝層。像這樣，藉由將由與氧化物半導體層的匹配性良好的材料構成的緩衝層設置為與氧化物半導體層接觸，可以得到緩衝層與氧化物半導體層的良好的界面狀態。由此，可以抑制因半導體裝置的工作等生成的電荷等被捕捉在氧化物半導體層與緩衝層的界面。由此，可以緩和電荷給氧化物半導體層帶來的影響，因此可以抑制因氧化物半導體層界面的電荷俘獲而造成的電晶體的閾值變動。
另外，在使用結晶氧化物半導體層作為氧化物半導體層時，藉由接觸氧化物半導體層設置由該氧化物半導體層同一種成分構成的緩衝層，可以提高它們的界面附近的結晶性。因此，因為可以在氧化物半導體層與接觸該氧化物半導體層的緩衝層的界面附近及塊體內形成結晶區，所以可以降低結晶氧化物半導體層中的帶內能階。因此，可以提高電晶體的特性。
另外，藉由將上述結晶氧化物半導體層用於電晶體，可以進一步抑制因可見光或紫外光的照射而產生的電晶體的電特性變化，從而可以形成高可靠性半導體裝置。
另外，在本實施方式中，作為用於電晶體的啟動層的氧化物半導體層，藉由利用熱處理從氧化物半導體去除 氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質，並對其供應在進行雜質的去除製程的同時減少的構成氧化物半導體的主要成分材料的氧，而被高純度化且在電性上i型(本質)化。包括這種高純度化的氧化物半導體層的電晶體的電特性變動被抑制，而該電晶體在電性上穩定。
如上所述，可以提供使用具有穩定的電特性的氧化物半導體的半導體裝置。因此，可以提供高可靠性半導體裝置。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
在本實施方式中，使用圖5A至圖5C說明半導體裝置及半導體裝置的製造方法的另一個方式。在本實施方式中，與實施方式1同一部分或具有同樣功能的部分及製程可以與上述實施方式同樣地進行，而省略重複說明。另外，省略相同部分的詳細說明。
在本實施方式中，示出如下例子：在所公開的發明的半導體裝置的製造方法中，將氧(至少包含氧自由基、氧原子、氧離子中的任何一個)引入到被進行了脫水化或脫氫化處理的氧化物半導體層，以將氧供應到膜中。
脫水化或脫氫化處理有可能導致構成氧化物半導體的主要成分材料的氧脫離而減少。在氧化物半導體層中，在氧脫離了的部分中存在著氧缺損，起因於該氧缺損會產生 導致電晶體的電特性變動的施體能階。
因此，較佳為將氧供應到被進行了脫水化或脫氫化處理的氧化物半導體層。藉由將氧供應到氧化物半導體層，可以補充膜中的氧缺損。藉由將該氧化物半導體層用於電晶體，可以降低起因於氧缺損的電晶體的臨界電壓Vth的偏差、臨界電壓的變動。另外，也可以使臨界電壓向正方向變動，以實現電晶體的常關閉化。
圖5A對應於圖2C，在設置有氧化物絕緣膜436的具有絕緣表面的基板400上形成有第一緩衝層101、氧化物半導體層102、第二緩衝層103以及閘極絕緣膜402。
接著，藉由將氧431(至少包含氧自由基、氧原子、氧離子中的任何一個)引入到氧化物半導體層102，在氧化物半導體層102中形成氧過剩區112，以將氧供應到氧化物半導體層102(參照圖5B)。
另外，氧過剩區112是指如下區域：該區域的至少一部分為其氧含量相對於氧化物半導體處於結晶狀態下的化學計量比過剩的區域。可以利用供應到氧過剩區112的氧431補充存在於氧化物半導體層102中或界面的氧缺損。另外，在將氧引入到氧化物半導體層102中的製程中，也可以在與氧化物半導體層102接觸的第一緩衝層101和第二緩衝層103中的任一者或兩者中形成氧過剩區。
接著，在與具有氧過剩區112的氧化物半導體層102重疊的區域中形成閘極電極層401。然後，在閘極絕緣膜402及閘極電極層401上形成絕緣膜407，並且形成藉由 形成在絕緣膜407中的接觸孔與氧化物半導體層102電連接的源極電極層405a及汲極電極層405b，以製造電晶體410(參照圖5C)。
在本實施方式所示的電晶體中，藉由將氧引入到被進行了脫水化或脫氫化處理的氧化物半導體層102中以將氧供應到膜中，可以實現氧化物半導體層102的高純度化及i型(本質)化。具有被高純度化且實現了i型(本質)化的氧化物半導體層102的電晶體410的電特性變動被抑制，所以該電晶體在電性上穩定。
作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子植入法、電漿處理等。
另外，在本實施方式中，雖然示出將氧431隔著閘極絕緣膜402引入到氧化物半導體層102中的製程，但是將氧引入到氧化物半導體層102中的時序只要在進行脫水化或脫氫化處理之後，就沒有特別的限制。另外，可以多次進行對已被進行上述脫水化或脫氫化處理的氧化物半導體層102的氧的引入。例如，既可在氧化物半導體層102露出的狀態下引入氧431，又可將氧經過絕緣膜407引入到氧化物半導體層102。另外，在氧化物半導體層102露出的狀態下引入氧431時，也可以應用電漿處理。
另外，在氧化物半導體層102中的氧過剩區112中，藉由進行氧的引入製程來引入的氧濃度較佳為1×1018/cm3以上5×1021/cm3以下。
另外，在氧化物半導體中，氧是主要成分材料之一。 因此，難以藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜測定技術)等的方法正確估計氧化物半導體層102中的氧濃度。也就是說，難以判斷是否有意地對氧化物半導體層102添加了氧。
另一方面，氧有17O和18O等同位素，並且，一般認為在自然界的17O和18O的存在比率分別是氧原子整體的0.037%和0.204%。也就是說，在氧化物半導體層102中的上述同位素的濃度為藉由SIMS等的方法可估計的程度，因此藉由測量這些濃度，有時可以進一步正確地估計氧化物半導體層102中的氧濃度。由此，可以藉由測量這些濃度判斷是否有意地對氧化物半導體層102添加了氧。
較佳的是，在將氧引入到氧化物半導體膜之後，進行加熱處理。作為加熱條件，溫度為250℃以上700℃以下，較佳為300℃以上450℃以下且在氧氣分中進行加熱處理。另外，也可以在氮氛圍中、減壓下或大氣(超乾燥空氣)中進行加熱處理。
另外，在使用結晶氧化物半導體層作為氧化物半導體層時，有時因引入氧431而使氧化物半導體層的一部分非晶化。在此情況下，藉由引入氧431之後進行加熱處理，可以恢復氧化物半導體層的結晶性。
如上所述，可以提供使用具有穩定的電特性的氧化物半導體層的半導體裝置。因此，可以提供高可靠性半導體裝置。
以上，本實施方式所示的結構、方法等可以與其他實 施方式所示的結構、方法等適當地組合而使用。
實施方式3
在本實施方式中，使用圖6A至6C說明半導體裝置及半導體裝置的製造方法的另一方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其重複說明。另外，省略相同部分的詳細說明。
在本實施方式中，示出在所公開的發明的半導體裝置的製造方法中將低電阻區形成在氧化物半導體層中的例子。藉由將改變導電率的雜質(摻雜劑)引入到氧化物半導體層，可以形成低電阻區。
與實施方式1所示的製程同樣，在設置有氧化物絕緣膜436的具有絕緣表面的基板400上形成第一緩衝層101、氧化物半導體層102、第二緩衝層103、閘極絕緣膜402以及閘極電極層401。
接著，以閘極電極層401為掩模將摻雜劑421藉由閘極絕緣膜402和第二緩衝層103選擇性地引入到氧化物半導體層102，以形成低電阻區122a及低電阻區122b(參照圖6A)。
摻雜劑421是改變氧化物半導體層102的導電率的雜質。作為摻雜劑421，可以使用選自VA族元素(典型為磷(P)、砷(As)以及銻(Sb))、硼(B)、鋁(Al)、氮(N)、氬(Ar)、氦(He)、氖(Ne)、銦 (In)、氟(F)、氯(Cl)、鈦(Ti)以及鋅(Zn)中的一種以上。
在本實施方式中，利用注入法將摻雜劑421經過閘極絕緣膜402及第二緩衝層103而引入到氧化物半導體層102。作為摻雜劑421的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子植入法等。此時，較佳為使用摻雜劑421的單質離子、氟化物離子或氯化物離子。
藉由適當地設定加速電壓、劑量等注入條件或使離子經過的閘極絕緣膜402及第二緩衝層103的厚度，可以控制摻雜劑421的引入製程。在本實施方式中，使用硼作為摻雜劑421，利用離子植入法注入硼離子。另外，摻雜劑421的劑量可以為1×1013ions/cm2以上5×1016ions/cm2以下。
較佳的是，低電阻區122a及低電阻區122b的摻雜劑421的濃度為5×1018/cm3以上1×1022/cm3以下。
也可以邊加熱基板400邊引入摻雜劑421。
另外，也可以進行多次的將摻雜劑421引入到氧化物半導體層102的處理，或者，也可以使用多種摻雜劑。
另外，根據引入摻雜劑421的深度，有時還在第一緩衝層101或第二緩衝層103中的不與閘極電極層401重疊的區域中含有摻雜劑421而在該區域中形成一對低電阻區。
另外，也可以在進行摻雜劑421的引入處理之後進行加熱處理。作為加熱條件，在300℃以上700℃以下的溫 度下，較佳為在300℃以上450℃以下的溫度下且在氧氣分中進行1小時的加熱處理。另外，也可以在氮氛圍中、減壓下或大氣(超乾燥空氣)中進行加熱處理。
在使用結晶氧化物半導體膜作為氧化物半導體層102時，有時因引入摻雜劑421而使氧化物半導體層的一部分非晶化。在此情況下，藉由引入摻雜劑421之後進行加熱處理，可以恢復氧化物半導體層102的結晶性。
接著，在閘極絕緣膜402及閘極電極層401上形成絕緣膜407，並且形成藉由形成在絕緣膜407中的接觸孔與氧化物半導體層102電連接的源極電極層405a及汲極電極層405b(參照圖6B)。
藉由上述製程，可以製造本實施方式的電晶體420。包括在電晶體420中的氧化物半導體層102具有低電阻區122a和低電阻區122b，在它們之間夾著與閘極電極層401重疊的通道形成區。
另外，圖6C示出將摻雜劑引入到實施方式2所示的具有氧過剩區的電晶體410來形成低電阻區的電晶體430。
至於電晶體430，在根據圖5A和5B所示的製程形成包括氧過剩區112的氧化物半導體層102之後，以閘極電極層401為掩摸引入摻雜劑，來得到包含摻雜劑及過剩的氧的低電阻區124a和包含摻雜劑及過剩的氧的低電阻區124b，在它們之間夾著包含過剩的氧的通道形成區124c。
本實施方式所示的電晶體420及電晶體430具有包括在通道長度方向上夾有通道形成區的低電阻區的氧化物半導體層，而可以使該電晶體實現高導通特性(如導通電流及場效應遷移率)、高速工作以及高速回應。另外，因為低電阻區自對準地形成而不與閘極電極層重疊，所以可以減小寄生容量。減小寄生電容有助於減小整個半導體裝置的耗電量。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式4
藉由使用在實施方式1至3中示出的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖7A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖7A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，藉由信號線驅動電路4003及掃描線驅動電路4004供應到像素部4002的各種信號及電位從FPC(Flexible printed circuit) 4018a及4018b供給。
在圖7B和圖7C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖7B和圖7C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖7B和圖7C中，藉由信號線驅動電路4003、掃描線驅動電路4004供應到像素部4002的各種信號及電位從FPC4018供給。
此外，雖然在圖7B和圖7C中示出另行形成信號線驅動電路4003，並將其安裝在第一基板4001上的例子，但是不限於該結構。既可以另行形成掃描線驅動電路並將其安裝在基板上，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並將其安裝在基板上。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、引線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖7A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖7B是藉由COG方法安裝信號線驅動電路4003的例子，而圖7C是藉由TAB方法安裝信號線驅動電路 4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
就是說，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，除了密封有顯示元件的狀態下的面板以外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用在實施方式1至3中示出一個例子的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用電子墨水顯示裝置(電子紙)等由於電作用而改變對比度的顯示媒體。
參照圖7A至7C、圖8A和圖8B說明半導體裝置的一種方式。圖8A和圖8B相當於沿著圖7B的M-N的剖面圖。
如圖7A至7C、圖8A和圖8B所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子 電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖8A中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。另外，在圖8B中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖8A中，在電晶體4010和電晶體4011上設置有絕緣膜4020，在圖8B中，在電晶體4010和電晶體4011上設置有絕緣膜4020及絕緣膜4021。此外，絕緣膜4023是具有基底膜的功能的絕緣膜。
作為電晶體4010及電晶體4011，可以應用在實施方式1至3中示出的電晶體。在本實施方式中，示出應用具有與實施方式1所示的電晶體510同樣的結構的電晶體的例子。電晶體4010及電晶體4011的電特性變動被抑制，所以在電性上穩定。因此，作為本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。電晶體4010及電晶體4011包括第一緩衝膜4040而構成。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖8A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖8A中，液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、絕緣膜4033。第二電極層4031設置在第二基板4006一側，並且，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，元件符號4035是藉由對絕緣膜選擇性地進行蝕刻而形成的柱狀間隔物，並且它是為控制液晶層4008的厚度(單元間隙)而設置的。另外，還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、鐵電液晶、反鐵電液晶等。這些液晶既可為低分子化合物又可為高分子化合物。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、均質相等。
另外，還可以將不使用配向膜的呈現藍相的液晶組成物應用於液晶層4008。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。可以使用混合了液晶及手性試劑的液晶組成物使呈現藍相。另外，為了擴大呈現藍相的溫度範圍，也可以將聚合性單體以及聚合引發劑等添加到呈現藍相的液晶組成物並進行實現高分子穩定化的處理，來形成液晶層。由於呈現藍相的液晶組成物的回應速度快且其具有光 學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。注意，本說明書中的固有電阻的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容的大小。考慮到電晶體的截止電流等而設定儲存電容的大小即可。藉由使用本說明書所公開的使用氧化物半導體層的電晶體，設置具有各像素中的液晶電容的三分之一以下，較佳為五分之一以下的電容量的儲存電容，就足夠了。
本說明書所公開的使用氧化物半導體層的電晶體可以將截止狀態下的電流值(截止電流值)控制為低電流。因此，可以延長影像信號等的電信號的保持時間，並且，還可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以得到抑制耗電量的效果。
此外，本說明書所公開的使用氧化物半導體層的電晶體可以得到較高的場效應遷移率，所以可以進行掃描線驅動電路4004的高速驅動。根據本實施方式，可以在同一基板上形成像素部的開關電晶體和用於驅動電路部的驅動 電晶體。就是說，因為不需要作為驅動電路另行使用由矽晶片等形成的半導體裝置，所以可以消減半導體裝置的零部件數。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。另外，也可以應用於VA型液晶顯示裝置。VA型液晶顯示裝置是指控制液晶顯示面板的液晶分子的排列的方式的一種。VA型液晶顯示裝置是指當沒有施加電壓時液晶分子配向垂直於面板表面的方向的方式。此外，也可以使用將像素(pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光 層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)、或者對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包含具有發光性的有機化合物的層，以流過電流。並且，這些載子(電子及電洞)重新結合，具有發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。注意，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件；作為發光元件，有從與基板相反一側的表面取出發光的頂部發射結構的發光元件；從基板一側的表面取出發光的底部發射結構的發光元件；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件。在此，可以應用上述任一種發射結構的發光元件。
圖8B示出作為顯示元件使用發光元件的發光裝置的例子。發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，圖8B所示的發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於所示的結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是，使用感光樹脂材料，在第一電極層4030上形成開口部，並且較佳為將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入發光元件4513中，而也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
也可以使用蒸鍍法形成覆蓋發光元件4513的包含有機化合物的層，以防止氧、氫、水分、二氧化碳等侵入到發光元件4513中。
此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了使發光元件4513等不暴露於外氣，而較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料對發光元件4513等進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固性樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯共聚物)。
另外，如果需要，則可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板、圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是可以利用表面的凹凸擴散反射光而降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是多個包括具有正電荷的第一粒子和具有負電荷的第二粒子的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一方側的粒子的顏色的裝置。注意，第一粒子或者第二粒子包含染料，並且，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
分散有上述微囊的溶劑被稱為電子墨水。另外，還可以使用濾色片或具有色素的粒子進行彩色顯示。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
注意，在圖7A至圖7C及圖8A和圖8B中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。另外，如果不需要透光性，則也可以使用鋁或不鏽鋼等金屬基板(金屬薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中，作為絕緣膜4020使用氧化鋁膜。 在本實施方式中，作為絕緣膜4020設置在氧化物半導體層上的氧化鋁膜具有不透過氫、水分等雜質以及氧的兩者的高遮斷效果(阻擋效果)。從而，氧化鋁膜在製程中及製程之後，具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體層中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體層釋放。
此外，具有平坦化絕緣膜的功能的絕緣膜4021可以使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧等具有耐熱性的有機材料。此外，除了上述有機材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣膜。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構而選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用 鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其金屬氮化物中的一種或多種來形成。
另外，也可以設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
如上所述藉由應用實施方式1至3所示的電晶體，可以提供高可靠性半導體裝置。另外，實施方式1所示的電晶體可以應用於安裝在電源電路中的功率裝置或半導體積體電路如LSI等的具有各種功能的半導體裝置。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式5
藉由使用實施方式1至3所示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖9A示出具有影像感測器功能的半導體裝置的一例。圖9A示出光電感測器的等效電路，而圖9B示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極和 汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使包括氧化物半導體膜的電晶體一目了然，以“OS”的符號表示使用氧化物半導體膜的電晶體。在圖9A中，電晶體640和電晶體656使用如實施方式1至3所示的電晶體，該電晶體使用氧化物半導體疊層。在本實施方式中，示出使用其結構與實施方式2所示的電晶體540同樣的電晶體的例子。
圖9B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣膜631、絕緣膜632、層間絕緣膜633以及層間絕緣膜634。光電二極體602設置在層間絕緣膜633上，並且光電二極體602具有如下結構：在形成在層間絕緣膜633上的電極層641a及電極層641b和設置在層間絕緣膜634上的電極層642之間從層間絕緣膜633一側按順序層疊有第一半導體膜606a、第二半導體膜606b及第三半導體膜606c。
電極層641b與形成在層間絕緣膜634中的導電層643電連接，電極層642隔著電極層641a與電極層645 電連接。電極層645與電晶體640的閘極電極層電連接，光電二極體602與電晶體640電連接。
在此，例示一種pin型的光電二極體，其中層疊用作第一半導體膜606a的具有p型的導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(i型半導體膜)、用作第三半導體膜606c的具有n型的導電型的半導體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的Ⅲ A族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳為在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相沉積法或濺射法等。較佳為將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是i型半導體膜(本質半導體膜)，而可以由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法，使用半導體材料氣體形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。或 者，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相沉積法、濺射法等形成第二半導體膜606b。較佳為將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的VA族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。此外，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳為在使用離子植入方法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相沉積法或濺射法等。較佳為將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c可以不使用非晶半導體形成，而使用多晶半導體或微晶(半非晶(Semi Amorphous Semiconductor：SAS))半導體形成。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體膜一側上的表面用作光接收面時，pin光電二極體具有較好的特性。這裏示出將光電二 極體602從形成有pin型的光電二極體的基板601的面接收的光轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極層較佳為由具有遮光性的導電膜形成。另外，可以使用n型半導體膜一側的表面作為光接收面。
作為絕緣膜632、層間絕緣膜633、層間絕緣膜634可以使用絕緣材料，而根據其材料而利用濺射法、電漿CVD法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法等)、絲網印刷、膠版印刷等形成。
在本實施方式中，作為絕緣膜631使用氧化鋁膜。絕緣膜631可以利用濺射法並電漿CVD法形成。
作為絕緣膜631設置在氧化物半導體膜上的氧化鋁膜具有不透過氫、水分等雜質以及氧的兩者的高遮斷效果(阻擋效果)。
從而，氧化鋁膜在製程中及製程之後，具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜釋放。
作為絕緣膜632，可以使用無機絕緣材料，諸如氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層等氧化物絕緣膜、氮化矽層、氮氧化矽層、氮化鋁層、氮氧化鋁層等氮化物絕緣膜的單層或疊層。
作為層間絕緣膜633、層間絕緣膜634，為了減少表面凹凸較佳為採用用作平坦化絕緣膜的絕緣膜。作為層間 絕緣膜633、層間絕緣膜634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺或環氧樹脂等具有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，還可以使用矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等低介電常數材料(low-k材料)的單層或疊層。
藉由檢測入射到光電二極體602的光，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
如上所述那樣，藉由應用實施方式1至實施方式3所示的電晶體，可以提供高可靠性半導體裝置。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式6
本說明書所公開的半導體裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、外殼遊戲機。圖10A至圖10D示出上述電子裝置的具體例子。
圖10A示出具有顯示部的桌子9000。在桌子9000 中，外殼9001組裝有顯示部9003。使用本發明的一個方式製造的半導體裝置可以用於顯示部9003，並且利用顯示部9003可以顯示影像。另外，示出利用四個腿部9002支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
顯示部9003具有觸屏輸入功能，而藉由用手等接觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入，並且顯示部9003也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通訊的功能或能夠控制其他家電產品的功能，而藉由屏面操作控制其他家電產品。例如，藉由使用實施方式3所示的具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子9000用作電視機。雖然當在小房間裏設置大屏面的電視機時自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖10B示出電視機9100的一個例子。在電視機9100中，外殼9101組裝有顯示部9103。使用本發明的一個方式製造的半導體裝置可以用於顯示部9103，並且利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
可以藉由利用外殼9101所具備的操作開關、另外提 供的遙控器9110進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖10B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
藉由使用上述實施方式所示的半導體裝置，可以提供高可靠性電視機。
圖10C示出電腦，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。該電腦藉由將利用本發明的一個方式製造的半導體裝置用於顯示部9203來製造。
藉由使用上述實施方式所示的半導體裝置，可以提供高可靠性電腦。
圖10D示出行動電話機的一個例子。行動電話機9500除了安裝在外殼9501的顯示部9502之外還具備操作按鈕9503、操作按鈕9507、外部連接埠9504、揚聲器9505、麥克風9506等。行動電話機9500藉由將利用本發明的一個方式製造的半導體裝置用於顯示部9502來製 造。
圖10D所示的行動電話機9500可以用手指等觸摸顯示部9502來進行輸入資訊、進行打電話或製作電子郵件等操作。
顯示部9502的屏面主要有三種模式。第一是以影像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是將顯示模式和輸入模式的兩種模式混合的模式。
例如，在打電話或製作電子郵件的情況下，將顯示部9502設定為以文字輸入為主的輸入模式，來進行在屏面上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部9502的屏面的大部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機9500的內部設置具有陀螺儀、加速度感測器等檢測傾斜度的感測器的檢測裝置，來判斷行動電話機9500的方向(豎向還是橫向)，從而可以對顯示部9502的屏面顯示進行自動切換。
藉由觸摸顯示部9502或利用外殼9501的操作按鈕9503進行操作，來切換屏面模式。另外，也可以根據顯示在顯示部9502上的影像種類切換屏面模式。例如，當顯示在顯示部上的影像信號為動態影像的資料時，將屏面模式切換成顯示模式，而當顯示在顯示部上的影像信號為文字資料時，將屏面模式切換成輸入模式。
另外，在輸入模式中，當藉由檢測出顯示部9502的 光感測器所檢測的信號而得知在一定期間中沒有顯示部9502的觸摸操作輸入時，也可以將屏面模式控制為從輸入模式切換成顯示模式。
另外，還可以將顯示部9502用作影像感測器。例如，藉由用手掌或手指觸摸顯示部9502，來拍攝掌紋、指紋等，而可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光或發射近紅外光的感測光源，也可以拍攝手指靜脈、手掌靜脈等。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
101‧‧‧第一緩衝層
102‧‧‧氧化物半導體層
103‧‧‧第二緩衝層
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
436‧‧‧氧化物絕緣膜
510‧‧‧電晶體

Claims (9)

  1. 一種半導體裝置，包括：第一和第二氧化物層，之間具有氧化物半導體層；閘極絕緣膜，在該第二氧化物層上；和閘極電極，在該閘極絕緣膜上；其中：該氧化物半導體層包括通道形成區和夾著該通道形成區的一對區域，該一對區域的電阻低於該通道形成區域，該閘極電極與該通道形成區重疊，該第二氧化物層與該通道形成區的側表面接觸，並且該第一和第二氧化物層分別包含該氧化物半導體層之中具有的至少一種金屬元素。
  2. 一種半導體裝置，包括：第一和第二氧化物層，之間具有氧化物半導體層；閘極絕緣膜，在該第二氧化物層上；閘極電極，在該閘極絕緣膜上；和源極電極和汲極電極，其中：該氧化物半導體層包括通道形成區和夾著該通道形成區的一對區域，該一對區域的電阻低於該通道形成區域，該源極電極和該汲極電極分別電連接到該一對區域，該閘極電極與該通道形成區重疊， 該第二氧化物層與該通道形成區的側表面接觸，並且該第一和第二氧化物層分別包含該氧化物半導體層之中具有的至少一種金屬元素。
  3. 一種半導體裝置，包括：第一和第二氧化物層，之間具有氧化物半導體層；閘極絕緣膜，在該第二氧化物層上；和閘極電極，在該閘極絕緣膜上；其中：該氧化物半導體層包括通道形成區和夾著該通道形成區的一對區域，該一對區域的電阻低於該通道形成區域，該閘極電極與該通道形成區重疊，該第二氧化物層與該氧化物半導體層及該第一氧化物層的側表面直接接觸，並且該第一和第二氧化物層分別包含該氧化物半導體層之中具有的至少一種金屬元素。
  4. 如請求項1、2及3中任一項的半導體裝置，其中，該氧化物半導體層包含In、Ga和Zn。
  5. 如請求項1、2及3中任一項的半導體裝置，其中，該一種金屬元素選自Al、Ga、Zr、Hf及稀土元素。
  6. 如請求項1、2及3中任一項的半導體裝置，其中，該一對區域包括使用該閘極電極作為掩模而添加的摻雜劑。
  7. 如請求項6的半導體裝置，其中，該摻雜劑選自 P、As、Sb、B、Al、N、Ar、He、Ne、F、Cl及Ti。
  8. 如請求項6的半導體裝置，其中，該一對區域中的該摻雜劑的濃度在5×1018/cm3至1×1022/cm3的範圍內。
  9. 如請求項1、2及3中任一項的半導體裝置，其中，該一對區域不與該閘極電極重疊。
TW108117537A 2011-07-08 2012-07-03 半導體裝置 TWI711184B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-152164 2011-07-08
JP2011152164 2011-07-08

Publications (2)

Publication Number Publication Date
TW201937739A TW201937739A (zh) 2019-09-16
TWI711184B true TWI711184B (zh) 2020-11-21

Family

ID=47438097

Family Applications (6)

Application Number Title Priority Date Filing Date
TW105141613A TWI688103B (zh) 2011-07-08 2012-07-03 半導體裝置
TW109138095A TWI748722B (zh) 2011-07-08 2012-07-03 半導體裝置
TW108117537A TWI711184B (zh) 2011-07-08 2012-07-03 半導體裝置
TW110144670A TW202213794A (zh) 2011-07-08 2012-07-03 半導體裝置
TW101123890A TWI675483B (zh) 2011-07-08 2012-07-03 半導體裝置
TW112105412A TW202324755A (zh) 2011-07-08 2012-07-03 半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW105141613A TWI688103B (zh) 2011-07-08 2012-07-03 半導體裝置
TW109138095A TWI748722B (zh) 2011-07-08 2012-07-03 半導體裝置

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW110144670A TW202213794A (zh) 2011-07-08 2012-07-03 半導體裝置
TW101123890A TWI675483B (zh) 2011-07-08 2012-07-03 半導體裝置
TW112105412A TW202324755A (zh) 2011-07-08 2012-07-03 半導體裝置

Country Status (6)

Country Link
US (3) US9385238B2 (zh)
JP (6) JP6138431B2 (zh)
KR (5) KR102505105B1 (zh)
SG (2) SG11201504507TA (zh)
TW (6) TWI688103B (zh)
WO (1) WO2013008407A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
US9293599B2 (en) 2013-05-20 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102358739B1 (ko) * 2013-05-20 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI567995B (zh) * 2013-06-27 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6131781B2 (ja) * 2013-08-28 2017-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
WO2015083034A1 (en) * 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI685116B (zh) * 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI772799B (zh) * 2014-05-09 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
JP6432189B2 (ja) * 2014-07-18 2018-12-05 株式会社デンソー 有機半導体装置およびその製造方法
US9991393B2 (en) * 2014-10-16 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
KR102524983B1 (ko) 2014-11-28 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
JP6674269B2 (ja) * 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10147823B2 (en) 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR102549926B1 (ko) * 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
JP2017005064A (ja) * 2015-06-08 2017-01-05 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP6736351B2 (ja) * 2015-06-19 2020-08-05 株式会社半導体エネルギー研究所 半導体装置
US20170170218A1 (en) * 2015-12-09 2017-06-15 Dpix, Llc Top gate metal oxide thin film transistor switching device for imaging applications
KR102424445B1 (ko) * 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
US10734419B2 (en) 2018-10-31 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Imaging device with uniform photosensitive region array
KR102619290B1 (ko) * 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN112635571A (zh) * 2019-09-24 2021-04-09 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
JP7026717B2 (ja) * 2020-04-01 2022-02-28 株式会社半導体エネルギー研究所 半導体装置
US11721767B2 (en) 2020-06-29 2023-08-08 Taiwan Semiconductor Manufacturing Company Limited Oxide semiconductor transistor structure in 3-D device and methods of forming the same
CN114388625A (zh) * 2020-10-19 2022-04-22 华为技术有限公司 一种薄膜晶体管及其制作方法、驱动基板和电子设备
CN113517175B (zh) * 2021-06-07 2023-02-24 西安电子科技大学 一种基于异质衬底的β-Ga2O3薄膜及其制备方法
JP2023000567A (ja) 2021-06-18 2023-01-04 トヨタ自動車株式会社 電力供給ユニットおよび車両
WO2023228616A1 (ja) * 2022-05-26 2023-11-30 株式会社ジャパンディスプレイ 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101263078A (zh) * 2004-11-24 2008-09-10 奈米系统股份有限公司 适用于纳米线薄膜的接触掺杂和退火系统以及工艺
US20100025676A1 (en) * 2008-07-31 2010-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100244029A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20110133191A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (158)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP2003273361A (ja) 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1806322A (zh) 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005057042A (ja) * 2003-08-04 2005-03-03 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびその製造方法
JP3923458B2 (ja) * 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
TWI267195B (en) * 2005-06-20 2006-11-21 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
JP5647757B2 (ja) * 2005-06-30 2015-01-07 株式会社半導体エネルギー研究所 半導体装置、発光装置、モジュール、及び電子機器
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP2007180422A (ja) * 2005-12-28 2007-07-12 Sharp Corp 半導体素子及びその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7851277B2 (en) * 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI569454B (zh) * 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100952831B1 (ko) * 2009-01-12 2010-04-15 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101929726B1 (ko) * 2009-07-18 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
KR101084176B1 (ko) * 2009-11-26 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR20110069454A (ko) 2009-12-17 2011-06-23 한국전자통신연구원 박막 트랜지스터 및 그 형성방법
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
TWI469356B (zh) * 2010-03-03 2015-01-11 Au Optronics Corp 薄膜電晶體及其製造方法
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
CN102844872B (zh) 2010-04-02 2016-08-24 株式会社半导体能源研究所 半导体装置
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR102134294B1 (ko) 2010-04-02 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101881729B1 (ko) 2010-04-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 반도체 장치를 제작하기 위한 방법
KR101281463B1 (ko) * 2010-07-06 2013-07-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
JP2012238763A (ja) 2011-05-12 2012-12-06 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
KR101777762B1 (ko) * 2015-09-03 2017-09-12 에이피시스템 주식회사 고주파 전원 공급장치 및 이를 포함하는 기판 처리장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101263078A (zh) * 2004-11-24 2008-09-10 奈米系统股份有限公司 适用于纳米线薄膜的接触掺杂和退火系统以及工艺
US20100025676A1 (en) * 2008-07-31 2010-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100244029A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20110133191A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20130009148A1 (en) 2013-01-10
WO2013008407A1 (en) 2013-01-17
KR20210122885A (ko) 2021-10-12
KR102104394B1 (ko) 2020-04-24
JP6622356B2 (ja) 2019-12-18
KR20230035142A (ko) 2023-03-10
TW202213794A (zh) 2022-04-01
JP7047154B2 (ja) 2022-04-04
JP6138431B2 (ja) 2017-05-31
TW202109897A (zh) 2021-03-01
KR20240045347A (ko) 2024-04-05
KR102505105B1 (ko) 2023-03-06
US9837548B2 (en) 2017-12-05
KR102307446B1 (ko) 2021-09-30
TW202324755A (zh) 2023-06-16
JP2020043354A (ja) 2020-03-19
TWI688103B (zh) 2020-03-11
TW201727911A (zh) 2017-08-01
JP2017139494A (ja) 2017-08-10
JP2022089841A (ja) 2022-06-16
TWI748722B (zh) 2021-12-01
KR20200044150A (ko) 2020-04-28
JP6840821B2 (ja) 2021-03-10
US20180090619A1 (en) 2018-03-29
SG10201510100UA (en) 2016-01-28
TW201937739A (zh) 2019-09-16
JP2021101467A (ja) 2021-07-08
KR20140041731A (ko) 2014-04-04
TW201310645A (zh) 2013-03-01
JP2013038402A (ja) 2013-02-21
US10439072B2 (en) 2019-10-08
SG11201504507TA (en) 2015-07-30
US20170005201A1 (en) 2017-01-05
JP2018170516A (ja) 2018-11-01
TWI675483B (zh) 2019-10-21
US9385238B2 (en) 2016-07-05
JP6355794B2 (ja) 2018-07-11

Similar Documents

Publication Publication Date Title
TWI711184B (zh) 半導體裝置
JP6286512B2 (ja) 半導体装置の作製方法
JP5980015B2 (ja) 半導体装置及び半導体装置の作製方法
JP5997954B2 (ja) 半導体装置
JP6231743B2 (ja) 半導体装置の作製方法
TWI642193B (zh) 半導體裝置及半導體裝置的製造方法
JP6226518B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees