JP7047154B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7047154B2
JP7047154B2 JP2021023303A JP2021023303A JP7047154B2 JP 7047154 B2 JP7047154 B2 JP 7047154B2 JP 2021023303 A JP2021023303 A JP 2021023303A JP 2021023303 A JP2021023303 A JP 2021023303A JP 7047154 B2 JP7047154 B2 JP 7047154B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
layer
oxide
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021023303A
Other languages
English (en)
Other versions
JP2021101467A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021101467A publication Critical patent/JP2021101467A/ja
Priority to JP2022047347A priority Critical patent/JP2022089841A/ja
Application granted granted Critical
Publication of JP7047154B2 publication Critical patent/JP7047154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いた
トランジスタが開示されている（特許文献１参照）。
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタより
も動作速度が速く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの
、電気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、光ＢＴ
試験前後において、トランジスタのしきい値電圧は１Ｖ以上変動してしまう。
特開２００６－１６５５２８号公報
このような問題に鑑み、本発明の一態様では、酸化物半導体を用いた半導体装置に安定し
た電気的特性を付与し、高信頼性化することを目的の一とする。
開示する発明の一態様は、酸化物半導体層と、酸化物半導体層を挟むように設けられた第
１のバッファ層及び第２のバッファ層を含む半導体装置である。第１のバッファ層及び第
２のバッファ層としては、アルミニウム、ガリウム、ジルコニウム、ハフニウム、又は希
土類元素から選択された一以上の元素の酸化物を含む膜を適用することができる。より具
体的には、例えば以下の構成とすることができる。
本発明の一態様は、第１のバッファ層と、第１のバッファ層上に接して設けられた酸化物
半導体層と、酸化物半導体層の側面を覆い、酸化物半導体層上に接して設けられた第２の
バッファ層と、第２のバッファ層上に設けられたゲート絶縁膜と、ゲート絶縁膜を介して
酸化物半導体層と重畳するゲート電極層と、ゲート電極層上に設けられ、開口部を有する
絶縁膜と、絶縁膜上に設けられ、開口部を介して酸化物半導体層と電気的に接続するソー
ス電極層及びドレイン電極層と、を有し、第１のバッファ層及び第２のバッファ層はそれ
ぞれ、アルミニウム、ガリウム、ジルコニウム、ハフニウム、又は希土類元素から選択さ
れた一以上の元素の酸化物を含む半導体装置である。
酸化物半導体層に接する絶縁層として、第１４族元素であるシリコンを含む酸化シリコン
膜を用いる場合、酸化物半導体材料との配位数の違いによって酸化物半導体層と酸化シリ
コン膜との界面は安定しにくく、界面準位が形成される恐れがある。本発明の一態様に係
るトランジスタは、酸化物半導体層に接するバッファ層として、酸化物半導体層と同種の
成分でなる酸化物を用いることで、酸化物半導体層とバッファ層との界面において界面準
位の形成を抑制することができ、高い電気的な特性と安定性とを有したトランジスタを得
ることができる。
また、本発明の他の一態様は、第１のバッファ層と、第１のバッファ層上に接して設けら
れた酸化物半導体層と、第１のバッファ層の側面及び酸化物半導体層の側面を覆い、酸化
物半導体層上に接して設けられた第２のバッファ層と、第２のバッファ層上に設けられた
ゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体層と重畳するゲート電極層と、ゲー
ト電極層上に設けられ、開口部を有する絶縁膜と、絶縁膜上に設けられ、開口部を介して
酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層と、を有し、第１の
バッファ層及び第２のバッファ層はそれぞれ、アルミニウム、ガリウム、ジルコニウム、
ハフニウム、又は希土類元素から選択された一以上の元素の酸化物を含む半導体装置であ
る。
また、上記の半導体装置のいずれかにおいて、酸化物半導体層は、結晶状態における化学
量論的組成比に対し、酸素の含有量が過剰な領域が少なくとも一部含まれているのが好ま
しい。
また、酸化物半導体層は結晶性半導体層であるのが好ましい。本明細書等において、結晶
性酸化物半導体層とは、結晶を含み、結晶性を有する酸化物半導体層である。結晶性酸化
物半導体層における結晶状態は、結晶軸の方向が無秩序な状態でも、一定の配向性を有す
る状態であってもよい。
また、本明細書に開示する発明の一形態においては、結晶性酸化物半導体層として、ＣＡ
ＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いることができる。
ＣＡＡＣ－ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ－ＯＳ膜
は、結晶部及び非晶質部を有する結晶－非晶質混相構造の酸化物半導体膜である。なお、
当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また
、透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）による観察像では、ＣＡＡＣ－ＯＳ膜に含まれる粒界（グレインバウンダリ
ーともいう）は確認できない。そのためＣＡＡＣ－ＯＳ膜は粒界に起因する電子移動度の
低下が抑制される。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形
状又は六角形状の原子配列を有し、ｃ軸に垂直な方向から見て、金属原子が層状又は金属
原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ
軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以
上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、－５°以上
５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ－ＯＳ膜において、結晶部の分布が一様でなくともよい。例えば、ＣＡＡ
Ｃ－ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜へ不純物を添加することにより、当該不純物領域において結晶部が非晶質化
することもある。
ＣＡＡＣ－ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面の法線ベクト
ル又は表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ－ＯＳ膜の形状（被形成面
の断面形状又は表面の断面形状）によっては互いに異なる方向を向くことがある。なお、
結晶部のｃ軸の方向は、ＣＡＡＣ－ＯＳ膜が形成されたときの被形成面の法線ベクトル又
は表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、又は、成膜
後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ－ＯＳ膜をトランジスタに用いることで、可視光や紫外光の照射によるトランジ
スタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
また、上記の半導体装置のいずれかにおいて、酸化物半導体層において、ゲート電極層と
重畳しない領域は、ドーパントを含むのが好ましい。このような構成とすることで、酸化
物半導体層は、ゲート絶縁膜を介してゲート電極層と重なるチャネル形成領域を有し、チ
ャネル長方向にそのチャネル形成領域を挟んで一対の低抵抗領域を有する。
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体層を形成する
ことにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く
、高速動作、高速応答が可能となる。また、低抵抗領域は、自己整合的に形成され、ゲー
ト電極層と重ならないため、寄生容量を小さくすることができる。寄生容量を小さくする
ことは、半導体装置全体の消費電力を低減することに繋がる。
低抵抗領域におけるドーパントの濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ
３以下であることが好ましい。
なお、本明細書等において、「上」の用語は、構成要素の位置関係が「直上」であること
を限定するものではない。例えば、「ゲート絶縁層上のゲート電極」との表現であれば、
ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。また、「下」
の用語についても同様である。
また、本明細書等において、「電極」や「配線」という用語は、これらの構成要素を機能
的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることが
あり、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電
極」や「配線」が一体となって形成されている場合なども含む。
本発明の一態様により、酸化物半導体を含み、信頼性の高い半導体装置及びその作製方法
を提供することができる。
半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製工程の一例を示す図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製工程の一例を示す図。 半導体装置の一態様及び作製工程の一例を示す図。 半導体装置の一態様を示す図。 半導体装置の一態様を示す図。 半導体装置の一態様を示す図。 電子機器を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して
解釈されるものではない。
なお、以下に説明する本発明の構成において、同一部分または同様の機能を有する部分に
は、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、
同様の機能を有する部分を指す場合にはハッチパターンを同じくし、特に符号を付さない
場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
なお、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであ
り、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するた
めの事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図３を用
いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体層を有するトラ
ンジスタを示す。
図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）に示すトランジスタ５１０は、トップゲート構
造のトランジスタの一例である。図１（Ａ）は平面図であり、図１（Ａ）中の鎖線ＸＹで
切断した断面が図１（Ｂ）に相当し、図１（Ａ）中の鎖線ＶＷで切断した断面が図１（Ｃ
）に相当する。
チャネル長方向の断面図である図１（Ｂ）に示すように、トランジスタ５１０は、酸化物
絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、第１のバッファ層１０１と
、酸化物半導体層１０２と、第２のバッファ層１０３と、ゲート絶縁膜４０２と、ゲート
電極層４０１と、絶縁膜４０７と、ソース電極層４０５ａと、ドレイン電極層４０５ｂと
を有する。
トランジスタ５１０において第１のバッファ層１０１は、酸化物絶縁膜４３６上に接して
形成され、酸化物半導体層１０２は、第１のバッファ層１０１上に形成される。また、第
２のバッファ層１０３は、第１のバッファ層１０１の側面及び酸化物半導体層１０２の側
面を覆って酸化物半導体層１０２上に設けられている。なお、第２のバッファ層１０３の
周縁部は、酸化物絶縁膜４３６と接する。
第１のバッファ層１０１及び第２のバッファ層１０３は、酸化物半導体層１０２と接する
層であるため、酸化物半導体層１０２と同種の成分でなる酸化物を用いるのが好ましい。
具体的には、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、ジルコニウム（Ｚｒ）、ハフニ
ウム（Ｈｆ）等の酸化物半導体層１０２の構成元素、または、アルミニウム、ガリウム等
と同族の元素である希土類元素、から選択された一以上の元素の酸化物を含む層とするの
が好ましい。また、これらの元素のうち、ＩＩＩ族元素であるアルミニウム、ガリウム、
または希土類元素の酸化物を用いるのがより好ましい。また、希土類元素としてはスカン
ジウム（Ｓｃ）、イットリウム（Ｙ）、セリウム（Ｃｅ）、サマリウム（Ｓｍ）またはガ
ドリニウム（Ｇｄ）を用いるのが好ましい。このような材料は、酸化物半導体層１０２と
相性がよく、これを第１のバッファ層１０１及び第２のバッファ層１０３に用いることで
、酸化物半導体層１０２との界面の状態を良好にすることができる。また、酸化物半導体
層１０２の結晶性を向上させることができる。
なお、酸化物半導体層１０２をトランジスタ５１０の活性層として用いるため、第１のバ
ッファ層１０１及び第２のバッファ層１０３のエネルギーギャップは酸化物半導体層１０
２よりも大きいことが求められ、第１のバッファ層１０１及び第２のバッファ層１０３は
絶縁性を有するのが好ましい。
図１（Ｃ）は、チャネル幅方向の断面図である。図１（Ｂ）と同様に、トランジスタ５１
０のチャネル幅方向の断面において酸化物半導体層１０２の側面は、第２のバッファ層１
０３の端部で覆われた構造を有する。このような構造とすることで、酸化物半導体層１０
２とゲート電極層４０１との間における寄生チャネルの発生を低減することができる。
図２に、トランジスタ５１０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に酸化物絶縁膜４３６と、第１のバッファ層１０１
となる第１のバッファ膜１０１ａと、酸化物半導体層１０２となる酸化物半導体膜１０２
ａとを順に成膜する（図２（Ａ）参照）。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に酸化物半導体層を含むトランジスタを直
接作製してもよいし、他の作製基板に酸化物半導体層を含むトランジスタを作製し、剥離
し、その後可撓性基板に転置してもよい。なお、作製基板から可撓性基板に剥離、転置す
るために、作製基板と酸化物半導体層を含むトランジスタとの間に剥離層を設けるとよい
。
酸化物絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シ
リコン、酸化窒化シリコン、又は窒化酸化シリコンを用いて形成することができる。酸化
物絶縁膜４３６は、単層でも積層でもよい。本実施の形態では酸化物絶縁膜４３６として
スパッタリング法を用いて形成する酸化シリコン膜を用いる。
また、第１のバッファ膜１０１ａとしては、アルミニウム、ガリウム、ジルコニウム、ハ
フニウム、又は希土類元素から選択された一以上の元素の酸化物を含む膜を形成する。こ
のような材料は後に形成される酸化物半導体層１０２との相性がよいため、酸化物半導体
層１０２と接する層として設けることで、酸化物半導体層１０２との界面の状態を良好に
保つことができる。また、このような材料を第１のバッファ層１０１に用いることで、酸
化物半導体層１０２の結晶性を向上させることができる。
第１のバッファ膜１０１ａの作製方法に特に限定はなく、例えば、プラズマＣＶＤ法やス
パッタリング法などの成膜方法を用いて作製することができる。
第１のバッファ膜１０１ａ上に成膜される酸化物半導体膜は、単層構造であってもよいし
、積層構造であってもよい。また、非晶質構造であってもよいし、結晶性酸化物半導体と
してもよい。酸化物半導体膜１０２ａを非晶質構造とする場合には、後の作製工程におい
て、酸化物半導体層に熱処理を行うことによって、結晶性酸化物半導体層としてもよい。
非晶質酸化物半導体層を結晶化させる熱処理の温度は、２５０℃以上７００℃以下、好ま
しくは４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とす
る。なお、当該熱処理は、作製工程における他の熱処理を兼ねることも可能である。
酸化物半導体膜１０２ａの成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉ
ｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物
半導体膜１０２ａは、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面
がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
酸化物半導体膜１０２ａを形成する際、できる限り酸化物半導体膜１０２ａに含まれる水
素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリン
グ法を用いて成膜を行う場合には、スパッタリング装置の処理室内に供給する雰囲気ガス
として、水素、水、水酸基または水素化物などの不純物が除去された高純度の希ガス（代
表的にはアルゴン）、酸素、および希ガスと酸素との混合ガスを適宜用いる。
また、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し
て成膜を行うことで、成膜された酸化物半導体層の水素濃度を低減させることができる。
処理室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手
段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライ
オポンプを用いて排気した処理室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含
む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で
成膜した酸化物半導体膜１０２ａに含まれる不純物の濃度を低減できる。
また、酸化物絶縁膜４３６、第１のバッファ膜１０１ａ及び酸化物半導体膜１０２ａを大
気に解放せずに連続的に形成することが好ましい。酸化物絶縁膜４３６、第１のバッファ
膜１０１ａ及び酸化物半導体膜１０２ａを大気に曝露せずに連続して形成すると、これら
の界面に水素や水分などの不純物が吸着することを防止することができる。
また、基板４００を高温に保持した状態で酸化物半導体膜１０２ａを形成することも、酸
化物半導体膜１０２ａ中に含まれうる不純物濃度を低減するのに有効である。基板４００
を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度
が２００℃以上３５０℃以下とすればよい。また、成膜時に基板を高温で加熱することで
、結晶性酸化物半導体膜を形成することができる。
酸化物半導体膜１０２ａに用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）
あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。ま
た、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビラ
イザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビ
ライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフ
ニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａ
ｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有す
ることが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ
系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｓｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸
化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化
物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物
、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、
Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、四
元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸
化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ
－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用いることができる。
なお、酸化物半導体膜１０２ａは、成膜時に酸素が多く含まれるような条件（例えば、酸
素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多
く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含
有量が過剰な領域が含まれている）膜とすることが好ましい。
また酸化物半導体膜１０２ａを、成膜する際に用いるスパッタリングガスは水素、水、水
酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
本実施の形態では、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガ
スと酸素の混合雰囲気下において、成膜温度を２００℃以上４５０℃以下として酸化物半
導体膜１０２ａの成膜を行い、結晶領域を有する酸化物半導体である結晶性酸化物半導体
膜を形成する。
結晶領域を有する酸化物半導体として、例えば、ＣＡＡＣ－ＯＳ膜を用いることができる
。ＣＡＡＣ－ＯＳ膜を得る方法としては、三つ挙げられる。一つ目は、成膜温度を２００
℃以上４５０℃以下として酸化物半導体膜の成膜を行い、表面に概略垂直にｃ軸配向させ
る方法である。二つ目は、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００
℃以下の熱処理を行い、表面に概略垂直にｃ軸配向させる方法である。三つ目は、一層目
の膜厚を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、二層目の成膜を行
い、表面に概略垂直にｃ軸配向させる方法である。
ＣＡＡＣ－ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ－ｂ面から劈開し、ａ
－ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ－ＯＳ膜を成膜することができる。
また、ＣＡＡＣ－ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
－８０℃以下、好ましくは－１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ化合物ターゲットにつ
いて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ－Ｇ
ａ－Ｚｎ－Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここ
で、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、
２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２のｍｏ
ｌ数比である。なお、粉末の種類、およびその混合する比率は、作製するスパッタリング
用ターゲットによって適宜変更すればよい。
結晶性酸化物半導体は、よりバルク内欠陥を低減することができ、表面の平坦性を高めれ
ばアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高
めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平
均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ
以下の表面上に形成するとよい。
なお、Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義
されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「
基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義され
る。
Figure 0007047154000001
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ
１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ
２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に
投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａ
は原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測
定可能である。
よって、第１のバッファ膜１０１ａにおいて酸化物半導体膜１０２ａが接して形成される
領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処
理（例えば、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ
ｉｎｇ：ＣＭＰ）法）、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、第１のバッファ膜１０１ａ表面の凹凸状態に合わせて適宜設定すればよい。
なお、本実施の形態においては、酸化物半導体膜１０２ａを、当該酸化物半導体膜１０２
ａと同種の成分でなる酸化物膜である第１のバッファ膜１０１ａ上に形成する。このため
、当該２層の界面状態を良好とすることができ、界面近傍における結晶性を向上させるこ
とができる。
次いで、第１のバッファ膜１０１ａ及び酸化物半導体膜１０２ａをフォトリソグラフィ工
程により島状に加工し、第１のバッファ層１０１及び酸化物半導体層１０２を形成する。
第１のバッファ層１０１及び酸化物半導体層１０２を形成するためのレジストマスクをイ
ンクジェットで形成してもよい。レジストマスクをインクジェットで形成するとフォトマ
スクを使用しないため、製造コストを低減することができる。
なお、第１のバッファ膜１０１ａ及び酸化物半導体膜１０２ａのエッチングは、ドライエ
ッチングでもウェットエッチングでもよく、双方を適用してもよい。
本実施の形態では、第１のバッファ膜１０１ａ及び酸化物半導体膜１０２ａを同じマスク
を用いてエッチング加工するため、加工後の第１のバッファ層１０１と酸化物半導体層１
０２とは側面の端部が一致した同形状の層となる。
また、酸化物半導体層１０２に、当該酸化物半導体層１０２に含まれる過剰な水素（水や
水酸基を含む）を除去（脱水化または脱水素化）するための熱処理を行うのが好ましい。
熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。熱処理は
減圧下又は窒素雰囲気下などで行うことができる。
この熱処理によって、ｎ型不純物である水素を酸化物半導体から除去することができる。
例えば、脱水化又は脱水素化処理後の酸化物半導体層１０２に含まれる水素濃度を、５×
１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下とすることができる。
なお、脱水化又は脱水素化のための熱処理は、酸化物半導体膜１０２ａの成膜後であって
後に形成する絶縁膜４０７の成膜前であれば、トランジスタ５１０の作製工程においてど
のタイミングで行ってもよい。但し、第２のバッファ層１０３として酸化アルミニウム膜
を用いる場合には、第２のバッファ層１０３を形成する前に行うのが好ましい。また、脱
水化又は脱水素化のための熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい
。
なお、脱水化又は脱水素化のための熱処理を酸化物半導体膜１０２ａの島状への加工前に
行うと、酸化物絶縁膜４３６に含まれる酸素が熱処理によって放出されるのを防止するこ
とができるため好ましい。
なお、熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、
水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリ
ウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは
７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐ
ｐｍ以下）とすることが好ましい。
また、熱処理で酸化物半導体層１０２を加熱した後、加熱温度を維持、またはその加熱温
度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥
エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定し
た場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下、好ましくは１ｐｐｍ以下、よ
り好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガ
スに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガ
スまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまた
は一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とす
ることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化
処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主
成分材料である酸素を供給することによって、酸化物半導体層１０２を高純度化及びｉ型
（真性）化することができる。
この熱処理によって、酸化物半導体層１０２と同種の元素を含む第１のバッファ層１０１
も高純度化しうる。また、酸化物半導体層１０２の結晶性（バルク及び第１のバッファ層
１０１との界面近傍）もより向上しうる。
次いで、島状の第１のバッファ層１０１及び島状の酸化物半導体層１０２を覆う第２のバ
ッファ層１０３を形成する（図２（Ｂ）参照）。第２のバッファ層１０３の成膜条件は、
第１のバッファ層１０１と同様であるため、ここでは説明を省略する。なお、第２のフォ
トリソグラフィ工程により酸化物半導体層１０２と重なり、且つ、酸化物半導体層１０２
の平面面積よりも広い上面形状の第２のバッファ層１０３を形成する。第２のバッファ層
１０３は、酸化物半導体層１０２と同種の成分でなる酸化物膜であるため、当該２層の界
面状態を良好とすることができる。また、第２のバッファ層１０３との界面近傍における
結晶性を向上させることができる。
次いで、第２のバッファ層１０３を覆うゲート絶縁膜４０２を形成する（図２（Ｃ）参照
）。
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲー
ト絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面が
セットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート絶縁膜４０２の材料としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコ
ン膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁膜４０２は
、単層構造としてもよいし、積層構造としてもよい。
次いで、ゲート電極層４０１をプラズマＣＶＤ法又はスパッタリング法等により、ゲート
絶縁膜４０２上に形成する（図２（Ｄ）参照）。
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物
元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなど
のシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層
構造としてもよい。
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導
電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜４０２と接するゲート電極層４０１の一層として、窒素を含む金属酸
化物、具体的には、窒素を含むＩｎ－Ｇａ－Ｚｎ系酸化物膜や、窒素を含むＩｎ－Ｓｎ系
酸化物膜や、窒素を含むＩｎ－Ｇａ系酸化物膜や、窒素を含むＩｎ－Ｚｎ系酸化物膜や、
窒素を含むＳｎ系酸化物膜や、窒素を含むＩｎ系酸化物膜や、金属窒化膜（ＩｎＮ、Ｓｎ
Ｎなど）を用いることができる。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事
関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧を
プラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
次いで、ゲート絶縁膜４０２及びゲート電極層４０１上に絶縁膜４０７を形成する。
絶縁膜４０７は、ゲート絶縁膜４０２と同様の材料を用いて形成することができる。
また、絶縁膜４０７として平坦化絶縁膜を用いてもよい。平坦化絶縁膜としては、ポリイ
ミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることが
できる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）等を用いることがで
きる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を
形成してもよい。
次いで、絶縁膜４０７に、酸化物半導体層１０２に達するコンタクトホール（開口）を形
成し、コンタクトホールに、酸化物半導体層１０２と電気的に接続するソース電極層４０
５ａ及びドレイン電極層４０５ｂをそれぞれ形成する（図２（Ｅ）参照。）
ソース電極層及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、
Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする
金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いること
ができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ
、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜
、窒化タングステン膜）を積層させた構成としてもよい。また、ソース電極層４０５ａ、
及びドレイン電極層４０５ｂに用いる導電膜にリンまたはホウ素等のドーパントを含ませ
てもよい。
以上の工程によって、トランジスタ５１０を形成することができる。
トランジスタ５１０と異なる構成を有する本実施の形態に係るトランジスタの構成を図３
及び図４に示す。なお、図３及び図４に示すトランジスタは、先に示したトランジスタ５
１０と一部が異なるだけであるため、簡略化のために同一の符号を用いて説明し、同一の
部分の詳細な説明は、ここでは省略することとする。
図３（Ａ）に示すトランジスタ５２０は、第１のバッファ膜１０１ａ及び酸化物半導体膜
１０２ａを島状に加工する際に、同じマスクを用いて（或いは、加工によって作製した島
状の第１のバッファ層１０１及び酸化物半導体層１０２をマスクとして）酸化物絶縁膜４
３６の一部をエッチングして薄くした構成である。トランジスタ５２０において酸化物絶
縁膜４３６は、島状の第１のバッファ層１０１及び酸化物半導体層１０２と重畳する領域
は、その他の領域（重畳しない領域）と比較して厚い膜厚を有している。第１のバッファ
層１０１及び酸化物半導体層１０２の島状への加工の際に、酸化物絶縁膜４３６の一部ま
でエッチングすることによって酸化物半導体層１０２の残渣などのエッチング残りを除去
し、リーク電流の発生を低減することができる。
また、図３（Ｂ）に示すトランジスタ５３０は、３回のフォトリソグラフィ工程により、
第１のバッファ層１０１、酸化物半導体層１０２及び第２のバッファ層１０３を島状に加
工する例である。トランジスタ５３０においては、第１のバッファ膜１０１ａを成膜後、
第１のマスクを用いて島状の第１のバッファ層１０１を形成し、島状の第１のバッファ層
１０１上に酸化物半導体膜１０２ａを成膜後、第２のマスクを用いて島状の酸化物半導体
層１０２を形成し、島状の第１のバッファ層１０１及び酸化物半導体層１０２上に第２の
バッファ層１０３となる第２のバッファ膜１０３ａを成膜後、当該第２のバッファ膜１０
３ａを第３のマスクを用いて島状に加工することで、形成される。
なお、トランジスタ５３０は、第１のバッファ層１０１の側面が、酸化物半導体層１０２
の側面から突出した構造であり、第２のバッファ層１０３が第１のバッファ層１０１の上
面の一部と接する構成とした例である。第２のバッファ層１０３の端部は、第１のバッフ
ァ層１０１の端部とそれぞれ接して重なる。
また、図４にトランジスタ５４０の構成を示す。図４（Ａ）は平面図であり、図４（Ａ）
中の鎖線ＸＹで切断した断面が図４（Ｂ）に相当し、図４（Ａ）中の鎖線ＶＷで切断した
断面が図４（Ｃ）に相当する。
チャネル長方向の断面図である図４（Ｂ）に示すように、トランジスタ５４０は、第１の
バッファ膜１０１ａと、第１のバッファ膜１０１ａ上に設けられた島状の酸化物半導体層
１０２と、酸化物半導体層１０２上に接して設けられたソース電極層４０５ａ及びドレイ
ン電極層４０５ｂと、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に設けられ、
少なくとも酸化物半導体層１０２のチャネル形成領域と接する第２のバッファ層１０３と
、ゲート絶縁膜４０２と、ゲート電極層４０１と、を含む。また、トランジスタ５４０に
おいて、ゲート電極層４０１上に絶縁膜４０７が設けられていてもよい。
また、チャネル幅方向の断面図である図４（Ｃ）に示すように、トランジスタ５４０のチ
ャネル幅方向の断面において酸化物半導体層１０２の側面は、第２のバッファ層１０３の
端部で覆われた構造を有する。このような構造とすることで、酸化物半導体層１０２とゲ
ート電極層４０１との間における寄生チャネルの発生を低減することができる。
図４（Ｂ）及び図４（Ｃ）に示すように、トランジスタ５４０において、第２のバッファ
層１０３は、ソース電極層４０５ａ及びドレイン電極層４０５ｂを覆い、且つ第１のバッ
ファ膜１０１ａ及び酸化物半導体層１０２と接して設けられている。つまり、酸化物半導
体層１０２は、第１のバッファ膜１０１ａ及び第２のバッファ層１０３に囲まれて設けら
れている。なお、トランジスタ５１０等のように第１のバッファ膜１０１ａを島状に加工
して第１のバッファ層１０１としてもよい。
なお、第１のバッファ膜１０１ａと、第２のバッファ層１０３は、同じ材料を含む膜とし
てもよいし、上述の材料のうち異なる材料を含む膜としてもよい。第１のバッファ膜１０
１ａと第２のバッファ層１０３とを同じ材料（又はエッチングの選択比が十分でない材料
）を用いて構成する場合、第２のバッファ層１０３を島状に加工する際のエッチングは時
間によって制御すればよい。なお、第２のバッファ層１０３の加工の際に、第１のバッフ
ァ膜１０１ａの一部がエッチングされて、第２のバッファ層１０３が重畳する領域と比較
して第２のバッファ層１０３と重畳しない領域の膜厚が薄くなることもある。
本実施の形態で示したトランジスタは、酸化物半導体層の上面部及び下面部に、酸化物半
導体層と同種の成分でなるバッファ層が接して設けられている。このように酸化物半導体
層と相性の良い材料によって構成されたバッファ層を酸化物半導体層と接する態様で存在
させることで、バッファ層と酸化物半導体層との界面を良好にすることができる。よって
、半導体装置の動作などに起因して生じうる電荷などが酸化物半導体層とバッファ層との
界面に捕獲されることを抑制することができる。これによって、酸化物半導体層への電荷
の影響を緩和することができるため、酸化物半導体層界面への電荷トラップに起因するト
ランジスタのしきい値変動を抑制することができる。
また、酸化物半導体層を結晶性酸化物半導体層とする場合、酸化物半導体層と接して該酸
化物半導体層と同種の成分でなるバッファ層を設けることで、界面近傍における結晶性を
向上させることができる。よって、酸化物半導体層と接するバッファ層との界面近傍及び
バルク内をそれぞれ結晶性領域とすることが可能となるため、結晶性酸化物半導体層にお
けるバンド内準位を低減させることができる。したがって、トランジスタ特性を向上させ
ることができる。
また、このような結晶性酸化物半導体層をトランジスタに用いることで、可視光や紫外光
の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とす
ることができる。
また、本実施の形態において、トランジスタの活性層に用いる酸化物半導体層は、熱処理
によって、水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化
物半導体より排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体
を構成する主成分材料である酸素を供給することによって、高純度化及びｉ型（真性）化
されたものである。このように高純度化された酸化物半導体層を含むトランジスタは、電
気的特性変動が抑制されており、電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図５を用いて
説明する。本実施の形態において実施の形態１と同一部分又は同様な機能を有する部分、
及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また
同じ箇所の詳細な説明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、脱水化又は脱水
素化処理を行った酸化物半導体層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素
イオン、のいずれかを含む）を導入して膜中に酸素を供給する例を示す。
脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時
に脱離して減少してしまう恐れがある。酸化物半導体層において、酸素が脱離した箇所で
は酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気特性変動を招くドナー準
位が生じてしまう。
よって、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素を供給することが好ま
しい。酸化物半導体層へ酸素を供給することにより、膜中の酸素欠損を補填することがで
きる。該酸化物半導体層をトランジスタに用いることで、酸素欠損に起因するトランジス
タのしきい値電圧Ｖｔｈのばらつき、しきい値電圧の変動を低減することができる。また
、しきい値電圧をプラス方向に変動させ、トランジスタをノーマリーオフ化することもで
きる。
図５（Ａ）は、図２（Ｃ）と対応しており、酸化物絶縁膜４３６が設けられた絶縁表面を
有する基板４００上に、第１のバッファ層１０１と、酸化物半導体層１０２と、第２のバ
ッファ層１０３と、ゲート絶縁膜４０２とが形成されている。
次に、酸化物半導体層１０２に酸素４３１（少なくとも、酸素ラジカル、酸素原子、酸素
イオン、のいずれかを含む）を導入して、酸化物半導体層１０２に、酸素過剰領域１１２
を形成し、酸素の供給を行う（図５（Ｂ）参照）。
なお、酸素過剰領域１１２は、酸化物半導体が結晶状態における化学量論的組成比に対し
、酸素の含有量が過剰な領域が、少なくとも一部含まれている領域とする。酸素過剰領域
１１２に供給された酸素４３１によって、酸化物半導体層１０２中または界面に存在する
酸素欠損を補填することができる。なお、酸化物半導体層１０２への酸素の導入工程にお
いて、酸化物半導体層１０２に接する第１のバッファ層１０１又は第２のバッファ層１０
３のいずれか又は双方に酸素過剰領域を形成してもよい。
次いで、酸素過剰領域１１２を有する酸化物半導体層１０２と重畳する領域にゲート電極
層４０１を形成する。その後、ゲート絶縁膜４０２及びゲート電極層４０１上に絶縁膜４
０７を形成し、絶縁膜４０７に設けられたコンタクトホールを介して酸化物半導体層１０
２と電気的に接続するソース電極層４０５ａ及びドレイン電極層４０５ｂを形成してトラ
ンジスタ４１０を作製する（図５（Ｃ）参照）。
本実施の形態で示すトランジスタは、脱水化又は脱水素化処理を行った酸化物半導体層１
０２に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体層１０２を高
純度化、及びｉ型（真性）化することができる。高純度化し、ｉ型（真性）化した酸化物
半導体層１０２を有するトランジスタ４１０は、電気特性変動が抑制されており、電気的
に安定である。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オンインプランテーション法、プラズマ処理などを用いることができる。
なお、本実施の形態では、ゲート絶縁膜４０２を介して酸化物半導体層１０２に酸素４３
１を導入する工程を示したが、酸化物半導体層１０２への酸素の導入のタイミングは脱水
化又は脱水素化処理を行った後であれば特に限定されない。また、上記脱水化又は脱水素
化処理を行った酸化物半導体層１０２への酸素の導入は複数回行ってもよい。例えば、酸
化物半導体層１０２が露出した状態で酸素４３１を導入してもよいし、絶縁膜４０７を通
過して酸化物半導体層１０２へ酸素を導入してもよい。なお、酸化物半導体層１０２が露
出した状態で酸素４３１を導入する場合は、プラズマ処理を適用することもできる。
また、酸化物半導体層１０２中の酸素過剰領域１１２において、酸素の導入工程によって
導入された酸素濃度を１×１０１８／ｃｍ３以上５×１０２１／ｃｍ３以下とするのが好
ましい。
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半
導体層１０２中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐ
ｅｃｔｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸
化物半導体層１０２に酸素が意図的に添加されたか否かを判別することは困難であるとい
える。
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存
在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％であることが知られている
。つまり、酸化物半導体層１０２中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法
によって見積もることができる程度になるから、これらの濃度を測定することで、酸化物
半導体層１０２中の酸素濃度をより正確に見積もることが可能な場合がある。よって、こ
れらの濃度を測定することで、酸化物半導体層１０２に意図的に酸素が添加されたか否か
を判別しても良い。
また、酸化物半導体膜へ酸素を導入した後、加熱処理を行うことが好ましい。加熱条件と
しては、温度２５０℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で、酸素
雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で
加熱処理を行ってもよい。
なお、酸化物半導体層を結晶性酸化物半導体層とした場合、酸素４３１の導入により、一
部非晶質化する場合がある。この場合、酸素４３１の導入後に加熱処理を行うことによっ
て、酸化物半導体層の結晶性を回復することができる。
以上のように、安定した電気特性を有する酸化物半導体層を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図６を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、酸化物半導体層
に低抵抗領域を形成する例である。低抵抗領域は、酸化物半導体層へ導電率を変化させる
不純物（ドーパントともいう）を導入して形成することができる。
実施の形態１で示した作製工程と同様に、酸化物絶縁膜４３６が設けられた絶縁表面を有
する基板４００上に、第１のバッファ層１０１、酸化物半導体層１０２、第２のバッファ
層１０３、ゲート絶縁膜４０２及びゲート電極層４０１を形成する。
次に、ゲート電極層４０１をマスクとして、酸化物半導体層１０２に、ゲート絶縁膜４０
２、第２のバッファ層１０３を通過してドーパント４２１を選択的に導入し、低抵抗領域
１２２ａ及び低抵抗領域１２２ｂを形成する（図６（Ａ）参照）。
ドーパント４２１は、酸化物半導体層１０２の導電率を変化させる不純物である。ドーパ
ント４２１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチ
モン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）
、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ
）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることが
できる。
本実施の形態において、ドーパント４２１は注入法によりゲート絶縁膜４０２及び第２の
バッファ層１０３を通過して、酸化物半導体層１０２に導入する。ドーパント４２１の導
入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンイン
プランテーション法などを用いることができる。その際には、ドーパント４２１の単体の
イオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させるゲ
ート絶縁膜４０２及び第２のバッファ層１０３の膜厚を適宜設定して制御すればよい。本
実施の形態では、ドーパント４２１としてホウ素を用いて、イオン注入法でホウ素イオン
の注入を行う。なお、ドーパント４２１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上
５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
低抵抗領域１２２ａ及び低抵抗領域１２２ｂにおけるドーパント４２１の濃度は、５×１
０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
ドーパント４２１を導入する際に、基板４００を加熱しながら行ってもよい。
なお、酸化物半導体層１０２にドーパント４２１を導入する処理は、複数回行ってもよく
、ドーパントの種類も複数種用いてもよい。
なお、ドーパント４２１が導入される深さによっては、第１のバッファ層１０１又は第２
のバッファ層１０３において、ゲート電極層４０１と重畳しない領域においても、ドーパ
ント４２１が含まれ、当該領域に一対の低抵抗領域が形成される場合がある。
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温
度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲
気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱
処理を行ってもよい。
酸化物半導体層１０２を結晶性酸化物半導体膜とした場合、ドーパント４２１の導入によ
り、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を行
うことによって、酸化物半導体層１０２の結晶性を回復することができる。
次いで、ゲート絶縁膜４０２及びゲート電極層４０１上に絶縁膜４０７を形成し、絶縁膜
４０７に設けられたコンタクトホールを介して酸化物半導体層１０２と電気的に接続する
ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成する（図６（Ｂ）参照）。
以上の工程で、本実施の形態に係るトランジスタ４２０を作製することができる。トラン
ジスタ４２０に含まれる酸化物半導体層１０２は、ゲート電極層４０１と重畳するチャネ
ル形成領域を挟んで、低抵抗領域１２２ａ及び低抵抗領域１２２ｂを有する。
また、実施の形態２で示した酸素過剰領域を有するトランジスタ４１０にドーパントを導
入し、低抵抗領域を形成したトランジスタ４３０を図６（Ｃ）に示す。
トランジスタ４３０は、図５（Ａ）及び図５（Ｂ）に示す工程によって、酸素過剰領域１
１２を含む酸化物半導体層１０２を形成した後、ゲート電極層４０１をマスクとしてドー
パントを導入することで、酸素を過剰に含むチャネル形成領域１２４ｃを挟んで、ドーパ
ント及び過剰な酸素を含む低抵抗領域１２４ａと、ドーパント及び過剰な酸素を含む低抵
抗領域１２４ｂと、を有する。
本実施の形態で示すトランジスタ４２０及びトランジスタ４３０は、チャネル長方向にチ
ャネル形成領域を挟んで低抵抗領域を含む酸化物半導体層を有することにより、オン特性
（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。ま
た、低抵抗領域は、自己整合的に形成され、ゲート電極層と重ならないため、寄生容量を
小さくすることができる。寄生容量を小さくすることは、半導体装置全体の消費電力を低
減することに繋がる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
実施の形態１乃至実施の形態３に示したトランジスタを用いて表示機能を有する半導体装
置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の
一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成するこ
とができる。
図７（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図７（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また信号線駆動
回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及
び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、
４０１８ｂから供給されている。
図７（Ｂ）、及び図７（Ｃ）において、第１の基板４００１上に設けられた画素部４００
２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている
。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられ
ている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１と
シール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図
７（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。図７（Ｂ）、及び（Ｃ）
においては、信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２
に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図７（Ｂ）、及び図７（Ｃ）においては、信号線駆動回路４００３を別途形成し、第
１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の
一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図７（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図７（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図７（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
なお、表示装置とは、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む。
すなわち、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしく
は光源（照明装置含む）を指す。また、表示素子が封止された状態にあるパネルだけでは
なく、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられた
モジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、また
は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示
装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１乃至実施の形態３に例示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インク表示装置（電子
ペーパー）など、電気的作用によりコントラストが変化する表示媒体も適用することがで
きる。
半導体装置の一形態について、図７及び図８を用いて説明する。図８は、図７（Ｂ）のＭ
－Ｎにおける断面図に相当する。
図７及び図８で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図８（Ａ）では、画素部４００２に含まれるトランジス
タ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示してい
る。また、図８（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線
駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図８（Ａ）では、
トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けられ、図８（Ｂ）では、ト
ランジスタ４０１０、４０１１上に絶縁膜４０２０及び絶縁膜４０２１が設けられている
。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
トランジスタ４０１０及びトランジスタ４０１１としては、実施の形態１乃至実施の形態
３で示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示
したトランジスタ５１０と同様な構造を有するトランジスタを適用する例を示す。トラン
ジスタ４０１０、トランジスタ４０１１は、電気的特性変動が抑制されており、電気的に
安定である。よって、本実施の形態の半導体装置として信頼性の高い半導体装置を提供す
ることができる。トランジスタ４０１０及びトランジスタ４０１１は、第１のバッファ膜
４０４０を含んで構成される。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図８（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図８（Ａ）にお
いて、液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層
４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４
０３２、絶縁膜４０３３が設けられている。第２の電極層４０３１は第２の基板４００６
側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介し
て積層する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、強誘電性液晶、反強誘
電性液晶等を用いることができる。これらの液晶は低分子化合物でも高分子化合物でもよ
い。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック
相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤
を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温
度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤
などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー
相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要で
あり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要と
なるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工
程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性
を向上させることが可能となる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化
物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本明細書に開示する酸化物半導体層を用いたトランジスタは、オフ状態における電流値（
オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を
長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度
を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体層を用いたトランジスタは比較的高い電界効果移
動度が得られるため、走査線駆動回路４００４の高速駆動が可能である。本実施の形態に
よると、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートラン
ジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコン
ウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を
削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐ
ｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。なお、ここでは、発光素子として有機
ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図８（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。発光素子４５１３は
、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお、図
８（Ｂ）に示した発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１
１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４
５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えること
ができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素
子４５１３を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止さ
れた空間には充填材４５１４が設けられ密封されている。このように外気に曝されないよ
うに気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂
フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート共重合体）を用いることができる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものである。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
なお、図７及び図８において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム
）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィル
ムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。本実施の形態に
おいて酸化物半導体層上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素
、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果
）が高い。従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因と
なる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半導体を構成する主
成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル、ポリイミド、ベンゾシ
クロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることが
できる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂
、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお
、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム
亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有す
る導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、駆動回路保護用の保護回路を設けてもよい。保護回路は、非線形素子を用いて構成
することが好ましい。
以上のように実施の形態１乃至実施の形態３で示したトランジスタを適用することで、信
頼性の高い半導体装置を提供することができる。なお、実施の形態１で例示したトランジ
スタは、電源回路に搭載されるパワーデバイス、ＬＳＩ等の半導体集積回路など様々な機
能を有する半導体装置に適用することが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
実施の形態１乃至実施の形態３に示したトランジスタを用いて、対象物の情報を読み取る
イメージセンサ機能を有する半導体装置を作製することができる。
図９（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図９（Ａ）はフォ
トセンサの等価回路であり、図９（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を含有するトランジスタと明確
に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載し
ている。図９（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１
乃至実施の形態３に示したトランジスタが適用でき、酸化物半導体積層を用いるトランジ
スタである。本実施の形態では、実施の形態２で示したトランジスタ５４０と同様な構造
を有するトランジスタを適用する例を示す。
図９（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に
示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能
するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオー
ド６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられてい
る。
トランジスタ６４０上には絶縁膜６３１、絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜
６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、
層間絶縁膜６３３上に形成した電極層６４１ａ及び電極層６４１ｂと、層間絶縁膜６３４
上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６
ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極
層６４２は電極層６４１ａを介して電極層６４５と電気的に接続している。電極層６４５
は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０
２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜
６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の
導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン
膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半
導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電
型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、そ
の材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法（インクジェット法等）、スクリーン印刷、オフセット
印刷等を用いて形成することができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はス
パッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い
。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
絶縁膜６３２としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、
酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層
、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物
絶縁膜の単層、又は積層を用いることができる。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶
縁材料を用いることができる。また上記有機絶縁材料の他に、シロキサン系樹脂、ＰＳＧ
（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の低誘電率材料（ｌｏｗ－ｋ材料）の
単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
以上のように実施の形態１乃至実施の形態３で示したトランジスタを適用することで、信
頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機と
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジ
タルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技
機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具
体例を図１０に示す。
図１０（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、
筐体９００１に表示部９００３が組み込まれている。本発明の一態様を用いて作製される
半導体装置は、表示部９００３に用いることが可能であり、表示部９００３により映像を
表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構
成を示している。また、電力供給のための電源コード９００５を筐体９００１に有してい
る。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画
面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形
態３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッ
チ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１０（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は
、筐体９１０１に表示部９１０３が組み込まれている。本発明の一態様を用いて作製され
る半導体装置は、表示部９１０３に用いることが可能であり、表示部９１０３により映像
を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支
持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモ
コン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー
９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示され
る映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機
９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図１０（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テ
レビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さ
らにモデムを介して有線または無線による通信ネットワークに接続することにより、一方
向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）
の情報通信を行うことも可能である。
先の実施の形態に示した半導体装置を適用することで信頼性の高いテレビジョン装置とす
ることができる。
図１０（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キ
ーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む
。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３
に用いることにより作製される。
先の実施の形態に示した半導体装置を適用することで信頼性の高いコンピュータとするこ
とが可能となる。
図１０（Ｄ）は、携帯電話機の一例を示している。携帯電話機９５００は、筐体９５０１
に組み込まれた表示部９５０２の他、操作ボタン９５０３、操作ボタン９５０７、外部接
続ポート９５０４、スピーカ９５０５、マイク９５０６などを備えている。携帯電話機９
５００は、本発明の一態様を用いて作製される半導体装置を表示部９５０２に用いること
により作製される。
図１０（Ｄ）に示す携帯電話機９５００は、表示部９５０２を指などで触れることで、情
報を入力する、電話を掛ける、またはメールを作成するなどの操作を行うことができる。
表示部９５０２の画面は、主として３つのモードがある。第１は、画像の表示を主とする
表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表
示モードと入力モードの２つのモードが混合したものである。
例えば、電話を掛ける、またはメールを作成する場合は、表示部９５０２を文字の入力を
主とする入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表
示部９５０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好まし
い。
また、携帯電話機９５００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機９５００の向き（縦向きか横向きか）を判断
して、表示部９５０２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部９５０２を触れる、または筐体９５０１の操作ボ
タン９５０３の操作により行われる。また、表示部９５０２に表示される画像の種類によ
って切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデ
ータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部９５０２の光センサで検出される信号を検知し、表示
部９５０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
また、表示部９５０２は、イメージセンサとして機能させることもできる。例えば、表示
部９５０２に掌や指を触れ、掌紋、指紋等を撮像することで、本人認証を行うことができ
る。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシン
グ用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
１０１ 第１のバッファ層
１０１ａ 第１のバッファ膜
１０２ 酸化物半導体層
１０２ａ 酸化物半導体膜
１０３ 第２のバッファ層
１０３ａ 第２のバッファ膜
１１２ 酸素過剰領域
１２２ａ 低抵抗領域
１２２ｂ 低抵抗領域
１２４ａ 低抵抗領域
１２４ｂ 低抵抗領域
１２４ｃ チャネル形成領域
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁膜
４１０ トランジスタ
４２０ トランジスタ
４２１ ドーパント
４３０ トランジスタ
４３１ 酸素
４３６ 酸化物絶縁膜
５１０ トランジスタ
５２０ トランジスタ
５３０ トランジスタ
５４０ トランジスタ
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３２ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ 電極層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０２３ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４０４０ 第１のバッファ膜
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９５００ 携帯電話機
９５０１ 筐体
９５０２ 表示部
９５０３ 操作ボタン
９５０４ 外部接続ポート
９５０５ スピーカ
９５０６ マイク
９５０７ 操作ボタン

Claims (1)

  1. 第１のバッファ層と、
    前記第１のバッファ層上に接して設けられた酸化物半導体層と、
    前記酸化物半導体層の側面を覆い、前記酸化物半導体層上に接して設けられた第２のバッファ層と、
    前記第２のバッファ層上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記酸化物半導体層と重畳するゲート電極層と、
    前記ゲート電極層上に設けられ、開口部を有する絶縁膜と、
    前記絶縁膜上に設けられ、前記開口部を介して前記酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層と、を有し、
    前記第１のバッファ層及び前記第２のバッファ層はそれぞれ、アルミニウム、ガリウム、ジルコニウム、ハフニウム、又は希土類元素から選択された一以上の元素の酸化物を含む半導体装置。
JP2021023303A 2011-07-08 2021-02-17 半導体装置 Active JP7047154B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022047347A JP2022089841A (ja) 2011-07-08 2022-03-23 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011152164 2011-07-08
JP2011152164 2011-07-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019210729A Division JP6840821B2 (ja) 2011-07-08 2019-11-21 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022047347A Division JP2022089841A (ja) 2011-07-08 2022-03-23 表示装置

Publications (2)

Publication Number Publication Date
JP2021101467A JP2021101467A (ja) 2021-07-08
JP7047154B2 true JP7047154B2 (ja) 2022-04-04

Family

ID=47438097

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2012152148A Active JP6138431B2 (ja) 2011-07-08 2012-07-06 半導体装置
JP2017087147A Active JP6355794B2 (ja) 2011-07-08 2017-04-26 半導体装置
JP2018111996A Expired - Fee Related JP6622356B2 (ja) 2011-07-08 2018-06-12 半導体装置
JP2019210729A Active JP6840821B2 (ja) 2011-07-08 2019-11-21 表示装置
JP2021023303A Active JP7047154B2 (ja) 2011-07-08 2021-02-17 半導体装置
JP2022047347A Withdrawn JP2022089841A (ja) 2011-07-08 2022-03-23 表示装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2012152148A Active JP6138431B2 (ja) 2011-07-08 2012-07-06 半導体装置
JP2017087147A Active JP6355794B2 (ja) 2011-07-08 2017-04-26 半導体装置
JP2018111996A Expired - Fee Related JP6622356B2 (ja) 2011-07-08 2018-06-12 半導体装置
JP2019210729A Active JP6840821B2 (ja) 2011-07-08 2019-11-21 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022047347A Withdrawn JP2022089841A (ja) 2011-07-08 2022-03-23 表示装置

Country Status (6)

Country Link
US (3) US9385238B2 (ja)
JP (6) JP6138431B2 (ja)
KR (5) KR20230035142A (ja)
SG (2) SG10201510100UA (ja)
TW (5) TWI688103B (ja)
WO (1) WO2013008407A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
US9293599B2 (en) 2013-05-20 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102537022B1 (ko) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6374221B2 (ja) * 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
TWI567995B (zh) 2013-06-27 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6131781B2 (ja) * 2013-08-28 2017-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
DE112014005486B4 (de) * 2013-12-02 2024-08-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
TWI666770B (zh) * 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
TWI772799B (zh) * 2014-05-09 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
JP6432189B2 (ja) * 2014-07-18 2018-12-05 株式会社デンソー 有機半導体装置およびその製造方法
US9991393B2 (en) * 2014-10-16 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
KR20230058538A (ko) 2014-11-28 2023-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
JP6674269B2 (ja) * 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10147823B2 (en) 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6736321B2 (ja) * 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR102549926B1 (ko) * 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
JP2017005064A (ja) * 2015-06-08 2017-01-05 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP6736351B2 (ja) * 2015-06-19 2020-08-05 株式会社半導体エネルギー研究所 半導体装置
US20170170218A1 (en) * 2015-12-09 2017-06-15 Dpix, Llc Top gate metal oxide thin film transistor switching device for imaging applications
KR102424445B1 (ko) * 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
US10734419B2 (en) 2018-10-31 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Imaging device with uniform photosensitive region array
KR102619290B1 (ko) * 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN118763123A (zh) * 2019-09-24 2024-10-11 乐金显示有限公司 薄膜晶体管及其基板及包括该薄膜晶体管的显示设备
JP7026717B2 (ja) * 2020-04-01 2022-02-28 株式会社半導体エネルギー研究所 半導体装置
US11721767B2 (en) * 2020-06-29 2023-08-08 Taiwan Semiconductor Manufacturing Company Limited Oxide semiconductor transistor structure in 3-D device and methods of forming the same
CN114388625A (zh) * 2020-10-19 2022-04-22 华为技术有限公司 一种薄膜晶体管及其制作方法、驱动基板和电子设备
CN113054077A (zh) * 2021-03-16 2021-06-29 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置及拼接显示装置
CN113517175B (zh) * 2021-06-07 2023-02-24 西安电子科技大学 一种基于异质衬底的β-Ga2O3薄膜及其制备方法
JP2023000567A (ja) 2021-06-18 2023-01-04 トヨタ自動車株式会社 電力供給ユニットおよび車両
WO2023228616A1 (ja) * 2022-05-26 2023-11-30 株式会社ジャパンディスプレイ 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278115A (ja) 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
JP2010182818A (ja) 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US20110147738A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003273361A (ja) 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1806322A (zh) 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005057042A (ja) * 2003-08-04 2005-03-03 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびその製造方法
JP3923458B2 (ja) * 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7569503B2 (en) 2004-11-24 2009-08-04 Nanosys, Inc. Contact doping and annealing systems and processes for nanowire thin films
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
TWI267195B (en) * 2005-06-20 2006-11-21 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
JP5647757B2 (ja) * 2005-06-30 2015-01-07 株式会社半導体エネルギー研究所 半導体装置、発光装置、モジュール、及び電子機器
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP2007180422A (ja) * 2005-12-28 2007-07-12 Sharp Corp 半導体素子及びその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7851277B2 (en) * 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US8021916B2 (en) * 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100952831B1 (ko) * 2009-01-12 2010-04-15 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101768786B1 (ko) * 2009-07-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI604594B (zh) * 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
KR101084176B1 (ko) * 2009-11-26 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102250803B1 (ko) * 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR20110069454A (ko) 2009-12-17 2011-06-23 한국전자통신연구원 박막 트랜지스터 및 그 형성방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
TWI469356B (zh) * 2010-03-03 2015-01-11 Au Optronics Corp 薄膜電晶體及其製造方法
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102436902B1 (ko) 2010-04-02 2022-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101881729B1 (ko) 2010-04-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 반도체 장치를 제작하기 위한 방법
KR101281463B1 (ko) * 2010-07-06 2013-07-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
JP2012238763A (ja) 2011-05-12 2012-12-06 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
KR101777762B1 (ko) * 2015-09-03 2017-09-12 에이피시스템 주식회사 고주파 전원 공급장치 및 이를 포함하는 기판 처리장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278115A (ja) 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
JP2010182818A (ja) 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US20110147738A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
WO2013008407A1 (en) 2013-01-17
TW201937739A (zh) 2019-09-16
KR20200044150A (ko) 2020-04-28
SG11201504507TA (en) 2015-07-30
KR102505105B1 (ko) 2023-03-06
KR20210122885A (ko) 2021-10-12
JP2022089841A (ja) 2022-06-16
JP2017139494A (ja) 2017-08-10
US20130009148A1 (en) 2013-01-10
US9837548B2 (en) 2017-12-05
JP6138431B2 (ja) 2017-05-31
JP6355794B2 (ja) 2018-07-11
JP2013038402A (ja) 2013-02-21
TWI748722B (zh) 2021-12-01
JP2021101467A (ja) 2021-07-08
TW202213794A (zh) 2022-04-01
US10439072B2 (en) 2019-10-08
KR102307446B1 (ko) 2021-09-30
JP6622356B2 (ja) 2019-12-18
KR102104394B1 (ko) 2020-04-24
TW202109897A (zh) 2021-03-01
TW202324755A (zh) 2023-06-16
TW201310645A (zh) 2013-03-01
JP2020043354A (ja) 2020-03-19
KR20240045347A (ko) 2024-04-05
JP2018170516A (ja) 2018-11-01
JP6840821B2 (ja) 2021-03-10
US9385238B2 (en) 2016-07-05
KR20140041731A (ko) 2014-04-04
KR20230035142A (ko) 2023-03-10
US20180090619A1 (en) 2018-03-29
TWI675483B (zh) 2019-10-21
TWI688103B (zh) 2020-03-11
US20170005201A1 (en) 2017-01-05
TWI711184B (zh) 2020-11-21
TW201727911A (zh) 2017-08-01
SG10201510100UA (en) 2016-01-28

Similar Documents

Publication Publication Date Title
JP7047154B2 (ja) 半導体装置
JP6995936B2 (ja) 半導体装置
JP6457573B2 (ja) 半導体装置
JP5997954B2 (ja) 半導体装置
JP6286512B2 (ja) 半導体装置の作製方法
JP5980015B2 (ja) 半導体装置及び半導体装置の作製方法
JP5947629B2 (ja) 半導体装置
JP6231743B2 (ja) 半導体装置の作製方法
JP2013149967A (ja) 半導体装置の作製方法
JP2013149953A (ja) 半導体装置及び半導体装置の作製方法
JP6125211B2 (ja) 半導体装置の作製方法
JP5873324B2 (ja) 半導体装置の作製方法
JP2021101485A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210319

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220323

R150 Certificate of patent or registration of utility model

Ref document number: 7047154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150