CN101263078A - 适用于纳米线薄膜的接触掺杂和退火系统以及工艺 - Google Patents

适用于纳米线薄膜的接触掺杂和退火系统以及工艺 Download PDF

Info

Publication number
CN101263078A
CN101263078A CNA2005800397744A CN200580039774A CN101263078A CN 101263078 A CN101263078 A CN 101263078A CN A2005800397744 A CNA2005800397744 A CN A2005800397744A CN 200580039774 A CN200580039774 A CN 200580039774A CN 101263078 A CN101263078 A CN 101263078A
Authority
CN
China
Prior art keywords
nano wire
laser
annealing
substrate
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800397744A
Other languages
English (en)
Other versions
CN101263078B (zh
Inventor
Y·潘
D·P·斯顿伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanosys Inc
Original Assignee
Nanosys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanosys Inc filed Critical Nanosys Inc
Publication of CN101263078A publication Critical patent/CN101263078A/zh
Application granted granted Critical
Publication of CN101263078B publication Critical patent/CN101263078B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/901—Manufacture, treatment, or detection of nanostructure having step or means utilizing electromagnetic property, e.g. optical, x-ray, electron beamm
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/963—Miscellaneous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

本发明的各实施例用于改进的接触掺杂和退火系统以及工艺。在各实施例中，等离子体离子浸没式注入(PIII)可用于对基于纳米线和其它纳米元件的薄膜器件进行掺杂。根据本发明的其它实施例，可使用脉冲激光退火(所用激光能流相对较低，低于100mJ/cm2，例如小于约50mJ/cm2，例如，介于2－18mJ/cm2之间)对基板(比如低温柔性基板，例如塑料基板)上的基于纳米线和其它纳米元件的器件进行退火。

Description

适用于纳米线薄膜的接触掺杂和退火系统以及工艺
有关申请的交叉参照
本申请要求2004年11月24日提交的美国临时专利申请60/630,743的优先权，该专利申请全文引用在此作为参考。
关于联邦资助研究的声明
无。
技术领域
本发明一般涉及纳米尺度的场效应晶体管的制造，更具体来讲，本发明涉及适用于纳米线薄膜的改进型接触掺杂与退火系统以及工艺，这种纳米线薄膜类似于在各种电子应用中的薄膜晶体管。
背景技术
就物理尺度而言，电子学正朝着的两个极端方向发展。微电子学根据摩尔定律而迅速小型化使得在降低成本的同时还能使计算能力显著提高。与此同时，在另一个人们相对关注较少的领域即宏观电子学领域中，也已经有了显著的进步。在该领域中，电子器件可集成在面积以平方米计的大面积基板上。目前宏观电子学主要是基于玻璃上的非晶硅(a-Si)或多晶硅(poly-Si)薄膜晶体管(TFT)，并且其在诸多领域中得到了越来越多的重要应用，其中包括平板显示器(FPD)、太阳能电池、射频识别标签(RFID)、图像传感器阵列以及数字X射线成像器。
尽管目前的技术已经成功地应用于许多方面，但仍局限于它所能够处理的这些应用。例如，人们对于将塑料用作宏观电子设备的基板越来越感兴趣，这是因为塑料具有重量轻、柔软、耐冲击且成本低等特点。然而，在塑料上制造高性能TFT还具有极大的挑战性，因为所有的工艺步骤都必须在低于塑料的玻璃转变温度的情况下进行。关于塑料上的TFT所适用的新材料(例如，有机材料和有机-无机混合材料)或新的制造策略的研究，人们已作出了相当多的努力但却鲜有成功。有机TFT具备有可能在塑料基板上使用卷式制造工艺的潜能，但载流子迁移率却只限于1cm2/V·s左右。材料和/或基板处理温度(特别是塑料)所导致的种种局限致使器件的性能降低，从而将器件限定在低频的应用中。因此，现有的TFT技术还无法应对那些即使只需要一般的计算、控制或通信功能的应用。
单独的半导体纳米线(NW)和单壁碳纳米管可用于制造纳米尺度的场效应晶体管(FET)，其电学性能可以与最高质量的单晶材料相比拟，在某些情况下甚至可超过这种单晶材料。特别是，已经证明了p-Si纳米线可以具有大小为300cm2/V·s的载流子迁移率，n-InP纳米线可以具有大小为2000-4000cm2/V·s的载流子迁移率，而单壁碳纳米管则可以具有高达20,000cm2/V·s的载流子迁移率。这些纳米FET可以将摩尔定律推至极限-分子水平，同时具有前所未有的性能。
对于纳米尺度的TFT(这种TFT可能应用于玻璃、塑料和其它需要低处理温度的基板)的制造方法而言，很重要的是一种接触掺杂与退火工艺，该工艺可用于将掺杂离子注入到纳米线中、激活纳米线的源极和漏极触点区中的掺杂剂并且修复因离子注入而造成的任何晶体破损。等离子体浸没式离子注入(PIII)是一种大面积且高产量的掺杂手段，具有许多固有的优于常规束离子注入的优点。当二十世纪八十年代后期引入时，这种技术主要用于提高金属的表面机械特性。最近已经将该技术用于半导体工艺，包括形成超浅的结、选择性的金属沉积、“绝缘体上的硅”基板(SIMOX和离子切割(Ion-Cut))的合成、多晶硅TFT的氢化，并且该技术还可用于高长宽比的沟槽掺杂。然而，PIII还尚未将本发明的知识应用于基于纳米线薄膜的TFT的接触掺杂。
另外，脉冲激光退火(PLA)工艺已经应用于有源矩阵液晶显示器(AMLCD)所采用的非晶硅和多晶硅TFT的制造工艺。脉冲激光可对非晶硅和多晶硅膜进行快速加热和冷却，且不会形成下层基板的熔化。与PLA相比，常规的加热炉退火都非常慢，具有较高的热平衡，而且不适于塑料基板。另外，非常快的热退火(VRTA)工艺只包括约1秒量级的加热周期，并且需要高的峰值温度，它不适于低温基板(例如，玻璃或塑料基板)。与之相反，PLA可以获得远优于加热炉退火和VRTA所能实现的TFT性能。
在非晶硅和多晶硅膜的常规脉冲激光退火工艺中，通常使用稀有气体卤素准分子激光器，因为这种激光器具有UV波段的短波长并且能够产生较短的高强度脉冲。在对非晶硅和多晶硅膜进行激光结晶化和退火工艺的激光器中，ArF(193纳米)、KrF(248纳米)和XeCl(308纳米)是最常使用的气体混合物。使用短波长的激光(例如，UV频段)对于非晶硅和多晶硅膜是有益的，因为这些膜在UV频段具有高吸收性，而大多数玻璃基板则不具有这种高吸收性。然而，当波长较短的激光器(比如发出UV光的激光器)与聚合物或塑料之类的其它基板一起使用时，会出现问题，因为这些基板在UV范围中具有高吸收性，当暴露于深UV激光激发时可能发生热损坏(例如，熔化)。
激光能流也对脉冲激光退火后形成的膜的均匀性起着十分重要的作用。通常，对非晶硅和多晶硅膜进行常规激光退火需要约250mJ/cm2或更高的激光能流。例如，当激光能流低于约100mJ/cm2时，非晶硅和多晶硅膜的表面甚至不会熔化，所发生的只不过是对膜进行一定的加热而已。然而，这种高激光能流的热冲击可能又会对下层低温基板材料形成破坏。
令人感到惊讶的是，本发明人已经发现，纳米线的熔化阈值远低于成块的硅(例如，非晶硅或多晶硅膜)，这表明可以在以低激光能流(例如，约小于100mJ/cm2、约小于50mJ/cm2、约小于20mJ/cm2或介于2-18mJ/cm2之间的激光能流)进行脉冲激光退火之后，使用PIII对NW-TFT中所用的纳米线(例如NW薄膜中所含的纳米线)进行有效地掺杂和退火。由此，可以使用适合于塑料基板的波长相对长一些的激光器(例如，使用Nd:YAG或Nd:YLF激光器，其波长约大于400纳米，例如约大于500纳米)和/或低功率设置下的波长较短的激光器(例如，准分子激光器)，来进行这种激光退火，从而避免了聚合物(和其它低熔点的)基板中紫外吸收所造成的深度热冲击。通过使用这种PIII掺杂和脉冲激光退火技术，可以在无需使用昂贵的常规离子注入和热退火工艺(这些工艺可能对下层低温(例如，塑料)基板形成热破坏)的情况下，产生纳米线晶体管上的低阻抗欧姆接触(从而使跨导和/或接触阻抗得到改进)。
发明内容
根据本发明的各实施例，等离子体浸没式离子注入(PIII)可用于对基板上的纳米线和其它基于纳米元件的器件进行掺杂。例如，揭示了一种对样品上的至少一个纳米线部分进行掺杂的方法，该方法一般包括：将样品装入腔中，其中该样品上面包括至少一个纳米线且该纳米线包括至少一个暴露部分；将电位耦合到样品上；以及将等离子体引入腔中，该等离子体包括掺杂材料的离子；由此将等离子体中的离子注入到上述至少一个纳米线中的至少一个暴露部分。该样品可以包括柔性塑料基板(或其它低温基板)，这种基板上面具有沉积的纳米线薄膜，由此可以使用PIII接触掺杂在纳米线薄膜中形成漏极和源极触点区域。
根据本发明的其它方面，揭示了一种对样品上的至少一个纳米线进行退火的方法，该方法一般包括：用小于约100mJ/cm2(例如，小于约50mJ/cm2，或小于约20mJ/cm2)的激光能流对样品上的至少一个纳米线(例如，纳米线薄膜中所包含的纳米线)的区域进行照射。因为使纳米线熔化所需的激光能流是很低的，所以有利的是，可以使用像脉冲式Nd:YLF(钕:钇锂氟化物)激光器或Nd:YAG(钕:钇铝石榴石)激光器等波长较长的激光器来进行上述激光退火，这些激光器发出不容易被低温(例如，塑料)基板吸收的可见光(由此避免了深度热冲击)，这些激光器也很容易买得到，相对便宜，并且很容易整合到纳米线器件制造工艺流程中。另外，也可以用波长较短的激光器(比如准分子激光器)来进行上述激光退火-尽管存在这样一个事实即塑料基板在短波长(例如，在UV光范围中)处具有高吸收性-因为对纳米线进行退火工艺同时又不使纳米线熔化所必需的激光能流是足够低的，以至于不会对下层基板形成明显的热破坏。上述激光器最好具有大约介于2-18mJ/cm2之间的激光能流(例如，大约介于6-14mJ/cm2之间)，以激活纳米线的选定区域(例如，源极和漏极区域)中的掺杂离子和/或修复PIII离子注入之后纳米线中的晶体破损，同时又不使纳米线(或下层基板)熔化。在制造像晶体管、二极管、电阻器等半导体器件的过程中，退火可以作为掺杂剂激活工艺的一部分来使用。
用激光能量照射的至少一个纳米线区域可以包括源极区域和漏极区域，或者可以包括一个或多个栅极区域。上述至少一个纳米线可能被包括在样品上所沉积的(例如，从溶液中沉积的)纳米线薄膜中。上述至少一个纳米线可以包括：内芯和至少一个环绕着内芯而设置的壳层，比如自然的氧化层或沉积的氧化层。在源极和漏极区域内可以去除(例如，通过蚀刻)上述至少一个壳层在纳米线末端的选定部分，以形成上述至少一个纳米线芯的金属触点。
在用激光能量照射样品之前，例如，可以利用等离子体浸没式离子注入来注入掺杂离子，从而将掺杂离子注入到上述至少一个纳米线中。本发明还可以任选地包括：至少用第二种激光(比如Ar激光)来照射纳米线的选定区域，其中第一种激光使纳米线的半导体材料成核，而第二种激光保持纳米线的温度以修复掺杂过程中对纳米线形成的任何破坏。上述样品可以包括像玻璃或塑料基板这样的低熔点材料，该材料对于退火激光而言基本上是透明的，由此上述激光波长基本上不被样品吸收。
在本发明的相关方面，揭示了一种对样品上的至少一个纳米线进行退火的方法，该方法一般包括：对样品上的至少一个纳米线的区域发射激光束，以便于引起至少一个纳米线退火，其中激光束具有可见光范围中的波长。该方法可以包括：脉冲发出激光束，对掺杂区域进行退火。激光束可以是从选自下列的激光光源中发出的：Nd:YLF(钕:钇锂氟化物)激光光源或Nd:YAG  (钕:钇铝石榴石)激光光源(或其它合适的长波长激光光源)。上述激光束最好具有小于约100mJ/cm2的能流(例如，小于约50mJ/cm2，或小于约20mJ/cm2，或介于约2-18mJ/cm2之间，或介于约6-14mJ/cm2之间)。
在本发明的另一个方面，揭示了一种在器件基板的有源器件区域上制造场效应晶体管的方法，该方法一般包括：在器件基板上沉积至少一个纳米线；将掺杂离子注入到上述至少一个纳米线的至少源极和漏极区域中，以便形成源极和漏极接触结；以及用其能流约小于100mJ/cm2的脉冲激光器来进行激光热退火，以便激活源极和漏极接触结内的掺杂离子。脉冲激光器可以选自：Nd:YLF(钕:钇锂氟化物)激光器；Nd:YAG  (钕:钇铝石榴石)激光器；或准分子激光器(比如KrF激光器)。脉冲激光最好具有小于约100mJ/cm2的能流(例如，小于约50mJ/cm2，或小于约20mJ/cm2，或介于约2-18mJ/cm2之间，或介于约6-14mJ/cm2之间)。注入掺杂离子的步骤可以包括：利用等离子体浸没式离子注入来注入掺杂离子。
在本发明的另一个方面，揭示了一种系统，该系统包括：基板，其表面沉积了至少一个纳米线；至少一个第一激光光源，用于向基板表面上的至少一个纳米线的掺杂区域发射其能流大约小于100mJ/cm2的激光束；其中激光束是以脉冲方式发出的，以便对掺杂区域进行退火。该系统还可以包括第二激光光源，用于对掺杂区域发射第二激光束。掺杂区域可以包括上述至少一个纳米线的源极和漏极区域或一个或多个栅极区域。该基板还可以包括：光缓冲层(例如，该缓冲层对可见光基本上透明)，该光缓冲层可沉积在基板上且位于上述至少一个纳米线的下面；以及热缓冲层，该热缓冲层可沉积在光缓冲层的上面或下面。热缓冲层用作一种热缓冲，以分散来自光缓冲层的任何热量，从而减小基板的表面温度。上述至少一个纳米线可以包括在基板上所沉积的纳米线薄膜内。
下文将参照附图详细描述本发明的其它实施例、特征和优点以及本发明各种实施例的结构和操作。
附图说明
图1示出了制造纳米线薄膜晶体管器件的示例性常规步骤。
图2示出了根据本发明一实施例用于进行等离子体离子浸没式注入(PIII)的系统200的示例。
图3示出了根据本发明一实施例的示例性脉冲激光退火(PLA)系统300。
图4A-B示出了利用低激光能流以变化的脉冲对纳米线中的硼掺杂剂进行激活所用的准分子激光退火；图4A示出了在使用准分子激光退火的情况下各激光能流处的纳米线阻抗；图4B示出了在使用准分子激光退火的情况下纳米线阻抗与激光能量的脉冲数之间的关系。
图5A-G是示出了根据本发明一实施例的多个工艺步骤的示意图，其中包括在生长基板上生长纳米线、将这些纳米线转移到器件基板上以及利用PIII和脉冲激光退火在纳米线中形成源极和漏极触点区域。
图6是在实施本发明方法的过程中可以使用的一种卷式处理系统的示意图。
具体实施方式
应该理解的是：本文所图示和描述的特定实现方法都是本发明的示例，并且并不试图以任何方式对本发明的范围进行限制。当然，为了简明，本文不再详细描述常规的电子器件、制造、半导体器件以及纳米管、纳米棒、纳米线和纳米带技术和系统的其它功能方面(以及系统的各个独立操作部件)。此外，为了简明，本文常常在涉及含纳米线的半导体晶体管器件的情形中对本发明进行描述。然而，本发明并不限于纳米线，像纳米管、纳米棒、纳米触须、纳米带等其它纳米结构都可以使用。此外，尽管在所论及的特定实现方法中提供了纳米线的数目及其纳米线的间距，但是这些实现方法并不是限制性的，很宽范围的纳米线数目和间距都可以使用。应该理解的是：本文所描述的制造技术可以用于创建任何半导体器件类型和其它电子部件类型。此外，这些技术将适用于电学系统、光学系统、消费类电子设备、工业电子设备、无线系统、空间应用等方面的应用或任何其它应用。
在本文中，术语“纳米线”一般是指任何细长的导电或半导电材料，它包括至少一个小于500纳米(最好小于100纳米)的横截面尺寸并且具有大于10(大于50较佳，大于100更佳)的长宽比(长度∶宽度)。这种纳米线的示例包括：国际专利申请WO 02/17362、WO 02/48701和01/03208中所描述的半导体纳米线；碳纳米管；以及其它类似尺寸的细长导电或半导电结构。
尽管本文所描述的示例性实现方法主要使用硅，但是其它类型的纳米线(以及像纳米带、纳米管、纳米棒等其它纳米结构)都可以使用，其中包括由选自下列半导体材料所构成的半导体纳米线：Si，Ge，Sn，Se，Te，B，C(包括金刚石)，P，B-C，B-P(BPo)，B-Si，Si-C，Si-Ge，Si-Sn和Ge-Sn，SiC，BN/BP/BAs，AlN/AlP/AlAs/AlSb，GaN/GaP/GaAs/GaSb，InN/MVInAs/InSb，BN/BP/BAs，AlN/AlP/AlAs/AlSb，GaN/GaP/GaAs/GaSb，InN/InP/InAs/InSb，ZnO/ZnS/ZnSe/ZnTe，CdS/CdSe/CdTe，HgS/HgSe/HgTe，BeS/BeSe/BeTe/MgS/MgSe，GeS，GeSe，GeTe，SnS，SnSe，SnTe，PbO，PbS，PbSe，PbTe，CuF，CuCl，CuBr，CuI，AgF，AgCl，AgBr，AgI，BeSiN2，CaCN2，ZnGeP2，CdSnAs2，ZnSnSb2，CuGeP3，CuSi2P3，(Cu，Ag)(Al，Ga，In，Tl，Fe)(S，Se，Te)2，Si3N4，Ge3N4，Al2O3，(Al，Ga，In)2(S，Se，Te)3，Al2CO；以及两种或更多种这类半导体的适当组合。
在某些方面，半导体可以包括选自下列的掺杂剂：周期表第III族的p型掺杂剂；周期表第V族的n型掺杂剂；选自B、Al和In的p型掺杂剂；选自P、As和Sb的n型掺杂剂；周期表第II族的p型掺杂剂；选自Mg、Zn、Cd和Hg的p型掺杂剂；周期表第IV的p型掺杂剂；选自C和Si的p型掺杂剂；或选自Si、Ge、Sn、S、Se和Te的n型掺杂剂。
另外，纳米线可以包括碳纳米管、或导电的或半导电的有机聚合物材料(例如，并五苯和过渡金属氧化物)。
因此，尽管本文中为了解释说明而不断提及术语“纳米线”，但是本文也包含纳米管的使用。纳米管可以按组合形式/纳米管薄膜的形式来形成，就像针对纳米线所描述的那样，单独或者与纳米线组合起来以便提供本文所描述的特性和优点。
此外，值得注意的是，本发明的纳米线薄膜可以是一种“非均匀的”膜，它包括半导体纳米线和/或纳米管和/或不同组成和/或结构特征的任何组合。例如，“非均匀的膜”可以包括：具有不同直径和长度的纳米线/纳米管；以及具有不同特征的“异质结构”的纳米线和/或纳米管，其中包括芯-壳纳米线/纳米管结构和沿着纳米线/纳米管的长度而具有不同组成的纳米线/纳米管，例如，2002年3月29日提交的题为“Methods of Fabricating Nanostructures and Nanowires and DevicesFabricated Therefrom，”的美国专利申请No.10/112,578对此有过描述，该专利申请整体引用在此作为参考。
在本发明中，尽管详细描述的焦点涉及在塑料基板上使用纳米线薄膜，但是纳米线所附着的基板可以包括其它材料，包括但不限于均匀的基板，例如像硅、玻璃、石英、聚合物等固体材料的基板；大的刚性固体材料板，例如玻璃、石英、塑料(比如聚碳酸酯、聚苯乙烯等)；或者可以包括附加元件，例如结构的、组成的等。还可以使用：柔性基板，比如一卷塑料(比如聚烯烃类、聚酰胺和其它)；透明基板；或这些特征的组合。另外，基板可以包括其它电路或结构元件，这些电路或结构元件是最终想要的器件的一部分。这种元件的特定示例包括：像电触点、其它引线或导电通路等电学电路元件，其中包括纳米线或其它纳米尺度的导电元件；光学和/或光电元件(例如，激光器、LED等)；以及结构元件(例如，微悬臂、凹坑、阱、立柱等)。
基本上“对齐”或“定向”意指：许多纳米线中的多数纳米线的纵轴被定向成在单个方向的30度以内。尽管在各种实施例中多数可以被视为大于50％的纳米线数目，但是其它百分比的纳米线(比如60％，75％，80％，90％)都可以被视为如此定向的大多数。在某些较佳的方面，大多数纳米线被定向成在所希望方向的10度以内。在其它实施例中，大多数纳米线可以被定向成在所希望方向的其它度数或范围以内。
应该理解的是，本文中的空间描述(例如，“上方”、“下方”、“上”、“下”、“顶部”、“底部”)仅是说明性的，并且本发明的器件可以按任何定向或方式来进行空间排列。
I.改进的接触掺杂和退火的实施例
本发明的各实施例适用于改进的接触掺杂和退火系统以及工艺。这些实施例都是示例性的而非限制性的。根据本文的描述，相关领域的技术人员将明显看到本发明的其它操作和结构实施例。这些其它实施例都在本发明的范围和精神之内。
共同待批且一起转让的美国专利申请10/674,060(题为“Large-AreaNanoenabled Macroelectronic Substrates And Uses Therefor”且于2003年9月30日提交)描述了用于高性能大面积薄膜电子器件的方法和系统，该方法和系统提供了硅基板的电学性能，但可以在柔性塑料基板上进行大面积低温处理工艺。该申请所描述的基板包括沉积于其中且被配置成按晶体管来操作的半导电纳米线薄膜。这些薄膜晶体管也可以被称为纳米束晶体管(NBT)。
这些薄膜晶体管允许使用常规半导体工艺(比如CMOS(互补金属氧化物半导体)工艺)，以便能够在柔性基板上以低温方式形成高性能、低功率、大面积电子器件，这是一种真正的“塑料上的半导体(semiconductor-on-plastic)”技术。示例性NBT具有如下性能特征：大于100cm2/V-s的迁移率；大于106的通断电流比；在小于5V的器件工作电压下，导通电流为1mA且阈值电压小于1V。
尽管NBT可与柔性基板上的低温和超大面积的工艺相兼容，但是它们的源极和漏极触点通常是利用常规离子束和高温热退火半导体工艺制成的。这种源极和漏极触点形成工艺却与适用于NBT的低温柔性基板不兼容。这一步骤通常是唯一需要高温的工艺步骤，因此是妨碍使用柔性塑料基板的主要阻碍。因此，需要新颖的低温工艺来形成与纳米线晶体管的欧姆接触。
图1的流程100示出了用于制造NBT器件的示例性常规步骤。流程100的步骤简述如下。在步骤102中，纳米线是在高温下合成的。例如，纳米线可以由任何种类的半导体材料所制成，其中包括硅。此外，纳米线可以是单晶或其它类型。纳米线可以采用任何方式来合成/制造。
在步骤104中，进行热氧化，以便在纳米线周围生长一层形状一致的薄氧化壳层。在晶体管应用中，该壳层用作完整的栅极电介质。在步骤106中，纳米线被转移到基板上以形成均匀的薄膜。例如，步骤106可以在室温下或其它温度下进行。这些纳米线可以彼此对齐或不对齐。这些纳米线可以被密集地压缩，或者按特定应用所要求的那样来压缩。在步骤108中，形成栅极。例如，步骤108可以在低温下(＜100℃)进行，比如通过使用标准薄膜沉积和光刻工艺。在步骤110中，进行空白离子注入，以便对栅极和触点区域(例如，源极和漏极区域)进行掺杂。在步骤112中，使用热退火工艺来激活掺杂剂并且使纳米线晶格结构重新结晶，以便去除离子注入过程中所引起的晶体损伤。在步骤114中，进行电介质膜沉积工艺，使器件钝化。在步骤116中，进行通孔形成工艺，以打开上述触点。在步骤118中，根据需要进行金属化工艺，以形成互连。
流程100中除步骤106(纳米线沉积)以外的步骤都可使用常规的TFT(薄膜晶体管)制造技术。这就是NBT技术的益处。例如，在硅材料实施例中，因为半导体纳米线由硅制成而栅极电介质由SiO2制成，所以没有必要改变制造工艺。利用该工艺，可以形成其性能与同等程度掺杂的结晶硅MOS器件相接近的NBT(例如，p-MOS NBT的跨导为0.75μS/μm，而与之相比的是常规p-MOS单晶硅器件的跨导为1.0μS/μm)。
对于具有希望的器件性能特征而言，具有足够多的连接NBT的源极和漏极区域的触点是重要的。例如，这种希望的特征包括：低串联阻抗和高跨导。在常规的半导体工艺中，触点形成包括接触掺杂(例如，流程100中的步骤110)，之后还包括热退火，以便于重新结晶和掺杂剂激活(例如，流程100中的步骤114)。目前，在高级半导体器件中形成触点的方法使用了低能量离子注入和快速热退火。低离子能量对于控制掺杂剂分布(即，掺杂剂在半导体中的分布)是必要的，以便形成非常浅的结(例如，小于50纳米)。快速热退火允许较低的热平衡，这使掺杂剂扩散得最少，并且快速热退火允许良好的结分布控制。除了形成良好触点的这些要求以外，对于纳米线宏观电子器件而言，若干其它因素也需要考虑。这些包括：
低离子能量可用于形成浅结并且用于控制掺杂剂分布，以避免对纳米线中的晶格结构造成永久损坏(像上述那样)。例如，掺杂剂离子在离子注入过程中不应该完全穿透纳米线，所以一部分下层结晶结构可得以保持以利于重新结晶过程中的恢复。
纳米线具有三维结构。进行纳米线的共形离子掺杂，使得在整个纳米线周围形成均匀表面的掺杂剂。值得注意的是，常规离子束注入通常导致不均匀的掺杂分布，因为这些离子是通过使用聚焦的束线而被注入的，因此，很难利用离子束在纳米线周围对纳米线进行均匀的掺杂。
希望能够将上述技术应用于大尺度电子器件应用，比如卷式工艺。在使用目前的离子束注入方法的情况下，存在着一个几乎线性的“工艺时间-基板尺寸”。因此，从经济方面考虑，按比例调节成大基板并不总是可行。
对于柔性塑料基板上待形成的纳米线器件而言，希望工艺温度较低。常规半导体热处理(炉退火或快速热处理)需要高温(例如，大于500℃)，这不适于塑料基板。
本发明的各实施例克服了这些上述局限。在各实施例中，使用等离子体离子浸没式注入(PIII)工艺来进行接触掺杂。此外，在各实施例中，使用脉冲激光退火工艺(LAP)进行重新结晶化和掺杂剂激活。这些工艺可具有下列优点：
可以使用占空比约为1-5毫秒之间(例如，1-3毫秒之间)的低离子注入能量(例如，小于5kV，例如，约1-2kHz之间)。因此，可以更好地控制会损伤纳米线的潜在晶体结构。为了对源极/漏极触点进行重掺杂和可控掺杂从而形成较低的接触和串联阻抗，可以进行高剂量率注入。针对纳米线中和周围均匀的表面载流子浓度，可以实现共形掺杂分布。这些工艺很容易针对大规格的基板进行调节，其中包括卷式制造工艺。可以实现真正的低温工艺，从而能够使用高温环境下无法处理的柔性塑料基板。可以增强现存的高密度等离子体系统，用于低成本系统注入。
这些工艺都与CMOS技术兼容。
下面的段落将采用更详细的示例实施例来描述利用等离子体离子浸没式注入(PIII)工艺进行接触掺杂和脉冲激光退火工艺(LAP)以便于重新结晶和掺杂剂激活。根据下面的描述，本发明的其它操作和结构实施例对于相关领域内的技术人员而言将是显而易见的。
a.使用PIII形成触点的实施例
根据本发明的实施例，PIII可用于对基板上的纳米线和其它基于纳米元件的器件进行掺杂。例如，在流程100的步骤110中，可以使用PIII，而不是使用常规的掺杂技术。图2示出了根据本发明一实施例可用于接触掺杂的常规PIII反应系统200。系统200包括源腔202、处理腔204、基板支架208、等离子体发生器或源210，以及电压/电位源212。图2所示的等离子体源210产生等离子体220，该等离子体220具有足够高密度和足够高能量的离子，以便对基板206的希望区域进行充分的掺杂剂注入，同时不损伤基板206。
在该示例中，等离子体源210包括微波源214、气体源216和磁线圈218。例如，等离子体源210可以是商用的调节方便的1500-瓦ECR(电子回旋加速器谐振)2.45GHz微波源。气体源216提供了通常与惰性气体混在一起的掺杂剂材料气体。微波源214将该气体辐射成等离子体形式。例如，通过使用TE10矩形到TE10圆形模式转换器，便可以将能量耦合到直径6英寸的源腔202中，与常规耦合方案相比，该转换器消除了方位角等离子体的非均匀性并提供了增大的径向均匀性。在根据本发明的方法实践PIII掺杂的过程中，也可以使用其它高密度等离子体设备。
等离子体220从源腔202中扩展到直径为18英寸、长度为30英寸的处理腔204，在处理腔204中进行注入。处理腔204中所产生的等离子体离子222注入基板206。基板206被基板支架208固定在腔204中，基板支架208耦合到电位源212。比如，通过Rogowski环路，可以监控注入基板206的离子222的基板电流(或单位脉冲的电荷)。在微波功率为1000瓦特的情况下，在基板支架208处可以达到1010-1011/cm3的离子密度。在该示例中，在脉冲操作的情况下，最大剂量率约为1011/cm2-脉冲；而在DC操作的情况下，约为1016/cm2-秒。
因为没有离子输运光学器件和质量选择，所以PIII能够提供较高的离子通量。它也是一种非“视线”工艺，与常规束离子注入不同。因此，这能够在像纳米线这种非平面表面上产生均匀的共形掺杂分布。例如，利用该技术，可以在纳米线的周围对纳米线进行均匀掺杂。
PIII有大量的优点和有益的特征。例如，PIII并不受正常的热力学限制(比如杂质可溶性)的影响。PIII所用的装备与等离子体蚀刻器或沉积所用的装备相似，并且比束离子注入器简单许多。注入通量可以相对很高。通过改变设备参数，多种工艺(比如，同时的和连续的注入、沉积和蚀刻)都是可行的。
如上所述，在制造NBT器件的过程中制造连接着纳米线的触点的步骤是：纳米线的源极-漏极掺杂，以形成p+/n(或其它p/n掺杂水平)结。可以改变PIII工艺，以便使用PIII来形成具有低寄生阻抗的纳米线FET的源极-漏极区域。
平面MOSFET掺杂可以对纳米线形成像10纳米这样浅的结。纳米线呈现非平面的表面(例如，圆形的横截面)。在PIII的情况下，通过等离子体来进行离子的注入，等离子体据其本性就是非方向性的并且将与表面一致。为了实现掺杂控制，可以控制等离子体的气体压力，以便控制离子-气体碰撞的平均自由程。当离子获取能够横穿等离子体外层的动能时，这将使离子轨迹随机化。结果，在热处理之后，在引线深度范围内出现共形注入和掺杂分布均匀性。另外，在注入期间可以使用多个偏压波形，以产生各种不同的离子穿透深度。各种不同离子穿透深度的叠加可以在纳米线横截面上产生了更均匀的注入分布。
在示例实施例中，NBT器件可以包括自对准或非自对准的多晶硅栅极。通过使用PIII，可以同时对源极/漏极和栅极进行掺杂工艺。对于厚度等于或者小于1000埃的栅极而言，为了在多晶硅层上实现均匀掺杂，在触点区域中离子穿透到纳米线中的深度应该小于500埃。可以使用PIII工艺的控制来减小寄生效应(比如，聚耗尽)或使其最小化。此外，在激光退火工艺中可以控制多晶硅栅极的晶粒结构，以提高掺杂效率从而减小薄层方块阻抗。
b.适用于触点区域的激光退火工艺的实施例
在有源矩阵液晶显示器(AMLCD)应用的多晶硅薄膜晶体管(TFT)的制造过程中，已使用脉冲激光退火(PLA)工艺。与PLA相比，常规炉退火往往非常慢，具有高热平衡，并且不适用于塑料基板。或者，非常快速的热退火(VRTA)工艺包括1秒量级的加热周期，并且需要高的峰值温度，这些都与低温基板(例如，玻璃或塑料基板)不兼容。
相反，PLA所产生出的TFT的性能远远优于炉退火和VRTA所能实现的TFT的性能。根据本发明的各实施例，使用PLA对基板上的纳米线和其它基于纳米元件的器件进行退火。例如，在流程100的步骤112中可以使用PLA，而不使用常规退火技术。通过使用PLA，可以获得塑料(或其它材料)基板上的高性能TFT。
关于掺杂的纳米线，根据本发明使用脉冲激光退火或加热，以便使纳米线材料重新结晶并激活掺杂剂分布。在等离子体离子注入之后，会损伤半导体的晶体结构，因为离子嵌入在晶体的晶格中。重新结晶可使原子从间隙位置移回到合适的原子位置，以修复掺杂工艺中所引入的注入损伤。此外，该工艺提供能量来驱动固相掺杂剂活化，由此所注入的离子可以化学键合到半导体晶格中能量较低的间隙位置，从而改善其电学性能。
由此，PLA可用于激活并修复掺杂工艺中对NBT的源极-漏极触点区域形成的损伤。在一个实施例中，NBT的高迁移率栅极区域(在TFT制造过程中未被注入)是完美的单晶，因此并不需要重新结晶化。然而，在备选的实施例中，可以使用PLA对栅极区域进行退火工艺。
本发明的发明人惊人地发现：与常规块状硅(例如，非晶硅或多晶硅)相比，可以在较低的激光能流下利用激光退火对NW-TFT中的NW薄膜进行有效地退火，例如，所用的激光能流小于约100mJ/cm2(例如，小于约50mJ/cm2，小于约20mJ/cm2，或介于2-16mJ/cm2之间)，由此可以避免较高的激光能流对聚合物(或其它低熔点)基板的热冲击。通过使用波长更长的激光器(例如，Nd:YAG或Nd:YLF激光器等，其波长在可见光范围中(例如，大于约400纳米的波长、大于约500纳米的波长)，这些波长适用于塑料基板)和/或通过使用波长较短的激光器(例如，低功率等级的准分子激光器)，利用这种脉冲激光退火技术，可以产生纳米线晶体管上的低阻抗欧姆接触(例如，产生提高的跨导和/或接触阻抗)，同时不使用常规热退火工艺(常规热退火工艺需要昂贵的激光器设备并且可能对下层低温基板形成损伤)。不受特定理论的限制，认为使纳米线退火所需的激光能流明显低于块硅薄膜(例如，非晶硅和多晶硅膜)，因为纳米线具有很高的表面/体积比，它可具有比基于块的系统更高的热激光耦合效率以及类似于绝热系统的良好的热约束。
图3示出了本发明一实施例的示例性PLA系统300。PLA系统300包括激光光源302。激光光源302将激光束306对准着靶样品304(例如，基板或其它基板)上，并且脉冲式发射引起靶样品304的退火。例如，激光源302是波长约为524纳米的Nd:YLF(钕:钇锂氟化物)激光器、波长约为532纳米的Nd:YAG(钕:钇铝石榴石)激光器、准分子激光器(例如，波长约为248纳米的KrF激光器)、或其它合适的激光光源。光学设备308可以是任选的，用于帮助将激光束306对准到靶样品304。通常，使用短脉冲持续时间，尽管在某些应用中也可以使用较长的脉冲持续时间。
当脉冲持续时间较短时(例如，小于100ns)，靶样品304的表面基本上没有被加热。因为该表面中的温度穿透深度较浅(例如，小于0.1μm)，所以可以在靶样品基板上有选择地沉积一层薄的缓冲隔热膜，以防止基板的热量下降。例如，在将纳米线(或其它纳米元件)定位到基板上之前，可以在基板上沉积隔热膜。隔热膜可以是任何隔离材料，包括氧化铝、氧化硅或其它隔离材料。可以将对可见光能量基本上透明的光学缓冲层(例如，BaTiO3、MgO2等)选择性地沉积在隔热膜的上面和下面，有助于防止对下层基板形成热损伤。
值得注意的是，可以提供成像设备310，以辅助激光光源302对准样品304。例如，成像设备310可以包括照相机、电荷耦合器件(CCD)、光电二极管、或其它成像设备，用于拍摄图像样品304。成像设备310可以包括像激光器这样的光源，对样品304进行照明，从而产生待拍摄的样品304的图像。成像设备310可以包括硬件、软件和/或固件，其中包括处理器，用于处理所拍摄的图像信息并将定位信息提供/反馈给激光光源302。例如，可以使用同步染料激光器，提供激光退火过程的时间分辨成像。电荷耦合器件(CCD)照相机(未示出)或其它图像拍摄设备可以接收反射光，以产生定位信息。该定位信息可以由耦合到照相机的计算机来产生，以提供靶控制。
在图4A-B所示的实施例中，在各种能流比如7.6mJ/cm2(图4A中的标号402)、11.1mJ/cm2(图4A中的标号406)、12.5mJ/cm2(图4A中的标号404)和18.7mJ/cm2(图4A中的标号408)以及不同的脉冲个数(例如，图4B中的标号412和414分别示出了在大小为12.5和11.1mJ/cm2的激光能流下的一个脉冲；标号410和416分别示出了在大小为12.5和11.1mJ/cm2的激光能流下的五个脉冲)的情况下，使用准分子激光器退火，从而控制石英基板上带氧化壳(约10纳米量级厚)的样本纳米线中的硼掺杂剂激活过程。在所示的合适激光能流下，激光退火清晰地显示出在不使纳米线熔化的情况下纳米线中的掺杂剂激活过程。即使使用单个激光脉冲，硼掺杂剂激活水平也已足够用于在纳米线中形成欧姆漏极/源极接触。然而，对于因扩散受限过程而实现希望的低阻抗接触而言，增大脉冲个数可能是必需的。
为了控制PLA加热的程度，加到纳米线上的能量的数量、空间分布、时间域和分布都可以在所提供的范围中变化。例如，激光脉冲能量的时间域可以控制在纳秒和超快(即，飞秒)尺度。在纳秒时间尺度的情况下，能量沉积和温度演化基本上由热处理过程驱动着。然而，冷却速率通常非常快(例如，大约1010K/s)，由此有助于重新结晶化过程。相反，通过将能量沉积到载流子系统以及接下来的碰撞能量转移到晶格，就会使飞秒激光能量与晶格相耦合。
因为纳米线具有非平面的几何尺寸，所以耦合到纳米线材料中的激光能量取决于纳米线尺寸、波长(以及本征吸收穿透深度)、纳米线组成(例如，本征SiO2电介质壳厚度)以及基板特性。纳米线散射尺寸参数χ按下列公式来计算：
χ＝πD/λ
式中：D＝纳米线直径，λ＝激光波长。
波长λ希望低于1微米。基于时域有限差分(FDTD)方法的电磁理论建模可以用于量化纳米线中的激光束吸收。在一示例实施例中，可以使用可见光波长(例如，λ＝532nm)的纳秒激光脉冲。对于可见波长而言，吸收穿透深度将是几十纳米，这可与纳米线直径相比。在激光退火过程中，希望能够控制掺杂剂的横向扩散和偏析。快速热退火(RTA)工艺因固体可溶性以及不希望的掺杂剂扩散而受限于低电学激活，这使得很难形成陡且浅的结。激光退火可以用于形成陡峭的结分布。在激光退火工艺中，与固相硅相比，在熔化的硅中，掺杂剂扩散率大约高出8个数量级，这有利于在纳米线上形成均匀陡峭的掺杂剂分布。然而，因为掺杂剂分布完全限于纳米线内，所以触点和沟道之间的横向掺杂剂分布受到较少的控制，并且有可能产生一些问题，比如横向掺杂剂扩散的沟道调节。为解决这个问题，可以控制温度，使得在能够激活掺杂剂且消除触点区域中的晶体损伤的同时不必使纳米线熔化。
在低激光能流下对NBT器件进行局部激光激活退火，并且该退火只限于纳米线，使得低温塑料基板不被损伤。除了修改激光脉冲参数以外，可以在纳米线上使用一层(或多层)钝化层，充当热缓冲(或阻挡层)，以防止热直接转移到基板中。另外，可以选择钝化层，使之减小在纳米线和钝化电介质层之间的界面处所引起的热应力。
c.示例PIII和激光退火工艺步骤实施例
图5A-G示出了根据本发明一实施例的示例性工艺步骤，其中包括在生长基板上生长纳米线、将纳米线转移到器件基板上、使用PIII和脉冲激光退火在纳米线中形成源极和漏极触点区域。在一个实施例中，首先参照图5A，通过溶液形成的沉积，然后直接蒸发溶剂，便可以使直径已知的金纳米颗粒(未示出)分布到硅生长基板502上。在通过一个或多个清洗步骤去除任何有机残余物之后，该基板可以被置于生长炉中，以生长硅纳米线504。例如，可以使用SiH4或SiCl4作为生长气体。通过调节生长条件，其中包括生长气体浓度、温度和时间，便可以获得长度高达50μm(或更长)的纳米线504。然后，可以使用像氢氟酸(HF)这样的蒸气蚀刻，来去除纳米线中天然的氧化物，之后像图5B所示那样在纳米线上生长结合在一起的栅极电介质氧化壳(例如SiO2)506。
所得到的Si/SiO2芯/壳纳米线504可以在室温下去除，并且可以沉积到涂有SiO2层510(例如，厚度约为6000埃)的器件基板508上，图5C示出了这种情况(为了清晰，只示出了沉积于表面的单个纳米线504)并且下文会进一步描述。通过电子束蒸发或溅射沉积，像玻璃、不锈钢或塑料层压基板等低温基板可以涂有厚度为300-1000埃的电介质层511(例如，SiN)。SiN层用作纳米线将附着于其上的中间层，并且充当临时的阻热层，用于使转移到基板中的热达到最少。通过使用薄膜涂敷方法，一个或多个附加的热缓冲层和/或光学缓冲层(例如，Al2O3，SiO2，MgO，BaTiO3等)(未示出)也可以形成于电介质层511上，以使基板的激光能量吸收达到最少(例如，防止其熔化)。在使用时，光学缓冲层最好对可见光基本上透明(即，在深UV光范围中具有高度的光吸收)，并且该光学缓冲层最好具有高的热容量。
纳米线504可以沉积在基板上(例如，采用溶液中的纳米线薄膜的形式)，然后可以制造TFT器件。任何类型的薄膜晶体管都可以制造，其中包括柔性或刚性的显示器、射频识别标签、束控制天线阵列、智能卡等。纳米线的收集可以很容易从溶液中组装到任何类型的基板上，以实现纳米线薄膜。根据本发明，可以采用各种方式来产生对齐或非对齐的以及复合和非复合的纳米线薄膜。随机定向的纳米线薄膜可以采用各种方式来获得。例如，纳米线可以分散在合适的溶液中(例如，乙醇或其它溶液)。然后，通过使用旋转铸造、滴涂干燥、喷雾干燥、或浸渍干燥等方法，便可以将纳米线沉积到希望的基板上。这些工艺可以重复进行多次，以确保高的覆盖率。随机定向的纳米线/聚合物复合材料的薄膜可以采用类似的方式来产生，只要分散纳米线的溶液是聚合物溶液即可。
对齐的纳米线薄膜可以采用各种方式来获得。例如，对齐的纳米线薄膜可以通过采用下列技术来产生：(a)Langmuir-Blodgett膜排列；(b)射流方法，比如2002年9月10日提交的美国专利申请10/239,000(代理案卷号01-000540)、2001年8月22日提交的Lieber等人的美国专利申请公告U.S.2002/0130311以及2004年8月30日提交的题为“Processes for Manufacturing，Harvesting and IntegratingNanowires into Functional Nanowire Based Devices”的美国专利申请60/605,454中都对该方法进行了描述，这些专利申请全部引用在此作为参考；以及(c)机械剪切力的应用(例如，使用凹板式涂布器)。例如，通过将纳米线置于第一和第二表面之间，然后在相反方向上移动第一和第二表面以使纳米线对齐，便可以使用机械剪切力。利用这些技术，之后将希望的聚合物旋转铸造到所产生的纳米线薄膜上，便可以获得对齐的纳米线/聚合物复合材料的薄膜，例如，纳米线可以沉积在液体聚合物溶液中，然后采用上述这些或其它对齐工艺中的一种工艺来进行对齐，然后可以使对齐的纳米线固化(例如，UV固化、交联等)。通过机械地拉伸随机定向的纳米线/聚合物复合材料的薄膜，也可以获得对齐的纳米线/聚合物复合材料的薄膜。
可以使用基板上所沉积的纳米线薄膜，来替代常规电子器件中的非晶硅或有机薄膜，从而实现改进的器件行为，同时允许采用更加直接且便宜的制造工艺。通过使用纳米线薄膜，本发明特别适用于在较大的且柔性的基板上制造高性能、低成本器件。本文所描述的纳米线薄膜可以形成于宽范围的可能的表面区域中。例如，本发明的纳米线薄膜可以形成具有大于1mm2、大于1cm2、大于10cm2、大于1m2以及更大或更小的功能区域。
纳米线薄膜可以包括多个密集在一起的单独的纳米线。纳米线薄膜可以具有各种不同的厚度，其数值等于或大于单个纳米线的厚度。例如，纳米线薄膜中的纳米线都是排列整齐的，使得它们的长轴基本上彼此平行。值得注意的是，在备选实施例中，纳米线薄膜中的纳米线不是对齐的，而是可以定向在彼此相互不同的方向上或随机定向。在备选实施例中，纳米线薄膜中的纳米线可以各向同性地定向，使得在所有的方向上都能具有高的迁移率。值得注意的是，纳米线薄膜中的纳米线可以相对于电子流的方向以任何方式排列，以便增强特殊应用所需的性能。
在本文所描述的实施例中，纳米线薄膜中的纳米线504是像下文所描述的横跨在源极电极524和漏极电极522(例如，参照图5G)之间的单晶半导体纳米线。纳米线薄膜可以形成有足够数量的纳米线，以提供由其制成的半导体器件(例如，电阻器、晶体管、二极管等)所希望具有的特征。例如，纳米线薄膜可以形成有足够数量的纳米线，以实现所希望的电流密度或特殊半导体器件所需的电流电平。例如，在本文所描述的图5A-G的晶体管示例中，所形成的纳米线薄膜在沟道中可具有大于约2纳安培的电流电平(例如，大于约10纳安培)。
在一个实施例中，所形成的纳米线薄膜可以具有非对称的迁移率。例如，通过非对称地排列纳米线薄膜中的纳米线和/或通过以特殊的方式对纳米线进行掺杂，便可以实现上述这一点。这种非对称的迁移率可以使得第一方向上的迁移率远大于第二方向上的迁移率。例如，非对称的迁移率在第一方向上可以比在第二方向上大10倍、100倍、1000倍和10000倍，或者可以具有介于这些值之间、大于这些值、或小于这些值的任何其它非对称迁移率比例。
接下来，参照图5D，利用标准光刻技术，可以使用栅极掩模(未示出)来掩盖纳米线504的选定区域，之后在暴露区域中沉积栅极材料512(例如，非晶硅)。通过使用PIII工艺，可以用等离子体对纳米线504进行掺杂，比如像氦载体气体中的BF3等离子体这样的p型掺杂剂(或像磷化氢(PH3)这样的n型掺杂剂)，图5E示出了这种情况(其中向下对准的箭头是指等离子体离子注入能量)。例如，可以使用低于5kV的PIII偏压，同时注入时间小于10秒。设计等离子体密度和偏压波形，使得耦合在等离子体外层之间的电容可拾取到所加偏压的大部分(而不是基板)。通过调节脉冲持续时间(例如，占空比)和/或等离子体压力从而修改外层厚度，便可以实现上述这一点。
纳米线薄膜中的纳米线504可以采用各种方式来进行掺杂，以提高性能。尽管本文所示纳米线504是在器件基板508上进行掺杂的，但是纳米线也可以在沉积到基板上之前就进行掺杂。这种单晶纳米线504可掺杂成p型或n型半导体。纳米线504可以沿其纵轴在不同的部分进行不同地掺杂，并且可以采用与纳米线薄膜中的其它纳米线不同的方式进行掺杂。纳米线504可以是均匀掺杂的单晶纳米线，或根据芯-壳结构进行掺杂以便包括掺杂表面层，该层可以具有不同的厚度水平，其中包括纳米线504的表面上仅有单分子单层。这种表面掺杂可以从纳米线的导电沟道中分离出杂质，并且抑制杂质相关的散射事件，由此可以使载流子迁移率得到很大的提高。例如，当根据芯-壳结构对纳米线进行掺杂时，可以在纳米线内部实现“弹道学的”传输。“弹道学的”传输是：电载流子可通过纳米线进行传输且基本上没有电阻。
接下来，可以使用本文所描述的脉冲激光退火工艺(利用的脉冲激光能流小于约100mJ/cm2，例如，小于约50mJ/cm2，例如，介于约2-18mJ/cm2之间)，用于纳米线504的源极和漏极区域中的固相重新结晶和掺杂剂激活。通过使用Nd:YAG或Nd:YLF(其波长大于约400纳米，例如，大于500纳米)，或通过使用像准分子激光器这样的波长较短(例如，248纳米左右)的激光器(例如，KrF激光器，可从佛罗里达州Fort Lauderdale市Lambda Physik公司购买)，便可以进行上述激光退火。用这些材料所制成的纳米线群可用于构建高性能的电子器件。在基本相同的方向上定向的纳米线群将具有高的迁移率数值。例如，半导体器件中所使用的纳米线薄膜可以形成包括2、5、10、10或介于这些数值之间或大于这些数值的任何其它数目的纳米线，以便用于高性能电子器件。值得注意的是，在与聚合物/像有机半导体材料等材料组合时，纳米线也可以用于制造高性能的复合材料，这可以被灵活旋转铸造到任何类型的基板上。纳米线/聚合物复合材料可以提供优于纯净聚合物材料的特性。
利用标准光刻技术可以在退火后的纳米线504上沉积热氧化物/氮化物钝化层516(例如，像AlO这样的氧化物、像SiN这样的氮化物等)，并且在钝化层中进行通孔518、519和520的图形化(例如，利用光刻、光刻胶条带等)，在这些通孔处希望沉积栅极触点，并且源极和漏极电触点接触到纳米线。值得注意的是，在图5G所示的实施例中，可以对壳层506在芯纳米线504末端的部分进行图形化/去除(例如，利用缓冲氧化物蚀刻(BOE)或其它干法刻蚀工艺)，以暴露出纳米线的芯，使得漏极触点522和源极触点524可以接触到芯纳米线504。
如图5G所示，在源极、漏极和栅极的触点区域中，可以沉积电触点。漏极触点522、源极触点524和栅极触点526可以是任何合适的导电材料，其中包括有机(导电性聚合物)或无机(例如，金属或金属/合金的组合)，并且这些触点可以采用涂敷、电镀、蒸发、溅射、旋转，或者像本文或其它文献所描述的方式来施加。在各种实施例中，纳米线薄膜504中的纳米线连接在源极触点524和漏极触点522之间。因此，电载流子可以通过单晶纳米线来传输，从而产生高的迁移率，而这是用目前的非晶和多晶硅技术几乎都无法实现的。
通过使用各种沉积技术，例如，卷式处理、喷墨印刷、微接触印刷等，上述工艺步骤都可以应用于各种基板，包括柔性基板或刚性基板。例如，卷式处理是在一卷柔性塑料或金属箔上产生电子器件的工艺。采用薄膜NW TFT和其它器件所制成的大的电路可以很容易地图形化在这些大的基板上，这些大的基板可以有几米宽和50km长。一些器件可以直接进行图形化，非常类似于喷墨打印机沉积墨那样。例如，在图6中，上述PIII和激光退火工艺步骤可以很容易地适用于卷式工艺。在图6中，通过应用卷筒602和604，其上沉积有纳米线薄膜(未示出)的柔性基板508可以连续地移动通过各种处理腔(比如，PIII处理腔606和激光退火处理腔608)，在这些处理腔中，可以用PIII系统200对纳米线薄膜进行掺杂并且用激光退火系统300进行退火。可以串行地添加其它处理腔(未示出)，以进行NW-TFT制造工艺中的各种其它步骤，其中包括常规的光刻步骤，用于图形化/沉积出半导体器件中的栅极、源极和漏极的触点。
II示例应用
本文所描述的实施例在应用于纳米线TFT技术时能够制造出性能优良的晶体管，其性能特征可以相当或超越在非常大的柔性基板上用常规单晶硅所制造出的晶体管的性能。这就提供了超大尺度和高密度的电集成，并且提供真正的“塑料上的硅”技术。该技术的潜在应用是非常广泛的，包括军事应用，包括各种独特应用的开发，其中包括RF通信、传感器阵列、X射线成像器、射频识别标签、柔性或刚性显示器、相控阵天线、电子设备等。
例如，将纳米线TFT嵌入大面积的电子反射器(LAER)就能够使“任何”表面以电子方式变形为抛物面天线，以便于实现高增益的RF发射或接收。这类似于将屋顶物理地定形成最佳地保护房屋绝水，同时屋顶的电子形状将用作一种非常大的卫星盘型天线。凸形可以被制成电子地凹陷，由此增大收发机的效率，从而减小操作它们所需的功率或增大它们的寿命或范围。此外，可以使飞艇的囊用作一个非常大的变形天线孔径。这种飞艇是一种用于实现高海拔电子监视/通信装置的低成本解决方案。飞艇囊的表面上工作在RF频率中的嵌入式TFT减小了飞艇的重量并增大了飞艇的性能。
尽管上文已描述了本发明的各种实施例，但是应该理解的是，它们仅是作为示例而被呈现的，不具限制性。对于相关领域中的技术人员而言，在不背离本发明的精神和范围的情况下可以作出形式和细节方面的各种变化都是显而易见的。因此，本发明的范围不应该限于任何上述的示例性实施例，而应该仅根据权利要求书及其等价方案来定义。

Claims (74)

1. 一种使样品上的至少一根纳米线退火的方法，该方法包括：用激光通量小于约100mJ/cm2的激光器，来照射所述样品上的至少一根纳米线的多个部分。
2. 如权利要求1所述的方法，其特征在于，所述照射包括：沿所述至少一根纳米线的整个长度进行照射。
3. 如权利要求1所述的方法，其特征在于，所述激光器包括脉冲激光器。
4. 如权利要求3所述的方法，其特征在于，所述脉冲激光器包括准分子激光器。
5.如权利要求3所述的方法，其特征在于，所述脉冲激光器包括Nd:YLF(钕:钇锂氟化物)激光器或Nd:YAG(钕:钇铝石榴石)激光器。
6. 如权利要求1所述的方法，其特征在于，所述激光器具有介于约2-18mJ/cm2之间的激光通量。
7. 如权利要求1所述的方法，其特征在于，所述激光器具有介于约6-14mJ/cm2之间的激光通量。
8. 如权利要求1所述的方法，其特征在于，所述激光器具有小于约16mJ/cm2的激光通量。
9. 如权利要求1所述的方法，其特征在于，所述激光器发射基本上不被所述样品吸收波长的光线。
10. 如权利要求1所述的方法，其特征在于，所述激光器发射可见光范围中的光。
11. 如权利要求10所述的方法，其特征在于，所述激光器发射波长大于约500纳米的光。
12. 如权利要求1所述的方法，其特征在于，所述至少一根纳米线的所述多个部分包括掺杂的源极区域和漏极区域。
13. 如权利要求12所述的方法，其特征在于，所述至少一根纳米线的所述多个部分还包括一个或多个栅极区域。
14. 如权利要求1所述的方法，其特征在于，在制造半导体器件过程中，所述退火被用作掺杂剂激活工艺的一部分。
15. 如权利要求14所述的方法，其特征在于，所述半导体器件包括晶体管、二极管或电阻器。
16. 如权利要求1所述的方法，包括：在所述照射之前，利用等离子体浸没式离子注入将掺杂剂离子注入到所述至少一根纳米线中。
17. 如权利要求1所述的方法，还包括：用至少一个第二激光器来照射所述至少一根纳米线的所述多个部分。
18. 如权利要求17所述的方法，其特征在于，所述第二激光器包括Ar激光器。
19. 如权利要求17所述的方法，其特征在于，所述第一激光器引起所述纳米线的半导体材料的成核，而所述第二激光器维持所述纳米线的温度以便使所述半导体材料的晶体生长得以继续。
20. 如权利要求1所述的方法，其特征在于，所述至少一根纳米线包含在沉积于所述样品上的纳米线薄膜中。
21. 如权利要求1所述的方法，其特征在于，所述样品包括塑料基板。
22. 如权利要求1所述的方法，其特征在于，所述样品包括柔性基板。
23. 如权利要求1所述的方法，其特征在于，所述样品对退火激光基本上透明。
24. 如权利要求1所述的方法，其特征在于，所述至少一根纳米线包括芯以及环绕着芯所设置的至少一层壳层。
25. 如权利要求24所述的方法，其特征在于，所述至少一层壳层包括天然的氧化层或沉积的氧化物层。
26. 如权利要求24所述的方法，其特征在于，去除在源极和漏极触点区域中的所述至少一层壳层的多个部分，直到露出所述至少一根纳米线的芯。
27. 一种使样品上的至少一根纳米线退火的方法，该方法包括：向所述至少一根纳米线的多个区域发射激光束，以使所述多个区域退火，所述激光束具有可见光范围中的波长。
28. 如权利要求27所述的方法，还包括：以脉冲方式发射所述激光束。
29. 如权利要求27所述的方法，其特征在于，所述激光束是从选自下列的激光光源中发射出来的：Nd:YLF(钕:钇锂氟化物)激光光源或Nd:YAG(钕:钇铝石榴石)激光光源。
30. 如权利要求27所述的方法，其特征在于，所述激光束具有介于约2-18mJ/cm2之间的通量。
31. 如权利要求27所述的方法，其特征在于，所述激光束具有小于约16mJ/cm2的通量。
32. 如权利要求27所述的方法，其特征在于，所述至少一根纳米线的所述多个区域包括掺杂的源极区域和漏极区域。
33. 如权利要求27所述的方法，其特征在于，在制造半导体器件过程中，所述退火被用作掺杂剂激活工艺的一部分。
34. 如权利要求27所述的方法，其特征在于，所述半导体器件包括晶体管、二极管或电阻器。
35. 如权利要求27所述的方法，还包括：在所述退火之前，利用等离子体浸没式离子注入将掺杂剂离子注入到所述至少一根纳米线中。
36. 如权利要求27所述的方法，其特征在于，所述至少一根纳米线包含在沉积于所述样品上的纳米线薄膜中。
37. 如权利要求27所述的方法，其特征在于，所述样品包括塑料基板。
38. 如权利要求27所述的方法，其特征在于，所述样品包括柔性基板。
39. 如权利要求27所述的方法，其特征在于，所述样品对退火激光基本上透明。
40. 如权利要求27所述的方法，其特征在于，所述至少一根纳米线包括芯以及环绕着芯所设置的至少一层壳层。
41. 如权利要求40所述的方法，其特征在于，所述至少一层壳层包括天然的氧化层或沉积的氧化物层。
42. 如权利要求40所述的方法，其特征在于，去除在源极和漏极触点区域中的所述至少一层壳层的多个部分，直到露出所述至少一根纳米线的芯。
43. 一种用于在器件基板的有源器件区域上制造场效应晶体管的方法，包括：
(a)在器件基板上沉积至少一根纳米线；
(b)将掺杂剂离子注入到所述至少一根纳米线的至少源极和漏极区域中，以形成源极和漏极接触结；以及
(c)用通量小于约100mJ/cm2的脉冲激光器进行激光热退火，以激活所述源极和漏极接触结内的所述掺杂剂离子。
44. 如权利要求43所述的方法，其特征在于，所述脉冲激光器选自：Nd:YLF(钕:钇锂氟化物)激光器，Nd:YAG(钕:钇铝石榴石)激光器，或准分子激光器。
45. 如权利要求43所述的方法，其特征在于，所述脉冲激光器具有介于约2-18mJ/cm2之间的通量。
46. 如权利要求43所述的方法，其特征在于，所述脉冲激光器具有介于约6-14mJ/cm2之间的通量。
47. 如权利要求43所述的方法，其特征在于，所述脉冲激光器具有小于约16mJ/cm2的通量。
48. 如权利要求43所述的方法，其特征在于，所述脉冲激光器发射可见光范围中的光线。
49. 如权利要求43所述的方法，其特征在于，所述掺杂剂离子注入包括利用等离子体浸没式离子注入来注入所述掺杂剂离子。
50. 一种系统，包括：
基板，所述基板包括至少一个沉积于其上的纳米线；
至少一个第一激光光源，它向所述基板上的所述至少一根纳米线的多个区域发射通量小于约100mJ/cm2的激光束；
所述激光束是脉冲式的，以使所述多个区域退火。
51. 如权利要求50所述的系统，还包括：
第二激光光源，它向掺杂区域发射第二激光束。
52. 如权利要求50所述的系统，其特征在于，所述至少第一激光光源发射可见光范围中的光线。
53. 如权利要求50所述的系统，其特征在于，所述第一激光光源发射波长大于约500纳米的光线。
54. 如权利要求51所述的系统，其特征在于，所述至少第一激光光源包括脉冲激光器。
55. 如权利要求54所述的系统，其特征在于，所述脉冲激光器包括Nd:YLF(钕:钇锂氟化物)激光器或Nd:YAG(钕:钇铝石榴石)激光器。
56. 如权利要求50所述的系统，其特征在于，所述至少第一激光光源具有介于约2-18mJ/cm2之间的通量。
57. 如权利要求50所述的系统，其特征在于，所述至少第一激光光源具有介于约6-14mJ/cm2之间的通量。
58. 如权利要求50所述的系统，其特征在于，所述至少第一激光光源具有小于约16mJ/cm2的通量。
59. 如权利要求50所述的系统，其特征在于，所述至少第一激光光源发射其波长大于约500纳米的光线。
60. 如权利要求50所述的系统，其特征在于，所述至少一根纳米线的多个区域包括所述至少一根纳米线的掺杂源极和漏极区域。
61. 如权利要求50所述的系统，其特征在于，所述多个区域包括栅极区域。
62. 如权利要求50所述的系统，还包括光缓冲层，所述光缓冲层沉积在基板上所述至少一根纳米线的下面。
63. 如权利要求62所述的系统，还包括热缓冲层，所述热缓冲层被沉积在所述光缓冲层的上面或下面。
64. 如权利要求50所述的系统，其特征在于，所述至少一根纳米线包含在沉积于所述基板上的纳米线薄膜中。
65. 如权利要求50所述的系统，其特征在于，所述基板包括塑料基板。
66. 如权利要求50所述的系统，其特征在于，所述基板包括柔性基板。
67. 如权利要求50所述的系统，其特征在于，所述基板对退火激光基本上透明。
68. 如权利要求50所述的系统，其特征在于，所述至少一根纳米线包括芯以及环绕着芯所设置的至少一层壳层。
69. 如权利要求68所述的系统，其特征在于，所述至少一层壳层包括天然的氧化层或沉积的氧化物层。
70. 如权利要求68所述的系统，其特征在于，去除在源极和漏极触点区域中的所述至少一层壳层的多个部分，直到露出所述至少一根纳米线的芯。
71. 一种用于对样品上的至少一根纳米线的多个部分进行掺杂的方法，包括：
(a)将所述样品放入腔内，所述样品包括沉积于其上的所述至少一根纳米线，且所述至少一根纳米线具有至少一个暴露部分；
(b)将电位耦合到所述样品；以及
(c)将等离子体发送到所述腔内，所述等离子体包括掺杂材料的离子；由此将所述等离子体中的离子注入到所述至少一根纳米线的至少一个暴露部分。
72. 如权利要求71所述的方法，其特征在于，所述样品包括其上沉积有纳米线薄膜的塑料基板，其中所注入的等离子体中的离子在纳米线薄膜中形成了漏极和源极触点区域。
73. 如权利要求71所述的方法，其特征在于，所述等离子体中的离子对所述至少一根纳米线的至少一个暴露部分进行保形掺杂。
74. 一种与纳米线欧姆接触的方法，包括：在已用权利要求1或27所述的方法进行退火的所述纳米线的掺杂区域上，沉积金属。
CN2005800397744A 2004-11-24 2005-11-10 适用于纳米线薄膜的接触掺杂和退火系统以及工艺 Expired - Fee Related CN101263078B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63074304P 2004-11-24 2004-11-24
US60/630,743 2004-11-24
PCT/US2005/040710 WO2006057818A2 (en) 2004-11-24 2005-11-10 Contact doping and annealing systems and processes for nanowire thin films

Publications (2)

Publication Number Publication Date
CN101263078A true CN101263078A (zh) 2008-09-10
CN101263078B CN101263078B (zh) 2012-12-26

Family

ID=36498413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800397744A Expired - Fee Related CN101263078B (zh) 2004-11-24 2005-11-10 适用于纳米线薄膜的接触掺杂和退火系统以及工艺

Country Status (8)

Country Link
US (1) US7569503B2 (zh)
EP (1) EP1820210A4 (zh)
JP (1) JP5305658B2 (zh)
KR (1) KR101172561B1 (zh)
CN (1) CN101263078B (zh)
AU (1) AU2005309906B2 (zh)
CA (1) CA2585009C (zh)
WO (1) WO2006057818A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107071A (zh) * 2013-01-22 2013-05-15 武汉大学 一种离子束精确掺杂单根纳米带的方法
CN104183542A (zh) * 2013-05-22 2014-12-03 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法、半导体器件及其形成方法
CN108231877A (zh) * 2017-12-07 2018-06-29 华南理工大学 氮化镓电子器件的欧姆接触的制备方法
US10439072B2 (en) 2011-07-08 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN116913768A (zh) * 2023-09-14 2023-10-20 中国科学院半导体研究所 多次脉冲亚熔化准分子激光退火方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9056783B2 (en) 1998-12-17 2015-06-16 Hach Company System for monitoring discharges into a waste water collection system
US7454295B2 (en) 1998-12-17 2008-11-18 The Watereye Corporation Anti-terrorism water quality monitoring system
US8958917B2 (en) 1998-12-17 2015-02-17 Hach Company Method and system for remote monitoring of fluid quality and treatment
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US8920619B2 (en) 2003-03-19 2014-12-30 Hach Company Carbon nanotube sensor
WO2007038164A2 (en) * 2005-09-23 2007-04-05 Nanosys, Inc. Methods for nanostructure doping
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
US9087945B2 (en) * 2006-06-20 2015-07-21 The University Of Kentucky Research Foundation Nanowires, nanowire junctions, and methods of making the same
US7999251B2 (en) * 2006-09-11 2011-08-16 International Business Machines Corporation Nanowire MOSFET with doped epitaxial contacts for source and drain
US7786024B2 (en) * 2006-11-29 2010-08-31 Nanosys, Inc. Selective processing of semiconductor nanowires by polarized visible radiation
US7680553B2 (en) * 2007-03-08 2010-03-16 Smp Logic Systems Llc Methods of interfacing nanomaterials for the monitoring and execution of pharmaceutical manufacturing processes
US20080237682A1 (en) * 2007-03-26 2008-10-02 Kuo-Ching Chiang Semiconductor memory with conductive carbon
US8404160B2 (en) 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US7923310B2 (en) 2007-07-17 2011-04-12 Sharp Laboratories Of America, Inc. Core-shell-shell nanowire transistor and fabrication method
US8506849B2 (en) 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
US20090286383A1 (en) * 2008-05-15 2009-11-19 Applied Nanotech Holdings, Inc. Treatment of whiskers
US8647979B2 (en) 2009-03-27 2014-02-11 Applied Nanotech Holdings, Inc. Buffer layer to enhance photo and/or laser sintering
US8422197B2 (en) 2009-07-15 2013-04-16 Applied Nanotech Holdings, Inc. Applying optical energy to nanoparticles to produce a specified nanostructure
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
US9362122B2 (en) 2011-04-07 2016-06-07 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd. Process for contact doping
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
WO2013010127A2 (en) 2011-07-13 2013-01-17 Sionyx, Inc. Biometric imaging devices and associated methods
US8699831B2 (en) * 2011-10-28 2014-04-15 Hewlett-Packard Development Company, L.P. Process poling for material configuration
US20150030783A1 (en) * 2012-03-09 2015-01-29 Osaka University Method for manufacturing transparent conductive pattern
TW201419315A (zh) 2012-07-09 2014-05-16 Applied Nanotech Holdings Inc 微米尺寸銅粒子的光燒結法
US8889534B1 (en) 2013-05-29 2014-11-18 Tokyo Electron Limited Solid state source introduction of dopants and additives for a plasma doping process
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US10204764B2 (en) 2014-10-28 2019-02-12 Applied Materials, Inc. Methods for forming a metal silicide interconnection nanowire structure
US10088931B2 (en) 2015-11-16 2018-10-02 Samsung Electronics Co., Ltd. Silver nanowires, production methods thereof, conductors and electronic devices including the same
CN107622941A (zh) * 2016-07-15 2018-01-23 南京励盛半导体科技有限公司 一种宽禁带半导体的掺杂方法
US10193090B2 (en) * 2017-06-20 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
CN113903788B (zh) * 2021-09-24 2024-01-19 上海华虹宏力半导体制造有限公司 三维半导体器件的掺杂方法
CN114499277B (zh) * 2022-01-21 2024-07-16 西安交通大学 一种基于二维材料的高频电化学驱动器及其制备方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988879A (en) * 1987-02-24 1991-01-29 The Board Of Trustees Of The Leland Stanford Junior College Apparatus and method for laser desorption of molecules for quantitation
US4949348A (en) * 1989-08-25 1990-08-14 The United States Of America As Represented By The Department Of Energy Blue-green upconversion laser
US5962863A (en) 1993-09-09 1999-10-05 The United States Of America As Represented By The Secretary Of The Navy Laterally disposed nanostructures of silicon on an insulating substrate
US5731046A (en) * 1994-01-18 1998-03-24 Qqc, Inc. Fabrication of diamond and diamond-like carbon coatings
US6489589B1 (en) * 1994-02-07 2002-12-03 Board Of Regents, University Of Nebraska-Lincoln Femtosecond laser utilization methods and apparatus and method for producing nanoparticles
JP2500484B2 (ja) * 1994-07-11 1996-05-29 ソニー株式会社 薄膜トランジスタの製法
JPH08139331A (ja) * 1994-11-14 1996-05-31 Sony Corp 薄膜トランジスタの製造方法
US5920078A (en) 1996-06-20 1999-07-06 Frey; Jeffrey Optoelectronic device using indirect-bandgap semiconductor material
US6878417B2 (en) * 1997-11-12 2005-04-12 John C. Polanyi Method of molecular-scale pattern imprinting at surfaces
US6319566B1 (en) * 1997-11-12 2001-11-20 John C. Polanyi Method of molecular-scale pattern imprinting at surfaces
KR100277881B1 (ko) 1998-06-16 2001-02-01 김영환 트랜지스터
US6256767B1 (en) 1999-03-29 2001-07-03 Hewlett-Packard Company Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6815218B1 (en) 1999-06-09 2004-11-09 Massachusetts Institute Of Technology Methods for manufacturing bioelectronic devices
EP1194960B1 (en) 1999-07-02 2010-09-15 President and Fellows of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
US6438025B1 (en) 1999-09-08 2002-08-20 Sergei Skarupo Magnetic memory device
CN101104514A (zh) 1999-10-27 2008-01-16 威廉马歇莱思大学 碳质毫微管的宏观有序集合体
RU2173003C2 (ru) * 1999-11-25 2001-08-27 Септре Электроникс Лимитед Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств
US6458430B1 (en) * 1999-12-22 2002-10-01 Axcelis Technologies, Inc. Pretreatment process for plasma immersion ion implantation
JP3998888B2 (ja) * 2000-03-08 2007-10-31 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100360476B1 (ko) 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
WO2002003472A2 (en) 2000-06-29 2002-01-10 California Institute Of Technology Aerosol silicon nanoparticles for use in semiconductor device fabrication
WO2002003482A1 (de) 2000-07-04 2002-01-10 Infineon Technologies Ag Feldeffekttransistor
US6447663B1 (en) 2000-08-01 2002-09-10 Ut-Battelle, Llc Programmable nanometer-scale electrolytic metal deposition and depletion
US6939434B2 (en) * 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
KR100984585B1 (ko) 2000-08-22 2010-09-30 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 반도체 성장 방법 및 디바이스 제조 방법
EP1342075B1 (en) 2000-12-11 2008-09-10 President And Fellows Of Harvard College Device contaning nanosensors for detecting an analyte and its method of manufacture
US7252699B2 (en) * 2000-12-15 2007-08-07 The Arizona Board Of Regents Method for patterning metal using nanoparticle containing precursors
US6423583B1 (en) 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
US6593065B2 (en) 2001-03-12 2003-07-15 California Institute Of Technology Method of fabricating nanometer-scale flowchannels and trenches with self-aligned electrodes and the structures formed by the same
KR20040000418A (ko) 2001-03-30 2004-01-03 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터제조되는 디바이스
JP4748873B2 (ja) * 2001-04-06 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7084507B2 (en) 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP2003017508A (ja) 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
US6896864B2 (en) 2001-07-10 2005-05-24 Battelle Memorial Institute Spatial localization of dispersed single walled carbon nanotubes into useful structures
US6672925B2 (en) 2001-08-17 2004-01-06 Motorola, Inc. Vacuum microelectronic device and method
NZ513637A (en) 2001-08-20 2004-02-27 Canterprise Ltd Nanoscale electronic devices & fabrication methods
EP1423861A1 (en) 2001-08-30 2004-06-02 Koninklijke Philips Electronics N.V. Magnetoresistive device and electronic device
JP2003108021A (ja) 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
US20040005258A1 (en) * 2001-12-12 2004-01-08 Fonash Stephen J. Chemical reactor templates: sacrificial layer fabrication and template use
JP2003209270A (ja) 2002-01-15 2003-07-25 Toyota Central Res & Dev Lab Inc 炭素系光電素子およびその製造方法
US7049625B2 (en) 2002-03-18 2006-05-23 Max-Planck-Gesellschaft Zur Fonderung Der Wissenschaften E.V. Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell
US6872645B2 (en) 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US20030189202A1 (en) 2002-04-05 2003-10-09 Jun Li Nanowire devices and methods of fabrication
US6760245B2 (en) 2002-05-01 2004-07-06 Hewlett-Packard Development Company, L.P. Molecular wire crossbar flash memory
US7494904B2 (en) * 2002-05-08 2009-02-24 Btu International, Inc. Plasma-assisted doping
KR100493156B1 (ko) * 2002-06-05 2005-06-03 삼성전자주식회사 나노입자를 이용한 비정질 실리콘의 결정화 방법
AU2003261205A1 (en) 2002-07-19 2004-02-09 President And Fellows Of Harvard College Nanoscale coherent optical components
JP2004063924A (ja) * 2002-07-31 2004-02-26 Mitsubishi Heavy Ind Ltd レーザアニール方法及び装置
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7115916B2 (en) 2002-09-26 2006-10-03 International Business Machines Corporation System and method for molecular optical emission
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
EP2261174A2 (en) * 2002-09-30 2010-12-15 Nanosys, Inc. Et AL. RFID tag using nanowire transistors
US20040147070A1 (en) * 2003-01-24 2004-07-29 National Chiao-Tung University Ultra-shallow junction formation for nano MOS devices using amorphous-si capping layer
US7304005B2 (en) * 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP3878571B2 (ja) * 2003-04-15 2007-02-07 株式会社ノリタケカンパニーリミテド 電子放出源の製造方法
KR100708644B1 (ko) * 2004-02-26 2007-04-17 삼성에스디아이 주식회사 박막 트랜지스터, 이를 구비한 평판 표시장치, 박막트랜지스터의 제조방법, 평판 표시장치의 제조방법, 및도너 시트의 제조방법
US7011737B2 (en) * 2004-04-02 2006-03-14 The Penn State Research Foundation Titania nanotube arrays for use as sensors and method of producing
WO2006078281A2 (en) 2004-07-07 2006-07-27 Nanosys, Inc. Systems and methods for harvesting and integrating nanowires

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10439072B2 (en) 2011-07-08 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI675483B (zh) * 2011-07-08 2019-10-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI688103B (zh) * 2011-07-08 2020-03-11 半導體能源研究所股份有限公司 半導體裝置
TWI711184B (zh) * 2011-07-08 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置
CN103107071A (zh) * 2013-01-22 2013-05-15 武汉大学 一种离子束精确掺杂单根纳米带的方法
CN103107071B (zh) * 2013-01-22 2015-09-02 武汉大学 一种离子束精确掺杂单根纳米带的方法
CN104183542A (zh) * 2013-05-22 2014-12-03 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法、半导体器件及其形成方法
CN108231877A (zh) * 2017-12-07 2018-06-29 华南理工大学 氮化镓电子器件的欧姆接触的制备方法
CN116913768A (zh) * 2023-09-14 2023-10-20 中国科学院半导体研究所 多次脉冲亚熔化准分子激光退火方法
CN116913768B (zh) * 2023-09-14 2023-12-05 中国科学院半导体研究所 多次脉冲亚熔化准分子激光退火方法

Also Published As

Publication number Publication date
KR101172561B1 (ko) 2012-08-08
US7569503B2 (en) 2009-08-04
WO2006057818A3 (en) 2008-01-03
US20060234519A1 (en) 2006-10-19
JP5305658B2 (ja) 2013-10-02
AU2005309906B2 (en) 2010-12-09
KR20070093070A (ko) 2007-09-17
CA2585009C (en) 2014-09-30
CN101263078B (zh) 2012-12-26
AU2005309906A1 (en) 2006-06-01
EP1820210A4 (en) 2014-03-05
CA2585009A1 (en) 2006-06-01
JP2008522404A (ja) 2008-06-26
WO2006057818A2 (en) 2006-06-01
EP1820210A2 (en) 2007-08-22

Similar Documents

Publication Publication Date Title
CN101263078B (zh) 适用于纳米线薄膜的接触掺杂和退火系统以及工艺
US8357567B2 (en) Manufacturing method of semiconductor device
KR101380136B1 (ko) 반도체 장치의 제작방법
JP2008515654A (ja) 導電性ポリマー及び半導体ナノワイヤに基づいてプラスチック電子部品を製造するための完全に集積化された有機層プロセス
KR20080008968A (ko) 반도체 장치의 제작방법
JP2005303299A (ja) 電子素子及びその製造方法
US20080233718A1 (en) Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
Van der Wilt et al. Low-temperature polycrystalline silicon thin-film transistors and circuits on flexible substrates
TWI255497B (en) Semiconductor device, electro-optical device, integrated circuit, and electronic equipment
JP2011109075A (ja) 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法
JP3377160B2 (ja) 半導体装置およびその製造方法
JP2008085317A (ja) 結晶性半導体膜、及び半導体装置の作製方法
CN1333439C (zh) 多晶硅薄膜晶体管的多晶硅膜的形成方法
JP4259081B2 (ja) 半導体装置の製造方法
TW200952172A (en) Polycrystalline silicon layer, thin film transistor comprising the same, and fabricating method of the same
JP2008060532A (ja) 半導体装置
US20020197829A1 (en) Method of manufacturing polycrystalline film and semiconductor device
JP4333115B2 (ja) 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器
JP2007115786A (ja) 半導体基板の製造方法及び半導体基板
US20120001300A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP2005197651A (ja) ポリシリコン層形成方法及びこれを用いた薄膜トランジスタの製造方法
TW201100565A (en) Fabricating method of polycrystalline silicon thin film
Della Sala Electronic materials via laser radiation
JPH1197350A (ja) 半導体膜の熱処理方法
JP2005056895A (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121226

Termination date: 20141110

EXPY Termination of patent right or utility model