TWI401804B - 薄膜電晶體及其製造方法 - Google Patents

Description

薄膜電晶體及其製造方法

本發明係有關薄膜電晶體及其製造方法。本發明尤有關雙閘薄膜電晶體及其製造方法。

薄膜電晶體係一種場效電晶體且主要應用於主動矩陣液晶顯示器及主動矩陣有機EL(電致)顯示器。

目前薄膜電晶體之主流係多晶矽薄膜電晶體，其中使用多晶矽於半導體層，以及非晶形矽薄膜電晶體，其中使用非晶形矽於半導體層。

有關電子移動率大於非晶形矽薄膜電晶體者數百倍之多晶矽薄膜電晶體，不僅完成在高溫下形成類型之技術，且完成在低溫下形成類型之技術，一向困難的尺寸增加現在均可望實現。

另一方面，非晶形矽薄膜電晶體可在低溫(300至400℃)下大面積製造，並因此成為薄膜電晶體之主流而用於各個領域。

近年來，作為薄膜電晶體新品，使用主要由ZnO(氧化鋅)形成之透明多晶矽氧化物薄膜電晶體於半導體層之薄膜電晶體蓬勃地發展(日本專利申請案早期公開第2002-076356)。

由於上述薄膜可在低溫下形成並可透過可見光，因此，可形成可撓透明薄膜電晶體於諸如塑膠板或薄膜之基板上。

K.諾姆拉(Nomura)等人於Nature(自然雜誌)，卷432(2004-11)，第488-492頁揭示使用由銦、鋅及氧形成之透明薄膜電晶體於薄膜電晶體之半導體層的技術。而且，其亦說明具有大移動率之可撓透明薄膜電晶體可於室溫下形成在諸如聚乙烯對苯二甲酯(PET)薄膜之基板上。

在製造及使用薄膜電晶體時發生的問題係所謂的峰值，其出現在汲極電流(Ids)及閘極電壓(Vgs)特性(轉移特性)中。第1B顯示被觀察到峰值之薄膜電晶體之典型轉移特性。

峰值之發生凸顯無法獲得操作電路所需臨限值或電路操作點位移之故障。

例如，主動矩陣驅動有機EL(電致發光)電晶體之像素電路中的驅動薄膜電晶體藉流動於汲極與源極間之電流控制有機EL(電致發光)裝置之發射強度。因此，若形成峰值，即發生無法獲得所欲發射強度之故障。

日本專利申請案早期公開第2003-197915及2007-200930揭示於多晶矽薄膜電晶體中形成峰值之機構。

更具體而言，於多晶矽薄膜電晶體中，當有凸台隔離構造時，次通道電晶體形成於與閘極重疊之半導體層區中。於次通道電晶體中，電流路徑形成於半導體膜之圖案邊緣或半導體膜附近。在此所用「凸台隔離構造」係指完全凸台隔離之隔離構造。

於具有凸台隔離構造之薄膜電晶體中，由於電場集中在半導體膜之側壁部上，因此，側壁部扮演未經設計之次通道角色，且電流開始以低於流經薄膜電晶體之通道者更低之電壓流經該次通道(成為ON(導通)狀態)。

因此，於TFT之轉移特性中，不正常電流特性(峰值)因次通道電晶體導通(亦稱為「寄生現象」)而出現。

為解決此問題，於日本專利申請案早期公開第2003-197915號中，藉由避免圖案邊緣相互重疊於半導體膜之通道區，抑制峰值形成於轉移特性中。

更於日本專利申請案早期公開第2007-200930號中，藉由設置厚側壁保護膜於半導體膜之圖案邊緣上以有效減少施加於次通道電晶體之電場強度，抑制峰值形成於轉移特性中。

然而，在使用氧化物半導體於半導體層之上述薄膜電晶體情況下，電晶體之操作機構異於多晶矽薄膜電晶體者。

T.米雅薩多(Miyasato)等人於應用物理學報86(2005)第162902中揭示使用氧化物半導體於半導體層之薄膜電晶體利用半導體膜之通道都在施加電場下完全空乏之現象成為OFF(斷開)狀態。換言之，當施加更強電場時，更穩定地保持OFF(斷開)狀態。

因此，咸認為在使用氧化物半導體於半導體層之薄膜電晶體中存在有轉移特性中異於出現在半導體膜之圖案邊緣之次通道電晶體之峰值形成的其他因素。

根據T.米雅薩多(Miyasato)等人於應用物理學報86(2005)第162902，使用氧化物半導體於半導體層之薄膜電晶體極可能因以下因素而形成。亦即，咸認為與接觸閘極絕緣膜之界面相對之半導體膜之界面區在膜品質上異於半導體膜內部者，形成有電路。

於日本專利申請案早期公開第2003-197915號及第2007-200930號中並未揭示有關背部閘極界面所產生的峰值。

同時，為避免於形成薄膜電晶體後裝置製造期間薄膜電晶體之劣化，一般設有保護層。然而，特別是在底部闡極薄膜電晶體中，由於僅在半導體層有保護層，因此若保護層未充份發揮功能，背部閘極界面即可能修改成於轉移特性中產生峰值。

本發明係有鑑於以上問題而完成者，因此，本發明之目的在於提供一種薄膜電晶體，其抑制在使用氧化物半導體於半導體層之薄膜電晶體之轉移特性中發生峰值，以及一種製造該薄膜電晶體之方法。

根據本發明，為解決上述問題，提供一種薄膜電晶體，包括：基板；第一閘極，形成於該基板上；第一閘極絕緣層，形成覆蓋該第一閘極；半導體層，包括氧化物半導體，並形成於該第一閘極絕緣層上；第二閘極絕緣層，形成於該半導體層上；第二閘極，成於該第二閘極絕緣層上；以及汲極和源極，形成連接於該半導體層；其中該第二閘極具有大於該第一閘極之厚度的厚度。

根據本發明，可抑制在使用氧化物半導體於半導體層之薄膜電晶體之轉移特性中發生峰值。

又，根據本發明，可製造能抑制在使用氧化物半導體於半導體層之薄膜電晶體之轉移特性中發生峰值的薄膜電晶體。

由以下參考附圖所作例示性實施例之說明，將可瞭解本發明之進一步特點。

以下參考附圖說明實施本發明之最佳模式。

附帶一提，在此所用「氧化物半導體」一辭係指在用於薄膜電晶體作為主動層時，改變汲極電流至少二級量之氧化物半導體。

薄膜電晶體之製造方法包含於第2圖之流程圖中所示八個步驟。第3A、3B、3C及3D圖及第4A、4B及4C圖係顯示根據本發明實施例之薄膜電晶體之製造步驟的剖視圖。雖然平面型薄膜電晶體於第3A、3B、3C、3D、4A、4B及4C圖中被顯示為薄膜電晶體，不過，薄膜電晶體之構形不限於此。

如於第5圖中所示，薄膜電晶體具有依以下順序在基板1上堆疊第一閘極2、第一閘極絕緣層3、半導體層4、第二閘極絕緣層7、第二閘極8及接觸電極9之構造。

基板1係絕緣基板。例如，基板1可為玻璃基板。而且，藉由使用有機材料或諸如聚對苯二甲酸乙二酯(PET)作為基板1，可於撓性基板上製造薄膜電晶體。

設置接觸電極9以連接半導體層4與後述汲極5或源極6。

首先，作為第一步驟，沉積第一導電膜於基板1上。使用含有至少一種金屬之薄膜作為第一導電膜。替代地或額外地，可使用導電金屬氧化物(MO_x 其中M代表一金屬元素)。

第一導電膜可具有單層構造或包含複數層之堆疊構造。宜使用諸如濺鍍、脈衝雷射蒸鍍或電子束蒸鍍之汽相方法作為形成第一導電膜之方法。然而，成膜方法不限於此等方法。接著，將第一導電膜圖案化以形成第一閘極2。於第3A圖中顯示藉由至此步驟並包含此步驟之方法形成之構造。

其次，作為第二步驟，將第一絕緣體膜沉積於第一閘極2上。第一絕緣體膜由選自包含氧化物、碳化物、氮化物、氟化物及其等之化合物群組形成。例如，使用包含至少一種金屬元素之金屬氧化物膜作為第一絕緣體膜。於金屬氧化物中，較佳者係使用含有SiO₂ (二氧化矽)、Al₂ O₃ (三氧化二鋁)、Ga₂ O₃ (三氧化二鎵)、In₂ O₃ (三氧化二銦)、MgO(氧化鎂)、CaO(氧化鈣)、SrO(氧化鍶)、BaO(氧化鋇)、ZnO(氧化鋅)、Nb₂ O₃ (三氧化二鈮)、Ta₂ O₃ (三氧化二鉭)、TiO₂ (二氧化鈦)、ZrO₂ (二氧化鋯)、HfO₂ (二氧化鉿)、CeO₂ (二氧化鈰)、Li₂ O(一氧化二鋰)、Na₂ O(一氧化二鈉)、K₂ O(一氧化二鉀)、Rb₂ O(一氧化二銣)、Sc₂ O₃ (三氧化二鈧)、Y₂ O₃ (三氧化二釔)、La₂ O₃ (三氧化二鑭)、Nd₂ O₃ (三氧化二釹)、Sm₂ O₃ (三氧化二釤)、Gd₂ O₃ (三氧化二釓)、Dy₂ O₃ (三氧化二鏑)、Re₂ O₃ (三氧化二錸)及Yb₂ O₃ (三氧化二鐿)之至少一者之金屬氧化物。替代地或額外地，可使用金屬氮化物(MN_x ，其中M代表金屬元素)。

又可替代地或額外地，使用金屬氮氧化物(MO_x N_y ，其中M代表金屬元素)。

宜使用諸如化學蒸汽沉積、濺鍍、脈衝雷射蒸鍍或電子束蒸鍍之汽相方法作為形成第一絕緣體膜之方法。然而，成膜方法不限於此等方法。

藉由將第一絕緣體膜圖案化，形成第一閘極絕緣層3。於第3B圖中顯示藉由至此步驟並包含此步驟之方法形成之構造。

接著，作為第三步驟，沉積半導體膜於第一閘極絕緣層3上。可採用於本發明中之較佳半導體膜的具體例子包含：包含ZnO(氧化鋅)作為主成分之氧化物；包含In₂ O₃ (三氧化二銦)作為主成分之氧化物；包含Ga₂ O₃ (三氧化二鎵)作為主成分之氧化物；包含Sn₂ O₃ (三氧化二錫)作為主成分之氧化物；以及包含複合氧化物作為主成分之氧化物，該複合氧化物包含二或更多上述氧化物。

附帶一提，在此所用「主成分」一辭係指具有相關氧化物半導體中所含氧化物之最高含量之氧化物。

而且，在此所用「氧化物半導體」一辭係指用於薄膜電晶體作為主動層時，改變汲極電流至少二極量之氧化物半導體。

特別是，較佳為含有In₂ O₃ (三氧化二銦)及ZnO(氧化鋅)之氧化物，其總摩爾比率為整體之1/2或更多。

替代地或額外地，半導體膜可含有諸如SnO₂ (二氧化錫)或TiO_x (鈦氧化物)之氧化物半導體，亦可使用含有其他氧化物半導體之半導體膜。

宜使用諸如濺鍍、脈衝雷射蒸鍍或電子束蒸鍍之汽相方法作為形成半導體膜之方法。然而，成膜方法不限於此等方法。

接著，藉由將半導體膜圖案化，形成半導體層4。於第3C圖中顯示藉由至此步驟並包含此步驟之方法形成之構造。

接著，作為第四步驟，沉積第二絕緣體膜於第半導體層4上。第二絕緣體膜由選自包含氧化物、碳化物、氮化物、氟化物及其等之化合物之群組之無機材料形成。例如，使用含有至少一種金屬元素之金屬氧化物膜作為第二絕緣體膜。

於金屬氧化物中，較佳者係使用含有SiO₂ (二氧化矽)、Al₂ O₃ (三氧化二鋁)、Ga₂ O₃ (三氧化二鎵)、In₂ O₃ (三氧化二銦)、MgO(氧化鎂)、CaO(氧化鈣)、SrO(氧化鍶)、BaO(氧化鋇)、ZnO(氧化鋅)、Nb₂ O₃ (三氧化二鈮)、Ta₂ O₃ (三氧化二鉭)、TiO₂ (二氧化鈦)、ZrO₂ (二氧化鋯)、HfO₂ (二氧化鉿)、CeO₂ (二氧化鈰)、Li₂ O(一氧化二鋰)、Na₂ O(一氧化二鈉)、K₂ O(一氧化二鉀)、Rb₂ O(一氧化二銣)、Sc₂ O₃ (三氧化二鈧)、Y₂ O₃ (三氧化二釔)、La₂ O₃ (三氧化二鑭)、Nd₂ O₃ (三氧化二釹)、Sm₂ O₃ (三氧化二釤)、Gd₂ O₃ (三氧化二釓)、Dy₂ O₃ (三氧化二鏑)、Er₂ O₃ (三氧化二鉺)及Yb₂ O₃ (三氧化二鐿)之至少一者之金屬氧化物。替代地或額外地，可使用金屬氮化物(MN_x ，其中M代表金屬氮元素)。

又可替代地或額外地，使用金屬氮氧化物(MO_x N_y ，其中M代表金屬元素)。

宜使用諸如化學蒸汽沉積、濺鍍、脈衝雷射蒸鍍或電子束蒸鍍之汽相方法作為形成第二絕緣體膜之方法。然而，成膜方法不限於此等方法。透過上述步驟，完成第3D圖所示構造。

接著，作為第五步驟，沉積透明導電膜於第二絕緣體膜上。較佳係使用屬於In₂ O₃ (三氧化二銦)及SnO₂ (二氧化錫)之固溶體之ITO(銦錫氧化物)作為透明導電膜。較佳亦係使用含有In、Sn及Zn之至少一者之氧化物材料作為透明導電膜。

宜使用諸如濺鍍、脈衝雷射蒸鍍或電子束蒸鍍之汽相方法作為形成透明導電膜之方法。然而，成膜方法不限於此等方法。透過上述步驟，完成第4A圖所示構造。

接著，作為第六步驟，藉由將透明導電膜圖案化，形成第二閘極8。透過上述步驟，完成第4B圖所示構造。

接著，作為第七步驟，藉由將第二絕緣體膜圖案化，形成第二閘極絕緣層7。於第4C圖中顯示藉由至此步驟並包含此步驟之方法形成之構造。

接著，作為第八步驟，沉積第二導電膜於第二閘極絕緣層7及第二閘極8上。使用含有至少一種金屬之膜作為第二導電膜。替代地或額外地，可使用金屬氧化物(MO_x ，其中M代表金屬元素)。

第二導電膜可具有單層構造或包含複數層之堆疊構造。宜使用諸如濺鍍、脈衝雷射蒸鍍或電子束蒸鍍之汽相方法作為形成第一絕緣體膜之方法。然而，成膜方法不限於此等方法。

接著，藉由將第二導電膜圖案化，形成接觸電極9。於第5圖中顯示藉由至此步驟並包含此步驟之方法形成之構造。

以上說明根據本發明之薄膜電晶體之製造步驟例子。

於上述製造步驟中，第一閘極絕緣膜之膜厚具有上限，以於其上形成具有良好階梯覆蓋率之各種層。上限係階梯覆蓋令人滿意之最大膜厚，且不會對TFT特性產生負面影響。

根據本發明人之發現，第一閘極之膜厚大致類似於閘極絕緣膜之膜厚。

附帶一提，在此所用「階梯覆蓋」一辭係指當形成塗佈膜於具有梯級(或梯級差)之基板(例如上面具有閘極作為梯級之基板)時，可不斷地於梯級部達到連續塗佈。

而且，在此所用「良好階梯覆蓋率」一辭係指當TFT之閘極覆蓋絕緣層時，絕緣性質不會降低，且TFT特性不會劣化之狀態，亦指當具有梯級之下層覆蓋絕緣層時，TFT特性不會劣化之狀態。

而且，於形成第一閘極作為接線以在容許值範圍內達到壓降情況下，膜厚具有下限。下限係最小膜厚，壓降不會因此而對TFT特性產生負面影響。

根據本發明人之發現，膜厚下限為約10 nm(奈米)級。確定第一閘極之膜厚在上限與下限之間。另一方面，有關第二閘極，由於在其上僅形成保護層，因此，第二閘極之膜厚上限可大於第一閘極者。第二閘極亦發揮用以保護半導體層之保護層之功能，且膜厚更大，效果越大。

因此，使第二閘極之厚度等於或大於第一閘極者在穩定操作薄膜電晶體上有效果。

於T.米雅薩多(Miyasato)等人於應用物理學報86(2005)第162902中，藉由使用鐵電體BLT閘極絕緣層完全空乏一般用來作為導電膜之ITO膜，藉此實現薄膜電晶體之OFF(斷開)狀態。

然而，於T.米雅薩多(Miyasato)等人於應用物理學報86(2005)第162902中，由於形成BLT閘極絕緣層之步驟要求在高至750℃之溫度下熱處理，因此，無法使用諸如玻璃或塑膠之低成本材料作為基板。

而且，由於根據本發明之薄膜電晶體具有雙層構造，因此，可將有效高電場應用於半導體層。因此，類似於揭示於T.米雅薩多(Miyasato)等人於應用物理學報86(2005)第162902之情形，可空乏具有減少電阻之半導體層，藉此達成電晶體操作。

而且，於第六步驟中，藉由以第一閘極2作為光罩，進行背側曝光，可將透明導電膜圖案化。此時，須透過堆疊膜，使形成於樣本表面上之光阻膜曝光。因此，為於第一至第五步驟之圖案化中使光阻膜曝光，將用於曝光裝置之對具有365 nm或更大波長之光線的透射率設定為50%或更大，或更佳者為80%或更大。

而且，藉由使第二閘極之材料及接觸電極之材料彼此相同，可同時進行第六步驟及第八步驟。

此外，藉由使第一閘極及第二閘極之至少一者遮蔽具有特定波長之光線，可提供電極作為遮光層之功能。在此所用「具有特定波長之光線」一辭係指用於曝光裝置之對具有365 nm或更大波長之光線。

而且，於製造薄膜電晶體之方法中，亦可在第一閘極絕緣層3及第二閘極絕緣層7之至少一者的成膜環境氣體及此等膜所含氫的影響下，降低半導體層4之電阻。於此情況下，亦可因上述理由實現電晶體操作。

而且由於是平面構造，因此可使產生於閘極與汲極間之寄生電容最小並均勻。藉由使閘極半透明，亦可使閘極發揮作為遮光層之功能。

就以此方式製造之雙閘薄膜電晶體而言，即使裝置之轉移特性於單閘受驅動模式中具有峰值，仍可於雙閘受驅動模式中獲得無峰值之特性。第1A圖顯示無峰值之薄膜電晶體之典型轉移特性，而第1B圖則顯示具有峰值之薄膜電晶體之典型轉移特性。

附帶一提，在此所用「單閘驅動」一辭係指諸閘極之一藉接地之諸閘極之另一者驅動之方法。

(例子)

現在於以下參考例子說明更詳細說明本發明。須知，本發明絕不限於此等例子。

(例一)

第7圖係顯示根據本發明之例一之薄膜電晶體之構形的剖視圖。如於第7圖所示，該例係底部接觸型雙閘薄膜電晶體。第7圖所示薄膜電晶體形成於基板1上。

更具體而言，第一閘極2、第一閘極絕緣層3、汲極5、源極6、半導體層4、第二閘極絕緣層7及第二閘極8形成於基板1上。

使用玻璃基板(康寧公司所製造第1737號)作為基板1。玻璃基板之厚度為0.5 mm。

形成50 nm厚之Mo(鉬)薄膜於基板1上。藉由使用氬環境氣體之DC(直流)磁控管濺鍍，形成Mo(鉬)薄膜。

接著，藉由微影及乾蝕刻對沉積之Mo(鉬)薄膜精加工，形成第一閘極2(第6(A)圖)。

藉由RF(射頻)磁控管濺鍍，於第一閘極2上形成200 nm厚之SiO₂ (二氧化矽)薄膜。

有關成膜條件，將基板溫度設定於室溫，將輸入RF(射頻)功率設定為400 W(瓦)，將氬氣之供應流速設定為10 sccm(標準每分立方厘米)，並將室壓設定為0.1 Pa(帕)。

藉由使用緩衝之氫氟酸之微影及濕蝕刻將沉積之SiO₂ (二氧化矽)薄膜圖案化，形成第一閘極絕緣層3(第6B圖)。

接著，藉由DC(直流)磁控管濺鍍，於第一閘極絕緣層3上形成100 nm厚之ITO薄膜。

有關成膜條件，將基板溫度設定於室溫，將輸入RF(射頻)功率設定為200 W(瓦)，將氬氣之供應流速設定為100 sccm(標準每分立方厘米)，並將室壓設定為0.2 Pa(帕)。以此方式製造之ITO薄膜為非晶形。

接著，藉由微影及濕蝕刻將沉積之ITO薄膜圖案化。

接著，藉由於270℃下熱處理20分鐘將精加工之ITO薄膜轉換成多晶ITO薄膜，形成汲極5及源極6(第6C圖)。

接著，藉由RF(射頻)磁控管濺鍍，於第一閘極絕緣層3、汲極5及源極6a上形成40 nm厚之氧化物半導體In(銦)-Ga(鎵)-Zn(鋅)-O(氧)薄膜。

有關成膜條件，將基板溫度設定於室溫，將輸入RF(射頻)功率設定為200 W(瓦)，將含有5%氧之氬氣之供應流速設定為25 sccm(標準每分立方厘米)，並將室壓設定為0.5 Pa(帕)。以此方式製造之In(銦)-Ga(鎵)-Zn(鋅)-O(氧)薄膜為非晶形，且In(銦)-Ga(鎵)-Zn(鋅)-O(氧)之合成比例約為1：1：1：4。

接著，藉由使用氫氟酸之微影及濕蝕刻將沉積之In(銦)-Ga(鎵)-Zn(鋅)-O(氧)薄膜圖案化，形成半導體層4(第6D圖)。

接著，藉由RF(射頻)磁控管濺鍍，於半導體層4上形成200 nm厚之SiO₂ (二氧化矽)薄膜。

有關成膜條件，將基板溫度設定於室溫，將輸入RF(射頻)功率設定為400 W(瓦)，將氬氣之供應流速設定為10 sccm(標準每分立方厘米)，並將室壓設定為0.1 Pa(帕)。

藉由使用緩衝之氫氟酸之微影及濕蝕刻將如此沉積之SiO₂ (二氧化矽)薄膜圖案化，形成第二閘極絕緣層7(第6E圖)。

接著，於第二閘極絕緣層7上，形成100 nm厚之Mo(鉬)薄膜。成膜條件與第一閘極2者相同。

接著，藉由微影及濕蝕刻將如此沉積之Mo(鉬)薄膜薄膜圖案化，形成第二閘極8(第7圖)。

如上述製造之底部接觸型雙閘薄膜電晶體呈現如第1A圖所示，當藉施加於第一閘極2及第二閘極8之相同電壓驅動時，無峰值之轉移特性。

又由於第一閘極2及第二閘極8由金屬製成並遮蔽光線，因此，亦發揮作為遮光層之功能。

如以上所示，於此例之薄膜電晶體中，抑制於轉移特性中發生峰值，並實現入射於半導體層上之光線之遮蔽效果。

(比較例)

當於例一中所製造之薄膜電晶體以單閘受驅動模式，在第二閘極8接地及電壓施加於第一閘極2下操作時，如第1B圖所示，觀察到於轉移特性中有峰值。

可由上述比較看出雙閘驅動可抑制於轉移特性中發生峰值。

(例二)

第10圖係顯示根據本發明之例二之薄膜電晶體之構形的橫剖視圖。該例係形成平面雙閘薄膜電晶體之例子。第10圖所示薄膜電晶體形成於基板1上。

更具體而言，於基板1上形成有第一閘極2、第一閘極絕緣層3、半導體層4、汲極5、源極6、第二閘極絕緣層7、第二閘極8、接觸電極9及保護層10。

使用玻璃基板(康寧公司所製造第1737號)作為基板1。玻璃基板之厚度為0.5 mm。

形成50 nm厚之Mo(鉬)薄膜於基板1上。於此例中，藉由使用氬環境氣體之DC(直流)磁控管濺鍍，形成Mo(鉬)薄膜。

接著，藉由微影及乾蝕刻對沉積之Mo(鉬)薄膜精加工，形成第一閘極2(第8(A)圖)。

接著，藉由RF(射頻)磁控管濺鍍，於第一閘極2上形成200 nm厚之SiO₂ (二氧化矽)薄膜。

有關成膜條件，將基板溫度設定於室溫，將輸入RF(射頻)功率設定為400 W(瓦)，將氬氣之供應流速設定為10 sccm(標準每分立方厘米)，並將室壓設定為0.1 Pa(帕)。

藉由使用緩衝之氫氟酸溶液之微影及濕蝕刻將如此沉積之SiO₂ (二氧化矽)薄膜圖案化，形成第一閘極絕緣層3(第8B圖)。

接著，藉由RF(射頻)磁控管濺鍍，形成40 nm厚之氧化物半導體In(銦)-Ga(鎵)-Zn(鋅)-O(氧)薄膜於第一閘極絕緣層3上。

有關成膜條件，將基板溫度設定於室溫，將輸入RF(射頻)功率設定為200 W(瓦)，將含有5%氧之氬氣之供應流速設定為25 sccm(標準每分立方厘米)，並將室壓設定為0.5 Pa(帕)。以此方式製造之In(銦)-Ga(鎵)-Zn(鋅)-O(氧)薄膜為非晶形，且In(銦)-Ga(鎵)-Zn(鋅)-O(氧)之合成比例約為1：1：1：4。

接著，藉由使用氫氟酸之微影及濕蝕刻將沉積之In(銦)-Ga(鎵)-Zn(鋅)-O(氧)薄膜圖案化，形成半導體層4(第8C圖)。

接著，藉由RF(射頻)磁控管濺鍍，於半導體層4上形成300 nm厚之SiO₂ (二氧化矽)薄膜。有關成膜條件，將基板溫度設定於室溫，將輸入RF(射頻)功率設定為400 W(瓦)，將氬氣之供應流速設定為10 sccm(標準每分立方厘米)，並將室壓設定為0.1 Pa(帕)(第8D圖)。

接著，藉由DC(直流)磁控管濺鍍，於SiO₂ (二氧化矽)薄膜上形成100 nm厚之ITO薄膜。有關成膜條件，將基板溫度設定於室溫，將輸入RF(射頻)功率設定為200 W(瓦)，將氬氣之供應流速設定為100 sccm(標準每分立方厘米)，並將室壓設定為0.2 Pa(帕)。以此方式製造之ITO薄膜為非晶形(第9A圖)。

接著，藉背側曝光，在第一閘極2被用來作為光罩下，將光阻圖案化，並藉由濕蝕刻將ITO薄膜圖案化而形成第二閘極8。接著，藉由乾蝕刻將SiO₂ (二氧化矽)薄膜圖案化而形成第二閘極絕緣層7。

此後，藉由於270℃下熱處理30分鐘將ITO薄膜轉換成多晶ITO薄膜(第9B圖)。

接著，形成SiN(氮化矽)薄膜於第二閘極8上，並藉由電漿CVD(化學蒸汽沉積)形成300 nm厚的半導體層4。

當藉由電漿CVD(化學蒸汽沉積)形成SiN(氮化矽)薄膜時，將基板溫度設定為250℃。使用SiH₄ (氫化矽)、NH₃ (氨)及N₂ (氮)作為處理氣體，其氣體流速比率設定為SiH₄ (氫化矽)：NH₃ (氨)：N₂ (氮)=1：2.5：25。輸入RF功率密度及壓力分別為0.9 W/cm² (瓦/厘米² )及150 Pa(帕)。

在此，於SiN(氮化矽)薄膜之成膜環境氣體及薄膜所含氫的影響下，半導體層4與SiN(氮化矽)薄膜接觸之區域之電阻大幅降低。使用半導體層4之此種具有降低電阻之區域作為汲極5及源極6(第9C圖)。

接著，藉由微影及乾蝕刻將SiN(氮化矽)薄膜圖案化以形成保護層10(第9D圖)。

接著，於保護層10上形成100 nm厚之Mo(鉬)薄膜。薄膜形成條件與形成第一閘極2當時者相同。

接著，藉由微影及乾蝕刻將沉積之Mo(鉬)薄膜精加工以形成接觸電極9(第10圖)。

就以此方式製造之平面型雙閘薄膜電晶體而言，即使裝置之轉移特性於單閘受驅動模式中具有峰值，仍可於雙閘受驅動模式中獲得無峰值之特性。

又由於是平面構造，因此，可使閘極與汲極間產生的寄生電容最小及均勻。

如以上所述，薄膜電晶體及其製造方法例子可實現抑制於轉移特性中發生峰值、藉平面構造減少並均化寄生電容、減少製造步驟數以及藉背側曝光實現自行對準之效果。

雖然業已參考例示性實施例說明本發明，卻須知本發明不限於所揭示例示性實施例，以下申請專利範圍之範疇須作最廣擴解釋以涵蓋所有此種更改、均等構造及功能。

本申請案請求2008年1月23日所提出日本專利申請案第2008-012593號之權益，在此併提其全文以供參考。

1‧‧‧基板

2‧‧‧第一閘極

3‧‧‧第一閘極絕緣層

4‧‧‧半導體層

5‧‧‧汲極

6‧‧‧源極

7‧‧‧第二閘極絕緣層

8‧‧‧第二閘極

9‧‧‧接觸電極

10‧‧‧保護層

第1A及1B圖係顯示薄膜電晶體之轉移特性之圖表。

第2圖係顯示根據本發明實施例之薄膜電晶體之製造步驟的流程圖。

第3A、3B、3C及3D圖係顯示根據本發明實施例之薄膜電晶體之製造步驟的橫剖視圖。

第4A、4B及4C圖係顯示根據本發明實施例之薄膜電晶體之製造步驟的橫剖視圖。

第5圖係顯示根據本發明實施例之薄膜電晶體的橫剖視圖。

第6A、6B、6C、6D及6E圖係顯示根據本發明之例1之薄膜電晶體之製造步驟的橫剖視圖。

第7圖係顯示根據本發明之例一之薄膜電晶體之構形的橫剖視圖。

第8A、8B、8C及8D圖係顯示根據本發明之例二之薄膜電晶體之製造步驟的橫剖視圖。

第9A、9B、9C及9D圖係顯示根據本發明之例二之薄膜電晶體之製造步驟的橫剖視圖。

第10圖係顯示根據本發明之例二之薄膜電晶體之構形的橫剖視圖。

1．．．基板

2．．．第一閘極

3．．．第一閘極絕緣層

4．．．半導體層

7．．．第二閘極絕緣層

8．．．第二閘極

9．．．接觸電極

Claims (6)

1. 一種薄膜電晶體，包括：基板；第一閘極，形成於該基板上；第一閘極絕緣層，形成以覆蓋該第一閘極；半導體層，包括氧化物半導體，並形成於該第一閘極絕緣層上；第二閘極絕緣層，形成於該半導體層上；第二閘極，形成於該第二閘極絕緣層上；以及汲極和源極，形成以連接於該半導體層；其中該第二閘極具有大於該第一閘極之厚度的厚度，以及其中該第一閘極的厚度等於或小於該第一閘極絕緣層的厚度。
2. 如申請專利範圍第1項之薄膜電晶體，其中，該第一閘極、該第一閘極絕緣層、該第二閘極絕緣層、該半導體層、該汲極及該源極對具有365 nm或更大波長之光具有50%或更大的透射率。
3. 如申請專利範圍第1項之薄膜電晶體，其中，該第一閘極及該第二閘極之至少一者對具有365 nm或更大波長之光具有50%或更小的透射率。
4. 如申請專利範圍第1項之薄膜電晶體，其中，該汲 極及該源極之至少一者與該半導體層接觸。
5. 如申請專利範圍第1項之薄膜電晶體，其中，該半導體層包括氧化物半導體，其含有選自鋅、鎵、銦、錫所構成之群的至少一元素。
6. 如申請專利範圍第1項之薄膜電晶體，其中，該半導體層包括含In(銦)-Ga(鎵)-Zn(鋅)-O(氧)之氧化物半導體。