TWI313881B - Laminated electronic component - Google Patents
Laminated electronic component Download PDFInfo
- Publication number
- TWI313881B TWI313881B TW095127918A TW95127918A TWI313881B TW I313881 B TWI313881 B TW I313881B TW 095127918 A TW095127918 A TW 095127918A TW 95127918 A TW95127918 A TW 95127918A TW I313881 B TWI313881 B TW I313881B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- dummy
- electrodes
- layer portion
- layers
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000003985 ceramic capacitor Substances 0.000 description 30
- 230000000694 effects Effects 0.000 description 15
- 230000008859 change Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000003405 preventing effect Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
1313881 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種積層電子組件。 【先前技術】 屬於積層陶瓷電子組件之一的積層陶瓷電容器,具備 有陶瓷基體及設於其側面的外部電極。陶瓷基體具有埋設 複數內部電極之內層部分'及設在該內層部分上下的一對 外層部分。內層部分之內部電極係分別連接至外部電極。 如日本特開平7-3 3 5473號公報所揭示之先前的積層陶 瓷電容器,其係將假電極設在外層部分,依此,可抑制、 防止電鍍過程時之電鍍液的渗透’因而可防止特性的惡化。 另’日本特開平1 0- 1 2475號公報所揭示之積層陶瓷電 容器’亦係把內層部分中,將外側之內部電極的間隔作成 比中央之內部電極的間隔大。 但是’在積層陶瓷電容器中,於燒成時,因具有內部 電極之內層部分與不具內部電極之外層部分兩者構成材料 的不同,故出現收縮率不同的狀況,將有產生龜裂之虞。 針對該種問題,本案申請人雖就在外層部分設以假電 極,擬達成調整複數個和外部電極連接的收縮率事項加以 檢討,但仍擔憂短路、或由於在陶瓷以外之層的埋設而產 生層構成平衡的惡化等問題。 又,日本特開平7-335473號公報所揭示的技術,如上 述,因係用以抑制電鍍液之滲透,故無法期待調整收縮率 。又,特開平1 〇 - 1 2 4 7 5號公報所揭示之技術’係關於有助 1313881 於原本靜電容量而交互設成之內層部分的內部構成,故無 法冀望對外層部分的收縮率有作用效果。 【發明內容】 本發明係鑑於上述問題而開發,其目的係提供一種積 層電子組件,可抑制短路及層構成平衡的惡化,並可防止 龜裂之發生。 爲了解決上述課題,本發明之積層電子組件特徵係具 備:陶瓷基體,係具有一對內層部分及設在其上下的外層 部分;及一對外部電極,係設在該陶瓷基體的左右,以互 爲不同方式連接於該外部電極,而用於確保靜電容量之複 數個內部電極係埋設在該內層部分,分別連接於該外部電 極之2層以上的假電極則埋設在至少一個該外層部分,最 內側之該假電極係設成和最外側之該內部電極同極,且該 假電極至少含有作爲異極而相鄰的一對。 最好是,該假電極可設成3層以上,可將毎1層之極 性改換爲不同的方式連接於該外部電極,或是,亦可含有 至少一對,其爲相鄰並爲同極。 又,該假電極之間隔,最好是含有:離開內層部分較 遠位置之間隔比離開較近位置之間隔爲大的關係。 此外,該假電極最好是以相同於該內部電極之材料構 成。 倘依本發明,可抑制短路及層構成平衡之惡化,並可 防止產生龜裂。 又,將假電極設成3層以上,且每1層之極性改換爲 1313881 不同時,可確保極佳的層構成平衡,因而獲得較高的平衡 惡化防止效果。 _ 又,將假電極設成3層以上,且至少含有作爲同極且 相鄰的一對時,則因已盡力地減少了異極相鄰的假電極對 ,故可獲得更高的短路防止效果。 使假電極之間隔含有離開內層部分較遠位置比離開較 近位置者爲大的關係時,不致產生激烈的收縮率變化而具 有緩和效果,故可達成較高的龜裂防止效果。 • 此外,以相同於內部電極之材料構成假電極時,可確 保容易且確實的消除收縮率變化的效果。 【實施方式】 以下,將根據附圖說明本發明實施之形態。又,圖中 同一元件符號表示同一或對應部分。又,方向之標示中, 積層方向爲上下方向,而和積層方向正交之後述的一對外 部電極,係將對向方向作爲左右方向。 第1圖爲本發明第1實施形態之積層陶瓷電容器縱剖 ® 面圖。積層陶瓷電容器1具有陶瓷基體3、外部電極5、7 。陶瓷基體3具有內層部分9'設在其上下的一對外層部 分1 1、1 3。外部電極5、7設在陶瓷基體3的左右。 內層部分9具有複數個內部電極15及電介質層17。 又,外層部分11、13分別具有複數個假電極19、21及電 介質層2 3。內部電極1 5倘由導電構件構成即可’例如可 主要由Ni構成。電介質層17、23只要由電介質材料構成 即可,例如可主要由陶瓷構成。又,本實施形態中,假電 -7- 1313881 極1 9、2 1係以和內部電極1 5相同的材料構成。 其次,說明該種構成之內層部分9的製造過程。首先 ’如第2圖所示,把至少含有陶瓷粉末、結合劑及溶劑等 之陶瓷膏(電介質膏)33塗佈於可撓性的pet膜3 1上面, 作成所謂的胚片(Green sheet)35。可使用刮刀(dotor blade) 或擠出頭等實施陶瓷膏3 3的塗佈,在塗佈之後實行乾燥處 理。 接著,把胚片3 5乾燥後,在其上面把用以構成內部電 極之導電體膏37作複數、分離配置。導電體膏37例如可 用網版印刷法或用照相凹版印刷法形成。如是,可製造印 刷有複數個內部電極1 5的薄片,以作爲構成內層部分9之 薄片。 又,在製造用以構成外層部分11、13之薄片方面,同 樣的’係在乾燥後的胚片上面,把形成複數個假電極19、 2 1的導電體膏作複數、分離而製造印刷配置後的薄片。 因此,內部電極1 5係把複數片構成印刷後之內層部分9 的薄片加以積層’此外,在該等薄片之上下位置上印刷假 電極19、21,把複數片構成外層部分n、13的薄片予以 積層而作成積層體39,再以預定壓力按壓。其次,將積層 體3 9以第2圖之2點破折線所示切斷成1個電容器大小的 尺寸,因而分斷爲複數個積層的片狀(chip)體。又,由各積 層片狀體實行把有機結合劑等加以燒毀之脫除結合劑處理 後’實行燒成’最後’在積層片狀體對向的側面上燒附外 部電極5、7 ’即獲得如第1圖所示之積層陶瓷電容器1。 其次,返回第1圖’說明本發明實施形態之積層陶瓷 1313881 電容器1的電極構成。埋設在內層部分9上之複數個內部 電極15,係成左右方向互爲不同的方式而各僅連接外部電 極5、7之一者。又,各內部電極15除了配置在內層部分 9的最外側者(電極1 5a)外,其他的內部電極1 5之上下係 包夾電介質層17並成對向。藉此,連接於互爲不同之外部 電極5、7而成爲異極的內部電極15之間’即可獲得電容 層。 本實施形態中,內層部分9之複數個內部電極1 5的間 隔T係作成均一。易言之,具有一定間隔T且相對向之最 外側內部電極1 5 a的外側附近位置,係形成內層部分9與 上下一對外層部分11、13的境界部。而複數個內部電極 1 5的積層數係依據所要求的靜電容量加以決定。本實施形 態之一例,係設定約爲400層上下。又,圖面係優先考量圖 之明瞭性及構成之理解性,乃選擇適當層數來圖示清楚。 本實施形態中,4層之假電極1 9、2 1分別埋設於外層 部分11、13中。又,各假電極19、21係對向於包夾電介 質層23的其他假電極19、21。 假電極1 9、2 1係成左右方向互爲不同的形態,而僅連 接於所對應之外部電極5、7中之一者。亦即,假電極19 、2 1之配列係每一層之極性爲交替互換。故,外層部分} i 、13上,分別存在有3對異極並相比鄰之假電極19、21 ,該等假電極一部分則含有重複關係。各外層部分1 1、1 3 中,最內側之假電極1 9 a、2 1 a係分別和對向之最外側的內 1313881 部電極1 5 a成同極關係而連接於對應的外部電極5、7 ° 由以上所構成的積層陶瓷電容器中’因假電極19、21 埋設在外層部分11、13,故可避免內層部分9與外層部分 1 1、1 3間之收縮率的急劇變化,因而可防止龜裂的產生。 如是,由於可防止龜裂之產生,即使設置假電極1 9、2 1亦 不致引起短路。亦即,最內側之假電極和最外側之內部電 極係成異極的關係,故不致發生不可預期的短路’依本實 施形態中,因最內側之假電極1 9a、2 1 a對最外側之內部電 B 極15a係成同極,故可防止短路之發生。 又,因假電極19、21係連接於外部電極5、7,故具 有提高外部電極5、7之連接強度的功能。進者,各假電極 19、21在左、右方向爲加長延伸,亦即,將假電極19、21 在層之更寬的範圍中延展,故更可提高收縮率緩衝效果, 並可更確實防止龜裂。又,就最內側之假電極19a、21a和 最外側之內部電極1 5 a爲同極之點而言,則可令假電極1 9 、21在可連接於外部電極5、7之程度下可作廣範圍的延 ® 展,故對抑制短路之發生具有甚大的助益。 又,在各外層部分中’假電極爲非僅設一層之形態時 ,將會產生所獲得的龜裂防止效果僅在左、右側中之一側 ,且層構成之平衡亦非良好等問題。本發明中,假電極1 9 、21因至少設一對’其互爲異極並相比鄰,故在層構成之 左右的平衡上’效果非常妥適,可令收縮率緩衝效果平衡 良好地分攤在左、右側。此外,在本實施形態中,特別的 ’因每1層之極性爲交替互換成異極並爲相比鄰的假電極 -10- 1313881 1 9、2 1設成3對,故該種妥適的效果尤爲顯著。 又’各假電極1 9、2 1係以相同於內部電極1 5的材料 構成’故可容易且確實地確保對於收縮率變化具有較高的 緩和效果。 其次’將說明本發明第2實施形態之積層陶瓷電容器 。第3圖爲圖示與第丨圖相同形態之第2形態之積層陶瓷 電容器。積層陶瓷電容器1〇1與上述第丨形態不同之處爲 上下一對之外層部分1 1 1、1 1 3之假電極的配置、構成,其 他則與第1實施形態相同。 4層之假電極1 9、2 1分別埋設在外層部分!丨丨、i i 3 中’各假電極19、21係和包夾電介質層23和其他假電極 1 9、2 1對向。 外層部分1 1 1係設有··含有一部分重複關係,相異極 並相比鄰之假電極爲1對(「19b」與「19c」)、相同極且 相比鄰之假電極爲2對(「19a」與「19b」、「19c」與「 19d」)。同樣的,外層部分113亦設有:含有一部分重複 關係,相異極並相比鄰之假電極爲1對(「21b」與「21c」) ,相同極並相比鄰之假電極爲2對(「21a」與「21b」)、 「21c」與 r21d」)° 又,假電極19、21係,連接於其1個極者爲集中複數 層加以積層,而連接於另1個極者亦爲集中複數層加以積 層。此外,在第3圖中’於上述的構成中,連接於1個極 之假電極1 9、2 1的層數係設定成和連接於另1個極之假電 極19、21的層數爲同一數量。 如以上所構成之本第2實施形態積層陶瓷電容器1 0 1 -11-
1313881 中,除了可達成第1實施形態積層陶瓷電容 用效果外,尙具有以下優點。 亦即,因假電極1 9、2 1係,其連接於一 集中複數層加以積層,而其連接於另一邊的 數層加以積層,故相異極且相比鄰的假電極 1對即可,故更可抑制各外層部分1 1、1 3中 彼此間短路之發生。此種優點,倘於各外層 層以上的假電極,而此等假電極中,相同極 電極至少爲1對時,則必可獲得某種差別程 此,依此思想爲本,此等假電極可將本第2 成3層或5層以上的形態(例如,後述的第 照)。 其次,說明本發明第3實施形態之積層 第4圖爲關於第3實施形態之積層陶瓷電溶 爲相同形態。積層陶瓷電容器201與第Γ f 下一對之外層部分2 1 1、2 1 3之假電極的配3 外,其他構成則相同。 4層之假電極1 9、2 1分別埋設於外層 ,各假電極19、21包夾電介質層23而和其 2 1相對向。 假電極19(21)之間隔爲,離內層部分9 隔係設定成比離較近位置之間隔依次的擴为 極19b(21b)與其外側之假電極Bcpic)之間 最內側之假電極1 9 a ( 2 1 a)與其外側之假電極 隔爲大。又,假電極19C(21C)與其外側之假 器1妥適地作 -邊的極者,爲 極者,亦爲複 1 9、2 1係成爲 假電極1 9、2 1 部分中設置3 :且相比鄰之假 [度之優點。因 實施形態改變 8、9、1 0圖參 F陶瓷電容器。 :器,與第1圖 〖施形態除了上 I、構成爲不同 部分 2 1 1、2 1 3 他假電極1 9、 較遠位置之間 :。亦即,假電 I隔係設定成比 1 9 b (2 1 b)之間 電極 19d(21d) -12- 1313881 之間隔比假電極I9b(21b)與其外側之假 隔爲大。 依以上所構成之第3實施形態的積 中,除了可達成第1實施形態之積層陶 作用效果外,尙具有以下的優點。 亦即,假電極〗9、2 1之間隔由於係 較遠位置之間隔設定成比離開較近位置 ,故亦使所埋設之假電極19、21的效果 φ 較近部分往離開較遠部分成平順的變化 率變化乃具有緩和效果,不致產生激烈 更高的龜裂防止效果。 其次,說明本發明第4實施形態之 第5圖爲圖示與第3圖相同形態之第4 電容器。積層陶瓷電容器301除了上下一 、3 1 3之假電極的配置、構成與上述第 ,其他構成均與第2實施形態相同。 # 亦即’在此第4實施形態中,其假| 、異極之配置關係方面係依循第2實施 係依循第3實施形態。因此,倘依本第 了具有第2實施形態的優點外,尙兼具 點。 以上,已就可行之實施形態具體的 ’而依據本發明之基本技術思想及揭示 可作各種的改變形態,其理自明。 電極19c(21c)之間 層陶瓷電容器201 瓷電容器1的妥適 把離開內層部分9 之間隔依次的加大 由離開內層部分9 。因此,對於收縮 變化,因而可達成 積層陶瓷電容器。 實施形態積層陶瓷 對之外層部分3 1 1 2實施形態不同外 g極19、21就同極 形態,間隔方面亦 4實施形態時,除 第3實施形態的優 說明本發明之內容 ,熟於此技術者自 -13- 1313881 例如,首先,假電極並非限定如上述在各外層部分中 設置4層,而可設置至少2層以上。第6圖至第10圖分別 爲設置2層、3層、5層及6層構成的外層部分例示圖。又 ,圖示僅爲上部之外層部分,而下部之外層部分及假電極 2 1等亦均可爲同樣的構成。 亦即,在各外層部分中設未滿4層之假電極’且如第 1實施形態之方式以每一層之極性均交替互換爲不同之實 施形態時,則如第6圖及第7圖之例示。依該種構成’最 . 內側之假電極1 9a亦係設成與最外側之內部電極爲同極’ 且假電極1 9至少含有作爲異極相鄰的1對。 倘各外層部分中設未滿4層之假電極,且如第2實施 形態之方式,將連接1個極的假電極以複數層加以集中積 層所實施的形態時,則如第8圖之例示。此外,將此一形 態設成5層以上之假電極的實施形態,可爲如第9及1 0圖 之例示。該種構成亦係,最內側之假電極1 9 a爲設成和最 外側的內部電極同極,且假電極1 9至少含有作爲異極而相 • 鄰的1對,與至少含有作爲同極而相鄰的1對。 又,如第11圖所示,把假電極19中之至少1層(圖示 爲2層)連接於左右一對之外部電極5、7兩者,且在途中 具備可達成絕緣作用的分斷部5 1,依此亦可構成假電極 119。該種假電極119因含有分斷部5〗,乃不致發生短路 ,故可連接於左右一對之外部電極5、7兩者,因此具有提 高外部電極之連接強度的效應,因而可令假電極在層之更 大的範圍內伸展,尤可提高收縮率緩衝效果,而更確實防 -14- 1313881 止產生龜裂。 此外’第ό圖至第U圖例示之思想的改變實施形態中 • ’雖省略了圖示’但其等亦如第3實施形態、第4實施形 態所說明’可將假電極之間隔設定成離內層部分較遠位置 之間隔比較近位置之間隔大。 【圖式簡單說明】 第1圖爲本發明第1實施形態之積層陶瓷電容器縱剖 面圖。 • 第2圖爲積層陶瓷電容器之製造方法說明圖。 第3圖爲本發明第2實施形態之積層陶瓷電容器縱剖 面圖。 第4圖爲本發明第3實施形態之積層陶瓷電容器縱剖 面圖。 第5圖爲本發明第4實施形態之積層陶瓷電容器縱剖 面圖。 第6圖爲本發明其他實施形態之積層陶瓷電容器的外 • 層部分縱剖面圖。 第7圖.爲本發明其他實施形態之積層陶瓷電容器的外 層部分縱剖面圖。 第8圖爲本發明其他實施形態之積層陶瓷電容器的外 層部分縱剖面圖。 第9圖爲本發明其他實施形態之積層陶瓷電容器的外 層部分縱剖面圖。 第1 0圖爲本發明其他實施形態之積層陶瓷電容器的 -15- 1313881 外層部分縱剖面圖。 第1 1圖爲本發明其他實施形態之積層陶瓷電容器的 外層部分縱剖面圖。 【主要元件符號說明】
1 ' 101、 201、 301 積 層 陶 瓷電容器 3 陶 瓷 基 體 5 ' 7 外 部 電 極 9 內 層 部 分 11' 13 外 層 部 分 15、 15a 內 部 電 極 17、 23 電 介 質 層 19、 1 9a〜19d、2 1、 2 1 a〜2 Id 、119 3 1 PET 膜 3 3 陶 瓷 膏 3 5 胚 片 3 7 電 介 質 膏 3 9 積 層 體 5 1 分 斷 部 假電極 111、 113、 211、 213、 311、 313 外層部分
Claims (1)
1313881 十、申請專利範圍: 1 .—種積層電子組件,具備: . 陶瓷基體,其具有一對內層部分及設於其上下之一 對外層部分;及 一對外部電極,係設在該陶瓷基體之左右; 相互間以不同方式連接於該外部電極之複數個內部 電極,係埋設於該內層部分; 分別連接於該外部電極之2層以上的假電極,係埋 • 設於至少一個的該外層部分; 最內側之該假電極係設成與最外側之該內部電極爲 同極,且該假電極爲至少含有作爲異極而相鄰的一對。 2 .如申請專利範圍第1項之積層電子組件,其中該假電極 係設成3層以上,其每層極性係改換爲以不同的方式連 接於該外部電極。 3 ·如申請專利範圍第1項之積層電子組件,其中該假電極 係設成3層以上,且至少含有作爲同極而相鄰的—對。 • 4·如申請專利範圔第1項之積層電子組件,其中該假電極 之間隔,係含有:離開該內層部分較遠位虞之間隔大於 較靠近內層部分之位置之間隔的關係。 5 ·如申請專利範圍第丨項之積層電子組件,其中該假電極 係使用和該內部電極相同的材料構成。 -17-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005223016A JP2007042743A (ja) | 2005-08-01 | 2005-08-01 | 積層電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200721211A TW200721211A (en) | 2007-06-01 |
TWI313881B true TWI313881B (en) | 2009-08-21 |
Family
ID=37694051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095127918A TWI313881B (en) | 2005-08-01 | 2006-07-31 | Laminated electronic component |
Country Status (4)
Country | Link |
---|---|
US (1) | US7190566B2 (zh) |
JP (1) | JP2007042743A (zh) |
CN (1) | CN1909125A (zh) |
TW (1) | TWI313881B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9372566B2 (en) | 2011-09-28 | 2016-06-21 | Lg Innotek Co., Ltd. | Touch-window |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112008003104B4 (de) * | 2007-11-22 | 2014-09-25 | Murata Mfg. Co., Ltd. | Keramische Mehrschichtkomponente |
JP2009224569A (ja) * | 2008-03-17 | 2009-10-01 | Samsung Electro Mech Co Ltd | 積層セラミックスキャパシタ |
WO2011013658A1 (ja) * | 2009-07-28 | 2011-02-03 | ソニー株式会社 | 容量素子及び共振回路 |
KR101079464B1 (ko) * | 2009-12-22 | 2011-11-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
CN102934181B (zh) | 2010-06-11 | 2015-12-16 | 株式会社村田制作所 | 电子部件 |
JP5533387B2 (ja) * | 2010-07-21 | 2014-06-25 | 株式会社村田製作所 | セラミック電子部品 |
JP5672162B2 (ja) * | 2010-07-21 | 2015-02-18 | 株式会社村田製作所 | 電子部品 |
DE102011010611A1 (de) * | 2011-02-08 | 2012-08-09 | Epcos Ag | Elektrisches Keramikbauelement mit elektrischer Abschirmung |
DE102011014965B4 (de) | 2011-03-24 | 2014-11-13 | Epcos Ag | Elektrisches Vielschichtbauelement |
JP2012222290A (ja) * | 2011-04-13 | 2012-11-12 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP5276137B2 (ja) * | 2011-04-13 | 2013-08-28 | 太陽誘電株式会社 | 積層型コンデンサ |
JP2013021300A (ja) | 2011-06-16 | 2013-01-31 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2013021299A (ja) | 2011-06-16 | 2013-01-31 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2013051392A (ja) | 2011-08-02 | 2013-03-14 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP5884653B2 (ja) * | 2011-09-01 | 2016-03-15 | 株式会社村田製作所 | 実装構造 |
JP6282388B2 (ja) * | 2011-10-24 | 2018-02-21 | デクセリアルズ株式会社 | 静電容量素子、及び共振回路 |
KR101580349B1 (ko) * | 2012-01-31 | 2015-12-24 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
KR101412842B1 (ko) * | 2012-12-12 | 2014-06-27 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR101452074B1 (ko) * | 2012-12-27 | 2014-10-16 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
KR101412940B1 (ko) | 2013-03-29 | 2014-06-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
KR20140120110A (ko) * | 2013-04-02 | 2014-10-13 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판 |
KR101514512B1 (ko) * | 2013-04-08 | 2015-04-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101548797B1 (ko) * | 2013-04-08 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP5467702B2 (ja) * | 2013-05-07 | 2014-04-09 | 太陽誘電株式会社 | 積層型コンデンサ |
KR101565651B1 (ko) | 2013-10-08 | 2015-11-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
KR102004784B1 (ko) | 2014-03-03 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장기판 |
KR102089694B1 (ko) * | 2014-04-30 | 2020-03-16 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
JP2016001695A (ja) * | 2014-06-12 | 2016-01-07 | 株式会社村田製作所 | 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体 |
JP2016035982A (ja) * | 2014-08-04 | 2016-03-17 | Tdk株式会社 | 積層セラミックコンデンサ |
KR101630068B1 (ko) * | 2014-10-06 | 2016-06-13 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
KR102163046B1 (ko) * | 2014-10-15 | 2020-10-08 | 삼성전기주식회사 | 칩 부품 |
JP2015065455A (ja) * | 2014-11-13 | 2015-04-09 | 株式会社村田製作所 | 3端子型コンデンサ |
JP6265114B2 (ja) | 2014-11-28 | 2018-01-24 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
JP6380065B2 (ja) * | 2014-12-09 | 2018-08-29 | Tdk株式会社 | 積層セラミックコンデンサ |
JP6550737B2 (ja) * | 2014-12-09 | 2019-07-31 | Tdk株式会社 | 積層セラミックコンデンサ |
JP2016152379A (ja) * | 2015-02-19 | 2016-08-22 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
KR101792385B1 (ko) * | 2016-01-21 | 2017-11-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
KR102467011B1 (ko) | 2016-04-18 | 2022-11-15 | 삼성전기주식회사 | 커패시터 |
KR102029529B1 (ko) | 2016-12-19 | 2019-10-07 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR102101703B1 (ko) * | 2018-08-01 | 2020-04-20 | 삼성전기주식회사 | 적층형 커패시터 |
KR102127804B1 (ko) * | 2018-11-07 | 2020-06-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR102527709B1 (ko) | 2018-11-09 | 2023-05-02 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
CN109817460B (zh) * | 2019-04-12 | 2023-08-11 | 成都信息工程大学 | 一种可调叠层陶瓷电容器 |
JPWO2021187113A1 (zh) * | 2020-03-19 | 2021-09-23 | ||
KR20220079232A (ko) * | 2020-12-04 | 2022-06-13 | 삼성전기주식회사 | 적층형 커패시터 |
JP2022191693A (ja) * | 2021-06-16 | 2022-12-28 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07335473A (ja) | 1994-06-10 | 1995-12-22 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
JPH1012475A (ja) | 1996-06-27 | 1998-01-16 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
TWI260657B (en) * | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
JP2005340663A (ja) * | 2004-05-28 | 2005-12-08 | Kyocera Corp | コンデンサ |
US7206187B2 (en) * | 2004-08-23 | 2007-04-17 | Kyocera Corporation | Ceramic electronic component and its manufacturing method |
TWI399765B (zh) * | 2005-01-31 | 2013-06-21 | Tdk Corp | 積層電子零件 |
-
2005
- 2005-08-01 JP JP2005223016A patent/JP2007042743A/ja active Pending
-
2006
- 2006-07-24 US US11/491,282 patent/US7190566B2/en active Active
- 2006-07-31 TW TW095127918A patent/TWI313881B/zh not_active IP Right Cessation
- 2006-08-01 CN CNA2006101082095A patent/CN1909125A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9372566B2 (en) | 2011-09-28 | 2016-06-21 | Lg Innotek Co., Ltd. | Touch-window |
US9696832B2 (en) | 2011-09-28 | 2017-07-04 | Lg Innotek Co., Ltd. | Touch-window |
US10198098B2 (en) | 2011-09-28 | 2019-02-05 | Lg Innotek Co., Ltd. | Touch-window having a printed layer in a view area |
Also Published As
Publication number | Publication date |
---|---|
TW200721211A (en) | 2007-06-01 |
CN1909125A (zh) | 2007-02-07 |
US20070025054A1 (en) | 2007-02-01 |
US7190566B2 (en) | 2007-03-13 |
JP2007042743A (ja) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI313881B (en) | Laminated electronic component | |
JP5271377B2 (ja) | 積層セラミックコンデンサ | |
JP5313289B2 (ja) | 積層セラミックコンデンサ | |
JP5653886B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
KR101630050B1 (ko) | 적층 세라믹 전자부품 | |
JP7301660B2 (ja) | キャパシタ部品 | |
TWI375240B (en) | Multilayer electronic component | |
JP2008091400A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
KR20150027244A (ko) | 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조방법 | |
JP2008130842A (ja) | 積層型圧電素子 | |
JP5852321B2 (ja) | 積層セラミックコンデンサ | |
KR100826071B1 (ko) | 적층 전자부품 | |
JP2021013012A (ja) | キャパシタ部品 | |
JP2004047536A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
US10916691B2 (en) | Mother piezoelectric element, laminated piezoelectric element, and manufacturing method for laminated piezoelectric element | |
JP2006222441A (ja) | コンデンサ、配線基板、デカップリング回路及び高周波回路 | |
JP3671703B2 (ja) | 積層セラミックコンデンサ | |
JP2004179531A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP6110927B2 (ja) | 積層セラミックコンデンサ | |
CN105702454A (zh) | 层叠陶瓷电容器 | |
JP2009224503A (ja) | 積層コンデンサ | |
KR20140145427A (ko) | 압전 소자용 내부 전극, 이를 포함하는 압전 소자 및 압전 소자 제조 방법 | |
WO2010007878A1 (ja) | 多層セラミック基板およびその製造方法 | |
JP2005303160A (ja) | 積層型半導体セラミック電子部品 | |
KR102067172B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |