TW522550B - Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same - Google Patents

Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same Download PDF

Info

Publication number
TW522550B
TW522550B TW090123617A TW90123617A TW522550B TW 522550 B TW522550 B TW 522550B TW 090123617 A TW090123617 A TW 090123617A TW 90123617 A TW90123617 A TW 90123617A TW 522550 B TW522550 B TW 522550B
Authority
TW
Taiwan
Prior art keywords
capacitor
lower electrode
film
dielectric film
thermal expansion
Prior art date
Application number
TW090123617A
Other languages
English (en)
Inventor
Masaki Kurasawa
Kenji Maruyama
Kazuaki Kurihara
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW522550B publication Critical patent/TW522550B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

522550 A7 ---------- B7 五、發明説明(1 ) " "" ------ 發明背景 ·』、本發明係有關電容II及其製造方法與半導體元件及其 製、方法,更詳而言之係有關於具有鐵電質膜之鐵電質電 容器’該鐵電質膜具有電場施加方向與彼此平行之極化 轴,及該鐵電質電容之製造方法與具有此種鐵電質電容器 之半導體元件與其製造方法。 諸如SrTi〇3、Pb(Zr,Ti)〇3等鐵電質材料在使用其高介 電讀與極性轉換特性之各種領域中具有多種應用。使用 其向介電常數之應用實例為包含電容器之用以儲存電容器 内以電荷表示之資訊之DRAM型半導體記憶體元件,該電 容器包括作為介電膜之鐵電質膜(鐵電質電容器)。一使用 極性轉換特性之應用實例為包含鐵電質電容器之用以儲存 電容器内相當於鐵電質膜之極性方向的資訊之非揮發性記 憶體元件。鐵電質電容器可藉由增加每單位區域之電容值 而減少電容器區域。鐵電質電容器可形成非揮發性元件。 鐵電質電容器在大量微小化之半導體記憶體元件中非常實 用。 使用鐵電質膜之傳統電容器將參考第19A至19C圖說 明如下。第19A至19C圖為傳統電容器之截面示意圖。 如第19 A圖所示,傳統電容器包含諸如白金之較低電 極100、諸如Pb(Zr,Ti)〇3(下文將以PZT稱之)之鐵電質膜 102、及諸如疊置於另一者上之白金較高電極1〇4。 一般而言,作為較低電極100之白金膜係多晶且強力 (Π1)定向(參見諸如1991年第70冊第1期第382至388頁之 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -4- 522550 A7 I------~Ξ_— —_ 五、發明説明(2 ) 應用物理期刊)。在此情形下,當鐵電質膜1〇2係以具有低 於0.52/0.48之Zr/Ti組成物比例且為四方形系統結晶結構 之PZT形成時,PZT膜亦係於晶格結構類似之白金膜之影 響下而強力(111)定向。 在將此種鐵電質電容器應用至非揮發性記憶體元件 時,資訊係藉由控制鐵電質膜之極化方向而寫入。具有四 方形系統之ΡΖΤ之極化方向為<〇〇1>方向,因正離子與負 離子之平均位置在<〇〇 1>方向彼此被重置。據此,在具有 (111)定向ΡΖΤ膜之鐵電質電容器中,如第19Β圖所示,ΡΖΤ 膜之極化方向(圖式中箭號所指方向)係傾斜於電壓施加方 向。因此’就電容器之電壓施加方向而言,可獲得之極化 係小於ΡΖΤ之固有極化。 極化方向被對齊之區域稱為領域。如第19Β圖所示, 其顯示在(111)定向之ΡΖΤ中,具有彼此相差180。之極化 方向之跨過一領域牆的領域(180。領域牆106)彼此相鄰, 具有彼此相差90。之極化方向之跨過一領域牆的領域(9〇 。領域牆108)彼此相鄰。在施加電壓時之極化轉換前,沒 有應力發生於1 80 °領域牆106,但應力發生於90。領域牆 108。鐵電質電容器之特性,特別係非揮發性記憶體元件 之資料保持特性的退化非常大。據此,為製造具有良好特 性之非揮發性記憶體元件,較佳者為使用不具9〇。領域牆 108而僅具有180°領域牆106之鐵電質膜。 具有180°領域牆之鐵電質膜僅為例如(〇〇1)定向四方 形ΡΖΤ膜及(111)定向菱形ΡΖΤ膜。如第19C圖所示,(〇01) --—-—---— 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 522550 A7 B7 五、發明説明(3 ) (請先閲讀背面之注意事項再填寫本頁) 定向四方形PZT膜與(111)定向菱形PZT膜並不具有90。領 域牆而係各僅具有1 80 °領域牆。詳而言之,電容器之電 壓施加方向與極化方向(圖式中以箭號所指者)係彼此平 行,藉此當基質之固有極化強度係用於鐵電物質時,此基 質固有極化強度可被使用。 •訂| 為形成(001)定向PZT膜,單晶(i〇〇)MgO基體與單晶 (100)SrTiO3基體被作為基體使用。如第2〇圖所示,藉由 高溫時使用濺鍍法,白金膜被沉積於例如單晶(1 〇〇)MgO 基體上,藉此(100)定向白金膜112可在MgO基體110之平 坦化定向之影響下而被形成於MgO基體110上。PZT膜被 沉積於(100)定向白金膜112上,藉此(001)定向PZT膜114 可在白金膜之定向方向之影響下而形成(參考例如1991年 第69冊第12期第83 52至83 57頁之應用物理期刊)。 第21圖為使用包括(111)定向PZT膜之鐵電質電容器之 非揮發性記憶體元件,與使用包括(001)定向PZT膜之鐵電 質電容器之非揮發性記憶體元件之資料保持特性圖。包括 (111)定向PZT膜之鐵電質電容器包含形成於具有矽氧化物 形成於其上之矽基體上之(111)定向白金膜之較低電極, 與形成於(111)定向白金膜上之(111)定向PZT膜。包括(〇〇1) 定向PZT膜之鐵電質電容器包含形成於(i〇〇)Mg〇基體上之 (100)定向白金膜之較低電極,與形成於(1〇〇)定向白金膜 上之(001)定向PZT膜。在此圖中,在資料寫入發生後之保 持時間被繪於水平軸,標準化極化被繪於垂直軸。 如圖所示,在使用(111)定向PZT膜之情形中,當保持
522550 A7 B7 五、發明説明(4 時間增加時極化減少,同時在使用(001)定向pzt膜之情形 中,極化之減少可被抑制。 在使用鐵電質電谷器之非揮發性半導體記憶體元件 中’鐵電質電容器被形成於具有主動構件形成於其上之石夕 基體上,插置一不疋形膜於其間。作為較低電極之白金膜 被形成於不定形膜上之例如Ti〇3膜之黏著層上。依上述方 法形成之白金膜變為(111)定向膜。如此一來,在傳統的 非揮發性s己憶體元件中,形成於白金膜上之pzt膜亦變為 (111)定向膜。包括具有良好資料保持特性之(0()1)定向ρζτ 之鐵電質電容器無法被形成。 一種藉由使用氬(Ar)氣或氧氣之濺鍍法而於矽基體之 不疋开> 絕緣膜上形成(1 〇〇)定向白金膜之方法敘述於例如 1999年第14冊第13期第634至637頁之材料研究期刊。沉積 於(100)定向白金膜上之ΡΖΤ變為(1〇〇)定向PZT膜,且(〇〇1) 定向ρζτ膜無法被形成。(100)定向Ρζτ膜具有垂直於電場 施加方向之極化方向,且產生之極化非常小。 如上所述,在使用鐵電質材料之傳統電容器中,特別 係形成於插置有不定形絕緣膜於其間之矽基體上者,具有 平行於電場施加方向之極化軸之ρζτ膜無法被形成。使用 此種電容器之非揮發性記憶體元件無法具有足夠之資料保 持特性。 發明概述 本發明之一目的係為提供包括具有平行於電場施加方 本紙張尺度適用中國國家標準(CNS) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁)
、可I 522550 A7 B7 五、發明説明(5 向之極化軸之鐵電質膜的鐵電質電容器及其製造方法,與 (請先閲讀背面之注意事項再填窝本頁) 包含此種鐵電質電容器及良好資料保持特性之半導體元件 及其製造方法。 根據本發明之一態樣,其設有一電容器,包含:形成 於基體上之緩衝結構;形成於緩衝結構上之較低電極;形 成於較低電極上、且係以具有小於此緩衝結構之熱膨脹係 數並具有實質上垂直於較低電極表面之結晶定向的舞鈦礦 鐵電質材料構成之電容器介電膜;及形成於電容器介電膜 上之較高電極。 .、可| 根據本發明之另一態樣,其設有一電容器,包含:形 成於基體上之較低電極;形成於較低電極上,且係以具有 大於基體之熱膨脹係數並具有實質上垂直於較低電極表面 之結晶定向之鐵電質材料構成之電容器介電膜;及形成於 此電容器介電膜上之較高電極。 根據本發明之更另一態樣,其設有一半導體元件,包 含:形成於半導體基體上且包括閘極電極與形成於半導體 基體内各自位於閘極電極兩邊之源極/汲極擴散層之記憶 體晶胞電晶體;遮蓋具有記憶體晶胞電晶體形成於其上之 半導體基體的絕緣膜;形成於絕緣膜上之緩衝結構;及形 成於緩衝結構上、且包括電氣連接至源極/汲極擴散層其 中之一之較低電極的電容器;形成於較低電極上、且係以 具有小於此緩衝結構之熱膨脹係數並具有實質上垂直於此 較低電極之表面之結晶定向之鈣鈦礦鐵電質材料構成之電 容器介電膜;及形成於電容器介電膜上之較高電極。
522550 A7 I-------- B7__ 五、發明説明(6 ) '"~ ---- Μ本發明之再另_態樣,其設有一半導體元件,包 含·形成於半導體基體上、且包括閘極電極與形成於半導 體基體内各自位於閘極電極兩邊之源極/沒極擴散層之記 憶體晶胞電晶體;遮蓋具有記憶體晶胞電晶體形成於其上 之半導體基體之絕緣膜;及形成於絕緣膜上、且包括電氣 連接至源極/汲極擴散層其中之一之較低電極的電容器; 形成於較低電極上'且係以具有大於半導體基體之熱膨脹 係數並具有實質上垂直於較低電極表面之結晶定向的鈣鈦 礦鐵電質材料所構成之電容器介電膜;及形成於電容器介 電膜上之較高電極。 根據本發明又一態樣,其設有一種用以製造電容器之 方法,包含下列步驟:形成緩衝結構於基體上;形成較低 電極於緩衝結構上;形成電容器介電膜於此較低電極上, 此電容器介電膜係以具有小於緩衝結構之熱膨脹係數並具 有實質上垂直於較低電極表面之結晶定向之鈣鈦礦鐵電質 材料所構成;及形成較高電極於電容器介電膜上。 根據本發明之又另一態樣,其設有一種用以製造電容 器之方法,包含下列步驟:形成較低電極於基體上;形成 電容器介電膜於較低電極上,此電容器介電膜係以具有大 I 於基體之熱膨脹係數並具有實質上垂直於較低電極表面之 結晶定向之鈣鈦礦鐵電質材料所構成;及形成較高電極於 電容器介電膜上。 I 根據本發明之更另一態樣,其設有一種用以製造半導 體元件之方法,包含下列步驟··形成記憶體晶胞電晶體於 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
A7 五、發明説明(7 半導體基體上,此記憶體晶胞電晶體包括閘極電極、及形 成於半導體基體内各自位於閘極電極兩邊之源極/沒極擴 散層;形成絕緣膜於具有記憶體晶胞電晶體形成於其上之 半導體基體上;形成緩衝結構於絕緣膜上;形成電氣連接 至源極/汲極擴散層其中之一之較低電極於緩衝結構上; 形成電容器介電膜於較低電極上,此電容器介電膜係以具 有小於緩衝結構之熱膨脹係數並具有實質上垂直於較低電 極表面之結晶定向之鈣鈦礦鐵電質材料構成;及形成較高 電極於電容器介電膜上。 根據本發明之再另一態樣,其提供一種用以製造半導 體元件之方法’包含下列步驟:形成記憶體晶胞電晶體於 半導體基體上,此記憶體晶胞電晶體包括閘極電極、及形 成於半導體基體内各自位於閘極電極兩邊之源極/沒極擴 散層;形成絕緣膜於具有記憶體晶胞電晶體形成於其上之 半導體基體上;形成電氣連接至源極/汲極擴散層其中之 一之較低電極於絕緣膜上·,形成電容器介電膜於較低電極 上,此電容器介電膜係由具有大於半導體基體之熱膨脹係 數且具有實質上垂直於此較低電極表面之結晶定向之舞飲 礦鐵電質材料構成;及形成較高電極於電容器介電膜上。 根據本發明,作為用以減緩基體應力之影響之緩衝層 結構係形成於較低電極下,藉此即使基體係以小於電容器 介電膜之熱膨脹係數之材料構成,結晶定向係垂直於較低 電極表面之電容器介電膜可被形成。據此,電容器介電膜 之極化方向可與施加於較高電極與較低電極間之電場方向 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚) " ------ -10- 五、發明説明(8 ) 平行,藉此鐵電質膜之时極化可作為其本身使用。 較低電極設有亦可作為用以減緩基體應力之影塑 衝層的結構,藉此即使是在基體係以小於電容器介之 熱膨脹係數之材料所構成之情形中,結晶係垂直於較低電 極表面定向之電容器介電膜可被形成。據此,電容器介電 膜之極化方向可與施加於較高電極與較低電極間之電場方 向平行,且鐵電質膜之固有極化可作為其本身使用。 圖式簡要說明 第1A及1B圖為半導體元件之截面示意圖,顯示根據 本發明之半導體元件原理及其製造方法; 第2圖為根據本發明之第一實施例之半導體元件的戴 面示意圖,其顯示其間之結構; 第3A至3D、4A至4B、及5A至5B圖為根據本發明之第 一實施例於製造半導體元件之方法所述步驟中的半導體元 件截面圖,其顯示此方法; 第6圖為根據傳統半導體元件與本發明之第一實施例 之半導體元件資料保持特性圖; 第7A及7B圖為根據本發明之第一實施例之修改的半 導體元件截面示意圖; 第8圖為根據本發明之第二實施例之半導體元件的截 面示意圖,其顯示其間之結構; 第9 A至9B圖為根據本發明之第二實施例於其製造方 法之步驟中之半導體元件截面圖,其顯示此方法; 522550 A7
第10 A及10B圖為根據本發明之第二實施例之修改的 之半導體元件截面示意圖,其顯示其間之結構; 第11圖為根據本發明之第三實施例之半導體元件截面 示意圖,其顯示其間之結構; 第12A至12B、13A至13B、及14A至14B圖為根據本發 明之第三實施例於其製造方法之步驟中之半導體元件截面 圖,其顯示此方法; 第15圖為根據本發明之第四實施例之半導體元件截面 示意圖,其顯示其間之結構; 第16A至16C、17A至17B、18A至18B圖為根據本發明 之第四實施例之半導體元件在其製造方法之步驟中的截面 圖,其顯示此方法; 第19A至19C圖為傳統半導體元件之截面示意圖,其 顯示其間之結構與問題; 第20圖為顯示用以形成(001)定向PZT膜之傳統方法之 截面示意圖; 第2 1圖為使用(001)定向PZT膜之非揮發性記憶體元件 與使用(111)定向PZT膜之非揮發性記憶體元件的資料保持 時間圖; 第22圖為顯示包括具有大於形成於較低電極下之鐵電 質膜熱之膨脹係數的緩衝層之結構的截面示意圖; 發明詳細說明 [發明原理] 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) -12- 522550 A7 B7 五、發明説明(1G ) 如上所述,即使在PZT膜係形成於(100)定向白金膜上 之情形中,形成於白金膜上之PZT膜具有依據底部結構係 為(lOO)MgO膜或形成於矽基體上之不定形絕緣膜而不同 之相異定向。 本發明之發明人努力研究有關依據白金膜之底部結構 而具有不同定向方向之pzt膜之成因,並首次發現鐵電質 膜與底部基體間之熱膨脹係數差值對PZT膜之定向影響相 當大。根據其研究結果,本發明之發明人認為PZT膜之定 向與熱膨脹係數間具有下述關係。 高溫係結晶化PZT膜所必需,因此PZT膜於高於居禮 點(Tc)之膜形成溫度被沉積,或在沉積之後於高於居禮點 之溫度進行熱處理。如此一來,在PZT膜沉積後之冷卻基 體處理中,由於底部基體與PZT膜間之熱膨脹係數差值所 生之應力被施加於PZT。此處,MgO之熱膨脹係數大於PZT 之熱膨脹係數,且矽之熱膨脹係數小於PZT之熱膨脹係 數。據此,在PZT膜係形成於一形成於MgO基體上之白金 膜之情形中,壓縮應力被施加於PZT膜,且在PZT膜係形 成一形成於矽基體上之不定形絕緣膜之情形中,可逆的張 力被施加於此PZT膜。本發明之發明人認為此等應力差別 對於冷卻後之PZT膜定向具有影響。當張力被插入PZT膜 時,PZT膜承受由(100)定向立方形系統變為(100)定向四 方形系統之相轉移。為獲得(001)定向PZT膜,其將需使用 具有大於PZT之熱膨脹係數之基體。 然而,如第22圖所示,當作為較低電極之(100)定向 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) _;13_ 五、發明説明(11 ) 白金膜126被形成在以諸如MgO之具有較大熱膨脹係數的 材料所構成之(100)定向緩衝層124及形成於矽基體120上 之不定形絕緣膜122上時,白金膜126上之PZT膜係(100)定 向,且無法獲得(001)定向PZT膜。此係因由於熱膨脹係數 所生之應力之影響係受此系統之最薄膜之熱膨脹係數所支 配。在第22圖所示之系統中,欲插入PZT之應力係由作為 基體之矽之熱膨脹係數與PZT之熱膨脹係數所決定。 因此,由防止因基體與鐵電質膜間之熱膨脹係數差值 所生之應力施用至鐵電質膜之觀點視之,本發明之發明人 有在鐵電質膜下設一結構作為緩衝層之想法,其係以具有 大於鐵電質之熱膨脹係數之材料所構成並具有較高之寬 度,此結構可沿此寬度接觸底部,且已成功形成包含鐵電 貝膜之電谷器’此電質膜之極化軸係平行於電場施加方 向0 即,根據本發明之電容器之特徵為如第丨八圖所示, 包含形成於基體60上之作為緩衝層62用之結構(亦稱為緩 衝結構);形成於緩衝結構62上之較低電極64 ;形成於較 低電極64上、且係由具有小於緩衝結構62之熱膨脹係數並 具有實質上垂直於較低電極64之表面^向的結晶之触礦 鐵電質材料所構成的電容器介電膜66;及形成於電容器介 電膜66上之較高電極68。 根據本發明之電容器之特徵亦在於如第汨圖所示, 包含形成於基體6G上之較低電極64;形成於較低電極料 上、且係由具有大於基體6〇之熱膨脹係數並具有實質上垂 522550 A7
522550 A7 _____ B7__ 五、發明説明(13 ) 形成緩衝層之膜定向係適當地由對應於欲形成之鐵電 質膜之定向選擇。 具有鈣鈦礦結構之鐵電質具有四方形系統或菱形系 統。舉例言之,在鐵電質係PZT基底且具有複合Pb(Zri_ χΤίχ)〇2之情形中,當複合比X為x.〇48時,鐵電質具有四 方形系統,且當複合比X為X $ 〇 · 4 8時,鐵電質具有菱形系 統。當鐵電質膜係(〇〇 1)定向時,四方形系統之鐵電質膜 係適於作為鐵電質電容器,且當鐵電質膜係(m)定向時, 菱形系統之鐵電質膜係適於作為鐵電質電容器。 在使用四方形系統之鐵電質膜之情形中,底部膜係由 (100)定向膜構成,藉此,鐵電質膜在高於居禮溫度之沉 積處理或高於居禮溫度之熱結晶化處理中傾向具有(丨〇〇) 定向立方系統。在由高於居禮溫度之溫度冷卻至室溫時, (1〇〇)定向鐵電質膜承受由立方系統轉換為四方形系統之 相轉移。此時,鐵電質膜被給予由緩衝層而來之壓縮應力, 且鐵電質膜可具有(〇〇1)定向四方形系統。 在使用菱形系統之鐵電質膜之情形中,底部膜被形成 為(111)定向膜,藉此,鐵電質膜在溫度高於居禮溫度時 之沉積處理或溫度高於居禮溫度之熱結晶化處理中傾向具 有(111)定向立方系統。在由高於居禮溫度之溫度冷卻至 室溫時’(111)定向鐵電質膜承受由立方系統轉為菱形系 統之相轉移。除180。領域外’菱形系統具有極化方向傾 斜於底部表面之70。領域與110。領域,但在相轉移中, 鐵電質薄膜係承受由緩衝層而來之均一壓縮應力以轉為 五、發明説明(14 (111)定向之菱形系統,即極化方向之定向。 在較低電極係以白金構成之情形中,°當(001)定向四 方形鐵電質膜被形成於較低電極上時,其需形成⑽)定 2白金膜。為形成(1U)定向菱形鐵電f膜其需形成 疋向白金膜。 當緩衝層仙絕緣㈣構成時,緩衝結構可以諸如
Mg〇、MgAl2〇4、Ca0、Zr〇2、γ2〇3等構成。此等絕緣材 料具有立方系統,且其定向可藉由控制用以形成該等材料 用之總壓力而控制。當緩衝層係以導體材料構成時,緩衝 層可由諸如白金、銀(Ag)、金(Au)、鉻(Cr)、銅(Cu)、銥屮)、 錄⑽、组(Ta)、欽(Ti)等構成。其定向可藉由將氧氣(〇2) 引入供其沉積用之氬氣(Ar)而控制以控制氧氣之分壓。除 此等材料外,可以鐵電質膜相容之貴金屬可被使用作為緩 衝結構與較低電極之一般材料。 緩衝結構並未限於如第1圖所示之實心柱形體,且可 為將於諸如第三及第四實施例說明之中空柱形體。 本發明係可廣泛應用於鈣鈦礦結構之鐵電質材料。除 PZT膜外,本發明可被施用於SrTi〇3膜、Bi2SrTa〇9膜等並 可產生相同效果。 第一實施例 根據本發明之第一實施例之半導體元件及其製造方法 將參考第2、3A至3D、4A至4B、5A至5B、及6圖說明如下。 第2圖為根據本實施例之半導體元件之截面示意圖, 其顯示其間之結構。第3 A至3D、4A至4B、及5A至5B圖為 A7
根據本實施例之半導體元件於其製造方法之步驟中之截面 圖,其顯示該方法。第6圖為根據本實施例之半導體元件 之資料保持特性圖。 首先,根據本實施例之半導體元件之結構將參照第2 圖說明如下。 在矽基體10上形成有一記憶體晶胞電晶體,此記憶體 晶胞電晶體包含形成於矽基體10上之閘極電極,其間插置 有一閘極絕緣膜14 ;及形成於矽基體1〇内、閘極電極16兩 側之源極/汲極擴散層1 8、20。中間層絕緣膜22被形成於 具有記憶體晶胞電晶體形成於其上之矽基體1〇上。插塞26 被埋入中間層絕緣膜22内,且係電氣地連接至源極/汲極 層18。位元線28被形成於中間層絕緣膜22上,且係經由插 塞26電氣地連接至源極/汲極擴散層丨8。中間層絕緣膜3〇 被形成於具有位元線28形成於其上之中間層絕緣膜22上。 插塞34被埋入中間層絕緣膜30、22,並電氣地連接至源極 /汲極擴散層20。 阻障金屬層36被形成於具有插塞34埋入於其間之中間 層絕緣膜30上。作為(1〇〇)定向Mg〇膜之緩衝層40(緩衝結 構)之結構被形成於阻障金屬層36上。(1〇〇)定向白金膜之 較低電極42被形成於阻障金屬層36及緩衝結構4〇之較高表 面與側表面上,且係經由阻障金屬層36與插塞34電氣地連 接至源極/汲極擴散層20。在較低電極42上,(001)定向 四方形PZT膜之電容器介電膜44被形成。白金膜之較高電 極46被形成電容器介電膜44上。如此一來,較低電極42、
五、發明説明(16 ) 電容器介電膜44、及較高電極46構成鐵電質電容器。 如此一來,即可製造包含一電晶體與一電容器之鐵電 質記憶體元件。 根據本實施例之半導體元件之特徵主要在於雖然被使 用作為基體之矽之熱膨脹係數小於電容器介電膜44,電容 器介電膜44係以(001)定向膜構成。當四方形pZT膜被使用 作為電容器介電膜44時,(0〇1)定向PZT膜之極化方向係與 施加於較高電極46與較低電極42間之電場方向平行。據 此,ΡΖΤ膜之固有極化可作為其本身使用。 在根據本實施例之半導體元件中,為使(〇〇1)定向四 方形ΡΖΤ膜被形成於矽基體10上,熱膨脹係數大於電容器 "電膜之MgO膜之緩衝結構係設於較低電極42下。緩衝結 構40禁止由於矽基體10與!>2丁膜間之熱膨脹係數差值所生 之張力應用於PZT膜且相反地允許由於緩衝結構與ρζτ 膜間之熱膨脹係數差值所生之垄縮應力應用於ρζτ膜,藉 此’(001)定向四方形ΡΖΤ膜可被形成於較低電極42上。 其次’根據本實施例之半導體元件製造方法將參考第 3八至30、4八至48、5人至53圖說明如下。 首先’藉由諸如淺溝法,元件隔離膜12被形成於矽基 體10上。 而後’記憶體晶胞電晶體係以與一般Μ〇 S電晶體形 成方法相同之方式,形成於藉由元件隔離膜12所定義之元 件區域上’此記憶體晶胞電晶體包含形成於矽基體1〇上、 且其間插置有閘極絕緣膜14之閘極電極丨6,及形成於矽基 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) -19- 522550 A7 ___ B7 五、發明説明(17 ) 體10内、閘極電極16兩側上之源極沒極擴散層18(第3A 圖)。 其次,矽氧化物膜被沉積於具有記憶體晶胞電晶體形 成於其上之石夕基體1 0上以形成石夕氧化物膜之中間層絕緣膜 22 〇 而後’中間層絕緣膜22之表面被例如CMP(化學機械 拋光)法拋光以平坦化中間層絕緣膜22之表面。 接觸孔24係藉由石版印刷術及向下蝕刻至源極/汲極 擴散層1 8而被形成於中間層絕緣膜22内(第3B圖)。 其次,藉由諸如濺鍍法、氮化鈦(TiN)/鈦(Ti)層結構 之黏著層,及鎢(W)膜被沉積且藉由諸如CMP法拋光直至 中間層絕緣膜22之表面被曝光為止。如此一來,插塞26被 形成,埋入接觸孔24内且電氣連接至源極/汲極擴散層 18 〇 而後’藉由諸如濺鍍法、鎢膜被沉積並藉由石版印刷 術與#刻而圖案化以形成以鎢膜構成之位元線28,並經由 插塞26連接至源極/汲極擴散層18(第3C圖)。 其次,藉由諸如CVD法、矽氧化物膜被沉積於具有位 元線28形成於其上之中間層絕緣膜上,以形成矽氧化物膜 之中間層絕緣膜30。 而後’藉由石版印刷術與蝕刻,接觸孔32被形成於向 下至源極沒極擴散層2〇之中間層絕緣膜3〇、22内(第3D 圖)。 其次’藉由諸如濺鍍法、氮化鈦/鈦層結構之黏著層,
-20- 522550 A7 _B7 _ 五、發明説明(18 ) 及鎢膜被沉積且藉由CMP法拋光直至中間層絕緣膜30之表 面被曝光為止。如此一來,插塞34被形成,埋入於接觸孔 32内並電氣連接至源極/汲極擴散層20。 而後,藉由諸如濺鍍法、鈦氮化物膜被沉積於具有插 塞34埋入於其間之中間層絕緣膜30以形成鈦氮化物膜之阻 障金屬層36。 其次,藉由諸如反應濺鍍法、厚度為600nm之(100)定 向MgO膜3 8被沉積於阻障金屬層36上(第4A圖)。舉例而 言,此MgO膜係以鎂(Mg)作為靶材,於500°C之基體溫度, 3〇8(:(:111氬氣流速及2〇8(:(:111氧氣流速、與3〇111丁〇1*1>壓力而形 成,藉此,(100)定向MgO膜可被形成。 而後,藉由石版印刷術與離子研磨、MgO膜38被圖案 化以形成高度約為600nm之缓衝結構40及寬度約為500nm 之(100)定向MgO膜3 8(第4B圖)。 緩衝結構40係用以禁止由基體10而來之應力應用於電 容器介電膜44,且具有至少大於寬度之高度,緩衝結構係 沿該寬度與底部接觸。緩衝結構40亦作用為施加壓縮應力 予電容器介電膜44,且其需選擇可作為形成緩衝結構40之 材料之具有較形成電容器介電膜44之材料之熱膨脹係數更 大的較大熱膨脹係數之材料。 其次,藉由諸如階段覆蓋率較大之CVD法、厚度為 60nm之(100)定向白金膜被沉積於整個表面。此(100)定向 白金膜可藉由溶液汽化型CVD法而沉積,其中氧氣被引入 以適當地控制氧氣分壓。 -21- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 522550 A7 B7 五、發明説明(19 (請先閲讀背面之注意事項再填寫本頁) 其次,白金膜與緩衝金屬層36被藉由石版印刷術及蝕 刻而圖案化以形成由白金膜構成並經由緩衝金屬層36與插 塞34連接至源極/汲極擴散層20之較低電極42(第5A圖)。 而後,藉由諸如溶液汽化型(:¥0法、21714比為45/5 5 之厚度為120nm之PZT膜於高於居禮點(Tc)之溫度而被沉 積於較低電極42上以形成(1〇〇)定向立方ρζτ膜之電容器介 電膜44。當由沉積溫度冷卻至室溫時,〇〇〇)定向立方ρζτ 膜由緩衝結構40被給予壓縮應力並承受變為(〇〇1)定向四 方形PZT膜之相轉移。 •、可· 在冷卻處理中,由於矽基體1〇與PZT膜間之熱膨脹係 數差值所產生之張力變為一問題。然而,由於形成於Ρζτ 膜下之緩衝結構40之故,張力係藉由緩衝結構40而減緩, 且因而緩衝結構40施加壓縮應力予PZT膜。因此,沉積ρζτ 膜並未變為(1〇〇)定向四方形膜,而係變為(〇〇1)定向四方 形膜。 其次,厚度為100nm之白金膜係藉由諸如溶液汽化型 CVD法被沉積於全部表面上以形成白金膜之較高電極46。 如此一來,包含一電晶體與一電容器並具有平行於電 場施加方向之電容器介電膜之極化方向的鐵電質記憶體元 件可被形成。 第6圖為使用(ill)定向ρΖΤ膜之傳統半導體元件與根 據本實施例之使用(001)定向PZT膜之半導體元件的資料保 持特性圖。第6圖所顯示之測量結果係藉由於15(rc、時間 為160小時進行之加速測試所得之資料保持特性。
-22- 五、發明説明(2G ) 如第6圖所示,可發現使用(111)定向PZT膜之傳統半 導體元件中有約25%之極化減少,同時在根據本實施例之 半導體元件内之極化減少可被壓縮為約5%。 在使用(001)定向膜之情形中,與使用(1Π)定向膜之 情形相比,較早極化約為1.5倍,此係因極化方向係與電 場施用方向平行之故。此意味著在使用(001)定向膜之情 形中’即使當電容器區域減為1/1 ·5倍時,可得到相等於 使用(111)定向膜之情形之特性,因而其具有可更進一步 微小化鐵電質記憶體之可能。 如上所述’根據本實施例,由於用於減緩由石夕基體工〇 而來之應力影響之緩衝結構40係設於較低電極“下之故, 藉此,即使在基體係由熱膨脹係數小於電容器介電膜料之 石夕構成之情形下’(00定向電容器介電膜可被形成。據 此,電容器介電膜之極化方向可為平行於施加於較高電極 46與較低電極42 P日〗之電場方向,藉此,鐵電質膜之固有極 化可作為其本身使用 在本貫%例中’阻障金屬層係設於較低電極42與插塞 門又改進較低電極42與底部結構之黏著性,並改進接觸 特性。阻障金屬層36之佈局並未限於本實關所述情況而 :、可文變@如第7A圖所示,阻障金屬層%可選擇性地 叹於插塞34上無需延伸於緩衝結構4〇下。如第π圖所示, 阻障金屬層36可接觸緩衝結構40下之插塞34。 第一實施例 根據本發明之第—音& 弟一貫施例之半導體元件及其製造方法 522550 A7 B7 五、發明説明(21 將參考第8及9A至9B圖說明如下。本實施例之與根據第一 實施例之半導體元件與製造方法相同的部件將以相同元件 標號表示而不重複或簡化其說明。 第8圖為根據本實施例之半導體元件之截面示意圖, 顯示其間之結構。第9A至9B圖為根據本實施例之用以製 造该半導體元件之方法之步驟的顯示此方法之截面圖。 首先,根據本實施例之半導體元件之結構將參考第8 圖說明如下。 在石夕基體10上形成有包含形成於石夕基體1〇上之閘極電 極16,其間插置有閘極絕緣膜14之記憶體晶胞電晶體,及 形成於石夕基體1 〇内之閘極電極1 6之兩邊上之源極/沒極擴 散層1 8、20。中間層絕緣膜22被形成於具有記憶體晶胞電 晶體形成於其上之矽基體10上。插塞26被埋入中間層絕緣 膜22内,電氣地連接至源極/汲極擴散層18。位元線28係 形成於中間層絕緣膜22上,經由插塞26電氣地連接至源極 /沒極擴散層18。中間層絕緣膜30被形成於具有位元線28 开> 成於其上之中間層絕緣膜22上。插塞34被埋入中間層絕 緣膜30、22,電氣地連接至源極/汲極擴散層2〇。 阻P早金屬層3 6係形成於具有插塞3 4埋入於其間之中間 層絕緣膜上。以(100)定向白金膜構成並經由阻障金屬36 與插塞34電氣地連接至源極/汲極擴散層2〇之較低電極42 係形成於阻障金屬層36上。較低電極42亦作用為緩衝層結 構(緩衝結構)。較低電極42之高度係大於其間之寬度。(〇〇1) 定向四方形PZT膜之電容器介電膜44係形成於較低電極42
五、發明説明(22 ) 上。白金膜之較高電極46係形成於電容器介電膜44上。如 此一來,較低電極42、電容器介電膜料、及較高電極仏可 組成鐵電質電容器。 如此一來,即可形成包含一電晶體與一電容器之鐵電 質記憶體元件。 /根據本實施例之半導體元件之特徵主要在於雖然熱膨 脹係數較電容器介電膜44小之矽被使用作為基體,電容器 ;丨電膜44以(001)定向膜構成。當四方形ρζτ膜被使用作為 電容器介電膜44時,(〇〇1)定向膜之極化方向係平行於施 加於較高電極46與較低電極42間之電場方向。據此,ρζτ 膜之固有極化數量可被作為其本身使用。 根據本實施例之半導體元件,為了在矽基體1〇上形成 (001)定向四方形ΡΖΤ膜,緩衝結構係藉由(1〇〇)定向白金 膜之較低電極42而設置。較低電極42禁止由於矽基體丨〇與 ρζτ膜間之熱膨脹係數差值所生之張力被應用至ρζτ膜, 並可逆地允許由於較低電極42與PZT膜間之熱膨脹係數差 值所生之壓縮應力應用於PZT膜,藉此,(〇〇1)定向四方形 PZT膜可被形成於較低電極42上。 其次,根據本實施例之用以製造半導體元件之方法將 參考第9A至9B圖說明如下。 首先,以用以製造如第3 A至3D圖所示之根據第一實 施例之半導體元件相同之方式,記憶體晶胞電晶體、中間 層絕緣膜22、30、接觸孔32等被形成。 其次,藉由諸如濺鍍法、氮化鈦/鈦層結構之黏著層 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 522550 A7 B7 五、發明説明(23 ) 與鎢膜被沉積且隨後藉由CMP法拋光直至中間層絕緣膜30 之表面被曝光為止。如此一來,插塞34被形成,埋入接觸 孔32且電氣連接至源極/汲極擴散層20。 而後,藉由諸如濺鍍法、氮化鈦膜被沉積於具有插塞 30埋入於其間之中間層絕緣膜30,以形成氮化鈦膜之阻障 金屬層36。 其次,藉由諸如CVD法、厚度為600nm之(100)定向白 金膜被沉積於阻障金屬層36上。藉由氧氣分壓被控制之溶 液汽化型CVD法、(100)定向白金膜可被沉積。 而後,白金膜與阻障金屬層36被藉由石版印刷術而圖 案化並被蝕刻以形成白金膜之較低電極42,並經由阻障金 屬層36與插塞34而連接至源極/汲極擴散層20(第9A圖)。 較低電極42亦可作用為緩衝結構並具有諸如約600nm之高 度與約500nm之寬度。 除較低電極之一般功能外,本實施例之較低電極42具 有防止由矽基體10而來之應力作用至電容器介電膜44,且 此較低電極42之至少一高度被設定為大於一寬度,較低電 極42係沿該寬度接觸基底。較低電極42亦具有施加壓縮應 力至電容器介電膜44之功能,且較低電極之材料具有大於 形成電容器介電膜44之材料之熱膨脹係數係需要的。 其次,厚度為120nm之PZT膜於高於居禮點(Tc)之溫 度藉由諸如CVD法而被沉積較低電極42上,以形成(001) 定向四方形PZT膜之電容器介電膜44。 而後,藉由諸如CVD法、厚度為100nm之白金膜被沉 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 請 丨 先 : 閲 丨 讀參: 背 : 面 · 之 : 注·: 意 I 14 本 ; 頁 : 訂
-26- 五、發明説明(24 ) 積於整個表面上,以形成白金膜之較高電極46。 如此一來,包含一電晶體與一電容器並具有平行於電 場施加方向之極化方向之鐵電質記憶體元件被形成。 如上所述,根據本實施例,較低電極42提供亦作用為 減緩由矽基體10而來之應力之影響的緩衝結構的結構,藉 此,即使於基體係由熱膨脹係數小於電容器介電膜44之矽 構成之情形中,(001)定向電容器介電膜可被形成。因而, 電容器介電膜之極化方向可平行於施加於較高電極46與較 低電極42間之電場方向,其允許鐵電質膜之固有極化可作 為其本身使用。 在本實施例中,欲作為較低電極42之白金膜及阻障金 屬層36被圖案化於第9A圖所示之步驟内之相同組態,而 後電容器介電膜44被形成。然而,阻障金屬36可在圖案化 後、介電膜44形成前藉由一定數量水平姓刻。 在第9A圖所示之步驟後,阻障金屬層36被藉由諸如 含有硫酸與過氧化氫之水溶液等向性地選擇蝕刻以設置一 ”於較低電極42與中間層絕緣膜3 〇間之間隙,如第丨〇 a圖 所示,藉此,較低電極42與底部結構間之接觸區域可大為 減少。因而,在冷卻處理中跟隨電容器介電膜44之沉積而 由基體10施加至電容器介電膜44之張力可更為減緩。在阻 障金屬層36係水平地蝕刻之情形中,在電容器介電膜料與 較高電極46已被形成後之元件結構係如第1〇B圖所示。 電容器介電膜44之特性係取決於阻障金屬層%之材料 而退化。由防止電容器介電膜44之特性退化之觀點而言, _________67 522550 A7 五、發明説明(25 ) 阻障金屬層36明顯地係水平蝕刻的。 第三實施例 根據發明之第三實施例之半導體元件與其製造方法將 參考第11、12A至12B、13A至13B、及14A至14B圖說明如 下。本實施例之與如第2至10圖所示之根據第一與第二實 施例之半導體元件及其製造方法相同之部件係以相同之元 件標號表示而不在此重複與簡化其說明。 第Π圖為根據本實施例之半導體元件之截面示意圖, 顯示其間之結構。第12A至12B、13八至13B、及14A至14B 圖顯示根據本實施例之半導體元件在用以製造相同半導體 元件之方法之步驟中之截面圖,此等截面圖顯示此方法 首先,根據本實施例之半導體元件之結構將參考第i i 圖說明如下。 如第11圖所示,根據本實施例之半導體元件與根據第 實施例之半導體元件相同之處在於較低電極42下設有緩 衝層40。根據本實施例之半導體元件之主要特徵在於緩衝 結構40並非如第2圖所示係實心柱形體,而係空心柱形體。 此半導體元件具有此種構形以藉此提供與根據第一實施例 之半導體元件所提供者相同之效果,且電容器區域可輕易 增加。 其次,根據本實施例之用以製造半導體元件之方法將 參考第12ΑΜ2Β、13A至13B、及14A至14B圖說明如下。 首先,以與如第3A至3D圖所示之根據第一實施例之 用以製半導體元件之方法相同之方式,記憶體晶胞電晶 本紙張尺度_中_家標準(CNS) A视格⑵QX297公爱) 請 閲 讀- 背 面 意 事 項
-28- 522550 A7 ____ B7 五、發明説明(26 ) 體、中間層絕緣膜22、30、接觸孔32等被形成。 其次,藉由諸如濺鍍法、氮化鈦/鈦層結構之黏著層 與鎢膜被沉積且隨後藉由CMP法拋光直至中間層絕緣膜3〇 之表面被曝光為止。如此一來,插塞34被形成,埋入接觸 孔3 2且電氣連接至源極及極擴散層2 〇。 而後,氮化鈦膜被藉由例如濺鍍法而沉積於具有插塞 34被埋入於其間之中間層絕緣膜30上以形成氮化鈦膜之阻 障金屬層36。 其次,藉由例如CVD法、厚度為600nm之氧化矽膜被 沉積於阻障金屬層上以形成氧化矽膜之中間層絕緣膜 48(第 12A圖)。 而後,中間層絕緣膜藉由石版印刷術被圖案化及蝕刻 以形成在中間層絕緣膜48往下至阻障金屬層36之開孔50。 其次,藉由反應濺鍍法、厚度為l〇〇nm之(1〇〇)定向Mg〇 膜被沉積。 而後,藉由諸如CMP法、MgO膜被均句拋光直至中間 層絕緣膜48之表面被曝光以選擇性地維持於開孔50内。如 此一來,緩衝結構40係由MgO膜構成且沿開孔50之内側牆 與底部而形成。 其次,藉由具有以氟化氫為主之水溶液、使用阻障金 屬層3 6作為停止器之濕餘刻、中間層絕緣膜48被選擇性地 移除(第13B圖)。 而後,藉由諸如CVD法、厚度為60nm之(100)定向白 金膜被沉積於全部表面,其具有良好之階段覆蓋率。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 請 先 閱 注 意 事 項
訂 522550 A7 B7 五、發明説明(27 ) 其次,白金膜與阻障金屬層36被藉由石版印刷術與蝕 刻而被圖案化以形成經由阻障金屬層36與插塞34而連接至 源極/汲極擴散層20之較低電極42(第14A圖)。 而後,藉由諸如CVD法、厚度為120nm之PZT膜於高 於居禮點(Tc)之溫度被沉積於較低電極42上以形成(1 〇〇) 定向立方PZT膜之電容器介電膜44。 其次’藉由諸如CVD法、厚度為l〇〇nin之白金膜被沉 積於全部表面以形成白金膜之較高電極46(第14B圖)。 如此一來,包含一電晶體與一電容器且具有平行於電 場施加方向之電容介電膜之極化方向的鐵電質記憶體元件 可被製造。 如上所述’根據本實施例,用以減緩由石夕基體丨〇而來 之應力之影響的緩衝結構係設於較低電極42下,藉此,即 使當基體係以熱膨脹係數小於電容器介電膜44之石夕構成 時’(001)定向電容器介電膜可被形成。因而,電容器介 電膜之極化方向可平行於較高電極46與較低電極42間之電 場施加方向,其可允許鐵電質膜之固有極化數可作為其本 身使用。 緩衝結構具有空心柱形構形,藉此,較低電極42可具 有增加表面區域。據此,具有同樣底板表面與高度之較低 電極可確保較大電容器區域,其產生較高之元件集積性。 第四實施例 根據本發明之第四實施例之半導體元件及其製造方法 將參考第15、16A至16C、17A至17B、及18A至18B圖說明 請 先 閲 面 之 注 意 事 項
五 發明説明(28 如下。為不重複與簡化說明之故,本實施例之與半導體元 件相同之部件係以相同之元件標號表示。 第15圖為根據本實施例之半導體元件之截面示意圖, 其顯示其間之結構。第16八至16C、17A至17B、18A至18B 圖係根據本實施例之半導體元件在用以顯示製造此半導體 元件之方法中之步驟的截面圖 首先’根據本實施例之半導體元件之結構將參考第i 5 圖說明如下。 根據本實施例之如第1 5圖所示之半導體元件與根據第 二實施例之半導體元件相同之處在於較低電極42亦作用為 緩衝層。根據本實施例之半導體元件之主要特徵在於較低 電極42並非如第8圖所示之實心柱形構形,而係空心柱形 構形。具有此種組成之半導體元件可產生與根據第二實施 例之半導體元件相同之效果並可具有輕易增加之電容器區 域。 其次,根據本實施例之用以製造半導體元件之方法將 參考第16A至16C、17A至17B、及18A至18B圖說明如下。 首先’以與如第3 A至3 C圖所示之根據第一實施例之 用以製造半導體元件的方法相同之方式,記憶體晶胞電晶 體、中間層絕緣膜22等被形成。 其次,藉由諸如CVD法、氣化石夕膜被沉積於中間層絕 緣膜2 2上以形成此氧化石夕膜之中間層絕緣膜3 q。 而後,藉由諸如CVD法、氮化矽膜被沉積於中間絕緣 膜30上以形成此氮化矽膜之蝕刻停止膜52。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -31- 522550 A7 _____ B7 五、發明説明(29 ) 其次’藉由石版印刷術及蝕刻、接觸孔32被形成於蝕 刻停止膜52及中間層絕緣膜3〇、32内向下至源極/汲極擴 散層20(第16A圖)。 而後,藉由CMP法、氮化鈦/鈦之層結構之黏著層與 鎢膜被沉積且拋光直至中間層絕緣膜3〇之表面被曝光為 止。如此一來,插塞34被形成,埋入接觸孔32並電氣地連 接至源極及極擴散層2 0。 其次’藉由例如CVD法、厚度為600nm之氧化石夕膜被 沉積於蝕刻停止膜52上以形成氧化矽膜之中間層絕緣膜 48(第 16B 圖)。 而後’藉由石版印刷術與蝕刻、中間層絕緣膜48被圖 案化及蝕刻,以於中間層絕緣膜内形成達到蝕刻停止膜52 並曝光插塞34之開孔50 (第16C圖)。 其次’藉由諸如濺鍍法、氮化鈦膜被沉積以形成氮化 鈦膜之阻障金屬層36。 而後,藉由諸如CVD法、厚度為ΐ〇〇ηιη之(100)定向白 金膜被沉積於阻障金屬層36上,其具有良好之階段覆蓋 率。 其次,藉由諸如CMP法、白金膜與阻障金屬層36被均 一地拋光直至中間層絕緣膜48之表面被曝光為止,以將白 金膜與阻障金屬層36選擇性地留於開孔50内。如此一來, 較低電極42係沿開孔50之内側牆與底部形成,經由阻障金 屬層36與插塞34電氣地連接至源極/汲極擴散層2〇(第 17A圖)。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) - 32- A7
之水溶液、使用蝕 絕緣膜48被選擇性 而後,藉由具有諸如以氟化氫為主 刻停止膜52作為停止器之濕蝕刻,中間 地移除(第17B圖)。 其次 /,予止膜52作為停止器、藉由㈣刻、使 用例如包含硫酸與過氧化氫之水溶液,阻障金屬層36被選 擇性地钕刻(第18A圖在此姓刻中,阻障金屬層%被餘 刻直至-間隙形成於較低電極42與中間層絕緣膜%間,藉 此,較低電極42與底部結構間之接觸區域可大為減小,藉 此’在電容器介電膜44之沉積後之冷卻處理中由石夕基體 10施加至電容器介電膜44之應力可更為減緩。 而後,藉由例如CVD法、厚度為12〇nm之PZT膜於高 於居禮(Tc)之溫度被沉積於較低電極42上以形成〇〇1)定 向四方形PZT膜之電容器介電膜44。 其次,藉由諸如CVD法、厚度為1〇〇11111之白金膜被沉 積於整個表面以形成白金膜之較高電極46(第l8B圖)。 如此一來,包括一電晶體與一電容器之鐵電質記憶體 元件與極化方向平行於電場施加方向之電容器介電膜可被 製造。 如上所述,根據本實施例,較低電極42設有亦作用為 緩衝結構以減緩由石夕基體1 〇而來之應力之影響的結構,藉 此,即使在基體係以熱膨脹係數小於容電容器介電膜44之 矽構成之情形中,電容器介電膜可為定向。因而, 電容器介電膜之極化方向可平行於施加於較高電極46與較 低電極間之電場方向,藉此,鐵電質膜之固有極化數量可 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -33- 522550 A7 、發明説明(31 作為其本身使用。 較低電極42具有空心柱形構形,藉此,較低電極42可 具有增加之表面區域。據此具有相同底板表面與高度之較 低電極可確保較大電容器區域,其可增進元件之較高集 積。 修改 本發明並未限於上述實施例且係可涵蓋其餘各種修 改。 舉例而言,在上述實施例中,較低電極42係由(1〇〇) 定向白金膜構成,且電容器介電膜44係由(〇()1)定向四方 形PZT膜構成,但較低電極係可由(11丨)定向白金膜構成, 且電容器介電膜係可由(111)定向菱形Ρζτ膜構成。在使用 (111)定向菱形ΡΖΤ膜之情形中,電容器介電膜44之極化方 向係平行於較高電極46與較低電極42間之電場施加方向, 藉此,鐵電質膜之固有極化可作為其本身使用。 (111)定向白金膜可藉由諸如溶液汽化型CVD法而沉 積,無需引入氧氣。 (111)定向菱形ΡΖΤ膜可以藉由諸如溶液汽化型cvd法 而形成’其中天然材料流速係受控制使得Zr/Ti之比為例 如60/40。當PZT膜係以使比率沉積時,?2丁膜傾向為(丨J i) 定向立方系統。在由高於居禮溫度之溫度冷卻至室溫時, (111)定向PZT膜承受由立方系統變為菱形系統之相轉移。 在相轉移中’ PZT膜由緩衝層被給予均勻壓縮應力以變為 (111)定向菱形PZT膜。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公董) -34- 五、發明説明(32 ) 較低電極42之材料與電容器介電膜44之材料並未限於 白金膜與PZT膜。 本發明可廣泛地使用於約欽礦結構之鐵電質膜與電容 器介電膜之應用。除Ρζτ膜外,本發明可在srTi03膜與 B^SrTaO9膜等產生相同效果。 較低電極42與較高電極46之材料較佳地係適當地選擇 與電容器介電臈44具有相容性者。在使用SrTi03膜、 BiJrTaO9膜之情形中,電極材料可使用白金、釕、氧化 釕、鎢、SR0(SrRu03)等。 在較低電極42亦被作為緩衝結構使用之情形中,具有 較電容器介電膜44為大之熱膨脹係數之傳導材料,例如白 金銀(Ag)、金(Au)、鉻(Cr)、銅(Cu)、銀(Ir)、鎳(Ni)、 組(Ta)、鈦(Ti)等可被使用。 在第一與第三實施例中,緩衝結構4〇係由Mg〇膜構 成,但非必定要由MgO膜所形成。緩衝結構4〇可以非Mg〇 之材料構成,只要此種材料具有較電容器介電膜44為大之 熱膨脹係數即可。MgAl2〇4、CaO、Zr02、Υ2〇3等材料可 被使用。 緩衝結構40本質上並非由此等絕緣材料形成。緩衝結 構40可以上述白金、銀、金、鉻、銥、鎳、鈕等構成,且 在此等情形中較低電極42與阻障金屬層36可不與彼此直接 連接,如第2及11圖所示,此係因較低電極42與阻障金屬36 彼此係藉由緩衝結構40連接之故。 在上述實施例中,鐵電質電容器係被應用於半導體元 522550
件’且鐵電質電容器係被形成於矽基體上。然而,本發明 可在根據本發明之鐵電質電容器係形成於具有較鐵電質膜 為小之熱膨脹係數之基體之情形中產生明顯之效果。在鐵 電質膜係形成於具有較鐵電質為大之熱膨脹係數之情形 中’其將無法令本發明產生本發明之效果。據此,基體並 未限於矽,且本發明係可應用於鐵電質電容器係形成於二 元化合物基體之情形,例如GaAs基體等、諸如MgO基體、 SrTr〇3基體、LaA103基體等氧化物基體。 元件標號對照表 10 基體 12 元件隔離膜 14 絕緣膜 16 電極 18 源極/汲極擴散層 20 源極/汲極擴散層 22 絕緣膜 24 接觸孔 26 插塞 28 位元線 30 絕緣膜 32 接觸孔 34 插塞 36 阻障金屬層 38 Mg〇膜 40 緩衝層、緩衝結構 42 較低電極 44 電容器介電膜 46 較高電極 48 絕緣膜 50 開孔 60 基體 62 緩衝層、緩衝結構 64 較低電極 66 電容器介電膜 68 較高電極 100 較低電極 102 鐵電質膜 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -36- 請 先 閲 讀· 背 面 之》 注 意 1% 訂
522550 A7 B7 五、發明説明(34 ) 104 較高電極 108 90°領域牆 112 白金膜 120矽基體 124緩衝層 106 180°領域牆 110基體 114 PZT膜 122 絕緣膜 126 白金膜 (請先閲讀背面之注意事項再填寫本頁) 、可| 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) -37-

Claims (1)

  1. 以 2550 A8 B8 C8 申請專利範圍 L —種電容器,包含: 一形成於一基體上之緩衝結構; 一形成於該緩衝結構上之較低電極; 开)成於该較低電極上、且係以一 |弓鈦礦鐵電質材 料構成之電容器介電膜,具有較該緩衝結構之一熱膨脹 係數為小之熱膨脹係數並具有一實質上垂直於該較低電 極之一表面定向之結晶;及 一形成於該電容器介電膜上之較高電極。 2·如申請專利範圍第1項所述之電容器,其中 w亥電谷器介電膜之一熱膨脹係數係大於該基體之熱 膨脹係數。 3·一種電容器,包含: 一形成於一基體上之較低電極; 开> 成於该較低電極上、且係以一每鈦礦鐵電質材 料構成之電谷器介電膜’具有較該基體之一熱膨脹係數 為大之熱膨脹係數並具有一實質上垂直於該較低電極之 一表面定向之結晶;及 一形成於該電容器介電膜上之較高電極。 4·如申請專利範圍第3項所述之電容器,其中 該較低電極之一熱膨脹係數係大於該電容器介電膜 之熱膨脹係數。 5·如申請專利範圍第1項所述之電容器,其中 該電容器介電膜具有(00丨)定向四方形結晶結構。 6·如申請專利範圍第5項所述之電容器,其中 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公楚) (請先閲讀背面之注意事項再填寫本頁)
    522550 A8 B8 C8 --—-*~— D8___ 六、申請專利範圍 一'--— 該較低電極具有(100)定向立方結晶結構。 7·如申請專利範圍第3項所述之電容器,其中 該電容器介電膜具有(001)定向四方形結晶結構。 8·如申請專利範圍第7項所述之電容器,其中 該較低電極具有(100)定向立方結晶結構。 9·如申請專利範圍第丨項所述之電容器,其中 該電容器介電膜具有(111)定向菱形結晶結構。 10·如申請專利範圍第9項所述之電容器,其中 該較低電極具有(111)定向立方結晶結構。 11·如申請專利範圍第3項所述之電容器,其中 該電容器介電膜具有(111)定向菱形結晶結構。 U如申請專利範圍第11項所述之電容器,其中 該較低電極具有(111)定向立方結晶結構。 13· —種半導體元件,其包含: 一形成於一半導體基體上之記憶體晶胞電晶體,且 包括一閘極電極,及形成於該半導體基體内、各自位於 該閘極電極兩侧上之源極/汲極擴散層; 一遮蓋具有該記憶體晶胞電晶體形成於其上之該半 導體基體之絕緣膜; 一形成於該絕緣膜上之緩衝結構;及 一形成於該緩衝結構上之電容器,且包括一電氣連 接至該等源極/汲極擴散層其中之一之較低電極;—开多 成於該較低電極上之電容器介電膜,且係以一約鈦礦鐵 電質材料構成,具有較該緩衝結構之一熱膨脹係數為小 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) •訂丨 4 -39- ^2550 六 A8 B8 C8 D8 申請專利範圍 之一熱膨脹係數並具有一實質上垂直於該較低電極之一 表面定向之結晶;及一形成於該電容器介電膜上之較高 電極。 Η —種半導體元件,包含: 一形成於一半導體基體上之記憶體晶胞電晶體,且 包括一閘極電極,及形成於該半導體基體内、各自位於 該閘極電極兩側上之源極/汲極擴散層; 一遮蓋具有該記憶體晶胞電晶體形成於其上之該半 導體基體之絕緣膜;及 一形成於該絕緣膜上之電容器,且包括一電氣連接 至該等源極/汲極擴散層其中之一之較低電極;一形成 於該較低電極上之電容器介電膜,且係以一鈣鈦礦鐵電 質材料構成,具有較該半導體基體之一熱膨脹係數為小 之一熱膨脹係數並具有一實質上垂直於該較低電極之一 表面定向之結晶;及一形成於該電容器介電膜上之較高 電極。 15·種用以製造電容器之方法,包含下列步驟: 在一基體上形成一緩衝結構; 在s亥緩衝結構上形成一較低電極; 在該較低電極上形成一鈣鈦礦材料之一電容器介電 膜,具有-小於該緩衝結構之-熱膨服係數之熱膨服係 數並具有一實質上垂直該較低電極之一表面定向之結 晶;及 在δ亥電谷器介電膜上形成一較高電極。 (請先閲讀背面之注意事項再填寫本頁) 、可丨 嚤 -40- 、申請專利範圍 16·如申請專利範圍第15項所述之用以製造電容器之方法, 其中 在幵> 成该緩衝結構之該步驟中,該緩衝結構之一組 態被没定,使得由於該基體與該電容器介電膜間之熱膨 脹係數差值所生之一張力未被施加至形成該電容器介電 膜之該步驟中之該電容器介電膜。 17·—種用以製造電容器之方法,包含下列步驟: 在一基體上形成一較低電極; 在該較低電極上形成一鈣鈦礦材料之一電容器介電 膜,具有一大於該基體之一熱膨脹係數之熱膨脹係數並 具有一實質上垂直該較低電極之一表面定向之結晶;及 在該電容器介電膜上形成一較高電極。 18·如申請專利範圍第17項所述之用以製造電容器之方法, 其中 在形成該較低電極之該步驟中,該較低電極之一組 態被設定,使得由於該基體與該電容器介電膜間之熱膨 脹係數差值所生之一張力未被施加至形成該電容器介電 膜之該步驟中之該電容器介電膜。 19·如申請專利範圍第15項所述之用以製造電容器之方法, 其中 在形成該電容器介電膜之該步驟中,該電容器介電 膜係形成為具有(001)定向四方形結晶結構。 2〇.如申請專利範圍第19項所述之用以製造電容器之方法, 其中
    -41 - 六、申請專利範圍 在形成該較低電極之該步驟中, 、 r该較低電極係形成 為具有(100)定向立方結晶結構。 21.如申請專利範圍第17項所述之用以製造電容器之方法, 其中 在形成該電容器介電膜之該步驟中,該電容器介電 膜係形成為具有(001)定向四方形結晶結構。 22如申請專利範圍第21項所述之用以製造電容器之方法, 其中 在形成該較低電極之該步驟中’該較低電極係形成 為具有(100)定向立方結晶結構。 23·如申請專利範圍第15項所述之用以製造電容器之方法, 其中 在形成該電容器介電膜之該步驟中,該電容器介電 膜係形成為具有(111)定向菱形結晶結構。 24·如申請專利範圍第23項所述之用以製造電容器之方法, 其中 、在形成該較低電極之該步驟中,該較低電極係形成 為具有(111)定向立方結晶結構。 25·如申請專利範圍第i 7項所述之用以製造電容器之方法, 其中 在形成該電容器介電膜之該步驟中,該電容器介電 膜係形成為具有(111)定向菱形結晶結構。 26·如申睛專利範圍第25項所述之用以製造電容器之方法, 其中 522550 Hi C8 -—------- D8 六、申請專利範圍 ~ "'' — 、在形成該較低電極之該步驟中,該較低電極係形成 為具有(111)定向立方結晶結構。 27·-種用以製造半導體元件之方法,包含下列步驟·· I +導體基體上形成_記憶冑晶胞電晶體,包括 一閘極電極,及形成於該半導體基體内、各自位於該問 極電極兩側之源極/汲極擴散層; 在具有该圯憶體晶胞電晶體形成於其上之該半導體 基體上形成一絕緣膜; 在该絕緣膜上形成一緩衝結構; 在该緩衝結構上形成一電氣連接至該等源極/汲極 擴散層其中之一之較低電極; 在該較低電極上形成一鈣鈦礦鐵電質材料之一電容 器介電膜,具有-小於該緩衝結構之_熱膨脹係數之熱 膨脹係數並具有一實質上垂直該較低電極之一表面定向 之結晶;及 在δ亥電谷介電膜上形成一較高電極。 28· —種用以製造半導體元件之方法,包含下列步驟: 在一半導體基體上形成一記憶體晶胞電晶體,包括 一閘極電極,及形成於該半導體基體内、各自位於該閉 極電極兩側之源極/汲極擴散層; 在具有違3己憶體晶胞電晶體形成於其上之該半導體 基體上形成一絕緣膜; 在該絕緣膜上形成一電氣連接至該等源極/沒極擴 散層其中之一之較低電極; 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1'…I,%…: (請先閲讀背面之注意事項再填寫本頁) _訂| t· -43- 522550 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 在該較低電極上形成一鈣鈦礦鐵電質材料之一電容 器介電膜,具有一大於該半導體基體之一熱膨脹係數之 熱膨脹係數並具有一實質上垂直該較低電極之一表面定 向之結晶,及 在該電容器介電膜上形成一較高電極。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -44-
TW090123617A 2001-01-31 2001-09-25 Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same TW522550B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001022905A JP4282245B2 (ja) 2001-01-31 2001-01-31 容量素子及びその製造方法並びに半導体装置

Publications (1)

Publication Number Publication Date
TW522550B true TW522550B (en) 2003-03-01

Family

ID=18888248

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090123617A TW522550B (en) 2001-01-31 2001-09-25 Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same

Country Status (5)

Country Link
US (1) US6974985B2 (zh)
EP (1) EP1229569B1 (zh)
JP (1) JP4282245B2 (zh)
KR (1) KR100509851B1 (zh)
TW (1) TW522550B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402980B (zh) * 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
TWI473747B (zh) * 2006-06-02 2015-02-21 Advanced Tech Materials 阻障氟化聚合物膜為主之襯裡及包含該襯裡之封裝方法
TWI673831B (zh) * 2018-11-13 2019-10-01 財團法人工業技術研究院 鐵電記憶體及其製造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289134A (ja) 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004146551A (ja) * 2002-10-24 2004-05-20 Fujitsu Ltd Pb系ペロブスカイト強誘電体膜を有する固体電子装置及びその製造方法
JP4601896B2 (ja) 2002-10-30 2010-12-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2004158717A (ja) * 2002-11-07 2004-06-03 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法
JP4507491B2 (ja) * 2002-12-27 2010-07-21 セイコーエプソン株式会社 薄膜及び素子
JP4578777B2 (ja) * 2003-02-07 2010-11-10 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100532435B1 (ko) 2003-05-15 2005-11-30 삼성전자주식회사 스토리지 노드 및 저항체를 포함하는 반도체 메모리 소자및 그 제조방법
WO2004109804A1 (ja) * 2003-06-06 2004-12-16 Fujitsu Limited 半導体装置の製造方法
KR100967110B1 (ko) 2003-06-30 2010-07-05 주식회사 하이닉스반도체 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법
JP2005158842A (ja) * 2003-11-21 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005198117A (ja) 2004-01-09 2005-07-21 Tdk Corp 電子デバイス作製用構造体及びこれを用いた電子デバイスの製造方法
JP4365712B2 (ja) 2004-03-25 2009-11-18 富士通株式会社 半導体装置の製造方法
US20060042929A1 (en) * 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of an ultra-thin metal oxide film
US20060042930A1 (en) * 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of a magnesium oxide (MgO) tunnel barrier in a magnetic tunnel junction
US7999330B2 (en) * 2005-06-24 2011-08-16 Micron Technology, Inc. Dynamic random access memory device and electronic systems
KR100675895B1 (ko) * 2005-06-29 2007-02-02 주식회사 하이닉스반도체 반도체소자의 금속배선구조 및 그 제조방법
JP4708905B2 (ja) * 2005-08-05 2011-06-22 イビデン株式会社 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板
TWI269255B (en) * 2006-01-03 2006-12-21 Himax Tech Ltd Organic light-emitting diode (OLED) display and data driver output stage thereof
KR100760632B1 (ko) 2006-03-03 2007-09-20 삼성전자주식회사 커패시터 형성 방법
WO2007115255A2 (en) * 2006-03-31 2007-10-11 University Of Florida Research Foundation, Inc. Integrated power passives
JP4888004B2 (ja) * 2006-09-26 2012-02-29 富士通株式会社 歪みセンサ
WO2008102438A1 (ja) 2007-02-21 2008-08-28 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US9773793B2 (en) * 2009-10-09 2017-09-26 Texas Instuments Incorporated Transistor performance modification with stressor structures
KR20140008965A (ko) * 2012-07-13 2014-01-22 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
JP2014103226A (ja) * 2012-11-20 2014-06-05 Mitsubishi Materials Corp 強誘電体薄膜の製造方法
JP6273829B2 (ja) 2013-09-13 2018-02-07 株式会社リコー 電気機械変換素子とその製造方法、及び電気機械変換素子を有する液滴吐出ヘッド、液滴吐出ヘッドを有する液滴吐出装置
US10475738B2 (en) * 2016-12-27 2019-11-12 United Microelectronics Corp. Multi-threshold voltage semiconductor device
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
KR102486469B1 (ko) 2018-07-06 2023-01-09 삼성전자주식회사 반도체 장치
WO2020179006A1 (ja) * 2019-03-06 2020-09-10 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
KR102430789B1 (ko) * 2019-11-05 2022-08-10 한국전자통신연구원 메모리 소자 및 그 제조 방법
US20220052151A1 (en) * 2020-08-13 2022-02-17 Changxin Memory Technologies, Inc. Method for forming semiconductor structure and semiconductor structure
CN114078777A (zh) * 2020-08-13 2022-02-22 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113042839B (zh) * 2021-03-29 2022-04-22 天津职业技术师范大学(中国职业培训指导教师进修中心) 电极头、电极头加工方法及气膜孔加工方法
KR20230074349A (ko) * 2021-11-19 2023-05-30 삼성전자주식회사 반도체 장치

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2864912B2 (ja) 1992-11-05 1999-03-08 富士ゼロックス株式会社 配向性強誘電体薄膜
JPH06151602A (ja) 1992-11-05 1994-05-31 Fuji Xerox Co Ltd 配向性強誘電体薄膜の作製方法
US5248564A (en) * 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
JP2924574B2 (ja) * 1993-05-31 1999-07-26 富士ゼロックス株式会社 配向性強誘電体薄膜素子
US6052271A (en) * 1994-01-13 2000-04-18 Rohm Co., Ltd. Ferroelectric capacitor including an iridium oxide layer in the lower electrode
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5478610A (en) * 1994-09-02 1995-12-26 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
JPH08195328A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 高誘電体膜キャパシタ及びその製造方法
KR0165408B1 (ko) * 1995-07-11 1998-12-15 김광호 고유전막 캐패시터의 제조방법
JPH09102591A (ja) * 1995-07-28 1997-04-15 Toshiba Corp 半導体装置及びその製造方法
JP3890634B2 (ja) * 1995-09-19 2007-03-07 セイコーエプソン株式会社 圧電体薄膜素子及びインクジェット式記録ヘッド
JP3853406B2 (ja) * 1995-10-27 2006-12-06 エルピーダメモリ株式会社 半導体集積回路装置及び当該装置の製造方法
KR100360492B1 (ko) * 1995-11-28 2003-01-24 삼성전자 주식회사 강유전체랜덤액세서메모리용강유전체캐패시터
KR100199095B1 (ko) * 1995-12-27 1999-06-15 구본준 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법
KR100228038B1 (ko) * 1996-02-22 1999-11-01 니시무로 타이죠 박막캐패시터
DE19640246A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle
US5882410A (en) * 1996-10-01 1999-03-16 Mitsubishi Denki Kabushiki Kaisha High dielectric constant thin film structure, method for forming high dielectric constant thin film, and apparatus for forming high dielectric constant thin film
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
JPH10242426A (ja) * 1996-12-26 1998-09-11 Sony Corp 半導体メモリセルのキャパシタ構造及びその作製方法
EP0854505A3 (en) * 1997-01-21 1998-11-11 Texas Instruments Incorporated Process of depositing a TiN based film during the fabrication of a semiconductor device
US6294420B1 (en) * 1997-01-31 2001-09-25 Texas Instruments Incorporated Integrated circuit capacitor
KR100243285B1 (ko) * 1997-02-27 2000-02-01 윤종용 고유전 커패시터 및 그 제조방법
US5796573A (en) * 1997-05-29 1998-08-18 International Business Machines Corporation Overhanging separator for self-defining stacked capacitor
US6115281A (en) * 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
JP3472087B2 (ja) * 1997-06-30 2003-12-02 Tdk株式会社 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
US6184074B1 (en) * 1997-12-17 2001-02-06 Texas Instruments Incorporated Method of fabrication a self-aligned polysilicon/diffusion barrier/oxygen stable sidewall bottom electrode structure for high-K DRAMS
US6180446B1 (en) * 1997-12-17 2001-01-30 Texas Instruments Incorporated Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K DRAMS using disposable-oxide processing
KR100252854B1 (ko) * 1997-12-26 2000-04-15 김영환 반도체 메모리 장치 및 그 제조방법
JP3520403B2 (ja) * 1998-01-23 2004-04-19 セイコーエプソン株式会社 圧電体薄膜素子、アクチュエータ、インクジェット式記録ヘッド、及びインクジェット式記録装置
US6156623A (en) * 1998-03-03 2000-12-05 Advanced Technology Materials, Inc. Stress control of thin films by mechanical deformation of wafer substrate
US6258459B1 (en) * 1998-04-28 2001-07-10 Tdk Corporation Multilayer thin film
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
KR100282709B1 (ko) * 1998-08-28 2001-03-02 윤종용 반구형 실리콘을 이용한 캐패시터의 제조 방법
JP4048514B2 (ja) * 1998-10-20 2008-02-20 富士通株式会社 半導体装置及びその製造方法
US6249016B1 (en) * 1999-01-13 2001-06-19 Agere Systems Guardian Corp. Integrated circuit capacitor including tapered plug
KR100287187B1 (ko) * 1999-03-30 2001-04-16 윤종용 반도체소자의 커패시터 및 그 제조방법
JP2000286396A (ja) * 1999-03-31 2000-10-13 Yamaha Corp 強誘電体メモリ及び強誘電体メモリの製造方法
JP4327942B2 (ja) * 1999-05-20 2009-09-09 Tdk株式会社 薄膜圧電素子
KR20010001924A (ko) * 1999-06-09 2001-01-05 김영환 반도체소자의 커패시터 제조방법
JP2000068468A (ja) * 1999-07-01 2000-03-03 Seiko Epson Corp 半導体記憶装置の製造方法
US6312988B1 (en) * 1999-09-02 2001-11-06 Micron Technology, Inc. Methods of forming capacitors, methods of forming capacitor-over-bit line memory circuitry, and related integrated circuitry constructions
JP2001102546A (ja) * 1999-10-01 2001-04-13 Nec Corp 半導体記憶装置及びその製造方法
JP2001210803A (ja) * 1999-11-18 2001-08-03 Mitsubishi Electric Corp スタックトキャパシタおよびその製造方法
TW501270B (en) * 1999-11-30 2002-09-01 Hitachi Ltd Semiconductor device and its manufacturing method
KR100624903B1 (ko) * 1999-12-22 2006-09-19 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP2001189430A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 強誘電体キャパシタ
US6396094B1 (en) * 2000-05-12 2002-05-28 Agilent Technologies, Inc. Oriented rhombohedral composition of PbZr1-xTixO3 thin films for low voltage operation ferroelectric RAM
US6274899B1 (en) * 2000-05-19 2001-08-14 Motorola, Inc. Capacitor electrode having conductive regions adjacent a dielectric post

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473747B (zh) * 2006-06-02 2015-02-21 Advanced Tech Materials 阻障氟化聚合物膜為主之襯裡及包含該襯裡之封裝方法
TWI402980B (zh) * 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
TWI673831B (zh) * 2018-11-13 2019-10-01 財團法人工業技術研究院 鐵電記憶體及其製造方法

Also Published As

Publication number Publication date
KR100509851B1 (ko) 2005-08-23
JP4282245B2 (ja) 2009-06-17
EP1229569B1 (en) 2011-12-14
JP2002231901A (ja) 2002-08-16
US6974985B2 (en) 2005-12-13
KR20020064135A (ko) 2002-08-07
EP1229569A3 (en) 2006-11-22
US20020102791A1 (en) 2002-08-01
EP1229569A2 (en) 2002-08-07

Similar Documents

Publication Publication Date Title
TW522550B (en) Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same
US6777739B2 (en) Multilayer electrode for a ferroelectric capacitor
EP0563667A2 (en) Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
EP1624479A2 (en) Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
US20040129961A1 (en) Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
KR100706847B1 (ko) 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법
TWI769792B (zh) 電容器以及包括其之動態隨機存取記憶體裝置
JPH10270654A (ja) 半導体記憶装置
JPH08227980A (ja) 半導体装置及びその製造方法
TW442806B (en) Capacitor and its manufacturing process
TW445647B (en) Ferroelectric thin films of reduced tetragonality
TW498400B (en) Method to produce a structurized metal-layer
TW200401439A (en) Ferroelectric memory integrated circuit with improved reliability
TW504836B (en) Semiconductor device and method for fabricating the same
JP2002198495A (ja) 半導体装置およびその製造方法
JP3604253B2 (ja) 半導体記憶装置
JPH05259389A (ja) 半導体記憶装置
US11937434B2 (en) Ferroelectric random access memory (FRAM) capacitors and methods of construction
KR100197564B1 (ko) 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법
JP3400218B2 (ja) 誘電体キャパシタ
JPH11330388A (ja) 半導体記憶装置及びその製造方法
TW200409369A (en) A fabrication method for a ferroelectric capacitor applied in a low driving voltage
JP2004335659A (ja) 三次元強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
TW508796B (en) Ferroelectric device structure
KR100463723B1 (ko) 강유전체 커패시터 장치의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees