TWI673831B - 鐵電記憶體及其製造方法 - Google Patents

鐵電記憶體及其製造方法 Download PDF

Info

Publication number
TWI673831B
TWI673831B TW107140212A TW107140212A TWI673831B TW I673831 B TWI673831 B TW I673831B TW 107140212 A TW107140212 A TW 107140212A TW 107140212 A TW107140212 A TW 107140212A TW I673831 B TWI673831 B TW I673831B
Authority
TW
Taiwan
Prior art keywords
layer
material layer
filler material
ferroelectric memory
conductive layer
Prior art date
Application number
TW107140212A
Other languages
English (en)
Other versions
TW202018872A (zh
Inventor
王志耀
李亨元
葉伯淳
林雨德
徐建華
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW107140212A priority Critical patent/TWI673831B/zh
Priority to CN201811489789.6A priority patent/CN111180445B/zh
Application granted granted Critical
Publication of TWI673831B publication Critical patent/TWI673831B/zh
Publication of TW202018872A publication Critical patent/TW202018872A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

一種鐵電記憶體，包括有一基板，並於該基板上形成一或多個溝槽，該溝槽的表面上設置有一第一導電層與一第二導電層及位於該第一導電層與該第二導電層間的一鐵電薄膜層，該第二導電層上堆疊有一第一填充材料層、一第二填充材料層及一第三填充材料層，該第二填充材料層的熱膨脹係數大於第一填充材料層與第三填充材料層的熱膨脹係數；及該鐵電薄膜層經過熱處理形成結晶態時，利用該第一填充材料層、該第二填充材料層及該第三填充材料層遇熱處理膨脹特性而對鐵電薄膜層施加一壓縮應力。本發明另提供一種鐵電記憶體之製造方法。

Description

鐵電記憶體及其製造方法
本發明係關於一種鐵電記憶體及其製造方法。
在非揮發性存儲器中，要再縮小浮柵(Floating Gate)型閃存或金屬/氧化物/氮化物/氧化物/矽(MONOS)型閃存變得困難。因此，不斷尋找使用與這些存儲器不同的操作原理的尺寸微縮。諸如鐵電隨機存取存儲器(FeRAM)、電阻隨機存取存儲器(ReRAM)、相變隨機存取存儲器(PCRAM)、磁隨機存取存儲器(MRAM)或三維記憶體皆已被使用。在這些存儲器中，其中FeRAM裡，如FeFET(鐵電場效應晶體管)、FTJ(鐵電隧道結構)、鍊式FeRAM(鐵電隨機存取存儲器)等鐵電存儲器，如使用含鉛鐵電存儲器的厚度減小是困難的。
在FeRAM這樣的僵局中，作為不含鉛的強電介質膜，容易製造，且低電壓動作能夠進行長時間記錄，故使用氧化鉿膜來實現具有大容量的鐵電存儲器是可以被實現的。
本發明之目的是在利用兩種熱膨脹係數不同之填充材料於鐵電材料熱處理過程中會因熱膨脹係數的不同而產生形變，來對鐵電材料進行一壓縮應力，致使鐵電材料在經壓力與溫度重新晶格排列後，鐵電特 性因此獲得大幅改善。
本發明提供一種鐵電記憶體，包括有一基板，並於該基板上形成一溝槽，該溝槽的表面上設置有一第一導電層與一第二導電層及位於該第一導電層與該第二導電層間的一鐵電薄膜層，該第二導電層上堆疊有一第一填充材料層、一第二填充材料層及一第三填充材料層，該第二填充材料層的熱膨脹係數大於第一填充材料層與第三填充材料層的熱膨脹係數；及該鐵電薄膜層經過熱處理形成結晶態時，利用該第一填充材料層、該第二填充材料層及該第三填充材料層遇熱處理膨脹特性而對鐵電薄膜層施加一壓縮應力。
該熱處理溫度為200℃-900℃，較佳為300℃-600℃。
較佳地，該第一填充材料層與該第三填充材料層的材料為氮化鈦或鈦之熱膨脹係數小的材料，而該第二填充材料層的材料為氮化鉭之熱膨脹係數大的材料。其中該第二填充材料層的材料熱膨脹係數大於該第一填充材料層與該第三填充材料層的材料熱膨脹係數。
較佳地，該第一填充材料層、該第二填充材料層與該第三填充材料層構成的第二三明治結構在熱處理時，對該第一導電層、該鐵電薄膜層與該第二導電層的第一三明治結構形成壓力，並對該鐵電薄膜層施加壓力。
本發明另提供一種鐵電記憶體之製造方法，其步驟包括：提供一基板；於該基板上形成一第一氧化層，該第一氧化層上形成一金屬層，圖案化形成一下電極；形成一第二氧化層於該下電極上，並於該第二氧化層形成一或多個溝槽；形成一第一導電層、一鐵電薄膜層與一第二導電層 於該溝槽及該第二氧化層的表面上，使該第一導電層與該下電極接觸；形成一第一填充材料層、一第二填充材料層與一第三填充材料層於該第二導電層上；及形成一上電極於該第三填充材料層上，並進行熱處理處理。
較佳地，於該下電極與該第一氧化層上以低溫狀態下形成一第二氧化層。
較佳地，本發明步驟更包括一步驟係研磨該第二氧化層使平坦化。
較佳地，該第一導電層、該鐵電薄膜層與該第二導電層之製作步驟為：於該第一導電層形成於該溝槽的表面，該鐵電薄膜層形成於該第一導電層的表面，該第二導電層形成於該鐵電薄膜層表面上，使該第一導電層可與該下電極接觸。
較佳地，該第一填充材料層、該第二填充材料層與該第三填充材料層的製作步驟為：於該第一填充材料層形成於該第二導電層的表面，該第二填充材料層形成於該第一填充材料層的表面，該第三填充材料層形成於該第二填充材料層的表面並填滿該溝槽。
較佳地，該第一填充材料層的材料及該第三填充材料層的材料可為相同或不同，其中該第二填充材料層的材料熱膨脹係數大於該第一填充材料層與該第三填充材料層的材料熱膨脹係數。
較佳地，該熱處理溫度為200℃-900℃，較佳為300℃-600℃。
較佳地，本發明之步驟更包括於該第二氧化層表面上之該上電極、該第一導電層、該鐵電薄膜層與該第二導電層及該第一填充材料層、該第二填充材料層與該第三填充材料層的兩端側邊形成一間隙壁，該間隙 壁的材料為一二氧化矽。
較佳地，本發明之步驟更包括：形成一上金屬層於最上方的表面；圖案化使該導孔上端表面形成一金屬墊，及該上電極與該間隙壁上方形成一上金屬墊。
10‧‧‧基板
12‧‧‧溝槽
14‧‧‧第一三明治結構
142‧‧‧第一導電層
144‧‧‧鐵電薄膜層
146‧‧‧第二導電層
16‧‧‧第二三明治結構
162‧‧‧第一填充材料層
164‧‧‧第二填充材料層
166‧‧‧第三填充材料層
102‧‧‧基板
104‧‧‧第一氧化層
106‧‧‧金屬層
108‧‧‧下電極
110‧‧‧第二氧化層
112‧‧‧溝槽、孔洞
114‧‧‧上電極
116‧‧‧間隙壁
118‧‧‧導孔
120‧‧‧金屬墊
122‧‧‧上金屬墊
第1圖係本發明鐵電記憶體的側面剖視示意圖。
第2A-2K圖為本發明鐵電記憶體的製造流程示意圖。
本章節所敘述的是實施本發明之最佳方式，目的在於說明本發明之精神而非用以限定本發明之保護範圍，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
請參閱第1圖係本發明鐵電記憶體的側面剖視示意圖，本發明鐵電記憶體包括有一基板10，並於該基板10上形成一溝槽12。該基板10的材料可為一二氧化矽材料(SiO2 Material)。該溝槽12的表面上依序設置有一第一導電層142與一第二導電層146及位於該第一導電層142與該第二導電層146間的一鐵電薄膜層144形成第一三明治結構14。該第二導電層146上依序堆疊有一第一填充材料層162、一第二填充材料層164及一第三填充材料層166形成第二三明治結構16。該第二填充材料層164的熱膨脹係數大於第一填充材料層162與第三填充材料層166的熱膨脹係數。本發明係在該鐵電薄膜層144經過熱處理200℃-900℃，較佳為300℃-600℃形成結晶態時，利用該第一填充材料層162、該第二填充材料層164及該第三填充材料層166 之第二三明治結構16遇熱處理膨脹特性而對該鐵電薄膜層144增加一壓縮應力，以增加其鐵電特性。
由於該第一填充材料層162與該第三填充材料層166和該第二填充材料層164的材料熱膨脹係數不同，故在熱處理的過程中會產生形變進而對該鐵電材料層144有一壓縮應力，該鐵電薄膜層144透過熱處理與一壓縮應力的作用下，進而增加其鐵電特性。
該第一導電層142與該第二導電層146的材料可為氮化鈦(TiN)、氮化鉭(TaN)、鎢化鈦(TiW)、氮化鉿(HfN)、氮化鋯(ZrN)、氮化鉭鋁(TaAlN)、氮化鎢鋁(WAlN)、氮化鉿鋁(HfAlN)、氮化鋯鋁(ZrAlN)等金屬。
該鐵電薄膜層144的材料可為氧化鉿鋯(HfZrOx)、氧化鍶鈦(SrTiOx)、氧化鍶鈣鈦(SrCaTiOx)、氧化銀鈮鉭(Ag(Nb1-xTax)Ox)、氧化鋇鍶鈦(BaSrTiO3)、氧化鋇鈦(BaTiO3)等。
該第一填充材料層162與該第三填充材料層166的材料可為氮化鈦(TiN)、鈦(Ti)等熱膨脹係數(Thermal expansion coefficient,TEC)小的材料，而該第二填充材料層164的材料可為氮化鉭(TaN)等熱膨脹係數(Thermal expansion coefficient,TEC)大的材料。藉熱處理對該第一導電層142、該鐵電薄膜層144與該第二導電層146的第一三明治結構14形成壓力。
本發明係在該鐵電薄膜層144經過熱處理形成結晶態時，利用填充材料(例如該第一填充材料層162、該第二填充材料層164及該第三填充材料層166之第二三明治結構16)遇熱處理膨脹特性而對該鐵電薄膜144層直接實施垂直壓力，以增加其鐵電特性。其中結晶態為例如Pbc2等。
該第二填充材料層164的材料熱膨脹係數大於該第一填充材料層162與該第三填充材料層166的材料熱膨脹係數。其中該第一填充材料層162的材料及該第三填充材料層166的材料可為相同或不同。
本發明係以一垂直金屬層/絕緣層/金屬層(MIM)之鐵電記憶體(vertical MIM FeRAM)之改進發明，文獻(Effect of external stress on polarization in ferroelectric thin films,APL(1998))指出鐵電材料在外加一壓縮應力(Compress stress)會對其鐵電特性有幫助，故鐵電材料在堆疊完後經過一熱處理才會得到好的鐵電特性。當該第一填充材料層162、該第二填充材料層164與該第三填充材料層166構成的第二三明治結構16在熱處理時，同時對該第一導電層142、該鐵電薄膜層144與該第二導電層146的第一三明治結構14形成壓力，同時，也是對該鐵電薄膜層144施加壓力，因此可以得到更好的鐵電特性。
由於該鐵電薄膜層144是對應力敏感的材料，並且其特性由於形成在鐵電電容器上部的各種薄膜的應力的影響而使其晶格排列有所不同。當對該鐵電薄膜層144施加壓縮方向的應力時，諸如洩漏電流和殘餘電介質極化的特性得到改善。
請參閱第2A-2K圖為本發明鐵電記憶體的製造流程示意圖，如第2A圖所示，於一矽晶圓(Si wafer)基板102上形成一第一氧化層104，例如二氧化矽(SiO2)，以爐管生成該第一氧化層104。接著，於該第一氧化層104上形成一金屬層106，該金屬層106為例如是Ti/TiN。
如第2B圖所示，於該金屬層106上以一第一光罩層(圖中未示，光罩層以下均未示於圖式)遮蓋，將該金屬層106圖案化，使該金屬層106形成一下電極108。然後移除該第一光罩層。
如第2C圖所示，於該下電極108與該第一氧化層104上以低溫狀態下形成一第二氧化層110(Low Temperature Oxide Department,LTO Dep.)。該第二氧化層110可為二氧化矽(SiO2)、氧化矽(SiOx)等。如第2D圖所示，研磨該第二氧化層110使平坦化。
如第2E圖所示，於平坦化後之該第二氧化層110上以一第二光罩層遮蓋，將該第二氧化層110以乾蝕刻方式蝕刻出一或多數個溝槽112(Trench)，或於該第二氧化層110圖案化出一或多數個孔洞112(Hole pattemed)。該溝槽112或該孔洞112位於該下電極108上。以下均以溝槽112代表說明。接著，移除該第二光罩層。
如第2F圖所示，形成一第一導電層142、一鐵電薄膜層144與一第二導電層146的第一三明治結構14於該溝槽112及該第二氧化層110的表面上。該第一導電層142、該鐵電薄膜層144與該第二導電層146的第一三明治結構14製作步驟可為於該第一導電層142形成於該溝槽112的表面，接著，該鐵電薄膜層144形成於該第一導電層142的表面，然後該第二導電層146形成於該鐵電薄膜層144表面上。此步驟可利用ALD(原子層化學氣相沉積)，CVD(化學氣相沉積)，PVD(物理氣相沉積)等方法製作。因此，該第一導電層142可與該下電極108接觸。於該第一導電層142、該鐵電薄膜層144與該第二導電層146的第一三明治結構14上形成一第一填充材料層162、一第二填充材料層164與一第三填充材料層166構成的第二三明治結構16。該第一填充材料層162、該第二填充材料層164與該第三填充材料層166的第二三明治結構16製作步驟可為於該第一填充材料層162形成於該第二導電層146的表面，接著，該第二填充材料層164形成於該第一填充材料層162的表 面，然後該第三填充材料層166形成於該第二填充材料層164的表面並填滿該溝槽。此步驟可利用ALD(原子層化學氣相沉積)，CVD(化學氣相沉積)，PVD(物理氣相沉積))等方法製作。為得到更好的鐵電特性，於熱處理時，該第一填充材料層162、該第二填充材料層164與該第三填充材料層166構成的第二三明治結構16對該第一導電層142、該鐵電薄膜層144與該第二導電層146構成的第一三明治結構14形成壓力，同時，也是對該鐵電薄膜層144施加壓力，使得到更好的鐵電特性。其中該第一填充材料層142的材料及該第三填充材料層146的材料可為相同或不同。
如第2G圖所示，將該填充材料(該第一填充材料層162、該第二填充材料層164與該第三填充材料層166構成的第二三明治結構16)研磨平坦化。但不完全研磨掉該第一填充材料層162、該第二填充材料層164與該第三填充材料層166構成的第二三明治結構16。
如第2H圖所示，於該第一導電層142、該鐵電薄膜層144與該第二導電層146的第一三明治結構14與該第一填充材料層162、該第二填充材料層164與該第三填充材料層166構成的第二三明治結構16的表面上形成一上電極114。於該上電極114表面上形成一第三光罩層，經圖案化後保留該上電極114、該第一導電層142、該鐵電薄膜層144與該第二導電層146的第一三明治結構14與該第一填充材料層162、該第二填充材料層164與該第三填充材料層166構成的第二三明治結構16突出於該第二氧化層110表面上。
如第2I圖所示，於突出該第二氧化層110表面上之該上電極114、該第一導電層142、該鐵電薄膜層144與該第二導電層146的第一三明 治結構14與該第一填充材料層162、該第二填充材料層164與該第三填充材料層166構成的第二三明治結構16的兩端側邊形成一間隙壁116(Spacer)，該間隙壁116的材料可為氧化物如二氧化矽。該間隙壁116製程可為在該上電極114與該第二氧化物110的表面上形成一氧化物層，再蝕刻後於突出該第二氧化層110表面上之該上電極114、該第一導電層142、該鐵電薄膜層144與該第二導電層146的第一三明治結構14與該第一填充材料層162、該第二填充材料層164與該第三填充材料層166構成的第二三明治結構16的兩端側邊形成該間隙壁116。
如第2J圖所示，形成一第四光罩層於前述結構最上方的表面，並於該下電極108上的位置且位於該溝槽112的一側形成一導孔118(Via)，使該導孔118接觸該下電極108。移除該第四光罩層。
如第2K圖所示，形成一上金屬層於前述結構最上方的表面，然後，形成一第五光罩層於該上金屬層表面上，圖案化使該導孔118上端表面形成一金屬墊120，及該上電極114與該間隙壁116上方及兩側形成一上金屬墊122。移除該第五光罩層。
最後，進行熱處理，使該鐵電薄膜層144形成結晶態，利用該第一填充材料層162、該第二填充材料層164及該第三填充材料層166之材料遇熱處理的膨脹特性對該鐵電薄膜層144施加壓力，因此可以得到更好的鐵電特性。
以上段落使用多種層面描述。顯然的，本文的教示可以多種方式實現，而在範例中揭露之任何特定架構或功能為一代表性之狀況。根據本文之教示，任何熟知此技藝之人士應理解在本文揭露之各層面可獨立 實作或兩種以上之層面可以合併實作。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (22)

  1. 一種鐵電記憶體，包括有一基板，並於該基板上形成一溝槽，該溝槽的表面上設置有一第一導電層與一第二導電層及位於該第一導電層與該第二導電層間的一鐵電薄膜層，該第二導電層上堆疊有一第一填充材料層、一第二填充材料層及一第三填充材料層，該第二填充材料層的熱膨脹係數大於第一填充材料層與第三填充材料層的熱膨脹係數；及該鐵電薄膜層經過熱處理形成結晶態時，利用該第一填充材料層、該第二填充材料層及該第三填充材料層遇熱處理膨脹特性而對鐵電薄膜層施加一壓縮應力。
  2. 如申請專利範圍第1項所述之鐵電記憶體，其中該熱處理溫度為200℃-900℃。
  3. 如申請專利範圍第1項所述之鐵電記憶體，其中該熱處理溫度為300℃-600℃。
  4. 如申請專利範圍第1項所述之鐵電記憶體，其中該基板的材料為一二氧化矽材料(SiO2 Material)。
  5. 如申請專利範圍第1項所述之鐵電記憶體，其中該第一導電層與該第二導電層的材料為氮化鈦、氮化鉭、鎢化鈦、氮化鉿、氮化鋯、氮化鉭鋁、氮化鎢鋁、氮化鉿鋁或氮化鋯鋁。
  6. 如申請專利範圍第1項所述之鐵電記憶體，其中該鐵電薄膜層的材料為氧化鉿鋯、氧化鍶鈦、氧化鍶鈣鈦、氧化銀鈮鉭、氧化鋇鍶鈦或氧化鋇鈦。
  7. 如申請專利範圍第1項所述之鐵電記憶體，其中該第一填充材料層與該第三填充材料層的材料為氮化鈦或鈦之熱膨脹係數小的材料，而該第二填充材料層的材料為氮化鉭之熱膨脹係數大的材料，其中該第二填充材料層的材料熱膨 脹係數大於該第一填充材料層與該第三填充材料層的材料熱膨脹係數。
  8. 如申請專利範圍第1項所述之鐵電記憶體，其中該第一填充材料層、該第二填充材料層與該第三填充材料層構成的第二三明治結構在熱處理時，對該第一導電層、該鐵電薄膜層與該第二導電層的第一三明治結構形成壓力，並對該鐵電薄膜層施加壓力。
  9. 一種鐵電記憶體之製造方法，其步驟包括：提供一基板；於該基板上形成一第一氧化層，該第一氧化層上形成一金屬層，圖案化形成一下電極；形成一第二氧化層於該下電極上，並於該第二氧化層形成一或多個溝槽；形成一第一導電層、一鐵電薄膜層與一第二導電層於該溝槽及該第二氧化層的表面上，使該第一導電層與該下電極接觸；形成一第一填充材料層、一第二填充材料層與一第三填充材料層於該第二導電層上；及形成一上電極於該第三填充材料層上，並進行熱處理處理。
  10. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，其中該基板為一矽晶圓基板。
  11. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，其中該第一氧化層為一二氧化矽，而該金屬層為一鈦或一氮化鈦。
  12. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，其中於該下電極與該第一氧化層上以低溫狀態下形成一第二氧化層，該第二氧化層為二氧化矽或氧化矽。
  13. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，更包括一步驟係研磨該第二氧化層使平坦化。
  14. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，其中該溝槽位於該下電極上。
  15. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，其中該第一導電層、該鐵電薄膜層與該第二導電層之製作步驟為：於該第一導電層形成於該溝槽的表面，該鐵電薄膜層形成於該第一導電層的表面，該第二導電層形成於該鐵電薄膜層表面上，使該第一導電層可與該下電極接觸。
  16. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，其中該第一填充材料層、該第二填充材料層與該第三填充材料層的製作步驟為：於該第一填充材料層形成於該第二導電層的表面，該第二填充材料層形成於該第一填充材料層的表面，該第三填充材料層形成於該第二填充材料層的表面並填滿該溝槽。
  17. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，其中該第一填充材料層的材料及該第三填充材料層的材料可為相同或不同，其中該第二填充材料層的材料熱膨脹係數大於該第一填充材料層與該第三填充材料層的材料熱膨脹係數。
  18. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，其中該熱處理溫度為200℃-900℃。
  19. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，其中該熱處理溫度為300℃-600℃。
  20. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，更包括於該第二氧化層表面上之該上電極、該第一導電層、該鐵電薄膜層與該第二導電層及該第 一填充材料層、該第二填充材料層與該第三填充材料層的兩端側邊形成一間隙壁，該間隙壁的材料為一二氧化矽。
  21. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，其中於該下電極上的位置且位於該溝槽的一側形成一導孔，使該導孔接觸該下電極。
  22. 如申請專利範圍第9項所述之鐵電記憶體之製造方法，更包括：形成一上金屬層於最上方的表面；圖案化使該導孔上端表面形成一金屬墊，及該上電極與該間隙壁上方形成一上金屬墊。
TW107140212A 2018-11-13 2018-11-13 鐵電記憶體及其製造方法 TWI673831B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107140212A TWI673831B (zh) 2018-11-13 2018-11-13 鐵電記憶體及其製造方法
CN201811489789.6A CN111180445B (zh) 2018-11-13 2018-12-06 铁电记忆体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107140212A TWI673831B (zh) 2018-11-13 2018-11-13 鐵電記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI673831B true TWI673831B (zh) 2019-10-01
TW202018872A TW202018872A (zh) 2020-05-16

Family

ID=69023473

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140212A TWI673831B (zh) 2018-11-13 2018-11-13 鐵電記憶體及其製造方法

Country Status (2)

Country Link
CN (1) CN111180445B (zh)
TW (1) TWI673831B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759123B (zh) * 2020-05-28 2022-03-21 台灣積體電路製造股份有限公司 鐵電記憶體裝置及其形成方法
US11640974B2 (en) 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11729987B2 (en) 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures
US11729986B2 (en) 2020-05-28 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113689904A (zh) * 2020-07-03 2021-11-23 长江存储科技有限责任公司 用于对三维FeRAM中的存储单元进行读取和写入的方法
CN112382719B (zh) * 2020-10-10 2023-10-10 清华大学 提升铁电隧穿结性能的器件结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522550B (en) * 2001-01-31 2003-03-01 Fujitsu Ltd Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same
US20030103371A1 (en) * 2001-12-05 2003-06-05 Sang-Koog Kim Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US20100073997A1 (en) * 2008-09-19 2010-03-25 International Business Machines Corporation Piezo-driven non-volatile memory cell with hysteretic resistance
US20110292133A1 (en) * 2010-05-27 2011-12-01 Tsutomu Sasaki Perovskite oxide, oxide composition, oxide body, piezoelectric device, and liquid discharge apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324316B1 (ko) * 1999-03-26 2002-02-16 김영환 반도체 소자의 커패시터 및 그 제조방법
KR100455375B1 (ko) * 2001-09-17 2004-11-12 삼성전자주식회사 열처리량을 조절하는 반도체 메모리 소자의 커패시터 제조 방법
JP4218350B2 (ja) * 2002-02-01 2009-02-04 パナソニック株式会社 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
JP2006008476A (ja) * 2004-06-29 2006-01-12 Nippon Electric Glass Co Ltd 建築用ガラス物品及び建築用ガラス物品の製造方法
KR101408743B1 (ko) * 2007-12-11 2014-06-18 삼성전자주식회사 반도체 패키지 및 반도체 패키지 제조 방법
JP6121819B2 (ja) * 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
CN107086214B (zh) * 2017-03-06 2019-06-25 电子科技大学 电容及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522550B (en) * 2001-01-31 2003-03-01 Fujitsu Ltd Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same
US20030103371A1 (en) * 2001-12-05 2003-06-05 Sang-Koog Kim Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US20100073997A1 (en) * 2008-09-19 2010-03-25 International Business Machines Corporation Piezo-driven non-volatile memory cell with hysteretic resistance
US20110292133A1 (en) * 2010-05-27 2011-12-01 Tsutomu Sasaki Perovskite oxide, oxide composition, oxide body, piezoelectric device, and liquid discharge apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759123B (zh) * 2020-05-28 2022-03-21 台灣積體電路製造股份有限公司 鐵電記憶體裝置及其形成方法
US11729986B2 (en) 2020-05-28 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11640974B2 (en) 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
US11729987B2 (en) 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures

Also Published As

Publication number Publication date
TW202018872A (zh) 2020-05-16
CN111180445A (zh) 2020-05-19
CN111180445B (zh) 2022-02-25

Similar Documents

Publication Publication Date Title
TWI673831B (zh) 鐵電記憶體及其製造方法
TWI635578B (zh) 製造鐵電式隨機存取記憶體的方法
CN105845821B (zh) 工艺损害最小化的自对准磁阻式随机存取存储器(mram)结构
JP6473233B2 (ja) 同時に形成された低及び高電圧論理デバイスを有する不揮発性メモリアレイ
CN110140212A (zh) 三维存储器件的字线接触结构及其制作方法
CN108183107A (zh) 半导体器件及其制造方法
TW200830358A (en) Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US9006808B2 (en) Eliminating shorting between ferroelectric capacitors and metal contacts during ferroelectric random access memory fabrication
US10256321B2 (en) Semiconductor device including enhanced low-k spacer
CN109560194A (zh) 半导体装置及其制造方法
KR20200047300A (ko) 메모리 디바이스에 대한 비아 랜딩 향상
CN105789274A (zh) 金属栅极结构及其制造方法
US20180182770A1 (en) Damascene oxygen barrier and hydrogen barrier for ferroelectric random-access memory
TW202201650A (zh) 記憶體裝置及其形成方法
JP4445446B2 (ja) 半導体装置の製造方法
CN107710412A (zh) 在预先图案化的底部电极和阻挡氧化层上制造铁电随机存取存储器的方法
TWI549301B (zh) 垂直式電晶體結構與形成垂直式電晶體結構接觸節點的方法
TWI796617B (zh) 記憶胞、記憶裝置與其形成方法
JP2010093064A (ja) 半導体装置及びその製造方法
TWI808332B (zh) 具有減少的熱預算之三維nand記憶體
KR100472731B1 (ko) 씨드층 제거 공정을 생략할 수 있는 반도체 메모리 소자제조 방법
JP2007214353A (ja) 強誘電体キャパシタの製造方法及び半導体記憶装置の製造方法
KR100465832B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
JP2006128274A (ja) 強誘電体キャパシタおよび強誘電体メモリの製造方法
JP2011066145A (ja) 半導体装置および半導体装置の製造方法