KR102430789B1 - 메모리 소자 및 그 제조 방법 - Google Patents

메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102430789B1
KR102430789B1 KR1020200058889A KR20200058889A KR102430789B1 KR 102430789 B1 KR102430789 B1 KR 102430789B1 KR 1020200058889 A KR1020200058889 A KR 1020200058889A KR 20200058889 A KR20200058889 A KR 20200058889A KR 102430789 B1 KR102430789 B1 KR 102430789B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
vertical structures
insulating layer
upper electrode
electrode
Prior art date
Application number
KR1020200058889A
Other languages
English (en)
Other versions
KR20210054438A (ko
Inventor
문승언
박배호
윤성민
강승열
김정훈
우지용
임종필
윤찬수
전지훈
Original Assignee
한국전자통신연구원
건국대학교 산학협력단
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 건국대학교 산학협력단, 경희대학교 산학협력단 filed Critical 한국전자통신연구원
Priority to US17/089,286 priority Critical patent/US11342344B2/en
Publication of KR20210054438A publication Critical patent/KR20210054438A/ko
Application granted granted Critical
Publication of KR102430789B1 publication Critical patent/KR102430789B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H01L27/11514—
    • H01L27/11507—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 메모리 소자에 관한 것으로, 더욱 상세하게는, 기판; 상기 기판 상에 제공되며, 교대로 적층된 절연층들 및 하부 전극들을 포함하는 복수의 수직 구조체들, 상기 수직 구조체들은 상기 기판의 상면과 평행한 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 정렬되고; 상기 수직 구조체들 각각의 상면 및 측면들 상에 제공되는 상부 전극; 및 상기 상부 전극 및 상기 수직 구조체들 사이에 배치되며, 상기 수직 구조체들 각각의 상면 및 측면들을 덮는 제1 유전층을 포함하되, 상기 제1 유전층은 강유전 물질을 포함할 수 있다.

Description

메모리 소자 및 그 제조 방법{Memory device and method of manufacturing the same}
본 발명은 메모리 소자에 관한 것으로, 더욱 상세하게는 수직으로 적층된 구조를 갖는 메모리 소자에 관한 것이다.
전자 산업이 고도로 발전함에 따라, 메모리 소자의 특성들에 대한 요구가 점점 증가하고 있다. 예컨대, 메모리 소자에 대한 고신뢰성, 고속화 및/또는 고집적화 등에 대한 요구가 특히 증가하고 있다. 메모리 소자는 비휘발성 메모리 소자와 휘발성 메모리 소자를 포함할 수 있으며, 비휘발성 메모리 소자의 경우 플래시 메모리 소자가 대부분의 시장을 점유하고 있지만 높은 쓰기 전압, 느린 동작 속도, 및 짧은 수명 등의 단점을 개선하기 위해 다양한 연구가 진행되고 있다.
본 발명이 해결하고자 하는 과제는 전기적 특성이 보다 향상된 메모리 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 고집적도를 가진 메모리 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 개념에 따른 메모리 소자는 기판; 상기 기판 상에 제공되며, 교대로 적층된 절연층들 및 하부 전극들을 포함하는 복수의 수직 구조체들, 상기 수직 구조체들은 상기 기판의 상면과 평행한 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 정렬되고; 상기 수직 구조체들 각각의 상면 및 측면들 상에 제공되는 상부 전극; 및 상기 상부 전극 및 상기 수직 구조체들 사이에 배치되며, 상기 수직 구조체들 각각의 상면 및 측면들을 덮는 제1 유전층을 포함하되, 상기 제1 유전층은 강유전 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 수직 구조체들 각각의 상기 측면들은 제1 측면 및 상기 제1 측면과 마주보는 제2 측면을 갖되, 상기 제1 유전층은 상기 수직 구조체들 각각의 상면으로부터 상기 제1 측면 및 상기 제2 측면 상으로 연장되어, 상기 제1 측면 및 상기 제2 측면과 접촉할 수 있다.
일 실시예에 따르면, 상기 상부 전극은 상기 수직 구조체들 각각의 상면 상에 제공되는 제1 부분, 상기 제1 부분과 연결되고 상기 제1 측면 상에 제공되는 제2 부분, 및 상기 제1 부분과 연결되고 상기 제2 측면 상에 제공되는 제3 부분을 포함하되, 상기 제2 부분 및 상기 제3 부분은 상기 제1 측면 및 상기 제2 측면과 각각 평행하게 연장될 수 있다.
일 실시예에 따르면, 상기 강유전 물질은 티탄산 지르콘산 납(Pb(Zr1-yTiy)O3), 비스무스 페라이트(BiFeO3), 티탄산 납(PbTiO3), 하프늄 산화물(HfO2), 또는 타이타늄산 바륨(BaTiO3)을 포함할 수 있다.
일 실시예에 따르면, 상기 기판 상에 제공되는 제2 유전층을 더 포함하되, 상기 제2 유전층은 상기 수직 구조체들 각각의 하면 및 상기 기판 사이로 연장될 수 있다.
일 실시예에 따르면, 상기 수직 구조체들의 상면은 상기 제1 유전층으로 덮히고, 상기 수직 구조체들의 하면은 상기 제2 유전층으로 덮힐 수 있다.
일 실시예에 따르면, 상기 상부 전극은 상기 하부 전극과 다른 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 상부 전극 및 상기 하부 전극들은 전도성 산화물 또는 금속을 포함할 수 있다.
일 실시예에 따르면, 평면적 관점에서, 상기 수직 구조체의 형상은 사각형일 수 있다.
일 실시예에 따르면, 상기 상부 전극은 상기 제1 유전층을 덮되, 상기 상부 전극은 상기 기판 상의 돌출부들을 정의하는 리세스부들을 가질 수 있다.
본 발명의 개념에 따른 메모리 소자의 제조 방법은 기판 상에 공통 절연층 및 제1 유전층을 차례로 형성하는 것; 상기 제1 유전층의 상면 상에 교대로 적층되는 하부 전극들 및 절연층들을 형성하는 것; 상기 하부 전극들 및 상기 절연층들 상에 식각 공정을 수행하여 상기 제1 유전층의 상면을 노출시키는 수직 구조체들을 형성하는 것; 상기 수직 구조체들의 측면들 및 상기 제1 유전층의 상면을 덮는 제2 유전층을 형성하는 것; 및 상기 제2 유전층의 상면 프로파일을 따라 상기 제2 유전층의 상면 상에 상부 전극을 증착시키는 것을 포함하되, 상기 제1 유전층은 강유전 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 하부 전극들은 Cr, Ti, TiN, TaN, TiW, Co, W, LSMO, LCMO, PCMO, SrRuO3, LSCO, ITO, FTO, YBCO, RuO2, 및 LaNiO3 중 어느 하나를 포함하고, 상기 상부 전극은 Au, Pt, Pd, Ag, Cu 및 Ni 중 어느 하나를 포함할 수 있다.
일 실시예에 따르면, 상기 수직 구조체들을 형성하는 것은 상기 하부 전극들 및 상기 절연층들의 일부를 제거하여 제1 식각부를 형성하는 것을 포함하되, 상기 식각 공정은 제1 유전층의 상면이 노출될 때까지 수행되고, 상기 제1 식각부는 상기 수직 구조체들을 정의할 수 있다.
일 실시예에 따르면, 상기 제2 유전층의 상면 프로파일을 따라 상기 제2 유전층의 상면 상에 상기 상부 전극을 증착시키는 것은 전자빔 증착법, 열 기화법, 레이저 증착법, 스퍼터링 증착법, 기상화학 증착법, 또는 분자층 증착법을 이용하여 수행될 수 있다.
일 실시예에 따르면, 상기 강유전 물질은 티탄산 지르콘산 납(Pb(Zr1-yTiy)O3), 비스무스 페라이트(BiFeO3), 티탄산 납(PbTiO3), 하프늄 산화물(HfO2), 또는 타이타늄산 바륨(BaTiO3)을 포함할 수 있다.
일 실시예에 따르면, 상기 상부 전극을 증착시킨 후, 상기 상부 전극에 열처리 공정을 수행하는 것을 더 포함할 수 있다.
본 발명에 따른 메모리 소자는, 하부 전극들 및 절연층들이 교대로 적층된 수직 구조체들을 포함할 수 있다. 수직 구조체들 상에 강유전 물질을 포함하는 제1 유전층 및 상부 전극이 제공되어 고집적된 메모리 소자로서 기능할 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 소자를 설명하기 위한 평면도이다.
도 2는 도 1의 메모리 소자를 설명하기 위한 사시도이다.
도 3은 본 발명의 다른 실시예에 따른 메모리 소자를 설명하기 위한 평면도이다.
도 4a 및 도 4b는 도 1 및 도 3의 A-A'선을 따라 자른 단면도들이다.
도 5 내지 도 10은 본 발명의 일 실시예에 따른 메모리 소자의 제조 방법을 설명하기 위한 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 장치는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 장치의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하 본 발명의 개념에 따른 메모리 소자에 대해 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 메모리 소자를 설명하기 위한 평면도이다. 도 2는 도 1의 메모리 소자를 설명하기 위한 사시도이다. 도 4a 및 도 4b는 도 1 및 도 3의 A-A'선을 따라 자른 단면도이다.
도 1, 도 4a 및 도 4b를 참조하면, 본 발명의 일 실시예에 따른 메모리 소자는 기판(10), 상기 기판(10) 상에 제공되는 수직 구조체들(ST), 제1 유전층(31) 및 상부 전극(60)을 포함할 수 있다.
기판(10)이 제공될 수 있다. 기판(10)은 단결정성 물질 또는 이들의 조합을 포함할 수 있으나, 이에 제한되지 않는다. 예를 들어, 기판(10)은 SrTiO3, LaAl2O3, YSZ, MgO, Al2O3, LSAT, quartz, GaN, SiC, SOI 또는 Si를 포함할 수 있다. 제1 방향(D1)은 기판(10)의 상면(10a)과 평행할 수 있다. 제2 방향(D2)은 기판(10)의 상면(10a)과 평행하되, 상기 제1 방향(D1)과 교차할 수 있다. 제3 방향(D3)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)과 수직할 수 있다.
공통 절연층(20)이 기판(10) 상에 제공될 수 있다. 공통 절연층(20)은 기판(10)의 상면(10a)을 완전히 덮을 수 있다. 공통 절연층(20)은 절연성 물질을 포함할 수 있다. 예를 들어, 공통 절연층(20)은 CeO2, YSZ, SiO2, Al2O3, HfO2, 또는 SiNx를 포함할 수 있다.
도 4a와 같이, 본 발명의 일 실시예에 따른 메모리 소자는 제2 유전층(33)을 더 포함할 수 있다. 제 제2 유전층(33)은 공통 절연층(20) 상에 제공될 수 있다. 제2 유전층(33)은 공통 절연층(20)의 상면을 덮을 수 있다. 제2 유전층(33)은 수직 구조체(ST)의 하면 및 기판(10) 사이로 연장될 수 있다. 제2 유전층(33)은 강유전 물질(ferroelectric material)을 포함할 수 있다. 예를 들어, 상기 강유전 물질은 티탄산 지르콘산 납(Pb(Zr1-yTiy)O3), 비스무스 페라이트(BiFeO3), 티탄산 납(PbTiO3), 하프늄 산화물(HfO2), 또는 타이타늄산 바륨(BaTiO3)을 포함할 수 있다. 도 4b와 같이 제2 유전층(33)이 생략되어, 공통 절연층(20) 상에 제공되지 않을 수 있다.
수직 구조체들(ST)이 기판(10) 상에 제공될 수 있다. 수직 구조체들(ST)은 복수 개로 제공될 수 있다. 수직 구조체들(ST)은 제1 방향(D1) 및 제2 방향(D2) 중 적어도 어느 하나의 방향으로 서로 정렬될 수 있다. 평면적 관점에서, 수직 구조체들(ST) 각각의 형상은 사각형일 수 있으나 이에 제한되지 않는다. 이하, 설명의 편의를 위해 단수의 수직 구조체(ST)를 기준으로 서술한다.
수직 구조체(ST)는 교대로 적층된 절연층들(40) 및 하부 전극들(50)을 포함할 수 있다. 절연층들(40)은 제1 절연층(41), 제2 절연층(43) 및 제3 절연층(45)을 포함할 수 있다. 하부 전극들(50)은 제1 하부 전극(51) 및 제2 하부 전극(53)을 포함할 수 있다.
제1 절연층(41)이 기판(10) 상에 제공될 수 있다. 제1 절연층(41) 상에 제1 하부 전극(51)이 제공될 수 있다. 제1 하부 전극(51) 상에 제2 절연층(43)이 제공될 수 있다. 제2 절연층(43) 상에 제2 하부 전극(53)이 제공될 수 있다. 제2 하부 전극(53) 상에 제3 절연층(45)이 제공될 수 있다. 절연층들(40)은 절연성 물질을 포함할 수 있다. 절연층들(40)은 공통 절연층(20)과 동일한 물질을 포함할 수 있다. 예를 들어, 절연층들(40)은 CeO2, YSZ, SiO2, Al2O3, HfO2, 및 SiNx를 포함할 수 있다. 하부 전극들(50)은 도전성 물질을 포함할 수 있다. 하부 전극들(50)은 전도성 산화물 또는 금속을 포함할 수 있다. 예를 들어, 상기 금속은 Au, Pt, Pd, Ag, Cu, Ni, Cr, Ti, TiN, TaN, TiW, Co, 및 W를 포함할 수 있고, 상기 전도성 산화물은 LSMO, LCMO, PCMO, SrRuO3, LSCO, ITO, FTO, YBCO, RuO2, 및 LaNiO3을 포함할 수 있다.
절연층들(40) 및 하부 전극들(50)은 수직으로 중첩될 수 있다. 절연층들(40) 각각의 제1 방향(D1)으로의 폭은 하부 전극들(50) 각각의 제1 방향(D1)으로의 폭과 동일할 수 있다. 절연층들(40) 각각의 측면 및 하부 전극들(50) 각각의 측면은 수직으로 정렬될 수 있다. 수직 구조체(ST)는 상면(STa) 및 측면(STb)을 가질 수 있다. 상기 측면(STb)은 제1 측면(STb1) 및 상기 제1 측면(STb1)과 마주보는 제2 측면(STb2)을 포함할 수 있다. 제1 측면(STb1) 및 제2 측면(STb2)은 절연층들(40)의 측면들 및 하부 전극들(50)의 측면들을 포함할 수 있다. 도시된 바와 다르게, 절연층들(40)은 제1 내지 제3 절연층들(41, 43, 45)에 더해 복수의 절연층들을 더 포함할 수 있고, 하부 전극들(50)은 제1 및 제2 하부 전극들(51, 53)에 더해 복수의 하부 전극들을 더 포함할 수 있다. 이에 따라, 수직 구조체(ST)의 수직적 높이가 더 증가할 수 있다.
제1 유전층(31)이 기판(10) 및 수직 구조체(ST) 상에 제공될 수 있다. 제1 유전층(31)은 상부 전극(60) 및 수직 구조체(ST) 사이에 배치될 수 있다. 보다 구체적으로, 제1 유전층(31)은 복수의 수직 구조체들(ST) 각각의 상면(STa) 및 측면들(STb)을 덮을 수 있고, 수직 구조체들(ST)에 의해 노출된 제2 유전층(33)(도 4a)의 상면 또는 수직 구조체들(ST)에 의해 노출된 공통 절연층(20)(도 4b)의 상면을 덮을 수 있다. 제1 유전층(31)은 수직 구조체들(ST) 각각의 상면(STa) 및 측면들(STb)을 콘포말하게 덮을 수 있다. 제1 유전층(31)은 수직 구조체들(ST)을 밀봉할 수 있다. 이하, 설명의 편의를 위해 단수의 수직 구조체(ST)를 중심으로 서술한다.
제1 유전층(31)은 수직 구조체(ST)의 상면(STa), 제1 측면(STb1), 및 제2 측면(STb2) 상에 배치될 수 있다. 제1 유전층(31)은 수직 구조체(ST)의 상면(STa)으로부터 수직 구조체(ST)의 제1 측면(STb1) 및 제2 측면(STb2) 상으로 연장되어, 제1 측면(STb1) 및 제2 측면(STb2)과 직접 접촉할 수 있다. 제1 유전층(31)은 강유전 물질을 포함할 수 있다. 제1 유전층(31)은 제2 유전층(33)과 동일한 물질을 포함할 수 있다. 예를 들어, 제1 유전층(31)은 티탄산 지르콘산 납(Pb(Zr1-yTiy)O3), 비스무스 페라이트(BiFeO3), 티탄산 납(PbTiO3), 하프늄 산화물(HfO2), 또는 타이타늄산 바륨(BaTiO3)을 포함할 수 있다.
상부 전극(60)이 제1 유전층(31) 상에 제공될 수 있다. 상부 전극(60)은 수직 구조체(ST)의 상면(STa) 및 측면들(STb) 상에 배치될 수 있다. 이에 따라, 하부 전극들(50) 및 상부 전극(60) 사이에 제1 유전층(30)이 개재될 수 있다. 상부 전극(60)은 제1 유전층(31)의 상면 프로파일을 따라, 제1 유전층(31)을 콘포말하게 덮을 수 있다. 보다 구체적으로, 상부 전극(60)은 수직 구조체(ST)의 상면(STa) 상에 제공되는 제1 부분(61), 상기 제1 부분(61)과 연결되고, 수직 구조체(ST)의 제1 측면(STb1) 상에 제공되는 제2 부분(62), 상기 제1 부분(61)과 연결되고 수직 구조체(ST)의 제2 측면(STb2) 상에 제공되는 제3 부분(63)을 포함할 수 있다. 상기 제2 부분(62)은 수직 구조체(ST)의 제1 측면(STb1)과 평행하게 연장될 수 있다. 상기 제2 부분(62)과 수직 구조체(ST)의 제1 측면(STb1) 사이에 제1 유전층(31)이 개재될 수 있다. 상기 제3 부분(63)은 수직 구조체(ST)의 제2 측면(STb2)과 평행하게 연장될 수 있다. 상기 제3 부분(63)과 수직 구조체(ST)의 제2 측면(STb2) 사이에 제1 유전층(31)이 개재될 수 있다. 상부 전극(60)은 돌출부(PP)들을 정의하는 제1 리세스부(H2)를 가질 수 있다. 돌출부(PP)에 관한 자세한 내용은 도 2에서 후술한다.
상부 전극(60)은 도전성 물질을 포함할 수 있다. 상부 전극(60)은 전도성 산화물 또는 금속을 포함할 수 있다. 예를 들어, 상기 금속은 Au, Pt, Pd, Ag, Cu, Ni, Cr, Ti, TiN, TaN, TiW, Co, 및 W를 포함할 수 있고, 상기 전도성 산화물은 LSMO, LCMO, PCMO, SrRuO3, LSCO, ITO, FTO, YBCO, RuO2, 및 LaNiO3을 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면, 상부 전극(60)은 하부 전극들(50)과 다른 물질을 포함할 수 있다. 예를 들어, 상부 전극(60)이 Au, Pt, Pd, Ag, Cu 및 Ni 중 어느 하나를 포함하는 경우, 하부 전극들(50)은 Cr, Ti, TiN, TaN, TiW, Co, W, LSMO, LCMO, PCMO, SrRuO3, LSCO, ITO, FTO, YBCO, RuO2, 및 LaNiO3 중 어느 하나를 포함할 수 있다. 이에 따라, 상부 전극(60)과 하부 전극들(50) 사이의 이온화도 차이에 의해, 금속 양이온이 이동할 수 있다.
도 2 및 도 4a를 함께 참조하면, 본 발명의 일 실시예에 따른 메모리 소자는 복수 개의 돌출부(PP)를 포함할 수 있다. 돌출부(PP)는 상부 전극(60)의 제1 리세스부(H2)에 의해 정의되고, 상기 제1 리세스부(H2)의 바닥면으로부터 제2 방향(D2)을 향해 돌출된 부분일 수 있다. 돌출부(PP)는 기판(10) 상에서 제1 방향(D1) 및 제2 방향(D2)으로 정렬되어 배치될 수 있다.
본 발명에 따른 메모리 소자에서, 제1 유전층(31)은 강유전 물질을 포함하므로, 하부 전극과 상부 전극에 인가되는 전압에 따라 제1 유전층(31)의 분극 방향이 변화될 수 있다. 제1 유전층(31)을 통해 상부 전극(60)과 하부 전극들(50) 사이를 이동하는 금속 양이온의 이온 이동 속도는 제1 유전층(31)의 분극 방향에 따라 달라질 수 있다. 따라서, 제1 유전층(31)의 분극 방향을 조절하여 선택적으로 소자를 동작시키는 것이 구현될 수 있다. 또한, 본 발명에 따르면, 상면, 제1 측면(STb1) 및 제2 측면(STb2)을 갖는 수직 구조체들(ST)이 제공되며, 상부 전극(60)이 수직 구조체들(ST)을 덮을 수 있다. 이에 따라, 수직 구조체들(ST) 내의 하부 전극들(50)과 상부 전극(60) 사이에 제1 유전층이 항상 배치될 수 있다. 하부 전극들(50)을 복수 개로 포함하는 수직 구조체들(ST)이 기판(10) 상에 제공됨으로써, 상부 전극(60)과 하부 전극들(50)이 마주보는 면적이 증가할 수 있다. 이에 따라, 보다 고집적된 메모리 소자가 제공될 수 있다.
[전극 다른 실시예]
도 3은 본 발명의 다른 실시예에 따른 메모리 소자를 설명하기 위한 평면도이다. 이하, 앞서 서술한 내용과 중복되는 범위에서 설명을 생략하고, 차이점에 대해 보다 자세하게 서술한다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 메모리 소자에서, 상부 전극(60)은 복수 개로 제공될 수 있다. 상부 전극들(60)은 복수의 수직 구조체들(ST)을 덮되, 제1 방향(D1)으로 연장될 수 있다. 예를 들어, 평면적 관점에서 상부 전극들(60)은 종횡비가 큰 라인 형태일 수 있으나 이에 제한되지 않고 변형될 수 있다. 수직 구조체들(ST)은 제3 방향(D3)으로 서로 이격되어 배치될 수 있다. 상부 전극들(60) 각각은 서로 다른 전압이 인가될 수 있다. 이에 따라, 상부 전극들(60)의 배치를 달리하여 메모리 소자를 부분적으로 제어하는 것이 가능할 수 있다.
[제조 방법]
도 5 내지 도 10은 본 발명의 일 실시예에 다른 메모리 소자의 제조 방법을 설명하기 위한 도면들이다.
도 5를 참조하면, 기판(10)이 준비될 수 있다. 기판(10)의 상면 상에 폴리싱 공정이 수행될 수 있다. 기판(10)의 상면 상에 공통 절연층(20)이 형성될 수 있다. 공통 절연층(20)은 예를 들어, 실리콘 산화막 또는 실리콘 질화막을 포함할 수 있다. 공통 절연층(20)은 제1 증착 공정을 통해 형성될 수 있다. 상기 제1 증착 공정은 열산화 증착법, 스퍼터링 증착법, 또는 화학기상 증착법을 이용하여 수행될 수 있다.
도 6을 참조하면, 공통 절연층(20)의 상면 상에 제2 유전층(33)이 형성될 수 있다. 제2 유전층(33)은 공통 절연층(20)의 상면 상에 제2 증착 공정을 수행하여 형성될 수 있다. 상기 제2 증착 공정은 레이저 증착법, 스퍼터링 증착법, 기상화학 증착법 또는 분자층 증착법을 이용하여 수행될 수 있다. 한편, 도시된 바와 다르게 제2 증착 공정이 생략되어, 제2 유전층(33)이 형성되지 않을 수 있다.
도 7을 참조하면, 다층막(40, 50)이 공통 절연층(20) 상에 형성될 수 있다. 다층막(40, 50)은 하부 전극들(50) 및 절연층들(40)을 교대로 증착하여 형성할 수 있다. 절연층들(40)은 열산화 증착법, 스퍼터링 증착법 또는 화학기상 증착법을 사용한 증착 공정을 수행하여 형성될 수 있고, 하부 전극들(50)은 전자빔 증착법, 열 기화법, 레이저 증착법, 스퍼터링 증착법, 기상화학 증착법 또는 분자층 증착법을 사용한 증착 공정을 수행하여 형성될 수 있다.
도 8을 참조하면, 다층막(40, 50) 상에 식각 공정을 수행하여 제2 유전층(33)의 상면을 노출시키는 수직 구조체들(ST)이 형성될 수 있다. 도 4b와 같이 제2 유전층(33)이 생략되는 경우, 수직 구조체들(ST)은 공통 절연층(20)의 상면을 노출시킬 수 있다. 상기 식각 공정은 상기 다층막(40, 50)의 일부를 제거하여 제1 식각부(H1)를 형성하는 것을 포함할 수 있다. 상기 식각 공정은 예를 들어, 제2 유전층(33)의 상면이 노출될 때까지 수행될 수 있다. 제1 식각부(H1)는 수직 구조체들(ST)을 정의할 수 있다. 제1 식각부(H1)는 제2 유전층(33)의 상면 중 일부를 외부로 노출시킬 수 있다. 제1 식각부(H1)의 내측면은 수직 구조체들(ST)의 측면과 동일할 수 있다.
도 9를 참조하면, 상기 수직 구조체들(ST) 및 상기 수직 구조체들(ST)에 의해 노출된 제2 유전층(33)의 상면 상에 제1 유전층(31)이 형성될 수 있다. 상기 제1 유전층(31)은 수직 구조체들(ST) 및 제2 유전층(33)의 상면 상에 제3 증착 공정을 수행하여 형성될 수 있다. 상기 제3 증착 공정은 레이저 증착법, 스퍼터링 증착법, 기상화학 증착법 또는 분자층 증착법을 이용하여 수행될 수 있다. 제1 유전층(31)은 수직 구조체들(ST) 각각의 상면(STa) 및 측면들(STb1, STb2) 상에 콘포말하게 형성될 수 있다.
도 10을 참조하면, 상부 전극(60)이 제1 유전층(31) 상에 형성될 수 있다. 상부 전극(60)은 제1 유전층(31)의 상면 프로파일을 따라 제1 유전층(31)의 상면 상에 증착될 수 있다. 상부 전극(60)은 제1 유전층(31) 상에 제4 증착 공정을 수행하여 형성될 수 있다. 상기 제4 증착 공정은 전자빔 증착법, 열 기화법, 레이저 증착법, 스퍼터링 증착법, 기상화학 증착법, 또는 분자층 증착법을 이용하여 수행될 수 있다. 상부 전극(60)은 수직 구조체들(ST) 각각의 상면(STa) 및 측면들(STb1, STb2) 상에 균일하게 형성될 수 있다. 상부 전극(60)이 형성된 후, 열처리 공정이 더 수행될 수 있다. 상기 제조 방법에 따라 도 4a에서 서술한 메모리 소자가 제조될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.

Claims (16)

  1. 기판;
    상기 기판 상에 제공되는 복수의 수직 구조체들;
    상기 수직 구조체들 각각의 상면 및 측면들 상에 제공되는 상부 전극; 및
    상기 상부 전극 및 상기 수직 구조체들 사이에 배치되며, 상기 수직 구조체들 각각의 상면 및 측면들을 덮는 제1 유전층을 포함하되,
    상기 수직 구조체들은 상기 기판의 상면과 평행한 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 정렬되며,
    상기 수직 구조체들 각각은 제1 절연층, 상기 제1 절연층 상에 제공되는 제1 하부 전극, 상기 제1 하부 전극 상에 제공되는 제2 절연층, 상기 제2 절연층 상에 제공되는 제2 하부 전극 및 상기 제2 하부 전극 상에 제공되는 제3 절연층을 포함하고,
    상기 제3 절연층은 상기 제2 하부 전극의 상면을 덮으며,
    상기 제1 유전층은 상기 제3 절연층의 상면 및 상기 제1 및 제2 하부 전극들의 측면들을 덮고,
    상기 제1 유전층은 강유전 물질을 포함하며,
    상기 상부 전극은 상기 기판 상의 돌출부들을 정의하는 리세스부들을 포함하고,
    상기 상부 전극의 수직하게 연장되는 상기 리세스부와 상기 제2 하부 전극의 상기 측면 사이에 상기 제1 유전층이 직접 개재되어 강유전체 커패시터를 구성하는 메모리 소자.
  2. 제1 항에 있어서,
    상기 수직 구조체들 각각의 상기 측면들은 제1 측면 및 상기 제1 측면과 마주보는 제2 측면을 갖되,
    상기 제1 유전층은 상기 수직 구조체들 각각의 상면으로부터 상기 제1 측면 및 상기 제2 측면 상으로 연장되어, 상기 제1 측면 및 상기 제2 측면과 접촉하는 메모리 소자.
  3. 제2 항에 있어서,
    상기 상부 전극은 상기 수직 구조체들 각각의 상면 상에 제공되는 제1 부분, 상기 제1 부분과 연결되고 상기 제1 측면 상에 제공되는 제2 부분, 및 상기 제1 부분과 연결되고 상기 제2 측면 상에 제공되는 제3 부분을 포함하되,
    상기 제2 부분 및 상기 제3 부분은 상기 제1 측면 및 상기 제2 측면과 각각 평행하게 연장되는 메모리 소자.
  4. 제1 항에 있어서,
    상기 강유전 물질은 티탄산 지르콘산 납(Pb(Zr1-yTiy)O3), 비스무스 페라이트(BiFeO3), 티탄산 납(PbTiO3), 하프늄 산화물(HfO2), 또는 타이타늄산 바륨(BaTiO3)을 포함하는 메모리 소자.
  5. 제1 항에 있어서,
    상기 기판 상에 제공되는 제2 유전층을 더 포함하되,
    상기 제2 유전층은 상기 수직 구조체들 각각의 하면 및 상기 기판 사이로 연장되는 메모리 소자.
  6. 제5 항에 있어서,
    상기 수직 구조체들의 상면은 상기 제1 유전층으로 덮히고, 상기 수직 구조체들의 하면은 상기 제2 유전층으로 덮히는 메모리 소자.
  7. 제1 항에 있어서
    상기 상부 전극은 상기 하부 전극과 다른 물질을 포함하는 메모리 소자.
  8. 제7 항에 있어서,
    상기 상부 전극 및 상기 하부 전극들은 전도성 산화물 또는 금속을 포함하는 메모리 소자.
  9. 제1 항에 있어서,
    평면적 관점에서, 상기 수직 구조체의 형상은 사각형인 메모리 소자.
  10. 삭제
  11. 기판 상에 공통 절연층 및 제2 유전층을 차례로 형성하는 것;
    상기 제2 유전층의 상면 상에 제1 절연층, 제1 하부 전극, 제2 절연층, 제2 하부 전극 및 제3 절연층을 차례로 형성하는 것;
    상기 제1 절연층, 상기 제1 하부 전극, 상기 제2 절연층, 상기 제2 하부 전극 및 상기 제3 절연층 상에 식각 공정을 수행하여 상기 제2 유전층의 상면을 노출시키는 수직 구조체들을 형성하는 것;
    상기 제3 절연층의 상면, 상기 수직 구조체들의 측면들 및 상기 제2 유전층의 상면을 덮는 제1 유전층을 형성하는 것; 및
    상기 제1 유전층의 상면 프로파일을 따라 상기 제1 유전층의 상면 상에 상부 전극을 형성하는 것을 포함하되,
    상기 수직 구조체들은 상기 기판의 상면과 평행한 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 정렬되며,
    상기 제3 절연층은 상기 제2 하부 전극의 상면을 덮으며,
    상기 제1 유전층은 상기 제3 절연층의 상면 및 상기 제1 및 제2 하부 전극들의 측면들을 덮고,
    상기 제1 유전층은 강유전 물질을 포함하며,
    상기 상부 전극이 상기 기판 상의 돌출부들을 정의하는 리세스부들을 포함하고,
    상기 상부 전극의 수직하게 연장되는 상기 리세스부와 상기 제2 하부 전극의 상기 측면 사이에 상기 제1 유전층이 직접 개재되어 강유전체 커패시터를 구성하는 메모리 소자의 제조 방법.
  12. 제11 항에 있어서,
    상기 하부 전극들은 Cr, Ti, TiN, TaN, TiW, Co, W, LSMO, LCMO, PCMO, SrRuO3, LSCO, ITO, FTO, YBCO, RuO2, 및 LaNiO3 중 어느 하나를 포함하고,
    상기 상부 전극은 Au, Pt, Pd, Ag, Cu 및 Ni 중 어느 하나를 포함하는 메모리 소자의 제조 방법.
  13. 제11 항에 있어서,
    상기 수직 구조체들을 형성하는 것은 상기 하부 전극들 및 상기 절연층들의 일부를 제거하여 제1 식각부를 형성하는 것을 포함하되,
    상기 식각 공정은 제2 유전층의 상면이 노출될 때까지 수행되고,
    상기 제1 식각부는 상기 수직 구조체들을 정의하는 메모리 소자의 제조 방법.
  14. 제11 항에 있어서,
    상기 제1 유전층의 상면 프로파일을 따라 상기 제1 유전층의 상면 상에 상기 상부 전극을 증착시키는 것은 전자빔 증착법, 열 기화법, 레이저 증착법, 스퍼터링 증착법, 기상화학 증착법, 또는 분자층 증착법을 이용하여 수행되는 메모리 소자의 제조 방법.
  15. 제11 항에 있어서,
    상기 강유전 물질은 티탄산 지르콘산 납(Pb(Zr1-yTiy)O3), 비스무스 페라이트(BiFeO3), 티탄산 납(PbTiO3), 하프늄 산화물(HfO2), 또는 타이타늄산 바륨(BaTiO3)을 포함하는 메모리 소자의 제조 방법.
  16. 제11 항에 있어서,
    상기 상부 전극을 증착시킨 후, 상기 상부 전극에 열처리 공정을 수행하는 것을 더 포함하는 메모리 소자의 제조 방법.
KR1020200058889A 2019-11-05 2020-05-18 메모리 소자 및 그 제조 방법 KR102430789B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/089,286 US11342344B2 (en) 2019-11-05 2020-11-04 Memory device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20190140499 2019-11-05
KR1020190140499 2019-11-05

Publications (2)

Publication Number Publication Date
KR20210054438A KR20210054438A (ko) 2021-05-13
KR102430789B1 true KR102430789B1 (ko) 2022-08-10

Family

ID=75913454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200058889A KR102430789B1 (ko) 2019-11-05 2020-05-18 메모리 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102430789B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258599B1 (ko) * 1997-03-14 2000-06-15 윤종용 강유전체메모리셀의제조방법
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置

Also Published As

Publication number Publication date
KR20210054438A (ko) 2021-05-13

Similar Documents

Publication Publication Date Title
KR100487519B1 (ko) 반도체 장치의 커패시터 및 그 제조 방법
KR102352524B1 (ko) 캐패시터를 포함하는 전자 디바이스
TWI697089B (zh) 具有整合的電容器的半導體裝置及其製造方法
JP2010062329A (ja) 半導体装置及びその製造方法
US10529495B2 (en) Thin-film capacitor
KR20060053884A (ko) 유전체메모리 및 그 제조방법
KR101813374B1 (ko) 박막 커패시터 및 그 제조방법
TW201607090A (zh) 壓電式層裝置的製造方法以及相關的壓電式層裝置
US7262065B2 (en) Ferroelectric memory and its manufacturing method
US11342344B2 (en) Memory device and method of manufacturing the same
KR102430789B1 (ko) 메모리 소자 및 그 제조 방법
US20090127535A1 (en) Phase change memory element and method for fabricating the same
US6492673B1 (en) Charge pump or other charge storage capacitor including PZT layer for combined use as encapsulation layer and dielectric layer of ferroelectric capacitor and a method for manufacturing the same
US10153283B2 (en) Semiconductor devices including conductive contacts and insulation patterns arranged in an alternating sequence and methods of fabricating the same
KR100470634B1 (ko) 축전식 미세전자기계적 스위치 및 그 제조 방법
CN109686753B (zh) 半导体结构及其制作方法
KR20070076929A (ko) 커패시터를 구비하는 반도체 소자 및 그 제조 방법
KR20170069347A (ko) 반도체 장치의 제조 방법
KR20090068775A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
US20040157388A1 (en) Semiconductor memory device and method for fabricating the same
TWI503964B (zh) 電阻式非揮發性記憶體裝置
TWI834216B (zh) 半導體裝置
US20240170223A1 (en) Capacitor structure, semiconductor structure, and method for manufacturing the same
US11424316B2 (en) Capacitor structure and semiconductor device including the same
US9530834B1 (en) Capacitor and method for fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right