KR100258599B1 - 강유전체메모리셀의제조방법 - Google Patents
강유전체메모리셀의제조방법 Download PDFInfo
- Publication number
- KR100258599B1 KR100258599B1 KR1019970008614A KR19970008614A KR100258599B1 KR 100258599 B1 KR100258599 B1 KR 100258599B1 KR 1019970008614 A KR1019970008614 A KR 1019970008614A KR 19970008614 A KR19970008614 A KR 19970008614A KR 100258599 B1 KR100258599 B1 KR 100258599B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- forming
- film
- region
- ferroelectric
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 강유전체 메모리 셀의 제조방법에 관한 것으로, 본 발명의 목적은 메모리 셀의 노드와 강유전체 커패시터의 하부전극을 연결할 시 발생되는 산화막을 개재로 인한 오동작을 방지하기 위한 강유전체 메모리 셀의 제조방법을 제공함에 있다. 이러한 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 강유전체 메모리 셀의 제조방법은 반도체 기판상에 국부산화공정에 의해 활성영역과 비활성영역을 정의하여, 상기 비활성영역상에 필드 옥사이드를 형성하는 과정과; 상기 활성영역상에 씨모오스 공정에 의해 트랜지스터를 형성하는 과정과; 상기 트랜지스터의 드레인영역상에 형성되는 호울을 통하여 연결되는 비트라인을 형성하는 과정과; 상기 결과물상에 층간절연막을 도포한후 상기 트랜지스터의 소오스영역상에 콘택호울을 형성하는 과정과; 상기 결과물 전면에 산화에 강한 재료로 이루어진 산화방지막을 형성하는 과정과; 상기 콘택호울을 도전물질로 메우는 과정과; 상기 결과물 전면에 하부전극과 강유전체막 및 상부전극을 순차적으로 도포한후 패터닝하는 과정을 포함하는 것을 특징으로 한다.
Description
본 발명은 강유전체 메모리 셀의 제조방법에 관한 것으로, 특히 집적도를 향상하기 위한 공정에서 발생될 수 있는 여러가지 제약을 제거할 수 있는 강유전체 메모리 셀의 제조방법에 관한 것이다.
기존의 메모리인 DRAM과 SRAM은 많은 집적도의 향상이 이루어졌지만, 디바이스 자체의 전원이 오프되면 저장된 데이타가 지워지는 단점이 있으며, 이의 개선이 가능한 플래쉬 메모리는 기입(Write)동작이 높고, 저전원전압에서 동작이 불가능하며 수명이 짧은 단점이 있다. 이러한 장단점을 개선한 디바이스가 강유전체 메모리 (FRAM)이다. 즉 이 FRAM은 플래쉬 메모리의 데이타를 저장하는 기능, DRAM 및 SRAM의 저전압 동작 및 고속 동작의 장점을 가진 디바이스이다.
한편, 가해지는 전압에 대해 쌍극의 반전가능한 강유전체 재료를 사용하는 불휘발성 메모리 예컨데 강유전체 메모리는 기입시(Write-in time) 정보와 독출시 (Read-out time) 정보가 동일하다. 게다가 데이타 상태는 가해지는 전압이 없다면 그대로 데이타를 유지할 수 있다.
전형적인 강유전체 메모리 셀의 등가회로도를 도시한 도 1에서 처럼, 강유전체 메모리 셀은 엔형 모오스 트랜지스터 TR1와 커패시터 C1으로 구성된다. 상기 엔형 모오스 트랜지스터 TR1의 게이트는 워드라인 WL과 접속되고, 드레인은 비트라인 BL과 접속되며, 소오스는 상기 커패시터 C1의 한 전극에 접속된다. 이 커패시터 C1의 타 전극은 플레이트 라인 PL에 접속된다. 이러한 메모리 셀의 공정단면도는 도 2에 나타나 있다.
도 2를 참조하면, 상기 엔형 모오스 트랜지스터 TR은 피형 실리콘 기판(1)위의 게이트 옥사이드(2)상에 형성되는 게이트 전극(3)과, 상기 기판(1)내에 셀프 얼라인공정(Self-alignment)에 의해 형성되는 고농도의 불순물영역인 드레인과 소오스(5,4)를 구비한다. 그리고 층간절연층(7)상에 형성되는 상기 커패시터 C1은 하부전극(8)과 강유전체막(9) 및 상부전극(10)을 가진다. 상기 하부전극(8)은 Pt, 상기 강유전체막(9)은 PZT, 상기 상부전극(10)은 Al으로 사용할 수 있다. 상기 소오스 영역(4)과 상기 상부전극(10)은 비아 콘택호울(11)을 통하여 서로 연결된다. 층간절연막(13)은 상기 트랜지스터 TR1의 상부에 위치한다.
전술한 강유전체 메모리 셀의 구조에서는 집적도의 향상에 큰 어려움이 있었다. 즉 강유전체 메모리는 그 강유전체 커패시터 C1를 상기 필드 옥사이드(6)상에 형성함으로써 그 집적도의 한계를 가지고 있었다. 따라서, 이의 개선을 위하여 도 3에 도시된 바와 같이, 커패시터를 활성영역에 형성하기 위하여 커패시터의 하부전극을 메모리 셀의 노드 졍션과 연결시키는 방법을 적용하였다.
도 3은 종래기술에 따라 구현되는 강유전체 메모리 셀의 공정단면도이다.
도 3을 참조하면, 반도체 기판(301)상에 국부산화공정(LOCOS)에 의해 활성영역과 비활성영역을 구분하여, 이 비활성영역상에 필드 옥사이드(302)를 형성하고, 상기 활성영역상에는 씨모오스 공정에 의해 트랜지스터를 형성한다. 이 트랜지스터는 게이트 옥사이드(303)을 개재하여 형성되는 게이트 전극(304)과, 상기 게이트 전극(304)을 감싸는 절연층(305)과, 상기 게이트 전극(304)을 이용한 셀프얼라인공정을 통하여 형성되는 드레인영역(306B)과 소오스영역들(306A,306C)을 포함한다. 그리고 상기 드레인영역(306B)은 콘택호울을 통하여 비트라인(307)과 연결된다. 이러한 결과물상에 절연층(308)을 도포한다. 이어서 포토 및 식각 공정을 이용하여 상기 소오스영역들(306A, 306C)상에 형성되는 플러그 콘택(309)을 통해 폴리실리콘이나 W으로 상기 이 콘택을 메운다. 이어서 이 결과물상에 하부전극(311)과 강유전체막(312) 및 상부전극(313)을 순차적으로 도포한다. 이어서 상기 결과물상에 절연층(314)을 도포하고나서 콘택호울을 통해 상기 상부전극(313)과 플레이트라인(315)을 연결시킨다. 이러한 구조를 통해 집적도의 향상이라는 큰 이점을 가지게 되었지만 강유전체 물질의 제조공정에서 발생하는 산소 확산(Diffusion)에 의해 하부전극(311)과 메모리 셀의 노드 졍션을 연결하는 막질 사이에 산화막(310)이 발생하여 콘택 오픈현상을 일으킨다. 즉 상기 산화막(310)은 상기 하부전극(311)과 소오스영역(306C)의 연결을 차단하게 된다.
전술한 문제점을 해결하기 위한 본 발명의 목적은 메모리 셀의 노드와 강유전체 커패시터의 하부전극을 연결할시 발생되는 산화막을 개재로 인한 오동작을 방지하기 위한 강유전체 메모리 셀의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 집적도를 향상시키면서도 콘택오픈현상을 방지할 수 있는 강유전체 메모리 셀의 제조방법을 제공함에 있다.
도 1은 전형적인 강유전체 메모리 셀의 등가회로도이고,
도 2는 도 1에 대한 공정단면도이고,
도 3은 집적도 향상을 위해 활성영역상에 형성한 커패시터를 가지는 강유전체 메모리 셀의 공정단면도이고,
도 4a 내지 도 4d는 본 발명의 실시예에 따라 강유전체 메모리 셀을 제조하기 위한 순차적인 공정단면도들이다.
전술한 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 반도체 기판상에 국부산화공정에 의해 활성영역과 비활성영역을 정의하여, 상기 비활성영역상에 필드 옥사이드를 형성하는 과정과; 상기 활성영역상에 씨모오스 공정을 실시하여 트랜지스터를 형성하는 과정과; 상기 트랜지스터의 드레인 영역에 비트라인을 형성하는 과정과; 상기 결과물상에 층간절연막을 도포한후 상기 트랜지스터의 소오스 영역을 노출시키는 콘택호울을 형성하는 과정과; 적어도 상기 콘택호울의 측벽 및 바닥면에 베리어 메탈을 형성하는 과정과; 상기 베리어 메탈상에 산화에 강한 재료로 이루어진 산화방지막을 형성하는 과정과; 상기 산화방지막에 형성되며, 상기 콘택호울을 채우는 도전물질을 형성하는 과정과; 상기 산화방지막과 도전물질상에 하부전극과 강유전체막 및 상부전극을 순차적으로 도포한후 패터닝하는 과정을 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명할 것이다. 또한, 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
도 4a 내지 도 4d는 본 발명의 실시예에 따라 구현되는 강유전체 커패시터와 엔형 모오스 트랜지스터로 구성되는 강유전체 메모리 셀의 공정단면도이다.
도 4a를 참조하면, 반도체 기판(101)상에 국부산화공정(LOCOS)에 의해 활성영역과 비활성영역을 구분하여, 이 비활성영역상에 필드 옥사이드(102)를 형성하고, 상기 활성영역상에는 게이트 옥사이드(103)을 개재하여 게이트 전극(104)이 형성된다. 그리고 상기 게이트 전극(104)을 감싸는 절연층(105)은 타배선과의 절연을 위한 것이다. 상기 게이트 전극(104)을 이용한 셀프얼라인공정을 통하여 형성되는 고농도의 엔형 불순물영역들은 각기 드레인영역(106B)과 소오스영역들(106A,106C)을 나타낸 것이다. 그리고 상기 드레인영역(106B)은 콘택호울(107)을 통하여 비트라인(108)과 연결된다. 이러한 결과물상에 절연층(109)을 도포한다.
도 4b를 참조하면, 포토 및 식각 공정을 이용하여 상기 소오스영역들(106A, 106C)상에 노드 콘택(110)을 형성한후 이 결과물 전면에 베리어 메탈(111)을 도포하고, 이어서 산화에 강한 물질 예컨데 Pt, IrO2, RuO2중 어느 하나를 도포하여 산화막전극(112)을 형성한다. 플러그 콘택(113)을 통해 폴리실리콘이나 W으로 상기 호울을 메운다.
도 4c를 참조하면, 상기 결과물상에 하부전극(114)을 도포하고, 이어서 강유전체막(115)과 상부전극(116)을 순차적으로 도포한다.
도 4d를 참조하면, 상기 도포된 각층들(111)∼(116)을 상기 절연층(109)가 드러날때까지 포토 및 식각을 하여 강유전체 커패시터를 형성하고, 이어서 상기 결과물상에 절연층(117)을 도포하고나서 콘택호울(118)을 통해 상기 상부전극(116)과 플레이트라인(118)을 연결시킨다. 이와 같은 공정을 통하여 강유전체 커패시터를 제조할 경우 산소확산이 발생하더라도 베리어 메탈(111)의 일부(120)만을 산화시킨다. 또한 산화에 강한 물질이 도포된 상기 산화막전극(112)은 산화되지 않으므로 스토리지 콘택(Storage contact)지역에서는 하부전극(114)과 베리어 메탈(111)에 의한 오믹 콘택(Ohmic contact)을 형성할 수 있다. 또한 하부전극(114)과 베리어 메탈(111)사이의 전극(112) 및 상기 베리어 메탈(111)과 플러그 메탈(113)사이와의 전극(112) 또한 오믹 콘택을 이루므로 강유전체 공정시 발생하는 산소확산이 있더라도 전체적으로 노드 졍션과 오믹 콘택을 이룬다.
전술한 바와 같이, 본 발명은 메모리 셀의 노드와 강유전체 커패시터의 하부전극을 연결할시 발생되는 산화막을 개재로 인한 오동작을 방지할 수 있는 이점을 가진다. 또한, 본 발명은 집적도를 향상시키면서도 콘택오픈현상을 방지할 수 있는 이점을 가진다.
Claims (7)
- 강유전체 메모리 셀의 제조방법에 있어서:반도체 기판상에 국부산화공정에 의해 활성영역과 비활성영역을 정의하여, 상기 비활성영역상에 필드 옥사이드를 형성하는 과정과;상기 활성영역상에 씨모오스 공정을 실시하여 트랜지스터를 형성하는 과정과;상기 트랜지스터의 드레인 영역에 비트라인을 형성하는 과정과;상기 결과물상에 층간절연막을 도포한후 상기 트랜지스터의 소오스 영역을 노출시키는 콘택호울을 형성하는 과정과;적어도 상기 콘택호울의 측벽 및 바닥면에 베리어 메탈을 형성하는 과정과;상기 베리어 메탈상에 산화에 강한 재료로 이루어진 산화방지막을 형성하는 과정과;상기 산화방지막상에 형성되며, 상기 콘택호울을 채우는 도전물질을 형성하는 과정과;상기 산화방지막과 도전물질상에 하부전극과 강유전체막 및 상부전극을 순차적으로 도포한후 패터닝하는 과정을 포함하는 것을 특징으로 하는 강유전체 메모리 셀의 제조방법.
- 제1항에 있어서, 상기 상부전극상에 절연층을 도포한후 이 절연층상에 상기 상부전극이 드러날때까지 식각하여 형성되는 콘택호울을 통하여 연결되는 플레이트 라인을 형성하는 과정을 더 포함하는 것을 특징으로 하는 강유전체 메모리 셀의 제조방법.
- 제1항에 있어서, 상기 산화방지막이 형성되기전에 상기 층간절연막상에 베리어 메탈을 도포하는 과정을 더 포함하는 것을 특징으로 하는 강유전체 메모리 셀의 제조방법.
- 제3항에 있어서, 상기 베리어 메탈은 티타늄계 화합물임을 특징으로 하는 강유전체 메모리 셀의 제조방법.
- 제1항에 있어서, 상기 상부전극과 하부전극은 각기 Pt임을 특징으로 하는 강유전체 메모리 셀의 제조방법.
- 제1항에 있어서, 상기 강유전체막은 PZT로 이루어진 막임을 특징으로 하는 강유전체 메모리 셀의 제조방법.
- 제1항에 있어서, 상기 산화방지막은 Pt, IrO2, RuO2에서 선택된 적어도 하나의 물질로 이루어진 막임을 특징으로 하는 강유전체 메모리 셀의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970008614A KR100258599B1 (ko) | 1997-03-14 | 1997-03-14 | 강유전체메모리셀의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970008614A KR100258599B1 (ko) | 1997-03-14 | 1997-03-14 | 강유전체메모리셀의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980073376A KR19980073376A (ko) | 1998-11-05 |
| KR100258599B1 true KR100258599B1 (ko) | 2000-06-15 |
Family
ID=19499699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970008614A KR100258599B1 (ko) | 1997-03-14 | 1997-03-14 | 강유전체메모리셀의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100258599B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540256B1 (ko) * | 1998-12-30 | 2006-05-16 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법 |
| US11342344B2 (en) | 2019-11-05 | 2022-05-24 | Electronics And Telecommunications Research Institute | Memory device and method of manufacturing the same |
| KR102430789B1 (ko) * | 2019-11-05 | 2022-08-10 | 한국전자통신연구원 | 메모리 소자 및 그 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
-
1997
- 1997-03-14 KR KR1019970008614A patent/KR100258599B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980073376A (ko) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146639B1 (ko) | 반도체 기억장치 및 그의 제조방법 | |
| US5459345A (en) | Semiconductor device high dielectric capacitor with narrow contact hole | |
| US6337216B1 (en) | Methods of forming ferroelectric memory cells | |
| KR100406536B1 (ko) | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 | |
| KR100292943B1 (ko) | 디램장치의제조방법 | |
| KR970008611A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| US5977580A (en) | Memory device and fabrication method thereof | |
| US5748521A (en) | Metal plug capacitor structures for integrated circuit devices and related methods | |
| KR100292594B1 (ko) | 반도체 메모리 장치 | |
| JPH11111933A (ja) | 高集積強誘電体メモリ装置及びその製造方法 | |
| JPH029165A (ja) | 半導体メモリ | |
| US6294805B1 (en) | Ferroelectric memory devices including capacitors located outside the active area and made with diffusion barrier layers | |
| US20040178516A1 (en) | Semiconductor device | |
| KR100258599B1 (ko) | 강유전체메모리셀의제조방법 | |
| US6773985B2 (en) | Method for forming DRAM cell | |
| KR100410716B1 (ko) | 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법 | |
| KR100218249B1 (ko) | 강유전체 메모리 셀의 제조방법 | |
| US20030178658A1 (en) | Semiconductor memory and method of manufacture thereof | |
| KR100604673B1 (ko) | 반도체 소자의 강유전체 캐패시터 | |
| KR100251228B1 (ko) | 반도체 메모리 장치의 콘택 형성방법 및 그 구조 | |
| US20010045591A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20010014958A (ko) | 반도체 기억 장치 및 제조 방법 | |
| KR0183878B1 (ko) | 강유전체 트랜지스터 스토리지 셀로 형성된 반도체 메모리장치 및 그 제조방법 | |
| JP2570153B2 (ja) | 半導体記憶装置 | |
| KR100855284B1 (ko) | 에스램의 국부 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110302 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |