KR100540256B1 - 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법 - Google Patents

비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법 Download PDF

Info

Publication number
KR100540256B1
KR100540256B1 KR1019980061437A KR19980061437A KR100540256B1 KR 100540256 B1 KR100540256 B1 KR 100540256B1 KR 1019980061437 A KR1019980061437 A KR 1019980061437A KR 19980061437 A KR19980061437 A KR 19980061437A KR 100540256 B1 KR100540256 B1 KR 100540256B1
Authority
KR
South Korea
Prior art keywords
forming
source
way valve
memory device
mod
Prior art date
Application number
KR1019980061437A
Other languages
English (en)
Other versions
KR20000044934A (ko
Inventor
조광준
염승진
유용식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980061437A priority Critical patent/KR100540256B1/ko
Publication of KR20000044934A publication Critical patent/KR20000044934A/ko
Application granted granted Critical
Publication of KR100540256B1 publication Critical patent/KR100540256B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
본 발명은 스핀 코팅에서 박막의 물성을 결정하는 금속-유기물 증착(MOD; Metal-Organic Deposition) 소오스의 열화 현상을 억제하고 안정한 공정을 가능하게 한다.
3. 발명의 해결 방법의 요지
본 발명은 반도체 기판의 액티브 영역상에 게이트 산화막 및 게이트 전극을 순차적으로 형성하는 단계와; 상기 노출된 반도체 기판에 소오스 및 드레인을 형성하는 단계와; 상기 전체 구조상에 제 1 층간 절연막을 형성한 후, 상기 제 1 층간 절연막에 형성된 콘택홀을 통해 상기 드레인과 전기적으로 연결되는 비트라인을 형성하는 단계와; 상기 전체 구조상에 제 2 층간 절연막을 형성한 후, 하부 전극, 강유전 물질로 이루어진 유전체막 및 상부 전극을 순차적으로 형성하여 캐패시터를 형성하되, 상기 유전체막은 4-방향 밸브 또는 3 방향 밸브를 사용하여 형성하는 단계와; 상기 캐패시터를 포함하는 전체 구조상에 캡핑 산화막의 증착 및 패터닝하는 단계로 이루어진다.

Description

비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법
본 발명은 비휘발성 메모리 소자의 캐패시터 형성 방법에 관한 것으로서, 더욱 상세히는 스핀 코팅(spin coating)에서 박막의 물성을 결정하는 금속-유기물 증착(MOD; Metal-Organic Deposition) 소오스의 열화 현상을 억제하고 안정한 공정을 가능하게 할 수 있는 FeRAM의 강유전체 캐패시터 형성 방법에 관한 것이다.
강유전체 캐패시터의 전기적 특성인 분극값 및 누설 전류 등은 강유전체막의 막질에 크게 의존한다. 현재, 강유전 물질로 사용하고 있는 Bi layered perovskite 계열의 강유전 물질은 주로 MOD(Metal-Organic Deposition) 방법으로 제조하고 있다. MOD 방법은 금속-유기체 증착 소오스(Metal-Organic Deposition source)를 만들어 희석액과 혼합하므로서 일정한 점성의 액체(liquid)를 형성하고 스핀 코팅(spin coating) 방법으로 박막을 형성한다. 이때, 요구하는 두께의 박막을 제조하기가 쉽도록 하고, 취급의 용이성 등을 고려하여 용액(solution)을 용매(solvent)에 희석시켜 원하는 점성의 액체(liquid)를 만든다. 또한, 형성된 박막의 조성을 소오스에서 결정하여 형성할 수 있으므로, 다성분계인 Bi layered 계열의 강유전 물질 형성시 용이하게 박막을 형성한다.
그러나, 희석액과 혼합한 MOD 소오스는 용매와의 반응으로 콜로이드(colloid) 상의 형성, 응고 현상, 대기에의 노출 등에 의한 반응물 생성 등 열화 현상이 발생하여 취급하기 어려우며, 일정한 공정 조건을 유지하기 어렵다. 또한, 일정한 점성의 액체를 만들어 스핀 코팅하므로서 스핀 속도에 의해 형성된 박막의 두께 등의 물리적 물성을 조절할 수 밖에 없는 공정 윈도우(window)의 한계가 존재한다. 그러므로, 열화 현상이 발생하지 않는 조건의 소오스를 웨이퍼(wafer)에 분사하여 안정한 공정과 넓은 공정 윈도우를 형성할 수 있는 MOD 방법이 필요하다.
따라서, 본 발명의 목적은 비휘발성 메모리 소자의 강유전체 캐패시터에 사용되는 Bi layered perovskite 계열의 강유전 물질(SrBi2Ta2O9, SrBi2(Ta,Nb2O9), SrBi2Nb2O9 등의 Y-1 계열의 물질)을 비교적 박막 형성이 용이한 MOD 공정으로 제조함에 있어서, MOD 소오스의 원액과 희석액 및 세정 케미컬(cleaning chemical)이 3-방향 밸브(3-way valve) 또는 4-방향 밸브를 통해 분사되고 소오스 액이 웨이퍼에 분사하기 직전에 용매와 혼합되게 하여 열화 현상을 방지하고, 희석액과의 혼합비를 조절해서 일정한 점성을 갖는 용액을 형성하여 스핀 코팅하는 방법으로 희석액과의 반응을 제한하여 열화 현상이 발생하지 않은 소오스를 이용, Bi layered perovskite 계열의 강유전 물질 박막을 제조할 수 있는 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법은 반도체 기판의 액티브 영역상에 게이트 산화막 및 게이트 전극을 순차적으로 형성하는 단계와; 상기 노출된 반도체 기판에 소오스 및 드레인을 형성하는 단계와; 상기 전체 구조상에 제 1 층간 절연막을 형성한 후, 상기 제1 층간 절연막에 형성된 콘택홀을 통해 상기 드레인과 전기적으로 연결되는 비트라인을 형성하는 단계와; 상기 전체 구조상에 제 2 층간 절연막을 형성한 후, 하부 전극, 강유전 물질로 이루어진 유전체막 및 상부 전극을 순차적으로 형성하여 캐패시터를 형성하되, 상기 유전체막은 4-방향 밸브 또는 3 방향 밸브를 사용하여 형성하는 단계와; 상기 캐패시터를 포함하는 전체 구조상에 캡핑 산화막의 증착 및 패터닝하는 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명의 설명에 앞서 본 발명의 기술적 원리에 대해 개략적으로 설명한다.
비휘발성 메모리 소자의 강유전체 캐패시터에 사용되는 강유전 물질인 Bi layered perovskite 구조 박막의 MOD를 이용한 제조에서 Sr, Bi, Ta, Nb 등 요소들의 금속-유기체 용액을 만들어 웨이퍼에 코팅하게 된다. 종래의 방식은 희석액과 혼합된 혼합액을 만들어 코팅을 하였으나, 본 발명에서는 희석액과 혼합된 일정 점성을 갖는 소오스 용액을 만들지 않고 3-방향 밸브 또는 4-방향 밸브 등을 이용하여 각각 소오스 원액과 용매를 따로 장비에 연결하여 원액을 웨이퍼에 분사하기 직전에 희석시켜 일정한 상태의 용액을 만들어 박막을 형성한다. 즉, 3-방향 밸브 또는 4-방향 밸브에 연결된 소오스의 유동 용량(flow volume)과 용매의 용량을 조절하여 분사되는 케미컬(chemical)의 혼합비를 조절, 코팅된 박막의 물리적 특성을 조절한다. 이 방법은 웨이퍼에 용액을 분사 직전에 희석액과 혼합하므로서 희석액과 소오스와의 반응 시간을 최소화, 소오스의 열화 현상을 최소한으로 억제 가능하므로 안정적인 공정을 확보할 수 있다. 또한, 4-방향 밸브 등에 희석액 이외에 세정 케미컬(cleaning chemical)을 연결하여 노즐 팁(nozzle tip)의 세정 및 3-방향 밸브의 라인 선택 기능을 이용하여 노즐 팁에서의 Y-1 소오스의 열화 현상을 억제하므로서 입자의 생성을 방지할 수 있는 라인을 형성한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법을 순차적으로 설명하기 위한 단면도이고, 도 2는 본 발명에 사용되는 4-방향 밸브의 구성도이다.
도 1(a)를 참조하여 설명하면, 반도체 기판(1)에 필드 산화막(2)을 형성하여 액티브 영역을 정의한다. 상기 전체 구조상에 게이트 산화막(3) 및 게이트 전극용 폴리실리콘층(4)을 순차적으로 형성한다. 상기 게이트 전극용 폴리실리콘층(4)상의 선택된 영역에 감광막 패턴(도시 안됨)을 형성한 후, 상기 감광막 패턴을 마스크로 이용한 식각 공정을 통해 상기 게이트 전극용 폴리실리콘층(4) 및 게이트 산화막(3)을 순차적으로 식각하여 게이트 전극을 형성한다. 소오스/드레인용 마스크를 이용한 불순물 이온 주입 공정을 통해, 상기 게이트 전극이 형성된 기판(1)에 소오스/드레인(5 및 6)을 형성한다. 상기 게이트 전극을 포함하는 전체 구조상에 제 1 층간 절연막(7)을 형성한 후, 콘택 식각 공정을 통해 상기 제 1 층간 절연막(6)의 선택된 영역을 식각하여 공통 드레인(6)이 노출되도록 콘택홀(도시 안됨)을 형성한다. 금속 배선 공정을 실시하여 상기 콘택홀을 통해 드레인(6)과 전기적으로 연결되는 비트라인(8)을 형성한 후, 상기 비트라인(8)을 포함하는 전체 구조상에 제 2 층간 절연막(9)을 형성하고, 기계적 화학적 연마(CMP; chemical mechanical polishing) 공정을 실시하여 평탄화한다.
도 1(b)를 참조하여 설명하면, 상기 제 2 층간 절연막(9)상에 하부 전극(10), 유전체막(11) 및 상부 전극(12)을 순차적으로 형성하여 MFM (Metal- Ferroelectric-Metal) 캐패시터 구조를 형성한다.
상기 하부 전극(10)은 백금(Pt) 등의 금속 전극 또는 IrO, RuO 등의 전도성 산화막(conductive oxide)을 이용하여 1000 내지 3000 Å의 두께로 형성된다.
상기 유전체막(11)은 1000 내지 3000 Å의 두께 범위의 강유전 물질로 이루어지는데, 이를 형성하기 위해 도 2에 도시된 4-방향 밸브(Y-1 MOD 소오스의 원액과 희석액, 세정액의 이송에 사용됨)를 이용한다. 상기 공정에서 희석되지 않은 원액의 MOD 소오스, 희석액, 세정액의 양은 매스 플로우 미터(mass flow meter)를 이용하여 일정한 흐름과 혼합비를 형성한다.
또한, 유전체막(11)은 MOD(Metal Organic Deposition) 소오스를 이용하여 강유전 물질이 증착되어 형성되는데, 증착 방법은 CVD(chemical vapor deposition), 스핀 코팅(spin coating), LSMCD 등의 증착 방법이다. 상기 강유전 물질의 MOD 소오스는 스트론튬(strontium; Sr), 비스무스(bismuth; Bi), 탄탈륨(tantalum; Ta), 니오븀(niobium; Nb) 등의 유기물을 옥탄(octane), 자일렌(xylane) 등의 용매에 용해시켜 하나의 액체 상태의 케미컬(chemical)로 형성하여 사용된다. 이와 같이 형성된 강유전 물질은 600 내지 1000 ℃의 온도 범위에서 열공정을 통해 결정화 및 결정 성장을 이룬다.
상기 상부 전극(12)은 백금(Pt) 등의 금속 전극 또는 IrO, RuO 등의 전도성 산화막(conductive oxide)을 이용하여 1000 내지 3000 Å의 두께로 형성된다.
도 1(c)를 참조하여 설명하면, ILD 공정을 통해 상기 MFM 캐패시터 구조가 형성된 전체 구조상에 캡핑 산화막(13; capping oxide)을 형성한 후, 상기 캡핑 산화막(13)상의 선택된 영역에 감광막 패턴(도시 안됨)을 형성한다. 상기 감광막 패턴을 이용한 식각 공정을 통해, 상기 상부 전극(12)이 노출되도록 하면서 캡핑 산화막 패턴(13)을 형성함과 동시에 콘택홀(14)을 형성한다.
상기 캡핑 산화막(13)은 SiO2의 유전체 박막으로 이루어진다.
도 1(d)를 참조하여 설명하면, 상기 캡핑 산화막 패턴(13)을 포함하는 전체 구조상에 금속층을 형성한 후, 마스크를 이용한 식각 공정을 통해 상기 상부 전극(12)과 전기적으로 연결되는 금속 배선(15)을 형성한다.
그리고, 상기에서 상기 유전체막(11)을 형성하기 위해 웨이퍼(wafer)상에 강유전 물질을 분사하는 방법은 다음과 같다.
첫 째, 3-방향 밸브를 사용하여 강유전 물질의 MOD 소오스와 희석액을 웨이퍼에 분사하기 직전에 희석시키는 방법으로서, MOD 소오스의 용량(volume)과 희석액의 용량을 플로우 미터(flow meter)로 조절하여 일정한 혼합비로 희석시키며, 희석액만을 플로우(flow)시켜 노즐 팁의 세정 공정을 수행한다.
여기서, 3-방향 밸브의 강유전 물질의 MOD 소오스로 스트론튬(strontium; Sr), 비스무스(bismuth; Bi), 탄탈륨(tantalum; Ta), 니오븀(niobium; Nb) 등의 유기물을 이용하여 하나의 액체 상태의 케미컬(chemical)을 이용할 때, 희석액으로 n-부틸 아세테이트(n-butylacetate)를 사용한다.
둘 째, 4-방향 밸브를 사용하여 강유전 물질의 MOD 소오스와 희석액 및 세정액을 연결하여 사용하는 방법으로서, MOD 소오스의 용량과 희석액 및 세정액의 용량을 플로우 미터로 조절하여 소오스와 희석액을 일정한 혼합비로 희석시키는데, 강유전 물질의 MOD 소오스와 희석액을 웨이퍼 분사 직전에 희석시키며, 세정액을 4-방향 밸브를 이용하여 선택적인 노즐 팁의 세정 공정을 수행한다.
상술한 바와 같이, 본 발명에 의하면 MOD 공정을 이용한 Bi layered perovskite 계열의 강유전 물질(SrBi2Ta2O9, SrBi2(Ta,Nb2O9), SrBi2Nb2O9 등의 Y-1 계열의 물질)의 박막을 제조함에 있어 MOD 소오스의 열화 현상을 억제하며 안정적인 박막을 형성하므로서 물리적, 전기적 특성이 우수한 소자를 획득할 수 있다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법을 순차적으로 설명하기 위한 단면도.
도 2는 본 발명에 사용되는 4-방향 밸브의 구성도.
〈도면의 주요 부분에 대한 부호 설명〉
1 : 반도체 기판 2 : 필드 산화막
3 : 게이트 산화막 4 : 게이트 전극
5 : 소오스 6 : 드레인
7 : 제 1 층간 절연막 8 : 비트라인
9 : 제 2 층간 절연막 10 : 하부 전극
11 : 유전체막 12 : 상부 전극
13 : 캡핑 산화막 14 : 콘택홀
15 : 금속 배선

Claims (10)

  1. 반도체 기판의 액티브 영역상에 게이트 산화막 및 게이트 전극을 순차적으로 형성하는 단계와;
    상기 노출된 반도체 기판에 소오스 및 드레인을 형성하는 단계와;
    상기 전체 구조상에 제 1 층간 절연막을 형성한 후, 상기 제1 층간 절연막에 형성된 콘택홀을 통해 상기 드레인과 전기적으로 연결되는 비트라인을 형성하는 단계와;
    상기 전체 구조상에 제 2 층간 절연막을 형성한 후, 하부 전극, 강유전 물질로 이루어진 유전체막 및 상부 전극을 순차적으로 형성하여 캐패시터를 형성하되, 상기 유전체막은 4-방향 밸브 또는 3 방향 밸브를 사용하여 형성하는 단계와;
    상기 캐패시터를 포함하는 전체 구조상에 캡핑 산화막의 증착 및 패터닝하는 단계를 포함하여 이루어진 것을 특징으로 하는 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법.
  2. 제 1 항에 있어서,
    상기 하부 전극 및 상부 전극은 1000 내지 3000 Å의 두께로 금속 전극 또는 전도성 산화막으로 형성된 것을 특징으로 하는 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법.
  3. 제 2 항에 있어서,
    상기 금속 전극은 백금이 이용되고, 상기 전도성 산화막은 IrO 및 RuO 중 어느 하나가 이용된 것을 특징으로 하는 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법.
  4. 제 1 항에 있어서,
    상기 유전체막은 1000 내지 3000 Å의 두께 범위로 형성된 것을 특징으로 하는 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법.
  5. 제 1 항에 있어서,
    상기 유전체막은 MOD 소오스를 이용한 CVD, 스핀 코팅 또는 LSMCD 증착 방법에 의해 형성된 것을 특징으로 하는 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법.
  6. 제 1 항에 있어서,
    상기 4-방향 밸브는 상기 유전체막을 형성하기 위해, MOD 소오스의 용량과 희석액 및 세정액의 용량을 플로우 미터로 조절하여 소오스와 희석액을 일정한 혼합비로 희석시키고, 강유전 물질의 MOD 소오스와 희석액을 웨이퍼 분사 직전에 희석시키며, 세정액을 4-방향 밸브를 이용하여 선택적인 노즐 팁의 세정 공정을 수행하는 것을 특징으로 하는 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법.
  7. 제 6 항에 있어서,
    상기 4-방향 밸브의 MOD 소오스는 스트론튬, 비스무스, 탄탈륨 및 니오븀 중 어느 하나의 유기물을 옥탄 또는 자일렌의 용매에 용해시켜 하나의 액체 상태의 케미컬로 형성된 것을 특징으로 하는 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법.
  8. 제 1 항에 있어서,
    3-방향 밸브는 상기 유전체막을 형성하기 위해, MOD 소오스와 희석액을 웨이퍼에 분사하기 직전에 희석시키고, MOD 소오스의 용량과 희석액의 용량을 플로우 미터로 조절하여 일정한 혼합비로 희석시키며, 희석액만을 플로우시켜 노즐 팁의 세정 공정을 수행하는 것을 특징으로 하는 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법.
  9. 제 8 항에 있어서,
    상기 MOD 소오스는 스트론튬, 비스무스, 탄탈륨 및 니오븀 중 어느 하나의 유기물을 이용하여 하나의 액체 상태의 케미컬로 형성되고, 희석액은 n-부틸 아세테이트를 사용하는 것을 특징으로 하는 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법.
  10. 제 1 항에 있어서,
    상기 캡핑 산화막은 SiO2의 유전체 박막으로 이루어진 것을 특징으로 하는 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법.
KR1019980061437A 1998-12-30 1998-12-30 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법 KR100540256B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061437A KR100540256B1 (ko) 1998-12-30 1998-12-30 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061437A KR100540256B1 (ko) 1998-12-30 1998-12-30 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법

Publications (2)

Publication Number Publication Date
KR20000044934A KR20000044934A (ko) 2000-07-15
KR100540256B1 true KR100540256B1 (ko) 2006-05-16

Family

ID=19568189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061437A KR100540256B1 (ko) 1998-12-30 1998-12-30 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법

Country Status (1)

Country Link
KR (1) KR100540256B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178155A (ja) * 1996-10-18 1998-06-30 Sony Corp 半導体メモリセル及びその作製方法、並びに周辺回路用トランジスタ素子及びその作製方法
KR19980063150A (ko) * 1996-12-31 1998-10-07 김광호 강유전체 메모리 셀의 제조방법
KR19980073376A (ko) * 1997-03-14 1998-11-05 김광호 강유전체 메모리 셀의 제조방법
JPH10321809A (ja) * 1997-05-19 1998-12-04 Sharp Corp 半導体記憶素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178155A (ja) * 1996-10-18 1998-06-30 Sony Corp 半導体メモリセル及びその作製方法、並びに周辺回路用トランジスタ素子及びその作製方法
KR19980063150A (ko) * 1996-12-31 1998-10-07 김광호 강유전체 메모리 셀의 제조방법
KR19980073376A (ko) * 1997-03-14 1998-11-05 김광호 강유전체 메모리 셀의 제조방법
JPH10321809A (ja) * 1997-05-19 1998-12-04 Sharp Corp 半導体記憶素子の製造方法

Also Published As

Publication number Publication date
KR20000044934A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US6051858A (en) Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
US6204070B1 (en) Method for manufacturing ferroelectric capacitor
JP2003273333A (ja) 多結晶メモリ構造およびその製造方法、これを用いた半導体メモリデバイス
DE102008009476A1 (de) Verfahren zur Bildung einer Metalloxidschichtstruktur und Herstellung eines Halbleiterbauelements
KR100372644B1 (ko) 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
KR100333669B1 (ko) 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
KR100540256B1 (ko) 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법
US7195928B2 (en) Method of manufacturing ferroelectric substance thin film and ferroelectric memory using the ferroelectric substance thin film
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
KR19990055174A (ko) 누설전류가 감소된 하부전극을 갖는 강유전체 커패시터 형성 방법
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
JP2000133642A (ja) Ｂｉベ―スの酸化物セラミックを除去するためのエッチング液、集積回路の製法及びＢｉベ―スの酸化物セラミックの処理で使用されるツ―ルの洗浄法
KR100321714B1 (ko) 반도체메모리소자의캐패시터제조방법
KR20000007293A (ko) 반도체 메모리소자의 커패시터 형성방법
KR100333667B1 (ko) 강유전체 메모리 소자의 캐패시터 제조 방법
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
KR100326255B1 (ko) 이리듐 및 산화이리듐의 적층구조로 이루어지는 캐패시터콘택 확산방지막을 구비하는 강유전체 메모리 소자 및 그제조 방법
KR100291181B1 (ko) 강유전체메모리소자제조방법
US20080003697A1 (en) Integration processes for fabricating a conductive metal oxide gate ferroelectric memory transistor
KR100513796B1 (ko) 비스무스계 강유전체막을 구비하는 캐패시터 및 그 제조방법
KR100461506B1 (ko) 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법
KR100471400B1 (ko) 비스무스계 강유전체막의 형성 방법
KR100349693B1 (ko) 강유전체 캐패시터의 형성 방법
KR100468698B1 (ko) 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법
KR100600054B1 (ko) 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee