KR100218249B1 - 강유전체 메모리 셀의 제조방법 - Google Patents

강유전체 메모리 셀의 제조방법 Download PDF

Info

Publication number
KR100218249B1
KR100218249B1 KR1019960082596A KR19960082596A KR100218249B1 KR 100218249 B1 KR100218249 B1 KR 100218249B1 KR 1019960082596 A KR1019960082596 A KR 1019960082596A KR 19960082596 A KR19960082596 A KR 19960082596A KR 100218249 B1 KR100218249 B1 KR 100218249B1
Authority
KR
South Korea
Prior art keywords
forming
transistor
ferroelectric
interlayer insulating
applying
Prior art date
Application number
KR1019960082596A
Other languages
English (en)
Other versions
KR19980063150A (ko
Inventor
구본재
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960082596A priority Critical patent/KR100218249B1/ko
Publication of KR19980063150A publication Critical patent/KR19980063150A/ko
Application granted granted Critical
Publication of KR100218249B1 publication Critical patent/KR100218249B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 메모리 셀의 제조방법에 관한 것으로, 본 발명의 목적은 워드라인의 저항을 낮출 수 있는 강유전체 메모리 셀의 제조방법을 제공함에 있다. 이러한 강유전체 메모리 셀의 제조방법은 반도체 기판상에 국부산화공정에 의해 활성영역과 비활성영역을 정의하여, 상기 비활성영역상에 필드 옥사이드를 형성하는 과정과; 상기 활성영역상에 씨모오스 공정에 의해 트랜지스터를 형성하는 과정과; 상기 트랜지스터의 드레인영역상에 형성되는 호울을 통하여 연결되는 비트라인을 형성하는 과정과; 상기 결과물상에 제1층간절연막을 도포한후 상기 트랜지스터의 소오스영역상에 노드 콘택을 형성하는 과정과; 상기 노드 콘택을 통하여 연결되는 하부전극을 도포하는 과정과; 상기 하부전극상에 강유전체막과 상부전극을 순차적으로 도포한후 패터닝하는 과정과; 상기 상하부전극과 강유전체막으로 이루어진 커패시터의 측벽에 스페이서를 형성하는 과정과; 상기 상부전극의 일부와 상기 스페이서를 감싸는 플레이트라인 패드를 형성하는 과정과; 상기 결과물 전면에 절연물질을 도포한 후 평탄화하여 제2층간절연막을 형성하는 과정과; 상기 제2층간절연막상에 형성되는 메탈콘택을 통하여 상기 트랜지스터의 게이트와 연결되는 스트래핑라인을 형성하는 과정을 포함하는 것을 특징으로 한다.

Description

강유전체 메모리 셀의 제조방법
본 발명은 강유전체 메모리 셀의 제조방법에 관한 것으로, 특히 고집적화에 따른 워드라인 저항을 감소시킬 수 있는 강유전체 메모리 셀의 제조방법에 관한 것이다.
통상적으로 가해지는 내부전압에 대해 쌍극의 반전가능한 강유전체 재료를 사용하는 불휘발성 메모리 예컨데 강유전체 메모리는 기입시(Write-in time) 정보와 독출시(Read-out time) 정보가 동일하다. 게다가 데이타 상태는 가해지는 전압이 없다면 그대로 데이타를 유지할 수 있다. 전형적인 강유전체 메모리 셀의 등가회로도를 도시한 도 1에서 처럼, 강유전체 메모리 셀은 엔형 모오스 트랜지스터 TR1와 커패시터 C1으로 구성된다. 상기 엔형 모오스 트랜지스터 TR1의 게이트는 워드라인 WL과 접속되고, 드레인은 비트라인 BL과 접속되며, 소오스는 상기 커패시터 C1의 한 전극에 접속된다. 이 커패시터 C1의 타 전극은 플레이트 라인 PL에 접속된다. 이러한 강유전체 메모리의 집적도가 높아짐에 따라 워드라인 WL의 저항증가로 디바이스의 스피드가 감소되므로 이의 개선이 필요하다. 이의 개선을 위해 로우 디코더의 수를 증가시켜 어드레스의 선택시간을 줄이는 방법이 있지만 이 방법은 로우 디코더의 수 증대에 의한 칩 사이즈의 증가 및 패키지 핀의 수의 증대라는 문제점을 가지고 있다. 또한 워드라인 WL의 저항증가로 인해 메모리 셀에 기입되거나 독출되는 데이타의 신뢰도가 떨어질 수도 있다는 문제점도 있다.
전술한 문제점을 해결하기 위한 본 발명의 목적은 로우 디코더의 수의 증가없이도 워드라인의 저항을 낮출 수 있는 강유전체 메모리 셀의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 메모리 셀의 신뢰성을 향상시킬 수 있는 강유전체 메모리 셀의 제조방법을 제공함에 있다.
도 1은 일반적인 강유전체 메모리 셀의 등가회로도이고,
도 2 내지 도 6은 본 발명의 실시예에 따라 구현되는 강유전체 메모리 셀의 순차적인 공정단면도들이다.
전술한 목적을 달성하기 위한 강유전체 메모리 셀의 제조방법은 반도체 기판상에 국부산화공정에 의해 활성영역과 비활성영역을 정의하여, 상기 비활성영역상에 필드 옥사이드를 형성하는 과정과; 상기 활성영역상에 씨모오스 공정에 의해 트랜지스터를 형성하는 과정과; 상기 트랜지스터의 드레인영역상에 형성되는 호울을 통하여 연결되는 비트라인을 형성하는 과정과; 상기 결과물상에 제1층간절연막을 도포한후 상기 트랜지스터의 소오스영역상에 노드 콘택을 형성하는 과정과; 상기 노드 콘택을 통하여 연결되는 하부전극을 도포하는 과정과; 상기 하부전극상에 강유전체막과 상부전극을 순차적으로 도포한후 패터닝하는 과정과; 상기 상하부전극과 강유전체막으로 이루어진 커패시터의 측벽에 스페이서를 형성하는 과정과; 상기 상부전극의 일부와 상기 스페이서를 감싸는 플레이트라인 패드를 형성하는 과정과; 상기 결과물 전면에 절연물질을 도포한 후 평탄화하여 제2층간절연막을 형성하는 과정과; 상기 제2층간절연막상에 형성되는 메탈콘택을 통하여 상기 트랜지스터의 게이트와 연결되는 스트래핑라인을 형성하는 과정을 포함하는 것을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명할 것이다. 또한, 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
도 2 내지 도 6는 본 발명의 실시예에 따라 구현되는 강유전체 커패시터와 엔형 모오스 트랜지스터로 구성되는 강유전체 메모리 셀의 공정단면도이다.
도 2를 참조하면, 반도체 기판(101)상에 국부산화공정(LOCOS)에 의해 활성영역과 비활성영역을 구분하여, 이 비활성영역상에 필드 옥사이드(102)를 형성하고, 상기 활성영역상에는 게이트 옥사이드(103)을 개재하여 게이트 전극(104)이 형성된다. 그리고 상기 게이트 전극(104)을 감싸는 절연층(105)은 타배선과의 절연을 위한 것이다. 상기 게이트 전극(104)을 이용한 셀프얼라인공정을 통하여 형성되는 고농도의 엔형 불순물영역들은 각기 드레인영역(106B)과 소오스영역들(106A,106C)을 나타낸 것이다. 상기 결과물 전면에 절연층(107)을 도포한다. 이어 상기 드레인영역(106B)은 콘택호울(108)을 통하여 비트라인(109)과 연결된다. 이러한 결과물상에 절연층(110)을 도포한후 평탄화(예컨데 CMP공정) 시킨다.
도 3을 참조하면, 포토 및 식각 공정을 이용하여 상기 소오스영역들(106A, 106C)상에 노드 콘택(111)을 형성한후 이 콘택을 필링(Filling)한다.
도 4를 참조하면, 상기 콘택(111)상에 접착층(112)을 도포한후 하부전극(113)과 강유전체막(114) 및 상부전극(115)을 순차적으로 도포하여 패터닝한다.이어 이 결과물 전면에 절연물질을 도포한후 건식식각하여 커패시터(하부전(113)과 강유전체막(114) 및 상부전극(115)으로 이루어진 물질)의 측벽에 스페이서(116A, 116C)를 형성한다.
도 5를 참조하면, 상기 상부전극(115)의 일부와 상기 스페이서(116A,116C)에 걸쳐 도포되는 플레이트라인 패드(117)을 형성한후 절연물질을 도포한다. 이어 평탄화하여 층간절연막(118)을 형성한다. 포토 및 식각을 통하여 제1메탈 콘택을 형성하고, 이와 동시에 메모리 셀영역의 게이트전극(104)과 연결되는 워드라인에도 콘택이 형성되어 스트래핑라인(119)이 형성되며, 이 라인(119)을 통해 상기 워드라인과 연결된다. 이어서 층간절연막(120)을 도포한후 평탄화시킨다.
도 6을 참조하면, 상기 층간절연막(120)상에 상기 플레이트라인 패드(117)이 드러날때까지 식각하여 비아콘택(121)을 형성한후, 이 비아콘택(121)을 통하여 플레이트 라인(122)과 연결된다. 이러한 패드(117)은 커패시터의 상부전극(115)과 상기 플레이트라인(122)가 직접연결되지 않게 함으로써 비아 콘택(121)의 형성시 발생될 수 있는 데미지(Demage)를 주지 않을 수 있게 된다. 또한 상기 비아콘택(121)은 상기 플레이트라인 패드(117)상에 세미 셀프(Semi-self)형식으로 형성된다. 그리고 상기 플레이트라인(122)은 제2메탈로 이루어진 층이다.
전술한 바와 같이, 본 발명은 로우 디코더의 수의 증가없이도 워드라인의 저항을 낮출 수 있는 이점과 메모리 셀의 신뢰성을 향상시킬 수 있는 이점을 가진다.

Claims (5)

  1. 강유전체 메모리 셀의 제조방법에 있어서:
    반도체 기판상에 국부산화공정에 의해 활성영역과 비활성영역을 정의하여, 상기 비활성영역상에 필드 옥사이드를 형성하는 과정과;
    상기 활성영역상에 씨모오스 공정에 의해 트랜지스터를 형성하는 과정과;
    상기 트랜지스터의 드레인영역상에 형성되는 호울을 통하여 연결되는 비트라인을 형성하는 과정과;
    상기 결과물상에 제1층간절연막을 도포한후 상기 트랜지스터의 소오스영역상에 노드 콘택을 형성하는 과정과;
    상기 노드 콘택을 통하여 연결되는 하부전극을 도포하는 과정과;
    상기 하부전극상에 강유전체막과 상부전극을 순차적으로 도포한후 패터닝하는 과정과;
    상기 상하부전극과 강유전체막으로 이루어진 커패시터의 측벽에 스페이서를 형성하는 과정과;
    상기 상부전극의 일부와 상기 스페이서를 감싸는 플레이트라인 패드를 형성하는 과정과;
    상기 결과물 전면에 절연물질을 도포한 후 평탄화하여 제2층간절연막을 형성하는 과정과;
    상기 제2층간절연막상에 형성되는 메탈콘택을 통하여 상기 트랜지스터의 게이트와 연결되는 스트래핑라인을 형성하는 과정을 포함하는 것을 특징으로 하는 강유전체 메모리 셀의 제조방법.
  2. 제1항에 있어서, 상기 스트래핑라인상에 절연물질을 도포한 후 평탄화하여 제3층간절연막을 형성하는 과정과, 상기 제3층간절연막상에 상기 플레이트라인 패드가 드러날때까지 식각하여 콘택을 형성하는 과정과, 상기 콘택을 통하여 상기 플레이트라인 패드와 연결되는 금속물질의 플레이트라인을 형성하는 과정을 더 포함하는 것을 특징으로 하는 강유전체 메모리 셀의 제조방법.
  3. 제1항에 있어서, 상기 노드 콘택을 형성한후 접착능력을 향상시키기 위하여 티타늄계 화합물로 이루어진 접착층을 상기 하부전극의 하부에 형성하는 과정을 더 포함하는 것을 특징으로 하는 강유전체 메모리 셀의 제조방법.
  4. 제1항에 있어서, 상기 상부전극과 하부전극은 각기 Pt임을 특징으로 하는 강유전체 메모리 셀의 제조방법.
  5. 제1항에 있어서, 상기 강유전체막은 PZT로 이루어진 막임을 특징으로 하는 강유전체 메모리 셀의 제조방법.
KR1019960082596A 1996-12-31 1996-12-31 강유전체 메모리 셀의 제조방법 KR100218249B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960082596A KR100218249B1 (ko) 1996-12-31 1996-12-31 강유전체 메모리 셀의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960082596A KR100218249B1 (ko) 1996-12-31 1996-12-31 강유전체 메모리 셀의 제조방법

Publications (2)

Publication Number Publication Date
KR19980063150A KR19980063150A (ko) 1998-10-07
KR100218249B1 true KR100218249B1 (ko) 1999-09-01

Family

ID=19494004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960082596A KR100218249B1 (ko) 1996-12-31 1996-12-31 강유전체 메모리 셀의 제조방법

Country Status (1)

Country Link
KR (1) KR100218249B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100540256B1 (ko) * 1998-12-30 2006-05-16 주식회사 하이닉스반도체 비휘발성 메모리 소자의 강유전체 캐패시터 형성 방법
KR100481853B1 (ko) * 2002-07-26 2005-04-11 삼성전자주식회사 확장된 플레이트 라인을 갖는 강유전체 메모리소자 및 그제조방법

Also Published As

Publication number Publication date
KR19980063150A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
JP2817500B2 (ja) 不揮発性半導体記憶装置
KR100406536B1 (ko) 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법
US20060033215A1 (en) Diffusion barrier process for routing polysilicon contacts to a metallization layer
US5012309A (en) Semiconductor memory device comprising capacitor portions having stacked structures
KR0139863B1 (ko) 반도체장치 및 그의 제조방법
US5512779A (en) Semiconductor memory device having silicon nitride overlying only peripheral circuit areas
US6087692A (en) DRAM cell configuration and method for its fabrication
JP2000101049A (ja) 絶縁カラ―を有するトレンチコンデンサおよびその製造方法
JP2000004000A (ja) 強誘電体メモリ装置
KR100258345B1 (ko) 파워라인의 배치구조를 개선한 반도체 메모리 장치
US6638817B2 (en) Method for fabricating dram cell array not requiring a device isolation layer between cells
KR100218249B1 (ko) 강유전체 메모리 셀의 제조방법
KR100410716B1 (ko) 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법
KR100258599B1 (ko) 강유전체메모리셀의제조방법
JPH06244384A (ja) Ｄｒａｍセルと不揮発性メモリセルが複合された複合メモリセル及びその作製方法
JP3360471B2 (ja) 強誘電体記憶装置
KR20040015293A (ko) 트렌치 캐패시터 및 그 제조 방법
KR100251228B1 (ko) 반도체 메모리 장치의 콘택 형성방법 및 그 구조
JP2005197706A (ja) モノゲートメモリデバイス及びその製造方法
KR100325643B1 (ko) 하나의트랜지스터를사용한메모리소자및그제조방법
JP2570153B2 (ja) 半導体記憶装置
KR100238870B1 (ko) 급경사 식각면이 그대로 유지되는 강유전체 캐패시터의 제조방법
KR0183878B1 (ko) 강유전체 트랜지스터 스토리지 셀로 형성된 반도체 메모리장치 및 그 제조방법
JPH1079473A (ja) 半導体記憶装置
JP3880492B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee