TW484171B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW484171B
TW484171B TW090101502A TW90101502A TW484171B TW 484171 B TW484171 B TW 484171B TW 090101502 A TW090101502 A TW 090101502A TW 90101502 A TW90101502 A TW 90101502A TW 484171 B TW484171 B TW 484171B
Authority
TW
Taiwan
Prior art keywords
gate
region
semiconductor device
plate
type electric
Prior art date
Application number
TW090101502A
Other languages
English (en)
Inventor
Katsumi Nakamura
Shigeru Kusunoki
Hideki Nakamura
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW484171B publication Critical patent/TW484171B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

484171 、發明說明（1) 技術領^ 本發明涉及半導If奘署 π 又能降低閘極電容和‘制短路二：:,短路電流並同時 背景技術 π振盪的向壓半導體裝置。 在控制幾百伏以上電壓的高耐麼半 於其所用的電流大，故要求抑制發熱亦g f置領域晨，由 性。此外，作為控制這此電 ^ 、I7耗知的兀件特 則要求驅動電路小、並紅電流的閘極的驅動方式， 近年來，由於上述理ί =?電_元件。 ί損耗小的元件已漸漸以絕緣閘雙可二動 )電晶體的汲極的雜質濃度降低：：體 :低汲極電阻術極側加上可看作一同:結為
在本發明申請中，由於在IG]BT 作，故將刪的M0S電晶體的源極务射$到這 極側稱為集電極。 $ 而將其汲 在作為電壓驅動元件的j GBT中， 隹 間要加上幾百伏的電壓，該電壓：十：：發射極 壓來控制。此外，腿常被用作變換哭，二;間極電
二：：’集電極於發射極之間電壓降低，流：：：導J =極處於截止狀態時無電流流過故集電：二= 壓就增高。 /、心射極間的電 通常，刪是以上述方式來動作的，故其損耗可分為在 第5頁 90101502.ptd 484171 五、發明說明（2) 接通狀態下的等於電流與f壓 ^ ，狀態與截止狀態之間轉換過程二、疋$損耗亦即在接 態下的汲極電流與電壓之乘、4關耗損。在截止狀 只汗吊小， 另一方面，例如在負載短敗P入 玟了予以忽略。 元件損壞也是很重要的。在這等的異常狀態時防止 間照樣加有幾百伏的電源電壓，二σ ，在集電極與發射極 過。 Θ極接通，就有大電流流 在具有Μ 0 S電晶體和二極體相 電晶體的飽和電流限制了其 串的結構的IGBT中，MOS 路時也有限制電流的作用，故处“ /爪。因此，在上述的短 所引起的元件的損壞。 此防止由於一定時間的發熱 可是，近年來的IGBT，為了 渠閘極的溝渠閘極IGBT漸漸成：；J ^更小，而使採用溝 由於是對於MOS電晶體部分作了為細微:的V冓渠閘極1 GBT」 變大，且短路時的飽和電流非常大〃 7^ ’閘極電容 在短時間内損壞的趨勢。 文就㈢有發熱增大、 積體電路來，如同例如1 "8年國際功率半導體裝置和 ㈣第89頁所記述的那樣，以_反 ，短路時閑壓、閑流、集電極-發射極電壓 。2流產生，引起誤動作的現象已眾所周知 的、卩1 # Φ六反饋電谷的振盪現象，對於溝渠1GBT那樣 :以;:二=大的兀件來說，成了一個越來越嚴重的問題 A 廷一觀點來說明已有技術及其問題所在。 〇 ”、、既略顯不傳統高壓半導體裝置結構的剖面圖。參
90101502.ptd 第6頁 484171
五、發明說明（3) t濃度約為1 x 1 〇14cnf3的n—矽基板1 〇 1的第1主平 :職：成P型主體區域1〇2。該p型主體區域1〇2的 1Q18em'3 ’從第1主平面起的深度約為3心 。在该P型主體區域丨02中的第1主平 …上士 極區域103與P+雜質區域1〇6。 y η型發射 發射極區域103的濃度為lx 1〇19cm_3以上， 2 = 7 區域106係為採取至p型主體區域1〇2 ί ：極而設的’它具有1 x 1〇2°⑽-3左右的濃度。 ，了牙過该η型發射極區域103與p型主體區域1〇2而通到 反1 〇1，形成洙度為3〜1 0 # m的閘極用溝渠1 〇 1 a。 蓋=用溝渠的間距通常為2.0〜6.0…沿著此閘極用 =t = 的内表面形成有由例如3〇〜2〇〇nm厚度的氧化石夕 2所構成的閘極絕緣膜104a。埋入到此閘極用溝渠1〇1&之 中形成有由例如導入了高濃度磷的多晶矽所構成的閘極 1 05a 〇 々弟平面上开y成絕緣膜1 0 9，在該絕緣膜1 〇 g上開設 ，第1主平面的一部分上開口的孔1〇9a。在該孔1〇“的底 部形成阻擋金屬層。發射極丨丨丨通過該阻擋金屬層電性連 接到P型主體區域1 〇 2和η型發射極區域丨〇 3上。
I f η石夕基板1 〇丨的第2主平面側形成η型緩衝區域丨〇7和ρ 型集電極區域108。在該ρ型集電極區域1〇8上電性連接有 例如由鋁化合物所構成的集電極112。 在上述半導體裝置中，例如在有變換器連接時，閘極 l〇5a的間極電位G為以發射極電位ε作基準設定在截止狀態
五、發明說明（4) ，一 1 5伏、在接通狀態下為+丨5伏 極電位，集電極112的集電極電位大 電壓和飽和電壓之間的動作電壓範圍中。 電源 邻ΓΛ3: Ϊ示傳統的高壓半導體裝置的元件單元區域炊端 大致剖面圖。參照圖53，在通到配置有多個元：；立而 區或終端部的第i主平面上、p型雜f區域1 2 早^ f主平面比P型主體區域1〇2更深進去，且 成為， 構。丨〃凡件早兀£域間的電位差所形成之電場的結 作為圖52結構之改進形式，有usp6,〇4〇,5 99及 體1】6置3號公報所揭示的半導體裝置。以下來說明這：：導 顯示USP6,04°，59 9中所揭示的半導體裝置的 : = . Γ參照圖54，該半導體裝置的結構與圖52的 :，相比較在增加了高濃^型雜f區域i 14的這—點 =質性的差別。該高濃度n型雜質區域114設置在盥 基板101内的p型主體區域102相接的部分。 /、 _ 除此以外的結構’由於都與上述圖52所示的 同’故對相同部件標以相同的標，虎’並省略 f圖54 f所示的結構，由於有高濃度〇型雜質領域1 η的 Ϊ ΐ ’故能對载流子起阻擔作用。因此’就能不縮小Ρ型 肢區域102的面積而增加n-矽基板1〇1的發射極側的載流
90101502.ptd 第8頁 484171 五、發明說明（5) 子的濃度。由此，就能降低導通電阻和導通電壓。 圖5 5為示意顯示特開平9 一 3 3 1 0 6 3號公報上所揭示的半 導體裝置的結構的剖面圖。參照圖5 5，該半導體裝置的結 構與圖5 2所示的結構相比較在所謂設有發射極溝渠的這一 點上不同。該發射極溝渠係由設於基板的第1主平面上的 發射極用溝渠1 0 1 b、沿著該發射極用溝渠丨〇丨b的内表面而 形成的發射極用絕緣膜1 〇 4 b以及埋入到發射極用溝渠1 〇 1 b 内的發射極10 5b所構成的。該發射極用電極105b通過設置 於1 0 9 A、1 〇 9 B上的孔1 〇 9 b而與發射極1 1 1電性連接。這種 發射極溝渠設置在例如挾在2個閘極用溝渠1〇la中的區域 上。 」1卜1對於除此以外的結構，由於都與上述_所示的 :5 i二上相$ ’故對相同的部件標以相同的標號，並省 略對其的說明。 枉ί ΐ t在圖55的結構中將閑極用溝渠i()ia和發射
極用溝渠101b的距離dx取為〇.2#„、將閘極 I =距卩!取為5. 3…則就能增加發射極側 流=a、、 減小IGBT的通路電阻（亦即在一定雷泣 ；丨/辰又 極一發射極間電壓；飽和電壓） 的1 GBT的集電 但另-方面’在_拽 中，由於有高濃度η型雜質區域114的存。冓（圖54) 的耗盡層難以延伸。因此，溝渠側的閘極，=極1〇53來 有短路時發生振盪的問題。 電今、文大，就會 另外，在USP60, 040, 599所揭示的結構 傅平’在對閘極用
90101502.ptd 第9頁 484171 五、發明說明（6) 以通常的間距來設計的場合，其飽和電流將會變 侍，大’就會有短路時其本身的抗短路值降低的問題。 外，在uSP6 0,040,5 9 9所揭示的結構中，由於閘極電 2二，故開關轉換時間[也必然會有大電容閘極 塔的問題。 而在特開平9 一 33 1 0 63號公報所示的結構（圖55)中，由 於使（2 X dx ) /Pi變小，故飽和電壓就變小了。但 ^壓變小之外，埋入在發射極用溝渠1〇15内的一導電層 b不一定就是發射極電位’且不作控制振盪的考慮。因 =，在埋入到發射極用溝渠101]3之中的導電層i〇5b二電位 f閘極電位或漂移電位的場合、或者導電層1〇5b即使為發
Jf極電位但其他條件變動的場合會有短路時發生振盪的問 過。以下’就此問題作詳細說明。 、為了得出特開平9 — 33 1 0 63號公報所揭示的發明效果， 必須使（2 X dxVPi為小值。在此，（2 χ dx)/pi為與元件單 凡中的發射極電位E相連接的p型主體區域丨〇 2的比例。 另外，在揭示與特開平g — 3 3 1 0 6 3號公報的發明相類似 的發明的特開平7 — 50405號公報中，將溝渠的深度與p型 主體區域的深度之差取為dy，指示其重要條件為（pi +dy) /(2 x dx)要為5以上。在此，dx為與相當於M〇s電晶體的1 個溝一道伤里的與發射極電位E相連接的p型主體區域的寬 度0 也就是說，在特開平9 _ 33 1〇63號公報的發明中，飽和 電壓要取得小的必要條件不僅在於打、而且在於p丨Μχ要
90101502.ptd 第10頁 484171
導電層105b不是發射極 大’且埋入到發射極用溝渠丨〇丨b的 電位。 圖56為顯示iGBT的等效電路的圖。參照圖56 —50405號公報和特開平9一331〇63號公報的發明中，由 於使Pi/dx變大，用微細加工界限所限制的心作基準的話 雷2為要使Pi變Λ。因此’每單位面積上所形成的M〇s ==體結構部分就變少了。由此，在M〇s電晶體Tr部分處 電壓下降Vmos要比無發射極溝渠的圖52的結構來得大。
另一方面，在特開平7 一 5 0 4 0 5號公報和特開平g 一 W 1 0 63號公報的發明中，如在特開平7一5〇4〇5號公報中所 示的那樣，由於在η型基板1 〇 1的發射極侧附近區域中的載 *子濃度上升’故二極體D丨部分的電壓下降$要比無發 射極溝渠的圖5 2的結構來得小。 由於IGBT的飽和電壓可顯示為Vmos和Vdi之和，故實際 上在特開平7—50405號公報中所述的（Pi +dy)A2x dx)為 5以上的條件是並無根據的。
這一點在1 9 9 5年的半導體裝置和積體電路國際會議的論 文集第486〜491頁中已有闡述：在將m〇s電晶體部分的參 數取為一疋的％合、將Pi/dx取得過大的話，由於M0S電晶 體部分處的電壓下降變大，故飽和電壓上升。 如同在1998年的半導體裝置和積體電路國際會議論文集 第4 3〜4 6頁中所示的，在集電極注入效率為一定的狀態 下，P i / dx的最佳範圍會隨閘極絕緣膜和溝渠道長度等的 M0S電晶體的參數、基板厚度和基板内的使用時間等的一
90101502.ptd
484171
極體部的參數、亦即溝渠深度和電流密度等等而變化。 但是，在採用現實一般的IGBT參數、將dx也設定為現實 的數值1 · 5〜2 · 5 // m時，對5 0 0 0伏級的高壓I B T其最佳的 Pi/dx大致為5〜8。另外，對1〇〇〇伏級、如同Νρτ(非穿透） 型IGBT那樣集電極注入效率低的場合，若取心為2 #爪、電 ，岔度為lOOA/cm2的話，pi/dx為8左右即能得到使飽和電 壓變小的效果，Pi/dx為3左右則飽和電壓相反卻增大。
這樣，在特開平9 — 3 3 1 0 6 3號公報的發明中，埋入到發 射極用溝渠1 0 1 b内的導電層1 〇5b即為發射極電位的必然性 就，是單單在發射極用溝渠1〇lb的側壁上不形成溝渠^。 但是’在上述公報所揭示的圖55中所示的結構中，由於在 發射極用溝渠1 〇 1 b的側壁上不設有n +發射極區域丨〇 3，故 在忒侧壁上不形成溝渠道。因此，埋入到發射極用溝渠 1 0 lb之中的導電層1 〇 5 b並不是發射極電位，由於即使為漂 移電位或閘極電位，也得到降低飽和電壓的效果。故作為 由於使飽和電壓降低的必然性就不能求得埋入到發射極用 溝渠l〇lb之中的導電層105b就是發射極電位。 因此’在埋入到發射極用溝渠1〇11)之中的導電層1〇5b的 電位為閘極電位或漂移電位的場合，或者在即便是發射極 電位而其他條件變動的場合，在短路時就會發生振盪。 在此，對I GBT的振盪問題作一簡單說明。 圖57為顯示iGBT的等效電路。參照圖”，在短路狀態下 ’ M0S電晶體Tr的閘極接通且閘極電壓為Vg的場合，由於 M0S電日日體Tr k截止狀態變為接通狀態，；及極側的電位
90101502.ptd 第12頁 484171 五、發明說明（9) 急劇下降而使d V d發生變化。另一方面，源極侧的電位v s 由於主電流i僅改變di/dt，故設發射極和電阻為Re的話， 它僅上升re· di/dt。 因此設汲極側電容為Cd、源極側電容*Cs，則從汲極側 流入閘極的電流i gd即為如下所示： igd =Cd · dVd/dt (dVd/dt<0 ) 而從源極側流入到閘極的電流i g s為如下所示： igs=Cs· Re· di/dt (di/dt>0)
因此’流入閘極的電流i g合計為i gd +丨gs，設閘極電阻 為R g ’則閘極電壓僅變化d V g = R g . i g，變為v g，。在此， Vg’顯示為如下所示：
Vg’ =Vg +Rg · ig =Vg +Rg · (Cd · dVd/dt +Cs · Re · di/dt ) 實際上，由於寄生電感而在中產生時間 差’故在接通時閘極電壓會發生電湧現象，但由於這裏僅 作定性的說明而將此予以忽略。 另外，Cd、Cs疋隨Vd、Vg而變化的，但這一點也在本說 明的定性部分中予以忽略。
此外’由此若主電流取為在短路狀態下使M〇s電晶體呈 飽和狀態的話，電流變化di =丨，一 i為如下所示： di =gm(Vg, -Vth)K -gm(Vg -Vth)K 在此，K為1〜2，gm為跨導。 另外，汲極側的電位Vd，因此電流的變化再要改變。由 於該反復的反饋作用而使IGBT短路時的情況就改變掉了。
484171 五、發明說明（ίο) 在從截止狀態變化到短路（接通狀態）時，在Cs · Re · di /dt +Cd · dVd/dt>◦的場合，設Vg，為從vg經dt時間後的閘 極電壓，貝】JVg’即為如下所示：
Vg, =Vg +Rg · ig =Vg + Rg . (Cd · dVd/dt +Cs - Re · di /dt ) 在上式中，由於（Cd .dVd/dt+Cs .Re .di/dt)〉!），故 Vg，>Vg。 也就是說，閘極電壓還要上升。在d t時間後的主電流i， 可顯示如下：
i’ =gm(Vg’ -Vth)K 因此’隨著閘極電壓的上升主電流也再要增大。這樣一 來就加上了正反饋。 另外’隨著閘極電壓的上升汲極、源極間的電壓V d還要 下降’但其變化dVd，要比dVd來得小。由於dVd/dt隨時間 一起這樣地減小，故Vg的變化也隨時間一起變小。此外， 由於d i / d t也隨時間一起變小，故最終會收斂而不會振 盪。 曰又 但是，在Cs · Re · di/dt +Cd · dVd/di為很大的時候， ^反饋過分大，電流一瞬間就非常大，就會因發熱而損
Cs · Re · di/dt +Cd · dVd/dt<0的場合即為負反饋。 也就是說，由於閘極接通而引起的汲極附近的電位 低的效果較大，電流流入到閘極。 牛 V§，=Vg +Rg . ig =Vg +Rg . (Cd . dVd/dt +Cs . Re . d·
484171 五、發明說明（11) /dt ) 在上式中由於（Cd .dVd/dt+Cs .Re ·άί/(1ΐ)<0，故Vg’ <Vg 〇 也就是說，在d t時間後的閘極電壓降低。 由於i’ =gm(Vg’ 一 Vth)K，這次隨著閘極電壓的降低主 電流減小。在此狀態下主電流i ’就降低。 在Vg’cVth的場合，由於一度接通的溝渠道一下子變為 截止狀態，故i ’明顯減小而V d ’顯著增大。這麼一來，在 此場合，這次反過來是從接通狀態變為截止狀態，由於 dVd’/dt>0、di’/dt<0，在IGBT的M0S電晶體部接近於截止 的狀態下，為Cs .Re .di’/dt···。!！ .dVd’/dtM)，這次再 度變為如下所示：
Vg”=Vg’+Rg.ig’=Vg’+Rg.(Cd.dVd，/dt+Cs· Re · di，/dt ) 然而，由於Re .dr/dt+Cd .dvd’/dUO，故Vg” >Vg， ，閘極電位變為非常高。 々由於這種反覆引起振盪，第η個振盪所產生的dVd(n)與 第η + 1個振盪所產生的dVd(ri + 1 )的關係為dVd(n)>dVd (n + 1)時’振盈為收斂的。在dVd(n)<dVd(n +1)時振盪增大 、’但dVd從完全接通狀態到完全斷開的狀態為最大，故振 盪振幅有上限，而在此狀態下持續振盪。 此外’在本申請中作為反饋係數的係數為從斷開狀態變 到接通狀態時的dVd與接著從接通狀態變到斷開狀態的dVd 之比· dVd(斷開—接通）/dVd(接通—斷開），作為其例子
第15頁 90101502.ptd
五、發明說明（12) :二、出一 1以上（最終收斂於一 1 )、一 〇 · 9左右（振盪慢慢地 收斂）、一0·1左右（振盪急速收斂）。 在此，假疋dVd(斷開—接通"dVd(接通—斷開）與 接通—斷開）/dVd(斷開—接通）是相同的（實際就是如 I另外，在特開平9 一 33 1 0 63號公報的結構（圖55)中，相 極】：渠心的間距Pi ’必須要有相當寬度的發射 :本’或者必須要將漂移電位的P型主體區域1 〇 2相對於 甲’極用溝渠1 0 1 a的間距P i取為有相當大的量值。 、 =形成有寬度大的發射極溝渠的場合，在其中充 = 常厚，而必須要進行㈣…在產生4 又右使dx為非常小則可解決生產作 ㈡=:時間滞後，就會發生必然有大電容的間極驅 :外’由於MOS電晶體密度的增大，就會有因泣 增大而引起的抗短路值降低的問題。 另外在確保寬廣的漂移電位的ρ型主體區域的方法 2如USP4,994,87 1所示，由於發射極電位的ρ 的面積不足而可能會造成閉鎖。 體£域
Igg之揭示 、☆本t明的目的在於提供一種接通電阻和電壓低、 k小、且能抑制振盪的半導體裝置。 ·匕和電
484171 五、發明說明（13) 按照本發明的一方面内容的半導體裝置具有絕緣間極型 電場效應電晶體部和穩定化板。絕緣閘極型電場效應 ，部具有挾著溝渠道形成區域而相互對向的源：區二及： 區、亦即在溝渠道形成區域挾著閘極絕緣膜而相對的 ，。穩定化板係由導電體和半導體所構成，在沒極區‘挾 者板用絕緣膜而相對、且在與汲極區域之間形成。 定化板與汲極區域之間所形成的穩定化板的電 =極】 汲極區域之間所形成的閘一汲極電容更大。 °人 按照本發明的一方面内容的半導體裝 的電容比問没極電容大，就有可能抑制短路=2化板 = :引起開關動作時間滞後，i能夠不用大電 ^外，由於能降低絕緣閘極型電場效應電晶體…故 月匕減小飽和電流，並能使抗短路值提言。 山又 另：二還無需將穩定化板埋入到寬；大 業性變壞的問題就能得以避免材枓的㈣相關的使生產作 在上述的一個方面内容中， 連接到源極區。 、疋，將穩定化板電性 因此’就能有效地防止振盡。 在上述的一個方面内容中， ^ 電位之間構成電容。 、疋，穩定化板與源極
H64171 五、發明說明⑽ 因此，就能 由度。 在上述的一 極區相對部分 相對部分的閘 因此，僅僅 厚更厚就能用 在上述的一 極區相 極區相 因此 電係數 在上 區相對 因此 在上 對部分 區的雜 因此 盪。 在上 緣閘極 應電晶 因此 對部分 對部分 ，僅僅 更大就 述的一 的面積 ，就能 述的一 中汲極 質濃度 ，僅僅 方面 個方面 處的板 極絕緣 將板用 簡單的 個方面 處的板 處的閘 使板用 能用簡 個方面 要比閘 用簡單 個方面 區的雜 更局。 控制雜 防止振盪、另—方面又提高結構的 内容中，較 用絕緣膜的 膜的膜厚更 絕緣膜的膜 結構來防止 内容中，較 用絕緣膜的 極絕緣膜的 絕緣膜的介 單的結構來 内容中，較 極與汲極區 白勺結構來防 内容中，較 質濃度，要 佳的是，在 膜厚，要比 薄。 厚做得比閘 振盪。 佳的是，在 介電常數， 介電常數更 電係數比閘 防止振盪。 佳的是，穩 相對的面積 止振盪。 佳的是，在 比與閘極相 穩定化板與汲 閘極與汲極區 極絕緣膜的膜 穩定化板與汲 要比閘極與沒 大。 極絕緣膜的介 定化板與汲極 更大。 與穩定化板相 對部分中汲極 述的一個方面 型電場效應電 體中的區域上 ，就能一方面 貝濃度就能用簡單的結構來抑制振 内容中，較佳的是，並列配置多個絕 晶體，在扶在2個絕緣閘極型電場效 配置2個以上的穩定化板。 防止振盪、另一方面又降低絕緣閘極
90101502.ptd
第18頁 呻丄/丄
電場效應電晶體的密度。 在上述的一個方面内容中， 穩定化板中的區域的雜質濃度 雜質濃度更高。 在汲極區中挾在2個以上的 ’要比汲極區的其他區域的 由於該雜質濃度高的區域而使耗盡層難以擴展，故能確 保穩定化板的電容增大。 在上述的一個方面内容中，較佳的是，溝渠道形成區域 位於與源極區和汲極區相反導電型的主體區域巾，汲極區 穩定化板相對的長度與主體區域穩定化板相對的長度之比 ，要比汲極區與閘極相對的長度與主體與閘極相對的長卢
因此，就能使穩定化板的 在上述的一個方面内容中 第1主平面和第2主平面，並 有閘極用溝渠的半導體基板 因此，即使對於溝渠道形 結構，也能防止振盪。 電容比閘一汲極電容更大。 ’較佳的是，具有相互對向的 且還具有在第1主平面上形成 ’閘極埋入到閘極用溝渠中。 成區域垂直形成於基板表面的 在上述的-個方面内容中’較佳的1，閘極具有 向的兩側面，該兩側面分別與溝渠道區域相對。 因此，就有可能在閘極的兩側面上形成溝渠道。 在上述的-個方面内容中’較佳的是，源極側電極和汲 極側電極同時形成在半導體基板的第1主平面上。 因此，即使對於溝渠道形成區域平行形成於基板表面 結構，也能防止振盪。
90101502.ptd
4^4171 五、發明說明（16) 在上述的一個方面内容中，鉍社 Η ±Τ 較佳的疋，源極側電極形成 導體基板的弟！主平面上，而汲極側電極則形成 導體基板的第2主平面側。 、 =此▲:使對於溝渠道形成區域垂直形 結構，也能防止振盪。 4 W旧 在上述的一個方面内容中，鉍 Η 通到汲極區為止。 W的疋，閑極用溝渠-直 因此，就能在閘極和汲極區之間構成電容。 在上述的一個方面内容中， Η =,:彖閘極型電場效應電晶體部的元件單元列：=:J 的多個元件單元的終端部配置穩定化板。纟並列配置 部=任=":元件單元内絕緣閘極型電場效應電晶體 抗短路值提高。 义化〜喜到兀件早兀以外，就能使 元述方面内容中，較佳的|，在並列配置多個 兀件早兀的終端部配置多個穩定化板。 置夕1 2此，就此更進一步提高振盪抑制效果。 基‘照方面内容的半導體裝置，具有半導體 第2穩定化板。半極型電場效應電晶體部以及第1和 2主平面。多個^體基板具有相互對向的第1主平面和第 挾著溝渠道形成區=2絕緣閘極型電場效應電晶體具有 渠道形成區域處挾著二：互對向的源極區和汲極區、在溝 化板在第1絕絕緣膜而相對的閘極。第1穩定 水甲極型電場效應電晶體部的汲極區挾著第工 901〇1502.ptd 苐20頁 1 484171
五、發明說明（17) 板用絕緣膜而相對、且在與第1絕緣閘極型電場效應電晶 體部的沒極區之間形成電容’並且係由導電體和半導，所 構成。第2穩定化板在第2絕緣閘極型電場效應電晶體^的 沒極區挟著第2板用絕緣膜而相對、且在與第2絕緣閘極型 電場效應電晶體部的沒極區之間形成電容，並且係由導電 體和半導體所構成。第1絕緣閘極型電場效應電晶體部形 成於第1主平面上，而第2絕緣閘極型電場效應電晶體部則 形成於第2主平面上，並且在第丨和第2絕緣閘極型電場效 應電晶體部之間有電流流過。 按照本發明的另一方面内容的半導體裝置，即使對於2 個絕緣閘極型電場效應電晶體部分別配置在基板的兩面 的二容易引起振盪的結構，也有可能通過將穩定化板電容 做得比閘一汲極電容更大，而抑制短路時的振盪。 ”此外由於。又置了 .疋化板，就能一方面抑制飽和電 壓、另一方面降低絕緣閘極型電場效應電晶體密度。因 此，就能防止因閘極電容的增大而引起的開關^作時間滞 後’且就能不用大電容閘極驅動電路。 另外2由於能夠降低絕緣閘極型電場效應電晶體的密 度’就能減小飽和電流，就能使抗短路值提高。 另外還無需將穩定化板做成埋入到寬度大的溝渠内的 結構。因此，還能避免在形成上述結構時有關蝕刻的產生_ 作業性變壞的問題。 ^上述的另一方面内容中’較佳的是，在第！穩定化板 與弟1絕緣閘極型電場效應電晶體部的汲極區所形成的第1
第21頁 484171 五、發明說明（18) 穩定化板電容，要比在第1絕緣閘極型電場效應電晶體部 的閘極與汲極區之間所形成的第1閘一汲極電容更大。在 第2穩定化板與第2絕緣閘極型電場效應電晶體部的汲極區 之間所形成的第2穩定化板電容，要比在第2絕緣閘極型電 場效應電晶體部的閘極與汲極區之間所形成的第2閘一汲 極電容更大。 因此，就有可能抑制振盪。 在上述的另一方面内容中，較佳的是，並列配置多個第 1絕緣閘極型電場效應電晶體，在挾在2個第1絕緣閘極型 電場效應電晶體的區域中配置2個以上第1穩定化板。並列 配置多個第2絕緣閘極型電場效應電晶體，在挾在2個第2 % 絕緣閘極型電場效應電晶體的區域中配置2個以上的第2穩 定化板。沒極區中挾在2個以上第1穩定化板中的區域的雜 質濃度以及挾在2個以上第2穩定化板中的區域的雜質濃 度，要比汲極區的其他區域的雜質濃度更高。 由於该雜質濃度而的區域，耗盡層難以擴展，故就能確 保穩定化板的電容。 在上述的另一個方面内容中，較佳的是，半導體基板具 有形成於第1主平面上的第1閘極用溝渠和形成於第2主平 面上的第2閘極用溝渠。第1絕緣閘極型電場效應電晶體部 的閘極埋入到第1閘極用溝渠中。第2絕緣閘極型電場效應瞻 電晶體部的閘極埋入到第2閘極用溝渠中。
484171
五、發明說明（19) 在上述的另一個 型電場效應電晶體 該兩側面中分別與 渠道形成區域相對 間極具有相互相對 緣閘極型電場效應 因此，就能在間 在上述的另一個 含有第1和第2絕緣 在並列配置的多個 板。 因此，就能抑制 體部的〉及極處所發 能使耐短路值提高 部谷中，較佳的是，第1絕緣閘極 極具有相互對向的兩側面，它在 。、、=緣閘極型電場效應電晶體部的溝 絕緣問極型電場效應電晶體部的 蕾兩側面’它在兩側面中分別與第2絕 〃日日體部的溝渠道形成區域相對。 亟的兩側面處形成溝渠道。 面内谷中，車父佳的是，並列配置多個 閘極型電場效應電晶體部的元件單元， 元件單元的終端部配置第丨和第2穩定化 元件單元内的絕緣閘極型電場效應電晶 生的電位變化影響到元件單元以外，就 〇 在上述t另一個方面内容中，較佳的是，在並列配置的 多個元件單元的終端部處分別配置多個第丨和第2穩定化 板0 因此，更進一步提高了振盪抑制效果。 才文照本發明的再一内容方面的半導體裝置，具有絕緣間 極型電場效應電晶體部和穩定化板。絕緣閘極型電場效應 電晶體部具有挾著溝渠道形成區域而相互對向的源極區和¥ 汲極區、以及在溝渠道形成區域挾著閘極絕緣膜而相對的 閉極。穩定化板在汲極區扶者板用絶緣膜而相對、且在與 汲極區之間形成電容，益真係由導電體和半導體所構成。
90101502.ptd 第23頁 五、發明說明（20) 並列配置多個a > 元，且在並列g ::，極型電場效應電晶體部的元件單 板。 ' 々夕個兀件單元的終端部處配置穩定化 件= = = =容的半導體裝置，就能抑制元 的電位變化影響^株=%效應電晶體部的溝渠處所發生 在上述的再三2早元以外，就能使抗短路值提高。 多個元件單元的故:^谷中，較佳的是，在並列配置的 因此，進一 ^^邛處配置多個穩定化板。 了振盪抑制效果。 (實施形態L圖式來况明本發明的實施形態。 圖1和圖2為雜-j 構的電路圖和禾咅剖^ =员知形恶1中的半導體裝置的結 主要參照圖2 : U一 如1 〇〇〜20 0 ^厚度導m導體裝置為形成在具有例 η—石夕基板1具有例如約1χ l〇H上曲的^渠閉極型IGBT。 的第1主平面侧形成有例如 =^。在該ir石夕基板丨 、從第1主平面起的深度約 又為約lx 1〇6〜lx 10丨《cnr3 型主體區域2。在p型主體區域2體所構成的P 如由濃度為IX 1〇Hcm-3以上、從的苐1主平面上形成有例 〇. 5 # m的11型半導體所構成的n型^平面起的深度約為 面上與該η型發射極區域3相鄰形=^極區域3。在第〗主平 cnr3左右、作為至p型主體領7 例如濃度為1 X 1 〇2〇 一、低電阻接觸的p雜質擴 90101502.ptd 第24頁 484171 — 丨丨丨· —^™***β· 五、發明說明（21) 散區域6。 巴有穿透於η型發射極區域3和？型主體 &域2而通達η-矽基板工的閘極用溝渠股 具有從第1主平面起的3〜10_=溝 絕=::Γ°〜20°nm厚度的石夕氧化膜所構成的閘極 、、、邑4膜4a。形成例如由導入高濃度的磷 閘極5a、做成埋入到閘極用溝準丨 曰曰夕斤構成的 電位“M空制極電性連1冓^中。間極5a與給定閑極 =’由閘極用溝渠la、閘極絕緣膜4a和閘極 =溝朱。\由„-石夕基板…型發射極區籌成甲] 土、以-石夕基板“乍為汲極、以_ J ^ 的^閑極型電場效應電晶體部(在此為_電Υ體為部^極 部置多個廳電晶體部，在2個_電曰體 。間=射極溝渠。此發射極溝渠具有發射匕體 广=用絕緣膜4b和發射極用導電層5b : 牙透於p型主體區域2形成為通到“夕基板i。用 =攸第1主平面起的、例如3〜1〇 _的 的形成例如由導入了高濃度 主平面上形成層間 =5b。 :置通到第1主平面的孔9a。在該孔9a的底部日：义莫9 ^ 1 0 ° ^ ^ ^ ^ ^ t #11 it i§ ft m ί 90101502.ptd 第25頁 五、發明說明（22) 2穩定化板5b、P雜質擴散區域6和〇型發射極區域3電性 運接。 p刑隹在n石夕基板1的第2主平面側依次形成n型緩衝區域7和 i木電極區域8。給出集電極電位c的集電極12與該卩型 ，極區域8電性連接。此集電極12的材質可為例如銘化合、 ，要參照圖1，如圖2所示的IGBT的結構係由M〇s電晶體 :和二極體〇1所構成。又在閘極5a與『石夕基板丨之間構成 亟側電谷C d，而在閘極5 a和n型發射極區域3之 :=CS。還在穩定化板“與“夕基板1之間構成穩定 .“谷Cf。在本貫施形態中，該穩定化板電容Ci做成為 比汲極側電容Cd更大。 馬 2實施形態的"體裝置中，纟例如格變換器時， 極二位為基準，控制極的閘極電位G為在截止狀態 2 2 Γ , 、接通狀態設定為+ 1 5V的脈衝狀控制信號， 集Ϊ極12的集電極電位取決於閘極電位大致取在電源電壓 和飽和電壓之間。 ^卜’在設問極用溝渠13與發射極用溝渠115之距離為dx n用溝渠1&的間距為Pi的場合，pi/dx不予限制。 納狀番ί的發明者們對於傳統例和本實施形態的多種半導 體衣置中短路時的波形進行了研討。 的ΐίϊΐί :採用如圖54所示的USP6，°40,59 9中所記述 ' "。並在測定時，取電源電壓為40 0V，在閘極 電壓在一15V〜+i4V範圍寬度為1〇//s的接通單脈
多照圖3A〜圖3D以及圖4，在圖54所示的結構中，在 ί亡輸入了接通脈衝信號後，經過0· 4〜0· 7負的閘極; 机取大為—2Α。因此，可知閘極電壓Vg在0· 75後一直ρ夂 低到一 1 0V左右，一度接通的溝渠道再次切斷，由此再二 ，極接通。可見，在此結構中施加有過度的負反饋， 振盪後該振盪會不衰減地繼續振動下去。
又在如圖2所示的本實施形態的結構中，電源電壓取為 800V，在閘極上加上電壓在一15V〜+19V範圍寬度為1〇'、、 / S的接通脈衝信號。此時的短路時的波形示於圖〜 5D以及圖6。 口 、另外，圖5A〜圖5D是以Ig、vg、Vce和1(：為縱軸、時間 為橫軸。圖6為局部放大顯示圖5A〜圖5D的圖、而是以Vce 和I c為縱軸，時間為橫軸。 苓照圖5 A〜圖5D以及圖6，在圖2所示的結構中，在閘極 上輸入接通脈衝後，經過0.4〜〇 55#s負的閘極電流4最 大為1A 口此可知閘極電壓V g在〇. 5 5 # m s後瞬間一直 降低到0 V，雖然振盈了但接著的振盈幾乎就被抑制掉了。 在圖2的結構中施加有過度的負反饋而一時發生振盈，但 其反，係數K為一 1<Κ<〇而近似於01的值，故振盪急速衰 減這樣採取本Λ施形悲的結構的話，電源電壓在8 〇 〇 V以
五、發明說明（24) J接通時的閘極電壓範圍在19V以下時，振盪會抑制 制T來說明在本實施形態的結構中短路時的振盪能夠抑 刺掉的理由。 ^照圖1，在本實施形態中，在短路狀態下仍然在施加 ：源電壓的情況下從截止狀態變為接通狀態。於是，在 % ^附近所產生的電荷Qd由於設置了穩定化板而被分配成 ==電容Cd和穩定化板電_。因此，與無穩定化祝 的f二相比，dVd便變為Cd/(Cd+Cf)之大小。由此，在如 同本貫施形態那樣稃定/卜&雷& p f φ 沾π人h汞钇疋化板電谷Cf要比溝渠側電容Cd為大 ! V :Λ 即使Cd增大閘極電流ig的流入仍然變 j v §的下降也很小。因土卜，巧/ 制了。 U此反饋就很小，而振盪就被抑 4 J:：：：還對在傳統例和本實施形態的各半導 胆裝置中尔電極電流與集電極電壓 結構示於圖7。 你進仃了研时，其 從圖爾果可 在本實施形 如圖52或圖54中所示的傳統的半導導體裝置中與 小在集電極電壓固定時的集電極電流；相比較，就能減 _ 如上所述，在本實施形態中，由於 成比汲極侧電容CdA，故能抑制短路D =板電容U做 此外’通過穩定化板“的電容 使… 位幾乎固定在一恒定電位上，也具=導肽基板中的電 另外’為了抑制振盪而在閘極；二p制效果。 屏木兩側形成MOS電晶體
90101502.ptd 第28頁 484171 五、發明說明（25)
部，降低汲極側電容C也是很重要的。 另外’即使在頂部中的一部分處產生不均勻而局部形 dVd/dt的場合，由於通過穩定化板5b的電容而使電位固^ ’故能抑制其對周邊的影響。 疋 另外由於5又置了穩定化板5b，就能降低MOS電晶體宓 ^。因此，就能防止因閘極電容的增大所引起的開關動* 日守間滞後’且能不用大電容閘極驅動電路。 泣另$二由於降低了 M0S電晶體密度，故能減小飽和電 机’就能使抗短路值提高。此外，由於無需將穩定化 做成f入到大寬度的溝渠内的結構，故就能避免在形成、言 種大寬度溝渠時與蝕刻有關的生產作業性變壞的問題。乂 再者，雖然在本實施形態中是針對溝渠閘極結構 & ^體荨的絕緣閘極電場效應電晶體部的開關元件士 心適用’也能期望得到同樣的效果。
^另外’本發明對於集電極結構不 能得到同樣的效果。 論為何種結構的，也都 1「二：猫不用說’用於圖8所示那樣的例如平面閘極型 那種平面閘極型開關元件也會有同樣的效果。採；if:示的平面間極型元件，為要提高面積效〇 果用溝-型的穩定化板5b，也可想而知可得到同樣的效
484171 五、發明說明（26) 白勺現 _ 6 ^ 了抑制這種現象，可容易地設想到將閘極5a與 化板5b的距離加大、或者將與穩定化板“相對的厂矽 土板1的區域的η型雜質濃度提高。 另外對於導電型相反的元件也同樣有效。 I ^ f，雖然在本實施形態中是針對將穩定化板5b連接到 =極11上的例子來說明的，但穩定化板5b也可以是呈有 =極電位E以外的一恒定電位或者抵銷負反饋的 位的電極。 ％ 另外，由 質濃度，故 盪抑制效果 於提高了穩定化板5b的η-矽基板1側壁的n型雜 也能使穩定化板電容Cf加大，從而得到提高掮
此外，穩定化板電容Cf汲極侧電容Cd相比越大則電位越 是穩定化、因此，由於採用了圖9〜圖17所示的結構或它 們的組合，通過加大穩定化板電容Cf，就能再進一 振盪抑制效果。 ^ 另外本杂明的結構對於如圖1 8所示的、在半導體其板 的第1主平面和第2主平面的兩個面上都設有閘極型電場 應電晶體結構的元件，或者集電極和發射極同時形成在 1主平面上的元件，都是有效的。
又如圖1 9的等效電路所示，不將穩定化板直接定為一怍 定電位，而使取為在使穩定化板在與^矽基板1之間構旦 電容的同時、在與發射極電位之間也構成電容的那種漂 電位’也可通過電容結合來達到電位的穩定化。 夕 以下’對這些轉移用例進行說明。
484171 五、發明説明（27) (實施形態2) 圖8為概略顯不本發明實施形態2中的半導體裝置之結構 的剖面圖。參照圖8，本實施形態的半導體裝置為在例如厚 度約為1 0 0〜2 0 0 // m的半導體基板上所形成的平面閘極型 I GBT。在例如 >辰度約為1 χ 1 〇h cm_3的n_矽基板1的第1主平 面側有選擇地形成由P型半導體所構成的p型主體區域2。p 型主體區域2具有例如約為1χ 1(ρ〜1χ 1〇18^_3的濃度， 並有從第1主平面起的約為3 _的深度。在p型主體區域2 中第1主平面上，形成例如由濃度為1 X 1 019cm—3以上、從第 1主平面起的深度約〇· 5 Am的11型半導體所構成的n型發射 極區域3在此11型發射極區域3的鄰近，以例如1 χ 1 〇2〇 cm_3 的高濃度形成作為至P型主體區域2的低電阻接觸的p+雜質 擴散區域6。 、 、與挾矽基板型發射極區域3的？型主體區域2 對:在第1主平面上通過閘極絕緣膜4形成有閘極5a ，η—矽基板1、n型發射極區域3和閘極5a來構成以 ^ i i …型發射極區域3為源極的絕緣閑極 J…電日日體部（在此為Μ 〇 s電晶體部）。 形，導體部中的第1主平面上，通過絕緣膜4 « 矽、高熔，:八：：：可採用例如導入了高濃度的磷的多晶 複合： 屬材料、高熔點金屬石夕化物或者這些材料的 在第1主平面上形成層間絕緣膜9，並在該層間絕緣膜9
484171 五、發明說明（28) 上形成通到第1主平面的一部分表面的孔h。 么屬層10。給定發射極電灿的發射二通1 屬電層二穩定化… ρ划又隹在 Γ石夕&板1 μ第2主平面側依次形成η型緩衝區域7和 上集電極區域8。'給定集電極電批的集電賴斯型 極=8電性連接。該集電極12的材料為例如銘化合二 乂 ：二在//施形態中’源極側電極和汲極側電極同時 乂成於弟1主平面側。 所ϊί態中，也將在穩定化板5b與1r矽基板1之間 ^ = 化板電容Cf做得比在問極5a與『石夕基板1之 間所構成的汲極側電容Cd大。 以I =二2=的半‘體裝置中，在例如連接變換器時， I位為基準，控制極的間極電位G為在截止狀態 t ΐ ί Γ2 1 V'r "" ^ ^ ^ +15V ^ flJ Ε, 屙Γ ϊ 電位c取決於閘極電位°大致取在電源電 壓和飽和電壓之間。 π电你尾 極ί i ϊ施形態中’由於也將穩定化板電容cf設定為比汲 ii A ’故與實施形態1同樣’能夠抑制短路時的 ’至於除此以外的效果，也可得到與實施形 俅的效果。 (實施形態3 ) 圖9為概略顯示本發明實施形態3中的半導體裝置的結構 484171 、發明說明（29) 的剖面圖。參照圖9，本貫施形態的結構在閘極用溝渠1 a 和發射極用溝渠1 b的深度關係方面與實施形態i的处 同。在*實施形態中，一發射極用㈣lb:;構基二 中的深度D 2要比伸入到閘極用溝渠1 a的n-矽基板中的深度 D1大，因此，在穩定化板5b與rr矽基板！之間所構成的穩 定化板電容Cf要比在閘極5a和n-矽基板1之間所構成的閘 極側電容Cd來得大。 此外，閘極用溝渠和發射極用溝渠丨b的、從第i主平面 起的深度D 3、D 4都在例如3〜1 〇 # m的範圍内。
此外，至於除此以外的結構，由於幾乎都與上述實施形 態1的結構相同，故對同意部件標以同—標號，並省略 其的說明。 在本實施形態中，也通過對閘極用溝渠1&的深度D1和笋 射極用溝渠1 b的深度D2進行調整來將穩定化板電容Cf做^ 比汲極侧電容Cd來得大，故與實施形態}同樣，能夠抑卞 短路時的振盪。 另外，至於除此以外的效果，也可得到與實施形態工 樣的效果。
此=卜’在圖8所示的結構中，由於將穩定化板讣相對於 n矽土板1的面積做得比閘極5 a相對於it矽基板1的面積大 ，故能抑制短路時的振盪。 、 (實施形態4 ) 圖2為概略顯示本發明實施形態4中的半導體裝置之結 構的口面目。參照圖1 0，本實施形態的結構在閘極絕緣膜 484171 五、發明說明（30) 4 a與赉射極用絕緣膜4 b的膜厚關係與實施形態}不同。 本實施形態中，閘極絕緣膜“與發射極用薄膜扑採 為矽巩化膜等的相同的材料、但發射極用絕緣膜扑的 T2做得比閘極絕緣膜4a的厚度n來得薄。因此，穩 ς 電容cf就被做成比汲極側電容Cd來得大。 ^ 反 女ί Γ ή至於除此以外的結構，與上述實施形態1的結構 大致相同，故對同一部杜扭 明。 對π 。卩件私以同一標號，並省略對其的說 門ί =施形態、巾’通過對發射極用絕緣膜4b的厚度Τ2和 =Γ的厚度T1進行調整來將穩定化板電容二旱 比沒極側電容Cd來得大，故盥餘 传 短路時的振盪。 文與貝鈀形恶1同樣，能夠抑制 樣的效果。 0放果，也可付到與貫施形態1同 此外，以上所述是斜盤 化的各膜厚作調整的情緣膜4a和發射極用絕緣膜 圖1的結構中使發射極用约给進仃虎明的’但也可以通過在 膜4a的介電常數來巴緣膜㈣介電常數比閘極絕緣 極侧電容一而將穩定化板電容Cf構成為比沒 比5 t丨：ί /數的场*，由於也使穩定化板電容C f做成 盪’。D | ^谷d大，故與實施形態1同樣，也能抑制振 (實施形態5 ) _ 11 ^概略顯示本發明實施形態5中的半導體裝置之結 484171 五、發明說明（31) 構的剖面圖。參照圖丨丨，本實施形態的結構在挾於2個m〇s 電晶體部的區域中設置多個發射極溝渠的這—點上與實施 形態1的結構不同。在本實施形態中，在挾於2個⑽^、電\曰曰必 體部區域的第1主平面上設置例如2條發射極溝渠。 此發射極溝渠與實施形態丨同樣，也是由發射$極用溝渠 1 b、發射極用絕緣膜仙和穩定化板5b所構成的。 在 挾於2個發射極溝渠中的第！主平面上，以例如ΐχ 1〇气一 左右的高濃度形成作為至P型主體區域2
雜質擴散區域6。 ^P 此外，至於除此以外的纟士谌 槿大致相η祕斜门 都與述貫施形態1的結 說明。 4件糕以同一標號，並省略對其的 在^貫施形態中，由於在挟於2個⑽電晶 設置多個穩定化板5 b，故能佶銲—儿』不6 £或上 5又此使穩定化板電容c f做 侧電容Cd來得大，故能盥實 彳文侍比汲極 振盪。 此/、貝靶形悲1同樣，抑制短路時的 另外’至於除此以外的效果开 樣的效果。 月匕b、貝她形恶1同 此外，挾在穩定化板5b中的區域也不一 位，也可以是漂移電位。在、、⑧+ e要疋叙射極電 到與特開平g— 3 3 1 0 63號公^"π多電位的場合，雖然也能得
4,994,87!所示，它會有^^樣的效果’但由於如USP 在，而'必須引起；主意、。 閉鎖的财抗值下降的可能存 (實施形態6)
90101502.ptd 第35頁 丄 /1 五、發明說明（32) 圖1 2為概略顯示本發明實施形態6中的半導體裝置之結 構的剖面圖。參照圖丨2，本實施形態的結構，在η_矽基板 1的雜質濃度進行調整的這一點上與實施形態丨不同。在本 2施形態中，與η-矽基板i的穩定化板5b相對區域的η型雜 質濃度比η-矽基板丨的其他區域的濃度要高。也就是說， 在與η矽基板1的穩定化板5 b相對區域中設置η+雜質擴散區 域14，此η+雜質擴散區域14具有比例如具有1 χ i〇Hcnr3左 右之濃度的rr石夕基板1更高的η型雜質濃度。 此外，對於除此以外的結構，都與上述實施形態1的結 構大致相同，故對同一部件標以同一標號，並省略對其的 說明。 ^
在本實施形態中，與穩定化板5 b相對的位置處設置了高 濃度的n+雜質擴散區域1 4。因此，耗盡層難以擴展，就有 可能得到大電容的穩定化板。由此，就能將穩定化板電容 Cf做得比汲極側電容Cd來得大，故能與實施形態1同樣， 抑制短路時的振烫。 另外，至於除此以外的效果，也能得到與實施形態1同 樣的效果。
此外，n+雜質擴散區域1 4可以採用從半導體基板表面的 離子注入和擴散來形成，也能在發射極用溝渠1 b形成時從 發射極用溝渠1 b的側壁的離子注入和擴散來形成。 此外，在圖1 2所示的結構中，高濃度的n+雜質擴散區域 1 4是配置在穩定化板5b的兩側附近的，但即使僅僅設置在 穩定化板5b的單一邊的侧壁附近也可得到抑制振盪的效
484171 五、發明說明（33) ; --- 果。 又如圖8所示’在平面閘極型⑽丁中，不用說，通過在 與穩定化板5b相對的n-矽基板！的第i主平面區域裏設置高 浪度的n+雜質擴散區域’也能得到與本實施形態同樣的效 果。 又如圖11所示，在挾於2個M0S電晶體的區域中有多個發 射極溝渠的結構中，也能適用本實施形態的結才冓。也就是 說，參照圖13，通過在挾於2個發射極溝渠的『矽基板】的 區域中設置高濃度的n+雜質擴散區域14，也能得到应本實 施形態同樣的效果。 >
又如圖13所不，在將挾於穩定化板5b的？型主體區域2設 定為發射極電位的場合。由於有高濃度的n+雜質擴散區域 14的存在，故也能得到降低因載流子蓄積效應引起的飽和 電壓的效果。 此外，如圖1 4和圖1 5所示，也可在整個p型主體區域2的 下面附近區域設置高濃度的n+雜質擴散區域丨4。在p型主 體區域2的正下整個區域中設置的高濃度n+雜質擴散區域 1 4，也能得到減低飽和電壓的效果。
又在圖1 4和圖1 5所示的結構中，由於將在穩定化板5b附 近的n+雜質擴散區域14或ir矽基板1的„型雜質的濃度提高 到比其他η型區域的濃度來得高，就能充分地抑制耗盡層 的擴展’就能再進一步減小汲極側電容Cd。 此外，上述以外的圖1 2〜圖1 5的結構，由於與圖2所示 的實施形態1的結構或圖11所示的實施形態5的結構大致相
90101502.ptd 第37頁 484171 五、發明說明（34) 5另Π 一部件標以同—標號，並省略對其的說明。 半導體梦署I明的叙明者們對於圖14所示的本實施形態的 ^ ^ " 的集電極電流與集電極電壓的關係進行了研 其結果合併在-起示於圖7。 丁 圖5 :7-的,广果可知’在本實施形態的半導體裝置中，與 電壓固定時的ί it ί 相比較’能夠減小在集電極 土 u疋日寸的集電極電流。 (實施形態7 ) 圖1 =:略顯示本發明實施形態7中的半導體 域2的深产在本貫施形態的結構在P型主體區 度在發射極溝渠部與閘極溝 上與貫施形態！的結構有所不同 體區域2形成為在閘極溝竿部户 ^加瓜心中’ P型主 因此，發射極溝渠部與n-矽基板丨相 / = 極溝渠與『矽基板!相對的長度要長 ：：成為比 與％疋化板5b相對的長度對於Ρ型主U 5b相對的長度之比’要比 ^公、，疋化f k樣由於％疋化板5b與η-矽基板J相對 ^ ^ ^ ^ ^^ ^ i t 合C ί做付比 >及極側電容c d來得大ο 此外，至於除此以外的結構，由於與上试 4641/1 五、發明說明（35) 進ΐ i實施形態中，通過對p型主體區域2的各部分的深度 :制，就能將穩定化板電容以做得要比汲極側電容U 盪:大，故能與實施形態丨同樣，能夠抑制短路時的振 樣ft :果至於除此以外的效果，也能得到與實施形態1同 可施形態的對p型主體區域2的深度進行控制的結構也 二的結構。在此場合’也可得到例如圖”所示 參照圖17 ’挾於多個發射極溝渠咐型主體區域2的、從 的、深度’做成要tbP型主體區域2的其他部分 能將二〜平面起的深度來得淺。因此，與上述同樣’ 斤扣卩==匕板電容^做得比汲極側電容Cd來得大，就有可 月匕抑制短路時的振盪。 體= 所示的結構中，是針對在挾於2個M0S電晶 置2條發射極溝渠的情況來進行說明的， 的發射極溝渠，在此場合，只要至少 有條舍射極附近的Ρ型主體區域2的、從篦〗幸羋而如从w 度做得淺即可。 攸弟1主千面起的洙 也ί :二if定化板5b附近和挾於穩定化板5b的區域中， 是，在别型主體區域而做成『石夕基板1呈分佈狀。但 域2的/人 體區域2的深度變淺、或者去除P型主體區 的％合，必須注意不使主耐壓降低。 此外，通過將在P型主體區域2的穩定化板5b附近的p型
90101502.ptd
第39頁 484171 五、發明說明（36)
雜質濃度做成要比p型主體區域2的其他區域的雜質濃度來 得低，就能得到與上述同樣的效果。 、 X (實施形態8 ) 圖1 8為概略顯示本發明實施形態8中的半導體裝置之纤 構的剖面圖。參照圖丨8，本實施形態的結構具有t在厚度j 例如100〜2〇〇 的半導體基板的第1主平面和第2主平面“ 的兩個面上形成Μ 〇 s電晶體部的結構。在濃度為約1 X 1014cm_3的矽基板的第j主平面侧和第2主平面侧上，Χ 由例如濃度約為lx 10丨6〜1X 1〇i8cm-3 成
型半導體所構成的P型主體區域2。 …為^的P 又在各P型主體區域2的第1主平 成由例如濃度為lx i〜3以上、深’度二^ 導體所構成的n型發射極區又、、、為〇· 5 的^型半 附近，作為至P型主體£ ^ / n型發射極區域3的 域6形編"…二電高r:觸… 在弟1主平面和黛？ 士 成穿透於η型發射極巴衫q面上都以例如3〜1 0 # Π1的深度形 的閘極用溝渠la。沿H3和P型主體區域2而通到rr基板丨 由矽氧化膜所構成的n ^閘極用溝朱1 a的内表面形成例如 濃度的⑽晶ί::;絕緣膜“。形成由例如導入了高 溝渠la中。閘極5a盥认6的閘極5a，形成為埋入到閘極用 接。 /、、、、5疋閘極電位G的控制電極電性連 這樣用間極用溝渠】 極溝渠。又由ΓΓ石夕7、間極絕緣膜4a和閘極5a來構成閘 土板1、η型發射極區域3和閘極5a，以n_ 90101502.ptd 第40頁 484171
矽基板1為汲極、n型發射極區域3為源極來構成絕緣膜閘 極型電場效應電晶體部（在此，即為MOS電晶體部）。 在挾於2個Μ 0 S電晶體部的第1和第2主平面上，分別都 成發射極溝渠。 乂 4舍射極溝渠具有發射極用溝渠丨b、發射極用絕緣膜“ 和發射極用導電層5b、發射極用溝渠lb穿透於p型主體區 而做成通到n-矽基板}上、且形成為3〜1〇 深度。沿 著忒赉射極用溝渠1 b的内表面形成由例如石夕氧化膜所構 白曰勺發射極用絕緣膜扑。採用例如由導入了高濃度的磷的多 曰曰矽等形成作為穩定化板的發射極用導電層5 b，形成姆入 到發射極用溝渠113中。 X s入
形成在第1主平面側的穩定化板5b，通過阻擋金屬層i 〇 /i ϊ ϊ ί Ϊ1主平面1、由例如紹化合物所構成的第1電極 另外，該第1電極11通過阻擋金屬層W與在 “面上的P+雜質擴散區域β和η型發射極區域3電性連 屬H: f ί ϊ2主平面側的穩定化板5b，通過阻擋 K =广/第2主平面上Η例如銘氧化物所構 厣彳 ° 電性連接。此外，該第2電極11通過阻幹4 層 10 與在第 ^ ^ ^ ^ ^ 域3電性連= 上的Ρ+雜質擴散區域6和η型發射極丨
在上述結構中，以第 別形成於第1和第？主企 j电仅马基準，名
—15V、接通為+1RV干面的閘極5a上輪入例如在截止J 的信號。另一方面，在第1和第2 ,
90101502.ptd 第41頁 484171
11之間加上最大約為主耐壓一主 壓，取決於其大 它們通常可以任 卞及右的電 小，一個成為發射極，一個成為集電極， 意互換。 因此，在弟1和第2主平面的兩個面 部的機構中，MOS電晶體部的汲極側置有M0S電晶體 形態的結構那樣來設置控制M〇s電 ，如同本貫施 化的穩定化板5b對於抑制振盈是電極7；。=及極側電位變 此外，在穩定化板5b與n-矽基板i之間所 板電容cf最好要比在閘極5a與„-石夕基2 2 沒極側電容Cd來得大。由此，就有可能抑二 的成： 盪。 此外，在圖18中，是針對在第i和第2主平面的兩個面上 設置穩定化板5b的情況來進行說明的，但不用說，即使僅 在第1和第2主平面的任何一單面上設置穩定化板5 b，也可 得到抑制振i的效果。 另外’可以知道’採用在第1和第2主平面中的至少任意 一個實施形態2〜7所構成的結構，也能同樣提高振盪抑制 效果。 (實施形態9) 在本實施形態中，涉及到了配置多個在上述實施形態i 〜7的各種結構中的I G B T元件單元的終端結構的問題。 圖2 0為概略顯示本發明實施形態9中的半導體裝置之結 構的剖面圖。此外，在圖2 〇中，系以配置了多個圖2所示
90101502.ptd 第42頁 484171 五、發明說明（39) 貫施形態1中的I GBT元件單元的結構為例來給出的。 參照圖2 0，圖中左側的圖示是省略掉了 ，但為配置了多 個與例如圖2所示的實施形態1同樣的丨GBT的元件單元。在 -亥配置多個元件單元的終端部的第1主平面上形成p型雜質 擴散區域2 1和發射極溝渠。 P型雜質擴散區域2 1為例如深度要比p型主體區域2更深 、濃度約為1 X 1 〇!6〜1 x i 〇18cm-3的區域，並做成圍繞著元 件形成區域。另外，發射極溝渠具有穿透於p型雜質擴散 ，=21而達到n-矽基板上的發射極用溝渠ia、在該發射極 J渠lb處沿著内表面所形成的發射極用絕緣膜社、以及 :里入在叙射極用溝渠1 b中的穩定化板的發射極用導電 吞亥穩定化板5 b通過卩且 > 人η ja 1 η τ 上的發射極u電性連接而與形成於第1主平面 過作為低雷PI i ^ ^妾此外，P項雜質擴散區域2 1則通 、丨f碍低逼阻接觸的p+ 射極11電性it | 雜貝擴政區域6和阻擋層1〇而與發 ，由於 部件以 都與上述實施形態1 同一標號，並省略對 此外，至於除此以外的結構 的結構大致相同，故對於同一 其的說明。 在本實施形態中，由
穩定化板5b，在元件|件早7^區域的終端部配置 變化對於元件單元F ^凡區域内的溝渠部處所發生的電 短路值的效： 域以外的影響被抑制了，故有提高 此外，在圖20 Φ ，b 疋、’對在7L件單元終端部配置丨塊箱
484171
定化板5 b的情況來進行說明的，但通過配置2塊以上的空 定化板5 b就能更高地提高振盪抑制效果。 、L 圖2 1為概略顯示在元件單元終端部配置多塊穩定化板 (例如2塊）時的結構的剖面圖。參照圖21，在元、疋^ 一反 丁 1 甲1^ 系 立而邰配置2塊穩定化板5b中在最外周處配置的穩定化板5、 的結構具有和圖2 0所示的結構同樣的結構。此外，在》b 在最外周的穩定化板5b與元件單元區域之間處配置的^ ^ 化板5b具有與例如圖12所示的實施形態6的結構大致相思同^ 也就是說’在與穩定化板5 b相對的n-矽基板1的區域
近，形成有其η型雜質濃度要比n-矽基板i更高的η+°雜^也 散區域14。 ，、貝雨 由於都與上述圖1 2的結構 同一標號，並省略對其的 此外，至於除此以外的結構， 大致相同，故對於同一部件標以 說明。 通過在元件單元終端部這樣配置多 高地提高振盪抑制效果。 夕鬼知疋化板5b就能更 9 此外，使電場緩和的結構也可為電姓 的其他結構，但可知通過採用本發明=^斜面結構等 件單元區域内的電位變化不易影‘雷J定化板能夠使元 此外，這些結構也能適用為緩和結構部分。 的高壓半導體裝置元件單元終端部分9、60所示的傳統 (實施形態1 〇) 、、、Ό構° &針對在挾於MOS電 在圖1 8所示的實施形態8的結構中，曰
抑4171 五、發明說明（41) 晶體結構中區域中、在第1主平面和第2主平面上各配置1 塊穩定化板5 b的情況來進行說明的，但也可以如圖2 2所示 在第1主平面和第2主平面上各配置多塊（例如2塊）穩定化 板5 b。在這種場合，也可在挾於多個穩定化板中的rr矽基 板1的部分處設置高濃度的n+雜質擴散區域1 4。 通過這樣在第1主平面和第2主平面上各配置多塊穩定化 板5b、並設置n+雜質擴散區域14，就能再進一步提高振盪 抑制效果。 此外，在圖1 8的結構中的元件單元區域終端部的結構也 可以做成如圖2 0所示的結構，在此場合，如圖2 3所示，在 元件單元區域終端部的第1主平面和第2主平面上分別形成 φ 發射極溝渠和P型雜質區域2 1。另外，在圖1 8的結構中的 元件單元區域終端部的結構也可以做成如圖2丨所示的結 構。在此場合，就成為如圖2 4所示的結構了。 (其他實施形態） 本發明的結構，除了上述實施形態1〜丨〇的結構以外 還能適用於多種多樣的高壓半導體裝置。以下，來說明本 發明的結構適用於多種高壓半導體裝置的例子。
圖2 5為概略顯示本發明的其他實施形態中的半導體裴置 參照圖2 5 ’在n-矽基板1的第1主平面側形成高濃度的^型 雜質擴散區域14和Ρ型主體區域2。在此ρ型主體區域2中的 第1主平面上形成η型發射極區域3、以及作為至Ρ型主體區 域2的低電阻接觸的ρ+雜質擴散區域6。 在第1主平面上形成有穿透於η型發射極區域3、Ρ型主體
90101502.ptd 第45頁 484171 五、發明說明（42) -------- 區域2和η型雜質擴散區域14而逵糾 _。沿著該閉極用溝渠la的内基/反1的問極用溝 並形成閘極5a、做成埋入到閘極用' ::成閘極絕緣膜4a ’ 用溝渠1 a中。 由該ir矽基板1、n型發射極區垴q 曾』，丛、α 和閘極5a構成的以n-矽 基板1為汲極、以η型發射極區域3為源極的M〇s電晶體姓 。此外，由閘極用溝渠la、閘極絕# 、。冓 極溝渠。 、巴緣M4a和閘極5a構成間 挾於此2個M0S電晶體結構中的第i主平面上形成例如 夕條（例如2條）發射極溝渠。該發射極溝渠係由發射極 溝渠ib、發射極用絕緣膜訃和發射極用導電層5b構成。 發射極用溝渠lb做成穿透於P型主體區域2 型雜 散區域14而達到n-矽基板！。沿著該發射極用溝渠^的^ 表面形成發射極用絕緣膜4b，並形成作為穩定化板的發 極用導電層5 b、做成埋入在發射極用溝渠1 b中。此外，在 挾於多條發射極溝渠中的第！主平面上形成作為至p型主俨 區域2的低電阻接觸的p雜質擴散區域6，再在i上 : 化物層21a。 /成石夕 ^在閘極5a上，通過由例如矽氧化膜所構成的絕緣膜22A 形成絕緣膜9、22B。此外，在第1主平面和穩定化板5b上 形成矽化物層21a、21b。形成阻擋金屬層1〇和發射極u、 做成將第1主平面完全覆蓋住。因此，發射極1 1與穩定化 板5 b n型發射極區域3和P+雜質擴散區域6電性連接。 此一外，η-石夕基板！的第2主平面側的結構也可以是例如圖 2所不那樣、由η型緩衝區域7、Ρ型集電極區域8和集電極
90101502.ptd
第46頁
484171 五、發明說明（43) 1 2所形成的結構，也可以是其他的結構。這樣，由於能夠 適用於多個結構，故n-矽基板1的第2主平面側的結構的 示省略了。 在本實施形態中，也能使穩定化板5b與^矽基板丨之間 所形成的穩定化板電容Cf做成比閘極5a與『矽基板i之門 =成的沒極側電容^來得大。因此，與上述實施形態丨^ 丄ϋ同樣’能夠抑制短路時的振盪。 ^圖25的結構中，也可以作為發射極用溝渠ib的側壁， 主平面上增加n+雜質擴散區域3，採用圖26所示那樣 曰3、培構。 此外，在圖25的結構中，是針對在閘極用 壁處設置η型發射極區域的情況來進行說明的，但也可：貝1 Ξ 3 所不另外僅气閘極用溝渠1 b的單側側壁上設置發射極 。另外，如圖27所示，也可在挾於m〇s 區域中僅配置1塊穩定化板5b。 體…構的 此外，在圖25的結構中，埋入發射極用溝渠1 — 化板5 b是作為相互分離&道 中的疋 所不’夕條發射極用溝渠丨b 028 構成的穩定化板51)。在此p八浐—彳h 4 ^ 單一層所 與各發射極用溝準1 b中如、上* ^過形成於 來與阻擔金屬^二^分相連的橋部 萄層i U和發射極11電性連接。另外，i π二、士 石夕化物層2 1 b的區域以认i 在形成有 22A、9、22B。 一外的穩定化板5b上形成絕緣膜層 此外，在圖28的結構中，也可採用如㈣所示的、作為 90101502.ptd 第47頁 484171 五、發明說明（44) 發射極用溝渠1 b的侧壁、在第1主平面上加上n+雜質擴散 區域3的結構。 此外，在圖2 7的結構中，也可採用如圖3 0所示的、作為 發射極用溝渠1 b的側壁、在第1主平面上加上n+雜質擴散 區域3的結構。 此外，在圖27的結構中，穩定化板5b的上面是置於發射 極用溝渠1 b之中的，但也可如圖3丨所示，突出於發射極用 溝渠1 b的上方。在此場合，在穩定化板5b上連接發射極j i 的部分處形成有矽化物層21b，而在其餘部分上則形成絕 緣層 22A、9、22B。 ’也可採用如圖3 2所示的、作為 在第1主平面上加上n+雜質擴散
此外，在圖3 1的結構中 發射極用溝渠1 b的側壁、 區域的結構。 】的結構中’是針對p型主體區域2在整個第 # =二为佈的結構來進行說明的，但也可如圖33 所不，僅僅位於閘極用溝渠1&的侧壁部上。 用Ϊ = 結構中，匈用如圖34所示的、作為 發射極用溝渠1 b的侧壁、+贫 區域3的結構。 在弟1主平面上加上Π+雜質擴散 此外，在圖2 7的έ士德丄 1 ^ ^ s ^ ^ t ^ ^ ^ ^2 ^ ^ ^ ^ 所示，僅僅位於閘極用:構汸進仃，明的’但也可如圖35 此外，在圖28的結：的側壁部上。 1主平面上均勻分佑μ ，疋，十對ρ型主體區域2在整個第 ^刀佈的結構來進行說明的，但也可如圖36
90101502.ptd 第48頁 484171
所示：僅僅位於開極用溝渠的側壁部上。 此外’在圖3 6的結構中，士 區域3的結構。 隹弟1主千面上加上η+雜質擴散 ，也可採用如圖38所示的、作為 在第1主平面上加上n+雜質擴散 此外’在圖3 5的結構中 發射極用溝渠1 b的侧壁、 區域3的結構。 1主此平外面上在二Γ:結/中，是針對p型主體區域2在整個第 ΛΛ 結構來進行說明的，但在可如圖 39所不，僅僅位於閘極用溝渠“的側壁部上。 此外’在圖39的結構中也可採用如圖4〇所 射極用溝渠1 b的側壁、在第1主平面卜士 L + ^ 域3的結構。 在弟1主千面上加上❹質擴散區 二，在圖25〜40所示的結構中’是針對閘心的上面 位於閘極用溝渠1 a之中的情況來進行說明的，但也可以 出於閘極用溝渠la上。閘極5a的上面突出於閘極 之上方的結構示於圖41〜49。 霉 圖 41、42、43、44、45、56、47、48 分別為對應於圖25 、26，27，28，37，38，39 , 40的結構中、閘極&的上面 突出於閘極用溝渠1 a上的結構。 此外’在圖8所示的平面閘極結構中，也可以使y石夕基 板1的第1主平面側的濃度做成高濃度。例如如圖4 9所示， 也可在η石夕基板1的弟1主平面側形成高濃度的^型雜質擴 散區域1 4。因此，能夠把穩定化板電容以做得大，故能抑
第49頁 五、發明說明（4〇 -------- 制短路時的振盪。 此外’在圖4 9的結構中，也可省略^型緩衝區域7而構成 圖5 0所不的結構。另外，在圖8所示的結構中，也可省 η型緩衝區域7而構成如圖5 1所示的結構。 再者，關於本發明的具有發射極溝渠（穩定化板）的溝渠 、S閘極的結構是以迄今存在η型緩衝區域7的情況來給出 的，但即使將η型緩衝區域7省略了的結構也能得到同樣的 效果。 此外在上述的貫施形態1〜1 0及其他實施形態中，是 ，f穩定化板電容Cf要比汲極側電容^來得大的情況來進 =呪明的，但在穩定化板電容Cf比汲極側電容Cd之20 %來 得大的情況下也能得到抑制振盪的效果。
此外，是針對閘極5a和穩定化板5b為導電體的情況來 行說明的，但閘極5&和穩定化板5b也可以是半導體。 此外，以上是針對IGBT來進行說明的，但本發明可適 於具有絕緣閘極型電場效應半導體部的所有元件。 應該理解到，本發明所揭示的實施形態的所 於作限制的。本發明的範圍並 含與申.請專利範圍同等意義和範圍 ：還
產鷺上之可利用f 3的茂：化。 本發明涉及高壓元件，特別涉及刪的 溝渠閘極IGBT中能發揮其最大效果的“”姓，尤其疋 發明有利地提供了一種能抑制短 流此外’ +他閘極電容
90101502.ptd 第50頁 484171 五、發明說明（47) 同時又能抑制短路時的振盪並減小損失的半導體裝置及其 製造方法。 元件編號之說明 1 π 碎基板 la 閘極用溝渠 lb 發射極用溝渠 2 P型主體區域 3 η型發射極區域 4a 閘極絕緣膜 4b 發射極用絕緣膜 5a 閘極 5b 發射極用導電層 6 Ρ+雜質擴散區域 7 η型緩衝區域 8 Ρ型集電極區域 9 層間絕緣膜 9a 第1主平面的孔 10 阻擋金屬層 11 發射極 12 集電極 14 η+雜質擴散區域 21 Ρ型雜質區域 21a 、21b 石夕化物層 22A 、22B 絕緣膜
90101502.ptd 第51頁 484171 五、發明說明 (48) 101 rf矽基板 101a 閘極用溝渠 101b 發射極用溝渠 102 P型主體區域 103 η型發射極區域 104a 閘極絕緣膜 104b 絕緣膜 105a 閘極 105b 發射極 106 Ρ+雜質區域 107 η型緩衝區域 108 Ρ型集電極區域 109 絕緣膜 109a 109b 子L 111 發射極 112 集電極 114 η型雜質區域 121 Ρ型雜質區域 C 集電極電位 Cd 汲極側電容 Cf 穩定化板電容 Cs 源極侧電容 D3、D4 深度
90101502.ptd 第52頁 484171 Φ 五、發明說明 (49) Di 二極體 Di 電流變化 E 發射極電位 G 閘極電位 Gm 跨導 I gd 電流 I gs 電流 主電流 Ig 閘極電流 IGBT 溝渠閘極型 Pi 間距 Re 電阻 Tr M0S電晶體 Vg 閘極電壓 Vd 汲極側的電位 Vs 源極側的電位
90101502.ptd 第53頁 484171 圖式簡單說明 圖1為概略顯示本發明實施形態1中的半導體裝置之結構 的電路圖。 圖2為概略顯示本發明實施形態1中的半導體裝置之結構 的剖面圖。 圖3A、3B、圖3C和圖3D為顯示傳統例中產生振盪情況的 圖。 圖4為圖3A、圖3B、圖3C和圖3D的局部放大圖。 圖5A、圖5B、圖5C和圖5D為顯示本發明實施形態1的半 導體裝置中振動抑制情況的圖。 圖6為圖5A、圖5B、圖5C和圖5D的局部放大圖。 圖7為顯示I c和V c e之關係的圖。 圖8為概略顯示本發明實施形態2中的半導體裝置結構的 剖面圖。 圖9為概略顯示本發明實施形態3中的半導體裝置結構的 剖面圖。 圖1 0為概略顯示本發明實施形態4中的半導體裝置結構 的剖面圖。 圖1 1為概略顯不本發明貫施形癌5中的半導體裝置結構 的剖面圖。 圖1 2為概略顯示本發明實施形態6中的半導體裝置結構 的剖面圖。 圖1 3為概略顯示本發明實施形態6中的半導體裝置的另 一結構的剖面圖。 圖1 4為概略顯示本發明實施形態6中的半導體裝置的另
\\312\2d-code\90-04\90101502.ptd 第54頁 484171 圖式簡單說明 一結構的剖面圖。 圖1 5為概略顯示本發明實施形態6中的半導體裝置的另 一結構的剖面圖。 圖1 6為概略顯示本發明實施形態7中的半導體裝置結構 的剖面圖。 圖1 7為概略顯示本發明實施形態7中的半導體裝置的另 一結構的剖面圖。 圖1 8為概略顯示本發明實施形態8中的半導體裝置結構 的剖面圖。 圖1 9為顯示穩定化板處於漂浮狀態情況的電路圖。 圖2 0為概略顯示本發明實施形態9中的半導體裝置的結 構的剖面圖。 圖2 1為概略顯示本發明實施形態9中的半導體裝置的另 一結構的剖面圖。 圖2 2為概略顯示本發明實施形態1 0中的半導體裝置結構 的剖面圖。 圖2 3為概略顯示本發明實施形態1 0中的半導體裝置的另 一結構的剖面圖。 圖24為概略顯示本發明實施形態1 0的半導體裝置的另一 結構的剖面圖。 圖2 5〜5 1為概略顯示本發明其他實施形態中的多種半導 體裝置的結構的剖面圖。 圖5 2為概略顯示傳統半導體裝置的結構的剖面圖。 圖5 3為概略顯示傳統半導體裝置終端結構的剖面圖。
90101502.ptd 第55頁 484171 圖式簡單說明 圖54為概略顯示USP6，040，5 9 9中所揭示之半導體裝置 的結構的剖面圖。 圖5 5為概略顯示在特開平9 — 3 3 1 0 6 3號公報中所揭示之 半導體裝置的結構的剖面圖。 圖5 6為用於說明I GBT的各半導體部與二極體部上所加電 壓的圖。 圖57為顯不IGBT的電路結構的圖。 «
90101502.ptd 第56頁

Claims (1)

  1. 484171
    l · 一種半導體裝置，其特徵為·· 具備絕^閘極型電場效應電晶體部，該電場效應電晶體 部具有挾著溝渠道形成區（2 )而相互對向的源極區（3)和沒 極區（1)，以及在上述溝渠道形成區域（2)處挾著閘極絕緣 膜（4、4a)而相對的閘極（5a);以及 穩定化板（5b)，該穩定化板（5b)在上述汲極區（〇處挾 著板用絕緣膜（4、4 b)而相對、且在與上述汲極區（丨）之間 形成電容、並係由導電體和半導體所構成； 在上述穩定化板（5 b )與上述汲極區（丨）之間形成的穩定 化板電谷要比上述閘極（5 a)與上述汲極區（1)之間形成的 閘一汲極電容更大。
    2 ·如申請專利範圍第1項之半導體裝置，其中，上述穩 定化板（5b)係在上述源極區（3)處電性連接的。 3 ·如申請專利範圍第1項之半導體裝置，其中，上述穩 定化板（5b)在與源極電位之間構成電容。 4·如申請專利範圍第1項之半導體裝置，其中，在上述 穩定化板（5b)與上述汲極區（1 )相對部分處的上述板用絕 緣薄膜（4 b )的膜厚要比在上述閘極（$ b)與上述汲極區（1 ) 相對部分處的上述閘極絕緣膜（4a)的膜厚更薄。
    5·如申請專利範圍第1項之半導體裝置，其中，在上述 穩定化板（5b)與上述汲極區（1)相對部分處的上述板用絕 緣4膜（4 b)的介電常數要比在上述閘極（5 a)與上述沒極區 (1 )相對部分處的上述閘極絕緣膜（4 a)的介電常數更高。 6·如申請專利範圍第1項之半導體裝置，其中，上述穩
    484171 六、申請專利範圍 定化板（5 b )與上述汲極區（1 )的相對的面積要比上述閘極 (5a)與上述汲極區（1 )相對的面積更大。 7·如申請專利範圍第1項之半導體裝置，其中，在與上 述穩定化板（5 b)相對部分處的上述沒極區（1 )的雜質濃度 要比在與上述閘極（5 a )相對部分處的上述汲極區（1)的雜 質濃度更高。 8 ·如申請專利範圍第1項之半導體裝置，其中，在並列 配置著多個上述絕緣閘極型電場效應電晶體、挾著2個上 述絕緣閘極型電場效應電晶體的區域中，配置有2個以上 的上述穩定化板（5 b )。
    9.如申請專利範圍第8項之半導體裝置，其中，上述汲 極區（1)中挾在上述二個以上的穩定化板（5b)中的區域的 雜質濃度要比上述汲極區（丨）的其他區域的雜質濃度更 而。 1 0 ·如申請專利範圍第6項之半導體裝置，其中，上述溝 渠道形成區（2 )位於與上述源極區（3 )和上述汲 反導電型的主體區域内； < ;#
    上述汲極區（1 )與上述穩定化板（5b)相對的長度相對 上述主體區域（2)與上述穩定化板（5b)相對的長度之比 要比上述汲極區與上述閘極（5a)相對 述主體區域(2)與上述問極(5a)相對的長度於 11 ·如申請專利範圍第i項之半導體裝置，立 備半導體基板，該半導體基板具有相互 ^ 习 和第2主平面，具有形成於上述第i主平面上丄主二
    90101502.ptd 第58頁 丄/1
    (4=，上述閘極（5a)埋入在上述閘極用溝渠（4a)之中。 二 請專利範圍第11項之半導體裝置，其中，上述 ，極(、5a) *有相s對向白々兩側面，|分別在上述兩側面上 人上述溝渠道形成區域（2 )相對。 1 3·如申請專利範圍第！項之半導體裝置，其中，源極側 二極（11)和汲極側電極（12)共同形成在上述 基板的 苐1主平面上。 14. 如申請專利範圍第丨項之半導體裝置，其中，源極側 電極（11)形成在上述半導體基板的第丨主平面上，汲極側 電極（12)形成在上述第2主平面上。
    15. 如申請專利範圍第丨丨項之半導體裝置，其中，上述 閘極用溝渠（4a) —直要達到上述汲極區（丨）為止。 1 如申請專利範圍第丨項之半導體裝置，其中，並列配 置著多個包含上述絕緣閘極型電場效應電晶體部的元件單 元’上述穩定化板（5 b)配置在並列配置著多個上述元件單 元的終端部。 17·如申請專利範圍第ΐβ項之半導體裝置，其中，在並 列配置著多個上述元件單元的終端部處配置有多個上述穩 定化板（5b)。 1 8 · —種半導體裝置，其特徵為··具備 半導體基板，該半導體基板具有相互對向的第1主平面 和第2主平面； 第1和第2絕緣閘極型電場效應電晶體部，該第1和第2半 導體部分別具有挾著溝渠道形成區域（2)而相互對向的源
    90101502.ptd 第59頁 484171
    ，區—(3 )和汲極區（1)，以及在上述溝渠道形成區域（2) 处挾著閘極絕緣膜（4 a)而相對的閘極（5 a ); 第1 %疋化板（5 b)，該第1穩定化板（5 a )在上述第j絕緣 閘極i電场效應電晶體部的上述沒極區（1)處挾著第1板用 絕緣膜（4b)而相對，且在與上述第i絕緣閘極型電場效應 電晶體部的上述汲極區（1)之間形成電容，並係由導電體 和半導體所構成的；以及 第2 %疋化板（5 b)’該第2穩定化板（5 b)在上述第2絕緣 閘極型電％效應電晶體部的上述汲極區（1)處挾著第2板用 絕緣膜（4b)而相對，且在與上述第2絕緣閘極型電場效應 電晶體部的上述汲極區（丨）之間形成電容，並係由導電體 和半導體所構成的； 上述第1絕緣閘極型電場效應電晶體部形成於第1主平面 上’而上述第2絕緣閘極型電場效應電晶體部形成於上述 第2主平面上，且電流在上述第1和第2絕緣閘極型電場效 應電晶體部之間流過。 1 9.如申請專利範圍第丨8項之半導體裝置，其中，上述第 1穩定化板（5 b)與上述第1絕緣閘極型電場效應電晶體部的 上述〉及極區（1)之間處所形成的第1穩定化板的電容，要比 在上述第1絕緣閘極型電場效應電晶體部的上述閘極（5 a ) 與上述沒極區（1 )之間所形成的第1閘一汲極電容更大； 上述第2穩定化板（5b)與上述第2絕緣閘極型電場效應電 晶體部的上述汲極區（1)之間處所形成的第2穩定化板的電 容，要比在上述第2絕緣閘極型電場效應電晶體部的上述
    90101502.ptd 第60頁 484171 六、申請專利範圍 閘極（5 a)與上述汲極區（丨）之間所形成的第2閘一汲極電容 更大。 2 0 ·如申請專利範圍第丨8項之半導體裝置，其中，在並 列配置著多個上述第丨絕緣閘極型電場效應電晶體、挾著2 個上述第1絕緣閘極型電場效應電晶體的區域中，配置有2 個以上的上述第1穩定化板（513); 在並列配置著多個上述第2絕緣閘極型電場效應電晶體 、挾著2個上述第2絕緣閘極型電場效應電晶體區域中，配 置2個以上的上述第2穩定化板（5b); 上述沒極區（1 )中挾在上述2個以上的的第1穩定化板 (5 b )中的區域的雜質濃度，以及在上述2個以上的第2穩定 化板（5b)中的區域的雜質濃度，要比上述汲極區（1)的其 他區域的雜質濃度更高。 2 1 ·如申請專利範圍第丨8項之半導體裝置，其中，上述 半導體基板具有形成於上述第1主平面上的第1閘極用溝渠 (4a)和形成於上述第2主平面上的第2閘極用溝渠（4a); 上述第1絕緣閘極型電場效應電晶體部的上述閘極（5a) 埋入在上述第1閘極用溝渠（4a)之中； 上述第2絕緣閘極型電場效應電晶體部的上述閘極（5a) 埋入在上述第2閘極用溝渠（4a)之中。 22·如申請專利範圍第21項之半導體裝置，其中，上述 第1絕緣閘極型電場效應電晶體部的上述閘極（5a)具有相 互對向的兩側面，並分別在上述兩側面上與上述第1絕緣 間極型電場效應電晶體部的上述溝渠道形成區域（2 )相
    484171
    對； 呈# f第I絕緣閘極型電場效應電晶體部的上述閘極（5a) 沒目互對向的兩側面，並分別在上述兩側面上與上述第 閘極型電場效應電晶體部的上述溝渠道形成區域（1) 相對。 _ 2 3 \如>申請專利範圍第18項之半導體裝置，其中，並列 立置著夕個包含上述第1和第2絕緣閘極型電場效應電晶體 部的兀件單元，上述第1和第2穩定化板（5b)配置在並列配 置著多個上述元件單元的終端部。 24·如申請專利範圍第18項之半導體裝置，其中，在並 列配置著多個上述元件單元的終端部處分別配置有多個上 $第1和第2穩定化板（5b)。 Μ 2 5 · —種半導體裝置，其包含有： 絕f閘極型電場效應電晶體部，該電場效應電晶體部具 有挾著通路形成區而相互對向的源極區（3)和汲極區（1)， 以及在上述溝渠道形成區（2)處挾著閘極絕緣膜（4a)而相 對的閘極（5a);以及 #穩定化板（5b)，該穩定化板（5b)在上述汲極區（丨）處挾 著板用絕緣膜（4 b)而相對且在與上述汲極區（丨）之間形成 電容’並係由導電體和半導體所構成的； 匕並列配置著多個包含上述絕緣閘極型電 φ 部的元件單元，上述穩定化板⑽配置在並二配；= 上述元件單元的終端部。 26·如申請專利範圍第25項之半導體裝置，其中，在並
    90101502.ptd 第62頁 484171
    90101502.ptd 第63頁
TW090101502A 2001-01-19 2001-01-20 Semiconductor device TW484171B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/000373 WO2002058160A1 (fr) 2001-01-19 2001-01-19 Dispositif a semi-conducteur

Publications (1)

Publication Number Publication Date
TW484171B true TW484171B (en) 2002-04-21

Family

ID=11736934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090101502A TW484171B (en) 2001-01-19 2001-01-20 Semiconductor device

Country Status (7)

Country Link
US (2) US6953968B2 (zh)
EP (3) EP2463912B1 (zh)
JP (1) JP4785334B2 (zh)
KR (1) KR100447364B1 (zh)
CN (1) CN1187839C (zh)
TW (1) TW484171B (zh)
WO (1) WO2002058160A1 (zh)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP4823435B2 (ja) * 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP3906052B2 (ja) * 2001-10-15 2007-04-18 株式会社東芝 絶縁ゲート型半導体装置
JP4090747B2 (ja) * 2002-01-31 2008-05-28 三菱電機株式会社 絶縁ゲート型半導体装置
US6943426B2 (en) * 2002-08-14 2005-09-13 Advanced Analogic Technologies, Inc. Complementary analog bipolar transistors with trench-constrained isolation diffusion
US6903969B2 (en) * 2002-08-30 2005-06-07 Micron Technology Inc. One-device non-volatile random access memory cell
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP2005101334A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005191287A (ja) * 2003-12-25 2005-07-14 Nec Kyushu Ltd 半導体装置及びその製造方法
JP4829473B2 (ja) * 2004-01-21 2011-12-07 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置およびその製造方法
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
JP5586650B2 (ja) * 2005-07-27 2014-09-10 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト ドリフト領域とドリフト制御領域とを有する半導体素子
US7655977B2 (en) * 2005-10-18 2010-02-02 International Rectifier Corporation Trench IGBT for highly capacitive loads
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
US8368144B2 (en) * 2006-12-18 2013-02-05 Infineon Technologies Ag Isolated multigate FET circuit blocks with different ground potentials
JP2008227251A (ja) * 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JP2008235788A (ja) * 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP4600936B2 (ja) 2007-06-20 2010-12-22 三菱電機株式会社 半導体装置およびその製造方法
US7807555B2 (en) * 2007-07-31 2010-10-05 Intersil Americas, Inc. Method of forming the NDMOS device body with the reduced number of masks
JP2009135360A (ja) 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US8507945B2 (en) * 2008-03-31 2013-08-13 Mitsubishi Electric Corporation Semiconductor device including an insulated gate bipolar transistor (IGBT)
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
US8093653B2 (en) * 2008-10-01 2012-01-10 Niko Semiconductor Co., Ltd. Trench metal oxide-semiconductor transistor and fabrication method thereof
JP5423018B2 (ja) * 2009-02-02 2014-02-19 三菱電機株式会社 半導体装置
JP5577606B2 (ja) * 2009-03-02 2014-08-27 日産自動車株式会社 半導体装置
KR20120008511A (ko) * 2009-04-28 2012-01-30 미쓰비시덴키 가부시키가이샤 전력용 반도체장치
US9048282B2 (en) * 2013-03-14 2015-06-02 Alpha And Omega Semiconductor Incorporated Dual-gate trench IGBT with buried floating P-type shield
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
JP5774422B2 (ja) * 2011-09-14 2015-09-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2012142628A (ja) * 2012-04-26 2012-07-26 Mitsubishi Electric Corp 電力用半導体装置
US10411111B2 (en) * 2012-05-30 2019-09-10 Kyushu Institute Of Technology Method for fabricating high-voltage insulated gate type bipolar semiconductor device
JP2014027182A (ja) 2012-07-27 2014-02-06 Toshiba Corp 半導体装置
JP6284314B2 (ja) 2012-08-21 2018-02-28 ローム株式会社 半導体装置
JP6190206B2 (ja) 2012-08-21 2017-08-30 ローム株式会社 半導体装置
US9029874B2 (en) 2012-09-13 2015-05-12 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer
US10475663B2 (en) 2012-10-02 2019-11-12 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
US8853774B2 (en) * 2012-11-30 2014-10-07 Infineon Technologies Ag Semiconductor device including trenches and method of manufacturing a semiconductor device
US9960267B2 (en) * 2013-03-31 2018-05-01 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
JP6265619B2 (ja) * 2013-04-17 2018-01-24 三菱電機株式会社 電力用半導体装置およびその製造方法
US9799731B2 (en) 2013-06-24 2017-10-24 Ideal Power, Inc. Multi-level inverters using sequenced drive of double-base bidirectional bipolar transistors
US9742385B2 (en) 2013-06-24 2017-08-22 Ideal Power, Inc. Bidirectional semiconductor switch with passive turnoff
AU2014302625B2 (en) 2013-06-24 2017-05-11 Ideal Power Inc. Systems, circuits, devices, and methods with bidirectional bipolar transistors
DE102013108518B4 (de) 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
JP6440989B2 (ja) 2013-08-28 2018-12-19 ローム株式会社 半導体装置
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US11637016B2 (en) 2013-12-11 2023-04-25 Ideal Power Inc. Systems and methods for bidirectional device fabrication
US9355853B2 (en) 2013-12-11 2016-05-31 Ideal Power Inc. Systems and methods for bidirectional device fabrication
KR20160098385A (ko) * 2014-01-14 2016-08-18 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
JP2015177010A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6226786B2 (ja) 2014-03-19 2017-11-08 三菱電機株式会社 半導体装置およびその製造方法
JP6566512B2 (ja) 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
CN103956379B (zh) * 2014-05-09 2017-01-04 常州中明半导体技术有限公司 具有优化嵌入原胞结构的cstbt器件
CN106796951B (zh) * 2014-10-13 2020-08-18 理想能量有限公司 双基极双向双极晶体管两个相对表面上的场板：器件、方法和系统
JP6434274B2 (ja) 2014-10-27 2018-12-05 ローム株式会社 半導体装置
KR102450784B1 (ko) 2014-11-06 2022-10-05 아이디얼 파워 인크. 이중-베이스 양극성 접합 트랜지스터의 최적화된 동작을 갖는 회로, 방법 및 시스템
KR101955055B1 (ko) 2014-11-28 2019-03-07 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Ｍｏｓｆｅｔ
KR101745776B1 (ko) 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
US9324807B1 (en) * 2015-07-10 2016-04-26 United Silicon Carbide, Inc. Silicon carbide MOSFET with integrated MOS diode
US9653455B1 (en) * 2015-11-10 2017-05-16 Analog Devices Global FET—bipolar transistor combination
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP2017120801A (ja) * 2015-12-28 2017-07-06 株式会社日立製作所 半導体装置およびそれを用いる電力変換装置
CN108431962B (zh) 2015-12-28 2021-05-18 三菱电机株式会社 半导体装置、半导体装置的制造方法
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
US10164078B2 (en) 2016-03-18 2018-12-25 Infineon Technologies Americas Corp. Bipolar semiconductor device with multi-trench enhancement regions
US9871128B2 (en) 2016-03-18 2018-01-16 Infineon Technologies Americas Corp. Bipolar semiconductor device with sub-cathode enhancement regions
US20170271445A1 (en) * 2016-03-18 2017-09-21 Infineon Technologies Americas Corp. Bipolar Semiconductor Device Having Localized Enhancement Regions
JP6280148B2 (ja) * 2016-03-23 2018-02-14 三菱電機株式会社 半導体装置
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
US10600867B2 (en) 2017-05-16 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device having an emitter region and a contact region inside a mesa portion
CN109891595B (zh) * 2017-05-31 2022-05-24 富士电机株式会社 半导体装置
US10388726B2 (en) * 2017-10-24 2019-08-20 Semiconductor Components Industries, Llc Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof
JP6513168B2 (ja) * 2017-11-29 2019-05-15 三菱電機株式会社 半導体装置
CN108122964B (zh) * 2017-12-22 2020-06-16 中国科学院微电子研究所 一种绝缘栅双极晶体管
JP7055052B2 (ja) 2018-04-05 2022-04-15 三菱電機株式会社 半導体装置および電力変換装置
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
CN110943124A (zh) * 2018-09-25 2020-03-31 比亚迪股份有限公司 Igbt芯片及其制造方法
JP2021082725A (ja) * 2019-11-20 2021-05-27 三菱電機株式会社 半導体装置
JP7330092B2 (ja) * 2019-12-25 2023-08-21 三菱電機株式会社 半導体装置
US11245016B2 (en) 2020-01-31 2022-02-08 Alpha And Omega Semiconductor (Cayman) Ltd. Silicon carbide trench semiconductor device
JP7442932B2 (ja) * 2020-03-09 2024-03-05 三菱電機株式会社 半導体装置
JP2022073497A (ja) 2020-11-02 2022-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7548776B2 (ja) 2020-11-02 2024-09-10 株式会社東芝 半導体装置及び半導体モジュール
WO2022153652A1 (ja) * 2021-01-12 2022-07-21 ローム株式会社 半導体装置
US11776994B2 (en) 2021-02-16 2023-10-03 Alpha And Omega Semiconductor International Lp SiC MOSFET with reduced channel length and high Vth
JP7515428B2 (ja) 2021-02-16 2024-07-12 三菱電機株式会社 半導体装置およびその製造方法
WO2024127817A1 (ja) * 2022-12-16 2024-06-20 富士電機株式会社 炭化珪素ｍｏｓｆｅｔインバータ回路および炭化珪素ｍｏｓｆｅｔインバータ回路の制御方法
CN115985942A (zh) * 2023-03-21 2023-04-18 晶艺半导体有限公司 沟槽栅igbt器件和制作方法
CN115985943A (zh) * 2023-03-21 2023-04-18 晶艺半导体有限公司 Igbt半导体器件及其制作方法
CN116632059B (zh) * 2023-07-17 2024-04-12 湖南大学 一种发射极伸入衬底凹槽的igbt芯片
CN117476756A (zh) * 2023-12-28 2024-01-30 深圳天狼芯半导体有限公司 一种具备沟槽发射极的碳化硅igbt及制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1200322A (en) 1982-12-13 1986-02-04 General Electric Company Bidirectional insulated-gate rectifier structures and method of operation
JPH0682800B2 (ja) * 1985-04-16 1994-10-19 株式会社東芝 半導体記憶装置
US4994871A (en) 1988-12-02 1991-02-19 General Electric Company Insulated gate bipolar transistor with improved latch-up current level and safe operating area
JPH03109775A (ja) 1989-09-25 1991-05-09 Hitachi Ltd 絶縁ゲート型半導体装置
US5121176A (en) * 1990-02-01 1992-06-09 Quigg Fred L MOSFET structure having reduced gate capacitance
JP2657134B2 (ja) 1991-07-25 1997-09-24 三洋電機株式会社 ヒンジ装置
JP3222692B2 (ja) 1991-08-08 2001-10-29 株式会社東芝 電力用半導体素子
JP2582724Y2 (ja) * 1991-10-08 1998-10-08 株式会社明電舎 絶縁ゲート型半導体素子
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
JP3325736B2 (ja) * 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
JPH08264772A (ja) 1995-03-23 1996-10-11 Toyota Motor Corp 電界効果型半導体素子
US5714775A (en) * 1995-04-20 1998-02-03 Kabushiki Kaisha Toshiba Power semiconductor device
US5973367A (en) * 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US6040599A (en) 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JP3257394B2 (ja) * 1996-04-04 2002-02-18 株式会社日立製作所 電圧駆動型半導体装置
US5895951A (en) * 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
DE19651108C2 (de) * 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
JPH09331063A (ja) 1996-04-11 1997-12-22 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JPH09283754A (ja) * 1996-04-16 1997-10-31 Toshiba Corp 高耐圧半導体装置
JP3719323B2 (ja) 1997-03-05 2005-11-24 株式会社デンソー 炭化珪素半導体装置
JP3371763B2 (ja) 1997-06-24 2003-01-27 株式会社日立製作所 炭化けい素半導体装置
US6191470B1 (en) * 1997-07-08 2001-02-20 Micron Technology, Inc. Semiconductor-on-insulator memory cell with buried word and body lines
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US6396102B1 (en) * 1998-01-27 2002-05-28 Fairchild Semiconductor Corporation Field coupled power MOSFET bus architecture using trench technology
JP2000040951A (ja) * 1998-05-18 2000-02-08 Toshiba Corp 半導体素子、その駆動方法及び駆動装置
JP3400348B2 (ja) * 1998-05-19 2003-04-28 株式会社東芝 絶縁ゲート型半導体装置
EP1835542A3 (en) * 1999-09-30 2007-10-03 Kabushiki Kaisha Toshiba Semiconductor device with trench gate

Also Published As

Publication number Publication date
EP2398058B1 (en) 2016-09-07
US20050280029A1 (en) 2005-12-22
EP1353385A1 (en) 2003-10-15
US20030042537A1 (en) 2003-03-06
US6953968B2 (en) 2005-10-11
KR100447364B1 (ko) 2004-09-07
JPWO2002058160A1 (ja) 2004-05-27
EP2398058A3 (en) 2011-12-28
WO2002058160A1 (fr) 2002-07-25
EP2398058A2 (en) 2011-12-21
EP1353385A4 (en) 2007-12-26
CN1418377A (zh) 2003-05-14
EP2463912A3 (en) 2012-10-17
EP2463912B1 (en) 2015-07-08
JP4785334B2 (ja) 2011-10-05
EP1353385B1 (en) 2014-09-24
US7115944B2 (en) 2006-10-03
CN1187839C (zh) 2005-02-02
EP2463912A2 (en) 2012-06-13
KR20020086655A (ko) 2002-11-18

Similar Documents

Publication Publication Date Title
TW484171B (en) Semiconductor device
US8652930B2 (en) Semiconductor device with self-biased isolation
JP4028333B2 (ja) 半導体装置
US8981460B2 (en) Power semiconductor field effect transistor structure with charge trapping material in the gate dielectric
JP2623850B2 (ja) 伝導度変調型ｍｏｓｆｅｔ
US8344480B2 (en) Insulated gate bipolar transistor
US9190492B2 (en) Semiconductor device with improved linear and switching operating modes
US7898030B2 (en) High-voltage NMOS-transistor and associated production method
TW201436459A (zh) 用於ｍｏｓｆｅｔ應用的可變緩衝電路
JP2007123887A (ja) レトログレード領域を備える横型ｄｍｏｓトランジスタ及びその製造方法
TW201232664A (en) New topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
JP2003092405A (ja) 半導体装置及びその製造方法
JP2007053375A (ja) トレンチタイプのｉｇｂｔのための深度ｎタイプの拡散
JP2983110B2 (ja) 半導体装置及びその製造方法
US20100327330A1 (en) Semiconductor device wherein a first insulated gate field effect transistor is connected in series with a second field effect transistor
US20060237786A1 (en) Power semiconductor device
JP2005535113A (ja) 電界効果トランジスタとその製造方法
CN103531614B (zh) 电荷补偿半导体器件
JPS63266882A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
CN114497201A (zh) 集成体继流二极管的场效应晶体管、其制备方法及功率器件
US20200357918A1 (en) Super-junction power mosfet device with improved ruggedness, and method of manufacturing
TW202221889A (zh) 高壓半導體裝置
JP2018181933A (ja) 半導体装置
WO2019134466A1 (zh) 横向绝缘栅双极晶体管及其制作方法
TWI827449B (zh) 一種改良絕緣閘極雙極性電晶體(igbt)輕負載效率的裝置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent