JP5774422B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5774422B2
JP5774422B2 JP2011200523A JP2011200523A JP5774422B2 JP 5774422 B2 JP5774422 B2 JP 5774422B2 JP 2011200523 A JP2011200523 A JP 2011200523A JP 2011200523 A JP2011200523 A JP 2011200523A JP 5774422 B2 JP5774422 B2 JP 5774422B2
Authority
JP
Japan
Prior art keywords
region
collector
insulated gate
gate bipolar
line contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011200523A
Other languages
English (en)
Other versions
JP2013062411A (ja
JP2013062411A5 (ja
Inventor
幹夫 辻内
幹夫 辻内
新田 哲也
哲也 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011200523A priority Critical patent/JP5774422B2/ja
Priority to US13/560,802 priority patent/US8581299B2/en
Publication of JP2013062411A publication Critical patent/JP2013062411A/ja
Publication of JP2013062411A5 publication Critical patent/JP2013062411A5/ja
Application granted granted Critical
Publication of JP5774422B2 publication Critical patent/JP5774422B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置に関するものである。
ラテラル(横型)のIGBT(Insulated Gate Bipolar Transistor)は従来から知られており、たとえば特開2001−203358号公報(特許文献1)に開示されている。
特開2001−203358号公報
同一チップ内に複数のラテラルIGBTが配置される場合がある。同一チップ内に配置される複数のラテラルIGBTには、電流重視のIGBTや耐圧重視のIGBTがあり、それぞれのIGBTにおいて求められる特性は互いに異なっている。これまでのラテラルIGBTにおいて電流向上やオン耐圧向上といった特性改善を行なうには、素子サイズの変更や注入レイアウトの変更、不純物注入条件の変更といった大規模な変更と最適化とが必要である。このため、それぞれの要求にあった素子をすべて開発するのは開発上の負荷が大きいという問題がある。
本発明は、上記の課題を鑑みてなされたものであり、その目的は、大規模な変更を必要とせず開発上の負荷が小さい半導体装置を提供することである。
本発明の一の実施例における半導体装置は、半導体基板と、第1および第2の絶縁ゲートバイポーラトランジスタと、エミッタ用導電層と、コレクタ用導電層とを備えている。半導体基板は主表面を有している。第1および第2の絶縁ゲートバイポーラトランジスタは、それぞれが主表面に形成されており、第1導電型のコレクタ領域と第1導電型のベース領域と第2導電型のエミッタ領域とを含んでいる。コレクタ領域は主表面に形成されている。ベース領域は、コレクタ領域と分かれて主表面に形成されている。エミッタ領域は、ベース領域内の主表面に形成されている。エミッタ用導電層は、第1および第2の絶縁ゲートバイポーラトランジスタの各々のベース領域およびエミッタ領域に接続されている。コレクタ用導電層は、第1および第2の絶縁ゲートバイポーラトランジスタの各々のコレクタ領域に接続されている。第1の絶縁ゲートバイポーラトランジスタのベース領域の主表面における面積(SA11)に対する第1の絶縁ゲートバイポーラトランジスタのベース領域とエミッタ用導電層との接続部の面積(SB11)の比(SB11/SA11)が、第2の絶縁ゲートバイポーラトランジスタのベース領域の主表面における面積(SA21)に対する第2の絶縁ゲートバイポーラトランジスタのベース領域とエミッタ用導電層との接続部の面積(SB21)の比(SB21/SA21)よりも大きい。第1の絶縁ゲートバイポーラトランジスタの耐圧は第2の絶縁ゲートバイポーラトランジスタの耐圧よりも高い。
本発明の他の実施例における半導体装置は、半導体基板と、第1および第2の絶縁ゲートバイポーラトランジスタと、エミッタ用導電層と、コレクタ用導電層とを備えている。半導体基板は主表面を有している。第1および第2の絶縁ゲートバイポーラトランジスタは、それぞれが主表面に形成されており、第1導電型のコレクタ領域と第1導電型のベース領域と第2導電型のエミッタ領域とを含んでいる。コレクタ領域は主表面に形成されている。ベース領域は、コレクタ領域と分かれて主表面に形成されている。エミッタ領域は、ベース領域内の主表面に形成されている。エミッタ用導電層は、第1および第2の絶縁ゲートバイポーラトランジスタの各々のベース領域およびエミッタ領域に接続されている。コレクタ用導電層は、第1および第2の絶縁ゲートバイポーラトランジスタの各々のコレクタ領域に接続されている。第1の絶縁ゲートバイポーラトランジスタのコレクタ領域の主表面における面積(SA12)に対する第1の絶縁ゲートバイポーラトランジスタのコレクタ領域とコレクタ用導電層との接続部の面積(SB12)の比(SB12/SA12)が、第2の絶縁ゲートバイポーラトランジスタのコレクタ領域の主表面における面積(SA22)に対する第2の絶縁ゲートバイポーラトランジスタのコレクタ領域とコレクタ用導電層との接続部の面積(SB22)の比(SB22/SA22)よりも大きい。第1の絶縁ゲートバイポーラトランジスタの耐圧は第2の絶縁ゲートバイポーラトランジスタの耐圧よりも高い。
この実施例によれば、一方の領域と一方の導電層との接続部の面積を第1および第2の絶縁ゲートバイポーラトランジスタにおいて変えることにより、絶縁ゲートバイポーラトランジスタの特性を容易に改善できるため、大規模な変更を必要とせず開発上の負荷が小さい半導体装置を得ることができる。
本発明の実施の形態1における半導体装置をPDP(Plasma Display Panel)スキャンドライバに適用した場合の回路を示す図である。 本発明の実施の形態1における半導体装置をPDPスキャンドライバに適用した場合のチップ全体の平面レイアウトのイメージ図(A)と、(A)の1bitの平面レイアウトのイメージ図(B)である。 図1および図2のHigh SideのIGBTとLow SideのIGBTとの構成を概略的に示す平面図である。 図3のIGBTを拡大して示す平面図である。 図4のV−V線に沿う概略断面図である。 図4のVI−VI線に沿う概略断面図である。 本発明の実施の形態1における半導体装置のベースコンタクト領域の面積に対するコンタクト面積の比と線形電流との関係を示す図である。 本発明の実施の形態1における半導体装置のベースコンタクト領域の面積に対するコンタクト面積の比と飽和電流との関係を示す図である。 本発明の実施の形態1における半導体装置のベースコンタクト領域の面積に対するコンタクト面積の比とオン耐圧との関係を示す図である。 本発明の実施の形態1における半導体装置のコレクタ領域の面積に対するコンタクト面積の比と線形電流との関係を示す図である。 本発明の実施の形態1における半導体装置のコレクタ領域の面積に対するコンタクト面積の比と飽和電流との関係を示す図である。 本発明の実施の形態1における半導体装置のコレクタ領域の面積に対するコンタクト面積の比とオン耐圧との関係を示す図である。 ベースコンタクト領域におけるコンタクト面積が大きい場合にIGBTの特性が変化することを説明するための概略断面図である。 ベースコンタクト領域におけるコンタクト面積が小さい場合にIGBTの特性が変化することを説明するための概略断面図である。 コレクタ領域におけるコンタクト面積が大きい場合にIGBTの特性が変化することを説明するための概略断面図である。 コレクタ領域に順方向バイアスをかけた際の少数キャリア密度の分布を示す図である。 コレクタ領域におけるコンタクト面積が大きい場合にIGBTの特性が変化することを説明するための概略断面図である。 コレクタ側のコンタクトがホールコンタクト構造を有し、エミッタ側のコンタクトがラインコンタクト構造を有する場合のIGBTの構成を示す概略平面図である。 コレクタ側のコンタクトがラインコンタクト構造を有し、エミッタ側のコンタクトがホールコンタクト構造を有する場合のIGBTの構成を示す概略平面図である。 コレクタ側のコンタクトがホールコンタクト構造を有し、コレクタ領域が素子分離構造により間引かれた(分断された)構成を示す概略平面図である。 図20のXXI−XXI線に沿う概略断面図である。 コレクタ側のコンタクトがラインコンタクト構造を有し、コレクタ領域が素子分離構造により間引かれた(分断された)構成を示す概略平面図である。 図22のXXIII−XXIII線に沿う概略断面図である。 コレクタ側のコンタクトがホールコンタクト構造を有し、コレクタ領域がn+領域により間引かれた(分断された)構成を示す概略平面図である。 図24のXXV−XXV線に沿う概略断面図である。 コレクタ側のコンタクトがラインコンタクト構造を有し、コレクタ領域がn+領域により間引かれた(分断された)構成を示す概略平面図である。 図26のXXVII−XXVII線に沿う概略断面図である。 High SideのIGBTのコレクタ側およびエミッタ側のコンタクトがラインコンタクト構造で、Low SideのIGBTのコレクタ側のコンタクト構造がホールコンタクト構造でエミッタ側のコンタクトがラインコンタクト構造の構成を概略的に示す平面図である。 エミッタ側のラインコンタクトが分割された構成の第1の例を概略的に示す平面図である。 エミッタ側のラインコンタクトが分割された構成の第2の例を概略的に示す平面図である。 エミッタ側のラインコンタクトが分割された構成の第3の例を概略的に示す平面図である。 エミッタ側のラインコンタクトが分割された構成の第4の例を概略的に示す平面図である。 エミッタ側のラインコンタクトが分割された構成の第5の例を概略的に示す平面図である。
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
まず本発明の実施の形態1における半導体装置の構成について図1〜図6を用いて説明する。
図1を参照して、PDPスキャンドライバの回路は、出力回路部OCと、レベルシフタ部LSと、ロジック回路部LCと、保護回路部PCとを有している。出力回路部OCは、Low SideおよびHigh Sideの主スイッチ素子として2つのIGBTを用いたトーテムポール回路を含んでいる。このトーテムポール回路は、第1の駆動電圧(VH)が供給される端子と第2の駆動電圧(GND)が供給される端子との間に接続され、かつ出力端子から負荷に直流出力Voutを供給するように構成されている。Low SideおよびHigh Sideの各々のIGBTには、エミッタ・コレクタ間にダイオードが逆接続されている。
ロジック回路部LCは、出力回路部OCのLow SideのIGBTのゲート電極に接続されている。またロジック回路部LCは、レベルシフタ部LSと保護回路部PCとを介在してHigh SideのIGBTのゲート電極に接続されている。
図2(A)を参照して、上記PDPスキャンドライバの半導体チップにおいては、bit数に応じた出力段が保護回路部とロジック回路部とを挟み込むように図中左右両側に配置されている。また出力段とロジック回路部とを挟み込むように図中上下両側にI/O(Input/Output)回路部が配置されている。
図2(B)を参照して、出力段には、1bitごとに、レベルシフタ部と、High SideのIGBTと、Low SideのIGBTと、ダイオードと、出力パッドとが配置されている。
図3を参照して、High SideのIGBTはたとえば耐圧重視の素子であり、Low SideのIGBTはたとえば電流重視の素子である。High SideのIGBTは、Low SideのIGBTよりもドリフト領域の不純物濃度が低く設定されたり、ドリフト領域のコレクタ・エミッタ間の長さが大きく設定されるなどにより耐圧が高くなるように構成されている。またLow SideのIGBTは、High SideのIGBTよりもチャネル幅が大きく設定されたり、チャネル長が小さく設定されたり、チャネル抵抗が小さく設定されるなどにより、電流駆動能力が高くなるように構成されている。
図5および図6を参照して、High SideおよびLow SideのIGBTの各々は、n-ドリフト領域DRIと、n型領域NRと、p+コレクタ領域CRと、p型ベース領域BR、BCRと、n+エミッタ領域ERと、ゲート絶縁膜GIと、ゲート電極層GEとを主に有している。
-ドリフト領域DRIは半導体基板SUB内に形成されている。n型領域NRは、n-ドリフト領域DRIと接するように半導体基板SUB内に形成されている。p+コレクタ領域CRは、n型領域NRとpn接合を構成するように半導体基板SUB内であって半導体基板SUBの主表面に形成されている。
p型ベース領域BR、BCRは、n-ドリフト領域DRIとpn接合を構成するように半導体基板SUB内であって半導体基板SUBの主表面に形成されている。このp型ベース領域BR、BCRは、n-ドリフト領域DRIとpn接合を構成するp型領域BRと、p型領域BR内の半導体基板SUBの主表面に位置するp+ベースコンタクト領域BCRとを有している。p+ベースコンタクト領域BCRはp型領域BRよりも高いp型不純物濃度を有している。n+エミッタ領域ERは、p型ベース領域BR、BCRとpn接合を構成するように半導体基板SUB内であって半導体基板SUBの主表面に形成されている。
+コレクタ領域CRとp型ベース領域BR、BCRとに挟まれる半導体基板SUBの主表面には素子分離構造ESが形成されている。この素子分離構造ESは、たとえばLOCOS(Local Oxidation of Silicon)で形成されたシリコン酸化膜であってもよく、またSTI(Shallow Trench Isolation)であってもよい。
ゲート電極層GEは、少なくともn+エミッタ領域ERとn-ドリフト領域DRIとに挟まれるp型領域BR上にゲート絶縁膜GIを介在して形成されている。ゲート電極層GEの一方端部は、素子分離構造ES上に乗り上げることにより、素子分離構造ESを間に挟んでn-ドリフト領域DRIと対向している。
このIGBTが形成された半導体基板SUBの主表面上に、IGBTを覆うように層間絶縁膜IIが形成されている。この層間絶縁膜IIには、コンタクト用の凹部CH1、CH2が形成されている。コンタクト用の凹部CH1は、層間絶縁膜IIの上面からp+コレクタ領域CRに達するように形成されている。コンタクト用の凹部CH2は、層間絶縁膜IIの上面からn+エミッタ領域ERおよびp+ベースコンタクト領域BCRの双方に達するように形成されている。
コンタクト用の凹部CH1の内部を埋め込むように導電性の材料よりなるプラグ層(コレクタ用導電層)PR1が形成されている。またコンタクト用の凹部CH2の内部を埋め込むように導電性の材料よりなるプラグ層(エミッタ用導電層)PR2が形成されている。このプラグ層PR1、PR2のそれぞれに接するように層間絶縁膜II上に金属配線MIが形成されている。
図4を参照して、コンタクト用の凹部CH1、CH2の双方は、たとえばラインコンタクト(スリットコンタクト)構造を有している。このラインコンタクト構造とは、平面視において略矩形(角部がある程度ラウンドしたものも含む)の形状を有し、かつその略矩形状のコンタクト用の凹部の一方の辺の長さ(たとえば長さLA、LB)が他方の辺の長さ(たとえば線幅WA、WB)の2倍以上長い構造のことである。
コンタクト用の凹部CH1はp+コレクタ領域CRに達するように形成されているため、コンタクト用の凹部CH1内を埋め込むプラグ層PR1はp+コレクタ領域CRに接続されている。
複数のn+エミッタ領域ERと複数のp+ベースコンタクト領域BCRとは、1つのIGBT内において、ゲート幅方向(図中上下方向)に沿って互いに交互に配置されている。エミッタ側のコンタクト用の凹部CH2は、複数のn+エミッタ領域ERと複数のp+ベースコンタクト領域BCRとの各々に達するように形成されている。このためコンタクト用の凹部CH2内を埋め込むプラグ層PR2は、複数のn+エミッタ領域ERと複数のp+ベースコンタクト領域BCRとの各々に接続されている。
図3を参照して、High SideのIGBTの半導体基板SUBの主表面におけるp+ベースコンタクト領域BCRの面積(p+領域面積:SA11)に対するプラグ層PR2とp+ベースコンタクト領域BCRとの接続部の面積(p+領域上コンタクト面積:SB11)の比(p+領域上コンタクト面積/p+領域面積:SB11/SA11)は、Low SideのIGBTの半導体基板SUBの主表面におけるp+ベースコンタクト領域BCRの面積(p+領域面積:SA21)に対するプラグ層PR2とp+ベースコンタクト領域BCRとの接続部の面積(p+領域上コンタクト面積:SB21)の比(p+領域上コンタクト面積/p+領域面積:SB21/SA21)よりも大きくなっている。
またHigh SideのIGBTの半導体基板SUBの主表面におけるp+コレクタ領域CRの面積(コレクタ活性面積:SA12)に対するプラグ層PR1とp+コレクタ領域CRとの接続部の面積(コレクタコンタクト面積:SB12)の比(コレクタコンタクト面積/コレクタ活性面積:SB12/SA12)は、Low SideのIGBTの半導体基板SUBの主表面におけるp+コレクタ領域CRの面積(コレクタ活性面積:SA22)に対するプラグ層PR1とp+コレクタ領域CRとの接続部の面積(コレクタコンタクト面積:SB22)の比(コレクタコンタクト面積/コレクタ活性面積:SB22/SA22)よりも大きくなっている。ここで、p+コレクタ領域CRの面積(コレクタ活性面積)は、素子分離構造ESによって取り囲まれたp+コレクタ領域CRの面積に対応する。
ここで比(p+領域上コンタクト面積/p+領域面積)は、図4に示すようにゲート幅方向に並んだ複数のn+エミッタ領域ERと複数のp+ベースコンタクト領域BCRとの配置領域R内における両端のn+エミッタ領域ERの間に挟まれたp+領域面積とp+領域上コンタクト面積とにより定義されるものである。
つまり上記のp+ベースコンタクト領域BCRの面積(p+領域面積)は、図4に示す配置領域R内の両端に位置するn+エミッタ領域ERの間に挟まれる複数のp+ベースコンタクト領域BCRの面積の合計である。また上記のプラグ層PR2とp+ベースコンタクト領域BCRとの接続部の面積(p+領域上コンタクト面積)は、図4に示す配置領域R内の両端に位置するn+エミッタ領域ERの間に挟まれるp+ベースコンタクト領域BCRとプラグ層PR2との接続部の面積の合計である。
なおHigh SideのIGBTの比(コレクタコンタクト面積/コレクタ活性面積)および比(p+領域上コンタクト面積/p+領域面積)の少なくともいずれかが、Low SideのIGBTよりも高ければよい。たとえばHigh SideおよびLow SideのIGBTの各々の比(コレクタコンタクト面積/コレクタ活性面積)が互いに同じで、High SideのIGBTの比(p+領域上コンタクト面積/p+領域面積)がLow SideのIGBTの比(p+領域上コンタクト面積/p+領域面積)より高くてもよい。またたとえばHigh SideおよびLow SideのIGBTの各々の比(p+領域上コンタクト面積/p+領域面積)が互いに同じで、High SideのIGBTの比(コレクタコンタクト面積/コレクタ活性面積)がLow SideのIGBTの比(コレクタコンタクト面積/コレクタ活性面積)より高くてもよい。またたとえばHigh SideのIGBTの比(p+領域上コンタクト面積/p+領域面積)がLow SideのIGBTの比(p+領域上コンタクト面積/p+領域面積)より高く、かつHigh SideのIGBTの比(コレクタコンタクト面積/コレクタ活性面積)がLow SideのIGBTの比(コレクタコンタクト面積/コレクタ活性面積)より高くてもよい。
ここで、High SideおよびLow Sideの各々のIGBTにおけるプラグ層PR1とp+コレクタ領域CRとの接続部(コンタクト用の凹部CH1における接続部)はラインコンタクト構造を有している。そして、High SideのIGBTにおけるプラグ層PR1とp+コレクタ領域CRとの接続部の線幅W1Aは、Low SideのIGBTにおけるプラグ層PR1とp+コレクタ領域CRとの接続部の線幅W2Aよりも大きいことが好ましい。
またHigh SideおよびLow Sideの各々のIGBTにおけるプラグ層PR2とp+ベースコンタクト領域BCRとの接続部(コンタクト用の凹部CH2における接続部)はラインコンタクト構造を有している。そして、High SideのIGBTにおけるプラグ層PR2とp+ベースコンタクト領域BCRとの接続部の線幅W1Bは、Low SideのIGBTにおけるプラグ層PR2とp+ベースコンタクト領域BCRとの接続部の線幅W2Bよりも大きいことが好ましい。
次に、上記の比とIGBTの特性との関係に関して本発明者が行なった検討について図7〜図12を用いて説明する。
まず本発明者は、上記の比(p+領域上コンタクト面積/p+領域面積)の変化により、IGBTの特性(線形電流、飽和電流、オン耐圧)が変化することを調べた。この検討は、図4に示す構成を有するIGBTの比(コレクタコンタクト面積/コレクタ活性面積)を一定として、比(p+領域上コンタクト面積/p+領域面積)のみを変化させることにより行なった。その結果を図7〜図9に示す。
図7の結果から、上記の比(p+領域上コンタクト面積/p+領域面積)を変化させても線形電流はほとんど変化しないが、図8の結果から、上記の比(p+領域上コンタクト面積/p+領域面積)を小さくすることで飽和電流が向上することが分かった。一方、図9の結果から、上記の比(p+領域上コンタクト面積/p+領域面積)を大きくすることでオン耐圧が向上することが分かった。
また本発明者は、上記の比(コレクタコンタクト面積/コレクタ活性面積)の変化により、IGBTの特性(線形電流、飽和電流、オン耐圧)が変化することについても調べた。この検討は、図4に示す構成を有するIGBTの上記の比(p+領域上コンタクト面積/p+領域面積)を一定として、上記の比(コレクタコンタクト面積/コレクタ活性面積)のみを変化させることにより行なった。その結果を図10〜図12に示す。
図10および図11の結果から、上記の比(コレクタコンタクト面積/コレクタ活性面積)を小さくすると、線形電流および飽和電流の双方が向上することが分かった。また、図12の結果から、上記の比(コレクタコンタクト面積/コレクタ活性面積)を大きくすることでオン耐圧が向上することが分かった。
また比(p+領域上コンタクト面積/p+領域面積)および比(コレクタコンタクト面積/コレクタ活性面積)の双方を変化させた場合には、図10〜図12に示す比(コレクタコンタクト面積/コレクタ活性面積)のみを変化させた場合とほぼ同じ結果となることがわかった。
上記の図7〜図12の結果から、耐圧重視のIGBTにおいては比(p+領域上コンタクト面積/p+領域面積)および比(コレクタコンタクト面積/コレクタ活性面積)の少なくともいずれかを大きくすることが、オン耐圧向上の観点から有効であることが分かった。また電流重視のIGBTにおいては比(p+領域上コンタクト面積/p+領域面積)および比(コレクタコンタクト面積/コレクタ活性面積)の少なくともいずれかを小さくすることが、線形電流および飽和電流向上の観点から有効であることが分かった。
次に、上記の図7〜図12に示す結果が得られた理由について図13〜図17を用いて考察する。
図13を参照して、p+領域上コンタクト面積が大きい場合、プラグ層PR2とp+ベースコンタクト領域BCRとの接触抵抗が小さくなり、p型領域BRからのホール(正孔)の引き抜き効率が高くなる。これによりp型領域BRにホールが溜まることが抑制されて、オン耐圧が向上したと考えられる。
図14を参照して、一方、p+領域上コンタクト面積が小さい場合、プラグ層PR2とp+ベースコンタクト領域BCRとの接触抵抗が大きくなり、p型領域BRからのホールの引き抜き効率が低くなる。これによりp型領域BRにホールが溜まりやすくなり、ベース電位がグランド電位から浮き上がって、オン耐圧の向上が抑制されたと考えられる。
図15を参照して、コンタクト用の凹部CH1を形成する際のエッチングダメージや、コンタクト用の凹部CH1内に形成されたバリアメタル(図示せず)の半導体基板の主表面におけるシリサイド化により、コレクタ領域CRの表面に結晶欠陥DFが発生する。この結晶欠陥DFの個数はコレクタコンタクト面積の大きさに比例する。この結晶欠陥DFにおいてホールと電子との再結合が生じてホールが消滅するため、図16に示すように、結晶欠陥DFの個数に応じてプラグ層PR1からコレクタ領域CRを通じてドリフト領域DRIに注入されるホールの数(密度)が変化する。このホール密度に応じて伝導率変調によるドリフト領域DRIの抵抗が変化して電流が増減すると考えられる。
つまり、コレクタコンタクト面積が大きいと、コレクタ領域CRの表面における結晶欠陥DFの個数が多くなり、プラグ層PR1からコレクタ領域CRを通じてドリフト領域DRIに注入されるホールの数が減るため、電流の向上が抑制されたと考えられる。
図17を参照して、一方、コレクタコンタクト面積が小さいと、コレクタ領域CRの表面における結晶欠陥DFの個数が少なくなり、プラグ層PR1からコレクタ領域CRを通じてドリフト領域DRIに注入されるホールの数が増える。これにより、伝導率変調によるドリフト領域DRIの抵抗が大幅に低下して電流が増加すると考えられる。
次に、本実施の形態の作用効果について説明する。
上述したように本実施の形態においては、比(コレクタコンタクト面積/コレクタ活性面積)および比(p+領域上コンタクト面積/p+領域面積)の少なくともいずれかが、High SideのIGBTにおいて、Low SideのIGBTにおけるよりも高くなっている。このため、High SideのIGBTにおいてはオン耐圧を向上することができ、かつLow SideのIGBTにおいては電流(線形電流、飽和電流)を向上させることができる。つまり、素子サイズの変更や注入レイアウトの変更、不純物注入条件の変更といった大規模な変更と最適化を行なうことなく、コンタクトサイズの変更といった小規模な変更で、開発上の負荷を小さく抑えつつ、ラテラルIGBTにおける電流向上やオン耐圧向上といった特性改善を行なうことが可能となる。
なおコンタクトサイズの変更は、コンタクトマスクの変更だけでコントロールすることができるため、コンタクトマスクの試作後の再調整も低コストで可能である。
上記においては、High SideおよびLow Sideの双方のIGBTにおいて、コレクタ側とエミッタ側との双方のコンタクト用の凹部CH1、CH2がラインコンタクト構造を有している。このようにラインコンタクト構造を用いることでホールコンタクト構造を用いた場合よりもコンタクト面積を大きくすることができ、IGBTの特性のコントロール幅を拡大することができる。
またHigh SideおよびLow Sideのいずれか一方または双方のIGBTにおいて、図18に示すようにコレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有し、エミッタ側のコンタクト用の凹部CH2がラインコンタクト構造を有していてもよい。この場合においても、エミッタ側のコンタクト用の凹部CH2がラインコンタクト構造を有しているため、ホールコンタクト構造を用いた場合よりもコンタクト面積を大きくすることができ、IGBTの特性のコントロール幅を拡大することができる。
上記の構成を採用した例を図28に示す。図28に示す構成においては、たとえばHigh SideのIGBTのコレクタ側およびエミッタ側のコンタクト用の凹部CH1、CH2がラインコンタクト構造を有し、Low SideのIGBTのエミッタ側のコンタクト用の凹部CH2がラインコンタクト構造を有し、かつコレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有している。
またHigh SideおよびLow Sideのいずれか一方または双方のIGBTにおいて、図19に示すようにエミッタ側のコンタクト用の凹部CH2がホールコンタクト構造を有し、コレクタ側のコンタクト用の凹部CH1がラインコンタクト構造を有していてもよい。この場合においても、コレクタ側のコンタクト用の凹部CH1がラインコンタクト構造を有しているため、ホールコンタクト構造を用いた場合よりもコンタクト面積を大きくすることができ、IGBTの特性のコントロール幅を拡大することができる。
またHigh SideおよびLow Sideのいずれか一方または双方のIGBTにおいて、コレクタ側およびエミッタ側の双方のコンタクト用の凹部CH1、CH2の双方がホールコンタクト構造であってもよい。
また本実施の形態においては、図3および図4に示すようにラインコンタクト構造が途中で途切れることなく連続的に延びている。これにより、コンタクト用の凹部CH1、CH2の位置ズレ、寸法ズレによる特性のバラツキを抑制することができる。
また、High SideおよびLow Sideの各々のIGBTにおけるプラグ層PR1とp+コレクタ領域CRとの接続部の線幅W1A(またはW2A)は、プラグ層PR2とp+ベースコンタクト領域CRとの接続部の線幅W1B(またはW2B)よりも大きくてもよく、また小さくてもよい。
(実施の形態2)
図20および図21を参照して、本実施の形態の構成は、実施の形態1の構成と比較して、p+コレクタ領域CRが素子分離構造ESにより間引かれている(分断されている)点において異なっている。つまり1つのIGBTにおいて、p+コレクタ領域CRが、素子分離構造ESにより分離された複数のp+コレクタ領域部分CRaから構成されている。この素子分離構造ESは、実施の形態1で説明したように、LOCOSにより形成されたシリコン酸化膜であってもよく、またSTIであってもよい。
またコレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有している。この場合、コレクタ側のコンタクト用の凹部CH1は複数のp+コレクタ領域部分CRaの各々に達し、かつ素子分離構造ESには達しないように構成されている。隣り合うp+コレクタ領域部分CRaに挟まれる素子分離構造ESは層間絶縁膜IIにより覆われている。
なお上記以外の本実施の形態の構成は、上述した実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明を繰り返さない。
また図20および図21においては、コレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有する場合について説明したが、図22および図23に示すようにラインコンタクト構造であってもよい。図22および図23に示すラインコンタクト構造の場合、ラインコンタクト構造の凹部CH1は、互いに分割され、かつ互いに直列に配置された複数のラインコンタクト部の凹部CH1aを有している。そして、複数のラインコンタクト部の凹部CH1aの各々は複数のp+コレクタ領域部分CRaの各々に達するように構成されており、素子分離構造ESには達していない。
本実施の形態によれば、p+コレクタ領域CRが素子分離構造ESにより間引かれているため電流改善が可能となる。またフィールドマスクを変更するだけで、p+コレクタ領域CRを素子分離構造ESにより間引いた構成を製造可能であるため、低コストで上記構成を製造することができる。
(実施の形態3)
図24および図25を参照して、本実施の形態の構成は、実施の形態1の構成と比較して、p+コレクタ領域CRがn+分離領域NHRにより間引かれている(分断されている)点において異なっている。つまり1つのIGBTにおいて、p+コレクタ領域CRが、複数のn+分離領域NHRにより分離された複数のp+コレクタ領域部分CRaから構成されている。複数のn+分離領域NHRの各々は、n型領域NRよりも高いn型不純物濃度を有している。
またコレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有している。この場合、コレクタ側のコンタクト用の凹部CH1は複数のp+コレクタ領域部分CRaの各々に達し、かつ素子分離構造ESには達しないように構成されている。隣り合うp+コレクタ領域部分CRaに挟まれる素子分離構造ESは層間絶縁膜IIにより覆われている。
なお、上記以外の本実施の形態の構成は、上述した実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明を繰り返さない。
また図24および図25においては、コレクタ側のコンタクト用の凹部CH1がホールコンタクト構造を有する場合について説明したが、図26および図27に示すようにラインコンタクト構造であってもよい。図26および図27に示すラインコンタクト構造の場合、ラインコンタクト構造の凹部CH1は、互いに分割され、かつ互いに直列に配置された複数のラインコンタクト部の凹部CH1aを有している。そして、複数のラインコンタクト部の凹部CH1aの各々は複数のp+コレクタ領域部分CRaの各々に達するように構成されており、n+分離領域NHRには達していない。
本実施の形態によれば、p+コレクタ領域CRが複数のn+分離領域NHRにより間引かれているため電流改善が可能となる。またp+コレクタ領域CRおよびn+分離領域NHR形成のための不純物注入マスクを変更するだけで、p+コレクタ領域CRをn+分離領域NHRにより間引いた構成を製造可能であるため、低コストで上記構成を製造することができる。
(実施の形態4)
図29を参照して、本実施の形態の構成は、実施の形態1の構成と比較して、エミッタ側のコンタクト用の凹部CH2が、互いに分離され、かつ直列に配置された複数のラインコンタクト部分CH2aを有している点において異なっている。複数のラインコンタクト部分CH2aの各々は、ラインコンタクト構造を有している。つまり複数のラインコンタクト部分CH2aの各々は、図29に示す平面視において略矩形の形状を有し、かつ平面視における一方の辺の長さLBaが他方の辺の長さWBaの2倍以上長い構造を有している。平面視において隣り合うラインコンタクト部分CH2aの間に位置する分離部分SRの真下領域にはn型領域(n+エミッタ領域ER)のみが位置している。
なお、上記以外の本実施の形態の構成は、上述した実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明を繰り返さない。
本実施の形態においては、エミッタ側のコンタクト用の凹部CH2が複数のラインコンタクト部分CH2aに分割されている。ここで、長いラインコンタクト構造の場合、フォトレジストの収縮などによりラインコンタクト構造の長手方向における端部と中央部との線幅の差が大きくなる。しかし本実施の形態では、分割された各ラインコンタクト部分CH2aの長手方向の寸法は、分割されていないコンタクト用の凹部CH2の長手方向の長さよりも短い。このため、コンタクト用の凹部CH2の仕上がりサイズの安定性を高めることができる。
また本実施の形態では、隣り合うラインコンタクト部分CH2aの間の分離部分SRの真下領域にはn型領域(n+エミッタ領域ER)のみが位置している。このため、コンタクト用の凹部CH2の位置ズレ、寸法ズレによるオン耐圧のバラツキを抑制することができる。
また図30に示すように、平面視において隣り合うラインコンタクト部分CH2aの間に位置する分離部分SRの真下領域にはp型領域(p+ベースコンタクト領域BCR)のみが位置していてもよい。この場合、コンタクト用の凹部CH2の位置ズレ、寸法ズレによる電流のバラツキを抑制することができる。
また図31〜図33に示すように、平面視において隣り合うラインコンタクト部分CH2aの間に位置する分離部分SRの真下領域にはn型領域(n+エミッタ領域ER)とp型領域(p+ベースコンタクト領域BCR)との双方が位置していてもよい。
図31に示すように、分離部分SRの真下に位置するn型領域(n+エミッタ領域ER)の部分の面積が、分離部分SRの真下に位置するp型領域(p+ベースコンタクト領域BCR)の部分の面積よりも大きくてもよい。この場合には、図29の構成と同様、コンタクト用の凹部CH2の位置ズレ、寸法ズレによるオン耐圧のバラツキを抑制することができる。
また図32に示すように、分離部分SRの真下に位置するp型領域(p+ベースコンタクト領域BCR)の部分の面積が、分離部分SRの真下に位置するn型領域(n+エミッタ領域ER)の部分の面積よりも大きくてもよい。この場合には、図30の構成と同様、コンタクト用の凹部CH2の位置ズレ、寸法ズレによる電流のバラツキを抑制することができる。
また図33に示すように、分離部分SRの真下に位置するn型領域(n+エミッタ領域ER)の部分の面積と、分離部分SRの真下に位置するp型領域(p+ベースコンタクト領域BCR)の部分の面積とが同じであってもよい。この場合には、図30の構成と同様、コンタクト用の凹部CH2の位置ズレ、寸法ズレによるオン耐圧のバラツキと電流のバラツキとを抑制することができる。
上記の実施の形態においては、エミッタ側のコンタクト用の凹部CH2が複数のラインコンタクト部分CH2aを有する場合について説明したが、コレクタ側のコンタクト用の凹部CH1が、互いに分離され、かつ直列に配置された複数のラインコンタクト部分を有していてもよい。
なお図3、図28においてはゲート電極層GEおよびn+エミッタ領域ERが、p+コレクタ領域CRと直線状に並走する構成について説明したが、ゲート電極層GEおよびn+エミッタ領域ERは、平面視においてp+コレクタ領域CRの周囲を取り囲むように配置されていてもよい。また耐圧重視のIGBTと電流重視のIGBTとはシリコン単結晶基板に形成されてもよく、またSOI(Silicon on Insulator)基板に形成されてもよい。
また上記の実施の形態においては、耐圧重視のIGBTと電流重視のIGBTとを有するものとしてPDPスキャンドライバの回路を有する半導体装置について説明したが、本発明はこの半導体装置に限定されるものではなく、互いに異なる特性を有する2つのIGBTを有する半導体装置に適用することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、互いに異なる特性を有する2つのIGBTを有する半導体装置に有利に適用され得る。
BCR ベースコンタクト領域、BR p型領域、CH1,CH2 コンタクト用の凹部、CH2a ラインコンタクト部分、CR p+コレクタ領域、CRa コレクタ領域部分、DF 結晶欠陥、DRI n-ドリフト領域、ER n+エミッタ領域、ES 素子分離構造、GE ゲート電極層、GI ゲート絶縁膜、II 層間絶縁膜、LC ロジック回路部、LS レベルシフタ部、MI 金属配線、NHR 分離領域、NR n型領域、OC 出力回路部、PC 保護回路部、PR1,PR2 プラグ層、R 配置領域、SR 分離部分、SUB 半導体基板。

Claims (15)

  1. 主表面を有する半導体基板と、
    それぞれが前記主表面に形成された第1および第2の絶縁ゲートバイポーラトランジスタとを備え、
    前記第1および第2の絶縁ゲートバイポーラトランジスタのそれぞれは、
    前記主表面に形成された第1導電型のコレクタ領域と、
    前記コレクタ領域と分かれて前記主表面に形成された第1導電型のベース領域と、
    前記ベース領域内の前記主表面に形成された第2導電型のエミッタ領域とを含み、さらに
    前記第1および第2の絶縁ゲートバイポーラトランジスタの各々の前記ベース領域および前記エミッタ領域の双方に接続されたエミッタ用導電層と、
    前記第1および第2の絶縁ゲートバイポーラトランジスタの各々の前記コレクタ領域に接続されたコレクタ用導電層とを備え、
    前記第1の絶縁ゲートバイポーラトランジスタの前記ベース領域の前記主表面における面積(SA11)に対する前記第1の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との接続部の面積(SB11)の比(SB11/SA11)が、前記第2の絶縁ゲートバイポーラトランジスタの前記ベース領域の前記主表面における面積(SA21)に対する前記第2の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との接続部の面積(SB21)の比(SB21/SA21)よりも大きく、
    前記第1の絶縁ゲートバイポーラトランジスタの耐圧は前記第2の絶縁ゲートバイポーラトランジスタの耐圧よりも高い、半導体装置。
  2. 前記第1の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との前記接続部はラインコンタクト構造を有し、
    前記第2の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との前記接続部は前記ラインコンタクト構造を有し、
    前記第1の絶縁ゲートバイポーラトランジスタの前記ラインコンタクト構造における線幅は前記第2の絶縁ゲートバイポーラトランジスタの前記ラインコンタクト構造における線幅よりも大きい、請求項1に記載の半導体装置。
  3. 前記第1の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との前記接続部はラインコンタクト構造を有し、
    前記第2の絶縁ゲートバイポーラトランジスタの前記ベース領域と前記エミッタ用導電層との前記接続部はホールコンタクト構造を有している、請求項1に記載の半導体装置。
  4. 主表面を有する半導体基板と、
    それぞれが前記主表面に形成された第1および第2の絶縁ゲートバイポーラトランジスタとを備え、
    前記第1および第2の絶縁ゲートバイポーラトランジスタのそれぞれは、
    前記主表面に形成された第1導電型のコレクタ領域と、
    前記コレクタ領域と分かれて前記主表面に形成された第1導電型のベース領域と、
    前記ベース領域内の前記主表面に形成された第2導電型のエミッタ領域とを含み、さらに
    前記第1および第2の絶縁ゲートバイポーラトランジスタの各々の前記ベース領域および前記エミッタ領域の双方に接続されたエミッタ用導電層と、
    前記第1および第2の絶縁ゲートバイポーラトランジスタの各々の前記コレクタ領域に接続されたコレクタ用導電層とを備え、
    前記第1の絶縁ゲートバイポーラトランジスタの前記コレクタ領域の前記主表面における面積(SA12)に対する前記第1の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との接続部の面積(SB12)の比(SB12/SA12)が、前記第2の絶縁ゲートバイポーラトランジスタの前記コレクタ領域の前記主表面における面積(SA22)に対する前記第2の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との接続部の面積(SB22)の比(SB22/SA22)よりも大きく、
    前記第1の絶縁ゲートバイポーラトランジスタの耐圧は前記第2の絶縁ゲートバイポーラトランジスタの耐圧よりも高い、半導体装置。
  5. 前記第1の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との前記接続部はラインコンタクト構造を有し、
    前記第2の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との前記接続部は前記ラインコンタクト構造を有し、
    前記第1の絶縁ゲートバイポーラトランジスタの前記ラインコンタクト構造における線幅は前記第2の絶縁ゲートバイポーラトランジスタの前記ラインコンタクト構造における線幅よりも大きい、請求項4に記載の半導体装置。
  6. 前記第1の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との前記接続部はラインコンタクト構造を有し、
    前記第2の絶縁ゲートバイポーラトランジスタの前記コレクタ領域と前記コレクタ用導電層との前記接続部はホールコンタクト構造を有している、請求項4に記載の半導体装置。
  7. 前記主表面に形成された素子分離構造をさらに備え、
    前記第1および第2の絶縁ゲートバイポーラトランジスタの少なくともいずれかの前記コレクタ領域は、前記素子分離構造によって互いに分離された複数のコレクタ分割領域を含む、請求項1〜のいずれかに記載の半導体装置。
  8. 前記主表面に形成された第2導電型の不純物領域をさらに備え、
    前記第1および第2の絶縁ゲートバイポーラトランジスタの少なくともいずれかの前記コレクタ領域は、前記不純物領域によって互いに分離された複数のコレクタ分割領域を含む、請求項1〜のいずれかに記載の半導体装置。
  9. 前記ラインコンタクト構造は途切れることなく連続的に延びている、請求項2、3、5および6のいずれかに記載の半導体装置。
  10. 前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有する、請求項2、3、5および6のいずれかに記載の半導体装置。
  11. 前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有し、
    互いに直列に配置された前記複数のラインコンタクト部の間に位置する分離部分の真下には、第2導電型の前記エミッタ領域のみが位置している、請求項2または3に記載の半導体装置。
  12. 前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有し、
    互いに直列に配置された前記複数のラインコンタクト部の間に位置する分離部分の真下には、第1導電型の前記ベース領域と第2導電型の前記エミッタ領域とが位置しており、
    前記分離部分の真下に位置する前記エミッタ領域の前記主表面における面積は、前記分離部分の真下に位置する前記ベース領域の前記主表面における面積よりも大きい、請求項2または3に記載の半導体装置。
  13. 前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有し、
    互いに直列に配置された前記複数のラインコンタクト部の間に位置する分離部分の真下には、第1導電型の前記ベース領域のみが位置している、請求項2または3に記載の半導体装置。
  14. 前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有し、
    互いに直列に配置された前記複数のラインコンタクト部の間に位置する分離部分の真下には、第1導電型の前記ベース領域と第2導電型の前記エミッタ領域とが位置しており、
    前記分離部分の真下に位置する前記ベース領域の前記主表面における面積は、前記分離部分の真下に位置する前記エミッタ領域の前記主表面における面積よりも大きい、請求項2または3に記載の半導体装置。
  15. 前記ラインコンタクト構造は、互いに分離され、かつ互いに直列に配置された複数のラインコンタクト部を有し、
    互いに直列に配置された前記複数のラインコンタクト部の間に位置する分離部分の真下には、第1導電型の前記ベース領域と第2導電型の前記エミッタ領域とが位置しており、
    前記分離部分の真下に位置する前記ベース領域の前記主表面における面積は、前記分離部分の真下に位置する前記エミッタ領域の前記主表面における面積と同じである、請求項2または3に記載の半導体装置。
JP2011200523A 2011-09-14 2011-09-14 半導体装置 Expired - Fee Related JP5774422B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011200523A JP5774422B2 (ja) 2011-09-14 2011-09-14 半導体装置
US13/560,802 US8581299B2 (en) 2011-09-14 2012-07-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011200523A JP5774422B2 (ja) 2011-09-14 2011-09-14 半導体装置

Publications (3)

Publication Number Publication Date
JP2013062411A JP2013062411A (ja) 2013-04-04
JP2013062411A5 JP2013062411A5 (ja) 2014-06-19
JP5774422B2 true JP5774422B2 (ja) 2015-09-09

Family

ID=47829055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011200523A Expired - Fee Related JP5774422B2 (ja) 2011-09-14 2011-09-14 半導体装置

Country Status (2)

Country Link
US (1) US8581299B2 (ja)
JP (1) JP5774422B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284336B2 (ja) * 2013-10-17 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置
JP2018022776A (ja) * 2016-08-03 2018-02-08 ルネサスエレクトロニクス株式会社 半導体装置
WO2018237199A1 (en) 2017-06-22 2018-12-27 Renesas Electronics America Inc. SOLID TOP TERMINAL FOR DISCRETE FEED DEVICES
KR20220106257A (ko) * 2021-01-21 2022-07-29 삼성전자주식회사 정전기 방전 보호 소자

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11266018A (ja) * 1998-03-16 1999-09-28 Toshiba Corp 半導体装置
JP3415441B2 (ja) * 1997-05-22 2003-06-09 株式会社東芝 半導体装置
JP2001203358A (ja) 2000-01-18 2001-07-27 Toshiba Corp 誘電体分離型半導体装置
EP2463912B1 (en) * 2001-01-19 2015-07-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP3622693B2 (ja) * 2001-06-06 2005-02-23 株式会社デンソー パワーmosトランジスタ
KR100594233B1 (ko) * 2003-10-24 2006-06-30 삼성전자주식회사 바이씨모스 제조방법
JP4778811B2 (ja) * 2006-03-02 2011-09-21 パナソニック株式会社 半導体集積回路
JP2010092978A (ja) * 2008-10-06 2010-04-22 Nec Electronics Corp 絶縁ゲートバイポーラトランジスタ
JP2011119344A (ja) * 2009-12-01 2011-06-16 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8581299B2 (en) 2013-11-12
JP2013062411A (ja) 2013-04-04
US20130062662A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
JP2007184486A (ja) 半導体装置
WO2011118512A1 (ja) 絶縁ゲート型バイポーラトランジスタ
JP3934613B2 (ja) 半導体装置
JP2006339527A (ja) 半導体装置およびその製造方法
JP5774422B2 (ja) 半導体装置
US7091554B2 (en) Semiconductor device
JP5808827B2 (ja) 半導体装置
JP2008244466A (ja) 半導体装置
TWI631707B (zh) 半導體裝置
JP2016031964A (ja) 半導体装置
JP2005327806A (ja) 絶縁ゲート型バイポーラトランジスタ
US8698194B2 (en) Semiconductor integrated circuit with high withstand voltage element forming trench isolation on substrate
JP4756084B2 (ja) 半導体装置
TW201817012A (zh) 半導體裝置
JP2014060336A (ja) 半導体装置
KR20120004954A (ko) 반도체 장치
JP6908515B2 (ja) 半導体装置およびその製造方法
JP6458994B2 (ja) 半導体装置
JP5061443B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
JP2009094158A (ja) 半導体装置
KR20240129549A (ko) 양극성 접합 트랜지스터를 사용하는 정전기 방전 보호를 위한 장치
JP2001094104A (ja) 電力用半導体素子
JP5672708B2 (ja) 縦型半導体素子を備えた半導体装置
JP2007081252A (ja) 半導体装置
JP2011082297A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150701

R150 Certificate of patent or registration of utility model

Ref document number: 5774422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees