TW202221889A - 高壓半導體裝置 - Google Patents
高壓半導體裝置 Download PDFInfo
- Publication number
- TW202221889A TW202221889A TW109140013A TW109140013A TW202221889A TW 202221889 A TW202221889 A TW 202221889A TW 109140013 A TW109140013 A TW 109140013A TW 109140013 A TW109140013 A TW 109140013A TW 202221889 A TW202221889 A TW 202221889A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor device
- gate
- electrode
- voltage semiconductor
- well region
- Prior art date
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本揭露提供一種高壓半導體裝置,其包括基底、第一井區、第二井區、第一絕緣層、源極、汲極、第一電極結構以及第二電極結構。第一井區以及第二井區設置在基底內,並分別具有互補的第一導電類型以及第二導電類型。第一絕緣層,設置在第一井區上。源極以及汲極分別設置在第一井區以及第二井區內。第一電極結構以及第二電極結構則設置在基底上,第一電極結構的電極頂面到基底頂面之間的距離具有互不等同的一第一高度以及一第二高度,第一電極結構以及第二電極結構的其中之一為一閘極結構。
Description
本揭露是關於一種半導體裝置,且特別是關於一種高壓半導體裝置。
隨著半導體技術的提昇,業界已能將控制電路、記憶體、低壓操作電路、以及高壓操作電路及相關元件同時整合製作於單一晶片上,以降低成本並提高操作效能。而常用於放大電路中電流或電壓訊號、作為電路震盪器(oscillator)、或作為控制電路開關動作之開關元件的電晶體元件,更隨著半導體製程技術的進步而被應用作為高功率元件或高壓元件。舉例來說,作為高壓元件的半導體裝置係設置於晶片內部電路(internal circuit)與輸入/輸出(I/O)接腳之間,以避免大量電荷在極短時間內經由I/O接腳進入內部電路而造成破壞。
在目前作為高壓元件的半導體裝置中,為了改善該半導體裝置的崩潰電壓(breakdown voltage),除了可在結構上導入漂移區(drift region)之外,還可透過形成場板(field plate),例如是將閘極末端進一步延伸至一隔離結構上方,使得該閘極末端的表面電場可較為分散。然而,現有的高壓半導體裝置並非在各方面皆令人滿意,仍需進一步改良以符合實務上的需求。
本揭露之一目的在於提供一種高壓半導體裝置,該高壓半導體裝置具有多種高度的場板(field plate)結構,可避免過度增加閘極到汲極之間的橫向距離。由此,該高壓半導體裝置可有效降低寄生電容並提高崩潰電壓,以利於改善該高壓半導體裝置的元件可靠度。
為達上述目的,本揭露之一較佳實施例提供一種高壓半導體裝置,其包括基底、第一井區、第二井區、第一絕緣層、源極、汲極、第一電極結構以及第二電極結構。該第一井區,設置在該基底內,該第一井區具有一第一導電類型。該第二井區,設置在該基底內鄰接該第一井區,該第二井區具有一第二導電類型,該第二導電類型與該第一導電類型互補。第一絕緣層,設置在該第一井區上。該源極設置在該第一井區內,該汲極則設置在該第二井區內。該第一電極結構以及該第二電極結構設置在該基底上,該第一電極結構的電極頂面到該基底頂面之間的距離具有互不等同的一第一高度以及一第二高度,其中,該第一電極結構以及該第二電極結構的至少其中之一為一閘極結構。
本揭露的高壓半導體裝置是設置兩個或兩個以上獨立設置的電極結構,該電極結構例如是閘極結構或是由多晶矽、絕緣層以及導體層依序堆疊的電容結構等,並且在該等電極結構與基底之間設置厚度不同、設置位置不同或是讓該等電極結構覆蓋程度不同的絕緣層,使得各該電極結構的頂面到該基底頂面之間的距離,或者是該電極結構的頂面通過不同的絕緣層、介電層或者絕緣層以及介電層之組合再到該基底頂面之間的距離可具有多種不同的高度,進而使得該高壓半導體裝置可達到多種高度的場板,而可具有明顯較高的崩潰電壓。
為使熟習本揭露所屬技術領域之一般技藝者能更進一步了解本揭露,下文特列舉本揭露之數個較佳實施例,並配合所附圖式,詳細說明本揭露的構成內容及所欲達成之功效。
本揭露中針對「第一部件形成在第二部件上或上方」的敘述,其可以是指「第一部件與第二部件直接接觸」,也可以是指「第一部件與第二部件之間另存在有其他部件」,致使第一部件與第二部件並不直接接觸。此外,本揭露中的各種實施例可能使用重複的元件符號和/或文字註記。使用這些重複的元件符號與文字註記是為了使敘述更簡潔和明確,而非用以指示不同的實施例及/或配置之間的關聯性。另外,針對本揭露中所提及的空間相關的敘述詞彙,例如:「在...之下」、「在...之上」、「低」、「高」、「下方」、「上方」、「之下」、「之上」、「底」、「頂」和類似詞彙時,為便於敘述,其用法均在於描述圖式中一個部件或特徵與另一個(或多個)部件或特徵的相對關係。除了圖式中所顯示的擺向外,這些空間相關詞彙也用來描述半導體裝置在製作過程中、使用中以及操作時的可能擺向。舉例而言,當半導體裝置被旋轉180度時,原先設置於其他部件「上方」的某部件便會變成設置於其他部件「下方」。因此,隨著半導體裝置的擺向的改變(旋轉90度或其它角度),用以描述其擺向的空間相關敘述亦應透過對應的方式予以解釋。
雖然本揭露使用第一、第二、第三等用詞,以敘述種種元件、部件、區域、層、及/或區塊(section),但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊,其本身並不意含及代表該元件有任何之前的序數,也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此,在不背離本揭露之具體實施例之範疇下,下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊等詞稱之。
本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內,或3%之內,或2%之內,或1%之內,或0.5%之內。應注意的是,說明書中所提供的數量為大約的數量,亦即在沒有特定說明「約」或「實質上」的情況下,仍可隱含「約」或「實質上」之含義。
請參照第1圖所示,其繪示本揭露第一實施例中高壓半導體裝置100的示意圖。本揭露的高壓半導體裝置係指操作電壓約為20至40伏特(V)的半導體裝置,其例如是一橫向擴散金氧半導體電晶體(laterally diffused metal oxide semiconductor transistor, LDMOS transistor),可為橫向擴散N型金氧半導體電晶體或是橫向擴散P型金氧半導體電晶體,在本實施例中,高壓半導體裝置100是以橫向擴散N型金氧半導體電晶體為實施樣態進行說明,但並不以此為限。
首先,如第1圖所示,高壓半導體裝置100包括一基底110,例如是矽基底、磊晶矽基底、矽鍺基底、碳化矽基底或矽覆絕緣(silicon-on-insulator, SOI)基底等,以及設置在基底110內的一埋層(buried layer)120、第一井區160以及第二井區130等。具體來說,第一井區160具有該第一導電類型(如N型),並且,第一井區160內還形成有一汲極(drain)165。汲極165例如為同樣具有該第一導電類型(如N型)的一摻雜區,該摻雜區的摻雜濃度係大於第一井區160的摻雜濃度。另一方面,第二井區130鄰接第一井區160設置,並具有一第二導電類型(例如是P型),該第二導電類型(如P型)係與該第一導電類型(如N型)互補。在本實施例中,第二井區130在基底110內的深度例如是略大於第一井區160在基底110內的深度,如此,在如第1圖所示的剖面圖中,第二井區130可環繞設置於第一井區160的外側。換言之,第二井區130自一俯視圖(未繪示)來看例如是整體圍繞在第一井區160的外側,但不以此為限。
第二井區130內形成有一源極(source)175。在一實施例中,第二井區130內還可選擇進一步形成一第三井區170,第三井區170同樣具有該第二導電類型(如P型),且第三井區170的摻雜濃度較佳係大於第二井區130的摻雜濃度,而源極175則可設置在第三井區170內,並且包含相鄰設置的一第一摻雜區175a以及一第二摻雜區175b。其中,第一摻雜區175a以及第二摻雜區175b分別包含該第一導電類型(如N型)以及該第二導電類型(如P型),並且,第一摻雜區175a以及第二摻雜區175b的摻雜濃度較佳係大於第二井區130或第三井區170的摻雜濃度。再如第1圖所示,埋層120係進一步設置在第一井區160以及第二井區130下方,以作為高壓半導體裝置100的一絕緣(isolation)結構或抗貫穿結構(anti-pinch-through),以避免電流直接自第一井區160貫穿(punch through)基底110的底部或內部,而影響高壓半導體裝置100的元件效能。在本實施例中,埋層120例如具有該第一導電類型(如N型),且其摻雜濃度較佳係高於第一井區160或第二井區130的摻雜濃度。
第二井區130內還形成有一基體(body)區135,基體區135具有該第二導電類型(如P型)且其摻雜濃度係大於第二井區130的摻雜濃度。基體區135較佳係不直接接觸設置在第一井區160內的汲極165,或是不直接接觸同樣設置在第二井區130內的源極175。舉例來說,可選擇在基底110上設置複數個絕緣結構200,絕緣結構200例如是透過局部矽氧化(local oxidation of silicon, LOCOS)方法而形成的一場氧化層(field oxide, FOX, 如第1圖所示),亦可以是透過一沉積製程而形成的淺溝渠隔離(shallow trench isolation, STI)等。其中,在基體區135的兩相對側分別設置絕緣結構205和絕緣結構207,可藉由絕緣結構205分別隔開基體區135與汲極165,或是基體區135與源極175,如第1圖所示。如此,基體區135與汲極165可彼此電性隔離,而基體區135還可透過一外部電路(未繪示)分別電性連接源極175的第一摻雜區175a以及第二摻雜區175b,使得基體區135與源極175可彼此等電位,但不以此為限。換言之,基體區175以及各個絕緣結構200(如絕緣結構205或絕緣結構207)從一俯視圖(未繪示)來看可呈現一環狀結構,如矩框狀、圓環狀或賽道形(racetrack-shaped)等合適形狀,使得基體區135可環繞於汲極165以及源極175的外圍設置,而絕緣結構205以及絕緣結構207則分別環繞於基體區135內側以及外側,但其具體設置態樣並不以此為限。
此外,在一實施例中,高壓半導體裝置100的基底110內還可另包括一隔離區域,該隔離區域可外接至一隔離電壓(V
iso),以隔絕高壓半導體裝置100內部的高壓電路。該隔離區域例如包括環繞在第二井區130外側的一深井區150以及位在深井區150內的一隔離區155,如第1圖所示,其中,深井區150以及隔離區155例如皆具有該第一導電類型(如N型),並且隔離區155的摻雜濃度較佳係大於深井區150的摻雜濃度。而在另一實施例中,高壓半導體裝置100的基底110內還可進一步包括另一基體區145,其是設置在一第四井區140內並且透過第四井區140整體環繞於高壓半導體裝置100的外側,另一基體區145以及第四井區140同樣具有該第二導電類型(如P型),藉此可進一步隔離高壓半導體裝置100以及其他主動元件,例如是另一高壓半導體裝置等。其中,另一基體區145的兩相對側還可分別設置絕緣結構201和絕緣結構203,以藉由絕緣結構201隔開前述的隔離區155,如第1圖所示。
本實施例的高壓半導體裝置100可選擇在源極175以及汲極165之間設置兩個獨立的電極結構,舉例來說,該電極結構可例如是彼此分隔設置的第一閘極結構180以及第二閘極結構190,如第1圖所示。詳細來說,第一閘極結構180以及第二閘極結構190可分別包括依序堆疊於基底110上的一閘極介電層181、191、一閘極電極183、193以及環繞於閘極介電層181、191與閘極電極183、193外側的一側壁子185、195。其中,第一閘極結構180以及第二閘極結構190的閘極電極183、193相互分隔,其間的間隔g1例如是約為0.1至0.2微米(micrometer, μm),較佳為0.13至0.16微米,但不以此為限。較佳地,第一閘極結構180以及第二閘極結構190的閘極電極183、193之間的間隔g1位在第一井區160的範圍內,並且,間隔g1可盡可能地縮小,使得第一閘極結構180以及第二閘極結構190一側的側壁子185、195可直接鄰接,如第1圖所示,或是相互融合成一體(未繪示)。在此設置下,第一閘極結構180以及第二閘極結構190可分別提供不同電壓,進而改善高壓半導體裝置100的裝置效能。
本領域具有通常知識者應可輕易了解,為能滿足實際產品需求的前提下,本揭露的高壓半導體裝置亦可能有其它態樣,而不限於前述。舉例來說,在前述實施例中,在縮短該閘極結構到汲極165之間距離的同時,隨著該閘極結構越接近汲極165端的電場強度,可能導致高壓半導體裝置100的崩潰電壓降低。因此,根據本揭露的另一實施例,係提供一種高壓半導體裝置,其可在降低閘極結構到汲極之間的寄生電容的同時,一併提高該高壓半導體裝置的崩潰電壓,進而整體性地改善該高壓半導體裝置的元件可靠度。下文將進一步針對高壓半導體裝置的其他實施例或變化型進行說明。且為簡化說明,以下說明主要針對各實施例不同之處進行詳述,而不再對相同之處作重覆贅述。此外,本揭露之各實施例中相同之元件係以相同之標號進行標示,以利於各實施例間互相對照。
請參照第2圖所示,其繪示本揭露第二實施例中高壓半導體裝置300的剖面示意圖。本實施例中的高壓半導體裝置300的結構大體上與前述第一實施例所述高壓半導體裝置100相同,同樣包括基底110、第一井區160、第二井區130、汲極165、源極175、基體區135以及絕緣結構200等,相同之處容不再贅述。本實施例與前述實施例的主要差異在於高壓半導體裝置300可選擇在源極175以及汲極165之間的第一井區160增設一絕緣層301,使得兩個獨立設置的電極結構(如第2圖所示的第一閘極結構380以及第二閘極結構390)可完全或部分跨設在絕緣層301上。
詳細來說,第一閘極結構380以及第二閘極結構390同樣可分別包括依序堆疊於基底110上的一閘極介電層381、391、一閘極電極383、393以及環繞於閘極介電層381、391與閘極電極383、393外側的一側壁子385、395。其中,第一閘極結構380例如是設置在第一井區160以及第二井區130的交界上(或者,可視為是第一閘極結構380橫跨第一井區160及第二井區130的交界),而第二閘極結構390則是完全設置在第一井區160之內,使第二閘極結構390不會重疊第二井區130,並且,第二閘極結構390可緊鄰第一閘極結構380。在此設置下,第一閘極結構380以及第二閘極結構390的閘極電極383、393即可相互分隔,其間的間隔g2例如是約為0.1至0.2微米,較佳為0.13至0.16微米,但不以此為限。較佳地,第一閘極結構380以及第二閘極結構390的閘極電極383、393之間的間隔g2可位於第一井區160的範圍內,並且,位在絕緣層301之上,如第2圖所示。絕緣層301例如是透過一沉積製程(deposition process)所形成的一介電材質層,例如是一氧化矽層,但不以此為限。其中,絕緣層301的厚度較佳係大於第一閘極結構380或第二閘極結構390的閘極介電層381、391的厚度,然而,本領域者應可理解絕緣層301的具體厚度、含氧量以及緻密度等參數均可依據實際產品需求而對應調整。
在本實施例中,第二閘極結構390係完全跨設在絕緣層301上,使得閘極電極393整體到基底110之間的距離H31(即是指閘極電極393頂面到基底110頂面之間的距離)為一定值;而第一閘極結構380則是一部分跨設在絕緣層301上,且另一部分直接設置在基底110上,使得該部分的閘極電極383(如跨設在絕緣層301上的部份)到基底110之間的距離H32與該另一部份的閘極電極383(如直接設置在基底110上的部份)到基底110之間的距離H33可彼此不同。舉例來說,第二閘極結構390的閘極電極393頂面頂面通過絕緣層301再到基底110頂面的距離H31、第一閘極結構380的閘極電極383頂面直接到基底110頂面的距離H33以及第一閘極結構380的閘極電極383頂面通過絕緣層301再到基底110頂面的距離H32可達到不同高度的場板(field-plate),可藉此降低表面電場(reduced surface field, RESURF),而有助於提高高壓半導體裝置300的崩潰電壓。
再者,可參照第3圖所示,其繪示本揭露第三實施例中高壓半導體裝置400的剖面示意圖。本實施例中的高壓半導體裝置400的結構大體上與前述第二實施例所述高壓半導體裝置300相同,相同之處容不再贅述。本實施例與前述實施例的主要差異在於高壓半導體裝置400係選擇使第一閘極結構480直接設置在基底110上,而第二閘極結構490則部分跨設在一絕緣層401之上。本實施例的絕緣層401同樣是透過一沉積製程所形成的一介電材質層,如氧化矽層,並且,絕緣層401的各種參數條件同樣可依據實際產品需求而對應調整。其中,絕緣層401的厚度較佳係大於第一閘極結構480或第二閘極結構490的閘極介電層481、491的厚度,但不以此為限。
詳細來說,第一閘極結構480以及第二閘極結構490同樣可分別包括依序堆疊於基底110上的一閘極介電層481、491、一閘極電極483、493以及環繞於閘極介電層481、491與閘極電極483、493外側的一側壁子485、495。在本實施例中,第一閘極結構480同樣是設置在第一井區160以及第二井區130的交界上,而第二閘極結構490則完全設置在第一井區160之內,並緊鄰第一閘極結構480。在此設置下,第一閘極結構480以及第二閘極結構490的閘極電極483、493即同樣會相互分隔,其間的間隔g3例如是約為0.1至0.2微米,較佳為0.13至0.16微米,但不以此為限。需注意的是,在本實施例中,由於間隔g3較小,以致第一閘極結構480以及第二閘極結構490一側的側壁子485、495可相互融合成一體,同時,第一閘極結構480以及第二閘極結構490的閘極介電層481、491亦可彼此相連而呈現一體成形的態樣,如第3圖所示。如此,第一閘極結構480以及第二閘極結構490的閘極電極483、493之間的間隔g3則可位在閘極介電層481、491上,並且仍然位在第一井區160的範圍之內,如第3圖所示。
此外,第二閘極結構490是一部分跨設在絕緣層401上,而另一部分則直接設置在基底110上,使得該部分的閘極電極493(如跨設在絕緣層401上的部份)到基底110之間的距離H41與該另一部份的閘極電極493(如直接設置在基底110上的部份)到基底110之間的距離H42可彼此不同。舉例來說,第一閘極結構480的閘極電極483頂面直接到基底110頂面的距離H42、第二閘極結構490的閘極電極493頂面直接到基底110頂面的距離H42以及第二閘極結構490的閘極電極493頂面通過絕緣層401再到基底110頂面的距離H41可達到兩種不同高度的場板,如此,同樣有助於提高高壓半導體裝置400的崩潰電壓。
接著,請參照第4圖所示,其繪示本揭露第四實施例中高壓半導體裝置500的剖面示意圖。本實施例中的高壓半導體裝置500的結構大體上與前述第二實施例所述高壓半導體裝置300或是前述第三實施例所述高壓半導體裝置400相同,相同之處容不再贅述。本實施例與前述實施例的主要差異在於高壓半導體裝置500係選擇在源極175以及汲極165之間增加設置一絕緣層501,絕緣層501例如是透過該局部矽氧化方法而形成的一場氧化層,並且,其製程可選擇性地與前述絕緣結構200的製程一併進行。由此,絕緣層501可部分設置在基底110內並部分突出於基底110頂面,而兩個獨立設置的電極結構(如第4圖所示的第一閘極結構580以及第二閘極結構590)可在後續製程中選擇完全或部分跨設在絕緣層501上。
詳細來說,第一閘極結構580以及第二閘極結構590同樣可分別包括依序堆疊於基底110上的一閘極介電層581、591、一閘極電極583、593以及環繞於閘極介電層581、591與閘極電極583、593外側的一側壁子585、595。其中,第一閘極結構580同樣是設置在第一井區160以及第二井區130的交界上,而第二閘極結構590則是完全設置在第一井區160之內,並緊鄰第一閘極結構580。在此設置下,第一閘極結構580以及第二閘極結構590的閘極電極583、593可相互分隔,其間的間隔g4例如是約為0.1至0.2微米,較佳為0.13至0.16微米,但不以此為限。較佳地,第一閘極結構580以及第二閘極結構590的閘極電極583、593之間的間隔g4同樣係位在第一井區160的範圍內,並位在絕緣層501之上,如第4圖所示。
需注意的是,在本實施例中,第二閘極結構590係完全跨設在絕緣層501上,使得閘極電極593整體上到基底110之間的距離H51(即是指閘極電極593頂面到基底110頂面之間的距離)為一定值;而第一閘極結構580則是一部分跨設在絕緣層501上,且另一部分直接設置在基底110上,使得該部分的閘極電極583(如跨設在絕緣層501上的部份)到基底110之間的距離H51與該另一部份的閘極電極583(如直接設置在基底110上的部份)到基底110之間的距離H52可彼此不同。舉例來說,第一閘極結構580的閘極電極583頂面通過絕緣層501再到基底110頂面的距離H51、第一閘極結構580的閘極電極583頂面直接到基底110頂面的距離H52、以及第二閘極結構590通過絕緣層501再到基底110頂面的距離H52可達到兩種不同高度的場板,亦可使高壓半導體裝置500具有較高的崩潰電壓。
再者,可參照第5圖所示,其繪示本揭露第五實施例中高壓半導體裝置600的剖面示意圖。本實施例中的高壓半導體裝置600的結構大體上與前述第四實施例所述高壓半導體裝置500相同,相同之處容不再贅述。本實施例與前述實施例的主要差異在於高壓半導體裝置600係選擇使第一閘極結構680直接設置在基底110上,而使得第二閘極結構690部分跨設在一絕緣層601之上。本實施例的絕緣層601同樣是透過該局部矽氧化方法而形成的一場氧化層,並且,其製程可選擇性地與前述絕緣結構200的製程一併進行。
第一閘極結構680以及第二閘極結構690同樣可分別包括依序堆疊於基底110上的一閘極介電層681、691、一閘極電極683、693以及環繞於閘極介電層681、691與閘極電極683、693外側的一側壁子685、695。在本實施例中,第一閘極結構680同樣是設置在第一井區160以及第二井區130的交界上,而第二閘極結構690則完全設置在第一井區160之內,並緊鄰第一閘極結構680。在此設置下,第一閘極結構680以及第二閘極結構690的閘極電極683、693同樣可相互分隔,其間的間隔g5例如是約為0.1至0.2微米,較佳為0.13至0.16微米,但不以此為限。需注意的是,在本實施例中,由於間隔g5較小,以致第一閘極結構680以及第二閘極結構690一側的側壁子685、695可相互融合成一體而填滿間隔g5,同時,第一閘極結構680以及第二閘極結構690的閘極介電層681、691亦可彼此相連而呈現一體成形的態樣,如第5圖所示。如此,第一閘極結構680以及第二閘極結構690的閘極電極683、693之間的間隔g5則可位在閘極介電層681、691上,並且仍然位在第一井區160的範圍之內,如第5圖所示。
此外,第二閘極結構690是一部分跨設在絕緣層601上,而另一部分則直接設置在基底110上,使得該部分的閘極電極693(如跨設在絕緣層601上的部份)到基底110之間的距離H61與該另一部份的閘極電極693(如直接設置在基底110上的部份)到基底110之間的距離H62可彼此不同。舉例來說,第一閘極結構680的閘極電極683頂面直接到基底110頂面的距離H62、第二閘極結構690的閘極電極693頂面直接到基底110頂面的距離H62、以及第二閘極結構690通過絕緣層601再到基底110頂面的距離H61可達到兩種不同高度的場板,同樣有助於提高高壓半導體裝置600的崩潰電壓。
然後,請參照第6圖所示,其繪示本揭露第六實施例中高壓半導體裝置700的剖面示意圖。本實施例中的高壓半導體裝置700的結構大體上與前述第三實施例所述高壓半導體裝置400相同,相同之處容不再贅述。本實施例與前述實施例的主要差異在於高壓半導體裝置700係選擇在源極175以及汲極165之間增加設置一絕緣層701,使得第二閘極結構790可部分跨設在一絕緣層701之上。其中,絕緣層701同樣是透過該沉積製程所形成的一介電材質層,如氧化矽層等,而絕緣層701的各種參數條件同樣可依據實際產品需求而對應調整。並且,本實施例的高壓半導體裝置700還可額外包括另一電極結構,例如是一電容結構770,設置在絕緣層701以及第二閘極結構790上。
詳細來說,第一閘極結構780以及第二閘極結構790同樣可分別包括依序堆疊於基底110上的一閘極介電層781、791、一閘極電極783、793以及環繞於閘極介電層781、791與閘極電極783、793外側的一側壁子785、795。第一閘極結構780同樣是設置在第一井區160以及第二井區130的交界上,而第二閘極結構790則完全設置在第一井區160之內,並緊鄰第一閘極結構780。在此設置下,第一閘極結構780以及第二閘極結構790的閘極電極783、793同樣會相互分隔,其間的間隔g6例如是位在第一井區160的範圍之內,如第6圖所示,且大體上約為0.1至0.2微米,較佳為0.13至0.16微米,但不以此為限。
在本實施例中,還進一步在第二閘極結構790上方形成一絕緣層703,且部分的絕緣層703會覆蓋下方的第一井區160、絕緣層701以及第二閘極結構790,如第6圖所示。絕緣層703例如是透過另一沉積製程所形成的一介電材質層,如氧化矽層等,但不以此為限。較佳地,絕緣層703的製程可選擇與高壓半導體裝置700的一般製程一併進行,例如可選擇與部分屏蔽基底110以避免形成金屬矽化物的一保護層(未繪示)一併形成,但亦可選擇透過其他製程形成。然後,於絕緣層703上依序形成一介電層(MIP insulator)771以及一導體層773,部分重疊於下方的第二閘極結構790。於一實施例中,導體層773可提供不同電壓,達到不同的功能。舉例而言,當導體層773透過一外部電路(未繪示)而與源極175電性連接時,導體層773、介電層771以及第二閘極結構790的閘極電極793可共同組成電容結構770,例如是由多晶矽、絕緣層以及導體層所堆疊而成的電容結構(metal-insulator-polysilicon, MIP)。在此設置下,可提升崩潰電壓,並且,可降低高壓半導體裝置700的閘極結構與汲極165間的寄生電容(parasitic capacitance, C
gd)。另一方面,當導體層773透過另一外部電路(未繪示)而與第一閘極780連接時可降低半導體裝置700的導通電阻。
藉此,部分跨設在絕緣層701上的第二閘極結構790同樣可達到兩種高度的場板效應,例如可包括由第二閘極結構790的閘極電極793頂面直接到基底110頂面的距離H71以及由第二閘極結構790的閘極電極793頂面通過絕緣層701再到基底110頂面的距離H72所達到的不同場板。另外,電容結構770的導體層773通過介電層771以及絕緣層703到基底110頂面的距離H73,或者是電容結構770的導體層773通過介電層771、絕緣層703與絕緣層701再到第一井區160表面的距離H74皆可達到不同高度的場板效應,使得本實施例的高壓半導體裝置700的崩潰電壓可進一步提升。
請再參照第7圖所示,其繪示本揭露第七實施例中高壓半導體裝置800的剖面示意圖。本實施例中的高壓半導體裝置800的結構大體上與前述第二實施例所述高壓半導體裝置300相同,相同之處容不再贅述。本實施例與前述實施例的主要差異在於高壓半導體裝置800係選擇在源極175以及汲極165之間增加設置一絕緣層801,並且,絕緣層801可進一步包含相互分隔的兩部分801a、801b,使得兩個獨立設置的電極結構(如第7圖所示的閘極結構880以及電容結構870)可分別地跨設在絕緣層801上,進而達到更多不同高度的場板效應。其中,絕緣層801同樣是透過該沉積製程所形成的一介電材質層,如一氧化矽層等,再透過一圖案化製程形成兩部分801a、801b。
詳細來說,閘極結構880是設置在第一井區160以及第二井區130的交界上,並部分跨設在絕緣層801的第二部分801b上。如第7圖所示,閘極結構880包括依序堆疊於基底110上的一閘極介電層881、一閘極電極883以及環繞於閘極介電層881與閘極電極883外側的一側壁子885。另一方面,電容結構870例如由導體層773、介電層771以及電極結構883共同構成,電極結構870完全設置在第一井區160之內,並部分重疊於下方的閘極結構880以及絕緣層801的第二部分801b。此外,在本實施例中,還進一步在電容結構870以及絕緣層801之間形成絕緣層803,以部分覆蓋下方的第一井區160以及絕緣層801的第一部分801a。絕緣層803同樣是透過另一沉積製程所形成的一介電材質層,如氧化矽層等,並且,可選擇與部分屏蔽基底110以避免形成金屬矽化物的一保護層(未繪示)一併形成,或是單獨形成。
在本實施例中,閘極結構880的閘極電極883頂面直接到基底110頂面的距離H81,以及閘極結構880的閘極電極883頂面通過絕緣層801的第二部分801b再到基底110頂面的距離H82可達到兩種高度(即H81、H82)的場板效應。此外,電容結構870的導體層873的頂面通過介電層871以及絕緣層801的第二部分801b再到基底110頂面的距離H83,電容結構870的導體層873跨設在閘極結構880上的部分的頂面通過介電層871以及絕緣層801的第二部分801b再到基底110表面的距離H84,電容結構870的導體層873通過介電層871、絕緣層803以及絕緣層801的第一部分801a再到基底110表面的距離H85等,可提供至少五個不同高度(即H81、H82、H83、H84以及H85)的場板,有效地降低表面電場(RESURF),使得本實施例的高壓半導體裝置800的崩潰電壓可進一步提升。
請參照第8圖所示,其繪示本揭露第八實施例中高壓半導體裝置900的剖面示意圖。本實施例中的高壓半導體裝置900的結構大體上與前述第六實施例所述高壓半導體裝置700相同,相同之處容不再贅述。本實施例與前述實施例的主要差異在於高壓半導體裝置900係選擇在源極175以及汲極165之間設置絕緣層901,絕緣層901可包含相互分隔的兩部分901a、901b,使得三個獨立設置的電極結構(如第8圖所示的第一閘極結構980、第二電極結構990以及電容結構970)可分別地跨設在絕緣層901的兩部分901a、901b上,提供導體層973可具有漸變高度,進而達到更多不同高度的場板,以降低表面電場。
詳細來說,第一閘極結構980以及第二閘極結構990同樣可分別包括依序堆疊於基底110上的一閘極介電層981、991、一閘極電極983、993以及環繞於閘極介電層981、991與閘極電極983、993外側的一側壁子985、995。第一閘極結構980同樣是設置在第一井區160以及第二井區130的交界上,而第二閘極結構990則完全設置在第一井區160之內,部分跨設在絕緣層901的第二部份901b上並緊鄰第一閘極結構980,如第8圖所示。在此設置下,第一閘極結構980以及第二閘極結構990的閘極電極983、993同樣會相互分隔,其間的間隔g7例如是位在第一井區160的範圍之內,且大體上約為0.1至0.2微米,較佳為0.13至0.16微米,但不以此為限。
此外,在本實施例中,還進一步形成絕緣層903,以部分覆蓋下方的第一井區160以及絕緣層901的第一部分901a。絕緣層903同樣是透過另一沉積製程所形成的一介電材質層,如氧化矽層等,並且,可選擇與部分屏蔽基底110以避免形成金屬矽化物的一保護層(未繪示)一併形成,或是單獨形成。之後,再於絕緣層903上形成電容結構970,例如由導體層973、介電層971以及電極結構993共同構成。電容結構970完全設置在第一井區160的範圍之內,如此,可完全重疊於設置在下方的絕緣層903以及絕緣層901的第一部分901a,並部分重疊於絕緣層901的第二部分901b以及第二閘極結構990,如第8圖所示。
在本實施例中,閘極結構990的閘極電極993頂面直接到基底110頂面的距離H91,以及閘極結構990的閘極電極993頂面通過絕緣層901的第二部分901b再到基底110頂面的距離H92同樣可達到兩種高度(即H91、H92)的場板效應。此外,電容結構970的導體層973通過介電層971以及絕緣層901的第二部分901b再到基底110頂面的距離H93,電容結構970的導體層973通過介電層971以及絕緣層903到基底110頂面的距離H94,電容結構970的導體層973跨設在閘極結構990上的部分的頂面通過介電層971以及絕緣層901的第二部份901b再到基底110頂面的距離H95,電容結構970的導體層973通過介電層971、絕緣層903以及絕緣層901的第一部分901a再到基底110表面的距離H96等,可提供至少六個不同高度(即H91、H92、H93、H94、H95以及H96)的場板,有效地降低表面電場,使得本實施例的高壓半導體裝置900的崩潰電壓可進一步提升。
整體來說,本揭露的高壓半導體裝置是設置兩個或兩個以上獨立設置的電極結構,例如閘極結構或是由多晶矽、絕緣層以及導體層依序堆疊的電容結構等,並且在該等電極結構與基底之間設置厚度不同、設置位置不同或是讓該等電極結構覆蓋程度不同的絕緣層,使得各該電極結構的頂面到該基底頂面之間的距離,或者是該電極結構的頂面通過不同的絕緣層、介電層或者絕緣層以及介電層之組合再到該基底頂面之間的距離可具有多種不同的高度,進而使得該高壓半導體裝置可達到多種高度的場板效應,而具有明顯較高的崩潰電壓。在本揭露的設置態樣下,可在避免增加場板結構的橫向長度的前提下,有效地提高電流增益,進而使得該高壓半導體裝置可獲得更高的崩潰電壓。此外,本揭露還可一併改善閘極到汲極之間的寄生電容過高的問題,提升該高壓半導體裝置的元件可靠度與裝置效能。由此,本揭露的設置態樣可應用於各種高壓半導體裝置,雖然在前述實施例中是以橫向擴散N型金氧半導體電晶體為實施樣態進行說明,但本領域者應可輕易理解,在其他實施例中,亦可應用於其他不同型態的高壓半導體裝置。
以上所述僅為本揭露之較佳實施例,凡依本揭露申請專利範圍所做之均等變化與修飾,皆應屬本揭露之涵蓋範圍。
100、300、400、500、600、700、800、900:高壓半導體裝置
110:基底
120:埋層
130:第二井區
135:基體區
140:第四井區
145:基體區
150:深井區
155:隔離區
160:第一井區
165:汲極
170:第三井區
175:源極
175a:第一摻雜區
175b:第二摻雜區
180、380、480、580、680、780、880、980:第一閘極結構
181、381、481、581、681、781、881、981:閘極介電層
183、383、483、583、683、783、883、983:閘極電極
185、385、485、585、685、785、885、985:側壁子
190、390、490、590、690、790、990:第二閘極結構
191、391、491、591、691、791、991:閘極介電層
193、393、493、593、693、793、993:閘極電極
195、395、495、595、695、795、995:側壁子
200、201、203、205、207:絕緣結構
301:絕緣層
401:絕緣層
501:絕緣層
601:絕緣層
701:絕緣層
703:絕緣層
770:電容結構
771:介電層
773:多晶矽、絕緣層以及導體層依序堆疊的電容結構
801:絕緣層
801a:第一部分
801b:第二部分
803:絕緣層
870:電極結構
871:介電層
873:多晶矽、絕緣層以及導體層依序堆疊的電容結構
901:絕緣層
901a:第一部分
901b:第二部分
903:絕緣層
970:電極結構
971:介電層
973:多晶矽、絕緣層以及導體層依序堆疊的電容結構
g1、g2、g3、g4、g5、g6、g7:距離
H31、H32、H33:距離
H41、H42:距離
H51、H52:距離
H61、H62:距離
H71、H72、H73、H74:距離
H81、H82、H83、H84、H85:距離
H91、H92、H93、H94、H95、H96:距離
第1圖繪示本揭露第一實施例中高壓半導體裝置的剖面示意圖。
第2圖繪示本揭露第二實施例中高壓半導體裝置的剖面示意圖。
第3圖繪示本揭露第三實施例中高壓半導體裝置的剖面示意圖。
第4圖繪示本揭露第四實施例中高壓半導體裝置的剖面示意圖。
第5圖繪示本揭露第五實施例中高壓半導體裝置的剖面示意圖。
第6圖繪示本揭露第六實施例中高壓半導體裝置的剖面示意圖。
第7圖繪示本揭露第七實施例中高壓半導體裝置的剖面示意圖。第8圖繪示本揭露第八實施例中高壓半導體裝置的剖面示意圖。
110:基底
120:埋層
130:第二井區
135:基體區
140:第四井區
145:基體區
150:深井區
155:隔離區
160:第一井區
165:汲極
170:第三井區
175:源極
175a:第一摻雜區
175b:第二摻雜區
200、201、203、205、207:絕緣結構
300:高壓半導體裝置
301:絕緣層
380:第一閘極結構
381:閘極介電層
383:閘極電極
385:側壁子
390:第二閘極結構
391:閘極介電層
393:閘極電極
395:側壁子
g2:距離
H31、H32、H33:距離
Claims (12)
- 一種高壓半導體裝置,包含: 一基底; 一第一井區,設置在該基底內,該第一井區具有一第一導電類型; 一第二井區,設置在該基底內鄰接該第一井區,該第二井區具有一第二導電類型,該第二導電類型與該第一導電類型互補; 一第一絕緣層,設置在該第一井區上; 一源極,設置在該第二井區內; 一汲極,設置在該第一井區內;以及 一第一電極結構以及一第二電極結構,設置在該基底上,該第一電極結構的電極頂面到該基底的頂面之間的距離具有不同的一第一高度以及一第二高度,其中,該第一電極結構以及該第二電極結構的至少其中之一係為一閘極結構。
- 如申請專利範圍第1項所述之高壓半導體裝置,其中,該第一電極結構覆蓋一部分的該第一絕緣層,並位在該第一井區與該第二井區的交界上,該第二電極結構位在該第一井區上。
- 如申請專利範圍第1項所述之高壓半導體裝置,其中,該第一電極結構位在該第一井區上覆蓋一部分的該第一絕緣層。
- 如申請專利範圍第2項或第3項所述之高壓半導體裝置,其中,該第一電極結構以及該第二電極結構的電極相互分隔設置。
- 如申請專利範圍第2項或第3項所述之高壓半導體裝置,其中,該第二電極結構部分重疊於該第一電極結構。
- 如申請專利範圍第5項所述之高壓半導體裝置,其中,該第二電極結構包括一電容結構,該電容結構包括依序堆疊的一閘極電極、一介電層以及一導體層。
- 如申請專利範圍第6項所述之高壓半導體裝置,其中,該第一電極結構以及該第二電極結構共用該閘極電極。
- 如申請專利範圍第6項所述之高壓半導體裝置,其中,該第二電極結構的電極頂面到該基底的該頂面之間的距離包括一第三高度、一第四高度以及一第五高度,其中該第一高度、該第二高度、該第三高度、該第四高度以及該第五高度皆不相等。
- 如申請專利範圍第3項所述之高壓半導體裝置,其中,該第二電極結構設置在該第一井區與該第二井區的交界上。
- 如申請專利範圍第1項所述之高壓半導體裝置,其中,該第一絕緣層包含相互分隔的第一部份以及第二部分。
- 如申請專利範圍第1項所述之高壓半導體裝置,其中,還包含: 一第二絕緣層,設置在該第一絕緣層上,該第二電極結構部分設置在該第二絕緣層上。
- 如申請專利範圍第11項所述之高壓半導體裝置,其中,還包含: 一第三電極結構,與該第一電極結構分隔設置,其中,該第二電極結構以及該第三電極結構分別包括一閘極結構以及一電容結構。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109140013A TWI740719B (zh) | 2020-11-17 | 2020-11-17 | 高壓半導體裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109140013A TWI740719B (zh) | 2020-11-17 | 2020-11-17 | 高壓半導體裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI740719B TWI740719B (zh) | 2021-09-21 |
TW202221889A true TW202221889A (zh) | 2022-06-01 |
Family
ID=78777824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109140013A TWI740719B (zh) | 2020-11-17 | 2020-11-17 | 高壓半導體裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI740719B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116344613A (zh) * | 2021-12-24 | 2023-06-27 | 无锡华润上华科技有限公司 | 具有隔离结构的半导体器件及其制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9799766B2 (en) * | 2013-02-20 | 2017-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage transistor structure and method |
US10672783B2 (en) * | 2017-08-30 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and method for manufacturing the same |
US10332819B1 (en) * | 2018-03-29 | 2019-06-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10892320B2 (en) * | 2019-04-30 | 2021-01-12 | Vanguard International Semiconductor Corporation | Semiconductor devices having stacked trench gate electrodes overlapping a well region |
-
2020
- 2020-11-17 TW TW109140013A patent/TWI740719B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI740719B (zh) | 2021-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7368785B2 (en) | MOS transistor device structure combining Si-trench and field plate structures for high voltage device | |
US8907394B2 (en) | Insulated gate semiconductor device having shield electrode structure | |
US8652930B2 (en) | Semiconductor device with self-biased isolation | |
TWI493712B (zh) | 場效應電晶體 | |
TWI274419B (en) | High-voltage MOS device | |
US11450763B2 (en) | IGBT power device and fabrication method therefor | |
US8546875B1 (en) | Vertical transistor having edge termination structure | |
US7494876B1 (en) | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same | |
TW201306264A (zh) | 半導體功率元件及其製備方法 | |
JP2002261297A (ja) | 低濃度にドープされたドレインを有するラテラルmos電界効果トランジスタ及びその製造方法 | |
US20050275025A1 (en) | Semiconductor component and method for its production | |
US8278683B2 (en) | Lateral insulated gate bipolar transistor | |
US20220013632A1 (en) | High-voltage semiconductor device with increased breakdown voltage | |
KR20210071070A (ko) | 증가된 항복 전압을 갖는 고전압 반도체 장치 및 그 제조 방법 | |
US20220123142A1 (en) | Semiconductor device with lateral transistor | |
TWI740719B (zh) | 高壓半導體裝置 | |
CN116805628A (zh) | 半导体器件和制备半导体器件的方法 | |
CN114520264A (zh) | 高压半导体装置 | |
TWI747235B (zh) | 高壓半導體裝置 | |
JP2023548037A (ja) | 傾斜ゲート・トレンチを含むパワー半導体デバイス | |
TW202221926A (zh) | 切換式電源供應電路之高壓元件及其製造方法 | |
JPH11214511A (ja) | 半導体装置および半導体装置における配線方法 | |
KR100457907B1 (ko) | 파워 트랜지스터 및 그의 제조 방법 | |
KR100230741B1 (ko) | 고전압 반도체 소자 및 그의 제조방법 | |
JPS613446A (ja) | 集積回路装置 |