TW297968B - - Google Patents

Description

經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（1 ) 本發明係關於切換行動通信機所使用之發信及收信用 開關，可實現具有低失眞特性之髙頻開關。 目前有不少以行動電話，有線電無線主副機爲主要應 用對象之G a A s裝置之切換發信及收信之S PDT開關 (Single-Pole Doub 丨 e-Throw Switch )之開發實例。 其中之一個例子是，由日本國吉川等人在1 9 9 3年日本 電子資訊通信學會春季大會所發表之演講編號C - 9 0之 "小型樹脂封裝高頻FET開關〃。 第2圚係這種以往之S PDT開關之電路結構圖。構 成 SPDT 開關之各 FET (FET1 ，FET2 ， FET3，FET4 )係沈澱型 GaAs MESFET 。玆參照第2圖說明S PDT開關之動作原理如下。 SPDT開關有3個信號端子（1，2，3)與兩個控制 端子（VC1，VC2)。將信號端子（2)接在天線， 將信號端子（1 )接在收信機，信號端子（3 )接在發信 機。在兩個控制端子（VC 1，VC 2 )加有0V之控制 偏壓，或以相輔方式加有各FET之臨界電壓V t h以下 之負偏壓Vcon。若在控制端子（VC1)加上〇 (T )，在控制端子（VC2)加上Vcon (V)，則 FET2 與 FET4 會導通（ON) ，FET1 與 FET3會截斷（OFF)，信號端子（2)連接在信號 端子（1 )，從天線收到之收信信號被引至收信機（收信 狀態）。反之，在控制端子（VC1)加上Vcon (V )，在控制端子（VC2)加上0 (V)時，FET1與 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝_ 訂 A7 B7 五、奁明説明（2 ) FET3導通，FET2與FET4會截斷，信號端子（ 2)連接到信號端子（3)，發信機之發信信號被引至天 線（發信狀態）。 請 先 閱 背 面 i % fr f裝 頁 第3圚（A)係表示各FET之小信號等效電路。如 第3圚所示，FET呈OFF狀態時之簡易等效電路可由 吸極一源極間之雜散電容來代表。而F E T呈Ο N狀態之 簡易等敌電路可由吸極一源極間之雜散電阻來代表。 S PDT開關之插入損失則由各F E T之吸極一源極間之 雜散電容與吸極-源極間之雜散電阻所決定。 :訂 第3圖（B )係表示在收信狀態之傳統之S PDT開 關之小信號等效電路。若設法降低收，發信側均呈ON狀 態之FET之雜散電阻値時，FET之閘宽變大，OFF 狀態之F E T之雜散電容變大。因此，發信側之插入損失 與收信側之插入損失之間，有涉及各F E T之閘寬之權衡 (Trade— off ) 0 經濟部中央橾準局員工消費合作社印製 其次說明傳統之S PDT開關在大信號動作時之失眞 之產生架構。SPDT開關之失眞產生架構之原因存在於 OF F狀態之FET。亦即，發信狀態時，發信側之接地 用FET與收信側之通過收信信號用FET成爲原因。接 地用F E T與通過信號用F ET分別對應第2圚中之 FET4 與 FET2 ° 在第4圆A，第4圓C表示OFF狀態之發信機側之 接地用FET，以說明發生失眞之架構。 首先，當輸入信號之頻率相當低，可以不計F ET之 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（3 ) 雜散電容時（第4圖A) 。OFF狀態之FET之源極在 接地電位（Vs = 〇)。道時在FET加上大波幅，在吸 極加上大電壓。 (1 )加壓吸極之電位爲負電位時 對控制電壓V c ο η，施加在吸極之電位Vd欒成 Vcon+abs (Vth)以下時便開始有電流流到吸 極側。因此，如第4圖B所示，信號波形在負領域發生失 R。以數式表示此條件則爲

Vd^Vcon + abs (Vth) (1) (2 )加在吸極之電位爲正電位時 基本上只要滿足耐壓條件，FET不會導通。將以上 之結果整理在第4圔B。失眞僅在施加於吸極之電位較使 (1 )式之等號成立之電位Vo η ( —）爲低時發生。 其次，若输入信號之頻率很高，無法不計F ΕΤ之雜 散電容之影響時（第4圓C )。這時產生影響的是閘極吸 極間電容C g d，閘極源極間電容C g s。假設控制電壓 V c ο η係經由相當大之電阻供給上述雜散電容。這時， 閘亀位V g爲

Vg=Vc on+Vd + Cgd / (Cgd + Cg s ) 本紙張尺度適用中國國家橾準（CNS )八4規格（210X 297公釐> ----------^1^-- (請先閱讀背面之注意事項再填寫本頁) 訂 A7 _B7 五、眘明説明（4 ) (1 )施加在吸極之電位爲負電位時 F E T導通而由吸極流出電流之條件爲

Vd^Vg + abs ( V t h 整理（2 )式與（3 )式得

Vd^(Vcon + abs (Vth) ) (Cgd + C g s ) / C g s (4) 請 先 閲 讀 背 ιέ 之 注 意 事 項 再> 旁 裝 較之低頻領域，可以看出能夠耐得3電壓波幅（C g d + C g s ) / C g s倍之信號。 (2 )施加在吸極之電位爲正電位時 閘電位Vg上昇，FET導通而有電流流進吸極之條 件爲 縮合（2 )式（5 )式可得

Vd^ (Vth-Vcon) (Cgd + Cgs) C g d 在低頻領域可输入到吸極耐壓之極限，但雜散電容之阻抗 本紙張尺度適用中國國家標準（CNS ) A4规格（210 X 297公釐） 訂 經濟部中央標準局貝工消费合作社印製 B7 五、奁明説明（5 ) 已無法不計，閘電位Vg受到吸極電壓Vd之影響而上昇 ，FET成導通狀態，使信號失眞。 假設（4〉式，（6)式之等號會成立之電位分別爲 將其輸入輸出波形示於第 4圚D。如此，傅統之SPDT開關係藉（4)式，（6 )式來抑制加在第2圓中之FET4及FET2兩端之電 壓之動態範園。因此，爲了降低失眞，必須加深控制偏壓 V c ο η或減小閘電壓V t h。 惟如果考慮要將S PDT開關應用在行動通信之領域 時，需要從低消耗電力之觀點來使電路達成低電壓化。因 而控制偏壓之低電壓化也有必要。同時，若減小閘電壓， 則導通電阻會增加，而會產生插入損失增加之問題。 解決道個問題之代表性之傳統技術是，非以單一之 F E T而是以多數F ET之串聯架構來實現導通狀態，截 斷狀態之F E T。以往之一個例子是，C. Kermarrc等人 之、H i g h P e r f 〇 r m ο n c e 1 〇 w C 〇 s t G a A s Μ Μ 1 c s f 〇 r Personal Phone applications at 1 . 9 GHz, 經濟部中央標準局員工消費合作社印製 請 先 閱 ik 背 ιέ 之 注 意 事 項 再 填 寫 本 頁 —)» V ο η ( +

V

Institute of physics Conference Series Number 129 p p . 9 11〜9 16。第7BBA表示此傅統例 子。爲了說明此傅統例子，再硏討第4圖所示之0 F F狀 態之FET之失眞產生架構及其對策。首先注意（4)式 所示之（Cg d+Cg s ) /Cg s項，若使Cg d較 Cg s爲大，則可抑制吸極電位Vd向負値方向增加時 誤導通之現象。 本紙伕尺度適用中國國家橾準（CNS ) Α4規格（210X297公釐） A7 B7 五、發明説明（6 ) 同樣也，再注意（6 )式所示之（Cgd + Cg s ) /Cgd項，則相反地，若使Cgs較Cgd大，便可抑 制吸極電位V d向正方向增加時誤導通之現象。 上述兩項效果，具體上可增加失眞成爲問題之F E T 之數目，將其串聯接縯即可實現。第7圖B係串聯3個 FET。而如日本國特開平6 — 4 5 8 7 2所揭示，將兩 個FET之源極相互連接，在各FET之吸極與閘極間分 別附加電容器即可加强效果，也是習知。本傳統例子示於 第7圖B。 爲了解決失眞問題而應用上述傳統例子構成S P D T 開關時，必須增加閘宽度以減少串聯雜散m阻値，而招致 雜散電容値之增加。同時，如第7圓B所示，將兩個 F ET之源極相互連接，在各F ET之吸極與閘極間分別 附加電容時，當在各F ET之閘極一源極間加上很大之電 位，加上大信號時，會發生耐壓之問題。 本發明對增加之雜散電容係以並聯之電感取代多數 F ET之串聯予以解決，耐壓的問題則是面對面連接吸極 而加以解決。 經濟部中央揉準局員工消費合作社印製 在此先對解除S PDT開關之失眞之對策，以往所用 之手法做詳細之檢討，分析清楚問題點之所在。如上述， S PDT開關之失眞產生架構之主因在OF F狀態之 FET。以下說明以*接（Cascode )之多數FET取 代這一部分時之動作。第5圖A表示兩個0 F F狀態之 FET串聯連接時之情形。 本紙伕尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） A7 ^ ^ V ^ 6 R__B7____ 五、奋明説明（7 ) 首先檢討输入信號之頻率相當低，可以不計F E T之 雜散電容時之情形。兩個閘極（G 1 ，G 2 )均有偏壓 Vc〇n (V) °〇FF狀態之FET之源極在接地電位 (V s = 0 ) 〇 (1)加在吸極之竜位爲負電位時 當吸極電位Vd 2對控制偏壓Vc ο η成爲Vc ο η + a b s (V t h )以下時，有電流開始流出到吸極側。 這與單一FET時產生之現象一樣。在低頻領域，串聯多 數FET也沒有效果。 (2 )加在吸極之電位爲正電位時 與單一FET時一樣，只要能滿足耐壓條件，FET 不會導通。 經濟部中央標準局員工消費合作社印袋 其次檢討輸入信號之頻率很髙，F E T之雜散電容之 影響無法不計時（第5圖A)。這時產生影響的是第5圖 A 所示 Cgls，Cdldl，Cg2dl，Cg2d2 等4個雜散電容。假設控制偏壓Vc ο n係介由較上述雜 散電容大很多之電阻所供應。 (1 )加在吸極（D 2 )之電位爲負電位時 第2閘極（G2 )之閘電位Vg 2爲， Vg2=Vcon+Vd2*(l-(Cgls*Cgldl*Cg2dl/CM)) 本紙張尺度逋用中國國家梂準（CNS ) A4規格（210X297公釐） -10 - B7 五、發明説明（8 ) CM=Cgldl*Cg2dl*Cg2d2*Cgls*Cgldl*Cg2dl +Cgls*Cg2dl*Cg2d2+Cgls*Cgldl*Cg2d2 (7 ) FET導通而由吸極（D2)流出電流之條件是，

Vd2^ Vg2+abs(Vth) ( 8 ) 綜合（7)式與（8)式可得

Vd2^(Vcon+abs(Vth)*CM/Cgls*Cgldl*Cg2dl) (9 ) 可看出，較之低頻領域，以電壓波幅可耐CM / ( Cgls*Cgldl*Cg2dl)倍之信號。 經濟部中央標準局員工消費合作社印製 (2)加在吸極（D2)之電位爲正電位時 第1閘極（G1)之閘電位Vgl爲 Vgl=Vcon+Vd2<(Cgldl*Cg2dl/Cg2d2/CM) CM=Cgldl*Cg2dl*Cg2d2+Cgls*Cgldl*Cg2dl +Cgls*Cg2dl*Cg2d2十Cgls*Cgldl*Cg2d2 (1 0 ) 第1閘極（G1 )之閘電位Vg 1上昇，FET導通 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐〉 11 A7 A7 經濟部中央標準局員工消費合作社印製 _B7 五、奋明説明（9 ) ，向吸極（D2 )流進®流之條件爲

VglS Vth (11) 綜合（10)式與（11)式可得

Vd22(Vth-Vcon)(CM/Cgldl*Cg2dl*Cg2d2) (12) 假設.（9 )式與（1 2 )式之等號會成立電位分別爲 V c ο η ( - ) * V c ο η ( + )，在第5圖B表示在第 1 5圖A中之輸入端子之輸入波形及從输出端子输出之输 出波形。 再檢討以串聯之兩個F E T取代一個F ET時之效果 。爲了簡化。假設 Cg 1 s=Cg 1 d l=Cg 2 d 1 = Cg 2 d 2 = 1，則OFF狀態之FET會ON之條件如 下。 (1 )加在吸極（D 2 )之電位爲負蕙位時 1 個 FET，Vd€(Vcon + abs ( V t h ) )* 2 ))* 4 ♦ 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再·掩寫本頁) .装.

:-1T -12 - A7 _______B7五、發明説明（10) (2 )加在吸極（D 2 )之電位爲正電位時 UFET，Vd2(Vth—Vcon)*2 兩個 FET，Vd2^(Vth— Vcon) *4 經濟部中央標準局員工消費合作社印製 這表示有關吸極電壓Vd，Vd FET而改善兩倍。 若以定性補足說明失眞特性獲得 如下。當在吸極（D 2 )·加上負電壓 G2 )重叠有，以第2閘極一接地間 及吸極一第2閘極間阻抗Zd 2 g 2 因此，吸極電位Vd 2改變時，第2 之，串聯兩個FET時，Zg2gn Cgldl ，Cg2dl串聯構成， Cg2d2之阻抗。因此，Zd2g 對性地較小，第2閘極（G2 )電位 )之追隨性變大，很容易導通。在吸 壓時亦可展開同樣之論點。在吸極（ ，在第1閘極（G 1 )重叠有由第1 Zglgnd，及吸極一第1閘極間 之交流信號。因此，當吸極亀位V d (G 1 )則追隨之，而增加電位。串 Zd2gl 係由 Cgldl ，Cg2 聯構成，Zglgnd則爲Cgls Zglgnd相對性地較Zd2gl 2之條件因使用兩個 改善之上述 時，在第2 阻抗Z g 2 所分壓之交 閘極（G 2 d 由 C g 1 Z d 2 g 2 2 較 Z g 2 V g 2對吸 極（D 2 ) D 2 )加上 閘極一接地 阻抗Z d 2 2變化時， 聯兩個F E d 1，C g 之阻抗。因 爲大，第1 架構，則 閘極（ g n d ， 流信號。 )則追隨 s » 則爲 g n d相 極（D 2 加上正電 正m壓時 間阻抗 g 1分壓 第1閘極 T時， 2 d 2串 此， 閘極電位 請 先 閱 讀 背 面 i 事 項 再广 填广. 頁 「訂 本紙伕尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） -13 - A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ，11) 1 V 8 1 對 吸 極 ( D 2 ) 之 追 隨 性 變 小 y 不 容 易 導 通 〇 1 1 在 此 係 爲 3 簡 化 起 見 9 以 串 聯 兩 個 F E T 之 情 形 進 行 1 1 說 明 9 但 第 7 圖 A 所 示 之 串 聯 3 個 F E T 之 傳 統 例 子 也 是 f—N 1 I 基 於 同 樣 之 動 作 原 理 0 第 7 mri 圖 B 之 傳 統 例 子 之 F E T 之 吸 請 先 1 閣 | 極 9 源 極 之 接 縯 方 向 反 轉 y 但 是 仍 與 第 5 圇 中 之 增 加 瀆 背 I 1 C 8 1 S 9 C g 2 d 2 相 對應 〇 1 I 1 | 從 以 上 之 議 論 欲 再 進 —· 步 改 善 失 眞 特 性 時 9 包 括 有 再 事 項 1 I 增 加 串 聯 之 F E T 數 9 以 提高 分 壓 比 9 及 增 加 C S 1 S 9 再 ^1 方 寫 裝 C g 2 d 2 以 提 髙 分 壓 此 等 法 〇 頁 V_- 玆 以 增 加 C 8 1 S 5 C g 2 d 2 時 爲 例 子 » 表 示 其 效 1 1 果 如 下 〇 就 C g 2 d 1 = 1 9 以 C 8 1 S — C g 2 d 2 二 J 2 時 9 求 其 條件 9 則 得 9 1 •訂 1 I ( 1 ) 加 在 吸 極 ( D 2 ) 之 電 位 爲 負 電 位 時 9 兩 個 F E T 9 V d 2 < ( V C 0 η + a b S ( 1 1 1 V t h ) ♦ 6 1 1 1 ( 2 ) 加 在 吸 極 ( D 2 ) 之 電 位 爲 正 電 位 時 9 1 I ♦ 兩 個 F E T 9 V d 2 ( V t h — V C 0 η ) 1 1 1 | 6 如 此 9 由 於 增 大 第 1 閘 極 ( G 1 ) 與 源 極 ( S ) 間 1 1 1 第 2 閘 極 ( G 2 ) 與 吸 極 ( D 2 ) 間 之 電 容 量 9 便 可 確 實 1 1 改 善 失 眞 特性 〇 1 I 如 此 增 大 電 容 量 後 9 各 MU 職 子 間 之 « 位 差 V 8 1 一 V S 1 I 9 V d 1 — V g 1 9 V 8 2 _ V d 1 9 V d 2 V g 2 之 I 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14 - A7 B7 經濟部中央標準局員工消費合作杜印製 五、 發明説明（ 12) | 比 ， 與 各 端 子 間 之 電 容 置 値 C g- Is 9 C g 1 d 1 > 1 1 C S 2 d 1 9 C 8 2 d 2 成 反 比 例 9 因 此 成 爲 1 • 2 2 1 1 • t 1 0 亦 即 可 以 看 出 9 V d 1 — V S 1 9 V g 2 — V d 1 1 端 子 間 之 m 位 差 較 其 他 端 子 間 之 甯 位 差 爲 髙 0 上 面 之 計 算 請 先 閱 1 I 係 爲 了 簡 化 而 使 用 線 形 電 容 9 但 實 際 上 係 由 具 有 偏 壓 依 存 背 1 1 性 之 非 線 形 電 容 所 構 成 〇 1 I 意 1 I 第 6 圖 表 示 9 串 聯 兩 個 閘 寬 W — 8 0 0 U m 9 臨 界 電 事 項 1 再 I 壓 V t h — 2 V 之 G a A S Μ E S F E T ， 在第 2 閘 極 填， % 本 A 與 吸 極 間 9 第 1 閘 極 與 源 極 間 分 別 附 加 0 • 3 P F 之 電 容 頁 1 I 器 9 在 閘極 施 加 — 3 V 之 直 流 偏 壓 y 在 吸 極 加 上 2 8 1 1 I d B m 時 之 數値 模 擬 結 果 〇 從 第 6 圖 可 以 看 出 > V S 1 — 1 ·. 1 V S 9 V d 2 一 V 8 2 之 絕 對 値 之 最 大 値 分 別 爲 3 * 1 V 1 訂 9 3 4 V 9 而 加 上 正 波 幅 時 之 V d 1 V S 1 達 到 1 I 9 5 V 9 加 上 負 之 波幅 時 9 V g 2 一 V d 1 達 到 8 8 1 1 I V 0 因 此 9 F Ε Τ 4 一 1 之 閘 極 — 源 極 間 9 與 F E T 4 — 1 1 2 之 閘 極 — 吸 極 間 需 要 有很 高 之 耐 壓 特性 0 1 飞 G a A S Μ Ε S F Ε T 爲 了 實 現 高 耐 壓 特性 9 其 閘 極 — 吸 1 1 極 間 距 離 較 閘 極 — 源 極 間 距 離 大 0 在 傅 統 例 子 係 如 第 7 圖 1 1 B 所 示 令 源 極面 對 面 相 連 接 ， 但 在 這 個 時 候 ， 必 然 有 高 1 1 I 電 壓 加 在 各 F Ε Τ 之 閘 極 > 源 極 間 9 而 有 不 能 取 得 充 分 大 1 1 之 耐 & 性 之 問 題 〇 這 項 事 實 尤 其 是 加 上 1 W ( 3 0 d B m 1 1 ) 以 上 之 電 力 時 之 損 失 9 或 雖 在 1 0 0 m W 程 度 之 « 力 > 1 1 但仍 有 必 要 抑 制 高 頻波 失 眞 時 > 成 爲 問 題 0 同 時 因 加 工 程 1 I 度 之 提 髙 9 使 F Ε Γ 之 閘 長 度 變 短 時 9 也 必 須 要 有 對 策 0 1 1 1 1 本紙張尺度適用中國國家標準（CNS) A4規格（210X 297公釐） -15 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（i3) 本發明係爲了解決這個問題，如第8圖A所示，令吸極成 面對面方式相連接。 其次再思考將此結線應用在S P D T開關。本發明係 將S PDT開關連接在接在天線之信號線，使用在切換發 信收信之目的時，如第8圖B所示，對發信時成爲OFF 狀態之FET，應用第8圖A所示之電路。第8圖A所示 電路在0 F F狀態時之詳細的小信號等效甯路示於第9圖 A，簡化之小信號等效電路示於第9圓B。如上述，串聯 多數F ET使用作開關時，爲了減少ON時之串聯雜散電 阻，有必要擴大各FET之閘寬度。假設是串聯完全相同 之F ET時，使閘宽成爲兩倍，則可大致實現與一個 F E T大致相同之串聯雜散電阻。這時之雜散電容爲串聯 電容，因此與一個F ET時差不多相同。但是，如果使用 所提案之電路時，將電容器接在各閘極，源極間，因此雜 散電容量變大，會使OF F時之隔離特性劣化。本發明係 爲了提高隔離特性，在第8圖A所示之電路並聯髦感器， 以解決此問題。 本發明之其他目的，優點，動作方式及其儍異之功能 等，將可從參照附圖所作之詳細說明，獲得進一步之瞭解 0 參照第8圖A，B，說明本發明之第1實施例如下。 如曾在第6圖所示，當在第8圖A所示電路之兩端加上波 幅較大之竃壓時，若在開關输入大僧號，會在兩個F ET 之連接部分與各間間產生很大之電壓。因此本發明係採將 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再4寫本頁) .裝· -16 - A7 B7 經濟部中央橾準局員工消費合作杜印製 五、奁明説明（μ) 兩個FET之吸極相互連 極間之耐壓特性之阻抗電 路應用在使用以切換TD Multiple Access )方式 SPDT開關。在SPD 係如上面所述，主要是終 F E T因高頻而大電力之 時所產生。爲了抑制此項 第2圖中之FET2 ，4 抗電路。減輕失眞用之電 要附加上去。若發信输出 連接電容器（C p 1 ，C 接吸極相互間之阻抗氰路 信機側及接地電位側（或 FET間進一步連接FE ，只要是串聯之多數F E 在內側之F E T，源極接 信機側），本發明便有效 SPDT開關使用多數串 構成失眞低，損失少之S 再參照第1圚說明本 聯多數FET以改善失眞 會增加，連接收信機與天 止插入損失之劣化，需要 接起來，以提高連接部分與各閘 路。第8圇B表示，將此阻抗電 MA ( Time Division 之終端設備之發信與收信之 T開關加上大波幅信號時之失眞 端在發信狀態時，OF F狀態之 發信信號而被强行導通（ON ) 失眞之發生，本發明係在相當於 之部分，應用第8圖A所示之阻 容器（Cpl，Cp2)則視需 很小例如1 0 d B m時，則不必 p2)。本發明之本質爲應用連 ，將各F ET之源極分別接在發 收信機側）。也可以在兩個 T，進一步提高失眞特性。這時 T中兩端之兩個F ET之吸極接 在發信機側或接地電位側（或收 。藉本實施例則可解決在 聯之F ET時之耐壓問題，且可 P D T開關。 發明之第2實施例。雖然可藉串 特性，但ON時之串聯雜散電阻 線時之插入損失會增加。爲了防 加大阻抗«路之F ET 2 1 » 請 先 閱 讀 背 之 注 意 事 項 再- 5'.滅 頁 -訂 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（is) 2 — 2之閘寬。擴大閘宽，且連接上失眞對策用之電容器 (Cpl，Cp2)，可使阻抗電路之端子間之雜散電容 增加，使OF F時之隔離特性劣化，同時成爲發信時之插 入損失劣化之原因。爲了抵消此雜散電容之效果，本發明 係在阻抗電路並聯電感器。對發信時成爲ON之F ET 3 ，也從減少ON電阻之觀點而應用閘宽較大之FET，因 此並聯有抵消雜散電容用之電感器。若跟單一 F E T之小 信號等效電路作詳細之比較，則動作層之電阻與閘極間之 雜散電阻被多餘附加上去，ON時之串聯雜散電阻會增加 ，招致插入損失之增加。藉本實施例可構成耐壓特性優異 ，失眞低，損失小，有高隔離特性之S PDT開關。 再參照第10圖說明本發明第3實施例如下。本實施 例表示實現第1實施例之裝置構成例子。第1實施例爲了 提高耐壓，使閘極（G1，G2)與吸極（D1 ，D2) 間之距離（Lgd)，較閘極（G1，G2)與源極（ SI，S2)間之距離（Lgs)爲長。因此，吸極與源 極爲同電位時，閘極-吸極間電容C g d，會較閘極一源 極間電容Cg s爲小。本實施例使兩個FET之閘極至吸 極之距離拉開，連接設法提高閘極與吸極間之耐壓之 F E T之吸極相互間，以實現阻抗電路。連接吸極相互間 之目的在減少兩個閘極間之雜散電容，本實施例不僅可提 高耐壓，電容比也接近低失眞化之配分。將本寅施例之阻 抗電路應用在S P DT開關，即可實現失眞特性獲得改善 之開關。 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 請 閲 讀 背 1¾ 項 再A 填A 寫 本 頁 裝 經濟部中央標準局貝工消費合作社印製 -18 - 經濟部中央標準局負工消費合作杜印製 A7 B7 五、發明説明（16) 再參照第1 1圖，第1 2圖，第1 3圖說明本發明之 第4實施例。本實施例係關於，可實現最適合第1實施例 之串聯F ET之電晶體構造，特別是關於，將ON時之 F E T之雜散電阻之低減，較第3實施例有效實現者。 F E T ON時之串聯雜散電阻，係如第11圖所示，由 源極接觸電阻（Res)，通道電阻（Rch)，吸極接 觸電阻（Red)，所構成。因此如第10圖所示之第3 實施例，串聯雜散電阻R P爲 R p = 2 * (Rcs+Rch+Rcd) (12) 要減少R p之一個方法是削除兩個F ET之吸極接觸層， 直接結合各F E T之通道層之方法。這種特殊電晶體被稱 作雙閘FET ( Dual Gate FET )，在串聯多數FET 使用時常被應用。這時之串聯雜散電阻R P d爲

Rpd = 2* (Rcs+Rch)+Rgg (13) 在此，Rgg係兩個閘極間之雜散電阻，通常取較2 * Re d爲小之値。本發明係爲了提高此雙閘FET之耐壓 ，而如第12圖所示，使雙閘FET之第1閘極與第2閘 極間之距離（Lglg2)，較第1閘極（G1)與源極 1 (S1)間之距離（Lglsl)，或第2閘極（G2 )與源極2 (S2)間之距離（Lg2s2)爲長。藉本 本紙張尺度it用中關家縣（CNS M4規格（210X 297公釐) (請先聞讀背面之注意事項再填寫本頁)

C 裝. 訂.· -19 - A7 B7 五、眘明説明（l7) 梅造，可一面減低雜散電阻，同時提昇失眞特性。第1 3 圖所示之截面構造，係藉在兩個閘極間配設電阻較低之離 子植入層，以減低Rgg，進一步削減ON電阻者。假設 第1閘極與離子植入層之間隔爲Lg 1 η，第2閘極與離 子植入層之間隔爲Lg 2 η時，若 L g n ^ L g 1 s 1 »Lg2n^Lg2s2 請 先 閱 讀 背 it 之 注 意 事 項 再 經濟部中央標準局員工消費合作社印製 即可實 )間， 容之相 明，但 (或吸 使兩端 較相鄰 來講， 有效。 第 ，在稹 容器（ 1 4圖 ，上， 以構成 截面圖 現雙閘FET之第1閘極（G1)與源極1 (S1 及第2閘極（G2)與源極2 (S2)間之雜散電 對增加。本實施例係就雙閘F ET之情形在進行說 本實施例之要點是，使兩端之閘極與其外側之源極 極）間之距離，較相鄰之閘極間之距離爲短，藉此 之閘極與其外側之源極（或吸極）間之雜散電容， 之閘極間之雜散電容爲大，以減低失眞。就這一點 本發明爲三閘FET，而更多閘數之FET，也是 14圖表示本發明之第5實施例。本實施例係關於 體電路上精緻地實現本發明所附加之防止失眞用電 Cp 1，Cp 2 )，最爲合適之裝置構造。在第 A表示由上面所視之圖型。在兩個源極之抽出電極 於閘配線屉與抽出電極配線層之間夾入高電介質層 電容器。在第1 4圖B表示FET之截面圚（又1 )，在第1 4圖C表示電容器之截面圖（P 2截面 I裝 頁 訂 本紙張尺度適用中國囷家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中夬標準局貝工消費合作杜印製 五、奁明説明（i8) 圖）。只在FET之處理程序 易實現。 第15圚表示本發明之第 5實施例之兩個閘極從同一方 極相互接觸，分割配置第1閘 從同一方向取出兩個閘極，可 制用之控制配線。 如以上所述，藉本發明可 低失眞特性之高頻開關。在第 SPDT.開關對發信信號之輸 試作俥統之SPDT開關，本 FET應用在OFF狀態之F 4實施例之雙閘FET附加上 ，Cp2)，並聯電感之SP 信信號之頻率爲1. 9 GHz 一 2 V，控制偏壓是在ON時 電壓。傅統之SPDT開關之 dBm①，使用第4實施例之 ②，附加電容器且並聯電感器 17圖A表示ON時之通過特 OFF時之隔離特性。發信信 ，達成插入損失〇· 82dB 結果。 追加高電介質處理即可很容 6實施例。本實施例 向取出者。爲了避免 極與源極間之電容器 很容易實現0N/0 以很容易實現 1 5圖表示本 入輸出特性之 發明第4實施 E T 之 S P D 0 . 6 P F 電 D T開關，而 。所有F E T 0 V，0 F F 輸出1 d B抑 雙閘F E T時 者達3 0 d B 性，在第1 7 號之頻率爲1 ，隔離特性2 低電壓 發明之 改善效 例之雙 T開關 容量（ 加以比 之臨界 時爲一 制電力 爲2 2 m③。 圖B表 .9 G 8 . 5 係將第 兩個閘 。由於 F F控 而具有 果。係 閘 ，在第 C p 1 較。發 電壓爲 3 V之 爲1 7 dBm 在第 示 Η z時 d Β之 請 閲 讀 背 面 之· 注 意 事 項 再/ -·訂 本紙張尺度適用中國國家標準（CNS ) A你見格（210X297公釐） -21 經濟部中央標準局員工消費合作社印製 A7 ______B7五、眘明説明（I9) 七 圖式之簡單說明 1圖係表示本發明第2實施例之 2圖係表示傅統之S PDT開關 \^3圖（A) ，（B)係表示FE 之小信號等效電路之圆。 \/第 4 圓（A〉，（B)，（C)， 機側之接地用F ET及输出输入波形之 5圚係表示串聯兩個F ET之發 路之圖。 圚係表示第7圖（B)所示電 圖。 圖（A) ，（B)係表示傳統 圇0 圖 4 8圖係表示本發明第1實施例之 \^第9圖係表示本發明之阻抗電路之 \^1 0圇係表示本發明第3實施例 V/第1 1圖係表示FET之串聯雜散 Al2圖，第13圖係表示本發明 y第 1 4 圇（A )，( B )，( C ) 實施例之圖。 \/备1 5圖係表示本發明第6實施例 6圖係表示本發明之失眞特性 \^17圚（A) ，（B)係表示本 圇〇 之圖。 T及SPDT開關 (D )係表示發信 圖° 信機側之接地用電 路計算模擬結果之 之低失眞化技術之 圖0 小信號等效電路之 之圇。 電阻之圖。 第4實施例之圚。 係表示本發明第5 之圖。 之改善效果之圖。 發明之隔離及插入 請 先 閱 讀 背 1¾ 之 注 意 事 項 再/ J裝 頁

-1T 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 22 - B7 五、奋明説明（2〇 )損失特性之改善效果之圖。 本紙浪尺度適用中國國家標準（CNS ) \4戈格（210X297公釐） -23 -

Claims (1)

1. A8 B8 C8 D8 經 濟 部 中 標 準 為 員 工 合 作 社 印 製 !____ —啤一 、 申請專利範圍 | y- 一 種 收 發 信 機 用 以 切 換 發 信 與 收 信 之 S P D T 開 1 I 關 9 備 有 ， 1 1 向 收 信機 輸 出 收 信 信 號 之 第 1 信 號 端 子 ^—V 1 | 請 1 I 输 入 由 天 線 接 收 之 收 信 信 號 ， 向 天 線 輸 出 發 信 信 號 之 先 m 1 | 1 第 2 信 號 端 子 9 背 面 1 I 從 發 信機 輸 入 高 頻大 電 力 之 發 信信 號 之第 3 信 號 端 子 之 注 1 1 意 畫 I 9 ψ 項 1 再广 由 設 在 接 地 電 位 與 上 述 第 1 信 號 端 子 間 之 個 F E T 填 % 本 1 裝 所 構 成 之 第 1 開 關 5 頁 1 I 由 設 在 上 述 第 1 信號 端 子 與 上 述 第 2 信 號 端 子 間 之 兩 1 1 | 個 F E T 所 構 成 之 第 2 開 關 9 ;1 1 由 設 在 上 述 第 2 信 號 端 子 與 上 述 第 3 信 號 端 子 間 之 1 -訂 個 F E T 所 構 成 之 第 3 開 關 9 以 及 9 1 | 由 設 在 上 述 第 3 信 號 端 子 與 接 地 電 位 間 之 兩 個 F E T 1 I 所 串 聯 構 成 之 第 4 開 關 ， 1 1 其 中 9 上 述 S Ρ D Τ 開 關 可 控 制 施 加 在 各 F E T 之 閘 -V 1 戚 極 之 直 流 偏 壓 使 上 述 第 2 及 第 4 開 關 導 通 ( 〇 N ) 使 1 1 上 述 第 1 及 第 3 開 關 截 斷 ( 0 F F ) > 藉 此 將 天 線 所 接 收 1 I 之 收 信 信 號 引 至 收 信 機 9 使 上 述 第 2 及 第 4 開 關 截斷 9 使 1 1 I 上 述 第 1 及 第 3 開 關 導 通 y 藉 此 將 發 信機 之 發信信 號 引 至 1 1 天 線 9 1 1 上 述 第 2 開 關 之 — 方 之 F E T 之 源 極 接 在 上 述 第 1 信„ 1 1 號 端 子 9 另 一 方 之 F Ε Τ 之 源 極 接在 上 述 第 2 信 號 端 子 9 1 1 方 之 F E T 之 吸 極 9 與 另 —* 方 之 F E T 之 吸 極 接 在 ·— 起 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -24 - 申請專利範圍 Α8 Β8 C8 D8 經濟部中央標準局員工消費合作社印製 上述第4開關之一 號端子，另一方之FE FET之吸極與另一方 構成上述第2開關 吸極與閘極間之距離， &/.如申請專利範 發信與收信之SPDT 接在構成上述第2開關 電容器， 上述第4開關具有 FET之源極與閘極間 如申請專利範 發信與收信之S P D T 極之引出部上，於源極 而構成。 少^如申請專利範 發信與收信之S PDT 並聯接在上述第2 並聯接在上述第3 —種收發信機 關，備有， 向收信機输出收信 输入由天線接收之 方之F ET之源極接在上述第3僧 T之源極接在接地電位，一方之 之FET之吸極接在一起， 與上述第4開關之各FET，其各 較源極與閛極之距離爲長。 圍第1項所述之收發信機用以切換 開關，其中，上述第2開關具有， 之各F ET之源極與閘極間之兩個 ，接在構成上述第4開關之各 之兩個電容器。 圍第2項所述之收發信機用以切換 開關，其中，上述各鼇容器係在源 配線層與閘極配線層間夾入電介質 圍第2項所述之收發信機用以切換 開關，進一步含有， 開關之電感器，以及， 開關之電感器。 用以切換發信與收信之S PDT賭 信號之第1信號端子， 收信信號，向天線输出發信信號之 請 先 閲 讀 背 之 注 意 事 項 再，八 填 I裝 頁 訂 旅 本紙張尺度逋用中國國家標隼（CNS ) Α4規格（210Χ297公釐） -25 - A8 Βδ C8 D8 六、申請專利範圍 第2信號端子， 從發信機输入髙頻而大m力之發信信號之第3信號端 子， 由設在接地電位與上述第1信號端子間，具有—個閘 極之FET所構成之第1開關， 由設在上述第1信號端子與上述第2信號端子間，具 、 有兩個閘極之FET所構成之第2開關， 由設在上述第2信號端子與上述第3信號端子間，具 有一個閘極之F ET所構成之第3開關，以及 由設在上述第3信號端子與接地電位間，具有兩個閘 極之FET所構成之第4開關， 其中，上述SPDT開關可控制施加在上述各FET 之閘極之直流偏壓，使上述第2及第4開關導通，使上述 第1及第3開關截斷，藉此將經天線接收之收信信號引至 收信機，使上述第2及第4開關截斷，使上述第1及第3 開關導通，藉此將發信機之發信信號引至天線， 經濟部中央榡準局貝工消费合作社印製 上述第2及第4開關，其FET具有之兩個閘極並聯 配置在共同之通道層上，兩個源極配置在通道餍外側之接 觸層上，各閘極間之距離較相鄰之閘極與源極之距離爲長 Ο v/.如申請專利範園第5項所述之收發信機用以切換 發信與收信之SPDT開關， 其中，上述第2開關具有，分別連接在FET之相鄰 源極與閘極間之兩個電容器， 本紙張尺度適用中國國家搮準（CNS ) A4規格（210X 297公釐） -26 - A8 B8 C8 D8 經濟部中央標隼局員工消費合作杜印製 六、申請專利範圍 I 上述 第 4 開 關 具 有 9 分 別 連 接 在 F E T 之 相 鄰 源 極 與 1 吸 極 間之 兩 個 電 容 器 0 1 1 V. 如 丰 請 專 利 範 園 第 6 項 所 述 之 收 發 信 機 用 以 切 換 1 1 發 信 與收 信 之 S P D T 開 關 9 其 中 9 上 述 各 電 容 器 y 係 在 請 先 閱 1 I 吸 極 之引 出 部 上 9 於 源 極 配 線 層 與 閘 極 配 線 層 之 間 夾 入 電 讀 背 1¾ 1 1 | 介 質 而構 成 0 之 注 1 | «/. 意 I 如 串 請 專 利 範 園 第 6 項 所 述 之 收 發 信 概 用 以 切 換 事 項 1 1 再^ 發 信 與收 信 之 S P D T 開 關 9 進 — 步 含有 9 唭 % 本· 1 1 並聯 在 上 述第 2 開 關 之 電 感 器 > 以 及 > '—✓ 1 I 並聯 接 在 上 述 第 3 開 關 之 電 感 器 〇 I 1 一 種 收 發 信 機 用 以 切 換 發 信 與 收 信 之 S P D T 開 Ί 關 9 備有 9 訂 向收 信 機 輸 出 收 信 信 號 之 第 1 信 號 聯 子 1 I 輸入 由 天 線 接 收 之 收 信信 號 ， 向 天 線 输 出 發 信 信 號 之 1 I 第 2 信號 端 子 1 1 | 從發 信 俄 输 入 高 頻 而 大 電 力 之 發 信 信 號 之 第 3 信 號 端 -si A 子 9 1 1 由設 在 接 地 電 位 與 上 述 第 1 信 猇 端 子 間 y 具 有 — 個 閘 1 | 極 之 F E T 所 構 成 之 第 1 開 關 > 1 I 由設 在 上 述 第 1 信 號 端 子 與上 述 第 2 信 號 MU 職 子 間 具 1 1 I 有 兩 個閘 極 之 F E T 所 構 成 之 第 2 開 關 9 1 1 由設 在 上 述第 2 信 號 端 子 與 上 述 第 3 信 號 端 子 間 具. 1 1 有 個閘 極 之 F E T 所 構 成 之 第 3 開 關 9 以 及 1 1 由設 在 上 述 第 3 信 號 端 子 與 接 地 電 位 間 9 具 有 兩 個 閘 1 1 1 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） -27 - 經濟部中央標準局貝工消费合作社印製 A8 B8 C8 D8六、申請專利範圍 極之FET所構成之第4開關， 其中，上述SPDT開關可控制施加在上述各FET 之閘極之直流偏廯，使上述第2及第4開關導通，使上述 第1及第3開關截斷，藉此將經天線接收之收信信號引至 收信機，使上述第2及第4開關截斷，使上述第1及第3 開關導通，藉此將發信機之發信信號引至天線， 上述第2及第4開關，其FET所具有之兩個閘極並 聯配置在離子植入層外側之通道厝上，兩個源極配置在通 道層外側之接觸屠上，從一方之閘極至離子植入餍之距離 較一方之閘極與相鄰之一方之源極間之距離爲長，另一方 之閘極至離子植入層之距離較另一方之閘極與相鄰之另一 方之源極間之距離爲長。 lU .如申請專利範園第9項所述之收發信機用以切 換發信與收信之S PDT開關，其中，上述第2開關具有 ，分別連接在F E T相鄰之源極與閘極間之兩個電容器， 上述第4開關具有，分別連接在FET相鄰之源極與 吸極間之兩個電容器。 1\/.如申請專利範圍第1 0項所述之收發信機用以 切換發信與收信之s PDT開關，其中，上述各電容器係 在源極之引出部，於源極配線層與閘極配線層之間，夾入 電介質而成。 li.如申請專利範圍第10項所述之收發信機用以 切換發信與收僧之s PDT開關，進一步含有，並聯在上 述第2開關之電感器，以及，並聯在上述第3開關之髦感 (請先閱讀背面之注意事項—填寫本頁) •裝- 丨ΪΤ 線 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公釐） -28 - A8 B8 C8 D8 六、申請專利範圍 器。 --------^I 裝-- (請先聞讀背面之注意事項再填寫本頁) —•ir 線 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家捸準（CNS ) A4規格（210X297公釐） -29 -