TW201308326A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201308326A
TW201308326A TW101114163A TW101114163A TW201308326A TW 201308326 A TW201308326 A TW 201308326A TW 101114163 A TW101114163 A TW 101114163A TW 101114163 A TW101114163 A TW 101114163A TW 201308326 A TW201308326 A TW 201308326A
Authority
TW
Taiwan
Prior art keywords
insulating film
film
transistor
oxide
oxide semiconductor
Prior art date
Application number
TW101114163A
Other languages
English (en)
Other versions
TWI556234B (zh
Inventor
Yoshinori Ieda
Atsuo Isobe
Yutaka Shionoiri
Tomoaki Atsumi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201308326A publication Critical patent/TW201308326A/zh
Application granted granted Critical
Publication of TWI556234B publication Critical patent/TWI556234B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Dram (AREA)

Abstract

本發明提供一種具有低功耗並能以高速操作的半導體裝置。該半導體裝置包括：記憶元件，包括在通道形成區中具有結晶矽的第一電晶體；用於儲存該記憶元件的資料的電容器；以及是用於控制該電容器中的電荷的供給、儲存和釋放的開關元件的第二電晶體。該第二電晶體設置在覆蓋該第一電晶體的絕緣膜上。該第一和第二電晶體具有公共的源極電極或汲極電極。

Description

半導體裝置
本發明係關於包括記憶體裝置的半導體裝置。
半導體裝置諸如中央處理單元(CPU)根據它們的應用而具有各種構造，並且通常具有能夠高速寫入和讀取的緩衝記憶體裝置例如暫存器和快取記憶體(cache memory)，以及用於儲存資料或指令的主記憶體。為了減少對主記憶體的低速存取和加速運算處理，緩衝記憶體裝置在CPU中設置得位於運算單元和主記憶體之間。
通常，正反器(flip-flop)用作暫存器，靜態隨機存取記憶體(SRAM)用作快取記憶體。專利文獻1公開了一種結構，其中易失性記憶體例如SRAM與非易失性記憶體結合使用作為快取記憶體。
[參考資料] [專利文獻]
[專利文獻1]日本公開專利申請No.H7-121444
順帶提及，例如中央處理單元的半導體裝置除高速工作以外還要求具有低功耗和高整合度。儘管這取決於電晶體的尺寸，例如，當利用體矽形成串聯連接在施加有高位準電源電位的節點與施加有低位準電源電位的節點之間的 p通道電晶體和n通道電晶體時，在節點之間的電壓大約為3V的條件下在室溫時產生大約1pA的截止態電流。隨著中央處理單元或緩衝記憶體裝置的尺寸變大以及電晶體的數量變大，或隨著中央處理單元或緩衝記憶體裝置中的IC晶片的溫度變高，截止態電流的總量變大；由此，增加了功耗。因此，需要設計在中央處理單元中包含的電晶體的結構，使得電晶體的截止態電流小。然而，佔用了大量時間以及花費了大量成本來開發同時具有高操作速度和小截止態電流的電晶體。
為了降低半導體裝置的功耗，已提出了停止為緩衝記憶體裝置供電的方法。由於在緩衝記憶體裝置中使用的正反器或SRAM是易失性的，所以在上述方法中，在易失性記憶體周圍設置非易失性記憶體，並在停止供電之前把資料臨時傳送到非易失性記憶體中。然而，由於主要利用磁元件和鐵電體來形成這種非易失性記憶體，所以製造方法複雜。
在長時間停止供電的情況下，資料被傳送到諸如硬碟或快閃記憶體的記憶體中，然後可以停止供電。然而，在短時間停止供電的情況下，由於需要將資料置回的時間，所以這種記憶體是不合適的。
考慮到上述問題，本發明的一個目的是提供一種能在確保高速操作的同時降低功耗的半導體裝置。此外，本發明的一個目的是提供一種在確保高速操作的同時能降低功耗並實現高整合度的半導體裝置。
為了實現上述目的，在本發明的一個實施例中，半導體裝置包括：包括電晶體的記憶元件，在電晶體中，例如具有結晶性的矽或具有結晶性的鍺的半導體用在通道形成區中；儲存記憶元件的資料的電容器；以及控制電容器中的電荷的供給、儲存和釋放的開關元件。此外，在本發明的一個實施例中，在開關元件中所包含的電晶體形成在其中形成記憶元件中所包含的電晶體的層之上，此外，在記憶元件中所包含的電晶體的源極電極和汲極電極之一用作開關元件中所包含的電晶體的源極電極和汲極電極之一。
可選地，為了實現上述目的，在本發明的一個實施例中，半導體裝置包括含有其中例如具有結晶性的矽或具有結晶性的鍺的半導體用在通道形成區中的電晶體的記憶元件、儲存記憶元件的資料的電容器、以及控制電容器中的電荷的供給、儲存和釋放的開關元件。此外，在本發明的一個實施例中，在開關元件中所包含的電晶體形成在其中形成記憶元件中所包含的電晶體的層之上。
對開關元件來說，使用在通道形成區中使用氧化物半導體的電晶體。氧化物半導體具有比矽更寬的帶隙和更低的本徵載流子密度。因此，在通道形成區中使用氧化物半導體的電晶體具有比用例如矽或鍺的普通半導體形成的電晶體小得多的截止態電流。
此外，在本發明的一個實施例中，半導體裝置具有下述的第一結構，從而進一步減小了其中在通道形成區中使用氧化物半導體的電晶體的截止態電流。具體來說，在根 據本發明一實施例的半導體裝置中，在開關元件中所含有的電晶體包括在絕緣膜上的氧化物半導體膜、在氧化物半導體膜上的閘極絕緣膜、設置在與氧化物半導體膜交疊的部分中且閘極絕緣膜設置在它們之間的閘極電極、以及與氧化物半導體膜連接的一對導電膜。氧化物半導體膜包括與閘極電極交疊並且至少一部分用作通道形成區的第一區、以及在其之間夾著第一區的一對第二區。此外，絕緣膜包括加熱時從其釋放部分氧的第一氧化物絕緣膜以及防止氧擴散並設置在第一氧化物絕緣膜周圍的第二氧化物絕緣膜。氧化物半導體膜的第一區與第一氧化物絕緣膜接觸，氧化物半導體膜的第二區與第一氧化物絕緣膜和第二氧化物絕緣膜接觸。
在上述結構中，從第一氧化物絕緣膜釋放的氧被防止擴散到第二氧化物絕緣膜中，使得氧有效地供應到在第一區中的氧化物半導體膜的末端部分。請注意，由於用於把氧化物半導體膜蝕刻成所需形狀的蝕刻處理、使氧化物半導體膜的末端部分暴露到減壓氣氛等，在其中氧化物半導體用於通道形成區中的電晶體中的氧化物半導體膜的末端部分處容易產生由於氧釋放而導致的氧缺陷。由於氧缺陷成為載流子移動所透過的路徑，所以當在氧化物半導體膜的末端部分處形成氧缺陷時形成寄生通道，並由此增加了電晶體的截止態電流。然而，在本發明的實施例中，用上述結構，防止了在第一區中的氧化物半導體膜的末端部分處形成氧缺陷，從而可以降低截止態電流。
可選地，在本發明的一個實施例中，半導體裝置可以具有下述第二結構而非所述第一結構，從而進一步減小其中在通道形成區中使用氧化物半導體的電晶體的截止態電流。具體來說，在根據本發明一實施例的半導體裝置中，在開關元件中所含有的電晶體包括氧化物半導體膜、在氧化物半導體膜上的閘極絕緣膜、設置在與氧化物半導體膜交疊的部分中且閘極絕緣膜設置在它們之間的閘極電極、以及與氧化物半導體膜連接的一對導電膜。此外，半導體裝置包括設置在氧化物半導體膜周圍以便與氧化物半導體膜的末端部分接觸並在加熱時釋放部分氧的第一氧化物絕緣膜、設置在氧化物半導體膜周圍且防止氧擴散的第二氧化物絕緣膜(第一氧化物絕緣膜設置在氧化物半導體膜與第二氧化物絕緣膜之間)、以及設置在氧化物半導體膜下面並在加熱時釋放部分氧的第三氧化物絕緣膜。氧化物半導體膜包括與閘極電極交疊且至少一部分用作通道形成區的第一區、以及在其之間夾著第一區的一對第二區。
在上述結構中，從第一氧化物絕緣膜釋放的氧被防止擴散進入第二氧化物絕緣膜中，使得氧有效地提供到氧化物半導體膜的末端部分。此外，從第三氧化物絕緣膜釋放的氧被提供到氧化物半導體膜的下部部分中。如上所述，由於用於把氧化物半導體膜蝕刻成所需形狀的蝕刻處理、使氧化物半導體膜的末端部分暴露到減壓氣氛等，在其中氧化物半導體用於通道形成區中的電晶體中的氧化物半導體膜的末端部分處容易產生由於氧釋放而導致的氧缺陷。 由於氧缺陷成為載流子移動所透過的路徑，所以當在氧化物半導體膜的末端部分處形成氧缺陷時形成寄生通道，並由此增加了電晶體的截止態電流。然而，在本發明的實施例中，由於氧被有效供應到氧化物半導體膜的末端部分，尤其是在第一區中的氧化物半導體膜的末端部分，所以防止了在第一區中的氧化物半導體膜的末端部分處形成氧缺陷，從而可以降低截止態電流。
請注意，在具有第一結構或第二結構的半導體裝置中，氧化物半導體膜的第二區可以含有摻雜劑。可選地，在氧化物半導體膜中，第二區可以包括含有摻雜劑的一對第三區和具有比第三區的摻雜劑濃度更高的摻雜劑濃度的一對第四區。具體來說，氧化物半導體膜可以包括第一區和在其之間夾著第一區的一對第二區，第二區可以包括在其之間夾著第一區的一對第三區以及在其之間夾著第一區和該對第三區的一對第四區。第三區用作電場緩和區。
各種實驗可以證實包含氧化物半導體膜作為主動層的電晶體的小截止態電流。例如，即使用具有1×106μm通道寬度和10μm通道長度的元件，在從1V至10V的源極端和汲極端之間的電壓(汲極電壓)範圍內，截止態電流可以小於或等於半導體參數分析儀的測量極限，即小於或等於1×10-13A。在這種情況下，可以發現，與將截止態電流除以電晶體的通道寬度所得到的值對應的截止態電流密度低於或等於100zA/μm。
將要使用的氧化物半導體優選至少含有銦(In)或鋅 (Zn)。具體地，優選含有In和Zn。作為用於減少含有氧化物半導體的電晶體的電特性變化的穩定劑，優選額外含有鎵(Ga)。優選含有錫(Sn)作為穩定劑。優選含有鉿(Hf)作為穩定劑。優選含有鋁(Al)作為穩定劑。
作為其他的穩定劑，可以含有一種或多種鑭系元素，例如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)和鑥(Lu)。
作為氧化物半導體，例如可以使用氧化銦，氧化錫，氧化鋅，雙組分金屬氧化物例如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物或In-Ga類氧化物，三組分金屬氧化物例如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物或In-Lu-Zn類氧化物，四組分金屬氧化物例如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物或In-Hf-Al-Zn類氧化物。
請注意，這裏，例如，“In-Ga-Zn類氧化物”是指含有In、Ga和Zn作為其主要成分的氧化物，對In：Ga：Zn的比沒有特別限制。In-Ga-Zn類氧化物可以含有除了In、Ga和Zn以外的金屬元素。
可選地，用InMO3(ZnO)m(滿足m>0，並且m不是整數)表示的材料可以用作氧化物半導體。請注意，M表示選自Ga、Fe、Mn和Co的一種或更多金屬元素。可選地，作為氧化物半導體，可以使用透過In3SnO5(ZnO)n(滿足n>0，並且n是整數)表示的材料。
例如，可以使用具有In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)原子比的In-Ga-Zn類氧化物，或其組成成分在上述組成成分附近的任何氧化物。可選地，可以使用具有In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)原子比的In-Sn-Zn類氧化物，或其組成成分在上述組成成分附近的任何氧化物。
然而，組成成分不侷限於上述那些，根據必要的電特性(例如遷移率、臨界值電壓和變化)可以使用具有合適組成成分的材料。為了獲得所需的電特性，優選將載流子密度、雜質濃度、缺陷密度、金屬元素對氧的原子比、原子間距離、密度等設置為合適的值。
例如，在使用In-Sn-Zn類氧化物的情況下可以相對容易地得到高遷移率。然而，在使用In-Ga-Zn類氧化物的情況下，也可以透過降低體中的缺陷密度來增加遷移率。
請注意，例如，表述“以原子比In：Ga：Zn=a：b：c(a+b+c=1)含有In、Ga和Zn的氧化物的組成成分處在以原子比In：Ga：Zn=A：B：C(A+B+C=1)含有In、Ga和Zn的氧化物的組成成分附近”表示a、b和c滿足下列關係：(a-A)2+(b-B)2+(c-C)2≦r2，r可以為例如0.05。這同樣適用於其他氧化物。
氧化物半導體可以是單晶或非單晶。在後一種情況下，氧化物半導體可以是非晶或多晶。此外，氧化物半導體可以具有包括具有結晶性的部分的非晶結構或非非晶結構。
在非晶態的氧化物半導體中，能相對容易地獲得平坦表面，從而當利用氧化物半導體製造電晶體時，可以減少介面散射，能相對容易地獲得相對高的遷移率。
在具有結晶性的氧化物半導體中，可以進一步減少體中的缺陷，當表面平坦度得到改善時，可以獲得比非晶態氧化物半導體更高的遷移率。為了改善表面平坦度，優選在平坦表面上形成氧化物半導體。具體來說，氧化物半導體可以形成在具有小於或等於1nm，優選小於或等於0.3nm，更優選小於或等於0.1nm的平均表面粗糙度(Ra)的表面上。
請注意，透過把JIS B 0601定義的中線平均粗糙度擴展到三維以適用於表面，從而得到Ra。此外，Ra可以表達為從基準表面到具體表面的偏差的絕對值的平均值並用下列公式1來定義：
在上述公式中，S0表示要測量的平面面積(用座標(x1，y1)、(x1，y2)、(x2，y1)和(x2，y2)表示的四個點所定義的矩形區域)，Z0表示要測量的平面的平均高度。此外，可以用原子力顯微鏡(AFM)來測量Ra。
在本發明的一個實施例中，在記憶元件中包含的電晶體包括在通道形成區中的例如具有結晶性的矽或具有結晶性的鍺的半導體，從而半導體裝置能高速操作。此外，在本發明的一個實施例中，開關元件包括具有極小截止態電流的電晶體，從而可以減少透過開關元件從電容器洩漏的電荷量。換句話說，在本發明的一個實施例中，能容易地單獨製造出具有最適合於記憶元件和開關元件所需特性的結構的電晶體。此外，在本發明的一個實施例中，在記憶元件中包含的電晶體和在開關元件中所包含的電晶體被疊置，從而可以實現高整合度的半導體裝置。
因此，在本發明的一個實施例中，用上述結構，能提供在確保高速操作的同時能降低功耗的半導體裝置。此外，在本發明的一個實施例中，能提供在確保高速操作的同時能降低功耗並獲得高整合度的半導體裝置。
在下文中，將參考附圖詳細介紹本發明的實施例。然而，本發明不限於下列說明內容，並且本領域技術人員很 容易明白在不脫離本發明範圍和精神實質的情況下，方式和細節可以做出各種改變。因此，本發明不應解釋為被限於下面對實施例的說明。
值得注意的是，在其所屬範疇內，本發明包括其中可使用記憶體的所有半導體裝置，例如，積體電路、RF標簽(RF tags)和半導體顯示器。在其所屬範疇內，積體電路包括含有微處理器、圖像處理電路、數位信號處理器(DSP)、微控制器等之類的大型積體電路(LSI)，以及例如場可編程柵陣列(FPGA)和複合PLD(CPLD)的可編程邏輯裝置(PLD)。此外，在其所屬範疇內，半導體顯示器包括其中含有半導體膜的電路元件被包括在驅動電路中的半導體顯示器諸如液晶顯示器、其中為每個像素提供以有機發光元件(OLED)為典型的發光元件的發光裝置、電紙書、數位微鏡裝置(DMD)、電漿顯示面板(PDP)、場致發射顯示器(FED)等等。
(實施例1)
根據本發明一實施例的半導體裝置包括記憶元件、電容器和開關元件，記憶元件包括其中半導體諸如具有結晶性的矽或具有結晶性的鍺用在通道形成區中的電晶體，電容器儲存記憶元件的資料，開關元件控制電容器中電荷的供給、儲存和釋放。圖1是包含在記憶元件中的n通道電晶體102n和p通道電晶體102p、電容器136以及包含在開關元件中的電晶體121的結構的橫截面圖的示例。
圖1所示的半導體裝置包括在基板100上的n通道電晶體102n和p通道電晶體102p。絕緣膜101形成在基板100的表面上。
n通道電晶體102n包括：半導體膜103n，包括具有結晶性的矽；在半導體膜103n上的閘極絕緣膜104n；閘極電極105n，設置在交疊半導體膜103n的部分中，閘極絕緣膜104n設置在閘極電極105n和半導體膜103n之間；以及與半導體膜103n連接並用作源極電極和汲極電極的導電膜161和導電膜162。半導體膜103n包括用作通道形成區的第一區108以及用作源極和汲極的第二區109和110。第一區108夾在第二區109和110之間。圖1示出如下情況的例子，其中半導體膜103n包括在第一區108和第二區109之間以及第一區108和第二區110之間的用作輕摻雜漏(LDD)區的第三區111和112。
p通道電晶體102p包括：半導體膜103p，包括具有結晶性的矽；在半導體膜103p上的閘極絕緣膜104p；閘極電極105p，設置在交疊半導體膜103p的部分中，閘極絕緣膜104p設置在閘極電極105p和半導體膜103p之間；以及與半導體膜103p連接並用作源極電極和汲極電極的導電膜162和導電膜163。半導體膜103p包括用作通道形成區的第一區114以及用作源極和汲極的第二區115和116。第一區114夾在第二區115和116之間。圖1示出如下情況的例子，其中半導體膜103p包括在第一區114和第二區115之間以及第一區114和第二區116之間的用 作LDD區的第三區117和118。
注意，圖1示出n通道電晶體102n和p通道電晶體102p共用導電膜162的例子；然而，這兩個電晶體可以包括單獨的導電膜。
此外，圖1示出n通道電晶體102n和p通道電晶體102p均包括薄半導體膜的例子；然而，n通道電晶體102n和p通道電晶體102p每個可以具有在體半導體基板中的通道形成區。
此外，在圖1所示的半導體裝置中，設置絕緣膜119以覆蓋包含在n通道電晶體102n中的半導體膜103n、閘極絕緣膜104n和閘極電極105n以及包含在p通道電晶體102p中的半導體膜103p、閘極絕緣膜104p和閘極電極105p。在絕緣膜119上設置包含第一氧化物絕緣膜120a和第二氧化物絕緣膜120b的絕緣膜120。
導電膜161設置在絕緣膜120上，以在絕緣膜119和絕緣膜120中設置的開口部分中與第二區109接觸。導電膜162設置在絕緣膜120上，以在絕緣膜119和絕緣膜120中設置的開口部分中與第二區110和第二區115接觸。導電膜163設置在絕緣膜120上，以在絕緣膜119和絕緣膜120中設置的開口部分中與第二區116接觸。
利用加熱時從其釋放部分氧的氧化物絕緣膜來形成第一氧化物絕緣膜120a。作為這樣的加熱時從其釋放部分氧的氧化物絕緣膜，優選使用以超過化學計量比的比率含有氧的絕緣膜。氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧 化鉿、氧化釔等可以用於第一氧化物絕緣膜120a。
利用防止氧擴散的氧化物絕緣膜來形成第二氧化物絕緣膜120b。例如利用氧化鋁、氧氮化鋁等來形成第二氧化物絕緣膜102b。對於氧化鋁來說，優選使用以符合化學計量比的比率含有氧的氧化鋁或者以超過化學計量比的比率含有氧的氧化鋁(AlOx，x大於或等於3/2)。此外，在氧氮化鋁中，用氮替代在以符合化學計量比的比率含有氧的氧化鋁中的部分氧。
注意，“加熱時釋放氧”意味著在基於氧原子的熱脫附譜(thermal desorption spectroscopy，TDS)中所釋放的氧的量大於或等於1.0×1018原子/cm3，優選地大於或等於3.0×1020原子/cm3。
這裏，在TDS分析中轉化成氧原子的所釋放的氧的量的測量方法描述如下。
TDS分析中的氣體脫附量與譜的積分值(integral value)成比例。因此，可以從絕緣膜的譜的積分值對標準樣品的基準值的比率來計算所釋放氣體的量。標準樣品的基準值是指樣品中所含預定原子的密度對譜的積分值的比率。
例如，可以用作為標準樣品的含預定密度氫的矽晶片的TDS分析結果和絕緣膜的TDS分析結果根據公式2確定從絕緣膜釋放的氧分子數量(NO2)。作為具有質量數32的氣體給出的CH3OH不太可能存在於絕緣膜中。因此，透過TDS分析所得到的具有質量數32的所有譜可假設 為源自氧分子。此外，假設不存在包含作為氧的同位素的具有質量數17或18的氧原子的氧分子，因為自然界中這類分子的比例極小。
[公式2]NO2=NH2/SH2×SO2×α
NH2是透過把從標準樣品釋放的氫分子數量換算成密度所得到的值。SH2是標準樣品經歷TDS分析時譜的積分值。這裏，標準樣品的基準值設為NH2/SH2。SO2是絕緣膜經歷TDS分析時譜的積分值。α是TDS分析中影響譜強度的係數。公式2的細節可參考日本公開專利申請No.H6-275697。注意，用ESCO Ltd.製造的熱脫附譜裝置EMD-WA1000S/W(使用含有1×1016原子/cm3的氫原子的矽晶片作為標準樣品)測量從上述絕緣膜釋放的氧的量。
此外，在TDS分析中，某些量的氧被檢測為氧原子。可以從氧分子的電離率來計算氧分子和氧原子之間的比率。注意，由於上述α包括氧分子的電離率，所以還可以透過評估所釋放的氧分子的數量來估算所釋放的氧原子的數量。
注意，NO2是所釋放的氧分子的數量。以氧原子為基礎的所釋放的氧的量是所釋放的氧分子的數量的兩倍。
在上述結構中，透過加熱從其釋放氧的絕緣膜可以是氧-過量氧化矽(SiOx(x>2))。在氧-過量氧化矽(SiOx(x>2))中，每單位體積的氧原子數量超過每單位體積矽原子數量的兩倍。透過盧瑟福背散射譜來測量每單位體積的 矽原子數量和氧原子數量。
開關元件中所包含的電晶體121設置在絕緣膜120上。具體來說，電晶體121包括在絕緣膜120上的氧化物半導體膜122、在氧化物半導體膜122上的閘極絕緣膜123、設置在與氧化物半導體膜122交疊的部分中的閘極電極124(閘極絕緣膜123設置在二者之間)、以及與氧化物半導體膜122連接並用作源極電極和汲極電極的導電膜163和導電膜164。氧化物半導體膜122包括與閘極電極124交疊並且至少一部分用作通道形成區的第一區127、以及用作源極和汲極並且第一區127夾在其間的第二區128和129。具體來說，導電膜163與包含在氧化物半導體膜122中的第二區128相連接。此外，導電膜164與包含在氧化物半導體膜122中的第二區129相連接。
作為具有比矽半導體寬的帶隙並具有比矽低的本徵載流子密度的半導體材料的一個例子，除了氧化物半導體之外，還可以提供化合物半導體例如碳化矽(SiC)或氮化鎵(GaN)。與碳化矽或氮化鎵不同，由於可以透過濺射方法或濕法方法來形成氧化物半導體，所以氧化物半導體具有大量生產的優勢。此外，與碳化矽或氮化鎵不同，甚至可以在室溫下形成氧化物半導體；從而，可以利用矽在玻璃基板上或在積體電路上形成氧化物半導體。此外，可以採用較大的基板。因此，在具有寬帶隙的半導體中，氧化物半導體尤其具有大量生產的優勢。此外，在使用具有結晶性的氧化物半導體以便提高電晶體特性(例如遷移率 )的情況下，透過在200℃至800℃下的熱處理可以容易地得到具有結晶性的氧化物半導體。
接著，將參考圖2A至2C來說明包含在氧化物半導體膜122中的第一區127以及第二區128和129與包含在絕緣膜120中的第一氧化物絕緣膜120a和第二氧化物絕緣膜120b的位置關係。
圖2A是絕緣膜120和電晶體121的橫截面圖，圖2B是絕緣膜120和電晶體121的俯視圖。圖2A是沿圖2B中的虛線A1-A2截取的橫截面圖。圖2C是沿圖2B中的虛線B1-B2截取的絕緣膜120和電晶體121的橫截面圖。
在電晶體121中，含有絕緣膜的側壁130設置在閘極電極124的側面部分上，絕緣膜131設置在閘極電極124上方。此外，部分導電膜163和部分導電膜164與側壁130接觸。導電膜163和導電膜164不必與側壁130接觸。然而，當形成導電膜163和導電膜164與側壁130接觸時，即使在導電膜163和導電膜164偏離適當位置的情況下，也能防止氧化物半導體膜122與導電膜163和導電膜164接觸的區域的大小發生變化。因此，可以防止由於導電膜163和導電膜164的位置偏離而引起的電晶體121的導通態電流的改變。
注意，不是必須設置閘極電極124上的絕緣膜131。然而，當設置絕緣膜131時，即使在導電膜163或導電膜164形成在閘極電極124上的情況下，也可以阻止導電膜163與閘極電極124之間以及導電膜164與閘極電極124 之間導電。
此外，在絕緣膜120中，第二氧化物絕緣膜120b設置在第一氧化物絕緣膜120a的周圍。氧化物半導體膜122的第一區127與第一氧化物絕緣膜120a接觸，氧化物半導體膜122的第二區128和129與第一氧化物絕緣膜120a和第二氧化物絕緣膜120b接觸。
在上述結構中，可防止透過加熱從第一氧化物絕緣膜120a中釋放的氧穿過第二氧化物絕緣膜120b；從而，氧被有效地供應到第一區127中的氧化物半導體膜122的末端部分132。注意，由於用於把氧化物半導體膜122蝕刻成所需形狀的蝕刻處理、使氧化物半導體膜122的末端部分暴露到減壓氣氛等，在電晶體121(其中氧化物半導體用於通道形成區中)中的氧化物半導體膜122的末端部分處容易導致由於氧釋放而產生的氧缺陷。由於氧缺陷成為載流子移動所透過的路徑，所以當在氧化物半導體膜122的末端部分處形成氧缺陷時形成寄生通道，並由此增加了電晶體121的截止態電流。然而，在本發明的實施例中，用上述結構，可以防止在第一區127中的氧化物半導體膜122的末端部分132處形成氧缺陷，從而可以降低截止態電流。
除非另有說明，否則在n通道電晶體的情況下，本說明書中的截止態電流指的是在基準電位是源極電位時，當汲極電位高於源極電位或閘極電極電位，同時閘極電極電位小於或等於零時，在源極和汲極之間流動的電流。可選 擇地，在p通道電晶體的情況下，本說明書中的截止態電流指的是在基準電位是源極電位時，當汲極電位低於源極電位或閘極電極電位，同時閘極電極電位大於或等於零時，在源極和汲極之間流動的電流。
此外，如圖1所示，電容器136包括在絕緣膜120上的導電膜133、在導電膜133上的絕緣膜134、以及設置在與導電膜133交疊的位置中的導電膜135，絕緣膜134設置在導電膜133與導電膜135之間。絕緣膜134還設置在電晶體121上。導電膜133和導電膜164可以彼此電連接，或者導電膜133和導電膜164可以是一個導電膜。
注意，圖1示出電容器136以及電晶體121形成在絕緣膜120上的例子；然而，電容器136以及n通道電晶體102n和p通道電晶體102p可以形成在絕緣膜120下面。
此外，電晶體121包括在氧化物半導體膜122的至少一側的閘極電極124。可選地，一對閘極電極可以具有在它們之間設置的氧化物半導體膜122。
下面，將說明根據本發明一實施例的半導體裝置的結構，其與圖1中所示的結構不同。圖3是包含在記憶元件中的n通道電晶體102n和p通道電晶體102p、電容器136和包含在開關元件中的電晶體121的結構的橫截面圖的示例。
像圖1所示的半導體裝置中那樣，圖3所示的半導體裝置包括在基板100上的n通道電晶體102n和p通道電晶體102p。絕緣膜101形成在基板100的表面上。n通道 電晶體102n和p通道電晶體102p的具體結構與圖1中的那些類似。
如在圖1中那樣，在圖3所示的半導體裝置中，絕緣膜119形成得覆蓋包含在n通道電晶體102n中的半導體膜103n、閘極絕緣膜104n和閘極電極105n以及包含在p通道電晶體102p中的半導體膜103p、閘極絕緣膜104p和閘極電極105p。在絕緣膜119上設置包含第一氧化物絕緣膜140a、第二氧化物絕緣膜140b和第三氧化物絕緣膜140c的絕緣膜140。在絕緣膜140上設置包含在開關元件中的電晶體121。
導電膜161設置在絕緣膜140上，以在絕緣膜119和絕緣膜140中設置的開口部分中與第二區109接觸。導電膜162設置在絕緣膜140上，以在絕緣膜119和絕緣膜140中設置的開口部分中與第二區110和第二區115接觸。導電膜163設置在絕緣膜140上，以在絕緣膜119和絕緣膜140中設置的開口部分中與第二區115接觸。
利用加熱時從其釋放部分氧的氧化物絕緣膜來形成第一氧化物絕緣膜140a和第三氧化物絕緣膜140c每個。作為這樣的加熱時從其釋放部分氧的氧化物絕緣膜，優選使用以超過化學計量比的比率含有氧的絕緣膜。氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔等可以用於第一氧化物絕緣膜140a。
利用防止氧擴散的氧化物絕緣膜來形成第二氧化物絕緣膜140b。例如，利用氧化鋁、氧氮化鋁等來形成第二氧 化物絕緣膜140b。對於氧化鋁來說，優選使用以符合化學計量比的比率含有氧的氧化鋁或者以超過化學計量比的比率含有氧的氧化鋁(AlOx，x大於或等於3/2)。此外，在氧氮化鋁中，用氮替代在以符合化學計量比的比率含有氧的氧化鋁中的部分氧。
具體來說，電晶體121包括氧化物半導體膜142、在氧化物半導體膜142上的閘極絕緣膜143、設置在與氧化物半導體膜142交疊的部分中的閘極電極144(閘極絕緣膜143設置在氧化物半導體膜142與閘極電極144之間)、以及與氧化物半導體膜142連接並用作源極電極和汲極電極的導電膜163和導電膜164。氧化物半導體膜142包括與閘極電極144交疊並且至少一部分用作通道形成區的第一區147、以及用作源極和汲極並在其之間夾著第一區147的第二區148和149。
下面，將參考圖4A至4C來說明圖3所示的電晶體121的具體橫截面結構。
圖4A是絕緣膜140和電晶體121的橫截面圖，圖4B是絕緣膜140和電晶體121的俯視圖。圖4A是沿圖4B中的虛線A1-A2所截取的橫截面圖。圖4C是沿圖4B中的虛線B1-B2所截取的絕緣膜140和電晶體121的橫截面圖。
在電晶體121中，含有絕緣膜的側壁150設置在閘極電極144的側面部分上，絕緣膜151設置在閘極電極144上方。此外，部分導電膜163和部分導電膜164與側壁 150接觸。導電膜163和導電膜164不必與側壁150接觸。然而，當導電膜163和導電膜164形成得與側壁150接觸時，即使在導電膜163和導電膜164偏離適當位置的情況下，也能防止氧化物半導體膜142與導電膜163和導電膜164接觸的區域的大小發生變化。因此，可以避免由於導電膜163和導電膜164偏離位置而引起的電晶體121的導通態電流的改變。
注意，不必設置閘極電極144上的絕緣膜151。然而，當設置絕緣膜151時，即使在導電膜163或導電膜164形成在閘極電極144上的情況下，也可以阻止導電膜163與閘極電極144之間以及導電膜164與閘極電極144之間導電。
在絕緣膜140中，第一氧化物絕緣膜140a和第二氧化物絕緣膜140b按此順序堆疊在位於最底層的第三氧化物絕緣膜140c上。在第一氧化物絕緣膜140a和第二氧化物絕緣膜140b中形成開口部分141，並且在開口部分141中設置電晶體121的氧化物半導體膜142。第一氧化物絕緣膜140a設置在氧化物半導體膜142周圍以便與氧化物半導體膜142的末端部分接觸。第二氧化物絕緣膜140b設置在氧化物半導體膜142周圍，它們之間設置有第一氧化物絕緣膜140a。第三氧化物絕緣膜140c設置在氧化物半導體膜142下面。
在上述結構中，可防止透過加熱從第一氧化物絕緣膜140a釋放的氧穿過第二氧化物絕緣膜140b；從而，使氧 有效地供應到第一區147中的氧化物半導體膜142的末端部分152。此外，從第三氧化物絕緣膜140c釋放的氧供應到氧化物半導體膜142的下部部分。注意，由於用於把氧化物半導體膜142蝕刻成所需形狀的蝕刻處理、使氧化物半導體膜142的末端部分暴露到減壓氣氛等，在電晶體121(其中氧化物半導體用於通道形成區中)中的氧化物半導體膜142的末端部分處容易產生由於氧釋放而導致的氧缺陷。由於氧缺陷成為載流子移動所透過的路徑，所以當在氧化物半導體膜142的末端部分處形成氧缺陷時形成寄生通道，並由此增加了電晶體121的截止態電流。然而，在本發明的實施例中，用上述結構，避免了在第一區147中的氧化物半導體膜142的末端部分152處形成氧缺陷，從而可以降低截止態電流。
此外，如圖3所示，電容器136包括在絕緣膜140上的導電膜153、在導電膜153上的絕緣膜154、以及設置在與導電膜153交疊的位置中的導電膜155，絕緣膜154設置在導電膜155與導電膜153之間。絕緣膜154還設置在電晶體121上。導電膜153和導電膜164可以彼此電連接，或者導電膜153和導電膜164可以是一個導電膜。
請注意，圖3示出電容器136以及電晶體121形成在絕緣膜140上的例子；然而，電容器136以及n通道電晶體102n和p通道電晶體102p可以形成在絕緣膜140下面。
此外，電晶體121包括在氧化物半導體膜142的至少 一側的閘極電極144。可選擇地，一對閘極電極可以具有在它們之間設置的氧化物半導體膜142。
在本發明一實施例中，包含在記憶元件中n通道電晶體102n和p通道電晶體102p每個在通道形成區中包括半導體諸如具有結晶性的矽或具有結晶性的鍺，使得半導體裝置能以高速工作。此外，在本發明的一個實施例中，開關元件包括具有極小截止態電流的電晶體121，使得可以減少透過開關元件從電容器136泄漏的電荷量。換句話說，在本發明的一個實施例中，可以容易地單獨製作結構最適合於記憶元件和開關元件所需特性的電晶體。此外，在本發明的一個實施例中，包含在記憶元件中的n通道電晶體102n和p通道電晶體102p以及包含在開關元件中的電晶體121被堆疊，使得可以獲得高整合度的半導體裝置。
因此，在本發明的一個實施例中，用上述結構，可以提供在確保高速工作的同時能降低功耗的半導體裝置。此外，在本發明的一個實施例中，可以提供在確保高速工作的同時能降低功耗和實現高整合度的半導體裝置。
圖36是包含在記憶元件中的n通道電晶體102n和p通道電晶體102p、電容器136和包含在開關元件中的電晶體121的結構的橫截面圖的示例。
圖36所示的半導體裝置包括在基板100上的n通道電晶體102n和p通道電晶體102p。絕緣膜101形成在基板100的表面上。
n通道電晶體102n包括含有具有結晶性的矽的半導體 膜103n、在半導體膜103n上的閘極絕緣膜104n、設置在與半導體膜103n交疊的部分中的閘極電極105n(閘極絕緣膜104n設置在半導體膜103n和閘極電極105n之間)、以及與半導體膜103n連接的導電膜106和導電膜107。半導體膜103n包括用作通道形成區的第一區108和用作源極和汲極的第二區109和110。第一區108夾在第二區109和110之間。圖36示出如下情況的一個例子，其中半導體膜103n包括在第一區108和第二區109之間以及在第一區108和第二區110之間的用作輕摻雜汲極(LDD)區的第三區111和112。
p通道電晶體102p包括含有具有結晶性的矽的半導體膜103p、在半導體膜103p上的閘極絕緣膜104p、設置在與半導體膜103p交疊的部分中的閘極電極105p(閘極絕緣膜104p設置在半導體膜103p和閘極電極105p之間)、以及與半導體膜103p連接的導電膜107和導電膜113。 半導體膜103p包括用作通道形成區的第一區114以及用作源極和汲極的第二區115和116。第一區114夾在第二區115和116之間。圖36示出如下情況的一個例子，其中半導體膜103p包括在第一區114和第二區115之間以及在第一區114和第二區116之間的用作LDD區的第三區117和118。
請注意，圖36示出n通道電晶體102n和p通道電晶體102p共用導電膜107的例子；然而，兩個電晶體可以包括單獨的導電膜。
此外，圖36示出n通道電晶體102n和p通道電晶體102p均包括薄半導體膜的例子；然而，n通道電晶體102n和p通道電晶體102p每個可以具有在體半導體基板中的通道形成區。
此外，在圖36所示的半導體裝置中，在導電膜106、導電膜107和導電膜113上設置絕緣膜119。在絕緣膜119上設置包含第一氧化物絕緣膜120a和第二氧化物絕緣膜120b的絕緣膜120。
利用加熱時從其釋放部分氧的氧化物絕緣膜來形成第一氧化物絕緣膜120a。作為這樣的透過加熱從其釋放部分氧的氧化物絕緣膜，優選使用以超過化學計量比的比率含有氧的絕緣膜。氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔等可以用於第一氧化物絕緣膜120a。
利用防止氧擴散的氧化物絕緣膜來形成第二氧化物絕緣膜120b。例如利用氧化鋁、氧氮化鋁等來形成第二氧化物絕緣膜102b。對於氧化鋁來說，優選使用以符合化學計量比的比率含有氧的氧化鋁或者以超過化學計量比的比率含有氧的氧化鋁(AlOx，x大於或等於3/2)。此外，在氧氮化鋁中，用氮替換在以符合化學計量比的比率含有氧的氧化鋁中的部分氧。
開關元件中所包含的電晶體121設置在絕緣膜120上。具體來說，電晶體121包括在絕緣膜120上的氧化物半導體膜122、在氧化物半導體膜122上的閘極絕緣膜123、設置在與氧化物半導體膜122交疊的部分中的閘極電極 124(閘極絕緣膜123設置在氧化物半導體膜122和閘極電極124之間)、以及與氧化物半導體膜122連接的導電膜125和導電膜126。氧化物半導體膜122包括與閘極電極124交疊並且至少一部分用作通道形成區的第一區127，以及用作源極和汲極並在其之間夾著第一區127的第二區128和129。
接著，將參考圖37A至37C來說明包含在氧化物半導體膜122中的第一區127以及第二區128和129與包含在絕緣膜120中的第一氧化物絕緣膜120a和第二氧化物絕緣膜120b的位置關係。
圖37A是絕緣膜120和電晶體121的橫截面圖，圖37B是絕緣膜120和電晶體121的俯視圖。圖37A是沿圖37B中的虛線A1-A2所截取的橫截面圖。圖37C是沿圖37B中的虛線B1-B2所截取的絕緣膜120和電晶體121的橫截面圖。
在電晶體121中，含有絕緣膜的側壁130設置在閘極電極124的側面部分上，絕緣膜131設置在閘極電極124上方。此外，部分導電膜125和部分導電膜126與側壁130接觸。導電膜125和導電膜126不必與側壁130接觸。然而，當形成導電膜125和導電膜126與側壁130接觸時，即使在導電膜125和導電膜126偏離適當位置的情況下，也能防止氧化物半導體膜122與導電膜125和導電膜126接觸的區域的大小發生變化。因此，可以避免由於導電膜125和導電膜126偏離位置而引起的電晶體121的導 通態電流的改變。
請注意，不必設置閘極電極124上的絕緣膜131。然而，當設置絕緣膜131時，即使在導電膜125或導電膜126形成在閘極電極124上的情況下，也可以阻止導電膜125與閘極電極124之間以及導電膜126與閘極電極124之間導電。
此外，在絕緣膜120中，第二氧化物絕緣膜120b設置在第一氧化物絕緣膜120a的周圍。氧化物半導體膜122的第一區127與第一氧化物絕緣膜120a接觸，氧化物半導體膜122的第二區128和129與第一氧化物絕緣膜120a和第二氧化物絕緣膜120b接觸。
在上述結構中，可防止透過加熱從第一氧化物絕緣膜120a釋放的氧穿過第二氧化物絕緣膜120b；從而，使氧有效地供應到第一區127中的氧化物半導體膜122的末端部分132。請注意，由於用於把氧化物半導體膜122蝕刻成所需形狀的蝕刻處理、使氧化物半導體膜122的末端部分暴露到減壓氣氛等，在電晶體121(其中氧化物半導體用於通道形成區中)中的氧化物半導體膜122的末端部分處容易產生由於氧釋放而導致的氧缺陷。由於氧缺陷成為載流子移動所透過的路徑，所以當在氧化物半導體膜122的末端部分處形成氧缺陷時形成寄生通道，並由此增加了電晶體121的截止態電流。然而，在本發明一實施例中，用上述結構，可以避免在第一區127中的氧化物半導體膜122的末端部分132處形成氧缺陷，從而可以降低截止態 電流。
此外，如圖36所示，電容器136包括在絕緣膜120上的導電膜133、在導電膜133上的絕緣膜134、以及設置在與導電膜133交疊的位置中的導電膜135，絕緣膜134設置在導電膜133與導電膜135之間。絕緣膜134還設置在電晶體121上。導電膜133和導電膜125可以彼此電連接，或者導電膜133和導電膜125可以是一個導電膜。
請注意，圖36示出電容器136以及電晶體121形成在絕緣膜120上的例子；然而，電容器136以及n通道電晶體102n和p通道電晶體102p可以形成在絕緣膜120下面。
圖36示出在絕緣膜120和n通道電晶體102n之間以及在絕緣膜120和p通道電晶體102p之間設置絕緣膜119的例子。然而，不必設置絕緣膜119。在不設置絕緣膜119的情況下，設置絕緣膜120與導電膜106、導電膜107和導電膜113接觸。
此外，電晶體121包括在氧化物半導體膜122的至少一側的閘極電極124。可選地，一對閘極電極可以具有在它們之間設置的氧化物半導體膜122。
圖38示出如下情況的一個例子，其中在圖36所示的半導體裝置中的電晶體121在除閘極電極124以外還包括在絕緣膜119和絕緣膜120之間的背閘極電極137。背閘極電極137設置在與氧化物半導體膜122交疊的位置中， 絕緣膜120設置在它們之間。
背閘極電極137可以電絕緣以處在浮置狀態，或者可以處在從另一元件提供電位的狀態。在後一種情況下，可以對背閘極電極137施加與閘極電極124相同位準的電位，或可以對背閘極電極137僅施加固定電位諸如地電位。控制施加到背閘極電極137的電位的位準，使得可以控制電晶體121的臨界值電壓。圖38示出在背閘極電極137透過在絕緣膜119中所形成的開口部分連接到與導電膜106、導電膜107和導電膜113在同一層的導電膜138的情況下的一個例子。
下面，將說明根據本發明一個實施例的半導體裝置的結構，其與圖36所示的結構不同。圖39是包含在記憶元件中的n通道電晶體102n和p通道電晶體102p、電容器136和包含在開關元件中的電晶體121的結構的橫截面圖的一個例子。
像圖36所示的半導體裝置中那樣，圖39所示的半導體裝置包括在基板100上的n通道電晶體102n和p通道電晶體102p。絕緣膜101形成在基板100的表面上。n通道電晶體102n和p通道電晶體102p的具體結構與圖36中的那些類似。
如圖36中那樣，在圖39所示的半導體裝置中，在導電膜106、導電膜107和導電膜113上設置絕緣膜119。在絕緣膜119上設置包含第一氧化物絕緣膜140a、第二氧化物絕緣膜140b和第三氧化物絕緣膜140c的絕緣膜140 。在絕緣膜140上設置包含在開關元件中的電晶體121。
利用加熱時從其釋放部分氧的氧化物絕緣膜來形成第一氧化物絕緣膜140a和第三氧化物絕緣膜140c每個。作為這樣的透過加熱從其釋放部分氧的氧化物絕緣膜，優選使用以超過化學計量比的比率含有氧的絕緣膜。氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔等可以用於第一氧化物絕緣膜140a。
利用防止氧擴散的氧化物絕緣膜來形成第二氧化物絕緣膜140b。例如利用氧化鋁、氧氮化鋁等來形成第二氧化物絕緣膜140b。對於氧化鋁來說，優選使用以符合化學計量比的比率含有氧的氧化鋁或者以超過化學計量比的比率含有氧的氧化鋁(AlOx，x大於或等於3/2)。此外，在氧氮化鋁中，用氮替代在以符合化學計量比的比率含有氧的氧化鋁中的部分氧。
具體來說，電晶體121包括氧化物半導體膜142、在氧化物半導體膜142上的閘極絕緣膜143、設置在與氧化物半導體膜142交疊的部分中的閘極電極144(閘極絕緣膜143設置在氧化物半導體膜142與閘極電極144之間)、以及與氧化物半導體膜142連接的導電膜145和導電膜146。氧化物半導體膜142包括與閘極電極144交疊並且至少一部分用作通道形成區的第一區147、以及用作源極和汲極並在其間夾著第一區147的第二區148和149。
下面，將參考圖40A至40C來說明圖39所示的電晶體121的具體橫截面結構。
圖40A是絕緣膜140和電晶體121的橫截面圖，圖40B是絕緣膜140和電晶體121的俯視圖。圖40A是沿圖40B中的虛線A1-A2截取的橫截面圖。圖40C是沿圖40B中的虛線B1-B2截取的絕緣膜140和電晶體121的橫截面圖。
在電晶體121中，含有絕緣膜的側壁150設置在閘極電極144的側面部分上，絕緣膜151設置在閘極電極144上方。此外，部分導電膜145和部分導電膜146與側壁150接觸。導電膜145和導電膜146不必與側壁150接觸。然而，當形成導電膜145和導電膜146與側壁150接觸時，即使在導電膜145和導電膜146偏離適當位置的情況下，也可防止氧化物半導體膜142與導電膜145和導電膜146接觸的區域的大小發生變化。因此，可以避免由於導電膜145和導電膜146偏離位置而引起的電晶體121的導通態電流的改變。
請注意，不必設置閘極電極144上的絕緣膜151。然而，當設置絕緣膜151時，即使在導電膜145或導電膜146形成在閘極電極144上的情況下，也可以阻止導電膜145與閘極電極144之間以及導電膜146與閘極電極144之間導電。
在絕緣膜140中，第一氧化物絕緣膜140a和第二氧化物絕緣膜140b按此順序堆疊在位於最底層的第三氧化物絕緣膜140c上。在第一氧化物絕緣膜140a和第二氧化物絕緣膜140b中形成開口部分141，在開口部分141中設 置電晶體121的氧化物半導體膜142。第一氧化物絕緣膜140a設置在氧化物半導體膜142周圍以便與氧化物半導體膜142的末端部分接觸。第二氧化物絕緣膜140b設置在氧化物半導體膜142周圍，第一氧化物絕緣膜140a設置在它們之間。第三氧化物絕緣膜140c設置在氧化物半導體膜142下面。
在上述結構中，可以防止透過加熱從第一氧化物絕緣膜140a釋放的氧穿過第二氧化物絕緣膜140b；從而，使氧有效地供應到第一區147中的氧化物半導體膜142的末端部分152。此外，從第三氧化物絕緣膜140c釋放的氧供應到氧化物半導體膜142的下部部分中。請注意，由於用於把氧化物半導體膜142蝕刻成所需形狀的蝕刻處理、使氧化物半導體膜142的末端部分暴露到減壓氣氛等，在電晶體121(其中氧化物半導體用在通道形成區中)中的氧化物半導體膜142的末端部分處容易產生由於氧釋放而導致的氧缺陷。由於氧缺陷成為載流子移動所透過的路徑，所以當在氧化物半導體膜142的末端部分處形成氧缺陷時形成寄生通道，並由此增加了電晶體121的截止態電流。然而，在本發明的實施例中，用上述結構，避免了在第一區147中的氧化物半導體膜142的末端部分152處形成氧缺陷，從而可以降低截止態電流。
此外，如圖39所示，電容器136包括在絕緣膜140上的導電膜153、在導電膜153上的絕緣膜154、以及設置在與導電膜153交疊的位置中的導電膜155，絕緣膜 154設置在導電膜153和導電膜155之間。絕緣膜154還設置在電晶體121上。導電膜153和導電膜145可以彼此電連接，或者導電膜153和導電膜145可以是一個導電膜。
請注意，圖39示出電容器136以及電晶體121形成在絕緣膜140上的例子；然而，電容器136以及n通道電晶體102n和p通道電晶體102p可以形成在絕緣膜140下面。
圖39示出在絕緣膜140和n通道電晶體102n之間以及在絕緣膜140和p通道電晶體102p之間設置絕緣膜119的例子。然而，不必設置絕緣膜119。在不設置絕緣膜119的情況下，設置絕緣膜140與導電膜106、導電膜107和導電膜113接觸。
此外，電晶體121包括在氧化物半導體膜142的至少一側的閘極電極144。可選地，一對閘極電極可以具有在它們之間設置的氧化物半導體膜142。
圖41示出如下情況的一個例子，其中在圖39所示的半導體裝置中的電晶體121在除閘極電極144以外還包括位於絕緣膜119和絕緣膜140之間的背閘極電極157。背閘極電極157設置在與氧化物半導體膜142交疊的位置中，絕緣膜140設置在它們之間。
背閘極電極157可以電絕緣以處在浮置狀態，或者可以處在從另一元件提供電位的狀態。在後一種情況下，可以對背閘極電極157施加與閘極電極144相同位準的電位 ，或可以對背閘極電極157僅施加固定電位諸如地電位。控制施加到背閘極電極157的電位的位準，使得可以控制電晶體121的臨界值電壓。圖41示出背閘極電極157透過絕緣膜119中所形成的開口部分連接到與導電膜106、導電膜107和導電膜113在同一層的導電膜158的情況下的一個例子。
在本發明的一個實施例中，包含在記憶元件中的n通道電晶體102n和p通道電晶體102p每個包括在通道形成區中的半導體諸如具有結晶性的矽或具有結晶性的鍺，使得半導體裝置能以高速工作。此外，在本發明的一個實施例中，開關元件包括具有極小截止態電流的電晶體121，使得可以減少透過開關元件從電容器136洩漏的電荷量。換句話說，在本發明的一個實施例中，可以容易地單獨製作具有最適合記憶元件和開關元件所需特性的結構的電晶體。此外，在本發明的一個實施例中，包含在記憶元件中的n通道電晶體102n和p通道電晶體102p以及包含在開關元件中的電晶體121被堆疊，使得可以獲得高整合度的半導體裝置。
因此，在本發明的一個實施例中，用上述結構，可以提供在確保高速工作的同時能降低功耗的半導體裝置。此外，在本發明的一個實施例中，可以提供在確保高速工作的同時能降低功耗並獲得高整合度的半導體裝置。
下面，將說明根據本發明一個實施例的半導體裝置的電路結構的具體例子。在根據本發明一個實施例的半導體 裝置中，記憶體包括一個或多個記憶體電路，每個能夠儲存一位元資料。圖5示出包含在記憶體中的記憶體電路的電路圖的一個例子。圖5所示的記憶體電路200包括記憶元件211、電容器205和開關元件206。記憶元件211包括第一反相元件201和第二反相元件202(其每個把信號輸入的反相並輸出該信號)、電晶體203和電晶體204。
包含輸入到記憶體電路200的資料的信號IN透過電晶體203提供到第一反相元件201的輸入端。第一反相元件201的輸出端連接到第二反相元件202的輸入端。第二反相元件202的輸出端透過電晶體204連接到第一反相元件201的輸入端。第一反相元件201的輸出端或第二反相元件202的輸入端的電位作為信號OUT輸出到記憶體電路或下一級的其他電路。
請注意，在圖5中，示出其中採用反相器作為第一反相元件201和第二反相元件202的一個例子；然而，除反相器以外，還可以採用時鐘反相器(clocked inverter)作為第一反相元件201和第二反相元件202。
電容器205透過電晶體203和開關元件206連接到記憶體電路200的輸入端，即施加信號IN的電位的節點，使得在需要時可以儲存輸入到記憶體電路200的信號IN的資料。具體來說，電容器205包括在一對電極之間的電介質。一個電極透過開關元件206連接到第一反相元件201的輸入端。另一個電極連接施加低位準電源電位VSS或固定電位例如地電位的節點。
對於開關元件206來說，採用在通道形成區中使用氧化物半導體的電晶體。在通道形成區中使用氧化物半導體的電晶體具有比含有例如矽或鍺的普通半導體的電晶體小得多的截止態電流。此外，本發明的一個實施例中，使用具有能進一步降低截止態電流的結構的電晶體121，例如圖2A至2C或圖4A至4C所示的電晶體以用於開關元件206。電容器205的資料保存時間長度取決於透過開關元件206洩漏的在電容器205中累積的電荷量。因此，當透過具有極小截止態電流的開關元件206例如上述電晶體來保持電容器205中累積的電荷時，可以阻止電荷從電容器205洩漏，從而可以使資料保存時間更長。
儘管圖5示出包含在開關元件206中的電晶體具有單閘極結構的情況下的一個例子，但電晶體可以具有多閘極結構，其中包括多個電連接的閘極電極，從而包括多個通道形成區。
請注意，在圖5中，示出其中開關元件206僅包括一個電晶體的結構；然而，本發明不侷限於此結構。在本發明的一個實施例中，開關元件206可以包括多個電晶體。在開關元件206中包含用作開關元件的多個電晶體的情況下，多個電晶體可以按並聯、串聯或並聯和串聯組合的方式彼此連接。
請注意，在本說明書中，電晶體相互串聯連接的狀態是指其中第一電晶體的源極和汲極中的僅一個連接到第二電晶體的源極和汲極中的僅一個的狀態。此外，電晶體相 互並聯連接的狀態是指第一電晶體的源極和汲極中的一個連接到第二電晶體的源極和汲極中的一個並且第一電晶體的源極和汲極中的另一個連接到第二電晶體的源極和汲極中的另一個的狀態。
請注意，電晶體中的術語“源極”和“汲極”根據電晶體的極性或施加到源極和汲極的電位位準之間的差異而相互交換。通常，對於n通道電晶體的源極和汲極來說，施加較低電位的一個稱為源極，施加較高電位的一個稱為汲極。此外，針對p通道電晶體的源極和汲極來說，施加較低電位的一個稱為汲極，施加較高電位的一個稱為源極。在本說明書中，儘管為方便起見在一些情況下假定源極和汲極是固定的來描述電晶體的連接關係，但是實際上，源極和汲極的名稱根據電位關係而相互交換。
請注意，如果需要的話，記憶體電路200還可包括另一電路元件，例如二極體、電阻器或電感器。
第一反相元件201具有這樣的結構，其中閘極電極相互連接的p通道電晶體207和n通道電晶體208串聯連接在施加高位準電源電位VDD的第一節點和施加低位準電源電位VSS的第二節點之間。具體來說，p通道電晶體207的源極連接到被施加電源電位VDD的第一節點，n通道電晶體208的源極連接到被施加電源電位VSS的第二節點。此外，p通道電晶體207的汲極連接到n通道電晶體208的汲極，兩個汲極的電位可視為第一反相元件201的輸出端的電位。此外，p通道電晶體207的閘極電極和n 通道電晶體208的閘極電極的電位可看作是第一反相元件201的輸入端的電位。
第二反相元件202具有這樣的結構，其中閘極電極相互連接的p通道電晶體209和n通道電晶體210串聯連接在被施加高位準電源電位VDD的第一節點和被施加低位準電源電位VSS的第二節點之間。具體來說，p通道電晶體209的源極連接到被施加電源電位VDD的第一節點，n通道電晶體210的源極連接到被施加電源電位VSS的第二節點。此外，p通道電晶體209的汲極連接到n通道電晶體210的汲極，兩個汲極的電位可看作是第二反相元件202的輸出端的電位。此外，p通道電晶體209的閘極電極和n通道電晶體210的閘極電極的電位可看作是第二反相元件202的輸入端的電位。
電晶體203的開關透過施加到其閘極電極的信號Sig1來控制。電晶體204的開關透過施加到其閘極電極的信號Sig2來控制。包括在開關元件206中的電晶體的開關透過施加到其閘極電極的信號Sig3來控制。
在本發明的一個實施例中，第一反相元件201和第二反相元件202需要以高速工作。因此，圖1、圖3、圖36或圖39所示的、每個都包括含有具有結晶性的矽的半導體膜的n通道電晶體102n和p通道電晶體102p被用作包含在第一反相元件201中的n通道電晶體208和p通道電晶體207或者包含在第二反相元件202中的n通道電晶體210和p通道電晶體209。
請注意，作為電晶體203或電晶體204，可以使用圖1、圖3、圖36或圖39所示的、包括含有具有結晶性的矽的半導體膜的n通道電晶體102n或p通道電晶體102p。
下面，將說明圖5所示的記憶體電路200的工作的一個例子。
首先，在寫入資料時，電晶體203導通，電晶體204截止，開關元件206截止。然後，電源電位VDD被施加到第一節點，電源電位VSS被施加到第二節點，從而在第一節點和第二節點之間施加電源電壓。施加到記憶體電路200的信號IN的電位透過電晶體203被施加到第一反相元件201的輸入端，從而第一反相元件201的輸出端的電位是信號IN的反相電位。然後，電晶體204導通，第一反相元件201的輸入端連接到第二反相元件202的輸出端，從而資料被寫入到第一反相元件201和第二反相元件202中。
接著，在輸入資料保持在第一反相元件201和第二反相元件202中的情況下，電晶體204維持導通，開關元件206維持截止，電晶體203截止。透過使電晶體203截止，輸入資料保持在第一反相元件201和第二反相元件202中。此時，電源電位VDD被施加到第一節點，電源電位VSS被施加到第二節點，從而維持在第一節點和第二節點之間施加電源電壓的狀態。
第一反相元件201的輸出端的電位反映保持在第一反相元件201和第二反相元件202中的資料。因此，透過讀 取該電位，可以從記憶體電路200讀出資料。
在輸入資料保持在電容器205中以便降低保持資料的功耗的情況下，首先，電晶體203截止，電晶體204導通，開關元件206導通。然後，透過開關元件206，與保持在第一反相元件201和第二反相元件202中的資料值對應的電荷量被累積在電容器205中，從而資料被寫入電容器205。在資料被儲存在電容器205中之後，開關元件206截止，從而儲存在電容器205中的資料被保持。在使開關元件206截止之後，例如，電源電位VSS被施加到第一節點和第二節點中的每一個，使得節點具有相等的電位，從而停止在第一節點和第二節點之間施加電源電壓。請注意，在資料被儲存在電容器205中之後，可以使電晶體204截止。
以這樣一種方式，在輸入資料保持在電容器205中的情況下，不必在第一節點和第二節點之間施加電源電壓；因此，透過包含在第一反相元件201中的p通道電晶體207和n通道電晶體208、或透過包含在第二反相元件202中的p通道電晶體209和n通道電晶體210，在第一節點和第二節點之間流動的截止態電流可以極接近於零。結果，可以顯著地降低由記憶元件保持資料時的截止態電流引起的功耗，並且可以抑制記憶體、乃至包括記憶體的整個半導體裝置的功耗。
如上所述，包含在開關元件206中的電晶體具有極小的截止態電流。因此，當包括上述電晶體的開關元件206 處於截止狀態時，在電容器205中累積的電荷不容易洩漏；因此，資料得以保持。
在讀取電容器205中儲存的資料的情況下，電晶體203截止。然後，電源電位VDD被再次施加到第一節點，電源電位VSS被再次施加到第二節點，從而在第一節點和第二節點之間施加電源電壓。然後，透過使開關元件206導通，可以從記憶體電路200讀取具有反映資料的電位的信號OUT。
請注意，可以透過在通道形成區中使用氧化物半導體的電晶體來控制在第一節點和第二節點之間的電源電壓的施加。圖6A示出具有這樣的結構的記憶體的一個例子。
圖6A所示的記憶體包括開關元件401和包括多個記憶體電路402的記憶體電路組403。具體來說，圖5所示的記憶體電路200可以用作每個記憶體電路402。包含在記憶體電路組403中的每個記憶體電路402透過開關元件401施加有高位準電源電位VDD。此外，信號IN的電位和低位準電源電位VSS的電位被施加到包含在記憶體電路組403中的每個記憶體電路402。
在圖6A中，在通道形成區中包括氧化物半導體的電晶體被用於開關元件401，透過施加到其閘極電極的信號SigA來控制電晶體的開關。由於用於開關元件401的電晶體包括在通道形成區中的氧化物半導體，所以截止態電流極小，如上所述。
請注意，在圖6A中，示出開關元件401僅包含一個 電晶體的結構；然而，本發明不侷限於此結構。在本發明的一個實施例中，開關元件401可以包括多個電晶體。在用作開關元件的多個電晶體包含在開關元件401中的情況下，多個電晶體可以按並聯、串聯、或並聯和串聯組合的方式相互連接。
儘管在圖6A中開關元件401控制了高位準電源電位VDD到包含在記憶體電路組403中的每個記憶體電路402的施加，但開關元件401可以控制低位準電源電位VSS的施加。在圖6B中，示出記憶體的一個例子，其中包含在記憶體電路組403中的每個記憶體電路402透過開關電路401被施加有低位準電源電位VSS。可以透過開關元件401控制低位準電源電位VSS到包含在記憶體電路組403中的每個記憶體電路402的施加。
順便提及，已知磁隧道結元件(MTJ元件)是一種非易失性隨機存取記憶體。當設置在絕緣膜之上和之下的膜中的自旋方向平行時，MTJ元件儲存低電阻態資料，當自旋方向不平行時，儲存高電阻態資料。因此，MTJ元件和在本實施例中含有氧化物半導體(OS)的記憶體的原理彼此完全不同。表1示出MTJ元件和本實施例中含有氧化物半導體的記憶體之間的對比。
MTJ元件的缺點在於，由於使用磁材料，所以當溫度是居裏溫度或更高時，磁屬性喪失。此外，因為採用電流驅動，所以MTJ元件與矽雙極型裝置相容。然而，矽雙極型裝置不適合於高整合度。此外，儘管在資料寫入期間MTJ元件消耗極小量的電流，但MTJ元件仍具有功耗隨儲存容量增大而增大的問題。
原理上，MTJ元件對於磁場具有低的耐受性，從而當 MTJ元件暴露于高磁場時自旋方向可能改變。此外，必須控制用於MTJ元件的磁體的奈米尺度化所引起的磁波動。
此外，稀土元素用於MTJ元件；因此，需要特別注意在形成矽半導體的方法中引入避免金屬污染的形成MTJ元件的方法。此外，MTJ元件的每個位元的材料成本是昂貴的。
另一方面，本實施例中含有氧化物半導體的電晶體具有與矽MOSFET相似的元件結構和工作原理，除了形成通道的區域含有金屬氧化物以外。此外，含有氧化物半導體的電晶體不受磁場影響，不會引起軟錯誤。這表明該電晶體與矽積體電路高度相容。
下面，將說明根據本發明的半導體裝置的具體實施例。如圖7中的方塊圖示出半導體裝置的結構的一個例子。
半導體裝置600包括控制單元601、與運算單元對應的運算邏輯單元(ALU)602、資料快取記憶體603、指令快取記憶體604、程式計數器605、指令暫存器606、主記憶體607和暫存器檔608。
控制單元601具有解碼和執行輸入指令的功能。ALU 602具有執行各種運算操作例如四則運算操作和邏輯操作的功能。資料快取記憶體603是臨時儲存頻繁使用的資料的緩衝記憶體裝置。指令快取記憶體604是緩衝記憶體裝置，其臨時儲存發送到控制單元601的指令(程式)中的頻繁使用的指令。程式計數器605是儲存接下來要執行的指令的位址的暫存器。指令暫存器606是儲存接下來要執 行的指令的暫存器。用於ALU 602中的運算操作的資料和在控制單元601中執行的指令被儲存在主記憶體607中。暫存器檔608包括含有通用暫存器的多個暫存器並可以儲存從主記憶體607讀取的資料、在ALU 602中的運算操作期間得到的資料、作為ALU 602中的運算操作的結果得到的資料等。
下面，將說明半導體裝置600的操作。
控制單元601從與儲存在程式計數器605中的接下來待執行的指令的位址對應的指令快取記憶體604的讀取指令，並使指令暫存器606儲存該指令。當指令不儲存在指令快取記憶體604的相應位址中時，控制單元601存取主記憶體607的相應位址，讀取來自主記憶體607的指令，並使指令暫存器606儲存該指令。在這種情況下，該指令還被儲存在指令快取記憶體604中。
控制單元601對儲存在指令暫存器606中的指令進行解碼並執行該指令。具體來說，控制單元601根據指令產生用於控制ALU 602的操作的各種信號。
當要執行的指令是運算指令時，控制單元601利用儲存在暫存器檔608中的資料使ALU 602進行運算操作，並在暫存器檔608中儲存運算操作的結果。
當要執行的指令是載入指令時，控制單元601首先存取資料快取記憶體603的相應位址，檢查相應資料是否存在於資料快取記憶體603中。當相應資料存在於資料快取記憶體603中時，把資料從資料快取記憶體603的相應位 址複製到暫存器檔608。當相應資料不存在於資料快取記憶體603中時，把資料從主記憶體607的相應位址複製到資料快取記憶體603的相應位址，然後把資料從資料快取記憶體603的相應位址複製到暫存器檔608。請注意，在相應資料不存在的情況下，由於必須存取低速主記憶體607，所以與控制單元僅存取緩衝記憶體裝置例如資料快取記憶體603的情況相比，花費了長時間來執行指令。然而，當不僅是上述資料而且主記憶體607中的資料位址和資料附近的位址的資料都被複製到緩衝記憶體裝置中時，可以以高速進行對主記憶體607中的資料位址及其附近資料的第二次及隨後的存取。
當要執行的指令是儲存指令時，控制單元601在與資料快取記憶體603的相應位址中儲存暫存器檔608的資料。在這種情況下，控制單元601首先存取資料快取記憶體603的相應位址，檢查相應資料是否能儲存於資料快取記憶體603中。當資料能儲存在資料快取記憶體603中時，把資料從暫存器檔608複製到資料快取記憶體603的相應位址。當不能儲存資料時，在部分資料快取記憶體603中分配新的相應位址，並把資料從暫存器檔608複製到資料快取記憶體603的相應位址。請注意，可以就在資料被複製到資料快取記憶體603之後把資料複製到主記憶體607。可選地，一些資料片段可以被複製到資料快取記憶體603，然後該資料片段可以被集體複製到主記憶體607。
然後，在控制單元601執行指令之後，控制單元601 再次存取程式計數器605，並重復對從指令暫存器606讀出的指令進行解碼和執行的上述操作。
請注意，在圖7所示的半導體裝置600中，為緩衝記憶體裝置例如資料快取記憶體603或指令快取記憶體604提供具有上述結構的記憶體。在例如資料快取記憶體603或指令快取記憶體604的緩衝記憶體裝置中，ALU 602選擇保持操作。換句話說，ALU 602選擇資料是保持在記憶元件中還是在資料快取記憶體603中和指令快取記憶體604中的電容器中。當選擇在記憶元件中保持資料時，電源電壓提供到資料快取記憶體603或指令快取記憶體604中的記憶元件。當選擇在電容器中保持資料時，資料再次寫入在電容器中，並且停止對在資料快取記憶體603或指令快取記憶體604中的記憶元件施加電源電壓。如圖6A或圖6B所示，供電停止可以透過在記憶體電路組與施加電源電位VDD或電源電位VSS的節點之間的開關元件來進行。
在本發明的一個實施例中，在需要以高速驅動的記憶元件中，使用在通道形成區中包括半導體例如具有結晶性的矽或具有結晶性的鍺的電晶體；從而，實現了半導體裝置600的高速操作。此外，在本發明的一個實施例中，在通道形成區中含有氧化物半導體的電晶體被用作用於在電容器中保持電荷的開關元件，從而可以抑制從電容器洩漏的電荷量。因此，在本發明的一個實施例中，具有上述結構的記憶體應用於緩衝記憶體例如資料快取記憶體603或 指令快取記憶體604，從而即使在停止供電時也可以防止資料的擦除。因此，在整個半導體裝置600中或在邏輯電路例如包含在半導體裝置600中的控制單元601或ALU 602中，可以停止供電，即使是對於短的時間。因此，可以減小半導體裝置600的功耗。此外，在本發明的一個實施例中，包含在記憶元件中的電晶體和包含在開關元件中的電晶體堆疊在記憶體中，由此可以得到高整合度的半導體裝置600。
請注意，由於多種原因，電晶體的實際測量的遷移率低於其理想遷移率；這種現象不僅發生於在通道形成區中含有氧化物半導體的電晶體中，而且還發生於其他類型的電晶體中。實際測量的低遷移率的原因之一在於半導體內的缺陷或半導體和絕緣膜之間介面處的缺陷。當使用萊文森(Levinson)模型時，可以理論上計算假定在半導體內沒有缺陷存在時的遷移率。假設半導體的理想遷移率是μ0，並且在半導體中存在勢壘(例如晶界)，則可以透過下面的公式3來表示所測量的遷移率μ。
這裏，E表示勢壘的高度，k表示玻爾茲曼常數，T表示絕對溫度。當假定勢壘歸因於缺陷時，根據萊文森模型，E可以表達為下面的公式4。
請注意，e表示元電荷，N表示在通道形成區中的每單位面積的平均缺陷密度，ε表示半導體的介電常數，n表示在通道形成區中的每單位面積的載流子密度，Cox表示每單位面積的電容，Vgs表示閘極電壓，t表示通道形成區的厚度。在半導體膜的厚度小於或等於30nm的情況下，通道形成區的厚度可以看作與半導體膜的厚度相同。
線性區域中的汲極電流Ids表達為下面的公式5。
請注意，L表示通道長度，W表示通道寬度，L和W每個為10μm。此外，Vds表示汲極電壓。當公式5的兩邊除以Vgs並隨後對兩邊取對數時，可以得到下列公式6。
公式6的右側是Vgs的函數。從公式6發現，缺陷密度N可以從其中ln(Ids/Vgs)為縱坐標且1/Vgs為橫坐標的線的斜率獲得。也就是說，可以從電晶體的Ids-Vgs特性評估缺陷密度。
缺陷密度取決於形成氧化物半導體時的基板溫度。圖 21示出基板加熱溫度和缺陷密度之間的關係。採用銦(In)對鎵(Ga)和鋅(Zn)的比例為1：1：1的氧化物半導體。圖21示出當以比室溫高的溫度加熱基板時降低了缺陷密度。
基於以這種方式或類似方式獲得的缺陷密度，透過公式3和公式4可以計算μ0為120cm2/Vs。含有缺陷的In-Sn-Zn氧化物的測量遷移率大約為35cm2/Vs。然而，假設沒有缺陷存在於半導體內以及在半導體和絕緣膜之間的介面處，則氧化物半導體的遷移率μ0預期為120cm2/Vs。
請注意，即使沒有缺陷存在於半導體內時，在通道形成區和閘極絕緣膜之間的介面處的散射不利地影響了電晶體的遷移率。換句話說，在與通道形成區和閘極絕緣膜之間的介面分開距離x的位置處的遷移率μ1可以表達為下列公式7。
這裏，D表示沿閘極方向的電場，而B和G是常數。請注意，B和G可以從實際測量結果獲得；根據上述測量結果，B是4.75×107cm/s，G是10nm(介面散射影響所到達的深度)。當D增大時(即當閘極電壓增大時)，公式7的第二項增大，由此遷移率μ1增大。
圖22示出其通道形成區利用半導體內沒有缺陷的理想氧化物半導體形成的電晶體的遷移率μ2的計算結果。 為了計算，使用Synopsys，Inc.製造的裝置模擬軟體Sentaurus Device，氧化物半導體的帶隙、電子親和勢、相對介電常數和厚度分別假定為2.8eV、4.7eV、15和15nm。透過測量用濺射法形成的薄膜而得到這些值。
此外，閘極、源極和汲極的功函數分別假設為5.5eV、4.6eV和4.6eV。閘極絕緣膜的厚度假設為100nm，其相對介電常數假設為4.1。通道長度和通道寬度均假設為10μm，汲極電壓Vds假設為0.1V。
如圖22所示，在閘極電壓稍高於1V時遷移率具有100cm2/Vs或更大的峰值，並且隨著閘極電壓變高而降低，因為介面散射的影響增大。請注意，為了降低介面散射，期望半導體膜的表面在原子水平上是平坦的(原子層平坦度)。
圖23A至23C、圖24A至24C以及圖25A至25C示出利用具有這種遷移率的氧化物半導體形成的微小電晶體的特性的計算結果。圖26A和26B示出用於計算的電晶體的橫截面結構。圖26A和圖26B所示的電晶體每個包括在氧化物半導體層中具有n+型導電性的半導體區1103a和半導體區1103c。半導體區1103a和1103c的電阻率為2×10-3Ωcm。
圖26A中的電晶體形成在基部絕緣層1101以及嵌入在基部絕緣層1101中並由氧化鋁形成的嵌入絕緣體1102上。電晶體包括半導體區1103a、半導體區1103c、置於半導體區1103a和1103c之間並用作通道形成區的本徵半 導體區1103b、以及閘極電極1105。閘極電極1105的寬度是33nm。
閘極絕緣膜1104形成在閘極電極1105和半導體區1103b之間。側壁絕緣體1106a和側壁絕緣體1106b形成在閘極電極1105的兩側表面上，絕緣體1107形成在閘極電極1105上以防止閘極電極1105和其他佈線之間的短路。側壁絕緣體具有5nm的寬度。分別設置源極電極1108a和汲極電極1108b與半導體區1103a和半導體區1103c接觸。請注意，該電晶體的通道寬度是40nm。
圖26B中的電晶體與圖26A中的電晶體的相同之處在於它形成在基部絕緣膜1101和由氧化鋁形成的嵌入絕緣體1102上，並在於它包括半導體區1103a、半導體區1103c、設置在它們之間的本徵半導體區1103b、具有33nm寬度的閘極電極1105、閘極絕緣膜1104、側壁絕緣體1106a、側壁絕緣體1106b、絕緣體1107、源極電極1108a和汲極電極1108b。
圖26A中的電晶體與圖26B中的電晶體之間的區別在於側壁絕緣體1106a和1106b下面的半導體區的導電類型。在圖26A的電晶體中，在側壁絕緣體1106a和側壁絕緣體1106b下面的半導體區是具有n+型導電性的半導體區1103a的一部分和具有n+型導電性的半導體區1103c的一部分，而在圖26B的電晶體中，在側壁絕緣體1106a和側壁絕緣體1106b下面的半導體區是本徵半導體區1103b的一部分。換句話說，在圖26B的半導體層中，提供既不與 半導體區1103a(半導體區1103c)交疊也不與閘極電極1105交疊的區域。該區域稱為偏移區並具有稱為偏移長度的寬度Loff。如從圖中所見，偏移長度等於側壁絕緣體1106a(側壁絕緣體1106b)的寬度。
上面說明了用在計算中的其他參數。為了計算，使用Synopsys，Inc.製造的裝置模擬軟體Sentaurus Device。圖23A至23C示出具有圖26A所示結構的電晶體的汲極電流(Ids，實線)和遷移率(μ，虛線)的閘極電壓(Vgs：閘極和源極之間的電位差)相關性。在假設汲極電壓(汲極和源極之間的電位差)為+1V的情況下透過計算得到汲極電流Ids，在假設汲極電壓為+0.1V的情況下透過計算得到遷移率μ。
圖23A示出在閘極絕緣膜的厚度為15nm的情況下電晶體的閘極電壓相關性，圖23B示出在閘極絕緣膜的厚度為10nm的情況下電晶體的閘極電壓相關性，圖23C示出在閘極絕緣膜的厚度為5nm的情況下電晶體的閘極電壓相關性。隨著閘極絕緣膜變薄，截止狀態的汲極電流Ids(截止態電流)尤其顯著地降低。相反，導通狀態的汲極電流Ids(導通態電流)和遷移率μ的峰值沒有明顯變化。曲線圖示出在大約1V的閘極電壓下汲極電流超過10μA，這在記憶元件等中是需要的。
圖24A至24C示出具有圖26B中結構以及5nm偏移長度Loff的電晶體的汲極電流Ids(實線)和遷移率μ(虛線)的閘極電壓Vgs相關性。在假設汲極電壓為+1V的 情況下透過計算得到汲極電流Ids，在假設汲極電壓為+0.1V的情況下透過計算得到遷移率μ。圖24A示出在閘極絕緣膜的厚度為15nm的情況下電晶體的閘極電壓相關性，圖24B示出在閘極絕緣膜的厚度為10nm的情況下電晶體的閘極電壓相關性，圖24C示出在閘極絕緣膜的厚度為5nm的情況下電晶體的閘極電壓相關性。
圖25A至25C示出具有圖26B中的結構以及15nm偏移長度Loff的電晶體的汲極電流Ids(實線)和遷移率μ(虛線)的閘極電壓相關性。在假設汲極電壓為+1V的情況下透過計算得到汲極電流Ids，在假設汲極電壓為+0.1V的情況下透過計算得到遷移率μ。圖25A示出在閘極絕緣膜的厚度為15nm的情況下電晶體的閘極電壓相關性，圖25B示出在閘極絕緣膜的厚度為10nm的情況下電晶體的閘極電壓相關性，圖25C示出在閘極絕緣膜的厚度為5nm的情況下電晶體的閘極電壓相關性。
在任一結構中，隨著閘極絕緣膜變薄，截止態電流顯著降低，而導通態電流和遷移率μ的峰值沒有發生明顯變化。
請注意，遷移率μ的峰值在圖23A至23C中大約為80cm2/V，在圖24A至24C中大約為60cm2/V，在圖25A至25C中大約為40cm2/V；因此，隨著偏移長度Loff增大，遷移率μ的峰值降低。此外，同樣適用於截止態電流。導通態電流也隨著偏移長度Loff增大而降低；然而，導通態電流的降低比截止態電流的降低平緩得多。此外，曲 線圖示出在任一結構中，在大約1V的閘極電壓下，汲極電流超過10μA，這在記憶元件等中是需要的。
其中使用含有In、Sn和Zn作為主要成分的氧化物半導體用於通道形成區的電晶體可以透過在加熱基板的同時沈積氧化物半導體或透過在形成氧化物半導體之後進行熱處理而具有良好的特性。請注意，主要成分是指在合成物中以5原子%或更多的量包含的元素。
在形成含有In、Sn和Zn作為主要成分的氧化物半導體膜之後透過有意地加熱基板，可以提高電晶體的遷移率。此外，電晶體的臨界值電壓可以正地移動以使電晶體正常截止。
作為一個例子，圖27A至27C是曲線圖，每個示出電晶體的特性，在電晶體中使用含有In、Sn和Zn作為主要成分並具有3μm的通道長度L和10μm的通道寬度W的氧化物半導體、以及具有100nm厚度的閘極絕緣膜。請注意，Vds設置為10V。
圖27A是示出電晶體的特性的曲線圖，電晶體的含In、Sn和Zn作為主要成分的氧化物半導體膜在沒有有意加熱基板的情況下透過濺射法形成。電晶體的遷移率是18.8cm2/Vs。另一方面，當在有意加熱基板的同時形成含有In、Sn和Zn作為主要成分的氧化物半導體膜時，可以提高遷移率。圖27B示出電晶體的特性，電晶體的含有In、Sn和Zn作為主要成分的氧化物半導體膜在以200℃加熱基板的同時形成。電晶體的遷移率是32.2cm2/Vs。
透過在形成含有In、Sn和Zn作為主要成分的氧化物半導體膜之後進行熱處理，可以進一步提高遷移率。圖27C示出其含有In、Sn和Zn作為主要成分的氧化物半導體膜透過在200℃濺射來形成且然後經歷650℃的熱處理的電晶體的特性。電晶體的遷移率是34.5cm2/Vs。
基板的有意加熱預期具有減少濺射形成期間帶入到氧化物半導體膜中的濕氣的效果。此外，在膜形成後的熱處理使氫、羥基或濕氣能從氧化物半導體膜釋放或去除。以這種方式，可以提高遷移率。認為不僅可以透過脫水或脫氫引起的雜質去除，還可以透過因密度增大而導致的原子間距離的減小來獲得遷移率的這樣的改善。此外，透過從氧化物半導體去除雜質而高度淨化氧化物半導體，可以使氧化物半導體結晶。在使用這種高度淨化的非單晶氧化物半導體的情況下，理想地，預期實現超過100cm2/Vs的遷移率。
含有In、Sn和Zn作為主要成分的氧化物半導體可以以下列方式結晶：把氧離子注入到氧化物半導體中，透過熱處理釋放在氧化物半導體中含有的氫、羥基和濕氣，以及透過熱處理或透過隨後進行的其他熱處理使氧化物半導體結晶。透過這樣的結晶處理或再結晶處理，可以獲得具有良好結晶性的非單晶氧化物半導體。
膜形成期間對基板的有意加熱和/或膜形成之後的熱處理不僅有助於提高遷移率，而且還有助於使電晶體正常截止。在其中含有In、Sn和Zn作為主要成分並且沒有有 意加熱基板而形成的氧化物半導體被用作通道形成區的電晶體中，臨界值電壓趨於負地移動。然而，使用在有意加熱基板的同時形成的氧化物半導體膜時，可以解決臨界值電壓負向移動的問題。也就是說，臨界值電壓移動使得電晶體變成正常截止；透過圖27A和27B之間比較可以證實這種趨勢。
請注意，臨界值電壓還可以透過改變In、Sn和Zn的比率來得到控制；當In、Sn和Zn的組分比為2：1：3時，預期形成正常截止的電晶體。此外，透過如下設置靶的組分比可以獲得具有高結晶性的氧化物半導體膜：In：Sn：Zn=2：1：3。
基板的有意加熱溫度或熱處理的溫度為150℃或更高、優選200℃或更高、更優選400℃或更高。當在高溫下進行膜形成或熱處理時，電晶體可以正常截止。
透過在膜形成期間有意地加熱基板和/或透過在膜形成之後進行熱處理，可以增加耐閘極偏置應力的穩定性。例如，當閘極偏置施加有150℃下強度2MV/cm一個小時時，臨界值電壓的漂移可以小於±1.5V、優選小於±1.0V。
對下述兩個電晶體進行BT測試：樣品1是在形成氧化物半導體膜之後沒有進行熱處理，樣品2是在形成氧化物半導體膜之後進行650℃下的熱處理。
首先，在25℃基板溫度和10V的Vds下測量電晶體的Vgs-Ids特性。然後，基板溫度設置到150℃且Vds設置到0.1V。之後，施加20V的Vds，使得施加到閘極絕緣膜的 電場強度為2MV/cm，並保持該條件一個小時。接著，Vds被設置到0V。然後，在25℃基板溫度和10V的Vds下測量電晶體的Vgs-Ids特性。這個過程被稱為正BT測試。
以類似的方式，首先，在25℃基板溫度和10V的Vds下測量電晶體的Vgs-Ids特性。然後，基板溫度設置到150℃，Vds設置到0.1V。之後，施加-20V的Vds，使得施加到閘極絕緣膜的電場強度為-2MV/cm，並保持該條件一個小時。接著，Vds被設置到0V。然後，在25℃基板溫度和10V的Vds下測量電晶體的Vgs-Ids特性。這個過程被稱為負BT測試。
圖28A和28B分別示出樣品1的正BT測試和負BT測試的結果。圖29A和29B分別示出樣品2的正BT測試和負BT測試的結果。
由正BT測試所導致的和由負BT測試所導致的樣品1的臨界值電壓偏移量分別為1.80V和-0.42V。由正BT測試所導致的和由負BT測試所導致的樣品2的臨界值電壓偏移量分別為0.79V和0.76V。發現，在樣品1和樣品2每個中，BT測試前後之間的臨界值電壓偏移量小，並且可靠性高。
熱處理可以在氧氣氛中進行；可選地，熱處理可以首先在氮或惰性氣體的氣氛中或在減壓條件下進行，然後在含有氧的氣氛中進行。在脫水或脫氫之後將氧提供到氧化物半導體，由此可以進一步提高熱處理的效果。作為在脫水或脫氫之後提供氧的方法，可以採用透過電場加速氧離 子並使其注入到氧化物半導體膜中的方法。
在氧化物半導體中或在氧化物半導體與疊層膜之間的介面處容易產生由氧缺陷而導致的缺陷；然而，當透過熱處理在氧化物半導體中含有過量氧時，不斷產生的氧缺陷可以用過量氧來補償。過量氧主要是存在於晶格之間的氧。當氧濃度設置為高於或等於1×1016/cm3以及低於或等於2×1020/cm3時，過量氧可以包含在氧化物半導體中而不產生晶體畸變等。
當進行熱處理從而至少部分氧化物半導體含有晶體時，可以獲得更穩定的氧化物半導體膜。例如，當透過X射線衍射(XRD)分析利用具有In：Sn：Zn=1：1：1組分比的靶在沒有有意加熱基板的情況下透過濺射形成的氧化物半導體膜時，觀測到了暈圖案。所形成的氧化物半導體膜可透過經歷熱處理而結晶。可以適當地設置熱處理的溫度；例如，當在650℃進行熱處理時，用X射線衍射可以觀測到清晰的衍射峰。
進行了In-Sn-Zn類氧化物半導體膜的XRD分析。利用由Bruker AXS製造的X射線衍射儀D8 ADVANCE來進行XRD分析，並且用離面(out-of-plane)法進行測量。
製備樣品A和樣品B並對其進行XRD分析。下面將說明用於製作樣品A和樣品B的方法。
在已經歷脫氫處理的石英基板上形成具有100nm厚度的In-Sn-Zn類氧化物半導體膜。
在氧氣氛中用具有100W(DC)功率的濺射裝置來形 成In-Sn-Zn類氧化物半導體膜。使用具有In：Sn：Zn=1：1：1原子比的In-Sn-Zn類氧化物靶作為靶。請注意，膜形成時的基板加熱溫度被設置為200℃。以這種方式製作的樣品被用作樣品A。
接著，用與樣品A類似的方法製作的樣品經歷650℃的熱處理。作為熱處理，首先進行在氮氣氛中的熱處理一個小時，並在不降低溫度的情況下進一步進行在氧氣氛中的熱處理一個小時。以這種方式製作的樣品被用作樣品B。
圖30示出樣品A和樣品B的XRD譜。在樣品A中沒有觀測到源自晶體的峰，而在樣品B中當2θ為大約35度以及在37度至38度時觀測到了源自晶體的峰。
如上所述，透過在含有In、Sn、Zn作為主要成分的氧化物半導體的沈積期間有意加熱基板和/或透過在沈積之後進行熱處理，可以提高電晶體的特性。
這些基板加熱和熱處理具有防止對於氧化物半導體而言是不良雜質的氫和羥基被包含在膜中的效果或者從膜中去除氫和羥基的效果。也就是說，透過從氧化物半導體去除用作施主雜質的氫可以高度淨化氧化物半導體，由此可以獲得正常截止的電晶體。高度淨化的氧化物半導體使電晶體的截止態電流能為1aA/μm或更小。這裏，截止態電流的單位表示每微米通道寬度的電流。
圖31示出電晶體的截止態電流與測量時基板溫度(絕對溫度)的倒數之間的關係。這裏，為了簡便，水平軸 表示透過將測量的基板溫度的倒數乘以1000所獲得的值(1000/T)。
具體來說，如圖31所示，當基板溫度為125℃、85℃和室溫(27℃)時，截止態電流可以分別為1aA/μm(1×10-18A/μm)或更小、100zA/μm(1×10-19A/μm)或更小和1zA/μm(1×10-21A/μm)或更小。優選地，在125℃、85℃和室溫下，截止態電流可以分別為0.1aA/μm(1×10-19A/μm)或更小、10zA/μm(1×10-20A/μm)或更小和0.1zA/μm(1×10-22A/μm)或更小。截止態電流的上述值明顯遠小於使用Si用於半導體膜的電晶體的值。
請注意，為了防止在氧化物半導體膜的形成期間氫和濕氣包含在氧化物半導體膜中，優選透過充分抑制從沈積室外的洩漏和透過沈積室內壁的脫氣來增加濺射氣體的純度。例如，優選使用露點為-70℃或更低的氣體作為濺射氣體，以便防止濕氣包含在膜中。此外，優選使用高純靶以便不包含雜質諸如氫或濕氣。儘管能夠透過熱處理從含有In、Sn、Zn作為主要成分的氧化物半導體膜去除濕氣，但優選形成最初就不含有濕氣的膜，因為與從含有In、Ga、Zn作為主要成分的氧化物半導體釋放濕氣相比，在更高的溫度下從含有In、Sn、Zn作為主要成分的氧化物半導體釋放濕氣。
對在氧化物半導體膜的形成之後進行了650℃的熱處理的樣品B的電晶體的電特性和基板溫度之間的關係進行了評估。
用於測量的電晶體具有3μm的通道長度L、10μm的通道寬度W、0μm的Lov以及0μm的dW。請注意，Vds被設置為10V。請注意，基板溫度是-40℃、-25℃、25℃、75℃、125℃和150℃。這裏，在電晶體中，閘極電極與一對電極之一交疊的部分的寬度被稱為Lov，而不與氧化物半導體膜交疊的該對電極的部分的寬度被稱為dW。
圖32示出Ids(實線)和遷移率(虛線)的Vgs相關性。圖33A示出基板溫度和臨界值電壓之間的關係，圖33B示出基板溫度和遷移率之間的關係。
從圖33A發現，臨界值電壓隨著基板溫度升高而變低。請注意，在從-40℃至150℃的範圍，臨界值電壓從1.09V降低到-0.23V。
從圖33B發現，遷移率隨著基板溫度升高而變低。請注意，在從-40℃至150℃的範圍，遷移率從36cm2/Vs降低到32cm2/Vs。因此，發現在上述溫度範圍內電特性變化小。
在使用這樣的含有In、Sn、Zn作為主要成分的氧化物半導體作為通道形成區的電晶體中，可以獲得30cm2/Vs或更高、優選40cm2/Vs或更高、更優選60cm2/Vs或更高的遷移率，截止態電流維持在1aA/μm或更小，該遷移率能實現LSI所需的導通態電流。例如，在L/W為33nm/40nm的FET中，當閘極電壓為2.7V且汲極電壓為1.0V時可以流動12μA或更大的導通態電流。此外，在電晶體工作所需的溫度範圍內可以確保充足的電特性。用這 樣的特性，即使當包括氧化物半導體的電晶體設置在利用Si半導體形成的積體電路中時，也可以實現具有新穎功能的積體電路而不降低操作速度。
(實施例2)
在本實施例中，將描述製造半導體裝置的方法，該半導體裝置的一部分具有圖3所示的結構。
請注意，半導體材料諸如鍺、矽鍺或單晶碳化矽以及矽可以用於包含在記憶元件中的n通道電晶體102n和p通道電晶體102p。例如，含有矽的n通道電晶體102n和p通道電晶體102p可以利用單晶半導體基板諸如矽晶片、用SOI法形成的矽薄膜、用氣相沈積法形成的矽薄膜等形成。
在本實施例中，首先，如圖8A所示，在基板100上形成絕緣膜101以及島形單晶半導體膜103n和103p。
儘管對可以用作基板100的材料沒有特別限制，但需要材料至少具有足夠高的耐熱性以經歷後面進行的熱處理。例如，用熔化方法或浮法處理形成的玻璃基板、石英基板、半導體基板、陶瓷基板等可以用作基板100。在使用玻璃基板且後面進行的熱處理溫度高的情況下，優選使用應變點高於或等於730℃的玻璃基板。
在本實施例中，使用單晶矽半導體基板作為基板100。單晶半導體基板具有比玻璃基板高的表面平坦度。因此，可以防止由基板表面不平所引起的絕緣膜、導電膜等的 厚度變化；從而，即使當例如電晶體的半導體元件小型化時，半導體元件的電特性也可以是一致的。
利用例如氧化矽、氮氧化矽、氧氮化矽或氮化矽的絕緣材料來形成絕緣膜101。絕緣膜101可以是單個絕緣膜或多個絕緣膜的疊層。
例如，在使用氧化矽用於絕緣膜101的情況下，絕緣膜101可以使用矽烷和氧的混合氣體、TEOS(四乙氧基矽烷)和氧的混合氣體等透過氣相沈積法諸如熱CVD法、電漿CVD法、大氣壓CVD法、偏置ECRCVD法來形成。在這種情況下，可以使絕緣膜101的表面經歷氧電漿處理以增加密度。在使用氮化矽用於絕緣膜101的情況下，可以利用矽烷和氨的混合氣體透過氣相沈積法諸如電漿CVD法來形成絕緣膜101。此外，當利用氮氧化矽來形成絕緣膜101時，可以利用矽烷和氨的混合氣體或矽烷和氧化氮的混合氣體透過氣相沈積法諸如電漿CVD法來形成絕緣膜101。
可選地，利用有機矽烷氣體透過化學氣相沈積法形成的氧化矽膜可以用作絕緣膜101。作為有機矽烷氣體，可以使用含矽化合物諸如四乙氧基矽烷(TEOS)(化學式：Si(OC2H5)4)、四甲基矽烷(TMS)(化學式：Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽胺烷(HMDS)、三乙氧基矽烷(化學式：SiH(OC2H5)3)、或三(二甲胺基)矽烷(化學式：SiH(N(CH3)2)3)。
還可選地，在使用單晶矽半導體基板作為基板100的情況下，絕緣膜101可以利用透過氧化基板100的表面所形成的氧化物膜來形成。用於形成該氧化物膜的熱氧化處理可以是乾法氧化並且可以在添加了含鹵素氣體的氧化氣氛中進行。作為含鹵素的氣體，可以使用從HCl、HF、NF3、HBr、Cl、ClF、BCl3、F、Br2等中選擇的一類或多類氣體。
例如，在使用HCl的情況下，在相對於氧而言含有0.5體積%至10體積%(優選為3體積%)的HCl的氣氛中，以700℃或更高的溫度來進行熱處理。優選在大於或等於950℃以及小於或等於1100℃的加熱溫度下進行熱氧化。處理時間可以是0.1小時至6小時、優選0.5小時至1小時。要形成的絕緣膜101的厚度可以設置為15nm至1100nm的範圍內(優選為60nm至300nm)，例如150nm。
透過在含鹵素氣氛中的該熱氧化處理，絕緣膜101可以含有鹵素。當絕緣膜101含有1×1017原子/cm3至5×1020原子/cm3濃度的鹵素時，絕緣膜101捕獲例如金屬的雜質；因此，可以避免稍後形成的半導體膜103n和103p的污染。例如，透過氯的反應，例如金屬的雜質轉化成揮發性氯化物並釋放到氣相中，由此從半導體膜103n和103p除去。
在本實施例中，作為形成包括在記憶元件中的電晶體的方法，給出利用單晶矽形成半導體膜103n和103p的例 子。這裏，簡要說明用於形成單晶半導體膜103n和103p的方法的具體例子。首先，含有被電場加速的離子的離子束進入接合基板和易碎層，接合基板是單晶矽的半導體基板，易碎層由於在距接合基板表面一定深度處的區域中形成結晶結構的局部無序而是易碎的。透過離子束的加速能量和離子束入射角度可以調整形成易碎層的深度。然後，把接合基板和在表面上設置有絕緣膜的基板100相互貼附，使得絕緣膜夾在它們之間。在接合基板和基板100相互交疊之後，對部分接合基板和部分基板100施加大約1N/cm2至500N/cm2、優選11N/cm2至20N/cm2的壓力，以使基板相互貼附。當施加壓力時，接合基板和絕緣膜101之間的接合從部分開始，其導致接合基板和絕緣膜101相互緊密接觸的整個表面的接合。之後，進行熱處理，使得存在於易碎層中的微孔發生結合並且微孔體積增大。因此，是接合基板的一部分的單晶半導體膜沿易碎層從接合基板分離。在不超過基板100的應變點的溫度下進行熱處理。然後，透過蝕刻等把單晶半導體膜加工成想要的形狀，從而可以形成半導體膜103n和103p。
在本實施例中，使作為單晶矽半導體基板的基板100在氧氣氛中經歷950℃的熱處理，從而在基板100上形成具有400nm厚度的氧化矽膜。接著，在氧化矽膜上，透過電漿CVD法形成具有50nm厚度的氮氧化矽膜。另一方面，使作為單晶矽半導體基板的接合基板在氧中含有HCl的氣氛中經歷950℃的熱處理，從而在接合基板上形成具有 100nm厚度的氧化矽膜。然後，使基板100和接合基板相互貼附，從而基板100上的氮氧化矽膜接觸接合基板上的氧化矽膜。然後，是接合基板的一部分的單晶半導體膜沿易碎層從接合基板分離。因此，在本實施例中，絕緣膜101具有如下結構，其中有400nm厚度的氧化矽膜、有50nm厚度的氮氧化矽膜、以及有100nm厚度的氧化矽膜從基板100側起依此順序堆疊。
為了控制臨界值電壓，賦予p型導電性的雜質元素例如硼、鋁或鎵或者賦予n型導電性的雜質元素例如磷或砷可添加到各半導體膜103n和103p中。用於控制臨界值電壓的雜質元素可以被添加到沒有被圖案化的半導體膜或可以被添加到圖案化的半導體膜103n和103p。此外，用於控制臨界值電壓的雜質元素可以被添加到接合基板。此外，雜質元素可以被添加到接合基板中以便大體上控制臨界值電壓，然後雜質元素可以進一步被添加到沒有被圖案化的半導體膜或已圖案化的半導體膜103n和103p以便精細地控制臨界值電壓。
儘管在本實施例中說明了使用單晶半導體膜的例子，但本發明不侷限於此結構。例如，可以使用透過氣相沈積法在絕緣膜101上形成的多晶半導體膜。可選地，透過已知技術可以使透過氣相沈積法形成的半導體膜結晶以形成多晶半導體膜。作為已知的結晶技術，給出利用雷射光束的雷射結晶法和利用催化元素的結晶法。可選地，可以結合利用催化元素的結晶法和雷射結晶法。當使用例如石英 基板的耐熱基板時，可以採用利用電加熱爐的熱結晶法、利用紅外光的燈退火結晶法、利用催化元素的結晶法、或利用大約在950℃的高溫退火法的結晶法。
接著，如圖8B所示，在半導體膜103n和半導體膜103p上分別形成閘極絕緣膜104n和閘極絕緣膜104p。然後，在與半導體膜103n交疊的位置中的閘極絕緣膜104n上形成閘極電極105n，在與半導體膜103p交疊的位置中的閘極絕緣膜104p上形成閘極電極105p。然後，用閘極電極105n和105p作為掩模，把賦予一種導電類型的雜質元素添加到半導體膜103n和103p中的每個。具體來說，在形成掩模以覆蓋半導體膜103n之後，賦予p型導電性的雜質元素被添加到半導體膜103p中。透過添加雜質元素，在半導體膜103p中形成與閘極電極105p交疊的第一區114和其之間夾著第一區114的低濃度雜質區117a和118a。接著，在形成掩模以覆蓋半導體膜103p之後，賦予n型導電性的雜質元素被添加到半導體膜103n。透過添加雜質元素，在半導體膜103n中形成與閘極電極105n交疊的第一區118和其之間夾著第一區118的低濃度雜質區111a和112a。
透過用高密度電漿處理、熱氧化處理等來氧化或氮化半導體膜103n和103p的表面，可以形成閘極絕緣膜104n和104p。例如，每個閘極絕緣膜104n和104p的厚度可以大於或等於1nm且小於或等於100nm、優選大於或等於10nm且小於或等於50nm。
在本實施例中，進行在氧氣氛中950℃ 25分鐘的熱處理，然後進行在氮氣氛中950℃一個小時的熱處理。以這種方式，熱氧化半導體膜103n和103p的表面，從而形成均是具有15nm厚度的氧化矽膜的閘極絕緣膜104n和104p。
在例如高密度電漿處理的情況下，使用例如He、Ar、Kr或Xe的稀有氣體和氧氣、氧化氮、氨氣、氮氣等的混合氣體。在這種情況下，透過引入微波來激發電漿，可以產生具有低電子溫度和高密度的電漿。透過用這種高密度電漿產生的氧自由基(一些情況下含有OH自由基)或氮自由基(一些情況下含有NH自由基)來氧化或氮化半導體膜的表面，可以形成具有1nm至20nm，優選5nm至10nm厚度的絕緣膜以便與半導體膜接觸。例如，透過在10Pa至30Pa壓力下施加3kW至5kW的微波(2.45GHz)功率，用1倍至3倍(流量比)的Ar稀釋的一氧化二氮(N2O)，來氧化或氮化半導體膜103n和103p的表面。透過這種處理，形成了均具有1nm至10nm(優選2nm至6nm)厚度的絕緣膜。此外，引入一氧化二氮(N2O)和矽烷(SiH4)，在10Pa至30Pa的壓力下施加3kW至5kW的微波(2.45GHz)功率以透過氣相沈積法形成氧氮化矽膜，由此形成閘極絕緣膜。用固相反應和氣相沈積法反應的組合，可以形成具有低介面態密度和良好耐受電壓的閘極絕緣膜。
半導體膜透過高密度電漿處理的氧化或氮化透過固相 反應繼續進行。因此，在閘極絕緣膜104n和半導體膜103n之間的介面態密度以及在閘極絕緣膜104p和半導體膜103p之間的介面態密度可以極低。此外，透過用高密度電漿處理對半導體膜103n和103p的直接氧化或氮化，可以抑制要形成的絕緣膜的厚度變化。此外，在半導體膜具有結晶性的情況下，透過高密度電漿處理用固相反應來氧化半導體膜的表面，以抑制僅在晶粒邊界中的快速氧化；因此，可以形成具有均勻性和低介面態密度的閘極絕緣膜。其中使用由高密度電漿處理形成的絕緣膜作為部分閘極絕緣膜或作為整個閘極絕緣膜的電晶體可以具有更小的電特性變化。
每個閘極絕緣膜可以透過電漿CVD法、濺射法等使用包括氧化矽、氮氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加了氮的矽酸鉿(HfSixOy(x>0，y>0))、添加了氮的鋁酸鉿(HfAlxOy(x>0，y>0))等的膜的單層或疊層形成。
在本說明書中，氧氮化物是指含有氧的量比氮的量大的材料，氮氧化物是指含有氮的量比氧的量大的材料。
導電膜形成得覆蓋閘極絕緣膜104n和104p，且然後被加工(圖案化)成預定形狀，從而可以形成閘極電極105n和105p。可以透過CVD法、濺射法、氣相沈積法、旋塗法等來形成導電膜。對於導電膜來說，可以使用鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅( Cu)、鉻(Cr)、鈮(Nb)等。可選地，可以使用含有上述金屬中的任何一種作為其主要成分的合金或者含有上述金屬中的任何一種的化合物。還可選地，可以利用例如多晶矽的半導體來形成導電膜，多晶矽透過把像磷這樣的雜質元素添加到半導體膜而形成。
請注意，可以利用單層導電膜或多個導電膜的疊層來形成每個閘極電極105n和105p。
作為兩層導電膜的組合，氮化鉭或鉭可以用於第一導電膜，鎢可以用於第二導電膜。此外，給出下列組合：氮化鎢和鎢、氮化鉬和鉬、鋁和鉭、鋁和鈦等。由於鎢和氮化鉭具有高耐熱性，所以可以在形成兩層導電膜之後的後序步驟中進行旨在熱啟動的熱處理。可選地，作為兩層導電膜的組合，例如，可以使用矽化鎳和摻雜有賦予n型導電性的雜質元素的矽、矽化鎢和摻雜有賦予n型導電性的雜質元素的矽等。
在使用其中堆疊了三層導電膜的三層結構的情況下，優選鉬膜、鋁膜和鉬膜的疊層結構。
可以使用氧化銦、氧化銦和氧化錫的混合物、氧化銦和氧化鋅的混合物、氧化鋅、氧化鋁鋅、氧氮化鋁鋅、氧化鎵鋅等的透光氧化物導電膜作為每個閘極電極105n和105p。
在本實施例中，使用在每個中在具有大約30nm厚度的氮化鉭上堆疊具有大約170nm厚度的鎢的閘極電極105n和105p。
可選地，閘極電極105n和105p可以透過滴排法選擇性形成而不使用掩模。滴排法是用於透過從孔口排出或噴出含有預定成分的滴來形成預定圖案的方法，且在其所屬範疇內包括噴墨法等。
此外，閘極電極105n和105p能以如下方式形成：形成導電膜，然後用適當控制的蝕刻條件(例如施加到線圈電極的電功率量、施加到基板側電極的電功率量以及基板側的電極溫度)透過感應耦合電漿(ICP)蝕刻法把導電膜蝕刻成期望的錐形。此外，錐形形狀的角也可透過掩模形狀來控制。作為蝕刻氣體，適當時可以使用基於氯氣體例如氯氣、氯化硼、氯化矽或四氯化碳，基於氟氣體例如四氟化碳、氟化硫或氟化氮，或氧氣。
接著，在形成絕緣膜以覆蓋閘極絕緣膜104n和104p以及閘極電極105n和105p之後，透過蝕刻等來處理絕緣膜；從而如圖8C所示，在閘極電極105n的側面部分上形成側壁170n，在閘極電極105p的側面部分上形成側壁170p。在本實施例中，在形成其中具有100nm厚度的氧氮化矽膜和具有200nm厚度的氧化矽膜以此順序堆疊的絕緣膜以覆蓋閘極電極105n和105p之後，透過乾法蝕刻處理絕緣膜，從而形成側壁170n和側壁170p。
請注意，透過上述蝕刻，閘極絕緣膜104n的未被側壁170n和閘極電極105n覆蓋的部分被去除，閘極絕緣膜104p的未被側壁170p和閘極電極105p覆蓋的部分被去除。
接著，如圖8D所示，用閘極電極105n和105p以及側壁170n和170p作為掩模，把賦予一種導電類型的雜質元素添加到每個半導體膜103n和103p。具體來說，在形成掩模以覆蓋半導體膜103n之後，把賦予p型導電性的雜質元素添加到半導體膜103p。透過雜質元素的添加，雜質被進一步添加到部分低濃度雜質區117a和118a，從而在半導體膜103p中形成與閘極電極105p交疊的第一區114、與側壁170p交疊並且其之間夾著第一區114的第三區117和118、以及在其之間夾著第一區114以及第三區117和118的第二區115和116。接著，在形成掩模以覆蓋半導體膜103p之後，把賦予n型導電性的雜質元素添加到半導體膜103n中。透過雜質元素的添加，雜質被進一步添加到部分低濃度雜質區111a和112a中，從而在半導體膜103n中形成與閘極電極105n交疊的第一區108、與側壁170n交疊並且其之間夾著第一區108的第三區111和112、以及在其之間夾著第一區108以及第三區111和112的第二區109和110。
由於第三區117和118與側壁170p交疊，所以第三區117和118具有比第二區115和116低的賦予p型導電性的雜質濃度。此外，由於第三區111和112與側壁170n交疊，所以第三區111和112具有比第二區109和110低的賦予n型導電性的雜質濃度。
請注意，在此實施例中，透過第一雜質添加形成低濃度雜質區111a和112a以及低濃度雜質區117a和118a， 然後透過第二雜質添加形成用作LDD區的第三區111和112以及第三區117和118；然而，本發明的實施例不侷限於此結構。例如，當在雜質進入側壁170n和側壁170p下面的部分這樣的條件下進行第二雜質添加時，可以形成用作LDD區的第三區111和112以及第三區117和118而不需要進行第一雜質添加。可選地，可以按下面這種方式在第一區108與第二區109和110之間或在第一區114與第二區115和116之間設置偏差區而不用進行第一雜質添加：在雜質更少可能地進入側壁170n和側壁170p下面的部分的條件下進行第二雜質添加。在偏差區中的雜質濃度優選基本等於第一區108或第一區114中的雜質濃度。
接著，如圖8E所示，形成絕緣膜119以覆蓋半導體膜103n和103p、閘極電極105n和105p、側壁170p和170n以及絕緣膜101。
具體來說，絕緣膜119可以是氧化矽、氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁等的無機絕緣膜。具體地，優選使用低介電常數(低-k)材料用於絕緣膜119，因為可以充分降低電極或佈線的交疊所導致的電容。請注意，可以使用含有任意上述材料的多孔絕緣膜作為絕緣膜119。由於多孔絕緣膜具有比密緻絕緣膜低的介電常數，所以可以進一步降低由於電極或佈線所引起的寄生電容。
對於絕緣膜119來說，可以使用利用有機矽烷透過化學氣相沈積形成的氧化矽膜。對於有機矽烷來說，可以使 用四乙氧基矽烷(TEOS)(化學式：Si(OC2H5)4)、三甲基矽烷(TMS)(化學式：(CH3)3SiH)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽胺烷(HMDS)、三乙氧基矽烷(化學式：SiH(OC2H5)3)、三(二甲胺基)矽烷(化學式：SiH(N(CH3)2)3)等。不需要說的是，也可以利用諸如甲矽烷、乙矽烷或丙矽烷的無機矽烷來形成氧化矽、氧氮化矽、氮化矽、氮氧化矽等。
在本實施例中，使用具有500nm厚度的氧氮化矽膜作為絕緣膜119。請注意，描述了利用單個絕緣膜形成絕緣膜119的情況作為本實施例的一個例子；然而，絕緣膜119可以利用多個絕緣膜的疊層形成。
接著，在絕緣膜119的表面經歷平坦化處理之後，絕緣膜173和氧化物半導體膜142b以此順序堆疊在絕緣膜119上，如圖9A所示。
為了抑制稍後要形成的電晶體121的電特性變化，氧化物半導體膜142b的表面優選具有高平坦度。為了增加氧化物半導體膜142b的平坦度，優選確保絕緣膜173表面的高平坦度。然而，為了防止雜質例如氫進入絕緣膜173和氧化物半導體膜142b之間的介面附近，優選在形成絕緣膜173之後連續地形成氧化物半導體膜142b，而不把絕緣膜173暴露到空氣。因此，如在本實施例中那樣當使位於絕緣膜173下面的絕緣膜119的表面受到平坦化處理時，即使絕緣膜173的表面不經歷平坦化處理，也能確保 絕緣膜173表面的平坦度。此外，當確保絕緣膜173的表面的平坦度時，可以實現絕緣膜173和氧化物半導體膜142b的連續形成。
絕緣膜119的平坦化處理可以透過例如化學機械抛光(CMP)法或液體噴射抛光法的抛光處理、例如乾法蝕刻或濕法蝕刻的蝕刻處理、或抛光處理和蝕刻處理的組合來進行。
在本實施例中，描述了絕緣膜119經歷作為平坦化處理的CMP合理的情況。例如，絕緣膜119在下列條件下受到平坦化處理：使用聚氨酯抛光布；使用矽石漿料(60nm顆粒尺寸)作為漿料；漿料流速大於或等於100ml/min並且小於或等於500ml/min；抛光壓力高於或等於0.005MPa並且低於或等於0.08MPa；主軸旋轉速度大於或等於20rpm並且小於或等於50rpm；以及桌台旋轉速度大於或等於20rmp並且小於或等於50rmp。
在本實施例中，已透過CMP法經歷抛光的絕緣膜119的厚度為300nm。
透過濺射法、CVD法等形成絕緣膜173。絕緣膜173優選為施加熱時從其釋放氧的絕緣膜。優選使用以超過化學計量比的比率含有氧的絕緣膜作為施加熱時從其釋放氧的絕緣膜。當施加熱時從其釋放氧的絕緣膜經歷熱處理時，氧可以被釋放並且所釋放的氧可以擴散進入(或提供到)稍後要形成的氧化物半導體膜。絕緣膜173的例子包括氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔 等的膜。用濺射法形成的絕緣膜173能容易地透過施加熱而釋放氧，是優選的。絕緣膜173可以使用單層絕緣膜或多個堆疊的絕緣膜形成。
絕緣膜173的厚度大於或等於50nm並且小於或等於800nm，優選大於或等於200nm並且小於或等於500nm。採用厚的絕緣膜173，可以增加從絕緣膜173中釋放的氧的量，並且可以降低在絕緣膜173與稍後要形成的氧化物半導體膜142b之間介面處的介面態密度。
在本實施例中，使用透過濺射法形成的具有200nm厚度的氧化矽膜作為絕緣膜173。在用濺射法形成絕緣膜173的情況下，可以使用氧氣、氧和稀有氣體的混合氣體等作為沈積氣體。此外，當增加沈積氣體中氧的量時，可以增加絕緣膜173中所含的氧的量，這是優選的。典型地，沈積氣體中的氧濃度優選高於或等於6%並且低於或等於100%。
在形成氧化矽膜作為絕緣膜173的情況下，優選在下述條件下使用RF濺射法：石英(優選合成石英)用作靶；基板溫度高於或等於30℃並且低於或等於450℃(優選高於或等於70℃並且低於或等於200℃)；靶與基板之間的距離(T-S距離)大於或等於20mm並且小於或等於400mm(優選大於或等於40mm並且小於或等於200mm)；壓力高於或等於0.1Pa並且低於或等於4Pa(優選高於或等於0.2Pa並且低於或等於1.2Pa)；高頻功率高於或等於0.5kW並且低於或等於12kW(優選高於或等於1kW 並且低於或等於5kW)；沈積氣體中O2/(O2+Ar)的比例高於或等於1%並且低於或等於100%(優選高於或等於6%並且低於或等於100%)。請注意，替代石英(優選為合成石英)靶，可以使用矽靶作為靶。此外，氧氣可以單獨用作沈積氣體。
氧化物半導體膜142b的厚度大於或等於2nm並且小於或等於200nm、優選大於或等於3nm並且小於或等於50nm、更優選大於或等於3nm並且小於或等於20nm。利用氧化物半導體靶透過濺射法形成氧化物半導體膜。此外，可以在稀有氣體(例如氬)氣氛、氧氣氛或稀有氣體(例如氬)和氧的混合氣氛下透過濺射法來形成氧化物半導體膜。
請注意，在透過濺射法形成氧化物半導體膜之前，優選透過其中引入氬氣並產生電漿的反向濺射來去除絕緣膜173表面上的灰塵。反向濺射法是這樣一種方法，其中在靶側沒有施加電壓，RF電源用於施加電壓到氬氣氛中的基板側以在基板周圍產生電漿，從而改變表面。請注意，替代氬氣氛，可以使用氮氣氛、氦氣氛等。可選地，可以使用添加了氧氣、一氧化二氮等的氬氣氛。可選地，可以使用添加了氯氣、四氟化碳等的氬氣氛。
對於氧化物半導體膜來說，可以使用上面描述的材料。在本實施例中，使用具有20nm厚度的In-Ga-Zn類氧化物半導體薄膜作為氧化物半導體膜，其利用含有銦(In)、鎵(Ga)和鋅(Zn)的靶透過濺射法獲得。作為靶，使 用具有例如In2O3：Ga2O3：ZnO=1：1：1[摩爾比]的組成比率的靶。可選地，可以使用具有In2O3：Ga2O3：ZnO=1：1：2[摩爾比]的組成比率的靶或具有In2O3：Ga2O3：ZnO=1：1：4[摩爾比]的組成比率的靶。含有In、Ga和Zn的靶的填充速率為90%或更高且100%或更低、優選為95%或更高且低於100%。使用具有高填充速率的靶，形成緻密的氧化物半導體膜。
在使用In-Zn類氧化物半導體材料作為氧化物半導體的情況下，用於其的靶具有按原子比為In：Zn=50：1至1：2的組成比率(按摩爾比為In2O3：ZnO=25：1至1：4)、優選按原子比為In：Zn=20：1至1：1(按摩爾比為In2O3：ZnO=10：1至1：2)、更優選按原子比為In：Zn=1.5：1至15：1(按摩爾比為In2O3：ZnO=3：4至15：2)。例如，在用於形成具有In：Zn：O=X：Y：Z的原子比的In-Zn類氧化物半導體的靶中，滿足Z>1.5X+Y的關係。透過將Zn的比率保持在上述範圍內可以提高遷移率。
在使用In-Sn-Zn類氧化物半導體的材料作為氧化物半導體的情況下，要使用的靶的組成比率優選按原子比為In：Sn：Zn=1：2：2、2：1：3、1：1：1或4：9：7。
在本實施例中，以這種方式來沈積氧化物半導體膜：基板保持在處於減壓狀態的處理室中，去除殘留在處理室中的濕氣，引入去除了氫和濕氣的濺射氣體，並且使用上述靶。在形成膜時基板溫度可以高於或等於100℃並且低於或等於600℃，優選高於或等於200℃並且低於或等於 400℃。透過在加熱基板的狀態下形成氧化物半導體膜，可以減少在所形成的氧化物半導體膜中包含的雜質濃度。此外，降低了由濺射而導致的損傷。為了去除處理室中的殘留濕氣，優選使用捕集真空泵。例如，優選使用低溫泵、離子泵或鈦昇華泵。抽真空單元可以是具有冷阱的渦輪泵。在用低溫泵抽真空的處理室中，例如，氫原子、含有氫原子的化合物諸如水(H2O)(更優選地，還有含碳原子的化合物)等被去除，從而可以減少在處理室中形成的氧化物半導體膜中的雜質濃度。
膜形成條件的一個例子如下：基板和靶之間的距離為100mm，壓力為0.4Pa，直流(DC)電源的功率為0.5kW，氣氛含有氬和氧(氬的流速為30sccm，氧的流速為15sccm)。請注意，脈衝直流(DC)電源是優選的，因為可以減少沈積中產生的灰塵並且可以使膜厚度均勻。
當濺射裝置的處理室的洩漏速率設置為1×10-10 Pa．m3/s或更小時，可以減少進入正在透過濺射法沈積的氧化物半導體膜的雜質例如鹼金屬或氫化物。此外，使用捕集真空泵作為抽氣系統，可以降低來自抽氣系統的雜質諸如鹼金屬、氫原子、氫分子、水、羥基或氫化物的反向流動(counter flow)。
當靶的純度設置為99.99%或更高時，可以減少進入氧化物半導體膜的鹼金屬、氫原子、氫分子、水、羥基、氫化物等。此外，當使用靶時，可以減少氧化物半導體膜中的鹼金屬例如鋰、鈉或鉀的濃度。
請注意，為了使氧化物半導體膜中所含有的氫、羥基和濕氣盡可能地少，優選地，作為沈積的預處理，透過在濺射裝置的預加熱室中預加熱其上形成上至絕緣膜173的層的基板100，消除且排出吸附在基板100上所形成的絕緣膜和導電膜上的雜質例如濕氣或氫。預加熱的溫度高於或等於100℃並且低於或等於400℃、優選高於或等於150℃並且低於或等於300℃。作為抽真空單元，低溫泵優選設置在預加熱室中。請注意，可以省略該預加熱處理。該預加熱也可在後面進行的絕緣膜143a的形成之前以類似方式進行。
請注意，在某些情況下，透過濺射法等沈積的氧化物半導體膜含有作為雜質的大量濕氣或氫(包括羥基)。濕氣或氫容易形成施主能級並由此成為氧化物半導體中的雜質。根據本發明的一個實施例，為了減少氧化物半導體膜142b中的雜質例如濕氣或氫(對氧化物半導體膜142b進行脫水或脫氫)，在減壓氣氛、例如氮氣或稀有氣體的惰性氣體的氣氛、氧氣氣氛或超乾空氣氣氛(在用腔衰蕩雷射譜(CRDS)法的露點計進行測量的情況下，空氣中的濕氣量為20ppm(轉化成露點為-55℃)或更少，優選1ppm或更少，更優選10ppb或更少)中，氧化物半導體膜142b經歷熱處理。
當氧化物半導體膜142b受到熱處理時，可以消除氧化物半導體膜142b中的濕氣或氫。具體來說，在高於或等於250℃並且低於或等於750℃，優選高於或等於400℃ 並且低於基板的應變點的溫度下進行熱處理。例如，可以在500℃處進行熱處理大約長於或等於三分鐘並且短於或等於六分鐘。當RTA法用於熱處理時，可以在短時間內進行脫水或脫氫；因此，甚至可以在高於玻璃基板的應變點的溫度下進行處理。
在本實施例中，使用是熱處理裝置之一的電爐。
請注意，熱處理裝置不侷限於電爐，可以具有透過來自熱元件例如電阻加熱元件的熱傳導或熱輻射來加熱物件的裝置。例如，可以使用諸如氣體快速熱退火(GRTA)裝置或燈快速熱退火(LRTA)裝置的快速熱退火(RTA)裝置。LRTA裝置是用於透過從例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈的燈發射的光輻射(電磁波)來加熱待處理物件的裝置。GRTA是利用高溫氣體進行熱處理的裝置。作為氣體，使用不會透過熱處理與待處理物件反應的惰性氣體，像氮氣或例如氬的稀有氣體。
在熱處理中，優選在氮氣或例如氦氣、氖氣或氬氣的稀有氣體中不含有濕氣、氫等。可選地，引入到熱處理裝置中的氮氣或例如氦氣、氖氣或氬氣的稀有氣體的純度優選為大於或等於6N(99.9999%)，更優選為大於或等於7N(99.99999%)(即雜質濃度優選小於或等於1ppm，更優選小於或等於0.1ppm)。
請注意，已指出氧化物半導體對雜質不敏感，當在膜中含有相當量的金屬雜質時是不存在問題的，並且可以使 用含有大量例如鈉的鹼金屬且不昂貴的鈉鈣玻璃(Kamiya、Nomura和Hosono的“Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors：The present status”，KOTAI BUTSURI(SOLID STATE PHYSICS),2009,Vol.44,pp.621-633)。但是這種考慮是不合適的。鹼金屬不是包含在氧化物半導體中的元素，因此是雜質。此外，在鹼土金屬不包含在氧化物半導體中的情況下，鹼土金屬是雜質。當與氧化物半導體膜接觸的絕緣膜是氧化物並且Na擴散進絕緣層中時，鹼金屬，具體為Na變成Na+。此外，在氧化物半導體膜中，Na切斷或進入氧化物半導體中所包含的金屬和氧之間的鍵。結果，例如，出現了由於臨界值電壓沿負方向偏移或遷移率減小所引起的電晶體的電特性例如電晶體的正常導通狀態的劣化。此外，還發生電特性變化。當在氧化物半導體膜中的氫濃度很低時，由雜質引起的這種電晶體電特性劣化和電特性變化顯著出現。因此，當氧化物半導體膜中的氫濃度小於或等於1×1018/cm3，優選小於或等於1×1017/cm3時，上述雜質的濃度優選被減小。具體來說，用二次離子質譜測定法得到的Na濃度的測量值優選小於或等於5×1016/cm3，更優選小於或等於1×1016/cm3，再更優選小於或等於1×1015/cm3。以類似方式，Li濃度的測量值優選小於或等於5×1015/cm3，更優選小於或等於1×1015/cm3。以類似方式，K濃度的測量值優選小於或等於5×1015/cm3，更優選小於或等於1×1015/cm3。
透過上述步驟，可以降低氧化物半導體膜142b中的氫濃度。此外，透過使用降低了氫濃度的氧化物半導體膜，可以製造具有高耐受電壓和極小截止態電流的電晶體。上述熱處理可以在形成氧化物半導體膜142b之後的任何時間進行。
請注意，氧化物半導體膜142b可以是非晶的或可以具有結晶性。對於具有結晶性的氧化物半導體膜來說，可以使用含有具有c軸排列(c-axis aligned)的晶體的結晶氧化物半導體(也稱為c軸排列結晶氧化物半導體(CAAC-OS))，其在從a-b平面、表面或介面的方向看時具有三角形或六邊形原子排列。在晶體中，金屬原子以分層方式排列，或者金屬原子和氧原子沿c軸以分層方式排列，a軸或b軸方向在a-b平面中改變(晶體圍繞c-軸轉動)。CAAC-OS是優選的，因為能獲得增大電晶體可靠性的效果。
CAAC-OS構成的氧化物半導體膜亦可透過濺射法形成。為了用濺射法得到CAAC-OS，重要的是在沈積氧化物半導體膜的最初階段形成六邊形晶體並且導致晶體從作為種晶的六邊形晶體生長。為了實現這一目標，優選使靶和基板之間的距離更長(例如150mm至200mm)並且基板加熱溫度為100℃至500℃，更優選為200℃至400℃，再更優選為250℃至300℃。此外，所沈積的氧化物半導體膜在比沈積中的基板加熱溫度更高的溫度下受到熱處理。因此，可以修復膜中的微缺陷和在堆疊層之間介面處的缺 陷。
具體來說，CAAC-OS是當從垂直於a-b平面的方向觀察時具有三角形、六邊形、等邊三角形或正六邊形原子排列的非單晶半導體。此外，當從垂直於c軸方向的方向觀察時，CAAC-OS具有金屬原子以分層方式排列的相或金屬原子和氧原子以分層方式排列的相。
CAAC-OS不是單晶，但這不意味著CAAC-OS僅由非晶成分構成。儘管CAAC-OS包括結晶部分(晶體部分)，但在一些情況下晶體部分之間的邊界是不清楚的。
氮可以替代CAAC-OS中所包含的部分氧。在CAAC-OS中所包含的獨立晶體部分的c軸可以沿一個方向排列(例如與其上形成CAAC-OS的基板表面或CAAC-OS的表面垂直的方向)。可選地，包括在CAAC-OS中的獨立晶體部分的a-b平面的法線可以沿一個方向排列(例如與其上形成CAAC-OS的基板表面或CAAC-OS的表面垂直的方向)。
CAAC-OS根據其成分等而成為導體、半導體或絕緣體。CAAC-OS根據其成分等透射或不透射可見光。
作為這種CAAC-OS的例子，具有一種晶體，其形成為膜的形狀並且當從與膜表面或支援基板的表面垂直的方向觀察時具有三角形或六邊形原子排列，且當觀察膜的橫截面時金屬原子按分層方式排列或金屬原子和氧原子(或氮原子)按分層方式排列。
下面將參考圖18A至18E、圖19A至19C以及圖20A 至20C來詳細描述CAAC-OS的晶體結構的例子。在圖18A至18E、圖19A至19C和圖20A至20C中，除非另有規定，否則垂直方向對應於c軸方向，垂直於c軸方向的平面對應於a-b平面。當簡單使用表述“上半部”和“下半部”時，它們是指在a-b平面上面的上半部以及在a-b平面下面的下半部(相對a-b平面的上半部和下半部)。此外，在圖18A至18E中，用一個圓圈包圍的O表示四配位O，用兩個圓圈包圍的O表示三配位O。
圖18A示出含有一個六配位In原子和靠近In原子的六個四配位氧(下文稱為四配位元O)原子的結構。此處，含有一個金屬原子和靠近其的氧原子的結構稱為小原子團。圖18A中的結構實際上是八面體結構，但為簡便而示出為平面結構。請注意，三個四配位O原子存在於圖18A的上半部和下半部每個中。在圖18A所示的小原子團中，電荷為零。
圖18B示出含有一個五配位Ga原子、靠近Ga原子的三個三配位氧(下文稱為三配位O)原子以及靠近Ga原子的兩個四配位元O原子的結構。所有的三配位O原子位於a-b平面上。一個四配位O原子位於圖18B的上半部和下半部的每個中。In原子也可以具有圖18B所示的結構，因為In原子能具有五個配位體。在圖18B所示的小原子團中，電荷為零。
圖18C示出含有一個四配位Zn原子和靠近Zn原子的四個四配位元O原子的結構。在圖18C中，一個四配位O 原子存在於上半部，三個四配位O原子存在於下半部。可選地，在圖18C中，三個四配位O原子可存在於上半部中，一個四配位O原子可存在於下半部中。在圖18C所示的小原子團中，電荷為零。
圖18D示出含有一個六配位Sn原子和靠近Sn原子的六個四配位元O原子的結構。在圖18D中，三個四配位O原子存在於上半部和下半部的每個中。在圖18D所示的小原子團中，電荷為+1。
圖18E示出含有兩個Zn原子的小原子團。在圖18E中，一個四配位O原子存在於上半部和下半部的每個中。在圖18E所示的小原子團中，電荷為-1。
請注意，多個小原子團形成中原子團，多個中原子團形成大原子團(也稱為單位晶胞)。
現在，將說明小原子團之間的鍵合規則。圖18A中相對於六配位In原子的上半部中的三個O原子每個沿向下方向具有三個近鄰In原子，下半部中的三個O原子每個沿向上方向具有三個近鄰In原子。在圖18B中相對於五配位Ga原子的上半部中的一個O原子沿向下方向具有一個近鄰Ga原子，在下半部中的一個O原子沿向上方向具有一個近鄰Ga原子。在圖18C中相對於四配位Zn原子的上半部中的一個O原子沿向下方向具有一個近鄰Zn原子，在下半部中的三個O原子沿向上方向每個具有三個近鄰Zn原子。以此方式，金屬原子上方的四配位元O原子的數目等於靠近並位於每個四配位元O原子下方的金屬原 子的數目。類似地，在金屬原子下方的四配位元O原子的數目等於靠近並位於每個四配位O原子上方的金屬原子的數目。由於四配位O原子的配位數為4，所以靠近並位於O原子下方的金屬原子的數目以及靠近並位於O原子上方的金屬原子的數目的總和為4。因此，當在金屬原子上方的四配位元O原子的數目和在金屬原子下方的四配位元O原子的數目的總和為4時，可以鍵合含有金屬原子的兩種小原子團。例如，在六配位元金屬(In或Sn)原子透過下半部中的三個四配位O原子鍵合的情況下，其鍵合到五配位元金屬(Ga或In)原子或四配位元金屬(Zn)原子。
其配位數為4、5或6的金屬原子沿c軸方向透過四配位O原子鍵合到另一金屬原子。除上述情況以外，中原子團可以透過組合多個小原子團而以不同方式形成，使得分層結構的總電荷為0。
圖19A示出在In-Sn-Zn類氧化物半導體的分層結構中所包含的中原子團的模型。圖19B示出含有三個中原子團的大原子團。請注意，圖19C示出在從c軸方向觀察圖19B中的分層結構的情況下的原子排列。
在圖19A中，為簡化起見省略了三配位O原子，用一個圓圈示出四配位O原子；圓圈中的數位表示四配位元O原子的數目。例如，存在於相對Sn原子的上半部和下半部每個中的三個四配位O原子用圈住的3指示。類似地，在圖19A中，存在於相對In原子的上半部和下半部每 個中的一個四配位O原子用圈住的1指示。圖19A還示出靠近下半部中的一個四配位O原子以及上半部中的三個四配位O原子的Zn原子、以及靠近上半部中的一個四配位O原子以及下半部中的三個四配位O原子的Zn原子。
在圖19A中的In-Sn-Zn類氧化物半導體的分層結構中所包含的中原子團中，按從頂部開始的順序，靠近上半部和下半部每個中的三個四配位O原子的Sn原子鍵合到靠近上半部和下半部每個中的一個四配位O原子的In原子，In原子鍵合到靠近上半部中的三個四配位O原子的Zn原子，Zn原子透過相對Zn原子在下半部中的一個四配位O原子鍵合到靠近上半部和下半部每個中的三個四配位O原子的In原子，In原子鍵合到包括兩個Zn原子的小原子團並且靠近在上半部中的一個四配位O原子，小原子團透過相對於小原子團在下半部中的一個四配位O原子鍵合到靠近上半部和下半部每個中的三個四配位O原子的Sn原子。多個這樣的中原子團鍵合，從而形成大原子團。
這裏，用於三配位O原子的一個鍵的電荷和用於四配位O原子的一個鍵的電荷可以分別假設為-0.667和-0.5。例如，(六配位或五配位)In原子的電荷、(四配位)Zn原子的電荷以及(五配位或六配位)Sn原子的電荷分別是+3、+2和+4。因此，含有Sn原子的小原子團中的電荷是+1。因此，需要抵消+1的電荷-1來形成含有Sn原子的分層結構。作為具有電荷-1的結構，可以給出圖18E所示的含有兩個Zn原子的小原子團。例如，用含有兩個Zn原 子的一個小原子團，可以抵消含有Sn原子的一個小原子團的電荷，從而分層結構的總電荷可以為0。
當重復圖19B所示的大原子團時，可以得到In-Sn-Zn類氧化物半導體晶體(In2SnZn3O8)。請注意，所得到的In-Sn-Zn類氧化物半導體晶體的分層結構可以用組合物分子式In2SnZn2O7(ZnO)m(m是0或自然數)來表示。
上述規則還適用於下述氧化物：四成分金屬氧化物例如In-Sn-Ga-Zn-O類氧化物；三成分金屬氧化物例如In-Ga-Zn-O類氧化物(也稱為IGZO)、In-Al-Zn-O類氧化物、Sn-Ga-Zn-O類氧化物、Al-Ga-Zn-O類氧化物、Sn-Al-Zn-O類氧化物、In-Hf-Zn-O類氧化物、In-La-Zn-O類氧化物、In-Ce-Zn-O類氧化物、In-Pr-Zn-O類氧化物、In-Nd-Zn-O類氧化物、In-Sm-Zn-O類氧化物、In-Eu-Zn-O類氧化物、In-Gd-Zn-O類氧化物、In-Tb-Zn-O類氧化物、In-Dy-Zn-O類氧化物、In-Ho-Zn-O類氧化物、In-Er-Zn-O類氧化物、In-Tm-Zn-O類氧化物、In-Yb-Zn-O類氧化物或In-Lu-Zn-O類氧化物；二成分金屬氧化物例如In-Zn-O類氧化物、Sn-Zn-O類氧化物、Al-Zn-O類氧化物、Zn-Mg-O類氧化物、Sn-Mg-O類氧化物、In-Mg-O類氧化物或In-Ga-O類氧化物等。
作為例子，圖20A示出在In-Ga-Zn類氧化物半導體的分層結構中所包含的中原子團的模型。
在圖20A中的In-Ga-Zn類氧化物半導體的分層結構中所包含的中原子團中，按從頂部開始的順序，靠近上半 部和下半部每個中的三個四配位O原子的In原子鍵合到靠近上半部中的一個四配位O原子的Zn原子，Zn原子透過相對於Zn原子在下半部中的三個四配位O原子鍵合到靠近上半部和下半部每個中的一個四配位O原子的Ga原子，Ga原子透過相對於Ga原子在下半部中的一個四配位O原子鍵合到靠近上半部和下半部每個中的三個四配位O原子的In原子。多個這樣的中原子團鍵合，從而形成大原子團。
圖20B示出含有三個中原子團的大原子團。請注意，圖20C示出在從c軸方向觀察圖20B中的分層結構的情況下的原子排列。
這裏，由於(六配位或五配位)In原子的電荷、(四配位)Zn原子的電荷以及(五配位)Ga原子的電荷分別是+3、+2和+3，所以含有任何的In原子、Zn原子和Ga原子的小原子團的電荷為0。結果，具有這種小原子團的組合的中原子團的總電荷總是0。
為了形成In-Ga-Zn類氧化物半導體的分層結構，不僅可以利用圖20A所示例的中原子團，還可以利用In原子、Ga原子和Zn原子的排列與圖20A不同的中原子團來形成大原子團。
接著，如圖9B所示，透過蝕刻等處理氧化物半導體膜142b和絕緣膜173，從而形成島形氧化物半導體膜142和作為稍後要形成的絕緣膜140的一部分的第三氧化物絕緣膜140c。第三氧化物絕緣膜140c的不與島形氧化物半 導體膜142交疊的區域被部分蝕刻。
請注意，用於形成氧化物半導體膜142的蝕刻可以是濕法蝕刻、乾法蝕刻、或者既有乾法蝕刻又有濕法蝕刻。作為用於乾法蝕刻的氣體，優選使用含氯的氣體(基於氯的氣體，例如氯氣(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4))。可選地，可以使用含氟的氣體(基於氟的氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3))、溴化氫(HBr)、氧氣(O2)、添加了例如氦(He)或氬(Ar)的稀有氣體的任何這些氣體等。
作為乾蝕刻法，可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為了蝕刻膜以具有期望形狀，可以適當地調整蝕刻條件(例如施加到線圈電極的電功率的量、施加到基板側電極的電功率的量、以及基板側的電極溫度)。
作為用於濕法蝕刻的蝕刻劑，可以使用磷酸、醋酸和硝酸的混合溶液，或者例如檸檬酸或草酸的有機酸。
可以透過噴墨(inkjet)法來形成用於形成氧化物半導體膜142的抗蝕劑掩模。透過噴墨法形成抗蝕劑掩模不需要光掩模；從而可以減少製造成本。
請注意，優選在後序步驟中形成導電膜之前進行反向濺射，以便去除附著到氧化物半導體膜142b和絕緣膜173的表面上的抗蝕劑殘留物等。
在本實施例中，透過乾法蝕刻來處理氧化物半導體膜 142b和絕緣膜173。例如，在下述條件下進行乾法蝕刻：ICP功率為45W；偏置功率為100W；壓力為1.9Pa；蝕刻氣體是BCl3和Cl2的混合氣體；BCl3的流速為60sccm；Cl2的流速為20sccm。當在這種條件下進行乾法蝕刻時，在形成了島形氧化物半導體膜142之後，可以從絕緣膜173形成第三氧化物絕緣膜140c。優選在蝕刻中不含有包括氫的雜質。
在透過乾法蝕刻來形成氧化物半導體膜142的情況下，當氧化物半導體膜142的側表面附近，即氧化物半導體膜142的末端部分暴露到含有氯自由基、氟自由基等的電漿時，在氧化物半導體膜142的末端部分暴露的金屬原子被鍵合到氯自由基、氟自由基等。此時，鍵合到氯原子或氟原子的金屬原子被釋放，結果氧化物半導體膜142中到金屬原子的鍵被打斷的氧原子變成活性的。活性的氧原子容易反應和釋放。因此，在氧化物半導體膜142的末端部分處可能導致氧缺陷。
當在蝕刻步驟中暴露的氧化物半導體膜的末端部分是活性的時候，在減壓氣氛或還原氣氛中，或在減壓氣氛的熱處理中，氧被取出，在氧化物半導體膜的末端部分處產生氧缺陷。一些氧缺陷成為施主並產生作為載流子的電子，從而氧化物半導體膜142的末端部分具有n型導電性。
在稍後要形成的導電膜163和164與具有n型導電性的氧化物半導體膜142的末端部分接觸的情況下，透過末端部分在導電膜163和164之間產生洩漏電流。洩漏電流 使電晶體的截止態電流增大。
接著，如圖9C所示，在第三氧化物絕緣膜140c和氧化物半導體膜142上形成絕緣膜174和絕緣膜175。像絕緣膜173一樣，優選利用透過加熱就從其釋放氧的絕緣膜來形成絕緣膜174。利用防止氧擴散的絕緣膜來形成絕緣膜175。氧化鋁、氧氮化鋁等可以作為絕緣膜175的例子給出。
透過適當的與絕緣膜173的沈積方法類似的沈積方法可以形成絕緣膜174和絕緣膜175。優選地可以在盡可能低的溫度下，優選在室溫下形成絕緣膜174和絕緣膜175，以便在形成絕緣膜174和絕緣膜175時減少從氧化物半導體膜142的末端部分釋放的氧的量。
即使在氧化物半導體膜142的末端部分處導致氧缺陷時，透過加熱就從其釋放氧的絕緣膜174與氧化物半導體膜142的末端部分接觸，並且防止氧擴散的絕緣膜175透過插入其間的絕緣膜174與氧化物半導體膜142的末端部分交疊，使得可以透過稍後的熱處理使氧從絕緣膜174提供到氧化物半導體膜142的末端部分。因此，可以減少在氧化物半導體膜142的末端部分處的氧缺陷。
在本實施例中，具有大約20nm厚度的氧化矽膜用作絕緣膜174，具有大約100nm厚度的氧化鋁膜用作絕緣膜175。
接著如圖9D所示，使絕緣膜175受到平坦化處理，以便從絕緣膜175形成第二氧化物絕緣膜140b。可以透過 例如化學機械抛光(CMP)法或液體噴射抛光法的抛光處理、例如乾法蝕刻或濕法蝕刻的蝕刻處理、或抛光處理和蝕刻處理的組合來進行平坦化處理。在本實施例中，使絕緣膜175受到作為平坦化處理的CMP法。對絕緣膜175進行平坦化處理直到暴露絕緣膜174。在氧化物半導體膜142為數奈米至數十奈米薄的情況下，優選氧化物半導體膜142不被平坦化處理去除。
例如，絕緣膜175在下述條件下經歷CMP處理：使用聚氨酯抛光布；使用矽漿料(60nm顆粒尺寸)作為漿料；漿料流速大於或等於100ml/min並且小於或等於500ml/min；抛光壓力高於或等於0.005MPa並且低於或等於0.08MPa；主軸旋轉速度大於或等於20rpm並且小於或等於50rpm；桌台旋轉速度大於或等於20rmp並且小於或等於50rmp。
接著，如圖10A所示，去除絕緣膜174的暴露部分，從而暴露氧化物半導體膜142的表面。透過上述步驟，從絕緣膜174形成第一氧化物半導體膜140a。透過蝕刻處理去除絕緣膜174的暴露部分。請注意，需要採用絕緣膜174相對於氧化物半導體膜142的選擇比高的蝕刻條件。在去除絕緣膜174的暴露部分之後平坦化氧化物半導體膜142的表面，從而能提高稍後要完成的電晶體121的電特性。
例如，在下述條件下進行乾法蝕刻：ICP功率為500W；偏置功率為50W；壓力為1.5Pa；蝕刻氣體是CF4 和O2的混合氣體；CF4的流速為70sccm；O2的流速為30sccm。當在這種條件下進行乾法蝕刻時，可以選擇性地去除絕緣膜174以形成第一氧化物絕緣膜140a。此外，可以防止氧化物半導體膜142被去除。優選在蝕刻中不含有包括氫的雜質。
可以在形成第一氧化物絕緣膜140a之後進行熱處理。透過熱處理，可以去除氧化物半導體膜142中包括氫的雜質。此外，從第一氧化物絕緣膜140a和第三氧化物絕緣膜140c釋放氧，從而氧可以提供到氧化物半導體膜142的末端部分和下部部分，由此可以減少氧缺陷。
接著，如圖10B所示，絕緣膜143a、導電膜144a和絕緣膜151a按此順序堆疊以覆蓋第一氧化物絕緣膜140a、第二氧化物絕緣膜140b和氧化物半導體膜142。
可以利用與閘極絕緣膜104n或閘極絕緣膜104p類似的任何材料和堆疊結構來形成絕緣膜143a和絕緣膜151a。稍後將成為閘極絕緣膜143的絕緣膜143a優選含有盡可能少的雜質例如濕氣或氫，並且可以是單層絕緣膜或多個堆疊的絕緣膜。當在閘極絕緣膜143中含有氫時，氫進入氧化物半導體膜142或用氫取出氧化物半導體膜142中的氧，由此氧化物半導體膜142具有更低的電阻(n型導電性)；於是，可能形成寄生通道。因此，重要的是，採用不使用氫的膜形成方法，以便形成含有盡可能少的氫的閘極絕緣膜143。具有高阻擋特性的材料優選用於閘極絕緣膜143。例如，可以使用氮化矽膜、氮氧化矽膜、氮化 鋁膜、氮氧化鋁膜等作為具有高阻擋特性的絕緣膜。在使用多個層疊的絕緣膜的情況下，在與具有高阻擋特性的絕緣膜相比更靠近氧化物半導體膜142一側形成具有低比率的氮的絕緣膜例如氧化矽膜或氧氮化矽膜。然後，形成具有高阻擋特性的絕緣膜以交疊氧化物半導體膜142，具有低阻擋特性的絕緣膜置於其間。當使用具有高阻擋特性的絕緣膜時，可以防止例如濕氣或氫的雜質進入氧化物半導體膜142、閘極絕緣膜143或在氧化物半導體膜142和其他絕緣膜之間的介面以及附近。此外，形成具有低比率氮的絕緣膜例如氧化矽膜或氧氮化矽膜與氧化物半導體膜142接觸，從而可以防止利用具有高阻擋特性的材料形成的絕緣膜與氧化物半導體膜142直接接觸。
在本實施例中，用電漿CVD法形成的具有20nm厚度的氧氮化矽膜用作絕緣膜143a，用濺射法形成的具有100nm厚度的氧化矽膜用作絕緣膜151a。
在形成絕緣膜143a之後，可以進行熱處理。在氮氣氛、超乾空氣或稀有氣體(例如氬或氦)氣氛中，優選在高於或等於200℃並且低於或等於400℃，例如高於或等於250℃且低於或等於350℃的溫度進行熱處理。優選氣體中的水含量為20ppm或更少、優選1ppm或更少、更優選10ppb或更少。
可選地，可以在氧氣氛中對氧化物半導體膜142進行熱處理以添加氧到氧化物半導體，從而減少在氧化物半導體膜142用作施主的氧缺陷。例如，在高於或等於100℃ 並低於350℃，優選高於或等於150℃並低於250℃的溫度下進行熱處理。優選在氧氣氛下用於熱處理的氧氣不包括水、氫等。可選地，引入到熱處理裝置中的氧氣的純度優選大於或等於6N(99.9999%)，更優選大於或等於7N(99.99999%)(即氧氣中的雜質濃度小於或等於1ppm，優選小於或等於0.1ppm)。
可選地，可以透過離子注入法、離子摻雜法等把氧添加到氧化物半導體膜142，以便減少用作施主的氧缺陷。例如，用2.45GHz微波製作成電漿的氧被添加到氧化物半導體膜142中。
可以透過濺射法或真空蒸鍍法來形成導電膜144a。作為用於形成導電膜144a的導電膜，可以使用任何的下列材料：選自鋁、鉻、銅、鉭、鈦、鉬或鎢的元素；含有任一這些元素的合金；含有上述元素組合的合金膜等。可選地，可以利用其中在鋁、銅等金屬膜之上或之下堆疊例如鉻、鉭、鈦、鉬或鎢的難熔金屬膜的結構。優選使用鋁或銅與難熔金屬材料組合以避免耐熱和腐蝕的問題。作為難熔金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧、釔等。
要成為導電膜144a的導電膜可以具有單層結構或至少兩層的分層結構。作為導電膜144a，可以使用含有選自鋁、鉻、銅、鉭、鈦、鉬和鎢的元素的膜；含有任何這些元素作為成分的合金膜；含有任何這些元素的組合的合金膜等。可選地，可以採用其中在鋁、銅等金屬膜之上或之 下堆疊例如鉻、鉭、鈦、鉬或鎢的難熔金屬膜的結構。優選使用鋁或銅與難熔金屬材料組合，以便避免耐熱和腐蝕的問題。作為難熔金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧、釔等。Cu-Mg-Al合金、Mo-Ti合金、Ti和Mo具有高的與氧化物膜的黏附性。因此，在絕緣膜143a含有氧化物的情況下，具有高的與氧化物膜的黏附性的任何上述材料優選用於在絕緣膜143a上的導電膜144a。例如，作為導電膜144a，具有低電阻的包括Cu的導電膜堆疊在包含Cu-Mg-Al合金、Mo-Ti合金、Ti或Mo的導電膜上，從而可以增加導電膜144a和含有氧化物的絕緣膜143a之間的黏附性並可以降低導電膜144a的電阻。
可選地，將要成為導電膜144a的導電膜可以用導電金屬氧化物形成。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦和氧化錫的混合物、氧化銦和氧化鋅的混合物、或對其添加矽或氧化矽的任何金屬氧化物材料。
在形成導電膜之後進行熱處理的情況下，導電膜優選具有足以耐受熱處理的耐熱性。
在本實施例中，作為導電膜144a，使用具有30nm厚度的氮化鉭膜和在其上的具有135nm厚度的鎢膜的疊層。
接著，在絕緣膜151a上形成掩模，並蝕刻導電膜144a和絕緣膜151a；從而，如圖10C所示，形成閘極電極144和在閘極電極144上的絕緣膜151。
在導電膜144a和絕緣膜151a的蝕刻中可以使用濕法 蝕刻或乾法蝕刻，或者可以組合地使用濕法蝕刻和乾法蝕刻。根據材料來適當地設置蝕刻條件(例如蝕刻氣體、蝕刻劑、蝕刻時間及溫度)，使得導電膜144a和絕緣膜151a可以被蝕刻成期望形狀。請注意，為了精密地處理電晶體121的通道長度(L)，優選使用乾法蝕刻。
作為用於蝕刻絕緣膜151a的蝕刻氣體，例如，可以使用含氟氣體諸如六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)，四氟化碳(CF4)和氫的混合氣體等。稀有氣體(氦(He)、氬(Ar)或氙(Xe))、一氧化碳、二氧化碳等可被添加到蝕刻氣體中。作為用於蝕刻導電膜144a的蝕刻氣體，適當地可以使用基於氯的氣體諸如氯氣、氯化硼、氯化矽或四氯化碳；基於氟的氣體諸如四氟化碳、氟化硫、氟化氮；或者氧氣。
接著，如圖10D所示，用閘極電極144和絕緣膜151作為掩模，添加摻雜劑到氧化物半導體膜142，從而形成與閘極電極144交疊並且至少一部分用作通道形成區的第一區147以及用作源極和汲極並在其間夾著第一區147的第二區148和149。
可以透過離子摻雜法或離子注入法把摻雜劑添加到氧化物半導體膜142。作為將要添加的摻雜劑，例如，可以使用例如氦、氬或氙的稀有氣體、屬於15族的元素例如氮、磷、砷或銻等中的至少一種。
例如，在使用氮作為摻雜劑的情況下，第二區148和149中的氮原子的濃度優選高於或等於5×1019/cm3並低於 或等於1×1022/cm3。
此外，還可以利用與離子摻雜法和離子注入法不同的方法來進行摻雜劑的添加。例如，可以按下列方式來添加摻雜劑：在含有要添加元素的氣體氣氛中產生電漿，並對要添加摻雜劑的物件進行電漿處理。作為用於產生電漿的裝置，可以使用乾法蝕刻裝置、電漿CVD裝置、高密度電漿CVD裝置等。
對於摻雜條件，例如，在摻雜劑為氮的情況下，加速電壓設置為20kV。在摻雜劑為磷的情況下，加速電壓設置為40kV。在氮或磷的劑量小於或等於1×1014/cm2的情況下，優選在低於450℃的溫度下進行熱處理。從而，含有摻雜劑的第二區148和149的表面電阻(sheet resistance)可以低於或等於1×107Ω/sq。在劑量大於或等於5×1014/cm2並且小於5×1015/cm2的情況下，優選在高於或等於450℃並且低於或等於600℃的溫度下進行熱處理。從而，第二區148和149的表面電阻可以低於或等於1×105Ω/sq。在劑量大於或等於5×1015/cm2的情況下，優選在高於或等於600℃的溫度下進行熱處理。從而，含有摻雜劑的第二區148和149的表面電阻可以低於或等於1×105Ω/sq。
減小第二區148和149的表面電阻，從而可以減少在第二區148和稍後要形成的導電膜163之間以及第二區149和稍後要形成的導電膜164之間的電阻。從而，即使在電晶體121小型化時，也可以確保大的導通態電流和高 速操作。此外，電晶體121的小型化使得可以增大記憶體裝置的每單位面積的儲存容量。
接著，形成絕緣膜以覆蓋絕緣膜143a、閘極電極144、絕緣膜151等，以及透過蝕刻等處理該絕緣膜和絕緣膜143a。透過該步驟，如圖11A所示，從絕緣膜形成設置在閘極電極144的側面部分上的側壁150，以及從絕緣膜143a形成設置在閘極電極144和側壁150下面的閘極絕緣膜143。可以利用與絕緣膜173類似的材料和膜形成方法來形成要成為側壁150的絕緣膜。例如，可以採用其中在氮化矽膜上形成氧化矽膜的疊層結構。在本實施例中，形成氧化矽膜作為要成為側壁150的絕緣膜。
接著，可以進行熱處理。通常在高於或等於150℃並且低於或等於450℃，優選高於或等於250℃並且低於或等於325℃的溫度下進行熱處理。在熱處理中，溫度可以從250℃逐漸上升到325℃。
當進行熱處理時，氧從與氧化物半導體膜142接觸的絕緣膜擴散到氧化物半導體膜142中，從而可以減少在與絕緣膜接觸的氧化物半導體膜142的表面中以及其附近的氧缺陷。此外，可以減小含有摻雜劑的第二區148和149的電阻。
接著，透過蝕刻等在絕緣膜119和絕緣膜140中形成開口部分；從而，露出部分第二區109和110以及部分第二區115和116。然後，形成並透過蝕刻等處理導電膜；從而，如圖11B所示，在絕緣膜140上形成與第二區109 接觸的導電膜161、與第二區110和第二區115接觸的導電膜162、與第二區116和第二區148接觸的導電膜163、與第二區149接觸的導電膜164、以及導電膜153。可以利用與導電膜144a類似的材料和分層結構來形成導電膜161至164和導電膜153。
用於形成導電膜161至164以及導電膜153的蝕刻可以是濕法蝕刻或乾法蝕刻。可選地，可以組合使用濕法蝕刻和乾法蝕刻。根據材料來適當地設置蝕刻條件(例如蝕刻氣體或蝕刻劑、蝕刻時間以及溫度)，使得導電膜161至164以及導電膜153可以被蝕刻成具有期望形狀。請注意，為了精細處理電晶體，優選使用乾法蝕刻。作為用於乾法蝕刻的蝕刻氣體，例如可以使用含氟氣體諸如六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)，四氟化碳(CF4)和氫的混合氣體等。稀有氣體(氦(He)、氬(Ar)或氙(Xe))、一氧化碳、二氧化碳等可以被添加到蝕刻氣體。
在本實施例中，使用具有大約100nm厚度的鎢膜作為導電膜161至164以及導電膜153。在使用鎢膜作為導電膜161至164以及導電膜153的情況下，在下述條件下進行蝕刻，例如：ICP功率為500W；偏置功率為150W；壓力為1.0Pa；蝕刻氣體是CF4、Cl2和O2的混合氣體；CF4的流速為25sccm；Cl2的流速為25sccm；O2的流速為10sccm。
請注意，在本實施例中，設置導電膜163和導電膜 164與側壁150接觸。用該結構，即使在用於形成導電膜163和導電膜164的掩模在一定程度上未對準，也可以防止導電膜163和導電膜164與氧化物半導體膜142接觸的區域的大小發生變化。因此，可以抑制由於導電膜163和導電膜164的位置偏差而引起的氧化物半導體膜142與導電膜163和164之間電阻變化，且因此，可以防止電晶體121的導通態電流的改變。此外，在用於形成導電膜163和164的蝕刻中，氧化物半導體膜142更少可能暴露到蝕刻氣體，這是優選的。
透過上述步驟，可以製作包含在記憶元件中的n通道電晶體102n和p通道電晶體102p以及電晶體121。
接著，如圖11C所示，在第二氧化物絕緣膜140b、導電膜161至164、導電膜153、側壁150和絕緣膜151上形成絕緣膜154，然後在絕緣膜154上，在與導電膜153交疊的位置中形成導電膜155。
可以使用包括無機絕緣材料例如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁或氧化鉭的材料來形成絕緣膜154。此外，可以利用有機絕緣材料例如聚醯亞胺或丙烯酸樹脂來形成絕緣膜154。
在本實施例中，絕緣膜154如下結構，其中用濺射法形成的具有50nm厚度的氧化鋁膜和用電漿CVD法形成的具有300nm厚度的氧氮化矽膜按此順序堆疊。絕緣膜154可以是單層絕緣膜或至少三層絕緣膜的疊層。
可以利用與導電膜144a類似的材料和堆疊結構來形 成導電膜155。在本實施例中，以這種方式來形成導電膜155：具有20nm厚度的鈦膜、具有50nm厚度的鎢膜、具有200nm厚度的鋁膜以及具有5nm厚度的鈦膜以此順序透過濺射法形成。
透過上述步驟，可以製造電容器136。
接著，如圖11D所示，形成絕緣膜160以覆蓋導電膜155和絕緣膜154，然後，透過蝕刻等在絕緣膜160中形成開口部分以露出部分導電膜162。接著，在絕緣膜160上形成與開口部分中的導電膜162接觸的導電膜158。
優選平坦化絕緣膜160的表面。可以利用包括無機絕緣材料諸如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁或氧化鉭的材料來形成絕緣膜160。可選地，可以利用例如聚醯亞胺或丙烯酸樹脂的有機絕緣材料來形成絕緣膜160。在本實施例中，使用具有1500nm厚度的聚醯亞胺膜作為絕緣膜160。
可以利用與導電膜144a類似的材料和疊層結構來形成導電膜158。在本實施例中，以這種方式形成導電膜158：具有20nm厚度的鈦膜、具有50nm厚度的鎢膜、具有300nm厚度的鋁膜以及具有5nm厚度的鈦膜透過濺射法依此順序形成。
透過上述步驟，可以製造根據本發明一個實施例的半導體裝置，例如圖11D所示的半導體裝置。
請注意，在本實施例中，使用閘極電極144和絕緣膜151作為掩模把摻雜劑添加到氧化物半導體膜142中；然 而，可以在形成側壁150之後且在形成導電膜163和164之前把摻雜劑添加到氧化物半導體膜142。
在圖15A中，示出在添加摻雜劑之前的氧化物半導體膜142、在氧化物半導體膜142上的閘極絕緣膜143、在閘極絕緣膜143上的閘極電極144、在閘極電極144上的絕緣膜151、以及在閘極絕緣膜143上在閘極電極144的側面部分上設置的側壁150。在上述狀態中，用閘極電極144、絕緣膜151和側壁150作為掩模把摻雜劑添加到氧化物半導體膜142，使得如圖15B所示，可以在氧化物半導體膜142中形成與閘極電極144交疊並且至少一部分用作通道形成區的第一區147、用作LDD區並與側壁150交疊且在其之間夾著第一區147的第三區190和191、以及用作源極和汲極並在其之間夾著第一區147以及第三區190和191的第二區148和149。
例如，在使用氮作為摻雜劑的情況下，在第二區148和149中的氮原子濃度優選高於或等於5×1019/cm3並且低於或等於1×1022/cm3。此外，例如，在使用氮作為摻雜劑的情況下，在第三區190和191中的氮原子濃度優選高於或等於5×1018/cm3並且低於5×1019/cm3。提供具有比第二區148和149低的摻雜劑濃度的第三區190和191，從而可以減小由於短通道效應所導致的臨界值電壓的負偏移。
本實施例可以透過與上述實施例適當組合來實施。
(實施例3)
在本實施例中，將說明用於製造其部分具有圖1所示結構的半導體裝置的方法的例子。
請注意，例如鍺、矽鍺或單晶碳化矽以及矽的半導體材料可以用於包含在記憶元件中的n通道電晶體102n和p通道電晶體102p。例如，可以利用例如矽晶片、透過SOI法形成的矽薄膜、用氣相沈積法形成的矽薄膜等的單晶半導體基板形成含有矽的n通道電晶體102n和p通道電晶體102p。
請注意，可以按與實施例2中說明的那樣類似的方式來製造n通道電晶體102n和p通道電晶體102p。因此，在本實施例中，對於直到圖8D所示步驟的那些步驟，可以參考實施例2的描述。
在圖8E所示步驟之後，對絕緣膜119的表面進行平坦化處理，並在絕緣膜119上形成絕緣膜180，如圖12A所示。
對於絕緣膜119的材料、結構、製造方法以及平坦化處理，可以參考實施例2。此外，絕緣膜180的材料、層疊結構和製造方法可以與實施例2中描述的絕緣膜173的那些類似。
接著，如圖12B所示，透過蝕刻等去除部分絕緣膜180，從而形成具有突出部分的第一氧化物絕緣膜120a。第一氧化物絕緣膜120a將成為稍後要形成的絕緣膜120的一部分。可以透過乾法蝕刻、濕法蝕刻或它們二者來進行絕緣膜180的蝕刻。優選在蝕刻中不含有包括氫的雜質 。
接著，如圖12C所示，形成絕緣膜181以覆蓋第一氧化物絕緣膜120a。絕緣膜181的材料、層疊結構和製造方法可以與實施例2中描述的絕緣膜175的那些類似。請注意，形成絕緣膜181以使其厚度大於第一氧化物絕緣膜120a的突出部分的高度。用該結構，在稍後的平坦化步驟中可以形成都具有高平坦度的第一氧化物絕緣膜120a和第二氧化物絕緣膜120b。
接著，如圖12D所示，使絕緣膜181受到平坦化處理，以便從絕緣膜181形成第二氧化物絕緣膜120b。可以按與實施例2中所說明的對絕緣膜175進行的平坦化處理類似的方式進行該平坦化處理。透過對絕緣膜181進行的平坦化處理，露出第一氧化物絕緣膜120a的突出部分。請注意，在該平坦化處理中可以去除第一氧化物絕緣膜120a的部分突出部分。
接著，如圖13A所示，在第一氧化物絕緣膜120a和第二氧化物絕緣膜120b上形成島形氧化物半導體膜122。氧化物半導體膜122的材料、層疊結構和製造方法可以與實施例2中所說明的氧化物半導體膜142的那些類似。請注意，確定氧化物半導體膜122的位置使得在氧化物半導體膜122中稍後要形成的第一區127與第一氧化物絕緣膜120a接觸，以及使得在氧化物半導體膜122中稍後要形成的第二區128與第一氧化物絕緣膜120a和第二氧化物絕緣膜120b接觸。
接著，如圖13B所示，絕緣膜123a、導電膜124a和絕緣膜131a以此順序堆疊以覆蓋第一氧化物絕緣膜120a、第二氧化物絕緣膜120b和氧化物半導體膜122。
可以利用與實施例2中的絕緣膜143a類似的材料和層疊結構來形成絕緣膜123a，可以利用與實施例2中的絕緣膜151a類似的材料和層疊結構來形成絕緣膜131a。請注意，可以在形成絕緣膜123a之後進行熱處理。可以在與實施例2中形成絕緣膜143a之後所進行的熱處理類似的條件下進行該熱處理。
可以利用與實施例2中的導電膜144a類似的材料和層疊結構來形成導電膜124a。
接著，在絕緣膜131a上形成掩模，並蝕刻導電膜124a和絕緣膜131a；從而，形成了閘極電極124和在閘極電極124上的絕緣膜131。接著，如圖13C所示，用閘極電極124和絕緣膜131作為掩模，把摻雜劑添加到氧化物半導體膜122，以便形成與閘極電極124交疊並且至少一部分用作通道形成區的第一區127、以及用作源極和汲極並在其之間夾著第一區127的第二區128和129。可以在與實施例2中蝕刻導電膜144a和絕緣膜151a的條件類似的條件下來進行導電膜124a和絕緣膜131a的蝕刻。
到氧化物半導體膜122的摻雜劑添加以及後面的熱處理可以以與實施例2中的到氧化物半導體膜142的摻雜劑添加以及熱處理類似的方式進行。第二區128和129的表面電阻可以透過添加摻雜劑和熱處理而減小。因此，第二 區128和稍後將形成的導電膜163之間以及第二區129和稍後將形成的導電膜164之間的電阻可以減小。因此，即使當電晶體121小型化時，也可以確保大的導通態電流和高速操作。此外，電晶體121的小型化使得可以增大記憶體的單位面積儲存容量。
接下來，形成絕緣膜以覆蓋絕緣膜123a、閘極電極124、絕緣膜131等，該絕緣膜和絕緣膜123a透過蝕刻等被處理。透過該步驟，如圖13D所示，設置在閘極電極124的側面部分上的側壁130從絕緣膜形成，設置在閘極電極124和側壁130下面的閘極絕緣膜123從絕緣膜123a形成。將成為側壁130的絕緣膜可以利用與絕緣膜180類似的材料、疊層結構和膜形成方法來形成。
接著，可以進行熱處理。熱處理通常在高於或等於150℃且低於或等於450℃的溫度下進行，優選高於或等於250℃且低於或等於325℃。在熱處理中，溫度可以從250℃逐漸上升到325℃。
當進行熱處理時，氧從接觸氧化物半導體膜122的絕緣膜擴散到氧化物半導體膜122中，從而氧化物半導體膜122的與絕緣膜接觸的表面中及其附近的氧缺陷可以減少。此外，含有摻雜劑的第二區128和129的電阻可減小。
接著，透過蝕刻等在絕緣膜119和絕緣膜120中形成開口部分；因此，部分第二區109和110以及部分第二區115和116被暴露。然後，形成並透過蝕刻等處理導電膜；於是，如圖14A所示，在絕緣膜120上形成接觸第二區 109的導電膜161、接觸第二區110和第二區115的導電膜162、接觸第二區116和第二區128的導電膜163、接觸第二區129的導電膜164、以及導電膜133。導電膜161至164以及導電膜133可以利用與導電膜124a類似的材料和分層結構來形成。
用於形成導電膜161至164和導電膜133的蝕刻可以在與實施例2中的用於形成導電膜161至164以及導電膜153的蝕刻的條件類似的條件下進行。
注意，在此實施例中，導電膜163和導電膜164設置得接觸側壁130。用該結構，即使當用於形成導電膜163和164的掩模在一定程度上未對準時，也可以防止導電膜163和164接觸氧化物半導體膜122的區域的大小發生變化。因此，能抑制由於導電膜163和164的位置偏離引起的氧化物半導體膜122與導電膜163和164之間的電阻的變化，且因此，可以防止電晶體121的導通態電流的變化。此外，在用於形成導電膜163和164的蝕刻中，氧化物半導體膜122更少可能暴露到蝕刻氣體，這是優選的。
透過上述步驟，可以製造包括在記憶元件中的n通道電晶體102n和p通道電晶體102p以及電晶體121。
接下來，如圖14B所示，絕緣膜134形成在第二氧化物絕緣膜120b、導電膜161至164、導電膜133、側壁130和絕緣膜131上，然後在絕緣膜134上，導電膜135形成在與導電膜133交疊的位置中。
絕緣膜134可以利用與實施例2中的絕緣膜154類似 的材料、疊層結構和製造方法來形成。此外，導電膜135可以利用與導電膜124a類似的材料和疊層結構來形成。
透過上述步驟，可以製造電容器136。
接下來，如圖14C所示，形成絕緣膜187以覆蓋導電膜135和絕緣膜134，然後，透過蝕刻等在絕緣膜187中形成開口部分以暴露部分導電膜162。接下來，在絕緣膜187上形成接觸開口部分中的導電膜162的導電膜188。
絕緣膜187可以利用與實施例2中的絕緣膜160類似的材料、疊層結構和製造方法來形成。此外，導電膜188可以利用與導電膜124a類似的材料和疊層結構來形成。
透過上述步驟，可以製造根據本發明一實施例的半導體裝置諸如圖14C所示的半導體裝置。
注意，在該實施例中，摻雜劑利用閘極電極124和絕緣膜131作為掩模添加到氧化物半導體膜122；然而，摻雜劑可以在形成側壁130之後在形成導電膜163和164之前添加到氧化物半導體膜122。
在圖16A中，添加摻雜劑之前的氧化物半導體膜122、氧化物半導體膜122上的閘極絕緣膜123、閘極絕緣膜123上的閘極電極124、閘極電極124上的絕緣膜131以及設置在閘極絕緣膜123上在閘極電極124的側面部分上的側壁130被示出。在上述狀態，摻雜劑利用閘極電極124、絕緣膜131和側壁130作為掩模添加到氧化物半導體膜122，從而如圖16B所示，與閘極電極124交疊且至少一部分用作通道形成區的第一區127、用作LDD區且與 側壁130交疊並在其間夾著第一區127的第三區192和193、以及用作源極和汲極且其間夾著第一區127以及第三區192和193的第二區128和129可以形成在氧化物半導體膜122中。
例如，在氮用作摻雜劑的情況下，第二區128和129中的氮原子的濃度優選高於或等於5×1019/cm3且低於或等於1×1022/cm3。此外，例如，在氮用作摻雜劑的情況下，第三區192和193中的氮原子的濃度優選高於或等於5×1018/cm3且低於5×1019/cm3。提供具有比第二區128和129低的摻雜劑濃度的第三區192和193，從而可以減小由於短通道效應引起的臨界值電壓的負偏移。
本實施例可以透過與任何上述實施例適當地組合來實施。
(實施例4)
在此實施例中，將描述製造其一部分具有圖39所示結構的半導體裝置的方法的例子。
注意，半導體材料諸如鍺、矽鍺或單晶碳化矽以及矽可以用於包括在記憶元件中的n通道電晶體102n和p通道電晶體102p。例如，包括矽的n通道電晶體102n和p通道電晶體102p可以利用單晶半導體基板諸如矽晶片、透過SOI法形成的矽薄膜、透過氣相沈積法形成的矽薄膜等形成。
在此實施例中，首先，如圖42A所示，絕緣膜101和 島形單晶半導體膜103n和103p形成在基板100上。
儘管對可以用作基板100的材料沒有特別限制，但是需要材料至少具有足夠高的耐熱性以經受稍後進行的熱處理。例如，透過熔化方法或浮法方法形成的玻璃基板、石英基板、半導體基板、陶瓷基板等可以用作基板100。在使用玻璃基板且稍後進行的熱處理的溫度高的情況下，優選使用應變點高於或等於730℃的玻璃基板。
在本實施例中，單晶矽半導體基板用作基板100。單晶半導體基板具有比玻璃基板更高的表面平坦度。因此，可以防止由於基板的表面不平引起的絕緣膜、導電膜等的厚度變化；於是，即使在半導體元件諸如電晶體小型化時，半導體元件的電特性也可以是一致的。
絕緣膜101利用絕緣材料諸如氧化矽、氮氧化矽、氧氮化矽或氮化矽形成。絕緣膜101可以是單個絕緣膜或多個絕緣膜的疊層。
例如，在使用氧化矽用於絕緣膜101的情況下，絕緣膜101可以利用矽烷和氧的混合氣體、TEOS(四乙氧基矽烷)和氧的混合氣體等透過氣相沈積法諸如熱CVD法、電漿CVD法、大氣壓CVD法、偏置ECRCVD法來形成。在這種情況下，可以使絕緣膜101的表面經歷氧電漿處理以增加密度。在使用氮化矽用於絕緣膜101的情況下，可以利用矽烷和氨的混合氣體透過氣相沈積法諸如電漿CVD法來形成絕緣膜101。此外，當利用氮氧化矽來形成絕緣膜101時，可以利用矽烷和氨的混合氣體或矽烷和氧 化氮的混合氣體透過氣相沈積法諸如電漿CVD法來形成絕緣膜101。
可選地，利用有機矽烷氣體透過化學氣相沈積法形成的氧化矽膜可以用作絕緣膜101。作為有機矽烷氣體，可以使用含矽化合物諸如四乙氧基矽烷(TEOS)(化學式：Si(OC2H5)4)、四甲基矽烷(TMS)(化學式：Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽胺烷(HMDS)、三乙氧基矽烷(化學式：SiH(OC2H5)3)、或三(二甲胺基)矽烷(化學式：SiH(N(CH3)2)3)。
還可選地，在使用單晶矽半導體基板作為基板100的情況下，絕緣膜101可以利用透過氧化基板100的表面所形成的氧化物膜來形成。用於形成該氧化物膜的熱氧化處理可以是乾法氧化並且可以在添加了含鹵素氣體的氧化氣氛中進行。作為含鹵素的氣體，可以使用從HCl、HF、NF3、HBr、Cl、ClF、BCl3、F、Br2等中選擇的一類或多類氣體。
例如，在使用HCl的情況下，在相對於氧而言含有0.5體積%至10體積%(優選為3體積%)的HCl的氣氛中，以700℃或更高的溫度來進行熱處理。優選在大於或等於950℃且小於或等於1100℃的加熱溫度下進行熱氧化。處理時間可以是0.1小時至6小時、優選0.5小時至1小時。要形成的絕緣膜101的厚度可以設置為15nm至1100nm的範圍內(優選為60nm至300nm)，例如150nm 。
透過在含鹵素氣氛中的該熱氧化處理，絕緣膜101可以含有鹵素。當絕緣膜101含有1×1017原子/cm3至5×1020原子/cm3濃度的鹵素時，絕緣膜101捕獲例如金屬的雜質；因此，可以避免稍後形成的半導體膜103n和103p的污染。例如，透過氯的反應，例如金屬的雜質變成揮發性氯化物並釋放到空氣相中，由此從半導體膜103n和103p除去。
在本實施例中，作為形成包括在記憶元件中的電晶體的方法，給出利用單晶矽形成半導體膜103n和103p的例子。這裏，簡要說明用於形成單晶半導體膜103n和103p的方法的具體例子。首先，含有被電場加速的離子的離子束進入接合基板和易碎層，接合基板是單晶矽的半導體基板，易碎層由於在距接合基板表面一定深度處的區域中形成結晶結構的局部無序而是易碎的。可以透過離子束的加速能量和離子束入射角度調整形成易碎層的深度。然後，把接合基板和在表面上設置有絕緣膜的基板100相互貼附，使得絕緣膜夾在它們之間。在接合基板和基板100相互交疊之後，對部分接合基板和部分基板100施加大約1N/cm2至500N/cm2、優選11N/cm2至20N/cm2的壓力，以使基板相互貼附。當施加壓力時，接合基板和絕緣膜101之間的接合從所述部分開始，其導致接合基板和絕緣膜101相互緊密接觸的整個表面的接合。之後，進行熱處理，使得存在于易碎層中的微孔發生結合並且微孔體積增 大。因此，是接合基板的一部分的單晶半導體膜沿易碎層從接合基板分離。在不超過基板100的應變點的溫度下進行熱處理。然後，透過蝕刻等把單晶半導體膜加工成想要的形狀，從而可以形成半導體膜103n和103p。
在本實施例中，使作為單晶矽半導體基板的基板100在氧氣氛中經歷950℃的熱處理，從而在基板100上形成具有400nm厚度的氧化矽膜。接著，在氧化矽膜上，透過電漿CVD法形成具有50nm厚度的氮氧化矽膜。另一方面，使作為單晶矽半導體基板的接合基板在氧中含有HCl的氣氛中經歷950℃的熱處理，從而在接合基板上形成具有100nm厚度的氧化矽膜。然後，使基板100和接合基板相互貼附，從而基板100上的氮氧化矽膜接觸接合基板上的氧化矽膜。然後，是接合基板的一部分的單晶半導體膜沿易碎層從接合基板分離。因此，在本實施例中，絕緣膜101具有如下結構，其中有400nm厚度的氧化矽膜、有50nm厚度的氮氧化矽膜、以及有100nm厚度的氧化矽膜從基板100側起依此順序堆疊。
為了控制臨界值電壓，賦予p型導電性的雜質元素例如硼、鋁或鎵或者賦予n型導電性的雜質元素例如磷或砷可添加到各半導體膜103n和103p。用於控制臨界值電壓的雜質元素可以被添加到沒有被圖案化的半導體膜或可以被添加到圖案化的半導體膜103n和103p。此外，用於控制臨界值電壓的雜質元素可以被添加到接合基板。此外，雜質元素可以被添加到接合基板以便大體上控制臨界值電 壓，然後雜質元素可以進一步被添加到沒有被圖案化的半導體膜或已圖案化的半導體膜103n和103p以便精細地控制臨界值電壓。
儘管在本實施例中說明了使用單晶半導體膜的例子，但本發明不侷限於此結構。例如，可以使用透過氣相沈積法在絕緣膜101上形成的多晶半導體膜。可選地，透過已知技術可以使透過氣相沈積法形成的半導體膜結晶以形成多晶半導體膜。作為已知的結晶技術，給出利用雷射光束的雷射結晶法和利用催化元素的結晶法。可選地，可以結合利用催化元素的結晶法和雷射結晶法。當使用例如石英基板的耐熱基板時，可以採用利用電加熱爐的熱結晶法、利用紅外光的燈退火結晶法、利用催化元素的結晶法、或利用大約在950℃的高溫退火法的結晶法。
接著，如圖42B所示，在半導體膜103n和半導體膜103p上分別形成閘極絕緣膜104n和閘極絕緣膜104p。然後，在與半導體膜103n交疊的位置中的閘極絕緣膜104n上形成閘極電極105n，在與半導體膜103p交疊的位置中的閘極絕緣膜104p上形成閘極電極105p。然後，用閘極電極105n和105p作為掩模，把賦予一種導電類型的雜質元素添加到半導體膜103n和103p中的每個。具體來說，在形成掩模以覆蓋半導體膜103n之後，賦予p型導電性的雜質元素被添加到半導體膜103p。透過添加雜質元素，在半導體膜103p中形成與閘極電極105p交疊的第一區114和其間夾著第一區114的低濃度雜質區117a和118a 。接著，在形成掩模以覆蓋半導體膜103p之後，賦予n型導電性的雜質元素被添加到半導體膜103n。透過添加雜質元素，在半導體膜103n中形成與閘極電極105n交疊的第一區118和其間夾著第一區118的低濃度雜質區111a和112a。
透過用高密度電漿處理、熱氧化處理等來氧化或氮化半導體膜103n和103p的表面，可以形成閘極絕緣膜104n和104p。例如，每個閘極絕緣膜104n和104p的厚度可以大於或等於1nm且小於或等於100nm、優選大於或等於10nm且小於或等於50nm。
在本實施例中，進行在氧氣氛中950℃ 25分鐘的熱處理，然後進行在氮氣氛中950℃一個小時的熱處理。以這種方式，熱氧化半導體膜103n和103p的表面，從而形成均是具有15nm厚度的氧化矽膜的閘極絕緣膜104n和104p。
在例如高密度電漿處理的情況下，使用例如He、Ar、Kr或Xe的稀有氣體和氧氣、氧化氮、氨氣、氮氣等的混合氣體。在這種情況下，透過引入微波來激發電漿，可以產生具有低電子溫度和高密度的電漿。透過用這種高密度電漿產生的氧自由基(一些情況下含有OH自由基)或氮自由基(一些情況下含有NH自由基)來氧化或氮化半導體膜的表面，可以形成具有1nm至20nm，優選5nm至10nm厚度的絕緣膜以便與半導體膜接觸。例如，透過在10Pa至30Pa壓力下施加3kW至5kW的微波(2.45GHz) 功率，用1倍至3倍(流量比)的Ar稀釋的一氧化二氮(N2O)，來氧化或氮化半導體膜103n和103p的表面。透過這種處理，形成了均具有1nm至10nm(優選2nm至6nm)厚度的絕緣膜。此外，引入一氧化二氮(N2O)和矽烷(SiH4)，在10Pa至30Pa的壓力下施加3kW至5kW的微波(2.45GHz)功率以透過氣相沈積法形成氧氮化矽膜，由此形成閘極絕緣膜。用固相反應和氣相沈積法反應的組合，可以形成具有低介面態密度和良好耐受電壓的閘極絕緣膜。
半導體膜透過高密度電漿處理的氧化或氮化透過固相反應繼續進行。因此，在閘極絕緣膜104n和半導體膜103n之間的介面態密度以及在閘極絕緣膜104p和半導體膜103p之間的介面態密度可以極低。此外，透過用高密度電漿處理對半導體膜103n和103p的直接氧化或氮化，可以抑制要形成的絕緣膜的厚度變化。此外，在半導體膜具有結晶性的情況下，透過高密度電漿處理用固相反應來氧化半導體膜的表面，以抑制僅在晶粒邊界中的快速氧化；因此，可以形成具有均勻性和低介面態密度的閘極絕緣膜。其中使用由高密度電漿處理形成的絕緣膜作為部分閘極絕緣膜或作為整個閘極絕緣膜的電晶體可以具有更小的電特性變化。
每個閘極絕緣膜可以透過電漿CVD法、濺射法等使用包括氧化矽、氮氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0，y>0 ))、添加了氮的矽酸鉿(HfSixOy(x>0，y>0))、添加了氮的鋁酸鉿(HfAlxOy(x>0，y>0))等的膜的單層或疊層形成。
在本說明書中，氧氮化物是指含有氧的量比氮的量大的材料，氮氧化物是指含有氮的量比氧的量大的材料。
導電膜形成得覆蓋閘極絕緣膜104n和104p，且然後被加工(圖案化)成預定形狀，從而可以形成閘極電極105n和105p。可以透過CVD法、濺射法、氣相沈積法、旋塗法等來形成導電膜。對於導電膜來說，可以使用鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等。可選地，可以使用含有任何上述金屬作為其主要成分的合金或者含有任何上述金屬的化合物。還可選地，可以利用例如多晶矽的半導體來形成導電膜，該多晶矽透過把像磷這樣的雜質元素添加到半導體膜而形成。
請注意，可以利用單層導電膜或多層導電膜的疊層來形成每個閘極電極105n和105p。
作為兩層導電膜的組合，氮化鉭或鉭可以用於第一導電膜，鎢可以用於第二導電膜。除此以外，給出下列組合：氮化鎢和鎢、氮化鉬和鉬、鋁和鉭、鋁和鈦等。由於鎢和氮化鉭具有高耐熱性，所以可以在形成兩層導電膜之後的後序步驟中進行旨在熱啟動的熱處理。可選地，作為兩層導電膜的組合，例如，可以使用矽化鎳和摻雜有賦予n型導電性的雜質元素的矽、矽化鎢和摻雜有賦予n型導電 性的雜質元素的矽等。
在使用其中堆疊三層導電膜的三層結構的情況下，鉬膜、鋁膜和鉬膜的疊層結構是優選的。
可以使用氧化銦、氧化銦和氧化錫的混合物、氧化銦和氧化鋅的混合物、氧化鋅、氧化鋁鋅、氧氮化鋁鋅、氧化鎵鋅等的透光氧化物導電膜作為每個閘極電極105n和105p。
在本實施例中，使用每個中在具有大約30nm厚度的氮化鉭上堆疊具有大約170nm厚度的鎢的閘極電極105n和105p。
可選地，閘極電極105n和105p可以透過滴排(droplet discharge)法選擇性形成而不使用掩模。滴排法是用於透過從孔口排放或噴射含有預定成分的滴來形成預定圖案的方法，且在其範疇內包括噴墨法等。
此外，閘極電極105n和105p可以以下列方式形成：形成導電膜，然後透過採用適當控制的蝕刻條件(例如施加到線圈電極的電功率量、施加到基板側電極的電功率量、以及基板側電極的溫度)的感應耦合電漿(ICP)蝕刻方法把導電膜蝕刻成期望的錐形形狀。此外，也可以透過掩模的形狀控制錐形形狀的角度等。作為蝕刻氣體，適當時可使用例如氯氣、氯化硼、氯化矽或四氯化碳的基於氯的氣體；例如四氟化碳、氟化硫或氟化氮的基於氟的氣體；或氧氣。
接著，在形成絕緣膜以覆蓋閘極絕緣膜104n和104p 以及閘極電極105n和105p之後，透過蝕刻等來處理絕緣膜；從而如圖42C所示，在閘極電極105n的側面部分上形成側壁170n，在閘極電極105p的側面部分上形成側壁170p。在本實施例中，在形成其中具有100nm厚度的氧氮化矽膜和具有200nm厚度的氧化矽膜以此順序堆疊的絕緣膜以覆蓋閘極電極105n和105p之後，透過乾法蝕刻處理絕緣膜，從而形成側壁170n和側壁170p。
請注意，透過上述蝕刻，閘極絕緣膜104n的未被側壁170n和閘極電極105n覆蓋的部分被去除，閘極絕緣膜104p的未被側壁170p和閘極電極105p覆蓋的部分被去除。
接著，如圖42D所示，用閘極電極105n和105p以及側壁170n和170p作為掩模，把賦予一種導電類型的雜質元素添加到每個半導體膜103n和103p。具體來說，在形成掩模以覆蓋半導體膜103n之後，把賦予p型導電性的雜質元素添加到半導體膜103p。透過雜質元素的添加，雜質被進一步添加到部分低濃度雜質區117a和118a，從而在半導體膜103p中形成與閘極電極105p交疊的第一區114、與側壁170p交疊並且其之間夾著第一區114的第三區117和118、以及在其之間夾著第一區114以及第三區117和118的第二區115和116。接著，在形成掩模以覆蓋半導體膜103p之後，把賦予n型導電性的雜質元素添加到半導體膜103n中。透過雜質元素的添加，雜質被進一步添加到部分低濃度雜質區111a和112a中，從而在半 導體膜103n中形成與閘極電極105n交疊的第一區108、與側壁170n交疊並且其之間夾著第一區108的第三區111和112、以及在其之間夾著第一區108以及第三區111和112的第二區109和110。
由於第三區117和118與側壁170p交疊，所以第三區117和118具有比第二區115和116低的賦予p型導電性的雜質濃度。此外，由於第三區111和112與側壁170n交疊，所以第三區111和112具有比第二區109和110低的賦予n型導電性的雜質濃度。
請注意，在此實施例中，透過第一雜質添加形成低濃度雜質區111a和112a以及低濃度雜質區117a和118a，然後透過第二雜質添加形成用作LDD區的第三區111和112以及第三區117和118；然而，本發明的實施例不侷限於此結構。例如，當在雜質進入側壁170n和側壁170p下面的部分這樣的條件下進行第二雜質添加時，可以形成用作LDD區的第三區111和112以及第三區117和118而不需要進行第一雜質添加。可選地，可以按下面的方式在第一區108與第二區109和110之間或在第一區114與第二區115和116之間設置偏差區而不用進行第一雜質添加：在雜質更少可能地進入側壁170n和側壁170p下面的部分的條件下進行第二雜質添加。在偏差區中的雜質濃度優選基本等於第一區108或第一區114中的雜質濃度。
接著，如圖43A所示，形成絕緣膜171以覆蓋半導體膜103n和103p、閘極電極105n和105p、側壁170p和 170n以及絕緣膜101。然而，透過蝕刻等在絕緣膜171中形成開口部分；於是，暴露部分第二區109和110以及部分第二區115和116。然後，在絕緣膜171上形成與第二區109接觸的導電膜106、與第二區110和第二區115接觸的導電膜107以及與第二區116接觸的導電膜113。
具體來說，絕緣膜171可以是氧化矽、氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁等的無機絕緣膜。特別地，優選低介電常數(低-k)材料用於絕緣膜171，因為可以充分降低電極或佈線的交疊導致的電容。請注意，可以使用含有任何上述材料的多孔絕緣膜作為絕緣膜171。由於多孔絕緣膜具有比緻密絕緣膜低的介電常數，所以可以進一步降低由於電極或佈線所導致的寄生電容。
在本實施例中，具有500nm厚度的氧氮化矽膜用作絕緣膜171。請注意，在本實施例中描述了絕緣膜171是單層絕緣膜的情況作為示例；然而，絕緣膜171可以是多個絕緣膜的疊層。
作為要成為導電膜106、107和113的導電膜，可以使用任何下述材料：選自鋁、鉻、銅、鉭、鈦、鉬或鎢的元素；含有任意這些元素的合金；含有上述元素的組合的合金膜等。可選地，可以採用其中在鋁、銅等金屬膜之上或之下堆疊例如鉻、鉭、鈦、鉬或鎢的難熔金屬膜的結構。鋁或銅優選與難熔金屬材料組合使用，以便避免耐熱性和腐蝕的問題。作為難熔金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧、釔等。
此外，要成為導電膜106、107和113的導電膜可以具有單層結構或至少兩層的疊層結構。例如，可以提供含矽鋁膜的單層結構、在鋁膜上堆疊鈦膜的兩層結構、鈦膜、鋁膜和鈦膜依此順序堆疊的三層結構等。
可選地，要成為導電膜106、107和113的導電膜可以用導電金屬氧化物來形成。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦和氧化錫的混合物、氧化銦和氧化鋅的混合物、或對其添加矽或氧化矽的金屬氧化物材料。在本實施例中，具有大約300nm厚度的鎢膜用作導電膜106、導電膜107和導電膜113。
透過上述步驟，可以製造包含在記憶元件中的n通道電晶體102n和p通道電晶體102p。
接著，如圖43B所示，絕緣膜119和絕緣膜173依此順序形成在絕緣膜171上以覆蓋導電膜106、107和113，然後，在絕緣膜173上形成氧化物半導體膜142b。
絕緣膜119具有單層結構或至少兩層的疊層結構，優選具有高度平坦的表面。例如，氧化矽、氮化矽、氧氮化矽、氮氧化矽等可以用於絕緣膜119。可以透過例如LPCVD法、電漿CVD法、光CVD法或熱CVD法等的CVD法來形成絕緣膜119。
對於絕緣膜119來說，可以使用透過利用有機矽烷的化學氣相沈積來形成氧化矽膜。對於有機矽烷來說，可以使用四乙氧基矽烷(TEOS)(化學式：Si(OC2H5)4)、三甲基矽烷(TMS)(化學式：(CH3)3SiH)、四甲基環四矽 氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽胺烷(HMDS)、三乙氧基矽烷(化學式：SiH(OC2H5)3)、或三(二甲胺基)矽烷(化學式：SiH(N(CH3)2)3)等。無需說的是，可以利用例如甲矽烷、乙矽烷或丙矽烷的無機矽烷來形成氧化矽、氧氮化矽、氮化矽、氮氧化矽等。
在本實施例中，透過LPCVD法形成包括氧化矽的絕緣膜119。
為了抑制稍後要形成的電晶體121的電特性變化，氧化物半導體膜142b的表面優選具有高平坦度。為了增加氧化物半導體膜142b的平坦度，優選確保絕緣膜173的表面的高平坦度。然而，為了防止雜質例如氫進入絕緣膜173和氧化物半導體膜142b之間的介面附近，優選在形成絕緣膜173之後連續形成氧化物半導體膜142b，而不把絕緣膜173暴露到空氣。因此，在本實施例中，使位於絕緣膜173下面的絕緣膜119的表面經歷平坦化處理。用該結構，即使在絕緣膜173的表面沒有受到平坦化處理時，也能確保絕緣膜173表面的平坦度。此外，當確保絕緣膜173表面的平坦度時，可以實現絕緣膜173和氧化物半導體膜142b的連續形成。
可以透過例如化學機械抛光(CMP)法或液體噴射抛光法的抛光處理、例如乾法蝕刻或濕法蝕刻的蝕刻處理、或抛光處理和蝕刻處理的組合來進行絕緣膜119的平坦化處理。
在本實施例中，描述了絕緣膜119受到作為平坦化處理的CMP處理的情況。例如，在下述條件下使絕緣膜119受到平坦化處理：使用聚氨酯抛光布；使用矽漿料(60nm的顆粒尺寸)作為漿料；漿料流速大於或等於100ml/min並且小於或等於500ml/min；抛光壓力高於或等於0.005MPa並且低於或等於0.08MPa；主軸旋轉速度大於或等於20rpm並且小於或等於50rpm；桌台旋轉速度大於或等於20rmp並且小於或等於50rmp。
在本實施例中，已經歷由CMP法抛光的絕緣膜119的厚度為300nm。
透過濺射法、CVD法等形成絕緣膜173。絕緣膜173優選是施加熱時釋放氧的絕緣膜。優選使用以超過化學計量比的比率含有氧的絕緣膜作為施加熱時釋放氧的絕緣膜。當使施加熱時釋放氧的絕緣膜經歷熱處理時，氧可以被釋放並且所釋放的氧可以擴散進入(或者提供到)稍後要形成的氧化物半導體膜。絕緣膜173的例子包括氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔等的膜。透過濺射法形成的絕緣膜173能在施加熱時容易地釋放氧，這是優選的。可以利用單層絕緣膜或多個堆疊的絕緣膜形成絕緣膜173。
絕緣膜173的厚度大於或等於50nm並且小於或等於800nm，優選大於或等於200nm並且小於或等於500nm。採用厚的絕緣膜173，可以增加從絕緣膜173釋放的氧量，並且可以降低在絕緣膜173與稍後要形成的氧化物半導 體膜142b之間的介面處的介面態密度。
在本實施例中，使用透過濺射法形成的具有200nm厚度的氧化矽膜作為絕緣膜173。在用濺射法形成絕緣膜173的情況下，可以使用氧氣、氧和稀有氣體的混合氣體等作為沈積氣體。此外，當沈積氣體中的氧量增大時，絕緣膜173中所含的氧量增大，這是優選的。典型地，沈積氣體中的氧濃度優選高於或等於6%並且低於或等於100%。
在形成氧化矽膜作為絕緣膜173的情況下，優選使用下述條件下的RF濺射法：石英(優選合成石英)用作靶；基板溫度高於或等於30℃並且低於或等於450℃(優選高於或等於70℃並且低於或等於200℃)；靶與基板之間的距離(T-S距離)大於或等於20mm並且小於或等於400mm(優選大於或等於40mm並且小於或等於20mm)；壓力高於或等於0.1Pa並且低於或等於4Pa(優選高於或等於0.2Pa並且低於或等於1.2Pa)；高頻功率高於或等於0.5kW並且低於或等於12kW(優選高於或等於1kW並且低於或等於5kW)；沈積氣體中的O2/(O2+Ar)比例高於或等於1%並且低於或等於100%(優選高於或等於6%並且低於或等於100%)。請注意，矽靶可以替代石英(優選為合成石英)靶用作靶。此外，氧氣可以單獨用作沈積氣體。
氧化物半導體膜142b的厚度大於或等於2nm並且小於或等於200nm，優選大於或等於3nm並且小於或等於 50nm，更優選大於或等於3nm並且小於或等於20nm。透過利用氧化物半導體靶的濺射法形成氧化物半導體膜。此外，可以在稀有氣體(例如氬)氣氛、氧氣氛或者稀有氣體(例如氬)和氧氣的混合氣氛下透過濺射法來形成氧化物半導體膜。
請注意，在透過濺射法形成氧化物半導體膜之前，優選透過其中引入氬氣並產生電漿的反向濺射來去除絕緣膜173表面上的灰塵。反向濺射法是指這樣一種方法，其中不施加電壓到靶側，在氬氣氛下使用RF電源施加電壓到基板一側以在基板附近產生電漿，從而改變表面。請注意，可以使用氮氣氛、氦氣氛等替代氬氣氛。可選地，可以使用添加了氧氣、一氧化二氮等的氬氣氛。可選地，可以使用添加了氯氣、四氟化碳等的氬氣氛。
對於氧化物半導體膜來說，可以使用上述材料。在本實施例中，使用利用包括銦(In)、鎵(Ga)和鋅(Zn)的靶透過濺射法獲得的具有20nm厚度的In-Ga-Zn類氧化物半導體薄膜作為氧化物半導體膜。作為靶，使用具有例如In2O3：Ga2O3：ZnO=1：1：1[摩爾比]的組成比率的靶。可選地，可以使用具有In2O3：Ga2O3：ZnO=1：1：2[摩爾比]的組成比率的靶或具有In2O3：Ga2O3：ZnO=1：1：4[摩爾比]的組成比率的靶。含有In、Ga和Zn的靶的填充速率為90%或更高以及100%或更低，優選95%或更高且低於100%。使用高填充速率的靶子，形成緻密氧化物半導體膜。
在使用In-Zn類材料作為氧化物半導體的情況下，用 於其的靶具有按原子比為In：Zn=50：1至1：2(按摩爾比為In2O3：ZnO=25：1至1：4)的組成比率，優選按原子比為In：Zn=20：1至1：1(按摩爾比為In2O3：ZnO=10：1至1：2)，更優選按原子比為In：Zn=1.5：1至15：1(按摩爾比為In2O3：ZnO=3：4至15：2)。例如，在用於形成具有In：Zn：O=X：Y：Z的原子比的In-Zn類氧化物半導體的靶中，滿足Z>1.5X+Y的關係。透過將Zn的比率保持在上述範圍內可以提高遷移率。
在使用In-Sn-Zn類材料作為氧化物半導體的情況下，要使用的靶的組成比率優選按原子比為In：Sn：Zn=1：2：2、2：1：3、1：1：1或4：9：7。
在本實施例中，氧化物半導體膜以這種方式沈積：基板保持在處理室中，處理室保持在減壓狀態下，殘留在處理室中的濕氣被去除，引入去除了氫和濕氣的濺射氣體，並使用上述靶。在膜形成時，基板溫度可以高於或等於100℃並且低於或等於600℃，優選高於或等於200℃並且低於或等於400℃。透過在加熱基板的狀態下形成氧化物半導體膜，可以減少所形成的氧化物半導體膜中包括的雜質濃度。此外，降低了由濺射而導致的損傷。為了去除處理室中的殘留濕氣，優選使用捕集真空泵。例如，優選使用低溫泵、離子泵或鈦昇華泵。抽真空單元可以是設有冷阱的渦輪泵。例如，在用低溫泵抽真空的處理室中，氫原子、含有氫原子的化合物例如水(H2O)(更優選地，還有含碳原子的化合物)等被去除，由此可以減少在處理室 中形成的氧化物半導體膜中的雜質濃度。
膜形成條件的例子如下：基板和靶之間的距離為100mm，壓力為0.4Pa，直流(DC)電源的功率為0.5kW，氣氛含有氬和氧(氬的流速為30sccm，氧的流速為15sccm)。請注意，脈衝直流(DC)電源是優選的，因為可以減少沈積中產生的灰塵並且可以使膜厚度均勻。
當濺射裝置的處理室的泄漏速率設置為1×10-10 Pa．m3/s或更小時，可以減少進入正在透過濺射法沈積的氧化物半導體膜的例如鹼金屬或氫化物的雜質。此外，使用捕集真空泵作為抽真空系統，可以降低雜質例如鹼金屬、氫原子、氫分子、水、羥基或氫化物從抽真空系統的反向流動。
當靶的純度設置為99.99%或更高時，可以減少進入氧化物半導體膜的鹼金屬、氫原子、氫分子、水、羥基、氫化物等。此外，當使用該靶時，可以減少在氧化物半導體膜中的鹼金屬例如鋰、鈉或鉀的濃度。
請注意，為了使氧化物半導體膜中所含有的氫、羥基和濕氣盡可能少，優選作為用於沈積的預處理，透過在濺射裝置的預加熱室中預加熱其上形成達至絕緣膜173的層的基板100，消除且排出在形成於基板100上的絕緣膜和導電膜上吸附的雜質例如濕氣或氫。預加熱的溫度高於或等於100℃並且低於或等於400℃，優選高於或等於150℃並且低於或等於300℃。作為抽真空單元，低溫泵優選設置在預加熱室中。請注意，可以省略該預加熱處理。也可 以在稍後要進行的絕緣膜143a的形成之前以類似方式進行該預加熱。
請注意，在某些情況下，透過濺射法等沈積的氧化物半導體膜含有作為雜質的大量濕氣或氫(包括羥基)。濕氣或氫容易形成施主能級並由此成為氧化物半導體中的雜質。根據本發明的實施例，為了減少氧化物半導體膜142b中的雜質例如濕氣或氫(對氧化物半導體膜142b進行脫水或脫氫)，在減壓氣氛、例如氮氣的惰性氣體或稀有氣體的氣氛、氧氣氣氛或超乾空氣氣氛(在用腔衰蕩雷射譜(CRDS)方法的露點計進行測量的情況下，空氣中的濕氣的量為20ppm(轉化為露點是-55℃)或更少，優選1ppm或更少，更優選10ppb或更少)下，使氧化物半導體膜142b經歷熱處理。
當氧化物半導體膜142b經歷熱處理時，可以消除氧化物半導體膜142b中的濕氣或氫。具體來說，在高於或等於250℃並且低於或等於750℃，優選高於或等於400℃並且低於或等於基板應變點的溫度下進行熱處理。例如，可以在500℃進行熱處理大約長於或等於三分鐘並且短於或等於六分鐘。當RTA法用於熱處理時，可以在短時間內進行脫水或脫氫；從而，甚至可以在高於玻璃基板的應變點的溫度下進行處理。
在本實施例中，使用為熱處理裝置之一的電爐。
請注意，熱處理裝置不侷限於電爐，可以具有用於透過來自例如電阻加熱元件的加熱元件的熱傳導或熱輻射來 加熱物件的裝置。例如，可以使用諸如氣體快速熱退火(GRTA)裝置或燈快速熱退火(LRTA)裝置的快速熱退火(RTA)裝置。LRTA裝置是用於透過從例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈的燈所發射的光輻射(電磁波)來加熱待處理物件的裝置。GRTA裝置是利用高溫氣體用於熱處理的裝置。作為氣體，使用不透過熱處理與待處理物件反應的惰性氣體像氮氣或例如氬氣的稀有氣體。
在熱處理中，優選在氮氣和例如氦氣、氖氣或氬氣的稀有氣體中不含有濕氣、氫等。可選地，引入到熱處理裝置中的氮氣或例如氦氣、氖氣或氬氣的稀有氣體的純度優選大於或等於6N(99.9999%)，更優選大於或等於7N(99.99999%)(即雜質濃度優選小於或等於1ppm，更優選小於或等於0.1ppm)。
透過上述步驟，可以降低氧化物半導體膜142b中的氫濃度。此外，透過使用其中氫濃度降低的氧化物半導體膜，能夠製造具有高耐受電壓和極小截止態電流的電晶體。可以在形成氧化物半導體膜142b之後的任何時候進行上述熱處理。
請注意，氧化物半導體膜142b可以是非晶的或可以具有結晶性。對於具有結晶性的氧化物半導體膜來說，可以使用含有具有c軸排列的晶體的結晶氧化物半導體(也稱為c軸排列結晶氧化物半導體(CAAC-OS))，其在從a-b平面、表面或介面的方向看時具有三角形或六邊形原子 排列。在晶體中，金屬原子以分層方式排列，或者金屬原子和氧原子沿c軸以分層方式排列，a軸或b軸方向在a-b平面中改變(晶體圍繞c-軸轉動)。CAAC-OS是優選的，因為能獲得增大電晶體可靠性的效果。
接著，如圖43C所示，透過蝕刻等來處理氧化物半導體膜142b和絕緣膜173，使得形成了島形氧化物半導體膜142和作為稍後要形成的絕緣膜140的一部分的第三氧化物絕緣膜140c。局部蝕刻第三氧化物絕緣膜140c的不與島形氧化物半導體膜142交疊的區域。
請注意，用於形成氧化物半導體膜142的蝕刻可以是濕法蝕刻、乾法蝕刻或者既有乾法蝕刻又有濕法蝕刻。作為用於乾法蝕刻的氣體，優選使用含氯的氣體(基於氯的氣體，例如氯氣(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4))。可選地，可以使用含氟氣體(基於氟的氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3))、溴化氫(HBr)、氧氣(O2)、添加了例如氦(He)或氬(Ar)的稀有氣體的任何這些氣體等。
作為乾法蝕刻方法，可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為了將膜蝕刻成具有期望形狀，可以適當地調整蝕刻條件(例如施加到線圈電極的電功率量、施加到基板側電極的電功率量以及基板側的電極溫度)。
作為用於濕法蝕刻的蝕刻劑，可以使用磷酸、醋酸和 硝酸的混合溶液、或者例如檸檬酸或草酸的有機酸。
可以透過噴墨法形成用於形成氧化物半導體膜142的抗蝕劑掩模。透過噴墨法形成抗蝕劑掩模不需要光掩模；從而可以減少製造成本。
請注意，優選在後序步驟中形成導電膜之前進行反向濺射，以便去除附著到氧化物半導體膜142b和絕緣膜173的表面上的抗蝕劑殘留物等。
在本實施例中，透過乾法蝕刻來處理氧化物半導體膜142b和絕緣膜173。例如，在下述條件下進行乾法蝕刻：ICP功率為45W；偏置功率為100W；壓力為1.9Pa；蝕刻氣體是BCl3和Cl2的混合氣體；BCl3的流速為60sccm；Cl2的流速為20sccm。當在這種條件下進行乾法蝕刻時，在形成了島形氧化物半導體膜142之後，可以從絕緣膜173形成第三氧化物絕緣膜140c。優選在蝕刻中不含有包括氫的雜質。
在透過乾法蝕刻來形成氧化物半導體膜142的情況下，當氧化物半導體膜142的側表面附近即氧化物半導體膜142的末端部分暴露到包括氯自由基、氟自由基等的電漿時，在氧化物半導體膜142的末端部分暴露的金屬原子鍵合到氯自由基、氟自由基等。此時，鍵合到氯原子或氟原子的金屬原子被釋放，結果氧化物半導體膜142中到金屬原子的鍵被打斷的氧原子變成活性的。活性的氧原子容易反應和釋放。從而，在氧化物半導體膜142的末端部分處可能導致氧缺陷。
當在蝕刻步驟中暴露的氧化物半導體膜的末端部分是活性的時候，在減壓氣氛或還原氣氛中，或在減壓氣氛的熱處理中，氧被取出，並在氧化物半導體膜的末端部分處導致氧缺陷。一些氧缺陷成為施主並且產生作為載流子的電子，使得氧化物半導體膜142的末端部分具有n型導電性。
在稍後要形成的導電膜145和146與具有n型導電性的氧化物半導體膜142的末端部分接觸的情況下，透過該末端部分在導電膜145和146之間產生洩漏電流。洩漏電流使電晶體的截止態電流增加。
接著，如圖44A所示，在第三氧化物絕緣膜140c和氧化物半導體膜142上形成絕緣膜174和絕緣膜175。像絕緣膜173那樣，優選利用加熱時從其釋放氧的絕緣膜來形成絕緣膜174。利用防止氧擴散的絕緣膜來形成絕緣膜175。氧化鋁、氧氮化鋁等可以作為絕緣膜175的例子給出。
可以透過與絕緣膜173的沈積方法類似的沈積方法適當地形成絕緣膜174和絕緣膜175。優選在盡可能低的溫度下，優選在室溫下形成絕緣膜174和絕緣膜175，以便在形成絕緣膜174和絕緣膜175時減少從氧化物半導體膜142的末端部分釋放的氧量。
即使在氧化物半導體膜142的末端部分處產生氧缺陷時，加熱時從其釋放氧的絕緣膜174接觸氧化物半導體膜142的末端部分，並且防止氧擴散的絕緣膜175與氧化物 半導體膜142的末端部分交疊，絕緣膜174置於它們之間，使得氧可以透過稍後的熱處理從絕緣膜174提供到氧化物半導體膜142的末端部分。因此，在氧化物半導體膜142的末端部分處的氧缺陷可以減少。
在本實施例中，具有大約20nm厚度的氧化矽膜用作絕緣膜174，具有大約100nm厚度的氧化鋁膜用作絕緣膜175。
接著如圖44B所示，使絕緣膜175經歷平坦化處理，以便從絕緣膜175形成第二氧化物絕緣膜140b。可以透過例如化學機械抛光(CMP)法或液體噴射抛光法的抛光處理、例如乾法蝕刻或濕法蝕刻的蝕刻處理、或抛光處理和蝕刻處理的組合來進行平坦化處理。在本實施例中，使絕緣膜175受到作為平坦化處理的CMP法。對絕緣膜175進行平坦化處理直到露出絕緣膜174。在氧化物半導體膜142為數奈米至數十奈米薄的情況下，優選氧化物半導體膜142不被平坦化處理去除。
例如，在下述條件下使絕緣膜175受到CMP處理：使用聚氨酯抛光布；使用矽漿料(60nm的顆粒尺寸)作為漿料；漿料流速大於或等於100ml/min並且小於或等於500ml/min；抛光壓力高於或等於0.005MPa並且低於或等於0.08MPa；主軸旋轉速度大於或等於20rpm並且小於或等於50rpm；桌台旋轉速度大於或等於20rmp並且小於或等於50rmp。
接著，如圖44C所示，去除絕緣膜174的暴露部分， 從而暴露氧化物半導體膜142的表面。透過上述步驟，從絕緣膜174形成第一氧化物半導體膜140a。透過蝕刻處理去除絕緣膜174的暴露部分。請注意，需要採用相對於氧化物半導體膜142的絕緣膜174選擇比高的蝕刻條件。在去除絕緣膜174的暴露部分之後平坦化氧化物半導體膜142的表面，從而能提高稍後要完成的電晶體121的電特性。
例如，在下述條件下進行乾法蝕刻：ICP功率為500W；偏置功率為50W；壓力為1.5Pa；蝕刻氣體是CF4和O2的混合氣體；CF4的流速為70sccm；以及O2的流速為30sccm。當在這種條件下進行乾法蝕刻時，可以選擇性地去除絕緣膜174以形成第一氧化物絕緣膜140a。此外，可以防止氧化物半導體膜142被去除。優選在蝕刻中不含有包括氫的雜質。
在形成第一氧化物絕緣膜140a之後可以進行熱處理。透過熱處理，可以去除在氧化物半導體膜142中的包括氫的雜質。此外，從第一氧化物絕緣膜140a和第三氧化物絕緣膜140c釋放氧，使得氧可以被提供到氧化物半導體膜142的末端部分和下部部分，並由此可以減少氧缺陷。
接著，如圖45A所示，絕緣膜143a、導電膜144a和絕緣膜151a依此順序堆疊以覆蓋第一氧化物絕緣膜140a、第二氧化物絕緣膜140b和氧化物半導體膜142。
可以利用與閘極絕緣膜104n或閘極絕緣膜104p類似 的任何材料和疊層結構來形成絕緣膜143a和絕緣膜151a。稍後要成為閘極絕緣膜143的絕緣膜143a優選含有盡可能少的雜質例如濕氣或氫，並且可以是單層絕緣膜或多個堆疊的絕緣膜。當在閘極絕緣膜143中含有氫時，氫進入氧化物半導體膜142或用氫取出氧化物半導體膜142中的氧，由此氧化物半導體膜142具有更低的電阻(n型導電性)；於是，可能形成寄生通道。因此重要的是，採用不使用氫的膜形成方法以形成含氫盡可能少的閘極絕緣膜143。具有高阻擋特性的材料優選用於閘極絕緣膜143。例如，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等作為具有高阻擋特性的絕緣膜。在使用多個層疊絕緣膜的情況下，在與具有高阻擋特性的絕緣膜相比更靠近氧化物半導體膜142的一側形成具有低比率的氮的絕緣膜例如氧化矽膜或氧氮化矽膜。然後，形成具有高阻擋特性的絕緣膜以與氧化物半導體膜142交疊，具有低比率的氮的絕緣膜置於它們之間。當使用具有高阻擋特性的絕緣膜時，可以防止例如濕氣或氫的雜質進入氧化物半導體膜142、閘極絕緣膜143或在氧化物半導體膜142與其他絕緣膜之間的介面及其周圍。此外，形成具有低比率的氮的絕緣膜例如氧化矽膜或氧氮化矽膜與氧化物半導體膜142接觸，從而可以防止利用具有高阻擋特性的材料形成的絕緣膜與氧化物半導體膜142直接接觸。
在本實施例中，用電漿CVD法形成的具有20nm厚度的氧氮化矽膜用作絕緣膜143a，用濺射法形成的具有 100nm厚度的氧化矽膜用作絕緣膜151a。
在形成絕緣膜143a之後，可以進行熱處理。在氮氣氣氛、超乾空氣或稀有氣體(例如氬氣或氦氣)氣氛中，優選在高於或等於200℃且低於或等於400℃，例如高於或等於250℃且低於或等於350℃的溫度下，進行熱處理。優選氣體中的水含量為20ppm或更少，優選1ppm或更少，更優選10ppb或更少。
可選地，可以在氧氣氛中對氧化物半導體膜142進行熱處理以添加氧到氧化物半導體中，從而減少氧化物半導體膜142中用作施主的氧缺陷。例如在高於或等於100℃並低於350℃，優選高於或等於150℃並低於250℃的溫度下進行熱處理。優選用於氧氣氛下的熱處理的氧氣不含有水、氫等。可選地，引入到熱處理裝置中的氧氣的純度優選大於或等於6N(99.9999%)，更優選大於或等於7N(99.99999%)(即氧氣中的雜質濃度小於或等於1ppm，優選小於或等於0.1ppm)。
可選地，可以透過離子注入法、離子摻雜法等把氧添加到氧化物半導體膜142中，以便減少用作施主的氧缺陷。例如，用2.45GHz微波製作成電漿的氧可被添加到氧化物半導體膜142。
可以透過濺射法或真空蒸鍍法來形成導電膜144a。作為用於形成導電膜144a的導電膜，可以使用任何下列材料：選自鋁、鉻、銅、鉭、鈦、鉬或鎢的元素；包括任意這些元素的合金；包括上述元素的組合的合金膜等。可選 地，可以採用其中在鋁、銅等的金屬膜之上或之下堆疊例如鉻、鉭、鈦、鉬或鎢的難熔金屬膜的結構。鋁或銅優選與難熔金屬組合使用，以便避免耐熱性和腐蝕的問題。作為難熔金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧、釔等。
要成為導電膜144a的導電膜可以具有單層結構或至少兩層的分層結構。作為導電膜144a，可以使用含有選自鋁、鉻、銅、鉭、鈦、鉬和鎢的元素的膜；含有任何這些元素作為成分的合金膜；含有任何這些元素的組合的合金膜等。可選地，可以利用其中在鋁、銅等的金屬膜之上或之下堆疊例如鉻、鉭、鈦、鉬或鎢的難熔金屬膜的結構。鋁或銅優選與難熔金屬材料組合使用，以便避免耐熱性和腐蝕的問題。作為難熔金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧、釔等。Cu-Mg-Al合金、Mo-Ti合金、Ti和Mo具有高的與氧化物膜的黏合性。因此，在絕緣膜143a包括氧化物的情況下，具有高的與氧化物膜的黏合性的任何上述材料優選用於在絕緣膜143a上的導電膜144a。例如，作為導電膜144a，具有低電阻的含Cu導電膜堆疊在包含Cu-Mg-Al合金、Mo-Ti合金、Ti或Mo的導電膜上，從而可以增加導電膜144a和含有氧化物的絕緣膜143a之間的黏合性並可以降低導電膜144a的電阻。
可選地，要成為導電膜144a的導電膜可以用導電金屬氧化物來形成。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦和氧化錫的混合物、氧化銦和 氧化鋅的混合物或者添加矽或氧化矽的任何金屬氧化物材料。
在形成導電膜之後進行熱處理的情況下，導電膜優選具有足夠高的耐熱性以耐受熱處理。
在本實施例中，作為導電膜144a，使用具有30nm厚度的氮化鉭膜和在其上的具有135nm厚度的鎢膜的疊層。
接著，在絕緣膜151a上形成掩模，並蝕刻導電膜144a和絕緣膜151a；於是，如圖45B所示，形成閘極電極144和在閘極電極144上的絕緣膜151。
在導電膜144a和絕緣膜151a的蝕刻中可以使用濕法蝕刻或乾法蝕刻，或者可以組合使用濕法蝕刻和乾法蝕刻。根據材料適當地設置蝕刻條件(例如蝕刻氣體或蝕刻劑、蝕刻時間和溫度)，從而導電膜144a和絕緣膜151a可以被蝕刻成期望形狀。請注意，為了細微地處理電晶體121的通道長度(L)，優選使用乾法蝕刻。
作為用於蝕刻絕緣膜151a的蝕刻氣體，例如可以使用含氟氣體諸如六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)、四氟化碳(CF4)和氫的混合氣體等。稀有氣體(氦(He)、氬(Ar)或氙(Xe))、一氧化碳、二氧化碳等可以被添加到蝕刻氣體。作為用於蝕刻導電膜144a的蝕刻氣體，適當時可以使用基於氯的氣體例如氯氣、氯化硼、氯化矽或四氯化碳；基於氟的氣體例如四氟化碳、氟化硫或氟化氮；或者氧氣。
接著，如圖45C所示，用閘極電極144和絕緣膜151 作為掩模，添加摻雜劑到氧化物半導體膜142，從而形成與閘極電極144交疊並且至少一部分用作通道形成區的第一區147以及用作源極和汲極並在其間夾著第一區147的第二區148和149。
可以透過離子摻雜法或離子注入法把摻雜劑添加到氧化物半導體膜142。作為要添加的摻雜劑，例如可以使用諸如氦、氬或氙的稀有氣體、屬於15族的元素諸如氮、磷、砷或銻等中的至少一種。
例如，在使用氮作為摻雜劑的情況下，第二區148和149中的氮原子濃度優選高於或等於5×1019/cm3並低於或等於1×1022/cm3。
此外，還可以利用與離子摻雜法和離子注入法不同的方法來進行摻雜劑的添加。例如，可以按下列方式來添加摻雜劑：在含有待添加元素的氣體氣氛中產生電漿，並對要添加摻雜劑的物件進行電漿處理。作為用於產生電漿的裝置，可以使用乾法蝕刻裝置、電漿CVD裝置、高密度電漿CVD裝置等。
對於摻雜條件，例如，在摻雜劑為氮的情況下，加速電壓設置為20kV。在摻雜劑為磷的情況下，加速電壓設置為40kV。在氮或磷的劑量小於或等於1×1014/cm2的情況下，優選在低於450℃的溫度下進行熱處理。從而，含有摻雜劑的第二區148和149的表面電阻可以低於或等於1×107Ω/sq。在劑量大於或等於5×1014/cm2並且小於5×1015/cm2的情況下，優選在高於或等於450℃並且低於 或等於600℃的溫度下進行熱處理。因此，第二區148和149的表面電阻可以低於或等於1×105Ω/sq。在劑量大於或等於5×1015/cm2的情況下，優選在高於或等於600℃的溫度下進行熱處理。從而，含有摻雜劑的第二區148和149的表面電阻可以低於或等於1×105Ω/sq。
減小第二區148和149的表面電阻，從而可以減小在第二區148和稍後要形成的導電膜145之間以及在第二區149和稍後要形成的導電膜146之間的電阻。因此，即使在電晶體121小型化時，也可以確保大的導通態電流和高速操作。此外，電晶體121的小型化使得能夠增大記憶體裝置的每單位面積的儲存容量。
接著，形成絕緣膜以覆蓋絕緣膜143a、閘極電極144、絕緣膜151等，且透過蝕刻等處理該絕緣膜和絕緣膜143a。透過該步驟，如圖46A所示，從絕緣膜形成設置在閘極電極144的側面部分上的側壁150，從絕緣膜143a形成設置在閘極電極144和側壁150下面的閘極絕緣膜143。可以利用與絕緣膜173類似的材料和膜形成方法來形成要成為側壁150的絕緣膜。例如，可以採用其中在氮化矽膜上形成氧化矽膜的疊層結構。在本實施例中，形成氧化矽膜作為要成為側壁150的絕緣膜。
接著，可以進行熱處理。通常在高於或等於150℃並且低於或等於450℃，優選高於或等於250℃並且低於或等於325℃的溫度下進行熱處理。在熱處理中，溫度可以從250℃逐漸增大至325℃。
當進行熱處理時，氧從與氧化物半導體膜142接觸的絕緣膜擴散到氧化物半導體膜142中，使得可以減少在與絕緣膜接觸的氧化物半導體膜142的表面中以及在其附近的氧缺陷。此外，可以減少含有摻雜劑的第二區148和149的電阻。
接著，形成並透過蝕刻等處理導電膜；從而，如圖46B所示，形成導電膜145、導電膜146和導電膜153。導電膜145與第二區148接觸，導電膜146與第二區149接觸。此外，導電膜153形成在第二氧化物絕緣膜140b上。可以利用與導電膜144a類似的材料和疊層結構來形成導電膜145、導電膜146和導電膜153。
用於形成導電膜145和146以及導電膜153的蝕刻可以是濕法蝕刻或乾法蝕刻。可選地，可以組合使用濕法蝕刻和乾法蝕刻。根據材料來適當地設置蝕刻條件(例如蝕刻氣體或蝕刻劑、蝕刻時間和溫度)，使得導電膜145和146以及導電膜153可以被蝕刻成具有期望形狀。請注意，為了精細處理電晶體，優選使用乾法蝕刻。作為用於乾法蝕刻的蝕刻氣體，例如，可以使用含氟的氣體諸如六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)、四氟化碳(CF4)和氫的混合氣體等。稀有氣體(氦(He)、氬(Ar)或氙(Xe))、一氧化碳、二氧化碳等可以被添加到蝕刻氣體。
在本實施例中，使用具有大約100nm厚度的鎢膜作為導電膜145和146以及導電膜153。在使用鎢膜作為導電 膜145和146以及導電膜153的情況下，在例如下述條件下進行蝕刻：ICP功率為500W；偏置功率為150W；壓力為1.0Pa；蝕刻氣體是CF4、Cl2和O2的混合氣體；CF4的流速為25sccm；Cl2的流速為25sccm；O2的流速為10sccm。
請注意，在本實施例中，導電膜145和導電膜146設置得與側壁150接觸。用該結構，即使在用於形成導電膜145和導電膜146的掩模在一定程度上未對準時，也可以防止導電膜145和導電膜146與氧化物半導體膜142接觸的區域的大小發生變化。因此，可以抑制由於導電膜145和導電膜146的位置偏離而引起的氧化物半導體膜142與導電膜145和146之間的電阻的改變，並由此，可以防止電晶體121的導通態電流的改變。此外，在用於形成導電膜145和146的蝕刻中，氧化物半導體膜142更少可能暴露到蝕刻氣體，這是優選的。
透過上述步驟，可以製作電晶體121。
接著，如圖47A所示，在第二氧化物絕緣膜140b、導電膜145、導電膜146、導電膜153、側壁150和絕緣膜151上形成絕緣膜154，然後透過蝕刻等在絕緣膜154中形成開口部分以暴露部分導電膜146。此後，在絕緣膜154上，在與導電膜153交疊的位置中形成導電膜155，且形成在開口部分中與導電膜146接觸的導電膜156。
可以利用包括無機絕緣材料諸如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁或氧化鉭的材料來形成絕緣膜 154。此外，可以利用例如聚醯亞胺或丙烯酸樹脂的有機絕緣材料來形成絕緣膜154。
在本實施例中，絕緣膜154具有如下結構，其中用濺射法形成的具有50nm厚度的氧化鋁膜和用電漿CVD法形成的具有300nm厚度的氧氮化矽膜按此順序堆疊。絕緣膜154可以是單層絕緣膜或至少三層絕緣膜的疊層。
可以利用與導電膜144a類似的材料和疊層結構來形成導電膜155和導電膜156中的每個。在本實施例中，以下面的方式來形成導電膜155和導電膜156中的每個：透過濺射法依序形成具有20nm厚度的鈦膜、具有50nm厚度的鎢膜、具有200nm厚度的鋁膜以及具有5nm厚度的鈦膜。
透過上述步驟，可以製造電容器136。
接著，如圖47B所示，形成絕緣膜160以覆蓋導電膜155、導電膜156和絕緣膜154，然後，透過蝕刻等在絕緣膜160中形成開口部分以暴露部分導電膜156。接著，在絕緣膜160上形成與開口部分中的導電膜156接觸的導電膜158。
優選平坦化絕緣膜160的表面。可以利用包括無機絕緣材料諸如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁或氧化鉭的材料來形成絕緣膜160。可選地，可以利用例如聚醯亞胺或丙烯酸樹脂的有機絕緣材料來形成絕緣膜160。在本實施例中，使用具有1500nm厚度的聚醯亞胺膜作為絕緣膜160。
可以利用與導電膜144a類似的材料和疊層結構來形成導電膜158。在本實施例中，以下面的方式來形成導電膜158：透過濺射法依序形成具有20nm厚度的鈦膜、具有50nm厚度的鎢膜、具有300nm厚度的鋁膜以及具有5nm厚度的鈦膜。
透過上述步驟，可以製造根據本發明一實施例的半導體裝置，例如圖47B所示的半導體裝置。
請注意，在本實施例中，使用閘極電極144和絕緣膜151作為掩模把摻雜劑添加到氧化物半導體膜142；然而，可以在形成側壁150之後在形成導電膜145和146之前把摻雜劑添加到氧化物半導體膜142。
可以透過與上述實施例適當地結合來實施本實施例。
(實施例5)
在本實施例中，將描述用於製造其一部分具有圖36所示的結構的半導體裝置的方法的例子。
請注意，諸如鍺、矽鍺或單晶碳化矽以及矽的半導體材料可以用於包含在記憶元件中的n通道電晶體102n和p通道電晶體102p。例如，可以利用單晶半導體基板諸如矽晶片、透過SOI法形成的矽薄膜、用氣相沈積法形成的矽薄膜等形成含有矽的n通道電晶體102n和p通道電晶體102p。
請注意，可以按與實施例4描述的方式類似的方式來製造n通道電晶體102n和p通道電晶體102p。因此，在 本實施例中，對於直到圖43A所示步驟的那些步驟，可以參考實施例4的描述。
在圖43A所示的步驟之後，如圖48A所示，絕緣膜119和絕緣膜180依此順序堆疊在絕緣膜171上以覆蓋導電膜106、導電膜107和導電膜113。
對於絕緣膜119的材料、結構和製造方法，可以參考實施例4。此外，絕緣膜180的材料、疊層結構和製造方法可以與在實施例4中描述的絕緣膜173的那些類似。
接著，如圖48B所示，透過蝕刻等去除部分絕緣膜180，從而形成具有突出部分的第一氧化物絕緣膜120a。第一氧化物絕緣膜120a將成為稍後形成的絕緣膜120的一部分。可以透過乾法蝕刻、濕法蝕刻或它們二者來進行絕緣膜180的蝕刻。優選在蝕刻中不含有包括氫的雜質。
接著，如圖48C所示，形成絕緣膜181以覆蓋第一氧化物絕緣膜120a。絕緣膜181的材料、疊層結構和製造方法可以與實施例4中描述的絕緣膜175的那些類似。請注意，形成絕緣膜181以使其厚度大於第一氧化物絕緣膜120a的突出部分的高度。用該結構，可以在稍後的平坦化步驟中形成都具有高平坦度的第一氧化物絕緣膜120a和第二氧化物絕緣膜120b。
接著，如圖49A所示，使絕緣膜181受到平坦化處理，以便從絕緣膜181形成第二氧化物絕緣膜120b。可以按與實施例4中描述的對絕緣膜175進行的平坦化處理類似的方式來進行該平坦化處理。透過對絕緣膜181進行的平 坦化處理，暴露第一氧化物絕緣膜120a的突出部分。請注意，在該平坦化處理中可以去除第一氧化物絕緣膜120a的部分突出部分。
接著，如圖49B所示，在第一氧化物絕緣膜120a和第二氧化物絕緣膜120b上形成島形氧化物半導體膜122。氧化物半導體膜122的材料、疊層結構和製造方法可以與實施例4中描述的氧化物半導體膜142的那些類似。請注意，確定氧化物半導體膜122的位置使得稍後在氧化物半導體膜122中形成的第一區127與第一氧化物絕緣膜120a接觸，且使得稍後在氧化物半導體膜122中形成的第二區128與第一氧化物絕緣膜120a和第二氧化物絕緣膜120b接觸。
接著，如圖49C所示，絕緣膜123a、導電膜124a和絕緣膜131a依此順序堆疊以覆蓋第一氧化物絕緣膜120a、第二氧化物絕緣膜120b和氧化物半導體膜122。
可以利用與實施例4中的絕緣膜143a類似的材料和疊層結構來形成絕緣膜123a，可以利用與實施例4中的絕緣膜151a類似的材料和疊層結構來形成絕緣膜131a。請注意，可以在形成絕緣膜123a之後進行熱處理。可以在與實施例4中在形成絕緣膜143a之後進行的熱處理的條件類似的條件下來進行該熱處理。
可以利用與實施例4中的導電膜144a類似的材料和層疊結構來形成導電膜124a。
接著，在絕緣膜131a上形成掩模，並蝕刻導電膜 124a和絕緣膜131a；從而，如圖50A所示，形成閘極電極124和在閘極電極124上的絕緣膜131。可以在與實施例4中的導電膜144a和絕緣膜151a的蝕刻的條件類似的條件下來進行導電膜124a和絕緣膜131a的蝕刻。
接著，如圖50B所示，用閘極電極124和絕緣膜131作為掩模，把摻雜劑添加到氧化物半導體膜122，以便形成與閘極電極124交疊並且至少一部分用作通道形成區的第一區127、以及用作源極和汲極並在其間夾著第一區127的第二區128和129。
可以按與實施例4中對氧化物半導體膜142的摻雜劑添加和熱處理的方式類似的方式來進行對氧化物半導體膜122的摻雜劑添加和隨後的熱處理。透過添加摻雜劑和熱處理可以減小第二區128和129的表面電阻。因此，可以減少在第二區128和稍後要形成的導電膜125之間以及在第二區129和稍後要形成的導電膜126之間的電阻。從而，即使在電晶體121小型化時，也能確保大的導通態電流和高速操作。此外，電晶體121的小型化使得能夠增加記憶體裝置的每單位面積的儲存容量。
接著，形成絕緣膜以覆蓋絕緣膜123a、閘極電極124、絕緣膜131等，並透過蝕刻等處理該絕緣膜和絕緣膜123a。透過該步驟，如圖51A所示，從絕緣膜形成設置在閘極電極124的側面部分上的側壁130，且從絕緣膜123a形成設置在閘極電極124和側壁130下面的閘極絕緣膜123。可以利用與絕緣膜180類似的材料、疊層結構和膜 形成方法來形成要成為側壁130的絕緣膜。
接著，可以進行熱處理。通常在高於或等於150℃並且低於或等於450℃，優選高於或等於250℃並且低於或等於325℃的溫度下進行熱處理。在熱處理中，溫度可以從250℃逐漸上升至325℃。
當進行熱處理時，氧從與氧化物半導體膜122接觸的絕緣膜擴散到氧化物半導體膜122中，從而可以減少與絕緣膜接觸的氧化物半導體膜122的表面及其附近中的氧缺陷。此外，可以減少含有摻雜劑的第二區128和129的電阻。
接著，形成並透過蝕刻等處理導電膜；從而，如圖51B所示，形成導電膜125、導電膜126和導電膜133。導電膜125與第二區128接觸，導電膜126與第二區129接觸。此外，導電膜133形成在第二氧化物絕緣膜120b上。可以利用與導電膜124a類似的材料和疊層結構來形成導電膜125、導電膜126和導電膜133。
可以在與實施例4中用於形成導電膜145和146以及導電膜153的蝕刻的條件類似的條件下進行用於形成導電膜125和126以及導電膜133的蝕刻。
請注意，在本實施例中，設置導電膜125和導電膜126與側壁130接觸。用該結構，即使在用於形成導電膜125和導電膜126的掩模在一定程度上未對準時，也可以防止導電膜125和126與氧化物半導體膜122接觸的區域的大小發生變化。因此，可以抑制由於導電膜125和126 的位置偏離而引起的氧化物半導體膜122與導電膜125和126之間的電阻的改變，並由此，可以防止電晶體121的導通態電流的改變。此外，在用於形成導電膜125和126的蝕刻中，氧化物半導體膜122更少可能暴露到蝕刻氣體，這是優選的。
透過上述步驟，可以製造電晶體121。
接著，如圖52A所示，在第二氧化物絕緣膜120b、導電膜125、導電膜126、導電膜133、側壁130和絕緣膜131上形成絕緣膜134，然後，透過蝕刻等在絕緣膜134中形成開口部分以露出部分導電膜126。此後，在絕緣膜134上，在與導電膜133交疊的位置中形成導電膜135，並且形成與開口部分中的導電膜126接觸的導電膜186。
可以利用與實施例4中的絕緣膜154類似的材料、疊層結構和製造方法來形成絕緣膜134。此外，可以利用與導電膜124a類似的材料和疊層結構來形成導電膜135和導電膜186。
透過上述步驟，可以製造電容器136。
接著，如圖52B所示，形成絕緣膜187以覆蓋導電膜135、導電膜186和絕緣膜134，然後，透過蝕刻等在絕緣膜187中形成開口部分以露出部分導電膜186。接著，在絕緣膜187上形成與開口部分中的導電膜186接觸的導電膜188。
可以利用與實施例4中的絕緣膜160類似的材料、疊層結構和製造方法來形成絕緣膜187。此外，可以利用與 導電膜124a類似的材料和疊層結構來形成導電膜188。
透過上述步驟，可以製造根據本發明一實施例的半導體裝置，例如圖52B中所示的半導體裝置。
請注意，在本實施例中，使用閘極電極144和絕緣膜151作為掩模把摻雜劑添加到氧化物半導體膜142；然而，可以在形成側壁150之後在形成導電膜145和146之前把摻雜劑添加到氧化物半導體膜142。
可以透過與任何上述實施例適當地結合來實施本實施例。
[示例1]
在本示例中，將參考圖34A和34B等描述其中使用In-Sn-Zn類氧化物半導體膜的電晶體的示例。
圖34A和34B是具有頂閘頂接觸結構的共面電晶體的俯視圖和橫截面圖。圖34A是電晶體的俯視圖。圖34B是沿圖34A中的虛線A1-A2截取的橫截面圖。
圖34B中所示的電晶體包括：基板1500；設置在基板1500上的基部絕緣膜1502；設置在基部絕緣膜1502周圍的保護絕緣膜1504；設置在基部絕緣膜1502和保護絕緣膜1504上並包括高電阻區1506a和低電阻區1506b的氧化物半導體膜1506；設置在氧化物半導體膜1506上的閘極絕緣膜1508；設置得與氧化物半導體膜1506交疊的閘極電極1510，閘極絕緣膜1508位於它們之間；設置得與閘極電極1510的側表面接觸的側壁絕緣膜1512；設置 得至少與低電阻區1506b接觸的一對電極1514；設置得至少覆蓋氧化物半導體膜1506、閘極電極1510和該對電極1514的層間絕緣膜1516；以及設置得透過層間絕緣膜1516中形成的開口部分連接到該對電極1514中的至少一個的佈線1518。
儘管未示出，但是可以設置保護膜以覆蓋層間絕緣膜1516和佈線1518。用該保護膜，可以減少由於層間絕緣膜1516的表面傳導而產生的微量洩漏電流，且因此電晶體的截止態電流可以減小。
[示例2]
在本示例中，將在下面描述其中使用In-Sn-Zn類氧化物半導體膜作為氧化物半導體膜的電晶體的另一示例。
圖35A和35B是示出本示例中製造的電晶體的結構的俯視圖和橫截面圖。圖35A是電晶體的俯視圖。圖35B是沿圖35A中的虛線B1-B2截取的橫截面圖。
圖35B所示的電晶體包括基板1600；在基板1600上設置的基部絕緣膜1602；在基部絕緣膜1602上設置的氧化物半導體膜1606；與氧化物半導體膜1606接觸的一對電極1614；設置在氧化物半導體膜16106和該對電極1614上的閘極絕緣膜1608；設置得與氧化物半導體膜1606交疊的閘極電極1610，閘極絕緣膜1608位於它們之間；設置得覆蓋閘極絕緣膜1608和閘極電極1610的層間絕緣膜1616；透過層間絕緣膜1616中形成的開口部分與 該對電極1614連接的佈線1618；以及設置得覆蓋層間絕緣膜1616和佈線1618的保護膜1620。
作為基板1600，使用玻璃基板。作為基部絕緣膜1602，使用氧化矽膜。作為氧化物半導體膜1606，使用In-Sn-Zn類氧化物半導體膜。作為一對電極1614，使用鎢膜。作為閘極絕緣膜1608，使用氧化矽膜。閘極電極1610具有氮化鉭膜和鎢膜的疊層結構。層間絕緣膜1616具有氧氮化矽膜和聚醯亞胺的疊層結構。佈線1618具有其中鈦膜、鋁膜和鈦膜依此順序形成的疊層結構。作為保護膜，使用聚醯亞胺膜。
請注意，在具有圖35A所示結構的電晶體中，閘極電極1610與一對電極1614之一交疊的部分的寬度被稱為Lov。類似地，一對電極1614的不與氧化物半導體膜1606交疊的部分的寬度被稱為dW。
[示例3]
根據本發明一實施例的半導體裝置能確保高速操作，抑制功耗並實現高整合度。可以用能高速操作的半導體裝置或高整合度的半導體裝置提供精密的電子裝置。此外，可以用低功耗的半導體裝置提供具有低功耗的電子裝置。特別地，在難以連續接收功率的攜帶型電子裝置的情況下，當添加根據本發明一實施例的具有低功耗的半導體裝置作為電子裝置的組成部分時，可以獲得連續操作時間增加的優勢。
根據本發明一實施例的半導體裝置可以用於顯示器、個人電腦或具有記錄媒體的圖像再現裝置(通常為再現記錄媒體諸如數位萬用盤(DVD)的內容並具有顯示器以用於顯示所再現的圖像的裝置)。可以包括根據本發明一實施例的半導體裝置的電子裝置的其他示例是行動電話、包括攜帶型遊戲機的遊戲機、攜帶型資訊終端、電子書閱讀器、視頻攝像機、數位靜態攝像機、眼罩型顯示器(頭部安裝顯示器)、導航系統、音頻再現裝置(例如汽車音響系統和數位音頻播放器)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動售貨機。在圖17A至17C中示出了這些電子裝置的具體例子。
圖17A示出一種攜帶型遊戲機，包括外殼7031、外殼7032、顯示部分7033、顯示部分7034、麥克風7035、揚聲器7036、操作鍵7037、手寫筆7038等。根據本發明一實施例的半導體裝置可以用於控制攜帶型遊戲機的驅動的積體電路。根據本發明一實施例的半導體裝置用於控制攜帶型遊戲機的驅動的積體電路，從而能夠提供精密的攜帶型遊戲機和具有低功耗的攜帶型遊戲機。請注意，儘管圖17A所示的攜帶型遊戲機包括兩個顯示部分7033和7034，但攜帶型遊戲機所包含的顯示部分不限於兩個。
圖17B示出一種行動電話，包括外殼7041、顯示部分7042、音頻輸入部分7043、音頻輸出部分7044、操作鍵7045、光接收部分7046等。光接收部分7046所接收的光被轉化成電信號，從而可以載入外部圖像。根據本發明 一實施例的半導體裝置可以用於控制行動電話的驅動的積體電路。根據本發明一實施例的半導體裝置用於控制行動電話的驅動的積體電路，從而能提供精密的行動電話和具有低功耗的行動電話。
圖17C示出一種攜帶型資訊終端，包括外殼7051、顯示部分7052、操作鍵7053等。數據機可以包括在圖17C所示的攜帶型資訊終端的外殼7051中。根據本發明一實施例的半導體裝置可以用於控制攜帶型資訊終端的驅動的積體電路。根據本發明一實施例的半導體裝置用於控制攜帶型資訊終端的驅動的積體電路，從而能夠提供精密的攜帶型資訊終端和具有低功耗的攜帶型資訊終端。
該示例可以透過與任意上述實施例適當地組合來實施。
102n‧‧‧n通道電晶體
102p‧‧‧p通道電晶體
121‧‧‧電晶體
136‧‧‧電容器
100‧‧‧基板
101‧‧‧絕緣膜
103n‧‧‧半導體膜
104n‧‧‧閘極絕緣膜
105n‧‧‧閘極電極
161、162‧‧‧導電膜
108‧‧‧第一區
109、110‧‧‧第二區
111、112‧‧‧第三區
103p‧‧‧半導體膜
104p‧‧‧閘極絕緣膜
105p‧‧‧閘極電極
162、163‧‧‧導電膜
114‧‧‧第一區
115、116‧‧‧第二區
117、118‧‧‧第三區
119、120‧‧‧絕緣膜
120a‧‧‧第一氧化物絕緣膜
120b‧‧‧第二氧化物絕緣膜
122‧‧‧氧化物半導體膜
123‧‧‧閘極絕緣膜
124‧‧‧閘極電極
127‧‧‧第一區
128、129‧‧‧第二區
164‧‧‧導電膜
130‧‧‧側壁
131‧‧‧絕緣膜
132‧‧‧末端部分
133‧‧‧導電膜
134‧‧‧絕緣膜
135‧‧‧導電膜
136‧‧‧電容器
140‧‧‧絕緣膜
140a‧‧‧第一氧化物絕緣膜
140b‧‧‧第二氧化物絕緣膜
142‧‧‧氧化物半導體膜
143‧‧‧閘極絕緣膜
144‧‧‧閘極電極
147‧‧‧第一區
600‧‧‧半導體裝置
601‧‧‧控制單元
602‧‧‧運算邏輯單元
603‧‧‧資料快取記憶體
604‧‧‧指令快取記憶體
605‧‧‧程式計數器
606‧‧‧指令暫存器
607‧‧‧主記憶體
608‧‧‧暫存器檔
1101‧‧‧基部絕緣層
1102‧‧‧嵌入絕緣體
1103a、1103c‧‧‧半導體區
1103b‧‧‧本征半導體區
1105‧‧‧閘極電極
1104‧‧‧閘極絕緣膜
1106a、1106b‧‧‧側壁絕緣體
1107‧‧‧絕緣體
1108a‧‧‧源極電極
1108b‧‧‧汲極電極
173、174、175‧‧‧絕緣膜
190、191‧‧‧第三區
180、181‧‧‧絕緣膜
148、149‧‧‧第二區
150‧‧‧側壁
151‧‧‧絕緣膜
152‧‧‧末端部分
153‧‧‧導電膜
154‧‧‧絕緣膜
155‧‧‧導電膜
157‧‧‧背閘極電極
156、158‧‧‧導電膜
200‧‧‧記憶體電路
201‧‧‧第一反相元件
202‧‧‧第二反相元件
211‧‧‧記憶元件
205‧‧‧電容器
206‧‧‧開關元件
203、204‧‧‧電晶體
207、209‧‧‧p通道電晶體
208、210‧‧‧n通道電晶體
401‧‧‧開關元件
402‧‧‧記憶體電路
403‧‧‧記憶體電路組
187‧‧‧絕緣膜
186、188‧‧‧導電膜
1500‧‧‧基板
1502‧‧‧基部絕緣膜
1504‧‧‧保護絕緣膜
1506‧‧‧氧化物半導體膜
1506a‧‧‧高電阻區
1506b‧‧‧低電阻區
1508‧‧‧閘極絕緣膜
1510‧‧‧閘極電極
1512‧‧‧側壁絕緣膜
1514‧‧‧電極
1516‧‧‧層間絕緣膜
1518‧‧‧佈線
1600‧‧‧基板
1602‧‧‧基部絕緣膜
1606‧‧‧氧化物半導體膜
1608‧‧‧閘極絕緣膜
1610‧‧‧閘極電極
1614‧‧‧電極
1616‧‧‧層間絕緣膜
1618‧‧‧佈線
1620‧‧‧保護膜
7031、7032‧‧‧外殼
7033、7034‧‧‧顯示部分
7035‧‧‧麥克風
7036‧‧‧揚聲器
7037‧‧‧操作鍵
7038‧‧‧手寫筆
7041‧‧‧外殼
7042‧‧‧顯示部分
7043‧‧‧音頻輸入部分
7044‧‧‧音頻輸出部分
7045‧‧‧操作鍵
7046‧‧‧光接收部分
7051‧‧‧外殼
7052‧‧‧顯示部分
7053‧‧‧操作鍵
在附圖中：圖1是半導體裝置的橫截面圖；圖2A和2C是電晶體的橫截面圖，圖2B是電晶體的俯視圖；圖3是半導體裝置的橫截面圖；圖4A和4C是電晶體的橫截面圖，圖4B是電晶體的俯視圖；圖5是記憶體電路的電路圖；圖6A和6B是示出記憶體構造的圖； 圖7是半導體裝置的方塊圖；圖8A、8B、8C、8D和8E示出用於製造半導體裝置的方法；圖9A、9B、9C和9D示出用於製造半導體裝置的方法；圖10A、10B、10C和10D示出用於製造半導體裝置的方法；圖11A、11B、11C和11D示出用於製造半導體裝置的方法；圖12A、12B、12C和12D示出用於製造半導體裝置的方法；圖13A、13B、13C和13D示出用於製造半導體裝置的方法；圖14A、14B和14C示出用於製造半導體裝置的方法；圖15A和15B示出用於製造半導體裝置的方法；圖16A和16B示出用於製造半導體裝置的方法；圖17A、17B和17C是電子裝置的視圖；圖18A、18B、18C、18D和18E是示出根據本發明一實施例的氧化物半導體的結構的圖；圖19A、19B和19C是示出根據本發明一實施例的氧化物半導體的結構的圖；圖20A、20B和20C是示出根據本發明一實施例的氧化物半導體的結構的圖； 圖21是示出基板加熱溫度與缺陷密度之間關係的曲線圖；圖22是示出透過計算獲得的遷移率的閘極電壓相關性的曲線圖；圖23A、23B和23C是分別示出透過計算獲得的汲極電流和遷移率的閘極電壓相關性的曲線圖；圖24A、24B和24C是分別示出透過計算獲得的汲極電流和遷移率的閘極電壓相關性的曲線圖；圖25A、25B和25C是分別示出透過計算獲得的汲極電流和遷移率的閘極電壓相關性的曲線圖；圖26A和26B示出用於計算的電晶體結構的橫截面結構；圖27A、27B和27C是示出均包括氧化物半導體膜的電晶體的特性的曲線圖；圖28A和28B示出樣品1的電晶體在BT測試之後的Vgs-Ids特性；圖29A和29B示出樣品2的電晶體在BT測試之後的Vgs-Ids特性；圖30示出樣品A和樣品B的XRD譜；圖31是示出在電晶體的測量中截止態電流和基板溫度之間的關係的曲線圖；圖32是示出Ids和遷移率的Vgs相關性的曲線圖；圖33A是示出基板溫度和臨界值電壓之間關係的曲線圖，圖33B是示出基板溫度和遷移率之間關係的曲線圖； 圖34A和34B是半導體裝置的俯視圖和橫截面圖；圖35A和35B是半導體裝置的俯視圖和橫截面圖；圖36是半導體裝置的橫截面圖；圖37A和37C是電晶體的橫截面圖，圖37B是電晶體的俯視圖；圖38是半導體裝置的橫截面圖；圖39是半導體裝置的橫截面圖；圖40A和40C是電晶體的橫截面圖，圖40B是電晶體的俯視圖；圖41是半導體裝置的橫截面圖；圖42A、42B、42C和42D示出用於製造半導體裝置的方法；圖43A、43B和43C示出用於製造半導體裝置的方法；圖44A、44B和44C示出用於製造半導體裝置的方法；圖45A、45B和45C示出用於製造半導體裝置的方法；圖46A和46B示出用於製造半導體裝置的方法；圖47A和47B示出用於製造半導體裝置的方法；圖48A、48B和48C示出用於製造半導體裝置的方法；圖49A、49B和49C示出用於製造半導體裝置的方法； 圖50A和50B示出用於製造半導體裝置的方法；圖51A和51B示出用於製造半導體裝置的方法；以及圖52A和52B示出用於製造半導體裝置的方法。
200‧‧‧記憶體電路
201‧‧‧第一反相元件
202‧‧‧第二反相元件
211‧‧‧記憶元件
205‧‧‧電容器
206‧‧‧開關元件
203、204‧‧‧電晶體
207、209‧‧‧p通道電晶體
208、210‧‧‧n通道電晶體

Claims (49)

  1. 一種半導體裝置，包含：能保持一位元資訊的易失性記憶元件；電容器；以及開關，配置來控制該易失性記憶元件與該電容器之間的電荷傳輸，使得該開關和該電容器能以非易失性方式保持該位元資訊。
  2. 如申請專利範圍第1項的半導體裝置，其中當對該半導體裝置供電時，該半導體裝置配置為在該易失性記憶元件中保持該位元資訊，且其中當不對該半導體裝置供電時，該半導體裝置配置為藉由使用該開關和該電容器來保持該位元資訊。
  3. 如申請專利範圍第1項的半導體裝置，其中該開關包含含有氧化物半導體膜的電晶體。
  4. 如申請專利範圍第1項的半導體裝置，還包含在該易失性記憶元件中的第一電晶體，其中該第一電晶體包含在主動層中的具有結晶性的矽或具有結晶性的鍺，且其中該開關包含含有氧化物半導體膜作為主動層的第二電晶體。
  5. 如申請專利範圍第1項的半導體裝置，還包含：半導體基板；以及在該易失性記憶元件中的第一電晶體，其中該第一電晶體包含在該半導體基板中的通道形成 區，且其中該開關包含第二電晶體，該第二電晶體包含作為主動層的氧化物半導體膜。
  6. 如申請專利範圍第1項的半導體裝置，還包含：在該易失性記憶元件中的第一電晶體；以及在該第一電晶體上的絕緣膜，其中該開關包含形成在該絕緣膜上的第二電晶體，該第二電晶體包含作為主動層的氧化物半導體膜。
  7. 一種半導體裝置，包含：包含第一電晶體的記憶元件；在該第一電晶體上的絕緣膜；在該絕緣膜上的第二電晶體，該第二電晶體包含閘極電極、與該閘極電極重疊的氧化物半導體膜、置於該閘極電極與該氧化物半導體膜之間的閘極絕緣膜、源極電極和汲極電極；以及電容器，包含透過該第二電晶體的氧化物半導體膜、源極電極和汲極電極功能上連接到該記憶元件的電極。
  8. 一種半導體裝置，包含：包含第一電晶體的記憶元件；在該第一電晶體上的絕緣膜；在該絕緣膜上的第二電晶體，該第二電晶體包含閘極電極、與該閘極電極重疊的氧化物半導體膜、置於該閘極電極與該氧化物半導體膜之間的閘極絕緣膜、源極電極和汲極電極； 電容器，包含透過該第二電晶體的氧化物半導體膜、源極電極和汲極電極功能上連接到該記憶元件的電極；以及反相元件，包含電連接到該第一電晶體的源極電極和汲極電極之一且電連接到該第二電晶體的源極電極和汲極電極之一的輸入端。
  9. 一種半導體裝置，包含：包含第一電晶體的記憶元件；在該第一電晶體上的絕緣膜；第二電晶體，該第二電晶體包含閘極電極、與該閘極電極重疊的氧化物半導體膜、置於該閘極電極和該氧化物半導體膜之間的閘極絕緣膜、源極電極和汲極電極；電容器，包含透過該第二電晶體的氧化物半導體膜、源極電極和汲極電極功能上連接到該記憶元件的電極；包含第一輸入端和第一輸出端的第一反相元件，該第一輸入端電連接到該第一電晶體的源極電極和汲極電極之一且電連接到該第二電晶體的源極電極和汲極電極之一；包含第二輸入端和第二輸出端的第二反相元件，該第二輸出端電連接到該第一反相元件的第一輸出端；以及電連接在該第二輸出端和該第一輸入端之間的第三電晶體。
  10. 如申請專利範圍第1項的半導體裝置，還包含在該易失性記憶元件中的第一電晶體，其中該開關包含含有氧化物半導體膜作為主動層的第 二電晶體，其中該第一電晶體的源極電極和汲極電極之一電連接到該第二電晶體的源極電極和汲極電極之一，且其中該第二電晶體的源極電極和汲極電極中的另一個電連接到該電容器的電極。
  11. 如申請專利範圍第7項的半導體裝置，其中該第一電晶體的源極電極和汲極電極之一電連接到該第二電晶體的源極電極和汲極電極之一，且其中該第二電晶體的源極電極和汲極電極中的另一個電連接到該電容器的該電極。
  12. 如申請專利範圍第8項的半導體裝置，其中該第一電晶體的源極電極和汲極電極的該之一電連接到該第二電晶體的源極電極和汲極電極的該之一，且其中該第二電晶體的源極電極和汲極電極中的另一個電連接到該電容器的該電極。
  13. 如申請專利範圍第1項的半導體裝置，其中該開關包含電晶體，且其中該電容器的電極和該電晶體的源極電極和汲極電極中的至少一個由同一膜製成。
  14. 如申請專利範圍第7項的半導體裝置，其中該電容器的該電極和該第二電晶體的源極電極和汲極電極中的至少一個由同一膜製成。
  15. 如申請專利範圍第8項的半導體裝置，其中該電容器的該電極和該第二電晶體的源極電極和 汲極電極中的至少一個由同一膜製成。
  16. 如申請專利範圍第1項的半導體裝置，其中該開關包含具有氧化物半導體膜、閘極電極和置於該氧化物半導體膜與該閘極電極之間的閘極絕緣膜的電晶體，該半導體裝置還包含：含有氧的氧化物絕緣膜，該氧化物半導體膜置於該氧化物絕緣膜和該閘極絕緣膜之間，其中該氧化物絕緣膜的一區域與該氧化物半導體膜的一區域直接接觸，該氧化物半導體膜的該區域與該閘極電極重疊。
  17. 如申請專利範圍第7項的半導體裝置，還包含：含有氧的氧化物絕緣膜，該氧化物半導體膜置於該氧化物絕緣膜和該閘極絕緣膜之間，其中該氧化物絕緣膜的一區域與該氧化物半導體膜的一區域直接接觸，該氧化物半導體膜的該區域與該閘極電極重疊。
  18. 如申請專利範圍第8項的半導體裝置，還包含：含有氧的氧化物絕緣膜，該氧化物半導體膜置於該氧化物絕緣膜和該閘極絕緣膜之間，其中該氧化物絕緣膜的一區域與該氧化物半導體膜的一區域直接接觸，該氧化物半導體膜的該區域與該閘極電極重疊。
  19. 如申請專利範圍第1項的半導體裝置， 其中該開關包含具有氧化物半導體膜、閘極電極和置於該氧化物半導體膜與該閘極電極之間的閘極絕緣膜的電晶體，該半導體裝置還包含：第一絕緣膜，該第一絕緣膜是含有氧的氧化物絕緣膜；以及在該第一絕緣膜上的第二絕緣膜，其中該氧化物半導體膜置於該閘極絕緣膜與該第一絕緣膜之間，且其中該第一絕緣膜的一區域與該氧化物半導體膜的一區域直接接觸，該氧化物半導體膜的該區域透過該第二絕緣膜中的開口與該閘極電極重疊。
  20. 如申請專利範圍第7項的半導體裝置，還包含：第一絕緣膜，該第一絕緣膜是含有氧的氧化物絕緣膜；以及在該第一絕緣膜上的第二絕緣膜，其中該氧化物半導體膜置於該閘極絕緣膜與該第一絕緣膜之間，且其中該第一絕緣膜的一區域與該氧化物半導體膜的一區域直接接觸，該氧化物半導體膜的該區域透過該第二絕緣膜中的開口與該閘極電極重疊。
  21. 如申請專利範圍第8項的半導體裝置，還包含：第一絕緣膜，該第一絕緣膜是含有氧的氧化物絕緣膜；以及 在該第一絕緣膜上的第二絕緣膜，其中該氧化物半導體膜置於該閘極絕緣膜與該第一絕緣膜之間，且其中該第一絕緣膜的一區域與該氧化物半導體膜的一區域直接接觸，該氧化物半導體膜的該區域透過該第二絕緣膜中的開口與該閘極電極重疊。
  22. 如申請專利範圍第1項的半導體裝置，其中該開關包含具有氧化物半導體膜、閘極電極和置於該氧化物半導體膜與該閘極電極之間的閘極絕緣膜的電晶體，該半導體裝置還包含：第一絕緣膜，該第一絕緣膜是含有氧的第一氧化物絕緣膜；在該第一絕緣膜上的第二絕緣膜；以及置於該第一絕緣膜與該第二絕緣膜之間的第三絕緣膜，該第三絕緣膜是含有氧的第二氧化物絕緣膜，其中該氧化物半導體膜置於該閘極絕緣膜與該第一絕緣膜之間，其中該第一絕緣膜的一區域透過在該第二絕緣膜和該第三絕緣膜的每一個中的開口與該氧化物半導體膜的一區域直接接觸，該氧化物半導體膜的該區域與該閘極電極重疊，且其中該氧化物半導體膜的側面部分與該第三絕緣膜直接接觸。
  23. 如申請專利範圍第7項的半導體裝置，還包含：第一絕緣膜，該第一絕緣膜是含有氧的第一氧化物絕緣膜；在該第一絕緣膜上的第二絕緣膜；以及置於該第一絕緣膜與該第二絕緣膜之間的第三絕緣膜，該第三絕緣膜是含有氧的第二氧化物絕緣膜，其中該氧化物半導體膜置於該閘極絕緣膜與該第一絕緣膜之間，其中該第一絕緣膜的一區域透過在該第二絕緣膜和該第三絕緣膜的每一個中的開口與該氧化物半導體膜的一區域直接接觸，該氧化物半導體膜的該區域與該閘極電極重疊，且其中該氧化物半導體膜的側面部分與該第三絕緣膜直接接觸。
  24. 如申請專利範圍第8項的半導體裝置，還包含：第一絕緣膜，該第一絕緣膜是含有氧的第一氧化物絕緣膜；在該第一絕緣膜上的第二絕緣膜；以及置於該第一絕緣膜與該第二絕緣膜之間的第三絕緣膜，該第三絕緣膜是含有氧的第二氧化物絕緣膜，其中該氧化物半導體膜置於該閘極絕緣膜與該第一絕緣膜之間，其中該第一絕緣膜的一區域透過在該第二絕緣膜和該第三絕緣膜的每一個中的開口與該氧化物半導體膜的一區 域直接接觸，該氧化物半導體膜的該區域與該閘極電極重疊，且其中該氧化物半導體膜的側面部分與該第三絕緣膜直接接觸。
  25. 如申請專利範圍第7項的半導體裝置，其中該第一電晶體包含具有結晶性的矽或具有結晶性的鍺。
  26. 如申請專利範圍第8項的半導體裝置，其中該第一電晶體包含具有結晶性的矽或具有結晶性的鍺。
  27. 如申請專利範圍第7項的半導體裝置，其中該第一電晶體包含在塊體半導體基板中的通道形成區。
  28. 如申請專利範圍第8項的半導體裝置，其中該第一電晶體包含在塊體半導體基板中的通道形成區。
  29. 如申請專利範圍第1項的半導體裝置，其中該開關包含具有氧化物半導體膜的電晶體，且其中該氧化物半導體膜包括c軸排列的晶體氧化物半導體。
  30. 如申請專利範圍第7項的半導體裝置，其中該第二電晶體的氧化物半導體膜包括c軸排列的晶體氧化物半導體。
  31. 如申請專利範圍第8項的半導體裝置， 其中該第二電晶體的氧化物半導體膜包括c軸排列的晶體氧化物半導體。
  32. 如申請專利範圍第1項的半導體裝置，其中該開關包含具有氧化物半導體膜的電晶體，且其中該氧化物半導體膜包括In-Ga-Zn類氧化物。
  33. 如申請專利範圍第7項的半導體裝置，其中該第二電晶體的氧化物半導體膜包含In-Ga-Zn類氧化物。
  34. 如申請專利範圍第8項的半導體裝置，其中該第二電晶體的氧化物半導體膜包含In-Ga-Zn類氧化物。
  35. 如申請專利範圍第1項的半導體裝置，其中該開關包含具有氧化物半導體膜的電晶體，且其中該電晶體的氧化物半導體膜包含用InMO3(ZnO)m表示的材料，其中滿足m>0，m不是整數，M表示選自Ga、Fe、Mn和Co的一種或更多種金屬元素。
  36. 如申請專利範圍第7項的半導體裝置，其中該第二電晶體的氧化物半導體膜包含用InMO3(ZnO)m表示的材料，其中滿足m>0，m不是整數，M表示選自Ga、Fe、Mn和Co的一種或更多種金屬元素。
  37. 如申請專利範圍第8項的半導體裝置，其中該第二電晶體的氧化物半導體膜包含用InMO3(ZnO)m表示的材料，其中滿足m>0，m不是整數，M表示選自Ga、Fe、Mn和Co的一種或更多種金屬元素。
  38. 如申請專利範圍第1項的半導體裝置，其中該開關包含具有氧化物半導體膜的電晶體，且其中該電晶體的氧化物半導體膜包含用In3SnO5(ZnO)n表示的材料，其中滿足n>0，且n不是整數。
  39. 如申請專利範圍第7項的半導體裝置，其中該第二電晶體的氧化物半導體膜包含用In3SnO5(ZnO)n表示的材料，其中滿足n>0，且n不是整數。
  40. 如申請專利範圍第8項的半導體裝置，其中該第二電晶體的氧化物半導體膜包含用In3SnO5(ZnO)n表示的材料，其中滿足n>0，且n不是整數。
  41. 一種處理單元，包含如申請專利範圍第1項的半導體裝置。
  42. 一種處理單元，包含如申請專利範圍第7項的半導體裝置。
  43. 一種處理單元，包含如申請專利範圍第8項的半導體裝置。
  44. 一種緩衝記憶體裝置，包含如申請專利範圍第1項的半導體裝置。
  45. 一種緩衝記憶體裝置，包含如申請專利範圍第7項的半導體裝置。
  46. 一種緩衝記憶體裝置，包含如申請專利範圍第8項的半導體裝置。
  47. 一種攜帶型電子裝置，包含如申請專利範圍第1項的半導體裝置。
  48. 一種攜帶型電子裝置，包含如申請專利範圍第7項的半導體裝置。
  49. 一種攜帶型電子裝置，包含如申請專利範圍第8項的半導體裝置。
TW101114163A 2011-04-29 2012-04-20 半導體裝置 TWI556234B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011102571 2011-04-29
JP2011102569 2011-04-29
JP2011113237 2011-05-20
JP2011113238 2011-05-20

Publications (2)

Publication Number Publication Date
TW201308326A true TW201308326A (zh) 2013-02-16
TWI556234B TWI556234B (zh) 2016-11-01

Family

ID=46298224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101114163A TWI556234B (zh) 2011-04-29 2012-04-20 半導體裝置

Country Status (6)

Country Link
US (4) US9111795B2 (zh)
EP (1) EP2518767A3 (zh)
JP (3) JP5934566B2 (zh)
KR (1) KR101958383B1 (zh)
CN (2) CN106981489B (zh)
TW (1) TWI556234B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781887B (zh) * 2014-10-28 2022-10-21 日商半導體能源研究所股份有限公司 功能面板、功能面板的製造方法、模組以及資料處理裝置

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605630B2 (en) * 2009-10-12 2023-03-14 Monolithic 3D Inc. 3D integrated circuit device and structure with hybrid bonding
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8804405B2 (en) * 2011-06-16 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
US8995218B2 (en) 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014077295A1 (en) 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9224478B2 (en) * 2013-03-06 2015-12-29 Freescale Semiconductor, Inc. Temperature-based adaptive erase or program parallelism
JP6111458B2 (ja) * 2013-03-28 2017-04-12 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
TWI638519B (zh) * 2013-05-17 2018-10-11 半導體能源研究所股份有限公司 可程式邏輯裝置及半導體裝置
KR102537022B1 (ko) * 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9293599B2 (en) * 2013-05-20 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
KR102244460B1 (ko) 2013-10-22 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9257407B2 (en) * 2013-10-28 2016-02-09 Qualcomm Incorporated Heterogeneous channel material integration into wafer
US9960280B2 (en) * 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6305067B2 (ja) * 2014-01-09 2018-04-04 株式会社東芝 半導体装置の製造方法
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR102326409B1 (ko) * 2014-02-24 2021-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911202B1 (en) 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
JP6509596B2 (ja) 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
JP6541398B2 (ja) * 2014-04-11 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
US9461144B2 (en) 2014-06-13 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor device fabrication
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
KR102303957B1 (ko) * 2014-09-30 2021-09-27 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
KR102327145B1 (ko) * 2014-09-30 2021-11-16 삼성전자주식회사 온도를 이용하여 적어도 하나의 노드의 전력을 예측하는 집적 회로와 이를 포함하는 시스템
US9903764B2 (en) * 2014-09-30 2018-02-27 Samsung Electronics Co., Ltd. Integrated circuit for estimating power of at least one node using temperature and a system including the same
KR20230058538A (ko) * 2014-11-28 2023-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
KR20170091139A (ko) 2014-12-01 2017-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 상기 표시 장치를 갖는 표시 모듈, 및 상기 표시 장치 또는 상기 표시 모듈을 갖는 전자 기기
KR102526654B1 (ko) * 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR102440302B1 (ko) * 2015-04-13 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10192995B2 (en) * 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104966696B (zh) * 2015-05-06 2017-11-28 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
JP2017022377A (ja) 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
US9917017B2 (en) 2015-12-29 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate process for semiconductor devices
JP6692645B2 (ja) * 2016-01-15 2020-05-13 株式会社ジャパンディスプレイ 半導体装置
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP6541623B2 (ja) * 2016-06-20 2019-07-10 東京エレクトロン株式会社 プラズマ処理装置、及び波形補正方法
US10388397B2 (en) * 2016-07-01 2019-08-20 Synopsys, Inc. Logic timing and reliability repair for nanowire circuits
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
US10147681B2 (en) 2016-12-09 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2018157101A (ja) 2017-03-17 2018-10-04 東芝メモリ株式会社 トランジスタ、メモリ及びトランジスタの製造方法
US10714400B2 (en) 2017-08-30 2020-07-14 Micron Technology, Inc. Methods of forming semiconductor structures comprising thin film transistors including oxide semiconductors
CN111033702B (zh) 2017-09-05 2023-12-05 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US11349032B2 (en) 2017-12-22 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019145616A (ja) 2018-02-19 2019-08-29 株式会社東芝 半導体装置
US11404107B2 (en) * 2018-03-29 2022-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
CN109459396B (zh) * 2018-12-04 2023-08-25 南京信息工程大学 大气颗粒物碳同位素在线激光探测分析仪及其使用方法
KR102537379B1 (ko) * 2018-12-21 2023-05-26 삼성디스플레이 주식회사 발광 표시 장치
JP2020136312A (ja) * 2019-02-13 2020-08-31 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
CN110854172B (zh) * 2019-11-26 2022-07-29 京东方科技集团股份有限公司 半导体器件、像素电路、显示面板及显示装置
CN111952185B (zh) * 2020-08-21 2024-03-29 中国科学院上海微系统与信息技术研究所 可降低对准难度的soi器件及其制备方法
KR20230056710A (ko) 2020-08-27 2023-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
JP2024131628A (ja) 2023-03-16 2024-09-30 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4347448A (en) 1980-11-07 1982-08-31 Mostek Corporation Buffer circuit for semiconductor memory
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04132309A (ja) 1990-09-22 1992-05-06 Mitsubishi Electric Corp 出力バッファ回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
EP0585059B1 (en) * 1992-08-21 1999-05-12 STMicroelectronics, Inc. Vertical memory cell processing and structure manufactured by that processing
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JPH0778484A (ja) 1993-07-13 1995-03-20 Nkk Corp 記憶素子、不揮発性メモリ、不揮発性記憶装置及びそれを用いた情報記憶方法
JPH07121444A (ja) 1993-10-21 1995-05-12 Fuji Xerox Co Ltd 補助記憶装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
CN1101049C (zh) * 1995-12-07 2003-02-05 中国科学院上海硅酸盐研究所 非挥发性集成铁电薄膜存储器
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3598197B2 (ja) * 1997-03-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
JP2950313B2 (ja) 1998-01-19 1999-09-20 日本電気株式会社 半導体集積回路の入力バッファ回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
DE10152034B4 (de) 2001-10-23 2004-08-26 Infineon Technologies Ag Speicheranordnung
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004079735A (ja) * 2002-08-15 2004-03-11 Nec Corp 薄膜トランジスタの製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6774415B2 (en) 2003-01-02 2004-08-10 International Business Machines Corporation Method and structure for ultra-thin film SOI isolation
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7221605B2 (en) 2004-08-31 2007-05-22 Micron Technology, Inc. Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
TWI475667B (zh) 2005-03-28 2015-03-01 Semiconductor Energy Lab 記憶裝置和其製造方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP5008323B2 (ja) 2005-03-28 2012-08-22 株式会社半導体エネルギー研究所 メモリ装置
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
EP1877867A2 (en) * 2005-04-21 2008-01-16 3T Technologies Limited Methods and apparatus for the manufacture of microstructures
GB2425401A (en) * 2005-04-21 2006-10-25 Stuart Philip Speakman Manufacture of microstructures using peelable mask
US7868320B2 (en) * 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
WO2007013646A1 (en) 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
JP4087416B2 (ja) * 2006-04-06 2008-05-21 シャープ株式会社 パワーｉｃデバイス及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
JP5285235B2 (ja) 2006-04-28 2013-09-11 株式会社半導体エネルギー研究所 半導体装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR100843143B1 (ko) * 2006-12-08 2008-07-02 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TW200910526A (en) 2007-07-03 2009-03-01 Renesas Tech Corp Method of manufacturing semiconductor device
JP2009260004A (ja) 2008-04-16 2009-11-05 Renesas Technology Corp 半導体装置の製造方法
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5415713B2 (ja) 2008-05-23 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2010205987A (ja) 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
CN103794612B (zh) * 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
KR101811999B1 (ko) 2009-11-20 2017-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102652356B (zh) 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
KR101729933B1 (ko) 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
CN102687275B (zh) 2010-02-05 2016-01-27 株式会社半导体能源研究所 半导体装置
US9391209B2 (en) 2010-02-05 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011152254A1 (en) 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102959713B (zh) 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI657580B (zh) 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9023684B2 (en) 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9093538B2 (en) 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9012905B2 (en) 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781887B (zh) * 2014-10-28 2022-10-21 日商半導體能源研究所股份有限公司 功能面板、功能面板的製造方法、模組以及資料處理裝置
TWI799351B (zh) * 2014-10-28 2023-04-11 日商半導體能源研究所股份有限公司 功能面板、功能面板的製造方法、模組以及資料處理裝置
US11818856B2 (en) 2014-10-28 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Functional panel, method for manufacturing the same, module, data processing device

Also Published As

Publication number Publication date
JP2013008946A (ja) 2013-01-10
US9111795B2 (en) 2015-08-18
KR101958383B1 (ko) 2019-03-14
KR20120122912A (ko) 2012-11-07
US10388670B2 (en) 2019-08-20
JP6250906B2 (ja) 2017-12-20
JP2016184748A (ja) 2016-10-20
JP2018074167A (ja) 2018-05-10
CN102760488B (zh) 2017-06-20
EP2518767A2 (en) 2012-10-31
CN106981489B (zh) 2020-11-27
EP2518767A3 (en) 2016-07-27
US20190157309A1 (en) 2019-05-23
US20150340379A1 (en) 2015-11-26
US9773810B2 (en) 2017-09-26
JP5934566B2 (ja) 2016-06-15
CN106981489A (zh) 2017-07-25
US20120273773A1 (en) 2012-11-01
JP6533567B2 (ja) 2019-06-19
US10910404B2 (en) 2021-02-02
US20170179132A1 (en) 2017-06-22
TWI556234B (zh) 2016-11-01
CN102760488A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
TWI556234B (zh) 半導體裝置
US9818749B2 (en) Storage element, storage device, and signal processing circuit
US9536574B2 (en) Memory device and signal processing circuit
TWI570719B (zh) 儲存裝置及信號處理電路
US8929161B2 (en) Signal processing circuit
JP6005388B2 (ja) 半導体装置及び半導体装置の作製方法
US8705292B2 (en) Nonvolatile memory circuit with an oxide semiconductor transistor for reducing power consumption and electronic device
JP6080563B2 (ja) 半導体装置の作製方法
US20120056647A1 (en) Semiconductor device and driving method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees