TW200525665A - Fabrication method of semiconductor integrated circuit device - Google Patents

Fabrication method of semiconductor integrated circuit device Download PDF

Info

Publication number
TW200525665A
TW200525665A TW093131217A TW93131217A TW200525665A TW 200525665 A TW200525665 A TW 200525665A TW 093131217 A TW093131217 A TW 093131217A TW 93131217 A TW93131217 A TW 93131217A TW 200525665 A TW200525665 A TW 200525665A
Authority
TW
Taiwan
Prior art keywords
aforementioned
integrated circuit
wiring
semiconductor integrated
wafer
Prior art date
Application number
TW093131217A
Other languages
English (en)
Other versions
TWI366238B (zh
Inventor
Masayoshi Okamoto
Yoshiaki Hasegawa
Yasuhiro Motoyama
Hideyuki Matsumoto
Shingo Yorisaki
Yasunori Narizuka
Toshiyuki Majima
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200525665A publication Critical patent/TW200525665A/zh
Application granted granted Critical
Publication of TWI366238B publication Critical patent/TWI366238B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/06744—Microprobes, i.e. having dimensions as IC details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

200525665 九、發明說明： 【發明所屬之技術領域】 本發明係有關半導體積體電路裝置之製造技術，特別有 關適用於多數個電極塾以窄間距配置之半導體積體電路之 電性檢查之有效技術。 【先前技術】 例如有一種技術，其係於具有突起電極之半導體裝置之 通電試驗，使用—種具有朝向半導體裝置突出之複㈣錐 狀之接觸器之半導體裝置檢查裝置，使1個以上之接觸器之 稜線或斜面對H@突起電極接觸，以使半導體裝置與半導體 裝置檢查裝置電性接觸，從而防止突起電極與接觸器之接 觸時之突起電極損傷（例：參考專利文獻1}。 又有一種技術，其係在採用使探針接觸半導體晶圓之凸 塊電極以檢查電性特性之際所用之保持體所保持之探針， 具備：第一接觸端子，其係為了將電壓施加於半導體晶圓 之凸塊電極者；第'絕緣構件，其係圍著第—接觸端子者； 第二接觸端子’其係圍著第—絕緣構件，a為了經由凸塊 电極4欢測电壓者，及第二絕緣構件，其係介於第一及第二 接觸端子間者；藉由在第一及第二接觸端子，分別具備第 一和第二端子部及介於第一和第二端子部間之第一和第二 線圈彈菁，以便即使於凸塊電極極小化之情況，仍防止探 針由凸塊電極脫離（例：參考專利文獻2)。 又有一種技術，其係使探針手段之鎳之接觸端接觸形成 於半導體晶圓内之各積體電路裝置之凸塊電極，使積體電 96654.doc 200525665 路私性地連接於試驗測試裝置，冑由推㈣推壓晶圓内相 鄰積體電路^置之凸塊電極，使其前端部變形，高度對齊， 以便將凸塊電極南度對齊之積體電路裝置經由探針手段， 以均勻之接觸電阻連接於試驗職裝置，提升試驗精度， 亦於女l積體電路裝置之際，減少與安裝側間之連接電阻 之變動（例：參考專利文獻3)。 又有一種技術，其係使形成於半導體晶圓之複數錫球與 對應於該等之複數探針分別互相接觸，於測試器側之間送 受信號，進行晶圓之電性檢查之際所使用之接觸器，藉由 將在比球狀錫球之中心之更外側，以電性地導通自如之狀 態而與探針接觸之圓筒部設置為接觸端，以便即使使探針 與錫球接觸，仍可防止錫球之中央部分損傷，並可省略錫 球之重熔步驟，而該接觸器（例：參考專利文獻4)。 [專利文獻1]特開2002-14137號公報 [專利文獻2]特開2002-228682號公報 [專利文獻3]特開平5-283490號公報 [專利文獻4]特開2001-108706號公報 【發明内容】 作為半導體積體電路裝置之檢查技術，有例如：探針檢 查。此探針檢查包含確認是否按照特定機能進行動作之機 能測試，或進行DC動作特性及AC動作特性之測試，辨別良 品/不良品之測試等。 近年來發展半導體積體電路裝置之多機能化，於1個半導 體晶片（以下僅記為晶片）製入複數電路。又，為了降低半導 96654.doc 200525665 體積體電路裝置之製造成本，將半導體元件及配線細線 化’縮小半導體晶片（以下僅記為晶片）之面積，增加每1片 晶圓之取得晶片數。因此，不僅是測試墊（焊墊）數增加，測 試塾之配置窄間距化，測試墊面積亦縮小，伴隨如此之測 試墊之窄間距化，於上述探針檢查欲使用具有懸臂狀探針 之測試器時，存在難以使探針配合測試墊之配置位置設置 之課題。 又’採用具有懸臂狀探針之測試器進行檢查時，為了弄 破形成於測試墊表面之自然氧化膜，使探針與測試墊接 觸，故使探針在測試墊表面掃動。藉由使探針掃動，不僅 弄破測試墊表面之自然氧化膜，亦於測試墊本身的表面產 生掃動所造成之壓痕。如前述，由於測試墊之面積縮小， 因此該壓痕於測試墊表面所佔區域變大。因此，於後續之 步驟，存在連接於該測試墊之焊接線之黏著力降低之課 ^亚且，由於測試墊面積縮小，亦唯恐掃動造成探針前 端由測試墊脫離，2個測試墊短路。 立：由於奴針在測試墊表面掃動，削去測試墊表面之一 由，、所產生之碎屑附著於探針前端。隨著重複掃動， :屑逐漸附著於㈣前端，最後無法確^探針與測試塾 主 連接因此，經過特定次數之掃動後，必須於特定 =片摩擦探針前端以進行清潔。由於需要此清潔步驟， '存在.朱針檢查步驟延長的課題。由於探針檢查步驟延 長’半導體積體電路裝置 體電路裝置之f迭編 長，亦存在半導體積 <衣仏成本增加的課題。 96654.doc 200525665 如前述，由於測試墊數增加，甚至測試墊之窄間距化， 難以實施探針檢查。在此，本發明者等檢討錢使用一種 包含設置如圖79所示之懸臂狀探針1〇1之配線基板ι〇2之測 試器，使該探針101接觸晶片±面之凸塊電極，以進行檢查 之情況。 圖80係放大表示探針檢查步驟中之圖79中之區域a之要 部平面圖，圖81係表示沿著圖80中之c-c線之剖面之要部之 要部剖面圖。於區域A，凸塊電極1〇3之延伸方向與探針 之延伸方向大致相同方向。因此，探針1〇1係於與凸塊電極 103接觸之後，朝向凸塊電極1〇3之延伸方向（於圖8〇及圖8ι 中，以箭頭表示）掃動（參考圖82及圖83)。又，圖84係放大 表不探針檢查步驟中之圖79中之區域B之要部平面圖，圖85 係表示沿著圖84中之D-D線之剖面之要部之要部剖面圖。於 區域B,凸塊電極1〇3之延伸方向與探針1〇1之延伸方向交 叉。因此，探針101係於與凸塊電極1〇3接觸之後，朝向與 凸塊電極103之延伸方向交叉之方向（於如84及圖以中，以 箭頭表示）掃動（過載）（參考圖86及圖87)。因其，唯恐於探 針101之掃動後，探針101之前端由凸塊電極1〇3上脫離，探 針101使2個凸塊電極103之間短路。 又，檢討一種手段，其係利用DFT(Design F〇r 丁⑽咖丨办： 可測試設計）技術或BIST(Built In Self Test :内建自我測試） 技術，減少實際接觸探針之測試墊之數目者。然而，由於 使用 DFT(Design For Testability)技術或 BIST(Built In Self
Test)技術，必須設置新的測試墊。另一方面，為了防止探 96654.doc 200525665 針接觸測試墊之際之衝擊造成元件或配線破壞，测試塾配 置於下部未形成元件或配線之輸出入區域。又，伴隨半導 體積體電路裝置之動作高速化，以減低雜訊（減低電^^ 為目的’將多數電源墊配置於該輸出入區域之必要性婵 大。由於在有限尺寸之晶片内，該輸出入區域之尺寸亦有曰 限，因此存在難以藉由電源墊之配置，確保配置即τ技術 或BIST技術所用之上述測試墊之區域的課題。 “ 本發明之目的在於提供一種技術，其係可實現對於具有 窄間距化之測試墊之半導體積體電路裝置之電性檢查者。 又，本發明之其他目的在於提供一種技術，其係於半導 體積體電路裝置之檢查時，可減低測試墊所產生之損傷者。 又’本發明之其他目的在於提供一種技術，其係縮短半 導體積體電路裝置之製造步驟之電性檢查步驟者。 本發明之前述及其他目的與新特徵，應可由本說明書之 記述及附圖得知。 簡單况明本申請案所揭示之發明中之代表者之概要如其 二欠。 八 本發明之半導體積體電路裝置之製造方法包含以下步 晶 路 數 ⑷準備半導體晶圓之步驟，該半導體晶圓係區割成複數 片區域，於前述複數晶片區域之各個形成半導體積體電 ’於主面上形成與前述半導體積體電路電性地連接之複 第一電極； (b)準備第—卡片之步驟，該第—卡片具有：配線基板， 96654.doc 200525665 ，係：成有第一配線者；第_薄片，其 Γ 連接之弟二配線’前述第二配線與前述第一配線 之二=而：述複數接觸端子之前端與前述半導體晶圓 2面對“料於料轉基板者；及推 從背面推壓前述第一薄片中 筹-係 區域H 成有4讀接觸端子之 ⑷使前述複數接觸端子之前述前端接觸前恭 極、，’進行前述半導體積體電路之電性檢查之步驟’· a 雨述複數接觸端子之前述前端之各個係於前述第一薄片 之主面’與前述複數第一電極中之對應者對向配置/ =複數第一電極係沿著前述晶片區域之外周，以複數 — 《<丁之刖迷弟-電極與包含於第二行之 ^置弟-電極係以沿著前述晶片區域之外周之方向互異地 步::本發明之半導體積體電路裝置之製造方法包含以下 曰(片4「準備半導體晶圓之步驟，該半導體晶圓係區割成複數 :，二域，於前述複數晶片區域之各個形成半導體積體電 ;主面上形成與前述半導體積體電路電性地連接之複 数弟—電極； 其Γ开準Γ第r卡片之步驟，該第—卡片具有：配線基板， 述複數第有弟配線者，第—薄片，其係形成為了使與前 文弟―電極接觸之複數接觸端子及與前述複數接觸端 96654.doc 200525665 子電性地連接之第_ 電性地連接，前述Γ者前述第二配線與前述第—配線 1 a歿文接觸端子之前端與前述半導體曰u 之主面對向而佯拄Μ> 义卞守饈日日0 =保持於料配線基板者；及推壓機構 k月面推壓前述第一薄 八糸 區域H Θ中之$成有所述複數接觸端子之 (C)使前述複數接觸义 述則知接觸前述複數第一電 極：進謂述半導體積體電路之電性檢查之步驟； 則述硬數接觸端子之前述前端之各個係於前述第 之主面，與前述複數第一+ ' 一 灵数弟私極中之對應者對向配置； 丽述第一薄片係藉由以下步驟形成·· (bl)準備具有結晶性之第-基板之步驟； ⑽將前述第-基板選擇性地且各向異性地姓刻，形成 錐型或角錐梯形型之複數第一孔部之步驟； (b3)於前述複數第_ f ρ之各個上部，選擇性地形成將 第—孔部埋入之複數第-金屬膜之步驟； (b4)於前述第一基板 醯亞胺膜之步驟； 金屬膜上，形成第-聚 ⑽將前述第一聚醯亞胺膜選擇性地蝕刻，形成到達前 述稷數弟一金屬膜之複數第一開口部之步驟； ⑽於前述第—聚醯亞胺膜上，形成：前述複數第一開 口部埋入之第二金屬膜，將前述第二金屬膜圖案化，以便 形成與前述複數第-金屬膜電性地連接之複數前述第二配 線之步驟； (b7)於複數前述第二配線及前述第一聚醯亞胺膜上，形 96654.doc -12- 200525665 成弟一聚亞胺膜之步驟· (b8)將第二薄片黏著於 第一基板上，於前述第一 開口部，於前述第一基板 第一區域上之前述第二薄片 屬膜上之前述第二薄片形成第二 … 上之未形成前述第一金屬膜 形成第三開口部之步驟； 述第一基板上之狀況下， 二開口部埋入之彈性材料 (b9)於前述第二薄片黏著於前 於前述第二開口部形成將前述第 之步驟； (b 10)除去鈾述第一基板，由 形成前述複數接觸端子之步驟 月1J述複數之前述第 ，·及 一金屬膜 (bll)除去前述第三開口部 — 丨卜之則述弟二聚醯亞胺膜及前 述第一聚醯亞胺膜之步驟； 别述弟一缚片係與前述丰暮 j k干V體日日回具有相同程度之線膨 脹率。 又’本發明之半導體積體電路裝置之製造方法包含以下 步驟： ⑷準備半導體晶圓之步驟，該半導體晶圓係區割成複數 晶片區域，於前述複數晶片區域之各個形成半導體積體電 路，於主面上形成與前述半導體積體電路電性地連接之複 數第一電極； (b)準備第一卡片之步驟’言亥第一卡片具有··配線基板， 其係形成有第一配線者，·第一薄片，其係形成為了使與前 述複數第一電極接觸之複數接觸端子及與前述複數接觸端 子電性地連接之第二配線，前述第二配線與前述第一配線 96654.doc -13 - 200525665 電性地連接，前述複數接觸端子之前端與前述半導體晶圓 之主面對向而保持於前述配線基板者；及推壓機構，兑係 從背面推壓前述第一薄片中之形成有前述複數接觸端；之 區域者；及 ⑷使前述複數接觸端子之前述前端接觸前述複數第一電 極二進行前述半導體積體電路之電性檢查之步驟； 前述複數接.觸端子之前述前端之各個係於前述第一薄片 之=面，與前述複數第—電極中之對應者對向配置； 前述複數接觸端子之前述前端仙^前料導體積體電 路裝置之製造步驟中附著於前述半導體晶圓之異物之粒徑 大的南度形成。 又，本發明之半導體積體電路裝置之製造方法包 步驟： ⑷準備半導體晶圓之步驟，該半導體晶圓係區割成複數 ’於前«數晶片區域之各個形成半導體積體電 路’於主面上形成與前述半導體積體電路電性地連接之複 數第一電極； ⑻準備第—卡片之步驟’該第一卡片具有：配線基板， 其係形成有第-配線者；第_薄片，其係形成為了使盘前 逑複數第-電極接觸之複數接觸端子及與前述複數接觸端 :電性地連接之第二配線，前述第二配線與前述第一配線 u也連接，月;』述複數接觸端子之前端與前述半導體晶圓 之主面對向而保持於前述配線基板者；及推壓機構，豆係 從背面推壓前述第-薄片中之形成有前述複數接觸端子之 96654.doc -14- 200525665 區域者；及 (C)使則述稷數接觸端子之前述前端接觸前述複數第—電 極、，進行前述半導體積體電路之電性檢查之步驟； 前述複數㈣端子之前述前端之各個係於前述第-薄片 之：面，與前述複數第—電極中之對應者對向配置； 前述複數接觸端早Φ，M A I ^ 子中於前述電性檢查時流入相對大電 》,L第一接*觸端早夕浩、+·、， … 子之則切端與前述第-電極之電性接觸 面=一面積，比於前述電性檢查時流入相對小電流之第 :接觸端子之前述前端與前述第_電極之電性接觸面之第 一面積大。 並且’將本t請案所記載之其他發明概要條列表示於以 下。亦即： = 1:—種半導體積體電路裝置之製造方法，其 包含以下步驟·· (a)準借半導體晶圓之步驟，今 / 曰 μ + ^體日日圓係區割成複數 ;:域’於前述複數晶片區域之各個形成半導體積體電 數第、ί面上形成與前述半導體積體電路電性地連接之複 歎弟一電極； (b)準備第一卡片之步驟，該第 弟卡片具有··配線基板， 八系形成有第一配線者·第一 寻片’其係形成為了使與前 子觸之複數接觸端子及與前述複數接觸端 查連接之第二配線’前述第二配線與前述第一配線 " # ’前㉝複數接觸端子之前端與前述半導體晶圓 之主面對向而保持於前述配線基板者；及推麼機構，其係 96654.doc -15- 200525665 形成有前述複數接觸端子之 從背面推壓前述第一薄片中之 區域者；及 (C)使前述複數接觸端二 _ ^ 之別述耵端接觸前述福砉f+ 極，進行前述半導體積體電路之電性檢杳數弟3 前述複數接觸端子之前述前端之各㈣述第 之主面，與前述複數第—電極 《缚片 前述複數第-電極之各個;^對應者對向配置； I各個為突起電極。 項一種半導體積體電路裝置之製 包含以下步驟·· /、特徵在於 (a) 準備半導體晶圓之步， 晶片區域，於前述複數 ^、圓係£割成複數 路，於主面上形成與前述半二==半導體積體電 數第一電極； ㈣積體电路笔性地連接之複 (b) 準備第一卡片之步驟 其係形成有第-配線者；第一 ^卡^具有·配線基板，
Si 極:妾觸之複數接觸端子及與前述複數接觸端 /地連接之第二配線，前述第二配線與前述第一配線 電性地連接，前述複數接觸端子之前端與前述半導體晶圓 2面對向而保持於前述配線基板者；及推遷機構，其係 k背面推㈣述第一薄片中之形成有前述複數接觸端子之 區域者； (C)於4述半導體晶圓施加電漿處理及洗淨處理中之至少 一方之步驟；及 (d)使則述複數接觸端子之前述前端接觸前述複數第一 96654.doc -16- 200525665 電極，進行前述半導體積體電路之電性檢查之步驟； 刚述複數接觸端子之前述前端之各個係於前述第一薄片 之主面，與刚述複數第一電極中之對應者對向配置。 項3·如項2纪載之半導體積體電路裝置之製造方法，其中 W述電聚處理係灰化處理或採用氟系氣體之蝕刻處理。 =4:如項2記載之半導體積體電路裝置之製造方法，其中 刚述洗淨處理為超音波洗淨處理。
項5: -種半導體積體電路裝置之製造方法，其特徵在於 包含以下步驟： 曰⑷準備半導體晶圓之步驟，該半導體晶®係區割成複數 B曰片區域’於刖述硬數晶片區域之各個形成半導體積體電 ―於主面上形成與所述半導體積體電路電性地連接之複 (b)準備第---^片之步驟，▲女赞 . 甘、 步驟该第一卡片具有：配線基板 -、係幵> 成有第一配線者；第一薄 / 、 十— ，專片，其係形成為了使與 述複數弟一電極接觸
卜禝數接觸鸲子及與前述複數接觸 •性地連接接：弟—配線’前述第二配線與前述第-配 之主面前述複數接觸端子之前端與前述半導體晶 之主面對向而保持於前 從北而地「 』$配綠基板者，及推麼機構，其, 攸月面推壓前述第一薄片中 ，、 區域者；& 巾之形成有前述複數接觸端子」 (C)使前述複數接觸端子之前 極，進杆I、+、A f M J而接觸別述稷數第一 t 仃則述丰導體積體電路之電性&i 俞、十、W <包性檢查之步驟； -述硬數接觸端子之前述前 士 口你於別述第_薄 96654.doc -17- 200525665 之主面，與前述複數第—電極 、， 电位干之對應者對向配置； 丽述（C)步驟包含： (cl)使前述複數接觸端子 1 + 之則述則端接觸前述複數第一 二極=’使前述複數接觸端子之前述前端對於前述複數 弟-电極相對地往第-方向來回動作或單程動作之步驟；及 (c2)前述（cl)步驟之後， 二 進仃則述電性檢查之步驟。 項6:如項5記載之半導體稽 一一 積體電路裝置之製造方法，其中 月丨J述弟一方向係與前述半導 k千V體晶圓之前述主面交叉之方 向0 項7·如項5記載之半導體積體電路裝置之製造方法，苴中 前述複數第一電極係以鋁為主成分。 /、 項8·· —種半導體積體電路 包含以下步驟： 置之“方法’其特徵在於 (a) 準備半導體晶圓之步驟， 曰 /牛導體日日0係區割成複數 日日片區域’於前述複數晶片區 $之各個形成半導體積體電 路’於主面上形成與前述半導 數第-電極； h體積體電路電性地連接之複 (b) 準備第一卡片之步驟，該第一 A ^ 卡片具有：配線基板， 成有第一配線者；第一薄片，其係形成為了使盘前 述複數第一電極接觸之複數接觸 /、 及興則述複數接觸端 子％性地連接之第二配線，前 ]述弟一配線與前述第一配線 :主地連接，前述複數接觸端子之前端與前述半導體晶圓 =向而保持於前述配線基板者；及㈣機構 …推壓前述第一薄片中之形成有前述複數接觸端子之 96654.doc -18- 200525665 區域者；及 (C)使别述複數接觸端子之前述前端接觸前述複數第一電 極’進行前述半導體積體電路之電性檢查之步驟； 月ί述複數晶片區域之各個具有複數電路區塊； 前述複數第一電極形成分別電性地連接於前述複數電路 區塊之各個之複數電極群； 珂述（C)步驟係使前述複數接觸端子之前述前端，接觸與 前述複數電路區塊中之選擇之丨個以上電性地連接之丨個以 上之前述電極群，進行前述半導體積體電路之前述電性檢 查〇 項9.如項8記載之半導體積體電路裝置之製造方法，其中 於前述複數電路區塊之各個，形成進行前述複數電路區 塊之各個之動作檢查之第一電路。 項10 : —種半導體積體電路裝置之製造方法，其特徵在 於包含以下步驟： ⑷準備半導體晶圓之步驟，該半導體晶圓係區割成複數 晶片區域，於前述複數晶片區域之各個形成半導體積體電 路’於主面上形成與前述半導體積體電路電性地連接之複 數第一電極； 平備第
， 〜不 下乃丹有：配線;| 其係形成有第一配線者；第一薄片，其係形成為了相 述=數第-電極接觸之複數接觸端子及與前述複㈣ :包1·生地連接之第二配線，前述第二配線與前述第— 電性地連接，前述複數接觸端子之前端與前述半導患 96654.doc -19- 200525665 之主面對向而保持於前 、月〗之配線基板者；及推壓機構，1 從背面推壓前述第_巷ΰ 、 '_之形成有前述複數接觸端子之 區域者；及 < ⑷使前述複數接觸端子之前述前端接觸前述複數第一電 極二進行前述半導體積體電路之電性檢查之步驟； 2述複數晶片區域之各個具有複數電路區塊，· 前述複數第一電極分忐·筮 _ ^ 刀成·第一電極群，其係平面上與前 述複“路區塊中之第—電路區塊電性地連接者；及第二 電極群，其係與前述第一雷、 £塊以外之前述電路區塊電 性地連接者； 見玉 前述第二電極群配置於沿著前述晶片區域之外周之第二 區域，前述第一電極群配置於比前述第二區域内側之第： 區域； ^⑷步驟係使前述複數接觸端子之前述前端接觸前述 弟一電極群，進行前述半導體積體電路之前述電性檢查。 項11· 一種半導體積體電 於包含以下步驟： 置之製造方法，其特徵在 曰(:準：半導體晶圓之步驟’該半導體晶圓係區割成複數 :=，於前述複數晶片區域之各個形成半導體積體電 路於主面上形成複數第一電極； 二備第一卡片之步驟，該第—卡片具有：配線基板， 述=有第一配線者；第—薄片’其係形成為了使與前 ^弟―電極接觸之複數接觸端子及與前述複數接觸端 地連接之第二配線’前述第二配線與前述第-配線 96654.doc -20- 200525665 電性地連接，前述複數接觸端子之前端與前述 :主面對向而保持於前述配線基板者；及推壓機構，：： 從背面推麼前述第一镇y由 八係 區域H <形成有前述複數接觸端子之 ⑷使前料數料料之前料㈣ 極i進行前述半導體積體電路之電性檢查之步驟电 則返硬數接觸端子之前述前端之各個係 之主面，與前述複數第一電極中之對應者對向配置片 前：複數第-電極配置於沿著前述晶片區域之外周之第 並分成配置於前述晶片區域之角部之第三電極群 及則述弟三電極群以外之第二電極群。 其=12:如項11記載之半導體積體電路裝置之製造方法， 電路二:：：片&域之各個’形成進行前述丰導體積體 =之動作檢查’與前述第三電極群電性地連接之第一電 月）述（C)步驟係使前述複數接觸 皆二十 4馒数接觸鳊子之前述前端接 弟二電極群，進行前述半導 觸前述 項13 體積體電路之前述電性檢查 其中 k 口項11記載之半導體積體電路裝置 之製造方法 前述第二電極群係與前述丰導 二、、 ⑴4千¥體積體電路電性地連接； 月】述（c)步驟係使前述複數接觸 1不 復数接觸鸲子之前述前端接觸前述 弟一包極群及前述第三電極群， 包才群進仃前述半導體積體電路 之刖述電性檢查。 96654.doc -21 - 200525665 項14: 一種半導體積體電路裝置之製造方法，其特徵在 於包含以下步驟·· (a)準備半導體晶圓之步驟，該半導體晶圓係區割成複數 · 晶片區域，於前述複數晶片區域之各個形成半導體積體電 路，於主面上形成與前述半導體積體電路電性地連接之複 數第一電極； ⑻準備第_卡片之步驟，該第—卡片具有··配線基板， 其係形成有第-配線者；第一薄片，其係形成為了使盥前 述複數第-電極接觸之複數接觸端子及與前述複數接觸^ φ 子電性地連接之第二配線，前述第二配線與前述第一配線 電性地連接，前述複數接觸端子之前端與前述半導體晶圓 之主面對向而保持於前述配線基板者；及推麼機構，立係 從背面推壓前述第一薄片中 八 _ 有前料數接觸端子之 區域者；及 (c)使前述複數接觸端 域之前述複數第一電極 檢查之步驟； 子之月纟述而端接觸前述複數晶片區 ，進行前述半導體積體電路之電性
之===端子：前述前端之各個係於前述第一薄 項” ·二引::複數第一電極中之對應者對向配置。 於包含以下步驟： 、置之製造方法’其特徵. (a)準備半導體晶片之步驟， 體積體電路，於主面上形成與 連接之複數第一電極； 該半導體晶片係形成有半導 月1〗迷半導體積體電路電性地 96654.doc '22- 200525665 (b)準備第--ti ^ ^ m ^ ^ 乂驟，δ亥弟—^片且古, 其係形成有筮$ & & 下月八有·配線基板， 4有弟-配線者，·第一薄片 述複數第—電極接觸之複數接觸㈣^為了使與前 子電性地連接之第二配線，前:及^f複數接觸端 電性地連接，前η —配4與刖述第一配線 之主面對” 端子之前端與前述半導體晶圓 俨北品扭r 疋線基板者；及推壓機構，JL係 攸月面推壓前述第一薄 八’、 區域者；及 之形成有前述複數接觸端子之
(C)使前述複數接觸端 I 1、、… 子之則述丽舳接觸前述複數第一電 進订則述半導體積體雷跋 义、、 版積骽冤路之電性檢查之步驟；
前述複數接觸端+夕$ A ’J迹别知之各個係於前述第一薄片 之主面，與前述複數第一 _ 弟電極中之對應者對向配置； 前述複數第一電極伤、、凡益兑、丄、， .4μ 係/σ者則述半導體晶片之外周而以複 二 乐订之則述第一電極與包含於第二行 之前述第一電極係以沿荽侖 乂 /口者則迷+導體晶片之外周之方向而 互異地配置。 員16·如項15 §己載之半導體積體電路裝置之製造方法， 其中 前述第一電極係以合糸士 +、 _ 兔為主成分之突起電極，於平面具有 長邊及短邊之矩形，俞4+、ρ 則述長邊朝向前述半導體晶片之外周 而延伸。 員17 ·如項155己載之半導體積體電路裝置之製造方法， 其中 如述半導體積體雷敗驻 包路裝置包含LCD驅動器。 96654.doc -23 - 200525665 積體電路裝置之製 二配線係由複數層 造方法， 之配線層 項18 :如項15記載之半導體 其中 於鈾述第一薄片中，前述第 所形成。 Μ人—種半導體積體電路I置之製造方法，复特… 於包含以下步驟·· ，、特徵巧 ⑷準備半導體晶片之 體積體電路，於主面…ώ 片係形成有半$ 、查垃 面上形成與前述半導體積體電路電㈣
連接之複數第一電極； 电路电！·生it (b)準備第_卡片之步驟 其係形成有第_配線者1 Γ +片具有.配線基板， η— 線弟—缚片，其係形成為了使盥葡 述複數第-電極接觸之複數接 θ了使與别 子電性地、查# # 接觸^子及與两述複數接觸端 于電!·生地連接之第二配線，前 電性地連接，前述複數接觸端二線述弟-配線 之主面董… 接觸知子之别端與前述半導體晶圓 之主面對向而保持於前述配
從背面推壓前述第一薄片中之二、聖機構’其係 區域者；及 之形成有前述複數接觸端子之 極(，„數接觸端子之前述前端接觸前述複數第-電 _:進相料導體積體轉之電性檢查之步驟； 之=複數！觸端子之前述前端之各個係於前述第-薄片 :與别述複數第—電極中之對應者對向配置，· 則述弟一薄片係藉由以下步驟形成： (bl)準備具有結晶性之第—基板之步驟； ⑽基板選擇性地且各向異性地姓刻，形成 96654.doc -24- 200525665 角錐型或角錐梯形型之複數第一孔部之步驟； (b3)於前述複數第一孔部之各個上部，選擇性地形成將 前述複數第一孔部埋入之複數第一金屬膜之步驟； (b4)於前述第一基板及前述第一金屬膜上，形成第一聚 醯亞胺膜之步驟； (b5)將W述第一聚醯亞胺膜選擇性地蝕刻，形成到達前 述複數苐金屬膜之複數第一開口部之步驟； (b6)於前述第一聚醯亞胺臈上，形成將前述複數第一開 口部埋入之第二金屬膜，將前述第二金屬膜圖案化，以便 形成與前述複數第一金屬膜電性地連接之複數前述第二配 線之步驟； (b7)於才复數如述第—配绩月 <乐一配琛及則述第一聚醯亞胺膜上，; 成弟一聚酿亞胺膜之步驟； (b8)將第二薄片薄占菩於#十、 乃筘者於月,〗述苐一基板上，於前述第一 ^ 屬膜上之前述第-壤y存彡士、哲 k昂一潯片形成第二開口部，於前述第一基名 上之未形成别述第一金屬膜夕榮 r »丄、
示至屬胰之弟一區域上之前述第二薄》 形成第三開口部之步驟； 述第一基板上之狀況下， 二開口部埋入之彈性材料 (b9)於前述第二薄片黏著於前 於前述第二開口部形成將前述第 之步驟； (b 10)除去前述笫一其* 基板由則述複數之前述第一金屬膜 形成丽述複數接觸端子之步驟；及 聚醯亞胺膜及前 (b 11)除去前述第r關 立 乐一開口部下之前述第 述第一聚醯亞胺膜之步驟； 96654.doc -25- 200525665 前述第 脹率。 蓴片係與七述半導體晶圓具有相同程度之線膨 :20 ·如項19記載之半導體積體電路裝置之製造方法， 别述第~薄片係由42合金或INVAR合金所形成。 員1如項19圯載之半導體積體電路裝置之製造方法， 刖述第一金屬膜包含第一金屬層及第二金屬層； 前述⑽步驟包含：於前述第一基板上形成前述第 屬層之步驟及於前述第一金屬層上形成前述第之 並具有耐 刚述第一金屬層係硬度比前述第二金屬層高 氧化性。 項22 ·如項21記載之半導體積體電路裝置之製造方 其中 前述第一金屬層係以鍺為主成分； 岫述第二金屬層係以鎳或銅為主成分。 項23 ·如項22記載之半導體積體電路裝置之製造方法 其中 / 前述第一金屬層之厚度為1 μηι〜4 μηι。 項24: —種半導體積體電路裝置之製造方法，其特徵在 於包含以下步驟： (a)準備半導體晶片之步驟，該半導體晶片係形成有半導 體積體電路，於主面上形成與前述半導體積體電路電性地 96654.doc -26- 200525665 連接之複數第一電極，· (b)準備第一卡片之步驟’該第一卡片具 其係形成有第一配線者.第节^ 基板 述複數第-電極接觸:複=片，其係形成為了使與前 子•性地遠接-1數接觸端子及與前述複數接觸端 •連接之弟二配線’前述第二配線與前述第一配線 二地連接，料複數接觸端子之前端與前述半導體晶圓 /對向而料於前述㈣基板者；及㈣機構，其係 從背面推壓前述第一薄片中 a ’、 區域者；& 中之幵7成有爾數接觸端子之 ⑷使則述複數接觸端子之前述前端接觸前述複數第一電 極，進行前述半導體積體電路之電性檢查之步驟. 前述複數接觸端子之前述前端之各個係於前述第一薄片 之主面，與前述複數第一電極中之對應者對向配置· 前述複數接觸端子之前述前端係以比前述半導體積體電 路裝置之製造步驟中附著於前述半導體晶圓之異物之粒徑 大的高度形成。 項25: -種半導體積體電路袭置之製造方法，其特 於包含以下步驟·· ⑷準備半導體晶片之步驟，該半導體晶片係形成有半導 體積體電路’於主面上形成與前述半導體積體電路電性地 連接之複數第一電極； ⑻準備第一卡片之步驟，該第一卡片具有··配線基板， 八係形成有第一配線者；第一薄片，其係形成為了使盘前 述複數第—電極接觸之複數㈣料㈣前㈣數接觸端 96654.doc -27- 200525665 子電性地連接之第二配線， 攻第一配線與前述第一配綠 琶性地連接’前述複數接觸 - (稷數接觸碥子之前端與前述半導 之主面對向而保持於前述配蠄 于、月』述配線基板者；及推壓機構，发 從背面推壓前述第一薄片中 ^ n 、 潯月中之形成有丽述複數接觸端子之 區域者；及 ⑷使前述複數接觸端子之前述前端接觸前述複數第—带 極，進行前述半導體積體電路之電性檢查之步驟；$ 剛述複數接觸端子之前述前端之各個係於前述第—薄片 之主面’與前述複數第-電極中之對應者對向配置；/ 前述複數接觸端子中，於前述電性檢查時流人相對大電 流之第-接觸端子之前述前端與前述第一電極之電性接觸 面之第-面積’比於前述電性檢查時流入相對小電流之第 二接觸端子之前述前端與前述第一電極之電性接觸面之第 二面積大。 項26 :如項25記載之半導體積體電路裝置之製造方法， 其中 於前述複數接觸端子之前述前端，設置角錐型或角錐梯 形型之突起； 設置於前述第一接觸端子之前述前端之前述突起之數 目，比設置於W述第二接觸端子之前述前端之前述突起之 數目多。 項27 :如項25記載之半導體積體電路裝置之製造方法， 其中 / 於前述複數接觸端子之前述前端，設置角錐型或角錐梯 96654.doc -28- 200525665 形型之突起； 设置於刖述第一接觸端子之前述前端之前述突起在平面 的尺寸，比<置於4述第二接觸端子之前述前端之前述突 起大’高度相同。 [貫施效果] 簡單說明藉由本申請案所揭示之發明中之代表者所獲得 之效果如以下。 可實施對於具有窄間距化之測試墊之半導體積體電路裝 置之電性檢查（探針檢查）。 【實施方式】 詳細說明本申請發明之前，說明本申請案之用語意義如 其次。 所謂晶圓，其係指用於積體電路製造之單晶矽基板（一般 大致為平面圓形狀）、SOI(Silic〇n 〇n Insulat〇r :絕緣層上 覆矽)基板、藍寶石基板、玻璃基板、其他絕緣、反絕緣或 半導體基板等，以及其等之複合基板。又，於本申請案稱 半導體積體電路裝置時，不僅是製作於矽晶圓或藍寶石基 板等半導體或絕緣體基板上者，特別明示並非如此之旨趣 之情況除外，亦包含製作於如同TFT(Thin Film : 薄勝電晶體）及STN(SUper-TwiSted-Nematic :超扭轉向列型） 液晶等之玻璃等其他絕緣基板上者等。 ，所明裝置面’其係指晶圓主面，於該面藉由微影，形成 對應於複數晶片區域之裝置圖案之面。 所謂接觸端子，其係指藉由將矽晶圓用於半導體積體電 96654.doc •29- 200525665 路之製造之相同晶圓製程，亦即組合微影技術、Cvd (Chemical Vapor Deposition :化學氣相沈積法）技術、濺鍍 · 技術及蝕刻技術等之圖案化手法，一體地形成配線層及與 _ 其電性連接之前端部。 所謂薄膜探針，其係指設置與檢查對象接觸之接觸端子 及由該處牵繞之配線，於該配線形成外部接觸用之電極之 薄膜’厚度為10 μηι〜1〇〇 μηι程度。 所謂探針卡構造，其係至具有與檢查對象之晶圓接觸之
接觸端子及多層配線基板等之構造體；所謂半導體檢查裝 H 置，其係指具有探針卡及載置檢查對象之晶圓之試料支撐 糸統之檢查裝置。 所4奴針檢查，其係指對於已結束晶圓步驟之晶圓，採 用測試器所進行之電性測驗，將上述接觸端子之前端觸碰 形成於曰曰片區域之主面上之電極，進行半導體積體電路之 電性檢查，進行確認是否按照特定機能動作之機能測試或 DC動作特性及AC動作特性之測試，辨別良品/不良品。與 將各曰曰片刀割後（或封裝結束後）所進行之篩選測試（最終測 試）區別。 、於以下實施型態，在方便上有其必要時，分割成複數段 或實施型態進行說明，但特別明示之情況除外，其等並非 互相無關’-方係處於另一方之一部分或全 細、補充說明等之關係。 '♦ ;、下κ知型恶，特別明示之情況及原理上明顯限 〆 疋於特定數之情況等除外，言及要素數等(包含個數、數 96654.doc -30- 200525665 值里I巳圍等）之情況，並不限定於該特定數，特定數以 上或以下均可。 亚且’於以下實施型態，特別明示之情況及原理上明顯 認為必須之情況等除外，該構成要素（亦包含要素步驟等） 當然並非必須。 同樣地，於以下實施型態，特別明示之情況及原理上明 顯認為不是如其之情況等除外，言及構成要素等之形狀、 位置關係等時，包含實質上近似該形狀或類似者等。關於 上述數值及範圍，此亦相同。 又’於為了說明本實施型態之全圖，具有同一機能者係 標不同一符號，並省略其重複說明。 又，於本實施型態所用之圖式，為了使圖式易於觀看， 即使是平面仍可能部分地表示影線。 又，於本實施型態，代表場效電晶體之ΜΙ§ρΈτ(ΜΜ^ Insulator Semiconductor Field Effect Transist〇r •金屬隔絕 半導體場效電晶體）係簡稱為Mis。 以下’根據圖式洋細說明本發明之實施型態。 (實施型態1) 圖1為本實施型態1之探針卡之下面之要部平面圖；圖2 係沿著圖1中之A-A線之剖面圖。 如圖1及圖2所示，本實施型態丨之探針卡（第一卡片）係由 例如：多層配線基板1、薄膜片（薄膜探針（第一薄片乃2及凸 緣（推壓機構）3等所形成。薄膜片2係藉由壓圈4而固定於多 層配線基板1之下面，凸緣3安裝於多層配線基板丨之上面。 96654.doc -31 - 200525665 於多層配線基板1之中央部設置開口部5，於此開口部5内， 薄膜片2及凸緣3係經由黏著圈6而黏著。 於薄膜片2之下面，形成例如·· 4角錐型或4角錐梯形型之 複數探針（接觸端子）7。於薄膜2内形成複數配線，其係與各 採針7電性連接，由各探針7延伸至薄膜片2之端部者。於多 層配線基板1之下面，形成與此配線之端部分別電性地連接 之複數支承部（省略圖式），此複數支承部係經由形成於多層 配線基板1内之配線（第一配線），與設於多層配線基板丨上面 之複數彈簧（POGO)座8電性地連接。此彈簧座8具有支承將 來自測试器之信號導入探針卡之接腳之機能。 於本貝靶型怨1，薄膜片2係由例如··以聚醯亞胺為主成 分之薄膜所形成。由於此類薄膜片2具有柔軟性，因此於本 貫施型怨1之構造係成為為了使所有探針7接觸晶片（半導 體積體電路裝置）之塾，凸緣3由上面（背面）經由推壓具（推 壓機構）9推壓形成有探針7之區域之薄膜片2。亦即，藉由 配置於凸緣3内之彈簧3A之彈力，將一定壓力施加於推壓具 9。於本實施型態卜作為推壓具9之材質可例示42合金。再 者關於為了使所有探針接觸晶片之墊，凸緣推壓探針之 構造之探針卡亦記載於例如：特開2〇〇1_159643號公報。 於本實施型態1，作為使用上述探針卡進行探針檢查（電 性檢查）之對象，可例示形成有LCD(Liquid Crystal Display:液 曰曰顯不杰）驅動器之晶片。圖88為區割有其等複數晶片（晶片 區域）U)之晶圓WH之平面圖。再者，本實施型態k採用探 針卡之探針檢查係對於區割有此等複數晶片1〇之晶圓wh 96654.doc -32- 200525665 而進行。又，圖3係將放大該晶片1〇之平面及其一部分者圖 示。此晶片10係由例如：單晶矽基板所組成，於其主面形 成LCD驅動器電路。又，於晶片10主面之周圍，配置與 驅動器電路電性連接之多數墊（第一電極）u、12，圖3中沿 著晶片10之上側之長邊及兩短邊排列之墊i i為輸出端子， 沿著晶片10之下側之長邊排列之墊丨2成為輸入端子。由於 LCD驅動器之輸出端子數比輸入端子數少，因此為了儘可 能擴大相鄰之墊11之間隔，墊U係沿著晶片1〇之上側之長 邊及兩短邊，以2行排列，沿著晶片1〇之上側之長邊及兩短 邊，相互之行之墊11係互異地排列。於本實施型態丨，相鄰 之墊11所配置之間距LP約為例如：45μπι。又，於本實施型 態1，墊11為平面矩形，延伸在與晶片1〇之外周交叉（正交） 方向之長邊之長度LA約為80 μπι ,沿著晶片1〇之外周延伸 之短邊長度LB約為30 μηι。 墊11、12係由例如：Au(金）所形成之凸塊電極（突起電 極），於晶片10之輸出入端子（焊墊）上，藉由電解電鍍、無 電解電鍍、蒸鍍或濺鍍等方法所形成。圖4為墊丨丨之立體 圖，墊11之高度LC約15μιη，墊12亦具有相同程度之高度。 又，上述晶片10可藉由在晶圓主面之已區割之多數晶片 區域，使用半導體製造技術形成LCD^，器電路（半導體積 體電路）或輸出入端子（焊墊），其次於輸出入端子上，以上 述方法幵> 成墊1 1之後，將晶圓切斷，使晶片區域個片化而 製造。又，於本實施型態1，上述探針檢查係於切斷晶圓之 刖對於各晶片區域實施。再者，以後說明探針檢查（墊Η、 96654.doc -33 - 200525665 12與探針7接觸之步驟）之際，在未特別明記之情況，晶片 10係表示切割晶圓前之各晶片區域。 圖5係表示上述晶片10對於液晶面板之連接方法之要部 。J面圖如圖5所示，液晶面板係由例如··於主面形成像素 電極14、15之玻璃基板16、液晶層17及經由液晶層17而與 玻璃基板16對向地配置之玻璃基板18等所形成。於本實施 型態1可例示，藉由以墊U、12分別連接於此類液晶面板之 玻璃基板16之像素電極14、15之方式，將晶片1〇進行面朝 下焊接’以便將晶片1〇連接於液晶面板。 圖6係放大表示上述薄膜片2之下面之形成探針7之區域 之一部分之要部平面圖；圖7係沿著圖6中之Β_Β線之要部剖 面圖；圖8係沿著圖6中之c-C線之要部剖面圖。 上述探針7係於薄膜片2中，圖案化而成平面6角形之金屬 膜21Α、21Β之一部分，金屬膜21Α、21Β中，在薄膜片2之 下面突出而成4角錐型或4角錐梯形型之部分。探針7係於薄 膜片2之主面，配合形成於上述晶片之塾U、a之位置而 配置，於圖6係表示關於對應於對應於墊丨丨之探針7之配 置。此等探針7之中，探針7Α對應於以2行排列之墊丨丨中之 相對接近晶片10外周之排列（以下記為第一行）之墊u，探針 7B對應於以2行排列之墊11中之相對遠離晶片1〇外周之排 列（以下挹為第二行）之墊11。又，存在於最近位置之探針7 A 及探針7B間之距離係以圖6所記載之紙面之左右方向之距 離LX及上下方向之距離LY所規定，距離LX為配置前述相鄰 之塾11之間距LP之一半，約22.5 μηι。又，於本實施型態J， 96654.doc -34- 200525665 距離LY約100 μηι。 金屬膜21Α、21Β係例如··依序由下層層積鍺膜及鎳膜而 形成。於金屬膜21Α、21Β上，將聚醯亞胺膜22成膜，於聚 醯亞胺膜22上，形成與各金屬膜2丨電性連接之配線（第二配 線）23。配線23係於形成於聚醯亞胺膜22之通孔以之底部， 與金屬膜21A、21Β接觸。又，於聚醯亞胺膜22及配線23上， 將聚醯亞胺膜25成膜。 如上述，金屬膜21A、21B之一部分成為形成4角錐型或4 角錐梯形型之探針7A、7B，於聚醯亞胺膜22形成到達金屬 膜21A、21B之通孔24。因此，若欲將形成有探針7A之金屬 膜21A和通孔24之平面圖案，及形成有探針78之金屬膜21β 和通孔24之平面圖案，以相同方向配置的話，相鄰之金屬 膜21A及金屬膜21B將接觸，唯恐發生無法由探針7a、7B 獲得分別獨立之輸出入之故障。因此，於本實施型態1，如 於圖6所示，形成有探針7B之金屬膜21B和通孔24之平面圖 案係將形成有探針7A之金屬膜21A和通孔24之平面圖案旋 轉180°之圖案。藉其，在平面上配置探針7A及通孔24之金 屬膜21A之寬度大之區域，及在平面上配置探針7B及通孔 24之金屬膜21B之旯度大之區域不會配置在紙面左右方向 之直線上’金屬膜2 1A及金屬膜2 1B之平面順錐形狀之區域 配置於紙面左右方向之直線上。其結果，可防止相鄰之金 屬膜21A及金屬膜21B接觸之故障。又，即使以窄間距配置 墊11(參考圖3)，仍可在與其對應之位置配置探針7a、7B。 於本實施型態1係以圖3說明有關墊11以2行排列之情 96654.doc -35- 200525665 況’但亦存在以1行排列之晶片。如圖9所示，對於該類晶 片’可採用上述金屬膜21A之寬度大之區域配置於紙面左右 方向之直線上之薄膜片2。又，墊11之數目更多時，亦可能 以3行以上排列。圖1 〇係對應於以3行排列之墊丨丨之薄膜片2 之要部平面圖；圖11係對應於以4行排列之塾11之薄膜片2 之要部平面圖。若晶片1 〇之尺寸相同，隨著墊丨丨之排列數 增加，以圖6所說明之距離LX進一步變窄，因此更唯恐包 含上述金屬膜21A、21B在内之金屬膜接觸。因此，如圖1〇 及圖11所示，金屬膜21A、21B、21C、21D係例如：將圖6 所示之金屬膜21A之平面圖案旋轉45。者，可防止金屬膜 21A、21B、21C、21D互相接觸之故障。又，在此係說明有 關將圖6所示之金屬膜21A之平面圖案旋轉45。之例，但並不 限定於45°，只要能防止金屬膜21A、21B、21C、21D互相 接觸，其他旋轉角亦可。再者，於金屬膜21C形成探針7C， 其係對應於比對應於探針7B之墊11配置在晶片1〇内之更内 側之墊11者；於金屬膜2 1D形成探針7D，其係對應於比對 應於板針7C之塾11配置在晶片1〇内之更内側之墊I〗者。 在此，圖12係沿著圖11中之D-D線之要部剖面圖；圖13 係沿著圖11中之E-E線之要部剖面圖。如圖1丨所示，配置具 有對應於4行之墊11之探針7A〜7D之金屬膜21A〜21D之情 況，難以在金屬膜21A〜2 1D之各個，以同一配線層形成由 上層電性地連接之所有配線。此係由於隨著上述距離LX變 窄，唯恐金屬膜21A〜2 1D之各個彼此接觸，同時亦唯恐電 性連接於金屬膜21A〜21D之配線彼此接觸。因此，如圖12 96654.doc -36- 200525665 及圖13所示，於本實施型態1可例示由2層配線層（配線23、 26)形成其等配線。再者，於配線26及聚醯亞胺膜25上，形 成聚醯亞胺膜27。相對地，在形成於聚醯亞胺膜22之通孔 24之底部，下層之配線23與金屬膜21A、21C接觸，相對地， 在形成於聚醯亞胺膜22、25之通孔28之底部，上層之配線 26與金屬膜2IB、2 1D接觸。藉其，於同一配線層可確保較 大之相鄰之配線23或配線26之間隔，因此可防止相鄰之配 線23或配線26接觸之故障。又，墊11成為5行以上，對應於 其之探針數增加，上述距離LX變窄時，亦可藉由進一步多 層地形成配線層，擴大配線間隔。 其次，關於上述本實施型態1之薄膜片2之構造，以圖14〜 圖23，連同其製造步驟一併說明。圖14〜圖23係具有對應於 採用圖6〜圖8所說明之2行之墊11(參考圖3)之探針7A、7B之 薄膜片2之製造步驟中之要部剖面圖。再者，關於薄膜片之 構造和薄膜片之製造步驟、及與上述探針7(探針7A〜7D)同 樣之探針構造及製造步驟，於特願平6-22885號、特開平 7-283280號公報、特開平8-50146號公報、特開平8-201427 號公報、特願平9-119107號、特開平1 1-23615號公報、特開 2002- 139554號公報、特開平10-308423號公報、特願平 9-1 89660號公報、特開平11-97471號公報、特開2000-150594 號公報、特願2002-289377號、特願2002-294376號、特願 2003- 189949號及特願2003-75429號亦有記載。 首先，如圖14所示，準備由厚度0.2mm〜0.6mm程度之石夕 所組成之晶圓（第一基板）3 1，藉由熱氧化法於此晶圓3 1之兩 96654.doc -37- 200525665 面形成膜厚0.5 μ喊度之氧切膜32。接著，將光阻膜作 為遮罩，將晶圓31之主面側之氧化石夕膜32餘刻，於晶_ 之主面側之氧化㈣32,形成到達晶圓以開口部。立次， 藉由將剩餘之氧化石夕膜32作為遮罩，使用強驗水溶液（例 如.虱氧化驗水溶液）將晶圓31各向異性地敍刻，於晶_ 之主面，形成由（⑴）面所包圍之4角錐型或斗角錐梯形型之 孔（第一孔部）33。 、其次’如圖15所示’藉由採用氟酸及氟化錄之混合液之 =式钮刻’將於上述孔33之形成時作為遮罩使用之氧化矽 膜32除去。接著，藉由在晶圓_加熱氧化處理，於包含 孔33内部在内之晶圓31之全面’形成膜厚0.5 _程度之氧 化石夕膜34。其次，於包含孔33内部在内之晶_之主面> ^電性膜35成膜。此導電性膜35可藉由利用讀法或蒸 艘法，依序堆積例如··膜屋〇〗 、与·1 μηι^度之鉻膜及膜厚1 μιη =之銅膜而成膜。其次’於導電性膜35上將光阻膜成膜， 猎由先微影技術除去在後續步驟將形成金屬膜2以、 考圖6〜圖8)之區域之光阻膜，形成開口部。 / 其次、:藉由將導電性臈35作為電極之電解電鍍法，於出 j在上述光阻版之開口部底部之導電性膜35上，依序堆積 南硬度之導電性膜（第一今屬 、 • 屬 導電性膜（第一金屬 、、貝轭型態1可例示導電性臈37為铑臈，導電性 ㈣為鎳膜。藉由到此為止之步驟，可由導電性膜3 :成前述金屬助A、21B。又，孔33内之導電性膜3 成為前述探針7A、7B。再者，導電性膜35係於後續步驟除 96654.doc -38· 200525665 去，關於該步驟待後述。 於至屬膜21A、21B，在後續步驟形成前述探針7a、7B 時，鏠膜所形成之導電性膜37成為表面，導電性膜37直接 接觸墊11。因此’且選擇硬度高、耐耗磨性優異之材質作 為導電性膜37。又，由於導電性膜37直接接觸塾u，若由 铋針7八、7B所削取之墊U之碎屑附著於導電性膜”，將需 要除去該碎屑之清潔步驟，唯恐延長探針檢查步驟。因此， 宜選擇形成塾11之材料難以附著之材質作為導電性膜37。 因此，於本實施型態丨，選擇滿足此等條件之鍺膜作為導電 膜37 ’藉其可省略該清潔步驟。此類導電性膜之膜厚 越厚，強度及耐磨耗性增加，因此為了延長探針7a、^之 壽命，宜儘量較厚地成膜。然而，錄膜之導電性膜37在成 膜中之電鍍應力大，膜厚越厚，此電鑛應力越大。此電鑛 應力係於氧化石夕膜34與導電性膜35之界面作用，因此若電 ㈣力變大’唯恐發生氧切膜34及導電性膜调離之故 且在氧化石夕膜34及導電性膜35不剝離之範圍内， k可此地將冷電性膜37厚層地成膜。於本實施型態1，可例 不使此導電性膜37之膜厚為丨叩程度以上且能以電解電鑛 法形口成之實用之最大膜厚（例如·· 4陣程度），宜為2㈣〜Μ μ，度並且更好為2·5 程度。根據本發明者等所進行 之實驗’ &導電性膜37之膜厚約2 _夺，導電性膜^之耐 耗磨性在探針檢查，約可耐受約100萬次之探針7A、7B與 墊12之接觸。又，鎳膜之導電性膜38雖不如導電性膜37的 私度’但於成膜中亦產生電鍍應力，因此於導電性膜Μ， 96654.doc 200525665 宜在氧化矽膜34與氧化矽膜35不剝離之範圍之膜厚成膜。 其次，於除去用於上述金屬膜21A、21B(導電性膜37、38) 之成膜之光阻膜之後，如圖16所示，以覆蓋金屬膜2丨八、216 及導電性膜35之方式，將聚醯亞胺膜（第一聚醯亞胺 膜）22(亦參考圖7及圖8)成膜。接著，於該聚醯亞胺膜u， 形成到達金屬膜21A、21B之前述通孔（第一開口部）24。此 通孔24可藉由使用雷射之開孔加工或將鋁膜作為遮罩之乾 式蝕刻而形成。 其-人，如圖17所示，於包含通孔24之内部在内之聚醯亞 胺膜22上，將導電性膜（第二金屬膜）42成膜。此導電性膜42 可藉由利用濺鍍法或蒸鍍法，依序堆積例如··膜厚〇 · 1 矛王度之鉻膜及膜厚丨μηι程度之銅膜而成膜。接著，於該導 電性膜42上形成光阻膜之後，藉由光微影技術將該光阻膜 圖案化’於光阻膜形成到達導電性膜42之開口部。其次， 藉由電鍍法，於該開口部内之導電性膜42上，將導電性膜 (第二金屬膜）43成膜。於本實施型態丨，可例示作為導電性 膜43之銅膜，或由下層依序堆積銅膜及鎳膜之疊層膜。 其次，除去上述光阻膜之後，藉由將導電性臈43作為遮 罩，將導電性膜42蝕刻後，形成由導電性膜42、43所組成 之配線23。配線23可於通孔24底部，與金屬膜21八、2^電 性地連接。 +其次，如圖18所示，於晶圓31之主面，將前述聚酿亞胺 膜（第二聚醯亞胺膜）25成膜。此聚醯亞胺膜25係於後續步 驟，作為固定於晶圓31主面之金屬片之接著層而作用。 96654.doc -40- 200525665 其次，如圖19所示，於聚醯亞胺膜25之上面固定金屬片（第 二薄片）45。作為此金屬片45係選擇線膨脹率低且接近由矽 所形成之晶圓31之線膨脹率之材質，於本實施型態丨，可例 示例如·· 42合金（鎳42%且鐵58%之合金，線膨脹率4卯瓜/艺） 或invar合金（鎳36%且鐵64%之合金，線膨脹率15卯心。〇。 又，為了取代使用金屬片45 ,亦可使用與晶圓41相同材質 之矽膜或與矽具有相同程度之線膨脹率之材質，例如··鐵、 鎳及鈷之合金，或陶瓷及樹脂之混合材料等。為了固定此 類金屬片45，可藉由在晶圓31之主面一面定位一面重疊， 以10〜200 kgf/Cm2程度加壓，同時以聚醯亞胺膜乃之玻璃轉 移點溫度以上之溫度進行加熱，並加熱加壓壓著而實現。 藉由採用聚醯亞胺膜25固定此類金屬片45，可謀求提升 所形成之薄膜片2之強度。又，不固定金屬片45之情況，由 於起因於探針檢查時之溫度之薄膜片2及檢查對象之晶圓 之膨脹或收縮，與對應於探針7八、7B之墊u之相對位置偏 差唯心產生無法與探針7A、7B所對應之塾11之接觸之故 障。另一方面，若根據本實施型態，藉由固定金屬片45， 可使起因於探針檢查時之溫度之薄膜片2及檢查對象之晶 圓之膨脹量或收縮量一致。藉其可防止與對應於探針7A、 7B之墊11之相對位置之偏差。亦即，探針、了^及對應之 墊11可無關於探針檢查時之溫度，一直保持電性接觸。又， 可確保在各種狀況下之薄膜片2與檢查對象之晶圓之相對 位置精度。 其_人，將藉由光微影技術而圖案化之光阻膜作為遮罩， 96654.doc 41 200525665 將金屬片45蝕刻，於探針7A、7B上之金屬片45形成開口部 (第二開口部）46，於平面上之金屬膜21A間或金屬膜21B間 之區域（第一區域）上之金屬片45，形成開口部（第三開口 部）47。於本實施型態1，此蝕刻可為採用氯化第二鐵溶液 之噴霧蝕刻。 ’、：乂 除去上述光阻膜之後，如圖20所示，於開口部46 内形成彈性體（彈性材料）48。此時，於彈性體48係以特定量 由開口部46之上部溢出之方式形成。於本實施型態丨，作為 形成彈性體48之方法，可例示將彈性樹脂印刷或點膠塗佈 於開口部46内之方法，或設置矽片之方法。彈性體牝係一 面緩和多數探針7A、7B之前端接觸墊u之際之衝擊，一面 藉由局部變形以吸收各探針7A、7B之前端高度之不均，藉 由仿效塾11之高度不均之凹陷，實現探針7A、7b與塾此 接觸。 其次，如圖21所示，藉由使用例如：氟酸及氣化銨之混 合液之蝕刻，除去晶圓31背面之氧化矽膜34。接著，藉由 使用強驗水溶液（例如：氫氧化驗水溶液）之㈣，除去用以 :成薄膜片2之模具材料之晶圓3卜其次，藉由敍刻依序除 去氧化矽膜34及導電性腺Μ。仏卩士 ^ 、 此扦，軋化矽膜34係使用氟 狀混合液㈣，導電性㈣所含之鉻膜係使用 驗水溶錢刻，導電性膜35所含銅膜係使用驗性銅 ’虫刻液而養虫刻。葬由$ ^ & 道中 猎由至此為止之步驟，形成探針7A、7B之 V電性膜37(參考圖15)之鍺膜 乂 鍩膜出現於探針7A、7B之表面。 如則述，於表面形成鍺膜 肤之抓針7A、7B，難以附著探針7A、 96654.doc -42- 200525665 7B所接觸之墊丨〖之材料之Au等5比沁密度高且難以氧化5 可使接觸電阻安定。 其次’如圖22所示，除去開口部47下之聚醯亞胺膜25、 22 ’形成開口部49。此開口部49可藉由使用雷射之開孔加 工或將金屬片45及彈性體48作為遮罩之乾式蝕刻而形成。 其後’如圖23所示，將例如：42合金所形成之推壓具50黏 著於彈性體48上，製造本實施型態1之薄膜片2。 由上述步驟所製造之本實施型態1之薄膜片2，由於黏著 金屬片45而提升剛性。又，如圖24所示，若檢查對象之晶 圓（晶片10)產生輕曲，於墊丨丨之高度與墊12之高度間產生差 s。因此’若產生此差s，唯恐在高度相對較低之墊12，發 生探針7A、7B無法接觸之故障。然而，藉由於金屬膜21A 間（金屬膜21B間）形成開口部49，薄膜片2在此開口部49之 剛性下降。藉其，若於探針檢查時，利用推壓具50施加壓 力，在彈性體48之彈性變形之範圍内，亦可使薄膜片2在開 口部49具有階差。其結果，可使薄膜片2產生消除上述差s 之階差，因此可使所有探針7A、7B確實接觸墊丨丨、12。 又，如圖25所示，異物DST附著於檢查對象之晶圓（晶片 ίο)之主面時，若於薄膜片12未設置上述開口部49，在欲使 探針7A、7B接觸墊丨丨時，薄膜片2抬升於異物dst，唯恐發 生探針7A、7B無法接觸墊u、12之故障。又，由於薄膜片 2抬升於異物DST，亦唯恐薄膜片2變形，特別是異物dst 存在於採針7A、7B附近時，亦唯恐發生探針7A、7B陷入薄 膜片2之内部之故障 '然而，藉由設置上述開口部49 ,可使 96654.doc -43· 200525665 一物08丁在平面上位於開口部49内，因此可降低其等故障 發生的確率。 在此，說明有關上述開口部49之平面圖案。圖％、Μ、 30、32及圖34為薄膜片2之下面之要部平面圖；圖27、圖29、 圖31、圖33及圖35係分別沿著圖26、圖28、圖3〇、圖“及 圖34中之F-F線之要部剖面圖。 於本實施型態1，作為開口部49之平面圖案首先可例示如 圖26所示之矩形圖案。由於製成此矩形圖案而薄膜片2之剛 II過低日守，如圖28所示，構造上亦可於平面矩形之開口部 49之對角線上，留下樑狀之聚醯亞胺膜22、^及金屬片c。 藉此，可於薄膜片2保持期望之剛性。又，如圖3〇所示，構 造上亦可將如圖28所示之開口部49之圖案加工成狹縫狀， 留下前述樑狀之聚醯亞胺膜22、25及金屬片45。藉其亦可 於薄膜片2保持期望之剛性。藉由以圖22所說明之採用雷射 之開孔加工，形成此狹縫狀之開口部49，可縮短加工所需 時間。又，在以圖1及圖2所說明之壓圈4、黏著圈6及推壓 具5〇為平面圓形時，如圖32所示，開口部49亦可為平面圓 形之圖案。黏著圈6及推壓具50為平面圓形時，若開口部49 為平面矩形之圖案，唯恐不需要的施力集中於矩形圖案之 角"卩等’但藉由製成平面圓形之圖案，可防止此類不需要 的施力集中。又，如以圖3所說明，由於檢查對象之晶片工〇 為平面具有短邊及長邊之矩形，因此構造上亦可如圖3 4所 「、 乂具有短邊及長邊之平面矩形圖案形成開口部49，於 该圖案内，在延伸於沿著短邊方向之複數樑狀留下聚醯亞 96654.doc 200525665 胺膜22、25及金屬片45。藉其可於薄膜片2保持期望之剛性。 (實施型態2) 其次，說明有關本實施型態2。 於前述實施型態1 ’在以圖3所說明之複數墊11、12之中， 亦有流入相對較大電流者。此時，若均以相同尺寸形成所 有探針7A、7B，施加於與流入相對較大電流之墊丨丨、丨2接 觸之採針7 A、7B之電性負荷變大。若此電性負荷變大，唯 恐該探針7A、7B將具有熱而與墊11、炼接，或發生探針 7A、7B破損之故I1早。因此，如圖36所示，於本實施型態2， 在與流入相對較大電流之墊u、12對向之金屬膜21B(或金 屬膜21A) ’設置複數探針（第一接觸端子）7B(或探針（第一接 觸端子）7A)，並使探針7B(或探針7A)及流入相對較大電流 之墊11、12之總接觸面積（第一面積），比其他探針（第二接 觸垛子）7B(或探針（第二接觸端子）7A)及墊丨丨、12之總接觸 面積（第二面積）增加。又，採用比其他配線23大的寬度，形 成與没有複數探針7B(或探針7A)之金屬膜21B(或金屬膜 21A)電性地連接之配線23 A。藉其可減低流入相對較大電流 之墊11、12與探針7B(或探針7A)之接觸電阻，而且可減低 配線23A之電阻，因此可減低施加於該探針7B(或探針了八） 之電性負荷。其結果可防止發生如上述之故障。 又’為了取代在與流入相對較大電流之墊丨丨、12對向之 金屬膜21B(或金屬膜21A)設置複數探針7β(或探針7八），亦 可於該金屬膜21B(或金屬膜2 1A)設置相對較大尺寸之探針 7B(或探針7A)。此時，由於在墊u、12之表面形成薄的自 96654.doc 200525665 然氧化膜，因此探針7B(或探針7A)弄破該自然氧化膜，以 側面與墊11、12電性接觸。在此，圖3 8係說明探針7B與墊 11、12之電性接觸面積之要部平面圖，圖示相對較大尺寸 之探針7B與墊11、12之接觸面積CNT1及相對較小面積之探 針7B與塾11、12之電性接觸面積CNT2。再者，此等電性接 觸面積CNT1、CNT2係附上影線而圖示。如此，藉由設置 相對較大尺寸之探針7B(或探針7A)，該相對較大尺寸之探 針7B(或探針7A)之電性接觸面積CNT1，比相對較小尺寸之 探針7B(或探針7A)之電性接觸面積CNT2大，因此可減低流 入相對較大電流之墊11、12與探針7B(或探針7A)之接觸電 阻。又’電性接觸面積CNT1與電性接觸面積CNT2之比， 宜比流入相對較大尺寸之探針7B(或探針7A)之電流值與相 對較小尺寸之探針7B(或探針7A)之比大。 又’形成如上述相對較大尺寸之探針7"或探針7A)時， 如圖39所示，以相對較大尺寸之探針7B(或探針7A)之高度 H1與相對較小尺寸之探針7b(或探針7A)之高度H2對齊之 方式形成探針7A、7B。藉其可使所有探針7A、7B確實接觸 墊11 、 12 。 (實施型態3) 其*^ ’說明有關本實施型態3。 使於前述實施型態1、2所說明之探針7A、7B(參考圖6〜 圖8)接觸墊u、i2(參考圖3)時，受力部分為探針7A、7B前 端之平坦部分。若此平坦部分之面積小，於大的施力施加 於探針7A、7B時，唯恐發生包含探針7A、7B之金屬膜21A、 96654.doc -46- 200525665 21B陷入聚醯亞胺膜22、25(參考圖6〜圖8)之故障。又，施 加於探針7A、7B之荷重過大時，亦唯恐發生探針7a、7B 本身受破壞或磨耗之故障。因此，於本實施型態3，將探針 7A、7B前端之平坦部分之面積擴大到不會發生上述故障之 程度。藉其可防止探針7A、7B之破損。
又，於本實施型態3不僅例示探針7A、7B前端之平坦部 分之面積’亦例示加高探針7A、7B之高度。亦即，如圖4〇 所示，設定探針7A(探針7B)之高度H1，使大於存在於半導 體製造線（潔淨室）之異物DST中約50%、更好約70%、最好 約100%之大小。又，可例示探針7A(探針7B)之高度hi，在 異物DST中約50%之大小以上之情況為2〇〇 μηι程度，在異物 DST中約70%之大小以上之情況為3〇〇 μηι程度，在異物Ds丁 中約100%之大小以上之情況為5〇〇 μηι程度。該高度扪低 日^ ’唯恐薄膜片2(參考圖2)抬升於附著在晶片1 〇表面之異物 DST，薄膜片2因而變形，尤其在異物dst存在於探針7Α、 7Β附近時，亦唯恐發生探針7α、7Β陷入薄膜片2之内部之 故障。因此，藉由如前述增高探針7Α(探針7Β)之高度H1， 可防止薄膜片2(參考圖2)抬升於異物DST，其結果可延長薄 膜片的壽命。 (實施型態4) 其次’說明有關本實施型態4。 例如：為了取代有形成前述實施型態丨〜前述實施型態3 所說明之探針7(參考圖丨及圖2)之薄膜片2(參考圖1及圖2) 之探針卡，使用具有由鎢所形成之懸臂狀探針之探針卡進 96654.doc -47- 200525665 行探針檢查時，探針之針尖與塾u、12(參考圖3)接觸後， 於该針尖施加—定之過載，在針尖滑動之時點，視為探針 與塾^、12電性地接觸。此係由於在塾11、12之表面形成 自^氧化膜，由於探針針尖滑動而弄破該自然氧化膜，探 針與墊11、12電性地接觸。根據本發明者等所進行之實驗， 捸針針尖滑動於墊u、12上時，由針尖施加於墊u、12(晶 片1〇(參考圖3))之壓力，每丨根探針約5g〜1〇g。又，根據本 發明者等所進行之實驗，可知由於施加此壓力，在設於墊 11、12下部之配線產生裂縫。若此壓力傳達至形成在晶片 10内之配線（第四配線）及半導體元件，唯恐該壓力對於該配 線及半導體元件造成損傷，因此於墊丨丨、12下部配置配線 及半導體元件變得困難。 另方面，採用具有形成前述實施型態1〜前述實施型態3 所說明之探針7(探針7A、7B(參考圖6〜圖8)之薄膜片2之探 針卡進行探針檢查時，可無須使探針7滑動於墊u、12上而 電性地連接探針7及墊11、12。根據本發明者等所進行之實 驗，當時施加於墊11、12之壓力（第一壓力），每丨個探針7 約2g〜3g，相較於懸臂狀探針大幅減少。因此，即使於塾丨i、 12下部配置配線及半導體元件，仍可減低對於該配線及半 導體元件造成損傷之可能性。亦即，如圖4丨及圖42所示， 於形成晶片10之半導體基板51之主面（元件形成面），可於墊 11、12之下部形成作為半導體元件之p型半導體區域52、n 型半導體區域53及配線54、55。又，如圖43所示，於墊u、 12下部，在配線54、55之上部分別配置金屬膜所形成之墊 96654.doc -48- 200525665 56、57亦可。藉其可對於由配線54、55之探針7所施加之壓 力所造成之損傷提升耐受性。 於刖述貫施型態1，例示有關在晶片10形成LCD驅動器之 It況仁於本只施型態4，例示有關晶片1〇為形成複數機能 之半^體積體電路之S()C(System⑽chip :系統單晶片）之 I*月況如圖44所不，對於此類晶片1 〇，採用具有上述懸臂 狀探針之探針卡進行探針檢查時，為了 *對於上述配線及 上述半導體元件造成損傷，考慮一種手段，其係在該配線 及形成半導體元件之活性區域[上不配置墊丨丨、12，在活性 區域L之外，另外設置墊形成區域pA，於該墊形成區域 上配置墊11、12者。另一方面，採用具有形成上述探針7之 薄膜片2之探針卡進行探針檢查時，如前述，由於對於配線 及半導體元件造成損傷的疑慮較少，因此可於活性區域L 上配置塾11、12。藉其可無須設置墊形成區域pA，因此可 縮小晶片10之面積。又，可於活性區域L上配置墊11、^ 2， 因此如圖46所示，不限於沿著晶片10外周之位置，於晶片 10之面内，亦可自由地選擇配置墊11、12之位置。藉其可 增加晶片10内之半導體元件、配線及墊U、12之佈局設計 自由度，因此例如可藉由在形成於晶片1〇内之輸出入緩衝 電路等之正上方形成墊11、12,縮短由輸出入緩衝電路等 至塾11、12為止之配線長，提升輸出入緩衝電路等之動作 速度。 (實施型態5) 其次，說明有關本實施型態5。 96654.doc -49- 200525665 於前述實施型態1，說明有關墊11、12(參考圖3)係由Au 形成之凸塊電極之情況。於此情況，若採用具有例如：鎢 所形成之懸臂狀探針之探針卡進行探針檢查，由於探針針 尖滑動而弄破墊11、12表面之自然氧化膜，因此形成於墊 U、12表面之探針壓痕變大。又，如前述實施型態4所說明， 於使用懸臂狀探針之情況，由於每丨根探針施加於墊丨丨 ' 以 之壓力大致約5g〜l〇g，而且墊u、12由較軟的金屬Au所形 成’因此成為探針壓痕變深的原因。因此，藉由後續步驟 之重熔處理，使安裝基板側之墊與墊u、12接合之際，唯 恐發生接合不良。發生此接合不良之情況，採用晶片1〇所 製造之製品唯恐成為不良品。 另一方面，如同於前述實施型態4亦有說明，採用具有形 成前述實施型態1〜前述實施型態3所說明之探針八探針 7A、7B(餐考圖6〜圖8))之薄膜片2之探針卡進行探針檢查 日"T ’可無須使探針7滑動於塾11、12上而電性地連接探針7 及塾11、12。又，當時施加於塾η、12之壓力，每1個探針 7小至約2g〜3g。因此，如圖47所示，即使於採用具有已形 成探針7A、7B之薄膜片2之探針卡實施探針檢查（參考圖47) 之後，仍可使形成於墊11、12表面之探針之壓痕sc變小且 變淺（茶考圖48)。其結果，如圖49所示，即使藉由後續步驟 之重溶處理，使安裝基板61側之墊62及墊11、12接合，仍 可防止發生接合不良。 於上述本實施型態係說明有關墊1丨、12由Au形成之情 況，但墊11、12由焊錫形成之情況，若採用具有懸臂狀探 96654.doc -50- 200525665 針之探針卡進行探針檢查，亦唯恐形成於墊丨丨、丨2表面之 探針之壓痕便大變深。因此，藉由採用具有已形成上述探 針7A、7B之薄膜片2之探針卡實施探針檢查，可使探針壓 痕變小變淺。 又，如圖50所示，為了完全避免在墊u、12形成上述壓 痕SC，於形成墊11、12之前，對於在後續步驟接合墊丨】、 12之底層電極63，採用具有已形成上述探針7A、7B之薄膜 片2之探針卡進行探針檢查亦可。接續於此探針檢查，如圖 51所不’於底層電極62上形成墊丨丨、12之圖案之後，如圖 52所示，藉由加熱熔融處理，使底層電極〇與墊n、丨之確 貫接合。其後，如圖53所示，藉由重熔處理接合安裝基板 61側之墊62與墊11、12接合，以便將晶片1〇安裝於安裝基 板61 〇 對於此底層電極63之探針檢查，在採用具有懸臂狀探針 之捸針卡進行探針檢查時，仍唯恐形成於底層電極63表面 之探針壓痕變大且變深。此探針壓痕變大且變深時，後續 在底層電極63上形成墊丨丨、12之圖案，藉由加熱熔融處理 將底層電極63與墊Π、12確實接合之步驟之際，唯恐墊n、 12由底層電極63上脫落。因此，考慮一種手段，其係於此 底層電極63,除了在上部形成墊u、12之墊形成區域以外， «又置為了使與探針接觸之探測區域者。然而，由於設置此 探’則區域，具有底層電極6 3變大、晶片1 〇亦變大的不便。 在此’圖54係放大表示圖50中之底層電極63及探針7A、 7B附近之要部剖面圖；圖55係表示探針7A、7B接觸後之底 96654.doc 200525665 層電極63之要部平面圖。如以圖5〇〜圖53所說明，藉由採用 具有已形成探針7A、7B之薄膜片2之探針卡實施探針檢查 (麥考圖54)，可使形成於底層電極63之探針之壓痕％變小 且變淺（參考圖55)。因此，如圖56所示，於本實施型態5， 於使用遮罩在底層電極63上形成墊丨丨、12之圖案（金屬膜卜 藉由加熱熔融處理使底層電極63與墊u、12確實接合之步 驟之後，仍可防止墊U、12由底層電極63上脫落。其結果， 於底層電極63，無須設置為了使與探針7人、7B接觸之探測 區域，可將底層電極63小型化，目此亦可將晶片1〇小型化 (參考圖54)。 (實施型態6) 其次，說明有關本實施型態6。 於前述實施型態1〜前述實施型態5，說明有關墊n、i2(參 考例如：圖3)係由Au形成之凸塊電極之情;兄，但於本實施 型態6,說明為了藉由金屬線焊接法而將晶片安裝於安裝基 板之焊墊之情況。 1 如於前述實施型態5所說明，若採用具有由例如：鎢所形 成之懸臂狀探針之探針卡進行探針檢查，形成於墊11、Μ 表面之探針之壓痕變大且變深。若將例如：Au金屬 於墊11、12’於墊U、12上形成球狀之Au(以後稱為金屬線 球），於此金屬線球與墊U、12之界面，形成墊丨丨、丨2之形 成金屬與Au之共晶合金，可使Au金屬線與墊11、a之接合 性在電性上及機械性上均強固。然:而，根據本發明者等二 進行之實驗，可知在形成該大且深之壓痕時，於該壓痕部 96654.doc -52- 200525665 分無法形成該共晶合金，在電性上及機械性上均無法充分 獲得Au金屬線與墊11、12之接合性。又，隨著墊丨丨、12之 面積（尺寸）變小，該壓痕佔墊11、12表面之比例變大，並且 唯恐Au金屬線與墊11、12之接合性在電性及機械性上均下 降。 另一方面，如圖57所示，採用具有已形成前述實施型態 1〜前述實施型態3所說明之探針7(探針7A、7B(參考圖6〜圖 8))之薄膜片2之探針卡進行探針檢查時，如前述實施型態5 所說明，可使於墊11、12由於與探針7接觸所形成之壓痕 SC(參考圖58)變小且變淺。藉其，如圖59所示，若將八11金 屬線65焊接於墊11、12，於墊11、12上形成金屬線球65八， 於金屬線球65 A與墊11、12之界面形成上述共晶合金，其共 晶面AS包含探針7A、7B所造成之壓痕sc(參考圖60)。亦 即，於形成該壓痕SC之部分，亦可形成共晶合金，藉其可 在電性上及機械性上充分獲得Au金屬線65與塾11、12之接 合性。 又，如圖61所示，使用與用於上述Au金屬線65之焊接之 焊針相同之焊針66,藉由金屬線焊接法而於墊u、12上形 成作為凸塊電極之金屬線球67時，將金屬線球67接合於墊 11、12之後，進行摘取金屬線之操作。因此，若由於探針 檢查而形成於墊11、12之壓痕變大且變深，由於在該壓痕 未形成墊11、12之形成金屬與Au之共晶合金，因此唯恐摘 取金屬線時之施力造成金屬線球6 7由塾11、12脫落。另一 方面，採用具有已形成前述實施型態丨〜前述實施型態3所說 96654.doc -53- 200525665 明之探針7之薄膜片2之探針卡進行探針檢查時，如前述實 %型悲5所說明，可使形成於墊丨丨、12之壓痕變小且變淺， 因此於壓痕亦可形成共晶合金。藉其可使金屬線球67與墊 11、12之機械接合性強固，因此可防止摘取金屬線時之施 力造成金屬線球67由墊11、12脫落（參考圖62)。其結果，可 防止於後續步驟，藉由在金屬線球67施加重熔處理，將金 屬線球67與安裝基板61側之墊62接合，將晶片1〇安裝於安 裝基板61之後，起因於金屬線球67由墊11、12脫落之開啟 故障。 又，墊11、12係為了焊接Au金屬線65之焊墊，安裝基板 61為玻璃環氧樹脂基板，以ΜΑρ(Μ〇Μ Array package :成 型陣列封裝）方式進行封裝時，首先將晶圓分割成各個晶片 10之後，如圖64所示，藉由晶片處理機構68，將複數晶片 10搭載於安裝基板61上。 其-人，如圖65所示，使用焊針66，將Au金屬線65焊接於 晶片10側之墊11、12及安裝基板61側之墊62。例如：將Au 金屬線65之一端焊接於Cu(銅）所形成之導線架時，以24〇它 程度之溫度進行焊接，但如本實施型態6，將八11金屬線65 之一端焊接於環氧樹脂基板之安裝基板61上之際，為了減 低對於安裝基板6 1造成的損傷，以低於焊接於導線架時之 概度之170C〜200°C程度之溫度進行焊接。此時，將Au金屬 線65焊接於墊U、12之溫度亦相同程度。如此，隨著焊接 時的溫度下降，在形成於墊U、12之壓痕sc(參考圖58)之 部分，難以形成墊U、丨2之形成金屬與Au之共晶合金。因 96654.doc -54- 200525665 此採用具有懸臂狀探針之探針卡進行探針檢查，形成於 墊U、12表面之探針壓痕變大且變深時，唯恐八^金屬線與 墊11、12之接合性在電性及機械性上將進一步下降。另一 方面採用具有已形成剷述實施型態1〜前述實施型態3所說 明之探針7之薄膜片2之探針卡進行探針檢查時，如於前述 實施型態5所說明，由於能使形成於墊u、12之壓痕變小且 變淺，因此於壓痕亦可形成該共晶合金。藉其可防止入11金 屬線65與墊11、12之機械接合及電性接合下降。 /、人如圖66所示，藉由成型樹脂（密封材料）69密封有 安裝晶片10之安裝基板61之主面後，如圖67所示，採用切 割刀70切斷安裝基板61及成型樹脂69,製造本實施型態6 之半導體裝置。 (實施型態7) 其a 兒明有關本貫施型態7。 於前述實施型態3所說明，附著於晶片1〇表面之異物 DST(參考圖40)之高度（直徑），比探針7A、7B(參考圖#㈠之 高度Hl(參考圖40)高時，由於薄膜片2(參考圖2)抬升於異物 DST，薄膜片2變形，唯恐探針7A、7B損傷。由於破損之探 針7A、7B難以修復，因此要求在探針檢查前儘可能地將異 物DST由晶片1〇之表面除去。根據本發明之解析，該異物 DST大致為碳系異物。因此，於本實施型態7，對於有形成 墊11、12，已附著異物DST之晶片10(參考圖68)之表面，在 探針檢查前，施加採用例如：〇2(氧）電漿71之灰化 處理（參考圖69)。藉其，A電漿71中之氧原子71八與異物 96654.doc -55- 200525665 DST引起化學反應，異物DST由晶片10之表面脫離。亦即， 可於探針檢查前，將異物DST由晶片10之表面除去。其結 果，如圖70所示，即使採用具有已形成探針7A、7B之薄膜 片2之探針卡進行探針檢查，仍可防止薄膜片2抬升於異物 DST，薄膜片2變形，故可防制探針7A、7B損傷。
於上述實施型態7，說明有關晶片1 〇之表面施加灰化處理 之情況’但亦可施加採用氟系氣體之輕度蝕刻處理，以取 代灰化處理。藉其亦可除去上述異物DST。又，亦可對於 晶片10施加洗淨處理（例如：使用純水或甲醇之超音波洗 淨），以取代灰化處理及蝕刻處理等之電漿處理，藉其亦可 除去上述異物DST。又，亦可實施電漿處理及洗淨處理雙 方’藉其可更有效地除去異物DST。 (實施型態8) 其次’說明有關本實施型態8。
如前述，採用具有已形成前述實施型態丨〜前述實施型旬 所說明之探針7(探針7A、7B(參考圖6〜圖8))之薄膜片& 針卡進行探針檢查時，由於探針7之前端弄破形成於塾^ 12表面之自然氧化膜，探針7與塾u、12電性地連接。藝^ 12係由A1⑻所形成之料時，尤其該自然氧化臈容易. 成，因此必須使探針7之前端確實弄破該自然氧化膜。 因此，於本實施型態8，如圖71所示，探針Μ、？岭 U、12表面之自'然氧化膜72接觸後，如圖72所示，例如 使探針卡以上下方向（第—方向）進行特定距離之來^ 動。於本實施型態8,此時之探針卡之來回動作，可㈣ 96654.doc -56 - 200525665 探針卡抬起20〜30 μηι程度之後，再度放下探針卡，並使探 針7Α、7Β接觸墊11、12之表面（自然氧化膜72)。又，將探 針卡抬起之高度不限定於20〜30 μιη程度，只要不對於探針 卡之動作速度造成影響，20〜30 μιη程度以上亦可。藉其， 可如圖73所示，於探針7Α、7Β之側面弄破自然氧化膜72， 將該弄破之處作為探針7Α、7Β與墊11、12間之電流路徑 ER。又，亦可使晶片10以水平方向（第一方向）進行特定距 離之來回運動，以取代使探針卡以上下方向進行特定距離 之來回運動。此時’晶片1 〇之動作距離必須是不致過大到 形成於墊11、12表面之探針7Α、7Β之壓痕SC(例如：來考 圖58)對於後續之金屬線焊接步驟等造成影響之距離，以及 探針7Α、7Β不致由墊11、12脫離之距離，於本實施型態8， 可例示一方向為1 μιη〜10 μιη程度，更好為1 μιη〜5 μιη程度， 最好是5 μιη程度。 又，藉由使上述來回動作之動作距離，在對於後續之金 屬線焊接步驟等不造成影像之程度内充分增大，不僅於探 針7Α、7Β之側面’於下面亦可弄破自然氧化膜μ。藉其可 使探針7Α、7Β與墊11、12之電性連接更確實。 (實施型態9) 其次，說明本實施型態9。 圖74為本實施型態9之晶片10之平面圖。於本實施型態 9，說明有關晶片1〇為SoC之情況。如圖74所示，於晶片1〇 内形成CPU(Central Processing Unit:中央處理單元）核心 73、RAM(Random Access Memory :隨機存取記憶體）核心 96654.doc -57- 200525665 74、R〇M(Read Only Menory :唯讀記憶體）核心乃及類比核 心76等之IP(Intellectual Property :智財）模組。於沿著晶片 10之外周之墊形成區域PA，排列與其等”模組電性連接之 塾Π。隨著形成IP模組之配線寬度變窄，於Ip模組可組入 更多配線，因此隨著IP模組之多機能化，伴隨其而組入晶 片10内之BIST電路增加，故墊11之數目亦變多。然而，隨 著塾11之數目變多，相鄰之墊i丨之配置間距變窄，最終將 到達極限。 因此’於本實施型態9，在各ip模組内，例如：形成BIST 電路（第一電路），於各IP模組周圍配置比電性連接於各 BIST電路之墊11小之探針檢查專用之墊（第一電極、電極 群）11A。如前述實施型態}所說明，於薄膜片2，由於可使 探針7A、7B(參考圖6〜圖8)對應於晶片1〇之墊之位置而配 置，因此亦可對應於小於墊U之探針檢查專用之墊UA而配 置探針7A、7B。又，如前述實施型態4所說明，採用具有 薄膜片2之探針卡進行探針檢查時，即使於墊u下形成配線 或半導體元件，對於配線或半導體元件造成影響之疑慮 少，因此可於晶片1 〇之中央之活性區域L上配置墊丨丨。藉其 可進行各IP模組之探針檢查。其結果，可不使用配置於墊 形成區域PA之墊11而進行各抒模組之探針檢查，因此於} 個IP模組之探針檢查之實施時，無須經由其他抒模組即可 輸入檢查用信號，可防止檢查結果出現其他1?模組之影 響。又，藉由配置如上述之墊丨1A，可削減配置於墊形成區 域PA之墊11之數目。 96654.doc -58- 200525665 如上述，藉由對於各IP模組實施探針檢查，可檢查晶片 10所具有之全機能，因此可省略使用墊11之最終探針檢 查，藉其可縮短探針檢查所需時間。又，可縮短探針檢查 所需時間，從而可削減探針檢查所需要之成本。 上述墊11A為探針檢查專用之墊，因此藉由在後續步驟以 保護膜包覆，可提升晶片10之耐濕性，防止晶片10劣化。 (實施型態10) 其次，說明有關本實施型態10。 於前述實施型態9，說明於各IP模組周圍配置比電性連接 於各IP模組之墊11小之探針檢查專用之墊11A，採用具有已 形成探針7(探針7A、7B(參考圖6〜圖8))之薄膜片2之探針卡 進行探針檢查之情況。於本實施型態10，如圖75所示，製 入晶片内晶片方式之CPU核心（第一電路區塊）73A，其係於 晶片10内，將既有之CPU晶片之半導體元件及配線圖案原 樣地製入者；於該CPU核心73A之周邊，作為附加機能而設 置RAM核心74A、ROM核心75A及類比核心76A等之IP模組 (電路區塊），於晶片10形成大規模微電腦。於此類晶片10， CPU核心73 A之探針檢查係與前述實施型態9之CPU核心73 相同，採用配置於CPU核心73 A之周圍（第三區域）之墊（第一 電極群）11A進行。藉其可原樣地適用上述既有之CPU晶片 設計圖案及探針檢查圖案。又，關於RAM核心74A、ROM 核心75 A及類比核心76A等之IP模組，採用配置於沿著晶片 10之外周之墊形成區域（第二區域）PA，採用與該IP模組電 性連接之墊（第二電極群）11而進行探針檢查。 96654.doc -59- 200525665 於前述實施型態9，墊11A未與晶片10之外部端子取得電 性連接，但於本實施型態10, CPU核心73A係將既有的cpu 晶片之半導體元件及配線之圖案原樣地製入而形成，因此 墊ΠΑ可作為焊墊使用，例如：可焊接Au金屬線65之一端。 而且，將Au金屬線65之另一端焊接於導線架77，製造本實 施型怨10之半導體積體電路裝置（參考圖76)。 (實施型態11) 其次，說明本實施型態11。 例如：於前述實施型態9所說明之晶片1〇之情況，由於在 金屬線焊接步驟及密封步驟後，晶片1〇(參考圖7句之角部區 域容易集中應力，因此覆蓋晶片1〇表面之保護膜產生裂 縫，或形成配線或半導體元件之情況，唯恐破壞該配線或 半導體元件。因此，該晶片1〇之角部區域無法用於形成配 線及半導體元件。因此，於本實施型態丨丨，如圖77所示， 於曰曰片10之角部之區域CA，配置與設於例如：CPU核心73、 RAM核心74、ROM核心75及類比核心76之各個之BIST電路 電性地連接之探針檢查專用之墊（第一電極、第三電極 群）11B。與此墊11B接觸之探針7A、7B(參考圖6〜圖8)係由 墊11B將控制信號CS傳輸往BIST電路，進行探針檢查。如 此藉由在晶片10之角部之區域CA，配置與BIST電路電性 地連接之探針檢查專用之墊11B，可於墊形成區域pA，抑 制與BIST電路電性地連接之墊^之數目增加。藉其，於塾 形成區域PA，可提升墊丨丨之配置自由度。又，於探針檢查 之後，藉由以保護膜覆蓋墊UB，可提升晶片1〇之耐濕性。 96654.doc 200525665 又，沒有墊11B時，位於區域CA之探針7A、”不與墊相 · 接，應力作用於其他探針7A、7B，唯恐發生其他探針7A、 7B之前端磨耗之故障。因此，藉由配置墊丨1B，可防止特定 ， 之探針7A、7B之前端磨耗。若以防止特定之探針仏、 之箚端磨耗為目的，墊11 β亦可電性地連接於B〗sT電路。 如上述之墊11B係無關於是否與BIST電路電性連接而配 置。例如··設計晶片佈局時，可採用佈局自動設計工具而 自動地配置。再者，於區域CA，除了墊UB以外，亦可混 合存在晶片角部認識標記等。 響 (實施型態12) 其次’說明有關本實施型態12。 採用具有已形成前述實施型態丨〜前述實施型態3所說明 之探針7(探針7A、7B(參考圖6〜圖8))之薄膜片2之探針卡進 行探針檢查時，可對於例如：超過2〇〇〇接腳之窄間距、窄 墊之晶片進行探針檢查。此探針卡若可對於具有2〇〇〇接腳 之墊進行探針檢查，於晶片具有5〇〇接腳之墊之情況，可對 | 於4個晶片同時進行探針檢查，亦即可實現所謂取得多數 個。此類取得多數個之探針檢查亦可與前述實施型態9所說 明之各IP模組之探針檢查組合。亦即，如圖78所示，對於工 個晶片10，使探針7A、7B同時接觸配置於沿著晶片10外周 之墊形成區域PA之墊Π，及取入Ip模組之cpu核心73之與 CPU核心73電性地連接之cpu核心73之探針檢查專用之墊 11A，對於4個晶片同時進行此，以進行探針檢查。再者， 此取得多數個係對於2個以上之晶片1〇實施，不限定於4 - 96654.doc -61 - 200525665 個士此’藉由貫施取得多數個之探針檢查，可縮短探針 需時間，藉其可提高探針檢查之產出。X，由於可 提问抓針h查之產出’從而可減低探針檢查之成本。 乂上根據實施型怨具體說明由本發明纟等所實現之發 :：本發明不限於前述實施型態，當然可在不脫離其要 旨之範圍内進行各種變更。 於：述實施型態，例示關於在切割晶圓並分割成各個晶 片之前進行探針檢查之情況，但分割成各晶片之後進行亦 可〇 又’於前述實施型態，探針係以㈣成為表面之方式形 士’但只要硬度高且耐磨耗性優異、形成墊之材料難以附 著、低電阻的話，均可取代鍺膜使用。 [產業上之利用可能性] 本發明之半導體積體電路裝置之製造方法，可廣泛適用
於二如：半導體積體電路裝置之製造步驟之探針檢查步驟。 【圖式簡單說明】 圖1為本發明之本實施型態丨之探針卡之下面之要部平面 圖2係沿著圖1中之A-A線之剖面圖。 探針卡進行探針檢查 之墊之立體圖。 對於液晶面板之連接 圖3係採用本發明之本實施型態1之 之對象之半導體晶片之平面圖。 圖4係形成於圖3所示之半導體晶片 圖5係表示圖4所示之半導體晶片之 方法之要部剖面圖。 96654.doc -62- 200525665 圖6係表示形成本發明之本實施型態1之探針卡之薄膜片 之要部平面圖。 圖7係沿著圖6中之B_B線之剖面圖。 圖8係沿著圖6中之C-C線之剖面圖。 圖9係形成本發明之本實施型態1之探針卡之薄膜片之要 部平面圖。 圖10係形成本發明之本實施型態1之探針卡之薄膜片之 要部平面圖。 圖Π係形成本發明之本實施型態1之探針卡之薄膜片之 要部平面圖。 圖12係沿著圖11中之D-D線之剖面圖。 圖13係沿著圖11中之E-E線之剖面圖。 圖14係說明形成本發明之本實施型態1之探針卡之薄膜 片之製造步驟之要部剖面圖。 、 圖15係接續圖14之薄膜片之製造步驟中之要部剖面圖。 圖16係接續圖15之薄膜片之製造步驟中之要部剖面圖 圖17係接續圖16之薄膜片之製造步驟中之要部剖面圖 圖18係接續圖17之薄膜片之製造步驟中之要部剖面圖 圖19係接續圖18之薄膜片之製造步驟中之要部剖面圖 圖20係接續圖19之薄膜片之製造步驟中之要部剖面γ 圖21係接續圖2〇之薄膜片之製造步驟中之要部剖面回 圖22係接續圖21之薄膜片之製造步驟中之要部剖面γ 圖23係接續圖22之薄膜片之製造步驟中 回 ^ ^ 心要部剖面圖。 圖24係說明具有形成本發明之本實施型態1 ί米到卡之 96654.doc 200525665 薄膜片之探針與半導體晶片之塾之接觸之要部剖面圖。 —圖25係說明具有形成本發明之本實施型態1之探針卡之 薄膜片之探針與半導體晶片之墊之接觸之要部剖面圖。 圖26係形成本發明之本實施型態1之探針卡之薄膜片 要部平面圖。 圖27係沿著圖26中之F-F線之要部剖面圖。 片之 圖28係形成本發明之本實施型態丨之探針卡之薄膜 要部平面圖。
圖29係沿著圖28中之F-F線之要部剖面圖。
圖30係形成本發明之本實施型態丨之探針卡之薄膜片 要部平面圖。 N 圖31係沿著圖30中之f_f線之要部剖面圖。 圖32係形成本發明之本實施型態丨之探針卡之薄膜片之 要部平面圖。 ' ' 圖33係沿著圖32中之F-F線之要部剖面圖。
圖34係形成本發明之本實施型態丨之探針卡之薄膜片之 要部平面圖。 ' 圖35係沿著圖34中之F_F線之要部剖面圖。 圖36係形成本發明之本實施型態2之探針卡之薄膜片之 要部平面圖。 圖37係形成本發明之本實施型態2之探針卡之薄膜片之 要部平面圖。 圖38係形成本發明之本實施型態2之探針卡之薄膜片之 要部平面圖。 96654.doc -64- 200525665 圖39係沿著圖38中之G-G線之要部剖面圖。 圖40係形成本發明之本實施型能夕 要部剖面圖。 卡之薄膜片之 圖係本發明之本實施型態4之探針卡 之檢查對象之半導體晶片之要部剖面圖。 ^探針卡 之=:Γ::本實施型態4之探針卡及藉由該探針卡 之k 一對象之半導體晶片之要部剖面圖。 _、本發明之本實施型態4之探針卡及藉 之檢查對象之半導體晶片之要部剖面圖。 ^44係藉纟具錢臂狀探針之料切行 導體晶片之平面圖。 T你宜之+ 圖45係藉由本發明之本實施型態4之 查之半導體晶片之平卞‘了 k針檢 圖46係藉由本發明之本實施型態4之探 查之半導體晶片之Ml 進仃心針檢 圖47係說明藉由本發明之本實 檢查步驟之要部剖面圖。 之仏針卡之探針 接續圖47之探針檢查步驟之半導體積體電 之製&步驟中之要部剖面圖。 '1 圖⑽接續W48之半導體龍祕裝置之製造步 要部剖面圖。 干之 圖50係。兒明藉由本發明之本實施型態5之探 檢查步驟之要部剖面圖。 之探針 圖51係接續圖5G之探針檢查步驟之半導體積體電路裝置 96654.doc -65- 200525665 之製造步驟中之要，面圖。 圖52係接續圖5 i 之半導體積體電路裝置 要部剖面圖。 圖53係接續圖52 之半導體積體電路裝置 要部剖面圖。 之製造步驟中 之製造步驟中 之 之 圖54係放大表示圖 μ π甲之要一之要部剖面圖。 圖⑸系說明藉由本發明之本實施型態5之 檢查步驟後之底層電極之要部平面圖。 之抓針 圖56係接續圖54之探針檢 之製迕切“. 娜千导體積體電路裝置 二I仏步驟中之要部剖面圖。 圖57係說明#由本發明之本實施型_之探針卡之探 檢查步驟之要部剖面圖。 木 圖58係說明藉由本發明之本實施型態6之探針卡之探針 檢查步驟後之墊之要部平面圖。 圖59係接續圖58之探針檢查步驟之半導體積體電路裝置 之製造步驟中之要部剖面圖。 圖60係表示圖59中之金屬線球與塾之共晶面之要部每】面 圖0 圖61係本發明之本實施型態6之半導體積體電路裝置之 製造步驟中之要部剖面圖。 圖62係接續圖61之半導體積體電路裝置之製造步驟中之 要部剖面圖。 圖63係接續圖62之半導體積體電路裝置之製造步驟中之 要部剖面圖。 96654.doc -66- 200525665 圖64係本發明之本實施型態6之半導體積體電路裝置之 製造步驟中之要部立體圖。 圖65係接續圖64之半導體積體電路裝置之製造步驟中之 要部立體圖。 圖66係接續圖65之半導體積體電路裝置之製造步驟中之 要部立體圖。
圖67係接續圖66之半導體積體電路裝置之製造步驟中之 要部立體圖。 圖68係本發明之本實施型態7之半導體積體電路裝置之 製造步驟中之要部剖面圖。 圖69係接續圖68之半導體積體電路裝置之製造步驟中之 要部剖面圖。 圖7〇係接續圖69之半導體積體電路裝置之製造步驟中 要部剖面圖。
圖71係藉由本發明之本實施塑態8之探針卡之探針檢 步驟之要部剖面圖。 圖72係接續圖71之探針檢查步驟中之要部剖面圖。 圖73係接續圖72之探針檢查步驟中之要部剖面圖。 杳本！明之本實施型態9之探針卡進行探針 ,之半‘體日日片之要部平面圖。 圖75係藉由本發明之本實施型態此 查步驟之半導體晶片之要部平面圖。，+卡進行探針 圖％係表示對於圖75所示之半導 方法之要部平面圖。 曰之導線架之焊. 96654.doc -67- 200525665 圖7 7係藉由本發明之太者 之本貝轭型怨11之探針卡進行探針檢 一步驟之半導體晶片之要部平面圖。
圖7 8係藉由本發明$ 士香 A 本貫施型悲12之探針卡進行探針檢 查步驟之半導體晶片之要部平面圖。 圖79係本發明者等所檢討之測試器之要部平面圖。 圖80係放大表示探針檢查步驟中之圖79巾之—區域之要 部平面圖。 圖8 1係表示沿著圖8〇 ψ夕r β μ π Λ 可口 δυ〒之c-c線之剖面之要部之要部剖 面圖。 圖82係放大表示接續圖80之探針檢查步驟中之圖79中之 一區域之要部平面圖。 圖83係表示沿著圖82中之c_c線之剖面之要部之要部剖 面圖。 圖84係放大表示探針檢查步驟中之圖乃中之一區域之要 部平面圖。 圖85係表示沿著圖84中之D-D線之剖面之要部之要部剖 面圖。 圖86係放大表示接續圖84之探針檢查步驟中之圖乃中之 一區域之要部平面圖。 圖87係表示沿著圖86中之d-D線之剖面之要部之要部剖 面圖。 圖88係表示形成有使用本發明之本實施型態1之探針卡 進行探針檢查之對象之半導體晶片區域之半導體晶圓之平 面圖。 96654.doc -68 - 200525665 【主要元件符號說明】 1 多層配線基板 2 薄膜片（薄膜探針（第一 薄片）) 凸緣（推壓機構） 3A 彈簧 4 壓圈 5 開口部 6 黏著圈 7、7A〜7D 探針（接觸端子、第一名 1觸端子 觸端子） 8 彈簧座 9 推壓具（推壓機構） 10 晶片（晶片區域） 11 墊（第一電極、第二電極群） 11A 墊（第一電極、電極群、 第一電 11B 墊（第一電極、第三電極群） 12 墊（第一電極） 14、15 像素電極 16 玻璃基板 17 液晶層 18 玻璃基板 21A 〜21D 金屬膜（弟一金屬膜） 22 聚醯亞胺膜（第一聚醯亞胺膜） 23 ^ 23A 配線（第二配線） 接 96654.doc -69- 200525665 24 25 26 27 28 31 32 33 34 35 37 38 42、 45 46 47 48 49 50 51 52 53 54、 56、 通孔（第一開口部） 聚醯亞胺膜（第二聚醯亞胺膜） 配線
聚醯亞胺膜 通孑L 晶圓（第一基板） 氧化矽膜 孔（第一孔部） 氧化矽膜 導電性膜 導電性膜（第一金屬膜） 導電性膜（第一金屬膜） 43 導電性膜（第二金屬膜） 金屬片（第二薄片） 開口部（第二開口部） 開口部（第三開口部） 彈性體（彈性材料） 開口部 推壓具 半導體基板 p型半導體區域 η型半導體區域 5 5 配線 57 墊
96654.doc -70- 200525665 61 安裝基板 62 墊 63 底層電極 65 A u金屬線 65A 金屬線球 66 焊針 67 金屬線球 68 晶片處理機構 69 成型樹脂（密封材料） 71 〇2電漿 71A 氧原子 72 自然氧化膜 73 CPU核心 73A CPU核心（第一電路區塊） 74 RAM核心 75 ROM核心 76 類比核心 77 導線架 101 探針 102 配線基板 103 凸塊電極 A、B 區域 AS 共晶面 CA 區域
96654.doc -71 200525665 CNT1、CNT2 電性接觸面積 cs 控制信號 DST 異物 ER 電流路徑 L 活性區域 PA 塾形成區域（第二區域） SC 壓痕 WH 晶圓 96654.doc -72-

Claims (1)

  1. 200525665 申請專利範圍： 1_ 一種半導體積體電路裝置之製造方法，其特徵在於包含 以下步驟： (曰a)準備半導體晶圓之步驟，該半導體晶圓係區割成複 數:片區域’於別述複數晶片區域之各個形成半導體積 體電路，於主面上形成與前述半導體積體電路電性地連 接之複數第一電極； ⑻準備第—卡片之步驟，該第—卡片具有：配線基板， ::形士有：一配線者；第一薄片’其係形成有為了使 接觸端子及與前述複數 第一㈣〜 _配線’則述第二配線與前述 弟一配線電性地連接，前述 丰莫辦曰m 义複數接觸知子之前端與前述 導體日日®之主面對向而保持於前述配線基板者； 塱機構，其係從背面推壓 複數接觸端子之區u 4片中之形成有前述 電Γ:述!數接觸端子之前述前端接觸前述複數第一 電，進订别述半導體積體電路之電性檢杳弟 刚述複數接觸端子之前述前端之各個俜；驟’ 片之主面，與前述複數 、則述弟一薄 電極尹之對應者對向配¥. ，述複數弟-電極係沿著前述晶 ，， 數行排列，包含於第—行之 -外周，以複 行之前述第-帝椏孫 ’“弟電極與包含於第― 引江弟电極係以沿著弟一 互異地配置。 $之外周之方向 2. 如請求項1之半暮濟接m + u 千導體積體電路裳置之製造方法，其中 96654.doc 200525665 月!述第一電極係以金為主成分之突起電極，於平面具 有長邊及短邊之矩形’前述長邊係朝向前述晶片區域之 外周而延伸。 3·如請求们之半導體積體電路裝置之製造方法，並 含： ⑷前述⑷步驟後，於前述第—電極上形成突起電極之 步驟。 (如^求項i之半導體積體電路裝置之製造方法，其中 前述半導體積體電路裝置包含LCD驅動器。 5·如睛求項1之半導體積體電路裝置之製造方法，其中 於則述第一薄片中，前述第二配線係包含複數層之配 線層而形成。 6 一種半導體積體電路裝置之製造方法，其特徵在於包含 以下步驟： (曰a)準備半導體晶圓之步驟，該半導體晶圓係區割成複 數:片區域’於則述複數晶片區域之各個形成半導體積 " 於主面上形成與前述半導體積體電路電性地連 接之複數第一電極； (b)準備第—卡片之步驟，該第—卡片具有··配線基板， 其:形成有第—配線者；第—薄片，其係形成有為了使 與則述複數第-電極接觸之複數接觸端子及與前述複數 ㈣端子電性地連接之第二配線，前述第二配線與前述 弟-配線電性地連接’前述複數接觸端子之前端與前述 半導體晶圓之主面對向而保持於前述配線基板者；及推 96654.doc 200525665 壓機構，其係從背面推壓前述第一 门τ之形成有前流 複數接觸端子之區域者；及 (C)使則述複數接觸端子之前述前端接觸前述複數第一 電極，進行前述半導體積體電路之電性檢查之步驟一 前述複數接觸端子之前述前端之各個係於前述第L薄 片之主面，與前述複數第一電極中之對應者對向配置； 前述第一薄片係藉由以下步驟形成·· ， (b 1)準備具有結晶性之第一基板之步驟； ⑽將前述第一基板選擇性地且各向異性地蝕刻，形成 角錐型或角錐梯形型之複數第一孔部之步驟· ⑽於前述複數第一孔部之各個的上部，選擇性地形成 將前述複數第-孔部埋人之複數第—金屬膜之步驟； (b4)於前述第一基板及前 引迷弟一金屬膜上，形成第一聚 醯亞胺膜之步驟； (b5)將兩述第一聚醯亞胺膜 μ攸朕璉擇性地蝕刻，形成到達前 述複數第一金屬臈之複數第_開口部之步驟； ⑽藉由在前述第一聚醯亞胺膜上，形成將前述複數第 一開口部埋入之第二令屬 一金屬Μ而將前述第二金屬膜圖案 化’以便形成與前述複數第_ ^ 炎默弟金屬膜電性地連接之複數 前述第二配線之步驟； (b7)於複數前述第二配狳 ^ 、― -、、泉及則述第一聚醯亞胺膜上，形 成第二聚醯亞胺膜之步驟； (b8)將第二薄片黏著於前 ^ 月』I弟一基板上，於前述第一金 屬膜上之前述第二薄片形成笛 ，寻片肜烕弟二開口部，於前述第一基 96654.doc 200525665 板上之未形成前述第一金屬膜之第-區域上之前述第 薄片形成第三開口部之步驟； 、迷弟二 (b9)於前述第—每 # 下，於前述第二 於前述第一基板上之狀況 一開口部形成將前述第二開口 性材料之步驟； 丨埋入之弹 (blO)除去前述第一 + 基板，由珂述複數之前述第一金屬 膜形成則述複數接觸端子之步驟；及 (b 11)除去前述第二 乂 一 ~ ^邛下之前述第二聚醯亞胺膜及 刖述第一 #醯亞胺膜之步驟； 月ί述第二薄片係與前 日 膨脹率。 牛―體曰曰圓具有自同程度之線 7.如：求：6之半導體積體電路裝置之製造方法，其中 前述第m包含42合金或invar合金而形成。 8·如:求項6之半導體積體電路裝置之製造方法，其中 f述第-金屬膜包含第—金屬層及第二金屬層； 述（b3b驟包含：於前述第一基板上形成前述第一金 屬層之步驟及於前述第—金屬層上形成前述第二金屬層 之步驟； 二述第|屬層係硬度比前述第二金屬層高，並具有 耐氧化性。 9. 如:求項8之半導體積體電路裳置之製造方法，其中 f述第—金屬層細料主成分； 二述第二金屬層係以錄或銅為主成分。 10.如請求項9之半導體積體電路裝置之製造方法，其中 96654.doc 200525665 可述第一金屬層之厚度為i μιη〜4 μηι。 ιι· 一種半導體積體電路裝置之製造方法，其特徵在於包含 以下步驟： (a) 準備半導體晶圓之步驟，該半導體晶圓係區割成複 片區域，於知述複數晶片區域之各個形成半導體積 體電路，於主面上形成與前述半導體積體電路電性地連 接之複數第一電極； (b) 準備第-卡狀步驟，該第-卡片具有··配線基板， 其：形成有第一配線者；第一薄片，其係形成有為了使 與别述稷數第一電極接觸之複數接觸端子及與前述複數 ㈣端子電性地連接之第二配線，前述第二配線與前述 =配線電性地連接，前料數_料之前端與前述 半導體晶圓之主面對向而保拉& 了 Π向保符於則述配線基板者，·及推 塵:幾構，其係從背面推塵前述第一薄片中之形成有前述 稷數接觸端子之區域者；及 ⑷使前述複數接觸端子之前述前端接觸前述複數第— 電：’進行前述半導體積體電路之電性檢查之步驟； 别述複數接觸端子之前述前端之各個係於前述第—薄 片:主面’與前述複數第―電極中之對應者對向配置； 兩述複數接觸端子之前述 ……、“…知係以比前述半導體積體 違路衣置之製造步驟中糾莫认、，_L 诹”寸者於丽述半導體晶圓之異物之 粒徑更大的高度形成。 之 12. —種半導體積體電路裳置 以下步驟： 之^方法’其特徵在於包含 96654.doc 200525665 ⑷準備半導體晶圓之步驟，該半導體晶圓係區割成複 數晶片區域，於前述複數晶片區域之各個形成半導體積 體電路’於主面上形成與前述半導體積體電路電性地連 接之複數第一電極； ⑻準備第一卡片之步驟，該第一卡片具有：配線基板， :係形成有第-配線者；第一薄片，其係形成為了使盥 前述複數第-電極接觸之複數接觸端子及與前述複數接 觸端子電性地連接之第二配線，前述第二配線與前述第 -配線電性地連接’前述複數接觸端子之前端與前述半 導體晶圓之主面對向而保持於前述配線基板者；及推虔 機構’其餘背面推壓前述第—薄片巾之形成有前述複 數接觸端子之區域者；及 ⑷使前述複數接觸端子之前述前端接觸前述複數第— 電極，進行前述半導體積體電路之電性檢查之步驟； 前述複數接觸端子之前述前端之各個係於前述第一薄 片^主^’與前述複㈣—電極中之對應者對向配置；/ 别述複數接觸端子中， 1 卜 於月丨J述電性檢查時流有相對 電流之第一接觸端+夕於、+、、， 切端與前述第-電極之電性 接觸面之第一面積，比於&丄 电^ , a ^於則述電性檢查時流有相對小雷 流之第一接觸端子之前述前 觸面之第二面積大。一j述苐-電極之電性接 13. 如請求項12之半導體積體電路裝置之製造方法，直中 於前述複數接觸端子之前述前端， ^ 梯形型之突起； 内輝i A角錐 96654.doc 200525665 設置於前述第一接觸端子之前述前端之前述突起之數 目，比設置於前述第二接觸端子之前述前端之前述突起 之數目多。 14·如請求項12之半導體積體電路裝置之製造方法，其中 於前述複數接觸端子之前述前端，設置角錐型或角錐 梯形型之突起； 設置於前述第一接觸端子之前述前端之前述突起，在 平面的尺寸比設置於前述第二接觸端子之前述前端之前 述犬起大’南度相同。 15_ —種半導體積體電路裝置之製造方法，其特徵在於包含 以下步驟： (a)準備半導體晶圓之步驟，該半導體晶圓係區割成複 數晶片區域，於前述福教总Η氐砝+女加…丄、、丨> ^ _
    接之複數第一電極； 一卡片具有··配線基板，
    觸端子之前述前端接觸前述複數第一 (b)準備第--^片之步驟，該第 其係形成有第一 與前述複數第一 接觸端子電性地連接之第二配 第一配線電性地連接，前 半導體晶圓之主面對向而 壓機構，其係從背面推壓前述第 複數接觸端子之區域者；及 (c)使4述複數接觸端子 96654.doc 200525665 電=’進行前述半導體積體電路之電性檢查之步驟； 月j述複數接觸端子之前述前端之各個係於前述第一薄 片之=面’與前述複數第—電極中之對應者對向配置； ，於刖述晶片區域，前述複數第一電極係配置於形成有 半導體元件及第四配線之活性區域上，· >於《(e)㈣，前述複數㈣端子之前述前端係確保 前述複數接觸端子與前述複數第—電極之電性接觸，且 以不破壞前料導體元件及料第四配線之第—壓力， 接觸前述複數第一電極。 16.如:求項15之半導體積體電路裳置之製造方法，苴中 前述第-壓力係個前述接觸端子為3公克町。 17/種半導體積體電路裝置之製造方法，其特徵在於包含 二備半導體晶圓之步驟，該半導體晶圓係區割成複 區域’於前述複數晶片區域之各個形成半導體積 體電路，於主面上形成與前述半導體積體電路電性j 接之複數第一電極，· (b)準備第一 ^^片之步驟，該第__Η 1亡· : = 第一電極接觸之複數接觸端子及與前述複數 接觸‘子电性地連接之第- ^ ^ 線，則述弟二配線與前述 半導體^性地連接’前频數接觸端子之前端與前述 二體aa®之主面對向而保持於前述配線基板者；及推 麼機構，其传從昔而施 、， 月面推屋两述第-薄片中之形成有前述 96654.doc 200525665 複數接觸端子之區域者； ⑷使則逑複數接觸端子之前述前端接觸前述複數第一 電極’、進行前述半導體積體電路之電性檢查之步驟；及 ⑷前述⑷步驟後’於前述複數第—電極之各個之 形成突起電極之步驟； 前述複數接觸端子之前述前端之各個係於前述第一薄 片之主面’與前述複數第_電極中之對應者對向配置。 / 18.如凊^項17之半導體積體電路裝置之製造方法，其中 於前述⑷步驟，前述突起電極係由以下手段中選擇之 一手段所形成： ⑹採用遮罩於前述複數第—電極上形成金屬膜之 後，於前述金屬膜施加加熱熔融處理之手段· ㈣藉由金屬線焊接法於前述複數第^極Μ著全 屬線球之後，於前述金屬線球施加加熱炫融處理之手段"。 19. 一種半導體積體電路裝 <Iw方法，其特徵在於包含 以下步驟： (a) 準備半導體晶圓之步驟， 卞命體日日圓係區割成複 要文日日片區域，於前述複數晶M F 灵數曰曰片£域之各個形成半導體積 體電路，於主面上形成與前述半導 卞守篮積體電路電性地連 接之複數第一電極； (b) 準備第一卡片之步驟，該第一卡 i^^卡片具有：配線基板， 一係形成有第一配線者·第一舊 ^ + IW ’其係形成有為了使 只則述複數第一電極接觸之複數接鎚 桩雜_ 觸端子及與前述複數 接觸端子電性地連接之第二 ^ 則迷弟二配線與前述 96654.doc 200525665 第一配線電性地連接，前述複數接觸端子之前端與前述 丰¥體日日®之主面對向而保持於前述配線基板者；及推 屢機構，其係從背面推虔前述第一薄片尹之形成有前述 複數接觸端子之區域者，·及 ⑷使前述減㈣端子之前述前端㈣前述複數第— 電極，進行前述半導體積體電路之電性檢查之步驟； ⑷前述⑷步驟後’由前述半導體晶圓切出各個半導體 晶片之步驟； 二電極進行金屬線 ⑷將前述半導體晶片搭載於安裝基板上，將前述複數 第一電極與前述安裝基板之主面之第 焊接之步驟； ⑴前述（e)步驟後，藉由㈣材料㈣前述安裝基板主 面之步驟；及 (g)前述（g)步驟後，分割前述安裝基板之步驟； 20. 前述複數接觸端子之前述前端之各個係於前述第—薄 片之主面，與前述複數第—電極中之對應者對向配置。 如請求項19之半導體積體電路裝置之製造方法，其中 如述安裝基板係以玻璃環氧樹脂為主成分； 前述金屬線焊接係以200°C以下之溫度進行。 96654.doc -10-
TW093131217A 2003-10-31 2004-10-14 Fabrication method of semiconductor integrated circuit device TW200525665A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003371515A JP2005136246A (ja) 2003-10-31 2003-10-31 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
TW200525665A true TW200525665A (en) 2005-08-01
TWI366238B TWI366238B (zh) 2012-06-11

Family

ID=34543958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093131217A TW200525665A (en) 2003-10-31 2004-10-14 Fabrication method of semiconductor integrated circuit device

Country Status (5)

Country Link
US (5) US20050093565A1 (zh)
JP (1) JP2005136246A (zh)
KR (3) KR101157660B1 (zh)
CN (1) CN1612322B (zh)
TW (1) TW200525665A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392948B (zh) * 2009-04-22 2013-04-11 Au Optronics Corp 主動元件陣列基板
TWI626449B (zh) * 2013-05-28 2018-06-11 新光電氣工業股份有限公司 探針導引板及其製造方法、半導體檢測裝置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663605B2 (en) * 2003-01-08 2010-02-16 Autodesk, Inc. Biomechanical user interface elements for pen-based computers
CN100508154C (zh) 2004-11-18 2009-07-01 株式会社瑞萨科技 半导体集成电路器件的制造方法
JP4829879B2 (ja) 2005-03-11 2011-12-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4729348B2 (ja) * 2005-07-04 2011-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4800007B2 (ja) 2005-11-11 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法およびプローブカード
JP4726679B2 (ja) 2006-03-31 2011-07-20 ルネサスエレクトロニクス株式会社 半導体試験方法および半導体装置
JP2008010561A (ja) * 2006-06-28 2008-01-17 Renesas Technology Corp プローブの位置合わせ方法およびウエハステージ制御方法
JP2008098402A (ja) * 2006-10-12 2008-04-24 Renesas Technology Corp 半導体装置およびその製造方法
JP5191646B2 (ja) 2006-10-24 2013-05-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR100703044B1 (ko) * 2007-01-12 2007-04-09 (주)에이펙스 검사용 프로브 카드 및 그 제조 방법
JP5222509B2 (ja) 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP5276836B2 (ja) * 2007-12-14 2013-08-28 日本電子材料株式会社 プローブカード
WO2009084770A1 (en) * 2007-12-28 2009-07-09 Phicom Corporation Contact tip structure of a connecting element
KR100814325B1 (ko) * 2007-12-28 2008-03-18 주식회사 파이컴 접속 소자의 접촉 팁 구조
JP2009210394A (ja) * 2008-03-04 2009-09-17 Seiko Instruments Inc 相互接続部材の製造方法および相互接続部材
US7838425B2 (en) * 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
JP5643477B2 (ja) * 2008-06-18 2014-12-17 日本電子材料株式会社 コンタクトプローブ
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
JP5152099B2 (ja) * 2009-05-18 2013-02-27 富士通株式会社 基板構造
JP5404361B2 (ja) 2009-12-11 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
US8323992B2 (en) 2010-09-09 2012-12-04 Renesas Electronics Corporation Method of manufacturing semiconductor integrated circuit device
KR101811306B1 (ko) 2011-04-25 2017-12-26 삼성전자주식회사 반도체 장치의 불량 검사 방법, 포토 마스크 및 이를 이용하여 형성된 반도체 장치
CN102832201B (zh) * 2011-06-15 2015-03-11 中芯国际集成电路制造(上海)有限公司 测试结构及测试方法
JP2013079860A (ja) 2011-10-04 2013-05-02 Advantest Corp ソケット及び電子部品試験装置
KR101251926B1 (ko) * 2011-10-14 2013-04-08 황귀순 프로브 유닛
KR101439342B1 (ko) 2013-04-18 2014-09-16 주식회사 아이에스시 포고핀용 탐침부재
KR101439343B1 (ko) 2013-04-18 2014-09-16 주식회사 아이에스시 포고핀용 탐침부재
CN103499711B (zh) * 2013-09-23 2017-03-29 无锡市汇博普纳电子有限公司 超小间距的高频集成电路交流自动测试探头
US9372205B2 (en) * 2014-01-15 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Universal probe card PCB design
KR102312630B1 (ko) 2014-09-30 2021-10-18 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102442624B1 (ko) * 2014-11-11 2022-09-13 삼성전자주식회사 반도체 디바이스
JP2016122801A (ja) 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP3118857B1 (en) * 2015-03-30 2019-04-03 Little Device Corporation Conductive ball
KR102450326B1 (ko) 2015-10-06 2022-10-05 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
JP6777845B2 (ja) * 2016-01-08 2020-10-28 株式会社東京精密 プローバ及びプローブコンタクト方法
CN106897504B (zh) * 2017-02-08 2020-06-09 上海华虹宏力半导体制造有限公司 对ip模块进行开发形成参数化单元的方法
US10893605B2 (en) * 2019-05-28 2021-01-12 Seagate Technology Llc Textured test pads for printed circuit board testing
CN111896856B (zh) * 2020-08-12 2023-05-23 江西乾照光电有限公司 一种芯片电性能测试系统及方法
CN113109610B (zh) * 2021-04-06 2021-10-26 北京中微普业科技有限公司 一种rf裸芯片扁平探针测试工装
CN113447680B (zh) * 2021-05-10 2022-08-02 中电科思仪科技股份有限公司 一种新型微波探针接触片及其制作方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182231A (en) * 1988-04-07 1993-01-26 Hitachi, Ltd. Method for modifying wiring of semiconductor device
JPH04286349A (ja) 1991-03-15 1992-10-12 Fujitsu Ltd 半導体集積回路の試験装置
JPH05283490A (ja) 1992-04-02 1993-10-29 Fuji Electric Co Ltd 集積回路装置の試験方法
DE69325065T2 (de) * 1992-10-02 1999-10-28 Matsushita Electric Ind Co Ltd Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung
JPH07201866A (ja) * 1993-12-31 1995-08-04 Casio Comput Co Ltd バンプを備えた半導体装置およびその製造方法
JPH08201432A (ja) * 1995-01-25 1996-08-09 Matsushita Electric Ind Co Ltd プローブシート及びその製造方法
JPH08297359A (ja) * 1995-02-27 1996-11-12 Hitachi Ltd 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
JPH09330934A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
JP3009032B2 (ja) 1996-06-25 2000-02-14 日本電気株式会社 半導体装置の製造方法
JP3315339B2 (ja) * 1997-05-09 2002-08-19 株式会社日立製作所 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
JPH1123615A (ja) * 1997-05-09 1999-01-29 Hitachi Ltd 接続装置および検査システム
JPH1187441A (ja) * 1997-09-09 1999-03-30 Mitsubishi Electric Corp 半導体記憶装置
JP3472455B2 (ja) * 1997-09-12 2003-12-02 沖電気工業株式会社 半導体集積回路装置及びそのパッケージ構造
JP4006081B2 (ja) * 1998-03-19 2007-11-14 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH11307601A (ja) * 1998-04-16 1999-11-05 Mitsubishi Electric Corp 半導体装置
JP2000150594A (ja) * 1998-11-05 2000-05-30 Hitachi Ltd 接続装置および押さえ部材付配線フィルムの製造方法並びに検査システムおよび半導体素子の製造方法
JP3348681B2 (ja) * 1999-04-08 2002-11-20 日本電気株式会社 集積回路の端子構造
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2001108706A (ja) 1999-10-06 2001-04-20 Tokyo Electron Ltd ハンダボール用コンタクタ
JP2001118994A (ja) * 1999-10-20 2001-04-27 Matsushita Electronics Industry Corp 半導体装置
JP2001144197A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
JP4480258B2 (ja) * 2000-03-29 2010-06-16 株式会社日本マイクロニクス 半導体デバイス検査装置における電気的接触装置
JP3621034B2 (ja) * 2000-10-02 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6461972B1 (en) * 2000-12-22 2002-10-08 Lsi Logic Corporation Integrated circuit fabrication dual plasma process with separate introduction of different gases into gas flow
JP2002228682A (ja) 2001-02-02 2002-08-14 Tokyo Electron Ltd プローブ
JP3631451B2 (ja) * 2001-02-05 2005-03-23 松下電器産業株式会社 半導体集積回路の検査装置および検査方法
KR100403621B1 (ko) * 2001-03-30 2003-10-30 삼성전자주식회사 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법
JP4041663B2 (ja) * 2001-09-12 2008-01-30 株式会社ルネサステクノロジ 半導体装置及びその検査装置
JP3735556B2 (ja) * 2001-10-23 2006-01-18 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
JP2003297887A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置の製造方法および半導体検査装置
TWI236723B (en) * 2002-10-02 2005-07-21 Renesas Tech Corp Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
US7219269B2 (en) * 2003-07-28 2007-05-15 Credence Systems Corporation Self-calibrating strobe signal generator
US6996032B2 (en) * 2003-07-28 2006-02-07 Credence Systems Corporation BIST circuit for measuring path delay in an IC
JP2005136302A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4521611B2 (ja) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7168021B2 (en) * 2005-02-01 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Built-in test circuit for an integrated circuit device
JP2007101373A (ja) * 2005-10-05 2007-04-19 Renesas Technology Corp プローブシート接着ホルダ、プローブカード、半導体検査装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392948B (zh) * 2009-04-22 2013-04-11 Au Optronics Corp 主動元件陣列基板
TWI626449B (zh) * 2013-05-28 2018-06-11 新光電氣工業股份有限公司 探針導引板及其製造方法、半導體檢測裝置

Also Published As

Publication number Publication date
KR20110081122A (ko) 2011-07-13
US20050093565A1 (en) 2005-05-05
US20110175634A1 (en) 2011-07-21
KR101250167B1 (ko) 2013-04-05
US7901958B2 (en) 2011-03-08
US20110136272A1 (en) 2011-06-09
CN1612322A (zh) 2005-05-04
KR101157660B1 (ko) 2012-06-20
TWI366238B (zh) 2012-06-11
JP2005136246A (ja) 2005-05-26
US20100304510A1 (en) 2010-12-02
KR20120067977A (ko) 2012-06-26
CN1612322B (zh) 2012-03-21
US20080020498A1 (en) 2008-01-24
KR20050041972A (ko) 2005-05-04

Similar Documents

Publication Publication Date Title
TW200525665A (en) Fabrication method of semiconductor integrated circuit device
TWI351730B (zh)
US6672876B1 (en) Probe card with pyramid shaped thin film contacts
KR100580008B1 (ko) 콘택터, 콘택터의 제조 방법 및 콘택터를 사용한 프로브 카드
US8146245B2 (en) Method for assembling a wafer level test probe card
US7218131B2 (en) Inspection probe, method for preparing the same, and method for inspecting elements
TW200527570A (en) Fabrication method of semiconductor integrated circuit device
CN109425764A (zh) 探针卡、包括该探针卡的测试装置以及相关的制造方法
WO2007029422A1 (ja) 半導体装置の検査装置及び電源供給ユニット
TWI335627B (en) Microelectronic assemblies having compliancy
TW200839917A (en) Method for manufacturing semiconductor integrated circuit device
JP2010276541A (ja) 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置
JP4372785B2 (ja) 半導体集積回路装置の製造方法
KR20060133910A (ko) 반도체집적회로장치의 제조 방법
TWI385741B (zh) Manufacturing method of semiconductor integrated circuit device
JP2000121673A (ja) コンタクタ
JP4919365B2 (ja) 半導体集積回路の製造方法
US9476913B2 (en) Probe card
US20150022229A1 (en) Probe card and method of manufacturing the same
JP2009098153A (ja) 薄膜プローブの製造方法
US11555830B2 (en) Small pitch integrated knife edge temporary bonding microstructures
JP4716454B2 (ja) 半導体集積回路装置の製造方法
TW201215894A (en) Probe card

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees