KR20170085065A - 메모리 패키지들 아래에 제어기들을 갖는 메모리 디바이스들 및 관련 시스템들 및 방법들 - Google Patents

메모리 패키지들 아래에 제어기들을 갖는 메모리 디바이스들 및 관련 시스템들 및 방법들 Download PDF

Info

Publication number
KR20170085065A
KR20170085065A KR1020177015530A KR20177015530A KR20170085065A KR 20170085065 A KR20170085065 A KR 20170085065A KR 1020177015530 A KR1020177015530 A KR 1020177015530A KR 20177015530 A KR20177015530 A KR 20177015530A KR 20170085065 A KR20170085065 A KR 20170085065A
Authority
KR
South Korea
Prior art keywords
memory
package
packages
controller
substrate
Prior art date
Application number
KR1020177015530A
Other languages
English (en)
Other versions
KR101969249B1 (ko
Inventor
셍 킴 예
홍 완 응
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20170085065A publication Critical patent/KR20170085065A/ko
Application granted granted Critical
Publication of KR101969249B1 publication Critical patent/KR101969249B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92227—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

메모리 패키지들의 스택들 아래에 제어기들을 갖는 메모리 디바이스들 및 관련 시스템들 및 방법들이 본 출원에 개시된다. 일 실시예에서, 메모리 디바이스는 호스트에 결합하도록 구성되고 그리고 기판, 메모리 패키지들의 스택, 및 스택과 기판 사이에 위치된 제어기를 포함할 수 있다. 제어기는 호스트로부터의 명령어들에 기초하여 메모리 패키지들에 의해 저장되는 데이터를 관리할 수 있다.

Description

메모리 패키지들 아래에 제어기들을 갖는 메모리 디바이스들 및 관련 시스템들 및 방법들{MEMORY DEVICES WITH CONTROLLERS UNDER MEMORY PACKAGES AND ASSOCIATED SYSTEMS AND METHODS}
개시된 실시예들은 메모리 패키지들 및 제어기들을 갖는 메모리 디바이스들에 관한 것이다. 몇몇 실시예들에서, 본 기술은 메모리 패키지들의 스택 아래에 위치된 내장된 제어기(embedded controller)들을 포함하는 메모리 디바이스들에 관한 것이다.
플래시 메모리는 통상 스마트 폰들, 네비게이션 시스템들 (예를 들어, 자동차 네비게이션 시스템들), 디지털 카메라들, MP3 플레이어들, 컴퓨터들, 및 많은 다른 소비자 전자 디바이스들을 위한 데이터를 저장하기 위해 사용된다. USB(Uniform Serial Bus) 디바이스들, 메모리 카드들, 내장된 드라이브들, 및 다른 데이터 스토리지 디바이스들은 흔히 플래시 메모리의 작은 폼 팩터(form factor) 때문에 플래시 메모리를 포함한다. 전자 디바이스들내 전용 메모리 제어기들은 플래시 메모리상에 저장되는 데이터를 관리할 수 있다. 불행하게도, 이들 전용 메모리 제어기들은 다른 컴포넌트들을 위해 전자 디바이스들내 이용 가능한 스페이스(space)를 줄일 수 있다. 전자 디바이스들의 사이즈를 줄이기 위해서, 메모리 제어기들은 예를 들어, 다른 전자 컴포넌트들을 위해 이용 가능한 스페이스를 증가시키기 위해서 호스트 프로세서들에 통합될 수 있다. 예를 들어, 호스트 프로세서들은 가질 수 있다 플래시 메모리에 저장되는 데이터를 관리하는 통합 메모리 제어기들 (IMC : integrated memory controller)들을 가질 수 있지만, 그러나 이들 IMC들은 특정 메모리의 유형들과 호환가능하고 종종 미래 표준들 (예를 들어, eMMC(embedded MultiMediaCard) 표준 사양의 미래 버전들)을 위해 디자인된 새로운 NAND 메모리와 같은 새로운 메모리 유형들을 지원하지 않을 수 있다. IMC들은 한계 전자 디바이스들을 특정 유형들의 플래시 메모리로 제한하기 때문에, 해당 전자 디바이스들은 더 높은 스토리지 밀도, 개선된 성능, 또는 증강된 기능을 갖는 새로운 메모리를 사용하는 것이 가능하지 않을 수 있다.
메모리 제어기들은 또한 멀티-다이 메모리 패키지(multi-die memory package)들내에 내장될 수 있다. 예를 들어, 통상의 eMMC 메모리는 내장된 멀티미디어카드(MMC : MultiMediaCard) 제어기를 갖는 단일의 고-용량(high-capacity) NAND 패키지 (예를 들어, 적층 다이들을 갖는 NAND 패키지)일 수 있다 . 내장된 MMC 제어기는 호스트 프로세서가 상당한 컴퓨팅 자원들을 필요로 할 수 있는 NAND 메모리 관리 (예를 들어, 기록, 판독, 삭제, 에러 관리, 등)을 수행하지 않게 할 수 있다. NAND 다이들은 테스트를 어렵게하는 작은 피처(feature)들을 갖기 때문에, 개별 NAND 다이들은 패키징 전에 테스트되지 않는다. 멀티-다이 NAND 패키지들은 폐기될 불량 패키지들 (예를 들어, 불량 NAND 다이들을 갖는 패키지들)을 식별하기 위해 테스트될 수 있다. 불행하게도, 불량 NAND 패키지들내 내장된 MMC 제어기들도 또한 폐기되어, 증가된 제조 경비들로 귀결된다.
도 1은 본 기술의 일 실시예에 따라 구성된 메모리 디바이스의 단면도이다.
도 2는 본 기술의 일 실시예에 따라 구성된 멀티-다이 메모리 패키지의 단면도이다.
도 3a-3e는 본 기술의 실시예에 따른 제조의 다양한 스테이지들에서 메모리 디바이스를 예시하는 단면도들이다.
도 4는 본 기술의 다른 실시예에 따라 구성된 메모리 디바이스의 단면도이다.
도 5 는 본 기술의 실시예에 따른 메모리 디바이스들에 대해 적절한 구현예를 예시하는 블럭 회로도이다.
도 6은 본 기술의 실시예들에 따라 구성된 메모리 디바이스를 포함하는 시스템의 개략도이다.
메모리 디바이스들 및 관련된 시스템들 및 방법들의 몇몇 실시예들의 특정 세부사항들이 이하에 설명된다. 용어 “메모리 디바이스(memory device)”는 일반적으로 패키지 기판, 하나 이상의 멀티-다이 메모리 패키지들, 및 제어기를 갖는 패키지를 지칭한다. 제어기는 메모리 패키지들 아래에 위치될 수 있고 각각의 메모리 패키지를 위해 메모리 관리를 제공할 수 있다. 일부 실시예들에서, 메모리 디바이스들 모바일 디바이스들 (예를 들어, 스마트 폰들, 태블릿들, MP3 플레이어들, 등), 디지털 카메라들, 라우터들, 게임 시스템들, 네비게이션 시스템들, 컴퓨터들, 및 다른 소비자 전자 디바이스들에 대하여 적절한 멀티-다이 메모리 패키지들을 갖는 플래시 메모리 (예를 들어, eMMC 메모리, 범용 플래시 스토리지, 등)일 수 있다. 예를 들어, 멀티-다이 메모리 패키지들은 예를 들어, 플래시 메모리 패키지들, 예컨대 NAND 패키지들, NOR 패키지들, 등일 수 있다. 관련 기술에서의 숙련자는 또한 기술이 부가적인 실시예들을 가질 수 있으며, 기술이 도 1 - 6 을 참조하여 이하에서 설명된 실시예들의 상세들 중 여러 개 없이 실시될 수 있다는 것을 이해할 것이다.
도 1은 본 기술의 일 실시예에 따라 구성된 메모리 디바이스(100)의 단면도이다. 메모리 디바이스 (100)는 스택(stack)으로 배열된 패키지 기판 (104) (“기판 (104)”), 제어기 (106), 및 제 1, 제 2, 제 3 및 제 4 멀티-다이 메모리 패키지들 (108a), (108b), (108c), (108d) (총괄하여 “메모리 패키지들 (108)”)을 포함할 수 있다. 기판 (104)은 제어기 (106) 및 메모리 패키지들 (108)에 전기적으로 결합될 수 있고 제어기 (106)는 메모리 디바이스 (100)와 통신하는 호스트 (예를 들어, 전자 디바이스의 호스트 프로세서)와 메모리 패키지들 (108) 사이에서 인터페이스한다. 제어기 (106)는 기판 (104)에 부착될 수 있다. 일부 실시예들에서, 제어기 (106)는 메모리 패키지(108)들의 스택 아래에 위치될 수 있어서 메모리 디바이스 (100)는 비교적 작은 풋프린트(footprint)를 가진다.
제어기 (106)는 호스트 프로세서가 다른 태스크들을 수행하기에 자유롭도록 메모리 관리를 취급할 수 있다. 다양한 실시예들에서, 제어기 (106)는 회로부, 소프트웨어, 펌웨어, 메모리, 또는 그것의 조합들을 포함할 수 있고 플래시 메모리 (예를 들어, NAND 메모리, NOR 메모리, 등)를 관리하도록 구성될 수 있다. 일부 실시예들에서, 제어기 (106)는 반도체 기판, 예컨대 실리콘, 실리콘-온-절연체, 화합물 반도체 (예를 들어, 갈륨 나이트라이드), 또는 다른 적절한 기판들을 포함하는 제어기 다이일 수 있고 프로세싱 회로들, 영상 컴포넌트들, 및/또는 메모리 또는 다른 컴포넌트들을 관리하기 위한 다른 반도체 디바이스들을 포함하는 동적 랜덤-액세스 메모리 (DRAM), 정적 랜덤-액세스 메모리 (SRAM), 다른 형태들의 집적 회로 디바이스들과 같은 임의의 다양한 집적 회로 컴포넌트들 또는 기능 피처들을 가질 수 있다. 예를 들어, 제어기 (106)는 NAND 메모리와의 사용을 위해 구성된 멀티-미디어 제어기 다이 (예를 들어, MMC 제어기 다이)일 수 있고 회로부, 레지스터들, 인터페이스 모듈들 (예를 들어, 호스트들과 인터페이스하기 위한 모듈들, 메모리 패키지들과 인터페이스 하기 위한 모듈들, 등), 및/또는 희망하는 기능을 제공하기 위한 다른 모듈들을 포함할 수 있다.
기판 (104)은 제 1 본드 패드(bond pad)들 (120) 및 제 2 본드 패드들 (122)을 포함할 수 있다. 제 1 본드 패드들 (120)은 제 1 와이어 본드들 (140)에 의해 제어기 (106)의 대응하는 본드 패드들 (130)에 결합될 수 있고, 제 2 본드 패드들 (122)은 제 2 와이어 본드들 (142)에 의해 메모리 패키지들 (108)의 각각의 대응하는 패키지 컨택들 (132) (하나 식별됨)에 결합될 수 있다. 일 실시예에서, 기판 (104)은 제어기 (106)를 각각의 메모리 패키지 (108)에 전기적으로 결합하는 단일 인터포저(interposer)이다. 기판(104)은, 예를 들면, 금속 트레이스(trace)들, 비아(via)들, 또는 다른 적절한 커넥터들과 같은, 전기 커넥터들(144)(점선으로 개략적으로 도시됨)을 갖는 인쇄 회로 보드, 멀티미디어 카드 기판 또는 다른 적절한 인터포저를 포함할 수 있다. 전기 커넥터들 (144)는 제어기 (106), 제 1 본드 패드들 (120), 및/또는 제 2 본드 패드들 (122)을 서로에 및/또는 기판 (104)의 하단 측면에서의 패키지 컨택들 (150) (하나 식별됨) 및 상호연결부(interconnect)들 (152) (하나 식별됨)을 통하여 외부 회로부 (미도시)에 결합할 수 있다. 상호연결부들 (152)은 범프 본드들 또는 다른 적절한 연결 피처들일 수 있다.
제어기 (106)는 접착제 (160)에 의해 패키지 기판 (104)에 부착될 수 있다. 접착제 (160)는 접착 재료 (예를 들어, 에폭시 수지, 접착제 페이스트, 등), 접착 라미네이트 (예를 들어, 접착 테이프, 다이-부착(die-attach) 또는 다이싱-다이-부착 필름, 등), 또는 다른 적절한 재료일 수 있다. 제 1 메모리 패키지 (108a)는 제어기 (106) 및 와이어 본드들 (140)을 커버하는 접착제 (162)에 의해 기판 (104)에 부착될 수 있다. 추가 메모리 패키지들 (108b-d)은, 차례로, 접착제 (164)에 의해 서로에 부착된다. 몇몇 실시예들에서, 접착제들 (160,162,164)은 동일 또는 유사한 재료들을 포함할 수 있다. 접착제 (162)는 제어기 (106)와 메모리 패키지 (108a) 사이의 와이어 본드들 (140)의 부분들을 수용하기 위해 접착제 (164)보다 더 두꺼운 두께를 가질 수 있다. 접착제 (164)의 두께는 와이어 본드들 (142)이 인접한 메모리 패키지들 (108) 사이에 갭들 (166) (하나 식별됨)을 통과하는 것을 보장하도록 충분히 클 수 있다. 메모리 디바이스 (100)는 메모리 패키지들 (108)과 와이어 본드들 (142)을 적어도 부분적으로 캡슐화하는 캡슐화제(encapsulant) (116)를 포함하는 패키지 케이싱(package casing) (115)을 더 포함할 수 있다.
도 2는 본 기술의 일 실시예에 따라 구성된 메모리 패키지(108)의 단면도이다. 메모리 패키지 (108)는 복수개의 메모리 반도체 다이들 (200) (하나 식별됨) 및 메모리 패키지 기판 (202) (“패키지 기판 (202)”)을 포함할 수 있다. 패키지 기판 (202)은 복수개의 제 1 본드 패드들 (208a) 및 복수개의 제 2 본드 패드들 (208b)을 포함할 수 있다. 제 1 본드 패드들 (208a)은 반도체 다이들 (200)의 제 1 그룹 (예를 들어, 네개의 다이들의 두개의 세트들)의 대응하는 본드 패드들 (209a) (하나 식별됨)에 결합될 수 있고 (예를 들어, 와이어 본딩될 수 있고), 제 2 본드 패드들 (208b)은 반도체 다이들 (200)의 제 2 그룹 (예를 들어, 네개의 다이들의 두개의 세트들)의 대응하는 본드 패드들 (209b) (하나 식별됨)에 결합될 수 있다 (예를 들어, 와이어 본딩될 수 있다). 일부 실시예들에서, 본드 패드들 (208a)의 어레이는 각각의 반도체 다이 (200)의 본드 패드들 (209a)의 어레이에 전기적으로 결합된다. 본드 패드들 (208a), (208b)의 구성, 숫자, 및 사이즈들은 개별 본드 패드들 (209a), (209b)의 구성, 숫자, 및 사이즈들에 기초하여 선택될 수 있다. 일부 실시예들에서, 본드 패드들 (208b)의 로우(row)는 각각의 반도체 다이 (200)의 본드 패드들 (209b)의 로우에 전기적으로 결합된다. 패키지 기판 (202)은 예를 들어, 메모리 패키지 (108)을 기판 (104) (도 1)에 전기적으로 결합하기 위한 패키지 컨택들 (132) (예를 들어, 본드 패드들), 상호연결부들 (예를 들어, 범프 본드들) 및/또는 다른 피처들을 포함하는 금속 트레이스들, 비아들, 또는 다른 적절한 커넥터들과 같은 전기 커넥터들을 갖는 인터포저, 인쇄 회로 기판, 또는 다른 적절한 기판을 포함할 수 있다.
도 2 는 서로로부터 측면으로(laterally) 오프셋된 인접한 반도체 다이들 (200)로 수직으로 적층된 배열에 반도체 다이들 (200)을 도시한다. 다른 실시예들에서, 반도체 다이들 (200)은 서로의 위에 바로(directly)(즉, 임의의 측면 오프셋 없이), 또는 임의의 다른 적절한 적층된 배열로 수직으로 적층될 수 있고, 반도체 기판들, 예컨대 실리콘 기판들, 실리콘-온-절연체 기판들, 화합물 반도체 (예를 들어, 갈륨 나이트라이드) 기판들, 또는 다른 적절한 기판들로 형성될 수 있다. 반도체 다이들 (200)은 절단 또는 싱귤레이션(singulated)된 다이들일 수 있고 임의의 다양한 집적 회로 컴포넌트들 또는 기능 피처들, 예컨대 비 휘발성 메모리, 플래시 메모리 (예를 들어, NAND 플래시 메모리, NOR 플래시 메모리, 등), DRAM, SRAM, 다른 형태들의 집적 회로 디바이스들 (예를 들어, 프로세싱 회로들, 이미징 컴포넌트들 및/또는 다른 반도체 디바이스들)을 가질 수 있다. 비록 예시된 메모리 패키지 (108)는 16 메모리 다이들 (200)을 포함하지만, 메모리 패키지 (108)는 또한 16 메모리 다이들 (예를 들어, 하나의 다이, 두개의 다이들, 네개의 다이들, 여덟개의 다이들, 열개의 다이들, 스무개의 다이들, 등)보다 많거나 또는 작은 메모리 다이들을 갖는 멀티칩 패키지일 수 있다. 다이들의 수는 메모리 패키지 (108)의 희망하는 스토리지 용량(storage capacity)에 기초하여 선택될 수 있다. 내장 제어기 (106)는 다수의 메모리 패키지들을 관리할 수 있기 때문에, 메모리 패키지들 (예를 들어, 모든 메모리 패키지들 (108)) 중 하나 이상은 메모리 관리를 위해 임의의 내장된 제어기 다이들을 가지지 않을 수 있다.
메모리 패키지 (108)는 반도체 다이들 (200) 및 와이어 본드들의 스택을 적어도 부분적으로 캡슐화하는 캡슐화제 (116) (예를 들어, 열경화 재료(thermoset material), 에폭시 수지, 또는 다른 적절한 재료)로 구성된 패키지 케이싱 (215)을 더 포함할 수 있다. 패키지 케이싱 (215)은 주변 환경(ambient)으로부터의 (예를 들어, 습도로부터) 차폐, 전기 절연 (예를 들어, 와이어 본드들간에), 및/또는 보호 of 취급 동안에 내부 컴포넌트들의 보호를 제공할 수 있다.
도 3a-3e는 본 기술의 실시예에 따른 제조의 다양한 스테이지들에서 메모리 디바이스(100)를 조립하기 위한 방법을 예시하는 단면도들이다. 일반적으로, 제어기 (106)는 기판 (104) 에 결합될 수 있고 그런 다음 제어기 (106)가 제 1 메모리 패키지 (108a)와 패키지 기판 (104) 사이에 위치되도록 제 1 메모리 패키지 (108a)가 기판 (104)에 결합될 수 있다. 추가의 메모리 패키지들이 메모리 패키지 (108a) 위에 적층될 수 있다. 메모리 패키지들 (108)이 기판 (104)에 전기적으로 결합된 후, 메모리 패키지들 (108)은 캡슐화제 (116)에 의해 캡슐화될 수 있다. 제조의 스테이지들의 세부 사항들이 이하에 상세하게 논의된다.
도 3a에 관련하여, 제 1 및 제 2 본드 패드들 (120,122)이 기판 (104) (예를 들어, 회로부를 갖는 실리콘 웨이퍼)의 상단 표면 (240)을 따라서 위치될 수 있고, 패키지 컨택들 (150)이 기판 (104)의 하단 표면 (242)을 따라서 위치될 수 있다. 제어기 (106)는 전형적으로 패키지들 (108)보다 더 작은 풋프린트를 가져서, 제어기 (106)는 패키지 어셈블리들 (108)을 적층하기 전에 기판 (104)에 부착되고 기판에 전기적으로 결합될 수 있다. 바람직하게는, 제어기 (106) 및 그것의 전기적 연결들 (예를 들어, 와이어 본드들 (140))은 메모리 패키지들 (108)의 적층 및 부착과 상충되지 않는다. 도 3a에 도시된 바와 같이, 접착제 (160)가 붙어 있는 제어기 (106)는 와이어 본딩을 위한 충분한 간극(clearance)을 제공하기 위해 제어기 (106)가 본드 패드들 (120,122)로부터 이격되도록 기판 (104)의 상단 표면 (240)상에 배치될 수 있다. 접착제(160)는, 다이-부착 접착 페이스트(adhesive paste) 또는 접착 엘리먼트 예를 들면, 다이-부착 재료 필름 또는 다이싱-다이-부착 필름(각각 "DAF들" 또는 "DDF들"로서 이 기술분야의 숙련자들에게 알려진)일 수 있다. 일 실시예에서, 접착제 (160)는 그것이 임계 레벨의 압력을 초과하여 압축될 때 제어기 (106)를 기판 (104)에 부착하는 압력-셋팅(pressure-set) 접착 엘리먼트 (예를 들어, 테이프 또는 필름)를 포함할 수 있다. 다른 실시예에서, 접착제 (160)는 UV 복사에 노출에 의해 경화되는 UV-셋팅 테이프 또는 필름일 수 있다.
도 3b는 제어기 (106)를 기판 (104)에 부착하고 제 1 와이어 본드들 (140)을 형성한 후에 메모리 디바이스 (100)를 도시한다. 제어기 (106)의 대향하는 측면 변(lateral side)은 와이어 본드들 (140)에 의해 대응하는 본드 패드들 (120) (예를 들어, 본드 패드들 (120)의 로우)에 결합되는 본드 패드들 (130)의 어레이 (예를 들어, 본드 패드들 (130)의 로우)를 가질 수 있다. 패키지 (108a)는 와이어 본드들과의 사용을 위해 적절한 “필름-오버-와이어(film-over-wire)” 재료의 형태에 접착제 (162)를 가질 수 있다. 다른 실시예들에서, 제어기 (106)는 납땜(solder) 또는 다른 적절한 직접 다이 부착 기술들을 기판 (104)에 직접 결합될 수 있다. 이런 실시예들에서, 접착제 (162)는 DAF 또는 DDF일 수 있다. 메모리 패키지 (108a)가 제어기 (106)의 주변부 너머 측면 바깥쪽으로 연장되도록 접착제 (162)를 갖는 메모리 패키지 (108a)가 기판 (140)의 상단 표면 (240)상에 배치될 수 있다. 이와 같이, 전체 제어기 (106)는 조립 동안에 메모리 패키지 (108a)와 기판 (104)사이에 바로 위치될 수 있다. 접착제 (162)의 두께는 메모리 패키지 (108a)의 하단 표면 (243)과 와이어 본드들 (140) 사이의 컨택을 방지하기에 충분히 크게 될 수 있어서 와이어 본드들 (140)의 손상을 회피한다. 추가적으로, 본드 패드들 (120)은 제어기 (106)를 위한 전기적 연결들이 후속 와이어 본딩 프로세스들과 상충되지 않는 것을 보장하기 위해 메모리 패키지 (108a) 아래에 바로 위치될 수 있다.
도 3c는 메모리 패키지(108a)를 기판 (104)에 부착하고 제 2 와이어 본드들 (142)을 형성한 후에 메모리 디바이스 (100)를 도시한다. 제 2 메모리 패키지 (108b)는 접착제 (164)를 이용하여 제 1 메모리 패키지 (108a)에 부착될 수 있다. 추가의 메모리 패키지들 (메모리 패키지 (108c)가 은선(hidden line)으로 도시된다)은 기판 (104)에 전기적으로 결합되고 메모리 패키지들 (108)상에 적층될 수 있다. 접착제 (164)의 두께는 와이어 본드들 (142) 손상을 회피하기 위해 인접한 메모리 패키지들 (108)간에 희망하는 거리를 유지하도록 선택될 수 있다. 예를 들어, 접착제 (164)는 와이어 본드들 (142)과 이런 와이어 본드들 (142) 바로 위에 인접한 메모리 패키지 (108) 간에 컨택을 방지하도록 충분히 두꺼울 수 있다.
도 3d는 각각의 메모리 패키지(108)가 와이어 본드들 (142)에 의해 기판 (104)에 전기적으로 결합된 후에 메모리 디바이스 (100)를 도시한다. 각각의 메모리 패키지 (108)의 대향하는 측면 변은 와이어 본드들 (142)에 의해 대응하는 본드 패드들 (122) (예를 들어, 본드 패드들 (122)의 로우)에 결합되는 본드 패드들 (132)의 어레이 (예를 들어, 본드 패드들 (132)의 로우)를 가질 수 있다. 예시된 메모리 디바이스 (100)는 네개의 메모리 패키지들 (108)을 갖는다. 다른 실시예들에서, 메모리 디바이스 (100)는 더 많거나 또는 더 적은 메모리 패키지들 (108), 예를 들어, 단일 메모리 패키지 (108), 두개의 메모리 패키지들 (108), 다섯개의 메모리 패키지들 (108), 여덟개의 메모리 패키지들 (108),열개의 메모리 패키지들 (108), 15 메모리 패키지들 (108) 등을 가질 수 있다. 메모리 디바이스(100)는 하나이상의 메모리 패키지들(108) 에 더하여 및/또는 그것 대신에 다른 패키지들 또는 다이들을 포함할 수 있다. 메모리 패키지들 및/또는 다이들의 숫자, 구성, 및 배열은 메모리 디바이스 (100)의 희망하는 기능성 및 치수에 기초하여 선택될 수 있다.
메모리 패키지들 (108)은 메모리 패키지들 (108)이 위에서부터 보았을 때 서로에 관하여 중심에 있도록 수직 적층으로 배열될 수 있다. 이런 정렬된 배열은 상대적 작은 풋프린트(footprint)를 갖는 메모리 디바이스 (100)를 제공할 수 있다. 다른 실시예들에서, 수직으로 적층된 메모리 패키지들 (180)은 본드 패드들 (132)을 액세스하기 위한 증가된 간극을 제공하기 위해 서로로부터 측면으로 오프셋될 수 있다. 측면 오프셋의 방향 및 거리는 예를 들어, 와이어 본딩 프로세스 또는 다른 후속 프로세스들에 기초하여 선택될 수 있다. 메모리 패키지들 (108)는 희망하는 전체 사이즈들을 갖는 패키지들을 제공하기 위한 다른 배열들 및 구성들로 적층 될 수 있다.
도 3e는 캡슐화제(encapsulant) (116)가 와이어 본드들 (142)(와이어 본드들 중 하나의 그룹이 식별된다)과 메모리 패키지들 (108)의 스택을 적어도 부분적으로 캡슐화한 후의 메모리 디바이스 (100)를 도시한다. 캡슐화제(116)는 예를 들면, 기계적 지지, 주변 환경으로부터의(예로서, 습도로부터의) 차폐, 및/또는 전기적 절연(예로서, 와이어 본드들 사이에서)를 제공하는 예를 들어, 열경화성 재료, 수지 (예를 들어, 에폭시 수지), 또는 다른 적절한 재료를 함할 수 있다. 일부 실시예들에서, 메모리 패키지들 (108) 및 와이어 본드들 (146)은 캡슐화제 (116)에 의해 완전히 캡슐화될 수 있다. 메모리 패키지들 (108)을 캡슐화 한 후에, 프로세싱은 후속 제조 스테이지들 예컨대 볼 본드들 형성, 싱귤레이트화(singulating), 다이싱(dicing), 또는 다른 희망하는 프로세스들로 계속될 수 있다.
도면들 3a-3e의 제조 프로세스는 개별 컴포넌트들이 조립 전에 테스트될 수 있기 때문에 제품 수율(product yield)들을 증가시킬 수 있다. 메모리 패키지들 (108)은 각각의 메모리 패키지 (108)이 주지의 양호한 다이들(KGD : known good dies)을 갖는 것을 보장하기 위해 개별적으로 테스트될 수 있다. 예를 들어, 각각의 메모리 패키지 (108)는 각각의 반도체 다이들 (108) (도 2)을 테스트하기 위해 테스트될 수 있다. 바람직하게는, 메모리 패키지 (108)의 기판 (202) (도 2)는 표준 테스팅 장비로의 테스트를 위해 적절한 비교적 큰 연결부들을 가질 수 있다. KGD들을 갖는 메모리 패키지들 (108)은 패키지들로의 조립을 위해 선택될 수 있지만 반면에 주지의 불량 다이들을 갖는 메모리 패키지들 (108)은 폐기될 수 있다. 따라서, 기판들 (104) 및 제어기들 (106)은 고 제품 수율들을 제공하기 위해 단지 양호한 메모리 패키지들 (108)만으로 조립된다. 추가적으로, 기판 (104)은 조립 후에 기판 (104), 제어기 (106), 메모리 패키지들 (108), 및/또는 다른 내부의 컴포넌트들을 테스트하기 위한 표준 볼 그리드 어레이(standard ball grid array) 또는 다른 적절한 피처들 (예를 들어, 테스트 패드들)을 가질 수 있다. 결함이 있는 메모리 디바이스들 (100)은 식별될 수 있고 폐기될 수 있다.
도 4는 본 기술의 다른 실시예에 따라 구성된 메모리 디바이스(300)의 단면도이다. 메모리 디바이스 (300)는 전반적으로 도면들 1-3e와 관련하여 설명된 메모리 디바이스 (100)의 피처들에 유사한 피처들을 포함할 수 있다. 메모리 디바이스 (300)는 와이어 본드들 (142) (하나의 세트가 식별됨)에 의해 패키지 기판 (104)에 전기적으로 결합된 메모리 패키지들 (108)을 포함할 수 있고, 제어기 (106)는 와이어 본드들 (140) (하나가 식별됨)에 의해 패키지 기판 (104)에 전기적으로 결합될 수 있다. 메모리 디바이스 (300)은 메모리 패키지 (108a)와 기판 (104) 사이에 하나 이상의 스페이서들 (310)을 또한 포함할 수 있다 . 스페이서(spacer)들 (310)은 제 1 메모리 패키지 (108a)를 제어기 (106) 및 와이어 본드들 (140) 살짝 위에 위치시키기 위해 특정 치수로 만들어진(dimension) 실리콘, 또는 다른 적절한 재료의 절단 또는 싱귤레이션된 피스(piece)들 일 수 있다. 스페이서들 (310)을 기판 (104) 및/또는 메모리 패키지 (108a)에 고정시키기 위해 접착제 (예를 들어, 접착 페이스트, DAF들, 접착 테이프, 등)가 사용될 수 있다. 메모리 패키지 (108a)을 희망하는 거리 만큼 기판 (104)으로부터 이격시키고 메모리 패키지 (108a)를 고정하기 위해 다른 유형들의 스페이서들 (310), 예컨대 b-스테이지(b-stage) 수지가 사용될 수 있다. b-스테이지 수지는 메모리 패키지 (108a)를 기판 (104)에 완전히 부착하기 위해 경화될 수 있다.
캡슐화제 (116) 적층된 메모리 패키지들 (108) 및 와이어 본드들 (142)를 부분적으로 또는 완전히 캡슐화할 수 있고, 캡슐화제 (116)는 또한 제 1 메모리 패키지 (108a)와 기판 (104) 사이에 공동(320)으로 연장될 수 있다. 공동 (320)은 스페이서들 (310)의 측벽들 (324), 메모리 패키지 (108a)의 하단 표면 (243), 및 기판 (104)의 상단 표면 (240)에 의해 정의될 수 있다. 제조동안에, 캡슐화제 (116)가 제어기 (106)를 기판 (104)에 결합하는 전기적 연결부들을 전기적으로 절연시키도록 제어기 (106) 및 와이어 본드들 (140)을 적어도 부분적으로 캡슐화하기 위해 캡슐화제 (116)는 공동 (320)으로 흘릴 수 있다.
도 5 는 본 기술의 실시예에 따른 메모리 디바이스들의 구현예를 예시하는 블럭 회로도이다. 메모리 디바이스 (500)는 메모리 디바이스들 (100, 300) 중 하나 일 수 있거나 또는 전반적으로 해당 메모리 디바이스들 (100, 300)에 유사한 피처들을 포함할 수 있다. 메모리 디바이스 (500)는 호스트 (502)와 각각의 메모리 패키지들 (108) 사이에 데이터 전송을 관리하는 패키지일 수 있다. 제어기 (106)는 메모리 제어를 제공하도록 구성될 수 있고 기능을 제공하기 위한 하나 이상의 모듈들 (520)을 포함할 수 있다. 모듈들 (520)은 제한없이, 에러 정정들을 위한 에러 정정 코드 (ECC : error correction code) 모듈들, 에러 감지을 위한 에러 감지 코드 (EDC : error detection code) 모듈들 , 마모 레벨링 모듈들, 로직 대 물리적 블럭들의 매핑을 위한 어드레스 매핑 모듈들, 블럭 관리를 위한 모듈들(예를 들어, 불량 블럭 관리, 스페어 블럭 관리, 등), 에러 복원 모듈들, 파티션 보호를 모듈들, 제어기 (106)로부터의 부팅을 위한 모듈들, 또는 다른 희망하는 모듈들을 포함할 수 있다. 제어기 (106)는 버스 (510)를 통하여 호스트 (502)와 인터페이스할 수 있고 메모리 버스(514)를 통하여 메모리 패키지들 (108)에 작동가능하게 결합된 인터페이스 (506)를 포함할 수 있다. 제어기 (106)는 멀티미디어카드(MultiMediaCard) 사양(예를 들어, 사양, 버전들 4.4, 4.41, 등)에 따라 디자인된 MMC 제어기일 수 있다. 일부 내장 멀티미디어카드 (eMMC : embedded multimedia card) 실시예들에서, 제어기 (106)는 양방향 데이터 신호들 (예를 들어, 단일 비트 데이터 전송들, 4-비트 데이터 전송들, 8-비트 데이터 전송들, 등을 위한 데이터 신호들)을 제공하고, 호스트 (502)로부터 명령어 신호들을 수신하고, 호스트 (502)에 응답하고, 및/또는 버스 전송들을 동기화하기 위해 신호들을 클럭킹하는(clock) 버스(510)를 가질 수 있다.
호스트 (502)는 프로세싱 파워를 갖는 디바이스를 포함할 수 있고 메모리 디바이스 (500)와 인터페이스 가능할 수 있다. 호스트 (502)는 메모리 디바이스 (500)에 명령어 입력을 제공하는 것이 가능한 모바일 디바이스, 퍼스널 컴퓨터, 게임 콘솔, 또는 다른 전자 디바이스의 컴포넌트 (예를 들어, 호스트 제어기, 하드웨어, 프로세서, 드라이버, 등)일 수 있다. 제어기 (106)는 호스트 (502)로부터의 명령어 입력에 기초하여 데이터를 관리(예를 들어, 데이터를 기록, 판독, 삭제)할 수 있다.
본 출원에서 설명된 메모리 디바이스들 중 임의의 하나는 도 6에 개략적으로 도시된 시스템 (600)과 같은 많은 더 크고 및/또는 더 복잡한 시스템들 중 임의의 것에 통합될 수 있다. 시스템 (600)는 메모리 디바이스 (602), 전원 (604), 호스트 (606) (예를 들어, I/O 드라이버), 프로세서 (608), 및/또는 다른 서브시스템들 또는 컴포넌트들 (610)를 포함할 수 있다. 메모리 디바이스 (602)는 메모리 디바이스들 (100, 300, 500) 중 하나 일 수 있거나 또는 전반적으로 상기에서 설명된 해당 메모리 디바이스들에 유사한 피처들을 포함할 수 있다. 호스트 (606)는 전반적으로 도 5의 호스트 (502)에 유사한 피처들을 포함할 수 있다. 결과적인 시스템(600)은 메모리 저장, 데이터 프로세싱, 및/또는 다른 적절한 기능들과 같은, 매우 다양한 기능들 중 임의의 것을 수행할 수 있다. 따라서, 예시적인 시스템들 (600)은 제한없이, 휴대용 디바이스들 (예를 들어, 이동 전화기들, 태블릿들, 디지털 리더기들, 및 디지털 오디오 플레이어들), 컴퓨터들, 디지털 카메라들, 기기들, 및 운송 수단들 (예를 들어, 자동차들, 보트들, 비행기들)일 수 있다. 시스템(600)의 컴포넌트들은 단일 유닛으로 하우징되거나 또는 다수의, 상호 연결된 유닛들을 위에 분포될 수 있다(예로서, 통신 네트워크를 통해). 만약 메모리 디바이스 (602)가 착탈 가능하다면, 그것은 다른 메모리 디바이스 (예를 들어, 더 진보된 기능을 갖는 새로운 메모리 디바이스)로 대체될 수 있다. 각각의 메모리 디바이스들은 호스트 (606)와 온보드 메모리 사이에 비호환성(incompatibility)을 피하기 위하여 메모리를 관리하도록 구성된 내장 제어기를 가질 수 있다.
본 출원에 개시된 메모리 디바이스들의 사이즈는 전자 디바이스의 사이즈에 기초하여 선택될 수 있다. 예로서, 도 1 의 메모리 디바이스 (100) 또는 도 4의 메모리 디바이스 (300)는 약 4 mm 내지 7 mm 범위에 높이, 약 13 mm 내지 17 mm의 범위에 폭, 및 약 17 mm 내지 25 mm 범위에 길이를 가질 수 있다. 메모리 패키지들 (108) (도면들 1 및 2 참조)은 약 0.75 mm 내지 1.5 mm 범위에 높이들 (예를 들어, 1.2 mm), 약 12 mm 내지 16 mm 범위에 폭들, 및 약 16 mm 내지 20 mm의 범위에 길이들을 가질 수 있다.
본 출원에서 설명된 메모리 디바이스들은 다양한 유형들의 스리지 디바이스들에 통합될 수 있다. NAND 패키지들을 갖는 메모리 디바이스들 (예를 들어, 도면들 1 또는 4에 메모리 디바이스들 (100 또는 300))은 USB 드라이브들, 메모리 카드들, 고체 상태 드라이브들, 또는 다른 고밀도 메모리 스토리지 디바이스들에 통합될 수 있다. NOR 패키지들을 갖는 메모리 디바이스들 (예를 들어, 도면들 1 또는 4에 메모리 디바이스들 (100 또는 300))은 내장 디바이스들의 일부일 수 있다. 본 출원에 개시된 메모리 디바이스들은 상이한 유형들의 패키지-인-패키지 (PIP : package-in-package) 기술들, 시스템-인-패키지 (SIP : system-in-package) 기술들, 또는 다른 희망하는 패키징 기술들을 사용할 수 있고 예를 들어, 볼 그리드 어레이(ball grid array)들을 가질 수 있다. 예를 들어, 도면들 1 또는 4에 메모리 디바이스들 (100 또는 300)은 표준 볼 그리드 어레이를 갖는 패키지일 수 있다.
본 출원에 개시된 적어도 일부 실시예들은 패키지 기판, 반도체 다이들을 갖는 적층된 복수개의 메모리 패키지들, 제어기, 및 캡슐화제를 포함하는 메모리 디바이스들이다. 제어기는 패키지 기판에 부착되고 메모리 패키지들과 패키지 기판 사이에 위치된다. 제어기는 각각의 메모리 패키지들의 각각을 관리하도록 구성된다. 캡슐화제는 패키지 기판에 의해 지탱되고 메모리 패키지들 중 하나 이상을 캡슐화한다.
일부 실시예들에서, 메모리 디바이스는 기판, 저장하기 위한 적층된 복수개의 수단들, 제어하기 위한 수단들, 및 캡슐화제를 포함한다. 제어하기 위한 수단들은 저장하기 위한 수단들에 부착되고 저장하기 위한 적층된 복수개의 수단들과 기판 사이에 위치된다. 제어하기 위한 수단들은 저장하기 위한 수단들의 각각을 관리하도록 구성된다. 저장하기 위한 각각의 수단들은 메모리 패키지일 수 있다. 캡슐화제는 기판에 의해 지탱(carry)될 수 있고 저장하기 위한 적층된 복수개의 수단들을 캡슐화할 수 있다.
일부 실시예들에서, 멀티미디어 디바이스는 인터포저, 인터포저에 전기적으로 결합된 메모리 수단들의 스택, 및 멀티미디어 제어 수단들을 포함한다. 멀티미디어 제어 수단들은 인터포저에 부착되고 메모리 수단들의 스택과 인터포저 사이에 위치된다. 멀티미디어 제어 수단들은 호스트와 메모리 수단들의 각각의 사이에서 데이터를 전송을 관리하도록 구성될 수 있다. 캡슐화제는 메모리 수단들의 스택을 캡슐화할 수 있다. 각각의 메모리 수단들은 멀티칩 메모리 패키지일 수 있다.
앞서 말한 것으로부터, 기술의 특정 실시예들이 예시의 목적들을 위해 본원에서 설명되었지만, 다양한 수정들이 본 개시로부터 벗어나지 않고 이루어질 수 있다는 것이 이해될 것이다. 문맥상 허용하면, 단수 또는 복수 용어들은 개별적으로 복수 또는 단수 용어들을 또한 포함할 수 있다. 단어 "또는(or)"은 단어가 두개 이상의 아이템들의 리스트에 관련하여 다른 아이템들로부터 배타적인 단지 단일의 아이템을 의미하는 것으로 제한되어야 하는 표현 어구와 관련되지 않으면, 그러면 이런 리스트내에서 "또는"의 사용은 (a) 리스트내 임의의 단일 아이템, (b) 리스트내 모든 아이템들, 또는 (c) 리스트내 아이템들의 임의의 조합을 포함하는 것으로 해석되어야 한다. 추가적으로, 용어들("수직(vertical)", "측면(lateral)", "상단(upper)" 및 "하단(lower)")은 도면들에서 도시된 방위를 고려하여 메모리 디바이스들에서의 피처들의 상대적 방향들 또는 위치들을 지칭할 수 있다. 이들 용어들은, 그러나, 그것들의 측면들 상에서 플립(flip)되거나 또는 반전되는 것과 같은, 다른 방위들을 가진 메모리 디바이스들 및 그것의 컴포넌트들을 포함하도록 광범위하게 해석되어야 한다.
특정한 실시예들의 맥락에서 설명된 새로운 기술의 특정한 양상들이 또한 다른 실시예들에서 조합되거나 또는 제거될 수 있다. 게다가, 새로운 기술의 특정한 실시예들과 연관된 이점들이 이들 실시예들의 맥락에서 설명되었지만, 다른 실시예들이 또한 이러한 이점들을 보일 수 있으며 모든 실시예들이 기술의 범위 내에 속하도록 이러한 이점들을 반드시 보일 필요는 없다. 따라서, 개시 및 연관된 기술은 본원에서 명확하게 도시되거나 또는 설명되지 않은 다른 실시예들을 포함할 수 있다.

Claims (26)

  1. 메모리 디바이스에 있어서,
    패키지 기판;
    반도체 다이들을 갖는 적층된 복수개의 메모리 패키지들;
    상기 패키지 기판에 부착되고 상기 적층된 복수개의 메모리 패키지들과 상기 패키지 기판 사이에 위치된 제어기로서, 상기 메모리 패키지들의 각각을 관리하도록 구성된, 상기 제어기; 및
    상기 패키지 기판에 의해 지탱되고 상기 메모리 패키지들의 스택(stack)을 캡슐화(encapsulating)하는 캡슐화제(encapsulant)를 포함하는, 메모리 디바이스.
  2. 청구항 1에 있어서, 상기 제어기는 상기 메모리 패키지들의 각각으로의 그리고 각각으로부터의 데이터 전송을 관리하도록 구성된, 메모리 디바이스.
  3. 청구항 1 또는 2에 있어서, 상기 패키지 기판은 복수개의 제 1 본드 패드들 및 복수개의 제 2 본드 패드들을 포함하고, 상기 메모리 디바이스는
    상기 복수개의 제 1 본드 패드들을 상기 메모리 패키지들에 결합하는 복수개의 제 1 와이어 본드들; 및
    상기 복수개의 제 2 본드 패드들을 상기 제어기에 결합하는 복수개의 제 2 와이어 본드들을 더 포함하는, 메모리 디바이스.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 메모리 패키지들의 각각은 기판, 복수개의 메모리 반도체 다이들, 및 상기 메모리 반도체 다이들을 적어도 부분적으로 캡슐화 하는 패키지 케이싱(package casing)을 포함하는, 메모리 디바이스.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서, 상기 메모리 패키지들의 각각은 상기 패키지 기판에 전기적으로 연결된 멀티칩 패키지(multichip package)인, 메모리 디바이스.
  6. 청구항 1 내지 5 중 어느 한 항에 있어서, 상기 메모리 패키지들의 각각은 다이-부착 접착제(die-attach adhesive)에 의해 상기 메모리 패키지들 중 인접한 메모리 패키지에 부착되는, 메모리 디바이스.
  7. 청구항 1 내지 6 중 어느 한 항에 있어서, 상기 적층된 복수개의 메모리 패키지들은 제 1 메모리 패키지 및 제 2 메모리 패키지를 포함하고, 상기 제 1 메모리 패키지는 상기 패키지 기판에 부착되고, 상기 제 2 메모리 패키지는 다이-부착 접착제에 의해 상기 제 1 메모리 패키지에 부착되는, 메모리 디바이스.
  8. 청구항 1 내지 7 중 어느 한 항에 있어서, 상기 메모리 패키지들은 플래시 메모리를 포함하고, NAND 메모리 및/또는 NOR 메모리를 포함하는, 메모리 디바이스.
  9. 청구항 1 내지 8 중 어느 한 항에 있어서, 상기 메모리 패키지들의 각각은 내장된 제어기(embedded controller) 없는 NAND 패키지인, 메모리 디바이스.
  10. 청구항 1 내지 9 중 어느 한 항에 있어서, 상기 제어기는 상기 스택내 상기 메모리 패키지들의 바닥(bottom) 메모리 패키지와 상기 패키지 기판 사이에 위치되는, 메모리 디바이스.
  11. 청구항 1 내지 10 중 어느 한 항에 있어서, 상기 메모리 패키지들의 스택과 상기 패키지 기판 사이에 스페이서(spacer)를 더 포함하고, 상기 스페이서는 상기 제어기로부터 측면으로 이격된, 메모리 디바이스.
  12. 청구항 1 내지 11 중 어느 한 항에 있어서, 상기 제어기는 상기 메모리 패키지들에 데이터를 판독하고, 데이터를 삭제하고, 및/또는 데이터를 기록 할 것을 명령하도록 구성된, 메모리 디바이스.
  13. 청구항 1 내지 12 중 어느 한 항에 있어서, 상기 제어기는 상기 메모리 패키지들의 각각의 바깥쪽에 위치되는, 메모리 디바이스.
  14. 호스트에 결합하도록 구성된 멀티미디어 디바이스에 있어서,
    인터포저(interposer);
    상기 인터포저에 전기적으로 결합된 멀티칩 메모리 패키지들의 스택;
    상기 인터포저에 부착되고 상기 멀티칩 메모리 패키지들의 스택과 상기 인터포저 사이에 위치된 멀티미디어 제어기 다이로서, 상기 호스트와 상기 멀티칩 메모리 패키지들의 각각 사이에서의 데이터 전송을 관리하도록 구성된, 상기 멀티미디어 제어기 다이; 및
    멀티칩 메모리 패키지들의 스택을 캡슐화하는 캡슐화제를 포함하는, 멀티미디어 디바이스.
  15. 청구항 14에 있어서, 상기 멀티미디어 제어기 다이는 상기 메모리 패키지들의 각각에 결합된, 멀티미디어 디바이스.
  16. 청구항 14 또는 15에 있어서, 상기 멀티미디어 제어기 다이는 에러 정정, 블럭 관리, 마모 레벨링(wear leveling), 및/또는 물리적 대 로직 매핑(physical to logical mapping)을 제공하도록 구성된, 멀티미디어 디바이스.
  17. 청구항 14 내지 16 중 어느 한 항에 있어서, 상기 멀티미디어 제어기 다이는 상기 멀티칩 메모리 패키지들의 각각에 결합된 메모리 인터페이스를 포함하는, 멀티미디어 디바이스.
  18. 청구항 14 내지 17 중 어느 한 항에 있어서, 각각의 멀티칩 메모리 패키지는 NAND 패키지인, 멀티미디어 디바이스.
  19. 메모리 패키지를 제조하는 방법에 있어서, 상기 방법은 :
    제어기를 패키지 기판에 부착하는 단계;
    상기 패키지 기판에 제 1 메모리 패키지를 부착하는 단계로서, 상기 제어기는 상기 제 1 메모리 패키지와 상기 패키지 기판 사이에 위치되는, 상기 제 1 메모리 패키지를 부착하는 단계;
    상기 제 1 메모리 패키지에 제 2 메모리 패키지를 부착하는 단계; 및
    상기 제 1 및 제 2 메모리 패키지들을 캡슐화하는 단계를 포함하는, 방법.
  20. 청구항 19에 있어서,
    상기 제어기를 상기 패키지 기판에 와이어본딩하는 단계(wirebonding); 및
    상기 제 1 및 제 2 메모리 패키지들을 상기 패키지 기판에 와이어본딩하는 단계를 더 포함하는, 방법.
  21. 청구항 19 또는 20에 있어서, 상기 패키지 기판과 상기 제 1 메모리 패키지 사이의 공동(cavity)으로 캡슐화제를 흘리는 단계(flowing) 더 포함하여, 상기 캡슐화제가 상기 제어기를 적어도 부분적으로 캡슐화하는, 방법.
  22. 청구항 19 내지 21 중 어느 한 항에 있어서, 상기 패키지 기판에 상기 제 1 메모리 패키지를 부착하는 단계는 상기 제어기의 대부분이 상기 제 1 메모리 패키지와 상기 패키지 기판 사이에 바로(directly) 위치되도록 상기 패키지 기판에 상기 제 1 메모리 패키지를 부착하는 단계를 포함하는, 방법.
  23. 청구항 19 내지 21 중 어느 한 항에 있어서, 상기 패키지 기판에 상기 제 1 메모리 패키지를 부착하는 단계는 상기 제어기를 상기 패키지 기판에 결합하는 와이어 본드(wire bond)들이 상기 제 1 메모리 패키지와 상기 패키지 기판 사이에 바로(directly) 위치되도록 상기 패키지 기판에 상기 제 1 메모리 패키지를 마운팅(mounting)하는 단계를 포함하는, 방법.
  24. 청구항 19 내지 23 중 어느 한 항에 있어서, 상기 제어기는 멀티미디어 제어기이고, 상기 제 1 및 제 2 메모리 패키지들은 NAND 패키지들 및/또는 NOR 패키지들인, 방법.
  25. 청구항 19 내지 24 중 어느 한 항에 있어서, 상기 제 1 및 제 2 메모리 패키지들을 상기 패키지 기판에 부착하기 전에 주지의 양호한 패키지(know good package)를 식별하기 위해 상기 제 1 및 제 2 패키지들을 테스트하는 단계를 더 포함하는, 방법.
  26. 청구항 19 내지 25 중 어느 한 항에 있어서, 상기 제 1 및 제 2 메모리 패키지들 및 추가 패키지들을 캡슐화하기 전에 상기 제 2 메모리 패키지 위에 상기 추가 메모리 패키지들을 적층하는 단계를 더 포함하는, 방법.
KR1020177015530A 2014-11-21 2015-11-19 메모리 패키지들 아래에 제어기들을 갖는 메모리 디바이스들 및 관련 시스템들 및 방법들 KR101969249B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/550,243 2014-11-21
US14/550,243 US9627367B2 (en) 2014-11-21 2014-11-21 Memory devices with controllers under memory packages and associated systems and methods
PCT/US2015/061592 WO2016081730A1 (en) 2014-11-21 2015-11-19 Memory devices with controllers under memory packages and associated systems and methods

Publications (2)

Publication Number Publication Date
KR20170085065A true KR20170085065A (ko) 2017-07-21
KR101969249B1 KR101969249B1 (ko) 2019-04-15

Family

ID=56010975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177015530A KR101969249B1 (ko) 2014-11-21 2015-11-19 메모리 패키지들 아래에 제어기들을 갖는 메모리 디바이스들 및 관련 시스템들 및 방법들

Country Status (7)

Country Link
US (4) US9627367B2 (ko)
EP (1) EP3221888B1 (ko)
JP (2) JP6865498B2 (ko)
KR (1) KR101969249B1 (ko)
CN (1) CN107004663A (ko)
TW (3) TWI649846B (ko)
WO (1) WO2016081730A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627367B2 (en) * 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
KR102359370B1 (ko) * 2015-10-05 2022-02-09 에스케이하이닉스 주식회사 반도체장치
US10873145B2 (en) * 2016-12-29 2020-12-22 Intel Corporation Ground heat sink for dual inline memory module cooling
US20190067248A1 (en) 2017-08-24 2019-02-28 Micron Technology, Inc. Semiconductor device having laterally offset stacked semiconductor dies
US20190067034A1 (en) * 2017-08-24 2019-02-28 Micron Technology, Inc. Hybrid additive structure stackable memory die using wire bond
JP2019153619A (ja) * 2018-02-28 2019-09-12 東芝メモリ株式会社 半導体装置
JP2019165046A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置およびその製造方法
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
KR20190121560A (ko) 2018-04-18 2019-10-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR102540050B1 (ko) 2018-07-05 2023-06-05 삼성전자주식회사 반도체 패키지
JP7042713B2 (ja) * 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置
US11157213B2 (en) * 2018-10-12 2021-10-26 Micron Technology, Inc. Parallel memory access and computation in memory devices
US20200117449A1 (en) * 2018-10-12 2020-04-16 Micron Technology, Inc. Accelerated Access to Computations Results Generated from Data Stored in Memory Devices
US10461076B1 (en) 2018-10-24 2019-10-29 Micron Technology, Inc. 3D stacked integrated circuits having functional blocks configured to accelerate artificial neural network (ANN) computation
CN109887850B (zh) * 2019-02-18 2021-10-01 长江存储科技有限责任公司 一种3d封装多点焊接的方法及装置、设备及存储介质
US11005501B2 (en) * 2019-02-19 2021-05-11 Micron Technology, Inc. Error correction on a memory device
US11424212B2 (en) 2019-07-17 2022-08-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11424169B2 (en) * 2019-08-08 2022-08-23 Micron Technology, Inc. Memory device including circuitry under bond pads
US11081468B2 (en) * 2019-08-28 2021-08-03 Micron Technology, Inc. Stacked die package including a first die coupled to a substrate through direct chip attachment and a second die coupled to the substrate through wire bonding and related methods, devices and apparatuses
JP7293056B2 (ja) * 2019-09-12 2023-06-19 キオクシア株式会社 半導体装置およびその製造方法
CN110970414A (zh) * 2019-12-06 2020-04-07 华天科技（西安）有限公司 一种多芯片封装结构及制造方法
KR20220055112A (ko) 2020-10-26 2022-05-03 삼성전자주식회사 반도체 칩들을 갖는 반도체 패키지
US20230015323A1 (en) * 2021-07-19 2023-01-19 Texas Instruments Incorporated Semiconductor package with topside cooling

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060130125A (ko) * 2004-01-22 2006-12-18 가부시끼가이샤 르네사스 테크놀로지 반도체 패키지 및 반도체장치
US20120007227A1 (en) * 2010-07-12 2012-01-12 Samsung Electronics Co., Ltd High density chip stacked package, package-on-package and method of fabricating the same
KR20120137051A (ko) * 2011-06-10 2012-12-20 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 그의 제조 방법
KR20130024567A (ko) * 2011-08-31 2013-03-08 삼성전자주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266753B1 (en) * 1997-07-10 2001-07-24 Cirrus Logic, Inc. Memory manager for multi-media apparatus and method therefor
TW495943B (en) * 2001-04-18 2002-07-21 Siliconware Precision Industries Co Ltd Semiconductor package article with heat sink structure and its manufacture method
US20030127719A1 (en) 2002-01-07 2003-07-10 Picta Technology, Inc. Structure and process for packaging multi-chip
US7049691B2 (en) * 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US8970049B2 (en) * 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US20070090517A1 (en) 2005-10-05 2007-04-26 Moon Sung-Won Stacked die package with thermally conductive block embedded in substrate
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US8710675B2 (en) * 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP2007311395A (ja) * 2006-05-16 2007-11-29 Toppan Printing Co Ltd 半導体装置及び半導体装置の製造方法
TW200828561A (en) 2006-12-20 2008-07-01 Powertech Technology Inc Stacked-chip package structure
JP2008166527A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8609463B2 (en) * 2007-03-16 2013-12-17 Stats Chippac Ltd. Integrated circuit package system employing multi-package module techniques
US8198716B2 (en) 2007-03-26 2012-06-12 Intel Corporation Die backside wire bond technology for single or stacked die package
JP2008299997A (ja) * 2007-06-01 2008-12-11 Toshiba Corp 半導体記憶装置
US20110024890A1 (en) * 2007-06-29 2011-02-03 Stats Chippac, Ltd. Stackable Package By Using Internal Stacking Modules
TW200915970A (en) * 2007-09-27 2009-04-01 Sanyo Electric Co Circuit device, circuit module and outdoor equipment
TWI402952B (zh) * 2007-09-27 2013-07-21 Sanyo Electric Co 電路裝置及其製造方法
JP2009081325A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US7867819B2 (en) * 2007-12-27 2011-01-11 Sandisk Corporation Semiconductor package including flip chip controller at bottom of die stack
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
CN102027429B (zh) 2008-04-01 2013-05-08 惠普发展公司，有限责任合伙企业 三维封装件及管理三维封装件中的冷却供应的方法
JP2010010407A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 半導体記憶装置
JP2010021306A (ja) * 2008-07-10 2010-01-28 Hitachi Ltd 半導体装置
US8004093B2 (en) * 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
JP2010238898A (ja) * 2009-03-31 2010-10-21 Toshiba Corp 半導体装置
KR20100134354A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
US7944029B2 (en) * 2009-09-16 2011-05-17 Sandisk Corporation Non-volatile memory with reduced mobile ion diffusion
JP5593053B2 (ja) * 2009-10-09 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR101624975B1 (ko) 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
KR101665556B1 (ko) * 2009-11-19 2016-10-13 삼성전자 주식회사 멀티 피치 볼 랜드를 갖는 반도체 패키지
TWI502723B (zh) * 2010-06-18 2015-10-01 Chipmos Technologies Inc 多晶粒堆疊封裝結構
JP2012129464A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置およびその製造方法
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
JP2012238725A (ja) * 2011-05-12 2012-12-06 Toshiba Corp 半導体装置とその製造方法、およびそれを用いた半導体モジュール
US8530350B2 (en) 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
JP2012255704A (ja) * 2011-06-08 2012-12-27 Elpida Memory Inc 半導体装置
JP2013021216A (ja) * 2011-07-13 2013-01-31 Toshiba Corp 積層型半導体パッケージ
KR101800440B1 (ko) * 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US20130119542A1 (en) * 2011-11-14 2013-05-16 Mosaid Technologies Incorporated Package having stacked memory dies with serially connected buffer dies
US8956968B2 (en) 2011-11-21 2015-02-17 Sandisk Technologies Inc. Method for fabricating a metal silicide interconnect in 3D non-volatile memory
US8780600B2 (en) * 2011-12-07 2014-07-15 Apple Inc. Systems and methods for stacked semiconductor memory devices
JP5840479B2 (ja) 2011-12-20 2016-01-06 株式会社東芝 半導体装置およびその製造方法
JP6122290B2 (ja) * 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ
KR101798571B1 (ko) 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
JP2013201218A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置とそれを用いた半導体モジュール
KR101906269B1 (ko) * 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
KR101909202B1 (ko) * 2012-10-08 2018-10-17 삼성전자 주식회사 패키지-온-패키지 타입의 패키지
WO2014107848A1 (en) * 2013-01-09 2014-07-17 Sandisk Semiconductor (Shanghai) Co., Ltd. Semiconductor device including independent film layer for embedding and/or spacing semiconductor die
CN108807348A (zh) * 2013-01-28 2018-11-13 晟碟信息科技（上海）有限公司 包括嵌入式控制器裸芯的半导体器件和其制造方法
US20140246781A1 (en) * 2013-03-04 2014-09-04 Kabushiki Kaisha Toshiba Semiconductor device, method of forming a packaged chip device and chip package
US9087846B2 (en) * 2013-03-13 2015-07-21 Apple Inc. Systems and methods for high-speed, low-profile memory packages and pinout designs
JP2014179484A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体記憶装置
KR101999114B1 (ko) * 2013-06-03 2019-07-11 에스케이하이닉스 주식회사 반도체 패키지
US9373527B2 (en) * 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
JP6067541B2 (ja) * 2013-11-08 2017-01-25 株式会社東芝 メモリシステムおよびメモリシステムのアセンブリ方法
US9600413B2 (en) * 2013-12-24 2017-03-21 Intel Corporation Common platform for one-level memory architecture and two-level memory architecture
CN104752491A (zh) * 2013-12-30 2015-07-01 晟碟半导体（上海）有限公司 用于半导体装置的间隔体层和半导体装置
CN104752380B (zh) * 2013-12-31 2018-10-09 晟碟信息科技（上海）有限公司 半导体装置
KR102317263B1 (ko) * 2014-03-11 2021-10-25 삼성전자주식회사 반도체 패키지 및 이를 포함하는 데이터 저장 장치
US9362161B2 (en) * 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9384128B2 (en) * 2014-04-18 2016-07-05 SanDisk Technologies, Inc. Multi-level redundancy code for non-volatile memory controller
US9406660B2 (en) * 2014-04-29 2016-08-02 Micron Technology, Inc. Stacked semiconductor die assemblies with die support members and associated systems and methods
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
KR102210332B1 (ko) * 2014-09-05 2021-02-01 삼성전자주식회사 반도체 패키지
US9627367B2 (en) * 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
JP2016178196A (ja) * 2015-03-19 2016-10-06 株式会社東芝 半導体装置及びその製造方法
US10177128B2 (en) * 2015-04-01 2019-01-08 Sandisk Technologies Llc Semiconductor device including support pillars on solder mask
KR102324628B1 (ko) * 2015-07-24 2021-11-10 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 이를 포함하는 데이터 저장 시스템
US9947642B2 (en) * 2015-10-02 2018-04-17 Qualcomm Incorporated Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
US10163871B2 (en) * 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
US10872832B2 (en) * 2015-12-16 2020-12-22 Intel Corporation Pre-molded active IC of passive components to miniaturize system in package
US9978722B2 (en) * 2016-09-29 2018-05-22 Intel Corporation Integrated circuit package assembly with wire end above a topmost component
WO2018058416A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Prepackaged stair-stacked memory module in a chip scale system in package, and methods of making same
US10797039B2 (en) * 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
TWI613772B (zh) * 2017-01-25 2018-02-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
US10147705B2 (en) * 2017-02-21 2018-12-04 Micron Technology, Inc. Stacked semiconductor die assemblies with die substrate extensions
US10485125B2 (en) * 2017-12-22 2019-11-19 Western Digital Technologies, Inc. Integrated USB connector and memory device
US11004803B2 (en) * 2018-07-02 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy dies for reducing warpage in packages
US10825696B2 (en) * 2018-07-02 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Cross-wafer RDLs in constructed wafers
JP7042713B2 (ja) * 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置
JP2020053655A (ja) * 2018-09-28 2020-04-02 キオクシア株式会社 半導体装置及び半導体装置の製造方法
US20200211760A1 (en) * 2018-12-28 2020-07-02 Texas Instruments Incorporated Molded inductor with magnetic core having mold flow enhancing channels
US11948917B2 (en) * 2019-04-23 2024-04-02 Intel Corporation Die over mold stacked semiconductor package
US11282791B2 (en) * 2019-06-27 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a heat dissipation structure connected chip package
CN112151528A (zh) * 2019-06-28 2020-12-29 西部数据技术公司 包括相对表面上的接触指的半导体装置
US11282766B2 (en) * 2019-09-27 2022-03-22 Taiwan Semiconductor Manufacturing Company Package structure
US11587918B2 (en) * 2019-12-17 2023-02-21 Micron Technology, Inc. Semiconductor devices, semiconductor device packages, electronic systems including same, and related methods
JP2021125643A (ja) * 2020-02-07 2021-08-30 キオクシア株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060130125A (ko) * 2004-01-22 2006-12-18 가부시끼가이샤 르네사스 테크놀로지 반도체 패키지 및 반도체장치
US20120007227A1 (en) * 2010-07-12 2012-01-12 Samsung Electronics Co., Ltd High density chip stacked package, package-on-package and method of fabricating the same
KR20120137051A (ko) * 2011-06-10 2012-12-20 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 그의 제조 방법
KR20130024567A (ko) * 2011-08-31 2013-03-08 삼성전자주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법

Also Published As

Publication number Publication date
TW201633478A (zh) 2016-09-16
CN107004663A (zh) 2017-08-01
JP6865498B2 (ja) 2021-04-28
EP3221888B1 (en) 2023-06-28
TW201717339A (zh) 2017-05-16
TWI664703B (zh) 2019-07-01
US9627367B2 (en) 2017-04-18
TWI578467B (zh) 2017-04-11
TWI649846B (zh) 2019-02-01
EP3221888A1 (en) 2017-09-27
WO2016081730A1 (en) 2016-05-26
US10128217B2 (en) 2018-11-13
EP3221888A4 (en) 2018-07-11
US20180350776A1 (en) 2018-12-06
JP7408588B2 (ja) 2024-01-05
US20200321318A1 (en) 2020-10-08
KR101969249B1 (ko) 2019-04-15
US20170170149A1 (en) 2017-06-15
US11658154B2 (en) 2023-05-23
JP2018503929A (ja) 2018-02-08
US20160148918A1 (en) 2016-05-26
JP2021073695A (ja) 2021-05-13
US10727206B2 (en) 2020-07-28
TW201838116A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
US11658154B2 (en) Memory devices with controllers under memory packages and associated systems and methods
US8643175B2 (en) Multi-channel package and electronic system including the same
US6861288B2 (en) Stacked semiconductor packages and method for the fabrication thereof
US7981702B2 (en) Integrated circuit package in package system
US8513542B2 (en) Integrated circuit leaded stacked package system
US11335667B2 (en) Stacked semiconductor die assemblies with die substrate extensions
US20090146283A1 (en) Stacked-type chip package structure and fabrication method thereof
US20140252640A1 (en) Semiconductor package having a multi-channel and a related electronic system
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
KR20160047841A (ko) 반도체 패키지
US20080237831A1 (en) Multi-chip semiconductor package structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant