JP2010238898A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010238898A
JP2010238898A JP2009084979A JP2009084979A JP2010238898A JP 2010238898 A JP2010238898 A JP 2010238898A JP 2009084979 A JP2009084979 A JP 2009084979A JP 2009084979 A JP2009084979 A JP 2009084979A JP 2010238898 A JP2010238898 A JP 2010238898A
Authority
JP
Japan
Prior art keywords
semiconductor device
mems
electrode
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009084979A
Other languages
English (en)
Inventor
Michihiko Nishigaki
亨彦 西垣
Atsuko Iida
敦子 飯田
Yutaka Onozuka
豊 小野塚
Kazuhiko Itaya
和彦 板谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009084979A priority Critical patent/JP2010238898A/ja
Publication of JP2010238898A publication Critical patent/JP2010238898A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

【課題】 モジュール面積の増大及びモジュール性能の低下を抑制する共に，異なるサイズを有するＭＥＭＳデバイスと半導体デバイスにおいてパッケージングに擬似ＳＯＣ技術を用いることにより可能とした半導体装置を提供することを目的とする。
【解決手段】 半導体装置はＭＥＭＳデバイスと、半導体デバイスと、接続電極と、再配線部とを備えた半導体装置であって、前記ＭＥＭＳデバイスが基板と、前記基板上に配置された可動機構と、前記可動機構上に配置され、かつ、保護層と貫通電極を少なくとも備えた保護部と、前記可動機構と前記保護層の貫通電極とを接続する接続配線部と、前記基板側面に形成された無機材料を含有する樹脂層とを備え、前記再配線部が前記保護層と前記半導体デバイスの間に少なくとも１層以上配置され、前記再配線部が配線層を少なくとも備え、前記ＭＥＭＳデバイスと前記半導体デバイスが少なくとも前記接続電極を介して接続されたことを特徴とする
【選択図】 図１

Description

本発明は，センサ，又は可動機構とそれを駆動する半導体回路とが混在したマイクロエレクトロメカニカルシステム（以下，ＭＥＭＳと記す）を基板上に搭載した半導体装置に関するもので、特に、擬似ＳＯＣ技術を用いて、ＭＥＭＳ素子を他の素子と集積化した半導体装置、及びその製造方法に関する。
半導体製造技術を利用して製作される半導体装置においては，高機能化及び高性能化の実現が容易である。現在，様々なＭＥＭＳ技術を応用したセンサや可動機構が製品化され機能システムを提供している。ここで，機械的に動作するＭＥＭＳと，これを制御する半導体デバイスとを接続し，モジュール化する必要がある。これまで，モジュール化する方法として，ＭＥＭＳと半導体デバイスとはそれぞれ個別にパッケージングされ，最終的に電気的接続をとる方式がとられてきた。しかしながら，近年，システム製品の小型化が進み，ＭＥＭＳと半導体デバイスとを包括したモジュールの小型化が要求されている。
特許文献１の半導体装置では，回路基板上に，ＭＥＭＳセンサの形成されたＭＥＭＳデバイスと，ＭＥＭＳセンサからの出力信号に基づき音響信号を検出する半導体デバイスを横方向に配置し，ボンディングワイヤにて接続している。また，これらを包括したシステムを金属キャップにて封止し，モジュールを形成している。
また，特許文献２の半導体装置では，基板上に形成されたセンサ又は可動機構を保護部材にて保護し，更に絶縁樹脂にてパッケージし，絶縁樹脂上に形成された電極とセンサ又は可動機構との電気的な接続を行い，所望の半導体デバイスとの信号送受信ができるようにしている。
前述の特許文献１，２で示したものは，センサ又は可動機構を有するＭＥＭＳデバイスは，中空構造を有していることから，通常の半導体デバイスとは異なり，外乱からセンサ又は可動機構を保護するため，上部を覆う形でパッケージを行う必要がある。しかし，特許文献１，２で示したものは，ＭＥＭＳデバイスと半導体デバイスを水平方向に配置しているため，実装サイズが増大し，結果としてモジュールサイズの増大を招く。また，ＭＥＭＳデバイスと半導体デバイスの信号送受信において，ボンディングワイヤや基板配線が用いられるが，この場合，配線長が長くなり，モジュール性能の低下をもたらす。
更に，ＭＥＭＳデバイスはパッケージングした場合や基板に実装した場合，センサ又は可動構造に印加される歪みが発生する。この歪みの影響によりセンサ又は可動構造の動作特性が変化することが知られている。このため，ＭＥＭＳデバイス上に半導体デバイスを直接重ね合わせ，電気的に接続した場合，歪みの影響は非常に顕著となる。
特開２００７−１２４５００号公報 特開２００７−４２７８６号公報
本発明は，上述した事情を考慮してなされたものであって，モジュール面積の増大及びモジュール性能の低下を抑制する共に，ＭＥＭＳデバイスと半導体デバイスの大きさを略一致させなくとも、ＭＥＭＳデバイス上に配置したパッケージングに擬似ＳＯＣ技術を用いることにより可能とした半導体装置を提供することを目的とする。
本発明の半導体装置はＭＥＭＳデバイスと、半導体デバイスと、接続電極と、再配線部とを備えた半導体装置であって、前記ＭＥＭＳデバイスが基板と、前記基板上に配置された可動機構と、前記可動機構上に配置され、かつ、保護層と貫通電極を少なくとも備えた保護部と、前記可動機構と前記保護層の貫通電極とを接続する接続配線部と、前記基板側面に形成された無機材料を含有する樹脂層とを備え、前記再配線部が前記保護層と前記半導体デバイスの間に少なくとも１層以上配置され、前記再配線部が配線層を少なくとも備え、前記ＭＥＭＳデバイスと前記半導体デバイスが少なくとも前記接続電極を介して接続されたことを特徴とする。
また、再配線部が膜、膜を貫通する貫通ビア、貫通ビアと電気的に接続された配線層とを備えていることが好ましい。
前記再配線部がＭＥＭＳデバイス及び半導体デバイスの両方に備えていることが好ましい。
前記半導体デバイスと前記保護層の間に充填物が配置されていることが好ましい。
保護層、ＭＥＭＳデバイスと半導体デバイスからなる群から選ばれた１以上の層又はデバイスにＭＥＭＳデバイスと半導体デバイスの少なくともどちらか一方が外部装置と接続をするためのパッドと配線の少なくともどちらか一方を備えていることが好ましい。
接続配線部が可動機構の歪みを解消可能な電極パッドを備えていることが好ましい。
本発明によれば、大きさの異なるデバイスであってもＭＥＭＳデバイスの可動機構上に半導体デバイスを配置することが可能となる。
本発明の実施例１に係る半導体装置の断面概念図である。 本発明の実施例１に係る半導体装置の製造工程における断面概念図である。 本発明の実施例１に係る半導体装置の製造工程における断面概念図である。 本発明の実施例１に係る半導体装置の製造工程における断面概念図である。 本発明の実施例１に係る半導体装置の製造工程における断面概念図である。 本発明の実施例１に係る半導体装置の製造工程における断面概念図である。 本発明の実施例２に係る半導体装置の断面概念図である。 本発明の実施例３に係る半導体装置の断面概念図である。 本発明の実施例３に係る半導体装置の製造工程における断面概念図である。 本発明の実施例３に係る半導体装置の製造工程における断面概念図である。 本発明の実施例３に係る半導体装置の製造工程における断面概念図である。 本発明の実施例３に係る半導体装置の製造工程における断面概念図である。 本発明の実施例３に係る半導体装置の製造工程における断面概念図である。 本発明の実施例４に係る半導体装置の断面概念図である。 本発明の実施例４に係る半導体装置の製造工程における断面概念図である。 本発明の実施例４に係る半導体装置の製造工程における断面概念図である。 本発明の実施例４に係る半導体装置の製造工程における断面概念図である。 本発明の実施例４に係る半導体装置の製造工程における断面概念図である。 本発明の実施例と従来例の半導体装置におけるＭＥＭＳデバイス（従来例：Ａ）と（本発明：Ｂ）と（Ａ）、（Ｂ）の破線部の断面図（Ｃ）、（Ｄ）である。 本発明の実施例５に係る半導体装置の断面概念図である 本発明の実施例５に係る半導体デバイスとＭＥＭＳデバイスの接続配線を示す概念図である。 本発明の実施例５に係る加速度センサの概念図である。 本発明の実施例５に係る加速度センサと加速度センサと半導体デバイス機能の概念図である。 本発明の実施例６に係る半導体装置の断面概念図である 本発明の実施例７に係る半導体装置の断面概念図である 本発明の実施例８に係る半導体装置の断面概念図である
本発明者らが、デバイスサイズを略一致させなくともＭＥＭＳデバイス上に半導体デバイスを配置すること、熱歪みを考慮して配線をすること（電極の位置）に関して種々の検討を行ったところ以下の事実を見出した。
まず、第１の実施形態の半導体装置を例として、図１を参照し、再配線部（膜、貫通ビア、配線層を備えた形態）及び保護部を備えた半導体装置の概略を説明する。半導体装置は半導体デバイス１１１（半導体チップ１１０）、ＭＥＭＳデバイス１３０（ＭＥＭＳチップ１２０）、再配線部１７０とを備える。半導体デバイス１２１はＭＥＭＳデバイス１２０と電気的な接続のためのパッド１１２を備える。ＭＥＭＳデバイス１３０は可動機構１３２を備え、可動機構１３２は保護部１４０により保護されている。また、可動機構１３２は接続配線部（バンプ１６２、電極パッド１３４（可動電極上），１３５（保護層下））によって保護部１４０の貫通電極１４２と電気的に接続されている。保護部１４０の上部には再配線部１７０が備えられている。再配線部１７０は膜１７３（平滑化膜）、貫通ビア１７２、グローバル配線層１７１（配線層）を備える。そして、保護部１４０の貫通電極１４２、再配線部１７０の貫通ビア１７２、グローバル配線層１７１は電気的接続がなされている。そして、グローバル配線層１７１と半導体デバイス１２１のパッド１１２は接続電極１１３を介して電気的に接続されて、半導体デバイス１１１とＭＥＭＳデバイス１２０は電気的に接続されている。
なお、図２３の半導体装置のように再配線部５７０は配線層５７１のみの構成としてもよい。
次に、再配線部について説明する。
ＭＥＭＳデバイスと半導体デバイスを縦に重ねて接続する際に、それぞれのデバイスサイズや、電極パッドの位置が異なっても、再配線部の再配線層の配線引き回しを変更するだけで両デバイスの接続が出来る。
図２０を例にとり、再配線層の配線の引き回しを説明する。第２０図はＭＥＭＳデバイス５２０のサイズと半導体デバイス５１０のサイズが異なる場合，或いは，貫通電極５４２の位置と半導体デバイスのパッド５１２の位置が異なる場合において，保護層５４１（又は膜１７３等）上に形成された再配線層５７１によって接続が可能となる。
再配線部は配線層を基本構成とする。再配線部は例えば図１の半導体装置の概念図に示したように、膜、膜を貫通する貫通ビアを備えたものでもよい。再配線部は接続するデバイスの電極位置等を考慮して、再配線部の配線層や貫通電極の位置や引き回しを変更するだけで、電極位置が一致しない半導体デバイスとＭＥＭＳデバイスをも接続することが可能である。
なお、再配線部はＭＥＭＳデバイス、半導体デバイスのどちらか又は両方に備えてもよく、さらに、再配線部は単層ではなく複層としてもよい。また、膜を備えた再配線部は下記に説明する保護層と同様に、ＭＥＭＳデバイスの可動機構を保護する機能があることも再配線部の利点の一つである。
また、デバイスの接続以外にも、外部装置との接続を可能にするワイヤボンディングの電極、擬似ＳＯＣ技術における電極を再配線部に備えてもよい。
また、再配線部によってＭＥＭＳデバイスと半導体デバイスを接続することで、パッケージングのレイアウトに自由度が生じる。そこで、図１４の半導体装置のように半導体デバイス４１１とは別の受動部品４１５を備えることも可能である。
従って、ＭＥＭＳデバイスの可動機構から出来るだけ遠位な箇所で、その接続ができるため、ＭＥＭＳデバイスの可動機構にかかる力を軽減して、可動機構の歪みを軽減することも可能となる。
次に、ＭＥＭＳデバイスの主面上に設ける保護部について説明する。
ＭＥＭＳデバイスの主面上に、封止枠を用いずに半導体デバイスを配置すると、ＭＥＭＳデバイスの中空構造などを有する可動構造が外乱の影響を受けてＭＥＭＳデバイスの電気特性に影響を及ぼす恐れがある。そこで、本発明の半導体装置ではＭＥＭＳデバイスのセンサや可動構造がある主面上に保護部を設けて、ＭＥＭＳデバイスを外乱からの影響を軽減させることが出来る。
保護部は保護層、保護層を貫通する貫通ビアを基本構成とする。
保護層の材料は，半導体プロセスで一般的に使用される半導体封止材料、例えば、シリコン、ガラス等の基板材料、酸化ケイ素、窒化珪素、エポキシ、レジスト等の絶縁材料が好ましい。
貫通ビアは金属又は導電性ポリマーなどの導電性物質によってプラグされている。
次に充填物について説明する。
再配線部と半導体デバイスの間に保護層を同様の材料を充填して充填物（アンダーフィル樹脂層）を形成してもよい。このような充填物があると保護層のみの場合と比べ、さらに外乱からの影響を軽減し、また、ＭＥＭＳデバイスと半導体デバイスの接続される部位の機械的強度が向上出来ることが利点である。
次に、ＭＥＭＳデバイス側面に形成される樹脂層について説明する。
ＭＥＭＳデバイスの側面に樹脂層を形成することにより、ＭＥＭＳデバイス主面に加え側面からの外乱を保護し機械強度を向上させた。
可動機構やセンサに歪みの影響が生じにくくするために、樹脂層の材料は、シリカ、ＡｌＮ、炭素（黒鉛）のうち少なくともいずれかを含有したエポキシ樹脂が好ましい。
次に、ＭＥＭＳデバイスの特に可動機構に生じる熱歪みの影響を軽減する配線方法について説明する。半導体装置の製造課程において特にパッケージの際熱により熱歪みが生じやすい。特にＭＥＭＳデバイスの可動機構においては、サブマイクロメートルオーダーの歪みが、可動機構の特性に大きな影響を及ぼす。従って、ＭＥＭＳデバイスの可動機構の配線の引き回しに自由度がないと熱歪みによって歪んだままの状態を保持しやすくなる。そこで、熱歪みが生じにくい配線を採用することや、歪みを解消することが可能な配線を採用した。
そこで、ＭＥＭＳデバイスの可動機構に熱歪みが生じにくくするために、可動機構の直上やその付近で、ＭＥＭＳデバイスと半導体デバイスを接合しないこと、ＭＥＭＳデバイスの電極をセンサや可動機構から遠ざけることなどが挙げられる。
この場合、接続配線部の保護部側の電極パッドを、可動機構と保護部の貫通ビアが遠ざかるように、配線を引き回すことが好ましい。特にＭＥＭＳチップのスペーサ上に貫通ビアがあるようにすることが好ましい。
例えば、図１９は図２１のＭＥＭＳデバイスを半導体デバイスとＳｎＡｇＣｕ系半田材にて接合した場合の、ＭＥＭＳデバイスの梁の変形量をシミュレーションした結果である。図１９Ａは従来例のＭＥＭＳデバイスの概念図で、図１９Ｂは本発明のＭＥＭＳデバイスの概念図である。そして、従来例、本発明のデバイスの概念図の破線部における断面図をそれぞれ図１９（Ｃ）、（Ｄ）に示す。
従来例の封止枠を使用し、更にＭＥＭＳデバイスと半導体デバイスのパッド位置が同じ、即ち、同一場所で接合した場合、ＭＥＭＳデバイスの梁は半導体デバイス側に０．４１μｍ変形するのに対し、本発明の場合、ＭＥＭＳデバイスと半導体デバイスのパッド位置を異なる場所にし、更に熱歪みが生じにくい場所で接合を行うことが可能となる。本シミュレーションではＭＥＭＳデバイスと半導体デバイスのパッドの位置を２００μｍ離すことにより、接合後の梁の変形は０．０６μｍと従来例と比較して一桁小さくすることができる。ＭＥＭＳデバイスの多くは物理現象を静電容量や梁の共振周波数の変化で検出することが多い。接合による梁の変形は初期の静電容量の変化や梁の共振周波数の変化を招き、デバイス特性の劣化を引き起こす。例えば、図１９のＭＥＭＳデバイスの梁の先端に５００μｍの電極を形成し、電極とＭＥＭＳデバイスの基板との間の初期の静電容量は、接合することにより、従来例の場合は３０％減少するのに対し、本発明の場合は５％まで減少を低減することが可能となる。
上記のような方法により熱歪みを少なくすることで、ＭＥＭＳデバイスの容量値の変化、共鳴周波数の変化が小さくなり、ＭＥＭＳデバイスの特性の劣化を抑制することが出来る。
なお、本発明において、可動機構の替わりにセンサを用いてもよい。
以下，本発明の実施の形態について図面を参照し，詳細に説明する。
なお，図面については，同一図面中の同一又は同様の要素や既出の図面中の同様の要素の符号及び詳細な説明は適宜省略する。
また、以下の実施例において用いる導電性、絶縁性材料は一例であり、半導体製造プロセスにおいて一般的に用いられる材料に置き換えてもよい。
（実施例１）
図１は，本発明の第１の実施形態に係る半導体装置の構成を例示する断面図である。
本実施形態の半導体装置１００は，ＭＥＭＳチップ１３０と保護部１４０と半導体チップ１１０とを備えている。ＭＥＭＳチップ１３０は、シリコン基板１３１，及び基板１３１の主面側に形成された可動構造１３２，及び可動構造１３２と図示しない配線により電気的に接続された電極パッド１３４を備え，更に可動構造１３２は梁と錘により形成されている。また，保護部１４０はＭＥＭＳデバイス１２０の可動構造１３２を外乱から保護する保護層１４１，及び保護層１４１と可動構造１３２との接触を防ぐためのスペーサ層１６１と、保護層１４１内に形成された貫通電極１４２からなり、電極パッド１３４と保護部下に備えられた電極パッド１３５とは電気的に接続されている。シリコン基板１３１の側面は、エポキシ樹脂にシリカを主成分とするフィラーを高充填率で添加した高剛性樹脂層１３３で保護されている。
さらに、ＭＥＭＳチップ１３０上には、平坦化膜１７３と貫通ビア１７２とグローバル配線層１７１からなる再配線部１７０が形成され、ＭＥＭＳデバイス１２０は、保護部１４０下に形成された電極パッド１３５と貫通電極１４２を介して、再配線部１７０のグローバル配線層１７１と電気的に接続されている。また，半導体チップ１１０は、主面に形成された図示しない半導体デバイス１１１と電気的に接続された電極パッド１１２（半導体デバイス）が形成されている。ＭＥＭＳチップ１３０は、半導体デバイス１１１の第２パッド１１２上に形成されたバンプ電極（接続電極）１１３を介して、半導体チップ１１０と電気的に接続され、半導体デバイス１１１による駆動と信号の取出しが可能となっている。
以上のような構造にすることにより，ＭＥＭＳチップ１１０の可動構造１３２は保護部１４０と高剛性樹脂層１３３により外乱から保護することが可能となる。また，ＭＥＭＳチップ１３０のシリコン基板１３１の主面上に半導体チップ１１０が配置されることから，モジュールを小型化することが可能となる。
図１では、ＭＥＭＳデバイス１２０のシリコン基板１３１のサイズと半導体デバイス１１１のサイズが異なる場合，或いは，電極パッド１３４（ＭＥＭＳデバイス）の位置と電極パッド１１２の位置が異なる場合においても，保護部１４０を介して再配線部１７０に形成されたグローバル配線層１７１により、第２パッド１１２との良好な接続を確保した例を示したものである。このように，ＭＥＭＳデバイス１２０のサイズと半導体デバイス１１１のサイズが異なる場合，或いは，電極パッド１３４の位置と電極パッド１１２の位置が異なる場合においてもＭＥＭＳデバイス上に半導体デバイスを配置することが可能となる。なお，図１において，グローバル配線層１７１のパッドの数と第２のパッド１１２の数は同一としているが，異なっていても配置上問題はない。
また，保護部１４０が外乱の影響に対して破壊されやすい場合，半導体デバイス１１１は保護部１４０を保護する役目を果たすことも可能である。
次に、第１の実施の形態にかかる半導体装置の製造方法について説明する。第２〜６図は、本実施の形態にかかる半導体装置１００の工程断面図である。
最初に、保護部１４０となる基板を形成する。具体的には、０．２ｍｍ厚のガラス基板１４１に、サンドブラスト加工により所望の位置に１００μｍφの開口部１４４を設け（図２−Ａ）、スクリーン印刷によりＡｇペーストを埋め込み印刷し、Ａｇペーストを１６０℃１時間で焼成して、導電性材料で充填された貫通電極１４２を形成した（図２−Ｂ）。さらにＡｇペーストのスクリーン印刷法により所望のパタンを印刷し、１６０℃１時間で焼成して引き出し配線４−３を形成した（図２−Ｃ）。この基板上に、ディスペンサにより幅７０μｍ、高さ２０μｍのエポキシ樹脂からなるスペーサ１６１を形成した後、８０℃３０分で仮焼成し、半硬化状態とした（図２−Ｄ）。
次に、複数の可動機構１３２を有したシリコン基板１３１において、可動構造１３２と電気的に接続された接続パッド１３４に、高さ２０μｍで８０μｍφのＡｕボールバンプを形成した（図３−Ａ）。このシリコン基板３上のＡｕバンプ１６２と、保護部１４０上の引き出し配線１３４とが電気的に接続されるように位置合わせした後（図３−Ｂ）、スペーサ樹脂１６１を硬化させた（図３−Ｃ）。シリコン基板１３１と保護部１４０との接合は、大気中で行ったが、必要に応じて真空中や、Ｎ２ガスなどの雰囲気中で行い、可動機構１３２を真空中、或いはガス雰囲気で封止してもよい。この後、ｄ３の箇所でダイシングすることによりＭＥＭＳデバイスを個片化した（図３−Ｄ）。
個片化したＭＥＭＳデバイスを、厚さ０．８ｍｍのガラス基板ａ−２上に１２０μｍの両面粘着層を備えた粘着フィルムａ−１を貼付した下地基板に仮接着した（図４−Ａ）。粘着フィルムａ−２は、厚さ１００μｍのポリエチレンテレフタレート（ＰＥＴ）樹脂フィルムの両面に厚さ１０μｍのアクリル系粘着層を形成したものである（詳細図示せず）。次に、接着樹脂層として、酸無水エポキシ樹脂に、２０−５０μｍの範囲の粒径を有したシリカを８０重量％添加した樹脂を用意し、ＭＥＭＳデバイス１１１の厚みとほぼ同じ０．６ｍｍの厚さで接着樹脂層１３３を印刷し（図４−Ｂ）、１００℃１時間仮焼成を行った後、下地基板（ａ−１，ａ−２）を剥離し、１８０℃３０分で焼成した（図５−Ａ）。接着樹脂層１３３は、シリカフィラーを高充填率で添加した樹脂であることから、硬化時の体積収縮率はわずかに０．４３％で、樹脂の硬化収縮時にＭＥＭＳ素子に掛かる応力を抑えることが可能である。また、硬化後のガラス転移点（Ｔｇ）が１８３℃で、ガラス転移点（Ｔｇ）以下において、ヤング率は１２ＧＰａ、熱膨張係数（ＣＴＥ）は１４×１０−６℃−１で、ポアソン比は０．２９で、樹脂層は高い剛性を保持し、中空構造を有したＭＥＭＳデバイスの機械強度を確保することが可能であるとともに、その後の再配線部１７０の形成工程やハンダリフロー工程などの工程の熱履歴においても、基板の変形や反りはほとんどなく、ＭＥＭＳデバイスに掛かる応力を低減し、ＭＥＭＳデバイスの変形を防ぐことが可能となっている。
この基板上に、厚さ３μｍの感光性ポリイミド樹脂からなる平坦化膜１７３を形成、フォトリソ法により所望の位置にスルーホールを形成した後、スパッタでアルミ膜を成膜、フォトリソ法でパターニングして、ビアホール１７２とグローバル配線層１７１を形成し、再配線部１７０を形成した（図５−Ｂ）。ｄ５の箇所でダイシングにより個片化し、保護部１４０と再配線部１７０を備えたＭＥＭＳチップ３２０を作成した（図５−Ｃ）。
ここで、予め、半導体チップ１１０の電極パッド１１２上に、ハンダバンプ（接続電極）１１３を形成しておき、ハンダバンプ（接続電極）１１３と、ＭＥＭＳチップ１２０のグローバル配線層とが電気的に接続されるように位置合わせした後（図６−Ａ）、リフロー工程を経て、ハンダ接合を行い、ＭＥＭＳチップ１２０と、ＭＥＭＳ素子の駆動と信号の取り出しを行う半導体デバイス１０を近接して実装した半導体装置１００（図６−Ｂ）が形成された。
本実施例１の半導体装置１では、ＭＥＭＳチップ１２０の主面上に半導体チップ１１０が配置されることから，モジュールを小型化することが可能となる。また、ＭＥＭＳチップ１２０の可動構造１３２は、保護部１４０と高剛性樹脂層１３３により外乱から保護することが可能となる。
（実施例２）
図７は，半導体装置１００の変形構成にかかる第２実施形態の半導体装置２００を例示する断面図である。
第２の実施形態の半導体装置の再配線部と半導体デバイスとの間隙に充填物２１７を備えた形態の半導体装置２００である。
第２の実施形態の半導体装置２００は充填物２１７の注入により，半導体デバイス２２１と保護部２４０が機械的に接続されるため，保護部２４０の強度を向上することが可能となると共に，半導体デバイス２２１のＭＥＭＳチップ２２０側に対する接合強度を向上することが可能となる。
（実施例３）
図８は，本発明の第３の実施形態に係る半導体装置の構成を例示する断面図である。
本実施形態の半導体装置３００は，ＭＥＭＳデバイス３３０が、ＭＥＭＳ可動機構３３２を形成した基板３３１と、その主面側に形成された保護部３４０と、第一接着樹脂３３３と、第一再配線部３７０からなり、ＭＥＭＳ素子は、ＭＥＭＳ可動機構３３２と電気的に接続された接続パッド３３４と接続バンプ３６２を介し、さらに保護部３４０の貫通ビア３４２と引き出し配線３３５を介して、第一再配線部３７０と電気的に接続されている。一方、ＭＥＭＳデバイスの駆動と信号の取り出しを行う半導体デバイス３１１は、半導体パッケージ３１０に内蔵され、半導体パッケージ３１０は、電極パッド３１２と電気的に接続された第二再配線部３８０と、第二接着樹脂３１４とからなる。半導体パッケージ３１０は、ＭＥＭＳパッケージ３２０上に搭載され、接続電極３１３を介して、電気的に接続されている。
次に、第３の実施形態にかかる半導体装置の製造方法について説明する。図９〜１３は、第３の実施形態にかかる半導体装置３００の工程断面図である。
最初に、保護部３４０となる基板を形成する。具体的には、０．６ｍｍ厚のシリコン基板３３１に、エッチング加工により所望の位置に１００μｍφの開口部を設け、真空チャンバー内でスクリーン印刷によりＡｇペーストを埋め込み印刷し、導電性材料で充填された貫通電極３４２を形成した後、スクリーン印刷によりＡｇペーストで引き出し配線３３５を形成、さらに、フリットガラスペーストを印刷して、幅８０μｍ、高さ１０μｍのフリットガラスからなるスペーサ３６１を形成した（図９−Ａ）。一方、厚さ０．５ｍｍのシリコン基板３３１上に複数の可動機構３３２が形成され、電気的に接続された接続パッド３３４には、予め、高さ１０μｍで８０μｍφのＡｕボールバンプを形成した。真空チャンバー内において、このシリコン基板３３１とシリコンキャップ（保護部）３４０とを位置合わせした後（図９−Ｂ）、フリットガラスのスペーサ３６１を２００℃で２時間焼成することにより、可動機構３３２を真空封止した（図９−Ｃ）。この接合基板に対して、接合基板全体の厚みがほぼ０．５ｍｍとなるように、シリコンキャップ３４０側を約０．４ｍｍ、シリコン基板３３１側を約０．２ｍｍ、研削加工を行った（図１０−Ａ）後、それぞれシリコン基板３３１側からと、シリコンキャップ３４０側からｄ１０の箇所においてハーフダイシングを行い、ＭＥＭＳデバイス３３０を個片化した（図１０−Ｂ）。
次に、個片化したＭＥＭＳデバイス３３０を、厚さ０．８ｍｍのガラス基板ａ−２上に１２０μｍの両面粘着層を備えた粘着フィルムａ−１を貼付した下地基板（ａ−１、ａ−２）に仮接着した（図１１−Ａ）し、酸無水エポキシ樹脂に、２０−５０μｍの粒径を有したシリカを８５重量％添加した樹脂を印刷、０．６ｍｍの厚さで第一接着樹脂３３３を形成し（図１１−Ｂ）、下地基板（ａ−１、ａ−２）を剥離して、１８０℃３０分で焼成した。第一接着樹脂層３３３は、シリカフィラーを高充填率で添加した樹脂であることから、硬化時の体積収縮率はわずかに０．３３％で、樹脂の硬化収縮時にＭＥＭＳ素子に掛かる応力を抑えることが可能である。また、硬化後のガラス転移点（Ｔｇ）が１８３℃で、ガラス転移点（Ｔｇ）以下において、ヤング率は１４ＧＰａ、熱膨張係数（ＣＴＥ）は１０×１０−６℃−１で、ポアソン比は０．２５で、樹脂層は高い剛性を保持し、中空構造を有するＭＥＭＳデバイスの機械的強度を確保することが可能となっている。
この基板上に、厚さ３μｍの感光性エポキシ樹脂からなる平坦化膜３７３と、Ｃｕ膜からなるビアホール３７２とグローバル配線層３７１を形成し、第一再配線部３７０を形成した（図１１−Ｃ）。さらに、ｄ１１の箇所でダイシングにより個片化し、保護部３４０と再配線部３７０を備えたＭＥＭＳパッケージ３２０を作成した（図１１−Ｄ）。
また、半導体デバイス３１１に関して、厚さ０．８ｍｍのガラス基板ａ−２上に１２０μｍの両面粘着層を備えた粘着フィルムａ−１を貼付した下地基板（ａ−１、ａ−２）に仮接着し（図１２−Ａ）し、第一接着層３３３と同様の、酸無水エポキシ樹脂に２０−５０μｍの粒径を有したシリカを８５重量％添加した樹脂を印刷、第二接着樹脂３１３を形成した（図１２−Ｂ）。第二接着層３１４により、半導体デバイスの機械的強度を確保することが可能となった。半導体デバイス３１１の電極パッド３１２と電気的接続が取れるように、厚さ３μｍの感光性エポキシ樹脂からなる平坦化膜３８３と、Ｃｕ膜からなるビアホール３８２とグローバル配線層３７１を形成し、第二再配線部３８０を形成した半導体パッケージ３１０を作成し、ハンダバンプ３１３を形成した後、ＭＥＭＳパッケージ３２０と位置合わせし（図１３−Ａ）、リフロー工程を経て、ハンダ接合を行った（図１３−Ｂ）。
以上の工程により、ＭＥＭＳパッケージ３２０と、ＭＥＭＳ素子の駆動と信号の取り出しを行う半導体パッケージ３１０を近接して実装した半導体装置３００が形成された。
（実施例４）
図１４は，本発明の第４の実施形態に係る半導体装置４００の構成を例示する断面図である。
本実施形態の半導体装置４００は，複数のＭＥＭＳ素子を内蔵した第一半導体基板４３０と、ＭＥＭＳ素子の駆動と信号の取り出しを行う複数の半導体デバイスと受動部品を内蔵した第二半導体基板４１０とからなる。第一半導体基板４３０は、シリコン基板４３１上に複数のＭＥＭＳ可動機構４３２が形成され、ＭＥＭＳ可動機構４３２上には、シリコンキャップ（保護部）４４０が形成され、ＭＥＭＳ可動機構４３２の側面には、第一接着樹脂層４３３が形成され、中空構造の機械的な保護を行っている。シリコンキャップ４４０上には、ＭＥＭＳ可動機構４３２と電気的に接続された第一再配線部４７０が形成され、第二半導体基板４１０と、接続電極４１３を介して電気的に接続されている。第二半導体基板４１０は、半導体デバイス４１１と受動部品４１５と、部品間を接着する第二接着樹脂層４１４が形成され、各部品の機械的強度を確保している。
次に、本実施の形態にかかる半導体装置の製造方法について説明する。図１５〜１８は、本実施の形態にかかる半導体装置４００の工程断面図である。
最初に、第３の実施形態の製造工程と同様の工程により、シリコン基板４３１に引き出し配線４３５、貫通ビア４４２、スペーサ４６１を形成し保護層４３１にを形成した（図示せず）。次に、第３の実施形態の製造工程と同様の工程により、複数のシリコン基板４３１上に複数のＭＥＭＳ可動機構４３２と、接続パッド４３２上にＡｕバンプ４６２を形成した基板を作成し、シリコンキャップ４４０と接合した（図１５−Ａ）。さらにシリコン基板４３１側からｄ−１５の箇所でハーフダイシングを行い、ＭＥＭＳ素子部分を個片化した（図１５−Ｂ）。
次に、ＭＥＭＳ素子側を個片化した基板に、酸無水エポキシ樹脂に、２０−５０μｍの粒径を有したシリカを８５重量％添加した樹脂を印刷、０．６ｍｍの厚さで第一接着樹脂層４１５を形成し、複数のＭＥＭＳ素子を内蔵した第一半導体基板４３０を作成した（図１６−Ａ）。第一接着樹脂層４１４は、シリカフィラーを高充填率で添加した樹脂であることから、高い剛性を保持し、中空構造を有するＭＥＭＳ素子の機械的強度を確保するとともに、反りや変形の少ない半導体基板形状を保持することが可能となっている。
この基板上に、厚さ３μｍの感光性エポキシ樹脂からなる平坦化膜４７６と、Ｃｕ膜からなる貫通ビア４７５とグローバル配線層４７４、厚さ３μｍの感光性エポキシ樹脂からなる平坦化膜４７３と、Ｃｕ膜からなる貫通ビア４７２とグローバル配線層４７１を形成し、第一再配線部４７０を形成した（図１６−Ａ）。
一方、複数の半導体デバイス４１１と配線電極４１６を備えた受動部品４１５を、厚さ０．８ｍｍのガラス基板ａ−２上に１２０μｍの両面粘着層を備えた粘着フィルムａ−１を貼付した下地基板（ａ−１、ａ−２）に仮接着し（図１７−Ａ）し、第一接着層４１４と同様の、酸無水エポキシ樹脂に２０−５０μｍの粒径を有したシリカを８５重量％添加した樹脂を印刷、第二接着樹脂層４１４を形成し、第二半導体基板を形成した（図１７−Ｂ）。第二接着層４１４により、内蔵部品の機械的強度を確保するとともに、反りや変形の少ない半導体基板形状を保持することが可能となっている。
次に、第二半導体基板４１０の、半導体デバイス４１１の電極パッド４１２と、受動部品４１５の電極部分に、ハンダバンプ４１３を形成し、第一半導体基板４２０と位置合わせした後（図１８−Ａ）、リフロー工程を経て、第一半導体基板４２０と第二半導体基板４１０との電気的接続を確保した（図１８−Ｂ）。
以上の工程により、複数のＭＥＭＳ素子を内蔵した第一半導体基板４２０と、ＭＥＭＳ素子の駆動と信号の取り出しを行う部品を内蔵した第二半導体基板４１０を近接して実装した半導体装置４００が形成された。
（実施例５）
第５実施形態の半導体装置５００は図２０の断面図のように、ＭＥＭＳデバイス上に保護部５４０、保護部５４０上に再配線５７１、半導体チップ５１０と半導体チップの接続パッド５１２と再配線５７１を接続する接続電極５１３、保護層５４１上に外部接続パッド５５１を備える。
第５実施形態のＭＥＭＳデバイス５３０の可動機構５３２は加速度センサである。
半導体装置５００はＭＥＭＳデバイス５３０のサイズと半導体デバイス５１１のサイズが異なる場合，或いは，配線層５７１の位置と半導体デバイスの電極パッド５１３の位置が異なる場合において，保護層５４１上に形成された再配線部の配線層５７１の引き回しを変更して、図２１の断面図のように半導体デバイスとＭＥＭＳデバイスを接続する。このように，再配線部５７０の配線層５７１を半導体デバイス５１１のパッド５１２と略一致させて、両デバイスを電気的に接続する。従って、ＭＥＭＳデバイス５３０のサイズと半導体デバイス５１１のサイズが異なる場合，或いは，配線層５７１の位置と電極パッド５１３の位置が異なる場合においても、配線層５７１の配線の引き回しを変更することで、ＭＥＭＳデバイス５３０上に半導体チップ５１０を配置することが可能となる。なお，図２１において，配線層５７１の数と半導体デバイスのパッドの数は同一としているが，異なっていても配置上問題はない。
図２２の概念図は，第５の実施形態におけるＭＥＭＳデバイス５３０として加速度センサを形成した例を示したものである。図２２の概念図において，可動機構５３２として梁５２３，可動電極５２２の形成された錘５２１，及び固定電極５２５が配置される。また，梁５２３及び固定電極５２５のそれぞれは，電極５２４を介して、可動電極上の電極パッド５３４にそれぞれ電気的に接続されている。このような構造とすることにより，ＭＥＭＳデバイス５３０に対してｙ方向に加速度が印加されると，梁５２３に接続された錘５２１に慣性力が作用するため，可動電極５２２と固定電極５２５の電極間距離が変化する。そして、これに伴い電極間容量が変化するため，電極間容量の変化を検出することにより，ＭＥＭＳデバイス５３０に印加された加速度を検出することが可能となる。図２２では，加速度センサの基本構造を示したものであり，加速度センサの構造が本実施形態及び他の実施形態の半導体装置（可動機構）の構造を制約するものではない。
また，ＭＥＭＳデバイス５３０の基板５３１はバルク基板としたが，本実施形態において基板５３１はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板としてもよく，基板の材質に制約はなく、他の実施形態においても同様である。
図２３の概念図は，ＭＥＭＳデバイス５３０を加速度センサとした半導体装置５００の場合における，半導体デバイス５１１で加速度を電気信号に変換するための概略回路構成を例示したものである。半導体デバイス５１０は増幅器５０１，整流回路５０２及びＡ／Ｄ変換器５０３、発振器５０４から構成されている。発振器５０４より位相の反転した交流信号を固定電極５２５に接続されたパッド５２４にそれぞれ接続し，加速度が印加されたときに可動電極５２２に発生する交流信号を可動電極５２２と電気的に接続されたパッド５２４から検出し，増幅器５０１で増幅，更に整流回路５０２で直流信号に変換し，Ａ／Ｄ変換器５０３にてアナログの直流信号をディジタル信号に変換して出力する。図２３では，加速度センサの検出回路の基本構造を示したものであり，この検出回路が本実施形態の半導体装置の構造を制約するものではない。
また，加速度センサを始めとしたセンサ及び可動構造は，パッケージングや半導体デバイスを接合することにより，センサ，及び可動構造に歪が印加され，動作特性が変化し，加速度センサなら加速度の検出感度の低下を引き起こす可能性がある。例えば，歪みが顕著に影響する梁５２３と基板５３１との接続部（アンカー部）付近の直上にて半導体デバイス５１０のパッド５１２と配線層５７１とを接合することは多くの場合望まれない。そのため，歪みの影響を最小限する場所にて接合を行うことが望ましい。本実施形態及び他の実施形態においても配線層５７１の位置及び配線の引き回しを自由に設定できるようになっているため，配線層５７１の最適化により歪みの影響を最小限にした接合を行うことが可能となる。また、半導体チップ５１０に再配線部を備えてもよい。
（実施例６）
第６実施形態の半導体装置６００では実施例５のパッド５５１の代わりに、ＭＥＭＳデバイスの基板を貫通する電極６５２を用いた実施例である。例えば図２４の断面図のように半導体装置６００はＭＥＭＳデバイス６３０の基板６３１の主面上の保護層６４１の図示しない配線と電気的に接続された外部接続貫通電極６５２を備える。外部接続貫通電極６５２を図示しない外部の回路システムと接続できるようにすることも可能である。
なお、外部装置との電力の供給や信号の送受信を行うための実施例５の外部接続パッドを備えた半導体装置であってもよく、また、半導体デバイスとＭＥＭＳデバイスを接続するパッドや電極と同様に外部装置と接続する為のパッドや電極の数や位置は半導体装置に応じて変更すればよい。また、半導体チップ６１０に再配線部を備えてもよい。
（実施例７）
第７実施形態の半導体装置７００は半導体デバイス７１１のサイズがＭＥＭＳデバイス７３０のサイズと比較して大きい場合における，半導体装置が外部装置との電力や信号の送受信を行うためのパッド７５３を半導体デバイスに備えた実施例である。図２５のように，半導体デバイス７１１のＭＥＭＳデバイス７３０と対向する面に外部接続パッド７５３を備えて、半導体デバイス７１１を外部の回路システムをボンディングワイヤにより接続することを可能にした。
なお、実施例５，６の半導体装置において備えられた、外部装置との電力の供給や信号の送受信を行うためのパッドや電極をも備えた半導体装置であってもよい。また、パッドや電極の数や位置は半導体装置に応じて変更すればよい。また、半導体チップ７１０に再配線部を備えてもよい。
（実施例８）
第８実施形態の半導体装置８００は実施例７のパッドの代わりに、半導体デバイス８１１と図示しない配線によって接続された、半導体デバイスに半導体装置が外部装置との電力の供給や信号の送受信を行うための外部接続貫通電極８５４を備えた実施例である。図２６の半導体装置８００のように，半導体チップ８１０にパッド８５３と電気的に接続可能な貫通電極８５４を形成し，貫通電極３４と外部の回路システムと接続することも可能である。
なお、実施例５，６、７の半導体装置において備えられた、外部装置との電力の供給や信号の送受信を行うためのパッドや電極をも備えた半導体装置であってもよい。また、パッドや電極の数や位置は半導体装置に応じて変更すればよい。また、半導体チップ８１０に再配線部を備えてもよい。
００…半導体装置
０１…増幅器
０２…整流回路
０３…Ａ／Ｄ変換器
０４…発振器
１０…ＭＥＭＳチップ、半導体基板
１１…半導体デバイス
１２…電極パッド（半導体デバイス）
１３…接続電極
１４…樹脂
１５…デバイス
１６…電極（デバイス）
２０…ＭＥＭＳチップ、半導体基板
２１…錘
２２…可動電極
２３…梁
２４…電極
２５…固定電極
３０…ＭＥＭＳデバイス
３１…ＭＥＭＳ基板
３２…可動機構
３３…樹脂
３４…電極パッド（可動機構上）
３５…電極パッド（保護部下）
４０…保護部
４１…保護層
４２…貫通電極
５１…電極パッド
５２…貫通電極
５３…電極パッド
５４…貫通電極
６１…スペーサ
６２…接続バンプ
７０…再配線部
７１…配線層
７２…貫通ビア
７３…膜（平滑化膜）
８０…再配線部
８１…配線層
８２…貫通ビア
８３…膜（平滑化膜）
上記符号の百の位の数値は実施形態番号である。

Claims (6)

  1. ＭＥＭＳデバイスと、半導体デバイスと、接続電極と、再配線部とを備えた半導体装置であって、
    前記ＭＥＭＳデバイスが基板と、
    前記基板上に配置された可動機構と、
    前記可動機構上に配置され、かつ、保護層と貫通電極を少なくとも備えた保護部と、
    前記可動機構と前記保護層の貫通電極とを電気的に接続する接続配線部と、
    前記基板側面に形成された無機材料を含有する樹脂層とを備え、
    前記再配線部が前記保護層と前記半導体デバイスの間に少なくとも１層以上配置され、
    前記再配線部が配線層を少なくとも備え、
    前記ＭＥＭＳデバイスと前記半導体デバイスが少なくとも前記接続電極を介して接続されたことを特徴とする半導体装置。
  2. 前記再配線部が膜、前記膜を貫通する貫通ビア、前記貫通ビアと電気的に接続された前記配線層とを備えたことを特徴とする請求項１に記載の半導体蔵置。
  3. 前記再配線部が前記ＭＥＭＳデバイス及び前記半導体デバイスの両方に備えられたことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体デバイスと前記保護層の間に充填物が配置されたことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記保護層、前記ＭＥＭＳデバイスと前記半導体デバイスからなる群から選ばれた１以上の層又はデバイスに前記ＭＥＭＳデバイスと前記半導体デバイスの少なくともどちらか一方が外部装置と接続をするためのパッドと配線の少なくともどちらか一方を備えることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
  6. 前記接続配線部が前記可動機構の歪みを解消可能な電極パッドを備えたことを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
JP2009084979A 2009-03-31 2009-03-31 半導体装置 Pending JP2010238898A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009084979A JP2010238898A (ja) 2009-03-31 2009-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009084979A JP2010238898A (ja) 2009-03-31 2009-03-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2010238898A true JP2010238898A (ja) 2010-10-21

Family

ID=43092967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009084979A Pending JP2010238898A (ja) 2009-03-31 2009-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JP2010238898A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014196105A1 (ja) * 2013-06-03 2014-12-11 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
EP3096349A1 (en) * 2015-05-21 2016-11-23 MediaTek Inc. Semiconductor package assembly and method for forming the same
US10032756B2 (en) 2015-05-21 2018-07-24 Mediatek Inc. Semiconductor package assembly with facing active surfaces of first and second semiconductor die and method for forming the same
EP2727146B1 (en) * 2011-06-30 2020-04-01 Murata Electronics Oy A system-in-package device
JP2021073695A (ja) * 2014-11-21 2021-05-13 マイクロン テクノロジー，インク． メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2727146B1 (en) * 2011-06-30 2020-04-01 Murata Electronics Oy A system-in-package device
WO2014196105A1 (ja) * 2013-06-03 2014-12-11 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9461019B2 (en) 2013-06-03 2016-10-04 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for making the device
JP2021073695A (ja) * 2014-11-21 2021-05-13 マイクロン テクノロジー，インク． メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法
JP7408588B2 (ja) 2014-11-21 2024-01-05 マイクロン テクノロジー，インク． メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法
EP3096349A1 (en) * 2015-05-21 2016-11-23 MediaTek Inc. Semiconductor package assembly and method for forming the same
CN106169452A (zh) * 2015-05-21 2016-11-30 联发科技股份有限公司 半导体封装组件及其制造方法
TWI618159B (zh) * 2015-05-21 2018-03-11 聯發科技股份有限公司 半導體封裝組件及其製造方法
US10032756B2 (en) 2015-05-21 2018-07-24 Mediatek Inc. Semiconductor package assembly with facing active surfaces of first and second semiconductor die and method for forming the same

Similar Documents

Publication Publication Date Title
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
JP5092462B2 (ja) 力学量センサ
US9231119B2 (en) Sensor
US9666787B2 (en) Sensor device and electronic apparatus
JP5677449B2 (ja) 電子装置
US8610271B2 (en) Chip package and manufacturing method thereof
US7605466B2 (en) Sealed wafer packaging of microelectromechanical systems
EP2291858B1 (en) Packaged semiconductor product and method for manufacture thereof
JP2006189418A (ja) センサ装置
JP5545281B2 (ja) 力学量センサ
JP2010238898A (ja) 半導体装置
JP2009074979A (ja) 半導体装置
US10516381B2 (en) 3D-printed protective shell structures for stress sensitive circuits
JP2009103530A (ja) センサ装置
JP2009285810A (ja) 半導体装置およびその製造方法
US20070241415A1 (en) Micro-electro mechanical system device using silicon on insulator wafer and method of manufacturing the same
US7507346B2 (en) Method for manufacturing electronic component, and electronic component
JP4869322B2 (ja) 半導体装置および半導体装置の製造方法
US8530985B2 (en) Chip package and method for forming the same
JP2010060541A (ja) 半導体センサー装置
JP2006332576A (ja) 半導体装置およびその製造方法
JP6773089B2 (ja) デバイス
JP5328479B2 (ja) 圧力センサモジュール及び圧力センサパッケージ、並びにこれらの製造方法
JP2008073818A (ja) 電子部品および複合電子部品
JPWO2013080238A1 (ja) 複合センサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023