JP2007311395A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007311395A
JP2007311395A JP2006136285A JP2006136285A JP2007311395A JP 2007311395 A JP2007311395 A JP 2007311395A JP 2006136285 A JP2006136285 A JP 2006136285A JP 2006136285 A JP2006136285 A JP 2006136285A JP 2007311395 A JP2007311395 A JP 2007311395A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin layer
constituent
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006136285A
Other languages
English (en)
Inventor
Yuichi Sakaki
祐一 榊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2006136285A priority Critical patent/JP2007311395A/ja
Publication of JP2007311395A publication Critical patent/JP2007311395A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】外部からの信号、情報の受信、外部への信号、情報の送信をして機能することが可能であるとともに、小型化、薄型化を図ることが可能な半導体装置、及び、その製造方法を提供する。
【解決手段】半導体装置1は、基板3または半導体素子4のいずれかで各々形成された複数の構成層2と、隣り合う構成層2との間に介装される樹脂層5と、構成層2の少なくともいずれか一つに実装され、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信の少なくともいずれか一方を行い機能することが可能な機能素子8とを備える。
【選択図】図1

Description

本発明は、電子機器などに搭載される半導体装置及びその製造方法に関する。
近年の電子機器の軽量化、薄型化、短小化、並びに、高機能化のさらなる要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。このため、これらの電子機器に使用される半導体装置においても、小型化、薄型化、高機能化、多機能化が求められている。
このような要求に対応する半導体装置として、基板及び半導体で形成する各構成層との間に樹脂層を形成して積層した半導体装置が提案されている(例えば、特許文献1参照)。このような半導体装置においては、基板及び半導体で形成する各構成層を積層することで、高機能化、多機能化が図れるとともに、その間に樹脂層を介することで各層の良好な絶縁状態を保ちつつ小型化、薄型化が図れるとされている。
特開2005−25583号公報
しかしながら、特許文献1の半導体装置によれば、外部からの信号、情報を受信する、または、外部へ信号、情報を送信する場合などには、他の送信または受信可能な部品と接続することで行われていた。このため、このような機能を付与するためには、半導体装置と別に実装スペースを必要としてしまう問題があった。
この発明は、上述した事情に鑑みてなされたものであって、外部からの信号、情報の受信、外部への信号、情報の送信をして機能することが可能であるとともに、小型化、薄型化を図ることが可能な半導体装置、及び、その製造方法を提供するものである。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の半導体装置は、基板または半導体素子のいずれかで各々形成された複数の構成層と、隣り合う該構成層との間に介装される樹脂層と、前記構成層の少なくともいずれか一つに実装され、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信の少なくともいずれか一方を行い機能することが可能な機能素子とを備えることを特徴としている。
本発明は、基板または半導体素子のいずれかで各々形成された複数の構成層を積層した半導体装置の製造方法であって、前記構成層の少なくともいずれか一つに、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信の少なくともいずれか一方を行い機能することが可能な機能素子を実装する機能素子実装工程と、一の前記構成層に樹脂層を形成する樹脂層形成工程と、他の前記構成層に前記樹脂層を重ねることで、隣り合う前記構成層を積層する積層工程とを備えることを特徴としている。
この発明に係る半導体装置及び半導体装置の製造方法によれば、構成層のいずれかに、機能素子が実装されていることで、外部からの信号若しくは情報を受信して機能する、例えば、受信した信号若しくは情報を実装されている構成層である半導体素子に入力することが可能である。あるいは、機能して外部へ送信する、例えば、構成層である半導体素子から信号若しくは情報を出力させて、外部へ送信することが可能である。一方、各構成層が樹脂層を介して積層されていることで、機能素子を実装したとしても、良好な絶縁状態を保ちつつ装置全体の小型化、薄型化を図ることができる。
また、上記の半導体装置において、前記機能素子は、前記構成層のうち、最も外側に位置する層の表面に実装されていることがより好ましいとされている。
この発明の半導体装置によれば、機能素子が最も外側に位置する構成層の表面に実装されていることで、外部との信号若しくは情報の送信または受信を好適に行うことが可能となる。
また、上記の半導体装置において、前記機能素子は、前記樹脂層を介して向かい合う前記構成層のいずれか一方に前記樹脂層に覆われて実装されているとともに、該構成層には、前記機能素子と外部との間で送信または受信可能な経路が形成されていることがより好ましいとされている。
また、上記の半導体装置の製造方法において、前記機能素子実装工程は、他の前記構成層に予め経路を形成した上で、該経路上に前記機能素子を実装するとともに、前記積層工程は、他の前記構成層の前記機能素子を実装した面に、前記樹脂層形成工程で一の前記構成層に形成された前記樹脂層を重ねることで行われることがより好ましいとされている。
この発明に係る半導体装置及び半導体装置の製造方法によれば、機能素子が、構成層の間に介装された樹脂層に位置するので、装置全体の小型化、薄型化をより図ることができる。さらに、機能素子は、樹脂層によって良好な絶縁状態を保つことができる。また、機能素子が実装された構成層に送信また受信可能な経路が形成されていることで、樹脂層に位置する機能素子は、この経路から外部との信号若しくは情報の送受信を好適に行うことができる。
また、上記の半導体装置において、前記構成層の少なくともいずれか一つには、前記構成層として選択可能な前記半導体素子とは異なる他の半導体素子が実装されていることがより好ましいとされている。
また、上記の半導体装置の製造方法において、前記構成層に、該構成層として選択可能な前記半導体素子とは異なる他の半導体素子を実装する半導体素子実装工程をさらに備えることがより好ましいとされている。
この発明に係る半導体装置及び半導体装置の製造方法によれば、前記構成層にさらに他の半導体素子を実装することでより高機能化、多機能化を図るとともに、装置全体の小型化、薄型化を図ることができる。
さらに、上記の半導体装置において、前記他の半導体素子は、前記樹脂層を介して向かい合う前記構成層に、前記樹脂層で覆われて実装されていることがより好ましいとされている。
さらに、上記の半導体装置の製造方法において、前記積層工程は、他の前記構成層の前記他の半導体素子を実装した面に、前記樹脂層形成工程で一の前記構成層に形成された前記樹脂層を重ねることで行われることがより好ましいとされている。
この発明に係る半導体装置及び半導体装置の製造方法によれば、他の半導体素子が、構成層の間に介装された樹脂層に位置するので装置全体の小型化、薄型化をより図ることができる。さらに、他の半導体素子は樹脂層によって良好な絶縁状態を保つことができる。
また、上記の半導体装置において、前記構成層の少なくともいずれか一つには、受動素子が実装されていることがより好ましいとされている。
また、上記の半導体装置の製造方法において、前記構成層に、受動素子を実装する受動素子実装工程をさらに備えることがより好ましいとされている。
この発明に係る半導体装置及び半導体装置の製造方法によれば、構成層にさらに受動素子を実装することでより高機能、多機能化を図るとともに、装置全体の小型化、薄型化を図ることができる。
また、上記の半導体装置において、前記受動素子は、前記樹脂層を介して向かい合う前記構成層に、前記樹脂層に覆われて実装されていることがより好ましいとされている。
また、上記の半導体装置の製造方法において、前記積層工程は、他の前記構成層の前記受動素子を実装した面に、前記樹脂層形成工程で一の前記構成層に形成された前記樹脂層を重ねることで行われることがより好ましいとされている。
この発明に係る半導体装置及び半導体装置の製造方法によれば、受動素子が、構成層の間に介装された樹脂層に位置するので、装置全体の小型化、薄型化をより図ることができる。
本発明の半導体装置によれば、複数の構成層と、樹脂層と、機能素子とを備えることで、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信を行って機能することが可能であるとともに、装置全体の小型化、薄型化を図ることが可能である。
また、本発明の半導体装置の製造方法によれば、機能素子実装工程と、樹脂層形成工程と、積層工程とを備えることで、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信を行って機能することが可能で、小型、薄型の半導体装置を、効率良く製造することができる。
(第1の実施形態)
図1から図3は、この発明に係る実施形態を示している。図1に示すように、この実施形態の半導体装置1は、複数の構成層2として、基板3と、第1の半導体素子4とを備える。基板3と、第1の半導体素子4との間には、樹脂層5が介装されていて、絶縁された状態が保たれているとともに、基板3と、第1の半導体素子4とを一体化している。また、基板3において、第1の半導体素子4と向かい合う一面3aには回路が形成されていて、ボンディングワイヤ4aによって所定位置で第1の半導体素子4と電気的に接続されている。
基板3の一面3aには、第1の半導体素子4と異なる他の半導体素子である第2の半導体素子6と、受動素子7とが実装されている。第2の半導体素子6は、ボンディングワイヤ6aで基板3と電気的に接続されている。なお、半田接続によって接続するものとしても良い。また、受動素子7は、例えば、抵抗素子や薄膜コンデンサーなどであり、半田接続によって基板3と電気的に接続されている。なお、ボンディングワイヤによって接続するものとしても良い。そして、第2の半導体素子6、受動素子7、及び、ボンディングワイヤ6aは、樹脂層5に位置することで、樹脂層5に覆われて他の部分と絶縁された状態に保たれていて、また、ボンディングワイヤ6a同士が接触してしまうことも無い。
また、第1の半導体素子4において、外側に位置する表面4bには、機能素子8が実装されている。機能素子8は、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信のうち、少なくともいずれか一方を行い機能することが可能な素子である。外部からの信号若しくは情報を受信して機能することが可能な素子としては、光スイッチ、光センサ、加速度センサ、圧力センサなどが挙げられる。また、機能して外部へ信号若しくは情報を送信可能な素子としては、半導体レーザなどが挙げられる。さらに、送受信して機能することが可能な素子としては、上記の素子を組み合わせたものなどが選択される。なお、本実施形態においては、機能素子8として、外部の情報を光学的に受信して機能することが可能な光センサが搭載されていて、機能素子8上には、情報を伝達する光信号を透過可能な透過層9が設けられている。透過層9は、より詳しくは、ガラス基材、あるいは、特定の波長を透過させる特性を有する樹脂などが選択される。また、機能素子8は、基板3とボンディングワイヤ8aで接続されていて、これにより、基板3と信号若しくは情報の入出力を行うことが可能である。なお、第1の半導体素子4と接続するものとしても良く、この場合、ボンディングワイヤによって接続する方法や、基板を介して互いに半田接続する方法でも良い。また、前述の各ボンディングワイヤ4a、6a、8aとしては、金やアルミニウムなどの金属を用いることができる。そして、基板3上には、封止樹脂10が設けられていて、透過層9の上面9aを外部に露出した状態で、基板3上に積層された樹脂層5、第1の半導体素子4、機能素子8、透過層9を覆っている。封止樹脂10としては、例えば、エポキシ系樹脂を用いることができる。なお、透過層9は、上記ガラス基材、樹脂に限らず、封止樹脂10に貫通孔を設けて、直接機能素子8の一部を露出させる構成としても良い。
次に、この半導体装置1の製造工程について説明する。図2に示すように、まず、受動素子実装工程として、構成層2の基板3の回路が形成された一面3aに受動素子7を実装する。さらに、半導体素子実装工程として、基板3の一面3aに第2の半導体素子6を実装し、第2の半導体素子6と基板3に形成された回路とをボンディングワイヤ6aで接続する。
次に、図3に示す他の構成層2である第1の半導体素子4を準備する。そして、樹脂層形成工程として、第1の半導体素子4の基板3と向かい合う裏面4cに、樹脂層5を形成する。より具体的には、ペースト状の樹脂を印刷工法によって樹脂層5として形成する方法、あるいは、フィルム状の樹脂をラミネート工法によって樹脂層5として形成する方法などが選択される。ペースト状の樹脂としては、例えば、エポキシ系樹脂に硬化剤、及び、シリカフィラーを含むものなどが選択される。そして、積層工程として、第1の半導体素子4と一体となった樹脂層5を基板3の一面3aに重ね合わせて接合することで、基板3、樹脂層5、及び第1の半導体素子4が一体となるとともに、基板3に実装された第2の半導体素子6及びそのボンディングワイヤ6a、並びに、受動素子7は、樹脂層5に覆われて、他の部分と絶縁された状態を保つことができ、また、ボンディングワイヤ6a同士の絶縁状態も保つことができる。ここで、樹脂層5は、積層工程時には、ボンディングワイヤ6aの変形を引き起こさずに半導体素子6、ボンディングワイヤ6a、及び受動素子7を覆い、また、ボイドの発生を抑制することが可能な溶融粘度を有していることが望ましい。より具体的には、その溶融粘度が100pa・s以下0.07pa・s以上が好ましく、さらには、5pa・s以下0.1pa・s以上であることが望ましい。すなわち、積層工程時において、外部へ染み出さなく、また、ボンディングワイヤの変形を引き起こしてボンディングワイヤ同士、若しくは、素子などとの接触を引き起こさせてしまう恐れが無い程度の粘性を有していることが望ましい。また、素子端面より外側へ押し出された樹脂の過剰流動による接続端子部位の汚染が発生しないような適度なチクソ性を有していることが望ましい。そして、樹脂層5が硬化した後、第1の半導体素子4と基板3とを所定位置でボンディングワイヤ4aによって電気的に接続する。
次に、機能素子実装工程として、図4に示すように、第1の半導体素子4の表面4bに機能素子8を実装し、機能素子8と基板3とをボンディングワイヤ8aによって所定位置で電気的に接続する。さらに、機能素子8上に透過層9であるガラス基材を搭載する。最後に、樹脂封止工程として、基板3上で、樹脂層5、第1の半導体素子4、機能素子8、及び、透過層9を覆うように封止樹脂10を形成し、研磨して透過層9の上面9aを露出させることで、図1に示す半導体装置1が製造される。なお、上記のように、透過層9の代わりに貫通孔を形成する場合には、透過層9に代えて容易に除去可能な犠牲層を設けて封止樹脂10を形成する。そして、研磨して犠牲層を露出させた後に、犠牲層を除去することで貫通孔は形成される。
以上のように、半導体装置1は、機能素子8が基板3に実装されていることで、外部からの信号若しくは情報を受信して機能する、すなわち、その信号若しくは情報を、第1の半導体素子4、若しくは第2の半導体素子6に入力することができる。あるいは、機能して外部へ信号若しくは情報を送信する、すなわち、第1の半導体素子4、若しくは第2の半導体素子6から、信号若しくは情報を出力させて、外部へ送信を行うことが可能である。さらには、半導体装置1は、機能素子8のみならず、第1の半導体素子4と第2の半導体素子6とで複数の半導体素子を有し、また、受動素子7を備えることで、より高機能化、多機能化を図ることができる。一方、構成層2である基板3と第1の半導体素子4とが樹脂層5を介して積層されていることで、機能素子8、第2の半導体素子6、及び、受動素子7を実装したとしても、良好な絶縁状態を保ち、かつ、装置全体の小型化、薄型化を図ることができる。特に、機能素子8が第1の半導体素子4の表面4bに実装されていることで、外部と好適に送受信可能であり、また、第2の半導体素子6及び受動素子7については、基板3に実装され、樹脂層5に位置していることで、装置全体の小型化、薄型化をより図ることができる。また、上記に示す半導体装置1の製造方法では、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信をして機能することが可能で、小型、薄型の半導体装置を、効率良く製造することを可能とさせる。そして、このような半導体装置1を使用すれば、搭載される電子機器の小型化、薄型化、高機能化、多機能化を図ることが可能である。
(第2の実施形態)
図5は、この発明に係る第2の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。図5に示すように、この実施形態の半導体装置20は、複数の構成層21として、送受信の経路である貫通孔22aが形成された基板22と、第1の半導体素子4とを備え、基板22と第1の半導体素子4との間には樹脂層5が介装されている。基板22の回路が形成された一面22bには、機能素子8及び受動素子7が実装されている。機能素子8は、貫通孔22aが形成された位置に設けられていて、貫通孔22aを介して外部から露出した状態となっている。また、機能素子8と基板22とは、ボンディングワイヤ8aによって電気的に接続されている。第1の半導体素子4の外側に位置する表面4bには、第2の半導体素子6が実装されていて、ボンディングワイヤ6aによって基板22と電気的に接続されている。なお、第2の半導体素子6は、第1の半導体素子4にペースト状の接着剤などによって固定されているが、例えば、基板をその間に介装させて、互いに基板に対して半田接続するものとしても良い。
半導体装置20においては、予め貫通孔22aを形成した基板22に、機能素子実装工程として機能素子8を実装し、また、受動素子実装工程として受動素子7を実装する。そして、樹脂層形成工程として、第1の半導体素子4に樹脂層5を形成し、積層工程として、基板22、樹脂層5、及び、第1の半導体素子4を一体化させる。さらに、半導体素子実装工程として、第2の半導体素子6を第1の半導体素子4上に実装し、第2の半導体素子6と基板22とをボンディングワイヤ6aで接続した後に、封止樹脂10を形成することで半導体装置20を製造することができる。
また、機能素子8として選択される機能素子の種類によっては、必要に応じて予めLTCCあるいはプラスチック等によりLCC構造とし、機能素子を側面端子型機能素子として実装した後、外部からの信号若しくは情報を受信可能な能動素子面が貫通孔22aに向かい合うように端子接続した後に、基板22と電気的に接続する構造とすることで、半導体装置20を製造することができる。
この実施形態においても、第1の実施形態同様の効果が期待できる。また、この実施形態においては、機能素子8を基板22に実装し、樹脂層5に位置させることで、装置全体の小型化、薄型化をより図ることができる。また、基板22に貫通孔22aが形成されていることで、機能素子8は経路である貫通孔22aを介して外部と好適に送受信を行うことが可能である。なお、貫通孔22aは、空洞である必要は無く、上記ガラス基材や特定の波長を透過可能な樹脂が充填されているものとしても良い。また、送受信可能な経路であれば良く、例えば、送受信する信号が光信号である場合は、基板3自体がポリミイドなど光を透過可能なフィルム基板などであっても良い。
以下、実施例として、本発明をより具体的に説明するが、本発明はこれに限定されるものでは無い。本実施例においては、第1の実施形態の半導体装置1の具体例について説明する。
まず、FR5基板を用いて所定の回路を形成し、基板3を作成した。次に、受動素子実装工程を行った。すなわち、基板3上の所定の端子に半田ペーストを印刷し、半田ペースト印刷済み端子に対応する部位に、長辺600μm、短辺300μmの0603抵抗である受動素子7をSMTペーストにより仮固定した。そして、リフロー炉に投入し、受動素子7と基板3とを電気的に接続した。次に、半導体素子実装工程として、ダイアタッチフィルムにより基板3上に第2の半導体素子6を実装した後、ボンディングワイヤ6aによって基板3と電気的に接続した。
次に、樹脂形成工程として、第1の半導体素子4の機能面裏面となる裏面4cに、積層用樹脂をスクリーン印刷により塗布して樹脂層5を形成した。次に、樹脂層5が半硬化状態になるよう加熱処理させた後にダイサーを用いて半導体素子4を個片化した。そして、積層工程として、樹脂層5が形成された第1の半導体素子4を、フリップチップボンダーにより基板3上で第2の半導体素子6と受動素子7を覆うように積層させた後に、積層した第1の半導体素子4と基板3とをボンディングワイヤ4aによって電気的に接続した。
次に、機能素子実装工程として、第1の半導体素子4の上にペースト樹脂を用いて光センサである機能素子8を搭載し、これと基板3とをボンディングワイヤ8aにより電気的に接続した。次に、内外の光信号の経路となる所定サイズのガラス基材を透過層9として機能素子8に接着材により固定し、最後に樹脂封止工程を行なった。すなわち、金型を用いて装置全体を覆うように封止樹脂10を形成した後、樹脂封止した半導体装置1を固定用テープに貼り付け、グラインディングマシンにより、まず600番の砥石で光信号の経路となる透過層9を露出させ、次いで2000番の砥石で光の表面反射を低く抑えることができる表面形状になるまで研磨した。
このようにして得られた、機能素子8として光センサを内蔵した半導体装置1は、動作確認試験に供せられ、半導体装置としての動作に何ら問題のないことが確認された。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
なお、各実施形態において、構成層は、基板と第1の半導体素子との2層で構成されるものとしたが、これに限ることは無い。基板または半導体素子で形成された構成層を、樹脂層を介してさらに複数層積層するものとしても良い。
この発明の第1の実施形態の半導体装置の断面図である。 この発明の第1の実施形態の半導体装置の製造工程の説明図である。 この発明の第1の実施形態の半導体装置の製造工程の説明図である。 この発明の第1の実施形態の半導体装置の製造工程の説明図である。 この発明の第2の実施形態の半導体装置の断面図である。
符号の説明
1、 20 半導体装置
2、 21 構成層
3、 22 基板
22a 貫通孔(経路)
4 第一の半導体素子
5 樹脂層
6 第二の半導体素子(他の半導体素子)
7 受動素子
8 機能素子

Claims (13)

  1. 基板または半導体素子のいずれかで各々形成された複数の構成層と、
    隣り合う該構成層との間に介装される樹脂層と、
    前記構成層の少なくともいずれか一つに実装され、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信の少なくともいずれか一方を行い機能することが可能な機能素子とを備えることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記機能素子は、前記構成層のうち、最も外側に位置する層の表面に実装されていることを特徴とする半導体装置。
  3. 請求項1または請求項2に記載の半導体装置において、
    前記機能素子は、前記樹脂層を介して向かい合う前記構成層のいずれか一方に前記樹脂層に覆われて実装されているとともに、
    該構成層には、前記機能素子と外部との間で送信または受信可能な経路が形成されていることを特徴とする半導体装置。
  4. 請求項1から請求項3のいずれかに記載の半導体装置において、
    前記構成層の少なくともいずれか一つには、前記構成層として選択可能な前記半導体素子とは異なる他の半導体素子が実装されていることを特徴とする半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記他の半導体素子は、前記樹脂層を介して向かい合う前記構成層に、前記樹脂層で覆われて実装されていることを特徴とする半導体装置。
  6. 請求項1から請求項5のいずれかに記載の半導体装置において、
    前記構成層の少なくともいずれか一つには、受動素子が実装されていることを特徴とする半導体装置。
  7. 請求項6に記載の半導体装置において、
    前記受動素子は、前記樹脂層を介して向かい合う前記構成層に、前記樹脂層に覆われて実装されていることを特徴とする半導体装置。
  8. 基板または半導体素子のいずれかで各々形成された複数の構成層を積層した半導体装置の製造方法であって、
    前記構成層の少なくともいずれか一つに、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信の少なくともいずれか一方を行い機能することが可能な機能素子を実装する機能素子実装工程と、
    一の前記構成層に樹脂層を形成する樹脂層形成工程と、
    他の前記構成層に前記樹脂層を重ねることで、隣り合う前記構成層を積層する積層工程とを備えることを特徴とする半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法において、
    前記機能素子実装工程は、他の前記構成層に予め経路を形成した上で、該経路上に前記機能素子を実装するとともに、
    前記積層工程は、他の前記構成層の前記機能素子を実装した面に、前記樹脂層形成工程で一の前記構成層に形成された前記樹脂層を重ねることで行われることを特徴とする半導体装置の製造方法。
  10. 請求項8または請求項9に記載の半導体装置の製造方法において、
    前記構成層に、該構成層として選択可能な前記半導体素子とは異なる他の半導体素子を実装する半導体素子実装工程をさらに備えることを特徴とする半導体装置の製造方法。
  11. 請求項10に記載の半導体装置の製造方法において、
    前記積層工程は、他の前記構成層の前記他の半導体素子を実装した面に、前記樹脂層形成工程で一の前記構成層に形成された前記樹脂層を重ねることで行われることを特徴とする半導体装置の製造方法。
  12. 請求項8から請求項11のいずれかに記載の半導体装置の製造方法において、
    前記構成層に、受動素子を実装する受動素子実装工程をさらに備えることを特徴とする半導体装置の製造方法。
  13. 請求項12に記載の半導体装置の製造方法において、
    前記積層工程は、他の前記構成層の前記受動素子を実装した面に、前記樹脂層形成工程で一の前記構成層に形成された前記樹脂層を重ねることで行われることを特徴とする半導体装置の製造方法。
JP2006136285A 2006-05-16 2006-05-16 半導体装置及び半導体装置の製造方法 Pending JP2007311395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006136285A JP2007311395A (ja) 2006-05-16 2006-05-16 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006136285A JP2007311395A (ja) 2006-05-16 2006-05-16 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007311395A true JP2007311395A (ja) 2007-11-29

Family

ID=38844016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006136285A Pending JP2007311395A (ja) 2006-05-16 2006-05-16 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007311395A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129464A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置およびその製造方法
JP2016021585A (ja) * 2012-03-08 2016-02-04 日立化成株式会社 接着シート及び半導体装置の製造方法
JP2018503929A (ja) * 2014-11-21 2018-02-08 マイクロン テクノロジー, インク. メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026227A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 集積回路パッケージ
JP2004158831A (ja) * 2002-08-30 2004-06-03 Agilent Technol Inc 信号通信構造体およびその製作方法
JP2004235310A (ja) * 2003-01-29 2004-08-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005123542A (ja) * 2003-10-20 2005-05-12 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
JP2005347442A (ja) * 2004-06-02 2005-12-15 Sanyo Electric Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026227A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 集積回路パッケージ
JP2004158831A (ja) * 2002-08-30 2004-06-03 Agilent Technol Inc 信号通信構造体およびその製作方法
JP2004235310A (ja) * 2003-01-29 2004-08-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005123542A (ja) * 2003-10-20 2005-05-12 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
JP2005347442A (ja) * 2004-06-02 2005-12-15 Sanyo Electric Co Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129464A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置およびその製造方法
CN102569268A (zh) * 2010-12-17 2012-07-11 株式会社东芝 半导体装置及其制造方法
JP2016021585A (ja) * 2012-03-08 2016-02-04 日立化成株式会社 接着シート及び半導体装置の製造方法
JP2018503929A (ja) * 2014-11-21 2018-02-08 マイクロン テクノロジー, インク. メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法
US10727206B2 (en) 2014-11-21 2020-07-28 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
US11658154B2 (en) 2014-11-21 2023-05-23 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods

Similar Documents

Publication Publication Date Title
JP5344336B2 (ja) 半導体装置
JP4367414B2 (ja) 部品内蔵モジュールおよびその製造方法
WO2014174931A1 (ja) 電子部品、電子部品の製造方法、および、回路基板
WO2013084553A1 (ja) 撮像モジュールおよび撮像ユニット
JP2009088510A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
JP2006253936A (ja) 撮像モジュールおよびその製造方法
JPWO2011065485A1 (ja) 撮像装置および撮像装置モジュール
JP2007287801A (ja) 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機
US9590586B2 (en) Electronic component module
WO2011080952A1 (ja) 素子搭載用基板、半導体モジュール、カメラモジュールおよび素子搭載用基板の製造方法
WO2013014869A1 (ja) 電子部品およびその製造方法並びに電子部品を備える複合モジュール並びにその製造方法
JP2006237406A (ja) 樹脂封止型電子部品装置
JP2008053693A (ja) 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP2007311395A (ja) 半導体装置及び半導体装置の製造方法
CN114695144A (zh) 板级系统级封装方法及封装结构
JP2008300574A (ja) 固体撮像装置
JP5200870B2 (ja) 部品内蔵モジュールの製造方法
JP5375292B2 (ja) 撮像素子モジュール、撮像素子モジュールの製造方法
JP5299106B2 (ja) 撮像素子モジュール
JP2004327516A (ja) 多層光電気混載基板およびその製造方法
JP4923760B2 (ja) 半導体パッケージ及びその製造方法
CN114823372A (zh) 板级系统级封装方法及封装结构
JP2009088650A (ja) イメージセンサモジュールおよびイメージセンサモジュールの製造方法
JP2004343638A (ja) 光デバイス及びその製造方法、光モジュール並びに電子機器
JP5349024B2 (ja) 光学装置および光学装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111213