JP2007311395A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007311395A JP2007311395A JP2006136285A JP2006136285A JP2007311395A JP 2007311395 A JP2007311395 A JP 2007311395A JP 2006136285 A JP2006136285 A JP 2006136285A JP 2006136285 A JP2006136285 A JP 2006136285A JP 2007311395 A JP2007311395 A JP 2007311395A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin layer
- constituent
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】半導体装置1は、基板3または半導体素子4のいずれかで各々形成された複数の構成層2と、隣り合う構成層2との間に介装される樹脂層5と、構成層2の少なくともいずれか一つに実装され、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信の少なくともいずれか一方を行い機能することが可能な機能素子8とを備える。
【選択図】図1
Description
本発明の半導体装置は、基板または半導体素子のいずれかで各々形成された複数の構成層と、隣り合う該構成層との間に介装される樹脂層と、前記構成層の少なくともいずれか一つに実装され、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信の少なくともいずれか一方を行い機能することが可能な機能素子とを備えることを特徴としている。
この発明の半導体装置によれば、機能素子が最も外側に位置する構成層の表面に実装されていることで、外部との信号若しくは情報の送信または受信を好適に行うことが可能となる。
また、本発明の半導体装置の製造方法によれば、機能素子実装工程と、樹脂層形成工程と、積層工程とを備えることで、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信を行って機能することが可能で、小型、薄型の半導体装置を、効率良く製造することができる。
図1から図3は、この発明に係る実施形態を示している。図1に示すように、この実施形態の半導体装置1は、複数の構成層2として、基板3と、第1の半導体素子4とを備える。基板3と、第1の半導体素子4との間には、樹脂層5が介装されていて、絶縁された状態が保たれているとともに、基板3と、第1の半導体素子4とを一体化している。また、基板3において、第1の半導体素子4と向かい合う一面3aには回路が形成されていて、ボンディングワイヤ4aによって所定位置で第1の半導体素子4と電気的に接続されている。
図5は、この発明に係る第2の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。図5に示すように、この実施形態の半導体装置20は、複数の構成層21として、送受信の経路である貫通孔22aが形成された基板22と、第1の半導体素子4とを備え、基板22と第1の半導体素子4との間には樹脂層5が介装されている。基板22の回路が形成された一面22bには、機能素子8及び受動素子7が実装されている。機能素子8は、貫通孔22aが形成された位置に設けられていて、貫通孔22aを介して外部から露出した状態となっている。また、機能素子8と基板22とは、ボンディングワイヤ8aによって電気的に接続されている。第1の半導体素子4の外側に位置する表面4bには、第2の半導体素子6が実装されていて、ボンディングワイヤ6aによって基板22と電気的に接続されている。なお、第2の半導体素子6は、第1の半導体素子4にペースト状の接着剤などによって固定されているが、例えば、基板をその間に介装させて、互いに基板に対して半田接続するものとしても良い。
2、 21 構成層
3、 22 基板
22a 貫通孔(経路)
4 第一の半導体素子
5 樹脂層
6 第二の半導体素子(他の半導体素子)
7 受動素子
8 機能素子
Claims (13)
- 基板または半導体素子のいずれかで各々形成された複数の構成層と、
隣り合う該構成層との間に介装される樹脂層と、
前記構成層の少なくともいずれか一つに実装され、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信の少なくともいずれか一方を行い機能することが可能な機能素子とを備えることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記機能素子は、前記構成層のうち、最も外側に位置する層の表面に実装されていることを特徴とする半導体装置。 - 請求項1または請求項2に記載の半導体装置において、
前記機能素子は、前記樹脂層を介して向かい合う前記構成層のいずれか一方に前記樹脂層に覆われて実装されているとともに、
該構成層には、前記機能素子と外部との間で送信または受信可能な経路が形成されていることを特徴とする半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置において、
前記構成層の少なくともいずれか一つには、前記構成層として選択可能な前記半導体素子とは異なる他の半導体素子が実装されていることを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記他の半導体素子は、前記樹脂層を介して向かい合う前記構成層に、前記樹脂層で覆われて実装されていることを特徴とする半導体装置。 - 請求項1から請求項5のいずれかに記載の半導体装置において、
前記構成層の少なくともいずれか一つには、受動素子が実装されていることを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記受動素子は、前記樹脂層を介して向かい合う前記構成層に、前記樹脂層に覆われて実装されていることを特徴とする半導体装置。 - 基板または半導体素子のいずれかで各々形成された複数の構成層を積層した半導体装置の製造方法であって、
前記構成層の少なくともいずれか一つに、外部からの信号若しくは情報の受信、または、外部への信号若しくは情報の送信の少なくともいずれか一方を行い機能することが可能な機能素子を実装する機能素子実装工程と、
一の前記構成層に樹脂層を形成する樹脂層形成工程と、
他の前記構成層に前記樹脂層を重ねることで、隣り合う前記構成層を積層する積層工程とを備えることを特徴とする半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記機能素子実装工程は、他の前記構成層に予め経路を形成した上で、該経路上に前記機能素子を実装するとともに、
前記積層工程は、他の前記構成層の前記機能素子を実装した面に、前記樹脂層形成工程で一の前記構成層に形成された前記樹脂層を重ねることで行われることを特徴とする半導体装置の製造方法。 - 請求項8または請求項9に記載の半導体装置の製造方法において、
前記構成層に、該構成層として選択可能な前記半導体素子とは異なる他の半導体素子を実装する半導体素子実装工程をさらに備えることを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記積層工程は、他の前記構成層の前記他の半導体素子を実装した面に、前記樹脂層形成工程で一の前記構成層に形成された前記樹脂層を重ねることで行われることを特徴とする半導体装置の製造方法。 - 請求項8から請求項11のいずれかに記載の半導体装置の製造方法において、
前記構成層に、受動素子を実装する受動素子実装工程をさらに備えることを特徴とする半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法において、
前記積層工程は、他の前記構成層の前記受動素子を実装した面に、前記樹脂層形成工程で一の前記構成層に形成された前記樹脂層を重ねることで行われることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136285A JP2007311395A (ja) | 2006-05-16 | 2006-05-16 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136285A JP2007311395A (ja) | 2006-05-16 | 2006-05-16 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007311395A true JP2007311395A (ja) | 2007-11-29 |
Family
ID=38844016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006136285A Pending JP2007311395A (ja) | 2006-05-16 | 2006-05-16 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007311395A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012129464A (ja) * | 2010-12-17 | 2012-07-05 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2016021585A (ja) * | 2012-03-08 | 2016-02-04 | 日立化成株式会社 | 接着シート及び半導体装置の製造方法 |
JP2018503929A (ja) * | 2014-11-21 | 2018-02-08 | マイクロン テクノロジー, インク. | メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026227A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 集積回路パッケージ |
JP2004158831A (ja) * | 2002-08-30 | 2004-06-03 | Agilent Technol Inc | 信号通信構造体およびその製作方法 |
JP2004235310A (ja) * | 2003-01-29 | 2004-08-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005123542A (ja) * | 2003-10-20 | 2005-05-12 | Genusion:Kk | 半導体装置のパッケージ構造およびパッケージ化方法 |
JP2005347442A (ja) * | 2004-06-02 | 2005-12-15 | Sanyo Electric Co Ltd | 半導体装置 |
-
2006
- 2006-05-16 JP JP2006136285A patent/JP2007311395A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026227A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 集積回路パッケージ |
JP2004158831A (ja) * | 2002-08-30 | 2004-06-03 | Agilent Technol Inc | 信号通信構造体およびその製作方法 |
JP2004235310A (ja) * | 2003-01-29 | 2004-08-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005123542A (ja) * | 2003-10-20 | 2005-05-12 | Genusion:Kk | 半導体装置のパッケージ構造およびパッケージ化方法 |
JP2005347442A (ja) * | 2004-06-02 | 2005-12-15 | Sanyo Electric Co Ltd | 半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012129464A (ja) * | 2010-12-17 | 2012-07-05 | Toshiba Corp | 半導体装置およびその製造方法 |
CN102569268A (zh) * | 2010-12-17 | 2012-07-11 | 株式会社东芝 | 半导体装置及其制造方法 |
JP2016021585A (ja) * | 2012-03-08 | 2016-02-04 | 日立化成株式会社 | 接着シート及び半導体装置の製造方法 |
JP2018503929A (ja) * | 2014-11-21 | 2018-02-08 | マイクロン テクノロジー, インク. | メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法 |
US10727206B2 (en) | 2014-11-21 | 2020-07-28 | Micron Technology, Inc. | Memory devices with controllers under memory packages and associated systems and methods |
US11658154B2 (en) | 2014-11-21 | 2023-05-23 | Micron Technology, Inc. | Memory devices with controllers under memory packages and associated systems and methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5344336B2 (ja) | 半導体装置 | |
JP4367414B2 (ja) | 部品内蔵モジュールおよびその製造方法 | |
WO2014174931A1 (ja) | 電子部品、電子部品の製造方法、および、回路基板 | |
WO2013084553A1 (ja) | 撮像モジュールおよび撮像ユニット | |
JP2009088510A (ja) | ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール | |
JP2006253936A (ja) | 撮像モジュールおよびその製造方法 | |
JPWO2011065485A1 (ja) | 撮像装置および撮像装置モジュール | |
JP2007287801A (ja) | 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機 | |
US9590586B2 (en) | Electronic component module | |
WO2011080952A1 (ja) | 素子搭載用基板、半導体モジュール、カメラモジュールおよび素子搭載用基板の製造方法 | |
WO2013014869A1 (ja) | 電子部品およびその製造方法並びに電子部品を備える複合モジュール並びにその製造方法 | |
JP2006237406A (ja) | 樹脂封止型電子部品装置 | |
JP2008053693A (ja) | 半導体モジュール、携帯機器、および半導体モジュールの製造方法 | |
JP2007311395A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN114695144A (zh) | 板级系统级封装方法及封装结构 | |
JP2008300574A (ja) | 固体撮像装置 | |
JP5200870B2 (ja) | 部品内蔵モジュールの製造方法 | |
JP5375292B2 (ja) | 撮像素子モジュール、撮像素子モジュールの製造方法 | |
JP5299106B2 (ja) | 撮像素子モジュール | |
JP2004327516A (ja) | 多層光電気混載基板およびその製造方法 | |
JP4923760B2 (ja) | 半導体パッケージ及びその製造方法 | |
CN114823372A (zh) | 板级系统级封装方法及封装结构 | |
JP2009088650A (ja) | イメージセンサモジュールおよびイメージセンサモジュールの製造方法 | |
JP2004343638A (ja) | 光デバイス及びその製造方法、光モジュール並びに電子機器 | |
JP5349024B2 (ja) | 光学装置および光学装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111213 |