JP5349024B2 - 光学装置および光学装置の製造方法 - Google Patents

光学装置および光学装置の製造方法 Download PDF

Info

Publication number
JP5349024B2
JP5349024B2 JP2008305984A JP2008305984A JP5349024B2 JP 5349024 B2 JP5349024 B2 JP 5349024B2 JP 2008305984 A JP2008305984 A JP 2008305984A JP 2008305984 A JP2008305984 A JP 2008305984A JP 5349024 B2 JP5349024 B2 JP 5349024B2
Authority
JP
Japan
Prior art keywords
substrate
optical
wiring
glass
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008305984A
Other languages
English (en)
Other versions
JP2009151297A (ja
Inventor
敏彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008305984A priority Critical patent/JP5349024B2/ja
Publication of JP2009151297A publication Critical patent/JP2009151297A/ja
Application granted granted Critical
Publication of JP5349024B2 publication Critical patent/JP5349024B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00317Packaging optical devices
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Description

本発明は、光学装置および光学装置の製造方法に関する。
近年、半導体基板の主面に、集積回路素子等の微細配線を形成する加工技術を応用して、極めて微小な電子機械機構(Micro Electro Mechanical System:以下、「MEMS」という。)を形成した電子装置が注目され、実用化に向けて開発が進められている。このような電子装置には、例えば、微小ミラーを駆動させて光の経路を切り換える光スイッチがある。この微小ミラーのように、光学分野に利用されるMEMSを、特に光MEMSという。
このような光MEMSをパッケージングする方法としては、光MEMSが形成される基板と光MEMSをカバーする基板とを接着剤によって接合することにより、ウェハスケールでパッケージングする方法がある。この場合、光MEMS対して光を透過させる必要があることから、カバー基板として、例えば光透過性を有するガラスが用いられる。
特表2005−39078号公報
一方、光MEMSと外部回路との間で電気的接続が必要となる場合がある。しかし、カバー基板としてガラスを用いた場合には、ガラスに複雑な形状の配線導体を形成することが困難であることから、光MEMSと外部回路との間で自由度の高い電気的接続を実現することは困難である。
以上のように、光MEMSをパッケージングして得られる光学装置は、光MEMSに対する透過性を有するとともに、光MEMSと外部回路との間で自由度の高い電気的接続が求められる。
本発明の一つの態様によれば、光学装置は、表面に光MEMS素子が設けられた素子基板と、素子基板の光MEMS素子が設けられた表面に接続され、光MEMS素子に対応する位置に貫通孔を有する配線基板と、貫通孔を覆うように封止部材によって配線基板の表面に接続された光透過性部材と、光透過性部材が接続された配線基板の表面に設けられており、配線基板に電気的に接続された外部接続端子とを有する。配線基板は表面に段差を有しており、配線基板の表面のうち外部接続端子が設けられた部分から素子基板までの距離が、配線基板の表面のうち封止部材が設けられた部分から素子基板までの距離よりも小さい。
本発明の一態様によれば、光学装置は、光MEMSに対する透過性を有するとともに、光MEMSと外部回路との間で自由度の高い電気的接続を実現することができる。
本発明の一態様によれば、光学装置の製造方法は、光MEMSに対する透過性を有するとともに、光MEMSと外部回路と間で電気的接続の自由度が高い光学装置を製造可能である。
以下に、添付の図面を参照して、本発明の実施の形態について説明する。
図4は、光学装置1の構成例を示す図であり、(a)は平面透視図、(b)は、(a)のA−A線における断面図である。図4に示すように、本発明の実施の形態による光学装置1は、表面に光MEMS2が設けられた素子基板3と、素子基板3の光MEMS2が設けられた表面に接続され、光MEMS2に対応する位置に貫通孔4を有する配線基板5と、貫通孔4を覆うように配線基板5に接続された光透過性部材6とを有する。ここで、光透過性部材6は、配線基板5に封止部材7を介して接続される。これにより、光MEMS2は、気密封止される。素子基板3は、例えば半導体基板であり、その表面に、マイクロマシニング技術を用いることにより光MEMS2が形成されている。
また、光学装置1は、配線基板5の光透過性部材6が接続される表面Sに設けられ、配線基板4に電気的に接続された外部接続端子8を有する。外部接続端子8は、貫通孔4の周囲に設けられている。外部接続端子8は、配線基板4とプリント配線基板等の外部回路基板とを電気的に接続する。
配線基板4は、絶縁層が積層されてなる絶縁基板9と積層体の内部に設けられた配線導体10とを有する。外部接続端子8は、配線導体10に接続される。絶縁基板9は、例えばガラスセラミックスからなる絶縁層が積層された積層体である。
光透過性部材6は、所望の光を透過する光透過領域を有する。光透過領域は、光透過性部材6の全体に渡っていても、一部のみであってもよい。光透過性部材6は、例えば、ガラス基板である。光透過性部材6を透過した光は、貫通孔4を通過して光MEMS2に到達する。例えば、光MEMS2が、いわゆるDMD(Digital Micromirror Device)である場合、光透過性部材6を透過した光が、この光MEMS2によって走査される。
配線基板4の表面Sは段差を有する。すなわち、表面Sは、図2に示すように、素子基板3からの距離が異なる複数の領域A1〜A3を有する。例えば、光MEMS2に対向する第1領域A1は、素子基板3からの距離H1が0であり、第1領域A1の周囲の第2領域A2は、素子基板3からの距離H2が距離H1よりも長い。この第2領域A2には、封止部材7が設けられる。また、第2領域A2の周囲に位置し、外部接続端子8が設けられる第3領域A3は、素子基板3からの距離H3が、距離H2よりも小さい。このように、距離H3が距離H2よりも小さい場合には、外部接続端子8が、光学装置1から外側に突出することを抑制することができる。その結果、光学装置1をより小型にできる。
配線基板5の絶縁層がガラスセラミックスからなる場合、配線基板5と素子基板3とは、焼結により一体化されてもよい。具体的には、素子基板3上にガラスセラミックグリーンシートを熱圧着によって密着させ、ガラスセラミックグリーンシートを焼結させて、素子基板3と一体化することにより、配線基板5が、素子基板3に接合されてもよい。
ここで、ガラスセラミックグリーンシートとは、絶縁層を形成するガラス粉末およびセラミック粉末などの原料粉末をシート状に成形したものをいう。このとき、絶縁層は、絶縁相中のガラス成分によってガラス基板11に接合される。
このように、可とう性を有するガラスセラミックグリーンシートを素子基板3上に熱圧着で密着させると、素子基板3と絶縁基板9とをより密着させることができ、光学装置1の気密性を高めることができる。
また、絶縁基板9が多層基板である場合、配線導体10の絶縁基板9の内部における配置自由度が高くなり、配線基板5と素子基板3、および配線基板4と外部回路基板との電気的接続の自由度をより高くすることができる。結果として、光MEMS2と外部回路基板との電気的接続の自由度をより高くすることができる。
なお、配線導体10は、絶縁基板9を構成するガラスセラミックグリーンシートと同時焼成により形成されてよい。例えば、ガラスセラミックグリーンシートにパンチング若しくはレーザー加工等の手法を用いて穴加工を施した後、AgまたはCu等からなる金属粉末をペースト状にした導体ペーストを充填し、その後、その導体ペーストをガラスセラミックグリーンシート上にスクリーン印刷等の手法で形成する。そして、これらの表面および穴部に導体ペーストが形成されたセラミックグリーンシートを複数層積層し、焼成することにより多層配線構造を形成することができる。
このように同時焼成によりセラミック基板内に配線導体10を形成すると、配線導体10は、絶縁基板9に良好に密着する。これにより、配線導体10と絶縁基板9との間に隙間が生じることを抑制することができ、光学装置1の気密信頼性を高めることができる。
また、素子基板3の表面に配線層を形成した場合でも、素子基板3の配線層と絶縁基板9の導体ペーストを接触させて焼成することにより、素子基板3の配線層と配線導体10とを接合して導通させることができる。これにより、絶縁基板9の内部に設けた配線導体10と素子基板3上の配線層とを電気的に接続することができるため、電気的接続の自由度をより高めることができる。
配線導体10は、例えば、Ag、Cu,Auあるいはその合金金属粉末を焼結させることにより形成される。
絶縁基板9は、光透過性部材6と熱膨張係数が近い結晶化材料からなることが望ましい。例えば、光透過性部材6がシリカガラスからなる場合、絶縁基板9は、熱膨張係数をシリカガラスの熱膨張係数に近い1.5乃至3.0×10−6/℃とし、その結晶化度を70%以上とすることが望ましい。
絶縁基板9の結晶化度が70%以上であると、ガラス基板11の洗浄工程において、ガラスセラミック焼結体がダメージを受けにくく、ガラスセラミック焼結体からの脱粒を低減できる。
低熱膨張係数、かつ高結晶度を有する絶縁基板9としては、結晶相にコーディライト、β−クォーツ、β−スポジュメン、またはβ−ユークプリタイトを析出するガラス材料を利用することができ、この結晶層に、熱膨張係数の調整のために、フィラーとして上記結晶若しくはその固溶体を添加することができる。
配線導体10は、絶縁基板9の内部および表面の少なくとも一方に設けられる。配線導体10は、多層配線構造にすることによって、光学装置1の設計自由度を高めることができる。
また、透光性部材6は、二次実装時にスペーサとして機能する。このスペーサにより、外部接続端子8の高さを保持することができ、外部回路基板と比較して熱膨張係数の小さい光学装置1の実装信頼性を高めることもできる。
また、外部接続端子8は、Pb−Sn,SnAg,若しくはSnAgCuなどの半田材料が主に用いられる。ここで、外部接続端子8としては、光学装置1と外部回路基板との間の熱応力を緩和するために、金属ボールを内部に取り込んだSnAgCu半田などを用いるのが望ましい。
封止部材7は、光学装置1の二次実装時における耐熱性を有する材料からなる。このような封止部材7には、例えば、Pb−Sn、AuSn,若しくはフリットガラスからなり、特に、AuSn,若しくはフリットガラス材料とすることが望ましい。これらの材料は、300℃〜450℃で溶融流動するために、微小の隙間やボイド比率の小さい封止部材7を形成することができる。
次に、図3および図4を用いて、光学装置1の製造方法について説明する。まず、図3(a)に示すように、複数のガラスセラミックグリーンシート30を準備する。ここで、ガラスセラミックグリーンシートとは、ガラス粉末およびセラミック粉末と、有機バインダ、有機溶剤、および可塑剤等とを添加混合してスラリーとし、そのスラリーをドクターブレード法若しくはカレンダロール法を用いてシート状に成形したものをいう。
上記セラミック粉末は、例えばコーディエライト、β−クォーツ,β−スポジュメン,若しくはβ−ユークプリタイトなどの結晶または固溶体粉末である。ガラス粉末は、例えば、SiO−B系,SiO−B−Al系,若しくはSiO−B−Al―MgO系である。セラミック粉末およびガラス粉末の組み合わせの例として、セラミック粉末を、コーディエライトとし、ガラス粉末を、コーディエライトを70%以上析出する結晶化ガラスとする組み合わせがある。このように選択すると、得られるガラスセラミック焼結体の熱膨張係数が2.0乃至3.0×10−6/℃となり、その結晶化度は70%乃至80%以上となることから、この組み合わせはより好ましい。
上記有機バインダとしては、従来からセラミックグリーンシートに使用されているものが使用可能であり、例えばアクリル系,ポリビニルブチラール系,ポリビニルアルコール系,ポリプロピレンカーボネート系,若しくはセルロース系等の単独重合体または共重合体が挙げられる。
グリーンシートを成形するためのスラリーに用いられる有機溶剤としては、その有機溶剤、ガラス粉末、セラミック粉末、および有機バインダを混練してグリーンシート成形に適した粘度のスラリーが得られるように、例えば炭化水素類,エーテル類,エステル類,ケトン類,若しくはアルコール類等から成るもの利用される。
次に、図3(b)に示すように、図3(a)で作製したガラスセラミックグリーンシート30に、金型加工、レーザー加工、またはマイクロドリル若しくはパンチング等の機械的加工により、貫通孔31を形成する。この貫通孔31は、ビア用貫通孔として利用されるか、若しくは光MEMS2を収容する貫通孔4を構成するために利用される。次に、Ag,Cu,Ag−Pt,若しくはAg−Pd等の金属粉末とガラス粉末とに適当な有機バインダおよび溶剤を添加混合した導体ペースト32を、スクリーン印刷等の手法を用いてビア用貫通孔に充填する。
次に、図3(c)に示すように、ガラスセラミックグリーンシート30の表面に上記導体ペースト32をスクリーン印刷等により塗布する。
次に、図3(d)に示すように、導体ペースト32が塗布されたガラスセラミックグリーンシート30を、3〜20MPaの圧力と50〜80℃の温度で加熱圧着してグリーンシート積層体33を作製する。このとき、グリーンシート積層体33の最上層となるガラスセラミックグリーンシート30には密着時の加熱時に溶融する溶融成分を含有しているものを用いるのが望ましい。
次に、図3(e)に示すように、半導体基板3とグリーンシート積層体33とを、3〜10MPaの圧力と50〜80℃の温度で加熱圧着する。ここで、グリーンシート積層体33の最上層に密着時の熱で溶融する溶融成分を含有している場合、半導体基板3とグリーンシート積層体33とを低圧力でかつ良好に密着できるため、より好ましい。
次に、図3(f)に示すように、半導体基板3に加熱圧着されたグリーンシート積層体33を焼成して、複合基板35を形成する。このとき、グリーンシート積層体33の主面方向の収縮が半導体基板3によって抑制されるため、グリーンシート積層体33はZ方向のみに収縮し、主面方向の寸法精度を高精度に保つことができる。
次に、図4(a)に示すように、複合基板35の半導体基板3において、絶縁基板9の貫通孔4に露出する表面に、光MEMS2を形成する。なお、ここで、光MEMS2があらかじめ形成された別の基板を、絶縁基板9の貫通孔4に露出する表面に接合してもよい。
次に、図4(b)に示すように、例えばガラス基板等の光透過性基板36と複合基板35とをウエハーレベルで接続し、光MEMS2の気密封止を行う。光透過性基板36と複合基板35の接続は封止部材7の封止材の融点を超える300℃〜450℃でかつ、互いの反りを修正するため、数MPa〜数十MPaの圧力を印加してウエハーレベルで接続する。
ここで、封止部材7を構成する封止材をAuSn半田あるいはフリットガラスとすることが望ましい。封止部材7はスクリーン印刷法によりペーストを塗布し、リフロー等で溶融させることでそれぞれ形成可能である。
その後、図4(b)の破線で示す位置で光透過性基板36を切断し、光透過性基板36の外周部を除去する。これにより、配線基板5の表面Sに設けられた配線導体10の一部である導電パッドが露出する。
次に、図4(c)に示すように、光学装置1に対し、適切な治工具を用いて、外部接続端子8として半田ボール付けを行う。
本実施の形態による光学装置1によれば、絶縁基板9の内部に設けた配線導体10および外部接続端子8を利用することにより、素子基板3の表面に設けた光MEMS2と外部回路とを電気的に容易に接続することができる。また、光MEMS2と外部回路との間で電気的接続の自由度を高めることができる。結果として、光学装置1の設計自由度をより高めることが可能となる。また、光MEMS2と外部回路との間で電気的接続の自由度を高めることができると同時に、小型の光学装置1を実現できる。
なお、上述の説明では、配線基板4の表面Sに外部接続端子8を設けたが、外部回路基板との実装の仕方によって、例えば配線基板4の側面に、配線導体10と電気的に接続されるように外部接続端子8を接続してもよい。また、外部接続端8は、半田ボールに限定されるものではなく、各種ピン付けによるものであっても、リード線によるものであっても構わない。
また、配線基板5とガラス基板6とを封止部材7によって接続するとともに、素子基板3と配線基板5とを接続することから、光MEMS2を気密に封止することができる。特に、ガラスセラミックスからなる絶縁基板9は、素子基板3である半導体基板に接続された状態で一体焼成されることから、2つの基板3,9の密着を良好に保つことができ、光学装置1の気密性を高めることができる。
また、本実施の形態による光学装置1によれば、封止部材7による光MEMS2の封止を、光MEMS2の周囲ではなく、光MEMS2から離れた位置、具体的には、光MEMS2の周囲に位置する配線基板2と光透過性基板36との間で行うことから、光MEMS2を封止部材7によって封止する際に加熱等を行うことによって、光MEMS2に悪影響を及ぼすことを抑制できる。
なお、上述の製造方法において、半導体基板3を加工する際に、光MEMS2の稼動部と半導体基板3とを切り離さない状態でとどめ、次にグリーンシート積層体と半導体基板とを密着させて焼成し、その焼成後、光MEMS2の稼動部の固定部を除去することも可能である。
また、上述の製造方法において、半導体基板3とグリーンシート積層体33とを焼成した後で半導体基板3の表面を加工したが、光学素子の種類に応じて、半導体基板3の表面に光学素子を配置した後に、グリーンシート積層体33と半導体基板3を密着させて、その後焼成してもよい。
次に、1つの基板に複数の光学装置1を作り込み、この基板を切断することによって個々の光学装置1を得る場合の光学装置1の製造方法について説明する。図5(a)〜図5(f)は、図3(a)〜図3(f)に対応し、同一の構成には、同一の符号を付している。ここでは、主として、図3(a)〜図3(f)と異なる点について説明する。すなわち、図3(a)〜図3(f)と同様の点についてはその説明を省略することがある。
まず、図5(a)に示すように、ガラスセラミックグリーンシート30を準備する。
次に、図5(b)に示すように、図5(a)で作製したガラスセラミックグリーンシート30に、ビア用貫通孔として利用される、または光MEMS2を収容する貫通孔4を構成するために利用される貫通孔31を形成する。そして、導体ペースト32を、スクリーン印刷等の手法を用いてビア用貫通孔に充填する。
次に、図5(c)に示すように、ガラスセラミックグリーンシート30の表面に上記導体ペースト32を塗布する。
次に、図5(d)に示すように、導体ペースト32が塗布されたガラスセラミックグリーンシート30を、3〜20MPaの圧力と50〜80℃の温度で加熱圧着してグリーンシート積層体43を作製する。
次に、図5(e)に示すように、半導体基板3とグリーンシート積層体43とを3〜10MPaの圧力と50〜80℃の温度の条件下で加熱圧着して、半導体基板3とグリーンシート積層体43とを加熱圧着する。
次に、図5(f)に示すように、半導体基板3に加熱圧着されたグリーンシート積層体43を焼成することにより複合母基板44を作製する。
次に、図6(a)に示すように、複合母基板44の半導体基板3において、配線基板5の貫通孔4に露出する表面に、光学素子として光MEMS2を形成する。
次に、図6(b)に示すように、複合母基板44と光透過性基板45とをウエハーレベルで接続することにより、複数の光MEMS2の気密封止を一括して行う。複合母基板44と半導体母基板45との接続は、封止部材5を構成する封止材の融点を超える300℃〜450℃で、かつ互いの反りを修正するために数MPa〜数十MPaの圧力を印加してウエハーレベルで接続する。
次に、図6(b)の破線に示すように、複合母基板44と光透過性基板45とをダイシング等で個片化することにより複数の光学装置1を形成することができる。ここで、配線基板4の表面において、外部接続端子8が接続される第3領域A3の半導体基板3からの距離H3が、第2領域A2の半導体基板3からの距離H2に対して0.1mm以上低くなるように段差が設けられていることが望ましい。第3領域H3が0.1mm以上低くなっていることから、ダイシングによる個片化工程において、ダイシング刃によって第3領域A3に傷がつくことを抑制できる。
次に図6(c)に示すように、配線基板4の表面の外周部に、適切な治工具を用いて、外部接続端子8として半田ボール付けを行う。
上述の光MEMS2の例としては、微細な鏡面体を静電気力により傾けて反射方向を制御するマイクロミラーデバイス、または微小の回折素子の動きを利用して回折方向を制御するグレーティングライトバルブ素子などがある。
なお、上述の説明では、光学素子の例として、基板の表面にマイクロマシニング技術を用いて形成された光MEMSを挙げたが、基板に別体で設けられた光学素子であってもよい。
また、素子基板3が、光透過性基板11を透過する特定の光に対して透過性を有する場合に、光学素子2が、例えば光変調素子であってもよい。
(a)は、本発明の実施の形態による光学装置の構成例を示す平面透視図であり、(b)は、(a)のA−A線における断面図である。 (a)は、本発明の実施の形態による光学装置の構成例を示す平面透視図であり、(b)は、配線基板の表面Sにおける領域A1〜A3を示す図である。 図1の光学装置の製造方法を説明するための図である。 図1の光学装置の製造方法を説明するための図である。 図1の光学装置の別の製造方法を説明するための図である。 図1の光学装置の別の製造方法を説明するための図である。
符号の説明
1 光学装置
2 光MEMS
3 素子基板
4 貫通孔
5 配線基板
6 透光性部材
7 封止部材
8 外部接続端子
9 絶縁基板
10 配線導体

Claims (2)

  1. 表面に光MEMS素子が設けられた素子基板と、
    前記素子基板の前記光MEMS素子が設けられた表面に接続され、前記光MEMS素子に対応する位置に貫通孔を有する配線基板と、
    前記貫通孔を覆うように封止部材によって前記配線基板の表面に接続された光透過性部材と、
    記光透過性部材が接続された前記配線基板の前記表面に設けられており、前記配線基板に電気的に接続された外部接続端子とを備えており、
    前記配線基板が前記表面に段差を有しており、前記配線基板の前記表面のうち前記外部接続端子が設けられた部分から前記素子基板までの距離が、前記配線基板の前記表面のうち前記封止部材が設けられた部分から前記素子基板までの距離よりも小さいことを特徴とする光学装置。
  2. 前記配線基板は、絶縁層が積層されてなる積層体と、前記積層体の内部に設けられた配線導体とを有する請求項1に記載の光学装置。
JP2008305984A 2007-11-29 2008-12-01 光学装置および光学装置の製造方法 Expired - Fee Related JP5349024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008305984A JP5349024B2 (ja) 2007-11-29 2008-12-01 光学装置および光学装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007308274 2007-11-29
JP2007308274 2007-11-29
JP2008305984A JP5349024B2 (ja) 2007-11-29 2008-12-01 光学装置および光学装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009151297A JP2009151297A (ja) 2009-07-09
JP5349024B2 true JP5349024B2 (ja) 2013-11-20

Family

ID=40678694

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009543901A Expired - Fee Related JP5292307B2 (ja) 2007-11-29 2008-12-01 光学装置、封止用基板および光学装置の製造方法
JP2008305984A Expired - Fee Related JP5349024B2 (ja) 2007-11-29 2008-12-01 光学装置および光学装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009543901A Expired - Fee Related JP5292307B2 (ja) 2007-11-29 2008-12-01 光学装置、封止用基板および光学装置の製造方法

Country Status (4)

Country Link
US (1) US8204352B2 (ja)
EP (1) EP2239619A4 (ja)
JP (2) JP5292307B2 (ja)
WO (1) WO2009069807A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013217146A1 (de) * 2013-08-28 2015-03-05 Carl Zeiss Smt Gmbh Optisches Bauelement
JP6279857B2 (ja) * 2013-08-29 2018-02-14 京セラ株式会社 電子装置、多数個取り枠体および多数個取り電子装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207319B2 (ja) * 1993-05-28 2001-09-10 株式会社東芝 光電変換装置及びその製造方法
EP0630056B1 (en) * 1993-05-28 1998-02-18 Toshiba Ave Co., Ltd Use of anisotropically conductive film for connecting leads of wiring board with electrode pads of photoelectric converting device and mounting method of the device
US6507082B2 (en) * 2000-02-22 2003-01-14 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
US6661084B1 (en) * 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
JP2002076313A (ja) * 2000-08-28 2002-03-15 Canon Inc 固体撮像装置
JP2002141430A (ja) * 2000-10-31 2002-05-17 Kyocera Corp デジタルマイクロミラーデバイス収納用パッケージ
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP4505189B2 (ja) * 2003-03-24 2010-07-21 富士フイルム株式会社 透過型光変調装置及びその実装方法
US20040232535A1 (en) 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
JP4170950B2 (ja) * 2003-10-10 2008-10-22 松下電器産業株式会社 光学デバイスおよびその製造方法
JP4686134B2 (ja) * 2004-04-26 2011-05-18 パナソニック株式会社 光学デバイスおよびその製造方法
KR100815350B1 (ko) * 2005-04-01 2008-03-19 삼성전기주식회사 광변조기 모듈 패키지 구조
JP2006301153A (ja) * 2005-04-19 2006-11-02 Sony Corp 回折格子−光変調装置組立体
US8008739B2 (en) * 2005-12-26 2011-08-30 Kyocera Corporation Microelectromechanical apparatus and method for producing the same
US8138588B2 (en) * 2006-12-21 2012-03-20 Texas Instruments Incorporated Package stiffener and a packaged device using the same

Also Published As

Publication number Publication date
JP5292307B2 (ja) 2013-09-18
JP2009151297A (ja) 2009-07-09
EP2239619A1 (en) 2010-10-13
US20100310216A1 (en) 2010-12-09
JPWO2009069807A1 (ja) 2011-04-21
US8204352B2 (en) 2012-06-19
WO2009069807A1 (ja) 2009-06-04
EP2239619A4 (en) 2013-04-24

Similar Documents

Publication Publication Date Title
JP4938779B2 (ja) 微小電子機械機構装置およびその製造方法
JP4675973B2 (ja) 微小電子機械装置およびその製造方法ならびに配線基板
US20160297675A1 (en) Semiconductor device, and method of manufacturing device
WO2008066087A1 (fr) Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement
JP4619201B2 (ja) ウェハレベル気密パッケージの製造方法および気密パッケージ
JP5349024B2 (ja) 光学装置および光学装置の製造方法
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2005262382A (ja) 電子装置およびその製造方法
JP3842751B2 (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP4761713B2 (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2008135594A (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP5274462B2 (ja) 複合基板および複合基板を用いた機能デバイス、並びに複合基板および機能デバイスの製造方法
JP4731291B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2005212016A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP4404647B2 (ja) 電子装置および電子部品封止用基板
JP2002228891A (ja) 光通信用パッケージ及びその製造方法
JP6815875B2 (ja) 配線基板および電子部品収納用パッケージおよび電子装置
JP2005153067A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2006041312A (ja) 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法
JP2009160677A (ja) Memsおよびmems製造方法
JP2012244003A (ja) 電子装置
JP2018176421A (ja) デバイス
JP2009160674A (ja) Mems製造方法およびmems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

R150 Certificate of patent or registration of utility model

Ref document number: 5349024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees