KR20110037924A - 태양 전지 및 이를 형성하기 위한 장치 및 방법 - Google Patents

태양 전지 및 이를 형성하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20110037924A
KR20110037924A KR1020107001344A KR20107001344A KR20110037924A KR 20110037924 A KR20110037924 A KR 20110037924A KR 1020107001344 A KR1020107001344 A KR 1020107001344A KR 20107001344 A KR20107001344 A KR 20107001344A KR 20110037924 A KR20110037924 A KR 20110037924A
Authority
KR
South Korea
Prior art keywords
layer
chamber
substrate
depositing
solar cell
Prior art date
Application number
KR1020107001344A
Other languages
English (en)
Inventor
수영 최
리웨이 리
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20110037924A publication Critical patent/KR20110037924A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 실시예는 전반적으로 기판 프로세싱 장치에 향상된 단일 또는 다중 접합 태양 전지 박막을 형성하는 방법 및 장치를 제공한다. 일 실시예에서는 태양 전지 장치의 일부를 형성하는 하나 또는 그보다 많은 층을 증착하도록 구성된 하나 이상의 프로세스 챔버를 포함하는 시스템을 제공한다. 일 실시예에서는, 기판상에 하나 또는 그보다 많은 층을 증착하기에 앞서 프로세스 챔버의 내부 표면상에 세정 프로세스를 실행함으로써 프로세스 챔버에서 처리되는 기판의 오염을 감소시키기 위한 방법이 사용된다. 세정 프로세스는 프로세스 챔버에서 발견되는 오염물질을 추출하는 경향이 있는, 시즈닝 층이나 패시베이션 층과 같은 층의 증착 과정을 포함할 수 있다. 본 발명의 다른 실시예에서는 기판 프로세싱 절차 내에서 원하는 시간에 세정 프로세싱 단계를 스케쥴링 및/또는 배치하는 과정을 제공할 수 있다.

Description

태양 전지 및 이를 형성하기 위한 장치 및 방법 {SOLAR CELLS AND METHODS AND APPARATUSES FOR FORMING THE SAME}
본 발명은 전반적으로 태양 전지 및 이를 형성하기 위한 장치 및 방법에 관한 것이다. 보다 구체적으로, 본 발명은 박막 태양 전지, 그리고 오염물질을 제어하고 장치의 생산량을 향상시키기 위해 사용되는 과정을 포함하는, 박막 태양 전지를 형성하기 위한 장치 및 방법에 관한 것이다.
기판상에 반도체 물질을 증착하기 위한 플라스마 강화 화학 기상 증착(PECVD) 챔버는 본 발명이 속하는 기술분야에 잘 알려져 있다. 이러한 PECVD 챔버의 예들은 미국 특허 제6,477,980호 및 미국 공개 공보 제20060060138호에 개시되어 있으며, 이들 특허 각각은 이러한 참조로서 본 명세서에 통합된다. 플라스마 프로세스는 플라스마 챔버라 불리는 진공 챔버에 프로세스 가스 혼합물을 공급하고 이후 프로세스 가스를 플라스마 상태로 여기시키기 위하여 전자기 에너지를 가하는 과정을 포함한다. 플라스마는 가스 혼합물을 적절한 기판상에 원하는 증착을 실행하는 이온 종(ion species)으로 분해시킨다.
이러한 증착 프로세스에 의하여 적절한 기판상에 형성된 실리콘 태양 전지는 미세결정 실리콘뿐만 아니라 비정질 실리콘의 층을 포함한다. 이러한 층은 태양 복사선을 흡수하고 이에 따라 전류를 생성하는 p-i-n 장치를 형성한다. p-i-n 구조를 형성하도록 원하는 증착을 실행하는데 있어서는, 프로세싱 절차(processing sequence)의 동일하거나 후속적인 프로세스 챔버에서 형성될 수 있는, 이전에 증착된 p형 및 n형 증착 층으로부터 i-층 형성 프로세스 동안에 i-층의 오염이 발생하지 않는 것이 중요하다. 종래 기술에서는, 장치의 원하는 층 각각을 형성하기 위하여 통상적으로 별도의 증착 챔버가 사용되었다. 이러한 프로세스는 매우 느리고 완료하는데 과도한 시간이 소요되며, 따라서 이러한 기술에 의해 형성되는 태양 전지의 제조 원가가 매우 높아지게 한다. 이러한 문제점을 해결하기 위하여, 대형 기판을 포함한 기판이 PECVD 챔버 사이에서 자동적으로 처리되고 이송될 수 있게 하여 원하는 증착을 실행하는 다중 PECVD 챔버 장치가 개발되었다. 이와 같은 증착이 이루어진다 하여도, 처리량은 원하는 제조 효율을 얻기에 불충분하며, 발생한 오염 수준으로 인해서 장치 생산량이 낮아질 수 있고 장치 성능 특성이 대체로 불량해질 수 있다.
따라서 시스템의 전체 처리량을 향상시키고 생산된 전지의 오염 수준을 향상시켜 형성된 장치의 전기적 성능 및 프로세싱 절차의 장치 생산량을 향상시키도록 다수의 PECVD 챔버를 포함하는 태양 전지 제조 장치가 요구된다.
본 발명은 전반적으로, 기판상에 태양 전지 장치를 형성하는 방법으로서, 제1 기판상에 2개 또는 그보다 많은 층을 증착하는 단계로서, 프로세스 챔버에서 상기 제1 기판의 표면 위에 진성 층을 형성하는 단계 및 상기 제1 기판상에 형성된 진성 층 상에 제1 도핑 층을 형성하는 단계를 포함하는 제1 기판상에 2개 또는 그보다 많은 층을 증착하는 단계, 상기 제1 기판상에 2개 또는 그보다 많은 층을 증착한 이후에 상기 프로세스 챔버의 프로세스 영역 내에 배치된 챔버 부품의 표면을 패시베이션 처리하는 단계로서, 상기 챔버 부품의 표면 위에 실리콘을 포함하는 패시베이션 층을 증착하는 단계를 포함하는, 챔버 부품의 표면을 패시베이션 처리하는 단계, 제2 기판상에 2개 또는 그보다 많은 층을 증착하는 단계로서, 상기 프로세스 챔버에서 상기 제2 기판의 표면 위에 진성 층을 형성하는 단계 및 상기 제2 기판상에 형성된 진성 층 상에 제1 도핑 층을 형성하는 단계를 포함하는 제2 기판상에 2개 또는 그보다 많은 층을 증착하는 단계, 상기 제1 및 제2 기판상에 상기 2개 또는 그보다 많은 층을 증착한 이후에 상기 챔버 부품의 표면을 시즈닝 처리하는 단계로서, 세정 가스를 이용하여 상기 챔버 부품으로부터 물질을 제거하는 단계 및 상기 챔버 부품의 표면 위에 실리콘을 포함하는 시즈닝 층을 증착하는 단계를 포함하는, 상기 챔버 부품의 표면을 시즈닝 처리하는 단계를 포함하는 태양 전지 장치 형성 방법을 제공한다.
본 발명의 실시예에서는 추가로 기판상에 태양 전지 장치를 형성하는 방법으로서, 제1 프로세스 챔버에서 다수의 기판을 처리하는 단계로서 다수의 기판상에 그리고 제1 챔버 부품상에 다수의 제1 층을 증착하는 단계로서 상기 다수의 제1 층 중 하나가 상기 다수의 기판 중 하나의 기판상에 증착될 때 상기 다수의 기판으로부터의 하나의 기판과 상기 제1 챔버 부품이 상기 제1 프로세스 챔버의 프로세스 영역 내에 배치되는 다수의 제1 층 증착 단계를 포함하는 제1 프로세스 챔버에서의 다수의 기판 처리 단계, 상기 다수의 기판이 처리된 이후에 상기 제1 프로세스 챔버의 프로세스 영역 내에 배치된 제1 챔버 부품의 표면을 시즈닝 처리하는 단계로서 세정 가스를 이용하여 상기 제1 챔버 부품상에 배치된 다수의 제1 층의 적어도 일부를 제거하는 단계 및 상기 제1 챔버 부품의 표면상에 실리콘을 포함하는 제2 층을 증착하는 단계를 포함하는 제1 챔버 부품의 표면을 시즈닝 처리하는 단계 및 제2 프로세스 챔버에서 다수의 기판을 처리하는 단계로서 상기 다수의 기판 중 하나의 기판상에 형성되는 제1 층상에, 그리고 상기 제2 프로세스 챔버의 프로세스 영역에 배치되는 제2 챔버 부품상에 하나 또는 그보다 많은 제3 층을 증착하는 단계, 상기 하나 또는 그보다 많은 제3 층을 증착한 이후에 상기 프로세스 영역에 배치되는 제2 챔버 부품의 표면을 패시베이션 처리하는 단계로서, 상기 제2 챔버 부품의 표면 위에 실리콘을 포함하는 제4 층을 증착하는 단계를 포함하는 제2 챔버 부품의 표면을 패시베이션 처리하는 단계;를 포함하는 제2 프로세스 챔버에서 다수의 기판을 처리하는 단계를 포함하는 기판상에 태양 전지 장치를 형성하는 방법을 제공한다.
본 발명의 실시예에서는 추가로 태양 전지 장치를 형성하는 방법으로서 제1 프로세스 챔버의 프로세스 영역에 배치된 챔버 부품의 표면으로부터 증착된 물질을 제거하는 단계, 상기 제1 프로세스 챔버의 프로세스 영역을 정화 가스로 정화하는 단계, 상기 챔버 부품의 표면 위에 실리콘을 포함하는 시즈닝 층을 증착하는 단계, 상기 챔버 부품상에 시즈닝 층을 증착한 이후에 상기 프로세스 영역에 배치된 기판 지지부상에 기판을 위치시키는 단계, 및 상기 기판의 표면상에 태양 전지 장치의 일부를 형성하는데 사용되는 하나 또는 그보다 많은 층을 증착하는 단계를 포함하는 태양 전지 장치 형성 방법을 제공한다.
본 발명의 실시예에서는 추가로 하나 또는 그보다 많은 기판상에 태양 전지 장치를 형성하는 방법으로서 클러스터 기구의 이송 챔버상에 하나 이상의 제1 프로세스 챔버를 위치시키는 단계, 상기 이송 챔버상에 4개 이상의 제2 프로세스 챔버를 위치시키는 단계로서, 상기 하나 이상의 제1 프로세스 챔버 각각과 상기 4개 이상의 제2 프로세스 챔버 각각이 상기 이송 챔버에 배치된 로봇과 이송가능하게 연결되어 있으며, 상기 하나 이상의 제1 프로세스 챔버 각각은 기판상에 p형 층을 증착하도록 구성되고 상기 4개 이상의 제2 프로세스 챔버 각각은 상기 기판상에 진성 층 및 n형 층을 후속적으로 증착하도록 구성되는, 상기 이송 챔버상에 4개 이상의 제2 프로세스 챔버를 위치시키는 단계, 상기 하나 이상의 제1 프로세스 챔버 중 하나에서 기판의 표면 위에 p형 층을 형성하는 단계, 상기 4개 이상의 제2 프로세스 챔버 중 하나에서 상기 기판의 표면 위에 진성 층 및 n형 층을 형성하는 단계, 및 상기 기판이 상기 4개 이상의 제2 프로세스 챔버 중 하나에서 처리된 이후에 상기 4개 이상의 제2 프로세스 챔버 중 하나의 프로세스 영역에 배치된 제2 챔버 부품의 표면을 패시베이션 처리하는 단계로서, 상기 제2 챔버 부품의 표면 위에 실리콘을 함유하는 패시베이션 층을 증착하는 단계를 포함하는, 제2 챔버 부품의 표면을 패시베이션 처리하는 단계를 포함하는 하나 또는 그보다 많은 기판상에 태양 전지 장치를 형성하는 방법을 제공한다.
본 발명은 다수의 PECVD 챔버를 포함하는 증착 시스템이 제공된 방법에 관한 것으로서, 여기서 하나의 챔버는 p형 비정질 실리콘 층의 증착에 할당되며 나머지 챔버는 각각 비정질 또는 미세결정 구조의 진성 실리콘 층이나 대안적으로 n형 층(n-단계)이 뒤따르는 그러한 진성 층(i-단계)의 형성에 할당된다. 진성 및 n형 층의 증착에 후속하여, 오염을 감소시키기 위하여 패시베이션 프로세스 단계(passivation process step)(pass-step)가 실행된다. 본 발명의 대안적인 실시예로서, 다수의 연속하는 i-단계/n-단계/pass-단계의 단계들이 실행된 이후에 원격 플라스마 세정 프로세스가 실행될 수 있다.
본 발명의 상술한 특징을 상세하게 이해할 수 있게 하기 위하여, 위에서 간략하게 요약된 본 발명의 보다 상세한 설명이 실시예를 참조하여 이루어지며, 이들 실시예 중 일부는 첨부된 도면에 도시되어 있다. 그러나 첨부된 도면은 본 발명의 단지 전형적 실시예만을 도시하는 것일 뿐이며, 따라서 본 발명은 균등하게 효과적인 다른 실시예를 허용할 수 있으므로 첨부된 도면이 본 발명의 범위를 제한하는 것은 아니라는 점을 주의해야 한다.
도 1은 광원 또는 태양 복사선을 향해 배향된 다중 접합 태양 전지의 특정 실시예의 개략적 다이어그램이다.
도 2는 n형 비정질 실리콘 완충 층을 더 포함하는 도 1의 다중 접합 태양 전지의 개략적인 다이어그램이다.
도 3은 p형 미세결정 실리콘 접촉 층을 더 포함하는 도 1의 다중 접합 태양 전지의 개략적인 다이어그램이다.
도 4는 태양 전지의 하나 또는 그보다 많은 막이 증착될 수 있는, 플라스마 강화 화학 기상 증착(PECVD) 챔버의 일 실시예에 대한 개략적인 단면도이다.
도 5는 다수의 프로세스 챔버를 가지는 프로세스 시스템의 일 실시예의 개략적인 평면도이다.
도 6은 본 발명의 일 실시예에 따라 프로세스 챔버의 표면을 세정 및 시즈닝 처리하는 방법의 순서도이다.
도 7A는 본 발명의 일 실시예에 따라 프로세스 챔버에서 실행되는 프로세싱 절차의 순서도를 도시한다.
도 7B는 본 발명의 일 실시예에 따라 프로세스 챔버에서 실행되는 프로세싱 절차의 순서도를 도시한다.
도 8은 본 발명의 일 실시예에 따라 프로세스 챔버에서 실행되는 프로세싱 절차의 순서도를 도시한다.
도 9는 본 발명의 일 실시예에 따라 프로세스 챔버의 표면을 패시베이션 처리하는 방법의 순서도를 도시한다.
도 10은 본 발명의 일 실시예에 따라 프로세스 챔버에서 실행되는 프로세싱 절차의 순서도를 도시한다.
도 11은 본 발명의 일 실시예에 따라 프로세스 챔버에서 실행되는 프로세싱 절차의 순서도를 도시한다.
도 12는 본 발명의 일 실시예에 따라 프로세스 챔버에서 실행되는 프로세싱 절차의 순서도를 도시한다.
도 13은 본 발명의 일 실시예에 따라 프로세스 챔버에서 실행되는 프로세싱 절차의 순서도를 도시한다.
이해를 돕기 위하여 도면에서 공통되는 동일한 부재를 표시하는 데에는 가능한 한 동일한 참조 부호가 사용되었다. 다른 기재가 없어도 유리한 결과를 위하여 일 실시예의 부재 및 특징이 다른 실시예에 통합될 수 있다.
본 발명의 실시예들은 대체로 기판 프로세싱 장치에서 향상된 박막 단일 접합(single-junction) 또는 다중 접합(multi-junction) 태양 전지를 형성하기 위한 방법 및 장치를 제공한다. 일 실시예에서는, 태양 전지 장치의 일부를 형성하는 하나 또는 그보다 많은 층을 증착하도록 조정된 하나 이상의 프로세스 챔버를 포함하는 시스템을 제공한다. 일 실시예에서는, 기판상에 하나 또는 그보다 많은 층을 증착하기에 앞서 프로세스 챔버의 내부 표면에 대해 세정 프로세스를 실행함으로써 프로세스 챔버 내에서 처리되는 기판의 오염을 감소시키기 위한 방법이 사용된다. 이러한 세정 프로세스는 시즈닝(seasoning) 층과 같은 층을 증착하는 과정을 포함하는데, 이는 프로세스 챔버의 오염물질을 추출하는 경향이 있어서 처리된 기판이 오염되지 않게 하며 추후 챔버에서 처리되는 기판이 동일하게 만족스러운 처리 결과를 가질 수 있게 한다. 본 발명의 다른 실시예들은 전체적인 시스템 기판 처리량을 향상시키기 위해 기판 프로세싱 절차 중에서 원하는 때에 세정 프로세스 단계를 배치 및/또는 스케쥴링하는 과정을 제공할 수 있다.
도 1은 광원 또는 태양 복사선(101)을 향해 배향된 다중 접합 태양 전지(100)의 한 실시예에 대한 개략적인 다이어그램이다. 태양 전지(100)는 그 위에 박막이 형성되는, 유리 기판, 폴리머 기판, 금속 기판 또는 기타 적절한 기판과 같은 기판(102)을 포함한다. 태양 전지(100)는 추가로 기판(102) 위에 형성되는 제1 TCO(transparent conducting oxide) 층(110), 상기 제1 TCO 층(110) 위에 형성되는 제1 p-i-n 접합부(120), 상기 제1 p-i-n 접합부(120) 위에 형성되는 제2 p-i-n 접합부(130), 상기 제2 p-i-n 접합부(130) 위에 형성되는 제2 TCO 층(140), 및 상기 제2 TCO 층(140) 위에 형성되는 금속 후면층(150)을 포함한다. 광 반사를 줄임으로써 광 흡수를 향상시키기 위하여, 기판 및/또는 그 위에 형성되는 하나 또는 그보다 많은 박막은 선택적으로 습기, 플라스마, 이온, 및/또는 기계적 처리에 의하여 텍스쳐가공(texture)될 수 있다. 예를 들어, 도 1에 도시된 실시예에서, 제1 TCO 층(110)이 텍스쳐 가공되고, 그 위에 증착되는 후속 박막이 그 밑의 표면의 형상을 대체로 따를 것이다.
제1 TCO 층(110) 및 제2 TCO 층(140)은 각각 산화 주석, 산화 아연, 산화 인듐 주석(indium tin oxide), 주석산 카드뮴(cadmium stannate), 이들의 조합, 또는 다른 적절한 물질을 포함할 수 있다. 물론 TCO 물질이 추가적인 도펀트(dopants) 및 성분을 포함할 수도 있다. 예를 들어, 산화 아연은 알루미늄, 갈륨, 붕소, 및 기타 적절한 도펀트와 같은 도펀트를 추가로 포함할 수 있다. 산화 아연은, 바람직하게는 5 또는 그보다 적은 원자%의 도펀트, 더욱 바람직하게는 2.5 또는 그보다 적은 원자%의 도펀트를 포함한다. 어떤 경우에는, 유리 제조자가 기판(102)에 이미 제공된 제1 TCO 층(110)을 제공할 수 있다.
제1 p-i-n 접합부(120)는 p형 비정질 실리콘 층(122), p형 비정질 실리콘 층(122) 위에 형성되는 진성 비정질 실리콘 층(124), 및 진성 비정질 실리콘 층(124) 위에 형성되는 n형 미세결정 실리콘 층(126)을 포함할 수 있다. 일부 실시예에서는, p형 비정질 실리콘 층(122)이 약 60Å 내지 약 200Å 사이의 두께로 형성될 수 있다. 일부 실시예에서는, 진성 비정질 실리콘 층(124)이 약 2,000Å 내지 4,000Å 사이의 두께로 형성될 수 있다. 일부 실시예에서는 n형 미세결정 실리콘 층(126)이 약 100Å 내지 약 600Å 사이의 두께로 형성될 수 있다.
제2 p-i-n 접합부(130)는 p형 미세결정 실리콘 층(132), p형 미세결정 실리콘 층(132) 위에 형성되는 진성 미세결정 실리콘 층(134), 그리고 진성 미세결정 실리콘 층(134) 위에 형성되는 n형 비정질 실리콘 층(136)을 포함할 수 있다. 일부 실시예에서는, p형 미세결정 실리콘 층(132)이 약 100Å 내지 약 600Å 사이의 두께로 형성될 수 있다. 일부 실시예에서는, 진성 미세결정 실리콘 층(134)이 약 10,000Å 내지 약 30,000Å 사이의 두께로 형성될 수 있다. 일부 실시예에서는, n형 비정질 실리콘 층(136)이 약 100Å 내지 약 400Å 사이의 두께로 형성될 수 있다.
금속 후면층(150)은, 이에 제한되는 것은 아니지만, 알루미늄(Al), 은(Ag), 티타늄(Ti), 크롬(Cr), 금(Au), 구리(Cu), 백금(Pt), 그 합금, 또는 이들의 조합으로 이루어진 그룹으로부터 선택된 물질을 포함할 수 있다. 태양 전지(100)를 형성하기 위하여, 레이저 스크라이빙(laser scribing)과 같은 다른 프로세스가 실행될 수 있다. 태양 전지 장치를 완성하기 위하여 다른 막, 재료, 기판, 및/또는 패키징(packaging)이 금속 후면층(150) 위에 제공될 수 있다. 형성된 태양 전지 장치는 모듈(modules)을 형성하기 위하여 상호연결될 수 있으며, 계속해서 태양 전지 어레이(arrays)를 형성하도록 연결되어 더 큰 전력량을 생성할 수 있다.
전력 생산 프로세스 중에 태양 복사선(101)은, 태양 전지의 진성 실리콘 영역의 외부로 이동하는 전자-정공(electron-holes) 쌍을 형성하는 p-i-n 접합부(120, 130)의 진성 층에 의해 흡수된다. p형 층과 n형 층 사이에 형성된 전기장은 진성 층을 가로질러 연장하여 전자가 n형 층을 향해 흐르도록 하고 정공이 p형 층을 향해 흐르게 하여 전류를 생성한다. 일 실시예에서는, 제1 p-i-n 접합부(120)가 진성 비정질 실리콘 층(124)을 포함하고, 제2 p-i-n 접합부(130)가 진성 미세결정 실리콘 층(134)을 포함하는데, 이는 비정질 실리콘 및 미세결정 실리콘이 태양 복사선(101)의 상이한 파장을 흡수하기 때문이다. 따라서, 태양 전지(100)가 더 효율적인데 이는 태양 전지를 가격하는 태양 복사선의 많은 부분을 태양 전지가 획득하기 때문이다. 비정질 실리콘이 미세결정 실리콘보다 더 큰 밴드 간격(band gap)을 가지기 때문에, 진성 비정질 실리콘 층(124) 및 진성 미세결정 실리콘 층(134)은 태양 복사선(101)이 먼저 진성 비정질 실리콘 층(124)을 가격하고 이후 진성 미세결정 실리콘 층(134)을 가격하도록 위치된다. 제1 p-i-n 접합부(120)에 의해 흡수되지 않은 태양 복사선은 제2 p-i-n 접합부(130)로 계속된다. 놀랍게도, 본 명세서에 개시된 제1 p-i-n 접합부(120) 및 제2 p-i-n 접합부(130)의 p-i-n 층의 두께로 인해 태양 전지에 대하여 효율을 향상시키고 제조 원가를 감소시킬 수 있다는 것을 확인하였다. 더 두꺼운 진성 층(124, 134)이 더 많은 양의 태양 복사선 스펙트럼을 흡수하는데 유리한 것으로 보이지만, 이는 청구범위에서 명시적으로 한정하지 않는 한 이론에 의해 한정되어서는 안 된다. 그러나 만약 p-i-n 접합부(120, 130) 중 하나의 진성 층(124, 134)이 너무 두꺼우면, 이러한 영역을 통한 전자의 흐름이 방해받을 수 있다.
일 태양에서는, 태양 전지(100)가 제1 p-i-n 접합부(120) 및 제2 p-i-n 접합부(130) 사이에 위치한 금속 터널 층(metal tunnel layer)(도시되지 않음)을 이용한다. p형 미세결정 실리콘 층(132) 및 제1 p-i-n 접합부(120)의 n형 미세결정 실리콘 층(126)이 제1 p-i-n 접합부(120)로부터 제2 p-i-n 접합부(130)로 전자가 용이하게 흐를 수 있도록 터널 접합부(tunnel junction)를 제공하기에 충분한 전도성을 가지는 경우에는 대체로 금속 터널 층이 필요하지 않다.
일 태양에서는, 제2 p-i-n 접합부(130)의 n형 비정질 실리콘 층(136)이 공기나 산소로부터의 침범(attack)에 대해 더 저항성을 가지므로 향상된 전지 효율을 제공하는 것으로 여겨진다. 공기 및 산소는 실리콘 막을 침범하여 불순물을 형성하는데, 이는 이를 통한 전자/정공 이송에 관련하도록 막의 성능을 떨어뜨린다.
도 2는, 진성 비정질 실리콘 층(124) 및 n형 미세결정 실리콘 층(126) 사이에 형성되는 n형 비정질 실리콘 완충 층(125)을 포함하는, 도 1의 다중 접합 태양 전지(100)의 개략적인 다이어그램이다. 일부 실시예에서는, n형 비정질 실리콘 완충 층(125)이 약 10Å 내지 약 100Å의 두께로 형성될 수 있다. n형 비정질 실리콘 완충 층(125)은 n형 미세결정 실리콘 층(126)의 성장 및/또는 접착 향상을 것을 돕는 것으로 여겨진다. n형 비정질 실리콘 완충 층(125)의 첨가에 의하여 전지 효율이 향상될 수 있는 것으로 여겨지는데, 이는 n형 미세결정 실리콘 층(126)과 진성 비정질 실리콘 층(124) 사이의 전류 흐름이 이러한 층들 사이의 개량된 인터페이스의 형성에 의하여 향상되기 때문이다.
도 3은 p형 비정질 실리콘 층(122)과 제1 TCO 층(110) 사이에 형성되는 p형 미세결정 실리콘 접촉 층(121)을 더 포함하는, 도 1의 다중 접합 태양 전지(100)의 개략적인 다이어그램이다. 일부 실시예에서는, p형 미세결정 실리콘 접촉 층(121)이 약 60Å 내지 약 200Å의 두께로 형성될 수 있다. p형 미세결정 실리콘 접촉 층(121)은 p형 비정질 실리콘 층(122)의 성장 및/또는 접착 향상을 돕는 것으로 여겨진다. 따라서, 제1 TCO 층(110)과 진성 비정질 실리콘 층(124) 사이의 전류 흐름이 이러한 층들 사이의 개량된 인터페이스로 인하여 향상되기 때문에, 전지 효율이 향상되는 것으로 여겨진다. 일 예에서는, 제1 TCO 층이 산화 아연(ZnO) 함유 층이다. 태양 전지(100)는 또한, 도 2와 관련하여 도시되고 설명된 바와 같이(예를 들어 도면부호 125), n형 미세결정 실리콘 층(126)과 진성 비정질 실리콘 층(124) 사이에 형성되는 선택적인 n형 비정질 실리콘 완충 층(도 3에는 도시되지 않음)을 더 포함할 수 있다.
도 4는 플라스마 강화 화학 기상 증착(PECVD) 챔버(400)의 일 실시예의 개략적인 단면도를 도시하는데, 여기서는, 도 1-3에서 도시된 태양 전지(100)와 같이, 하나 또는 그보다 많은 태양 전지의 막이 증착될 수 있다. 적절한 플라스마 강화 화학 기상 증착 챔버 중 하나는 캘리포니아 Santa Clara의 Applied Materials, Inc.에서 구입할 수 있다. 본 발명을 실시하는데 있어서는, 다른 제조업체로부터의 챔버를 포함하여 다른 증착 챔버가 사용될 수도 있다.
챔버(400)는 일반적으로 벽(402), 바닥(404), 샤워헤드(410), 및 기판 지지부(430)를 포함하는데, 이들은 프로세스 영역(406)을 한정한다. 프로세스 영역(406)은 기판(102)이 챔버(400)의 안팎으로 전달될 수 있도록 밸브(408)를 통해 접근된다. 기판 지지부(430)는 기판을 지지하기 위한 기판 수용 표면(432) 및 기판 지지부(430)를 승강 및 하강시키기 위해 리프트 시스템(436)에 결합하는 축(stem)(434)을 포함한다. 기판(102)의 둘레 위에 쉐도우 프레임(shadow frame)(433)이 선택적으로 배치될 수 있다. 리프트 핀(438)은 기판 지지부(430)를 통해 이동가능하게 배치되어 기판을 기판 수용 표면(432)으로 그리고 기판 수용 표면으로부터 이동시킨다. 기판 지지부(430)는 기판 지지부(430)를 원하는 온도로 유지하기 위하여 가열 및/또는 냉각 부재(439)를 포함할 수도 있다. 또한, 기판 지지부는(430) 기판 지지부(430)의 둘레에 RF 접지를 제공하도록 접지 스트랩(grounding straps(431)을 포함할 수도 있다. 접지 스트랩의 예는 2006. 12. 20. 출원된 Park 등의 미국 특허 출원 제11/613,934호 및 2000. 2. 15. 자로 등록된 Law 등의 미국 특허 제6,024,044호에 개시되어 있으며, 이들 특허는 본 발명이 개시하는 내용과 상반되지 않는 한도 내에서 전체적으로 참조로서 병합된다.
샤워헤드(410)는 그 둘레에서 서스펜션(414)에 의하여 후판(backing plate)(412)에 결합된다. 또한 샤워헤드(410)는, 샤워헤드(410)의 진직도(straightness)/곡률(curvature)의 제어 및/또는 처짐 방지를 돕기 위하여 하나 또는 그보다 많은 중앙 지지부(416)에 의하여 후판에 결합될 수도 있다. 가스 공급원(420)은 후판(412)에 결합되어 후판(412)을 통해 그리고 샤워헤드(410) 내에 형성된 포트(411)를 통해 기판 수용 표면(432)으로 가스를 제공한다. 프로세스 영역(406)을 원하는 압력에서 제어하기 위하여 챔버(400)에 진공 펌프(409)가 결합된다. 샤워헤드(410)에 RF전력을 제공하여 샤워헤드(410)와 벽(402) 및/또는 기판 지지부(430) 사이에 전기장을 형성시킴으로써 프로세스 영역(406) 내에 배치된 가스를 이용하는 플라스마를 형성하기 위하여 샤워헤드(410) 및/또는 후판(412)에 RF 전력원(422)이 결합된다. 약 0.3 MHz 내지 약 200 MHz 사이의 주파수와 같이 다양한 RF 주파수가 사용될 수 있다. 일 실시예에서 RF 전력원은 13.56 MHz의 주파수로 제공된다. 샤워헤드의 예는 2002. 11. 12. 등록된 White 등의 미국 특허 제6,477,980호, 2006. 11. 17. 공개된 Choi 등의 미국 공개 공보 제20050251990호, 2006. 3. 23. 공개된 Keller 등의 미국 공개 공보 제20060060138호에 개시되어 있으며, 이들 특허는 본 발명이 개시하는 내용과 상반되지 않는 한도 내에서 전체적으로 참조로서 병합된다.
또한 유도 결합 원격 플라스마 공급원과 같은 원격 플라스마 공급원(424)이 가스 공급원(420) 및 후판(412) 사이에 결합될 수 있다. 따라서, 플라스마 활성화된 세정 가스가 생성되어 프로세스 챔버 부품의 표면으로 전달될 수 있도록, 원격 플라스마 공급원(424)으로 세정 가스를 공급함으로써 다양한 챔버(400) 부품을 세정하기 위해 반응성 세정 가스가 제공될 수 있다. 세정 가스는 RF 전력 공급원(422)으로부터 샤워헤드(410)로 에너지를 전달함으로써 추가로 여기될 수 있다. 적절한 세정 가스는, 제한되는 것은 아니지만, NF3, F2, CF4, SF6, C2F6, CCl4, 및 C2Cl6를 포함한다. 원격 플라스마 공급원의 예는 1998. 8. 4. 등록된 Shang 등의 미국 특허 제5,788,778호에 더 개시되어 있으며, 상기 특허는 본 발명이 개시하는 내용과 상반되지 않는 한도 내에서 전체적으로 참조로서 병합된다.
이하의 증착 파라미터 및 증착 방법은 도 4에 도시된 프로세스 챔버(400)와 유사한 프로세스 챔버를 이용하여, 도 1-3에 도시된 태양 전지(100)의 하나 또는 그보다 많은 실리콘 층과 같이, 태양 전지 장치의 하나 또는 그보다 많은 실리콘 층을 형성하기 위하여 사용될 수 있다. 일 예에서는, 10,000 cm2 또는 그 보다 큰, 바람직하게는 40,000 cm2 또는 그보다 큰, 그리고 더욱 바람직하게는 55,000 cm2 또는 그보다 더 큰 표면적을 가지는 기판(102)이 프로세스 챔버에 제공된다. 기판(102)은 처리 이후에 더 작은 태양 전지 장치를 형성하도록 절단될 수 있다는 것을 주의해야 한다.
일 실시예에서는, 증착 과정 동안에 약 200℃와 같이, 약 400℃ 또는 그보다 더 낮은, 바람직하게는 약 100℃ 내지 약 400℃의, 더욱 바람직하게는 약 150℃ 내지 약 400℃의 기판 지지부 온도를 제공하도록 가열 및/또는 냉각 부재(439)가 세팅될 수 있다.
증착과정 동안에 샤워헤드(410)와 기판 수용 표면(432) 상에 배치된 기판의 상부 표면 사이의 간격은 400 mil (0.010 m) 내지 약 1,200 mil (0.030 m), 바람직하게는 400 mil 내지 약 800 mil 사이일 수 있다. 태양광 분야에 대한 유리 기판의 통상적인 두께는 약 40 mil (0.0010m) 내지 약 200 mil (0.0051m)이다.
일 실시예에서는, 챔버(400)와 시스템(500)(도 5)의 자동화 및 제어를 용이하게 하기 위하여 제어기(447)가 일반적으로 설계되며, 통상적으로 중앙 처리 장치(CPU)(도시되지 않음), 메모리(도시되지 않음), 및 지원 회로(또는 I/O)(도시되지 않음)를 포함할 수 있다. CPU는 다양한 챔버 프로세스 및 하드웨어(예를 들어, 검출기, 모니터, 유체 분배 하드웨어 등)을 제어하기 위한 산업 환경에서 사용되는 임의 형태의 컴퓨터 프로세서 중 하나일 수 있으며, 시스템과 챔버 프로세스(예를 들어 기판 위치, 프로세스 시간 등)을 모니터할 수 있다. 메모리는 CPU에 연결되며, RAM, ROM, 플로피 디스크, 하드 디스크, 또는 기타 임의 형태의 디지털 저장부와 같은 즉각 유용한 메모리(readily available memory), 로컬(local) 또는 리모트(remote) 중 하나 이상일 수 있다. 소프트웨어 명령과 데이터는 CPU 를 지시하기 위해 코드화되어 메모리에 저장될 수 있다. 지원 회로도 통상적인 방식으로 프로세서를 지원하기 위하여 CPU에 연결된다. 지원 회로는 캐쉬(cache), 전력 공급부, 클럭 회로(clock circuits), 입력/출력 회로, 서브시스템 등등을 포함할 수 있다. 제어기(447)에 의해 판독가능한 프로그램(또는 명령)은 기판상에서 어떤 작업이 실행되는가를 결정한다. 바람직하게, 프로그램은 제어기(447)에 의해 판독가능한 소프트웨어인데, 이는 적어도 프로세스 방식 절차(process recipe sequencing), 기판 위치 정보, 다양한 제어 부품의 이동 절차, 프로세스 제어, 프로세스 타이밍, 대기 단계(queuing steps), 및 이들의 임의의 조합을 생성하고 저장하기 위한 코드를 포함한다.
실리콘 막을 증착하기 위하여, 일반적으로 실리콘계 가스와 수소계 가스가 제공된다. 적절한 실리콘계 가스로는 실란(SiH4), 디실란(Si2H4), 4플루오르화 실리콘(SiF4), 4염화 실리콘(SiCl4), 디클로로실란(SiH2Cl2), 및 이들의 조합 등이 있으나 이에 제한되는 것은 아니다. 적절한 수소계 가스로는 수소 가스(H2) 등이 있으나 이에 제한되는 것은 아니다. p형 실리콘 층의 p형 도펀트는 각각 붕소나 알루미늄과 같은 3족 원소를 포함할 수 있다. 바람직하게는, 붕소가 p형 도펀트로서 사용된다. 붕소 함유원의 예로서는 트리메틸붕소(TMB 또는 B(CH3)3), 트리에틸붕소(TEB), 다이보레인(diborane)(B2H6) 및 유사 화합물 등이 있다. n형 실리콘 층의 n형 도펀트는 각각 인(P), 비소(As), 또는 안티몬(sb)과 같은 5족 원소를 포함할 수 있다. 바람직하게는, 인이 n형 도펀트로서 사용된다. 인 함유원의 예로는 포스핀(phosphine)(PH3) 및 유사 화합물 등이 있다. 도펀트에는 통상적으로 수소, 아르곤, 및 기타 적절한 화합물과 같은 운반 가스가 제공된다.
도 3의 접촉 층(121)과 같은 p형 미세결정 실리콘 접촉 층을 증착하기 위한 일부 실시예는 약 200:1 또는 그보다 큰 비율의 수소 가스(H2) 대 실란(SiH4) 가스의 가스 혼합물을 제공하는 과정을 포함한다. 실란 가스는 약 0.05 sccm/L 내지 약 0.5 sccm/L 의 유량(flow rate)으로 제공될 수 있다. 수소 가스는 약 50 sccm/L 내지 약 400 sccm/L 사이의 유량으로 제공될 수 있다. 트리메틸붕소( 0.5%의 H2 체적 농도)는 약 0.05 sccm/L 내지 약 0.5 sccm/L 사이의 유량으로 제공될 수 있다. 본 명세서의 유량은 내부 챔버 용적에 대한 분당 표준 3제곱 센티미터(sccm)으로서 표현된다. 내부 챔버 용적은 프로세싱 동안에 가스가 점유할 수 있는 챔버의 내부 용적으로서 정의된다. 예를 들어, 챔버(400)의 내부 챔버 용적은 일반적으로 후판(412)에 의해서 그리고 챔버의 벽(402) 및 바닥(404)에 의해서 한정되는 용적에서 샤워헤드 조립체(즉, 샤워헤드(410), 서스펜션(414), 중앙 지지부(416)를 포함) 및 기판 지지 조립체(즉, 기판 지지부(430), 접지 스트랩(431)을 포함)이 내부에서 차지하는 용적을 뺀 값이다. 샤워헤드에는 약 50 밀리와트/cm2 내지 약 700 밀리와트/cm2 사이의 RF 전력이 제공될 수 있다. 일부 구성에서는, 샤워헤드(410)가 기판(102)의 치수보다 약 20% 더 크게 되도록 샤워헤드(410)의 크기를 정하는 것이 바람직하다. 본 명세서에서 RF 전력은 기판 면적당 전극에 공급되는 와트로서 표현된다. 예를 들어, 220 cm × 260 cm 의 치수를 가지는 샤워헤드에 공급되는 10,385 와트의 RF 전력의 경우에, 등가 RF 전력은 10,385 와트/(220 cm × 260 cm) = 180 밀리와트/cm2 이 된다. 챔버의 압력은 약 1 Torr 내지 약 100 Torr, 바람직하게는 약 3 Torr 내지 약 20 Torr, 더욱 바람직하게는 4 Torr 내지 약 12 Torr 사이에서 유지될 수 있다. p형 미세결정 실리콘 접촉 층의 증착 속도는 약 30Å/분 또는 그보다 더 클 수 있다.
도 1-3에 도시된 실리콘 층(122)과 같은 p형 비정질 실리콘 층을 증착하는 일부 실시예에는, 약 20:1 또는 그보다 더 낮은 비율의 수소 가스 대 실란 가스 비율의 가스 혼합물을 제공하는 과정을 포함할 수 있다. 실란 가스는 약 1 sccm/L 내지 약 10 sccm/L 의 유량으로 제공될 수 있다. 수소 가스는 약 5 sccm/L 내지 약 50 sccm/L 사이의 유량으로 제공될 수 있다. 트리메틸붕소(0.5%의 H2 체적 농도)는 약 1 sccm/L 내지 약 10 sccm/L 사이의 유량으로 제공될 수 있다. 메탄은 약 1 sccm/L 내지 약 15 sccm/L 사이의 유량으로 제공될 수 있다. 샤워헤드에는 약 25 밀리와트/cm2 내지 약 200 밀리와트/cm2 사이의 RF 전력이 제공될 수 있다. 챔버의 압력은 약 0.1 Torr 내지 약 20 Torr, 바람직하게는 약 1 Torr 내지 약 4 Torr 사이에서 유지될 수 있다. p형 비정질 실리콘 층의 증착 속도는 약 100Å/분 또는 그보다 더 클 수 있다.
도 1-3에 도시된 실리콘 층(124)과 같은 진성 비정질 실리콘 층을 증착하는 일부 실시예에는, 약 20:1 또는 그보다 더 낮은 비율의 수소 가스 대 실란 가스 비율의 가스 혼합물을 제공하는 과정을 포함할 수 있다. 실란 가스는 약 0.5 sccm/L 내지 약 7 sccm/L 의 유량으로 제공될 수 있으며, 수소 가스는 약 5 sccm/L 내지 약 60 sccm/L 사이의 유량으로 제공될 수 있다. 샤워헤드에는 15 밀리와트/cm2 내지 약 250 밀리와트/cm2 사이의 RF 전력이 제공될 수 있다. 챔버의 압력은 약 0.1 Torr 내지 약 20 Torr, 바람직하게는 약 0.5 Torr 내지 약 5 Torr 사이에서 유지될 수 있다. 진성 비정질 실리콘 층의 증착 속도는 약 100Å/분 또는 그보다 더 클 수 있다.
도 2에 도시된 실리콘 층(125)과 같은 n형 비정질 실리콘 완충 층을 증착하는 일부 실시예에는, 약 20:1 또는 그보다 더 낮은 비율의 수소 가스 대 실리콘 가스 비율의 가스 혼합물을 제공하는 과정을 포함할 수 있다. 실란 가스는 약 1 sccm/L 내지 약 10 sccm/L 의 유량으로 제공될 수 있다. 수소 가스는 약 4 sccm/L 내지 약 40 sccm/L 사이의 유량으로 제공될 수 있으며, 포스핀(0.5%의 H2 체적 농도)은 약 0.1 sccm/L 내지 약 1.5 sccm/L 사이의 유량으로 제공될 수 있다. 샤워헤드에는 약 15 밀리와트/cm2 내지 약 250 밀리와트/cm2 사이의 RF 전력이 제공될 수 있다. 챔버의 압력은 약 0.1 Torr 내지 약 20 Torr, 바람직하게는 약 0.5 Torr 내지 약 4 Torr 사이에서 유지될 수 있다. 진성 비정질 실리콘 층의 증착 속도는 약 200Å/분 또는 그보다 더 클 수 있다.
도 1-3에 도시된 실리콘 층(126)과 같은 n형 미세결정 실리콘 층을 증착하는 일부 실시예에는, 약 100:1 또는 그보다 더 큰 비율의 수소 가스 대 실란 가스 비율의 가스 혼합물을 제공하는 과정을 포함할 수 있다. 실란 가스는 약 0.05 sccm/L 내지 약 0.5 sccm/L 의 유량으로 제공될 수 있다. 수소 가스는 약 30 sccm/L 내지 약 250 sccm/L 사이의 유량으로 제공될 수 있다. 포스핀(0.5%의 H2 체적 농도)은 약 0.1 sccm/L 내지 약 0.8 sccm/L 사이의 유량으로 제공될 수 있다. 샤워헤드에는 약 100 밀리와트/cm2 내지 약 900 밀리와트/cm2 사이의 RF 전력이 제공될 수 있다. 챔버의 압력은 약 1 Torr 내지 약 100 Torr, 바람직하게는 약 3 Torr 내지 약 20 Torr, 더욱 바람직하게는 4 Torr 내지 약 12 Torr 사이에서 유지될 수 있다. n형 미세결정 실리콘 층의 증착 속도는 약 50Å/분 또는 그보다 더 클 수 있다.
도 1-3에 도시된 실리콘 층(132)과 같은 p형 미세결정 실리콘 층을 증착하는 일부 실시예에는, 약 200:1 또는 그보다 더 큰 비율의 수소 가스 대 실란 가스 비율의 가스 혼합물을 제공하는 과정을 포함할 수 있다. 실란 가스는 약 0.05 sccm/L 내지 약 0.5 sccm/L 의 유량으로 제공될 수 있다. 수소 가스는 약 50 sccm/L 내지 약 400 sccm/L 사이의 유량으로 제공될 수 있다. 트리메틸붕소( 0.5%의 H2 체적 농도)는 약 0.05 sccm/L 내지 약 0.5 sccm/L 사이의 유량으로 제공될 수 있다. 샤워헤드에는 약 50 밀리와트/cm2 내지 약 700 밀리와트/cm2 사이의 RF 전력이 제공될 수 있다. 챔버의 압력은 약 1 Torr 내지 약 100 Torr, 바람직하게는 약 3 Torr 내지 약 20 Torr, 더욱 바람직하게는 4 Torr 내지 약 12 Torr 사이에서 유지될 수 있다. p형 미세결정 실리콘 층의 증착 속도는 약 30Å/분 또는 그보다 더 클 수 있다.
도 1-3에 도시된 실리콘 층(134)과 같은 진성 미세결정 실리콘 층을 증착하는 일부 실시예에는, 1:20 내지 1:200의 실란 가스 대 수소 가스 비율의 가스 혼합물을 제공하는 과정을 포함할 수 있다. 실란 가스는 약 0.3 sccm/L 내지 약 3 sccm/L 의 유량으로 제공될 수 있다. 수소 가스는 약 20 sccm/L 내지 약 200 sccm/L 사이의 유량으로 제공될 수 있다. 일부 실시예에서, 실란 유량은 증착 과정 동안에 제1 유량으로부터 제2 유량으로 하강(ramp down)할 수 있다. 일부 실시예에서, 수소 유량은 증착 과정 동안에 제1 유량으로부터 제2 유량으로 하강(ramp down)할 수 있다. 샤워헤드에는 약 300 밀리와트/cm2 또는 그보다 큰 RF 전력, 바람직하게는 450 밀리와트/cm2 또는 그보다 큰 RF 전력이 제공될 수 있다. 일부 실시예에서는, 전력 밀도(power density)가 증착과정 동안에 제1 전력 밀도로부터 제2 전력 밀도로 하강(ramp down)할 수 있다. 챔버의 압력은 약 1 Torr 내지 약 100 Torr, 바람직하게는 약 3 Torr 내지 약 20 Torr, 더욱 바람직하게는 약 4 Torr 내지 약 12 Torr 사이에서 유지될 수 있다. 진성 실리콘 층의 증착 속도는 약 200Å/분 또는 그보다 더 클 수 있으며, 바람직하게는 약 400Å/분이다. 미세결정 진성 층을 증착하기 위한 장치 및 방법은 발명의 명칭 "광기전성 장치를 위한 미세결정 실리콘 막 증착용 장치 및 방법"으로 2006. 6. 23.에 출원된 미국 특허 출원 제11/426,127호에 개시되어 있으며, 상기 특허는 본 발명이 개시하는 내용과 상반되지 않는 한도 내에서 전체적으로 참조로서 병합된다. 일부 실시예에서는, 미세결정 실리콘 진성 층이 약 20퍼센트 내지 약 80퍼센트, 바람직하게는 55퍼센트 내지 약 75퍼센트의 결정 분율(crystalline fraction)을 가진다. 놀랍게도, 약 70% 또는 그보다 더 적은 결정 분율을 가지는 미세결정 실리콘 진성 층이 개방 회로 전압을 증가시키고 더 높은 전지 효율을 이끈다는 것을 확인하였다.
도 1-3에 도시된 실리콘 층(136)과 같은 n형 비정질 실리콘 층을 증착하는 방법의 일부 실시예에는, 제1 실란 유량에서 선택적인 제1 n형 비정질 실리콘 층을 증착하는 과정 및 상기 제1 실란 유량보다 낮은 제2 실란 유량에서 제1 n형 비정질 실리콘 층 위에 제2 n형 비정질 실리콘 층을 증착하는 과정을 포함할 수 있다. 제1 n형 비정질 실리콘 층은 약 20:1 또는 그보다 더 낮은 비율의 수소 가스 대 실란 가스 비율의 가스 혼합물을 제공하는 과정을 포함할 수 있다. 실란 가스는 약 1 sccm/L 내지 약 10 sccm/L 의 유량으로 제공될 수 있다. 수소 가스는 약 4 sccm/L 내지 약 40 sccm/L 사이의 유량으로 제공될 수 있다. 포스핀(0.5%의 H2 체적 농도)은 약 0.5 sccm/L 내지 약 3.5 sccm/L 사이의 유량으로 제공될 수 있다. 샤워헤드에는 25 밀리와트/cm2 내지 약 250 밀리와트/cm2 사이의 RF 전력이 제공될 수 있다. 챔버의 압력은 약 0.1 Torr 내지 약 20 Torr, 바람직하게는 약 0.5 Torr 내지 약 4 Torr 사이에서 유지될 수 있다. 제1 n형 비정질 실리콘 층의 증착 속도는 약 200Å/분 또는 그보다 더 클 수 있다. 제2 n형 비정질 실리콘 층은 약 1:20 또는 그보다 더 낮은 비율의 수소 가스 대 실란 가스 비율의 가스 혼합물을 제공하는 과정을 포함할 수 있다. 실란 가스는 약 0.2 sccm/L 내지 약 2 sccm/L 의 유량으로 제공될 수 있다. 수소 가스는 약 1 sccm/L 내지 약 10 sccm/L 사이의 유량으로 제공될 수 있다. 포스핀( 0.5%의 H2 체적 농도)는 약 0.5 sccm/L 내지 10 sccm/L 사이의 유량으로 제공될 수 있다. 샤워헤드에는 25 밀리와트/cm2 내지 약 250 밀리와트/cm2 사이의 RF 전력이 제공될 수 있다. 챔버의 압력은 약 0.1 Torr 내지 약 20 Torr, 바람직하게는 약 0.5 Torr 내지 약 4 Torr 사이에서 유지될 수 있다. 제2 n형 비정질 실리콘 층의 증착 속도는 약 200Å/분 또는 그보다 더 클 수 있다.
도 5는 도 4의 PECVD 챔버(400) 또는 실리콘 막 증착이 가능한 다른 적절한 챔버와 같은, 다수의 프로세스 챔버(531-537)를 가지는 프로세싱 시스템(500)의 일 실시예의 개략적인 평면도이다. 프로세싱 시스템(500)은 프로세스 챔버(531-537) 및 로드록 챔버(510)에 결합된 이송 챔버(520)를 포함한다. 로드록 챔버(510)는 시스템 외부의 주변 환경과 프로세스 챔버(531-537) 및 이송 챔버(520) 내의 진공 환경 사이에서 기판이 이송될 수 있게 한다. 로드록 챔버(510)는 하나 또는 그보다 많은 기판을 유지하는 하나 또는 그보다 많은 배기가능 영역(evacuatable regions)을 포함한다. 배기가능 영역은 프로세싱 시스템(500)으로 기판을 투입하는 동안에 펌핑 다운(pump down)되며, 프로세싱 시스템(500)으로부터 기판을 배출하는 동안 통기(vent)된다. 일 실시예에서, 이송 챔버(520)는 내부에 배치되는 하나 이상의 진공 로봇(522)을 가지는데, 이는 이송 챔버(520)가 진공 상태에서 유지되는 동안 프로세스 챔버(531-537)와 로드록 챔버(510) 사이에서 기판을 이송하도록 구성된다. 다른 실시예에서는, 이송 챔버(520)가 대기압 부근에서 유지되며 불활성 가스를 포함한다.
프로세싱 시스템(500)의 일 실시예에서는, 프로세스 챔버(531-537) 중 하나가 제1 또는 제2 p-i-n 접합부의 p형 실리콘 층(들)을 증착하도록 구성되며, 프로세스 챔버(531-537) 중 다른 하나는 제1 또는 제2 p-i-n 접합부의 진성 실리콘 층(들)을 증착하도록 구성되며, 프로세스 챔버(531-537) 중 다른 하나는 제1 또는 제2 p-i-n 접합부의 n형 실리콘 층(들)을 증착하도록 구성된다. 3개 챔버 프로세스 구성이 다소의 오염 제어 이점을 가질 수는 있으나, 대체로 2개 챔버 프로세싱 시스템(이하에서 추가로 설명됨)보다 더 낮은 기판 처리량을 가질 것이며, 이송 과정의 회수 증가로 인해 로봇 이용이 훨씬 많게 되어 프로세스 절차가 로봇에 한정될 것이며, 챔버 중 하나가 어떤 프로세스나 하드웨어 문제를 해결하기 위해 생산에서 배제되면 프로세스 챔버 활용 효율이 매우 떨어지게 된다.
본 발명의 일 실시예에서는, 하나의 프로세싱 시스템(500)이, 도 1-3에서 설명된 제1 p-i-n 접합부(120)와 같이, 다중 접합 태양 전지의 진성 비정질 실리콘 층(들)을 포함하는 제1 p-i-n 접합부를 증착하도록 구성된다. 일 실시예에서는, 프로세스 챔버(531-537) 중 하나가 제1 p-i-n 접합부의 p형 실리콘 층(들)을 증착하도록 구성되는 한편, 나머지 프로세스 챔버(531-537)는 각각 제1 p-i-n 접합부의 n형 실리콘 층(들) 및 진성 비정질 실리콘 층(들) 모두를 증착하도록 구성된다. 일 실시예에서는, 제1 p-i-n 접합부(120)의 n형 실리콘 층(들) 및 진성 비정질 실리콘 층(들)이, 증착 단계 사이에서 (이하에서 설명되는) 패시베이션(passivation) 프로세스를 수행하지 않고 동일한 챔버에서 증착될 수 있다. 프로세싱 시스템(500) 및 그 구성 요소에 대한 설명이 제1 p-i-n 접합부의 다양한 요소를 형성하기 위한 사용을 참조하고 있지만, 프로세싱 시스템(500)은 본 명세서에 기술된 본 발명의 기본 범위 내에서 제1 p-i-n 접합부, 제2 p-i-n 접합부, 제1 및 제2 p-i-n 접합부, 또는 이들의 다른 조합을 형성하도록 구성될 수 있으므로, 이러한 구성을 본 명세서에 기술된 본 발명의 범위에 관해 한정하고자 하는 것은 아니다.
프로세싱 시스템(500)에서 실행되는 기판 프로세싱 절차의 일 예에서는, 기판이 로드록 챔버(510)를 통해 프로세싱 시스템(500)으로 들어가고, 진공 로봇에 의해 p형 실리콘 층(들)을 증착하도록 구성된 전용 프로세스 챔버로 이송되며, 진공 로봇에 의해 진성 실리콘 층(들) 및 n형 실리콘 층(들)을 증착하도록 구성된 나머지 프로세스 챔버 중 하나로 이송되며, 진공 로봇에 의해 로드록 챔버(510)로 이송된다. 도 5에 도시된 바와 같은 일 예에서는, 기판상에 하나 또는 그보다 많은 p형 실리콘 층(들)을 증착하도록 구성된 프로세스 챔버(531)로 진공 로봇(522)에 의해 기판이 이송되고(경로(A1) 참조), 이후 n형 실리콘 층(들) 및 진성 실리콘 층(들) 모두를 증착하도록 구성된 프로세스 챔버(534)로 진공 로봇(522)에 의해 이송되고(경로(A2) 참조), 이후 로드록 챔버(510)로 회수되며(경로(A3) 참조), 그리고 나서 기판이 시스템으로부터 제거될 수 있다.
p형 층의 두께가 150Å이고 증착 속도가 500Å/분이라고 가정하면, p형 층을 증착하기 위한 시간은 대략 0.3분이다. 220Å/분의 증착 속도에서 2,700Å의 진성 층에 있어서, 진성 층을 증착하는 시간은 대략 12.3분이다. 500Å/분의 증착 속도에서 250Å의 n형 층을 가정하면, n형 층을 증착하는 데에는 대략 0.5분이 소요될 것이다. 따라서, 한 챔버가 p형 층의 증착에 할당되고 다수의 챔버가 i-n 층의 증착에 할당되면, i-n 층을 동시에 생산할 수 있는 프로세스 챔버의 개수를 증가시킴으로써 기판의 처리량 증가가 실현될 수 있다는 것을 확인할 수 있다. 즉, 연속적인 일련의 기판이 프로세스 챔버(531)와 같이 p형 층을 증착하도록 구성된 프로세스 챔버로부터 이송 챔버(520)에 의해 로딩되어 다뤄질 수 있으며, 이후 i-n 층을 형성하기 위하여 프로세스 챔버(532 내지 537)와 같은 하나 이상의 후속 프로세스 챔버로 각각의 기판을 이송할 수 있다.
일 실시예에서는, 각각의 프로세스 챔버에서의 프로세싱 시간 및 프로세싱 절차가 기판 처리량 및 프로세스 결과를 향상시키도록 조정될 수 있다. 제1 프로세스 챔버가 p형 층을 증착하고 제2 프로세스 챔버가 진성 층 및 n형 층을 증착하도록 구성된 일 예에서는, 기판이 제2 프로세스 챔버로 이송되기 전에 기판을 원하는 온도로 가열 또는 냉각시키기 위해 제1 챔버의 기판 지지부 상에 기판이 위치하는 시간을 추가하는 것과 같이, 프로세싱 시간을 조정하는 것이 바람직할 수 있다. 이러한 경우에는, 제1 프로세스 챔버에서의 증착 시간이 일반적으로 제2 프로세스 챔버에서의 프로세싱 시간 보다 더 적기 때문에, 기판 온도를 균형 맞추기 위해 추가되는 시간은 제1 프로세스 챔버에서 소요되는 추가 시간에 의해 기판 처리량이 영향받지 않도록 조정될 수 있다. 일 실시예에서는, 프로세스 결과 및 시스템 처리량을 향상시키기 위하여 프로세싱 시간, 기판 대기 시간(queue times), 및 기타 프로세스 파라미터를 조정하고 제어하도록 시스템 제어기(447)가 구성된다.
2챔버 프로세싱 구성에서는, i-n 층 생성 전용 챔버 각각에서 i-n 층의 증착 이후에 프로세스가 반복될 수 있다. 그러나 후속 기판상에 형성되는 진성 층에 오염물질이 섞이는 것을 방지하기 위하여, 어느 정도의 원하는 간격에서 i-n 층 생성 전용 챔버 각각에서 시즈닝 프로세스(seasoning process)(600)와 같은 세정 프로세스를 실행함으로써 프로세싱 절차의 장치 생산량이 향상될 수 있다는 것이 밝혀졌다. 시즈닝 프로세스(600)는 일반적으로 프로세스 챔버로부터 이전에 증착된 물질을 제거하는데 사용되는 하나 또는 그보다 많은 단계 및 본 명세서에 기술된 실시예 중 하나에 따라 설명된 바와 같이 프로세스 챔버 부분 상에 물질을 증착하는데 사용되는 하나 또는 그보다 많은 단계를 포함한다. 도 6은 순차적으로 처리된 기판(102) 상에 순차적으로 형성된 층에서의 오염을 감소시키는데 사용되는 시즈닝 프로세스(600)의 일 실시예를 설명한다.
제1 단계, 즉 세정 프로세스(602)에서는, 챔버 내에서 하나 이상의 세정 단계가 실행되어 프로세스 챔버 내의 구성 부품(예를 들어 벽(402), 쉐도우 프레임(43), 샤워헤드(410))의 표면상에 있는 이전 증착 물질의 적어도 일부를 제거한다. 이러한 세정 프로세스 중 하나는, 앞서 언급되었고 본 명세서에 참조로 병합되는 미국 특허 제5,788,778호에 개시된 것과 같이, NF3, F2, CF4, SF6, C2F6, CCl4, C2Cl6, 할로겐 및/또는 할로겐 함유 화합물 등과 같은 세정 가스를 사용하는 고 전력 원격 여기 원(high powered remote excitation source)을 이용한다. 대안적으로 원격 플라스마 공급원을 사용하는 것과 달리, 세정 프로세스(602)는 적절한 세정 가스를 사용하여 프로세스 챔버(400)의 프로세스 영역(406) 내에 플라스마를 발생시킴으로써 이루어진다. 일반적으로, 미립자 오염원을 줄이고/줄이거나 이전에 증착된 층에 함유된 도펀트로 인해 후속적으로 증착되는 진성 층(들)이 오염될 가능성을 줄이기 위해 챔버 부품(예를 들어 벽(402), 바닥(404), 샤워헤드(410), 기판 지지부(430)) 상에 후속적으로 증착되는 물질의 접착에 영향을 미칠 수 있는 모든 오염물질 및 이전에 증착된 층(들)을 제거하도록 세정 프로세스(602)가 실행된다.
다음 단계, 즉 정화 단계(purging step)(604)에서는, 챔버 부품의 표면상에 또는 프로세스 영역 내에 배치되는 바람직하지 않은 모든 잔여 오염물질을 제거하기 위하여 프로세스 챔버의 프로세스 영역으로 가스가 전달된다. 일 실시예에서 정화 단계(604)는 수소(H2) 가스와 같은 반응성 가스(들)를 함유하는 정화 가스를 PECVD 프로세스 챔버로 유동시킴으로써 실행된다. 일 예에서는, 정화 가스가 아르곤과 같은 불활성 가스를 포함한다. 일 구성에서는, 프로세싱 중에 불활성 가스의 에너지 및 반응 가스(들)의 활성(activity)을 증가시키기 위하여 정화 단계(604) 중에 플라스마를 생성시키는 것도 바람직하다. 정화 단계(604) 중에 수소 함유 플라스마의 형성시키는 것은 이전 세정 프로세스(602) 단계(들) 중에 챔버 표면에 접착되거나 흡착된 바람직하지 않은 모든 오염물질을 제거하는데 효과적일 수 있다. 일 예에서는, 진공 펌프 시스템(예를 들어 도 4의 진공 펌프(409))에 의해 제거되는 휘발성 HF 함유 증기를 형성하여 챔버 표면상에 접착되거나 흡착된 바람직하지 않은 플루오르(F) 함유 오염물질을 제거하기 위하여 수소 플라스마가 이용된다.
다음 단계, 즉 시즈닝 프로세스(606)에서는, 프로세스 챔버 부품의 표면(들) 상에 시즈닝 층이 배치된다. 일 실시예에서는, 시즈닝 층이 비정질 실리콘 층인데, 이는 프로세스 챔버 부품의 표면상에 비정질 실리콘 층을 증착하도록 증착 챔버를 통해 실란과 같은 적절한 가스를 유동시키고 플라스마를 생성시킴으로써 증착된다. 따라서 시즈닝 층은 다양한 프로세스 챔버 부품상에 배치되는 모든 잔여 증착 물질에 대한 차폐물(shield)로서 작용한다. 시즈닝 층은 일반적으로 챔버 부품상에 남겨져 있는 증착된 n형 및/또는 p형 층으로 인해, 증착되는 진성 층이 오염되는 것을 방지하고/방지하거나 감소시키는데 효과적이다. 일 예에서는, 약 0.1 Torr 내지 약 20 Torr 사이의 챔버 압력에서 약 1:20 또는 그보다 낮은 비율의 수소 가스 대 실란 가스의 가스 혼합물을 제공함으로써 증착된다. 실란 가스는 약 0.5 sccm/L 내지 약 7 sccm/L 의 유량으로 제공될 수 있으며, 수소 가스는 약 5 sccm/L 내지 약 60 sccm/L 사이의 유량으로 제공될 수 있다. 샤워헤드에는 15 밀리와트/cm2 내지 약 250 밀리와트/cm2 사이의 RF 전력이 제공될 수 있다. 일 예에서, 시즈닝 층의 두께는 약 200Å보다 더 크다. 다른 예에서는, 시즈닝 층의 두께가 약 500Å보다 더 크다. 또 다른 예에서는, 시즈닝 층의 두께가 약 500Å 내지 약 1500Å이다.
일반적으로, 시즈닝 프로세스(600)는 프로세스 챔버의 프로세스 영역에 기판이 배치되지 않은 채 실행된다. 그러나 몇몇 경우에는, 하나 또는 그보다 많은 시즈닝 프로세스(600) 단계 동안에, 추후의 기판 오염 및 장치 생산량 문제를 감소시키기 위하여, 더미 기판(dummy substrate), 또는 사용 불가능(non-usable) 기판이 기판 지지부 상에 위치한다. 일 예에서는, 더미 기판이 기판 지지 표면상에 배치되어 기판 지지 표면상에 시즈닝 층이 증착되는 것을 방지한다.
따라서, 제1 p-i-n 접합부(120) 및/또는 제2 p-i-n 접합부(130) 내에 하나 또는 그보다 많은 층을 형성하는데 사용되는 기판 프로세싱 절차의 장치 생산량을 향상시키기 위하여, 시즈닝 프로세스(600)는 클러스터 기구(cluster tool)(예를 들어 도 5의 프로세싱 시스템(500)) 내의 각각의 프로세스 챔버에서 실행되는 증착 단계 사이에서 규칙적인 간격으로 실행된다. 도 7A는 프로세스 챔버에서 실행되는 프로세싱 절차(700)의 일 실시예를 설명하는데, 여기서는 기판상에서 기판 증착 프로세스(705A)가 실행된 이후에 프로세스 챔버 부품 상에서 시즈닝 프로세스(600)가 실행된다. 일 예에서는, 도 7A에 도시된 바와 같이, 기판 증착 프로세스(705)가 2단계의 증착 프로세스를 포함하는데, 여기서는 진성 층이 기판의 표면상에 증착되고(즉, 단계(702)) 이후 도펀트 함유 층이 진성 층 위에 증착된다(즉, 단계(704)). 일 예에서는 도펀트 함유 층이 앞서 설명한 바와 같이 n형 층이거나 p형 층이다.
도 7B는 프로세스 챔버에서 실행되는 프로세싱 절차(700)의 일 실시예를 설명하는데, 여기서는 프로세스 챔버 부품상에 시즈닝 프로세스(600)를 실행하기에 앞서 기판 증착 프로세스(705B) 중에 기판상에 단일 층이 증착된다. 일 예에서 기판 증착 프로세스(705B)는, 기판 표면상에 도핑 층(doped layer)이 증착되는 단일 증착 프로세스 단계(즉, 단계(722))를 포함한다. 일 예에서는, 도펀트 함유 층이 앞서 설명한 바와 같이 n형 층이거나 p형 층이다. 도 7A-7B가 2단계의 증착 프로세스 및 단일 단계의 증착 프로세스를 각각 설명하고 있지만, 본 명세서에 기술된 본 발명의 기본 범위 내에서 다른 복수 단계 증착 프로세스가 실행될 수 있으므로, 이러한 구성이 본 발명의 범위에 관한 한정을 하고자 하는 것은 아니다.
도 8은 프로세스 챔버 내에서 실행되는 프로세싱 절차(800)의 일 실시예를 설명하는데, 여기서는 일련의 증착 프로세스 단계(예를 들어 도면 부호 805A-805N)가 다수의 기판상에서 실행되며 각각의 증착 프로세스 단계 이후에는 일련의 시즈닝 프로세스(예를 들어 도면 부호 600A-600N)가 실행된다. 도 8에 도시된 바와 같이, 프로세싱 절차(800)는 연속적인 N번의 회수로 기판상에 하나 또는 그보다 많은 층을 형성하고 이후 프로세스 챔버 부품상에 시즈닝 프로세스를 실행하는 과정을 포함하며, 이때 N은 원하는 기판 개수이다. 일 예에서는, 각각의 증착 프로세스(805A-805N)가 기판상에 진성 층을 형성하고 이후 n형 또는 p형 층과 같은 도펀트 함유 층을 형성하는 과정을 포함한다. 일반적으로, 시즈닝 프로세스(600A-600N) 단계는 앞서 설명한 시즈닝 프로세스(600)와 유사하다. 또한, 본 명세서에서 설명되는 증착 프로세스 단계(805A-805N)는 앞서 설명한 증착 프로세스(705A-705B) 및/또는 프로세스 예 중 하나 이상과 대체로 유사하다.
프로세싱 시스템 내의 기판 처리량을 증가시키기 위해, 패시베이션 프로세스(900)(도 9)와 같은 덜 복잡한 세정 프로세스가 프로세스 절차의 다양한 부분 중에 시즈닝 프로세스(600)의 위치에 사용될 수 있다. 각각의 기판(102)상에 i-n 층을 증착한 이후에, 또는 일부 다른 원하는 간격을 두고 패시베이션 프로세스(900)를 실행하며, 기판 처리량이 증가될 수 있으면서도 프로세스 챔버 내에 바람직한 오염 수준이 유지될 수 있다는 것이 밝혀졌다. 도 9는 순차적으로 처리된 기판(102)상에 순차적으로 형성된 층의 오염을 감소시키는데 사용되는 패시베이션 프로세스(900)의 일 실시예를 도시한다.
제1 단계, 즉 정화 단계(902)에서는, 챔버 부품의 표면상에 또는 프로세스 영역 내에 배치되는 바람직하지 않은 모든 잔여 오염물질을 제거하기 위하여 프로세스 챔버의 프로세스 영역으로 가스가 전달된다. 일 실시예에서 정화 단계(902)는 수소(H2) 가스와 같은 반응성 가스(들)를 함유하는 정화 가스를 PECVD 프로세스 챔버로 유동시킴으로써 실행된다. 일 예에서는, 정화 가스가 아르곤과 같은 불활성 가스를 포함한다. 일 구성에서는, 프로세싱 중에 불활성 가스의 에너지 및 반응 가스(들)의 활성(activity)을 증가시키기 위하여 정화 단계(902) 중에 플라스마를 생성시키는 것도 바람직하다. 정화 단계(902) 중에 수소 함유 플라스마의 형성시키는 것은 이전 증착 프로세스 중에 챔버 표면에 접착되거나 흡착된 바람직하지 않은 모든 오염물질을 제거하는데 효과적일 수 있다. 그러나 패시베이션 프로세스(900)의 일부 실시예에서는, 정화 단계(902)가 선택적으로 요구되며, 따라서 일부 경우에는 패시베이션 프로세스(900)가 아래에서 설명되는 시즈닝 프로세스(904)만을 포함한다.
다음 단계, 즉 시즈닝 프로세스(904)에서는, 프로세스 챔버 부품의 표면(들) 상에 패시베이션 층이 배치된다. 일 실시예에서는, 패시베이션 층이 비정질 실리콘 층인데, 이는 프로세스 챔버 부품의 표면상에 비정질 실리콘 층을 증착하도록 증착 챔버를 통해 실란과 같은 적절한 가스를 유동시키고 플라스마를 생성시킴으로써 증착된다. 따라서 패시베이션 층은 다양한 프로세스 챔버 부품상에 배치되는 모든 잔여 증착 물질에 대한 차폐물(shield)로서 작용한다. 패시베이션 층은 일반적으로 챔버 부품상에 남겨져 있는 증착된 n형 및/또는 p형 층으로 인해, 증착되는 진성 층이 오염되는 것을 방지하고/방지하거나 감소시키는데 효과적이다. 일 예에서는, 약 0.1 Torr 내지 약 20 Torr 사이의 챔버 압력에서 약 1:20 또는 그보다 낮은 비율의 수소 가스 대 실란 가스의 가스 혼합물을 제공함으로써 증착된다. 실란 가스는 약 0.5 sccm/L 내지 약 7 sccm/L 의 유량으로 제공될 수 있으며, 수소 가스는 약 5 sccm/L 내지 약 60 sccm/L 사이의 유량으로 제공될 수 있다. 샤워헤드에는 15 밀리와트/cm2 내지 약 250 밀리와트/cm2 사이의 RF 전력이 제공될 수 있다. 일 예에서, 패시베이션 층의 두께는 약 200Å보다 더 크다. 다른 예에서는, 패시베이션 층의 두께가 약 500Å보다 더 크다. 또 다른 예에서는, 패시베이션 층의 두께가 약 500Å 내지 약 1500Å이다.
시즈닝 프로세스(904)의 일 실시예에서는, 증착 과정 동안에 패시베이션 층으로 혼합되는 도펀트 함유 가스의 첨가에 의하여 단계(904) 중에 형성되는 패시베이션 층에 원하는 형태의 도펀트가 첨가된다. 몇몇 경우에는, 프로세싱 중에 기판(102)상에 증착된 하나 또는 그보다 많은 층에 함유된 도펀트(들)와 반대 형태의 도펀트를 패시베이션 층에 도핑하는 것이 바람직하다. 도너(donor)나 억셉터(acceptor)와 같이 반대 형태의 도펀트로 패시베이션 층을 형성하면, 첨가된 도펀트 원자가 이전 기판 증착 프로세스로부터 남겨진 모든 잔여 도펀트 오염물질의 효과를 중화시키게 되고, 이는 결국 기판상에 형성되는 후속적으로 증착된 진성 층이 되는 것으로 여겨진다. 일 예에서는, 이전 증착 프로세스로부터 남겨진 잔여 인(P) 도펀트 재료의 효과를 중화시키기 위해 비정질 실리콘 패시베이션 층에 붕소(B)를 도핑하는 것이 바람직하다. 일 실시예에서는, 앞서 설명한 바와 같이, 시즈닝 프로세스(606)에 형성된 시즈닝 층에 도펀트를 첨가하는 것이 바람직하다.
일반적으로, 패시베이션 프로세스(900)는 프로세스 챔버의 프로세스 영역에 기판이 배치되지 않은 채 실행된다. 그러나 몇몇 경우에는, 하나 또는 그보다 많은 패시베이션 프로세스(900) 단계 동안에, 추후의 기판 오염 및 장치 생산량 문제를 감소시키기 위하여, 더미 기판(dummy substrate), 또는 사용 불가능(non-usable) 기판이 기판 지지부 상에 위치한다. 일 예에서는, 더미 기판이 기판 지지 표면상에 배치되어 기판 지지 표면상에 패시베이션 층이 증착되는 것을 방지한다.
도 10은 프로세스 챔버 내에서 실행되는 기판 프로세싱 절차(1000)의 일 실시예를 도시하는데, 여기서는 일련의 증착 프로세스 단계(1006)가 일련의 기판상에서 실행되고 이후 프로세스 챔버 내에서 시즈닝 프로세스(600)가 실행된다. 도 10에 도시된 바와 같이, 프로세싱 절차(1000)는 N 개의 기판상에 하나 또는 그보다 많은 층을 형성하고(예를 들어 단계(805A-805N)), 이후 프로세스 챔버 부품상에 시즈닝 프로세스(600)를 실행하고, 이후 추가적인 N 개의 기판상에 하나 또는 그보다 많은 층을 형성하고(예를 들어 단계(805N+1 내지 805N+N)), 이후 프로세스 챔버 부품상에 제2 시즈닝 프로세스(600)를 실행하는 과정을 포함하며, 이때 N은 원하는 기판 개수이다. 프로세스 절차(1000)의 일 예에서, 일련의 증착 프로세스 단계(1006)의 각각의 증착 프로세스 단계는 기판상에 n형 또는 p형 층과 같이 도핑된 층을 형성하는 과정을 포함한다. 다른 실시예에서는, 일련의 증착 프로세스 단계(1006)의 각각의 증착 프로세스 단계(예를 들어 단계(805A-805N))는 기판상에 p형 도핑 층을 형성하는 과정을 포함하며, 여기서 시즈닝 프로세스가 실행되는 빈도(frequency)(즉, N)는 매 1 내지 50개 기판당 1회이다. 또 다른 실시예에서, 기판상에 p형 도핑 층을 증착하도록 구성된 챔버 내에서 시즈닝 프로세스가 실행되는 빈도(즉, N)는 매 10 내지 50개 기판당 1회이다.
도 11은 프로세스 챔버 내에서 실행되는 기판 프로세싱 절차(1100)의 일 실시예를 도시하는데, 여기서는 일련의 증착 프로세스 단계(1106)가 일련의 기판상에서 실행되고 이후 프로세스 챔버 내에서 시즈닝 프로세스(600)가 실행된다. 도 11에 도시된 바와 같이, 프로세싱 절차(1100)는 N 개의 기판상에 하나 또는 그보다 많은 층을 형성하고(예를 들어 단계(805A-805N)), 이후 프로세스 챔버 부품상에 시즈닝 프로세스(600)를 실행하고, 이후 추가적인 N 개의 기판상에 하나 또는 그보다 많은 층을 형성하고(예를 들어 단계(805N+1 내지 805N+N)), 이후 프로세스 챔버 부품상에 제2 시즈닝 프로세스(600)를 실행하는 과정을 포함하며, 이때 N은 원하는 기판 개수이다. 프로세싱 절차(1100)의 일 실시예에서는, 도 11에 도시된 바와 같이, 기판상에 하나 또는 그보다 많은 층이 형성되는 각각의 증착 단계 사이에서(예를 들어, 단계(805A-805N-1), 단계(805N+1-805N+N-1)) 패시베이션 프로세스(900)를 실행하는 것도 바람직하다. 일 실시예에서는, 한 쌍의 기판 증착 단계 사이에서 시즈닝 프로세스(600)를 실행하기 전에 또는 후에 패시베이션 프로세스(900)를 실행할 필요가 없다. 예를 들어, 도 11에 도시된 바와 같이, 단계(805N)와 단계(805N+N)가 완료된 이후에 단지 시즈닝 프로세스(600)만이 실행된다. 이러한 구성에서는, 프로세스 챔버 내의 오염 수준이 감소될 수 있으며, 증착된 층의 오염을 감소시키기 위해 각각의 증착 단계 이후에 세정 형태의 프로세스 단계를 추가한 것의 처리량 영향이 최소화될 수 있다. 일반적으로, 도 11에 도시된 각각의 패시베이션 프로세스 단계(예를 들어, 단계(900A, 900B, 900N+1))는 위에서 설명한 패시베이션 프로세스(900)와 유사하다.
프로세스 절차(1100)의 일 예에서, 일련의 증착 프로세스 단계(1106)의 각각의 증착 프로세스 단계(예를 들어, 단계(805A-805N))는 기판상에 진성 층을 형성하고 이후 n형 또는 p형 층과 같이 도핑된 층을 형성하는 과정을 포함한다. 다른 실시예에서는, 일련의 증착 프로세스 단계(1106)의 각각의 증착 프로세스 단계(예를 들어 단계(805A-805N))는 기판상에 진성 층을 형성하고 이후 n형 도핑 층을 형성하는 과정을 포함하며, 여기서 시즈닝 프로세스가 실행되는 빈도(frequency)(즉, N)는 매 1 내지 20개 기판당 1회이며 패시베이션 프로세스는 다른 프로세스 단계 사이에서 실행된다. 또 다른 실시예에서, 기판상에 진성 층을 형성하고 이후 n형 도핑 층을 증착하도록 구성된 챔버 내에서 시즈닝 프로세스가 실행되는 빈도(즉, N)는 매 10 내지 20개 기판당 1회이며 패시베이션 프로세스는 다른 프로세스 단계 사이에서 실행된다.
도 12는 2개 이상의 프로세스 챔버를 포함하는 클러스터 기구에서 실행되는 기판 프로세싱 절차(1200)의 일 실시예를 도시하는데, 여기서는 일련의 증착 프로세스 단계가 일련의 기판상에서 실행된 이후에 하나 또는 그보다 많은 세정 형태의 프로세스(즉, 시즈닝 프로세스(600) 및 패시베이션 프로세스(900))가 원하는 간격을 두고 각각의 프로세스 챔버에서 실행된다. 도 12에 도시된 바와 같이, 장치의 여러 부분을 형성하는데 사용되는 프로세싱 절치는 제1 프로세스 챔버에서 하나 또는 그보다 많은 층을 형성하고(예를 들어, 단계(1205A-N)), 기판을 제2 프로세스 챔버로 이송하고(예를 들어, 단계(1208A-N)), 이후 제2 프로세스 챔버에서 기판상에 하나 또는 그보다 많은 층을 형성하는 과정(예를 들어, 단계(1207A-N))을 포함한다. 일 예에서 제1 프로세스 챔버는 위에서 설명한 증착 프로세스 단계(1006)를 실행하도록 구성되며, 제2 프로세스 챔버는 위에서 설명한 증착 프로세스 단계(1106)를 실행하도록 구성된다. 이러한 예에서, 프로세스 단계(1205A-1205N)는 도 10과 관련하여 위에서 설명한 프로세스 단계(805A-805N)와 유사하며, 프로세스 단계(1207A-1207N)는 도 11과 관련하여 위에서 설명한 프로세스 단계(805A-805N)와 유사하다. 시즈닝 프로세스(600)가 실행되기 전에 제1 및 제2 프로세스 챔버에서 처리될 수 있는 바람직한 기판 개수는 각각 N개의 기판과 Z개의 기판이다. 도 12에서는 일반적으로 시즈닝 프로세스가 제1 및 제2 프로세스 챔버에서 실행되는 빈도가 동일(즉, N=Z)한 경우를 설명하고 있으나, 이러한 구성을 본 명세서에 기술된 본 발명의 범위에 관해 제한하고자 하는 것은 아니다. 도 12에 도시된 2챔버 기판 프로세스 절차가 본 명세서에서 설명되는 세정 프로세스 단계의 실시예나 프로세싱 시스템(500)에 포함될 수 있는 프로세스 챔버의 각각의 유형의 개수나 구성을 제한하고자 하는 것이 아니라는 점을 주의해야 한다. 프로세스 챔버에서 시즈닝 프로세스가 실행되는 빈도는 챔버 내에서 실행되는 증착 단계 개수, 챔버 내에서 증착되는 물질의 양, 증착 프로세스 파라미터, 및 챔버 내에서 증착되는 물질의 유형에 따라 대체로 변할 것이다. 도 12에서 설명되는 바와 같이, 다양한 프로세싱 절차 단계는 원하는 회수로 반복되거나 또는 클러스터 기구 내에서 원하는 기판 개수가 처리될 때까지 반복될 수 있다.
본 발명의 일부 실시예에서는, 도 1-3에서 설명된 제2 p-i-n 접합부(130)와 같이, 다중 접합 태양 전지의 진성 미세결정 실리콘 층(들)을 포함하는 제2 p-i-n 접합부를 증착하도록 구성된다. 일 구성에서는, 하나 또는 그보다 많은 프로세스 챔버(531-537)가 제2 p-i-n 접합부의 p형 실리콘 층(들)을 증착하도록 구성되며 나머지 프로세스 챔버(531-537)는 각각 진성 실리콘 층(들) 및 n형 실리콘 층(들) 모두를 증착하도록 구성된다. 일부 실시예에서는, p형 실리콘 층(들)을 형성하기 위하여 프로세스 챔버로 기판을 처리하기 위한 시간이 단일 챔버에서 진성 미세결정 실리콘 층(들) 및 n형 실리콘 층(들)을 형성하기 위한 시간보다 대략 4배 또는 그보다 더 빠르다. 따라서, 제2 p-i-n 접합부를 증착하기 위한 시스템의 일부 실시예에서는, p-챔버 대 i/n-챔버의 비율이 1:4 또는 그보다 크고, 바람직하게는 1:6 또는 그보다 크다.
또한, 프로세싱 시스템(500)의 기판 처리량을 증가시키기 위하여, 시즈닝 프로세스(600) 및/또는 패시베이션 프로세스(900)가 실행되는 빈도 및 증착된 층(예를 들어, 단계(606)의 시즈닝 층, 단계(904)의 패시베이션 층)의 두께가 최적화될 수 있다. 일반적으로, 시즈닝 프로세스(600) 및 패시베이션 프로세스(900)는 보통 장치 기판상에서 실행되는 증착 프로세스 단계와 동시에 실행될 수 없으므로 하나 또는 그보다 많은 이러한 프로세스를 실행하는데 요구되는 시간은 프로세스 챔버의 부담(overhead)을 증가시킬 것이다. 따라서, 이러한 프로세스가 실행되는 빈도는 프로세스를 완료하는데 소요되는 시간, 프로세싱 시스템 내의 챔버 개수, 시스템 내에 위치한 챔버의 유형, 및 각각의 프로세스 챔버에서 실행되는 증착 프로세스 방식 파라미터에 기초하여 선택될 수 있고, 이로써 시스템 처리량을 향상시키게 된다. 결과적으로 본 명세서에 기술된 본 발명의 원리는 일반적으로 각각의 프로세스 챔버의 오염 수준을 제어하면서도 높은 처리량의 증착 프로세스를 제공할 것이다.
일부 실시예에서는, 진성 비정질 실리콘 층을 포함하는 제1 p-i-n 접합부를 증착하기 위한 프로세싱 시스템(500)의 처리량은 진성 미세결정 실리콘 층을 포함하는 제2 p-i-n 접합부를 증착하기 위한 프로세싱 시스템(500)의 처리량보다 2배 더 큰데, 이는 진성 미세결정 실리콘(층)의 두께가 진성 비정질 실리콘 층(들)의 두께보다 더 두껍기 때문이다. 따라서, 진성 비정질 실리콘 층을 포함하는 제1 p-i-n 접합부를 증착하도록 구성된 단일 프로세싱 시스템(500)은 진성 미세결정 실리콘 층(들)을 포함하는 제2 p-i-n 접합부를 증착하도록 구성된 2개 또는 그보다 많은 프로세싱 시스템(500)과 매칭될 수 있다. 하나의 프로세싱 시스템(500) 내에서 제1 p-i-n 접합부가 하나의 기판상에 일단 형성되면, 기판은 외부 환경에 노출되고 제2 시스템으로 이송될 수 있다. 비정질 실리콘 p-i-n 증착과 관련하여 앞서 설명한 시즈닝 프로세스(600) 및/또는 패시베이션 프로세스(900)도 본 명세서에서 설명한 바와 같이 진성 미세결정 실리콘 층에 적용가능하다. 대안적으로, 프로세스 챔버 중 하나를 p형 실리콘 층을 증착하는데 할당하고 프로세스 챔버 중 다른 하나를 n형 실리콘 층을 처리하는데 할당함으로써, 도 5에서 설명되고 앞서 기술된 바와 같은 시스템도 이용될 수 있다. 이러한 환경에서는, 기판이 이송 챔버(520)를 통해 p형 층의 증착에 할당된, 프로세스 챔버(531)와 같은, 프로세스 챔버로 전달될 것이다. 기판상에 p형 층이 일단 증착되면, 기판은 앞서 기술한 바와 같이 진성 층의 증착을 위하여 프로세스 챔버(532 내지 536)와 같은 후속 프로세스 챔버로 진공 로봇(522)에 의하여 이송된다. p형 층에 진성 층이 도포되면 기판은 n형 층의 증착을 위하여 진공 로봇(522)에 의해 프로세스 챔버(537)와 같은 후속 프로세스 챔버로 이송된다. 이러한 환경에서는, 일반적으로 각각의 프로세스 챔버에서 발견되는 오염물질을 감소시키기 위하여 프로세스 챔버 각각에 앞서 설명한 바와 같은 시즈닝 프로세스(600)가 필요할 것이다. 도 13은 3개 이상의 프로세스 챔버를 포함하는 클러스터 기구에서 실행되는 기판 프로세싱 절차(1300)의 일 실시예를 도시하는데, 여기서는 각각의 프로세스 챔버에서 일련의 기판상에 연속된 3개의 상이한 증착 프로세스 단계가 실행되고, 이후 바람직한 간격을 두고 각각의 프로세스 챔버에서 하나 또는 그보다 많은 세정 형태 프로세스(즉, 시즈닝 프로세스(600) 및 패시베이션 프로세스(900))가 실행된다. 도 13에 도시된 바와 같이, 장치의 여러 부분을 형성하기 위해 사용되는 프로세싱 절차는 제1 프로세스 챔버에서 기판상에 제1 층을 형성하는 단계(예를 들어, 단계(1305A-N)), 기판을 제2 프로세스 챔버로 이송하는 단계(예를 들어, 단계(1308A-N)), 제2 프로세스 챔버에서 기판상에 제2 층을 형성하는 단계(예를 들어, 단계(1306A-X)), 기판을 제3 챔버로 이송하는 단계(예를 들어, 단계(1309A-N)), 그리고 나서 제3 프로세스 챔버에서 기판상에 제3 층을 형성하는 단계(예를 들어, 단계(1307A-Z))를 포함한다. 시즈닝 프로세스(600)가 실행되기 전에 제1, 2, 또는 3 프로세스 챔버에서 처리될 수 있는 기판의 바람직한 개수는 각각 N개의 기판, X개의 기판, 및 Z개의 기판이다. 도 13은 일반적으로 제1, 2, 및 3 챔버에서 시즈닝 프로세스가 실행되는 빈도가 동일한 경우(즉, N=X=Z)를 설명하고 있지만, 이러한 구성을 본 명세서에 기술된 본 발명의 범위에 관해 제한하고자 하는 것은 아니다.
전술한 설명은 본 발명의 실시예에 대해 이루어졌으나, 본 발명의 다른 그리고 추가적인 실시예가 본 발명의 기본 범위 내에서 고안될 수 있으며, 본 발명의 범위는 이하의 청구범위에 의해 결정된다.

Claims (15)

  1. 기판상에 태양 전지 장치를 형성하는 방법으로서,
    제1 기판상에 2개 또는 그보다 많은 층을 증착하는 단계로서,
    프로세스 챔버에서 상기 제1 기판의 표면 위에 진성 층을 형성하는 단계; 및
    상기 제1 기판상에 형성된 진성 층 상에 제1 도핑 층을 형성하는 단계;를 포함하는, 제1 기판상에 2개 또는 그보다 많은 층을 증착하는 단계;
    상기 제1 기판상에 2개 또는 그보다 많은 층을 증착한 이후에 상기 프로세스 챔버의 프로세스 영역 내에 배치된 챔버 부품의 표면을 패시베이션 처리하는 단계로서, 상기 챔버 부품의 표면 위에 실리콘을 포함하는 패시베이션 층을 증착하는 단계를 포함하는, 챔버 부품의 표면을 패시베이션 처리하는 단계;
    제2 기판상에 2개 또는 그보다 많은 층을 증착하는 단계로서,
    상기 프로세스 챔버에서 상기 제2 기판의 표면 위에 진성 층을 형성하는 단계; 및
    상기 제2 기판상에 형성된 진성 층 상에 제1 도핑 층을 형성하는 단계;를 포함하는, 제2 기판상에 2개 또는 그보다 많은 층을 증착하는 단계;
    상기 제1 및 제2 기판상에 상기 2개 또는 그보다 많은 층을 증착한 이후에 상기 챔버 부품의 표면을 시즈닝 처리하는 단계로서,
    세정 가스를 이용하여 상기 챔버 부품으로부터 물질을 제거하는 단계; 및
    상기 챔버 부품의 표면 위에 실리콘을 포함하는 시즈닝 층을 증착하는 단계;를 포함하는, 상기 챔버 부품의 표면을 시즈닝 처리하는 단계;
    를 포함하는
    태양 전지 장치 형성 방법.
  2. 제1항에 있어서,
    상기 도핑 층이 n형 실리콘 함유 층 또는 p형 실리콘 함유 층을 포함하는
    태양 전지 장치 형성 방법.
  3. 제1항에 있어서,
    상기 패시베이션 층이 p형 또는 n형 비정질 실리콘 함유 층을 포함하는
    태양 전지 장치 형성 방법.
  4. 제1항에 있어서,
    상기 제1 또는 제2 기판상에 진성 층을 증착하기 이전에 다른 프로세스 챔버에서 제1 또는 제2 기판상에 제2 도핑 층을 증착하는 단계로서, 상기 제2 도핑 층이 상기 제1 도핑 층에 배치된 도펀트 원자와 반대 유형의 도펀트 원자를 포함하는, 제1 또는 제2 기판상에 제2 도핑 층을 증착하는 단계; 및
    상기 제1 또는 제2 기판상에 상기 제2 도핑 층을 증착한 이후에 상기 다른 프로세스 챔버의 프로세스 영역에 배치된 챔버 부품의 표면을 시즈닝 처리하는 단계로서,
    세정 가스를 사용하여 상기 다른 프로세스 챔버에 배치된 챔버 부품으로부터 물질을 제거하는 단계; 및
    상기 다른 프로세스 챔버에 배치된 챔버 부품의 표면 위에 실리콘을 포함하는 시즈닝 층을 증착하는 단계;를 포함하는 챔버 부품의 표면을 시즈닝 처리하는 단계;
    를 더 포함하는
    태양 전지 장치 형성 방법.
  5. 기판상에 태양 전지 장치를 형성하는 방법으로서,
    제1 프로세스 챔버에서 다수의 기판을 처리하는 단계로서,
    다수의 기판상에 그리고 제1 챔버 부품상에 다수의 제1 층을 증착하는 단계로서, 상기 다수의 제1 층 중 하나가 상기 다수의 기판 중 하나의 기판상에 증착될 때 상기 다수의 기판으로부터의 하나의 기판과 상기 제1 챔버 부품이 상기 제1 프로세스 챔버의 프로세스 영역 내에 배치되는, 다수의 제1 층 증착 단계를 포함하는 제1 프로세스 챔버에서 다수의 기판을 처리하는 단계;
    상기 다수의 기판이 처리된 이후에 상기 제1 프로세스 챔버의 프로세스 영역 내에 배치된 제1 챔버 부품의 표면을 시즈닝 처리하는 단계로서,
    세정 가스를 이용하여 상기 제1 챔버 부품상에 배치된 다수의 제1 층의 적어도 일부를 제거하는 단계; 및
    상기 제1 챔버 부품의 표면상에 실리콘을 포함하는 제2 층을 증착하는 단계;를 포함하는 제1 챔버 부품의 표면을 시즈닝 처리하는 단계; 및
    제2 프로세스 챔버에서 다수의 기판을 처리하는 단계로서,
    상기 다수의 기판 중 하나의 기판상에 형성되는 제1 층상에, 그리고 상기 제2 프로세스 챔버의 프로세스 영역에 배치되는 제2 챔버 부품상에 하나 또는 그보다 많은 제3 층을 증착하는 단계;
    상기 하나 또는 그보다 많은 제3 층을 증착한 이후에 상기 프로세스 영역에 배치되는 제2 챔버 부품의 표면을 패시베이션 처리하는 단계로서, 상기 제2 챔버 부품의 표면 위에 실리콘을 포함하는 제4 층을 증착하는 단계를 포함하는 제2 챔버 부품의 표면을 패시베이션 처리하는 단계;를 포함하는 제2 프로세스 챔버에서 다수의 기판을 처리하는 단계;
    를 포함하는
    기판상에 태양 전지 장치를 형성하는 방법.
  6. 제5항에 있어서,
    상기 하나 또는 그보다 많은 제3 층이 진성 실리콘 함유 층을 포함하는
    기판상에 태양 전지 장치를 형성하는 방법.
  7. 제5항에 있어서,
    상기 제1 챔버 부품의 표면을 시즈닝 처리하는 단계가 상기 다수의 제1 층의 적어도 일부를 제거하는 단계 이후에, 그리고 상기 제2 층을 증착하기 이전에 정화 가스로 상기 제1 프로세스 챔버의 프로세스 영역을 정화하는 단계를 더 포함하는
    기판상에 태양 전지 장치를 형성하는 방법.
  8. 제5항에 있어서,
    상기 제1 프로세스 챔버 또는 상기 제2 프로세스 챔버에 증착된 시즈닝 층이 비정질 실리콘 함유 층을 포함하는
    기판상에 태양 전지 장치를 형성하는 방법.
  9. 태양 전지 장치를 형성하는 방법으로서,
    제1 프로세스 챔버의 프로세스 영역에 배치된 챔버 부품의 표면으로부터 증착된 물질을 제거하는 단계;
    상기 제1 프로세스 챔버의 프로세스 영역을 정화 가스로 정화하는 단계;
    상기 챔버 부품의 표면 위에 실리콘을 포함하는 시즈닝 층을 증착하는 단계;
    상기 챔버 부품상에 시즈닝 층을 증착한 이후에 상기 프로세스 영역에 배치된 기판 지지부상에 기판을 위치시키는 단계; 및
    상기 기판의 표면상에 태양 전지 장치의 일부를 형성하는데 사용되는 하나 또는 그보다 많은 층을 증착하는 단계를 포함하는
    태양 전지 장치 형성 방법.
  10. 제9항에 있어서,
    챔버 부품의 표면을 플루오르 함유 가스를 포함하는 반응성 가스 및 RF 생성 플라스마에 노출시킴으로써 상기 시즈닝 층을 증착하기 이전에 상기 챔버 부품의 표면상에 증착된 물질을 제거하는 단계를 더 포함하는
    태양 전지 장치 형성 방법.
  11. 제9항에 있어서,
    상기 프로세스 영역을 정화하는 단계가 상기 프로세스 영역 내에 수소 함유 플라스마를 형성하는 단계를 포함하는
    태양 전지 장치 형성 방법.
  12. 제11항에 있어서,
    상기 정화 가스가 수소와 아르곤을 포함하는
    태양 전지 장치 형성 방법.
  13. 하나 또는 그보다 많은 기판상에 태양 전지 장치를 형성하는 방법으로서,
    클러스터 기구의 이송 챔버상에 하나 이상의 제1 프로세스 챔버를 위치시키는 단계;
    상기 이송 챔버상에 4개 이상의 제2 프로세스 챔버를 위치시키는 단계로서, 상기 하나 이상의 제1 프로세스 챔버 각각과 상기 4개 이상의 제2 프로세스 챔버 각각이 상기 이송 챔버에 배치된 로봇과 이송가능하게 연결되어 있으며, 상기 하나 이상의 제1 프로세스 챔버 각각은 기판상에 p형 층을 증착하도록 구성되고 상기 4개 이상의 제2 프로세스 챔버 각각은 상기 기판상에 진성 층 및 n형 층을 후속적으로 증착하도록 구성되는, 상기 이송 챔버상에 4개 이상의 제2 프로세스 챔버를 위치시키는 단계;
    상기 하나 이상의 제1 프로세스 챔버 중 하나에서 기판의 표면 위에 p형 층을 형성하는 단계;
    상기 4개 이상의 제2 프로세스 챔버 중 하나에서 상기 기판의 표면 위에 진성 층 및 n형 층을 형성하는 단계; 및
    상기 기판이 상기 4개 이상의 제2 프로세스 챔버 중 하나에서 처리된 이후에 상기 4개 이상의 제2 프로세스 챔버 중 하나의 프로세스 영역에 배치된 제2 챔버 부품의 표면을 패시베이션 처리하는 단계로서, 상기 제2 챔버 부품의 표면 위에 실리콘을 함유하는 패시베이션 층을 증착하는 단계를 포함하는, 제2 챔버 부품의 표면을 패시베이션 처리하는 단계;를 포함하는
    하나 또는 그보다 많은 기판상에 태양 전지 장치를 형성하는 방법.
  14. 제13항에 있어서,
    상기 기판상에 형성된 p형 층, 진성 층 및 n형 층 위에 p-i-n 구조를 형성하는 단계로서,
    상기 제2 프로세스 챔버에서 형성된 상기 진성 층 및 상기 n형 층과, 상기 제1 프로세스 챔버에서 형성된 상기 p형 층 위에 제2 p형 층을 형성하는 단계로서, 상기 제2 p형 층이 제3 프로세스 챔버에서 형성되는, 제2 p형 층 형성 단계;
    제4 프로세스 챔버에서 상기 제2 p형 층의 표면 위에 진성 층 및 n형 층을 형성하는 단계;를 포함하는 p-i-n 구조 형성 단계를 더 포함하는
    하나 또는 그보다 많은 기판상에 태양 전지 장치를 형성하는 방법.
  15. 제13항에 있어서,
    상기 제1 프로세스 챔버에 배치된 제1 챔버 부품의 표면상에 시즈닝 처리가 실행되기 이전에 다수의 기판상에서 상기 p형 층의 형성이 실행되며, 상기 시즈닝 처리는
    세정 가스를 이용하여 상기 제1 챔버 부품의 표면상에 형성된 p형 층 중 하나의 적어도 일부를 제거하는 단계; 및
    상기 제1 챔버 부품의 표면 위에 실리콘을 포함하는 층을 증착하는 단계;를 포함하는
    하나 또는 그보다 많은 기판상에 태양 전지 장치를 형성하는 방법.
KR1020107001344A 2008-07-09 2008-07-10 태양 전지 및 이를 형성하기 위한 장치 및 방법 KR20110037924A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/170,387 2008-07-09
US12/170,387 US7875486B2 (en) 2007-07-10 2008-07-09 Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning

Publications (1)

Publication Number Publication Date
KR20110037924A true KR20110037924A (ko) 2011-04-13

Family

ID=40523615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107001344A KR20110037924A (ko) 2008-07-09 2008-07-10 태양 전지 및 이를 형성하기 위한 장치 및 방법

Country Status (6)

Country Link
US (1) US7875486B2 (ko)
JP (1) JP2011527826A (ko)
KR (1) KR20110037924A (ko)
CN (1) CN101755072A (ko)
TW (1) TW201003959A (ko)
WO (1) WO2010005439A1 (ko)

Families Citing this family (252)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090056743A1 (en) * 2007-08-31 2009-03-05 Soo Young Choi Method of cleaning plasma enhanced chemical vapor deposition chamber
WO2009062117A1 (en) * 2007-11-09 2009-05-14 Sunpreme, Inc. Low-cost solar cells and methods for their production
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
DE102009051347A1 (de) * 2009-10-30 2011-05-12 Sunfilm Ag Verfahren zur Herstellung von Halbleiterschichten
DE102010060297A1 (de) * 2009-11-04 2011-07-28 Oerlikon Solar Ag, Trübbach Verfahren zum Entfernen von Kontamination von einem Reaktor
WO2011084381A2 (en) * 2009-12-21 2011-07-14 Applied Materials, Inc. Cleaning optimization of pecvd solar films
WO2011097745A1 (en) * 2010-02-10 2011-08-18 Oerlikon Solar Ag, Trübbach Method for manufacturing a solar panel
CN102024676A (zh) * 2010-05-25 2011-04-20 福建钧石能源有限公司 单室反应器中制造半导体器件的方法
US8999847B2 (en) * 2010-08-16 2015-04-07 Applied Materials, Inc. a-Si seasoning effect to improve SiN run-to-run uniformity
WO2012027857A2 (en) * 2010-09-02 2012-03-08 Oerlikon Solar Ag, Trübbach Method for manufacturing a tandem solar cell with microcrystalline absorber layer
US9017486B2 (en) * 2010-09-09 2015-04-28 International Business Machines Corporation Deposition chamber cleaning method including stressed cleaning layer
ES2385871B1 (es) * 2011-01-07 2013-06-12 Universidad Politécnica De Valencia Material fotovoltaico multiunión tipo p-i-n, dispositivo cerámico fotovoltaico que lo comprende y métodos de obtención de los mismos.
US20120319157A1 (en) * 2011-06-14 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
CN102877041B (zh) * 2011-07-14 2014-11-19 中国科学院微电子研究所 薄膜沉积方法以及半导体器件制造方法
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
CN103022268A (zh) * 2011-09-22 2013-04-03 理想能源设备(上海)有限公司 硅基薄膜太阳能电池制造方法及其制造装置
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US8628999B2 (en) * 2012-02-28 2014-01-14 International Business Machines Corporation Solar cell made in a single processing chamber
US8877617B2 (en) * 2012-09-27 2014-11-04 Sunpower Corporation Methods and structures for forming and protecting thin films on substrates
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6173743B2 (ja) * 2013-03-29 2017-08-02 芝浦メカトロニクス株式会社 プラズマ処理装置、およびプラズマ処理方法
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
JP2019192892A (ja) * 2018-04-18 2019-10-31 東京エレクトロン株式会社 処理システムおよび処理方法
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Ａｓｍ 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
CN111668344B (zh) * 2020-06-29 2021-12-14 浙江晶科能源有限公司 一种太阳能电池的制作方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3990101A (en) 1975-10-20 1976-11-02 Rca Corporation Solar cell device having two heterojunctions
US4063735A (en) 1976-03-15 1977-12-20 Wendel Dan P CB Radio highway board game apparatus
US4068043A (en) 1977-03-11 1978-01-10 Energy Development Associates Pump battery system
US4490573A (en) 1979-12-26 1984-12-25 Sera Solar Corporation Solar cells
US4377723A (en) 1980-05-02 1983-03-22 The University Of Delaware High efficiency thin-film multiple-gap photovoltaic device
US4388482A (en) 1981-01-29 1983-06-14 Yoshihiro Hamakawa High-voltage photovoltaic cell having a heterojunction of amorphous semiconductor and amorphous silicon
US4400577A (en) 1981-07-16 1983-08-23 Spear Reginald G Thin solar cells
JPS59108370A (ja) 1982-12-14 1984-06-22 Kanegafuchi Chem Ind Co Ltd 光起電力装置
US4471155A (en) 1983-04-15 1984-09-11 Energy Conversion Devices, Inc. Narrow band gap photovoltaic devices with enhanced open circuit voltage
US4878097A (en) 1984-05-15 1989-10-31 Eastman Kodak Company Semiconductor photoelectric conversion device and method for making same
JPS61104678A (ja) 1984-10-29 1986-05-22 Mitsubishi Electric Corp アモルフアス太陽電池
JPS6249672A (ja) 1985-08-29 1987-03-04 Sumitomo Electric Ind Ltd アモルフアス光起電力素子
CA1321660C (en) 1985-11-05 1993-08-24 Hideo Yamagishi Amorphous-containing semiconductor device with high resistivity interlayer or with highly doped interlayer
US4755475A (en) 1986-02-18 1988-07-05 Sanyo Electric Co., Ltd. Method of manufacturing photovoltaic device
US4841908A (en) 1986-06-23 1989-06-27 Minnesota Mining And Manufacturing Company Multi-chamber deposition system
US4776894A (en) 1986-08-18 1988-10-11 Sanyo Electric Co., Ltd. Photovoltaic device
US4891330A (en) 1987-07-27 1990-01-02 Energy Conversion Devices, Inc. Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements
JP2738557B2 (ja) 1989-03-10 1998-04-08 三菱電機株式会社 多層構造太陽電池
JP2846651B2 (ja) 1989-03-31 1999-01-13 三洋電機株式会社 光起電力装置
JP2719230B2 (ja) 1990-11-22 1998-02-25 キヤノン株式会社 光起電力素子
US5256887A (en) 1991-07-19 1993-10-26 Solarex Corporation Photovoltaic device including a boron doping profile in an i-type layer
US5419783A (en) 1992-03-26 1995-05-30 Sanyo Electric Co., Ltd. Photovoltaic device and manufacturing method therefor
JP3070309B2 (ja) * 1992-12-07 2000-07-31 富士電機株式会社 薄膜太陽電池の製造方法
JP3164956B2 (ja) 1993-01-28 2001-05-14 アプライド マテリアルズ インコーポレイテッド Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法
FR2711276B1 (fr) 1993-10-11 1995-12-01 Neuchatel Universite Cellule photovoltaïque et procédé de fabrication d'une telle cellule.
US5738731A (en) 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
AUPM483494A0 (en) 1994-03-31 1994-04-28 Pacific Solar Pty Limited Multiple layer thin film solar cells
AUPM982294A0 (en) 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JPH08264815A (ja) 1995-03-23 1996-10-11 Sanyo Electric Co Ltd 非晶質シリコンカーバイド膜及びこれを用いた光起電力素子
JP3223102B2 (ja) 1995-06-05 2001-10-29 シャープ株式会社 太陽電池セルおよびその製造方法
FR2743193B1 (fr) 1996-01-02 1998-04-30 Univ Neuchatel Procede et dispositif de depot d'au moins une couche de silicium hydrogene microcristallin ou nanocristallin intrinseque, et cellule photovoltaique et transistor a couches minces obtenus par la mise en oeuvre de ce procede
JPH09199431A (ja) 1996-01-17 1997-07-31 Canon Inc 薄膜形成方法および薄膜形成装置
US5730808A (en) 1996-06-27 1998-03-24 Amoco/Enron Solar Producing solar cells by surface preparation for accelerated nucleation of microcrystalline silicon on heterogeneous substrates
JPH10117006A (ja) 1996-08-23 1998-05-06 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換装置
KR100251070B1 (ko) 1996-08-28 2000-04-15 미다라이 후지오 광기전력 소자
EP0831538A3 (en) 1996-09-19 1999-07-14 Canon Kabushiki Kaisha Photovoltaic element having a specific doped layer
US5977476A (en) 1996-10-16 1999-11-02 United Solar Systems Corporation High efficiency photovoltaic device
US6552414B1 (en) 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
US6121541A (en) 1997-07-28 2000-09-19 Bp Solarex Monolithic multi-junction solar cells with amorphous silicon and CIS and their alloys
US6337224B1 (en) 1997-11-10 2002-01-08 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer and plasma CVD apparatus used for the method
JP3581546B2 (ja) 1997-11-27 2004-10-27 キヤノン株式会社 微結晶シリコン膜形成方法および光起電力素子の製造方法
JP4208281B2 (ja) 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
JPH11246971A (ja) 1998-03-03 1999-09-14 Canon Inc 微結晶シリコン系薄膜の作製方法及び作製装置
US6303945B1 (en) 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
JPH11274535A (ja) * 1998-03-26 1999-10-08 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置の製造装置
JPH11354820A (ja) 1998-06-12 1999-12-24 Sharp Corp 光電変換素子及びその製造方法
US6077722A (en) 1998-07-14 2000-06-20 Bp Solarex Producing thin film photovoltaic modules with high integrity interconnects and dual layer contacts
EP1115160A4 (en) 1998-08-26 2006-01-04 Nippon Sheet Glass Co Ltd PHOTOVOLTAIC DEVICE
JP4335351B2 (ja) 1999-02-26 2009-09-30 株式会社カネカ シリコン系薄膜光電変換装置の製造方法
EP0994515B1 (en) 1998-10-12 2007-08-22 Kaneka Corporation Method of manufacturing silicon-based thin-film photoelectric conversion device
US6335479B1 (en) 1998-10-13 2002-01-01 Dai Nippon Printing Co., Ltd. Protective sheet for solar battery module, method of fabricating the same and solar battery module
EP2264771A3 (en) 1998-12-03 2015-04-29 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
JP3364180B2 (ja) 1999-01-18 2003-01-08 三菱重工業株式会社 非晶質シリコン太陽電池
JP3046965B1 (ja) 1999-02-26 2000-05-29 鐘淵化学工業株式会社 非晶質シリコン系薄膜光電変換装置の製造方法
EP1032052B1 (en) 1999-02-26 2010-07-21 Kaneka Corporation Method of manufacturing silicon based thin film photoelectric conversion device
JP3589581B2 (ja) 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
US6380480B1 (en) 1999-05-18 2002-04-30 Nippon Sheet Glass Co., Ltd Photoelectric conversion device and substrate for photoelectric conversion device
EP1054454A3 (en) 1999-05-18 2004-04-21 Nippon Sheet Glass Co., Ltd. Glass sheet with conductive film, method of manufacturing the same, and photoelectric conversion device using the same
US6472248B2 (en) 1999-07-04 2002-10-29 Canon Kabushiki Kaisha Microcrystalline series photovoltaic element and process for fabrication of same
DE19935046C2 (de) 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP4459341B2 (ja) 1999-11-19 2010-04-28 株式会社カネカ 太陽電池モジュール
JP2001267611A (ja) 2000-01-13 2001-09-28 Sharp Corp 薄膜太陽電池及びその製造方法
US6477980B1 (en) 2000-01-20 2002-11-12 Applied Materials, Inc. Flexibly suspended gas distribution manifold for plasma chamber
AU1416601A (en) 2000-03-03 2001-09-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2001345272A (ja) 2000-05-31 2001-12-14 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP2002057359A (ja) 2000-06-01 2002-02-22 Sharp Corp 積層型太陽電池
US7351993B2 (en) 2000-08-08 2008-04-01 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
JP3490964B2 (ja) 2000-09-05 2004-01-26 三洋電機株式会社 光起電力装置
US6566159B2 (en) 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
US6632993B2 (en) 2000-10-05 2003-10-14 Kaneka Corporation Photovoltaic module
US6548751B2 (en) 2000-12-12 2003-04-15 Solarflex Technologies, Inc. Thin film flexible solar cell
JP4229606B2 (ja) 2000-11-21 2009-02-25 日本板硝子株式会社 光電変換装置用基体およびそれを備えた光電変換装置
TWI313059B (ko) 2000-12-08 2009-08-01 Sony Corporatio
US6750394B2 (en) 2001-01-12 2004-06-15 Sharp Kabushiki Kaisha Thin-film solar cell and its manufacturing method
US20030044539A1 (en) 2001-02-06 2003-03-06 Oswald Robert S. Process for producing photovoltaic devices
JP4433131B2 (ja) 2001-03-22 2010-03-17 キヤノン株式会社 シリコン系薄膜の形成方法
JP2003007629A (ja) 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
GB0114896D0 (en) 2001-06-19 2001-08-08 Bp Solar Ltd Process for manufacturing a solar cell
JP4560245B2 (ja) 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
JP2003069061A (ja) 2001-08-24 2003-03-07 Sharp Corp 積層型光電変換素子
WO2003036657A1 (fr) 2001-10-19 2003-05-01 Asahi Glass Company, Limited Substrat a couche d'oxyde conductrice transparente, son procede de production et element de conversion photoelectrique
US7309832B2 (en) 2001-12-14 2007-12-18 Midwest Research Institute Multi-junction solar cell device
US20070137698A1 (en) 2002-02-27 2007-06-21 Wanlass Mark W Monolithic photovoltaic energy conversion device
EP1503427A4 (en) 2002-04-09 2011-09-28 Kaneka Corp PROCESS FOR MANUFACTURING THIN FILM PHOTOELECTRIC CONVERTER IN TANDEM
JP2004006537A (ja) 2002-05-31 2004-01-08 Ishikawajima Harima Heavy Ind Co Ltd 薄膜形成方法及び装置並びに太陽電池の製造方法並びに太陽電池
JP2004071716A (ja) 2002-08-02 2004-03-04 Mitsubishi Heavy Ind Ltd タンデム型光起電力素子及びその製造方法
US20050189012A1 (en) 2002-10-30 2005-09-01 Canon Kabushiki Kaisha Zinc oxide film, photovoltaic device making use of the same, and zinc oxide film formation process
US7402747B2 (en) 2003-02-18 2008-07-22 Kyocera Corporation Photoelectric conversion device and method of manufacturing the device
JP4241446B2 (ja) 2003-03-26 2009-03-18 キヤノン株式会社 積層型光起電力素子
JP2004296652A (ja) 2003-03-26 2004-10-21 Canon Inc 積層型光起電力素子
US20040231590A1 (en) 2003-05-19 2004-11-25 Ovshinsky Stanford R. Deposition apparatus for the formation of polycrystalline materials on mobile substrates
AU2004259485B2 (en) 2003-07-24 2009-04-23 Kaneka Corporation Stacked photoelectric converter
JP4068043B2 (ja) 2003-10-28 2008-03-26 株式会社カネカ 積層型光電変換装置
JP4063735B2 (ja) 2003-07-24 2008-03-19 株式会社カネカ 積層型光電変換装置を含む薄膜光電変換モジュール
JP2005135986A (ja) 2003-10-28 2005-05-26 Kaneka Corp 積層型光電変換装置
JP2005123466A (ja) * 2003-10-17 2005-05-12 Sharp Corp シリコン系薄膜光電変換装置の製造方法およびその方法により製造されたシリコン系薄膜光電変換装置
JP4456107B2 (ja) 2004-02-20 2010-04-28 シャープ株式会社 光電変換装置および光電変換装置用基板
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
WO2005122285A2 (en) 2004-06-04 2005-12-22 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
JP2006013403A (ja) 2004-06-29 2006-01-12 Sanyo Electric Co Ltd 太陽電池、太陽電池モジュール、その製造方法およびその修復方法
JP4025755B2 (ja) 2004-07-02 2007-12-26 オリンパス株式会社 内視鏡
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
JPWO2006057161A1 (ja) 2004-11-29 2008-06-05 株式会社カネカ 薄膜光電変換装置用基板、及びそれを備えた薄膜光電変換装置
JP2006269607A (ja) 2005-03-23 2006-10-05 Canon Inc 光起電力素子の製造方法
JP4945088B2 (ja) 2005-04-28 2012-06-06 三洋電機株式会社 積層型光起電力装置
DE102005019225B4 (de) 2005-04-20 2009-12-31 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Heterokontaktsolarzelle mit invertierter Schichtstrukturgeometrie
JP2006310694A (ja) 2005-05-02 2006-11-09 Kaneka Corp 集積化多接合薄膜光電変換装置
JP2006319068A (ja) 2005-05-11 2006-11-24 Kaneka Corp 多接合型シリコン系薄膜光電変換装置、及びその製造方法
US7375378B2 (en) 2005-05-12 2008-05-20 General Electric Company Surface passivated photovoltaic devices
EP1734589B1 (en) 2005-06-16 2019-12-18 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing photovoltaic module
JP2007035914A (ja) 2005-07-27 2007-02-08 Kaneka Corp 薄膜光電変換装置
US8709162B2 (en) 2005-08-16 2014-04-29 Applied Materials, Inc. Active cooling substrate support
US7256140B2 (en) 2005-09-20 2007-08-14 United Solar Ovonic Llc Higher selectivity, method for passivating short circuit current paths in semiconductor devices
US20080057220A1 (en) 2006-01-31 2008-03-06 Robert Bachrach Silicon photovoltaic cell junction formed from thin film doping source
US20080047599A1 (en) 2006-03-18 2008-02-28 Benyamin Buller Monolithic integration of nonplanar solar cells
US7235736B1 (en) 2006-03-18 2007-06-26 Solyndra, Inc. Monolithic integration of cylindrical solar cells
US20070227579A1 (en) 2006-03-30 2007-10-04 Benyamin Buller Assemblies of cylindrical solar units with internal spacing
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
KR20110118183A (ko) * 2006-04-11 2011-10-28 어플라이드 머티어리얼스, 인코포레이티드 솔라 패널 형성을 위한 시스템 아키텍쳐 및 방법
JP2007305826A (ja) 2006-05-12 2007-11-22 Kaneka Corp シリコン系薄膜太陽電池
US7655542B2 (en) 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US20080047603A1 (en) 2006-08-24 2008-02-28 Guardian Industries Corp. Front contact with intermediate layer(s) adjacent thereto for use in photovoltaic device and method of making same
US20080118663A1 (en) * 2006-10-12 2008-05-22 Applied Materials, Inc. Contamination reducing liner for inductively coupled chamber
US20080153280A1 (en) 2006-12-21 2008-06-26 Applied Materials, Inc. Reactive sputter deposition of a transparent conductive film
US20080173350A1 (en) 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US8203071B2 (en) 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US7582515B2 (en) 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
JP2008181965A (ja) 2007-01-23 2008-08-07 Sharp Corp 積層型光電変換装置及びその製造方法
EP2133924A4 (en) 2007-02-16 2011-04-27 Mitsubishi Heavy Ind Ltd PHOTOELECTRIC CONVERTER AND MANUFACTURING METHOD THEREFOR

Also Published As

Publication number Publication date
US7875486B2 (en) 2011-01-25
US20090093080A1 (en) 2009-04-09
WO2010005439A1 (en) 2010-01-14
JP2011527826A (ja) 2011-11-04
TW201003959A (en) 2010-01-16
CN101755072A (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
KR20110037924A (ko) 태양 전지 및 이를 형성하기 위한 장치 및 방법
US7741144B2 (en) Plasma treatment between deposition processes
US7919398B2 (en) Microcrystalline silicon deposition for thin film solar applications
US7582515B2 (en) Multi-junction solar cells and methods and apparatuses for forming the same
US20080173350A1 (en) Multi-junction solar cells and methods and apparatuses for forming the same
KR101019273B1 (ko) 다중-접합 태양 전지들과 이를 형성하기 위한 방법들 및 장치들
US20110174362A1 (en) Manufacture of thin film solar cells with high conversion efficiency
US20090020154A1 (en) Multi-junction solar cells and methods and apparatuses for forming the same
US20110088760A1 (en) Methods of forming an amorphous silicon layer for thin film solar cell application
US20080223440A1 (en) Multi-junction solar cells and methods and apparatuses for forming the same
JP2004006537A (ja) 薄膜形成方法及び装置並びに太陽電池の製造方法並びに太陽電池
US20130112264A1 (en) Methods for forming a doped amorphous silicon oxide layer for solar cell devices
US20090130827A1 (en) Intrinsic amorphous silicon layer
US20100304527A1 (en) Methods of thermal processing a solar cell
WO2010023991A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
JPWO2010087198A1 (ja) 光電変換装置の製造方法，光電変換装置，光電変換装置の製造システム，及び光電変換装置製造システムの使用方法
US20110171774A1 (en) Cleaning optimization of pecvd solar films
EP2304072A1 (en) Solar cells and methods and apparatuses for forming the same
CN112018217A (zh) 硅异质结太阳能电池的制备方法及其太阳能电池
US20110275200A1 (en) Methods of dynamically controlling film microstructure formed in a microcrystalline layer
KR20200013931A (ko) 기판 처리 방법 및 이에 의하여 제조되는 태양 전지
WO2010023948A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid