KR20200013931A - 기판 처리 방법 및 이에 의하여 제조되는 태양 전지 - Google Patents

기판 처리 방법 및 이에 의하여 제조되는 태양 전지 Download PDF

Info

Publication number
KR20200013931A
KR20200013931A KR1020180089180A KR20180089180A KR20200013931A KR 20200013931 A KR20200013931 A KR 20200013931A KR 1020180089180 A KR1020180089180 A KR 1020180089180A KR 20180089180 A KR20180089180 A KR 20180089180A KR 20200013931 A KR20200013931 A KR 20200013931A
Authority
KR
South Korea
Prior art keywords
substrate
silicon layer
layer
forming
tray
Prior art date
Application number
KR1020180089180A
Other languages
English (en)
Inventor
민선기
강준영
문향주
서정호
신원석
신현교
임경진
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020180089180A priority Critical patent/KR20200013931A/ko
Publication of KR20200013931A publication Critical patent/KR20200013931A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 기판 처리 방법 및 이에 의하여 제조되는 태양 전지에 관한 것으로서, 보다 상세하게는 기판 상에 박막을 증착하여 태양 전지를 제조하는 기판 처리 방법 및 이에 의하여 제조되는 태양 전지에 관한 것이다.
본 발명의 실시 예에 따른 기판 처리 방법은, 제1 불순물을 포함하는 박막이 증착된 트레이에 기판을 로딩하는 단계; 상기 기판이 로딩된 트레이를 챔버 내에 반입하는 단계; 상기 챔버 내에서, 상기 기판 상에 배리어 층을 형성하고, 상기 트레이 상에 상기 제2 불순물을 포함하는 박막을 피복하는 봉지층을 형성하는 단계; 및 상기 챔버 내에서, 배리어층 상에 진성 실리콘층을 형성하는 단계;를 포함한다.

Description

기판 처리 방법 및 이에 의하여 제조되는 태양 전지{METHOD FOR PROCESSING SUBSTRATE AND SOLAR CELL FABRICATED BY THE SAME}
본 발명은 기판 처리 방법 및 이에 의하여 제조되는 태양 전지에 관한 것으로서, 보다 상세하게는 기판 상에 박막을 증착하여 태양 전지를 제조하는 기판 처리 방법 및 이에 의하여 제조되는 태양 전지에 관한 것이다.
태양 전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 소자이다.
여기서, 태양 전지는 기판형 태양 전지와 박막형 태양 전지로 구분될 수 있다. 기판형 태양 전지는 실리콘 웨이퍼를 기판으로 이용하여 제조되며, 박막형 태양 전지는 유리 등과 같은 기판 상에 박막 형태로 반도체층을 형성하여 제조된다. 기판형 태양 전지는 박막형 태양 전지에 비하여 효율이 다소 우수한 장점이 있고, 박막형 태양 전지는 기판형 태양 전지에 비하여 제조 비용이 감소되는 장점이 있다. 따라서, 근래에는 기판형과 박막형을 조합한 이종 접합 태양 전지가 제안되고 있다.
태양 전지와 같은 소자를 제조하기 위해서는 소정의 기판에 대한 다수의 공정 처리가 이루어지게 되며, 이에 따라 기판을 다양한 공정 장비 내로 반입하고, 반입된 기판에 대한 기판 처리 공정을 진행한 후, 기판을 반출하는 일련의 공정을 여러 번 반복하여 수행하게 된다.
이러한 일련의 공정을 위한 시스템은 다양한 공정 장비들의 배치에 따라 인라인(inline) 타입과 클러스터(cluster) 타입으로 나뉜다. 일반적으로 태양 전지를 제조하는 시스템은 인라인 타입으로 배치된다. 즉, 복수 개의 기판이 로딩된 트레이는 로드락 장비, 기판 처리 장비 및 언로드락 장비를 순차적으로 통과하며, 기판 처리가 완료된 후 기판은 트레이로부터 언로딩되고, 기판이 언로딩된 트레이는 다시 로드락 장비로 다시 반입된다.
그러나, 이와 같은 일련의 공정을 위한 시스템에서 기판이 로딩되는 트레이에는 전단계의 기판 처리 공정에서 발생하는 처리 부산물이 잔류하게 되며, 트레이에 잔류하는 처리 부산물은 이후의 기판 처리 공정에 악영향을 미치는 문제점이 있었다.
KR 10-2016-0088610 A
본 발명은 트레이에 잔류하는 처리 부산물에 의한 오염을 방지할 수 있는 기판 처리 방법 및 이에 의하여 제조되는 태양 전지를 제공한다.
본 발명의 실시 예에 따른 기판 처리 방법은, 불순물을 포함하는 박막이 증착된 트레이에 기판을 로딩하는 단계; 상기 기판이 로딩된 트레이를 챔버 내에 반입하는 단계; 상기 챔버 내에서, 상기 기판 상에 배리어층을 형성하고, 상기 트레이 상에 불순물을 포함하는 박막을 피복하는 봉지층을 형성하는 단계; 및 상기 챔버 내에서, 배리어층 상에 진성 실리콘층을 형성하는 단계;를 포함한다.
상기 기판을 로딩하는 단계는, 이전 공정에서 상기 불순물을 포함하는 박막이 증착된 트레이에 기판을 로딩할 수 있다.
상기 이전 공정은, 상기 트레이에 로딩되는 다른 기판에 불순물을 함유하는 실리콘층을 형성하는 단계;를 포함할 수 있다.
상기 배리어층 및 봉지층을 형성하는 단계는, 상기 기판을 포함하는 상기 트레이의 전체 영역 상에 실리콘 함유 가스를 공급하여 수행될 수 있다.
상기 진성 실리콘층을 형성하는 단계는, 상기 배리어층 상에 실리콘 함유 가스와 수소 함유 가스를 공급하여 수행될 수 있다.
상기 배리어층 및 봉지층을 형성하는 단계와 상기 진성 실리콘층을 형성하는 단계는, 상기 트레이의 전체 영역 또는 상기 배리어층 상에 동일한 실리콘 함유 가스를 공급할 수 있다.
상기 배리어층 및 봉지층을 형성하는 단계는, 상기 트레이의 전체 영역 상에 실리콘 함유 가스와 함께 수소 함유 가스를 선택적으로 공급할 수 있다.
상기 배리어층을 형성하는 단계는, 실리콘 함유 가스에 대하여 수소 함유 가스를 0 내지 1의 비율을 가지는 공급량으로 공급하고, 상기 진성 실리콘층을 형성하는 단계는, 실리콘 함유 가스에 대하여 수소 함유 가스를 3 내지 5의 비율을 가지는 공급량으로 공급할 수 있다.
상기 진성 실리콘층을 형성하는 단계는 공급되는 수소 함유 가스를 활성화시키는 단계를 포함하고, 상기 배리어층 및 봉지층을 형성하는 단계는 상기 진성 실리콘층을 형성하는 단계에 비하여 수소 함유 가스의 활성화 정도를 낮게 조절할 수 있다.
상기 진성 실리콘층 상에 불순물을 함유하는 실리콘층을 형성하는 단계;를 더 포함하고, 상기 불순물을 함유하는 실리콘층을 형성하는 단계는, 상기 챔버와 다른 챔버에서 수행될 수 있다.
또한 본 발명의 실시 예에 따른 태양 전지는, 기판; 상기 기판의 일면에 형성되는 배리어층; 및 상기 배리어층 상에 형성되는 제1 진성 실리콘층;을 포함하고, 상기 배리어층은 상기 제1 진성 실리콘층과 수소의 함유량이 다른 비정질 실리콘으로 형성된다.
상기 배리어층은 상기 제1 진성 실리콘층보다 얇은 두께를 가질 수 있다.
상기 배리어층은 상기 제1 진성 실리콘층보다 낮은 결정도를 가질 수 있다.
상기 제1 진성 실리콘층 상에 형성되는 제1 불순물을 함유하는 실리콘층;을 더 포함하고, 상기 제1 불순물은 보론을 포함할 수 있다.
상기 기판의 타면에 형성되는 제2 진성 실리콘층; 및 상기 제2 진성 실리콘층 상에 형성되는 제2 불순물을 함유하는 실리콘층;을 더 포함하고, 상기 제2 불순물은 인을 포함할 수 있다.
본 발명의 실시 예에 따른 기판 처리 방법 및 이에 의하여 제조되는 태양 전지에 의하면, 이전 기판의 처리 과정에서 공급되어 트레이에 잔류하는 불순물을 기판 상에 형성되는 배리어층과 함께 트레이 상에 형성되는 봉지층에 의하여 차폐하여, 별도의 추가적인 장치 없이 소자 내로 불순물이 유입되는 것을 방지할 수 있다.
또한, 실리콘 함유 가스 및 공급량이 제어된 수소 함유 가스를 공급하여 배리어층 및 봉지층을 형성함으로써, 진성 실리콘층과 별개로 배리어층 및 봉지층을 형성하기 위한 별도의 장치를 부가할 필요가 없게 되어 생산성을 향상시키고, 공정에 소요되는 시간을 최소화할 수 있다.
도 1은 본 발명의 실시 예에 따른 기판 처리 장치를 개략적으로 나타내는 도면.
도 2는 본 발명의 실시 예에 따른 제1 증착부를 개략적으로 나타내는 도면.
도 3은 트레이에 로딩된 제2 기판 상에 진성 실리콘층을 형성하는 모습을 나타내는 도면.
도 4는 진성 실리콘층 상에 불순물을 함유하는 실리콘층을 형성하는 모습을 나타내는 도면.
도 5는 트레이에서 제2 기판을 언로딩하는 모습을 나타내는 도면.
도 6은 트레이에 제1 기판을 로딩하는 모습을 나타내는 도면.
도 7은 트레이에 로딩된 제1 기판 상에 배리어층 및 봉지층을 형성하는 모습을 나타내는 도면.
도 8은 배리어층 상에 진성 실리콘층을 형성하는 모습을 나타내는 도면.
도 9는 배리어층 상에 형성되는 진성 실리콘층 상에 불순물을 함유하는 실리콘층을 형성하는 모습을 나타내는 도면.
도 10은 본 발명의 실시 예에 따른 태양 전지의 구조를 개략적으로 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 실시 예에 따른 기판 처리 장치를 개략적으로 나타내는 도면이고, 도 2는 본 발명의 실시 예에 따른 제1 증착부를 개략적으로 나타내는 도면이다.
도 1 내지 도 2를 참조하면, 본 발명의 실시 예에 따른 기판 처리 장치는, 기판을 처리하기 위한 기판 처리부(30); 상기 기판 처리부(30)를 경유하여 이송되는 트레이(200); 상기 기판 처리부(30)의 일측에 연결되어, 상기 트레이(200)에 기판을 로딩하기 위한 기판 로딩부(40); 및 상기 기판 처리부(30)의 타측에 연결되어, 상기 트레이(200)로부터 기판을 언로딩하기 위한 기판 언로딩부(50);를 포함한다. 또한, 본 발명의 실시 예에 따른 기판 처리 장치는, 기판 로딩부(40)와 기판 처리부(30) 사이에 배치되는 로드락부(60) 및 기판 처리부(30)와 기판 언로딩부(50) 사이에 배치되는 언로드락부(70)를 더 포함할 수 있다.
기판은, 예를 들어 태양 전지를 제조하기 위하여 사용되는 기판으로 결정질 실리콘 웨이퍼를 포함할 수 있다. 여기서, 결정질 실리콘 웨이퍼는 태양 전지의 제조를 위하여 포함되는 것으로, 기판의 종류는 이에 제한되지 않고 기타 반도체 웨이퍼 또는 유리 기판 등을 다양하게 포함할 수 있음은 물론이다. 이하에서는, 사각형의 형상을 가지는 기판을 예로 들어 설명하나, 기판의 형상은 이에 제한되지 않으며 원형 등 다양한 형상으로 형성될 수 있음은 물론이다.
기판 처리부(30)는 기판 상에 박막을 증착하여 처리한다. 여기서, 기판 처리부(30)는 기판을 트레이(200)에 로딩한 상태로 기판 상에 박막을 증착한다. 기판 처리부(30)는 기판 상에 진성 실리콘층 및 불순물을 함유하는 실리콘층을 순차적으로 형성할 수 있는데, 이를 위하여 기판 처리부(30)는 기판 상에 진성 실리콘층을 형성하기 위한 제1 증착부(10); 및 상기 진성 실리콘층 상에 불순물을 함유하는 실리콘층을 형성하기 위한 제2 증착부(20);를 포함할 수 있다.
제1 증착부(10) 및 제2 증착부(20)는 증착하는 박막의 종류만이 차이가 있을 뿐, 기본적인 구조는 유사한 바, 도 2를 참조하여 제1 증착부(10)와 관련하여 설명하기로 하며, 이는 제2 증착부(20)에 대하여도 동일하게 적용될 수 있음은 물론이다.
제1 증착부(10)는 내부에 기판이 반입되어 처리되는 처리 공간을 제공하는 챔버(11)를 포함할 수 있다. 챔버(11)는 상면이 개방되며 접지된 챔버 몸체(11a)와 챔버 몸체(11a)의 개방된 상면에 결합되어 챔버 몸체(11a)와 절연되는 리드(11b)를 포함할 수 있다. 여기서, 챔버 몸체(11a)와 리드(11b)에 의하여 형성되는 공간이 기판이 반입되어 처리되는 처리 공간이다.
챔버 몸체(11a)의 일측 면에는 기판이 로딩된 트레이(200)가 반입되는 반입구(12a)가 형성될 수 있으며, 챔버 몸체(11a)의 타측 면에는 증착이 완료된 기판이 로딩된 트레이(200)가 반출되는 반출구(12b)가 형성될 수 있다. 또한, 도시되지는 않았으나 챔버 몸체(11a)의 하측 면에는 공정 가스 등을 배출시키기 위한 배출구가 형성될 수 있다.
챔버(11)의 상면인 리드(11b)에는 가스 공급부(13)로부터 공정 가스를 공급받는 가스 공급관이 설치될 수 있으며, 리드(11b)의 하면에는 챔버 몸체(11a)의 하측 부위로 공정 가스를 균일하게 분사하는 샤워헤드(14)가 설치될 수 있다. 이때, 샤워헤드(14)는 플라즈마를 발생하기 위한 플라즈마 전극의 기능을 할 수 있다.
챔버 몸체(11a)의 하측 면에는 서셉터(15)가 지지축(16)에 지지되어 설치될 수 있다. 지지축(16)은 모터 또는 실린더 등과 같은 구동부에 연결되어 승강 및 회전할 수 있으며, 이로 인하여 서셉터(15)가 승강 및 회전할 수 있게 된다.
서셉터(15)는 플라즈마 전극인 샤워헤드(14)의 상대 전극의 기능을 할 수 있고, 내부에는 히터 등과 같은 가열 유닛이 설치될 수 있으며, 지지축(16)을 통하여 접지될 수 있다. 챔버의 외측에는 샤워헤드(14)와 접속되어 샤워헤드(14)에 RF(Radio Frequency) 전원 등을 인가하기 위한 전원부(17) 등이 설치될 수 있다.
여기서, 제1 증착부(10)의 타측(도면의 우측)에는 상기 제1 증착부(10)와 동일한 구조를 가지는 제2 증착부(20)가 연결될 수 있다. 즉, 제1 증착부(10)는 공정 가스로, 예를 들어 SiH4 및 H2를 분사하여 기판 상에 진성 실리콘층을 형성할 수 있으며, 제2 증착부(20)는 공정 가스로, 예를 들어 SiH4, H2 및 B2H6을 분사하여 진성 실리콘층 상에 불순물, 즉 보론(B)을 포함하는 P형 불순물이 도핑된 실리콘층을 형성할 수 있다.
트레이(200)는 상기 기판 처리부(30)를 경유하여 이송된다. 즉, 트레이(200)는 기판이 로딩된 상태로 제1 증착부(10)의 반입구(12a)로 제1 증착부(10)에 반입되며, 상기 제1 증착부(10)의 반출구(12b)로부터 반출되어 제2 증착부(20)의 반입구(12a)로 제2 증착부(20)에 반입된다. 예를 들어, 기판이 로딩된 트레이(200)가 제1 증착부(10)에 반입되면, 서셉터(15)가 상승하여 트레이(200)를 상승시키고, 트레이(200)의 상승에 의하여 기판은 처리를 위한 위치에 위치된다. 이 후, 샤워헤드(14)를 통하여 공정 가스를 기판 측으로 분사하면서 샤워헤드(14)에 RF 전원을 인가하면, 샤워헤드(14)와 서셉터(15) 사이에서 플라즈마가 생성되고, 플라즈마에 의하여 공정 가스가 활성화되어 기판 상에 비정질의 진성 실리콘층이 증착되게 된다.
이와 같은 과정은 공정 가스의 종류만을 달리하여 제2 증착부(20)에 대하여도 동일하게 수행되며, 제2 증착부(20)에서는 진성 실리콘층 상에 불순물을 함유하는 실리콘층, 예를 들어 보론(B)이 도핑된 실리콘층을 증착한다.
도면에서는 트레이(200)에 하나의 기판이 로딩되는 모습을 도시하였으나, 이는 설명의 편의를 위한 것으로 트레이(200)에는 복수 개의 기판이 로딩될 수 있다. 이를 위하여, 트레이(200)에는 복수 개의 기판을 로딩하기 위한 복수 개의 안착 영역이 형성될 수 있으며, 각 안착 영역은 정렬 핀에 의하여 각각 구획될 수 있다. 또한, 도 1에서는 트레이(200)에 후술하는 제1 기판(110)이 로딩된 모습을 도시하였으나, 트레이(200) 상에는 처리가 이루어지는 기판이 순차적으로 로딩될 수 있음은 물론이다.
기판 로딩부(40)는 기판 처리부(30)의 일측에 연결되어 트레이(200) 상에 기판을 로딩한다. 여기서, 기판 로딩부(40)는 트레이(200) 반송 경로(도 1의 실선 화살표)를 따라 반송되는 트레이(200) 상에 기판을 로딩한다. 한편, 기판은 결정질 실리콘 웨이퍼를 포함할 수 있으며, 결정질 실리콘 웨이퍼의 타면, 즉 트레이(200)에 로딩된 결정질 실리콘 웨이퍼의 하면에는 이미 진성 실리콘층과 불순물을 함유하는 실리콘층, 예를 들어 인(P)이 도핑된 실리콘층이 증착된 기판일 수 있다. 또한, 기판 로딩부(40)는 트레이(200)를 승강시키기 위한 제1 승강 유닛(미도시)을 포함할 수 있으며, 이에 의하여 기판 처리부(30)의 하부에 형성되는 트레이(200) 반송 경로를 따라 반송된 트레이(200)를 상승시켜 기판 처리 경로(도 1의 점선 화살표)를 따라 이동하도록 배치시킬 수 있다.
기판 로딩부(300)에서는 기판(S) 상에 생성된 자연 산화막을 제거하는 전처리가 수행될 수 있다. 즉, 기판(S) 상에는 대기 중의 산소 원자와의 결합에 의하여 자연 산화막이 생성될 수 있는데, 기판 로딩부(300)에서는 이러한 자연 산화막을 제거하기 위한 전처리가 수행될 수 있다. 이와 같은 전처리는 기판 로딩부(300)에서 수소 플라즈마 처리 또는 램프 등에 의한 가열 처리에 의하여 이루어지며, 이에 의하여 기판(S) 상에 생성되는 자연 산화막은 제거될 수 있다.
로드락부(60)는 상기 기판 로딩부(40)와 기판 처리부(30)의 사이에 배치될 수 있다. 여기서, 로드락부(60)는 대기압 상태인 외부로부터 기판이 로딩된 트레이(200)를 전달받아 진공 상태인 기판 처리부(30)로 전달하며, 이를 위하여 내부 압력을 변화시킬 수 있는 진공 펌프(미도시) 등이 설치될 수 있다.
기판 언로딩부(50)는 기판 처리부(30)의 타측에 연결되어 트레이(200)로부터 기판을 언로딩한다. 여기서, 기판 언로딩부(50)는 기판 처리 경로를 따라 이송되는 트레이(200)로부터 기판을 언로딩한다. 기판 언로딩부(50)에 의하여 언로딩되는 기판은 상면에 진성 실리콘층 및 P형 불순물, 예를 들어 보론(B)이 도핑된 실리콘층일 수 있다. 또한, 기판 언로딩부(50)는 트레이(200)를 승강시키기 위한 제2 승강 유닛(미도시)을 포함할 수 있으며, 이에 의하여 기판 처리 경로를 따라 이송된 트레이(200)를 하강시켜 트레이(200) 반송 경로를 따라 반송되도록 배치시킬 수 있다.
언로드락부(70)는 상기 기판 처리부(30)와 기판 언로딩부(50)의 사이에 배치될 수 있다. 언로드락부(70)는 진공 상태인 기판 처리부(30)로부터 기판이 로딩된 트레이(200)를 전달받아 대기압 상태의 외부로 전달하며, 이를 위하여 내부 압력을 변화시킬 수 있는 진공 펌프(미도시) 등이 설치될 수 있음은 로드락부(60)에서 전술한 바와 같다.
이와 같이, 태양 전지를 대량 생산하기 위하여는 트레이(200)에 기판, 즉 결정질 실리콘 웨이퍼를 로딩한 후, 플라즈마 강화 화학 기상 증착(PECVD: Plasma Enhanced Chemical Vapor Deposition) 공정이 수행되는 제1 증착부(10)와 제2 증착부(20)를 거쳐 진성 실리콘층과 불순물을 함유하는 실리콘층의 증착이 연속적으로 이루어지게 된다. 그러나, 불순물을 함유하는 실리콘층의 증착 공정이 완료된 후 트레이에는 불순물을 포함하는 박막이 증착되게 된다. 이에, 다음 공정을 위하여 반송된 트레이에 다시 결정질 실리콘 웨이퍼가 로딩되어 진성 실리콘층을 증착하는 경우, 트레이(200)에 증착되는 박막에 포함되는 불순물이 진성 실리콘층으로 침투하게 된다. 이와 같은 문제점은 진성 실리콘층을 플라즈마를 이용하여 증착하는 경우, 트레이(200)에 증착되는 박막에 포함되는 불순물이 활성화되는 바 보다 심각하게 발생한다.
여기서, N형 불순물로 사용되는 인(P)은 P형 불순물로 사용되는 보론(B)에 비하여 상대적으로 안정한 성질을 가진다. 따라서, 인(P)이 트레이(200)에 잔류하는 경우에는 진성 실리콘층으로 거의 침투하지 않는다. 그러나, 보론(B)의 경우는 매우 불안정한 상태로 트레이(200) 상에 잔류하게 되어 진성 실리콘층에 보다 쉽게 침투하게 되며, 이와 같이 진성 실리콘층에 보론(B)이 침투하게 되면 제조되는 태양 전지의 개방 전압이 감소하여 광전 변환 효율이 급격하게 저하되는 문제점이 있었다.
한편, 이와 같은 문제점을 해소하기 위하여 진성 실리콘층의 증착 공정과 불순물을 함유하는 실리콘층의 증착 공정에서 각각 전용의 트레이를 사용하는 방식도 제안되고 있으나, 이 경우 각각의 트레이에 기판을 로딩 및 언로딩하기 위하여 과다한 시간이 소요되고, 공정의 횡 전개가 원할하게 이루어지지 않아, 인라인 타입의 시스템에 비하여 생산성이 현저하게 낮아지는 문제점이 있었다. 이하에서는, 전술한 기판 처리 장치를 사용하여 진성 실리콘층에 트레이(200) 상에 잔류하는 보론(B)이 침투하는 것을 방지할 수 있는 기판 처리 방법에 대하여 설명하기로 한다.
도 3 내지 도 9는 본 발명의 실시 예에 따른 기판 처리 방법을 설명하기 위한 도면이다.
도 3 내지 도 9를 참조하면, 본 발명의 실시 예에 따른 기판 처리 방법은, 불순물(I)을 포함하는 박막이 증착된 트레이(200)에 제1 기판(110)을 로딩하는 단계; 상기 제1 기판(110)이 로딩된 트레이(200)를 챔버(11) 내에 반입하는 단계; 상기 챔버(11) 내에서, 상기 제1 기판(110) 상에 배리어층(120a)을 형성하고, 상기 트레이(200) 상에 불순물(I)을 포함하는 박막을 피복하는 봉지층(120b)을 형성하는 단계; 및 상기 챔버(11) 내에서, 배리어층(120a) 상에 진성 실리콘층을 형성하는 단계;를 포함한다.
여기서, 본 발명의 실시 예에 따른 기판 처리 방법은 인라인 타입의 기판 처리 장치를 통하여 수행되는 바, 본 발명의 실시 예에 따른 기판 처리 방법은 트레이(200)에 제1 기판(110)을 로딩하는 단계 이전에, 상기 트레이(200)에 상기 제1 기판(110)과 상이한 제2 기판(310)을 로딩하는 단계; 상기 제2 기판(310) 상에 불순물(I)을 함유하는 실리콘층(340)을 형성하는 단계; 및 상기 트레이(200)로부터 제2 기판(310)을 언로딩하는 단계;를 더 포함할 수 있다.
트레이(200)에 제2 기판(310)을 로딩하는 단계는, 트레이(200) 상에 제2 기판(310)을 로딩한다. 여기서, 제2 기판(310)은 제1 기판(110)의 처리 전에 처리 공정이 수행되는 기판을 의미하며, 제2 기판(310)은 인라인 타입의 기판 처리 장치에서 제1 증착부(10) 및 제2 증착부(20)를 최초로 경유하는 기판일 수 있다. 또한, 제1 기판(110)과 제2 기판(310)은 모두 동일한 트레이(200)에 로딩되어 제1 증착부(10) 및 제2 증착부(20)를 경유하여 진성 실리콘층(130, 330)과 불순물(I)을 함유하는 실리콘층(140, 340)이 순차적으로 증착된다.
본 발명의 실시 예에 따른 기판 처리 방법은, 트레이(200)에 제2 기판(310)을 로딩하는 단계 이후에 제2 기판(310)을 전처리하는 단계;를 더 포함할 수 있다. 제2 기판(310)을 전처리하는 단계는 기판 로딩부(300)에서 수행될 수 있으며, 트레이(200)에 로딩된 제2 기판(310)을 수소 플라즈마 처리하거나, 램프 등에 의하여 가열 처리함으로써 기판(S) 상에 생성되는 자연 산화막을 제거할 수 있다.
트레이(200)에 제2 기판(310)을 로딩한 후, 제2 기판(310) 상에는 도 3에 도시된 바와 같이 진성 실리콘층(330)을 형성할 수 있다. 진성 실리콘층(130)의 형성은 트레이(200)에 로딩된 제2 기판(310) 상에 실리콘 함유 가스와 수소 함유 가스를 공급하여 수행될 수 있다. 전술한 바와 같이 제2 기판(310)은 제1 증착부(10) 및 제2 증착부(20)를 최초로 경유하는 기판일 수 있으므로, 트레이(200)에는 불순물(I)이 잔류하지 않아 제2 기판(310) 상에 진성 실리콘층(330)을 형성함에 있어서, 불순물(I)에 의한 오염 등의 문제는 발생하지 않을 수 있다.
제2 기판(310) 상에 불순물(I)을 함유하는 실리콘층(340)을 형성하는 단계는, 전술한 바와 같이 제2 기판(310) 상에 진성 실리콘층(330)을 증착한 후, 진성 실리콘층(330) 상에 불순물(I)을 함유하는 실리콘층(340)을 형성하여 이루어질 수 있다. 여기서, 진성 실리콘층(330) 상에 불순물(I)을 함유하는 실리콘층(340)을 형성하기 위하여는 진성 실리콘층(330) 상에 실리콘 함유 가스, 수소 함유 가스 및 불순물(I) 함유 가스를 공급하여 수행될 수 있으며, 불순물(I) 함유 가스는 보론(B) 함유 가스를 포함할 수 있다. 이와 같이 제2 기판(310) 상에 불순물(I)을 함유하는 실리콘층(340)을 형성하는 단계가 수행된 후 트레이(200)에는, 도 4에 도시된 바와 같이 불순물(I)을 포함하는 박막이 증착되어, 불순물(I)이 잔류하게 된다.
트레이(200)로부터 제2 기판(310)을 언로딩하는 단계는, 진성 실리콘층(330)과 불순물(I)을 함유하는 실리콘층(340)이 증착된 제2 기판(310)을 트레이(200)로부터 언로딩한다. 도 5에 도시된 바와 같이 제2 기판(310)을 트레이(200)로부터 언로딩한 이후에도 트레이(200)에는 제2 기판(310) 상에 불순물(I)을 함유하는 실리콘층(340)을 형성하는 단계에서 공급된 불순물(I)이 잔류물로 잔류하게 된다.
트레이(200)에 제1 기판(110)을 로딩하는 단계는, 도 6에 도시된 바와 같이 먼저 처리된 제2 기판(310)과 상이한 제1 기판(110)을 트레이(200)에 로딩한다.
여기서, 본 발명의 실시 예에 따른 기판 처리 방법은, 트레이(200)에 제1 기판(110)을 로딩하는 단계 이후에 제1 기판(110)을 전처리하는 단계;를 더 포함할 수 있으며, 이와 같은 전처리는 트레이(200)에 로딩된 제1 기판(110)을 수소 플라즈마 처리하거나, 램프 등에 의하여 가열 처리함으로써 제1 기판(110) 상에 생성되는 자연 산화막을 제거할 수 있음은 제2 기판(310)의 경우와 동일하다.
여기서, 전술한 바와 같이 트레이(200)에는 제2 기판(310) 상에 불순물(I)을 함유하는 실리콘층(340)을 형성하는 단계에 의하여 불순물(I)을 포함하는 박막이 증착되게 된다. 따라서, 트레이(200)에 로딩된 제1 기판(110) 상에 진성 실리콘층(130)을 직접 형성하는 경우 트레이(200)에 잔류하는 불순물(I)은 활성화되어 제1 기판(110) 상에 형성되는 진성 실리콘층(130) 내로 침투하게 된다. 이에, 본 발명의 실시 예에 따른 기판 처리 방법은 제1 기판(110) 상에 배리어층(120a)을 형성함과 동시에, 트레이(200) 상에 불순물(I)을 포함하는 박막을 피복하는 봉지층(120b)을 형성하여, 진성 실리콘층(130)에 불순물(I)이 침투하는 것을 방지하게 된다.
제1 기판(110) 상에 배리어층(120a) 및 봉지층(120b)을 형성하는 단계는, 도 7에 도시된 바와 같이 이전 공정에서 발생한 트레이(200) 상의 잔류물을 피복하도록 상기 트레이(200) 상의 전체 영역에 배리어층(120a) 및 봉지층(120b)을 형성한다. 즉, 배리어층(120a) 및 봉지층(120b)을 형성하는 단계는 제1 기판(110)을 포함하는 트레이(200) 상의 전체 영역에 박막을 증착하여, 제1 기판(110) 상에는 배리어층(120a)을 형성하고, 제1 기판(110) 상의 영역을 제외한 트레이(200) 상에는 봉지층(120b)을 증착할 수 있다. 이와 같이, 트레이(200) 상의 전체 영역에 배리어층(120a) 및 봉지층(120b)을 형성하는 경우 봉지층(120b)은 트레이(200)에 잔류하는 불순물(I)을 덮어, 후속되는 배리어층(120a) 상에 진성 실리콘층(130)을 형성하는 단계에서 잔류물, 즉 불순물(I)이 진성 실리콘층(130) 내로 침투하는 것을 방지하는 역할을 한다.
여기서, 배리어층(120a) 및 봉지층(120b)을 형성하는 단계는 제1 기판(110) 상에 실리콘 함유 가스를 공급하여 이루어질 수 있다. 즉, 배리어층(120a)은 진성 실리콘, 예를 들어 비정질의 진성 실리콘으로 형성되어 배리어층(120a) 상에 형성되는 진성 실리콘층(130)과 동일 또는 유사하게 제1 기판(110)으로부터 생성되는 정공 또는 전자와 같은 전하(carrier)의 이동 경로를 제공하는 기능을 수행할 수 있다.
또한, 배리어층(120a) 및 봉지층(120b)을 형성하는 단계에서는 제1 기판(110) 상에 수소 함유 가스를 공급하지 않거나, 실리콘 함유 가스의 공급량에 비해 매우 작은 공급량으로 수소 함유 가스를 공급할 수 있다. 즉, 진성 실리콘층(130)을 형성하기 위하여는 일반적으로 실리콘 함유 가스와 수소 함유 가스를 동시에 공급한다. 이는 수소 함유 가스가 활성화되어 플라즈마 상태의 수소 이온 또는 수소 라디칼이 실리콘 함유 가스에 포함되는, 예를 들어 실란(SiH4) 분자의 Si 원자와 H 원자의 결합을 끊고, 끊어진 SiHX(X=0~3) 형태의 화학종이 결정질 실리콘 웨이퍼 상에서 진성 실리콘층(130)을 형성하기 때문이다.
그러나, 본 발명의 실시 예에 따른 배리어층(120a) 및 봉지층(120b)을 형성하는 단계에서는 제1 기판(110) 상에 수소 함유 가스를 공급하지 않거나, 실리콘 함유 가스의 공급량에 비해 매우 작은 공급량으로 수소 함유 가스를 공급하여 배리어층(120a) 및 봉지층(120b)을 형성한다. 이는, 플라즈마 상태의 수소 이온 또는 수소 라디칼에 의하여 트레이(200)에 잔류하는 비불순물(I)이 활성화되는 것을 최대한 억제하면서, 제1 기판(110)을 포함하는 트레이(200) 상의 전체 영역에 배리어층(120a) 및 봉지층(120b)을 증착하기 위함이다.
이와 같이, 배리어층(120a) 및 봉지층(120b)을 형성하는 단계는 제1 기판(110) 상에 실리콘 함유 가스와 함께 수소 함유 가스를 선택적으로 공급할 수 있다. 여기서, 수소 함유 가스는 실리콘 함유 가스에 대하여 0 내지 1의 비율을 가지는 공급량으로 공급될 수 있다. 즉, 수소 함유 가스는 배리어층(120a) 및 봉지층(120b)을 형성하는 단계에서 공급되지 않을 수 있으며, 공급되더라도 실리콘 함유 가스의 공급량을 초과하지 않는 범위 내에서 공급될 수 있다. 수소 함유 가스의 공급량이 실리콘 함유 가스의 공급량을 초과하는 경우, 트레이(200)에 잔류하는 불순물(I)은 배리어층(120a) 및 봉지층(120b)을 형성하는 단계에서 배리어층(120a) 내로 침투하게 되는 문제점이 있는 바, 수소 함유 가스의 공급량은 상기의 범위에서 제어될 수 있다.
진성 실리콘층(130)을 형성하는 단계는, 도 8에 도시된 바와 같이 배리어층(120a) 상에 진성 실리콘층(130)을 형성한다. 진성 실리콘층(130)을 형성하는 단계는 배리어층(120a) 상에 실리콘 함유 가스와 수소 함유 가스를 공급하여 수행될 수 있다. 진성 실리콘층(130)을 형성하는 단계에서는 실리콘 함유 가스와 수소 함유 가스를 동시에 공급한다. 이는, 전술한 바와 같이 플라즈마 상태의 수소 이온 또는 수소 라디칼이 실리콘 함유 가스에 포함되는, 예를 들어 실란(SiH4) 분자의 Si 원자와 H 원자의 결합을 끊고, 끊어진 SiHX(X=0~3) 형태의 화학종이 결정질 실리콘 웨이퍼 상에서 진성 실리콘층(130)을 형성하기 때문이며, 이를 위하여 진성 실리콘층(130)을 형성하는 단계에서는 실리콘 함유 가스에 대하여 수소 함유 가스를 3 내지 5의 비율, 실리콘 함유 가스보다 수소 함유 가스를 3배 내지 5배의 공급량으로 공급할 수 있다.
여기서, 배리어층(120a) 및 봉지층(120b)을 형성하는 단계와 진성 실리콘층(130)을 형성하는 단계는 트레이(200) 상의 전체 영역 또는 배리어층(120a) 상에 동일한 실리콘 함유 가스를 공급하여 수행될 수 있다. 즉, 진성 실리콘층(130)을 형성하기 위하여 실리콘 함유 가스는 실란(SiH4), 디실란(Si2H6), 실리콘 테트라플루오라이드(SiF4), 실리콘 테트라클로라이드(SiCl4), 디클로로실란(SiH2Cl2) 및 이들의 조합물을 사용할 수 있고, 수소 함유 가스로는 수소 가스(H2)를 사용할 수 있다. 여기서, 배리어층(120a)은 전술한 바와 같이 진성 실리콘층(130)과 동일 또는 유사한 기능을 수행하므로, 배리어층(120a) 및 봉지층(120b)을 형성하는 단계와 진성 실리콘층(130)을 형성하는 단계에서는 동일한 실리콘 함유 가스를 사용할 수 있다.
뿐만 아니라, 이 경우 배리어층(120a) 및 봉지층(120b)을 형성하는 단계와 진성 실리콘층(130)을 형성하는 단계는 동일한 반응 공간에서 수행될 수 있다. 즉, 배리어층(120a)을 형성하는 단계와 진성 실리콘층(130)을 형성하는 단계는 모두 전술한 제1 증착부(10)의 챔버(11) 내에서 수행될 수 있으며, 이때 제1 증착부(10)에서 공급되는 수소 함유 가스의 공급량만을 조절하여 배리어층(120a), 봉지층(120b) 및 진성 실리콘층(130)을 각각 형성할 수 있다.
본 발명의 실시 예에 따른 기판 처리 방법은 배리어층(120a) 상에 진성 실리콘층(130)을 형성한 후, 진성 실리콘층(130) 상에 불순물(I)을 함유하는 실리콘층(140)을 형성하는 단계;를 더 포함할 수 있다. 불순물(I)을 함유하는 실리콘층(140)을 형성하는 단계는 도 9에 도시된 바와 같이 제1 기판(110) 상에 배리어층(120a) 및 진성 실리콘층(130)을 순차적으로 형성한 후 불순물(I)을 함유하는 실리콘층(140)을 형성한다.
불순물(I)을 함유하는 실리콘층(140)을 형성하는 단계는, 진성 실리콘층(130) 상에 실리콘 함유 가스, 수소 함유 가스 및 불순물(I) 함유 가스를 공급하여 수행될 수 있으며, 여기서 불순물(I) 함유 가스는 보론(B) 함유 가스를 포함할 수 있다. 이와 같이 제1 기판(110) 상에 불순물(I)을 함유하는 실리콘층(140)을 형성하는 단계가 수행된 후 트레이(200)에는 다시, 불순물(I)을 함유하는 실리콘층(140)을 형성하는 단계에서 공급된 불순물(I)이 잔류하게 되고, 이는 후속 기판 상에 형성되는 배리어층 및 봉지층에 의하여 후속 기판 상으로의 침투가 방지될 수 있다.
이와 같이, 진성 실리콘층을 형성하는 단계와 불순물(I)을 함유하는 실리콘층을 형성하는 단계는 플라즈마 강화 화학 기상 증착(PECVD: Plasma Enhanced Chemical Vapor Deposition) 공정에 의해 수행되며, 이에 따라 진성 실리콘층을 형성하는 단계와 불순물(I)을 함유하는 실리콘층을 형성하는 단계는 공급되는 수소 함유 가스를 활성화시키는 단계를 포함한다. 여기서, 진성 실리콘층을 형성하는 단계는 제1 증착부(10)에서 이루어지고, 불순물(I)을 함유하는 실리콘층을 형성하는 단계는 제2 증착부(20)에서 이루어질 수 있으며, 이에 의하여 불순물(I)을 함유하는 실리콘층을 형성하는 단계는 진성 실리콘층을 형성하는 단계가 수행되는 챔버(11)와 다른 챔버에서 수행된다.
반면, 배리어층(120a) 및 봉지층(120b)을 형성하는 단계는 플라즈마 강화 화학 기상 증착(PECVD: Plasma Enhanced Chemical Vapor Deposition) 공정에 의해 수행되나, 진성 실리콘층(130)을 형성하는 단계에 비하여 수소 함유 가스의 활성화 정도를 낮게 조절한다. 즉, 배리어층(120a) 및 봉지층(120b)을 형성하는 단계에서 수소 함유 가스의 활성화 정도는 0 또는 진성 실리콘층(130)을 형성하는 단계에 비하여 낮은 값을 가질 수 있으며, 이에 의하여 봉지층(120b)은 트레이(200) 상에 잔류하는 잔류물, 즉 불순물(I)인 보론(B)을 활성화시키지 않고 피복할 수 있게 된다.
도 10은 본 발명의 실시 예에 따른 태양 전지의 구조를 개략적으로 나타내는 도면이다.
도 10을 참조하면, 본 발명의 실시 예에 따른 태양 전지는 기판(110); 상기 기판(110)의 일면에 형성되는 배리어층(120a); 및 상기 배리어층(120a) 상에 형성되는 제1 진성 실리콘층(130);을 포함한다. 여기서, 태양 전지는 제1 진성 실리콘층(130) 상에 형성되는 제1 불순물을 함유하는 실리콘층(140);을 더 포함할 수 있다.
기판(110)은, 전술한 바와 같이 결정질 실리콘 웨이퍼를 포함할 수 있다. 여기서, 결정질 실리콘 웨이퍼는 태양 전지의 제조를 위하여 포함되는 것으로, 기판(110)의 종류는 이에 제한되지 않고 기타 반도체 웨이퍼 또는 유리 기판 등을 다양하게 포함할 수 있음은 물론이다.
배리어층(120a)은 기판(110)의 일면에 형성된다. 여기서, 배리어층(120a)은 전술한 바와 같이 이전 공정에서 발생한 트레이(200) 상의 잔류물을 피복하기 위한 봉지층(120b)과 함께 형성된다. 여기서, 봉지층(120b)은 제1 진성 실리콘층(130)의 형성시 트레이(200) 상의 잔류물이 제1 진성 실리콘층(130) 내로 침투하는 것을 방지하는 역할을 한다. 이를 위하여 배리어층(120a) 및 봉지층(120b)은 기판(110)의 일면을 포함하는 트레이(200) 상의 전면에 형성될 수 있다.
여기서, 배리어층(120a)은 제1 진성 실리콘층(130)과 수소(H)의 함유량이 다른 비정질 실리콘으로 형성된다. 즉, 배리어층(120a)은 전술한 바와 같이, 실리콘 함유 가스와 함께 수소 함유 가스를 선택적으로 공급하여 형성한다. 이때, 배리어층(120a)은 실리콘 함유 가스에 대하여 수소 함유 가스를 0 내지 1의 비율을 가지는 공급량으로 공급하여 형성되고, 이에 의하여 수소 함유 가스의 활성화 정도를 낮게 조절할 수 있음은 전술한 바와 같다. 따라서, 배리어층(200)은 실리콘 함유 가스에 대하여 수소 함유 가스를 3 내지 5의 비율을 가지는 공급량으로 공급하는 제1 진성 실리콘층(130)에 비하여 보다 적은 수소(H)의 함유량을 가진다.
또한, 배리어층(120a)은 제1 진성 실리콘층(130)보다 얇은 두께를 가질 수 있다. 즉, 배리어층(120a)의 두께는 트레이(200)에 잔류하는 잔류물, 즉 불순물을 피복하고 태양 전지의 다른 층의 물성에 영향을 미치지 않아야 하므로, 이를 만족하는 범위에서 제1 진성 실리콘층(130)보다 얇은 두께를 가질 수 있다.
뿐만 아니라, 배리어층(120a)은 제1 진성 실리콘층(130)보다 낮은 결정도를 가질 수 있다. 즉, 실리콘층을 형성함에 있어서 실리콘 함유 가스와 함께 공급되는 산소 함유 가스의 공급량이 높을수록 형성되는 실리콘층의 결정도는 증가한다. 물론 배리어층(120a) 및 제1 진성 실리콘층(130)은 전체적으로 비정질 실리콘으로 이루어지나 이와 같은 비정질 실리콘에 있어서도 배리어층(120a)은 제1 진성 실리콘층(130) 보다 낮은 결정도를 가진다.
제1 진성 실리콘층(130)은 배리어층(120a) 상에 형성된다. 제1 진성 실리콘층(130)은 배리어층(120a) 상에 실리콘 함유 가스와 수소 함유 가스를 공급하여 형성되고, 이때, 수소 함유 가스는 실리콘 함유 가스의 공급량에 대해 3 내지 5의 비율을 가지는 공급량으로 공급될 수 있다. 제1 진성 실리콘층(130)은 비정질의 진성(intrinsic) 실리콘으로 형성될 수 있으며, 기판(110)으로부터 생성되는 정공 또는 전자와 같은 전하(carrier)의 이동 경로를 형성한다.
제1 불순물을 함유하는 실리콘층(140)은 제1 진성 실리콘층(130) 상에 형성된다. 여기서, 제1 불순물은 P형 불순물, 예를 들어 보론(B)을 포함할 수 있으며, 이와 같은 제1 불순물을 함유하는 실리콘층(140)에 의하여 기판(110)에서 생성된 정공 또는 전자와 같은 전하(carrier)가 후술하는 제1 전극(150) 또는 제2 전극(180)으로 이동하는 이동성을 향상시킬 수 있게 된다.
제1 불순물을 함유하는 실리콘층(140) 상에는 제1 전극(150)이 형성될 수 있다. 제1 전극(150)은 본 발명의 실시 예에 따른 태양 전지의 (+) 전극을 구성한다.
본 발명의 실시 예에 따른 태양 전지는 기판(110)의 타면에 형성되는 제2 진성 실리콘층(160); 및 상기 제2 진성 실리콘층(160) 상에 형성되는 제2 불순물을 함유하는 실리콘층(170);을 더 포함할 수 있다.
즉, 제2 진성 실리콘층(160)은 전술한 배리어층(120a)이 형성되는 기판(110)의 일면과 반대측인 기판(110)의 타면에 형성된다. 이를 위하여 전술한 배리어층(120a), 제1 진성 실리콘층(130), 제1 불순물을 함유하는 실리콘층(140)이 순차적으로 형성된 기판(110)을 뒤집어서 기판(110)의 타면에 제2 진성 실리콘층(160)을 형성할 수 있으며, 먼저 기판(110)의 타면에 제2 진성 실리콘층(160)을 형성하고, 제2 불순물을 함유하는 실리콘층(150) 등을 추가로 형성한 후, 기판(110)을 뒤집어서 배리어층(120a) 등을 형성할 수 있음은 물론이다.
제2 진성 실리콘층(160)은 제1 진성 실리콘층(130)과 동일하게 실리콘 함유 가스와 수소 함유 가스를 공급하여 형성할 수 있으며, 제2 진성 실리콘층(160)은 비정질의 진성(intrinsic) 실리콘으로 형성될 수 있다. 이에 의하여 제2 진성 실리콘층(160)은 기판(110)으로부터 생성되는 정공 또는 전자와 같은 전하(carrier)의 이동 경로를 형성한다.
제2 불순물을 함유하는 실리콘층(170)은 제2 진성 실리콘층(160) 상에 형성된다. 여기서, 제2 불순물은 N형 불순물, 예를 들어 인(P)을 포함할 수 있으며, 이와 같은 제2 불순물을 함유하는 실리콘층(170)에 의하여 기판(110)에서 생성된 정공 또는 전자와 같은 전하(carrier)가 후술하는 제1 전극(150) 또는 제2 전극(180)으로 이동하는 이동성을 향상시킬 수 있게 된다.
제2 불순물을 함유하는 실리콘층(170) 상에는 제1 전극(180)이 형성될 수 있다. 제2 전극(180)은 본 발명의 실시 예에 따른 태양 전지의 (-) 전극을 구성한다.
이와 같이, 본 발명의 실시 예에 따른 기판 처리 방법 및 이에 의하여 제조되는 태양 전지에 의하면, 이전 기판의 처리 과정에서 공급되어 트레이(200)에 잔류하는 불순물을 기판 상에 형성되는 배리어층(120a)과 함께 트레이 상에 형성되는 봉지층(120b)에 의하여 차폐하여, 별도의 추가적인 장치 없이 소자 내로 불순물이 유입되는 것을 방지할 수 있다.
또한, 실리콘 함유 가스 및 공급량이 제어된 수소 함유 가스를 공급하여 배리어층(120a) 및 봉지층(120b)을 형성함으로써, 진성 실리콘층(130)과 별개로 배리어층(120a) 및 봉지층(120b)을 형성하기 위한 별도의 장치를 부가할 필요가 없게 되어 생산성을 향상시키고, 공정에 소요되는 시간을 최소화할 수 있다.
상기에서, 본 발명의 바람직한 실시 예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이며, 본 발명의 실시 예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시 예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안 되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.
110: 제1 기판 120: 배리어층
130: 제1 진성 실리콘층
140: 제1 불순물을 함유하는 실리콘층
150: 제1 전극 160: 제2 진성 실리콘층
170: 제2 불순물을 함유하는 실리콘층
180: 제2 전극 200: 트레이

Claims (15)

  1. 불순물을 포함하는 박막이 증착된 트레이에 기판을 로딩하는 단계;
    상기 기판이 로딩된 트레이를 챔버 내에 반입하는 단계;
    상기 챔버 내에서, 상기 기판 상에 배리어층을 형성하고, 상기 트레이 상에 불순물을 포함하는 박막을 피복하는 봉지층을 형성하는 단계; 및
    상기 챔버 내에서, 배리어층 상에 진성 실리콘층을 형성하는 단계;를 포함하는 기판 처리 방법.
  2. 청구항 1에 있어서,
    상기 기판을 로딩하는 단계는,
    이전 공정에서 상기 불순물을 포함하는 박막이 증착된 트레이에 기판을 로딩하는 기판 처리 방법.
  3. 청구항 2에 있어서,
    상기 이전 공정은, 상기 트레이에 로딩되는 다른 기판에 불순물을 함유하는 실리콘층을 형성하는 단계;를 포함하는 기판 처리 방법.
  4. 청구항 1에 있어서,
    상기 배리어층 및 봉지층을 형성하는 단계는,
    상기 기판을 포함하는 상기 트레이의 전체 영역 상에 실리콘 함유 가스를 공급하여 수행되는 기판 처리 방법.
  5. 청구항 4에 있어서,
    상기 진성 실리콘층을 형성하는 단계는,
    상기 배리어층 상에 실리콘 함유 가스와 수소 함유 가스를 공급하여 수행되는 기판 처리 방법.
  6. 청구항 5에 있어서,
    상기 배리어층 및 봉지층을 형성하는 단계와 상기 진성 실리콘층을 형성하는 단계는, 상기 트레이의 전체 영역 또는 상기 배리어층 상에 동일한 실리콘 함유 가스를 공급하는 기판 처리 방법.
  7. 청구항 5에 있어서,
    상기 배리어층 및 봉지층을 형성하는 단계는,
    상기 트레이의 전체 영역 상에 실리콘 함유 가스와 함께 수소 함유 가스를 선택적으로 공급하는 기판 처리 방법.
  8. 청구항 7에 있어서,
    상기 배리어층을 형성하는 단계는,
    실리콘 함유 가스에 대하여 수소 함유 가스를 0 내지 1의 비율을 가지는 공급량으로 공급하고,
    상기 진성 실리콘층을 형성하는 단계는,
    실리콘 함유 가스에 대하여 수소 함유 가스를 3 내지 5의 비율을 가지는 공급량으로 공급하는 기판 처리 방법.
  9. 청구항 7에 있어서,
    상기 진성 실리콘층을 형성하는 단계는 공급되는 수소 함유 가스를 활성화시키는 단계를 포함하고,
    상기 배리어층 및 봉지층을 형성하는 단계는 상기 진성 실리콘층을 형성하는 단계에 비하여 수소 함유 가스의 활성화 정도를 낮게 조절하는 기판 처리 방법.
  10. 청구항 1에 있어서,
    상기 진성 실리콘층 상에 불순물을 함유하는 실리콘층을 형성하는 단계;를 더 포함하고,
    상기 불순물을 함유하는 실리콘층을 형성하는 단계는, 상기 챔버와 다른 챔버에서 수행되는 기판 처리 방법.
  11. 기판;
    상기 기판의 일면에 형성되는 배리어층; 및
    상기 배리어층 상에 형성되는 제1 진성 실리콘층;을 포함하고,
    상기 배리어층은 상기 제1 진성 실리콘층과 수소의 함유량이 다른 비정질 실리콘으로 형성되는 태양 전지.
  12. 청구항 11에 있어서,
    상기 배리어층은 상기 제1 진성 실리콘층보다 얇은 두께를 가지는 태양 전지.
  13. 청구항 11에 있어서,
    상기 배리어층은 상기 제1 진성 실리콘층보다 낮은 결정도를 가지는 태양 전지.
  14. 청구항 11에 있어서,
    상기 제1 진성 실리콘층 상에 형성되는 제1 불순물을 함유하는 실리콘층;을 더 포함하고,
    상기 제1 불순물은 보론을 포함하는 태양 전지.
  15. 청구항 14에 있어서,
    상기 기판의 타면에 형성되는 제2 진성 실리콘층; 및
    상기 제2 진성 실리콘층 상에 형성되는 제2 불순물을 함유하는 실리콘층;을 더 포함하고,
    상기 제2 불순물은 인을 포함하는 태양 전지.
KR1020180089180A 2018-07-31 2018-07-31 기판 처리 방법 및 이에 의하여 제조되는 태양 전지 KR20200013931A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180089180A KR20200013931A (ko) 2018-07-31 2018-07-31 기판 처리 방법 및 이에 의하여 제조되는 태양 전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180089180A KR20200013931A (ko) 2018-07-31 2018-07-31 기판 처리 방법 및 이에 의하여 제조되는 태양 전지

Publications (1)

Publication Number Publication Date
KR20200013931A true KR20200013931A (ko) 2020-02-10

Family

ID=69627309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180089180A KR20200013931A (ko) 2018-07-31 2018-07-31 기판 처리 방법 및 이에 의하여 제조되는 태양 전지

Country Status (1)

Country Link
KR (1) KR20200013931A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088610A (ko) 2015-01-16 2016-07-26 엘지전자 주식회사 태양 전지의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088610A (ko) 2015-01-16 2016-07-26 엘지전자 주식회사 태양 전지의 제조 방법

Similar Documents

Publication Publication Date Title
US8298887B2 (en) High mobility monolithic p-i-n diodes
US7741144B2 (en) Plasma treatment between deposition processes
US7875486B2 (en) Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
WO2019147462A1 (en) Treatment methods for silicon nitride thin films
KR101019273B1 (ko) 다중-접합 태양 전지들과 이를 형성하기 위한 방법들 및 장치들
KR20010090427A (ko) 성막방법 및 성막장치
US20050115504A1 (en) Method and apparatus for forming thin films, method for manufacturing solar cell, and solar cell
KR20100089856A (ko) 박막 태양열 이용제품을 위한 미정질 실리콘 증착
KR20140019803A (ko) 성막 방법
KR20080089327A (ko) 성막 장치 및 성막 방법
KR20110139079A (ko) 박막 증착 장치
US20090130827A1 (en) Intrinsic amorphous silicon layer
US7588957B2 (en) CVD process gas flow, pumping and/or boosting
KR101147658B1 (ko) 플라즈마 처리 장치 및 이를 이용한 방법
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
KR20200013931A (ko) 기판 처리 방법 및 이에 의하여 제조되는 태양 전지
KR102619046B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102414099B1 (ko) 기판 처리 시스템 및 이를 이용한 박막 증착 방법
KR20080105525A (ko) 실리콘을 포함한 박막 형성방법
KR20210094663A (ko) 도핑된 ⅳ족 재료들을 성장시키는 방법
US20240038527A1 (en) Forming films with improved film quality
JP2012124229A (ja) 平行平板型プラズマｃｖｄ装置を用いた反射防止膜の成膜方法
US20230309300A1 (en) Electrical improvements for 3d nand
US20120028449A1 (en) Method and installation for producing an anti- reflection and/or passivation coating for semiconductor devices
KR20220153420A (ko) 박막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)