KR20080105525A - 실리콘을 포함한 박막 형성방법 - Google Patents

실리콘을 포함한 박막 형성방법 Download PDF

Info

Publication number
KR20080105525A
KR20080105525A KR1020070053229A KR20070053229A KR20080105525A KR 20080105525 A KR20080105525 A KR 20080105525A KR 1020070053229 A KR1020070053229 A KR 1020070053229A KR 20070053229 A KR20070053229 A KR 20070053229A KR 20080105525 A KR20080105525 A KR 20080105525A
Authority
KR
South Korea
Prior art keywords
silicon
thin film
gas
forming
chamber
Prior art date
Application number
KR1020070053229A
Other languages
English (en)
Inventor
한근조
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020070053229A priority Critical patent/KR20080105525A/ko
Publication of KR20080105525A publication Critical patent/KR20080105525A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

본 발명은 헤이즈(haze)성 불량의 발생을 억제하는 실리콘을 포함한 박막 형성방법에 관한 것으로, 챔버 내에 기판을 적재하는 단계; 상기 챔버 내에 실리콘 불포함 공정가스를 공급하여 안정화하는 단계; 실리콘 소스가스의 공급과 함께 RF 전력을 인가하여, 실리콘을 포함한 박막을 증착하는 단계;를 포함한다.
실리콘, 소스가스, 박막, 헤이즈, 불량

Description

실리콘을 포함한 박막 형성방법{Method for fabricating thin film including silicon}
도 1은 종래기술의 박막증착을 위한 PECVD 장치에 대한 개략도이다.
도 2는 본 발명의 실시예에 따른 액정표시장치에서 사용되는 박막 트랜지스터의 단면도
* 도면의 주요 부분에 대한 부호의 설명*
100 : 기판 102 : 게이트 전극
104 : 게이트 전극 110 : 액티브층
112 : 소스 전극 114 : 드레인 전극
116 : 보호층
본 발명은 실리콘을 포함한 박막 형성방법에 관한 것이며, 보다 구체적으로는 헤이즈(haze)성 불량의 발생을 억제하는 실리콘을 포함한 박막 형성방법에 관한 것이다.
일반적으로 반도체 및 평면표시장치를 제조하기 위해서는 기판에 특정 물질의 박막을 증착하는 박막증착공정, 감광성 물질을 사용하여 이들 박막 중 선택된 영역을 노출 또는 은폐시키는 포토공정, 선택된 영역의 박막을 제거하여 목적하는 대로 패터닝하는 식각공정 등을 거치게 되며, 이들 각 공정은 해당공정을 위해 최적의 환경으로 설계된 기판처리장치의 내부에서 진행되며, 기판처리장치의 내부로 원료물질을 분사하는 가스분배부를 통하여 가스 공급이 이루어진다. 그리고 박막증착공정은 원료물질의 종류나 박막 특성에 따라 다양한 방식으로 진행될 수 있으며, 반도체 또는 평판표시장치에서는 플라즈마 화학기상 증착(PECVD : Plasma Enhanced Chemical Vapor Deposition) 장치를 사용하여 박막을 형성한다.
도 1은 종래기술의 박막증착을 위한 PECVD 장치에 대한 개략도이다.
도 1은 플라즈마를 발생시켜 기판에 소정 물질을 증착시키는 PECVD 장치(10)의 개략적인 구성을 나타낸 것이다. 반응공간을 형성하는 챔버(11)의 내부에 기판(S)을 안치하는 기판안치대(12)가 설치되고, 기판안치대(12)의 상부에는 다수의 분사홀(13a)을 가지는 알루미늄 재질의 가스분배부(13)가 설치되며, 챔버(11)의 하부에는 배기구(21)가 형성된다. 챔버(11)의 상부는 알루미늄 재질의 플라즈마 전극(15)에 의해 밀폐되며, 플라즈마 전극(15)은 RF전원(19)에 연결되고, 플라즈마 전극(15)과 RF 전원(19)의 사이에는 임피던스 정합을 위한 매처(20)가 설치된다.
가스분배부(13)는 버퍼공간(16)을 사이에 두고 플라즈마 전극(15)의 연결지지대(26)에 거치되거나 고정된다. 플라즈마 전극(15)에 RF전원(19)이 인가되면 플라즈마 전극(15)의 연결 지지대(26)에 거치되는 가스분배부(13)가 하부의 기판안치대(12)와 대향하는 전극의 역할을 하게 된다. 플라즈마 전극(15)의 중앙에는 버퍼공간(16)과 연통되는 가스공급관(17)이 연결되며, 버퍼공간(16)은 가스공급관(17)을 통해 유입된 원료물질을 가스분배부(13)의 상부에서 미리 확산시킴으로써 챔버(11) 내부로 원료물질이 균일하게 분사되도록 하는 역할을 한다. 버퍼공간(16)의 내부에는 원료물질의 확산을 보조하기 위하여 가스공급관(17)의 출구 전방에 배플(18)을 설치하기도 한다.
도 1과 같은, PECVD 장치를 이용하여, 반도체 및 액정표시장치에서 필요한 실리콘을 포함한 박막을 형성한다. 실리콘을 포함한 박막으로는 게이트 절연막으로 사용되는 실리콘 산화막 및 실리콘 질화막, 그리고 액티브층으로 사용되는 비정질실리콘막 및 다결정실리콘막이 있다. 실리콘을 포함한 박막으로 형성하는 방법은, 챔버(11) 내부의 기판 안치대(12)에 기판(S)을 안착시키고, 실리콘 소스가스, 예를 들면 SiH4와 그외 필요한 공정가스를 챔버(11)의 내부로 입입하고, RF 전력을 인가하여 박막을 형성한다.
그런데, 기판(S)에서 반응되지 않은 실리콘 소스가스가 기판(S) 및 챔버(11) 의 내부에 위치하는 부품에 물리적 흡착이 발생하고, RF 전력을 인가하였을 때, 챔버(11)의 내부에 흡착된 실리콘 소스가스의 불안전한 해리에 의해 기판(S) 상에 형성되는 박막에 헤이즈(haze)성 불량을 유발한다. 또한 기판(S)에 박막증착이 수행되지 않는 챔버(11)의 압력 안정화 과정에서, 반응성이 강한 실리콘 소스가스의 인입에 의해 챔버(11) 내부의 청정도가 저하되고, 불필요하게 실리콘 소스가스 및 공정가스의 사용량의 증가되는 문제가 있다.
본 발명은 실리콘 소스가스를 RF 전력의 인가와 함께 공급하여, 헤이즈(haze)성 불량의 발생을 억제하는 실리콘을 포함한 박막 형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 실리콘을 포함한 박막의 형성방법은, 실리콘을 포함한 박막을 형성하는 방법에 있어서, 챔버 내에 기판을 적재하는 단계; 상기 챔버 내에 실리콘 불포함 공정가스를 공급하여 안정화하는 단계; 실리콘 소스가스의 공급과 동시에 RF 전력을 인가하여, 실리콘을 포함한 박막을 증착하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 실리콘을 포함한 박막의 형성방법에 있어서, 상기 실리콘 소스 가스는 SiH4, Si2H6, SiCl2H2, 및 SiHCl3 중 하나를 선택하여 사용하는 것을 특징으로 한다.
상기와 같은 실리콘을 포함한 박막의 형성방법에 있어서, 실리콘을 포함한 상기 박막은, 실리콘 질화막, 실리콘 산화막, 및 실리콘막 중 어느 하나인 것을 특징으로 한다.
상기와 같은 실리콘을 포함한 박막의 형성방법에 있어서, 상기 실리콘 질화막의 실리콘 불포함 공정가스는, NH3 및 N2 가스를 포함하는 것을 특징으로 한다.
상기와 같은 실리콘을 포함한 박막의 형성방법에 있어서, 상기 실리콘 산화막의 실리콘 불포함 공정가스는, O2 또는 증기 상태의 H2O와, 불활성가스를 사용하는 것을 특징으로 한다.
상기와 같은 실리콘을 포함한 박막의 형성방법에 있어서, 상기 실리콘막의 실리콘 불포함 공정가스는 H2을 포함하는 것을 특징으로 한다.
상기와 같은 실리콘을 포함한 박막의 형성방법에 있어서, 상기 제 3 단계에서, 상기 실리콘 소스가스는 단계적으로 공급을 증가시켜, 2 - 3초 후에 설정치에 도달하도록 진행하는 것을 특징으로 한다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 액정표시장치에서 사용되는 박막 트랜지스터의 단면도이고, 도 3a 내지 도 3c는 본 발명의 실시예에 따른 실리콘 질화막을 형성하기 위하여, 공급 및 인가되는 가스 및 RF 전력의 상태도이다. 도 1에서 설명한 박막증착을 위한 PECVD 장치에서, 실리콘을 포함한 박막을 증착하며, 실리콘을 포함한 박막은 반도체 및 액정표시장치 등에서 널리 사용된다. 도 2에서는 대표적으로 실리콘을 포함한 박막을 사용하는 액정표시장치의 박막 트랜지스터를 예를 들어 기술한다.
도 2와 같이, 박막 트랜지스터(120)는 기판(100) 상에 형성되는 금속과 같은 전도성 물질로 형성되는 게이트 전극(102)과, 게이트 전극(102)을 포함한 기판(100) 상에 형성되는 게이트 절연막(104)과, 게이트 전극(104)과 대응되는 게이트 절연막(102) 상에 형성되는 액티브층(110)과, 게이트 전극(102)의 양측과 대응되며, 액티브층(110) 상에 각각 형성되는 소스 전극(112) 및 드레인 전극(114)으로 구성된다. 그리고 소스 전극(112) 및 드레인 전극(114)을 포함한 액티브층(110) 상에 보호층(116)을 형성한다.
도 1과 같은 장치를 사용하여, 게이트 절연막(41), 액티브층(42) 및 보호층(52)은 실리콘을 포함한 박막으로 형성하는 방법은, 챔버(11) 내부의 기판안치대(12)에 기판(S)을 안착하고, 실리콘 소스가스와 그외 필요한 실리콘을 포함하지 않은 공정가스를 챔버(11)의 내부로 입입하고, RF를 인가하여 박막을 형성한다. 박 막 트랜지스터(120)에서, 게이트 절연막(104)은 실리콘 산화막 또는 실리콘 질화막으로 형성하고, 액티브층(110)은 비정질 실리콘층(106)과 비정질 실리콘층(106) 상에 불순물이 도핑된 불순물 반도체층(108)으로 구성된 실리콘층이고, 보호층(116)은 실리콘 질화막으로 형성한다. 따라서, 액정표시장치에서, 박막 트랜지스터(120)를 구성하는 대부분의 박막이 실리콘을 포함하고 있는 것을 알 수 있으며, 실리콘을 포함한 박막에서 발생하는 헤이즈(haze) 불량을 제거하는 공정을 개발하는 것이 필수과제이다.
헤이즈가 발생한 영역은 박막의 거칠기(roughness)가 증가되어, 후속으로 증착되는 박막과의 접착력이 약화되고 균일성이 저하된다. 따라서, 박막의 전기적인 특성 저하가 발생한다. 하기의 표 1과 도 3a 내지 도 3c에서는 실리콘을 포함한 박막 중에서 대표적으로 헤이즈성 불량이 발생하지 않는 실리콘 질화막(SiNx) 박막을 형성하는 공정방법을 보여준다.
표 1
단계 적재(loading) 안정화(stabilization) 증착(deposition)
NH3 차단 공급 공급
N2 차단 공급 공급
SiH4 차단 차단 공급
압력 진공유지 진공유지 진공유지
RF power 비인가 비인가 인가
기판안치대 위치 이격 근접 근접
실리콘 질화막의 형성을 위하여, 필요한 공정가스는 실리콘 소스인 SiH4와, 공정가스인 NH3 및 N2가스가 사용되며, 유량을 제어하기 위하여 각각의 공정가스를 제어하는 MFC가 사용된다. 실리콘 질화막은 SiH4, NH3, N2 가스가 공급되고, RF 전력이 인가되어야 박막이 형성된다. 그런데, 표 1과 도 3a 내지 도 3c를 참조하면, 실리콘 질화막의 형성단계를 살펴보면, 제 1 단계로, 챔버(11) 내부의 기판 안치대(12) 상에 기판(S)을 적재한다. 제 1 단계에서는 실리콘 소스가스 및 실리콘 불포함 공정가스는 공급되지 않고, 기판(S)이 위치한 기판안치대(12)의 위치는 가스분배부(13)와 이격된 상태를 유지한다. 제 2 단계로, 챔버(11)의 내부에 실리콘 불포함 공정가스를 공급하여, 챔버(11) 내부의 환경을 실리콘 질화막의 증착공정을 형성하기 위해 안정화한다. 제 2 단계에서는 실리콘 소스가스는 공급되지 않고, 증착을 준비하는 상태이므로 기판안치대(12)와 가스분배부(13)는 근접한 상태를 유지한다. 제 3 단계로, 실리콘 소스가스의 공급과 함께 RF 전력을 인가하여, 실리콘 질화막을 형성한다. 제 3 단계에서는 제 2 단계와 동일하게 기판안치대(12)와 가스분배부(13)는 근접한 상태를 유지한다.
제 1 단계 및 제 2 단계는 기판(S)을 챔버(11)에 적재하고, 챔버(11)의 내부를 안정화시키는 단계이며, RF 전력이 인가되지 않고 실리콘 소스가스가 공급되면, 박막의 증착되지 않지만, 실리콘 소스가스의 불완전한 해리에 의하여 헤이즈성 불량을 발생시킬 수 있다. 따라서, 본 발명에서는 실리콘 소스가스을 증착단계에서 RF 전력의 인가와 함께 공급하여 실리콘 질화막을 형성한다. 그리고 실리콘 소스가스는 챔버(11)의 압력 변화 및 안정된 흐름(flow)을 위하여 단계적으로 공급을 증가시켜, 2 - 3초 후에 설정치에 도달하도록 진행한다.
표 1과 도 3a 내지 도 3c에서는 대표적으로 헤이즈성 불량이 발생하지 않는 실리콘 질화막의 형성방법에 대하여 기술하였지만, 실리콘을 포함한 박막인, 실리콘 산화막 및 실리콘막에도 동일하게 적용된다. 그리고 실리콘막은 비정질 실리콘 및 미세결정질 실리콘을 포함한다. 실리콘 소스가스는 SiH4, Si2H6, SiCl2H2, 및 SiHCl3 중 하나를 선택하여 사용한다. 실리콘 산화막은 실리폰 불포함 공정가스로 O2 또는 증기상태의 H2O를 사용하고, 실리콘막은 공정가스로 Ar과 같은 불활성 가스와, H2를 사용한다. 동일하게, 실리콘 산화막 및 실리콘층을 형성할 때, 증착단계에서, 실리콘 소스가스를 RF 전력의 인가와 함께 공급하여, 헤이즈성 불량을 방지할 수 있다. RF 전력의 인가와 함께 실리콘 소스가스를 공급하여 실리콘을 포함한 박막을 형성하는 방법은 불필요한 실리콘 소스가스의 사용을 방지할 수 있고, 또한 실리콘 소스가스의 효율적인 사용에 의해 챔버의 청정도 및 배기라인 관리가 용이하다.
본 발명의 실시예에 따른 실리콘을 포함한 박막 형성방법은 다음과 같은 효 과가 있다.
실리콘을 포함한 박막을 형성할 때, 실리콘 소스가스의 공급과 함께 RF 전력을 인가하여 헤이즈성 불량의 발생을 방지한다. 그리고 불필요한 실리콘 소스가스의 사용을 방지할 수 있고, 실리콘 소스가스의 효율적인 사용에 의해 챔버의 청정도 및 배기라인 관리를 용이하게 하는 효과가 있다.

Claims (7)

  1. 실리콘을 포함한 박막을 형성하는 방법에 있어서,
    챔버 내에 기판을 적재하는 단계;
    상기 챔버 내에 실리콘 불포함 공정가스를 공급하여 안정화하는 단계;
    실리콘 소스가스의 공급과 동시에 RF 전력을 인가하여, 실리콘을 포함한 박막을 증착하는 단계;
    를 포함한 실리콘을 포함한 박막의 형성방법.
  2. 제 1 항에 있어서,
    상기 실리콘 소스가스는 SiH4, Si2H6, SiCl2H2, 및 SiHCl3 중 하나를 선택하여 사용하는 것을 특징으로 하는 실리콘을 포함한 박막의 형성방법.
  3. 제 1 항에 있어서,
    실리콘을 포함한 상기 박막은, 실리콘 질화막, 실리콘 산화막, 및 실리콘막 중 어느 하나인 것을 특징으로 하는 실리콘을 포함한 박막의 형성방법.
  4. 제 3 항에 있어서,
    상기 실리콘 질화막의 실리콘 불포함 공정가스는, NH3 및 N2 가스를 포함하는 것을 특징으로 하는 실리콘을 포함한 박막의 형성방법.
  5. 제 3 항에 있어서,
    상기 실리콘 산화막의 실리콘 불포함 공정가스는, O2 또는 증기 상태의 H2O와, 불활성가스를 사용하는 것을 특징으로 하는 실리콘을 포함한 박막의 형성방법.
  6. 제 3 항에 있어서,
    상기 실리콘막의 실리콘 불포함 공정가스는 H2을 포함하는 것을 특징으로 하는 실리콘을 포함한 박막의 형성방법.
  7. 제 1 항에 있어서,
    상기 제 3 단계에서, 상기 실리콘 소스가스는 단계적으로 공급을 증가시켜, 2 - 3초 후에 설정치에 도달하도록 진행하는 것을 특징으로 하는 실리콘을 포함한 박막의 형성방법.
KR1020070053229A 2007-05-31 2007-05-31 실리콘을 포함한 박막 형성방법 KR20080105525A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070053229A KR20080105525A (ko) 2007-05-31 2007-05-31 실리콘을 포함한 박막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070053229A KR20080105525A (ko) 2007-05-31 2007-05-31 실리콘을 포함한 박막 형성방법

Publications (1)

Publication Number Publication Date
KR20080105525A true KR20080105525A (ko) 2008-12-04

Family

ID=40366802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053229A KR20080105525A (ko) 2007-05-31 2007-05-31 실리콘을 포함한 박막 형성방법

Country Status (1)

Country Link
KR (1) KR20080105525A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012050322A2 (ko) * 2010-10-14 2012-04-19 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
WO2012050321A2 (ko) * 2010-10-14 2012-04-19 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
US10006121B2 (en) 2013-03-14 2018-06-26 Eugene Technology Co., Ltd. Method and apparatus for manufacturing three-dimensional-structure memory device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012050322A2 (ko) * 2010-10-14 2012-04-19 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
WO2012050321A2 (ko) * 2010-10-14 2012-04-19 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
WO2012050322A3 (ko) * 2010-10-14 2012-06-28 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
WO2012050321A3 (ko) * 2010-10-14 2012-07-12 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
CN103155139A (zh) * 2010-10-14 2013-06-12 株式会社Eugene科技 制造三维结构存储元件的方法及装置
CN103155138A (zh) * 2010-10-14 2013-06-12 株式会社Eugene科技 制造三维结构存储元件的方法及装置
CN104674192A (zh) * 2010-10-14 2015-06-03 株式会社Eugene科技 三维结构存储元件的制造装置
US9396954B2 (en) 2010-10-14 2016-07-19 Eugene Technology Co., Ltd. Method and apparatus for manufacturing three-dimensional-structure memory device
US9425057B2 (en) 2010-10-14 2016-08-23 Eugene Technology Co., Ltd. Method and apparatus for manufacturing three-dimensional-structure memory device
US10006121B2 (en) 2013-03-14 2018-06-26 Eugene Technology Co., Ltd. Method and apparatus for manufacturing three-dimensional-structure memory device

Similar Documents

Publication Publication Date Title
US10199212B2 (en) Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide
US7754294B2 (en) Method of improving the uniformity of PECVD-deposited thin films
US20160148806A1 (en) Method of depositing ammonia free and chlorine free conformal silicon nitride film
US20230038611A1 (en) Uv cure for local stress modulation
US20090017635A1 (en) Apparatus and method for processing a substrate edge region
US7972946B2 (en) Plasma treatment method and plasma treatment device
KR20110021654A (ko) 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
JP2012195513A (ja) プラズマ処理装置
KR102493240B1 (ko) 섀도우 프레임을 제거하기 위한 가스 컨파이너 어셈블리
US20060027166A1 (en) Substrate Processing Apparatus And Substrate Processing Method Using Such Substrate Processing Apparatus
US20100037823A1 (en) Showerhead and shadow frame
US20100075506A1 (en) Apparatus and method for manufacturing semiconductor element and semiconductor element manufactured by the method
US10224432B2 (en) Surface treatment process performed on devices for TFT applications
KR20080105525A (ko) 실리콘을 포함한 박막 형성방법
US7589031B2 (en) Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films
KR200490445Y1 (ko) 분리된 가스 피드 라인들을 갖는 플라즈마 프로세스 챔버
US20090200553A1 (en) High temperature thin film transistor on soda lime glass
JP3593363B2 (ja) 半導体薄膜を具備するアクティブマトリックス型液晶表示装置の製造方法
JPH0831752A (ja) Ｃｖｄ装置の反応室のクリーニング方法およびコーティング方法
KR20080014527A (ko) 전처리 단계를 포함하는 화학 기상 증착 방법
JPH08288223A (ja) 薄膜の製造方法
KR101610781B1 (ko) 어닐링 장치 및 어닐링 방법
TW202204663A (zh) 薄膜形成方法
KR20070078007A (ko) 박막 증착 장치의 운영 방법
KR100444611B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination