JPH11354820A - 光電変換素子及びその製造方法 - Google Patents

光電変換素子及びその製造方法

Info

Publication number
JPH11354820A
JPH11354820A JP10165329A JP16532998A JPH11354820A JP H11354820 A JPH11354820 A JP H11354820A JP 10165329 A JP10165329 A JP 10165329A JP 16532998 A JP16532998 A JP 16532998A JP H11354820 A JPH11354820 A JP H11354820A
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
conversion element
film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10165329A
Other languages
English (en)
Inventor
Katsushi Kishimoto
克史 岸本
Takanori Nakano
孝紀 中野
Hitoshi Sannomiya
仁 三宮
Katsuhiko Nomoto
克彦 野元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10165329A priority Critical patent/JPH11354820A/ja
Priority to DE69926960T priority patent/DE69926960T2/de
Priority to US09/330,165 priority patent/US6242686B1/en
Priority to EP99304582A priority patent/EP0969523B1/en
Publication of JPH11354820A publication Critical patent/JPH11354820A/ja
Priority to JP2004210171A priority patent/JP2004289188A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • H01L31/204—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System including AIVBIV alloys, e.g. SiGe, SiC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 良好な界面特性を確保しながら不純物の半導
体層からの水素の引き抜き効果によるｐ層の膜質低下を
防止して高導電率を確保し、かつ光吸収量を抑制し、し
かも酸化物系透明導電膜や光電変換層の双方に対して良
好な界面特性をもつ光電変換素子を提供することを目的
とする。 【解決手段】 ｐｉｎ接合を有する光電変換素子を構成
するｐ層が、５ｎｍ以下の膜厚を有する均一に不純物が
添加された第１ｐ層７とｐ型不純物を含まないガス分解
によって形成された第２ｐ層８とが積層してなる光電変
換素子。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光電変換素子及び
その製造方法に関し、より詳細には、ｐｉｎ接合を有す
る光電変換素子及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】ｐｉｎ
接合を有する薄膜太陽電池において、光入射側のドープ
層は、変換効率（η）を向上させる上で重要な要因の一
つとして歴史的にも様々な開発が行われてきた。特に、
光入射側のドープ層の一つであるｐ層は、アモルファス
シリコン系の窓層としての機能を果たすものであるが、
光電変換層ではないため、光吸収量を小さくすると同時
に、高導電率及び良好なｐ／ｉ界面特性をもたせるとい
う相反する性能を満足させる必要があり、種々の研究が
なされている。
【０００３】例えば、ｐ層として、ボロンをドープした
ａ−ＳｉＣ膜を用いる方法が、特公平３−４０５１５号
公報及び特公平３−６３２２９号公報に記載されてい
る。これらの公報では、ｐ層は、シラン又はシラン誘導
体（例えば、ＳｉＨ4）、炭化水素（例えば、ＣＨ4）、
不活性ガス（例えば、Ａｒ、Ｈｅ）等の混合ガスととも
に、Ｂ2Ｈ6ガスをグロー放電分解して成膜する方法が記
載されており、他にもプラズマ化学気相成長法等が一般
に知られている。
【０００４】しかし、Ｂ2Ｈ6ガスを原料ガスに同時に混
入すると、ボロンが、アモルファス中のＳｉ等の結合手
を終端している水素を引き抜く。これにより、層中にダ
ングリングボンドと呼ばれる未結合手が多数形成される
こととなる。このため、上記方法により成膜されたボロ
ンをドープしたアモルファスシリコン系膜を窓層である
ｐ層に使用した場合には、ｐ層の光吸収量が増加する。
【０００５】そこで、この光吸収量の増加を抑えるため
に、膜内に数十パーセントまで炭素が導入されるが、こ
の炭素量の増加は、膜質の悪化を招き、よって、導電率
が低下し、素子全体の内部抵抗を増加させてしまうとい
う問題がある。このように、セル特性にシリーズ抵抗を
生じさせないような所望の導電率を得ようとすれば、光
吸収量が無視できないほど大きくなり、十分な光電流が
確保できないという課題がある。
【０００６】また、プラズマ化学気相成長法において
は、プラズマ中のボロンは膜表面の未結合手をも増加さ
せるため、ｐ／ｉ界面に再結合準位を大量に発生させ、
変換効率に多大な悪影響を及ぼす。よって、例えば、ｐ
層としてボロンをドープしたＳｉＣ膜を用いた場合、光
電変換層との接合が悪く、発生した光キャリアの再結合
中心となり、十分な開放電圧（Ｖｏｃ）やフイルファク
ター（Ｆ．Ｆ．）が確保できなくなる。
【０００７】そこで、ｐ／ｉ界面に、膜中のＣ量を緩や
かに変化させたアモルファス膜や真性ＳｉＣ膜をバッフ
ァ層として挟み込むことにより、セル特性への影響を緩
和する方法が一般的に用いられている。しかし、これら
バッファ層は、導電率が低く、素子の内部抵抗の増加の
原因となり、結局Ｆ．Ｆ．の低下抑制は回避できない。
【０００８】これに対して、特開平７−２２６３８号公
報には、ｐ層の作製方法として、アモルファスボロン層
を作製した後にアモルファスシリコン層を積層すること
により、ｐ型のアモルファスシリコン層を形成する方法
が、Appl. Phys. 36 (1997)467 には、アモルファスボ
ロン層を作製した後にアモルファスカーボンを積層する
ことにより、ｐ層を形成する方法がそれぞれ提案されて
いる。
【０００９】しかし、アモルファスボロン層では、光吸
収量を十分小さくすることは依然として困難である。ま
た、通常、素子形成用基板は、ガラス基板上にＳｎＯ2
やＺｎＯ膜等の酸化物系透明導電膜による凹凸構造をも
つものが用いられるが、これら酸化物系透明導電膜上に
ｐｉｎ接合を作製する場合においては、特開平７−２２
６３８号公報又はAppl. Phys. 36 (1997) 467 における
アモルアモルファスボロン層と酸化物系透明導電膜との
界面抵抗が高くなり、良好な素子特性を得ることは依然
として困難である。
【００１０】このように、上記従来の方法では、ｐ層に
おいて、光吸収量が小さく、かつ高導電率を備え、しか
も酸化物系透明導電膜や光電変換層の双方に対して良好
な界面特性をもつという相反する特性を満足させる技術
が実現されていない。
【００１１】
【課題を解決するための手段】本発明によれば、ｐｉｎ
接合を有する光電変換素子を構成するｐ層が、５ｎｍ以
下の膜厚を有する均一に不純物が添加された第１ｐ層と
ｐ型不純物を含まないガス分解によって形成された第２
ｐ層とが積層してなる光電変換素子が形成される。
【００１２】また、本発明によれば、ｐｉｎ接合を有す
る光電変換素子を構成するｐ層を、５ｎｍ以下の膜厚を
有する均一に不純物が添加された第１ｐ層を成膜し、該
第１ｐ層上にｐ型不純物を含まないガス分解によって第
２ｐ層を成膜することにより形成する光電変換素子の製
造方法が提供される。
【００１３】
【発明の実施の形態】本発明の光電変換素子は、ｐｉｎ
接合を有するものであり、主として透明電極層；５ｎｍ
以下の膜厚を有する均一に不純物が添加された第１ｐ層
とｐ型不純物を含まないガス分解によって形成された第
２ｐ層とが積層してなるｐ層；ｉ層；ｎ層及び裏面電極
層からなり得る。また、これら電極層及びｐｉｎ接合
は、基板上に形成されていることが好ましい。
【００１４】本発明の光電変換素子に用いることができ
る基板としては、通常、基板として使用されるものであ
れば特に限定されるものではなく、ステンレス、アルミ
ニウム、銅、亜鉛等の金属からなる基板、ガラス基板、
ポリイミド、ＰＥＴ、ＰＥＮ、ＰＥＳ、テフロン等の樹
脂基板、金属基板に樹脂が塗布された基板、樹脂基板に
金属層が形成された基板等、種々のものが挙げられる。
なかでも透明基板であることが好ましい。なお、この基
板は、基板の利用態様に応じて、さらに絶縁膜、金属や
半導体等による他の導電膜あるいは配線層、バッファ層
等又はこれらが組み合わされて形成された基板であって
もよい。基板の厚さは特に限定されるものではないが、
適当な強度や重量を有するように、例えば０．１〜３０
ｍｍ程度が挙げられる。また、基板表面には凹凸を有し
ていてもよい。
【００１５】本発明の光電変換素子に用いられる透明電
極層としては、ＺｎＯ、ＩＴＯ、ＳｎＯ2 等の導電性酸
化物等が挙げられる。これらの電極材料は、単層又は積
層層として形成することができる。このような裏面電極
の膜厚は、使用する材料等により適宜調整することがで
きるが、例えば、２００〜２０００ｎｍ程度が挙げられ
る。また、このような透明電極層の表面には、凹凸が形
成されていてもよい。凹凸は、例えば、可視光領域の光
の波長程度、０．１〜１．２μｍ程度の高さ、０．１〜
１０μｍのピッチを有するものが挙げられる。
【００１６】本発明の光電変換素子のｐ層は、５ｎｍ以
下の膜厚を有し、かつ均一に不純物が添加された第１ｐ
層とｐ型不純物を含まないガス分解によって形成された
第２ｐ層とが積層されてなり、このような構成により、
その下層に形成された透明導電層と良好な界面特性を確
保しながら、不純物の水素の引き抜き作用によるｐ層の
膜質低下を抑制することができる。
【００１７】上記ｐ層は、第１ｐ層及び第２ｐ層とも、
半導体層、特にアモルファス半導体層、例えば、ａ−Ｓ
ｉ：Ｈ、ａ−Ｇｅ：Ｈ、ａ−ＳｉＧｅ：Ｈ等により形成
することができる。第１ｐ層と第２ｐ層とは、必ずしも
同一半導体層により形成されていなくてもよいが、なか
でも、第１ｐ層及び第２ｐ層のいずれも、ａ−Ｓｉ：Ｈ
であることが好ましい。
【００１８】第１ｐ層において、膜厚が５ｎｍ以下と
は、第１ｐ層の光学的な吸収量が無視できる範囲の膜厚
を意味しており、半導体の１原子層以上の膜が含まれ
る。また、この膜は全面において均一な膜厚を有してい
ることが好ましいが、例えば、透明電極層の表面に島状
に形成されていてもよい。さらに、均一に不純物が添加
されているとは、第１ｐ層全体にわたって、所定量の不
純物が添加されていることを意味する。つまり、第１ｐ
層がシリコン系の層により形成されている場合、第１ｐ
層の１原子層中にＳｉは１０22個／ｃｍ2存在し、その
層中に不純物が１０1 8個／ｃｍ2以上存在すれば、キャ
リア密度は十分である。これは、Ｓｉ原子１００００個
に対して、キャリアが１個あればよいことを意味するた
め、このようなキャリア密度を維持できる程度のキャリ
ア、例えばボロン等のアクセプタが存在するように、膜
厚及び不純物濃度を調整することができる。
【００１９】上記のように第１ｐ層が構成されているこ
とにより、後述するｉ層に十分な内部電界を形成でき、
比較的大きな開放電圧が確保でき、光吸収量の増加を抑
制できるため比較的大きな短絡電流を得ることができ
る。また、第１ｐ層は、後述するように、その表面をプ
ラズマ処理されていてもよい。このようにその表面をプ
ラズマ処理することにより、良好なｐ／ｉ界面特性をも
たせることができる。
【００２０】第２ｐ層において、ｐ型不純物を含まない
ガス分解によって形成されたｐ層とは、この層を形成す
る際にはｐ型不純物を含まないガス分解によってｉ層を
形成するが、その形成と同時あるいはその後に下層の第
１ｐ層からの不純物の拡散及び／又は成膜雰囲気からの
不純物の混入により、ｐ型となり得る層を意味する。よ
って、この第２ｐ層内の第２導電型不純物は、第１ｐ層
の不純物濃度よりも小さい。また、第２ｐ層内の不純物
濃度は、均一に拡散しているものでもよいが、第１ｐ層
から後述するｉ層にかけて、徐々に減少していることが
好ましい。このように、第２ｐ層内の不純物濃度が徐々
に減少している場合には、ｉ層にかけて光吸収係数を徐
々に大きくすることができ、つまり、不純物による第２
ｐ層からの水素の引き抜き作用を抑制して光吸収量を徐
々に小さくすることができ、かつ第２ｐ層の膜質の低下
を防止することができる。なお、第２ｐ層は、１層で形
成されてもよいが、成膜条件等を変化させた複数層で形
成されていてもよい。第２ｐ層の膜厚は、特に限定され
るものではないが、例えば、１〜２００ｎｍ程度の膜厚
が挙げられる。第２ｐ層が複数層で形成されている場合
には、各層の膜厚は、１〜３０ｎｍ程度であることが好
ましい。
【００２１】また、第２ｐ層は、後述するように、その
表面をプラズマ処理されていてもよいし、第２ｐ層が複
数層で形成されている場合には、各層の表面がプラズマ
処理されていてもよい。なお、複数層のすべての表面が
プラズマ処理されていてもよいし、その中の一部の層の
表面がプラズマ処理されていてもよい。本発明の光電変
換素子におけるｉ層及びｎ層は、通常、光電変換素子に
おけるｐｉｎ接合に使用されるｉ層及びｎ層であれば、
特に限定されるものではない。例えば、ｉ層及びｎ層と
しては、いずれも上述したようなアモルファス層により
形成され、ｉ層はキャリアとなる不純物が導入されてお
らず、ｎ層はドナーとなる不純物、例えばリン、砒素等
が１０18〜１０19ｃｍ-3程度で導入された層が挙げられ
る。これらの膜厚は、光電変換素子により得ようとする
エネルギー、ｐ層、ｎ層中等の不純物濃度等により適宜
調整することができるが、例えば、それぞれ１００〜６
００ｎｍ程度、３０〜１００ｎｍ程度が挙げられる。
【００２２】 また、裏面電極層は、通常電極として使用
される導電材料であれば特に限定されることなく、例え
ば、金、白金、銀、銅、アルミニウム等の金属、上述し
た導電性酸化物等が挙げられる。これらの膜厚は、光電
変換素子の使用態様に応じて適宜選択することができ
る。なお、本発明の光電変換素子は、基板上に、ｐｉｎ
接合を１つだけ有していてもよいし、繰り返し複数個有
していてもよい。また、ｐｉｎ接合を構成するｎ層、ｉ
層及びｐ層の全てが非晶質シリコンにより形成していな
くてもよく、少なくともｎ層、ｉ層が非晶質シリコンで
形成されていればよい。さらに、透明電極層、ｐ層、ｉ
層、ｎ層、裏面電極層の間に、任意にバッファ層、中間
層、導電層、絶縁層等をさらに備えていてもよい。
【００２３】本発明の光電変換素子の製造方法において
は、好ましくはその表面に透明電極層を備えた基板上
に、まず、５ｎｍ以下の膜厚を有する均一に不純物が添
加された第１ｐ層を成膜する。第１ｐ層は、公知の方
法、例えば、ＳｉＨ4、ＧｅＨ4、ＣＨ4、Ｈ2、Ａｒ、Ｈ
ｅ等の原料ガスを用いるＣＶＤ法、プラズマＣＶＤ法等
により形成することができる。ｐ層を構成するｐ型不純
物（ボロン等）は、原料ガスに、例えば、Ｂ2Ｈ6ガスを
混入して成膜と同時にドーピングしてもよいし、半導体
層を形成した後、イオン注入又は熱拡散等の方法により
ドーピングしてもよい。
【００２４】また、第１ｐ層は、上述したようにその表
面にプラズマ処理を施してもよい。この際のプラズマ
は、例えば、Ｈ2 、Ｈｅ、Ａｒ等が挙げられる。プラズ
マ処理の条件は、第１ｐ層がａ−Ｓｉ層により形成され
ている場合には、例えば、表１のように設定することが
できる。
【００２５】
【表１】
【００２６】なお、第１ｐ層がＧｅを主元素として形成
されている場合には、投入電力を低条件で、Ｃを主元素
として形成されている場合には、投入電力を高条件で行
うことが適当である。このようなプラズマ処理により、
第１ｐ層中の光吸収係数を増大させることができ、つま
り第１ｐ層中の光吸収量増加を抑制できるため、比較的
高い短絡電流が得られることとなる。
【００２７】次に、第１ｐ層上にｐ型不純物を含まない
ガス分解によって第２ｐ層を成膜する。第２ｐ層を成膜
する方法は、原料ガスの中に不純物を含まない以外は、
第１ｐ層を形成する方法と同様の方法で形成することが
できる。このような方法で成膜することにより、ｐ型の
不純物を積極的に含有させないが、下地である第１ｐ層
からｐ型不純物が拡散することにより、結果的に第２ｐ
層を形成することができる。また、第１及び第２ｐ層が
成膜装置、例えばプラズマＣＶＤ装置により成膜される
場合であって、第２ｐ層を第１ｐ層と同じチャンバで成
膜することにより、雰囲気中に存在する第１ｐ層形成の
際のｐ型不純物の混入により、結果的に第２ｐ型を形成
することができる。
【００２８】さらに、この第２ｐ層は、その表面及び／
又は所定膜厚を成膜する毎に、得られた第２ｐ層表面に
プラズマ処理を施すことが好ましい。この際の所定膜厚
とは、例えば、１〜３０ｎｍ程度が挙げられる。また、
所定膜厚毎にプラズマ処理を複数回施す場合には、プラ
ズマ照射時間及び／又は処理時の投入電力を１回目より
も２回目、２回目よりも３回目と、徐々に小さくするこ
とが好ましい。このようなプラズマ処理により、第２ｐ
層中の光吸収係数を、ｉ層に近づくにつれて徐々に増大
させることができ、つまり第１ｐ層中の光吸収量増加を
徐々に抑制できるため、短絡電流を向上できるととも
に、Ｖｏｃ及びＦ．Ｆ．の低下を抑制することができ
る。
【００２９】なお、第２ｐ層の形成は、第１ｐ層を形成
した成膜装置のチャンバと同一のチャンバで行ってもよ
い。この場合には、特別なドーピングプロファイルを設
計することなく、光吸収係数を増大させることができ、
つまり第１及び第２ｐ層中の光吸収量増加を抑制できる
ため、ひいては、製造コストの抑制を実現することがで
きる。
【００３０】また、第２ｐ層の形成は、必ずしも第１ｐ
層を形成した成膜装置のチャンバと同一のチャンバでな
くてもよく、異なるチャンバで形成してもよい。この場
合には、第２ｐ層に過剰の不純物の拡散を及ぼすことが
ないため、第２ｐ層内の内部電界制御を容易に行うこと
ができる。以下に、本発明の光電変換素子及びその製造
方法の実施例を説明する。
【００３１】実施の形態１：ｐ層の光吸収量の評価 まず、プラズマ気相成長装置におけるチャンバ内の基板
支持体上に、透明ガラス基板を載置し、この透明ガラス
基板上にＳｉＨ4：Ｂ2Ｈ6：Ｈ2＝１：０．１：２０の原
料ガスを２００ｓｃｃｍの流量で供給した。この際、成
膜温度を２００℃、基板温度を２００℃、投入電力を２
００Ｗとし、１０分間成膜し、ボロンが高濃度でドープ
された高ドープｐ型ａ−Ｓｉ層を作製した。得られた高
ドープｐ型ａ−Ｓｉ層は、光吸収量が無視できる膜厚、
ここでは２ｎｍ程度の膜厚に設定した。
【００３２】続いて、同一チャンバで、ＳｉＨ4：Ｈ2＝
１００：２００ｓｃｃｍの原料ガスを用いて、ボロンを
ドープしないａ−Ｓｉ層を１０ｎｍ程度の膜厚で成膜し
た。この際、ａ−Ｓｉ層は、このａ−Ｓｉ層の下地の高
ドープｐ型ａ−Ｓｉ層からボロンが拡散するか、あるい
は雰囲気ガス中のボロンの混入により、ｐ型となる。こ
の方法を繰り返して約１０ｎｍのａ−Ｓｉ層ごとに約２
ｎｍの高ドープｐ型ａ−Ｓｉ層が積層された総膜厚３０
０ｎｍのｐ層を成膜した。
【００３３】また、比較のため、上記とは別に、透明ガ
ラス基板上に、ＳｉＨ4：Ｂ2Ｈ6：Ｈ2＝１００：５：２
００の混合ガスで成膜した３００ｎｍの膜厚の単一のｐ
層を成膜した。これら２種のｐ層を用いて、各層の光吸
収量及び導電率を測定した。その結果を図１に示す。
【００３４】光吸収量は、図１から明らかなように、高
ドープｐ層／ｐ層の繰り返しｐ層においては、通常の単
一のｐ層に比較して小さいことがわかる。これは、高ド
ープｐ層／ｐ層の繰り返しｐ層では、ｐ層成膜時にボロ
ンの水素引き抜き効果がないためであると考えられる。
導電率は各層とも５×１０-4Ｓ／ｃｍ程度でほぼ同じ値
であった。
【００３５】また、上記においては、高ドープｐ層／ｐ
層の繰り返しｐ層におけるｐ層を１２ｎｍ程度として、
１０ｎｍ程度ごとに２ｎｍの高ドープｐ層を積層してい
るが、第１ｐ層を３０ｎｍ程度以下とした場合には、２
００℃での成膜で同様の導電率で光吸収量の低減効果が
得られることがわかっている。
【００３６】実施の形態２：光電変換素子及びその製造
方法 この実施の形態の光電変換素子は、図２に示したよう
に、透明ガラス基板１上に、透明電極層２、高ドープｐ
型ａ−Ｓｉ層７、ｐ型ａ−Ｓｉ層８、ｉ層４、ｎ層５及
び裏面電極層６が順次形成されて構成されている。
【００３７】上記光電変換素子の製造方法を、以下に説
明する。まず、透明ガラス基板１上に、膜厚３００ｎｍ
程度の緩やかな凹凸形状を持つＺｎＯ膜を膜厚８００ｎ
ｍ程度で、スパッタリングにより成膜し、透明電極層２
を形成する。続いて、成膜装置におけるｐ層成膜チャン
バ内の基板支持体上に、得られた透明ガラス基板１を載
置し、この基板１上に、ＳｉＨ4：Ｂ2Ｈ6：Ｈ2＝１：
０．１：２０の混合ガスを２００ｓｃｃｍの流量で供給
した。この際、成膜温度を２００℃、基板温度を２００
℃、投入電力を２００Ｗとして成膜を行い、第１ｐ層と
して、ボロンが高濃度でドープされた高ドープｐ型ａ−
Ｓｉ層７を膜厚２ｎｍ程度で作製した。
【００３８】続いて、同一チャンバでボロンをドープし
ないａ−Ｓｉ層８を１０ｎｍ程度の膜厚で成膜した。こ
の際、ａ−Ｓｉ層８は、このａ−Ｓｉ層８の下地の高ド
ープｐ型ａ−Ｓｉ層７からボロンが拡散するか、あるい
は雰囲気ガス中のボロンの混入により、ｐ型ｓ−Ｓｉ層
（第２ｐ層）となる。次いで、ａ−Ｓｉ層８上に、ｉ層
成膜チャンバにて、ＳｉＨ4：Ｈ2＝２００：５００、投
入電力１００Ｗとして膜厚２００ｎｍ程度のｉ層４を成
膜し、さらに、ｉ層４上に、ｎ層成膜チャンバにて、Ｓ
ｉＨ4：Ｈ2：ＰＨ3 ＝１０：５００：３、投入電力１０
０Ｗとして膜厚３０ｎｍ程度のｎ層５を成膜した。
【００３９】その後、スパッタ装置にて成膜温度２００
℃で、５００ｎｍのＡｇ膜を成膜し、裏面電極を形成し
た。このようにして図２に示すｐｉｎ接合を有する光電
変換素子を作製した。得られた光電変換素子のＩ−Ｖ特
性を評価した。比較のため、図４に示したように、高ド
ープｐ型ａ−Ｓｉ層７とｐ型ａ−Ｓｉ層８との代わり
に、ＳｉＨ4：Ｂ2Ｈ6：Ｈ2＝１００：５：２００の混合
ガスで成膜した膜厚１０ｎｍの単一のｐ層を成膜した以
外は、上記光電変換素子と同様の構成を有する光電変換
素子を作製した。
【００４０】これら光電変換素子のＡ．Ｍ．１．５下で
のＩ−Ｖ特性を図３に示す。図３から明らかなように、
本実施の形態２における光電変換素子では、上記実施の
形態１で示したように、ｐ層の光吸収量が小さいため
に、短絡電流が１５．０ｍＡ／ｃｍ2と比較的大きな値
が得られた。また、Ｖｏｃ＝０．８５Ｖ、Ｆ．Ｆ．＝
０．６５と、ｐ層としてのキャリア密度も充分であるこ
とがわかる。
【００４１】一方、ｐ層が単一層で形成された光電変換
素子においては、上記実施の形態１で示したように、ｐ
層の光吸収量が大きいため、本実施の形態２における光
電変換素子に比較して、短絡電流は１３．２ｍＡ／ｃｍ
2と十分でないことがわかる。
【００４２】実施の形態３：ｐ層の光吸収量の評価 実施の形態１と同様の基板を用い、同様の方法で、約２
ｎｍの高ドープｐ型ａ−Ｓｉ層上に約１０ｎｍのａ−Ｓ
ｉ層を成膜し、さらに、ａ−Ｓｉ層表面を、ヘリウムガ
スを用いて、表２に示す条件によりプラズマ処理した。
これらの工程を繰り返して行い、総膜厚３００ｎｍのｐ
層を形成した。
【００４３】
【表２】
【００４４】上記で得られたｐ層の光吸収量を測定し
た。その結果を図５に示す。光吸収量は、図５から明ら
かなように、プラズマ処理を施すことにより、実施の形
態１における高ドープｐ層／ｐ層の繰り返しｐ層よりも
さらに光吸収量が小さくなっていることがわかる。ま
た、上記においては、高ドープｐ層／ｐ層の繰り返しｐ
層におけるｐ層を１０ｎｍ程度として、１０ｎｍ程度ご
とに高ドープｐ層を積層し、プラズマ処理を行っている
が、ｐ層を３０ｎｍ程度以下とした場合には、同程度の
光吸収量の低減効果が得られることがわかっている。
【００４５】実施の形態４：光電変換素子及びその製造
方法 この実施の形態の光電変換素子は、図６に示したよう
に、透明ガラス基板１上に、透明電極層２、高ドープｐ
型ａ−Ｓｉ層７、ｐ型ａ−Ｓｉ層８、ｉ層４、ｎ層５及
び裏面電極層６が順次形成され、ｐ型ａ−Ｓｉ層８表面
に、プラズマ処理が施された面９を有して構成されてい
る。
【００４６】上記光電変換素子の製造方法を、以下に説
明する。まず、実施の形態２と同様の凹凸形状を持つＺ
ｎＯ膜を表面に備えた透明ガラス基板１上に、実施の形
態２と同様に、高ドープｐ型ａ−Ｓｉ層、ａ−Ｓｉ層８
を形成する。次いで、ａ−Ｓｉ層８表面を、水素ガスを
用いて、表３に示す条件によりプラズマ処理した。
【００４７】
【表３】
【００４８】続いて、実施の形態２と同様に、ａ−Ｓｉ
層８上に、ｉ層４、ｎ層５及び裏面電極６を形成し、図
６に示す光電変換素子を作製した。得られた光電変換素
子のＩ−Ｖ特性を評価した。この光電変換素子のＡ．
Ｍ．１．５下でのＩ−Ｖ特性を、図７に示す。なお、図
７においては、比較のために、実施の形態２で得られた
光電変換素子のＩ−Ｖ特性を併せて示す。
【００４９】図７から明らかなように、本実施の形態４
における光電変換素子では、上記実施の形態３で示した
ように、ｐ層の光吸収量がさらに小さいために、短絡電
流が１６．０ｍＡ／ｃｍ2とより大きな値が得られた。
また、Ｖｏｃ＝０．９Ｖ、Ｆ．Ｆ．＝０．６８と、ｐ層
としてのキャリア密度も充分であることがわかる。
【００５０】実施の形態５：光電変換素子及びその製造
方法 この実施の形態の光電変換素子は、透明ガラス基板上
に、透明電極層、高ドープｐ型ａ−Ｓｉ層、ｐ型ａ−Ｓ
ｉ層、ｉ層、ｎ層及び裏面電極層が順次形成され、高ド
ープｐ型ａ−Ｓｉ層表面に、プラズマ処理が施された面
を有して構成されている。
【００５１】上記光電変換素子の製造方法を、以下に説
明する。まず、実施の形態２と同様の凹凸形状を持つＺ
ｎＯ膜を表面に備えた透明ガラス基板１上に、実施の形
態２と同様に、高ドープｐ型ａ−Ｓｉ層を形成した後、
水素ガスを用いて、表３に示す条件によりプラズマ処理
した。次いで、高ドープｐ型ａ−Ｓｉ層上に、実施の形
態２と同様にａ−Ｓｉ層、ｉ層、ｎ層及び裏面電極を形
成し、光電変換素子を作製した。
【００５２】得られた光電変換素子のＩ−Ｖ特性を評価
したところ、本実施の形態５における光電変換素子で
は、短絡電流が１６．５ｍＡ／ｃｍ2と大きな値が得ら
れた。また、Ｖｏｃ＝０．９Ｖ、Ｆ．Ｆ．＝０．６８
と、ｐ層としてのキャリア密度も充分であることがわか
る。
【００５３】実施の形態６：光電変換素子及びその製造
方法 この実施の形態の光電変換素子は、図８に示したよう
に、透明ガラス基板１上に、透明電極層２、高ドープｐ
型ａ−Ｓｉ層７、ｐ型グレーデッドプラズマ処理層１
０、ｉ層４、ｎ層５及び裏面電極層６が順次形成され、
さらに高ドープｐ型ａ−Ｓｉ層７表面にプラズマ処理が
施された面を有し、グレーデッドプラズマ処理層１０内
及び表面にもプラズマ処理が施された面を有して構成さ
れている。
【００５４】上記光電変換素子の製造方法を、以下に説
明する。まず、実施の形態２と同様の凹凸形状を持つＺ
ｎＯ膜を表面に備えた透明ガラス基板１上に、実施の形
態２と同様に、高ドープｐ型ａ−Ｓｉ層７を形成し、実
施の形態５と同様に水素ガスを用いて高ドープｐ型ａ−
Ｓｉ層７表面をプラズマ処理した。
【００５５】次いで、同じ高ドープｐ型ａ−Ｓｉ層７の
成膜チャンバ内で、膜厚３ｎｍのｉ層を成膜し、表２の
Ｈ2プラズマ処理を５０Ｗで１分行った後、さらに膜厚
３ｎｍのｉ層を成膜し、表３のＨ2プラズマ処理を２０
Ｗで１分行った。これにより、雰囲気からのボロンの混
入が起こり、これら２層のｉ層は、ｐ型グレーデッドプ
ラズマ処理層１０として形成された。
【００５６】続いて、ｉ層成膜チャンバで２００ｎｍの
ｉ層４を成膜した。その後、ｎ層成膜チャンバで３０ｎ
ｍのｎ層５を成膜し、続いて裏面電極６を形成すること
により図８に示す光電変換素子を作製した。得られた光
電変換素子のＩ−Ｖ特性を評価した。この光電変換素子
のＡ．Ｍ．１．５下でのＩ−Ｖ特性を、図９に示す。な
お、図９においては、比較のために、実施の形態３で得
られたａ−Ｓｉ層８表面を水素でプラズマ処理した光電
変換素子のＩ−Ｖ特性を併せて示す。
【００５７】図９から明らかなように、本実施の形態６
における光電変換素子では、上記実施の形態５で示した
ように、短絡電流が１６．５ｍＡ／ｃｍ2と大きな値が
得られるとともに、Ｖｏｃ＝０．９２Ｖ、Ｆ．Ｆ．＝
０．７３と、ｐ層としてのキャリア密度が改善された。
【００５８】
【発明の効果】本発明によれば、ｐｉｎ接合を有する光
電変換素子を構成するｐ層が、５ｎｍ以下の膜厚を有す
る均一に不純物が添加された第１ｐ層とｐ型不純物を含
まないガス分解によって形成された第２ｐ層とが積層し
てなるため、ｐ層において、光吸収量が小さく、かつｐ
層内の不純物によるｐ層を構成する半導体層からの水素
の引き抜き防止により高導電率を確保し、しかもｐ層の
下層及び上層に配設される酸化物系透明導電膜や光電変
換層の双方に対して良好な界面特性をもつ光変換素子を
実現することができる。さらに、従来使用されていたｐ
層の半導体材料を大幅に変更させることなく、ｉ層中に
十分な内部電界を形成させることができ、比較的大きな
開放電圧を実現でき、さらに光吸収量の増加抑制により
比較的大きな短絡電流を得ることができる。
【００５９】また、第２ｐ層が、ｉ層に近いほど光吸収
係数が大きくなる複数層で構成されている場合には、ｐ
／ｉ界面の接合特性をより高める事ができ、Ｆ．Ｆ．と
Ｖｏｃの低下を防止することができ、光電流のｐ／ｉ界
面での再結合確率の減少を実現することができる。さら
に、本発明によれば、ｐｉｎ接合を有する光電変換素子
を構成するｐ層を、５ｎｍ以下の膜厚を有する均一に不
純物が添加された第１ｐ層を成膜し、該第１ｐ層上にｐ
型不純物を含まないガス分解によって第２ｐ層を成膜す
ることにより形成するため、特別な製造装置及び製造方
法を用いることなく、簡便に上記光電変換素子を製造す
ることが可能となる。
【００６０】また、第１ｐ層を成膜した後、該第１ｐ層
表面にプラズマ処理を施すか、第２ｐ層の成膜中、前記
第２ｐ層を所定膜厚成膜する毎に得られた第２ｐ層表面
にプラズマ処理を施すか、プラズマ処理を、所定膜厚成
膜するごとに、プラズマ照射時間及び／又は処理電力を
小さくして施こす場合には、よりｐ層の光吸収量を低減
することができる。
【００６１】さらに、第１ｐ層及び第２ｐ層を、成膜装
置の同一チャンバで形成する場合には、特別なドーピン
グプロファイルを設計することなく、上記光電変換素子
を簡便に製造することができ、製造コストの大幅な抑制
が実現できる。また、第１ｐ層及び第２ｐ層とｉ層と
を、成膜装置の異なるチャンバで形成する場合には、ｉ
層内に過剰の不純物の拡散を及ぼすことがなく、ｉ層の
内部電界を容易に制御することができ、ｉ層内の空間電
荷の抑制をもたらすため、光電流の収集効率の増加
（Ｆ．Ｆ．の低下抑制）を実現することができる。
【図面の簡単な説明】
【図１】本発明の光電変換素子に用いるｐ層の光吸収量
の評価を示すグラフである。
【図２】本発明の光電変換素子の実施例を示す要部の概
略断面図である。
【図３】図２の光電変換素子のＩ−Ｖ特性を示すグラフ
である。
【図４】本発明の光電変換素子のＩ−Ｖ特性を比較する
ための従来のｐ層構造を備えた光電変換素子の要部の概
略断面図である。
【図５】本発明の別の光電変換素子に用いるｐ層の光吸
収量の評価を示すグラフである。
【図６】本発明の別の光電変換素子の実施例を示す要部
の概略断面図である。
【図７】図６の光電変換素子のＩ−Ｖ特性を示すグラフ
である。
【図８】本発明のさらに別の光電変換素子の実施例を示
す要部の概略断面図である。
【図９】図８の光電変換素子のＩ−Ｖ特性を示すグラフ
である。
【符号の説明】
１ ガラス基板 ２ 透明電極層 ３ ｐ型ａ−Ｓｉ ４ ｉ層 ５ ｎ層 ６ 裏面電極層 ７ 高ドープｐ型ａ−Ｓｉ層（第１ｐ層） ８ ｐ型ａ−Ｓｉ層（第２ｐ層） ９ プラズマ処理界面 １０ ｐ型グレーデッドプラズマ処理層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野元 克彦 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 ｐｉｎ接合を有する光電変換素子を構成
    するｐ層が、５ｎｍ以下の膜厚を有する均一に不純物が
    添加された第１ｐ層とｐ型不純物を含まないガス分解に
    よって形成された第２ｐ層とが積層してなることを特徴
    とする光電変換素子。
  2. 【請求項２】 第２ｐ層が、ｉ層に近いほど光吸収係数
    が大きくなる複数層で構成されている請求項１記載の光
    電変換素子。
  3. 【請求項３】 ｐｉｎ接合を有する光電変換素子を構成
    するｐ層を、５ｎｍ以下の膜厚を有する均一に不純物が
    添加された第１ｐ層を成膜し、該第１ｐ層上にｐ型不純
    物を含まないガス分解によって第２ｐ層を成膜すること
    により形成することを特徴とする光電変換素子の製造方
    法。
  4. 【請求項４】 第１ｐ層を成膜した後、該第１ｐ層表面
    にプラズマ処理を施す請求項３記載の光電変換素子の製
    造方法。
  5. 【請求項５】 第２ｐ層の成膜中、前記第２ｐ層を所定
    膜厚成膜する毎に得られた第２ｐ層表面にプラズマ処理
    を施す請求項２又は３記載の光電変換素子の製造方法。
  6. 【請求項６】 プラズマ処理を、所定膜厚成膜するごと
    に、プラズマ照射時間及び／又は処理電力を小さくして
    施こす請求項５記載の光電変換素子の製造方法。
  7. 【請求項７】 第１ｐ層及び第２ｐ層を、成膜装置の同
    一チャンバで形成する請求項３〜６のいずれか１つに記
    載の光電変換素子の製造方法。
  8. 【請求項８】 第１ｐ層及び第２ｐ層とｉ層とを、成膜
    装置の異なるチャンバで形成する請求項３〜６のいずれ
    か１つに記載の光電変換素子の製造方法。
JP10165329A 1998-06-12 1998-06-12 光電変換素子及びその製造方法 Pending JPH11354820A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10165329A JPH11354820A (ja) 1998-06-12 1998-06-12 光電変換素子及びその製造方法
DE69926960T DE69926960T2 (de) 1998-06-12 1999-06-11 Verfahren zur Herstellung einer photovoltaischen Vorrichtung
US09/330,165 US6242686B1 (en) 1998-06-12 1999-06-11 Photovoltaic device and process for producing the same
EP99304582A EP0969523B1 (en) 1998-06-12 1999-06-11 Process for producing a photovoltaic device
JP2004210171A JP2004289188A (ja) 1998-06-12 2004-07-16 光電変換素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10165329A JPH11354820A (ja) 1998-06-12 1998-06-12 光電変換素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004210171A Division JP2004289188A (ja) 1998-06-12 2004-07-16 光電変換素子の製造方法

Publications (1)

Publication Number Publication Date
JPH11354820A true JPH11354820A (ja) 1999-12-24

Family

ID=15810275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10165329A Pending JPH11354820A (ja) 1998-06-12 1998-06-12 光電変換素子及びその製造方法

Country Status (4)

Country Link
US (1) US6242686B1 (ja)
EP (1) EP0969523B1 (ja)
JP (1) JPH11354820A (ja)
DE (1) DE69926960T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383898B1 (en) 1999-05-28 2002-05-07 Sharp Kabushiki Kaisha Method for manufacturing photoelectric conversion device
JP2006269607A (ja) * 2005-03-23 2006-10-05 Canon Inc 光起電力素子の製造方法
WO2010098446A1 (ja) * 2009-02-26 2010-09-02 三洋電機株式会社 太陽電池の製造方法
JP2014112735A (ja) * 2014-03-19 2014-06-19 Sanyo Electric Co Ltd 太陽電池の製造方法

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6566594B2 (en) * 2000-04-05 2003-05-20 Tdk Corporation Photovoltaic element
WO2002003437A1 (en) * 2000-06-30 2002-01-10 Motorola, Inc., A Corporation Of The State Of Delaware Hybrid semiconductor structure and device
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
WO2004050961A1 (en) * 2002-11-27 2004-06-17 University Of Toledo, The Integrated photoelectrochemical cell and system having a liquid electrolyte
US6967405B1 (en) 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
US7420275B1 (en) * 2003-09-24 2008-09-02 Novellus Systems, Inc. Boron-doped SIC copper diffusion barrier films
US7667133B2 (en) * 2003-10-29 2010-02-23 The University Of Toledo Hybrid window layer for photovoltaic cells
US7282438B1 (en) 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
WO2006110613A2 (en) * 2005-04-11 2006-10-19 The University Of Toledo Integrated photovoltaic-electrolysis cell
KR20080112250A (ko) * 2006-04-13 2008-12-24 시바 홀딩 인코포레이티드 광전지
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US8203071B2 (en) * 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080223440A1 (en) * 2007-01-18 2008-09-18 Shuran Sheng Multi-junction solar cells and methods and apparatuses for forming the same
US20080173350A1 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US7915166B1 (en) 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films
US8173537B1 (en) 2007-03-29 2012-05-08 Novellus Systems, Inc. Methods for reducing UV and dielectric diffusion barrier interaction
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
EP1993143A1 (de) * 2007-05-14 2008-11-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement, Verfahren zu dessen Herstellung und dessen Verwendung
US7875486B2 (en) * 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
DE102007033444A1 (de) * 2007-07-18 2009-01-29 Schott Solar Gmbh Silizium-Mehrfachsolarzelle und Verfahren zu deren Herstellung
WO2009015213A1 (en) * 2007-07-24 2009-01-29 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US8291174B2 (en) * 2007-08-15 2012-10-16 Micron Technology, Inc. Memory device and method having on-board address protection system for facilitating interface with multiple processors, and computer system using same
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
WO2009059240A1 (en) * 2007-11-02 2009-05-07 Applied Materials, Inc. Intrinsic amorphous silicon layer
CN101842875A (zh) * 2007-11-02 2010-09-22 应用材料股份有限公司 在沉积处理间实施的等离子处理
US8124522B1 (en) 2008-04-11 2012-02-28 Novellus Systems, Inc. Reducing UV and dielectric diffusion barrier interaction through the modulation of optical properties
CN102144296B (zh) * 2008-08-19 2015-04-01 东电电子太阳能股份公司 光伏电池及光伏电池制造方法
US8652871B2 (en) * 2008-08-29 2014-02-18 Tel Solar Ag Method for depositing an amorphous silicon film for photovoltaic devices with reduced light-induced degradation for improved stabilized performance
US8895842B2 (en) * 2008-08-29 2014-11-25 Applied Materials, Inc. High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
US20100059110A1 (en) * 2008-09-11 2010-03-11 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
KR101025932B1 (ko) * 2008-10-06 2011-03-30 김용환 전자빔 후처리를 이용한 투명성 산화 전극 제조 방법
WO2011011301A2 (en) * 2009-07-23 2011-01-27 Applied Materials, Inc. A mixed silicon phase film for high efficiency thin film silicon solar cells
WO2011032879A2 (en) * 2009-09-18 2011-03-24 Oerlikon Solar Ag, Truebbach Method for manufacturing a thin-film, silicon-based solar cell
WO2011046664A2 (en) * 2009-10-15 2011-04-21 Applied Materials, Inc. A barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells
US20110088760A1 (en) * 2009-10-20 2011-04-21 Applied Materials, Inc. Methods of forming an amorphous silicon layer for thin film solar cell application
US20110126875A1 (en) * 2009-12-01 2011-06-02 Hien-Minh Huu Le Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition
US8247332B2 (en) * 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
US20110232753A1 (en) * 2010-03-23 2011-09-29 Applied Materials, Inc. Methods of forming a thin-film solar energy device
US20120152352A1 (en) * 2010-12-15 2012-06-21 Egypt Nanotechnology Center Photovoltaic devices with an interfacial germanium-containing layer and methods for forming the same
US20130224899A1 (en) 2012-02-28 2013-08-29 International Business Machines Corporation Enhancing efficiency in solar cells by adjusting deposition power
US9214577B2 (en) 2012-02-28 2015-12-15 International Business Machines Corporation Reduced light degradation due to low power deposition of buffer layer
KR20130112148A (ko) * 2012-04-03 2013-10-14 엘지전자 주식회사 박막 태양 전지
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US20140217408A1 (en) * 2013-02-06 2014-08-07 International Business Machines Corporaton Buffer layer for high performing and low light degraded solar cells
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2462782A1 (fr) 1979-08-03 1981-02-13 Thomson Csf Procede de realisation d'une couche contenant du silicium et dispositif de conversion photoelectrique mettant en oeuvre ce procede
GB2137810B (en) * 1983-03-08 1986-10-22 Agency Ind Science Techn A solar cell of amorphous silicon
US4471155A (en) * 1983-04-15 1984-09-11 Energy Conversion Devices, Inc. Narrow band gap photovoltaic devices with enhanced open circuit voltage
JPS61104678A (ja) * 1984-10-29 1986-05-22 Mitsubishi Electric Corp アモルフアス太陽電池
JPH065774B2 (ja) * 1985-08-07 1994-01-19 工業技術院長 太陽電池
JPS6273784A (ja) * 1985-09-27 1987-04-04 Sanyo Electric Co Ltd 光起電力装置
US4718947A (en) 1986-04-17 1988-01-12 Solarex Corporation Superlattice doped layers for amorphous silicon photovoltaic cells
JPH04321277A (ja) 1991-04-19 1992-11-11 Sanyo Electric Co Ltd 非晶質シリコン薄膜の形成方法およびこれを用いた光起電力装置の製造方法
US5507881A (en) * 1991-09-30 1996-04-16 Fuji Electric Co., Ltd. Thin-film solar cell and method of manufacturing same
US5419783A (en) * 1992-03-26 1995-05-30 Sanyo Electric Co., Ltd. Photovoltaic device and manufacturing method therefor
JP2648733B2 (ja) 1993-11-18 1997-09-03 プラズマ・フィジクス・コーポレーション 半導体装置
JP3169337B2 (ja) 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
JP3437386B2 (ja) 1996-09-05 2003-08-18 キヤノン株式会社 光起電力素子、並びにその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383898B1 (en) 1999-05-28 2002-05-07 Sharp Kabushiki Kaisha Method for manufacturing photoelectric conversion device
JP2006269607A (ja) * 2005-03-23 2006-10-05 Canon Inc 光起電力素子の製造方法
WO2010098446A1 (ja) * 2009-02-26 2010-09-02 三洋電機株式会社 太陽電池の製造方法
JP2010199416A (ja) * 2009-02-26 2010-09-09 Sanyo Electric Co Ltd 太陽電池の製造方法
CN102334192A (zh) * 2009-02-26 2012-01-25 三洋电机株式会社 太阳能电池的制造方法
US8664034B2 (en) 2009-02-26 2014-03-04 Sanyo Electric Co., Ltd. Method of manufacturing solar cell
JP2014112735A (ja) * 2014-03-19 2014-06-19 Sanyo Electric Co Ltd 太陽電池の製造方法

Also Published As

Publication number Publication date
DE69926960T2 (de) 2006-07-13
EP0969523A3 (en) 2000-07-05
EP0969523A2 (en) 2000-01-05
DE69926960D1 (de) 2005-10-06
US6242686B1 (en) 2001-06-05
EP0969523B1 (en) 2005-08-31

Similar Documents

Publication Publication Date Title
JPH11354820A (ja) 光電変換素子及びその製造方法
US6383898B1 (en) Method for manufacturing photoelectric conversion device
EP0523919B1 (en) Multijunction photovoltaic device and fabrication method
US5730808A (en) Producing solar cells by surface preparation for accelerated nucleation of microcrystalline silicon on heterogeneous substrates
EP2110859B1 (en) Laminate type photoelectric converter and method for fabricating the same
KR100847487B1 (ko) 탠덤형 박막 광전변환 장치의 제조방법
JPH065766B2 (ja) 光起電力装置およびその製造方法
JP2009503848A (ja) 組成傾斜光起電力デバイス及び製造方法並びに関連製品
US4398054A (en) Compensated amorphous silicon solar cell incorporating an insulating layer
US5114498A (en) Photovoltaic device
US5419783A (en) Photovoltaic device and manufacturing method therefor
US4396793A (en) Compensated amorphous silicon solar cell
JP3702240B2 (ja) 半導体素子及びその製造方法
EP0093514A1 (en) Amorphous silicon solar cell incorporating an insulating layer to suppress back diffusion of holes into an N-type region and method of fabrication thereof
JPH10242492A (ja) 非晶質シリコンゲルマニウム薄膜の製造方法及び光起電力素子
JP4471963B2 (ja) 光電変換素子の製造方法
JP3753556B2 (ja) 光電変換素子及びその製造方法
JP4215697B2 (ja) 光電変換装置およびその製造方法
JP3672471B2 (ja) 光電変換素子の製造方法
JP4187328B2 (ja) 光起電力素子の製造方法
JPWO2006049003A1 (ja) 薄膜光電変換装置の製造方法
JP2632740B2 (ja) 非晶質半導体太陽電池
JP2004289188A (ja) 光電変換素子の製造方法
JP2020505786A (ja) シングル型、タンデム型ならびにヘテロ接合型太陽電池装置およびその形成方法
JP2744680B2 (ja) 薄膜太陽電池の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040928