KR20100105756A - 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20100105756A
KR20100105756A KR1020107017136A KR20107017136A KR20100105756A KR 20100105756 A KR20100105756 A KR 20100105756A KR 1020107017136 A KR1020107017136 A KR 1020107017136A KR 20107017136 A KR20107017136 A KR 20107017136A KR 20100105756 A KR20100105756 A KR 20100105756A
Authority
KR
South Korea
Prior art keywords
film
semiconductor
semiconductor element
semiconductors
resin
Prior art date
Application number
KR1020107017136A
Other languages
English (en)
Other versions
KR101193291B1 (ko
Inventor
다카시 히라노
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008085439A external-priority patent/JP5417729B2/ja
Priority claimed from JP2008167547A external-priority patent/JP2010010368A/ja
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20100105756A publication Critical patent/KR20100105756A/ko
Application granted granted Critical
Publication of KR101193291B1 publication Critical patent/KR101193291B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 반도체용 필름은 시트 기재와 이 시트 기재의 한쪽 면 측에 설치된 접착제층을 가지는 것으로, 상기 접착제층이 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물로 구성되어 있는 것을 특징으로 한다. 또, 본 발명의 반도체용 필름은 플립 칩형 반도체 소자의 기능면과 상기 반도체용 필름의 상기 접착제층을 접착시켜 이용하는 것이 바람직하다.

Description

반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치{FILM FOR SEMICONDUCTOR, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
근래의 전자기기의 고기능화와 모바일 용도로의 확대에 대응해 반도체 장치의 고밀도화, 고집적화의 요구가 강해져, IC 패키지의 대용량 고밀도화가 진행되고 있다. 이들 반도체 장치의 제조 방법에서는 규소, 갈륨, 비소 등으로 이루어지는 반도체용 웨이퍼에 점착 시트(다이싱 시트)를 첩착하고, 다이싱에 의해 개개의 반도체 소자로 절단 분리(개편화)한 후, 엑스팬딩(expanding), 개편화한 반도체 소자의 픽업을 실시하고, 그 다음에 반도체 소자를 금속 리드 프레임, 테이프 기판 및 유기 경질 기판 등에 다이 본딩하는 반도체 장치의 조립 공정으로 이송된다.
한편, 반도체 장치의 경박단소화(輕薄短小化)의 기술 혁신은 눈부신 것이 있어, 여러 가지 패키지 구조가 제창되어 제품화되고 있다. 근래에는 종래의 리드 프레임 접합 대신에 반도체 소자와 회로 기판을 반도체 소자의 회로면(기능면)에 직접 형성된 돌기 전극을 통하여 접합하는 에리어(area) 실장 방식이 주류가 되고 있다.
이 에리어 실장 방식의 대표적인 것으로서 플립 칩 실장이 있다. 플립 칩 실장에 있어서는 접합 부분의 보강이나 신뢰성 향상 등을 목적으로 하여 반도체 소자와 회로 기판의 틈을 수지 조성물로 봉지하는 것이 일반적이다.
또, 반도체 소자를 입체적으로 겹친 스택 패키지로 불리는 방식도 주류가 되고 있다. 복수의 반도체 소자를 평면상이 아니라 입체상으로 배치하면, 패키지를 작게 할 수 있다. 게다가 반도체 소자끼리의 사이에서 교환하는 정보를 늘릴 수 있기 때문에 전체적인 성능 향상으로 이어진다.
반도체 소자를 입체적으로 적층하는 수법으로는 반도체 소자끼리의 사이를 와이어·본딩으로 접속하는 멀티·칩·패키지(MCP: Multi-Chip Package)라고 하는 기술이 있다.
이와는 대조적으로, 관통 전극(TSV: Through Silicon Via)을 이용하는 수법에서는 반도체 소자에 구멍을 뚫고 금속을 채워 반도체 소자끼리의 사이의 접속을 실시한다. 이 수법에 의하면, 접속용 와이어가 불필요해지기 때문에 반도체 소자끼리의 틈을 좁힐 수 있다는 이점이 있다. 이 때문에, 상기 수법이 향후 반도체 소자를 입체적으로 적층하는 수법으로서 주류가 되어 간다고 생각된다.
또한, 이 관통 전극을 이용하는 수법에 있어서도, 접합 부분의 보강이나 신뢰성 향상 등을 목적으로 하여 반도체 소자와 회로 기판의 틈을 수지 조성물로 봉지하는 것이 일반적이다.
수지 봉지 방법으로는 일반적으로 캐필러리-언더-필 방식을 들 수 있다. 이 방법은 반도체 소자의 한변 또는 복수면에 액상의 봉지 수지 조성물을 도포하고 모세관 현상을 이용해 봉지 수지 조성물을 회로 기판과 반도체 소자의 틈에 흘러들게 함으로써 실시된다(특허문헌 1: 일본 특개 2007-217708호 공보 참조).
그러나, 캐필러리-언더-필 방식으로는 플럭스를 이용해 반도체 소자와 회로 기판을 접합시키는 공정 및 플럭스 세정 공정이 필요하게 되기 때문에, 공정이 길어지고 또한 세정 폐액의 처리 문제 등 환경 관리를 엄격하게 해야 한다. 또, 봉지를 모세관 현상으로 실시하기 때문에 봉지 시간이 길어져 생산성에 문제가 있었다.
또, 근래 반도체 패키지의 박형화 요구에 수반해, 반도체 소자도 얇게 연삭되는 것이 통상적으로 실시되고 있다. 이 목적 때문에, 가공된 웨이퍼의 소자 기능면에 백그라인드 테이프를 압착하고, 웨이퍼의 이면을 연삭한 후, 이 테이프를 벗겨 다이싱 테이프에 압착하고, 다이싱에 의해 개편화해 접합한다고 하는 번잡한 공정을 거치고 있어, 보다 간소한 방법이 요구되고 있다. 또, 연삭된 박형 웨이퍼는 반송이나 핸들링시에 파손된다고 하는 문제도 있었다.
본 발명의 목적은 플럭스 세정 공정이 불필요하고 생산성이 뛰어나며 또한 반도체 웨이퍼를 가공할 때의 작업성을 향상시키는 것이 가능한 반도체용 필름을 제공하는 것에 있다.
또, 본 발명의 목적은 반도체 소자와 기판을 포함하는 구조체를 생산성 좋게 접합하는 반도체 장치의 제조 방법을 제공하는 것에 있다.
또, 본 발명의 목적은 상기 반도체용 필름의 접착제층 경화물을 가지는 반도체 장치를 제공하는 것에 있다.
또, 본 발명의 목적은 반도체 소자와 기판을 포함하는 구조체가 매우 적합하게 접합된 반도체 장치를 제공하는 것이다.
상기 목적을 달성하기 위해, 하기 (1)~(25)에 기재된 본 발명은,
(1) 시트 기재와 이 시트 기재의 한쪽 면 측에 설치된 접착제층을 가지는 반도체용 필름으로서,
상기 접착제층이 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물로 구성되어 있는 것을 특징으로 하는 반도체용 필름,
(2) 반도체 소자의 전극 단자면과 상기 반도체용 필름의 상기 접착제층을 접착시켜 이용하는 것인 상기 (1)에 기재된 반도체용 필름,
(3) 플립 칩형 반도체 소자의 기능면과 상기 반도체용 필름의 상기 접착제층을 접착시켜 이용하는 것인 상기 (1)에 기재된 반도체용 필름,
(4) 상기 반도체용 필름의 상기 접착제층을 상온으로부터 10℃/분의 승온 속도로 용융 상태까지 승온했을 때에 초기에는 용융 점도가 감소하고, 최저 용융 점도에 도달한 후 새로이 상승하는 특성을 가지며, 또한 상기 최저 용융 점도가 10Pa·s 이상, 10,000Pa·s 이하인 상기 (3)에 기재된 반도체용 필름,
(5) 상기 시트 기재와 상기 접착제층 사이에 이형 필름을 추가로 가지는 것인 상기 (1)에 기재된 반도체용 필름,
(6) 상기 반도체용 필름의 상기 접착제층은 반도체 소자의 표면에 접착된 상태에서, 상기 반도체 소자의 상기 표면이 인식 가능한 정도의 투명성을 가지는 것인 상기 (1)에 기재된 반도체용 필름,
(7) 상기 수지 조성물이 필름 형성성 수지를 추가로 포함하는 것인 상기 (1)에 기재된 반도체용 필름,
(8) 상기 수지 조성물이 경화제를 추가로 포함하는 상기 (7)에 기재된 반도체용 필름,
(9) 상기 수지 조성물이 무기 충전제를 추가로 포함하는 것인 상기 (8)에 기재된 반도체용 필름,
(10) 상기 무기 충전제의 평균 입자 지름이 0.5㎛ 이하인 상기 (9)에 기재된 반도체용 필름,
(11) 상기 플럭스 활성을 가지는 화합물은 플럭스 활성을 가지는 경화제인 상기 (1)에 기재된 반도체용 필름,
(12) 상기 플럭스 활성을 가지는 화합물은 카르복실기 및 페놀성 수산기 중 적어도 한쪽을 가지는 화합물인 상기 (1)에 기재된 반도체용 필름,
(13) 반도체 소자와, 기판 및 이 기판의 한쪽 면 측에 탑재된 다른 반도체 소자를 포함하는 구조체의 다른 반도체 소자를 접착하는데 사용되고,
상기 반도체 소자와, 상기 반도체용 필름의 상기 접착제층을 접착시켜 이용하는 것인 상기 (1)에 기재된 반도체용 필름,
(14) 상기 (1)에 기재된 반도체용 필름의 상기 접착제층과 반도체 웨이퍼의 한쪽 면을 접착하는 접착 공정과,
상기 반도체 웨이퍼를 상기 반도체용 필름이 접착된 상태로 개편화하여 반도체 소자를 얻는 개편화 공정과,
상기 반도체용 필름을 상기 시트 기재와 상기 접착제층 사이에서 박리하여 상기 접착제층을 가지는 반도체 소자를 픽업하는 픽업 공정과,
상기 반도체 소자를 상기 접착제층이 접착하도록 기판을 포함하는 구조체에 탑재하는 탑재 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법,
(15) 상기 접착 공정과 상기 개편화 공정 사이에 상기 반도체 웨이퍼의 상기 기능면과 반대측 면을 연마하는 연마 공정을 추가로 가지는 상기 (14)에 기재된 반도체 장치의 제조 방법,
(16) 상기 구조체는 상기 기판과 이 기판의 한쪽 면 측에 탑재된 다른 반도체 소자를 갖고,
상기 탑재 공정에 있어서, 상기 반도체 소자를 상기 구조체의 상기 다른 반도체 소자의 다른 한쪽 면 측에 탑재하는 상기 (15)에 기재된 반도체 장치의 제조 방법,
(17) 상기 구조체는 상기 다른 반도체 소자와 상기 기판이 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물의 경화물로 구성되는 다른 접착층에서 미리 접합되어 있는 것인 상기 (16)에 기재된 반도체 장치의 제조 방법,
(18) 상기 반도체 웨이퍼의 상기 한쪽 면은 미리 돌기 전극이 형성된 반도체 웨이퍼의 기능면인 상기 (17)에 기재된 반도체 장치의 제조 방법,
(19) 상기 반도체 웨이퍼는 그 두께 방향으로 관통하는 복수의 도체부를 갖고,
상기 개편화 공정에 있어서, 상기 반도체 소자로서 두께 방향으로 관통하는 도체부를 가지는 반도체 소자가 얻어지는 상기 (18)에 기재된 반도체 장치의 제조 방법,
(20) 상기 (1)에 기재된 반도체용 필름의 상기 접착제층 경화물을 가지는 것을 특징으로 하는 반도체 장치,
(21) 기판과, 상기 기판의 적어도 한쪽 면 측에 설치된 제 1 반도체 소자와, 두께 방향으로 관통하는 도체부를 가지는 제 2 반도체 소자를 가지는 반도체 장치로서,
상기 제 1 반도체 소자와 상기 제 2 반도체 소자가 돌기 전극을 통하여 전기적으로 접속되고 있고,
상기 제 1 반도체 소자와 상기 제 2 반도체 소자 사이에는 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물의 경화물로 구성되는 제 1 접착층이 배치되어서 이루어지는 것을 특징으로 하는 반도체 장치,
(22) 상기 기판과 상기 제 1 반도체 소자가 돌기 전극을 통하여 전기적으로 접속되어 있고, 또한 상기 기판과 상기 제 1 반도체 소자 사이에는 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물의 경화물로 구성되는 제 2 접착층이 배치되어 있는 것인 상기 (21)에 기재된 반도체 장치,
(23) 상기 수지 조성물은 필름 형성 수지를 추가로 포함하는 것인 상기 (22)에 기재된 반도체 장치,
(24) 상기 플럭스 활성을 가지는 화합물은 카르복실기 및 페놀성 수산기 중 적어도 한쪽을 가지는 화합물인 상기 (23)에 기재된 반도체 장치,
(25) 상기 플럭스 활성을 가지는 화합물은 상기 가교 반응 가능한 수지의 경화제로서 작용할 수 있는 것인 상기 (24)에 기재된 반도체 장치.
도 1은 본 발명의 반도체용 필름을 모식적으로 나타내는 단면도이다.
도 2는 본 발명의 반도체용 필름의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 3은 본 발명의 반도체 장치의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 4는 본 발명의 반도체 장치의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 5는 본 발명의 반도체 장치의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 6은 본 발명의 반도체 장치의 일례(다른 실시형태)를 나타내는 단면도이다.
도 7은 본 발명의 반도체 장치의 제조 방법의 일례(다른 실시형태)를 나타내는 단면도이다.
이하, 본 발명의 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치에 대해 상세하게 설명한다.
본 발명의 반도체용 필름은 시트 기재와 이 시트 기재의 한쪽 면 측에 설치된 접착제층을 가지는 반도체용 필름으로서, 상기 접착제층이 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물로 구성되어 있는 것을 특징으로 한다.
또, 본 발명의 반도체 장치의 제조 방법은 상기 반도체용 필름의 상기 접착제층과 반도체 웨이퍼의 한쪽 면을 접착하는 접착 공정과, 상기 반도체 웨이퍼를 상기 반도체용 필름이 접착된 상태로 개편화하여 반도체 소자를 얻는 개편화 공정과, 상기 반도체용 필름을 상기 시트 기재와 상기 접착제층 사이에서 박리하여 상기 접착제층을 가지는 반도체 소자를 픽업하는 픽업 공정과, 상기 반도체 소자를 상기 접착제층이 접착하도록 기판을 포함하는 구조체에 탑재하는 탑재 공정을 가지는 것을 특징으로 한다.
또, 본 발명의 반도체 장치는 상기 반도체용 필름의 상기 접착제층 경화물을 가지는 것을 특징으로 한다.
또, 본 발명의 반도체 장치는 기판과 상기 기판의 적어도 한쪽 면 측에 설치된 제 1 반도체 소자와, 두께 방향으로 관통하는 도체부를 가지는 제 2 반도체 소자를 가지는 반도체 장치로서, 상기 제 1 반도체 소자와 상기 제 2 반도체 소자가 돌기 전극을 통하여 전기적으로 접속되어 있고, 상기 제 1 반도체 소자와 상기 제 2 반도체 소자 사이에는 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물의 경화물로 구성되는 제 1 접착층이 배치되어서 이루어지는 것을 특징으로 한다.
(반도체용 필름)
우선, 반도체용 필름에 대해 설명한다.
반도체용 필름(10)은 도 1에 나타내는 바와 같이 시트 기재(1)와 이 시트 기재(1)의 윗면(한쪽 면)에 설치된 접착제층(2)으로 구성되어 있다. 도시하지 않으나 시트 기재(1)와 접착제층(2) 사이에는 이형 필름이 설치되어 있어도 된다. 이것에 의해, 시트 기재(1)와 접착제층(2) 사이의 박리가 용이해져 반도체 웨이퍼를 다이싱해 얻어진 반도체 소자의 픽업성을 향상시킬 수 있다.
반도체용 필름(10)의 접착제층(2)은 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물로 구성되어 있다.
상기 가교 반응 가능한 수지로는, 예를 들면 에폭시 수지, 옥세탄 수지, 페놀 수지, (메타)아크릴레이트 수지, 불포화 폴리에스테르 수지, 디알릴 프탈레이트 수지, 말레이미드 수지 등의, 이른바 열경화성 수지로 분류되는 것에 더해, 카르복실기, 에폭시기 등의 관능기를 가지는 열가소성 수지 등을 들 수 있다. 이들 중에서도, 접착제층(2)의 경화성과 보존성, 접착제층(2) 경화물의 내열성, 내습성, 내약품성이 뛰어난 것으로부터, 에폭시 수지가 매우 적합하게 이용된다.
상기 에폭시 수지로는 실온에서 고형인 에폭시 수지 및 실온에서 액상인 에폭시 수지 중 어느 하나를 이용해도 된다. 또, 실온에서 고형인 에폭시 수지와 실온에서 액상인 에폭시 수지를 병용해도 된다. 이것에 의해, 접착제층(2)의 용융 거동의 설계 자유도를 더욱 높일 수 있다.
상기 실온에서 고형인 에폭시 수지로는 특별히 한정되는 것은 아니고, 비스페놀 A형 에폭시 수지, 비스페놀 S형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 글리시딜 에스테르형 에폭시 수지, 3관능 에폭시 수지, 4관능 에폭시 수지 등의 다관능 에폭시 수지 등을 들 수 있다. 더 구체적으로는 상기 실온에서 고형인 에폭시 수지는 실온에서 고형인 3관능 에폭시 수지와 크레졸 노볼락형 에폭시 수지를 포함하는 것이 바람직하다. 이것에 의해, 후술하는 반도체 장치를 제조했을 때에, 그 내습 신뢰성을 향상시킬 수 있다.
상기 실온에서 액상인 에폭시 수지로는 특별히 한정되는 것은 아니고, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 A 핵수첨형(核水添型) 에폭시 수지, 4-t-부틸 카테콜형 에폭시 수지, 나프탈렌형 에폭시 수지 등을 들 수 있다.
상기 가교 반응 가능한 수지의 함유량은 특별히 한정되지 않지만, 상기 수지 조성물 전체의 25중량% 이상, 75중량% 이하인 것이 바람직하고, 특히 45중량% 이상, 70중량% 이하인 것이 바람직하다. 함유량이 상기 범위 내이면, 접착제층(2)의 양호한 경화성이 얻어지는 동시에 접착제층(2)의 양호한 용융 거동의 설계가 가능해진다.
상기 플럭스 활성을 가지는 화합물은 가열 등에 의해 금속 산화막을 없애는 효과를 가지고 있는 것이면 특별히 한정되지 않는다. 예를 들면 활성 로진, 카르복실기를 가지는 유기 화합물 등의 유기산, 아민, 페놀, 알코올, 아진 등의 스스로 플럭스 활성을 가지고 있거나, 플럭스 활성을 조장하거나 하는 작용을 가지는 화합물이어도 된다.
이 플럭스 활성을 가지는 화합물로서 보다 구체적으로는 분자 중에 카르복실기 및/또는 페놀성 수산기를 적어도 1개 이상 가지는 화합물을 들 수 있고, 이것은 액상이어도 고체여도 상관없다.
상기 카르복실기를 함유하는 화합물로는, 예를 들면 지방족산 무수물, 지환식산 무수물, 방향족산 무수물, 지방족 카르복시산, 방향족 카르복시산 등을 들 수 있다. 페놀성 수산기를 가지는 플럭스 화합물로는, 예를 들면 페놀류를 들 수 있다.
상기 지방족산 무수물로는, 예를 들면 무수 숙신산, 폴리아디프산 무수물, 폴리아젤라인산 무수물, 폴리세바신산 무수물 등을 들 수 있다.
상기 지환식산 무수물로는, 예를 들면 메틸테트라히드로 무수 프탈산, 메틸헥사히드로 무수 프탈산, 무수 메틸하이믹산, 헥사히드로 무수 프탈산, 테트라히드로 무수 프탈산, 트리알킬테트라히드로 무수 프탈산, 메틸시클로헥센 디카르복시산 무수물 등을 들 수 있다.
상기 방향족산 무수물로는, 예를 들면 무수 프탈산, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논 테트라카르복시산 무수물, 에틸렌글리콜 비스트리멜리테이트, 글리세롤 트리스트리멜리테이트 등을 들 수 있다.
상기 지방족 카르복시산으로는, 예를 들면 하기 식 (1)로 나타내는 화합물 등을 들 수 있다.
Figure pct00001
상기 식 (1)로 나타내는 화합물은 플럭스 활성, 접착제층(2)을 피접착물에 접착할 때에 발생할 가능성이 있는 아웃 가스의 양 및 접착제층(2) 경화물(예를 들면, 후술하는 제 1 접착층(122))의 탄성률이나 유리 전이 온도의 밸런스로부터, 상기 식 (1) 중의 n은 특별히 한정되지 않지만, 3 이상, 10 이하인 것이 바람직하고, 특히 4 이상, 8 이하인 것이 바람직하다. n을 상기 하한값 이상으로 함으로써, 접착제층(2) 경화물의 탄성률 증가를 억제해, 그 피접착물과의 접착성을 향상시킬 수 있다. 또, n을 상기 상한값 이하로 함으로써, 접착제층(2) 경화물의 탄성률 저하를 억제해 얻어지는 반도체 장치의 접속 신뢰성을 더욱 향상시킬 수 있다.
상기 식 (1)로 나타내는 화합물로서, 예를 들면 n=3인 글루타르산(HOOC-(CH2)3-COOH), n=4인 아디프산(HOOC-(CH2)4-COOH), n=5인 피멜산(HOOC-(CH2)5-COOH), n=8인 세바신산(HOOC-(CH2)8-COOH) 및 n=10인 HOOC-(CH2)10-COOH- 등을 들 수 있다.
다른 지방족 카르복시산으로는 포름산, 아세트산, 프로피온산, 부티르산, 발레르산, 피발산, 카프론산, 카프릴산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 아크릴산, 메타크릴산, 크로톤산, 올레산, 푸말산, 말레산, 옥살산, 말론산, 숙신산 등을 들 수 있다.
상기 방향족 카르복시산으로는, 예를 들면 벤조산, 프탈산, 이소프탈산, 테레프탈산, 헤미멜리트산, 트리멜리트산, 트리메신산, 멜로판산, 플레이트니산, 피로멜리트산, 멜리트산, 톨일산, 크실릴산, 헤메리트산, 메시틸렌산, 플레이니틸산, 톨루일산, 신남산, 살리실산, 2,3-디히드록시벤조산, 2,4-디히드록시벤조산, 겐티딘산(2,5-디히드록시벤조산), 2,6-디히드록시벤조산, 3,5-디히드록시벤조산, 갈산(3,4,5-트리히드록시벤조산), 1,4-디히드록시-2-나프토에산, 3,5-디히드록시-2-나프토에산 등의 나프토에산 유도체; 페놀프탈린; 디페놀산 등을 들 수 있다.
상기 페놀성 수산기를 가지는 화합물로는 예를 들면 페놀, o-크레졸, 2,6-크실레놀, p-크레졸, m-크레졸, o-에틸페놀, 2,4-크실레놀, 2,5-크실레놀, m-에틸페놀, 2,3-크실레놀, 메시톨, 3,5-크실레놀, p-터셔리부틸페놀, 카테콜, p-터셔리아밀페놀, 레조르시놀, p-옥틸페놀, p-페닐페놀, 비스페놀 A, 비스페놀 F, 비스페놀 AF, 비페놀, 디알릴 비스페놀 F, 디알릴 비스페놀 A, 트리스페놀, 테트라키스 페놀 등의 페놀성 수산기를 함유하는 모노머류, 페놀 노볼락 수지, o-크레졸 노볼락 수지, 비스페놀 F 노볼락 수지, 비스페놀 A 노볼락 수지 등을 들 수 있다.
또, 이와 같은 플럭스 활성을 가지는 화합물은 에폭시 수지와 같은 가교 반응 가능한 수지와의 반응에 의해 형성되는 3차원적 화학 구조 중에 도입되는 플러스 활성을 가지는 경화제인 것이 바람직하다. 이것에 의해, 이러한 화합물이 플럭스 활성 작용을 발현한 후에, 그 세정 공정을 생략하는 것에 더해, 얻어지는 반도체 장치의 접속 신뢰성을 보다 향상시킬 수 있다.
이 플럭스 활성을 가지는 경화제로는, 예를 들면 1분자 중에 에폭시 수지 등의 가교 반응 가능한 수지에 부가할 수 있는 적어도 2개의 페놀성 수산기와 금속 산화막에 대해서 플럭스 작용을 나타내는, 방향족에 직접 결합한 카르복실기를 1분자 중에 적어도 1개 가지는 화합물을 들 수 있다.
구체적으로는 2,3-디히드록시벤조산, 2,4-디히드록시벤조산, 겐티딘산(2,5-디히드록시벤조산), 2,6-디히드록시벤조산, 3,4-디히드록시벤조산, 갈산(3,4,5-트리히드록시벤조산) 등의 벤조산 유도체; 1,4-디히드록시-2-나프토에산, 3,5-디히드록시-2-나프토에산, 3,7-디히드록시-2-나프토에산 등의 나프토에산 유도체; 페놀프탈린; 및 디페놀산 등을 들 수 있다.
이들 플럭스 활성을 가지는 화합물은 단독으로 이용해도, 2종 이상을 조합해 이용해도 된다.
상기 플럭스 활성을 가지는 화합물의 함유량은 특별히 한정되지 않지만, 상기 수지 조성물 전체의 1중량% 이상, 30중량% 이하인 것이 바람직하고, 특히 5중량% 이상, 25중량% 이하인 것이 바람직하다. 함유량이 상기 하한값 미만이면 플럭스 활성의 효과가 불충분하게 되는 경우가 있고, 상기 상한값을 넘으면 가교 반응 가능한 수지와 미반응 플럭스 활성을 가지는 화합물이 잔류하는 경우가 있어, 접착제층(2) 경화물(예를 들면, 후술하는 제 1 접착층(122)) 중에서의 마이그레이션(migration) 발생의 원인이 되는 경우가 있다. 또, 함유량이 상기 범위 내이면, 전기 접속부(구리박) 표면의 산화막을 환원시켜 제거할 수 있기 때문에, 전기 접속부끼리의 사이에서 강도가 큰 양호한 접합이 얻어진다.
상기 수지 조성물은 특별히 한정되지 않지만, 경화제를 포함해도 된다.
상기 경화제로는, 예를 들면 페놀류, 아민류, 티올류를 들 수 있다. 가교 반응 가능한 수지로서 에폭시 수지가 이용되는 경우, 이 에폭시 수지와의 양호한 반응성, 경화시에서의 접착제층(2)의 치수 변화가 작고, 경화 후의 접착제층(2)에 있어서 적절한 물성(예를 들면, 내열성, 내습성 등)어 얻어진다는 점에서 페놀류가 매우 적합하게 이용된다.
상기 페놀류로는 특별히 한정되는 것은 아니지만, 접착제층(2)의 경화물(예를 들면, 후술하는 제 1 접착층(122))의 물성을 생각했을 경우, 2 관능 이상이 바람직하다. 예를 들면, 비스페놀 A, 테트라메틸 비스페놀 A, 디알릴 비스페놀 A, 비페놀, 비스페놀 F, 디알릴 비스페놀 F, 트리스페놀, 테트라키스 페놀, 페놀 노볼락류, 크레졸 노볼락류 등을 들 수 있지만, 접착제층(2)의 용융 점도, 페놀류와 에폭시 수지의 반응성 및 경화 후 접착제층(2)의 물성을 생각했을 경우, 페놀 노볼락류 및 크레졸 노볼락류를 매우 적합하게 이용할 수 있다.
상기 경화제로서 페놀 노볼락류가 이용되는 경우, 그 함유량은 특별히 한정되지 않지만, 상기 가교 반응 가능한 수지를 확실히 경화시키는 관점에서는 상기 수지 조성물 전체의 5중량% 이상이 바람직하고, 특히 10중량% 이상이 바람직하다. 또, 에폭시 수지와 미반응 페놀 노볼락류가 잔류하고 있으면, 접착제층(2) 경화물 중에서의 마이그레이션 발생의 원인이 된다. 따라서, 이것들이 잔사(殘渣)로서 남지 않게 하기 위해서는 상기 함유량은 상기 수지 조성물 전체의 30중량% 이하가 바람직하고, 특히 25중량% 이하가 바람직하다.
가교 반응 가능한 수지가 에폭시 수지인 경우, 페놀 노볼락 수지의 함유량은 에폭시 수지에 대한 당량비로 규정해도 된다. 구체적으로는 에폭시 수지에 대한 페놀 노볼락류의 당량비는 0.5 이상, 1.2 이하가 바람직하고, 특히 0.6 이상, 1.1 이하가 바람직하며, 0.7 이상 0.98 이하가 가장 바람직하다. 상기 에폭시 수지에 대한 페놀 노볼락 수지의 당량비를 상기 하한값 이상으로 함으로써, 경화 후 접착제층(2)의 내열성, 내습성을 확보할 수 있고, 이 당량비를 상한값 이하로 함으로써, 경화 후 접착제층(2) 중에서의 에폭시 수지와 미반응된 잔류 페놀 노볼락 수지의 양을 저감할 수 있어 접착제층(2) 경화물의 내(耐)마이그레이션성이 양호해진다.
다른 경화제로는, 예를 들면 이미다졸 화합물, 인 화합물 등을 들 수 있다.
상기 이미다졸 화합물로는 특별히 한정되지 않지만, 융점이 150℃ 이상인 이미다졸 화합물을 사용하는 것이 바람직하다. 이것에 의해, 접착제층(2)에 경화를 일으키게 하는 기능(접착제층(2) 경화성)과 접착제층(2)의 플럭스 기능의 양립을 도모하는 것이 용이해진다. 즉, 이미다졸 화합물의 융점이 너무 낮으면, 전기 접속부(땜납 범프)의 산화막이 제거되어 전기 접속부끼리(땜납 범프와 전극)가 금속 접합하기 전에 접착제층(2)가 경화해 버려, 접속이 불안정하게 되거나 접착제층(2)(반도체용 필름(10))의 보존성이 저하하거나 하는 경우를 억제할 수 있다.
융점이 150℃ 이상인 이미다졸 화합물로는, 예를 들면 2-페닐히드록시 이미다졸, 2-페닐-4-메틸히드록시 이미다졸, 2-페닐-4-메틸 이미다졸 등을 들 수 있다. 또한, 이미다졸 화합물의 융점의 상한에 특별히 제한은 없고, 예를 들면 접착제층(2)의 접착 온도에 따라 적절히 설정할 수 있다.
상기 경화제로서 이미다졸 화합물이 사용되는 경우, 그 함유량은 특별히 한정되지 않지만, 상기 수지 조성물 전체의 0.005중량% 이상, 10중량% 이하가 바람직하고, 특히 0.01중량% 이상, 5중량% 이하가 바람직하다. 이미다졸 화합물의 함유량을 상기 하한값 이상으로 함으로써, 가교 반응 가능한 수지에 대한 경화 촉매로서의 기능을 더욱 효과적으로 발휘시켜 접착제층(2)의 경화성을 향상시킬 수 있다. 또, 이미다졸 화합물의 배합비를 상기 상한값 이하로 함으로써, 땜납이 용융하는 온도에서 접착제층(2)의 용융 점도가 너무 높지 않아 양호한 땜납 접합 구조가 얻어진다. 또, 접착제층(2)의 보존성을 더욱 향상시킬 수 있다.
상기 인 화합물로는, 예를 들면 트리페닐포스핀; 테트라 치환 포스포늄과 다관능 페놀 화합물의 분자성 화합물; 테트라 치환 포스포늄과 프로톤 공여체와 트리알콕시실란 화합물의 분자성 화합물 등을 들 수 있다. 이들 중에서도, 접착제층(2)의 속(速)경화성, 반도체 소자의 전기 접속부(알루미늄 패드)에 대한 내부식성, 또 접착제층(2)의 보존성에 의해 뛰어난 테트라 치환 포스포늄과 다관능 페놀 화합물의 분자성 화합물, 및 테트라 치환 포스포늄과 프로톤 공여체와 트리알콕시실란 화합물의 분자성 화합물이 특히 바람직하다.
상기 수지 조성물은 특별히 한정되지 않지만, 상기 가교 반응 가능한 수지와 상이한 필름 형성성 수지를 포함해도 된다.
상기 필름 형성성 수지로는, 예를 들면 페녹시 수지, 폴리에스테르 수지, 폴리우레탄 수지, 폴리이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔, 폴리프로필렌, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체 등의 스티렌계 공중합체, 폴리아세탈 수지, 폴리비닐부티랄 수지, 폴리비닐 아세탈 수지, 부틸 고무, 클로로프렌 고무, 폴리아미드 수지, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산 비닐, 나일론, 아크릴 고무 등을 이용할 수 있다. 이것들은 단독으로 이용해도, 2종 이상을 조합해 이용해도 된다.
필름 형성성 수지로서 페녹시 수지가 이용되는 경우, 그 수평균 분자량이 5,000 이상, 15,000 이하인 페녹시 수지가 바람직하다. 이와 같은 페녹시 수지를 이용함으로써, 경화 전 접착제층(2)의 유동성을 억제해, 층간 두께를 균일하게 할 수 있다. 페녹시 수지의 골격은 비스페놀 A 타입, 비스페놀 F 타입, 비페닐 골격 타입 등을 들 수 있지만, 이것들로 한정되지 않는다. 바람직하게는 포화 흡수율이 1% 이하인 페녹시 수지가 접합시나 땜납 실장시에서의 고온 하에서도 접착제층(2)의 발포나 박리 등의 발생을 억제할 수 있기 때문에 바람직하다.
또, 상기 필름 형성성 수지로서 접착성이나 다른 수지와의 상용성을 향상시킬 목적으로 니트릴기, 에폭시기, 수산기, 카르복실기를 가지는 수지를 이용해도 되고, 이와 같은 수지로서 예를 들면 아크릴 고무를 이용할 수 있다.
필름 형성성 수지로서 아크릴 고무가 이용되는 경우, 필름 모양의 접착제층(2)을 제작할 때의 성막 안정성을 향상시킬 수 있다. 또, 접착제층(2) 경화물의 탄성률을 저하시켜 피접착물과 접착제층(2) 경화물 사이에서의 잔류 응력을 저감시킬 수 있기 때문에, 접착제층(2) 경화물의 피접착물에 대한 밀착성을 향상시킬 수 있다.
아크릴 고무는 에폭시기, 수산기, 카르복실기 또는 니트릴기 등을 가지는 모노머 단위를 포함하는 (메타)아크릴산 에스테르 공중합체인 것이 바람직하다. 이것에 의해, 반도체 소자의 이면(기능면과 반대측 면) 및 반도체 소자 상의 코트재 등의 피접착물에 대한 밀착성을 보다 향상시킬 수 있다. 이와 같은 (메타)아크릴산 에스테르 공중합체에 이용하는 모노머로는 예를 들면, 글리시딜기를 가지는 글리시딜 (메타)크릴레이트, 수산기를 가지는 (메타)크릴레이트, 카르복실기를 가지는 (메타)크릴레이트, 니트릴기를 가지는 (메타)아크릴로니트릴 등을 들 수 있다.
이들 중에서도, 특히 글리시딜기 또는 카르복실기를 가지는 모노머 단위를 포함하는 (메타)아크릴산 에스테르 공중합체를 이용하는 것이 바람직하다. 이것에 의해, 접착제층(2)(접착제층(2)을 구성하는 수지 조성물)의 경화가 더욱 촉진되어, 피접착물에 대한 접착성을 더욱 향상시킬 수 있다.
카르복실기를 가지는 모노머 단위를 포함하는 (메타)아크릴산 에스테르 공중합체를 이용하는 경우, 카르복실기를 가지는 모노머 단위의 공중합체 내 함유량은 피접착물에 대한 접착성을 보다 향상시키는 관점에서는, 예를 들면 (메타)아크릴산 에스테르 공중합체 전체의 0.5중량% 이상, 바람직하게는 1중량% 이상이다. 또, 카르복실기를 가지는 모노머 단위의 함유량은 접착제층(2)의 보존성을 보다 한층 향상시키는 관점에서는, 예를 들면 (메타)아크릴산 에스테르 공중합체 전체의 10중량% 이하, 바람직하게는 5중량% 이하이다.
(메타)아크릴산 에스테르 공중합체의 중량 평균 분자량은 특별히 한정되지 않지만, 1,000 이상, 100만 이하가 바람직하고, 특히 3,000 이상, 90만 이하가 바람직하다. 상기 범위로 함으로써, 접착제층(2)을 구성하는 수지 조성물의 성막성을 더욱 향상시킬 수 있는 동시에 접착시의 유동성을 확보하는 것이 가능해진다.
(메타)아크릴산 에스테르 공중합체의 중량 평균 분자량은 예를 들면, 겔 침투 크로마토그래피(GPC)로 측정할 수 있고, 측정 조건예로는 예를 들면, 도오소(주)제, 고속 GPC SC-8020 장치로, 컬럼은 TSK-GEL GMHXL-L, 온도 40℃, 용매 테트라히드로푸란을 이용할 수 있다.
(메타)아크릴산 에스테르 공중합체의 유리 전이 온도는 접착제층(2)의 점착성이 너무 강해지는 것을 억제해 작업성을 더욱 향상시키는 관점에서는, 예를 들면 0℃ 이상, 바람직하게는 5℃ 이상이다. 또, (메타)아크릴산 에스테르 공중합체의 유리 전이 온도는 저온에서의 접착성을 더욱 향상시키는 관점에서는, 예를 들면 30℃ 이하, 바람직하게는 20℃ 이하이다.
(메타)아크릴산 에스테르 공중합체의 유리 전이 온도는 예를 들면, 열기계 특성 분석 장치(세이코인스트루먼트(주)제, TMA/SS6100)을 이용하여 일정 하중(10mN)으로 -65℃로부터 승온 속도 5℃/분으로 온도를 상승시키면서 인장했을 때의 변극점으로부터 측정할 수 있다.
필름 형성성 수지의 함유량은 특별히 한정되지 않지만, 상기 수지 조성물 전체의 5중량% 이상, 50중량% 이하로 하는 것이 바람직하다. 필름 형성성 수지가 상기 범위 내에서 배합되는 경우, 접착제층(2)을 구성하는 수지 조성물의 성막성 저하가 억제되는 동시에, 접착제층(2) 경화물의 탄성률 증가가 억제되기 때문에 피접착물과의 밀착성을 더욱 향상시킬 수 있다. 또, 상기 범위 내로 함으로써, 접착제층(2)의 용융 점도의 증가가 억제된다.
또, 접착제층(2) 경화물의 내열성이나, 치수 안정성, 내습성 등의 특성이 특히 요구되는 경우에는 상기 수지 조성물 중에는 무기 충전제를 더 함유하는 것이 바람직하다. 이와 같은 무기 충전제로는, 예를 들면 탈크, 소성 클레이, 미소성 클레이, 마이카, 유리 등의 규산염, 산화티탄, 알루미나, 용융 실리카(용융 구상 실리카, 용융 파쇄 실리카), 결정 실리카 등의 분말 등의 산화물, 탄산칼슘, 탄산마그네슘, 하이드로탈사이트 등의 탄산염, 수산화알루미늄, 수산화마그네슘, 수산화칼슘 등의 수산화물, 황산바륨, 황산칼슘, 아황산칼슘 등의 황산염 또는 아황산염, 붕산 아연, 메타붕산 바륨, 붕산 알루미늄, 붕산 칼슘, 붕산 나트륨 등의 붕산염, 질화알루미늄, 질화붕소, 질화규소 등의 질화물 등을 들 수 있다. 이들 무기 충전제는 단독으로도 혼합해 사용해도 된다. 이들 중에서도 용융 실리카, 결정 실리카 등의 실리카 분말이 바람직하고, 특히 구상 용융 실리카가 바람직하다.
무기 충전제를 수지 조성물에 포함시킴으로써, 수지 조성물 경화물의 내열성, 내습성, 강도 등을 향상시킬 수 있고, 또 접착제층(2)의 시트 기재(1)에 대한 박리성을 향상시킬 수 있다. 또한, 무기 충전제의 형상은 특별히 한정되지 않지만, 진구상(眞球狀)인 것이 바람직하고, 이것에 의해, 특히 이방성이 없는 접착제층(2)으로서 바람직한 수지 조성물을 제공할 수 있다.
또, 무기 충전제의 평균 입경은 특별히 한정되지 않지만, 0.5㎛ 이하가 바람직하고, 특히 0.01㎛ 이상, 0.5㎛ 이하가 바람직하며, 0.01㎛ 이상, 0.3㎛ 이하가 가장 바람직하다. 이 평균 입경이 너무 작아지면 무기 충전제가 응집하기 쉬워진 결과, 강도가 저하하는 경우가 있고, 한편 너무 커지면 접착제층(2)의 투명도가 저하해 반도체 소자 표면의 위치 맞춤 마크의 인식이 어려워져, 반도체 소자와 기판의 위치 맞춤이 곤란해지는 경우가 있다.
여기에서, 무기 충전제의 함유량은 특별히 한정되지 않지만, 상기 수지 조성물 전체의 10중량% 이상, 60중량% 이하가 바람직하고, 특히 20중량% 이상, 50중량% 이하가 바람직하다. 무기 충전제의 함유량이 상기 하한값 미만이면, 접착제층(2) 경화물의 내열성, 내습성, 강도 등을 향상시키는 효과가 저하하는 경우가 있고, 한편 상기 상한값을 넘으면 접착제층(2)의 투명성이 저하하거나 접착제층(2)의 택(tack)성이 저하하거나 하는 경우가 있다.
또, 상기 수지 조성물은 실란 커플링제를 더 포함해도 된다. 실란 커플링제를 포함하는 구성으로 함으로써, 접착제층(2)의 피접착물에 대한 밀착성을 더욱 높일 수 있다. 실란 커플링제로는 에폭시실란 커플링제, 방향족 함유 아미노실란 커플링제 등을 들 수 있다. 이것들은 단독으로 이용해도, 2종 이상을 조합해 이용해도 된다. 실란 커플링제의 함유량은 특별히 한정되지 않지만, 상기 수지 조성물 전체의 0.01중량% 이상, 5중량% 이하로 하는 것이 바람직하다.
상기 수지 조성물은 상기 이외의 성분을 포함하고 있어도 된다. 예를 들면, 상기 수지 조성물 중에서의 수지끼리의 상용성, 상기 수지 조성물이나 접착제층(2)의 안정성, 상기 수지 조성물의 성막시 작업성 등의 각종 특성 향상을 위해, 각종 첨가제를 적절히 첨가해도 된다.
시트 기재(1)는 지지 기재와 점착제층으로 이루어진 것으로, 그 지지 기재에는 예를 들면, 내열성이나 내약품성이 뛰어난 수지 필름 및 수지 필름을 구성하는 수지를 가교 처리한 가교 필름, 또한 이 수지 필름의 표면에 실리콘 수지 등을 도포해 박리 처리한 필름을 이용할 수 있다.
또한, 수지 필름을 구성하는 수지로는 특별히 한정되지 않지만, 예를 들면 폴리에스테르, 폴리에틸렌, 폴리프로필렌, 폴리부텐, 폴리부타디엔과 같은 폴리올레핀, 염화비닐, 에틸렌-메타크릴산 공중합체, 에틸렌 아세트산비닐 공중합체, 폴리에스테르, 폴리이미드, 폴리에틸렌 테레프탈레이트, 폴리아미드, 폴리우레탄 등을 들 수 있다.
또, 시트 기재(1)의 두께는 특별히 한정되지 않지만, 3㎛ 이상, 500㎛ 이하가 바람직하고, 3㎛ 이상, 100㎛ 이하가 보다 바람직하며, 10㎛ 이상, 75㎛ 이하인 것이 특히 바람직하다.
한편, 접착제층(2)의 두께는 특별히 한정되지 않지만, 3㎛ 이상, 100㎛ 이하가 바람직하고, 특히 10㎛ 이상, 75㎛ 이하인 것이 바람직하다.
시트 기재(1) 및 접착제층(2)의 두께가 각각 상기 하한값 미만이면 반도체용 필름(10)으로서의 효과가 저하하는 경우가 있고, 상기 상한값을 넘으면 제품의 제조가 어렵고 두께 정밀도가 저하하는 경우가 있다.
다음에, 반도체용 필름(10)의 제조 방법에 대해 간단하게 설명한다.
접착제층(2)은 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물 등을 혼합해, 폴리에스테르 시트 등의 박리 기재(21) 상에 도포하고 소정의 온도에서 건조함으로써 얻어진다. 박리 기재(21) 상에 형성된 접착제층(2)의 접착제층(2) 측만을 하프 컷함으로써, 접착제층(2)를 반도체용 웨이퍼와 거의 동일한 형상, 예를 들면 원형 모양으로 할 수 있다. 이 경우, 접착제층(2) 및 박리 기재(21)로 이루어진 접착 필름이 얻어진다.
또, 반도체용 필름(10)을 시트 기재(1)와 접착제층(2) 사이에, 도시하지 않은 이형 필름이 설치된 구성으로 하는 경우에는 접착제층(2)은 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물 등을 혼합해, 폴리에틸렌 테레프탈레이트 필름 등의 이형 필름 상에 도포하고 소정의 온도에서 건조함으로써 얻어진다. 또한 폴리에스테르 시트 등의 박리 기재(21)를 접착제층(2) 측에 라미네이트 한 후, 이형 필름 및 접착제층(2) 측만을 하프 컷함으로써, 이형 필름 및 접착제층(2)을 반도체용 웨이퍼와 거의 동일한 형상, 예를 들면 원형 모양으로 할 수 있다. 이 경우, 이형 필름, 접착제층(2) 및 박리 기재(21)로 구성되는 접착 필름이 얻어진다.
그리고, 접착 필름의 접착제층(2) 또는 이형 필름 상에 시트 기재(1)의 점착제층이 접하도록 시트 기재(1)를 적층함으로써, 시트 기재(1)의 지지 기재, 시트 기재(1)의 점착제층, (이형 필름,) 접착제층(2) 및 박리 기재(21)로 구성되는 박리 기재(21)가 부착된 반도체용 필름(10)을 얻을 수 있다(도 2 참조).
반도체용 필름(10)의 접착제층(2)을 상온으로부터 10℃/분의 승온 속도로 용융 상태까지 승온했을 때에 초기에는 용융 점도가 감소하고, 최저 용융 점도에 도달한 후 추가로 상승하는 특성을 가지는 경우, 그 상기 최저 용융 점도는 특별히 한정되지 않지만, 10Pa·s 이상, 10,000Pa·s 이하인 것이 바람직하고, 특히 100Pa·s 이상, 3,000Pa·s 이하가 바람직하며, 300Pa·s 이상, 1,500Pa·s 이하가 가장 바람직하다.
용융 점도를 상기 하한값 이상으로 함으로써, 가열시에 접착제층(2)이 피접착물로부터 비어져 나오는 것에 의한 접착 신뢰성의 저하를 억제할 수 있고, 또한 비어져 나오는 것에 의한 주변 부재의 오염도 억제할 수 있다. 또한, 접착제층(2) 중에서의 기포 발생, 예를 들면 반도체 소자와 기판 사이에서 수지 조성물의 미충전 부위 발생 등의 불량도 방지할 수 있다. 또한, 땜납의 젖음 확산이 과도해져서 기판 측이 인접하는 전기 접속부(전극)끼리의 사이에서 쇼트한다고 하는 문제도 방지하는 것이 가능해진다.
또, 상기 상한값 이하로 함으로써, 전기 접속부끼리(땜납 범프와 회로 기판 전극)를 금속 접합할 때에, 전기 접속부끼리의 사이의 수지 조성물이 배제되기 때문에 접합 불량을 억제하는 것이 가능해진다.
또, 접착제층(2)이 상기 최저 용융 점도에 이르는 온도는 특별히 한정되지 않지만, 120~180℃인 것이 바람직하고, 특히 140~170℃가 바람직하다. 상기 온도 범위에서 접착제층(2)이 최저 용융 점도를 나타내면, 반도체 소자를 기판(회로 기판) 등에 탑재하는 것이 용이해지기 때문이다.
접착제층(2)의 용융 점도는, 예를 들면 이하의 측정 방법에 의해 구할 수 있다.
두께 100㎛의 접착제층(2)을 점탄성 측정 장치(Rheo Stress RS-10 HAAKE(주)사제)로 승온 속도 10℃/분, 주파수 0.1Hz로 일그러짐 일정-응력 검지로 측정할 수 있다.
접착제층(2)은 특별히 한정되지 않지만, 반도체 소자의 표면에 접착된 상태에서 이 반도체 소자의 표면이 인식 가능한 정도의 투명성을 가지는 것이 바람직하다. 이것에 의해, 반도체 소자와 기판을 접합할 때의 위치 맞춤을 용이하게 할 수 있다.
보다 구체적으로, 접착제층(2)은 630㎚에서의 투과율이 50% 이상인 것이 바람직하고, 특히 70~100%인 것이 바람직하다. 투과율이 상기 범위 내이면, 특히 반도체 소자의 인식성이 뛰어나 전기 접속부끼리의 사이에서의 접속율을 향상시킬 수 있다.
(반도체 장치의 제조 방법 및 반도체 장치)
다음에, 이와 같은 반도체용 필름(10)을 이용해 반도체 장치를 제조하는 방법 및 반도체 장치의 실시 형태에 대해 설명한다.
우선, 박리 기재(21)가 부착된 반도체용 필름(10)으로부터, 박리 기재(21)를 제거하여 반도체용 필름(10)을 준비한다. 또한, 접착제층(2)(및 이형 필름)은 반도체용 웨이퍼와 거의 동일한 형상(본 실시 형태에서는 원형) 및 크기로 형성되어 있다.
다음에, 도 3에 나타내는 바와 같이 반도체용 웨이퍼(3)의 기능면(한쪽 면)(31)과 접착제층(2)이 접촉하도록, 반도체용 웨이퍼(3)와 반도체용 필름(10)을 적층한다(접착 공정). 또한, 도시되어 있지 않지만, 이 기능면(31)에는 미리 땜납 범프(돌기 전극)가 형성되어 있는 것이 바람직하다. 이것에 의해, 반도체 웨이퍼를 개편화 후, 기판에 실장한다고 하는 조작으로 반도체 장치를 용이하게 제조할 수 있다.
다음에, 도 4에 나타내는 바와 같이 시트 기재(1)의 위쪽 면(도 4 중의 위쪽)을 연마 장치의 연마 스테이지(4)에 고정한다. 연마 장치는 특별히 한정되는 것은 아니고 시판되고 있는 것을 이용할 수 있다. 그리고, 이 상태에서 연마 장치를 작동하여 반도체 웨이퍼(3)의 기능면(31)과 반대측 면(다른 한쪽 면)을 연마(백그라인드)한다(연마 공정). 또한, 이 연마 공정은 필요에 따라서 실시하도록 하면 되고, 생략해도 된다.
여기에서, 백그라인드 한 후의 반도체용 웨이퍼(3)의 두께는 특별히 한정되지 않지만, 30~600㎛ 정도로 하는 것이 바람직하다.
또한, 본 발명의 반도체용 필름(10)은 접착제층(2)이 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물이기 때문에, 반도체 웨이퍼(3)의 기능면(31)에 직접 라미네이트 하는 것이 가능하다.
다음에, 도 5에 나타내는 바와 같이 백그라인드 후의 반도체용 웨이퍼(3)를 시트 기재(1)가 다이서 테이블(5)의 윗면(도 5 중의 위쪽)과 접하도록 다이서 테이블(5)에 설치한다. 다음에, 반도체용 웨이퍼(3)의 주위에 웨이퍼 링(6)을 설치하여 반도체용 웨이퍼(3)를 고정한다. 그리고, 블레이드(7)로 반도체용 웨이퍼(3) 및 접착제층(2)를 절단하여 반도체용 웨이퍼(3)를 개편화해 접착제층(2)을 가지는 반도체 소자를 얻는다(개편화 공정). 이때, 반도체용 필름(10)은 완충 작용을 가지고 있어 반도체용 웨이퍼(3)를 절단할 때의 반도체 소자의 깨짐, 이지러짐 등을 방지하고 있다. 또한, 반도체용 필름(10)에 반도체용 웨이퍼(3) 및 웨이퍼 링(6)을 미리 첩착한 후에 다이서 테이블(5)에 설치해도 된다.
다음에, 반도체용 필름(10)을 확장 장치로 늘려 개편화한 접착제층(2)을 가지는 반도체 소자끼리를 일정한 간격으로 열고, 그 후에 픽업(픽업 공정)하여 기판에 탑재한다(탑재 공정). 그리고, 접착제층(2)을 가열, 경화시켜 반도체 소자가 기판에 적층된 반도체 장치를 얻는다.
이와 같이 본 발명의 반도체용 필름(10)은 시트 기재(1)가 백그라인드 테이프 기능과 다이싱 테이프 기능을 가질 수 있고, 또한 접착제층(2)이 플럭스 활성을 가지므로 플럭스 도포 공정 등을 생략할 수 있다. 그 때문에, 플럭스 세정 공정이 불필요하고 생산성이 뛰어나며 또한 반도체 웨이퍼(3)를 가공할 때의 작업성을 향상시킬 수 있다.
다음에, 반도체 장치의 제조 방법 및 반도체 장치의 다른 실시 형태에 대해 설명한다.
우선, 반도체 장치에 대해서, 도 6에 나타내는 바람직한 실시 형태에 근거해 상세하게 설명한다.
도 6은 본 발명의 반도체 장치의 일례(다른 실시 형태)를 나타내는 단면도이다.
도 6에 나타내는 바와 같이, 반도체 장치(100)는 기판(110)과 기판(110)의 위쪽(도 6 중의 위쪽)에 탑재되어 있는 제 1 반도체 소자(다른 반도체 소자)(101)와 제 1 반도체 소자(101)의 위쪽(도 6 중의 위쪽)에 탑재되어 있는 제 2 반도체 소자(102)를 가지고 있다. 본 실시 형태에서는 기판(110)과 제 1 반도체 소자(101)에 의해, 제 2 반도체 소자(102)를 탑재하는 구조체가 구성되어 있다.
기판(110)의 위쪽 면에는 도시하지 않은 회로 패턴이 형성되어 있고, 전극 패드(전기 접속부)가 배치되어 있다.
제 1 반도체 소자(101)와 기판(110)은 땜납 범프(돌기 전극)(111)을 통하여 전기적으로 접속되어 있다. 제 1 반도체 소자(101)와 기판(110) 사이에는 땜납 범프(111)(접합 부분)의 주위를 보호하도록 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물의 경화물로 구성되는 제 2 접착층(다른 접착층)(112)이 배치되어 있다.
제 1 반도체 소자(101)에는 그 두께 방향으로 관통하는 도체부(113)가 형성되어 있어 제 1 반도체 소자(101)의 기능면(114)과 이면 사이에서의 전기 신호를 교환하는 것이 가능하게 되어 있다. 이것에 의해, 본딩 와이어를 이용할 필요가 없어져 반도체 장치(100)를 얇게 할 수 있다. 또한, 본딩 와이어를 이용하는 경우에 비해, 전기 신호의 전달 거리를 짧게 할 수 있으므로 응답 속도를 향상시킬 수도 있다.
또, 제 1 반도체 소자(101)와 제 2 반도체 소자(102)도 땜납 범프(돌기 전극)(121)를 통하여 전기적으로 접속되어 있다. 제 1 반도체 소자(101)와 제 2 반도체 소자(102) 사이에는 땜납 범프(121)(접합 부분)의 주위를 보호하도록 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물의 경화물로 구성되는 제 1 접착층(122)이 배치되어 있다.
제 2 반도체 소자(102)에는 그 두께 방향으로 관통하는 도체부(123)가 형성되어 있어 제 2 반도체 소자(102)의 기능면(124)과 이면 사이에서 전기 신호를 교환하는 것이 가능하게 되어 있다. 이것에 의해, 본딩 와이어를 이용할 필요가 없어져 반도체 장치(100)를 얇게 할 수 있다. 또한, 본딩 와이어를 이용하는 경우에 비해, 전기 신호의 전달 거리를 짧게 할 수 있으므로 응답 속도를 향상시킬 수도 있다.
이하, 각 구성에 대해 설명한다.
기판(110)으로는, 예를 들면 세라믹 기판 또는 유기 기판 등을 이용할 수 있다.
세라믹 기판으로는 알루미나 기판, 질화알루미늄 기판 등을 이용할 수 있다. 유기 기판으로는 폴리이미드 필름을 기판으로서 이용한 폴리이미드 필름 기판, 유리 직물에 에폭시 수지를 함침시킨 FR-4 기판, 비스말레이미드-트리아진 수지를 함침시킨 BT 기판 등을 이용할 수 있다.
제 1 반도체 소자(101)로는, 예를 들면 메모리, 로직, 프로세서 등이 사용되고, 크기는 한변의 길이가 1~20㎜인 사각형 정도의 것을 매우 적합하게 사용할 수 있다.
제 1 반도체 소자(101)와 기판(110)을 접속하고 있는 땜납 범프(전기 접속부)(111)의 크기는 특별히 한정되지 않지만, 10~600㎛가 바람직하고, 특히 30~200㎛가 바람직하다.
또, 땜납 범프(111)의 주위를 보호하는 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물의 경화물로 구성되는 제 2 접착층(112)의 수지 조성물로는 전술한 반도체용 필름(10)의 접착제층(2)을 구성하는 수지 조성물과 동일한 것을 이용할 수 있다.
또, 땜납 범프(111)의 주위를 보호하는 제 2 접착층(112)으로는 이른바 언더 필재를 이용할 수도 있다. 예를 들면, 에폭시계 수지, 폴리아미드계 수지, 폴리이미드계 수지, 말레이미드계 수지, 불소계 수지, 실리콘계 수지 등을 1종 또는 복수종 혼합한 것에 경화제나 무기 충전재, 각종 커플링제 등을 첨가한 액상 언더 필재를 얻을 수 있다.
이 언더 필재를 제 1 반도체 소자(101)의 한변 또는 복수면에 도포함으로써, 모세관 현상을 이용하여 기판(110)과 제 1 반도체 소자(101)의 틈에 흘려 넣은 후 경화시키고, 그 경화물을 형성해 전기 접속부(전극)를 보호한다.
제 2 반도체 소자(102)로는, 예를 들면 메모리, 로직, 프로세서 등이 사용되고, 크기는 제 1 반도체 소자(101)와 동일한 정도의 크기, 한변의 길이가 1~20㎜인 사각형 정도의 것을 매우 적합하게 사용할 수 있다.
제 2 반도체 소자(102)와 제 1 반도체 소자(101)를 접속하고 있는 땜납 범프(121)의 크기는 특별히 한정되지 않지만, 10~300㎛가 바람직하고, 특히 20~100㎛가 바람직하다.
또, 땜납 범프(121)의 주위를 보호하는 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물의 경화물로 구성되는 제 1 접착층(122)의 수지 조성물로는 전술한 반도체용 필름(10)의 접착제층(2)을 구성하는 수지 조성물과 동일한 것을 이용할 수 있다.
제 1 접착층(122)은 상술한 바와 같은 수지 조성물의 경화물로 구성되어 있다. 이것에 의해, 땜납 범프(전극)(121)를 보호해, 반도체 장치(100)의 접속 신뢰성을 향상시킬 수 있는 것이다.
다음에, 반도체 장치(100)의 제조 방법에 대해 설명한다.
도 7은 본 발명의 반도체 장치의 제조 방법의 일례(다른 실시 형태)를 나타내는 모식도이다.
우선, 가교 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물로 구성되는 접착제층(2) 및 시트 기재(1)를 구비하는 적층체, 즉, 전술한 반도체용 필름(10)과 동일한 반도체용 필름(10')을 제조한다.
또한, 본 실시 형태의 반도체용 필름(10')은 지지 기재(9)와 점착제층(8)으로 이루어지는 시트 기재(1')와 접착제층(2)을 구비한다.
이와 같은 반도체용 필름(10')을 제조하려면, 우선 도 7(a)에 나타내는 바와 같이 박리 기재(21') 상에 가교 반응 가능한 화합물 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물을 도포, 건조해 접착제층(2)을 얻는다. 이 접착제층(2) 측을 하프 컷함으로써, 접착제층(2)을 반도체용 웨이퍼와 거의 동일한 형상, 예를 들면 원형 모양으로 할 수 있다. 이 경우, 접착제층(2) 및 박리 기재(21')로 이루어진 접착 필름이 얻어진다.
또, 지지 기재(9)와 점착제층(8)으로 이루어진 시트 기재(1')와 접착제층(2) 사이에 도시하지 않은 이형 필름이 설치된 구성으로 하는 경우에는 접착제층(2)은 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물 등을 혼합해 이형 필름 상에 도포하고 소정의 온도에서 건조함으로써 얻어진다. 또한, 박리 기재(21')를 접착제층(2) 측에 라미네이트 한 후, 이형 필름 및 접착제층(2) 측을 하프 컷함으로써, 이형 필름 및 접착제층(2)을 반도체용 웨이퍼와 거의 동일한 형상, 예를 들면 원형 모양으로 할 수 있다. 이 경우, 이형 필름, 접착제층(2) 및 박리 기재(21')로 구성되는 접착 필름이 얻어진다.
다음에, (이형 필름,) 접착제층(2) 및 박리 기재(21')로 구성되는 접착 필름과, 지지 기재(9)와 점착제층(8)으로 구성되는 시트 기재(1')를 접착 필름의 접착제층(2) 또는 이형 필름과 시트 기재(1')의 점착제층(8)이 접촉하도록 라미네이터 등으로 라미네이트하여, 박리 기재(21')가 부착된 반도체용 필름(10')이 얻어진다(도 7(b)).
다음에, 도 7(c)에 나타내는 바와 같이 이 박리 기재(21')가 부착된 반도체용 필름(10')으로부터 박리 기재(21')를 박리하고, 접착제층(2)과 두께 방향으로 관통하는 복수의 도체부(123)를 가지는 반도체 웨이퍼(3')의 한쪽 면(도 7(c) 중의 아래쪽 면)이 접촉하도록 적층한다(접착 공정).
다음에, 시트 기재(1')의 지지 기재(9)가 다이서 테이블의 윗면과 접하도록 다이서 테이블에 설치한다(도시하지 않음). 다음에, 반도체 웨이퍼(3')의 주위에 웨이퍼 링을 설치하여 반도체 웨이퍼(3')를 고정한다. 그리고, 블레이드로 반도체 웨이퍼(3') 및 접착제층(2)을 절단하여 반도체 웨이퍼(3')를 개편화하여, 접착제층(2)을 갖고 두께 방향으로 관통하는 도체부(123)를 가지는 제 2 반도체 소자(102)를 얻는다(개편화 공정).
다음에, 반도체용 필름(10')을 확장 장치로 늘려 개편화한 접착제층(2)을 가지는 제 2 반도체 소자(102)끼리를 일정한 간격으로 열고, 그 후에 픽업(픽업 공정)하여 제 1 반도체 소자(101)가 미리 탑재된 기판(110)의 이 제 1 반도체 소자(101) 상에 탑재한다(탑재 공정). 그리고, 접착제층(2)을 가열, 경화시켜 제 1 접착층(122)으로 하여 2개의 반도체 소자(101,102)가 기판(110)에 적층된 반도체 장치(100)를 얻는다.
본 발명에서는 상술한 바와 같은 플럭스 활성을 가지는 접착제층(2)을 이용하고 있으므로, 제 1 및 제 2 반도체 소자(101,102)끼리의 땜납 접속에 있어서 플럭스 처리가 불필요해지는 것이다. 또, 내리플로우성에도 우수하다.
또한, 상술한 실시 형태에서는 반도체 소자가 2개 적층되어 있는 것에 대하여 설명했지만, 3개, 4개와 복수개 적층되어 있는 것이라도 상관없다. 또, 제 1 반도체 소자(101)와 제 2 반도체 소자(102)와 마찬가지로 하여 기판에 실장하도록 해도 된다.
실시예
이하, 본 발명을 실시예 및 비교예에 근거해 상세하게 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
( 실시예 A1)
1A. 접착 필름의 제조
가교 반응 가능한 수지로서 에폭시 수지(NC6000(에폭시 당량 200g/eq, 일본화약(주)제) 47.00중량%, 필름 형성성 수지로서 아크릴산 에스테르 공중합체(아크릴산 부틸-아크릴산 에틸-아크릴로니트릴-아크릴산-아크릴산 히드록시에틸 공중합체, 나가세켐텍스(주)제, SG-708-6, 중량 평균 분자량: 500,000) 19.51중량%와 아크릴 수지(아크릴산-스티렌 공중합체, 중량 평균 분자량: 5,500, UC-3900, 토아합성(주)제) 9.75중량%, 경화제로서 고형 페놀 수지(PR-53647, 수산기 당량 104g/OH기, 스미토모베이클리트(주)제) 10.26중량%, 경화촉진제로서 이미다졸 화합물(2P4MHZ, 시코쿠화성공업(주)제) 0.08중량%, 플럭스 화합물로서 페놀프탈린 12.88중량%, 커플링제로서 프로필트리메톡시실란(KBM303, 신에츠화학공업(주)제) 0.52중량%를 메틸에틸케톤(MEK)에 용해해 수지 고형분 40%의 수지 바니시를 얻었다.
이 수지 바니시를 콤마 코터를 이용하여 폴리에틸렌 테레프탈레이트 필름(두께 15㎛)으로 이루어진 이형 필름 상에 도포한 후, 90℃, 5분간 건조하여 두께 40㎛의 접착제층을 이형 필름 상에 형성했다. 그 후, 추가로 두께 38㎛의 폴리에스테르 시트로 이루어진 박리 기재(커버 필름)를 접착제층 측에 라미네이트하여, 박리 기재, 접착제층 및 이형 필름으로 구성되는 접착 필름을 얻었다.
2A. 점착 필름의 제조
클리어텍 CT-H717(쿠라레제)를 압출기로 두께 100㎛의 필름을 형성하고 표면을 코로나 처리해 지지 기재를 얻었다.
다음에, 아크릴산 2-에틸헥실 50중량부, 아크릴산 부틸 10중량부, 아세트산 비닐 37중량부, 메타크릴산 2-히드록시에틸 3중량부를 공중합해 얻었던 중량 평균 분자량 500,000의 공중합체를, 박리 처리한 두께 38㎛의 폴리에스테르 필름으로 이루어진 박리 기재(커버 필름) 상에 건조 후의 두께가 10㎛가 되도록 도공하고 80℃에서 5분간 건조해 점착제층을 얻었다. 그 후, 이 점착제층을 상술한 지지 기재의 코로나 처리면에 라미네이트하여 지지 기재와 점착제층으로 이루어지는 시트 기재 및 박리 기재(커버 필름)로 구성되는 점착 필름(박리 기재(커버 필름) 부착 시트 기재)를 얻었다.
3A. 반도체용 필름의 제조
상술한 접착 필름의 이형 필름 및 접착제층 측을 반도체 웨이퍼에 접착되는 부분을 남기도록 하프 컷한 후, 상술한 점착 필름의 점착제층으로부터 박리 기재(커버 필름)를 박리하여 접착 필름의 이형 필름과 점착 필름의 점착제층이 접촉하도록 첩부하였다. 이것에 의해, 시트 기재의 지지 기재, 시트 기재의 점착제층, 이형 필름, 접착제층 및 박리 기재(커버 필름)가 이 순서로 적층되어서 이루어지는 박리 기재(커버 필름)가 부착된 반도체용 필름을 얻었다.
4A. 반도체 장치의 제조
이 박리 기재(커버 필름)가 부착된 반도체용 필름의 박리 기재(커버 필름)를 박리하고, 접착제층을 직경 8인치, 두께 725㎛의 반도체 웨이퍼의 범프가 붙어 있는 면에 온도 110℃, 압력 0.3MPa로 첩부해 반도체용 필름이 접착된 반도체 웨이퍼를 얻었다. 그리고, 시트 기재(1)의 위쪽(지지 기재)의 면(도 4 중의 위쪽)을 연마 장치의 연마 스테이지(4)에 고정하고 반도체용 웨이퍼의 두께가 725㎛로부터 100㎛가 될 때까지 연삭을 실시했다.
다음에, 이 반도체용 웨이퍼를 도 5에 나타내는 바와 같이 시트 기재(1)의 지지 기재와 다이서 테이블(5)의 윗면에 접촉하도록 설치하고, 다이싱소를 이용하여 스핀들 회전수 30,000rpm, 절단 속도 50㎜/sec로 5㎜×5㎜ 사각형의 크기로 반도체 웨이퍼 및 접착제층을 다이싱(절단)했다.
다음에, 반도체용 필름의 이면으로부터 밑에서 밀어 올려 접착제층과 이형 필름 사이에서 박리하여 접착제층(접착 필름)이 접착된 반도체 소자(60㎛Φ, Sn3Ag0.5Cu범프, 피치 200㎛, 범프수 225, PI 보호막 부착: 히타치 초LSI사제)를 얻었다. 이 반도체 소자를 솔더 레지스트(타이요잉크제조사제: PSR4000 AUS308)를 코팅한 BT(비스말레이미드-트리아진) 수지 기판(0.8㎜t)에 플립 칩 본더를 이용하여 위치 맞춤을 실시한 후에, 250℃, 10초로 압착시켜 플립 칩 패키지를 얻었다. 그것을 180℃, 1시간으로 후 경화시켰다.
또한, 접착제층의 투과율은 97%였다.
( 실시예 A2)
필름 형성성 수지를 아크릴 수지(아크릴산-스티렌 공중합체, 중량 평균 분자량: 5,500, UC-3900, 토아합성(주)제)을 이용하지 않고, 아크릴산 에스테르 공중합체(아크릴산 부틸-아크릴산 에틸-아크릴로니트릴-아크릴산-아크릴산 히드록시에틸 공중합체, 나가세켐텍스(주)제, SG-708-6, 중량 평균 분자량: 500,000) 29.26중량%로 한 것 이외에는 실시예 A1와 마찬가지로 했다.
또한, 접착제층의 투과율은 97%였다.
( 실시예 A3)
가교 반응 가능한 수지를 에폭시 수지(NC6000(에폭시 당량 200g/eq, 일본화약(주)제) 37.60중량%, 필름 형성성 수지로서 아크릴산 에스테르 공중합체(아크릴산 부틸-아크릴산 에틸-아크릴로니트릴-아크릴산-아크릴산 히드록시에틸 공중합체, 나가세켐텍스(주)제, SG-708-6, 중량 평균 분자량: 500,000) 15.60중량%와 아크릴 수지(아크릴산-스티렌 공중합체, 중량 평균 분자량: 5,500, UC-3900, 토아합성(주)제) 7.80중량%, 경화제로서 고형 페놀 수지(PR-53647, 수산기 당량 104g/OH기, 스미토모베이클리트(주)제) 8.21중량%, 경화촉진제로서 이미다졸 화합물(2P4MHZ, 시코쿠화성공업(주)제) 0.07중량%, 플럭스 화합물로서 페놀프탈린 10.30중량%, 커플링제로서 프로필트리메톡시실란(KBM303, 신에츠화학공업(주)제) 0.42중량%를 메틸에틸케톤(MEK)에 용해하고, 추가로 실리카(쿼트론 SP-03B, 후소화학공업(주)제, 평균 입경 0.02㎛ 실리카) 20.00중량%를 가하고 분산시켜 고형분 40%의 수지 바니시를 얻었다. 그것 이외에는 실시예 A1과 마찬가지로 했다.
또한, 접착제층의 투과율은 52%였다.
( 실시예 A4)
가교 반응 가능한 수지를 에폭시 수지(에폭시 당량 180g/eq, 에피크론 840S, 대일본잉크화학공업(주)제) 50.00중량%, 필름 형성성 수지로서 페녹시 수지(YL-6954, 재팬에폭시레진(주)제) 20.00중량%, 경화제로서 고형 페놀 수지(PR-53647, 수산기 당량 104g/OH기, 스미토모베이클리트(주)제) 25.00중량%, 경화촉진제로서 인계 화합물(테트라페닐포스핀/페닐트리메톡시실란/2,3-디히드록시나프탈렌의 분자 화합물) 0.50중량%, 플럭스 화합물로서 세바신산 4.50중량%를 메틸에틸케톤(MEK)에 용해하여 고형분 40%의 수지 바니시를 얻었다. 그것 이외에는 실시예 A1와 마찬가지로 했다.
또한, 접착제층의 투과율은 98%였다.
( 실시예 A5)
반도체용 필름의 제조에 있어서, 이형 필름을 이용하지 않고 하기와 같이 하여 반도체용 필름을 얻은 것 이외에는 실시예 A1과 마찬가지로 했다.
상술한 수지 바니시를 콤마 코터를 이용하여 폴리에스테르 시트(두께 38㎛)로 이루어진 박리 기재(커버 필름) 상에 도포한 후, 90℃, 5분간 건조하여 두께 40㎛의 접착제층을 박리 기재(커버 필름) 상에 형성하여, 박리 기재(커버 필름) 및 접착제층으로 구성되는 접착 필름을 얻었다.
상술한 접착 필름의 접착제층 측을 반도체 웨이퍼에 접착되는 부분을 남기도록 하프 컷한 후, 상술한 점착 필름의 점착제층으로부터 박리 기재(커버 필름)를 박리하여 접착 필름의 접착제층과 점착 필름의 점착제층이 접촉하도록 첩부하였다. 이것에 의해, 시트 기재의 지지 기재, 시트 기재의 점착제층, 접착제층 및 박리 기재(커버 필름)가 이 순서로 적층되어서 이루어지는 박리 기재(커버 필름)가 부착된 반도체용 필름을 얻었다.
또한, 접착제층의 투과율은 97%였다.
( 비교예 A1)
필름 형성성 수지로서 아크릴산 에스테르 공중합체(아크릴산 부틸-아크릴산 에틸-아크릴로니트릴 공중합체, 나가세켐텍스(주)제, SG-PZ, 중량 평균 분자량: 850,000) 62.12중량%, 플럭스 화합물로서 페놀프탈린 12.88중량%를 메틸에틸케톤(MEK)에 용해하고, 추가로 실리카(쿼트론 SP-03B, 후소화학공업(주)제, 평균 입경 0.02㎛ 실리카) 25.00중량%를 가하고 분산시켜 고형분 40%의 수지 바니시를 얻었다. 그것 이외에는 실시예 A1와 마찬가지로 했다.
또한, 접착제층의 투과율은 98%였다.
( 비교예 A2)
실시예 1에서 플럭스 활성 물질인 페놀프탈린을 사용하지 않고, 고형 페놀 수지(PR-53647, 수산기 당량 104g/OH기, 스미토모베이클리트(주)제) 23.14중량%로 한 것 이외에는 실시예 A1과 마찬가지로 실시했다.
또한, 접착제층의 투과율은 96%였다.
( 비교예 A3)
백그라인드 테이프(미츠이화학사제, 품번 이크로스테이프)를 반도체용 웨이퍼에 접착했다. 그리고, 백그라인드 테이프와 백그라인드 장치의 연마 스테이지가 접하도록 설치한 후, 백그라인드 장치에 의해 웨이퍼 두께를 725㎛로부터 100㎛까지 연삭을 실시했다.
다음에, 백그라인드 테이프를 반도체용 웨이퍼로부터 박리하고, 그 후 다이싱 시트(스미토모베이클리트사제, 품번 스미라이트FSL)로 바꿔 붙이고, 이 다이싱 시트와 다이서 테이블의 윗면이 접촉하도록 설치하고, 다이싱소를 이용하여 스핀들 회전수 30,000rpm, 절단 속도 50㎜/초로 5㎜×5㎜ 사각형의 반도체 소자(60㎛Φ, Sn3Ag0.5Cu범프, 피치 200㎛, 범프수 225, PI 보호막 부착: 히타치 초LSI사제)의 크기로 다이싱(절단)했다.
다음에, 이 반도체 소자 기능면에 플럭스를 도포하고, 솔더 레지스트(타이요잉크제조사제: PSR4000 AUS308)를 코팅한 BT(비스말레이미드-트리아진) 수지 기판(0.8㎜t)에 플립 칩 본더를 이용하여 위치 맞춤을 실시한 후에, 250℃, 10초로 압착시켜 플립 칩 패키지를 얻었다. 다음에 여분의 플럭스를 플럭스 세정액을 이용해 세정했다. 그 후, 반도체 소자와 기판 사이에 액상 봉지 수지를 흘려 넣고 150℃, 2시간으로 경화를 실시해 반도체 장치를 얻었다.
각 실시예 및 비교예에서 얻어진 반도체 장치에 대해서, 이하의 평가를 실시했다. 평가 항목을 내용과 함께 나타낸다. 얻어진 결과를 표 1에 나타낸다.
1. 생산성
비교예 3의 생산 공수를 기준(100)으로 해서 다른 실시예 및 비교예의 생산성을 비교했다. 각 부호는 이하와 같다. 또한, 표 중의 - 는 평가할 수 없었던 것을 나타낸다.
◎: 비교예 3A의 생산 공수를 기준(100)으로 해서 생산 공수가 40 이상, 60 미만이었다.
○: 비교예 3A의 생산 공수를 기준(100)으로 해서 생산 공수가 60 이상, 80 미만이었다.
△: 비교예 3A의 생산 공수를 기준(100)으로 해서 생산 공수가 80 이상, 100 미만이었다.
×: 비교예 3A의 생산 공수를 기준(100)으로 해서 생산 공수가 100 이상이었다.
2. 접착제층의 배어 나옴
접착제층의 배어 나옴은 눈으로 봐서 평가했다. 각 부호는 이하와 같다.
◎: 접착제층의 배어 나옴이 거의 관찰되지 않았다.
○: 접착제층의 배어 나옴은 관찰되지만, 1㎜ 미만이었다.
△: 접착제층의 배어 나옴이 관찰되고, 1㎜ 이상, 5㎜ 미만이었다.
×: 접착제층의 배어 나옴이 관찰되고, 5㎜ 이상이었다.
3. 접속 신뢰성
접속 신뢰성은 얻어진 반도체 장치를 히트 사이클 시험 후에 도통이 취해지는지 여부로 평가했다.
구체적으로는 반도체 소자, 기판간 접속 저항을 디지털 멀티디지털 미터에 의해 측정했다. 측정은 반도체 장치를 제작 후와 -65℃에서 1시간 및 150℃에서 1시간의 온도 사이클 1,000 사이클 후 양쪽 모두를 측정했다. 각 부호는 이하와 같다.
◎: 20/20개의 반도체 장치에서 도통이 취해졌다.
○: 18~19/20개의 반도체 장치에서 도통이 취해졌다.
△: 16~17/20개의 반도체 장치에서 도통이 취해졌다.
×: 16 이하/20개의 반도체 장치에서 도통이 취해졌다.
Figure pct00002
표 1로부터 알 수 있는 바와 같이, 실시예 A1~A5의 반도체용 필름을 이용한 반도체 장치의 제조에서는 플럭스 세정 공정이 불필요하고, 반도체 장치의 생산성이 뛰어난 것이 확인되었다.
또, 실시예 A1~A5의 반도체 장치(특히, 실시예 A2 및 A3의 반도체 장치)에서는 접착제의 배어 나옴도 억제되고 있는 것이 확인되었다.
또, 실시예 A1~A5의 반도체 장치(특히, 실시예 A1, A4 및 A5의 실시예)에서는 접속 신뢰성도 우수했다.
( 실시예 B1)
1B. 접착 필름의 제조
우선, 실시예 A1과 마찬가지로 하여 수지 바니시를 얻었다.
그 다음에, 이 수지 바니시를 콤마 코터를 이용하여 폴리에틸렌 테레프탈레이트 필름(두께 38㎛)으로 이루어진 이형 필름 상에 도포한 후, 90℃, 5분간 건조하여 두께 35㎛의 접착제층을 이형 필름 상에 형성하여 접착제층 및 이형 필름으로 구성되는 접착 필름을 얻었다.
2B. 점착 필름의 제조
다음에, 실시예 A1과 마찬가지로 하여 점착 필름을 얻었다.
3B. 반도체용 필름의 제조
다음에, 실시예 A5와 마찬가지로 하여 반도체용 필름을 얻었다.
4B. 제 2 반도체 소자의 제조
이 박리 기재(커버 필름)가 부착된 반도체용 필름의 박리 기재(커버 필름)를 박리하고, 접착제층을 반도체 웨이퍼(직경 8인치, 100㎛ 두께)의 이면에 온도 110℃, 압력 0.3MPa로 첩부하여 반도체용 필름이 접착된 반도체 웨이퍼를 얻었다.
다음에, 이 반도체 웨이퍼를 다이싱소를 이용하여 스핀들 회전수 30,000rpm, 절단 속도 50㎜/로 7㎜×7㎜ 사각형 크기로 다이싱(절단)했다. 그리고, 접착제층의 이면으로부터 밑에서 밀어 올려 반도체용 필름의 점착제층과 접착제층 사이에서 박리하여 접착제층이 접착된 제 2 반도체 소자(전극수 480, 포스트 지름 30㎛·높이 20㎛, 피치 50㎛, 주석은 땜납 높이 10㎛)를 얻었다.
5B. 반도체 장치의 제조
미리, 제 1 반도체 소자(크기 7㎜×7㎜, 두께 100㎛, 전극수 480, 포스트 지름 30㎛·높이 20㎛, 피치 50㎛, 주석은 땜납 높이 10㎛)가 솔더 레지스트(타이요잉크제조사제: PSR4000 AUS308)를 코팅한 BT(비스말레이미드-트리아진) 수지 기판(0.8㎜t)에 접합되어 있는 것에 상술한 접착제층을 가지는 제 2 반도체 소자를 접착제층과 제 1 반도체 소자가 접촉하도록 플립 칩 본더를 이용하여 위치 맞춤을 실시한 후에, 250℃, 10초로 압착시켜 탑재했다. 그리고, 180℃×60분간 가열함으로써 접착제층을 경화하여 접착층으로 해, 2개의 반도체 소자가 적층된 반도체 장치를 얻었다.
( 실시예 B2)
필름 형성성 수지를 아크릴 수지(아크릴산-스티렌 공중합체, 중량 평균 분자량: 5,500, UC-3900, 토아합성(주)제)를 이용하지 않고, 아크릴산 에스테르 공중합체(아크릴산 부틸-아크릴산 에틸-아크릴로니트릴-아크릴산-아크릴산 히드록시에틸 공중합체, 나가세켐텍스(주)제, SG-708-6, 중량 평균 분자량: 500,000) 29.26중량%로 한 것 이외에는 실시예 B1과 마찬가지로 했다.
( 실시예 B3)
가교 반응 가능한 수지를 에폭시 수지(NC6000(에폭시 당량 200g/eq, 일본화약(주)제) 37.60중량%, 필름 형성성 수지로서 아크릴산 에스테르 공중합체(아크릴산 부틸-아크릴산 에틸-아크릴로니트릴-아크릴산-아크릴산 히드록시에틸 공중합체, 나가세켐텍스(주)제, SG-708-6, 중량 평균 분자량: 500,000) 15.60중량%와 아크릴 수지(아크릴산-스티렌 공중합체, 중량 평균 분자량: 5,500, UC-3900, 토아합성(주)제) 7.80중량%, 경화제로서 고형 페놀 수지(PR-53647, 수산기 당량 104g/OH기, 스미토모베이클리트(주)제) 8.21중량%, 경화촉진제로서 이미다졸 화합물(2P4MHZ, 시코쿠화성공업(주)제) 0.07중량%, 플럭스 화합물로서 페놀프탈린 10.30중량%, 커플링제로서 프로필트리메톡시실란(KBM303, 신에츠화학공업(주)제) 0.42중량%를 메틸에틸케톤(MEK)에 용해하고, 추가로 실리카(쿼트론 SP-03B 후소화학공업(주)제, 평균 입경 0.02㎛ 실리카) 20.00중량%를 가하고 분산시켜 수지 바니시를 얻었다. 그것 이외에는 실시예 B1와 마찬가지로 했다.
( 실시예 B4)
수지 바니시로서 이하의 것을 이용한 것 이외에는 실시예 1과 마찬가지로 했다.
가교 반응 가능한 수지를 에폭시 수지(에폭시 당량 180g/eq, 에피크로 840S, 대일본잉크화학공업(주)제) 62.5중량%, 필름 형성성 수지로서 페녹시 수지(YL-6954, 재팬에폭시레진(주)제) 25.00중량%, 경화제로서 고형 페놀 수지(PR-53647, 수산기 당량 104g/OH기, 스미토모베이클리트(주)제) 31.30중량%, 경화촉진제로서 인계 화합물(테트라페닐포스핀/페닐트리메톡시실란/2,3-디히드록시나프탈렌의 분자 화합물) 0.50중량%, 플럭스 화합물로서 세바신산 5.70중량%를 메틸에틸케톤(MEK)에 용해해 고형분 40%의 수지 바니시를 얻었다.
( 비교예 B1)
반도체 웨이퍼를 다이싱소를 이용하여 스핀들 회전수 30,000rpm, 절단 속도 50㎜/sec로 7㎜×7㎜ 사각형 크기로 다이싱(절단)하여 제 1 반도체 소자를 얻었다.
다음에, 이 제 1 반도체 소자의 이면(기능 소자면의 반대면)에 플럭스를 도포하고 솔더 레지스트(타이요잉크제조사제: PSR4000 AUS308)를 코팅한 BT(비스말레이미드-트리아진) 수지 기판(0.8㎜t)에 플립 칩 본더를 이용하여 위치 맞춤을 실시한 후에, 250℃, 10초로 압착시켜 플립 칩 패키지를 얻었다.
다음에, 여분의 플럭스를 플럭스 세정액을 이용해 세정했다. 그 후, 반도체 소자와 기판 사이에 액상 봉지 수지(스미토모베이클리트사제, 품번 CRP-4152D1)를 흘려 넣고 150℃, 2시간으로 경화를 실시해 반도체 장치를 얻었다.
다음에, 별도의 반도체 웨이퍼를 다이싱소를 이용하여 스핀들 회전수 30,000rpm, 절단 속도 50㎜/초로 5㎜×5㎜ 사각형의 크기로 다이싱(절단)하여 제 2 반도체 소자(전극수 480, 포스트 지름 30㎛·높이 20㎛, 피치 50㎛, 주석은 땜납 높이 10㎛)를 얻었다.
이 제 2 반도체 소자의 이면(기능 소자면의 반대면)에 플럭스를 도포하고, 제 1 반도체 소자에 플립 칩 본더를 이용하여 위치 맞춤을 실시한 후에 250℃, 10초 압착시켜 플립 칩 패키지를 얻었다. 다음에 여분의 플럭스를 플럭스 세정액을 이용해 세정했다. 그 후, 제 1 반도체 소자와 제 2 반도체 소자 사이에 액상 봉지 수지(스미토모베이클리트사제, 품번 CRP-4120B2)를 흘려 넣고 150℃, 2시간으로 경화를 실시해 반도체 장치를 얻었다.
각 실시예 및 비교예에서 얻어진 반도체 장치에 대해서 이하의 평가를 실시했다. 평가 항목을 내용과 함께 나타낸다. 얻어진 결과를 표 2에 나타낸다.
1. 접속 신뢰성
접속 신뢰성은 얻어진 반도체 장치를 히트 사이클 시험 후에 도통이 취해지는지 여부로 평가했다.
이것은 전술한 접속 신뢰성에서 기재한 바와 마찬가지로 실시했다.
2. 내리플로우성
내리플로우성은 얻어진 반도체 장치를 85℃/85% RH/168시간 흡습 처리를 한 후, 260℃의 IR 리플로우를 3회 실시하는 주사형 초음파 탐상기(SAT)로 평가했다. 각 부호는 이하와 같다.
◎: 크랙이 전혀 없었다.
○: 크랙 발생수가 2개 이하였다.
△: 크랙 발생수가 3개 이상, 5개 이하였다.
×: 크랙 발생수가 6개 이상이었다.
3. 생산성
비교예 B1의 생산 공수를 기준(100)으로 해서 전술한 생산성에 있어서 기재한 바와 마찬가지로 하여 다른 실시예 및 비교예의 생산성을 비교했다.
Figure pct00003
표 2로부터 알 수 있는 바와 같이, 실시예 B1~B4는 접속 신뢰성이 뛰어나며, 관통 전극을 가지는 반도체 소자와 다른 반도체 소자를 매우 적합하게 접합할 수 있다는 것이 시사되었다.
또, 실시예 B1~B4는 반도체 장치의 생산성도 뛰어나다는 것이 나타났다.
또, 비교예 B1와 같은 반도체 소자와 기판 사이에 액상 봉지 수지를 흘려 넣는 방법에서는 상술한 바와 같은 좁은 피치의 전극(배선) 사이에 액상 봉지 수지를 흘려 넣는 것이 곤란하고, 충전성이 불충분하게 되어, 반도체 장치의 접속 신뢰성이 저하하는 것으로 나타났다.
본 발명에 의하면, 플럭스 세정 공정이 불필요하고 생산성이 뛰어나며 또한 반도체 웨이퍼를 가공할 때의 작업성을 향상시키는 것이 가능한 반도체용 필름을 얻을 수 있다.
또, 본 발명에 의하면, 반도체 소자와 기판을 포함하는 구조체를 생산성 좋게 접합하는 반도체 장치의 제조 방법을 얻을 수 있다.
또, 본 발명에 의하면, 상기 반도체용 필름의 접착제층 경화물을 가지는 반도체 장치를 얻을 수 있다.
또, 본 발명에 의하면, 반도체 소자와 기판을 포함하는 구조체가 매우 적합하게 접합된 반도체 장치를 얻을 수 있다. 따라서, 산업상의 이용 가능성을 가진다.

Claims (25)

  1. 시트 기재와 이 시트 기재의 한쪽 면 측에 설치된 접착제층을 가지는 반도체용 필름으로서,
    상기 접착제층이 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물로 구성되어 있는 것을 특징으로 하는 반도체용 필름.
  2. 청구항 1에 있어서,
    반도체 소자의 전극 단자면과 상기 반도체용 필름의 상기 접착제층을 접착시켜 이용하는 것인 반도체용 필름.
  3. 청구항 1에 있어서,
    플립 칩형 반도체 소자의 기능면과 상기 반도체용 필름의 상기 접착제층을 접착시켜 이용하는 것인 반도체용 필름.
  4. 청구항 3에 있어서,
    상기 반도체용 필름의 상기 접착제층을 상온으로부터 10℃/분의 승온 속도로 용융 상태까지 승온했을 때에 초기에는 용융 점도가 감소하고, 최저 용융 점도에 도달한 후 새로이 상승하는 특성을 가지며, 또한 상기 최저 용융 점도가 10Pa·s 이상, 10,000Pa·s 이하인 반도체용 필름.
  5. 청구항 1에 있어서,
    상기 시트 기재와 상기 접착제층 사이에 이형 필름을 추가로 가지는 것인 반도체용 필름.
  6. 청구항 1에 있어서,
    상기 반도체용 필름의 상기 접착제층은 반도체 소자의 표면에 접착된 상태에서, 상기 반도체 소자의 상기 표면이 인식 가능한 정도의 투명성을 가지는 것인 반도체용 필름.
  7. 청구항 1에 있어서,
    상기 수지 조성물이 필름 형성성 수지를 추가로 포함하는 것인 반도체용 필름.
  8. 청구항 7에 있어서,
    상기 수지 조성물이 경화제를 추가로 포함하는 것인 반도체용 필름.
  9. 청구항 8에 있어서,
    상기 수지 조성물이 무기 충전제를 추가로 포함하는 것인 반도체용 필름.
  10. 청구항 9에 있어서,
    상기 무기 충전제의 평균 입자 지름이 0.5㎛ 이하인 반도체용 필름.
  11. 청구항 1에 있어서,
    상기 플럭스 활성을 가지는 화합물은 플럭스 활성을 가지는 경화제인 반도체용 필름.
  12. 청구항 1에 있어서,
    상기 플럭스 활성을 가지는 화합물은 카르복실기 및 페놀성 수산기 중 적어도 한쪽을 가지는 화합물인 반도체용 필름.
  13. 반도체 소자와,
    기판 및 이 기판의 한쪽 면 측에 탑재된 다른 반도체 소자를 포함하는 구조체의 다른 반도체 소자를 접착하는데 사용되고,
    상기 반도체 소자와, 상기 반도체용 필름의 상기 접착제층을 접착시켜 이용하는 것인 반도체용 필름.
  14. 청구항 1에 기재된 반도체용 필름의 상기 접착제층과 반도체 웨이퍼의 한쪽 면을 접착하는 접착 공정과,
    상기 반도체 웨이퍼를 상기 반도체용 필름이 접착된 상태로 개편화하여 반도체 소자를 얻는 개편화 공정과,
    상기 반도체용 필름을 상기 시트 기재와 상기 접착제층 사이에서 박리하여 상기 접착제층을 가지는 반도체 소자를 픽업하는 픽업 공정과,
    상기 반도체 소자를 상기 접착제층이 접착하도록 기판을 포함하는 구조체에 탑재하는 탑재 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 청구항 14에 있어서,
    상기 접착 공정과 상기 개편화 공정 사이에 상기 반도체 웨이퍼의 상기 기능면과 반대측 면을 연마하는 연마 공정을 추가로 가지는 반도체 장치의 제조 방법.
  16. 청구항 15에 있어서,
    상기 구조체는 상기 기판과 이 기판의 한쪽 면 측에 탑재된 다른 반도체 소자를 갖고,
    상기 탑재 공정에 있어서, 상기 반도체 소자를 상기 구조체의 상기 다른 반도체 소자의 다른 한쪽 면 측에 탑재하는 반도체 장치의 제조 방법.
  17. 청구항 16에 있어서,
    상기 구조체는 상기 다른 반도체 소자와 상기 기판이 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물의 경화물로 구성되는 다른 접착층에서 미리 접합되어 있는 것인 반도체 장치의 제조 방법.
  18. 청구항 17에 있어서,
    상기 반도체 웨이퍼의 상기 한쪽 면은 미리 돌기 전극이 형성된 반도체 웨이퍼의 기능면인 반도체 장치의 제조 방법.
  19. 청구항 18에 있어서,
    상기 반도체 웨이퍼는 그 두께 방향으로 관통하는 복수의 도체부를 갖고,
    상기 개편화 공정에 있어서, 상기 반도체 소자로서 두께 방향으로 관통하는 도체부를 가지는 반도체 소자가 얻어지는 반도체 장치의 제조 방법.
  20. 청구항 1에 기재된 반도체용 필름의 상기 접착제층 경화물을 가지는 것을 특징으로 하는 반도체 장치.
  21. 기판과 상기 기판의 적어도 한쪽 면 측에 설치된 제 1 반도체 소자와, 두께 방향으로 관통하는 도체부를 가지는 제 2 반도체 소자를 가지는 반도체 장치로서,
    상기 제 1 반도체 소자와 상기 제 2 반도체 소자가 돌기 전극을 통하여 전기적으로 접속되고 있고,
    상기 제 1 반도체 소자와 상기 제 2 반도체 소자 사이에는 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물의 경화물로 구성되는 제 1 접착층이 배치되어서 이루어지는 것을 특징으로 하는 반도체 장치.
  22. 청구항 21에 있어서,
    상기 기판과 상기 제 1 반도체 소자가 돌기 전극을 통하여 전기적으로 접속되어 있고, 또한 상기 기판과 상기 제 1 반도체 소자 사이에는 가교 반응 가능한 수지 및 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물의 경화물로 구성되는 제 2 접착층이 배치되어 있는 것인 반도체 장치.
  23. 청구항 22에 있어서,
    상기 수지 조성물은 필름 형성 수지를 추가로 포함하는 것인 반도체 장치.
  24. 청구항 23에 있어서,
    상기 플럭스 활성을 가지는 화합물은 카르복실기 및 페놀성 수산기 중 적어도 한쪽을 가지는 화합물인 반도체 장치.
  25. 청구항 24에 있어서,
    상기 플럭스 활성을 가지는 화합물은 상기 가교 반응 가능한 수지의 경화제로서 작용할 수 있는 것인 반도체 장치.
KR1020107017136A 2008-02-07 2009-02-06 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치 KR101193291B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2008-028220 2008-02-07
JP2008028220 2008-02-07
JPJP-P-2008-085439 2008-03-28
JP2008085439A JP5417729B2 (ja) 2008-03-28 2008-03-28 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2008167547A JP2010010368A (ja) 2008-06-26 2008-06-26 半導体装置および半導体装置の製造方法
JPJP-P-2008-167547 2008-06-26
PCT/JP2009/052075 WO2009099191A1 (ja) 2008-02-07 2009-02-06 半導体用フィルム、半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
KR20100105756A true KR20100105756A (ko) 2010-09-29
KR101193291B1 KR101193291B1 (ko) 2012-10-19

Family

ID=40952263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107017136A KR101193291B1 (ko) 2008-02-07 2009-02-06 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치

Country Status (6)

Country Link
US (1) US8759957B2 (ko)
EP (1) EP2242090A4 (ko)
KR (1) KR101193291B1 (ko)
CN (1) CN101939825B (ko)
TW (1) TWI432546B (ko)
WO (1) WO2009099191A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012081771A1 (ko) * 2010-12-15 2012-06-21 제일모직 주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지
KR101335150B1 (ko) * 2010-10-21 2013-11-29 히타치가세이가부시끼가이샤 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치
KR101399957B1 (ko) * 2012-11-23 2014-05-28 한국과학기술원 이중층 비전도성 폴리머 접착필름 및 전자패키지
KR20190084844A (ko) * 2018-01-08 2019-07-17 한국전자통신연구원 접착 필름 및 이를 이용한 반도체 패키지의 제조 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120199988A1 (en) * 2009-10-19 2012-08-09 Sumitomo Bakelite Co., Ltd. Method of manufacturing electronic device, electronic device, and apparatus for manufacturing electronic device
JP2011108770A (ja) * 2009-11-16 2011-06-02 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、半導体装置、および電子部品の製造方法、電子部品
KR101045262B1 (ko) * 2009-12-21 2011-06-29 제일모직주식회사 스텔스 다이싱용 반도체용 접착 조성물 및 이를 이용한 접착 필름
JP5693941B2 (ja) * 2010-03-31 2015-04-01 株式会社東芝 テンプレートの表面処理方法及び装置並びにパターン形成方法
JP4991921B2 (ja) * 2010-09-06 2012-08-08 日東電工株式会社 半導体装置用フィルム、及び、半導体装置
KR101464454B1 (ko) * 2010-10-22 2014-11-21 히타치가세이가부시끼가이샤 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치
WO2012056511A1 (ja) * 2010-10-25 2012-05-03 古河電気工業株式会社 接着フィルム及びウエハ加工用テープ
JP5373736B2 (ja) * 2010-10-28 2013-12-18 信越化学工業株式会社 接着剤組成物及び接着剤シート、半導体装置保護用材料、及び半導体装置
US8535454B2 (en) 2010-11-23 2013-09-17 Promerus, Llc Polymer composition for microelectronic assembly
JP2012209545A (ja) * 2011-03-17 2012-10-25 Sekisui Chem Co Ltd 半導体積層体の製造方法
US8796410B2 (en) 2011-05-23 2014-08-05 Shin-Etsu Chemical Co., Ltd. Polymer having silphenylene and siloxane structures, a method of preparing the same, an adhesive composition, an adhesive sheet, a protective material for a semiconductor device, and a semiconductor device
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法
CN103650114A (zh) * 2011-07-08 2014-03-19 住友电木株式会社 切割胶带一体化型粘接片、半导体装置、多层电路基板以及电子部件
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
TW201329145A (zh) 2011-11-28 2013-07-16 Nitto Denko Corp 底層充填材料及半導體裝置之製造方法
KR101397699B1 (ko) * 2011-12-21 2014-05-22 제일모직주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지
JP5739372B2 (ja) * 2012-04-25 2015-06-24 信越化学工業株式会社 接着剤組成物、並びにこれを用いた接着シート、半導体装置保護用材料、及び半導体装置
US8802556B2 (en) 2012-11-14 2014-08-12 Qualcomm Incorporated Barrier layer on bump and non-wettable coating on trace
JP6321910B2 (ja) * 2013-03-26 2018-05-09 日東電工株式会社 封止シート、半導体装置の製造方法及び封止シート付き基板
JP2014203971A (ja) * 2013-04-04 2014-10-27 日東電工株式会社 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置
JP2014203964A (ja) * 2013-04-04 2014-10-27 日東電工株式会社 アンダーフィル用接着フィルム、裏面研削用テープ一体型アンダーフィル用接着フィルム、ダイシングテープ一体型アンダーフィル用接着フィルム及び半導体装置
JP6129696B2 (ja) 2013-09-11 2017-05-17 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
KR102296363B1 (ko) * 2014-03-17 2021-08-31 린텍 가부시키가이샤 다이본드층 형성 필름, 다이본드층 형성 필름이 부착된 가공물, 및 반도체 장치
KR102571295B1 (ko) * 2016-04-05 2023-08-25 린텍 가부시키가이샤 삼차원 집적 적층 회로 제조용 시트 및 삼차원 집적 적층 회로의 제조 방법
JP6174292B1 (ja) * 2016-04-05 2017-08-02 リンテック株式会社 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
KR102625368B1 (ko) * 2016-04-05 2024-01-15 린텍 가부시키가이샤 삼차원 집적 적층 회로 제조용 시트 및 삼차원 집적 적층 회로의 제조 방법
KR102019468B1 (ko) * 2016-11-29 2019-09-06 주식회사 엘지화학 반도체용 접착 필름 및 반도체 장치
KR102204964B1 (ko) * 2018-04-17 2021-01-19 주식회사 엘지화학 반도체 회로 접속용 접착제 조성물 및 이를 포함한 접착 필름
US11853516B2 (en) * 2021-12-14 2023-12-26 Tpk Advanced Solutions Inc. Protective assembly and touch module
EP4345873A1 (en) * 2022-09-29 2024-04-03 Infineon Technologies Austria AG Wafer composite, semiconductor device and methods of manufacturing a semiconductor circuit

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JPH076982A (ja) 1992-07-31 1995-01-10 Sharp Corp 薄層半導体基板の分割方法
US6342434B1 (en) 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JP4618464B2 (ja) 1999-12-28 2011-01-26 日立化成工業株式会社 接着剤組成物、これを用いた接着フィルム、半導体チップ搭載用基板及び半導体装置
JP3597754B2 (ja) 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US6916527B2 (en) * 2001-01-18 2005-07-12 Matsushita Electric Works, Ltd. Resin moldings
US6927471B2 (en) * 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
JP2003142505A (ja) 2001-10-31 2003-05-16 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法
KR100930937B1 (ko) * 2002-01-31 2009-12-10 디아이씨 가부시끼가이샤 열경화성 폴리이미드 수지 조성물 및 폴리이미드 수지의제조 방법
JP4048791B2 (ja) * 2002-02-18 2008-02-20 Ｊｓｒ株式会社 感放射線性樹脂組成物
JP4170839B2 (ja) 2003-07-11 2008-10-22 日東電工株式会社 積層シート
JP4275522B2 (ja) 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
EP1557880A1 (en) 2004-01-21 2005-07-27 Nitto Denko Corporation Resin composition for encapsulating semiconductor
JP4417122B2 (ja) 2004-01-21 2010-02-17 日東電工株式会社 シート状半導体封止用樹脂組成物
JP4776188B2 (ja) 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP2006203000A (ja) 2005-01-20 2006-08-03 Sekisui Chem Co Ltd ダイシング用粘着テープおよび半導体チップの製造方法
JP4397837B2 (ja) * 2005-03-02 2010-01-13 日東電工株式会社 半導体装置の製造方法
JP5272285B2 (ja) 2005-09-26 2013-08-28 住友ベークライト株式会社 プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法
US8169090B2 (en) 2005-05-31 2012-05-01 Sumitomo Bakelite Company, Ltd. Encapsulating resin composition for preapplication, semiconductor device made with the same, and process for producing the same
JP4852893B2 (ja) 2005-05-31 2012-01-11 住友ベークライト株式会社 プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法
JP4366453B2 (ja) 2005-11-04 2009-11-18 栗三 笠松 電動工具用または汎用電動モータ用駆動速度調整装置
JP4699189B2 (ja) * 2005-12-01 2011-06-08 日東電工株式会社 半導体装置の製造方法及び電子部品
US20100155964A1 (en) 2006-04-27 2010-06-24 Sumitomo Bakelite Co., Ltd. Adhesive Tape, Semiconductor Package and Electronics
CN102148179B (zh) 2006-06-23 2012-05-30 日立化成工业株式会社 粘结薄膜的使用方法
JP4380684B2 (ja) 2006-10-20 2009-12-09 住友ベークライト株式会社 半導体用接着フィルム、ダイシングフィルムおよび半導体装置
CN102646628B (zh) * 2006-11-06 2014-08-06 瑞萨电子株式会社 用于制造半导体装置的方法
JP2007217708A (ja) 2007-05-16 2007-08-30 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101335150B1 (ko) * 2010-10-21 2013-11-29 히타치가세이가부시끼가이샤 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치
US9431314B2 (en) 2010-10-21 2016-08-30 Hitachi Chemical Company, Ltd Thermosetting resin composition for sealing packing of semiconductor, and semiconductor device
WO2012081771A1 (ko) * 2010-12-15 2012-06-21 제일모직 주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지
CN103261348A (zh) * 2010-12-15 2013-08-21 第一毛织株式会社 半导体用粘合剂组合物、含其的粘合剂膜和使用其的半导体封装
KR101332437B1 (ko) * 2010-12-15 2013-11-25 제일모직주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지
KR101399957B1 (ko) * 2012-11-23 2014-05-28 한국과학기술원 이중층 비전도성 폴리머 접착필름 및 전자패키지
WO2014081064A1 (ko) * 2012-11-23 2014-05-30 한국과학기술원 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조
KR20190084844A (ko) * 2018-01-08 2019-07-17 한국전자통신연구원 접착 필름 및 이를 이용한 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
TW200942594A (en) 2009-10-16
CN101939825B (zh) 2013-04-03
WO2009099191A1 (ja) 2009-08-13
EP2242090A4 (en) 2011-05-18
US20110006419A1 (en) 2011-01-13
CN101939825A (zh) 2011-01-05
EP2242090A1 (en) 2010-10-20
US8759957B2 (en) 2014-06-24
KR101193291B1 (ko) 2012-10-19
TWI432546B (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
KR101193291B1 (ko) 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP5417729B2 (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置
JP5929934B2 (ja) ダイシングシート機能付き半導体用フィルムおよび半導体装置
JP5991335B2 (ja) 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法
JP2010010368A (ja) 半導体装置および半導体装置の製造方法
JP5682308B2 (ja) 半導体部品の製造方法
WO2011033743A1 (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
KR20140036308A (ko) 다이싱 테이프 일체형 접착 시트, 반도체 장치, 다층 회로 기판 및 전자 부품
WO2014061767A1 (ja) 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、及び電子装置
JP2015137299A (ja) 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、および電子装置
JP5573896B2 (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2014237811A (ja) 接着フィルム、接着シート、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、ダイシングシート兼バックグラインドテープ一体型接着フィルム及び半導体装置
JP5445169B2 (ja) 接着フィルム、半導体装置、多層回路基板および電子部品
JP6155931B2 (ja) 樹脂組成物、接着フィルム、接着シート、ダイシングテープ一体型接着シートおよび電子部品
JP6003152B2 (ja) ダイシングテープ一体型接着フィルム、半導体装置、多層回路基板および電子部品
JP2011151251A (ja) バックグラインドテープ付き導電接続材料、端子間の接続方法及び電気、電子部品
JP2011014717A (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
JP2012195414A (ja) ダイシングテープ一体型接着シート、多層回路基板、電子部品及び半導体装置
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JP5633214B2 (ja) 半導体装置の製造方法およびそれを用いてなる半導体装置、並びに電気、電子部品の製造方法およびそれを用いてなる電気、電子部品
JP2012146830A (ja) ダイシングテープ一体型接着シート、電子部品及び半導体装置
JP2012057109A (ja) 樹脂組成物、接着フィルム、半導体装置、多層回路基板および電子部品
JP2013185118A (ja) ダイシングテープ一体型接着フィルム、半導体装置、多層回路基板および電子部品
JP2014090173A (ja) 接着フィルム、半導体装置、多層回路基板および電子部品

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8