WO2014081064A1 - 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조 - Google Patents

이중층 비전도성 폴리머 접착필름 및 전자패키지 구조 Download PDF

Info

Publication number
WO2014081064A1
WO2014081064A1 PCT/KR2012/010500 KR2012010500W WO2014081064A1 WO 2014081064 A1 WO2014081064 A1 WO 2014081064A1 KR 2012010500 W KR2012010500 W KR 2012010500W WO 2014081064 A1 WO2014081064 A1 WO 2014081064A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive layer
electronic device
conductive polymer
metal solder
polymer adhesive
Prior art date
Application number
PCT/KR2012/010500
Other languages
English (en)
French (fr)
Inventor
백경욱
신지원
최용원
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Publication of WO2014081064A1 publication Critical patent/WO2014081064A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/09—Carboxylic acids; Metal salts thereof; Anhydrides thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/36—Sulfur-, selenium-, or tellurium-containing compounds
    • C08K5/41—Compounds containing sulfur bound to oxygen
    • C08K5/42—Sulfonic acids; Derivatives thereof
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/21—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being formed by alternating adhesive areas of different nature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Definitions

  • the present invention relates to an adhesive for flip chip type electronic packaging, and more particularly, to control the fusion state of metal solder in electronic packaging including a metal solder and a capillary. It relates to a double layer nonconductive polymer adhesive film and electronic package structure.
  • Electronic device technology is developing with sub-micron line width, more than one million cells, high speed, and much heat dissipation.
  • packaging technology is relatively outdated, so the electrical performance of the electronic device is the performance of the electronic device itself. Rather, it is determined by the packaging and the resulting electrical connections.
  • the flip chip method is different from the conventional wire bonding method in which the electrode pad of the semiconductor chip and the internal lead of the lead frame are electrically connected through a gold wire.
  • the flip chip method includes the electrodes and printed circuit boards of the electronic devices (eg, semiconductor chips). This is a method of connecting the connection terminal directly.
  • connection part of the electrode of the electronic device and the connection terminal of the printed circuit board is deformed due to the difference in the degree of expansion between the dissimilar materials according to the temperature and time, which causes connection failure. Efforts have been made to increase the reliability of the connection terminals of the circuit board.
  • a dielectric polymer material including a thermosetting resin, a thermoplastic resin, a latent hardener, and the like is bonded between an electronic device and a printed circuit board using a metal solder, and the like.
  • such a metal solder is not fused only between the electrode and the connection terminal, but may be fused around the electrode, bump (eg, kappa filler) and the connection terminal.
  • bump eg, kappa filler
  • the metal solder is fused in this way, a short circuit occurs with the peripheral electrode, which causes a problem of lowering the reliability of the electronic component.
  • An object of the present invention is to remove oxides formed on the surface of a metal solder in an electronic packaging including an electronic packaging metal solder and a cap-pillar, and at the same time, during the fusion of the metal solder, the metal solder is formed along the side of the kappa filler.
  • a bilayer nonconductive polymer adhesive film according to an embodiment of the present invention for realizing the above object is a three-dimensional through silicon via (TSV) semiconductor laminate or flip chip substrate connection provided with a metal solder and a capillary (Cu pillar)
  • a non-conductive polymer adhesive for use comprising: a first adhesive layer formed on top of a base film and generating a flux functional material for removing the metal solder oxide during electronic packaging bonding, or comprising a flux functional material; The adhesive layer may be stacked on top of the adhesive layer, and may not include the flux function material, and may include a second adhesive layer that is cured before the first adhesive layer.
  • the flux functional material is composed of an anhydride that generates electron twin donors (Lewis acid), it can perform a curing agent function.
  • the anhydride may be any one selected from the group consisting of compounds represented by the formula (R1-CO) -O- (CO-R2).
  • (R1-CO)-, and-(CO-R2) may be a functional group selected from an acyl group.
  • the flux functional material includes a thermal acid generator (TAG), and may perform a function of promoting hardening.
  • TAG thermal acid generator
  • R1 and R2 may be a functional group selected from alkyl or aryl groups.
  • the thermal acid generator may be included by 1 to 10 wt% based on the total weight of the first adhesive layer.
  • the first adhesive layer may be one of values having a viscosity of 30 Pas or more and 5000 Pas or less.
  • the viscosity of the first adhesive layer may be lower than the viscosity of the second adhesive layer.
  • the curing start temperature of the first adhesive layer may be higher than the curing start temperature of the second adhesive layer.
  • the electronic package structure according to the embodiment of the present invention for realizing the above object is to provide a three-dimensional through silicon via (TSV) semiconductor laminate or flip chip substrate connection provided with a metal solder and a capillary (Cu pillar) And a non-conductive polymer adhesive layer filled in a space formed between the first electronic device and the second electronic device on which an electric circuit or an electrode is formed, and the first electronic device and the second electronic device. And a first adhesive layer formed on the surface of the first electronic device and generating a flux function material to remove the metal solder oxide during electronic packaging bonding, or including a flux function material, and the first adhesive layer. A second adhesive layer formed between the second electronic elements and not including the flux function material and being cured before the first adhesive layer It may be made of a double layer including.
  • the second adhesive layer may be formed to have a thickness covering from the surface of the second electronic device to a point between the lower end of the capacitive filler and the middle portion of the metal solder.
  • the double layer non-conductive polymer adhesive film and the electronic package structure according to the present invention configured as described above, it is possible to remove the oxide generated on the surface of the metal solder during electronic packaging, and that the metal solder is fused along the side of the kappa filler It can prevent.
  • FIG. 1 is a view conceptually showing an embodiment of a bilayer nonconductive polymer adhesive film of the present invention.
  • 2A-2C are examples of flux functional materials associated with the present invention.
  • 4A-4B are structural formulas of other embodiments of flux functional materials associated with the present invention.
  • FIG. 5 is a diagram conceptually showing an embodiment of an electronic package structure of the present invention.
  • FIG. 6 is a flowchart schematically illustrating a process of forming the electronic package structure of the present invention.
  • FIG. 7 is a scanning electron micrograph showing a conventional single-layer electronic package structure.
  • FIG. 9 is a scanning electron micrograph showing the appearance of the electronic package bonded using a bilayer nonconductive polymer adhesive film of the present invention.
  • FIG. 10 is a scanning electron micrograph comparing the results of exposing the electronic package structure formed of the double layer at a pressure of 40N and 100N.
  • wire bonding is a method of electrically connecting the electrode pad of the electronic device and the inner lead of the lead frame through a gold wire, and the method of directly connecting the electrodes of the electronic device and the connection terminal of the printed circuit board. It may be classified into an in flip chip method.
  • a double-layer polymer adhesive film 100 of the present invention shown in FIG. 1 may be used as a polymer adhesive material for bonding the electronic device to a printed circuit board.
  • the electronic device is a kind of semiconductor
  • the electronic circuit and the electrode is formed
  • TSV and bump may be further formed according to the intended use.
  • TSV Three Silicon Via
  • the bump is a protrusion formed by fusing a conductive metal material on the upper or lower surface of the above-described TSV in order to electrically connect the electronic device with another electronic device or the substrate.
  • the bumps may be formed of the same or different materials as the above-described TSVs, provided that the electrical connection is possible between the electronic devices.
  • the metal solder 200 is formed by forming a metal or a metal alloy including tin, lead, or the like on the upper end of an electrode or a connection terminal of an electronic device.
  • the metal solder 200 is melted under a predetermined temperature or more to fuse adjacent electrodes and the connection terminal to each other. . If the electronic device is formed of the TSV and the bump, it is possible to form the metal solder 200 on the TSV or the bump.
  • the bilayer nonconductive polymer adhesive film 100 of the present invention is laminated on the base film, and generates a flux functional material that removes an oxide formed on the surface of the metal solder 200 during electronic packaging bonding.
  • the double-layer non-conductive polymer adhesive film 100 of the present invention is a non-conductive polymer adhesive for laminating a three-dimensional TSV (Through Silicon Via) semiconductor with a metal solder 200 and a capillary filler 310 (Cu pillar). It is used as a non-conductive polymer adhesive for chip board connection.
  • TSV Three-dimensional TSV
  • Cu pillar capillary filler 310
  • the base film is a base layer for forming the nonconductive polymer adhesive film 100 of the present invention, but may be in the form of a film, a sheet, or a substrate, but is formed in the form of a film or a sheet in order to facilitate removal during electronic packaging. good.
  • the first adhesive layer 111 is made of a polymer material including a thermosetting resin, a thermoplastic resin, a latent curing agent, and a flux functional material related to the present invention, and may be carried out by varying the mixing ratio according to the working conditions, It is also possible to exclude some elements other than the flux functional material of the invention.
  • the flux functional material serves to remove oxides formed on the surface of the metal solder 200 during electronic packaging bonding, and may be made of an anhydride that generates electron pair donors (Lewis acid), and may perform a hardening function. have.
  • an anhydride generating an electron double donor (Lewis acid) is included as the flux functional material, the anhydride performs the function of a curing agent, and thus the latent hardener described above is added to the first adhesive layer 111. Not included and may be omitted.
  • the anhydride related to the present invention is included as a latent hardener.
  • the anhydride related to the present invention may be any one selected from the group consisting of compounds represented by the formula (R1-CO) -O- (CO-R2). With the proviso that (R1-CO)-, and-(CO-R2) are functional groups selected from the acyl group.
  • the anhydride of the present invention may be represented by the following structural formula.
  • the anhydride has a structure in which two acyl groups (ACYL GROUP) are connected to one oxygen (“A” portion of FIGS. 2A to 2C), and an electron double donor (Lewis) in the curing reaction of the electronic packaging process. Acid).
  • the electron double donor (Lewis acid) generated from the anhydride acts as a radical in the polymer material constituting the first adhesive layer 111, and the polymer material is polymerized from the monomer through initiation reaction, propagation reaction, stop reaction, and chain transfer reaction. To polymerize and cure.
  • the oxide formed on the surface of the metal solder 200 is removed by the movement of electrons ( ⁇ ) of the electron double donor (Lewis acid) during this reaction.
  • the junctions of the electronic devices are tightly formed.
  • a gap may be formed between the electrode of the electronic device and the connection terminal of the printed circuit board, resulting in a problem of deterioration of electrical reliability. Can be.
  • the anhydride of the present invention can be any chemical selected from the group consisting of a compound represented by the formula (R1-CO) -O- (CO-R2) as described above, the metal solder (200) during the electronic packaging process It is preferable to select in consideration of the temperature at which) is melted.
  • Examples include methyl-tetrahydrophthalic anhydride (FIG. 2A), methyl-hexahydrophthalic anhydride (FIG. 2B), trimellitic anhydride (FIG. 2C), and the like.
  • the above embodiments are characterized by high molecular weight and pentagonal and hexagonal rings.
  • a curing accelerator for promoting the curing reaction of the first adhesive layer 111 may be further added.
  • TPTB Tetraphenylphosphonium Tetraphenylborate
  • the first adhesive layer 111 is made of a polymer material including a thermosetting resin, a thermoplastic resin, a latent curing agent, and a flux functional material related to the present invention, and may be carried out by varying the blending ratio according to the working conditions. It is also possible to exclude some elements other than the flux functional material of the invention.
  • the flux functional material may be a thermal acid generator (TAG). Since the thermal acid generator (TAG) does not function as a curing agent and serves to promote curing, when the thermal acid generator (TAG) is included as the flux functional material, the latent hardener is an essential component of the polymer material. It must be constructed.
  • TAG thermal acid generator
  • the thermal acid generator (TAG) is characterized in that it comprises 1 to 10 wt% based on the total weight of the first adhesive layer (111). If the content of the thermal acid generator (TAG), which performs the function of the curing accelerator, is less than 1 wt%, the curing promoting ability is insignificant, and the curing reaction does not proceed rapidly. If the content is more than 10 wt%, the curing accelerator is excessive, the metal solder 200 is fused. Before completion, the curing reaction of the first adhesive layer 111 is completed, thereby lowering the electrical reliability of the electronic component in which the electronic packaging is completed.
  • R 1 and R 2 are functional groups selected from alkyl or aryl groups. More specifically, as an example, ethyl p-toluenesulfonate (Fig. 4a; ethyl p-toluenesulfonate; C 9 H 12 O 3 S) or cyclohexyl p-toluenesulfonate (Fig. 4b; cyclohexyl p-toluenesulfonate; C 13 H 18 O 3 S) can be selected and used as a thermal acid generator (TAG).
  • a filler is further added to the first adhesive layer 111 to adjust the viscosity, and in the present invention, the viscosity of the first adhesive layer 111 is 30 Pas or more and 5000 Pas or less by including 10 to 40 wt% of filler. Set to one of the values in between.
  • the second adhesive layer 115 of the present invention is made of a polymer material including a thermosetting resin, a thermoplastic resin, and a latent curing agent, and does not include a flux functional material. That is, the flux function for fusion of the metal solder 200 is not added to the second adhesive layer 115 of the present invention by removing the oxide formed on the surface of the metal solder 200 during electronic packaging.
  • the component of the second adhesive layer 115 also includes a flux functional material, and may be performed by varying the mixing ratio or excluding some components according to the working conditions.
  • the second adhesive layer 115 is characterized in that the viscosity is lower than the viscosity of the first adhesive layer 111 described above, the viscosity of the second adhesive layer 115 is adjusted by the amount of filler additionally added Done.
  • the curing start temperature of the first adhesive layer 111 is higher than the curing start temperature of the second adhesive layer 115.
  • the curing start temperature is a temperature at which curing of each adhesive layer starts after pressure and temperature are applied for electronic packaging. In general, the curing start temperature is slower as the curing start temperature is higher. The reason why the curing start temperature of the first adhesive layer 111 is configured to be higher than the curing start temperature of the second adhesive layer 115 will be described later in detail in the electronic package structure.
  • the electronic package structure of the present invention includes a first electronic device 400 and a second electronic device 300, and a first electronic device 400 and the second electronic device having an electric circuit or an electrode formed thereon. It comprises a non-conductive polymer adhesive layer filled in the space formed between the device 300, the non-conductive polymer adhesive layer is characterized in that consisting of a double layer.
  • the bilayer of the non-conductive polymer adhesive layer is connected to the surface of the first electronic device 400, and generates a flux functional material that removes oxide of the metal solder 200 during electronic packaging bonding, or includes a flux functional material. It is formed between the adhesive layer 111 and the first adhesive layer 111 and the second electronic device 300, does not contain a flux functional material, characterized in that the curing before the first adhesive layer 111 2 comprises an adhesive layer (115).
  • the electronic package structure of the present invention may be configured when a three-dimensional through silicon via (TSV) semiconductor stack having a metal solder 200 and a capillary 310 (Cu pillar) or a flip chip substrate is connected.
  • TSV through silicon via
  • the polymer material constituting the first and second adhesive layers 110 is formed according to the characteristics of the first and second adhesive layers 110 of the double layer nonconductive polymer adhesive film 100 described above.
  • the electronic package structure of the present invention can be formed in the order shown in FIG.
  • the first electronic device 400 and the second electronic device 300 may be selected and used among a semiconductor chip, a three-dimensional TSV semiconductor, and a printed circuit board.
  • the first electronic device 400 may be made of metal.
  • the pad 410 is defined as a printed circuit board
  • the second electronic device 300 is defined as a semiconductor chip having a capillary 310 and a metal solder 200 as electrodes, which will be described later.
  • the first electronic device 400 and the second electronic device 300 are positioned to face each other at a predetermined distance to form a space therebetween, and the present invention therebetween as shown in FIG. Place the bilayer nonconductive polymer adhesive film 100 configured through.
  • the first electronic device 400 and the second electronic device 300 are opposed to each other so that the electrodes or the electrode pads face each other.
  • the double layer nonconductive polymer adhesive film 100 positioned in the space between the first electronic device 400 and the second electronic device 300 may include a first electronic device in which the kappa filler 310 and the metal solder 200 are not provided.
  • the first adhesive layer 111 is positioned in the direction of the device 400, and the second adhesive layer 115 is disposed in the direction of the second electronic device 300 having the kappa filler 310 and the metal solder 200. It is located.
  • the second electronic device 300 and the second adhesive layer 115 are first bonded. Bonding is performed by applying a pressure in the upper and lower portions of the second electronic device 300 and the bilayer nonconductive polymer adhesive film 100 by using a bonding apparatus capable of separate pressurization and temperature rising. As a result, the double layer nonconductive polymer adhesive film 100 is bonded to one surface of the second electronic device 300 as shown in FIG.
  • the base film of the bilayer nonconductive polymer adhesive film 100 may be removed before bonding of the second electronic device 300 and the second adhesive layer 115, depending on the process conditions, the second electronic device 300 And the second adhesive layer 115 may be removed after bonding.
  • the kappa filler 310 on the surface of the second electronic device 300 provided with the kappa filler 310 and the metal solder 200.
  • the second adhesive layer 115 in the form of a paste is applied to the surface on which the metal solder 200 is formed, and the first adhesive layer 111 in the form of a paste is applied on the upper end thereof, as shown in FIG. It is also possible to carry out.
  • the second adhesive layer 115 of the present invention is formed from the surface of the second electronic device 300 to a portion including the kappa filler 310. This is related to the curing start temperature of the first adhesive layer 111 is formed higher than the curing start temperature of the second adhesive layer 115.
  • first and second electronic devices 300 and 400 pressure and heat are applied to the first and second electronic devices 300 and 400 by a separate bonding device for electronic packaging, and when the predetermined pressure and temperature are reached, the first and second electronic devices 300 and 400 are used.
  • the metal solder 200 therebetween is fused with the surrounding metal (especially the electrode).
  • a polymer bonding layer having a double layer structure is formed between the first and second electronic devices 300 and 400 so that when the metal solder is fused, the portion 310 in which the metal solder is fused to the side of the kappa filler 310 is formed (FIG. 7).
  • the electrode is well fused between an electrode or an electrode pad of another electronic device facing the kappa filler 310 to increase electrical reliability.
  • FIG. 7 is a view illustrating an electronic packaging bonded using a non-conductive polymer bonding material rather than a dual structure, and illustrates a portion 205 in which a metal solder is fused to the side of the capillary 310. You can check it. As such, when the metal solder is fused to the side of the capillary filler 310, when the electrode is formed at a fine pitch, the shortening occurrence rate between the electrodes in the left and right directions is increased.
  • FIG. 8 is a result of the high temperature reliability test exposing the thus formed electronic packaging structure at 150 ° C. for 500 hours. As shown in the result, the metal solder 200 is quickly exhausted during the high temperature reliability analysis to remove the voids 250. By forming, the electrical reliability can be lowered.
  • Figure 9 is an electronic package structure formed of a double layer of the present invention, it can be seen that the metal solder 200 is not bonded to the side of the kappa filler 310, the beautiful adhesion was made.
  • the second adhesive layer 115 is hardened before the first adhesive layer 111, and thus, when the metal solder 200 is fused, the second adhesive layer 115 may not be pushed up to the second adhesive layer 115 which has already been cured. That is, the curing start temperature of the second adhesive layer 115 is higher than the curing start temperature of the first adhesive layer 111 so that the second adhesive layer 115 is cured before the first adhesive layer 111. It should be formed low.
  • the second adhesive layer 115 is formed to have a thickness covering from the surface of the second electronic device 300 to a point between the lower end of the kappa filler 310 and the middle portion of the metal solder 200.
  • the reason why such a thickness is formed is that a part of the metal solder 200 may be fused to the side of the kappa filler 310 when the second adhesive layer 115 does not include all of the ends of the kappa filler 310. If the adhesive layer 115 is formed to a thickness including more than the middle portion of the metal solder 200 is because the metal solder 200 is not sufficiently melted at a predetermined temperature is not fusion smoothly.
  • FIG. 10 is a scanning electron micrograph comparing the results of exposing the electronic package structure formed by the double layer at a pressure of 40 N and 100 N. As a result of the photograph, the electronic package structure formed by the double layer of the present invention is exposed to high pressure. In addition, it can be seen that the metal solder 200 is prevented from being fused to the side of the capillary filler 310.
  • the double layer non-conductive polymer adhesive film and the electronic package structure according to the present invention configured as described above, it is possible to remove the oxide generated on the surface of the metal solder during electronic packaging, and that the metal solder is fused along the side of the kappa filler It can prevent.
  • Such a double layer nonconductive polymer adhesive film and electronic package structure is not limited to the configuration and operation of the embodiments described above.
  • the above embodiments may be configured such that various modifications may be made by selectively combining all or part of the embodiments.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 금속 솔더와 카파필러(Cu pillar)가 구비된 3차원 TSV(Through Silicon Via) 반도체 적층용 또는 플립칩 기판 접속용 비전도성 폴리머 접착제에 있어서, 베이스 필름 상단에 적층 형성되며, 전자패키징 접합 시 상기 금속 솔더 산화물을 제거하는 플럭스 기능 물질을 발생시키거나, 플럭스 기능 물질을 포함하는 제1 접착제층, 및 상기 제1 접착제층의 상단에 적층 형성되고, 상기 플럭스 기능 물질을 포함하지 않으며, 상기 제1 접착제층 보다 먼저 경화되는 것이 특징인 제2 접착제층을 포함하는 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조에 관한 것이다.

Description

이중층 비전도성 폴리머 접착필름 및 전자패키지 구조
본 발명은 플립칩(flip chip) 방식의 전자패키징을 위한 접착제에 관한 것으로써, 더욱 상세하게는 금속 솔더와 카파필러(Cu-pillar)를 포함하는 전자패키징에 있어서 금속 솔더의 융착상태를 제어하는 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조에 관한 것이다.
오늘날 전자제품의 급속한 발달을 가능케 한 4가지 핵심기술로는 전자소자(예; 반도체 등) 기술, 패키징 기술, 제조기술, 소프트웨어 기술을 들 수 있다. 전자소자 기술은 마이크론 이하의 선 폭, 백만 개 이상의 셀(cell), 고속, 많은 열 방출 등으로 발달하고 있으나, 상대적으로 이를 패키징하는 기술은 낙후되어 있어 전자소자의 전기적 성능이 전자소자 자체의 성능보다는 패키징과 이에 따른 전기 접속에 의해 결정되고 있다.
따라서, 전자소자의 패키징 기술을 향상시키기 위하여 플립칩(flip chip)방식의 전자패키징 기술에 대한 연구가 진행되어 왔다. 플립칩 방식은 반도체 칩의 전극패드와 리드 프레임의 내부 리드를 금선 와이어를 통해 전기적으로 연결시키는 기존의 와이어 본딩 방식과는 달리, 전자소자(예; 반도체 칩)에 배치된 전극과 인쇄회로기판의 접속단자를 직접 연결시키는 방식이다.
플립칩 방식에서는 전자소자의 전극과 인쇄회로기판의 접속단자의 연결부분이 온도 및 시간의 경과 등에 따라 이종 물질 간의 팽창정도 차이에 의하여 변형되어 접속 불량을 일으키는 원인이 되므로, 전자소자의 전극과 인쇄회로기판의 접속단자의 신뢰도를 높이기 위한 노력이 이루어져 왔다.
이러한 문제점을 해결하기 위한 방법으로, 금속 솔더(solder)를 사용하여 전극을 접합시키고 전자소자와 인쇄회로기판 사이에 열경화성수지, 열가소성수지, 잠재성경화제 등을 포함하는 유전성 폴리머 물질(예; BCB, SU-8 등)을 채우는 공정이 이루어진다.
한편, 이와 같이 전자소자 또는 기판에 금속 솔더를 형성할 경우, 형성된 금속 솔더가 공기 중에 노출되면 산화되어 산화물이 형성된다. 이러한 산화물은 전자소자의 전극패드와 인쇄회로기판 사이의 접합을 방해하는 요인으로 작용하여 전자부품의 신뢰도를 저하시키게 되는 문제점이 발생된다.
뿐만 아니라, 전자소자의 패키징 시 이러한 금속 솔더가 전극과 접속단자 사이에만 융착되지 않고 전극, 범프(예; 카파필러), 접속단자의 주변에 융착되기도 한다. 금속 솔더가 이와 같이 융착되면 주변 전극과 합선을 일으키게 되어 전자부품의 신뢰도를 저하시키게 되는 문제점이 발생된다.
본 발명의 목적은, 전자패키징 금속 솔더와 카파필러(Cu-pillar)를 포함하는 전자패키징에 있어서 금속 솔더 표면에 생성되는 산화물을 제거함과 동시에 금속 솔더의 융착 시 금속 솔더가 카파필러의 측면을 따라 융착되는 것을 방지하는 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조를 제공하기 위한 것이다.
상기한 과제를 실현하기 위한 본 발명의 실시예와 관련된 이중층 비전도성 폴리머 접착필름은, 금속 솔더와 카파필러(Cu pillar)가 구비된 3차원 TSV(Through Silicon Via) 반도체 적층용 또는 플립칩 기판 접속용 비전도성 폴리머 접착제에 있어서, 베이스 필름 상단에 적층 형성되며, 전자패키징 접합 시 상기 금속 솔더 산화물을 제거하는 플럭스 기능 물질을 발생시키거나, 플럭스 기능 물질을 포함하는 제1 접착제층, 및 상기 제1 접착제층의 상단에 적층 형성되고, 상기 플럭스 기능 물질을 포함하지 않으며, 상기 제1 접착제층 보다 먼저 경화되는 것이 특징인 제2 접착제층을 포함할 수 있다.
구체적으로, 상기 플럭스 기능 물질은 전자쌍주개(루이스산)를 생성하는 무수화물로 이루어지며, 경화제 기능을 수행할 수 있다.
상기 무수화물은 화학식 (R1-CO)-O-(CO-R2)로 표시되는 화합물로 이루어지는 군에서 선택되는 어느 하나일 수 있다.
단, 여기서 (R1-CO)-,및 -(CO-R2)은 아실기(ACYL GROUP)에서 선택된 작용기일 수 있다.
상기 플럭스 기능 물질은 열산발생제(TAG)를 포함하여 이루어지며, 경화를 촉진하는 기능을 수행할 수 있다.
상기 열산발생제(TAG)는 R1-SO3-R2 또는 R1-S(=O)2-O-R2의 화학식을 포함하는 화학물질로 이루어지는 군에서 선택되는 어느 하나일 수 있다.
여기서, R1 및 R2는 alkyl 또는 aryl 그룹에서 선택되는 작용기일 수 있다.
상기 열산발생제(TAG)는 상기 제1 접착제층의 총 중량을 기준으로 1 내지 10 wt% 만큼 포함될 수 있다.
상기 제1 접착제층은 점도가 30 Pas 이상 5000 Pas 이하 사이의 값 중 하나일 수 있다.
상기 제1 접착제층의 점도는 상기 제2 접착제층의 점도보다 낮을 수 있다.
상기 제1 접착제층의 경화개시온도는 상기 제2 접착제층의 경화개시온도보다 높을 수 있다.
또한, 상기한 과제를 실현하기 위한 본 발명의 실시예와 관련된 전자패키지 구조는, 금속 솔더와 카파필러(Cu pillar)가 구비된 3차원 TSV(Through Silicon Via) 반도체 적층 또는 플립칩 기판 접속에 있어서, 전기 회로 또는 전극이 형성된 제1 전자소자와 제2 전자소자, 및 상기 제1 전자소자와 상기 제2 전자소자의 사이에 형성된 공간에 채워진 비전도성 폴리머 접착층을 포함하고, 상기 비전도성 폴리머 접착층은, 상기 제1 전자소자의 표면에 연접 형성되며, 전자패키징 접합 시 상기 금속 솔더 산화물을 제거하는 플럭스 기능 물질을 발생시키거나, 플럭스 기능 물질을 포함하는 제1 접착제층, 및 상기 제1 접착제층과 상기 제2 전자소자 사이에 형성되고, 상기 플럭스 기능 물질을 포함하지 않으며, 상기 제1 접착제층 보다 먼저 경화되는 것이 특징인 제2 접착제층을 포함하여 이중층으로 이루어질 수 있다.
상기 제2 접착제층은 상기 제2 전자소자의 표면으로부터 상기 카파필러의 하단 내지 상기 금속 솔더의 중간 부분 사이의 일 지점까지 덮이는 두께로 형성될 수 있다.
상기와 같이 구성되는 본 발명에 관련된 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조에 따르면, 전자패키징 시 금속 솔더 표면에 생성되는 산화물을 제거할 수 있고, 금속 솔더가 카파필러의 측면을 따라 융착되는 것을 방지할 수 있다.
또한, 이와 같이 전자패키징 시 금속 솔더의 융착상태를 제어하여 전자부품의 전기적 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 이중층 비전도성 폴리머 접착필름의 실시예를 개념적으로 나타낸 도면이다.
도 2a 내지 도 2c는 본 발명과 관련된 플럭스 기능 물질의 실시예이다.
도 3은 본 발명과 관련된 플럭스 기능 물질의 다른 실시예들과 관련된 기본 구조식이다.
도 4a 내지 도 4b는 본 발명과 관련된 플럭스 기능 물질의 다른 실시예들의 구조식이다.
도 5는 본 발명의 전자패키지 구조의 실시예를 개념적으로 나타낸 도면이다.
도 6은 본 발명의 전자패키지 구조를 형성시키는 과정을 개략적으로 나타낸 순서도이다.
도 7은 종래의 단층 전자패키지 구조를 나타낸 주사전자현미경 사진이다.
도 8은 종래의 단층 전자패키지 구조의 고온 신뢰성 테스트 결과를 보여주기 위한 주사전자현미경 사진이다.
도 9는 본 발명의 이중층 비전도성 폴리머 접착필름을 이용하여 접착시킨 전자패키지 모습을 나타낸 주사전자현미경 사진이다.
도 10은 이와 같이 이중층으로 형성된 전자패키지 구조를 40N과 100N의 압력으로 노출시킨 결과를 비교한 주사전자현미경 사진이다.
이하, 본 발명의 바람직한 실시예에 따른 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조에 대하여 첨부한 도면 및 사진을 참조하여 상세히 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일 유사한 구성에 대해서는 동일 유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.
전자소자의 패키징 기술에는 크게 전자소자의 전극패드와 리드 프레임의 내부리드를 금선 와이어를 통해 전기적으로 연결시키는 방식인 와이어 본딩과 전자소자에 배치된 전극과 인쇄회로기판의 접속단자를 직접 연결시키는 방식인 플립칩(flip chip)방식으로 구분할 수 있다.
이 중 플립칩 방식으로 전자소자를 패키징하는 경우, 전자소자와 인쇄회로기판을 접착시키기 위한 폴리머 접착물질로서, 도 1에 도시된 본 발명의 이중층 폴리머 접착필름(100)을 이용할 수 있다.
한편, 여기서 전자소자는 일종의 반도체로서, 전자회로 및 전극이 형성되어 있으며, 사용 용도에 따라서 TSV 및 범프가 더 형성될 수도 있다. TSV(Through Silicon Via; 웨이퍼 관통 비아)는 전자소자를 수직방향으로 관통시키는 홀에 구리, 은, 니켈 등의 금속 또는 탄소 성분의 전도성 물질을 충진시켜, 전자소자의 상부와 하부를 전기적으로 직접 연결시키는 것이다. 또한, 범프는 전자소자를 다른 전자소자 또는 기판과 전기적으로 연결시키기 위하여 전술된 TSV의 상부 또는 하부 표면에 전도성 금속물질을 융착시켜 형성된 돌기부분이다. 범프는 전자소자 간에 전기적 연결이 가능하다면, 전술된 TSV와 동종 또는 이종 재질로 형성시키는 것이 모두 가능하다.
그리고, 금속 솔더(200)는 주석, 납 등을 포함하는 금속 또는 금속합금을 전자소자의 전극 또는 접속단자 상단에 형성시킨 것으로서, 일정 온도 이상의 조건하에서 용융되어 인접된 전극과 접속단자를 서로 융착시킨다. 만일, 이때 TSV 및 범프가 형성된 전자소자라면, TSV 또는 범프 상단에 금속 솔더(200)를 형성시키는 것도 가능하다.
상세하게 설명하면, 본 발명의 이중층 비전도성 폴리머 접착필름(100)은 베이스 필름 상단에 적층 형성되며, 전자패키징 접합 시 금속 솔더(200)의 표면에 형성된 산화물을 제거하는 플럭스 기능 물질을 발생시키거나, 플럭스 기능 물질을 포함하는 제1 접착제층(111), 및 상기 제1 접착제층(111)의 상단에 적층 형성되고, 상기 플럭스 기능 물질을 포함하지 않으며, 상기 제1 접착제층(111) 보다 먼저 경화되는 것이 특징인 제2 접착제층(115)을 포함할 수 있다. 이때, 본 발명의 이중층 비전도성 폴리머 접착필름(100)은 금속 솔더(200)와 카파필러(310; Cu pillar)가 구비된 3차원 TSV(Through Silicon Via) 반도체 적층용 비전도성 폴리머 접착제, 또는 플립칩 기판 접속용 비전도성 폴리머 접착제로 활용된다.
베이스 필름은 본 발명의 비전도성 폴리머 접착필름(100)을 형성시키기 위한 기저층으로서, 필름, 시트, 기판의 형태가 모두 가능하나 전자패키징 시 제거가 용이하도록 하기 위하여 필름이나 시트의 형태로 형성되는 것이 좋다.
또한, 제1 접착제층(111)은 열경화성수지, 열가소성수지, 잠재성경화제, 및 본 발명과 관련된 플럭스 기능물질을 포함하는 폴리머 물질로 이루어지며, 작업 조건에 따라 배합 비율을 달리하여 실시하거나, 본 발명의 플럭스 기능물질이 아닌 다른 요소를 일부 제외하는 것 또한 가능하다.
여기서, 플럭스 기능 물질은 전자패키징 접합 시 금속 솔더(200)의 표면에 형성된 산화물을 제거하는 기능을 하는 것으로서, 전자쌍주개(루이스산)를 생성하는 무수화물로 이루어지며, 경화제 기능을 수행하는 것일 수 있다. 그리고, 이와 같이 플럭스 기능 물질로서 전자쌍주개(루이스산)를 생성하는 무수화물이 포함되는 경우, 상기 무수화물이 경화제의 기능을 수행하게 되므로, 제1 접착제층(111)에 전술된 잠재성경화제가 포함되지 않고 생략될 수 있다. 즉, 이때 본 발명과 관련된 무수화물은 잠재성경화제로서 포함되는 것이다.
구체적으로는, 본 발명과 관련된 무수화물은 화학식 (R1-CO)-O-(CO-R2)로 표시되는 화합물로 이루어지는 군에서 선택되는 어느 하나일 수 있다. 단, 여기서 (R1-CO)-,및 -(CO-R2)은 아실기(ACYL GROUP)에서 선택된 작용기이다. 참고로 본 발명의 무수화물은 아래의 구조식으로 표현될 수도 있다.
구조식
Figure PCTKR2012010500-appb-I000001
구체적으로 설명하면, 무수화물은 두개의 아실기(ACYL GROUP)가 하나의 산소와 연결된 구조(도 2a 내지 도 2c의 "A" 부분)를 갖으며, 전자패키징 공정의 경화 반응에서 전자쌍주개(루이스산)을 생성한다. 이때 무수화물로부터 생성된 전자쌍주개(루이스산)은 제1 접착제층(111)을 이루는 폴리머 물질 내에서 라디칼로 작용하면서 개시반응, 전파반응, 정지반응, 사슬이동반응을 통하여 폴리머 물질을 단량체에서 고분자로 중합시켜 경화되도록 한다. 또한, 이러한 반응 중 전자쌍주개(루이스산)의 전자(-)의 이동에 의하여 금속 솔더(200) 표면에 형성된 산화물이 제거된다.
이와 같이 금속 솔더(200) 표면의 산화물이 제거되면, 전자소자의 접합부위가 빈틈없이 촘촘하게 형성된다. 이에 반하여, 금속 솔더(200) 표면의 산화물이 제거되지 않은 채로 전자소자를 접합시킨 경우에는, 전자소자의 전극과 인쇄회로기판의 접속단자 사이에 공극이 형성되어 전기적 신뢰성이 저하되는 문제점이 발생 될 수 있다.
한편, 본 발명의 무수화물은 전술된 바와 같이 화학식 (R1-CO)-O-(CO-R2)로 표시되는 화합물로 이루어지는 군에서 선택된 화학물질이 모두 가능하나, 전자패키징 공정 중 금속 솔더(200)가 용융되는 온도를 고려하여 선택하는 것이 바람직하다. 실시예로는 MeTHPA(methyl-tetrahydrophthalic anhydride; 도 2a), MeHHPA(methyl-hexahydrophthalic anhydride; 도 2b), Trimellitic anhydride(도 2c) 등이 있다. 상기 실시예들은 분자량이 높고 오각형과 육각형의 고리를 갖는 것이 특징이다.
그러나 본 발명의 제1 첩착제층에 잠재성경화제로서 포함되는 무수화물은 반응성이 매우 느리기 때문에, 제1 접착제층(111)의 경화반응을 촉진하기 위한 경화촉진제가 더 첨가될 수 있다. 특징적으로 경화촉진제로는 TPTB(Tetraphenylphosphonium Tetraphenylborate)를 첨가하여 사용하는 것이 바람직하다.
또는, 제1 접착제층(111)은 열경화성수지, 열가소성수지, 잠재성경화제, 및 본 발명과 관련된 플럭스 기능물질을 포함하는 폴리머 물질로 이루어지며, 작업 조건에 따라 배합 비율을 달리하여 실시하거나, 본 발명의 플럭스 기능물질이 아닌 다른 요소를 일부 제외하는 것 또한 가능하다.
이때, 플럭스 기능 물질은 열산발생제(TAG) 일 수 있다. 이러한 열산발생제(TAG)는 경화제로서 작용하지 않고 경화를 촉진하는 기능을 수행하게 되므로, 이와 같이 플럭스 기능 물질로서 열산발생제(TAG)가 포함되는 경우에는 잠재성경화제가 폴리머 물질의 필수성분으로 구성되어야 한다.
이러한 열산발생제(TAG)는 상기 제1 접착제층(111)의 총 중량을 기준으로 1 내지 10 wt% 만큼 포함되는 것이 특징이다. 경화촉진제의 기능을 수행하는 열산발생제(TAG)의 함량이 1 wt% 미만이면 경화촉진능이 미미하여 경화 반응이 빠르게 진행되지 않고, 10 wt% 초과이면 경화촉진능이 과도하여 금속 솔더(200)가 융착되기 전에 제1 접착제층(111)의 경화 반응이 완료되어 전자패키징이 완료된 전자부품의 전기적 신뢰성을 저하시키게 된다.
구체적으로, 열산발생제(TAG)는 R1-SO3-R2 또는 R1-S(=O)2-O-R2의 화학식을 포함하는 화학물질로 이루어지는 군에서 선택되는 어느 하나이며, 도 3의 구조식으로 이루어지는 것이 특징이다. 여기서, R1 및 R2는 alkyl 또는 aryl 그룹에서 선택되는 작용기이다. 더욱 구체적으로, 실시예로서 에틸 p-톨루엔설포네이트(도 4a; ethyl p-toluenesulfonate; C9H12O3S) 또는 시클로헥실 p-톨루엔설포네이트(도 4b; cyclohexyl p-toluenesulfonate; C13H18O3S)등을 선택하여 열산발생제(TAG)로 사용할 수 있다.
이 외, 제1 접착제층(111)에는 점도 조절하기 위하여 충전제가 더 첨가되며, 본 발명에서는 10 내지 40 wt%의 충전제를 포함시켜 제1 접착제층(111)의 점도를 30 Pas 이상 5000 Pas 이하 사이의 값 중 하나로 맞춘다.
한편, 본 발명의 제2 접착제층(115)은 열경화성수지, 열가소성수지, 잠재성경화제를 포함하는 폴리머 물질로 이루어지며, 플럭스 기능 물질을 포함하지 않는 것이 특징이다. 즉, 본 발명의 제2 접착제층(115)에는 전자패키징 시 금속 솔더(200) 표면에 형성된 산화물을 제거하여 금속 솔더(200)의 융착이 잘 이루어지도록 하기 위한 플럭스 기능이 부가되지 않게 된다. 이러한 제2 접착제층(115)의 성분 또한 플럭스 기능 물질이 포함되지 않는 범위에서, 작업 조건에 따라 배합 비율을 달리하여 실시하거나 일부 성분을 제외하는 것 또한 가능하다.
이러한 제2 접착제층(115)은 전술된 제1 접착제층(111)의 점도에 비하여 점도가 낮도록 구성되는 것이 특징이며, 제2 접착제층(115)의 점도는 추가적으로 첨가되는 충전제의 양으로 조절하게 된다.
그리고, 제1 접착제층(111)의 경화개시온도는 제2 접착제층(115)의 경화개시온도보다 높은 것이 특징이다. 경화개시온도란 전자패키징을 위하여 압력과 온도가 가해지기 시작한 이후 각각의 접착제층의 경화가 시작되는 온도로서, 일반적으로 경화개시온도가 높을수록 더 늦게 경화가 시작되는 것이다. 제1 접착제층(111)의 경화개시온도는 제2 접착제층(115)의 경화개시온도보다 높도록 구성되는 이유는 전자패키지 구조에서 자세히 후술한다.
이하에는, 본 발명의 전자패키지 구조에 대하여 설명한다.
본 발명의 전자패키지 구조는 도 5에 도시된 바와 같이, 전기 회로 또는 전극이 형성된 제1 전자소자(400)와 제2 전자소자(300), 및 제1 전자소자(400)와 상기 제2 전자소자(300)의 사이에 형성된 공간에 채워진 비전도성 폴리머 접착층을 포함하고, 비전도성 폴리머 접착층은 이중층으로 이루어진 것이 특징이다.
비전도성 폴리머 접착층의 이중층은 제1 전자소자(400)의 표면에 연접 형성되며, 전자패키징 접합 시 금속 솔더(200) 산화물을 제거하는 플럭스 기능 물질을 발생시키거나, 플럭스 기능 물질을 포함하는 제1 접착제층(111), 및 제1 접착제층(111)과 제2 전자소자(300) 사이에 형성되고, 플럭스 기능 물질을 포함하지 않으며, 제1 접착제층(111) 보다 먼저 경화되는 것이 특징인 제2 접착제층(115)을 포함하여 이루어진다. 그리고 이러한 본 발명의 전자패키지 구조는 금속 솔더(200)와 카파필러(310; Cu pillar)가 구비된 3차원 TSV(Through Silicon Via) 반도체 적층, 또는 플립칩 기판 접속 시에 구성될 수 있다.
이때 제1, 2 접착제층(110)을 이루는 폴리머 물질은 전술된 이중층 비전도성 폴리머 접착필름(100)의 제1, 2 접착제층(110)의 특징을 따라 조성된다.
한편, 본 발명의 전자패키지 구조는 도 6에 도시된 순서에 따라 형성될 수 있다. 이때의 제1 전자소자(400)와 제2 전자소자(300)는 반도체 칩, 3차원 TSV 반도체, 인쇄회로기판 중 선택하여 사용될 수 있으나, 발명의 설명을 위하여 제1 전자소자(400)를 금속패드(410)가 구비된 인쇄회로기판으로 정의하고, 제2 전자소자(300)를 카파필러(310)와 금속 솔더(200)가 전극으로서 구비된 반도체칩으로 정의하여 후술한다.
본 순서도를 참조하면, 우선 제1 전자소자(400)와 제2 전자소자(300)를 일정 거리를 두고 서로 마주보도록 위치시켜 사이 공간을 형성시키고, 도 6 (a)과 같이 그 사이에 본 발명을 통하여 구성된 이중층 비전도성 폴리머 접착필름(100)을 위치시킨다. 여기서 제1 전자소자(400)와 제2 전자소자(300)는 전극 또는 전극패드가 서로 마주보도록 대향된다.
그리고, 제1 전자소자(400)와 제2 전자소자(300) 사이 공간에 위치된 이중층 비전도성 폴리머 접착필름(100)은 카파필러(310)와 금속 솔더(200)가 구비되지 않은 제1 전자소자(400)의 방향에 제1 접착제층(111)을 위치시키고, 카파필러(310)와 금속 솔더(200)가 구비된 제2 전자소자(300)의 방향에 제2 접착제층(115)을 위치시키게 된다.
이 후, 제2 전자소자(300)와 제2 접착제층(115)을 먼저 접합시킨다. 접합은 별도의 가압과 승온이 가능한 본딩장치를 사용하여 제2 전자소자(300)와 이중층 비전도성 폴리머 접착필름(100)의 상하부에서 압력을 가하면서 승온하여 이루어진다. 이로써, 도 6 (b)에서와 같이 제2 전자소자(300)의 일면에 이중층 비전도성 폴리머 접착필름(100)이 접합된다.
여기서, 이중층 비전도성 폴리머 접착필름(100)의 베이스필름은 공정조건에 따라, 제2 전자소자(300)와 제2 접착제층(115)의 접합 전에 제거될 수도 있고, 제2 전자소자(300)와 제2 접착제층(115)이 접합 된 이후에 제거될 수도 있다.
한편, 전술된 바와 같이 본 발명의 이중층 폴리머 접착필름(100)을 사용하는 방법 이외에, 카파필러(310)와 금속 솔더(200)가 구비된 제2 전자소자(300)의 표면에 카파필러(310)와 금속 솔더(200)가 형성된 표면에 페이스트 형태의 제2 접착제층(115)을 도포하고, 그 상단에 페이스트 형태의 제1 접착제층(111)을 도포하여, 도 6 (b)와 같은 구조를 실시하는 것 또한 가능하다.
다음으로 제2 접착제층(115)이 일면에 접합된 제2 전자소자(300)와 제1 전자소자(400)가 전 과정에서와 같이 대향 된 상태에서 별도의 본딩장치를 사용하여 상하부에서 압력을 가하면서 승온하여 도 6 (c)와 같이 제1 전자소자(400)와 제2 전자소자(300)의 접합을 완료하게 된다.
이와 같은 전자패키지 구조에 있어서, 본 발명의 제2 접착제층(115)은 제2 전자소자(300)의 표면으로부터 카파필러(310)를 포함하는 부분까지 형성된다. 이는 제1 접착제층(111)의 경화개시온도는 제2 접착제층(115)의 경화개시온도보다 높게 형성되는 것과 관계가 있다.
구체적으로 설명하면, 전자패키징을 위하여 별도의 본딩장치로 제1, 2 전자소자(300, 400)에 압력과 열이 가해지다가, 일정 압력과 온도가 되면 제1, 2 전자소자(300, 400) 사이의 금속 솔더(200)가 주변의 금속(특히, 전극)과 융착된다. 이때, 제1, 2 전자소자(300, 400) 사이에 이중층 구조의 폴리머 접합층을 형성시켜 금속 솔더의 융착 시 금속 솔더가 카파필러(310)의 옆면에 융착 된 부분(310; 도 7)이 형성되지 않고, 도 8에 개시된 바와 같이 카파필러(310)와 대향 된 다른 전자소자의 전극 또는 전극패드 사이에 잘 융착되어 전기적 신뢰도를 높이게 되는 것이다.
좀 더 구체적으로 설명하면, 도 7은 이중구조가 아닌 비전도성 폴리머 접합물질을 이용하여 접착된 전자패키징을 보여주기 위한 도면으로서, 카파필러(310) 옆면에 금속 솔더가 융착된 부분(205)을 확인할 수 있다. 이와 같이 카파필러(310) 옆면에 금속 솔더가 융착되면, 미세 피치로 전극이 형성된 경우 좌우 방향의 전극 간이 쇼트닝 발생률을 증가시게 된다. 뿐만 아니라, 도 8은 이와 같이 형성된 전자패키징 구조를 150℃에서 500시간 동안 노출시킨 고온 신뢰성 테스트 결과로서, 본 결과에서 보듯이 금속 솔더(200)가 고온 신뢰성 분석 시 빠르게 소진되어 공극(250)을 형성시킴으로써 전기적 신뢰성이 저하될 수 있다.
반면, 도 9는 본 발명의 이중층으로 형성된 전자패키지 구조로서, 카파필러(310) 옆면에 금속 솔더(200)가 융착되지 않고 미려한 접착이 이루어졌음을 확인할 수 있다.
이는 제2 접착제층(115)이 제1 접착제층(111)보다 먼저 경화되기 때문에, 금속 솔더(200)가 융착 될 때 이미 경화가 이루어진 제2 접착제층(115)으로 밀려 올라가지 못하기 때문이다. 즉, 이와 같이 제2 접착제층(115)이 제1 접착제층(111)보다 먼저 경화되도록 하기 위하여, 제2 접착제층(115)의 경화개시온도가 제1 접착제층(111)의 경화개시온도보다 낮게 형성되어야 한다.
특히, 제2 접착제층(115)은 제2 전자소자(300)의 표면으로부터 카파필러(310)의 하단 내지 금속 솔더(200)의 중간 부분 사이의 일 지점까지 덮이는 두께로 형성된다. 이와 같은 두께로 형성되는 이유는, 제2 접착제층(115)이 카파필러(310)의 하단 까지 모두 포함하지 않으면 일부의 금속 솔더(200)가 카파필러(310) 옆면에 융착될수 있으며, 제2 접착제층(115)이 금속 솔더(200)의 중간부분보다 더 많은 부분을 포함하는 두께로 형성되면 금속 솔더(200)가 일정 온도에서 충분히 용융되지 못하여 융착이 원활히 이루어지지 않기 때문이다.
그리고, 도 10은 이와 같이 이중층으로 형성된 전자패키지 구조를 40N과 100N의 압력으로 노출시킨 결과를 비교한 주사전자현미경 사진으로서, 본 사진 결과로서 본 발명의 이중층으로 형성된 전자패키지 구조는 고압력에 노출시에도 카파필러(310) 옆면에 금속 솔더(200)가 융착되는 것을 방지하게 됨을 확인할 수 있다.
상기와 같이 구성되는 본 발명에 관련된 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조에 따르면, 전자패키징 시 금속 솔더 표면에 생성되는 산화물을 제거할 수 있고, 금속 솔더가 카파필러의 측면을 따라 융착되는 것을 방지할 수 있다.
또한, 이와 같이 전자패키징 시 금속 솔더의 융착상태를 제어하여 전자부품의 전기적 신뢰성을 향상시킬 수 있다.
상기와 같은 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조는 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다.
<부호의 설명>
100: 이중층 비전도성 폴리머 접착필름
110: 이중층 비전도성 폴리머 접착제층
111: 제1 접착제층
115: 제2 접착제층
200: 금속 솔더
205: 금속 솔더 융착 부분
250: 공극
300: 제2 전자소자
310: 카파필러
400: 제1 전자소자
410: 전극패드

Claims (11)

  1. 금속 솔더와 카파필러(Cu pillar)가 구비된 3차원 TSV(Through Silicon Via) 반도체 적층용 또는 플립칩 기판 접속용 비전도성 폴리머 접착제에 있어서,
    베이스 필름 상단에 적층 형성되며, 전자패키징 접합 시 상기 금속 솔더 산화물을 제거하는 플럭스 기능 물질을 발생시키거나, 플럭스 기능 물질을 포함하는 제1 접착제층; 및
    상기 제1 접착제층의 상단에 적층 형성되고, 상기 플럭스 기능 물질을 포함하지 않으며, 상기 제1 접착제층 보다 먼저 경화되는 것이 특징인 제2 접착제층;을 포함하는 이중층 비전도성 폴리머 접착필름.
  2. 청구항 1에 있어서,
    상기 플럭스 기능 물질은 전자쌍주개(루이스산)를 생성하는 무수화물로 이루어지며, 경화제 기능을 수행하는 이중층 비전도성 폴리머 접착필름.
  3. 청구항 2에 있어서,
    상기 무수화물은 화학식 (R1-CO)-O-(CO-R2)로 표시되는 화합물로 이루어지는 군에서 선택되는 어느 하나인 이중층 비전도성 폴리머 접착필름.
    단, 여기서 (R1-CO)-,및 -(CO-R2)은 아실기(ACYL GROUP)에서 선택된 작용기임
  4. 청구항 1에 있어서,
    상기 플럭스 기능 물질은 열산발생제(TAG)를 포함하여 이루어지며, 경화를 촉진하는 기능을 수행하는 이중층 비전도성 폴리머 접착필름.
  5. 청구항 4에 있어서,
    상기 열산발생제(TAG)는 R1-SO3-R2 또는 R1-S(=O)2-O-R2의 화학식을 포함하는 화학물질로 이루어지는 군에서 선택되는 어느 하나인 이중층 비전도성 폴리머 접착필름.
    여기서, R1 및 R2는 alkyl 또는 aryl 그룹에서 선택되는 작용기임
  6. 청구항 4에 있어서,
    상기 열산발생제(TAG)는 상기 제1 접착제층의 총 중량을 기준으로 1 내지 10 wt% 만큼 포함되는 이중층 비전도성 폴리머 접착필름.
  7. 청구항 1에 있어서,
    상기 제1 접착제층은 점도가 30 Pas 이상 5000 Pas 이하 사이의 값 중 하나인 이중층 비전도성 폴리머 접착필름.
  8. 청구항 1에 있어서,
    상기 제1 접착제층의 점도는 상기 제2 접착제층의 점도보다 낮은 이중층 비전도성 폴리머 접착필름.
  9. 청구항 1에 있어서,
    상기 제1 접착제층의 경화개시온도는 상기 제2 접착제층의 경화개시온도보다 높은 이중층 비전도성 폴리머 접착필름.
  10. 금속 솔더와 카파필러(Cu pillar)가 구비된 3차원 TSV(Through Silicon Via) 반도체 적층 또는 플립칩 기판 접속에 있어서,
    전기 회로 또는 전극이 형성된 제1 전자소자와 제2 전자소자; 및
    상기 제1 전자소자와 상기 제2 전자소자의 사이에 형성된 공간에 채워진 비전도성 폴리머 접착층;을 포함하고,
    상기 비전도성 폴리머 접착층은,
    상기 제1 전자소자의 표면에 연접 형성되며, 전자패키징 접합 시 상기 금속 솔더 산화물을 제거하는 플럭스 기능 물질을 발생시키거나, 플럭스 기능 물질을 포함하는 제1 접착제층; 및
    상기 제1 접착제층과 상기 제2 전자소자 사이에 형성되고, 상기 플럭스 기능 물질을 포함하지 않으며, 상기 제1 접착제층 보다 먼저 경화되는 것이 특징인 제2 접착제층;을 포함하여 이중층으로 이루어지는 전자패키지 구조.
  11. 청구항 10에 있어서,
    상기 제2 접착제층은 상기 제2 전자소자의 표면으로부터 상기 카파필러의 하단 내지 상기 금속 솔더의 중간 부분 사이의 일 지점까지 덮이는 두께로 형성되는 전자패키지 구조.
PCT/KR2012/010500 2012-11-23 2012-12-06 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조 WO2014081064A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120133850A KR101399957B1 (ko) 2012-11-23 2012-11-23 이중층 비전도성 폴리머 접착필름 및 전자패키지
KR10-2012-0133850 2012-11-23

Publications (1)

Publication Number Publication Date
WO2014081064A1 true WO2014081064A1 (ko) 2014-05-30

Family

ID=50776229

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/010500 WO2014081064A1 (ko) 2012-11-23 2012-12-06 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조

Country Status (2)

Country Link
KR (1) KR101399957B1 (ko)
WO (1) WO2014081064A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021002738A1 (ko) * 2019-07-03 2021-01-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
CN114156521A (zh) * 2021-12-02 2022-03-08 芜湖天弋能源科技有限公司 一种电池加工工艺

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102505853B1 (ko) 2016-07-06 2023-03-03 삼성전자 주식회사 반도체 패키지
KR102311179B1 (ko) * 2020-02-26 2021-10-13 한국과학기술원 솔더 도전 입자와 플럭스 첨가제를 함유하는 열압착 접합용 이방성 전도성 접착제 및 이를 이용한 전자부품 간 접속방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245242A (ja) * 2005-03-02 2006-09-14 Nitto Denko Corp 半導体装置の製造方法
KR20080059386A (ko) * 2006-10-03 2008-06-27 스미토모 베이클리트 컴퍼니 리미티드 접착 테이프
KR20100105756A (ko) * 2008-02-07 2010-09-29 스미토모 베이클리트 컴퍼니 리미티드 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20120067195A (ko) * 2010-12-15 2012-06-25 제일모직주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245242A (ja) * 2005-03-02 2006-09-14 Nitto Denko Corp 半導体装置の製造方法
KR20080059386A (ko) * 2006-10-03 2008-06-27 스미토모 베이클리트 컴퍼니 리미티드 접착 테이프
KR20100105756A (ko) * 2008-02-07 2010-09-29 스미토모 베이클리트 컴퍼니 리미티드 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20120067195A (ko) * 2010-12-15 2012-06-25 제일모직주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021002738A1 (ko) * 2019-07-03 2021-01-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
CN114156521A (zh) * 2021-12-02 2022-03-08 芜湖天弋能源科技有限公司 一种电池加工工艺

Also Published As

Publication number Publication date
KR101399957B1 (ko) 2014-05-28

Similar Documents

Publication Publication Date Title
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
US5906042A (en) Method and structure to interconnect traces of two conductive layers in a printed circuit board
JP2751912B2 (ja) 半導体装置およびその製造方法
KR101194713B1 (ko) 모듈, 배선판 및 모듈의 제조 방법
CN101877349B (zh) 半导体模块及便携式设备
JP2001244638A (ja) 回路部品内蔵モジュール及びその製造方法
TW200406856A (en) Formation of solder balls having resin member as reinforcement
WO2014081064A1 (ko) 이중층 비전도성 폴리머 접착필름 및 전자패키지 구조
JP2002170921A (ja) 半導体装置およびその製造方法
JP5604876B2 (ja) 電子装置及びその製造方法
JP2004179232A (ja) 半導体装置及びその製造方法並びに電子機器
US6596620B2 (en) BGA substrate via structure
JPS59996A (ja) 基板の接続構造
JP2012104557A (ja) 電子部品付き配線基板及びその製造方法
JP2012074497A (ja) 回路基板
EP3291285A1 (en) Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof
WO2010126302A2 (en) Semiconductor package with nsmd type solder mask and method for manufacturing the same
JP2011146510A (ja) 部品内蔵基板および電子回路モジュール
TWI283918B (en) Electronic carrier board and package structure thereof
KR20080065871A (ko) 배선 기판 내에 홈을 구비하는 멀티 칩 스택 패키지 및그의 제조 방법
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JPH0680701B2 (ja) ピン付チツプキヤリア
JP2011119305A (ja) 素子搭載用基板、半導体モジュール、半導体装置、半導体装置の製造方法、および携帯機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12888890

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12888890

Country of ref document: EP

Kind code of ref document: A1