JP2011119305A - 素子搭載用基板、半導体モジュール、半導体装置、半導体装置の製造方法、および携帯機器 - Google Patents

素子搭載用基板、半導体モジュール、半導体装置、半導体装置の製造方法、および携帯機器 Download PDF

Info

Publication number
JP2011119305A
JP2011119305A JP2009272854A JP2009272854A JP2011119305A JP 2011119305 A JP2011119305 A JP 2011119305A JP 2009272854 A JP2009272854 A JP 2009272854A JP 2009272854 A JP2009272854 A JP 2009272854A JP 2011119305 A JP2011119305 A JP 2011119305A
Authority
JP
Japan
Prior art keywords
insulating layer
opening
layer
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009272854A
Other languages
English (en)
Inventor
Seiji Shibata
清司 柴田
Mayumi Nakazato
真弓 中里
Masayuki Nagamatsu
正幸 長松
Ryosuke Usui
良輔 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009272854A priority Critical patent/JP2011119305A/ja
Publication of JP2011119305A publication Critical patent/JP2011119305A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】はんだなどの接続部材との接続信頼性が向上した素子搭載用基板を提供する。
【解決手段】半導体装置１０は、第１の半導体モジュール１００を構成する第１の素子搭載用基板１１０に設けられた第１の配線層１４０の電極領域１４８と第２の半導体モジュール２００に設けられた第４の配線層２４２とがはんだボール２７０により接合されたＰｏＰ構造を有する。絶縁樹脂層１３０の一方の主表面に第１の配線層１４０の引き出し領域が露出する開口部を有する第１の絶縁層１５０が設けられており、第１の絶縁層１５０の上に第１の絶縁層の開口部が露出するような第２の絶縁層１５２が設けられている。第２の絶縁層１５２の下面部分における開口部の開口径が、第１の絶縁層１５０の上面部分における開口部の開口径より大きい
【選択図】図１

Description

本発明は、半導体素子を搭載するための素子搭載用基板、当該素子搭載用基板を有する半導体モジュール、半導体装置および携帯機器に関する。
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体装置のさらなる小型化、高密度化が求められている。このような要求に応えるべく、パッケージの上にパッケージを搭載したパッケージオンパッケージ（ＰｏＰ）と呼ばれる三次元パッケージング技術などの半導体モジュール積層技術が広く知られている。
半導体モジュールを積層する場合には、下側の半導体モジュールの基板上に設けられた電極パッドと上側の半導体モジュールの裏面に設けられた電極パッドとをはんだボールなどの接合部材を用いて接続する方法が採られる。はんだボールによる接続構造は、たとえば、特許文献１に示されている。
無電解Ｎｉめっきで被覆された電極パッドにはんだボールを接合する場合、無電解Ｎｉめっき膜内にはＰが数％混入しているため、はんだ接合時にＰを含む金属間化合物が形成される。Ｐを含む金属間化合物は強度が低いため、はんだ接合強度の低下を招く。このの対策として、特許文献１では、無電解Ｎｉめっき膜中にＰを含有しない純Ｎｉめっき層を電極上などに形成している。
特開２００８−０４２０７１号公報
特許文献１に記載されたように、電極パッドに純Ｎｉめっき層を形成する場合には、特殊なめっき液が必要となり、コスト増を招くという問題がある。また、電極パッドの上にはんだボールを単に接合した構造では、接合強度が十分とはいえず、改良の余地が残されている。
本発明はこうした課題に鑑みてなされたものであり、その目的は、素子搭載用基板においてはんだなどの接続部材との接続信頼性を向上させることのできる技術の提供にある。
本発明のある態様は、素子搭載用基板である。当該素子搭載用基板は、基材と、基材の一方の主表面に設けられている配線層と、配線層を被覆するように設けられ、配線層の電極領域が露出する第１の開口部を有する第１の絶縁層と、第１の絶縁層の上に設けられ、第１の開口部が露出するような第２の開口部を有する第２の絶縁層と、を備え、第２の絶縁層の下面部分における第２の開口部の開口径が、第１の絶縁層の上面部分における第１の開口部の開口径より大きいことを特徴とする。
この態様によれば、はんだなどの電気接続部材を電極領域に接続した場合に、電気接続部材と電極領域との接合部分が第１の絶縁層の開口部内にあるため、この部分に応力が加わった場合に、第１の絶縁層および第２の絶縁層が緩衝部材として機能することにより応力が緩和される。これにより、電気接続部材と電極領域との接続信頼性を向上させることができる。
この態様の素子搭載用基板において、第２の絶縁層は、第２の開口部内の側面のうち少なくとも第２の絶縁層の上面近傍の側面が、第２の絶縁層の上面に近くなるほど第２の開口部の内側にせり出すように構成されていてもよい。第１の絶縁層の上面部分における第１の開口部の開口径が第１の絶縁層の下面部分における第１の開口部の開口径より小さくてもよい。また、第２の絶縁層の厚さが第１の絶縁層の厚さより厚くてもよい。この態様の素子搭載用基板は、パッケージオンパッケージ構造を有する半導体装置に用いられてもよい。
本発明の他の態様は半導体モジュールである。当該半導体モジュールは、上述した態様の素子搭載用基板と、基材の一方の主表面側に搭載された半導体素子と、を備えることを特徴とする。
本発明のさらに他の態様は半導体装置である。当該半導体装置は、上述した態様の半導体モジュールと、その半導体モジュールに積層される積層体と、有する半導体装置であって、電極領域と積層体の電極領域とを電気的に接続する電気接続部材を備え、電気接続部材が第１の開口部および第２の開口部に充填され、第２の絶縁層の上面近傍の縁部が電気接続部材の内部に食い込んでいることを特徴とする。
この態様の半導体装置において、第１の絶縁層の上面近傍の縁部が電気接続部材の内部に食い込んでいてもよい。
本発明のさらに他の態様は携帯機器である。当該携帯機器は、上述した態様の半導体装置が実装されたことを特徴とする。
本発明のさらに他の態様は、半導体装置の製造方法である。当該半導体装置の製造方法は、上述した態様の素子搭載用基板を用意する工程と、第１の絶縁層に設けられた第１の開口部に第１のはんだ部材の少なくとも一部を載置し、第１のはんだ部材と配線層の電極領域とを接触させる工程と、第１のはんだ部材より径が大きい第２のはんだ部材を第１のはんだ部材の上方に載置し、第１のはんだ部材と第２のはんだ部材とを接触させる工程と、第１のはんだ部材および第２のはんだ部材を溶融させて、電極領域とよび前記第２のはんだ部材を溶融させて、前記電極領域と他の基板に設けられた電極領域とを電気的に接続する電気接続部材を形成する工程と、を備えることを特徴とする。
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
本発明によれば、素子搭載用基板において、はんだなどの接続部材との接続信頼性を向上させることができる。
実施の形態１に係る半導体装置の構成を示す概略断面図である。 図２（Ａ）〜（Ｃ）は、実施の形態１に係る半導体装置の製造方法を示す工程断面図である。 図３（Ａ）〜（Ｂ）は、実施の形態１に係る半導体装置の製造方法を示す工程断面図である。 図４（Ａ）〜（Ｂ）は、実施の形態１に係る半導体装置の製造方法を示す工程断面図である。 第１の素子搭載用基板上にはんだボールを設置する方法を示す図である。 実施の形態２に係る携帯電話の構成を示す図である。 携帯電話の部分断面図である。
以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（実施の形態１）
図１は、実施の形態１に係る半導体装置１０の構成を示す概略断面図である。半導体装置１０は、第１の半導体モジュール１００の上に第２の半導体モジュール２００が積層されたＰｏＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）構造を有する。
第１の半導体モジュール１００は、第１の素子搭載用基板１１０に第１の半導体素子１２０が実装された構成を有する。
第１の素子搭載用基板１１０は、基材となる絶縁樹脂層１３０と、絶縁樹脂層１３０の一方の主表面に形成された第１の配線層１４０、第１の絶縁層１５０、第２の絶縁層１５２と、絶縁樹脂層１３０の他方の主表面に形成された第２の配線層１４２、第３の絶縁層１５４とを含む。
絶縁樹脂層１３０としては、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂で形成することができる。
絶縁樹脂層１３０の一方の主表面（本実施の形態では、半導体素子搭載面）に所定パターンの第１の配線層１４０が設けられている。第１の配線層１４０は、銅などの導体で形成され、外部接続端子用の電極領域１４８および第１の素子搭載用基板１１０に搭載される電子部品の接続端子用の電極領域１４９を有する。電極領域１４８は、主に、第１の配線層１４０の引き回し先の端部に設けられる。第１の配線層１４０の電極領域１４８の表面には、後述するように金めっき層１６６が形成されている。なお、金めっき層１６６は、「電極領域」あるいは「電極パッド」の一部を構成する。
絶縁樹脂層１３０の所定位置において絶縁樹脂層１３０を貫通するビア導体（図示せず）が設けられている。ビア導体は、たとえば、銅めっきにより形成される。ビア導体により、第１の配線層１４０の所定領域と第２の配線層１４２とが電気的に接続されている。
絶縁樹脂層１３０の一方の主表面に第１の絶縁層１５０が設けられている。第１の絶縁層１５０は、第１の配線層１４０を被覆するように設けられており、第１の配線層１４０の電極領域１４８が露出する開口部１５１を有する。また、第１の絶縁層１５０は、第１の配線層１４０の電極領域１４９が露出する開口部１５３を有する。この開口部１５３において、第１の配線層１４０の電極領域１４９の表面にＮｉ／Ａｕ層などの金めっき層１４１が形成されている。第１の配線層１４０の電極領域１４９は金めっき層１４１で被覆されることにより酸化が抑制される。金めっき層１４１としてＮｉ／Ａｕ層を形成する場合には、Ｎｉ層の厚さは、たとえば約１μｍ〜約１５μｍであり、Ａｕ層の厚さは、たとえば約０．０３〜約１μｍである。
第２の絶縁層１５２は、開口部１５１周縁の第１の絶縁層１５０の上面が露出するように、第１の絶縁層１５０の上に積層されている。言い換えると、開口部１５１の上方において、第２の絶縁層１５２の下面部分における開口部１５５の開口径が、第１の絶縁層１５０の上面部分における開口部１５１の開口径より大きい。また、第２の絶縁層１５２は、開口部１５５内の側面のうち少なくとも第２の絶縁層１５２の上面近傍の側面が、第２の絶縁層１５２の上面に近くなるほど開口部１５５の内側にせり出すような逆テーパ状に構成されている。
なお、本実施の形態では、第２の絶縁層１５２は、電極領域１４８の周囲のみならず、絶縁樹脂層１３０の周縁に沿って堤防状に設けられている。すなわち、第２の絶縁層１５２で囲まれた領域が凹部（キャビティ）となっており、このキャビティに後述する第１の半導体素子１２０が搭載されている。
第１の絶縁層１５０および第２の絶縁層１５２は、たとえば、フォトソルダーレジストにより形成される。第２の絶縁層１５２の厚さは、第１の絶縁層１５０の厚さより厚いことが好ましい。第１の絶縁層１５０の厚さは、たとえば約４０μｍである。また、第２の絶縁層１５２の厚さは、たとえば約１００μｍである。
開口部１５１内において、電極領域１４８の表面にＮｉ／Ａｕ層などの金めっき層１６６が形成されている。金めっき層１６６により電極領域１４８の酸化が抑制される。金めっき層１６６としてＮｉ／Ａｕ層を形成する場合には、Ｎｉ層の厚さは、たとえば約１μｍ〜約１５μｍであり、Ａｕ層の厚さは、たとえば約０．０３〜約１μｍである。なお、金めっき層１６６にはんだボール２７０が接合された状態では、金めっき層１６６からＡｕが拡散し、金めっき層１６６中でＡｕが確認できない場合がある。
絶縁樹脂層１３０の他方の主表面に所定パターンの第２の配線層１４２が設けられている。第２の配線層１４２の表面には、金めっき層１４４が設けられている。第１の配線層１４０および第２の配線層１４２を構成する材料としては銅が挙げられる。第１の配線層１４０および第２の配線層１４２の厚さは、たとえば２０μｍである。
また、絶縁樹脂層１３０の他方の主表面に第３の絶縁層１５４が設けられている。第３の絶縁層１５４には、第２の配線層１４２にはんだボール８０を搭載するための開口部が設けられている。はんだボール８０は、第３の絶縁層１５４に設けられた開口内において第２の配線層１４２の電極領域と接続されている。
以上説明した第１の素子搭載用基板１１０に形成された第１の絶縁層１５０の半導体素子搭載領域の上に第１の半導体素子１２０が搭載されている。第１の半導体素子１２０に設けられた素子電極（図示せず）と第１の配線層１４０の電極領域上の金めっき層１４１とが金線１２１によりワイヤボンディング接続されている。なお、第１の半導体素子１２０の具体例としては、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップが挙げられる。
封止樹脂層１８０は、第１の半導体素子１２０およびこれに接続された金めっき層１４１を封止している。封止樹脂層１８０は、たとえばエポキシ樹脂を用いて、トランスファーモールド法により形成される。
第２の半導体モジュール２００は、第２の素子搭載用基板２１０に第２の半導体素子２２０が搭載された構成を有する。
第２の素子搭載用基板２１０は、基材となる絶縁樹脂層２３０と、絶縁樹脂層２３０の一方の主表面に形成された第３の配線層２４０と、絶縁樹脂層２３０の他方の主表面に形成された第４の配線層２４２と、絶縁樹脂層２３０の一方の主表面に形成された第４の絶縁層２５０と、絶縁樹脂層２３０の他方の主表面に形成された第５の絶縁層２５２とを含む。
絶縁樹脂層２３０としては、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂で形成することができる。
絶縁樹脂層２３０の一方の主表面（半導体素子搭載面）に所定パターンの第３の配線層２４０が設けられている。第３の配線層２４０の電極領域上に金めっき層２４６が形成されている。また、絶縁樹脂層２３０の他方の主表面に第４の配線層２４２が設けられている。第３の配線層２４０および第４の配線層２４２を構成する材料としては銅が挙げられる。第３の配線層２４０および第４の配線層２４２とは、絶縁樹脂層２３０の所定位置において絶縁樹脂層２３０を貫通するビア導体（図示せず）により電気的に接続されている。
絶縁樹脂層２３０の一方の主表面にフォトソルダーレジストなどからなる第４の絶縁層２５０が設けられている。また、絶縁樹脂層２３０の他方の主表面にフォトソルダーレジストなどからなる第５の絶縁層２５２が設けられている。第５の絶縁層２５２には、第４の配線層２４２にはんだボール２７０を搭載するための開口が設けられている。はんだボール２７０は、第５の絶縁層２５２に設けられた開口内において第４の配線層２４２に接続されている。
以上説明した第２の素子搭載用基板２１０に第２の半導体素子２２０が搭載されている。具体的には、第４の絶縁層２５０の半導体素子搭載領域の上に、第２の半導体素子２２０が搭載されている。第２の半導体素子２２０に設けられた素子電極（図示せず）と所定領域の第３の配線層２４０の電極領域上の金めっき層２４６とが金線２２１によりワイヤボンディング接続されている。なお、第２の半導体素子２２０の具体例としては、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップが挙げられる。
封止樹脂２８０は、第２の半導体素子２２０およびこれに接続された第３の配線層２４０を封止している。封止樹脂２８０は、たとえばエポキシ樹脂を用いて、トランスファーモールド法により形成される。
第１の半導体モジュール１００の電極領域１４８上の金めっき層１６６と、第２の半導体モジュール２００の第４の配線層２４２の電極領域とが、はんだボール２７０に接合されることにより、第２の半導体モジュール２００が第１の半導体モジュール１００の上方（封止樹脂層１８０の上方）に搭載されたＰｏＰ構造が実現されている。なお、はんだボール２７０は、第１の絶縁層１５０に設けられた開口部１５１および第２の絶縁層１５２に設けられた開口部１５５に充填されている。
なお、本実施の形態では、第２の絶縁層１５２の上面近傍の縁部（逆テーパ状のせり出し部分）がはんだボール２７０の内部に食い込んでいる。
実施の形態に係る半導体装置１０によれば少なくとも以下に挙げる効果が得られる。
（１）はんだボール２７０と金めっき層１６６との接合部分が第１の絶縁層１５０の開口部１５１内にあるため、この部分に応力が加わった場合に、第１の絶縁層１５０および第２の絶縁層１５２が緩衝部材として機能することにより応力が緩和される。これにより、はんだボール２７０と金めっき層１６６ひいては電極領域１４８との接続信頼性を向上させることができる。
（２）第２の絶縁層１５２の下面部分における開口部１５５の開口径が、第１の絶縁層１５０の上面部分における開口部１５１の開口径より大きいため、開口部１５１の上方で開口部１５５がステップ状に広がっている。これにより、はんだボール２７０と第１の絶縁層１５０との接触面積が増大するため、はんだボール２７０と第１の絶縁層１５０との密着強度を高めることができる。
（３）第２の絶縁層１５２の上面近傍の縁部がはんだボール２７０の内部に食い込んでいる構造により、はんだボール２７０と第２の絶縁層１５２との接触面積が増大するとともに、アンカー効果が得られるため、はんだボール２７０と第２の絶縁層１５２との密着強度を高めることができる。この効果は、開口部１５５内の側面のうち少なくとも第２の絶縁層１５２の上面近傍の側面が、第２の絶縁層１５２の上面に近くなるほど開口部１５５の内側にせり出す逆テーパ構造を取ることによりさらに顕著となる。また、この効果は、第１の絶縁層１５０の上面近傍の縁部がはんだボール２７０の内部に食い込む構造によっても得られる。なお、図示しないが、第１の絶縁層１５０の上面部分における開口部１５１の開口径が第１の絶縁層１５０の下面部分における開口部１５１の開口径より小さくすることにより、第１の絶縁層１５０の上面近傍の縁部をはんだボール２７０の内部に食い込みやすくすることができる。
（４）第２の絶縁層１５２の厚さを第１の絶縁層１５０の厚さより厚くすることにより、第２の絶縁層１５２によりはんだボール２７０をかさ上げしつつ、第１の素子搭載用基板１１０の低背化を図ることができる。
（半導体装置の製造方法）
実施の形態１に係る第１の素子搭載用基板１１０および第１の半導体モジュール１００を含む半導体装置１０の製造方法について、図２乃至図４を参照して説明する。図２（Ａ）〜図２（Ｃ）、図３（Ａ）〜図３（Ｂ）、図４（Ａ）〜図４（Ｂ）は、実施の形態１に係る半導体装置１０の製造方法を示す工程断面図である。
まず、図２（Ａ）に示すように、一方の主表面に第１の配線層１４０と第１の絶縁層１５０とが設けられ、他方の主表面に下面側配線層（図示せず）と第２の配線層１４２と第３の絶縁層１５４とが形成された絶縁樹脂層１３０を用意する。第１の絶縁層１５０には、第１の配線層１４０の電極領域１４８、電極領域１４９に対応して、それぞれ開口部１５１および開口部１５３が設けられ、第３の絶縁層１５４には、所定領域に開口部が設けられている。各配線層は、周知のフォトリソグラフィ法およびエッチング法などを用いて形成することができる。また、第１の絶縁層１５０の開口部１５１、開口部１５３および第３の絶縁層１５４の開口部も、周知のフォトリソグラフィ法およびエッチング法などを用いて形成することができる。
次に、図２（Ｂ）に示すように、第１の絶縁層１５０の上に、第１の配線層１４０を被覆するようにして第２の絶縁層１５２ａ、第２の絶縁層１５２ｂを順に積層する。
次に、図２（Ｃ）に示すように、フォトリソグラフィ法により、第２の絶縁層１５２ｂの主表面に、第１の絶縁層１５０の開口部１５１および図１に示した第１の半導体素子１２０の搭載予定領域に対応したパターンのマスク３００を選択的に形成する。そして、マスク３００をマスクとして第２の絶縁層１５２ａおよび第２の絶縁層１５２ｂを露光する（図２（Ｃ）における矢印は露光光を示している）。第２の絶縁層１５２ｂの主表面に照射された露光光は、第２の絶縁層１５２ｂ内を進行して第２の絶縁層１５２ａに到達する。これにより第２の絶縁層１５２ａも露光される。第２の絶縁層１５２ａおよび第２の絶縁層１５２ｂは、ネガ型のフォトソルダーレジストからなる。そのため、当該露光によって感光した部分が溶媒に対して不溶性となる。したがって、第２の絶縁層１５２ａおよび第２の絶縁層１５２ｂを露光した後、現像することにより、図３（Ａ）に示すように、露光された部分の第２の絶縁層１５２ａおよび第２の絶縁層１５２ｂが溶け残る。その結果、第１の絶縁層１５０の開口部１５１に埋め込まれた第２の絶縁層１５２ａが除去され、第２の絶縁層１５２ａおよび第２の絶縁層１５２ｂに開口部１５５が形成される。これにより、開口部１５１および開口部１５５を通して第１の配線層１４０の電極領域１４８が露出する。また、第１の半導体素子１２０の搭載予定領域にある第２の絶縁層１５２ａおよび第２の絶縁層１５２ｂが除去されて、第１の配線層１４０の電極領域１４９と、第１の半導体素子１２０が搭載される部分の第１の絶縁層１５０が露出する。
露光光は、第２の絶縁層１５２ｂ、第２の絶縁層１５２ａを進行するにつれて、絶縁体に吸収されて、または絶縁体によって散乱されて減衰する。そのため、第２の絶縁層１５２ｂ、第２の絶縁層１５２ａは、露光表面から遠い部分（深い部分）ほど硬化しにくくなる。この現象は、マスク開口の周辺部分で顕著になる。図２（Ｃ）に示すように、マスク３００を積層して第２の絶縁層１５２ａおよび第２の絶縁層１５２ｂを露光した場合は、マスク３００の開口部内で、開口部側面に近いほど露光光が減衰しやすい。その結果、図３（Ａ）に示すように、第２の絶縁層１５２ａおよび第２の絶縁層１５２ｂの開口部１５５内の側面は、それぞれの上側主表面に近くなるほど開口部１５５内にせり出した形状となる。
なお、第１の絶縁層１５０の開口部１５１の上方に設けられるマスクの径を調節することにより、開口部１５１の上方において、第２の絶縁層１５２ｂの下面部分における開口部１５５の開口径を、第１の絶縁層１５０の上面部分における開口部１５１の開口径より大きくすることができる。
次に、図３（Ｂ）に示すように、たとえば電解めっき法により、第１の配線層１４０の電極領域１４８の表面に金めっき層１６６を形成し、第１の配線層１４０の電極領域１４９の表面に金めっき層１４１を形成する。また、第２の配線層１４２の表面に金めっき層１４４を形成する。以上の工程により、本実施の形態に係る第１の素子搭載用基板１１０が形成される。なお、第２の絶縁層１５２ａと第２の絶縁層１５２ｂを合わせた絶縁体層が図１に示す第２の絶縁層１５２に相当する。
次に、図４（Ａ）に示すように、絶縁樹脂層１３０の中央領域において第１の絶縁層１５０上に第１の半導体素子１２０を搭載する。そして、ワイヤボンディング法を用いて、第１の半導体素子１２０の上面周縁に設けられた素子電極（図示せず）と第１の配線層１４０の電極領域１４９の表面とを金線１２１により接続する。続いて、トランスファーモールド法を用いて、第１の半導体素子１２０を封止樹脂層１８０により封止する。また、はんだボール２７０を設ける位置に開口部が形成されたマスクを、開口部１５１が形成された第１の絶縁層１５０、第２の絶縁層１５２上に設け、マスクの開口部に球状のはんだボールを配置して（載せて）、第１の配線層１４０の電極領域１４８上にはんだボール２７０を搭載する。その後、マスクを除去する。また、同様にして、第３の絶縁層１５４の開口部において第２の配線層１４２の電極領域上の金めっき層１４４にはんだボール８０を搭載する。また、例えばスクリーン印刷法により、第１の絶縁層１５０の開口部１５１にはんだボール２７０を搭載してもよい。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷してはんだボール２７０を形成する。また、同様にしてはんだボール８０を搭載してもよい。以上の工程により、本実施の形態１に係る第１の半導体モジュール１００が形成される。
また、はんだボール２７０の設置方法としては、以下の手法が好適である。図５は、第１の素子搭載用基板上にはんだボールを設置する方法を示す図である。同図に示すように、はんだボール２７０を構成するはんだ部材として、第１のはんだ部材２７０ａと第２のはんだ部材２７０ｂを用意する。第１のはんだ部材２７０ａの径は、第２のはんだ部材２７０ｂの径より小さい。たとえば、第１のはんだ部材２７０ａの径、第２のはんだ部材２７０ｂの径は、それぞれ、１５０μｍφ、４００μｍφである。
第１のはんだ部材２７０ａの少なくとも一部が第１の絶縁層１５０の開口部１５１に入り込むようにし、第１の絶縁層１５０の開口部１５１において、第１のはんだ部材２７０ａと第１の配線層１４０上の金めっき層１６６とを接触させる。また、第１のはんだ部材２７０ａの上方に第２のはんだ部材２７０ｂを設置し、第１のはんだ部材２７０ａと第２のはんだ部材２７０ｂとを接触させる。このように、相対的に径が小さい第１のはんだ部材２７０ａを開口が比較的小さい第１の絶縁層１５０の開口部１５１に予め設置しておくことにより、リフロー工程によりはんだを溶融させたときに、ボイドの発生を抑制しつつ、第１の絶縁層１５０の開口部１５１をはんだ部材で充填することができる。また、第１のはんだ部材２７０ａおよび第２のはんだ部材２７０ｂを溶融させたときに、第１の配線層１４０上の金めっき層１６６と第１のはんだ部材２７０ａ、および第１のはんだ部材２７０ａと第２のはんだ部材２７０ｂとがなじみやすいため、充填性の向上を図ることができ、ひいては接続信頼性を高めることができる。
次に、図４（Ｂ）に示すように、上述した第２の半導体モジュール２００を準備する。そして、第１の半導体モジュール１００の上に第２の半導体モジュール２００を搭載した状態で、リフロー工程によりはんだボール２７０を溶融して、電極領域１４８と第４の配線層２４２とを接合する。これにより、はんだボール２７０を介して第１の半導体モジュール１００と第２の半導体モジュール２００とが電気的に接続される。以上の工程により、半導体装置１０が形成される。
（実施の形態２）
次に、上述の実施の形態に係る半導体装置１０を備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
図６は実施の形態２に係る携帯電話の構成を示す図である。携帯電話１１１１は、第１の筐体１１１２と第２の筐体１１１４が可動部１１２０によって連結される構造になっている。第１の筐体１１１２と第２の筐体１１１４は可動部１１２０を軸として回動可能である。第１の筐体１１１２には文字や画像等の情報を表示する表示部１１１８やスピーカ部１１２４が設けられている。第２の筐体１１１４には操作用ボタンなどの操作部１１２２やマイク部１１２６が設けられている。実施の形態１に係る半導体装置１０はこうした携帯電話１１１１の内部に搭載されている。
図７は図６に示した携帯電話の部分断面図（第１の筐体１１１２の断面図）である。上述の実施形態１乃至３に係る半導体装置１０は、はんだボール８０を介してプリント基板１１２８に搭載され、こうしたプリント基板１１２８を介して表示部１１１８などと電気的に接続されている。また、半導体装置１０の裏面側（はんだボール８０とは反対側の面）には金属基板などの放熱基板１１１６が設けられ、たとえば、半導体装置１０から発生する熱を第１の筐体１１１２内部に篭もらせることなく、効率的に第１の筐体１１１２の外部に放熱することができるようになっている。
実施の形態１に係る半導体装置１０によれば、第１の素子搭載用基板１１０の接続信頼性を高めることができ、したがって半導体装置１０の実装信頼性を高めることができる。そのため、こうした半導体装置１０を搭載した本実施の形態に係る携帯機器について、動作信頼性の向上を図ることができる。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
１０ 半導体装置、８０ はんだボール、１００ 第１の半導体モジュール、１１０ 第１の素子搭載用基板、１２０ 第１の半導体素子、１３０ 絶縁樹脂層、１４０ 第１の配線層、１４２ 第２の配線層、１５０ 第１の絶縁層、１５２ 第２の絶縁層、１６６ 金めっき層、２００ 第２の半導体モジュール、２１０ 第２の素子搭載用基板、２２０ 第２の半導体素子、２３０ 絶縁樹脂層、２４０ 第３の配線層、２４２ 第４の配線層、２５０ 第４の絶縁層、２５２ 第５の絶縁層、２７０ はんだボール

Claims (10)

  1. 基材と、
    前記基材の一方の主表面に設けられている配線層と、
    前記配線層を被覆するように設けられ、前記配線層の電極領域が露出する第１の開口部を有する第１の絶縁層と、
    前記第１の絶縁層の上に設けられ、前記第１の開口部が露出するような第２の開口部を有する第２の絶縁層と、
    を備え、
    前記第２の絶縁層の下面部分における前記第２の開口部の開口径が、前記第１の絶縁層の上面部分における前記第１の開口部の開口径より大きいことを特徴とする素子搭載用基板。
  2. 前記第２の絶縁層は、前記第２の開口部内の側面のうち少なくとも前記第２の絶縁層の上面近傍の側面が、前記第２の絶縁層の上面に近くなるほど前記第２の開口部の内側にせり出すように構成されている請求項１に記載の素子搭載用基板。
  3. 前記第１の絶縁層の上面部分における前記第１の開口部の開口径が前記第１の絶縁層の下面部分における前記第１の開口部の開口径より小さい請求項１または２に記載の素子搭載用基板。
  4. 前記第２の絶縁層の厚さが前記第１の絶縁層の厚さより厚い請求項１乃至３のいずれか１項に記載の素子搭載用基板。
  5. パッケージオンパッケージ構造を有する半導体装置に用いられる請求項１乃至４のいずれか１項に記載の素子搭載用基板。
  6. 請求項１乃至５のいずれか１項に記載の素子搭載用基板と、
    前記基材の一方の主表面側に搭載された半導体素子と、
    を備えることを特徴とする半導体モジュール。
  7. 請求項６に記載の半導体モジュールと、その半導体モジュールに積層される積層体と、を有する半導体装置であって、
    前記電極領域と積層体の電極領域とを電気的に接続する電気接続部材を備え、
    前記電気接続部材が前記第１の開口部および前記第２の開口部に充填され、
    前記第２の絶縁層の上面近傍の縁部が前記電気接続部材の内部に食い込んでいることを特徴とする半導体装置。
  8. 前記第１の絶縁層の上面近傍の縁部が前記電気接続部材の内部に食い込んでいる請求項７に記載の半導体装置。
  9. 請求項７または８に記載の半導体装置が実装されたことを特徴とする携帯機器。
  10. 請求項１乃至５のいずれか１項に記載の素子搭載用基板を用意する工程と、
    前記第１の絶縁層に設けられた第１の開口部に第１のはんだ部材の少なくとも一部を載置し、前記第１のはんだ部材と前記配線層の電極領域とを接触させる工程と、
    前記第１のはんだ部材より径が大きい第２のはんだ部材を前記第１のはんだ部材の上方に載置し、前記第１のはんだ部材と前記第２のはんだ部材とを接触させる工程と、
    前記第１のはんだ部材および前記第２のはんだ部材を溶融させて、前記電極領域と他の基板に設けられた電極領域とを電気的に接続する電気接続部材を形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2009272854A 2009-11-30 2009-11-30 素子搭載用基板、半導体モジュール、半導体装置、半導体装置の製造方法、および携帯機器 Pending JP2011119305A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009272854A JP2011119305A (ja) 2009-11-30 2009-11-30 素子搭載用基板、半導体モジュール、半導体装置、半導体装置の製造方法、および携帯機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009272854A JP2011119305A (ja) 2009-11-30 2009-11-30 素子搭載用基板、半導体モジュール、半導体装置、半導体装置の製造方法、および携帯機器

Publications (1)

Publication Number Publication Date
JP2011119305A true JP2011119305A (ja) 2011-06-16

Family

ID=44284333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009272854A Pending JP2011119305A (ja) 2009-11-30 2009-11-30 素子搭載用基板、半導体モジュール、半導体装置、半導体装置の製造方法、および携帯機器

Country Status (1)

Country Link
JP (1) JP2011119305A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113374A (zh) * 2021-04-08 2021-07-13 重庆群崴电子材料有限公司 一种封装用圆球及其封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113374A (zh) * 2021-04-08 2021-07-13 重庆群崴电子材料有限公司 一种封装用圆球及其封装结构

Similar Documents

Publication Publication Date Title
JP4204989B2 (ja) 半導体装置及びその製造方法
JP4075306B2 (ja) 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
JP3813402B2 (ja) 半導体装置の製造方法
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US20100193937A1 (en) Semiconductor module
US8274148B2 (en) Semiconductor module
US8373281B2 (en) Semiconductor module and portable apparatus provided with semiconductor module
JP2006041438A (ja) 半導体チップ内蔵基板及びその製造方法
WO2010001597A1 (ja) 素子搭載用基板、半導体モジュール、半導体装置、素子搭載用基板の製造方法および半導体装置の製造方法、ならびに携帯機器
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
JP2008277362A (ja) 半導体装置およびその製造方法
JP2009206506A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
JP2010141055A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2009302505A (ja) 半導体装置、および半導体装置の製造方法
JPWO2009144960A1 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP5604876B2 (ja) 電子装置及びその製造方法
JP2009152253A (ja) 半導体装置およびその製造方法
US8440915B2 (en) Device mounting board and semiconductor module
US20090057903A1 (en) Semiconductor module, method for manufacturing semiconductor modules, semiconductor apparatus, method for manufacturing semiconductor apparatuses, and portable device
WO2011052746A1 (ja) 素子搭載用基板、半導体モジュール、および携帯機器
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5484705B2 (ja) 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2010040610A (ja) 半導体モジュールおよび半導体モジュールを備える携帯機器