CN113113374A - 一种封装用圆球及其封装结构 - Google Patents

一种封装用圆球及其封装结构 Download PDF

Info

Publication number
CN113113374A
CN113113374A CN202110376745.8A CN202110376745A CN113113374A CN 113113374 A CN113113374 A CN 113113374A CN 202110376745 A CN202110376745 A CN 202110376745A CN 113113374 A CN113113374 A CN 113113374A
Authority
CN
China
Prior art keywords
package
layer
ball
packaging
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110376745.8A
Other languages
English (en)
Inventor
林文良
吴华丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qun Win Electronic Materials Co ltd
Original Assignee
Qun Win Electronic Materials Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qun Win Electronic Materials Co ltd filed Critical Qun Win Electronic Materials Co ltd
Priority to CN202110376745.8A priority Critical patent/CN113113374A/zh
Publication of CN113113374A publication Critical patent/CN113113374A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种封装用圆球,用于芯片的POP堆叠封装,所述圆球包括铜芯球,所述铜芯球的外侧包裹有镀镍层,所述镀镍层的外侧包裹有焊接层,并通过所述焊接层与封装体焊接。通过铜芯球为圆球提供支撑力,增加圆球的强度,防止焊接时坍塌,并且能够保证堆叠封装的强度;在铜芯球和焊接层之间设置镀镍层,起到阻隔的作用,防止铜芯球和所述焊接层相互扩散,导致焊接连接性能变差。

Description

一种封装用圆球及其封装结构
技术领域
本发明涉及集成电路封装技术领域,尤其涉及一种封装用圆球及其封装结构。
背景技术
随着社会的快速发展,以智能手机以及平板电脑为代表的电子产品在市场上的需求迅速的扩大,这些小型化、多功能产品的发展十分显著。随着这些的发展,因小型化、窄间距化、多针化的封装电子零件制造也应运而生。为了满足这些需求,发展处以堆叠封装(POP)为代表的3D封装电子零件的积层化,以及晶圆级晶片尺寸封装(WLCSP)等技术。
3D封装技术一般会使用锡球进行焊接,但是锡球在进行焊接时会通过回流焊的方式进行高温熔化,有时锡球在经过多次回流焊后,锡球容易坍塌导致无法确保PKG间所需的空间,也容易导致桥接而造成引脚的短路,有时在堆叠封装时,锡球因强度不够无法进行堆叠封装。
发明内容
鉴于此,本发明公开了一种封装用圆球,在圆球的内部设置铜芯球,相对于锡球能够增加强度,防止熔化溃散。
本发明公开了一种封装用圆球,用于芯片的POP堆叠封装,所述圆球包括铜芯球,所述铜芯球的外侧包裹有镀镍层,所述镀镍层的外侧包裹有焊接层,并通过所述焊接层与封装体焊接。
进一步的,所述焊接层包括锡合金层以及镀锡保护层,所述锡合金层包裹所述镀镍层,所述镀锡保护层以浸镀的方式包裹在所述锡合金层的外侧,所述锡合金层的厚度大于所述镀锡保护层。
进一步的,所述圆球的球径为30微米—1200微米。
一种封装结构,包括权利要求1至3任一项所述的圆球,还包括下封装体和上封装体,所述上封装体设置在所述下封装体的上方,并通过所述圆球进行连接。
进一步的,所述上封装体和所述下封装体均设置有封装基板,所述封装基板的一侧面上嵌设有焊盘,并且在该侧面上同时固定有绝缘层,所述绝缘层上设置有与所述焊盘位置相对应的封装口,所述封装口内设置有固定在所述焊盘上的电极件,所述圆球伸进所述封装口内与所述焊盘焊接并对所述电极件进行包裹。
进一步的,所述电极件的底部连接所述焊盘,顶部向外延伸形成凸起部,所述焊接部包裹所述凸起部。
进一步的,所述电极件的外表面电镀有焊锡层,所述焊锡层以回流焊接的方式与所述焊接部焊接为一整体。
进一步的,所述焊盘的上表面设置有若干个球形焊接槽,所述焊接槽与所述封装口连通,所述焊接部对所述焊接槽进行填充。
进一步的,所述上封装体和所述下封装体均包括封装外壳,所述封装外壳内设置有芯片;两个所述封装基板之间具有散热空间。
进一步的,所述散热空间内设置有导热板,所述导热板的两端分别伸出所述散热空间连接散热片。
本发明公开的技术方案,与现有技术相比,有益效果是:
通过铜芯球为圆球提供支撑力,增加圆球的强度,防止焊接时坍塌,并且能够保证堆叠封装的强度;在铜芯球和焊接层之间设置镀镍层,起到阻隔的作用,防止铜芯球和所述锡合金相互扩散,影响产品的使用性能。
附图说明
图1为圆球在一种状态时的剖视图;
图2为圆球为另一状态时的剖视图;
图3为封装结构的示意图;
图4为圆球与焊盘焊接时的结构示意图;
图5为圆球与焊盘焊接的第一实施例的结构示意图;
图6为圆球与焊盘焊接的第二实施例的结构示意图;
图7为圆球与焊盘焊接的第三实施例的结构示意图;
图8为圆球与焊盘焊接的第四实施例的结构示意图;
附图标注说明
10、圆球;11、铜芯球;12、镀镍层;13、焊接层;131、锡合金层; 132、镀锡保护层;20、下封装体;21、封装基板;22、焊盘;221、焊接槽;23、绝缘层;24、芯片;25、封装外壳;26、封装件;27、电极件; 271、凸起部;272、焊锡层;28、封装口;281、焊接部;30、上封装体; 40、导热板;41、散热片。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,需要说明的是,当一个组件被认为是“连接”另一个组件时,它可以是直接连接到另一个组件,或者可能同时存在居中组件。除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。还需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。
还需要说明的是,本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
如图1所示,本发明公开了一种封装用圆球10,用于芯片的POP堆叠封装,能够保证堆叠时的强度,并且防止在回流焊接的高温下发生坍塌。
所述圆球10包括铜芯球11,所述铜芯球11是由铜、铜合金、银及其合金等材料制成的,所述铜芯球11的外部电镀有一层镀镍层12,所述镀镍层12的外部包裹有焊接层13,所述焊接层13的熔点小于所述铜芯球11的熔点。焊接时,以回流焊接的方式使得焊接层13高温熔化,然后将圆球10 焊接在封装体上,因为所述铜芯球11的熔点大于所述焊接层13,使得所述铜芯球11较为稳定,在焊接层13熔化时,所述铜芯球11能够起到支撑的作用,防止焊接时坍塌。
所述焊接层13可以是镀金层,也可以是锡合金层。当所述焊接层13 为镀金层时,采用锡膏进行焊接,并且铜芯球11在镀镍层12的保护下不会扩散渗透,进而进行正常的焊接,保证焊接效果;当所述焊接层13为锡合金层时,所述锡合金的熔点较低,以回流焊接的方式使其受热熔化,与芯片、基板或者其他的封装体进行焊接。
所述锡合金层的成分除了锡以外,还可以加入铅、铜、银、铋、锑、金中的一种或多种。当然,为了对锡合金进行改性,使其更加符合不同环境的焊接需求,还可以加入微量的铟、镍、稀土合金、钴、锗等元素。
如图2所示,当所述焊接层13为锡合金层131时,在所述锡合金层131 的外侧还可浸镀有一层镀锡保护层132,所述镀锡保护层132对所述锡合金层131进行包裹。此时所述锡合金层131可以是通过浸镀的方式包裹在所述镀镍层12的外侧,设置所述镀锡保护层132是为了在圆球的外侧形成一封闭层,防止球体氧化。当然,所述锡合金层131设置在镀镍层12外部的方式不仅局限与浸镀,也可通过其他方式进行实现。
在本实施例中,所述锡合金层131的厚度大于所述镀锡保护层132的厚度。如果只在所述镀镍层12的外部包裹一层镀锡层,此时镀锡保护层32 裸露在空气中的部分容易氧化,当需要堆叠封装通过所述圆球10进行焊接时,可能导致无法焊接或者焊接不牢固。设置所述锡合金层131,在回流焊时,所述锡合金层131和所述镀锡保护层132受热均熔化,进而可以保证焊接的稳定性。
设置所述镀镍层12,通过所述镀镍层12起到阻隔的作用,防止铜芯球 11和所述锡合金层131相互扩散,产生Cu6Sn5、Cu3Sn,导致性能变差。
在本实施例中,所述圆球10的球径为30微米至1200微米,根据不同的焊接环境来选取不同球径的所述圆球。所述镀金层的厚度0.05微米至0.5 微米;所述镀锡保护层132的厚度为0.03微米至0.1微米。
如图3所示,本发明还公开了一种封装结构,通过上述的所述圆球10 来实现不同封装体之间的堆叠封装。
所述封装结构包括上封装体30和下封装体20,所述上封装体30设置在所述下封装体20的上方进行堆叠放置,并且所述上封装体30通过多个封装件26与所述下封装体30进行连接。
所述上封装体30和所述下封装体20均包括封装基板21,所述封装基板21的一侧面设置有焊盘22,另一侧面设置有一些电性元件,所述焊盘 22与所述电性元件电连接。所述基板21通过所述封装件26连接芯片24,所述基板21上固定有封装外壳25,所述芯片24位于所述封装外壳25内。所述封装件26位于两个所述封装基板21之间,用于连接两个封装基板21。
所述封装件26为所述焊球10,所述上封装体30和所述下封装体20通过所述焊球10进行封装连接。
两个所述封装基板21之间具有一定的缝隙,所述缝隙为散热空间。所述上封装体30和所述下封装体20产生的热量以及焊接时产生的热量均通过所述散热空间进行散热。
进一步的,所述散热空间内设置有导热板40,所述封装结构上的热量可传递到所述导热板40上。所述导热40板的两端分别伸出所述散热空间并连接散热片41,所述导热板40吸收的热量可通过所述散热片41进行散热。
请继续参图4,所述封装基板21的一个侧面上嵌设有所述焊盘22,并且在该侧面上还固定有绝缘层23,所述绝缘层23上设置有封装口28,所述封装口28的底面为所述焊盘22,并且所述封装口28内设置有固定在所述焊盘22上的电极件27。所述圆球10远离所述连接件261的端部伸进所述封装口28内与所述电极件27连接。
如图4和图5所示,在第一实施例中,所述封装口28的内部面积大于所述封装口28的开口处的面积,所述圆球10通过回流焊接的方式使得外部的锡合金层131以及镀锡保护层132熔化形成焊接部281,所述焊接部 281对所述封装口28进行填充,所述焊接部281的底端与所述焊盘22焊接,并且所述焊接部281对所述电极件27进行包裹,进而使得所述封装件26 与所述电极件27连接。
因为所述封装口28的底部面积大于所述封装口28开口处的面积,当熔化后的所述焊接部281凝固后,可通过所述封装口28连接稳定,防止所述焊接部181从封装体上脱落。
如图4和图6所示,在第二实施例中,所述封装口28的内部面积大于所述封装口28的开口处的面积,所述圆球10通过回流焊接的方式使得外部的锡合金层131以及镀锡保护层132熔化形成焊接部281,所述焊接部 281对所述封装口28进行填充,所述焊接部281的底端与所述焊盘22焊接,并且所述焊接部281对所述电极件27进行包裹,进而使得所述圆球10与所述电极件27连接。
并且所述电极件27底端与所述焊盘22固定连接,顶部向外延伸形成凸起部271,当熔化的所述焊接部281对所述封装口28进行填充时,所述焊接部281包裹所述凸起部271,并且能够通过所述凸起部271与所述电极片27连接牢固,防止所述焊接部281从所述封装口28脱落。
如图4和图7所示,在第三实施例中,所述封装口28的内部面积大于所述封装口28的开口处的面积,所述圆球10通过回流焊接的方式使得外部的锡合金层131以及镀锡保护层132熔化形成焊接部281,所述焊接部 281对所述封装口28进行填充,所述焊接部281的底端与所述焊盘22焊接,并且所述焊接部281对所述电极27件进行包裹,进而使得所述圆球10与所述电极件27连接。
所述电极件27底端与所述焊盘22固定连接,顶部向外延伸形成凸起部271。并且在所述电极件27的外侧电镀有一层焊锡层272,当通过所述圆球10进行焊接时,所述圆球10外部的锡合金层131以及镀锡保护层132 与所述电极件27外表面的所述焊锡层272均在回流焊接的方式下发生熔化,并且会熔化为一体,使得所述焊接部281与所述电极件27连接紧密。
在所述电极件27的外表面没有设置焊锡层272时,凝固后的所述焊接部281可能会与所述电极件27之间存在一定的缝隙,影响封装件26与电极件27的接触。当在电极件27的外表面电镀有焊锡层272时,所述锡合金层131与所述焊锡层272熔化为一体,即使在冷却凝固后,也能防止焊接部281与所述电极件27之间存在缝隙。
如图4和图8所示,在第四实施例中,所述封装口28的内部面积大于所述封装口28的开口处的面积,所述圆球10通过回流焊接的方式使得外部的锡合金层131以及镀锡保护层132熔化形成焊接部281,所述焊接部 281对所述封装口28进行填充,所述焊接部281的底端与所述焊盘22焊接,并且所述焊接部281对所述电极件27进行包裹,进而使得所述封装件26 与所述电极件27连接。
所述焊盘22的上表面设置有若干个球形焊接槽221,所述焊接槽221 与所述封装口28连通,当熔化后的所述焊接部281填充所述封装口28时,同时对所述焊接槽221进行填充,并且在焊接槽221的内部球径大于所述焊接槽221与封装口28连通的开口处的面积,进而使得所述焊接部281与所述封装口28连接牢固,防止所述焊接部281从所述封装口28脱落。
本发明在不脱离本发明的广义的精神和范围的前提下,能够设为多种实施方式和变形,上述的实施方式用于说明发明,但并不限定本发明的范围。

Claims (10)

1.一种封装用圆球,用于芯片的POP堆叠封装,其特征在于,所述圆球包括铜芯球,所述铜芯球的外侧包裹有镀镍层,所述镀镍层的外侧包裹有焊接层,并通过所述焊接层与封装体焊接。
2.如权利要求1所述的一种封装用圆球,其特征在于,所述焊接层包括锡合金层以及镀锡保护层,所述锡合金层包裹所述镀镍层,所述镀锡保护层以浸镀的方式包裹在所述锡合金层的外侧,所述锡合金层的厚度大于所述镀锡保护层。
3.如权利要求2所述的一种封装用圆球,其特征在于,所述圆球的球径为30微米—1200微米。
4.一种封装结构,其特征在于,包括权利要求1至3任一项所述的圆球,还包括下封装体和上封装体,所述上封装体设置在所述下封装体的上方,并通过所述圆球进行连接。
5.如权利要求4所述的一种封装结构,其特征在于,所述上封装体和所述下封装体均设置有封装基板,所述封装基板的一侧面上嵌设有焊盘,并且在该侧面上同时固定有绝缘层,所述绝缘层上设置有与所述焊盘位置相对应的封装口,所述封装口内设置有固定在所述焊盘上的电极件,所述圆球伸进所述封装口内与所述焊盘焊接并对所述电极件进行包裹。
6.如权利要求5所述的一种封装结构,其特征在于,所述电极件的底部连接所述焊盘,顶部向外延伸形成凸起部,所述焊接部包裹所述凸起部。
7.如权利要求6所述的一种封装结构,其特征在于,所述电极件的外表面电镀有焊锡层,所述焊锡层以回流焊接的方式与所述焊接部焊接为一整体。
8.如权利要求5所述的一种封装结构,其特征在于,所述焊盘的上表面设置有若干个球形焊接槽,所述焊接槽与所述封装口连通,所述焊接部对所述焊接槽进行填充。
9.如权利要求5所述的一种封装结构,其特征在于,所述上封装体和所述下封装体均包括封装外壳,所述封装外壳内设置有芯片;两个所述封装基板之间具有散热空间。
10.如权利要求9所述的一种封装结构,其特征在于,所述散热空间内设置有导热板,所述导热板的两端分别伸出所述散热空间连接散热片。
CN202110376745.8A 2021-04-08 2021-04-08 一种封装用圆球及其封装结构 Pending CN113113374A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110376745.8A CN113113374A (zh) 2021-04-08 2021-04-08 一种封装用圆球及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110376745.8A CN113113374A (zh) 2021-04-08 2021-04-08 一种封装用圆球及其封装结构

Publications (1)

Publication Number Publication Date
CN113113374A true CN113113374A (zh) 2021-07-13

Family

ID=76714720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110376745.8A Pending CN113113374A (zh) 2021-04-08 2021-04-08 一种封装用圆球及其封装结构

Country Status (1)

Country Link
CN (1) CN113113374A (zh)

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
JPH1174311A (ja) * 1997-08-27 1999-03-16 Tokyo Tungsten Co Ltd 半導体パッケージ
TW439237B (en) * 1999-04-13 2001-06-07 Walsin Advanced Electronics Flip chip structure and its manufacturing method
JP2002134649A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 半導体装置
US20030234447A1 (en) * 2002-06-24 2003-12-25 Mohammad Yunus Contact structure for reliable metallic interconnection
WO2004101849A1 (ja) * 2003-05-16 2004-11-25 Sony Corporation 錫又は錫合金材の表面処理剤
JP2006059917A (ja) * 2004-08-18 2006-03-02 Matsushita Electric Ind Co Ltd Csp型半導体装置及びその製造方法
US7164208B2 (en) * 2004-01-20 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US20080258297A1 (en) * 2007-04-22 2008-10-23 Heng Keong Yip Method of making solder pad
US20080290528A1 (en) * 2007-05-21 2008-11-27 Phoenix Precision Technology Corporation Semiconductor package substrate having electrical connecting pads
US20090236733A1 (en) * 2008-03-18 2009-09-24 Seng Guan Chow Ball grid array package system
US20100084765A1 (en) * 2008-10-02 2010-04-08 Samsung Electro-Mechanics Co., Ltd. Semiconductor package having bump ball
CN101754592A (zh) * 2008-11-28 2010-06-23 欣兴电子股份有限公司 导电凸块的制造方法及具有导电凸块的电路板结构
WO2011052746A1 (ja) * 2009-10-30 2011-05-05 三洋電機株式会社 素子搭載用基板、半導体モジュール、および携帯機器
JP2011119305A (ja) * 2009-11-30 2011-06-16 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュール、半導体装置、半導体装置の製造方法、および携帯機器
US8279618B2 (en) * 2007-09-06 2012-10-02 Murata Manufacturing Co., Ltd. Circuit substrate and circuit substrate manufacturing method
CN102931101A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 芯片封装方法
US20130075887A1 (en) * 2010-06-30 2013-03-28 Canon Kabushiki Kaisha Stacked semiconductor device
JP5652560B1 (ja) * 2014-02-04 2015-01-14 千住金属工業株式会社 Cu核ボール、はんだペースト、フォームはんだ及びはんだ継手
CN204167295U (zh) * 2014-08-27 2015-02-18 南通富士通微电子股份有限公司 封装用锡球和防塌陷芯片
CN105609437A (zh) * 2016-01-05 2016-05-25 重庆群崴电子材料有限公司 一种3d封装用镀金或镀镍锡铜球制备方法
TWI664049B (zh) * 2018-04-30 2019-07-01 大陸商重慶群崴電子材料有限公司 高階電子封裝用銅芯焊球製備方法
CN212676250U (zh) * 2020-06-10 2021-03-09 杰群电子科技(东莞)有限公司 一种焊接介质体及层叠封装体

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
JPH1174311A (ja) * 1997-08-27 1999-03-16 Tokyo Tungsten Co Ltd 半導体パッケージ
TW439237B (en) * 1999-04-13 2001-06-07 Walsin Advanced Electronics Flip chip structure and its manufacturing method
JP2002134649A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 半導体装置
US20030234447A1 (en) * 2002-06-24 2003-12-25 Mohammad Yunus Contact structure for reliable metallic interconnection
WO2004101849A1 (ja) * 2003-05-16 2004-11-25 Sony Corporation 錫又は錫合金材の表面処理剤
US7164208B2 (en) * 2004-01-20 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006059917A (ja) * 2004-08-18 2006-03-02 Matsushita Electric Ind Co Ltd Csp型半導体装置及びその製造方法
US20080258297A1 (en) * 2007-04-22 2008-10-23 Heng Keong Yip Method of making solder pad
US20080290528A1 (en) * 2007-05-21 2008-11-27 Phoenix Precision Technology Corporation Semiconductor package substrate having electrical connecting pads
US8279618B2 (en) * 2007-09-06 2012-10-02 Murata Manufacturing Co., Ltd. Circuit substrate and circuit substrate manufacturing method
US20090236733A1 (en) * 2008-03-18 2009-09-24 Seng Guan Chow Ball grid array package system
US20100084765A1 (en) * 2008-10-02 2010-04-08 Samsung Electro-Mechanics Co., Ltd. Semiconductor package having bump ball
CN101754592A (zh) * 2008-11-28 2010-06-23 欣兴电子股份有限公司 导电凸块的制造方法及具有导电凸块的电路板结构
WO2011052746A1 (ja) * 2009-10-30 2011-05-05 三洋電機株式会社 素子搭載用基板、半導体モジュール、および携帯機器
JP2011119305A (ja) * 2009-11-30 2011-06-16 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュール、半導体装置、半導体装置の製造方法、および携帯機器
US20130075887A1 (en) * 2010-06-30 2013-03-28 Canon Kabushiki Kaisha Stacked semiconductor device
CN102931101A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 芯片封装方法
JP5652560B1 (ja) * 2014-02-04 2015-01-14 千住金属工業株式会社 Cu核ボール、はんだペースト、フォームはんだ及びはんだ継手
CN204167295U (zh) * 2014-08-27 2015-02-18 南通富士通微电子股份有限公司 封装用锡球和防塌陷芯片
CN105609437A (zh) * 2016-01-05 2016-05-25 重庆群崴电子材料有限公司 一种3d封装用镀金或镀镍锡铜球制备方法
TWI664049B (zh) * 2018-04-30 2019-07-01 大陸商重慶群崴電子材料有限公司 高階電子封裝用銅芯焊球製備方法
CN212676250U (zh) * 2020-06-10 2021-03-09 杰群电子科技(东莞)有限公司 一种焊接介质体及层叠封装体

Similar Documents

Publication Publication Date Title
US9449941B2 (en) Connecting function chips to a package to form package-on-package
KR101412947B1 (ko) 패키지 온 패키지(pop)구조물 및 방법
CN100426495C (zh) 电子装置及其制造方法
US8026589B1 (en) Reduced profile stackable semiconductor package
US7777351B1 (en) Thin stacked interposer package
EP3067924B1 (en) Composite solder ball, semiconductor package using the same, semiconductor device using the same and manufacturing method thereof
US20040188855A1 (en) Semiconductor device and manufacturing methods thereof
CN101127344A (zh) Ic封装体、堆叠式ic封装器件及制造方法
KR20070048952A (ko) 내부 접속 단자를 갖는 멀티 칩 패키지
CN111128908A (zh) 三维堆叠电路结构及其制备方法
KR20140127143A (ko) 솔더볼을 포함하는 반도체 패키지
US9985008B2 (en) Method of fabricating a semiconductor package
CN113113374A (zh) 一种封装用圆球及其封装结构
CN114864508A (zh) 一种陶瓷外壳倒装芯片封装叠层结构及装配方法
CN111029324A (zh) 三维微波模块电路结构及其制备方法
CN115136300A (zh) 电子设备、芯片封装结构及其制作方法
EP4266361A1 (en) Semiconductor package having a thick logic die
CN110620100A (zh) 一种适用于高密度高功率的封装结构及制造方法
CN212342619U (zh) 一种圆片级芯片扇出三维堆叠封装结构
CN213692002U (zh) 一种设置有裸露锡球的ssd存储芯片封装结构
CN218730936U (zh) 三维封装结构
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
CN219163395U (zh) 一种3d堆叠封装结构
KR102472045B1 (ko) 반도체 패키지
CN217983329U (zh) 半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210713