KR20040010108A - 탄성 표면파 장치 및 그 제조방법 - Google Patents

탄성 표면파 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20040010108A
KR20040010108A KR1020030034334A KR20030034334A KR20040010108A KR 20040010108 A KR20040010108 A KR 20040010108A KR 1020030034334 A KR1020030034334 A KR 1020030034334A KR 20030034334 A KR20030034334 A KR 20030034334A KR 20040010108 A KR20040010108 A KR 20040010108A
Authority
KR
South Korea
Prior art keywords
electrode
film thickness
sio
acoustic wave
surface acoustic
Prior art date
Application number
KR1020030034334A
Other languages
English (en)
Other versions
KR100681692B1 (ko
Inventor
니시야마겐지
나카오다케시
가도타미치오
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20040010108A publication Critical patent/KR20040010108A/ko
Application granted granted Critical
Publication of KR100681692B1 publication Critical patent/KR100681692B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02929—Means for compensation or elimination of undesirable effects of ageing changes of characteristics, e.g. electro-acousto-migration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명은, IDT전극을 피복하도록 절연물층이 형성되어 있는 구조를 구비한 탄성 표면파 장치로서, IDT의 반사계수가 충분히 크고, 원하지 않는 리플에 의한 특성의 열화를 억제할 수 있는 탄성 표면파 장치의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 구성에 따르면, 압전성 기판으로서의 LiTaO3기판 상에, 제 1 절연물층(2)을 전면(全面)에 형성하고, IDT전극을 형성하기 위한 레지스트 패턴(3)을 이용하여, IDT전극이 형성되는 부분의 절연물층을 제거하고, 제 1 절연물층이 제거되어 있는 영역에 Al보다도 큰 밀도의 금속 또는 상기 금속을 주성분으로 하는 합금으로 이루어지는 전극막을 형성하여 IDT전극(4A)을 형성하고, 제 1 절연물층 상에 잔류하고 있는 레지스트를 제거하여, 제 1 절연물층(2) 및 IDT전극(4A)을 피복하도록 제 2 절연물층(6)을 형성하는 탄성 표면파 장치의 제조방법이다.

Description

탄성 표면파 장치 및 그 제조방법{Surface acoustic wave apparatus and manufacturing method therefor}
본 발명은, 예를 들면 공진자나 대역필터 등에 사용되는 탄성 표면파 장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 IDT전극을 피복하도록 절연물층이 형성되어 있는 구조를 구비한 탄성 표면파 장치 및 그 제조방법에 관한 것이다.
이동체 통신 시스템에 이용되는 DPX나 RF필터에서는, 광대역이고 양호한 온도특성의 양쪽을 만족시키는 것이 요구되고 있다. 종래, DPX나 RF필터에 사용되어 왔던 탄성 표면파 장치에서는, 36°∼50°회전 Y판 X전파 LiTaO3로 이루어지는 압전성 기판이 사용되고 있다. 이 압전성 기판은 주파수 온도계수가 -40∼-30ppm/℃정도였다. 온도특성을 개선하기 위하여, 압전성 기판 상에 있어서 IDT전극을 피복하도록 플러스의 주파수 온도계수를 갖는 SiO2막을 성막하는 방법이 알려져 있다. 도 109에 이러한 종류의 탄성 표면파 장치의 제조방법의 한 예를 나타낸다.
도 109(a)에 나타내는 바와 같이, 압전성 기판(51) 상에 IDT전극이 형성되는 부분을 제외하고 레지스트 패턴(52)이 형성된다. 이어서, 도 109(b)에 나타내는 바와 같이, 전면에 IDT전극을 형성하기 위한 전극막(53)이 형성된다. 그 후, 레지스트 박리액을 이용하여, 레지스트(52) 및 레지스트(52) 상에 부착되어 있는 금속막이 제거된다. 이렇게 하여 도 109(c)에 나타내는 바와 같이, IDT전극(53A)이 형성된다. 다음으로, 도 109(d)에 나타내는 바와 같이, IDT전극(53A)을 피복하도록 SiO2막(54)이 성막된다.
한편, 상기 주파수 온도특성의 개선과는 별도의 목적으로, 탄성 표면파 장치의 IDT전극을 피복하도록 절연성 또는 반도전성의 보호막이 형성되어 있는 탄성 표면파 장치의 제조방법이 일본 특허공개 평11-186866호 공보(특허문헌 1)에 개시되어 있다. 도 110은 이 선행기술에 기재된 표면파 장치를 나타내는 모식적 단면도이다. 탄성 표면파 장치(61)에서는, 압전 기판(62) 상에 Al 또는 Al을 주성분으로 하는 합금으로 이루어지는 IDT전극(63)이 형성되어 있다. IDT전극(63)이 형성되어 있는 영역 이외의 영역에는, 절연성 또는 반도전성의 전극지 사이 막(64)이 형성되어 있다. 또한, IDT전극(63) 및 전극지 사이 막(64)을 피복하도록 절연성 또는 반도전성의 보호막(65)이 형성되어 있다. 이 선행기술에 기재된 탄성 표면파 장치(61)에서는, 상기 전극지 사이 막(64) 및 보호막(65)이 SiO2등의 절연물이나 실리콘 등의 반도전성 재료에 의해 구성된다는 요지가 기재되어 있다. 여기에서는, 상기 전극지 사이 막(64)의 형성에 의해 압전 기판(61)이 갖는 초전성에 기인하는 전극지 사이의 방전에 의한 특성의 열화가 억제된다고 되어 있다.
한편, 일본 특허공개 소61-136312호 공보(특허문헌 2)에는 수정 또는 니오브산리튬으로 이루어지는 압전 기판 상에, 알루미늄이나 금 등의 금속으로 이루어지는 전극이 형성되어 있고, 다시 SiO2막을 형성한 후, 상기 SiO2막을 평탄화하여 이루어지는 1-포트형 탄성 표면파 공진자가 개시되어 있다. 여기에서는, 평탄화에 의해 양호한 공진 특성이 얻어진다고 되어 있다.
도 109에 나타내는 바와 같이, 종래의 주파수 온도특성을 개선하기 위하여SiO2막을 성막하여 이루어지는 탄성 표면파 장치의 제조방법에서는, IDT전극(53A)이 존재하는 부분과, 존재하지 않는 부분에서, SiO2막(54) 표면의 높이가 다르게 된다.따라서, 상기 SiO2막(54) 표면의 요철에 의해, 삽입 손실이 열화되는 문제가 있었다. 또한, IDT전극의 막두께가 커짐에 따라서 이 요철은 커진다. 따라서, IDT전극의 막두께를 두껍게 할 수 없었다.
한편, 특허문헌 1에 기재된 탄성 표면파 장치에서는, IDT전극(63)의 전극지 사이에 전극지 사이 막(64)이 형성된 후에, 보호막(65)이 형성되어 있다. 따라서, 보호막(65)의 표면을 평탄화할 수 있다.
그러나, 특허문헌 1에 기재된 구성에서는, IDT전극(63)은 Al 또는 Al을 주성분으로 하는 합금에 의해 구성되어 있었다. 이 IDT전극(63)에 접하도록 전극지 사이 막(64)이 형성되어 있었으나, IDT전극(63)에 있어서 충분한 반사계수를 얻을 수 없었다. 그 때문에, 예를 들면 공진 특성 등에 리플이 생기기 쉽다고 하는 문제가 있었다.
또한, 특허문헌 1에 기재된 제조방법에서는 보호막(65)을 형성하기에 앞서서, 전극지 사이 막(64) 위에 형성된 레지스트를 레지스트 박리액을 이용하여 제거해야 하는데, 이 때 IDT전극(63)이 레지스트 박리액으로 부식될 우려가 있었다. 따라서, IDT전극을 구성하는 금속으로서 부식되기 쉬운 금속을 이용할 수 없었다. 즉, IDT전극 구성 금속의 종류에 제약이 있었다.
한편, 상술한 특허문헌 2에 기재된 1-포트형 탄성 표면파 공진자에서는, 압전 기판으로서 수정 또는 니오브산리튬을 이용하는 것, 전극이 알루미늄 또는 금 등으로 이루어지는 것이 개시되어 있으나, 구체적인 실시예에서는 수정 기판 상에 Al로 이루어지는 전극을 형성한 예 만이 나타나 있다. 즉, 다른 기판 재료나 다른 금속 재료를 이용한 탄성 표면파 장치에 대해서는 특별히 언급되어 있지 않다.
본 발명의 목적은, 상술한 종래 기술의 문제를 해결하기 위한 것으로, IDT전극의 전극지 사이 및 IDT전극 상에 절연물층이 형성되어 있는 탄성 표면파 장치 및 그 제조방법으로서, IDT전극의 반사계수가 충분히 크고, 공진 특성 등에 나타나는 리플에 의한 특성의 열화가 생기기 어렵고, 따라서 양호한 공진 특성이나 필터 특성을 갖는 탄성 표면파 장치 및 그 제조방법을 제공하는 것에 있다.
본 발명의 다른 목적은, IDT전극의 반사계수가 충분히 크고, 양호한 특성을 갖을 뿐만 아니라, IDT전극을 구성하는 금속 재료의 선택의 제약이 적고, IDT전극의 부식에 의한 악영향이 생기기 어려운 탄성 표면파 장치 및 그 제조방법을 제공하는 것에 있다.
본 발명의 또 다른 목적은, IDT전극의 반사계수가 충분히 크고, 양호한 특성을 가지며, 또한 IDT전극의 부식에 의한 특성의 열화가 생기기 어려울 뿐만 아니라, 주파수 온도특성이 양호한 탄성 표면파 장치 및 그 제조방법을 제공하는 것에 있다.
도 1(a)∼(g)는 본 발명의 한 실시예에 있어서의 탄성 표면파 장치의 제조방법을 설명하기 위한 각 모식적 부분 절개 단면도.
도 2는 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 다양한 막두께의 Al, Au 또는 Pt로 이루어지는 IDT전극을 형성하고, 다시 규격화 막두께(Hs/λ)가 0.2인 SiO2막을 형성하여 이루어지는 1-포트형 탄성 표면파 공진자에 있어서, SiO2막의 표면을 평탄화한 경우와 평탄화하지 않은 경우의 전극막두께와 반사계수와의 관계를 나타내는 도면.
도 3은 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 다양한 막두께의 Al, Cu 또는 Ag로 이루어지는 IDT전극을 형성하고, 다시 규격화 막두께(Hs/λ)가 0.2인 SiO2막을 형성하여 이루어지는 1-포트형 탄성 표면파 공진자에 있어서, SiO2막의 표면을 평탄화한 경우와 평탄화하지 않은 경우의 전극막두께와 반사계수와의 관계를 나타내는 도면.
도 4는 비교예의 제조방법으로 얻어진 탄성 표면파 공진자의 SiO2막의 규격화 막두께와, 위상 특성 및 임피던스 특성과의 관계를 나타내는 도면.
도 5는 비교를 위하여 준비한 탄성 표면파 공진자에 있어서의 SiO2막의 막두께와 공진자의 MF의 관계를 나타내는 도면.
도 6은 본 발명의 한 실시예에서 얻어진 1-포트형 탄성 표면파 공진자의 모식적 평면도.
도 7은 실시예의 제조방법에 있어서, SiO2막의 규격화 막두께를 변화시킨 경우의 임피던스 특성 및 위상 특성의 변화를 나타내는 도면.
도 8은 실시예 및 비교예의 제조방법에 의해 얻어진 탄성 표면파 공진자에 있어서의 SiO2막의 막두께와 공진자의 γ의 관계를 나타내는 도면.
도 9는 실시예 및 비교예의 제조방법에 의해 얻어진 탄성 표면파 공진자에 있어서의 SiO2막의 막두께와 공진자의 MF의 관계를 나타내는 도면.
도 10은 실시예 및 비교예에서 준비된 탄성 표면파 공진자에 있어서의 SiO2막의 두께와 주파수 온도특성(TCF)의 변화의 관계를 나타내는 도면.
도 11은 제 2 비교예에서 준비된 SiO2막이 형성된 탄성 표면파 공진자와 SiO2막을 갖지 않는 임피던스-주파수 특성을 나타내는 도면.
도 12(a)∼(e)는 IDT전극 및 보호 금속막의 평균 밀도의 제 1 절연물층의 밀도에 대한 비를 변화시킨 경우의 임피던스 특성의 변화를 나타내는 도면.
도 13은 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 다양한 금속으로이루어지는 IDT전극을 다양한 두께로 형성한 경우의 전기기계 결합계수의 변화를 나타내는 도면.
도 14는 LiTaO3기판 상에 다양한 금속에 의해 IDT전극을 형성한 경우에, Al로 이루어지는 전극을 이용한 경우에 비하여 전기기계 결합계수가 커지는 전극막두께 범위와 전극 재료와의 밀도 관계를 나타내는 도면.
도 15는 본 발명의 다른 실시예에 따른 탄성 표면파 장치를 나타내는 사시도.
도 16은 36°회전 Y판 X전파(오일러각으로 (0°, 126°, 0°))의 LiTaO3기판 상에, Au, Ta, Ag, Cr, W, Cu, Zn, Mo, Ni로 이루어지는 IDT 및 Al로 이루어지는 IDT를 형성한 경우의 IDT의 규격화된 전극막두께와 전기기계 결합계수와의 관계를 나타내는 도면.
도 17은 36°회전 Y판 X전파(오일러각으로 (0°, 126°, 0°))의 LiTaO3기판 상에, 각종 전극 재료로 이루어지는 IDT의 전극지 한쪽의 반사계수와 막두께의 관계를 나타내는 도면.
도 18은 36°회전 Y판 X전파(오일러각으로 (0°, 126°, 0°))의 LiTaO3기판 상에, Au, Ta, Ag, Cr, W, Cu, Zn, Mo, Ni로 이루어지는 IDT 및 Al로 이루어지는 IDT를 형성한 경우의 IDT의 전극 규격화 막두께와 감쇠상수와의 관계를 나타내는 도면.
도 19는 36°회전 Y판 X전파(오일러각으로 (0°, 126°, 0°))의 LiTaO3기판 상에, 규격화 막두께가 0.02인 Au로 이루어지는 IDT를 형성하고, 다양한 막두께의 SiO2막을 형성한 경우의 주파수 온도특성(TCF)의 변화를 나타내는 도면.
도 20은 36°회전 Y판 X전파(오일러각으로 (0°, 126°, 0°))의 LiTaO3기판 상에, 다양한 두께의 Au로 이루어지는 IDT를 형성하고, 다시 위에 적층되는 SiO2막의 규격화 막두께를 변화시킨 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 21은 38°회전 Y판 X전파(오일러각으로 (0°, 128°, 0°))의 LiTaO3기판 상에, 다양한 두께의 Au로 이루어지는 IDT를 형성하고, 다시 위에 적층되는 SiO2막의 규격화 막두께를 변화시킨 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 22는 실시예의 탄성 표면파 장치의 감쇠량 주파수 특성 및 SiO2막 성막 전의 비교를 위하여 탄성 표면파 장치의 감쇠량 주파수 특성을 나타내는 도면.
도 23은 36°회전 Y판 X전파(오일러각으로 (0°, 126°, 0°))의 LiTaO3기판 상에, Au로 이루어지는 IDT를 형성하고, 다양한 막두께의 SiO2막을 형성한 구조에 있어서, Au로 이루어지는 IDT의 규격화 막두께를 변화시킨 경우의 누설 탄성 표면파의 음속 변화를 나타내는 도면.
도 24는 36°회전 Y판 X전파(오일러각으로 (0°, 126°, 0°))의 LiTaO3기판 상에, 다양한 규격화 막두께의 Au로 이루어지는 IDT를 형성하고, 다시 SiO2막을적층한 구조에 있어서, SiO2막의 규격화 막두께를 변화시킨 경우의 누설 탄성 표면파의 음속 변화를 나타내는 도면.
도 25는 오일러각으로 (0°, θ, 0°)인 θ, Au로 이루어지는 IDT의 규격화 막두께 및 SiO2막의 규격화 막두께를 변화시킨 경우의 전기기계 결합계수의 변화를 나타내는 도면.
도 26은 LiTaO3기판의 오일러각의 θ 및 SiO2막의 규격화 막두께를 변화시킨 경우의 공진자의 Q값의 변화를 나타내는 도면.
도 27(a)∼(c)는 밀착층이 형성된 본 발명의 변형예에 따른 탄성 표면파 장치를 설명하기 위한 각 모식적 단면도.
도 28은 SiO2막의 막두께 H/λ=0.1에 있어서의 각종 Au 전극막두께에 있어서의 감쇠상수(α)와 θ의 관계를 나타내는 도면.
도 29는 SiO2막의 막두께 H/λ=0.15에 있어서의 각종 Au 전극막두께에 있어서의 감쇠상수(α)와 θ의 관계를 나타내는 도면.
도 30은 SiO2막의 막두께 H/λ=0.2에 있어서의 각종 Au 전극막두께에 있어서의 감쇠상수(α)와 θ의 관계를 나타내는 도면.
도 31은 SiO2막의 막두께 H/λ=0.25에 있어서의 각종 Au 전극막두께에 있어서의 감쇠상수(α)와 θ의 관계를 나타내는 도면.
도 32는 SiO2막의 막두께 H/λ=0.3에 있어서의 각종 Au 전극막두께에 있어서의 감쇠상수(α)와 θ의 관계를 나타내는 도면.
도 33은 SiO2막의 막두께 H/λ=0.35에 있어서의 각종 Au 전극막두께에 있어서의 감쇠상수(α)와 θ의 관계를 나타내는 도면.
도 34는 SiO2막의 막두께 H/λ=0.4에 있어서의 각종 Au 전극막두께에 있어서의 감쇠상수(α)와 θ의 관계를 나타내는 도면.
도 35는 SiO2막의 막두께 H/λ=0.45에 있어서의 각종 Au 전극막두께에 있어서의 감쇠상수(α)와 θ의 관계를 나타내는 도면.
도 36은 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 다양한 막두께의 Ag막으로 이루어지는 전극을 형성한 경우의 Ag막의 규격화 막두께(H/λ)와, 전기기계 결합계수(Ksaw))와의 관계를 나타내는 도면.
도 37은 오일러각 (0°, 113°, 0°), (0°, 126°, 0°) 및 (0°, 129°, 0°)의 3종류의 LiTaO3기판에 있어서, 전극막두께가 0이고, 다양한 막두께의 SiO2막을 성막한 경우의 SiO2막의 규격화 막두께(Hs/λ)와 주파수 온도계수(TCF)와의 관계를 나타내는 도면.
도 38은 오일러각 (0°, 120°, 0°)인 LiTaO3기판 상에, 0.1 이하인 규격화 막두께의 Ag막을 형성하고, 0∼0.5인 규격화 막두께의 SiO2막을 성막한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 39는 오일러각 (0°, 140°, 0°)인 LiTaO3기판 상에, 0.1 이하인 규격화 막두께의 Ag막을 형성하고, 0∼0.5인 규격화 막두께의 SiO2막을 성막한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 40은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Ag막을 형성하고, 규격화 막두께(Hs/λ)가 0.1인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 41은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Ag막을 형성하고, 규격화 막두께(Hs/λ)가 0.15인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 42는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Ag막을 형성하고, 규격화 막두께(Hs/λ)가 0.2인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 43은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Ag막을 형성하고, 규격화 막두께(Hs/λ)가 0.25인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 44는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Ag막을 형성하고, 규격화 막두께(Hs/λ)가 0.3인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 45는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Ag막을 형성하고, 규격화 막두께(Hs/λ)가 0.35인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 46은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Ag막을 형성하고, 규격화 막두께(Hs/λ)가 0.4인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 47은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Ag막을 형성하고, 규격화 막두께(Hs/λ)가 0.45인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 48은 오일러각 (0°, 120°, 0°)인 LiTaO3기판 상에, 0.1 이하인 규격화 막두께의 Cu막을 형성하고, 0∼0.5인 규격화 막두께의 SiO2막을 성막한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 49는 오일러각 (0°, 135°, 0°)인 LiTaO3기판 상에, 0.1 이하인 규격화 막두께의 Cu막을 형성하고, 0∼0.5인 규격화 막두께의 SiO2막을 성막한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 50은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Cu막을 형성하고, 규격화 막두께(Hs/λ)가 0.1인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 51은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Cu막을 형성하고, 규격화 막두께(Hs/λ)가 0.15인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 52는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Cu막을 형성하고, 규격화 막두께(Hs/λ)가 0.2인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 53은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Cu막을 형성하고, 규격화 막두께(Hs/λ)가 0.25인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 54는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Cu막을 형성하고, 규격화 막두께(Hs/λ)가 0.3인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 55는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Cu막을 형성하고, 규격화 막두께(Hs/λ)가 0.35인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 56은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Cu막을 형성하고, 규격화 막두께(Hs/λ)가 0.4인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 57은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 규격화 막두께(H/λ)가 0.1 이하인 각종 Cu막을 형성하고, 규격화 막두께(Hs/λ)가 0.45인 SiO2막을 적층한 경우의 감쇠상수(α)의 변화를 나타내는 도면.
도 58은 SiO2막의 규격화 막두께가 0.02일 때의 Al로 이루어지는 전극 및 Cu로 이루어지는 전극에 있어서의 전극지 1개당 반사율과 전극막두께의 관계를 나타내는 도면.
도 59는 감쇠상수가 0 또는 최소가 되는 θmin을 실현하기 위한 SiO2막의 규격화 막두께(Hs/λ)와, Cu막의 규격화 막두께(H/λ)의 관계를 나타내는 도면.
도 60은 오일러각 (0°, 120°, 0°)인 LiTaO3기판 상에, 다양한 두께의 SiO2막 및 다양한 두께의 텅스텐으로 이루어지는 IDT를 형성한 구조에 있어서의 감쇠상수(α)의 변화를 나타내는 도면.
도 61은 오일러각 (0°, 140°, 0°)인 LiTaO3기판 상에, 다양한 두께의SiO2막 및 다양한 두께의 텅스텐으로 이루어지는 IDT를 형성한 구조에 있어서의 감쇠상수(α)의 변화를 나타내는 도면.
도 62는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 텅스텐으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.1인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 텅스텐으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 63은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 텅스텐으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.2인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 텅스텐으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 64는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 텅스텐으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.3인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 텅스텐으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 65는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 텅스텐으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.4인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 텅스텐으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 66은 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 텅스텐으로 이루어지는 IDT를 형성하고, 다시 SiO2막을 형성한 경우의 텅스텐막의 막두께와, SiO2막의 막두께와, 음속과의 관계를 나타내는 도면.
도 67은 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 텅스텐으로 이루어지는 IDT를 형성하고, 다시 SiO2막을 형성한 경우의 텅스텐막의 막두께와, SiO2막의 막두께와, 음속과의 관계를 나타내는 도면.
도 68은 오일러각 (0°, 120°, 0°)인 LiTaO3기판 상에, 다양한 두께의 SiO2막 및 다양한 두께의 탄탈로 이루어지는 IDT를 형성한 구조에 있어서의 감쇠상수(α)의 변화를 나타내는 도면.
도 69는 오일러각 (0°, 140°, 0°)인 LiTaO3기판 상에, 다양한 두께의 SiO2막 및 다양한 두께의 탄탈로 이루어지는 IDT를 형성한 구조에 있어서의 감쇠상수(α)의 변화를 나타내는 도면.
도 70은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 탄탈로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.1인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 탄탈로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 71은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 탄탈로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.2인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 탄탈로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 72는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 탄탈로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.3인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 탄탈로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 73은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 탄탈로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.4인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 탄탈로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 74는 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 탄탈로 이루어지는 IDT를 형성하고, 그 위에 SiO2막을 형성한 구조에 있어서의 탄탈의 규격화 막두께와, SiO2의 규격화 막두께와, 음속과의 관계를 나타내는 도면.
도 75는 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 탄탈로 이루어지는 IDT가 형성되어 있고, 그 위에 SiO2막이 형성된 구조에 있어서의 탄탈의 규격화막두께와, SiO2의 규격화 막두께와, 음속과의 관계를 나타내는 도면.
도 76은 오일러각 (0°, 125°, 0°)인 LiTaO3기판 상에, 다양한 두께의 SiO2막 및 다양한 두께의 백금으로 이루어지는 IDT를 형성한 구조에 있어서의 감쇠상수(α)의 변화를 나타내는 도면.
도 77은 오일러각 (0°, 140°, 0°)인 LiTaO3기판 상에, 다양한 두께의 SiO2막 및 다양한 두께의 백금으로 이루어지는 IDT를 형성한 구조에 있어서의 감쇠상수(α)의 변화를 나타내는 도면.
도 78은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 백금으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.1인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 백금으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 79는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 백금으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.15인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 백금으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 80은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 백금으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.2인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 백금으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 81은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 백금으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.25인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 백금으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 82는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 백금으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.3인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 백금으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 83은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 백금으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.4인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 백금으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 84는 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 백금으로 이루어지는 IDT를 형성하고, 다시 SiO2막을 형성한 경우의 백금막의 막두께와, SiO2막의 막두께와, 음속과의 관계를 나타내는 도면.
도 85는 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 백금으로 이루어지는 IDT를 형성하고, 다시 SiO2막을 형성한 경우의 백금막의 막두께와, SiO2막의 막두께와, 음속과의 관계를 나타내는 도면.
도 86은 오일러각 (0°, 120°, 0°)인 LiTaO3기판 상에, 다양한 두께의 SiO2막 및 다양한 두께의 니켈로 이루어지는 IDT를 형성한 구조에 있어서의 감쇠상수(α)의 변화를 나타내는 도면.
도 87은 오일러각 (0°, 140°, 0°)인 LiTaO3기판 상에, 다양한 두께의 SiO2막 및 다양한 두께의 니켈로 이루어지는 IDT를 형성한 구조에 있어서의 감쇠상수(α)의 변화를 나타내는 도면.
도 88은 오일러각 (0°, 120°, 0°)인 LiTaO3기판 상에, 다양한 두께의 SiO2막 및 다양한 두께의 몰리브덴으로 이루어지는 IDT를 형성한 구조에 있어서의 감쇠상수(α)의 변화를 나타내는 도면.
도 89는 오일러각 (0°, 140°, 0°)인 LiTaO3기판 상에, 다양한 두께의 SiO2막 및 다양한 두께의 몰리브덴으로 이루어지는 IDT를 형성한 구조에 있어서의 감쇠상수(α)의 변화를 나타내는 도면.
도 90은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 니켈로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.1인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 니켈로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 91은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 니켈로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.2인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 니켈로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 92는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 니켈로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.3인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 니켈로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 93은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 니켈로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.4인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 니켈로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 94는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 몰리브덴으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.1인 SiO2막을형성한 탄성 표면파 장치에 있어서의 θ와, 몰리브덴으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 95는 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 몰리브덴으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.2인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 몰리브덴으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 96은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 몰리브덴으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.3인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 몰리브덴으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 97은 오일러각 (0°, θ, 0°)인 LiTaO3기판 상에, 다양한 두께의 몰리브덴으로 이루어지는 전극막을 형성하고, 다시 규격화 막두께 Hs/λ=0.4인 SiO2막을 형성한 탄성 표면파 장치에 있어서의 θ와, 몰리브덴으로 이루어지는 전극막의 규격화 두께(H/λ)와, 감쇠상수(α)와의 관계를 나타내는 도면.
도 98은 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 니켈로 이루어지는 IDT가 형성되어 있고, 다시 다양한 두께의 SiO2막이 형성된 경우의 니켈막의 막두께와, 음속과의 관계를 나타내는 도면.
도 99는 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 다양한 막두께의 니켈로 이루어지는 IDT가 형성되어 있고, 그 위에 SiO2막이 형성되어 있는 구조에 있어서의, SiO2막의 막두께와, 음속과의 관계를 나타내는 도면.
도 100은 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 몰리브덴으로 이루어지는 IDT가 형성되어 있고, 그 위에 다양한 막두께의 SiO2막이 형성된 경우의 몰리브덴의 규격화 막두께와, 음속과의 관계를 나타내는 도면.
도 101은 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 다양한 막두께의 몰리브덴으로 이루어지는 IDT를 형성하고, 다시 SiO2막을 형성한 구조에 있어서의 SiO2막의 규격화 막두께와, 음속과의 관계를 나타내는 도면.
도 102(a)∼(c)는 절연물층 표면의 평탄화를 도모하는 방법의 한 예로서의 에칭백법을 설명하기 위한 각 모식적 단면도.
도 103(a)∼(d)는 절연물층 표면을 평탄화하는 방법의 다른 예로서의 역스퍼터법을 설명하기 위한 각 모식적 단면도.
도 104(a) 및 (b)는 절연물층 표면을 평탄화하는 방법의 또 다른 예를 나타내는 모식적 단면도.
도 105(a)∼(c)는 절연물층 표면을 평탄화하는 다른 방법을 설명하기 위한 각 모식적 단면도.
도 106(a) 및 (b)는 본 발명이 적용되는 탄성 표면파 장치의 한 예로서의 1-포트형 공진자 및 2-포트형 공진자를 설명하기 위한 각 모식적 평면도.
도 107은 본 발명이 적용되는 탄성 표면파 장치로서의 래더형 필터를 설명하기 위한 모식적 평면도.
도 108은 본 발명이 적용되는 탄성 표면파 장치로서의 격자형 필터를 설명하기 위한 모식적 평면도.
도 109(a)∼(d)는 종래의 탄성 표면파 장치의 제조방법의 한 예를 나타내기 위한 모식적 단면도.
도 110은 종래의 탄성 표면파 장치의 한 예를 설명하기 위한 모식적 정면 단면도.
<도면내 주요부호의 설명>
1: LiTaO3기판2: 제 1 절연물층
3: 레지스트 패턴4: 금속막
4A: IDT전극5: 보호 금속막으로서의 Ti막
6: 제 2 절연물층11: 탄성 표면파 공진자
12. 13: 반사기21: 탄성 표면파 장치
22: LiTaO3기판23a, 23b: IDT
25: SiO2막
상술한 바와 같이, 특허문헌 2에서는 SiO2막을 평탄화함으로써 양호한 공진특성이 얻어진다는 것이 개시되어 있다. 본원 발명자들은 광대역의 필터를 얻기 위하여, 압전 기판으로서 전기기계 결합계수가 큰 LiTaO3기판을 이용하고, 그 외에는 특허문헌 2에 기재된 구조와 동일하게 하여 1-포트형 탄성 표면파 공진자를 제작하여 특성을 조사하였다. 즉, LiTaO3기판 상에 Al로 이루어지는 전극을 형성하고, SiO2막을 형성하여, 상기 SiO2막의 표면을 평탄화하였다. 그러나, SiO2막을 형성한 후에, 특성이 크게 열화되어 실용화할 수 없는 것이라는 것을 발견하였다.
전기기계 결합계수가 수정에 비하여 큰 LiTaO3기판이나 LiNbO3기판을 이용하면, 비대역폭은 매우 커지게 된다. 그러나, 본원 발명자들이 상세한 검토를 행한 결과, 도 2 및 도 3에 나타내는 바와 같이, LiTaO3기판 상에 Al로 이루어지는 전극을 형성하고, 다시 SiO2막을 형성한 경우, SiO2막의 표면을 평탄화함으로써, 반사계수가 0.02정도까지 격감하는 것을 알 수 있었다. 한편, 도 2 및 도 3은 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에 알루미늄, 금 또는 백금으로 이루어지는 IDT전극을 다양한 두께로 형성하고, 다시 SiO2막을 형성하여 이루어지는 탄성 표면파 장치의 전극막두께(H/λ)와, 반사계수와의 관계를 나타내는 도면이다. 한편, 도 2 및 도 3에 있어서의 실선은 SiO2막의 표면을 도 2 및 도 3 안에 모식적으로 나타낸 바와 같이, 평탄화하지 않은 경우의 반사계수의 변화를 나타내고, 파선은 SiO2막의 표면을 평탄화한 경우의 반사계수의 변화를 나타낸다.
도 2 및 도 3으로부터 알 수 있듯이, 종래의 Al로 이루어지는 전극을 이용한 경우에는, SiO2막의 표면을 평탄화함으로써, 전극막두께의 여하에 관계없이 반사계수는 0.02정도까지 격감하는 것을 알 수 있다. 이 때문에, 충분한 스톱밴드가 얻어지지 않게 되고, 반공진 주파수 근방에 날카로운 리플이 생긴다고 생각된다.
또한, 종래, 반사계수는 전극막두께가 증대함에 따라서 커진다는 것이 알려져 있다. 그러나, 도 2 및 도 3으로부터 알 수 있듯이, Al로 이루어지는 전극을 이용한 경우에는, 전극의 막두께를 크게 하였다 하더라도, SiO2막의 표면이 평탄화된 경우에는, 반사계수는 증대하지 않는다는 것을 알 수 있다.
이에 비하여 도 2 및 도 3으로부터 알 수 있듯이, Au나 Pt로 이루어지는 전극을 형성한 경우에는, SiO2막의 탄성 표면파를 평탄화한 경우에 있어서도, 전극의 막두께가 증대함에 따라서 반사계수가 커지는 것을 알 수 있다. 본원 발명자들은 이러한 발견에 기초하여 여러가지를 검토한 결과, 본 발명을 달성하기에 이른 것이다.
본 발명에 따르면, 압전성 기판과, 상기 압전성 기판 상에 형성되어 있고, Al보다도 고밀도인 금속 또는 상기 금속을 주성분으로 하는 합금으로 이루어지는 적어도 1개의 IDT전극과, 상기 적어도 1개의 IDT전극이 형성되어 있는 영역을 제외한 나머지 영역에 있어서, 상기 IDT전극과 거의 동일한 막두께로 형성된 제 1 절연물층과, 상기 IDT전극 및 제 1 절연물층을 피복하도록 형성된 제 2 절연물층을 구비하고, 상기 IDT전극의 밀도가 제 1 절연물층 밀도의 1.5배 이상으로 되어 있는탄성 표면파 장치가 제공된다. 본 발명에서는 공진 특성이나 필터 특성 등에 나타나는 리플이 대역 밖으로 이동함과 동시에 리플이 억압된다. 따라서, 양호한 특성을 실현할 수 있다.
본 발명에 따르면, 압전성 기판과, 상기 압전성 기판 상에 형성된 적어도 1개의 IDT전극과, 상기 IDT전극 상에 형성되어 있고, 또한 IDT전극을 구성하는 금속 또는 합금보다도 내부식성이 우수한 금속 또는 합금으로 이루어지는 보호 금속막과, 상기 적어도 1개의 IDT전극이 형성되어 있는 영역을 제외한 나머지 영역에 있어서, 상기 IDT전극과 보호 금속막의 합계 막두께와 거의 동일한 막두께를 갖도록 형성된 제 1 절연물층과, 상기 보호 금속막 및 제 1 절연물층을 피복하도록 형성된 제 2 절연물층을 구비하는 탄성 표면파 장치가 제공된다.
본 발명에서는 상기 IDT전극 및 보호 금속막으로 이루어지는 적층 구조의 평균 밀도가 제 1 절연물층 밀도의 1.5배 이상으로 되어 있고, 그것에 의해 공진 특성이나 필터 특성 상에 나타나는 불필요한 리플이 대역 밖으로 이동되고, 또한 공진된다.
본 발명에서는 상기 제 1, 제 2 절연물층이 SiO2에 의해 형성되고, 그것에 의해 주파수 온도특성이 양호한 탄성 표면파 장치를 제공할 수 있다.
본 발명에 따른 탄성 표면파 장치는, 바람직하게는 탄성 표면파의 반사를 이용한 탄성 표면파 장치이다. 탄성 표면파의 반사를 이용하는 구조로서는, 특별히 한정되지는 않지만, 압전성 기판의 대향 2단면(端面)의 반사를 이용한 단면 반사형탄성 표면파 장치가 구성되어도 되고, 혹은 IDT의 탄성 표면파 전파 방향 외측에 반사기를 형성한 탄성 표면파 장치여도 된다.
본 발명에 따른 탄성 표면파 장치는, 다양한 탄성 표면파 공진자나 탄성 표면파 필터에 이용할 수 있다. 이러한 탄성 표면파 공진자는 1-포트형 공진자여도 되고, 2-포트형 공진자여도 되며, 또한 탄성 표면파 필터는 2-포트형 공진자 필터여도 되고, 래더형 필터 또는 격자형 필터 등이여도 된다.
본 발명에 따른 탄성 표면파 장치에서는, 상기 전극이 IDT전극이다. IDT전극은 일방향성 전극이여도 되고, 그것에 의해 삽입 손실을 저감할 수 있다.
또한, 상기 전극은 반사기여도 된다.
본 발명에 따른 탄성 표면파 장치에서는, 상기 전극이 IDT전극 및 반사기 전극이다.
본 발명에서는, 상기 압전성 기판이 오일러각 (0±3°, 104°∼140°, 0±3°)인 LiTaO3기판이고, 상기 제 1, 제 2 절연물층이 SiO2로 구성되어 있으며, 제 1, 제 2 절연물층을 구성하고 있는 SiO2막의 합계 막두께를 Hs, 탄성 표면파의 파장을 λ라고 하였을 때에, Hs/λ가 0.03∼0.45의 범위로 되어 있고, 상기 전극의 두께를 H, 탄성 표면파의 파장을 λ라고 하였을 때에, 전극의 규격화 막두께(H/λ)가 하기의 수학식 1을 만족시키는 값으로 되어 있다.
(단, ρ는 전극의 평균 밀도)
상술한 바와 같이, 본 발명에서는 전극을 구성하는 금속으로서 금속이 이용된다. 이러한 금속으로서는, Au, Ag, Cu, W, Ta, Pt, Ni 또는 Mo 등을 들 수 있다.
본 발명에 있어서는, 후술하는 바와 같이 이들 금속 또는 이들 금속을 주성분으로 하는 합금, 혹은 이들 금속 혹은 합금으로 이루어지는 주된 금속막과, 다른 금속으로 이루어지는 적어도 1층의 금속막과의 종속된 적층막에 의해 전극이 구성되어도 된다. 이 경우, 금속의 종류에 따라서 전극의 규격화 막두께(H/λ) 및 압전성 기판의 오일러각 및 제 1, 제 2 절연물층을 SiO2막으로 구성한 경우의 상기 SiO2막의 합계의 규격화 막두께(Hs/λ)가 특정한 범위로 되고, 전기기계 결합계수 및 반사계수를 높일 수 있으며, 또한 양호한 주파수 온도특성을 실현할 수 있다. 또한, 상기 각 범위를 선택함으로써, 감쇠상수의 저하도 도모할 수 있다.
본 발명은, 본 발명에 따른 탄성 표면파 장치의 제조방법으로서, 압전성 기판을 준비하는 공정과, 상기 압전성 기판 일면의 전면에 제 1 절연물층을 형성하는 공정과, 적어도 1개의 IDT전극을 구비한 전극 패턴을 형성하기 위한 레지스트 패턴을 이용하여 상기 IDT전극이 형성되는 부분의 제 1 절연물층을 제거함과 동시에, 나머지 영역에 제 1 절연물층과 레지스트와의 적층 구조를 잔류시키는 공정과, 상기 제 1 절연물층이 제거되어 있는 영역에, Al보다도 고밀도인 금속 또는 상기 금속을 주성분으로 하는 합금으로 이루어지는 전극막을 제 1 절연물층과 거의 동일한 두께로 형성하여 적어도 1개의 IDT전극을 형성하는 공정과, 상기 제 1 절연물층 상에 잔류하고 있는 레지스트를 제거하는 공정과, 상기 제 1 절연물층 및 IDT전극 상을 피복하도록 제 2 절연물층을 형성하는 공정을 구비하는 것을 특징으로 한다.
본 발명에 따른 탄성 표면파 장치의 제조방법에 있어서도, 바람직하게는 상기 IDT전극을 구성하는 금속 혹은 합금의 밀도는, 제 1 절연물층 밀도의 1.5배 이상으로 되어 있고, 공진 특성이나 필터 특성 상에 나타나는 불필요한 리플이 대역 밖으로 이동되며, 또한 공진된다.
본 발명은 탄성 표면파 장치의 제조방법으로서, 본 발명에 따른 탄성 표면파 장치를 얻기 위한 것이다. 본 발명은 압전성 기판을 준비하는 공정과, 상기 압전성 기판 일면의 전면에 있어서 제 1 절연물층을 형성하는 공정과, 적어도 1개의 IDT전극 패턴을 형성하기 위한 레지스트 패턴을 이용하여 상기 전극이 형성되는 부분의 영역의 제 1 절연물층을 제거하고, 나머지 영역에 제 1 절연물층과 레지스트와의 적층 구조를 잔류시키는 공정과, 상기 제 1 절연물층이 제거되어 있는 영역에 IDT전극을 형성하기 위한 금속 또는 합금막을 형성하여, IDT전극을 형성하는 공정과, 상기 IDT전극을 형성한 후에 상기 IDT전극을 구성하는 금속 또는 합금보다도 내부식성이 우수한 금속 또는 합금으로 이루어지는 보호 금속막을 상기 IDT전극의 전면에 형성하고 상기 보호 금속막을 상기 제 1 절연물층의 높이와 거의 동일한 높이로 형성하는 공정과, 상기 제 1 절연물층 상의 레지스트 및 상기 레지스트 상에 적층되어 있는 보호 금속막을 제거하는 공정과, 상기 IDT전극 상에 형성된 보호 금속막 및 상기 제 1 절연물층을 피복하도록 제 2 절연물층을 형성하는 공정을 구비하는 것을 특징으로 한다.
본 발명에 있어서도, IDT전극 및 보호 금속막으로 이루어지는 적층 구조의 평균 밀도는, 바람직하게는 제 1 절연물층 밀도의 1.5배 이상으로 되고, 공진 특성이나 필터 특성 상에 나타나는 불필요한 리플이 대역 밖으로 이동되며, 또한 공진된다.
본 발명은 압전성 기판을 준비하는 공정과, 상기 압전성 기판 상에 전극을 형성하는 공정과, 상기 전극을 피복하도록 절연물층을 형성하는 공정과, 상기 전극이 존재하는 부분과 존재하지 않는 부분의 위쪽에 있어서의 절연물층의 요철을 평탄화하는 공정을 구비하는 탄성 표면파 장치의 제조방법이다.
본 발명에 있어서는, 바람직하게는 상기 평탄화 공정은 에칭백, 역스퍼터 또는 연마에 의해 행해진다.
(발명의 실시형태)
이하, 도면을 참조하면서 본 발명의 구체적인 실시예를 설명함으로써 본 발명을 명확하게 한다.
도 1 및 도 6을 참조하여, 본 발명의 제 1 실시예에 따른 탄성 표면파 장치의 제조방법을 설명한다.
도 1(a)에 나타낸 바와 같이, 우선 압전성 기판으로서 LiTaO3기판(1)을 준비한다. 본 실시예에서는 36°Y판 X전파, 오일러각으로 (0°, 126°, 0°)인 LiTaO3기판이 이용된다. 압전성 기판으로서는 다른 결정 방위의 LiTaO3기판을 이용하여도 되고, 혹은 다른 압전 단결정으로 이루어지는 것을 이용하여도 된다. 또한, 절연성기판 상에 압전성 박막을 적층하여 이루어지는 압전성 기판을 이용하여도 된다. 오일러각 (φ, θ, ψ)의 θ=컷트각 + 90°의 관계가 있다.
LiTaO3기판(1) 상에, 전면에 제 1 절연물층(2)을 형성한다. 본 실시예에서는 제 1 절연물층(2)은 SiO2막에 의해 형성되어 있다.
제 1 절연물층(2)의 형성 방법은 인쇄, 증착, 또는 스퍼터링 등의 적절한 방법에 의해 행할 수 있다. 또한, 제 1 절연물층(2)의 두께는 후에 형성되는 IDT전극의 두께와 동일하게 되어 있다.
다음으로, 도 1(b)에 나타낸 바와 같이, 포토리소그래피(photolithography) 기술을 이용하여 레지스트 패턴(3)을 형성한다. 레지스트 패턴(3)에서는, IDT가 형성되는 영역을 제외하고 레지스트가 위치하도록 레지스트 패턴(3)이 구성되어 있다.
다음으로, 도 1(c)에 화살표로 나타낸 바와 같이, 이온빔을 조사하는 반응성 이온 에칭법(RIE) 등에 의해 제 1 절연물층(2) 중, 레지스트(3)의 아래쪽에 위치하고 있는 부분을 제외한 나머지 부분을 제거한다.
불소계 가스에 의한 RIE에 의해 SiO2를 에칭한 경우, 중합 반응에 의해 잔사가 생기는 경우가 있다. 이 경우, RIE를 행한 후 BHF(버퍼드 불산) 등에 의해 처리함으로써 대응할 수 있다.
그러한 후, Cu막과 Ti막을 제 1 절연물층(2)과 동일한 두께로 성막한다. 도 1(d)에 나타내는 바와 같이, 제 1 절연물층(2)이 제거되어 있는 영역, 즉 IDT가 형성되는 영역에 Cu막(4)이 부여되고, 동시에 레지스트 패턴(3) 상에도 Cu막(4)이 부여된다. 다음으로, 전면 보호 금속막으로서 Ti막(5)을 형성한다. 도 1(e)에 나타내는 바와 같이, Ti막(5)은 IDT전극(4A)의 상면과, 레지스트 패턴(3) 상의 Cu막(4) 상에 부여되게 된다. 따라서, IDT전극(4A)은 측면이 제 1 절연물층(2)으로 피복되고, 상면이 Ti막(5)에 의해 피복되어 있다. 이렇게 하여 IDT전극(4A)과 보호 금속막이 형성되고, IDT전극(4A)의 두께와 보호 금속막으로서의 Ti막(5)의 두께의 합계 두께와, 제 1 절연물층(2)의 두께가 동일한 두께를 갖도록 구성된다.
그리고 나서, 레지스트 박리액을 이용하여 레지스트 패턴(3)을 제거한다. 이렇게 하여 도 1(f)에 나타낸 바와 같이, 제 1 절연물층(2)이 형성되어 있는 영역을 제외한 나머지 영역에 IDT전극(4A)이 형성되어 있고, IDT전극(4A)의 상면이 Ti막(5)에 의해 피복되어 있는 구조가 얻어진다.
그리고 나서, 도 1(g)에 나타낸 바와 같이, 전면에 제 2 절연물층(6)으로서 SiO2막을 형성한다.
이렇게 하여 도 6에 나타낸 1-포트형 탄성 표면파 공진자(11)를 얻었다.
한편, 도 1(a)∼(g)에서는 IDT전극(4A)이 형성되어 있는 부분만을 골라서 설명하였다. 그러나, 도 6에 나타낸 바와 같이, 탄성 표면파 공진자(11)는 IDT전극(4A)의 탄성 표면파 전파 방향 양측에 반사기(12,13)를 구비하고 있다. 반사기(12,13)도 또한 IDT전극(4A)과 동일한 공정에 의해 형성된다.
상기 실시예에서는 1-포트형 탄성 표면파 공진자(11)가 구성되어 있기 때문에, LiTaO3기판(1) 위에 1개의 IDT전극(4A)이 형성되어 있었지만, 탄성 표면파 장치의 용도에 따라서 복수의 IDT전극이 형성되어도 되고, 또한 상기와 같이 반사기가 IDT와 동일한 공정에 의해 형성되어도 되며, 반사기가 형성되지 않아도 된다.
비교를 위하여, 도 109에 나타낸 종래의 SiO2막을 갖는 탄성 표면파 장치의 제조방법에 준하여, 1-포트형 탄성 표면파 공진자를 제작하였다. 본 비교예에 있어서도, 기판 재료로서는 36°회전 Y판 X전파(오일러각으로 (0°, 126°, 0°))의 LiTaO3기판을 이용하고, IDT전극은 Cu에 의해 형성하였다. 도 109에 나타낸 제조방법으로부터 알 수 있듯이, IDT전극(53A)이 형성된 후에, SiO2막(54)이 형성되기 때문에, SiO2막(54)의 표면에 요철이 생기지 않을 수 없었다. 비교예에 있어서, Cu로 이루어지는 IDT전극의 규격화 막두께(h/λ)(h는 IDT전극의 두께, λ는 탄성 표면파의 파장)를 0.042로 하고, SiO2막의 규격화 막두께(Hs/λ)(Hs는 SiO2막의 두께)를 0.11, 0.22 및 0.33으로 한 경우의 임피던스 특성 및 위상 특성을 도 4에 나타낸다. 도 4로부터 알 수 있듯이, SiO2막의 규격화 막두께(Hs/λ)가 커짐에 따라서 반공진점에 있어서의 임피던스와 공진점에 있어서의 임피던스와의 비인 임피던스비가 작아지는 것을 알 수 있다.
또한, 도 5는 비교예에서 제작된 탄성 표면파 공진자의 SiO2막의 규격화 막두께(Hs/λ)와, 공진자의 MF(Figure of Merit)와의 관계를 나타낸다. 도 5로부터알 수 있듯이, SiO2막의 막두께가 두꺼워짐에 따라서 MF가 저하되는 것을 알 수 있다.
즉, 도 109에 나타낸 종래법에 준하여 IDT전극 및 SiO2막을 형성한 경우, 비록 Cu에 의해 IDT전극을 형성하였다 하더라도, SiO2막의 막두께가 두꺼워짐에 따라서 특성이 크게 열화되었다. 이것은 SiO2막 표면에 상술한 요철이 생기지 않을 수 없다는 것에 기인한다고 생각된다.
이에 비하여 본 실시예의 제조방법에 따르면, SiO2막의 막두께를 증가시킨 경우라도 특성의 열화가 생기기 어렵다는 것을 도 7∼도 9에 나타낸다.
도 7은 상기 실시예에 따라 탄성 표면파 공진자(11)를 얻은 경우의 SiO2막의 두께, 즉 제 2 절연물층(6)의 두께를 변화시킨 경우의 임피던스 특성 및 위상 특성의 변화를 나타낸 도면이다. 또한, 도 8 및 도 9의 파선은 각각 실시예에 있어서 SiO2막의 막두께(Hs/λ)를 변화시킨 경우의 공진자의 γ 및 MF의 변화를 나타낸 도면이다.
한편, 도 8 및 도 9에 있어서는 상기 비교예의 결과를 실선으로 나타낸다.
도 7을 도 4와 비교하면 명확히 알 수 있듯이, 상기 실시예에서는 비교예의 경우에 비하여, SiO2막의 규격화 막두께(Hs/λ)를 증가시켜도 임피던스의 저하가 생기기 어렵다는 것을 알 수 있다.
또한, 도 8 및 도 9의 결과로부터 알 수 있듯이, 비교예에 비하여 실시예의제조방법에 따르면, SiO2막의 규격화 막두께(Hs/λ)의 증가에 따른 특성의 열화가 억제된다는 것을 알 수 있다.
즉, 본 실시예의 제조방법에 따르면, 상기와 같이 SiO2막의 막두께를 증가시킨 경우라도 임피던스비의 저하가 생기기 어렵고, 특성의 열화를 억제할 수 있다.
한편, 도 10은 SiO2막의 막두께와, 비교예 및 실시예의 제조방법으로 얻어진 탄성 표면파 공진자의 주파수 온도특성(TCF)과의 관계를 나타낸 도면이다.
도 10에 있어서, 실선이 비교예, 파선이 실시예의 결과를 나타낸다.
도 10에서 알 수 있듯이, 실시예의 제조방법에 따르면, SiO2막의 막두께를 증가시킨 경우에 주파수 온도특성(TCF)을 막두께의 증가에 따라 이상적으로 개선할 수 있다는 것을 알 수 있다.
따라서, 상기 실시예의 제조방법을 채용함으로써, 특성의 열화가 생기기 어렵고, 온도특성을 효과적으로 개선할 수 있는 탄성 표면파 공진자를 제공할 수 있다는 것을 알 수 있다. 또한, 본 실시예의 제조방법에서는, IDT전극은 Al보다도 고밀도인 Cu에 의해 구성되어 있다. 따라서, IDT전극(4A)은 충분한 반사계수를 가지며, 공진 특성 상에 나타나는 원하지 않는 리플을 억제할 수 있다. 이것을 이하에서 설명한다.
Cu 대신에 Al막을 사용한 것을 제외하고는, 상기 실시예와 동일하게 하여 제 2 비교예의 탄성 표면파 공진자를 제작하였다. 단, SiO2막의 규격화 막두께(Hs/λ)는 0.08로 하였다. 즉, 제 1 절연물층 두께의 규격화 막두께를 0.08로 하였다. 이렇게 하여 얻어진 탄성 표면파 공진자의 임피던스 및 위상 특성을 도 11에 실선으로 나타낸다.
또한, SiO2막을 형성하지 않은 것을 제외하고는, 제 2 비교예와 동일하게 하여 구성된 탄성 표면파 공진자의 임피던스 및 위상 특성을 도 11에 파선으로 나타낸다.
도 11의 실선으로부터 알 수 있듯이, 상기 실시예의 제조방법에 따랐다고 하더라도 IDT전극을 Al로 형성하고, 또한 SiO2막을 형성한 경우에는, 도 11의 화살표(A)로 나타낸 큰 리플이 공진점과 반공진점의 사이에서 나타난다는 것을 알 수 있다. 또한, 이러한 리플은 SiO2를 갖지 않는 탄성 표면파 공진자에서는 나타나지 않는다는 것을 알 수 있다.
따라서, SiO2막의 형성에 의해 주파수 온도특성의 개선 등을 도모하고자 하여도, Al에 의해 IDT전극을 형성한 경우에는 상기 리플(A)이 나타나고, 특성의 열화를 일으킨다는 것을 알 수 있다. 본원 발명자는 이점에 대하여 다시 검토한 결과, IDT전극으로서 Al보다도 고밀도인 금속을 이용하면, IDT전극의 반사계수를 높일 수 있고, 그것에 의해 상기 리플(A)을 억제할 수 있다는 것을 발견하였다.
즉, 상기 실시예와 동일한 제조방법에 따라, 단, IDT전극(4)을 구성하는 금속의 밀도를 여러가지로 다르게 하여, 상기 실시예와 동일하게 하여 탄성 표면파 공진자를 제작하였다. 이렇게 하여 얻어진 탄성 표면파 공진자의 임피던스 특성을도 12(a)∼(e)에 나타낸다. 도 12(a)∼(e)는 각각 IDT전극 및 보호 금속막의 적층 구조의 평균 밀도(ρ1)의 제 1 절연물층의 밀도(ρ2)에 대한 비(ρ1/ρ2)가 2.5, 2.0, 1.5, 1.2 및 1.0인 경우의 결과를 나타낸다.
도 12(a)∼(e)로부터 알 수 있듯이, 도 12(a)∼(c)에서는 상기 리플(A)이 대역 밖으로 이동되고, 더욱이 도 12(a)에서는 상기 리플(A)이 현저하게 억압되고 있다는 것을 알 수 있다.
따라서, 도 12의 결과로부터 IDT전극 및 보호 금속막의 적층 구조의 제 1 절연물층에 대한 밀도비를 1.5배 이상으로 하면, 상기 리플(A)을 공진 주파수-반공진 주파수의 대역 외측으로 이동시켜서 양호한 특성이 얻어진다는 것을 알 수 있다. 또한, 보다 바람직하게는 상기 밀도비를 2.5배 이상으로 하면, 리플 자체를 작게할 수 있다는 것을 알 수 있다.
도 12(a)∼(e)에서는, 상기 실시예에 따라 IDT전극(4A) 상에 Ti막이 적층되어 있기 때문에, 상기 평균 밀도가 이용되었지만, 본 발명에 있어서는 IDT전극(4A) 상에 보호 금속막이 형성되지 않아도 된다. 그 경우에는 IDT전극(4A)의 두께를 제 1 절연물층의 두께와 동일하게 하고, IDT전극의 밀도의 제 1 절연물층의 밀도에 대한 비를 1.5배 이상으로 하는 것이 바람직하고, 보다 바람직하게는 2.5배 이상으로 하면 되며, 상기와 동일한 효과가 얻어진다는 것이 확인되었다.
따라서, SiO2막에 의해 IDT전극을 피복하여 이루어지는 탄성 표면파 공진자에 있어서, IDT전극의 밀도 또는 IDT전극과 보호 금속막과의 적층체의 평균 밀도를, IDT전극의 측방에 위치하는 제 1 절연물층의 밀도보다도 크게 하면, IDT전극의 반사계수를 높일 수 있고, 그것에 의해 공진점-반공진점 사이에 나타나는 특성의 열화를 억제할 수 있다는 것을 알 수 있다.
한편, Al보다 고밀도인 금속 또는 합금으로서는, Cu 외에 Ag, Au 등이나 이들을 주성분으로 하는 합금을 들 수 있다.
또한, 바람직하게는 상기 실시예와 같이 IDT전극 상에 보호 금속막을 적층한 구조로 하면, 도 1(a)∼(g)에 나타낸 제조방법에서 알 수 있듯이, 레지스트 패턴(3)을 박리할 때에 IDT전극(4A)의 측면이 제 1 절연물층(2)에 의해 피복되어 있고, 또한 상면이 보호 금속막(6)에 의해 피복되어 있기 때문에, IDT전극(4A)의 부식을 방지할 수 있다. 따라서, 보다 한층 양호한 특성을 갖는 탄성 표면파 공진자를 제공할 수 있다는 것을 알 수 있다.
또한, SiO2이외의 SiOxNy등의 다른 온도특성 개선 효과가 있는 절연성 재료에 의해 제 1, 제 2 절연물층을 형성하여도 된다. 또한, 제 1, 제 2 절연물층은 다른 절연성 재료로 구성하여도 되고, 상기와 같이 동일한 재료로 구성하여도 된다.
도 13은 오일러각 (0°, 126°, 0°)인 LiTaO3기판 상에, 다양한 두께의 다양한 금속을 이용하여 IDT전극을 형성한 경우의 IDT의 규격화 막두께(H/λ)와, 전기기계 결합계수의 관계를 나타낸 도면이다.
도 13에서 얻어지는, Al에 비하여 전기기계 결합계수가 커지는 전극의 규격화 막두께를 각 금속에 대하여 조사하였더니, 도 14에 나타낸 결과가 얻어졌다.즉, 도 14는 상기 LiTaO3기판 상에, 다양한 밀도의 금속으로 이루어지는 IDT전극을 형성한 경우에, 상술한 바와 같이 Al로 이루어지는 IDT전극을 형성한 경우에 비하여 전기기계 결합계수가 커지는 전극막두께 범위를 나타낸 도면이다.
도 14에 있어서, 각 금속으로 이루어지는 전극의 막두께 범위 중 상한값이 Al보다도 전기기계 결합계수가 커지는 범위의 한계값이고, 각 금속의 전극막두께 범위의 하한값은 제작 한계를 나타낸다. 전기기계 결합계수가 큰 전극막두께의 범위를 y, 밀도를 x로하여 상한값을 이차식으로 근사(近似)하면, y=0.00025x2- 0.01056x + 0.16473 이 된다.
따라서, 후술하는 각 전극 재료별 구체적인 실시예의 설명으로부터 알 수 있듯이, 14°∼50°회전 Y판 X전파(오일러각으로 (0°, 104°∼140°, 0°))의 LiTaO3로 이루어지는 압전 기판 상에 전극이 형성되어 있고, 또한 SiO2막은 규격화 막두께(Hs/λ) 0.03∼0.45의 범위로 형성되어 있는 구조에 있어서, 전극의 규격화 막두께(H/λ)가 하기 수학식 1을 만족시키는 경우, 도 14의 결과로부터 알 수 있듯이 전기기계 결합계수를 높일 수 있다.
[수학식 1]
(ρ는 전극의 평균 밀도)
본 발명에 있어서, 전극은 상술한 알루미늄보다도 밀도가 높은 금속을 이용하여 구성되어 있는 것을 특징으로 한다. 이 경우, 전극은 알루미늄보다도 밀도가 높은 금속으로 구성되어 있어도 되고, 혹은 알루미늄을 주성분으로 하는 합금으로 구성되어 있어도 된다. 또한, 알루미늄 혹은 알루미늄을 주성분으로 하는 합금으로 이루어지는 주된 금속막과, 상기 금속막과 다른 금속으로 이루어지는 종속된 금속막의 적층 구조로 구성되어 있어도 된다. 적층막에 의해 전극이 구성되어 있는 경우, 전극의 평균 밀도를 ρ, 주된 전극층의 금속 밀도를 ρ0으로 한 경우, ρ0×0.7≤ρ≤ρ0×1.3 을 만족하는 평균 밀도이면 된다.
또한, 본 발명에 있어서는 상기와 같이 제 2 절연물층의 표면이 평탄화되는데, 이 평탄화란 전극의 막두께가 30% 이하의 요철을 갖는 것이라면 된다. 30%를 초과하면, 평탄화에 의한 효과가 충분히 얻어지지 않는 경우가 있다.
또한, 상기와 같이 제 2 절연물층의 평탄화는 다양한 방법으로 행해진다. 예를 들면, 에칭백에 의한 평탄화 방법, 역스퍼터 효과에 의한 사입사 효과를 이용한 평탄화 방법, 절연물층 표면을 연마하는 방법, 혹은 전극을 연마하는 방법 등을 들 수 있다. 이들 방법은 2종 이상이 병용되어도 된다. 이들 방법의 상세를 도 102∼도 105에 설명한다.
도 102(a)∼(c)는 에칭백 방법에 의해 절연물층 표면을 평탄화하는 방법이다. 우선, 도 102(a)에 나타낸 바와 같이, 압전성 기판(41) 상에 전극(42)이 형성되고, 그 후 절연물층(43)이 형성된다. 도 102(b)에 나타낸 바와 같이 절연물층(43) 상에 레지스트(44)가 스핀코팅 등에 의해 형성된다. 레지스트(44)의 표면은 평탄하다. 따라서, 이 상태로부터 반응성 이온에칭에 의해 에칭함으로써,즉 에칭백에 의해 SiO2등으로 이루어지는 절연물층(43)의 표면을 평탄화할 수 있다(도 102(c)).
도 103(a)∼(d)는 역스퍼터법을 설명하기 위한 각 모식적 단면도이다. 여기에서는 압전성 기판(41) 상에 전극(42)이 형성되고, 그 후 절연물층(43)이 형성된다. 그리고, 아르곤이온 등을 스퍼터링에 의해 절연물층(43)의 표면에 조사한다. 이 이온은 기판(41)을 스퍼터하기 위하여 이용되고 있다. 이온이 기판에 충돌하여 스퍼터링을 행한 경우, 평탄한 면에 입사하는 것 보다도, 경사진 면에 입사하는 경우에 큰 스퍼터 효과를 얻는다. 이것은 사입사 효과로서 알려져 있다. 이 효과에 의해, 절연물층(43)의 표면이 도 103(b)∼(d)에 나타낸 바와 같이, 스퍼터링을 진행함에 따라 평탄화된다.
도 104(a) 및 (b)는 절연물층을 연마함으로써 평탄화하는 방법을 설명하기 위한 모식적 단면도이다. 도 104(a)에 나타낸 바와 같이, 기판(41) 상에 전극(42) 및 절연물층(43)을 형성한 후, 기계적 또는 화학적으로 연마함으로써, 절연물층(43)의 표면을 평탄화할 수 있다.
도 105(a)∼(c)는 전극을 연마함으로써 평탄화를 도모하는 방법이다. 여기에서는, 도 105(a)에 나타낸 바와 같이 기판(41) 상에 제 1 절연물층(45)을 형성한 후, 전극 재료로 이루어지는 금속막(42A)을 전면에 증착 등에 의해 형성된다. 그 후, 도 105(b)에 나타낸 바와 같이 금속막(42A)을 기계적 또는 화학적으로 연마함으로써, 전극(42)과, 전극(42)이 형성되어 있는 영역의 주위 영역에 형성된 제 1절연물층(45)을 형성한다. 이렇게 하여, 제 1 절연물층(45) 및 전극(42)의 상면이 평탄화된다. 그 후, 도 105(c)에 나타낸 바와 같이, 제 2 절연물(46)을 형성함으로써, 표면이 평탄한 절연물층을 형성할 수 있다.
본 발명은 다양한 탄성 표면파 장치에 적용할 수 있다. 이러한 탄성 표면파 장치의 예를 도 106(a) 및 (b)∼도 108에 나타낸다. 도 106(a) 및 (b)는 각각 1-포트형 탄성 표면파 공진자(47) 및 2-포트형 탄성 표면파 공진자(48)의 전극 구조를 나타내는 모식적 평면도이다. 또한, 도 106(b)에 나타내는 2-포트형 탄성 표면파 공진자(48)와 동일한 전극 구조를 이용하여 2-포트형 탄성 표면파 공진자 필터를 구성하여도 된다.
또한, 도 107 및 도 108은 각각 래더형 필터 및 격자형 필터의 전극 구조를 나타낸 모식적 평면도이다. 도 107 및 도 108에 나타낸 래더형 필터(49a) 및 격자형 필터(49b)와 같은 전극 구조를 압전성 기판 상에 형성함으로써, 본 발명에 따라 래더형 필터 및 격자형 필터를 구성할 수 있다.
본 발명은 도 106 및 도 107에 나타낸 전극 구조를 갖는 탄성 표면파 장치에 한하지 않고, 다양한 탄성 표면파 장치에 적용할 수 있다.
또한, 본 발명에 따른 탄성 표면파 장치에서는, 바람직하게는 누설 탄성파를 이용한 탄성 표면파 장치가 구성된다. 일본 특허공개 평6-164306호 공보에는 Au 등의 무거운 금속으로 이루어지는 전극을 갖는 탄성 표면파 장치로서, 전파 감쇠가 없는 러브파를 이용한 탄성 표면파 장치가 개시되어 있다. 여기에서는, 무거운 금속을 전극으로서 이용함으로써, 전파되는 탄성 표면파의 음속이 기판의 느린 횡파벌크파보다도 느리게 되고, 그것에 의해 누설 성분이 없어지며, 비누설 탄성 표면파로서의 러브파가 이용되고 있다.
그러나, 상기 러브파에서는 음속이 필연적으로 느려지고, 그것에 동반하여 IDT의 피치가 작아지지 않을 수 없다. 따라서, 가공의 난이도가 높아지고, 가공의 정밀도가 열화된다. 또한, IDT의 선폭도 작아지고, 저항에 의한 손실도 증대한다. 따라서, 손실이 커지지 않을 수 없다.
이에 비하여 본 발명에서는, 상기와 같은 러브파를 이용한 탄성 표면파 장치와는 달리, Al보다도 무거운 금속으로 이루어지는 전극을 이용하고 있는 것에 상관없이, 음속이 빠른 누설 탄성 표면파를 바람직하게 이용할 수 있고, 그 경우에도 전파 손실의 저감을 도모할 수 있다. 따라서, 저손실의 탄성 표면파 장치를 구성할 수 있다.
이하, 상술한 결과를 근거로 하여 전극을 Al보다도 밀도가 큰 금속으로 구성한 경우의 각각의 예에 대하여, 금속 재료마다 설명하기로 한다.
본 발명에서 이용되는 Al보다도 밀도가 큰 금속이란, (1)밀도 15000∼23000kg/m3및 영률 0.5×1011∼1.0×1011N/m2혹은 횡파음속이 1000∼2000m/s인 금속, 예를 들면 Au, (2)밀도 5000∼15000kg/m3및 영률 0.5×1011∼1.0×1011N/m2혹은 횡파음속이 1000∼2000m/s인 금속, 예를 들면 Ag, (3)밀도 5000∼15000kg/m3및 영률 1.0×1011∼2.05×1011N/m2혹은 횡파음속이 2000∼2800m/s인 금속, 예를 들면 Cu, (4)밀도 15000∼23000kg/m3및 영률 2.0×1011∼4.5×1011N/m2혹은 횡파음속이 2800∼3500m/s인 금속, 예를 들면 텅스텐, (5)밀도 15000∼23000kg/m3및 영률 1.0×1011∼2.0×1011N/m2혹은 횡파음속이 2000∼2800m/s인 금속, 예를 들면 탄탈, (6)밀도 15000∼23000kg/m3및 영률 1.0×1011∼2.0×1011N/m2혹은 횡파음속이 1000∼2000m/s인 금속, 예를 들면 백금, (7)밀도 5000∼15000kg/m3및 영률 2.0×1011∼4.5×1011N/m2혹은 횡파음속이 2800∼3500m/s인 금속, 예를 들면 Ni, Mo를 들 수 있다.
[전극이 Au를 주성분으로 하는 실시예]
도 15는 본 발명의 다른 실시예에 따른 탄성 표면파 장치로서의 종결합 공진자 필터를 설명하기 위한 평면도이다.
탄성 표면파 장치(21)는 LiTaO3기판(22)의 상면에 IDT(23a,23b) 및 반사기(24a,24b)를 형성한 구조를 갖는다. 또한, IDT(23a,23b) 및 반사기(24a,24b)를 피복하도록 SiO2막(25)이 형성되어 있다. 한편, LiTaO3기판(22)으로서는 25°∼58°회전 Y판 X전파(오일러각 (0°, 115°∼148°, 0°)) LiTaO3기판이 이용된다. 이 범위 밖의 컷각의 회전 Y판 X전파 LiTaO3기판에서는 감쇠상수가 크고, TCF도 악화된다.
IDT(23a,23b) 및 반사기(24a,24b)는 Al에 비하여 밀도가 높은 금속에 의해 구성된다. 이러한 금속으로서는 Au, Pt, W, Ta, Ag, Mo, Cu, Ni, Co, Cr, Fe, Mn, Zn 및 Ti로 이루어지는 군에서 선택된 적어도 1종의 금속 또는 상기 적어도 1종을 주성분으로 하는 합금을 들 수 있다.
상기와 같이 Al에 비하여 밀도가 높은 금속에 의해 IDT(23a,23b) 및 반사기(24a,24b)가 구성되어 있기 때문에, IDT(23a,23b) 및 반사기(24a,24b)의 막두께를 Al을 이용한 경우에 비하여 얇게 한 경우에 있어서도, 도 16, 도 17에 나타낸 바와 같이 전기기계 결합계수 및 반사계수를 높일 수 있다.
그리고, 상기와 같이 전극막두께를 얇게 할 수 있다. SiO2막(25)의 두께에 대해서는 후술하는 실험예로부터 알 수 있듯이, 탄성 표면파의 파장으로 규격화된 막두께(Hs/λ)가 0.03∼0.45의 범위인 것이 바람직하다. Hs는 제 1, 제 2 절연물층을 SiO2로 구성한 경우의 합계 두께, λ는 탄성 표면파의 파장을 나타낸다. 이 범위로 함으로써, SiO2막이 없는 경우보다 감쇠상수를 대폭 작게 할 수 있고, 저손실화가 가능하게 된다.
IDT를 구성하는 재료에 따라서도 다르지만, 예를 들면 Au막으로 이루어지는 경우, IDT(23a,23b)의 탄성 표면파의 파장으로 규격화된 막두께는 0.013∼0.030이 바람직하다. Au막이 얇으면, IDT가 리드 저항을 갖기 때문에, 보다 바람직하게는 0.021∼0.03이 바람직하다.
본 발명에 따른 탄성 표면파 장치에서는, 상기와 같이 LiTaO3기판(22) 상에Al보다도 밀도가 큰 금속에 의해 IDT(23a,23b)가 구성되어 있고, 상기 IDT(23a,23b)의 전극막두께를 얇게 할 수 있다. 따라서, 양호한 특성을 가지며, 또한 SiO2막(25)의 형성에 의해 양호한 주파수 온도특성이 실현된다. 이것을 구체적인 예에 근거하여 설명한다.
36°회전 Y판 X전파, 오일러각으로 (0°, 126°, 0°)인 LiTaO3기판 상에, Al로 이루어지는 IDT를 형성한 경우, 및 Au, Ta, Ag, Cr, W, Cu, Zn, Mo, Ni로 이루어지는 IDT가 여러가지 막두께로 형성한 경우의 전기기계 결합계수(Ksaw) 및 감쇠상수(α)와 반사계수|ref|의 변화를 도 16, 도 18 및 도 17에 각각 나타낸다. 수치 계산은 J.J Champbell and W.R. Jones: IEEE Trans. Sonic & Ultrason.SU-15. p209(1968)의 방법에 따르고, 전극은 전면 동일하게 하여 계산을 행하였다.
도 16으로부터 알 수 있듯이, Al로 이루어지는 IDT에 있어서, 규격화된 막 두께(H/λ)가 0.10인 경우, 전기기계 결합계수(Ksaw)는 약 0.27이다. H는 두께, λ는 탄성 표면파의 파장을 나타낸다. 이에 비해, Au, Ta, Ag, Cr, W, Cu, Zn, Mo, Ni로 이루어지는 IDT에서는 H/λ를 0.013∼0.035의 범위로 한 경우, 보다 큰 전기기계 결합계수(Ksaw)를 실현할 수 있다. 그러나, 도 18로부터 알 수 있듯이, 막두께(H/λ)의 여하에 관계없이, Al로 이루어지는 IDT에서는 감쇠상수(α)가 거의 0인데 비하여, Au, Ta, Ag, Cr, W, Cu, Zn, Mo, Ni로 이루어지는 IDT에서는 감쇠상수가 매우 커진다.
도 25는 오일러각으로 (0°, θ, 0°)인 LiTaO3기판 상에, Au로 이루어지는 IDT 및 SiO2막을 형성한 구조에 있어서의 θ와, 전기기계 결합계수와의 관계를 나타낸 도면이다. 여기에서는 Au로 이루어지는 IDT의 규격화 막두께를 0.022, 0.025 및 0.030으로 한 경우, 및 SiO2막의 규격화 막두께(Hs/λ)를 0.00(SiO2막을 성막하지 않음), 0.10, 0.20, 0.30 및 0.45로 변화시켰다.
도 25로부터 알 수 있듯이, SiO2막이 두꺼워짐에 따라서 전기기계 결합계수(Ksaw)가 작아지는 것을 알 수 있다. 또한, 후술하는 바와 같이 SiO2막에 의한 특성의 열화를 억제하기 위하여, IDT의 막두께를 얇게 한 경우를 생각해 본다. 상술한 도 16으로부터 알 수 있듯이, 종래의 Al로 이루어지는 IDT에 있어서 규격화 막두께를 0.04까지 얇게 한 경우, SiO2막이 형성되어 있지 않은 경우라도 전기기계 결합계수(Ksaw)는 0.245로 작아진다. 또한, Al로 이루어지는 IDT의 규격화 막두께를 0.04로 하고, SiO2막을 형성한 경우에는, 전기기계 결합계수(Ksaw)는 더욱 작아지고, 실용상 광대역화가 곤란해진다.
이에 비하여, 도 25로부터 알 수 있듯이, Au로 이루어지는 IDT를 형성하고, SiO2막을 형성한 구조에서는, 오일러각의 θ를 128.5°이하로 함으로써, SiO2막의 규격화 막두께(Hs/λ)를 0.45정도로 한 경우라도 전기기계 결합계수(Ksaw)는 0.245 이상이 되는 것을 알 수 있다. 또한, 규격화 막두께가 0.30정도인 SiO2막을 형성한경우에는 오일러각의 θ를 132°이하로 함으로써, 전기기계 결합계수(Ksaw)를 0.245 이상으로 할 수 있다. 한편, 후술하는 바와 같이 오일러각의 θ가 115°보다도 작은 경우에는, 감쇠상수가 커지게 되어 실용적이지 않다. 따라서, 25°∼42°회전 Y판 X전파(오일러각으로 (0±3°, 115°∼132°, 0±3°)), 보다 바람직하게는 25°∼38.5°회전 Y판 X전파(오일러각으로 (0±3°, 115°∼128.5°, 0±3°))의 LiTaO3기판을 이용하는 것이 바람직하다는 것을 알 수 있다.
한편, 36°회전 Y판 X전파, 오일러각으로 (0°, 126°, 0°)인 LiTaO3기판의 주파수 온도특성(TCF)은 -30∼-40ppm/℃로 충분하지 않다. 이 주파수 온도특성(TCF)을 ±20ppm/℃의 범위 내가 되도록 개선하기 위하여, 36°회전 Y판 X전파, 오일러각으로 (0°, 126°, 0°)인 LiTaO3기판 상에, Au로 이루어지는 IDT를 형성하고, 다시 SiO2막을 다양한 막두께로 형성한 경우의 주파수 온도특성의 변화를 도 19에 나타낸다. 도 19에 있어서, ○는 이론값을 나타내고, ×는 실험값을 나타낸다. 여기에서는 Au로 이루어지는 IDT의 규격화 막두께는 H/λ=0.020이다.
도 19로부터 알 수 있듯이, SiO2막의 형성에 의해 주파수 온도특성이 개선되는 것을 알 수 있다. 특히 SiO2막의 규격화된 막두께(Hs/λ)가 0.25 근방인 경우, TCF가 0이 되어 바람직하다는 것을 알 수 있다.
또한, 회전 Y판 X전파 LiTaO3기판으로서 컷각이 36°(오일러각으로 (0°, 126°, 0°)) 및 38°(오일러각으로 (0°, 128°, 0°))인 2종류의 오일러각의LiTaO3기판을 이용하고, Au로 이루어지는 IDT의 막두께 및 SiO2막의 막두께를 다양하게 변화시킨 경우의 감쇠상수(α)의 변화를 수치해석 하였다. 결과를 도 20 및 도 21에 나타낸다. 도 20 및 도 21의 Au의 막두께값은 H/λ이다. 도 20 및 도 21로부터 알 수 있듯이, Au로 이루어지는 IDT의 막두께의 여하에 관계없이 SiO2막의 막두께를 선택하면, 감쇠상수(α)를 작게할 수 있다는 것을 알 수 있다. 즉, 도 20 및 도 21로부터 알 수 있듯이, SiO2막의 막두께(Hs/λ)를 0.03∼0.45, 보다 바람직하게는 0.10∼0.35의 범위로 하면, 어떤 오일러각의 LiTaO3기판 및 어떤 막두께의 Au로 이루어지는 IDT를 형성한 경우라도 감쇠상수(α)가 매우 작게 될 수 있다는 것을 알 수 있다.
또한, 도 17로부터 Au로 이루어지는 IDT를 이용하면, 얇은 막두께라도 Al에 비하여 충분히 큰 반사계수가 얻어진다는 것을 알 수 있다.
따라서, 상기 도 16∼도 21의 결과로부터, LiTaO3기판 상에 막두께(H/λ)가 0.013∼0.030인 Au로 이루어지는 IDT를 형성한 경우, SiO2막의 막두께(Hs/λ)를 0.03∼0.45의 범위로 하면, 큰 전기기계 결합계수가 얻어질 뿐만 아니라, 감쇠상수(α)를 매우 작게 하고, 또한 충분한 반사계수를 얻을 수 있다.
상술한 실시예에 있어서, 컷각 36°(오일러각으로 (0°, 126°, 0°))인 LiTaO3기판 상에, H/λ=0.020인 규격화 막두께의 Au로 이루어지는 IDT를 형성하고, 다시 규격화 막두께 Hs/λ=0.1인 SiO2막을 형성하여 이루어지는 실시예의 탄성 표면파 장치(11)의 감쇠량-주파수 특성을 도 22에 파선으로 나타낸다. 또한, 비교를 위하여, 상기 탄성 표면파 필터에 있어서 SiO2막을 형성하기 전의 구조의 감쇠량 주파수 특성을 실선으로 나타낸다.
도 22로부터 알 수 있듯이, SiO2막의 형성에 의해 전기기계 결합계수가 0.30에서 0.28로 약간 작아짐에도 불구하고, 삽입 손실이 개선되고 있다는 것을 알 수 있다. 따라서, 도 22로부터 알 수 있듯이, SiO2막을 상기 특정 범위의 두께로 하면, 감쇠상수(α)가 작아지는 것을 뒷받침 할 수 있다.
본원 발명자는 상술한 발견에 기초하여, 다양한 오일러각의 회전 Y판 X전파 LiTaO3기판 상에, 규격화 막두께가 0.02인 Au로 이루어지는 IDT를 형성하고, 다시 다양한 두께의 SiO2막을 형성하여 1-포트형 탄성 표면파 공진자를 시작(試作)하였다. 이 경우, SiO2막의 규격화 막두께는 0.10, 0.20, 0.30 및 0.45로 하였다. 이렇게 하여 얻어진 각 1-포트형 탄성 표면파 공진자의 Q값을 측정하였다. 결과를 도 26에 나타낸다.
일반적으로 공진자의 Q값이 클수록 필터로서 사용한 경우의 통과 대역으로부터 감쇠역에 걸쳐서의 필터 특성의 급준성이 높아진다. 따라서, 급준한 필터를 필요로 할 때에는 Q값은 큰 편이 바람직하다. 도 26으로부터 알 수 있듯이, SiO2막의 막두께의 여하에 관계없이, 컷각이 48°회전 Y판, 오일러각으로 (0°, 138°, 0°) 부근에서 Q값이 최대가 되고, 컷각 42°∼58°(오일러각으로 (0°, 132°∼148°,0°))의 범위에서 Q값이 비교적 크다는 것을 알 수 있다.
따라서, 도 26으로부터 알 수 있듯이, 컷각 42°∼58°회전 Y판(오일러각으로 (0°, 132°∼148°, 0°))의 LiTaO3기판을 이용하여, 상기 LiTaO3기판 상에 Al보다도 밀도가 높은 금속으로 이루어지는 적어도 1개의 IDT를 형성하고, 다시 SiO2막을 IDT를 피복하도록 LiTaO3기판 상에 형성한 구조로 함으로써, 큰 Q값을 얻을 수 있다는 것을 알 수 있다. 바람직하게는 도 26으로부터 알 수 있듯이, 컷각은 46.5°∼53°회전 Y판(오일러각으로 (0°, 136.5°∼143°, 0°))이 된다.
한편, 본 발명에 있어서는 IDT의 상면에 밀착층이 형성되어도 된다. 즉, 도 27(a)에 나타낸 바와 같이, LiTaO3기판(32) 상에 IDT(33)가 형성되어 있고, IDT(33)의 상면에 밀착층(34)이 제작되어도 된다. 밀착층(34)은 IDT(33)와 SiO2막(35)의 사이에 배치되어 있다. 밀착층(34)은 SiO2막(35)의 IDT(33)에 대한 밀착 강도를 높이기 위하여 형성되어 있다. 이러한 밀착층(34)을 구성하는 재료로서는, Pd 또는 Al, 혹은 이들의 합금이 바람직하게 이용된다. 또한, 금속에 한하지 않고, ZnO 등의 압전 재료나 Ta2O3혹은 Al2O3등의 다른 세라믹스를 이용하여 밀착층(34)을 구성하여도 된다. 밀착층(34)의 형성에 의해, Al보다도 밀도가 높은 금속으로 이루어지는 IDT(33)와 SiO2막(35)과의 밀착 강도가 높아지고, 그것에 의해 SiO2막의 박리가 억제된다.
밀착층(34)의 두께는 탄성 표면파 전반으로의 영향을 주지 않기 위해서는,탄성 표면파 파장의 1% 정도 이하의 두께로 하는 것이 바람직하다. 또한, 도 27(a)에서는 IDT(33)의 상면에 밀착층(34)이 형성되어 있었지만, 도 27(b)에 나타낸 바와 같이 LiTaO3기판 상에 SiO2막(35)과의 계면에도 밀착층(34)을 형성하여도 된다. 또한, 도 27(c)에 나타낸 바와 같이, 밀착층(34)은 IDT(33)의 상면뿐만 아니라 측면도 피복하도록 형성되어도 된다.
또한, SiO2막의 밀착 강도를 개선하는 다른 구성으로서, IDT 이외의 버스바나 외부와의 접속용 패드를 포함하는 복수의 전극에 있어서, 상기 복수의 전극을 각각 IDT와 동일한 재료로 이루어지는 베이스 금속층과, 베이스 금속층 상에 적층되어 있고, Al 또는 Al 합금으로 이루어지는 상층 금속층으로 이루어지는 것을 이용하여도 된다. 즉, 예를 들면 도 15에 나타낸 반사기(24a,24b)를 구성하는 전극막으로서, IDT(23a,23b)와 동일한 재료로 이루어지는 베이스 금속층과, 상기 베이스 금속층 상에 Al막을 적층하여도 된다. 이렇게 Al이나 Al합금으로 이루어지는 상층 금속층을 형성함으로써, SiO2막과의 밀착 강도가 높아진다. 또한, 전극 비용을 저감할 수 있고, 또한 Al 웨지본딩성을 높일 수도 있다.
상기 IDT 이외의 전극으로서는 반사기, 버스바, 외부와의 전극적 접속용 패드뿐만 아니라, 필요에 따라서 형성되는 리드 전극 등을 들 수 있다. 또한, 상기 Al합금으로서는 특별히 한정되지는 않지만, Al-Ti 합금, Al-Ni-Cr 합금 등을 들 수 있다.
상술한 실험예의 경우 이외의 오일러각의 회전 Y판 X전파 LiTaO3기판을 이용한 경우에 있어서도, Au로 이루어지는 IDT를 형성한 경우에 있어서, 감쇠상수(α)를 최소로 하는 SiO2막의 막두께가 존재하는 것이 본원 발명자 들에 의해 확인되고 있다. 즉, SiO2막의 막두께(Hs/λ)를 특정 범위로 하면, 상기 실험예의 경우과 마찬가지로 감쇠상수(α)를 작게 할 수 있다. 한편, SiO2막의 막두께(Hs/λ)를 0.1∼0.45로 하였을 때의 오일러각과 α의 관계를 도 28∼도 36에 나타낸다. 이들 도면으로부터 SiO2막의 막두께가 두꺼워 짐에 따라서, α가 극히 작아지는 오일러각의 θ가 작아지는 것도 명확해졌다. 따라서, 다른 오일러각의 회전 Y판 X전파 LiTaO3기판을 이용한 경우라도, Au로 이루어지는 IDT를 형성하고, SiO2막을 적층한 구조에 있어서, SiO2막의 두께를 선택함으로써, 종래의 탄성 표면파 장치에 비하여 주파수 온도특성(TCF)이 절반 이하로 양호해지고, 전기기계 결합계수가 커지며, 또한 반사계수가 큰 탄성 표면파 장치를 구성할 수 있다. 이러한 효과를 발휘할 수 있는 LiTaO3기판의 오일러각과, Au로 이루어지는 IDT의 전극막두께와, SiO2막의 막두께의 바람직한 조합은, 이하의 표 16 및 표 17에 나타내는 바와 같다.
오일러각(0±3°, θ, 0±3°)의 θ Au막두께 SiO2막두께
120.0°≤θ < 123.0° 0.013∼0.018 0.15∼0.45
123.0°≤θ < 124.5° 0.013∼0.022 0.10∼0.40
124.5°≤θ < 125.5° 0.013∼0.025 0.07∼0.40
125.5°≤θ < 127.5° 0.013∼0.025 0.06∼0.40
127.5°≤θ < 129.0° 0.013∼0.028 0.04∼0.40
129.0°≤θ < 130.0° 0.017∼0.030 0.03∼0.42
130.0°≤θ < 131.5° 0.017∼0.030 0.03∼0.42
131.5°≤θ < 133.0° 0.018∼0.028 0.05∼0.33
133.0°≤θ < 135.0° 0.018∼0.030 0.05∼0.30
135.0°≤θ≤137.0° 0.019∼0.032 0.05∼0.25
137.0°≤θ≤140.0° 0.019∼0.032 0.05∼0.25
오일러각(0±3°, θ, 0±3°)의 θ Au막두께 SiO2막두께
129.0°≤θ < 130.0° 0.022∼0.028 0.04∼0.40
130.0°≤θ < 131.5° 0.022∼0.028 0.04∼0.40
131.5°≤θ < 133.0° 0.022∼0.028 0.05∼0.33
133.0°≤θ < 135.0° 0.022∼0.030 0.05∼0.30
135.0°≤θ < 137.0° 0.022∼0.032 0.05∼0.25
137.0°≤θ≤140.0° 0.022∼0.032 0.05∼0.25
한편, 오일러각의 θ가 원하는 각도로부터 -2°∼+4°어긋나는 경우가 있다. 이 어긋남은 본원 명세서에 있어서의 계산 결과가 기판의 전면에 금속막을 형성한 것으로부터 계산된 것이기 때문에, 실제의 탄성 표면파 장치에서는 상기의 범위에서 오차가 발생하는 경우도 있다.
본 발명에 따른 탄성 표면파 장치의 제조 시에는, 회전 Y판 X전파 LiTaO3기판 상에 Au를 주성분으로 하는 금속으로 이루어지는 IDT를 형성한 후, 그 상태에 있어서 주파수 조정을 행하고, 그 후 감쇠상수(α)를 작게할 수 있는 범위의 막두께의 SiO2막을 성막하는 것이 바람직하다. 이것을 도 23 및 도 24를 참조하여 설명한다. 도 23은 36°회전 Y판 X전파(오일러각으로 (0°, 126°, 0°)) LiTaO3기판상에, 다양한 막두께의 Au로 이루어지는 IDT 및 다양한 막두께의 SiO2막을 형성한 경우의 누설 탄성 표면파의 음속 변화를 나타낸다. 또한 도 24는 동일한 오일러각의 LiTaO3기판 상에, 다양한 막두께의 Au로 이루어지는 IDT를 형성한 경우, 그 위에 형성되는 SiO2막의 규격화 막두께를 변화시킨 경우의 누설 탄성 표면파의 음속 변화를 나타낸다. 도 23과 도 24를 비교하면 명확히 알 수 있듯이, Au의 막두께를 변화시킨 경우가 SiO2막의 막두께를 변화시킨 경우보다도 탄성 표면파의 음속 변화가 훨씬 크다. 따라서, SiO2막의 형성에 앞서서, 주파수 조정이 행해지는 것이 바람직하고, 예를 들면 레이저 에칭이나 이온 에칭 등에 의해 Au로 이루어지는 IDT를 형성한 후에 주파수 조정을 행하는 것이 바람직하다. 특히 바람직하게는 Au의 규격화 막두께가 0.015∼0.03의 범위라면, SiO2막에 의한 음속 변화가 작아지고, SiO2막의 분산에 의한 주파수 변동을 작게 할 수 있다.
한편, 오일러각의 θ가 원하는 각도로부터 -2°∼+4°어긋나는 경우가 있다. 이 어긋남은 본원 명세서에 있어서의 계산 결과가 기판의 전면에 금속막을 형성한 것으로부터 계산된 것이기 때문에, 실제의 탄성 표면파 장치에서는 상기의 범위에서 오차가 발생하는 경우도 있다.
또한, 제조 시 오일러각의 φ와 ψ는 0°로부터 3°분산되지만, 특성은 0°인 것과 거의 동일한 특성이 얻어졌다.
[전극 재료로서 Ag를 이용한 경우의 실시예]
본 실시예의 탄성 표면파 장치는 상술한 도 15에 나타낸 탄성 표면파 장치(21)와 동일하다. 본 실시예에서는 IDT(23a,23b)가 Ag에 의해 구성되어 있다.
후술하는 바와 같이, IDT(23a,23b)가 Ag로 이루어지는 경우에는 IDT(23a,23b)의 탄성 표면파의 파장으로 규격화된 막두께(H/λ)는 0.01∼0.08이 바람직하다.
본 발명에 따른 탄성 표면파 장치에서는, 상기와 같이 LiTaO3기판(22) 상에 Ag에 의해 IDT(23a,23b)가 구성되어 있고, 상기 IDT(23a,23b)의 전극막두께를 얇게할 수 있다. 오일러각의 LiTaO3기판을 이용하기 때문에 감쇠상수를 대폭 작게 할 수 있으며, 저손실화가 가능해진다. 또한, SiO2막(25)의 형성에 의해, 양호한 주파수 온도특성이 실현된다. 이것을 구체적인 실험예에 기초하여 설명한다.
LiTaO3기판에 전달되는 탄성 표면파에는 레일리파 외에 누설 탄성 표면파(LSAW)가 있다. 누설 탄성 표면파는 레일리파에 비하여 음속이 빠르고, 전기기계 결합계수가 크지만, 에너지를 기판 내에 방사하면서 전파된다. 따라서, 누설 탄성 표면파는 전파 손실의 원인이 되는 감쇠상수를 갖는다.
도 36은 36°회전 Y판 X전파 LiTaO3기판(오일러각으로 (0°, 126°, 0°)) 상에, Ag로 이루어지는 IDT를 형성한 경우의 Ag막의 규격화 막두께(H/λ)와, 전기기계 결합계수(Ksaw)와의 관계를 나타낸다. λ는 탄성 표면파 장치의 중심 주파수에 있어서의 파장을 나타내는 것으로 한다.
도 36으로부터 알 수 있듯이, Ag막의 막두께(H/λ)가 0.01∼0.08의 범위에 있어서, 전기기계 결합계수(Ksaw)가 Ag막이 형성되어 있지 않은 경우(H/λ=0)에 비하여 1.5배 이상이 되는 것을 알 수 있다. 또한, Ag막의 막두께가 H/λ=0.02∼0.06의 범위에서는 Ag막이 형성되어 있지 않은 경우에 비하여 전기기계 결합계수(Ksaw)는 1.7배 이상의 값이 되며, Ag막의 막두께(H/λ)가 0.03∼0.05의 범위에서는 Ag막이 형성되어 있지 않은 경우의 1.8배 이상의 값이 되는 것을 알 수 있다.
Ag막의 규격화 막두께(H/λ)가 0.08을 초과하면, Ag막으로 이루어지는 IDT의 제작이 곤란해진다. 따라서, 큰 전기기계 결합계수를 얻을 수 있고, 또한 IDT의 제작이 용이하기 때문에, Ag막으로 이루어지는 IDT의 두께는 0.01∼0.08의 범위인 것이 바람직하고, 보다 바람직하게는 0.02∼0.06, 더욱 바람직하게는 0.03∼0.05의 범위이다.
다음으로, LiTaO3기판 상에 SiO2막을 성막한 경우의 주파수 온도계수(TCF)의 변화를 도 37에 나타낸다. 도 37은 오일러각 (0°, 113°, 0°), (0°, 126°, 0°) 및 (0°, 129°, 0°)의 3종류의 LiTaO3기판 상에 SiO2막이 형성되어 있는 경우의 SiO2막의 규격화 막두께(Hs/λ)와 TCF와의 관계를 나타낸다. 여기에서는 전극은 형성되어 있지 않다.
도 37로부터 알 수 있듯이, θ가 113°, 126°및 129°중 어느 하나인 경우라도, SiO2막의 규격화 막두께(Hs/λ)가 0.15∼0.45의 범위에 있어서, TCF가-20∼+20ppm/℃의 범위가 되는 것을 알 수 있다. SiO2막의 성막에는 시간을 필요로 하기 때문에 SiO2막의 막두께(Hs/λ)는 0.15∼0.40이 바람직하다.
LiTaO3기판 상에 SiO2막을 성막함으로써, 레일리파 등의 TCF가 개선되는 것은 알려져 있지만, LiTaO3기판 상에 Ag로 이루어지는 전극을 형성하고, 다시 SiO2막을 적층한 구조에 있어서, 실제로 Ag로 이루어지는 전극의 막두께, SiO2의 막두께, 오일러각, 및 누설 탄성파의 감쇠상수를 고려하여 실험된 보고는 없다.
도 38은 오일러각 (0°, 120°, 0°)인 LiTaO3기판 상에 규격화 막두께(H/λ)가 0.10 이하인 Ag로 이루어지는 전극과, 규격화 막두께(Hs/λ)가 0∼0.5인 SiO2막을 형성한 경우에 있어서의 감쇠상수(α)의 변화를 나타낸다. 도 38로부터 알 수 있듯이, SiO2막의 막두께(Hs/λ)가 0.2∼0.40, Ag막의 막두께(H/λ)가 0.01∼0.10인 경우에 감쇠상수(α)가 작아지고 있는 것을 알 수 있다.
한편, 도 39는 오일러각 (0°, 140°, 0°)인 LiTaO3기판 상에는, 규격화 막두께(H/λ)가 0∼0.10인 Ag막을 형성하고, 다시 규격화 막두께(Hs/λ)가 0∼0.5인 SiO2막을 형성한 경우의 감쇠상수(α)의 변화를 나타낸다.
도 39로부터 알 수 있듯이, 오일러각에서 θ=140°인 LiTaO3기판을 이용한 경우에는, Ag막의 막두께가 0.06 이하에 있어서 SiO2막의 막두께를 상기와 같이 변화시켰다 하더라도, 감쇠상수(α)는 크다는 것을 알 수 있다.
즉, 양호한 TCF, 큰 전기기계 결합계수 및 작은 감쇠상수를 실현하기 위해서는, LiTaO3기판의 컷각 즉 오일러각과, SiO2막의 막두께와, Ag로 이루어지는 전극의 막두께를 각각 최적이 되도록 조합시키는 것이 필요하다는 것을 알 수 있다.
도 40∼도 47은 각각 SiO2막의 규격화 막두께(Hs/λ)가 0.1, 0.15, 0.2, 0.25, 0.3, 0.35, 0.4 또는 0.45이고, 규격화 막두께(H/λ)가 0.1 이하인 Ag막을 LiTaO3기판 상에 형성한 경우의 θ와 감쇠상수(α)와의 관계를 나타낸다.
도 40∼도 47로부터 알 수 있듯이, Ag막의 두께(H/λ)를 0.01∼0.08로 한 경우, SiO2막의 두께와, 오일러각의 θ가 하기의 표 18에 나타내는 것 중 어느 하나의 조합이 되도록 선택되면, 주파수 온도특성(TCF)이 양호하고, 전기기계 결합계수가 크며, 또한 감쇠상수(α)를 효과적으로 억제할 수 있다는 것을 알 수 있다. 바람직하게는 표 18 우측의 보다 바람직한 오일러각을 선택함으로써, 보다 한층 양호한 특성을 얻을 수 있다.
SiO2막두께 LiTaO3의 오일러각 보다 바람직한 오일러각
0.15∼0.18 0±3, 117∼137, 0±3 0±3, 120∼135, 0±3
0.18∼0.23 0±3, 117∼136, 0±3 0±3, 118∼133, 0±3
0.23∼0.28 0±3, 115∼135, 0±3 0±3, 117∼133, 0±3
0.28∼0.33 0±3, 113∼133, 0±3 0±3, 115∼132, 0±3
0.33∼0.38 0±3, 113∼135, 0±3 0±3, 115∼133, 0±3
0.38∼0.40 0±3, 113∼132, 0±3 0±3, 115∼130, 0±3
Ag막두께(H/λ):0.01∼0.08일 때
또한, 보다 바람직하게는 Ag막의 규격화 막두께가 0.02∼0.06인 경우에는,SiO2막의 두께와, 오일러각의 θ가 하기의 표 19에 나타내는 것 중 어느 하나의 조합이 되도록 선택되면, 보다 한층 양호한 특성을 얻을 수 있다. 보다 바람직하게는 표 19 우측의 보다 바람직한 오일러각을 선택함으로써, 보다 한층 양호한 특성을 얻을 수 있다.
SiO2막두께 LiTaO3의 오일러각 보다 바람직한 오일러각
0.15∼0.18 0±3, 120∼133, 0±3 0±3, 122∼130, 0±3
0.18∼0.23 0±3, 120∼137, 0±3 0±3, 122∼136, 0±3
0.23∼0.28 0±3, 120∼135, 0±3 0±3, 122∼133, 0±3
0.28∼0.33 0±3, 118∼135, 0±3 0±3, 120∼133, 0±3
0.33∼0.38 0±3, 115∼133, 0±3 0±3, 117∼130, 0±3
0.38∼0.40 0±3, 113∼130, 0±3 0±3, 115∼128, 0±3
Ag막두께(H/λ):0.02∼0.06일 때
더욱 바람직하게는 Ag막의 규격화 막두께가 0.03∼0.05일 때에, SiO2막의 두께와, 오일러각의 θ가 하기의 표 20에 나타내는 것 중 어느 하나의 조합이 되도록 선택되면, 보다 한층 양호한 특성을 얻을 수 있다. 이 경우에 있어서도, 표 20 우측에 나타내는 보다 바람직한 오일러각을 선택함으로써, 특성을 보다 한층 개선할 수 있다.
SiO2막두께 LiTaO3의 오일러각 보다 바람직한 오일러각
0.15∼0.18 0±3, 122∼142, 0±3 0±3, 123∼140, 0±3
0.18∼0.23 0±3, 120∼140, 0±3 0±3, 122∼137, 0±3
0.23∼0.28 0±3, 117∼138, 0±3 0±3, 120∼135, 0±3
0.28∼0.33 0±3, 116∼136, 0±3 0±3, 118∼134, 0±3
0.33∼0.38 0±3, 114∼135, 0±3 0±3, 117∼133, 0±3
0.38∼0.40 0±3, 113∼130, 0±3 0±3, 115∼128, 0±3
Ag막두께(H/λ):0.03∼0.05일 때
본 발명에서는 IDT는 Ag로만 구성되어 있어도 되고, Ag를 주성분으로 하는 한 Ag합금이나 Ag와 다른 금속과의 적층체로 구성되어도 된다. Ag를 주성분으로 하는 IDT란, IDT 전체의 80중량% 이상이 Ag이면 된다. 따라서, Ag의 베이스에 Al 박막이나 Ti 박막이 형성되어 있어도 되고, 이 경우에 있어서도 베이스의 박막과 Ag의 합계 중 80중량% 이상이 Ag로 구성되어 있으면 된다.
상기 실험에서는 오일러각 (0°, θ, 0°)인 LiTaO3기판이 이용되었으나, 기판 재료의 오일러각에 있어서, φ 및 ψ에는 0±3°의 분산이 통상적으로 발생한다. 이러한 분산의 범위 내, 즉 (0±3°, 113°∼142°, 0±3°)인 LiTaO3기판에 있어서도 본 발명의 효과는 얻어진다.
한편, 오일러각의 θ가 원하는 각도로부터 -2°∼+4°어긋나는 경우가 있다. 이 어긋남은 본원 명세서에 있어서의 계산 결과가 기판의 전면에 금속막을 형성한 것으로부터 계산된 것이기 때문에, 실제의 탄성 표면파 장치에서는 상기의 범위에서 오차가 발생하는 경우도 있다.
[전극 재료로서 Cu를 이용한 경우의 실시예]
Cu에 의해 전극을 형성한 것을 제외하고는, Au를 이용한 경우와 동일하게 하여 도 15에 나타낸 탄성 표면파 장치를 구성하였다. Al에 비하여 밀도가 높은 Cu에 의해 전극이 구성되어 있기 때문에, 전기기계 결합계수 및 반사계수를 높일 수 있다.
도 58은 SiO2막의 규격화 막두께가 0.20인 경우의 Cu 전극과 Al 전극의 전극지 한개당 반사율과, 전극막두께와의 관계를 나타낸 도면이다.
도 58에 나타낸 바와 같이, 종래 이용되고 있는 Al로 이루어지는 전극에 비하여, Cu로 이루어지는 전극을 이용한 경우, 전극지 1개당 반사율이 높아지기 때문에, 반사기에 있어서의 전극지의 갯수도 저감할 수 있다. 따라서, 반사기의 소형화, 나아가서는 탄성 표면파 장치의 소형화를 도모할 수 있다.
후술하는 바와 같이, IDT(23a,23b)의 탄성 표면파의 파장으로 규격화된 막두께(H/λ)는 0.01∼0.08이 바람직하다.
도 48은 오일러각 (0°, 120°, 0°)인 LiTaO3기판 상에 규격화 막두께(H/λ)가 0.10 이하인 Cu로 이루어지는 전극과, 규격화 막두께(Hs/λ)가 0∼0.5인 SiO2막을 형성한 경우에 있어서의 감쇠상수(α)의 변화를 나타낸다. 도 48로부터 알 수 있듯이, SiO2막의 막두께(Hs/λ)가 0.2∼0.40, Cu막의 막두께(H/λ)가 0.01∼0.10인 경우에 감쇠상수(α)가 작아지고 있는 것을 알 수 있다.
한편, 도 49는 오일러각 (0°, 135°, 0°)인 LiTaO3기판 상에는, 규격화 막두께(H/λ)가 0∼0.10인 Cu막을 형성하고, 다시 규격화 막두께(Hs/λ)가 0∼0.5인 SiO2막을 형성한 경우의 감쇠상수(α)의 변화를 나타낸다.
도 49로부터 알 수 있듯이, θ=135°인 LiTaO3기판을 이용한 경우에는, Cu막의 막두께 및 SiO2막의 막두께를 상기와 같이 변화시키더라도, 감쇠상수(α)는 크다는 것을 알 수 있다.
즉, 양호한 TCF, 큰 전기기계 결합계수 및 작은 감쇠상수를 실현하기 위해서는, LiTaO3기판의 컷각 즉 오일러각과, SiO2막의 막두께와, Cu로 이루어지는 전극의 막두께를 각각 최적이 되도록 조합시키는 것이 필요하다는 것을 알 수 있다.
도 50∼도 57은 각각 SiO2막의 규격화 막두께(Hs/λ)가 0.1, 0.15, 0.2, 0.25, 0.3, 0.35, 0.4 또는 0.45이고, 규격화 막두께(H/λ)가 0.08 이하인 Cu막을 LiTaO3기판 상에 형성한 경우의 θ와 감쇠상수(α)와의 관계를 나타낸다.
도 50∼도 57로부터 알 수 있듯이, Cu막의 두께(H/λ)를 0.01∼0.08로 한 경우, SiO2막의 두께와 오일러각의 θ가 하기의 표 21에 나타낸 바와 같이 선택되면, 주파수 온도특성(TCF)가 ±20ppm/℃의 범위 내가 되어 양호하고, 전기기계 결합계수가 크며, 또한 감쇠상수(α)를 효과적으로 억제할 수 있다는 것을 알 수 있다. 바람직하게는 표 21 우측의 보다 바람직한 오일러각을 선택함으로써, 보다 한층 양호한 특성을 얻을 수 있다.
SiO2막두께 LiTaO3의 오일러각 보다 바람직한 오일러각
0.15∼0.18 (0±3, 117∼137, 0±3) (0±3, 120∼135, 0±3)
0.18∼0.23 (0±3, 117∼136, 0±3) (0±3, 118∼133, 0±3)
0.23∼0.28 (0±3, 115∼135, 0±3) (0±3, 117∼133, 0±3)
0.28∼0.33 (0±3, 113∼133, 0±3) (0±3, 115∼132, 0±3)
0.33∼0.38 (0±3, 113∼135, 0±3) (0±3, 115∼133, 0±3)
0.38∼0.40 (0±3, 113∼132, 0±3) (0±3, 115∼130, 0±3)
또한, Au에 대한 도 25로부터 추측되는 바와 같이, 오일러각의 θ가 125°이하가 되면, 전기기계 결합계수(Ksaw) 가 현저하게 커지는 것을 알 수 있다. 따라서, 보다 바람직하게는 하기의 표 22에 나타낸 SiO2막의 규격화 막두께(Hs/λ)와 오일러각의 조합이 바람직하다는 것을 알 수 있다.
SiO2막두께 LiTaO3의 오일러각
0.15∼0.18 (0±3, 117∼125, 0±3)
0.18∼0.23 (0±3, 117∼125, 0±3)
0.23∼0.28 (0±3, 115∼125, 0±3)
0.28∼0.33 (0±3, 113∼125, 0±3)
0.33∼0.38 (0±3, 113∼125, 0±3)
0.38∼0.40 (0±3, 113∼125, 0±3)
또한, 도 48∼도 56에 나타낸 결과로부터 감쇠상수가 0 또는 최소가 되는 오일러각, 즉 θmin을 SiO2막의 규격화 막두께(Hs/λ) 및 Cu막의 규격화 막두께(H/λ)에 대하여 구한 결과를 도 59에 나타낸다.
Cu막의 규격화 막두께(H/λ)가 0, 0.02, 0.04, 0.06 및 0.08인 경우의 도 59에 나타낸 각 곡선을 삼차식으로 근사함으로써, 하기의 수학식 3∼수학식 7이 얻어진다.
(a) 0 < H/λ≤0.01일 때
(b) 0.01 < H/λ≤0.03일 때
(c) 0.03 < H/λ≤0.05일 때
(d) 0.05 < H/λ≤0.07일 때
(e) 0.07 < H/λ≤0.09일 때
따라서, 바람직하게는 오일러각 (0±3°, θ, 0±3°)의 θ는, 상술한 수학식 3∼수학식 7에 나타낸 θmin이 되는 것이 바람직하지만, 하기 수학식 2라면, 감쇠상수를 효과적으로 작게 할 수 있다.
한편, 본 발명에서는 IDT는 Cu만으로 구성되어도 되고, Cu를 주성분으로 하는 한 Cu합금이나 Cu와 다른 금속의 적층체로 구성되어도 된다. Cu를 주성분으로 하는 IDT란, 전극의 평균밀도를 ρ(평균)으로 하면,
ρ(Cu)×0.7≤ρ(평균)≤ρ(Cu)×1.3
즉,
6.25g/cm3≤ρ(평균)≤11.6g/cm3
를 만족시키는 것이면 된다. Cu의 위 또는 아래에 전극 전체의 ρ(평균)가 상기 범위가 되도록, Al보다도 밀도가 큰 W, Ta, Au, Pt, Ag 또는 Cr 등의 금속으로 이루어지는 전극을 적층하여도 된다. 그 경우에도 Cu전극 단층인 경우와 동일한 효과가 얻어진다.
한편, 오일러각의 θ가 원하는 각도로부터 -2°∼+4°어긋나는 경우가 있다. 이 어긋남은 본원 명세서에 있어서의 계산 결과가 기판의 전면에 금속막을 형성한 것으로부터 계산된 것이기 때문에, 실제의 탄성 표면파 장치에서는 상기 범위에서 오차가 발생하는 경우도 있다.
또한, 제조 시, 오일러각의 φ와 ψ는 0°부터 ±3°분산되는데, 특성은 0°인 것과 거의 동일한 특성이 얻어졌다.
[전극 재료로서 텅스텐을 이용한 실시예]
상술한 실시예와 마찬가지로, 도 15에 나타낸 탄성 표면파 장치를 구성하였다. 단, IDT 및 반사기를 텅스텐에 의해 구성하였다. IDT의 규격화 막두께(H/λ)는 0.0025∼0.06의 범위로 하였다.
또한, LiTaO3기판으로서는 22°∼48°회전 Y판 X전파, 오일러각으로 (0°, 112°∼138°, 0°)인 LiTaO3기판을 이용하였다.
본 실시예에서는 상기와 같이, 22°∼48°회전 Y판 X전파 LiTaO3로 이루어지는 압전 기판(22)과, H/λ=0.0025∼0.06인 텅스텐으로 이루어지는 IDT(3a,3b)와, Hs/λ=0.10∼0.40의 범위에 있는 SiO2막(4)을 이용하고 있기 때문에, 주파수 온도 계수(TCF)가 작고, 전기기계 결합계수(Ksaw)가 크며, 또한 전파 손실이 작은 탄성 표면파 장치를 제공할 수 있다. 이것을 이하의 구체적인 실험예에 기초하여 설명한다.
도 60 및 도 61은 오일러각 (0°, 120°, 0°)와 (0°, 140°, 0°)인 각 LiTaO3기판 상에, 다양한 막두께의 텅스텐으로 이루어지는 IDT와, 다양한 막두께의 SiO2막을 형성한 경우의 감쇠상수를 나타내는 도면이다.
도 60으로부터 알 수 있듯이, θ=120°에서는 SiO2의 막두께(Hs/λ)가 0.1∼0.40, 또한 텅스텐으로 이루어지는 전극의 규격화 막두께(H/λ)가 0.0∼0.10인 범위에 있어서, 감쇠상수가 작다는 것을 알 수 있다. 한편, 도 61로부터 알 수 있듯이, θ=140°에서는 텅스텐으로 이루어지는 전극의 규격화 막두께(H/λ)가 0.0∼0.10의 범위에서는, SiO2막의 막두께의 여하에 관계없이 감쇠상수가 커지는 것을 알 수 있다.
즉, TCF를 ±20ppm/℃로 작게 하고, 큰 전기기계 결합계수 및 작은 감쇠상수를 실현하기 위해서는, LiTaO3기판의 오일러각, SiO2막의 두께 및 텅스텐으로 이루어지는 전극의 막두께의 3개의 조건을 고려해야 한다는 것을 알 수 있다.
도 62∼도 65는 SiO2막의 규격화 막두께(Hs/λ) 및 텅스텐으로 이루어지는 전극막의 규격화 막두께(H/λ)를 변화시킨 경우의, θ(도)와 감쇠상수의 관계를 나타낸다.
도 62∼도 65로부터 알 수 있듯이, 텅스텐으로 이루어지는 전극의 규격화 막두께(H/λ)가 0.012∼0.053 및 0.015∼0.042에 있어서, SiO2막의 막두께와 최적의 θ와의 관계는, 하기의 표 23 및 표 24에 나타내는 바와 같다. 이 최적의 θ는 텅스텐 전극의 전극지 폭의 분산이나 단결정 기판의 분산에 의해, -2°∼+4°정도 분산되는 경우가 있다. 도면 중, 도시되지 않은 막두께는 비례 배분에 의한다.
SiO2의 규격화 막두께 LiTaO3의 오일러각 보다 바람직하게는
0.10∼0.15 (0±3, 114.2∼138.0, 0±3) (0±3, 117.7∼134.0, 0±3)
0.15∼0.20 (0±3, 113.0∼137.8, 0±3) (0±3, 117.0∼133.5, 0±3)
0.20∼0.30 (0±3, 113.0∼137.5, 0±3) (0±3, 116.5∼133.0, 0±3)
0.30∼0.35 (0±3, 112.7∼137.0, 0±3) (0±3, 116.5∼133.0, 0±3)
0.35∼0.40 (0±3, 112.5∼136.0, 0±3) (0±3, 116.5∼132.3, 0±3)
전극의 H/λ=0.012∼0.053일 때
SiO2의 규격화 막두께 LiTaO3의 오일러각 보다 바람직하게는
0.10∼0.15 (0±3, 114.3∼138.0, 0±3) (0±3, 117.7∼133.5, 0±3)
0.15∼0.20 (0±3, 113.0∼137.5, 0±3) (0±3, 117.7∼133.5, 0±3)
0.20∼0.30 (0±3, 112.5∼137.0, 0±3) (0±3, 117.0∼132.5, 0±3)
0.30∼0.35 (0±3, 112.2∼136.5, 0±3) (0±3, 116.8∼132.5, 0±3)
0.35∼0.40 (0±3, 112.0∼135.3, 0±3) (0±3, 116.0∼131.5, 0±3)
전극의 H/λ=0.015∼0.042일 때
즉, 표 23 및 표 24로부터 알 수 있듯이, 텅스텐으로 이루어지는 전극의 막두께(H/λ)가 0.012∼0.053인 경우, 주파수 온도특성(TCF)을 ±20ppm/℃의 범위 내가 되도록 개선하기 위하여, SiO2막의 막두께(Hs/λ)를 0.1∼0.4의 범위로 하였을 경우, LiTaO3의 오일러각에 있어서의 θ는, 112°∼138°의 범위, 즉 회전각으로 20°∼50°의 범위, 보다 바람직하게는 표 23에 나타낸 오일러각을 선택하면 된다는 것을 알 수 있다.
마찬가지로, 표 24로부터 알 수 있듯이, 텅스텐막으로 이루어지는 전극의 규격화 막두께가 0.015∼0.042이고, 주파수 온도특성(TCF)을 ±20ppm/℃의 범위 내가 되도록 개선하기 위하여, SiO2막의 막두께(Hs/λ)를 0.1∼0.4의 범위로 하였을 경우, LiTaO3기판의 오일러각은 112°∼138°의 범위로 하면 되고, 보다 바람직하게는 SiO2막의 막두께에 따라서 표 24의 오일러각을 선택하면 된다는 것을 알 수 있다.
여기에서, 표 23 및 표 24에 있어서의 "LiTaO3의 오일러각"의 범위는, 감쇠상수가 0.05 이하인 범위를 규정한 것이다. 또한, 표 23 및 표 24에 있어서의 LiTaO3의 오일러각의 "보다 바람직한" 범위는, 감쇠상수가 0.025 이하인 범위를 규정한 것이다. 또한, 텅스텐으로 이루어지는 전극막의 규격화 막두께가 0.012, 0.015, 0.042, 0.053인 경우의 SiO2막의 막두께(Hs/λ)와 오일러각의 관계는 도 62∼도 65에 나타내는 텅스텐으로 이루어지는 전극막의 규격화 막두께로부터 환산하여 구한 것이며, 그것에 의해 표 23 및 표 24의 SiO2막의 막두께와 오일러각의 값을 구한 것이다.
본 발명에 따른 탄성 표면파 장치의 제조 시에 있어서, 회전 Y판 X전파 LiTaO3기판 상에 텅스텐을 주성분으로 하는 금속으로 이루어지는 IDT를 형성한 후, 그 상태에 있어서 주파수 조정을 행하고, 그 후 감쇠상수(α)를 작게 할 수 있는 범위의 막두께의 SiO2막을 성막하는 것이 바람직하다. 이것을 도 66 및 도 67을 참조하여 설명한다. 도 66은 오일러각 (0°, 126°, 0°)인 회전 Y판 X전파 LiTaO3기판 상에, 다양한 두께(H/λ)의 텅스텐으로 이루어지는 IDT 및 다양한 막두께(Hs/λ)의 SiO2막을 형성한 경우의 누설 탄성 표면파의 음속 변화를 나타낸다. 또한, 도 67은 동일한 오일러각의 LiTaO3기판 상에, 다양한 막두께(H/λ)의 텅스텐으로 이루어지는 IDT를 형성한 경우, 그 위에 형성되는 SiO2막의 규격화 막두께(Hs/λ)를 변화시킨 경우의 누설 탄성 표면파의 음속 변화를 나타낸다. 도 66과 도 67을 비교하면 알 수 있듯이, 텅스텐의 막두께를 변화시킨 경우가 SiO2막의 막두께를 변화시킨 경우보다도 탄성 표면파의 음속 변화가 매우 크다. 따라서, SiO2막의 형성에 앞서서 주파수 조정이 행해지는 것이 바람직하며, 예를 들면 레이저 에칭이나 이온 에칭 등에 의해 텅스텐(W)으로 이루어지는 IDT를 형성한 후에 주파수 조정을 행하는 것이 바람직하다.
본 발명은 상기와 같이 22°∼48°회전 Y판 X전파, 오일러각으로 (0°, 112°∼138°, 0°)인 LiTaO3로 이루어지는 압전 기판, H/λ=0.0025∼0.06인 텅스텐으로 이루어지는 IDT와, Hs/λ=0.10∼0.40인 SiO2막을 구비하는 것을 특징으로 하는 것이며, 따라서 IDT의 수 및 구조 등에 대해서는 특별히 한정되지 않는다. 즉, 본 발명은 도 15에 나타낸 탄성 표면파 장치뿐만 아니라, 상기 조건을 만족하는 한 다양한 탄성 표면파 공진자나 탄성 표면파 필터 등에 적용할 수 있다.
오일러각의 θ가 원하는 각도로부터 -2°∼+4° 어긋나는 경우가 있다. 이어긋남은 본원 명세서에 있어서의 계산 결과가 기판의 전면에 금속막을 형성한 것으로부터 계산된 것이기 때문에, 실제의 탄성 표면파 장치에서는 상기의 범위에서 오차가 발생하는 경우도 있다.
또한, 제조 시, 오일러각의 φ와 ψ는 0°부터 ±3°분산되는데 특성은 0°인 것과 거의 동일한 특성이 얻어졌다.
[전극 재료로서 Ta를 이용한 경우의 실시예]
도 15에 나타낸 탄성 표면파 장치를 구성하였다. 단, 14°∼58°회전 Y판 X전파, 오일러각으로 (0°, 104°∼148°, 0°)인 LiTaO3로 이루어지는 기판을 압전성 기판(22)으로서 이용하고, 또한 IDT는 탄탈(Ta)에 의해 구성하고, 그 규격화 막두께(H/λ)는 0.004∼0.055의 범위로 하였다.
본 실시예에서는 상기와 같이 14°∼58°회전 Y판 X전파, 오일러각으로 (0°, 104°∼148°, 0°)인 LiTaO3로 이루어지는 압전 기판(2)과, H/λ=0.004∼0.055인 탄탈로 이루어지는 IDT(3a,3b)와, Hs/λ=0.10∼0.40의 범위에 있는 SiO2막(4)을 이용하고 있기 때문에, 주파수 온도계수(TCF)가 작고, 전기기계 결합계수(Ksaw)가 크며, 또한 전파손실이 작은 탄성 표면파 장치를 제공할 수 있다. 이것을 이하의 구체적인 실험예에 기초하여 설명한다.
도 68 및 도 69는 오일러각 (0°, 120°, 0°)와 (0°, 140°, 0°)인 각 LiTaO3기판 상에, 다양한 막두께의 탄탈로 이루어지는 IDT와, 다양한 막두께의SiO2막을 형성한 경우의 감쇠상수를 나타내는 도면이다.
도 68로부터 알 수 있듯이, θ=120°에서는 SiO2의 막두께(Hs/λ)가 0.1∼0.40, 또한 탄탈로 이루어지는 전극의 규격화 막두께(H/λ)가 0.0∼0.10의 범위에 있어서, 감쇠상수가 작다는 것을 알 수 있다. 한편, 도 69로부터 알 수 있듯이, θ=140°에서는 탄탈로 이루어지는 전극의 규격화 막두께(H/λ)가 0.0∼0.06의 범위에서는 SiO2막의 막두께의 여하에 관계없이 감쇠상수가 커지는 것을 알 수 있다.
즉, TCF의 절대값을 작게 하고, 큰 전기기계 결합계수 및 작은 감쇠상수를 실현하기 위해서는, LiTaO3기판의 오일러각, SiO2막의 두께 및 탄탈로 이루어지는 전극의 막두께의 3가지 조건을 고려해야 한다는 것을 알 수 있다.
도 70∼도 73은 SiO2막의 규격화 막두께(Hs/λ) 및 탄탈로 이루어지는 전극막의 규격화 막두께(H/λ)를 변화시킨 경우의 θ와 감쇠상수의 관계를 나타낸다.
도 70∼도 73으로부터 알 수 있듯이, 탄탈로 이루어지는 전극의 규격화 막두께(H/λ)가 0.01∼0.055 및 0.016∼0.045에 있어서, SiO2막의 막두께와 최적의 θ와의 관계는 하기의 표 25 및 표 26에 나타내는 바와 같다. 이 최적의 θ는 탄탈 전극의 전극지 폭의 분산이나 단결정 기판의 분산에 의해 -2°∼+4°정도 분산되는 경우가 있다.
SiO2의 규격화 막두께 LiTaO3의 오일러각 보다 바람직하게는
0.10∼0.15 (0±3, 110.5∼148.0, 0±3) (0±3, 116.0∼143.0, 0±3)
0.15∼0.20 (0±3, 108.0∼147.5, 0±3) (0±3, 115.0∼141.5, 0±3)
0.20∼0.30 (0±3, 105.0∼148.0, 0±3) (0±3, 111.0∼139.0, 0±3)
0.30∼0.35 (0±3, 104.5∼148.0, 0±3) (0±3, 111.0∼139.0, 0±3)
0.35∼0.40 (0±3, 104.0∼145.0, 0±3) (0±3, 110.0∼138.5, 0±3)
전극의 H/λ=0.01∼0.055일 때
SiO2의 규격화 막두께 LiTaO3의 오일러각 보다 바람직하게는
0.10∼0.15 (0±3, 113.0∼144.0, 0±3) (0±3, 118.0∼140.0, 0±3)
0.15∼0.20 (0±3, 111.0∼144.0, 0±3) (0±3, 117.0∼139.5, 0±3)
0.20∼0.30 (0±3, 108.0∼144.0, 0±3) (0±3, 113.0∼139.0, 0±3)
0.30∼0.35 (0±3, 107.5∼143.0, 0±3) (0±3, 112.5∼137.0, 0±3)
0.35∼0.40 (0±3, 107.0∼140.5, 0±3) (0±3, 112.0∼135.5, 0±3)
전극의 H/λ=0.016∼0.045일 때
즉, 표 25 및 표 26으로부터 알 수 있듯이, 탄탈로 이루어지는 전극의 막두께(H/λ)가 0.01∼0.055인 경우, 주파수 온도특성(TCF)을 ±20ppm/℃의 범위 내가 되도록 개선하기 위하여, SiO2막의 규격화 막두께를 0.1∼0.4의 범위로 하였을 경우, LiTaO3의 오일러각에 있어서의 θ는, 104°∼148°의 범위, 즉 회전각으로 14°∼58°의 범위, 보다 바람직하게는 SiO2의 막두께(Hs/λ)에 따라 표 25에 나타내는 오일러각을 선택하면 된다는 것을 알 수 있다.
마찬가지로, 표 26으로부터 알 수 있듯이, 탄탈막으로 이루어지는 전극의 규격화 막두께가 0.016∼0.045이고, 주파수 온도특성(TCF)을 개선하기 위하여, SiO2막의 막두께(Hs/λ)를 0.1∼0.4의 범위로 하였을 경우에는, LiTaO3기판의 오일러각은 107°∼144°의 범위로 하면 되고, 보다 바람직하게는 SiO2막의 막두께(Hs/λ)에 따라서 표 26의 오일러각을 선택하면 된다는 것을 알 수 있다.
LiTaO3의 오일러각의 범위는, 감쇠상수가 0.05 이하인 범위를 규정한 것이다. 또한, 표 25 및 표 26에 있어서의 LiTaO3의 오일러각의 보다 바람직한 범위는 감쇠상수가 0.025 이하인 범위를 규정한 것이다. 또한, 탄탈로 이루어지는 전극막의 규격화 막두께가 0.012, 0.015, 0.042, 0.053인 경우의 SiO2막의 막두께(Hs/λ)와 오일러각의 관계는 도 70∼도 73에 나타내는 탄탈로 이루어지는 전극막의 규격화 막두께로부터 환산하여 구하고, 표 25 및 표 26의 SiO2막의 막두께(Hs/λ)와 오일러각의 값을 구한 것이다.
본 발명에 따른 탄성 표면파 장치의 제조 시에 있어서, 회전 Y판 X전파 LiTaO3기판 상에, 탄탈을 주성분으로 하는 금속으로 이루어지는 IDT를 형성한 후, 그 상태에 있어서 주파수 조정을 행하고, 그 후 감쇠상수(α)를 작게 할 수 있는 범위의 막두께의 SiO2막을 성막하는 것이 바람직하다. 이것을 도 74 및 도 75를 참조하여 설명한다. 도 74는 오일러각 (0°, 126°, 0°)인 회전 Y판 X전파 LiTaO3기판 상에, 탄탈로 이루어지는 IDT 및 SiO2막을 형성한 경우의, 탄탈의 규격화 막두께(H/λ)와, SiO2막의 규격화 막두께(Hs/λ)와, 누설 탄성 표면파의 음속과의 관계를 나타낸다. 또한, 도 75는 동일한 오일러각의 LiTaO3기판 상에, 다양한 막두께의 탄탈로 이루어지는 IDT를 형성하고, 그 위에 형성되는 SiO2막의 규격화 막두께를 변화시킨 경우의 누설 탄성 표면파의 음속 변화를 나타낸다. 도 74과 도 75를비교하면 알 수 있듯이, 탄탈의 막두께를 변화시킨 경우가 SiO2막의 막두께를 변화시킨 경우보다도 탄성 표면파의 음속 변화가 매우 크다. 따라서, SiO2막의 형성에 앞서서 주파수 조정이 행해지는 것이 바람직하며, 예를 들면 레이저 에칭이나 이온 에칭 등에 의해 탄탈로 이루어지는 IDT를 형성한 후에 주파수 조정을 행하는 것이 바람직하다.
본 발명은 상기와 같이 14°∼58°회전 Y판 X전파, 오일러각으로 (0°, 104°∼148°, 0°)인 LiTaO3로 이루어지는 압전 기판, H/λ=0.004∼0.055인 탄탈로 이루어지는 IDT와, Hs/λ=0.10∼0.40인 SiO2막을 구비하는 것을 특징으로 하는 것이며, 따라서 IDT의 수 및 구조 등에 대해서는 특별히 한정되지 않는다. 즉, 본 발명은 도 15에 나타낸 탄성 표면파 장치뿐만 아니라, 상기 조건을 만족하는 한 다양한 탄성 표면파 공진자나 탄성 표면파 필터 등에 적용할 수 있다.
오일러각의 θ가 원하는 각도로부터 -2°∼+4° 어긋나는 경우가 있다. 이 어긋남은 본원 명세서에 있어서의 계산 결과가 기판의 전면에 금속막을 형성한 것으로부터 계산된 것이기 때문에, 실제의 탄성 표면파 장치에서는 상기의 범위에서 오차가 발생하는 경우도 있다.
또한, 제조 시, 오일러각의 φ와 ψ는 0°부터 ±3°분산되는데 특성은 0°인 것과 거의 동일한 특성이 얻어졌다.
[전극 재료로서 백금을 이용한 실시예]
도 15에 나타낸 탄성 표면파 장치를 0°∼79°회전 Y판 X전파, 오일러각으로(0°, 90°∼169°, 0°)인 LiTaO3기판으로 이루어지는 압전 기판과, H/λ=0.005∼0.054인 백금으로 이루어지는 IDT를 이용하여 구성하였다. 그 외의 점은 상술한 실시예와 동일하다.
본 실시예에 있어서도, 상기 구성을 구비하기 때문에, 주파수 온도계수(TCF)가 작고, 전기기계 결합계수(Ksaw)가 크며, 또한 전파손실이 작은 탄성 표면파 장치를 제공할 수 있다. 이것을 이하의 구체적인 실험예에 기초하여 설명한다.
도 76 및 도 77은 오일러각 (0°, 125°, 0°)와 (0°, 140°, 0°)인 각 LiTaO3기판 상에, 다양한 막두께의 백금으로 이루어지는 IDT와, 다양한 막두께의 SiO2막을 형성한 경우의 감쇠상수를 나타내는 도면이다.
도 76으로부터 알 수 있듯이, θ=125°에서는 SiO2의 막두께(Hs/λ)가 0.1∼0.40, 또한 백금으로 이루어지는 전극의 규격화 막두께(H/λ)가 0.005∼0.06의 범위에 있어서, 감쇠상수가 작다는 것을 알 수 있다. 한편, 도 77로부터 알 수 있듯이, θ=140°에서는 백금으로 이루어지는 전극의 규격화 막두께(H/λ)가 0.005∼0.06의 범위에서는 SiO2막의 막두께(Hs/λ)의 여하에 관계없이 감쇠상수가 커지는 것을 알 수 있다.
즉, TCF의 절대값을 작게 하고, 큰 전기기계 결합계수를 얻으며, 또한 감쇠상수를 작게 하기 위해서는, LiTaO3기판의 오일러각, SiO2막의 두께 및 백금으로 이루어지는 전극의 막두께의 3가지 조건을 고려해야 한다는 것을 알 수 있다.
도 78∼도 83은 SiO2막의 규격화 막두께(Hs/λ) 및 백금으로 이루어지는 전극막의 규격화 막두께(H/λ)를 변화시킨 경우의 오일러각의 θ(도)와 감쇠상수의 관계를 나타낸다.
도 78∼도 83으로부터 알 수 있듯이, 백금으로 이루어지는 전극의 규격화 막두께(H/λ)가 0.005∼0.054에서는 θ는 90°∼169°의 범위로 하는 것이 바람직하다는 것을 알 수 있다. 또한, 백금으로 이루어지는 전극의 규격화 막두께(H/λ)가 0.01∼0.04 및 0.013∼0.033에 있어서는, SiO2막의 막두께(Hs/λ)와 최적의 θ의 관계는 감쇠상수(α)를 저하시키는 것도 고려하면, 하기의 표 27 및 표 28에 나타내는 바와 같다. 여기에서, 표 27 및 표 28에 있어서의 "LiTaO3의 오일러각"의 범위는 감쇠상수가 0.05dB/λ이하의 범위를 규정한 것이다. 또한, 표 27 및 표 28에 있어서의 LiTaO3의 오일러각의 "보다 바람직한" 범위는 감쇠상수가 0.025dB/λ이하의 범위를 규정한 것이다. 이 최적 θ는 백금 전극의 전극지 폭의 분산이나 단결정 기판의 분산에 의해 -2°∼+4°정도 분산되는 경우가 있다.
또한, 제조 시, 오일러각의 φ와 ψ는 0°부터 ±3°분산되는데, 특성은 0°인 것과 거의 동일한 특성이 얻어졌다.
SiO2두께(Hs/λ) 오일러각 보다 바람직한 오일러각
0.10≤Hs/λ<0.15 (0±3°, 90°∼169°, 0±3°) (0±3°, 105°∼153°, 0±3°)
0.15≤Hs/λ<0.20 (0±3°, 90°∼167°, 0±3°) (0±3°, 105°∼152°, 0±3°)
0.20≤Hs/λ<0.25 (0±3°, 90°∼167°, 0±3°) (0±3°, 107°∼152°, 0±3°)
0.25≤Hs/λ<0.30 (0±3°, 90°∼164°, 0±3°) (0±3°, 104°∼151°, 0±3°)
0.30≤Hs/λ<0.40 (0±3°, 90°∼163°, 0±3°) (0±3°, 105°∼150°, 0±3°)
백금 H/λ=0.01∼0.04일 때
SiO2두께(Hs/λ) 오일러각 보다 바람직한 오일러각
0.10≤Hs/λ<0.15 (0±3°, 106°∼155°, 0±3°) (0±3°, 116°∼147.5°, 0±3°)
0.15≤Hs/λ<0.20 (0±3°, 104°∼155°, 0±3°) (0±3°, 113.5°∼150°, 0±3°)
0.20≤Hs/λ<0.25 (0±3°, 102°∼155°, 0±3°) (0±3°, 111.5°∼150°, 0±3°)
0.25≤Hs/λ<0.30 (0±3°, 102°∼154°, 0±3°) (0±3°, 112°∼146°, 0±3°)
0.30≤Hs/λ<0.40 (0±3°, 102°∼153°, 0±3°) (0±3°, 110°∼144.5°, 0±3°)
백금 H/λ=0.013∼0.033일 때
즉, 표 27 및 표 28로부터 알 수 있듯이, 백금으로 이루어지는 전극의 막두께(H/λ)가 0.01∼0.04인 경우, 주파수 온도특성(TCF)을 ±20ppm/℃의 범위 내가 되도록 개선하기 위하여, SiO2막의 막두께(Hs/λ)를 0.1∼0.4의 범위로 하였을 경우, LiTaO3의 오일러각에 있어서의 θ는, 90°∼169°의 범위, 즉 회전각으로 0°∼79°의 범위를 선택하면 된다는 것을 알 수 있다.
마찬가지로, 표 27로부터 알 수 있듯이, 백금막으로 이루어지는 전극의 규격화 막두께가 0.01∼0.04이고, 주파수 온도특성(TCF)을 ±20ppm/℃의 범위 내가 되도록 개선하기 위하여, SiO2막의 막두께(Hs/λ)를 0.1∼0.4의 범위로 하였을 경우에는, LiTaO3기판의 오일러각의 θ는 90°∼169°의 범위로 하면 되고, 보다 바람직하게는 SiO2막의 막두께에 따라서 표 27의 오일러각을 선택하면 된다는 것을 알 수 있다.
마찬가지로, 백금막으로 이루어지는 전극의 규격화 막두께가 0.013∼0.033이고, 주파수 온도특성(TCF)을 ±20ppm/℃의 범위가 되도록 개선하기 위하여, SiO2막의 막두께(Hs/λ)를 0.1∼0.4의 범위로 한 경우에는, LiTaO3기판의 오일러각의 θ는 102°∼155°의 범위로 하면 되고, 보다 바람직하게는 SiO2막의 막두께(Hs/λ)에 따라서 표 28의 오일러각을 선택하면 된다는 것을 알 수 있다.
또한, 백금으로 이루어지는 전극막의 규격화 막두께가 0.013∼0.033인 경우의 SiO2막의 막두께와 오일러각의 관계는, 도 78∼도 83에 나타낸 백금으로 이루어지는 전극막의 규격화 막두께로부터 환산하여 구한 것이며, 그것에 의해 표 27 및 표 28의 SiO2막의 막두께(Hs/λ)와 오일러각의 값을 구하고 있다.
본 발명에 따른 탄성 표면파 장치의 제조 시에 있어서, 회전 Y판 X전파 LiTaO3기판 상에 백금을 주성분으로 하는 금속으로 이루어지는 IDT를 형성한 후, 그 상태에 있어서 주파수 조정을 행하고, 그 후 감쇠상수(α)를 작게 할 수 있는 범위의 막두께(Hs/λ)의 SiO2막을 성막하는 것이 바람직하다. 이것을 도 84 및 도 85를 참조하여 설명한다. 도 84는 오일러각 (0°, 126°, 0°)인 회전 Y판 X전파 LiTaO3기판 상에, 다양한 두께(H/λ)의 백금으로 이루어지는 IDT 및 다양한막두께(Hs/λ)의 SiO2막을 형성한 경우의 누설 탄성 표면파의 음속의 관계를 나타낸다. 또한, 도 85는 동일한 오일러각의 LiTaO3기판 상에, 다양한 막두께(H/λ)의 백금으로 이루어지는 IDT를 형성하고, 그 위에 형성되는 SiO2막의 규격화 막두께(Hs/λ)를 변화시킨 경우의 누설 탄성 표면파의 음속의 변화를 나타낸다. 도 84와 도 85를 비교하면 알 수 있듯이, 백금의 막두께를 변화시킨 경우가 SiO2막의 막두께를 변화시킨 경우보다도 탄성 표면파의 음속의 변화가 매우 크다. 따라서, SiO2막의 형성에 앞서서 주파수 조정이 행해지는 것이 바람직하며, 예를 들면 레이저 에칭이나 이온 에칭 등에 의해 백금으로 이루어지는 IDT를 형성한 후에 주파수 조정을 행하는 것이 바람직하다.
본 발명은 상기와 같이 0°∼79°회전 Y판 X전파, 오일러각으로 (0°, 90°∼169°, 0°)인 LiTaO3로 이루어지는 압전 기판, H/λ=0.005∼0.054인 백금으로 이루어지는 IDT와, Hs/λ=0.10∼0.40인 SiO2막을 구비하는 것을 특징으로 하는 것이며, 따라서 IDT의 수 및 구조 등에 대해서는 특별히 한정되지 않는다. 즉, 본 발명은 도 15에 나타낸 탄성 표면파 장치뿐만 아니라, 상기 조건을 만족하는 한 다양한 탄성 표면파 공진자나 탄성 표면파 필터 등에 적용할 수 있다.
[전극 재료로서 니켈 및 몰리브덴을 이용한 실시예]
도 15에 나타낸 탄성 표면파 장치를 구성하였다. 전극 재료로서 니켈 또는 몰리브덴을 이용하였다. 또한, 압전성 기판으로서 14°∼50°회전 Y판 X전파, 오일러각으로 (0°, 104°∼140°, 0°)인 LiTaO3기판을 이용하였다. 그 외의 점은 상술한 실시예와 동일하다.
IDT(23a,23b) 및 반사기(25a,25b)는 밀도가 8700∼10300kg/m3, 영률이 1.8×1011∼4×1011N/m2및 횡파음속이 3170∼3290m/초인 금속에 의해 구성되어 있다. 이러한 금속으로서 니켈이나 몰리브덴 또는 이들을 주성분으로 하는 합금을 들 수 있다.
IDT(23a,23b)의 규격화 막두께(H/λ)(H는 IDT의 두께, λ는 중심 주파수에 있어서의 파장을 나타낸다)는 0.008∼0.06의 범위로 되어 있다.
본 실시예에서는 상기와 같이 14°∼50°회전 Y판 X전파, 오일러각으로 (0°, 104°∼140°, 0°)인 LiTaO3로 이루어지는 압전 기판(22)과, H/λ=0.008∼0.06이고, 상기 특정 금속으로 이루어지는 IDT(23a,23b)와, Hs/λ=0.10∼0.40의 범위에 있는 SiO2막(24)을 이용하고 있기 때문에, 주파수 온도계수(TCF)가 ±20ppm/℃의 범위 내가 되도록 작게 되어 있고, 전기기계 결합계수(Ksaw)가 크며, 또한 전파손실이 작은 탄성 표면파 장치를 제공할 수 있다. 이것을 이하의 구체적인 실험예에 근거하여 설명한다.
도 86 및 도 87은 오일러각 (0°, 120°, 0°)와 (0°, 140°, 0°)인 각 LiTaO3기판 상에, 다양한 막두께의 Ni로 이루어지는 IDT와, 다양한 막두께(Hs/λ)의 SiO2막을 형성한 경우의 감쇠상수를 나타내는 도면이다.
도 86으로부터 알 수 있듯이, θ=120°에서는 SiO2의 막두께(Hs/λ)가 0.1∼0.40, 또한 Ni로 이루어지는 전극의 규격화 막두께(H/λ)가 0.008∼0.08의 범위에 있어서, 감쇠상수가 작다는 것을 알 수 있다. 한편, 도 87로부터 알 수 있듯이, θ=140°에서는 Ni로 이루어지는 전극의 규격화 막두께(H/λ)가 0.008∼0.08의 범위에서는 SiO2막의 막두께의 여하에 관계없이 감쇠상수가 커지는 것을 알 수 있다.
도 88 및 도 89는 오일러각 (0°, 120°, 0°)와 (0°, 140°, 0°)인 각 LiTaO3기판 상에, 다양한 막두께의 Mo로 이루어지는 IDT와, 다양한 막두께(Hs/λ)의 SiO2막을 형성한 경우의 감쇠상수의 변화를 나타내는 도면이다.
도 88로부터 알 수 있듯이, θ=120°에서는 SiO2의 막두께(Hs/λ)가 0.1∼0.40, 또한 Mo로 이루어지는 전극의 규격화 막두께(H/λ)가 0.008∼0.08의 범위에 있어서, 감쇠상수가 작다는 것을 알 수 있다. 한편, 도 89로부터 알 수 있듯이 θ=140°에서는 Mo로 이루어지는 전극의 규격화 막두께(H/λ)가 0.008∼0.08의 범위에서는 SiO2막의 막두께(Hs/λ)의 여하에 관계없이 감쇠상수가 커지는 것을 알 수 있다.
즉, TCF의 절대값을 작게 하고, 큰 전기기계 결합계수를 얻으며, 또한 감쇠상수를 작게 하기 위해서는, LiTaO3기판의 오일러각, SiO2막의 두께(Hs/λ) 및 상기 특정의 밀도, 영률 및 횡파음속 범위의 금속으로 이루어지는 전극의 막두께의 3가지 조건을 고려해야 한다는 것을 알 수 있다.
도 90∼도 93은 SiO2막의 규격화 막두께(Hs/λ) 및 Ni로 이루어지는 전극막의 규격화 막두께(H/λ)를 변화시킨 경우의 θ(도)와 감쇠상수의 관계를 나타낸다.
도 94∼도 97은 SiO2막의 규격화 막두께(Hs/λ) 및 Mo로 이루어지는 전극막의 규격화 막두께(H/λ)를 변화시킨 경우의 θ(도)와 감쇠상수의 관계를 나타낸다.
도 90∼도 97로부터 알 수 있듯이, Ni 또는 Mo로 이루어지는 전극의 규격화 막두께(H/λ)가 0.008∼0.06, 0.017∼0.06 및 0.023∼0.06에 있어서, SiO2막의 막두께와 최적의 θ와의 관계는 하기의 표 29에 나타내는 바와 같다. 이 최적의 θ는 전극의 전극지 폭의 분산이나 단결정 기판의 분산에 의해 -2°∼+4°정도 분산되는 경우가 있다.
또한, 제조 시, 오일러각의 φ와 ψ는 0°부터 ±3°분산되는데, 특성은 0°인 것과 거의 동일한 특성이 얻어졌다.
SiO2 오일러각 보다 바람직한 오일러각
0.10∼0.20 (0±3°, 105°∼140°, 0±3°) (0±3°, 110°∼135°, 0±3°)
0.20∼0.30 (0±3°, 105°∼140°, 0±3°) (0±3°, 108°∼135°, 0±3°)
0.30∼0.40 (0±3°, 104°∼139°, 0±3°) (0±3°, 108°∼133°, 0±3°)
또한, 도 90∼도 93에서 나타낸 Ni로 이루어지는 전극의 최적 막두께 H/λ=0.008∼0.06, 0.02∼0.06 및 0.027∼0.06에 있어서의 SiO2막의 막두께와 최적의 θ와의 관계는 하기의 표 30에 나타내는 바와 같다.
SiO2 오일러각 보다 바람직한 오일러각
0.10∼0.20 (0±3°, 106°∼140°, 0±3°) (0±3°, 110°∼135°, 0±3°)
0.20∼0.30 (0±3°, 105°∼137°, 0±3°) (0±3°, 108°∼134°, 0±3°)
0.30∼0.40 (0±3°, 104°∼133°, 0±3°) (0±3°, 108°∼132°, 0±3°)
또한, 도 94∼도 97에서 나타낸 Mo로 이루어지는 전극의 최적 막두께 H/λ=0.008∼0.06, 0.017∼0.06 및 0.023∼0.06에 있어서의 SiO2막의 막두께와 최적의 θ와의 관계는 하기의 표 31에 나타내는 바와 같다.
SiO2 오일러각 보다 바람직한 오일러각
0.10∼0.20 (0±3°, 107°∼141°, 0±3°) (0±3°, 110°∼135°, 0±3°)
0.20∼0.30 (0±3°, 104°∼141°, 0±3°) (0±3°, 109°∼135°, 0±3°)
0.30∼0.40 (0±3°, 104°∼138°, 0±3°) (0±3°, 108°∼133°, 0±3°)
즉, 표 29로부터 알 수 있듯이, 상기 특정의 밀도, 영률 및 횡파음속 범위의 금속으로 이루어지는 전극의 막두께(H/λ)가 0.008∼0.06, 0.017∼0.06 및 0.023∼0.06이고, 주파수 온도특성(TCF)을 ±20ppm/℃의 범위 내가 되도록 개선하기 위하여, SiO2막의 막두께를 0.1∼0.4의 범위로 하였을 경우, LiTaO3의 오일러각에 있어서의 θ는, 104°∼140°의 범위, 즉 회전각으로 14°∼50°의 범위, 보다 바람직하게는 표 29에 나타낸 오일러각을 선택하면 된다는 것을 알 수 있다.
마찬가지로, Ni막으로 이루어지는 전극의 규격화 막두께(H/λ)가 0.008∼0.06, 0.02∼0.06 및 0.027∼0.06인 경우에 있어서, 주파수 온도특성(TCF)을 ±20ppm/℃의 범위 내가 되도록 개선하기 위하여, Hs/λ가 0.1∼0.4인 SiO2막의 막두께(Hs/λ)에 따라서, LiTaO3기판의 오일러각의 θ는 104°∼140°의 범위로 하면 되고, 보다 바람직하게는 SiO2막의 막두께(Hs/λ)에 따라서 표 30의 오일러각을 선택하면 된다는 것을 알 수 있다.
마찬가지로, Mo막으로 이루어지는 전극의 규격화 막두께(H/λ)가 0.008∼0.06, 0.02∼0.06 및 0.027∼0.06인 경우에 있어서, 주파수 온도특성(TCF)을 ±20ppm/℃의 범위 내가 되도록 개선하기 위하여, Hs/λ가 0.1∼0.4인 SiO2막의 막두께(Hs/λ)에 따라서, LiTaO3기판의 오일러각에 있어서의 θ는 104°∼141°의 범위로 하면 되고, 보다 바람직하게는 SiO2막의 막두께(Hs/λ)에 따라 표 31의 오일러각을 선택하면 된다는 것을 알 수 있다.
여기에서, 표 29∼표 31에 있어서의 "LiTaO3의 오일러각"의 범위는 감쇠상수(α)가 0.1dB/λ이하의 범위를 규정한 것이다. 또한, 표 29∼표 31에 있어서의 LiTaO3의 오일러각의 "보다 바람직한" 범위는 감쇠상수가 0.05dB/λ이하의 범위를 규정한 것이다. 또한, 상기 전극막의 규격화 막두께가 0.095, 0.017, 0.023인 경우의 SiO2막의 막두께(Hs/λ)와 오일러각의 관계는 도 90∼도 97에 나타낸 Ni 또는 Mo로 이루어지는 전극막의 규격화 막두께로부터 환산하여 구한 것이며, 그것에 의해 표 29∼표31의 SiO2막의 막두께와 오일러각의 값을 구하고 있다.
본 발명에 따른 탄성 표면파 장치의 제조 시에 있어서, 회전 Y판 X전파 LiTaO3기판 상에, Ni나 Mo 등의 상기 특정의 금속으로 이루어지는 IDT를 형성한후, 그 상태에 있어서 주파수 조정을 행하고, 그 후 감쇠상수(α)를 작게할 수 있는 범위의 막두께의 SiO2막을 성막하는 것이 바람직하다. 이것을 도 98∼도 101을 참조하여 설명한다. 도 98 및 도 100은 오일러각 (0°, 126°, 0°)인 회전 Y판 X전파 LiTaO3기판 상에, 다양한 두께(H/λ)의 Ni 또는 Mo로 이루어지는 IDT 및 다양한 막두께(Hs/λ)의 SiO2막을 형성한 경우의 누설 탄성 표면파의 음속 변화를 나타낸다. 또한, 도 99 및 도 101은 동일한 오일러각의 LiTaO3기판 상에, 다양한 막두께(H/λ)의 Ni 또는 Mo로 이루어지는 IDT를 형성한 경우, 그 위에 형성되는 SiO2막의 규격화 막두께(Hs/λ)를 변화시킨 경우의 누설 탄성 표면파의 음속 변화를 나타낸다. 도 98과 도 99 및 도 100과 도 101을 비교하면 알 수 있듯이, 전극의 막두께를 변화시킨 경우가 SiO2막의 막두께를 변화시킨 경우보다도 탄성 표면파의 음속 변화가 매우 크다. 따라서, SiO2막의 형성에 앞서서 주파수 조정이 행해지는 것이 바람직하며, 예를 들면 레이저 에칭이나 이온 에칭 등에 의해 Ni나 Mo로 이루어지는 IDT를 형성한 후에 주파수 조정을 행하는 것이 바람직하다.
본 발명은 상기와 같이 14°∼50°회전 Y판 X전파, 오일러각으로 (0°, 104°∼140°, 0°)인 LiTaO3로 이루어지는 압전 기판, H/λ=0.008∼0.06인 Ni나 Mo 등의 상기 특정 밀도, 영률 및 횡파음속 범위의 금속으로 이루어지는 IDT와, Hs/λ=0.10∼0.40인 SiO2막을 구비하는 것을 특징으로 하는 것이며, 따라서 IDT의수 및 구조 등에 대해서는 특별히 한정되지 않는다. 즉, 본 발명은 도 15에 나타낸 탄성 표면파 장치뿐만 아니라, 상기 조건을 만족하는 한 다양한 탄성 표면파 공진자나 탄성 표면파 필터 등에 적용할 수 있다.
본 발명에 따른 탄성 표면파 장치에서는, IDT전극이 형성되어 있는 영역을 제외한 나머지 영역에 있어서, IDT전극와 거의 동일한 막두께로 형성된 제 1 절연물층이 형성되어 있고, IDT전극 및 제 1 절연물층을 피복하도록 제 2 절연물층이 형성되어 있는 구성에 있어서, IDT전극이 제 1 절연물층의 밀도보다도 고밀도인 금속 또는 상기 금속을 주성분으로 하는 합금으로 이루어지기 때문에, IDT전극의 반사계수를 충분한 크기로 할 수 있다. 따라서, 원하지 않는 리플에 의한 특성의 열화가 생기기 어렵고, 주파수 온도특성이 양호한 탄성 표면파 장치를 제공할 수 있다.
또한, IDT전극과 제 1 절연물층이 거의 동일한 막두께로 되어 있으며, IDT전극 및 제 1 절연물층을 피복하도록 제 2 절연물층이 적층되어 있기 때문에, 제 2 절연물층의 외표면을 평탄화할 수 있고, 그것에 의해 제 2 절연물층 표면의 요철에 의한 특성의 열화도 생기기 어렵다.
본 발명에 따른 탄성 표면파 장치에서는, IDT전극이 형성되어 있는 영역을 제외한 나머지 영역에 IDT전극과 거의 동일한 막두께의 제 1 절연물층이 형성되어 있고, IDT전극 상에 IDT전극을 구성하는 금속 또는 합금보다도 내부식성이 우수한 금속 또는 합금으로 이루어지는 보호 금속막이 형성되어 있으며, 보호 금속막 및제 1 절연물층 상을 피복하도록 제 2 절연물층이 형성되어 있다. 따라서, IDT전극이 보호 금속층 및 제 1 절연물층에 의해 피복되어 있기 때문에, 포토리소그래피 기술에 의해 레지스트를 박리할 때의 레지스트 박리액에 의한 IDT전극의 부식이 생기기 어렵다. 따라서, Cu 등의 레지스트 박리액에 의해 부식되기 쉽지만, 밀도가 Al에 비하여 충분히 큰 금속 또는 합금을 이용하여, IDT전극을 구성할 수 있고, 탄성 표면파 장치의 특성 열화를 효과적으로 억제할 수 있다.
본 발명에 있어서, 제 1, 제 2 절연물층이 SiO2에 의해 구성되어 있는 경우에는, 본 발명에 따라서 주파수 온도특성(TCF)가 개선된 탄성 표면파 장치를 제공할 수 있다.
IDT전극이 Cu 또는 Cu를 주성분으로 하는 합금으로 이루어진 경우에는, 종래부터 탄성 표면파 장치의 전극 재료로서 범용되어 왔던 Al에 비하여 밀도가 크기 때문에, 본 발명에 따른 탄성 표면파 장치를 용이하게 구성할 수 있고, 또한, 충분한 반사계수의 IDT전극을 용이하게 형성할 수 있다.
본 발명에 따른 제조방법에서는, 압전성 기판(2)에 제 1 절연물층을 형성한 후에, 레지스트 패턴을 이용하여 IDT전극이 형성되는 부분의 절연물층이 제거되고, 나머지 영역에 제 1 절연물층과 레지스트와의 적층 구조가 잔류되고, 다음으로 제 1 절연물층이 제거되어 있는 영역에 Al보다도 고밀도인 금속 또는 상기 금속을 주성분으로 하는 전극막을 형성함으로써 IDT전극이 형성되고, 그 후 제 1 절연물층 상에 잔류하고 있는 레지스트가 제거된다. 그리고, 제 1 절연물층 및 IDT전극 위를피복하도록 제 2 절연물층이 형성되기 때문에, 제 2 절연물층 상면의 요철이 생기기 어렵다. 따라서, 제 2 절연물층 표면의 요철에 의한 특성의 열화가 생기기 어렵다. 또한, IDT전극이 Al보다도 고밀도인 금속 또는 상기 금속을 주성분으로 하는 합금으로 이루어지기 때문에, IDT전극의 반사계수가 높아지고, 원하지 않는 리플에 의한 특성 열화를 억제할 수 있다.
또한, 본 발명에 따르면, IDT전극을 형성한 후에, IDT전극을 구성하는 금속 또는 합금보다도 내부식성이 우수한 금속 또는 합금으로 이루어지는 보호 금속막이 형성되며, 그 후 제 1 절연물층 상의 레지스트 및 상기 레지스트 위에 적층되어 있는 보호 금속막이 제거된다. 따라서, 레지스트 박리액에 의해 이 제거 공정을 행할 때, IDT전극의 측면이 제 1 절연물층에 의해, 상면이 보호 금속층에 의해 피복되어 있기 때문에, IDT전극의 부식이 생기기 어렵다.
따라서, IDT전극의 부식을 일으키지 않고, 본 발명에 따른 탄성 표면파 장치를 제공할 수 있다.
본 발명에 따르면, 압전 기판 상에 전극을 형성하고, 상기 전극을 피복하도록 절연물층을 형성한 후에, 전극이 존재하는 부분과 존재하지 않는 부분의 위쪽에 있어서의 절연물층의 표면의 요철이 평탄화된다. 따라서, 본 발명과 같이 절연물층 표면의 요철에 의한 특성의 열화가 생기기 어렵다.

Claims (61)

  1. 전기기계 결합계수가 15% 이상인 LiTaO3또는 LiNbO3로 이루어지는 압전성 기판과,
    상기 압전성 기판 상에 형성되어 있고, Al보다도 밀도가 큰 금속 또는 상기 금속을 주성분으로 하는 합금, 또는 Al보다도 밀도가 큰 금속 또는 상기 금속을 주성분으로 하는 합금과 다른 금속으로 구성되는 적층막으로 이루어지는 적어도 1개의 전극과,
    상기 적어도 1개의 전극이 형성되어 있는 영역을 제외한 나머지 영역에 있어서, 상기 전극과 거의 동일한 막두께로 형성된 제 1 절연물층과,
    상기 전극 및 제 1 절연물층을 피복하도록 형성된 제 2 절연물층을 구비하고,
    상기 전극의 밀도가 상기 제 1 절연물층의 1.5배 이상인 것을 특징으로 하는 탄성 표면파 장치.
  2. 압전성 기판과,
    상기 압전성 기판 상에 형성된 적어도 1개의 전극과,
    상기 전극 상에 형성되어 있고, 또한 전극을 구성하는 금속 또는 합금보다도 내부식성이 우수한 금속 또는 합금으로 이루어지는 보호 금속막과,
    상기 적어도 1개의 전극이 형성되어 있는 영역을 제외한 나머지 영역에 있어서, 상기 전극과 보호 금속막의 합계 막두께와 거의 동일한 막두께를 갖도록 형성된 제 1 절연물층과,
    상기 보호 금속막 및 제 1 절연물층을 피복하도록 형성된 제 2 절연물층을 구비하는 것을 특징으로 하는 탄성 표면파 장치.
  3. 제2항에 있어서, 상기 전극 및 보호 금속막의 적층 구조 전체의 평균 밀도가 상기 제 1 절연물층 밀도의 1.5배 이상인 것을 특징으로 하는 탄성 표면파 장치.
  4. 제1항에 있어서, 상기 제 1, 제 2 절연물층이 SiO2에 의해 형성되어 있는 것을 특징으로 하는 탄성 표면파 장치.
  5. 제1항에 있어서, 탄성 표면파의 반사를 이용한 탄성 표면파 장치인 것을 특징으로 하는 탄성 표면파 장치.
  6. 제1항에 있어서, 상기 압전성 기판이 오일러각 (0±3°, 104°∼140°, 0±3°)인 LiTaO3기판이고, 상기 제 1, 제 2 절연물층이 SiO2로 구성되어 있으며, 제 1, 제 2 절연물층을 구성하고 있는 SiO2막의 합계 막두께를 Hs, 탄성 표면파의 파장을 λ로 하였을 때에, Hs/λ가 0.03∼0.45의 범위로 되어 있고, 상기 전극의 두께를 H, 탄성 표면파의 파장을 λ라고 하였을 때에, 전극의 규격화 막두께(H/λ)가 하기의 수학식 1을 만족시키는 값으로 되어 있는 것을 특징으로 하는 탄성 표면파 장치.
    [수학식 1]
    (단, ρ는 전극의 평균 밀도)
  7. 제1항에 있어서, 상기 압전성 기판이 오일러각 (0±3°, 115°∼148°, 0±3°)인 LiTaO3기판이고, 상기 제 1, 제 2 절연물층이 SiO2막으로 이루어지며, SiO2막의 합계의 규격화 막두께(Hs/λ)가 0.03∼0.45의 범위에 있고,
    상기 Al보다도 밀도가 큰 금속이 밀도 15000∼23000kg/m3및 영률 0.5×1011∼1.0×1011N/m2혹은 횡파음속이 1000∼2000m/s인 금속이고, 상기 전극의 막두께를 H, 탄성 표면파의 파장을 λ라고 하였을 때에, 규격화 막두께(H/λ)가 0.013∼0.032의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  8. 제7항에 있어서, 상기 금속이 Au인 것을 특징으로 하는 탄성 표면파 장치.
  9. 제7항에 있어서, 상기 LiTaO3기판의 오일러각이 (0±3°, 132°∼148°, 0±3°)의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  10. 제7항에 있어서, 상기 LiTaO3기판의 오일러각의 θ가 115°이상, 132°미만의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  11. 제7항에 있어서, 상기 LiTaO3기판의 오일러각 (0±3°, θ, 0±3°), 상기 전극의 규격화 막두께(H/λ) 및 제 1, 제 2 절연물층을 구성하고 있는 SiO2의 규격화 막두께(Hs/λ)가 하기의 표 1에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    오일러각(0±3°, θ, 0±3°)의 θ Au막두께 SiO2막두께 120.0°≤θ<123.0° 0.013∼0.018 0.15∼0.45 123.0°≤θ<124.5° 0.013∼0.022 0.10∼0.40 124.5°≤θ<125.5° 0.013∼0.025 0.07∼0.40 125.5°≤θ<127.5° 0.013∼0.025 0.06∼0.40 127.5°≤θ<129.0° 0.013∼0.028 0.04∼0.40 129.0°≤θ<130.0° 0.017∼0.030 0.03∼0.42 130.0°≤θ<131.5° 0.017∼0.030 0.03∼0.42 131.5°≤θ<133.0° 0.018∼0.028 0.05∼0.33 133.0°≤θ<135.0° 0.018∼0.030 0.05∼0.30 135.0°≤θ≤137.0° 0.019∼0.032 0.05∼0.25 137.0°≤θ≤140.0° 0.019∼0.032 0.05∼0.25
  12. 제7항에 있어서, 상기 LiTaO3기판의 오일러각 (0±3°, θ, 0±3°), 상기 전극의 규격화 막두께(H/λ) 및 제 1, 제 2 절연물층을 구성하고 있는 SiO2의 규격화 막두께(Hs/λ)가 하기의 표 2에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    오일러각(0±3°, θ, 0±3°)의 θ Au막두께 SiO2막두께 129.0°≤θ<130.0° 0.022∼0.028 0.04∼0.40 130.0°≤θ<131.5° 0.022∼0.028 0.04∼0.40 131.5°≤θ<133.0° 0.022∼0.028 0.05∼0.33 133.0°≤θ<135.0° 0.022∼0.030 0.05∼0.30 135.0°≤θ<137.0° 0.022∼0.032 0.05∼0.25 137.0°≤θ≤140.0° 0.022∼0.032 0.05∼0.25
  13. 제1항에 있어서, 상기 압전성 기판이 오일러각 (0±3°, 113°∼142°, 0±3°)인 LiTaO3기판이고, 상기 제 1, 제 2 절연물층이 SiO2막으로 이루어지며, SiO2막의 합계의 규격화 막두께(Hs/λ)가 0.10∼0.40의 범위에 있고,
    상기 Al보다도 밀도가 큰 금속이 밀도 5000∼15000kg/m3및 영률 0.5×1011∼1.0×1011N/m3혹은 횡파음속이 1000∼2000m/s인 금속이고, 상기 금속의 막두께를 H, 탄성 표면파의 파장을 λ라고 하였을 때에, 규격화 막두께(H/λ)가 0.01∼0.08의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  14. 제13항에 있어서, 상기 금속이 Ag인 것을 특징으로 하는 탄성 표면파 장치.
  15. 제13항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.01∼0.08이고, 상기SiO2막의 합계의 규격화 막두께(Hs/λ)와, LiTaO3기판의 오일러각이 하기의 표 3에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2막두께 LiTaO3의 오일러각 0.15∼0.18 0±3, 117∼137, 0±3 0.18∼0.23 0±3, 117∼136, 0±3 0.23∼0.28 0±3, 115∼135, 0±3 0.28∼0.33 0±3, 113∼133, 0±3 0.33∼0.38 0±3, 113∼135, 0±3 0.38∼0.40 0±3, 113∼132, 0±3 Ag 막두께(H/λ):0.01∼0.08일 때
  16. 제13항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.02∼0.06이고, 상기 SiO2막의 합계의 규격화 막두께(Hs/λ)와, LiTaO3기판의 오일러각이 하기의 표 4에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2막두께 LiTaO3의 오일러각 0.15∼0.18 0±3, 120∼133, 0±3 0.18∼0.23 0±3, 120∼137, 0±3 0.23∼0.28 0±3, 120∼135, 0±3 0.28∼0.33 0±3, 118∼135, 0±3 0.33∼0.38 0±3, 115∼133, 0±3 0.38∼0.40 0±3, 113∼130, 0±3 Ag 막두께(H/λ):0.02∼0.06일 때
  17. 제13항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.03∼0.05이고, 상기 SiO2막의 합계의 규격화 막두께(Hs/λ)와, LiTaO3기판의 오일러각이 하기의 표 5에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2막두께 LiTaO3의 오일러각 0.15∼0.18 0±3, 122∼142, 0±3 0.18∼0.23 0±3, 120∼140, 0±3 0.23∼0.28 0±3, 117∼138, 0±3 0.28∼0.33 0±3, 116∼136, 0±3 0.33∼0.38 0±3, 114∼135, 0±3 0.38∼0.40 0±3, 113∼130, 0±3 Ag 막두께(H/λ):0.03∼0.05일 때
  18. 제1항에 있어서, 상기 압전성 기판이 오일러각 (0±3°, 113°∼137°, 0±3°)인 LiTaO3기판이고, 상기 제 1, 제 2 절연물층이 SiO2막으로 이루어지며, SiO2막의 합계의 규격화 막두께(Hs/λ)가 0.10∼0.40의 범위에 있고,
    상기 Al보다도 밀도가 큰 금속이 밀도 5000∼15000kg/m3및 영률 1.0×1011∼2.05×1011N/m2혹은 횡파음속이 2000∼2800m/s인 금속이고, 상기 전극의 막두께를 H, 탄성 표면파의 파장을 λ라고 하였을 때에, 규격화 막두께(H/λ)가 0.01∼0.08의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  19. 제18항에 있어서, 상기 금속이 Cu인 것을 특징으로 하는 탄성 표면파 장치.
  20. 제18항에 있어서, 상기 LiTaO3기판의 오일러각 및 상기 SiO2의 합계의 규격화 막두께(Hs/λ)가 하기의 표 6에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2막두께 LiTaO3의 오일러각 0.15∼0.18 (0±3, 117∼137, 0±3) 0.18∼0.23 (0±3, 117∼136, 0±3) 0.23∼0.28 (0±3, 115∼135, 0±3) 0.28∼0.33 (0±3, 113∼133, 0±3) 0.33∼0.38 (0±3, 113∼135, 0±3) 0.38∼0.40 (0±3, 113∼132, 0±3)
  21. 제18항에 있어서, 상기 오일러각 (0±3°, θ, 0±3°)의 θ가 하기의 수학식 2의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
    [수학식 2]
    단, 수학식 2 중, θmin은 IDT의 규격화 막두께(H/λ)가 하기의 (a)∼(e)의 범위인 경우, 각각 하기의 수학식 3∼수학식 7로 나타내어지는 값이다.
    (a) 0 < H/λ≤0.01일 때
    [수학식 3]
    (b) 0.01 < H/λ≤0.03일 때
    [수학식 4]
    (c) 0.03 < H/λ≤0.05일 때
    [수학식 5]
    (d) 0.05 < H/λ≤0.07일 때
    [수학식 6]
    (e) 0.07 < H/λ≤0.09일 때
    [수학식 7]
  22. 제18항에 있어서, 상기 SiO2막의 합계의 규격화 막두께(Hs/λ)와, LiTaO3기판의 오일러각이 하기의 표 7에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2막두께 LiTaO3의 오일러각 0.15∼0.18 (0±3, 117∼125, 0±3) 0.18∼0.23 (0±3, 117∼125, 0±3) 0.23∼0.28 (0±3, 115∼125, 0±3) 0.28∼0.33 (0±3, 113∼125, 0±3) 0.33∼0.38 (0±3, 113∼125, 0±3) 0.38∼0.40 (0±3, 113∼125, 0±3)
  23. 제1항에 있어서, 상기 압전성 기판이 오일러각 (0±3°, 112°∼138°, 0±3°)인 LiTaO3기판이고, 상기 제 1, 제 2 절연물층이 SiO2막으로 이루어지며, SiO2막의 합계의 규격화 막두께(Hs/λ)가 0.10∼0.40의 범위에 있고,
    상기 Al보다도 밀도가 큰 금속이 밀도 15000∼23000kg/m3및 영률 2.0×1011∼4.5×1011N/m2혹은 횡파음속이 2800∼3500m/s인 금속이고, 상기 전극의 막두께를 H, 탄성 표면파의 파장을 λ라고 하였을 때에, 규격화 막두께(H/λ)가 0.0025∼0.06의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  24. 제23항에 있어서, 상기 금속이 텅스텐인 것을 특징으로 하는 탄성 표면파 장치.
  25. 제23항에 있어서, 상기 IDT의 규격화 막두께(H/λ)가 0.012∼0.053의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  26. 제25항에 있어서, 상기 IDT의 규격화 막두께(H/λ)가 0.015∼0.042의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  27. 제23항에 있어서, 상기 LiTaO3기판이 오일러각 (0±3°, 115°∼135°, 0±3°)의 LiTaO3기판인 것을 특징으로 하는 탄성 표면파 장치.
  28. 제23항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.012∼0.053이고, 상기 SiO2막의 합계의 규격화 막두께(Hs/λ)와, LiTaO3기판의 오일러각이 하기의 표 8에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2의 규격화 막두께 LiTaO3의 오일러각 0.10∼0.15 (0±3, 114.2∼138.0, 0±3) 0.15∼0.20 (0±3, 113.0∼137.8, 0±3) 0.20∼0.30 (0±3, 113.0∼137.5, 0±3) 0.30∼0.35 (0±3, 112.7∼137.0, 0±3) 0.35∼0.40 (0±3, 112.5∼136.0, 0±3) 전극의 H/λ=0.012∼0.053일 때
  29. 제23항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.015∼0.042이고, 상기 SiO2막의 합계의 규격화 막두께(Hs/λ)와, LiTaO3기판의 오일러각이 하기의 표 9에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2의 규격화 막두께 LiTaO3의 오일러각 0.10∼0.15 (0±3, 114.3∼138.0, 0±3) 0.15∼0.20 (0±3, 113.0∼137.5, 0±3) 0.20∼0.30 (0±3, 112.5∼137.0, 0±3) 0.30∼0.35 (0±3, 112.2∼136.5, 0±3) 0.35∼0.40 (0±3, 112.0∼135.3, 0±3) 전극의 H/λ=0.015∼0.042일 때
  30. 제1항에 있어서, 상기 압전성 기판이 오일러각 (0±3°, 104°∼148°, 0±3°)인 LiTaO3기판이고, 상기 제 1, 제 2 절연물층이 SiO2막으로 이루어지며, SiO2막의 합계의 규격화 막두께(Hs/λ)가 0.10∼0.40의 범위에 있고,
    상기 Al보다도 밀도가 큰 금속이 밀도 15000∼23000kg/m3및 영률 1.0×1011∼2.0×1011N/m2혹은 횡파음속이 2000∼2800m/s인 금속이고, 상기 전극의 막두께를 H, 탄성 표면파의 파장을 λ라고 하였을 때, 규격화 막두께(H/λ)가 0.004∼0.055의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  31. 제30항에 있어서, 상기 금속이 탄탈인 것을 특징으로 하는 탄성 표면파 장치.
  32. 제30항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.01∼0.055의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  33. 제30항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.016∼0.045의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  34. 제30항에 있어서, 상기 압전성 기판이 오일러각 (0±3°, 111°∼143°, 0±3°)인 LiTaO3기판인 것을 특징으로 하는 탄성 표면파 장치.
  35. 제30항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.01∼0.055이고, 상기 SiO2막의 합계의 규격화 막두께(Hs/λ)와, LiTaO3기판의 오일러각이 하기의 표 10에 나타낸 조합 중에서 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2의 규격화 막두께 LiTaO3의 오일러각 0.10∼0.15 (0±3, 110.5∼148.0, 0±3) 0.15∼0.20 (0±3, 108.0∼147.5, 0±3) 0.20∼0.30 (0±3, 105.0∼148.0, 0±3) 0.30∼0.35 (0±3, 104.5∼148.0, 0±3) 0.35∼0.40 (0±3, 104.0∼145.0, 0±3) 전극의 H/λ=0.01∼0.055일 때
  36. 제30항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.016∼0.045이고, 상기 SiO2막의 합계의 규격화 막두께(Hs/λ)와, LiTaO3기판의 오일러각이 하기의 표 11에 나타낸 조합 중에서 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2의 규격화 막두께 LiTaO3의 오일러각 0.10∼0.15 (0±3, 113.0∼144.0, 0±3) 0.15∼0.20 (0±3, 111.0∼144.0, 0±3) 0.20∼0.30 (0±3, 108.0∼144.0, 0±3) 0.30∼0.35 (0±3, 107.5∼143.0, 0±3) 0.35∼0.40 (0±3, 107.0∼140.5, 0±3) 전극의 H/λ=0.016∼0.045일 때
  37. 제1항에 있어서, 상기 압전성 기판이 오일러각 (0±3°, 90°∼169°, 0±3°)인 LiTaO3기판이고, 상기 제 1, 제 2 절연물층이 SiO2막으로 이루어지며, SiO2막의 합계의 규격화 막두께(Hs/λ)가 0.10∼0.40의 범위에 있고,
    상기 Al보다도 밀도가 큰 금속이 밀도 15000∼23000kg/m3및 영률 1.0×1011∼2.0×1011N/m2혹은 횡파음속이 1000∼2000m/s인 금속이고, 상기 전극의 막두께를 H, 탄성 표면파의 파장을 λ라고 하였을 때, 규격화 막두께(H/λ)가 0.005∼0.054의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  38. 제37항에 있어서, 상기 금속이 백금인 것을 특징으로 하는 탄성 표면파 장치.
  39. 제37항에 있어서, 상기 압전성 기판의 오일러각이 (0±3°, 90°∼155°, 0±3°)이고, 상기 전극의 규격화 막두께(H/λ)가 0.01∼0.04의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  40. 제39항에 있어서, 상기 LiTaO3기판의 오일러각 및 상기 SiO2의 합계의 규격화 막두께(Hs/λ)가 하기의 표 12에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2두께(Hs/λ) 오일러각 0.10≤Hs/λ<0.15 (0±3°, 90°∼169°, 0±3°) 0.15≤Hs/λ<0.20 (0±3°, 90°∼167°, 0±3°) 0.20≤Hs/λ<0.25 (0±3°, 90°∼167°, 0±3°) 0.25≤Hs/λ<0.30 (0±3°, 90°∼164°, 0±3°) 0.30≤Hs/λ<0.40 (0±3°, 90°∼163°, 0±3°) 백금 H/λ=0.01∼0.04일 때
  41. 제37항에 있어서, 상기 압전성 기판의 오일러각이 (0±3°, 102°∼150°, 0±3°)이고, 상기 전극의 규격화 막두께(H/λ)가 0.013∼0.033의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  42. 제41항에 있어서, 상기 SiO2막의 합계의 규격화 막두께(Hs/λ)와, LiTaO3기판의 오일러각이 하기의 표 13에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2두께(Hs/λ) 오일러각 0.10≤Hs/λ<0.15 (0±3°, 106°∼155°, 0±3°) 0.15≤Hs/λ<0.20 (0±3°, 104°∼155°, 0±3°) 0.20≤Hs/λ<0.25 (0±3°, 102°∼155°, 0±3°) 0.25≤Hs/λ<0.30 (0±3°, 102°∼154°, 0±3°) 0.30≤Hs/λ<0.40 (0±3°, 102°∼153°, 0±3°) 백금 H/λ=0.013∼0.033일 때
  43. 제1항에 있어서, 상기 압전성 기판이 오일러각 (0±3°, 104°∼150°, 0±3°)인 LiTaO3기판이고, 상기 제 1, 제 2 절연물층이 SiO2막으로 이루어지며, 그 합계의 규격화 막두께(Hs/λ)가 0.10∼0.40의 범위에 있고,
    상기 Al보다도 밀도가 큰 금속이 밀도 5000∼15000kg/m3및 영률 2.0×1011∼4.5×1011N/m2혹은 횡파음속이 2800∼3500m/s인 금속으로 이루어지고, 상기 전극의 막두께를 H, 탄성 표면파의 파장을 λ라고 하였을 때, 규격화 막두께(H/λ)가 0.008∼0.06의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  44. 제43항에 있어서, 상기 금속이 Ni인 것을 특징으로 하는 탄성 표면파 장치.
  45. 제44항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.02∼0.06의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  46. 제44항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.027∼0.06의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  47. 제44항에 있어서, 상기 LiTaO3기판의 오일러각과 상기 SiO2막의 합계의 규격화 막두께(Hs/λ)가 하기의 표 14에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2막두께 오일러각 0.10∼0.20 (0±3°, 106°∼140°, 0±3°) 0.20∼0.30 (0±3°, 105°∼137°, 0±3°) 0.30∼0.40 (0±3°, 104°∼133°, 0±3°)
  48. 제43항에 있어서, 상기 금속이 Mo로 이루어지는 것을 특징으로 하는 탄성 표면파 장치.
  49. 제48항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.017∼0.06의 범위에있는 것을 특징으로 하는 탄성 표면파 장치.
  50. 제48항에 있어서, 상기 전극의 규격화 막두께(H/λ)가 0.023∼0.06의 범위에 있는 것을 특징으로 하는 탄성 표면파 장치.
  51. 제48항에 있어서, 상기 LiTaO3기판의 오일러각과 상기 SiO2막의 합계의 규격화 막두께(Hs/λ)가 하기의 표 15에 나타낸 조합 중 어느 하나인 것을 특징으로 하는 탄성 표면파 장치.
    SiO2막두께 오일러각 0.10∼0.20 (0±3°, 107°∼141°, 0±3°) 0.20∼0.30 (0±3°, 104°∼141°, 0±3°) 0.30∼0.40 (0±3°, 104°∼138°, 0±3°)
  52. 제1항에 있어서, 상기 전극이 Al보다도 밀도가 큰 금속 혹은 합금으로 이루어지는 주된 전극층과, 다른 금속으로 이루어지는 적어도 1개의 전극층과의 적층막으로 이루어지고, 상기 전극의 평균 밀도(ρ)와, 상기 Al보다도 밀도가 큰 금속의 밀도를 ρ0으로 한 경우, ρ0×0.7≤ρ≤ρ0×1.3인 것을 특징으로 하는 탄성 표면파 장치.
  53. 제1항에 있어서, 상기 제 2 절연물층 표면의 요철(凹凸)이 상기 전극의 막두께의 30% 이하인 것을 특징으로 하는 탄성 표면파 장치.
  54. 제1항에 있어서, 탄성 표면파로서 누설 타입의 탄성 표면파를 사용하는 것을 특징으로 하는 탄성 표면파 장치.
  55. 압전성 기판을 준비하는 공정과,
    상기 압전성 기판의 일면의 전면(全面)에 제 1 절연물층을 형성하는 공정과,
    적어도 1개의 전극을 갖는 전극 패턴을 형성하기 위한 레지스트 패턴을 이용하여 상기 전극이 형성되는 부분의 제 1 절연물층을 제거함과 동시에, 나머지 영역에 제 1 절연물층과 레지스트와의 적층 구조를 잔류시키는 공정과,
    상기 제 1 절연물층이 제거되어 있는 영역에, Al보다도 고밀도인 금속 또는 상기 금속을 주성분으로 하는 합금으로 이루어지는 전극막을 제 1 절연물층과 거의 동일한 두께로 형성하여 적어도 1개의 전극을 형성하는 공정과,
    상기 제 1 절연물층 상에 잔류하고 있는 레지스트를 제거하는 공정과,
    상기 제 1 절연물층 및 전극 위를 피복하도록 제 2 절연물층을 형성하는 공정을 구비하는 것을 특징으로 하는 탄성 표면파 장치의 제조방법.
  56. 제55항에 있어서, 상기 전극을 구성하고 있는 금속 또는 합금의 밀도가 상기 제 1 절연물층 밀도의 1.5배 이상인 것을 특징으로 하는 탄성 표면파 장치의 제조방법.
  57. 압전성 기판을 준비하는 공정과,
    상기 압전성 기판의 일면의 전면에 있어서 제 1 절연물층을 형성하는 공정과,
    적어도 1개의 전극 패턴을 형성하기 위한 레지스트 패턴을 이용하여 상기 전극이 형성되는 부분의 제 1 절연물층을 제거하고, 나머지 영역에 제 1 절연물층과 레지스트와의 적층 구조를 잔류시키는 공정과,
    상기 제 1 절연물층이 제거되어 있는 영역에, 전극을 형성하기 위한 금속 또는 합금막을 형성하여 전극을 형성하는 공정과,
    상기 전극을 형성한 후에, 상기 전극을 구성하는 금속 또는 합금보다도 내부식성이 우수한 금속 또는 합금으로 이루어지는 보호 금속막을 상기 전극의 전면에 형성하여 상기 보호 금속막을 상기 제 1 절연물층의 높이와 거의 동일한 높이로 형성하는 공정과,
    상기 제 1 절연물층 상의 레지스트 및 상기 레지스트 상에 적층되어 있는 보호 금속막을 제거하는 공정과,
    상기 전극 상에 형성된 보호 금속막 및 상기 제 1 절연물층을 피복하도록 제 2 절연물층을 형성하는 공정을 구비하는 것을 특징으로 하는 탄성 표면파 장치의 제조방법.
  58. 제57항에 있어서, 상기 전극 및 보호 금속막으로 이루어지는 적층 구조의 평균 밀도가 제 1 절연물층 밀도의 1.5배 이상이 되도록, 상기 전극 구성 금속 또는합금과, 상기 보호 금속막을 구성하는 금속 또는 합금이 선택되는 것을 특징으로 하는 탄성 표면파 장치의 제조방법.
  59. 압전성 기판을 준비하는 공정과,
    상기 압전성 기판 상에 전극을 형성하는 공정과,
    상기 전극을 피복하도록 절연물층을 형성하는 공정과,
    상기 전극이 존재하는 부분과 존재하지 않는 부분의 위쪽에 있어서의 절연물층의 요철을 평탄화하는 공정을 구비하는 것을 특징으로 하는 탄성 표면파 장치의 제조방법.
  60. 제59항에 있어서, 상기 평탄화 공정이 에칭백(etchback), 역스퍼터 또는 연마에 의해 행해지는 것을 특징으로 하는 탄성 표면파 장치의 제조방법.
  61. 제55항에 있어서, 상기 전극을 구성하는 금속으로서 Au, Cu, Ag, W, Ta, Pt, Ni 및 Mo 및 이들 금속을 주성분으로 하는 합금으로 이루어지는 군에서 선택된 1종을 이용하고, 상기 절연물층으로서 SiO2를 이용하는 것을 특징으로 하는 탄성 표면파 장치의 제조방법.
KR1020030034334A 2002-07-24 2003-05-29 탄성 표면파 장치 및 그 제조방법 KR100681692B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002215614 2002-07-24
JPJP-P-2002-00215614 2002-07-24
JPJP-P-2003-00041480 2003-02-19
JP2003041480A JP3841053B2 (ja) 2002-07-24 2003-02-19 弾性表面波装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20040010108A true KR20040010108A (ko) 2004-01-31
KR100681692B1 KR100681692B1 (ko) 2007-02-09

Family

ID=31190289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030034334A KR100681692B1 (ko) 2002-07-24 2003-05-29 탄성 표면파 장치 및 그 제조방법

Country Status (5)

Country Link
US (3) US7230365B2 (ko)
EP (4) EP2288026A1 (ko)
JP (1) JP3841053B2 (ko)
KR (1) KR100681692B1 (ko)
AT (1) ATE549795T1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190077224A (ko) * 2017-12-25 2019-07-03 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3841053B2 (ja) * 2002-07-24 2006-11-01 株式会社村田製作所 弾性表面波装置及びその製造方法
US7642693B2 (en) * 2003-05-15 2010-01-05 National Institute Of Advanced Industrial Science And Technology Wurtzite thin film, laminate containing wurtzite crystalline layer and their manufacturing methods
US7339304B2 (en) 2003-10-03 2008-03-04 Murata Manufacturing Co., Ltd. Surface acoustic wave device
JP2005117151A (ja) * 2003-10-03 2005-04-28 Murata Mfg Co Ltd 弾性表面波装置の製造方法及び弾性表面波装置
JP2005176152A (ja) * 2003-12-15 2005-06-30 Alps Electric Co Ltd 弾性表面波素子及びその製造方法
KR100785242B1 (ko) * 2003-12-16 2007-12-12 가부시키가이샤 무라타 세이사쿠쇼 탄성 경계파 장치
JP4453701B2 (ja) * 2004-03-02 2010-04-21 株式会社村田製作所 弾性表面波装置
EP1724920A4 (en) 2004-03-12 2009-03-04 Murata Manufacturing Co ACOUSTIC SURFACE WAVE DEVICE
WO2006011417A1 (ja) * 2004-07-26 2006-02-02 Murata Manufacturing Co., Ltd. 弾性表面波装置
JP4359551B2 (ja) 2004-10-08 2009-11-04 アルプス電気株式会社 弾性表面波素子の製造方法
JP4657002B2 (ja) * 2005-05-12 2011-03-23 信越化学工業株式会社 複合圧電基板
CN101385240A (zh) * 2006-02-20 2009-03-11 株式会社村田制作所 声表面波装置
WO2007099742A1 (ja) * 2006-03-02 2007-09-07 Murata Manufacturing Co., Ltd. 弾性波装置及びその製造方法
DE102006019961B4 (de) * 2006-04-28 2008-01-10 Epcos Ag Elektroakustisches Bauelement
DE112007001405B4 (de) * 2006-06-16 2013-12-24 Murata Manufacturing Co., Ltd. Oberflächenschallwellenvorrichtung
WO2008004408A1 (fr) * 2006-07-05 2008-01-10 Murata Manufacturing Co., Ltd. Dispositif d'onde de surface élastique
CN101523720B (zh) * 2006-10-12 2012-07-04 株式会社村田制作所 弹性边界波装置
JP4992911B2 (ja) * 2006-12-27 2012-08-08 株式会社村田製作所 弾性表面波装置
WO2008108215A1 (ja) * 2007-03-06 2008-09-12 Murata Manufacturing Co., Ltd. 弾性境界波装置
JP4968334B2 (ja) * 2007-06-06 2012-07-04 株式会社村田製作所 弾性表面波装置
JP4775978B2 (ja) 2007-10-30 2011-09-21 太陽誘電株式会社 弾性波素子、デュープレクサ、通信モジュール、および通信装置
JP2009147818A (ja) * 2007-12-17 2009-07-02 Fujitsu Ltd 弾性波素子、フィルタ素子、通信モジュール、および通信装置
CN101904095B (zh) 2007-12-20 2013-05-08 株式会社村田制作所 弹性表面波装置
JPWO2009090715A1 (ja) 2008-01-17 2011-05-26 株式会社村田製作所 弾性表面波装置
JP5206692B2 (ja) 2008-01-17 2013-06-12 株式会社村田製作所 弾性表面波装置
DE112009000963B4 (de) * 2008-04-30 2015-11-12 Murata Manufacturing Co., Ltd. Grenzschallwellenvorrichtung
JP2010011440A (ja) * 2008-05-30 2010-01-14 Hitachi Ltd 弾性波装置及びそれを用いた高周波フィルタ
JP2010045533A (ja) 2008-08-11 2010-02-25 Fujitsu Ltd 弾性波デバイスの製造方法
JP2010109894A (ja) 2008-10-31 2010-05-13 Fujitsu Ltd 弾性波フィルタ、デュープレクサ、通信モジュール、および通信装置
DE102008062605B4 (de) 2008-12-17 2018-10-18 Snaptrack, Inc. Bauelement, welches mit akustischen Wellen arbeitet, und Verfahren zu dessen Herstellung
JP4943462B2 (ja) * 2009-02-27 2012-05-30 太陽誘電株式会社 弾性波デバイス、デュープレクサ、通信モジュール、通信装置、弾性波デバイスの製造方法
WO2010101166A1 (ja) * 2009-03-04 2010-09-10 株式会社村田製作所 弾性表面波素子とその製造方法
US8294330B1 (en) 2009-03-31 2012-10-23 Triquint Semiconductor, Inc. High coupling, low loss saw filter and associated method
JP2011041134A (ja) * 2009-08-17 2011-02-24 Taiyo Yuden Co Ltd 弾性波デバイスおよびその製造方法
US8044553B2 (en) * 2010-02-22 2011-10-25 Triquint Semiconductor, Inc. Temperature compensated surface acoustic wave device and method having buried interdigital transducers for providing an improved insertion loss and quality factor
JP2011182117A (ja) * 2010-02-26 2011-09-15 Taiyo Yuden Co Ltd 弾性波デバイスおよびその製造方法
DE102010014919B4 (de) 2010-04-14 2015-07-02 Epcos Ag Verfahren zur Herstellung einer dielektrischen Schicht auf einem Bauelement
US8378553B1 (en) * 2010-07-01 2013-02-19 Triquint Semiconductor, Inc. Buried idt SAW filter having low propagation loss
WO2012020649A1 (ja) * 2010-08-10 2012-02-16 株式会社村田製作所 弾性表面波デバイス
DE102010041973B4 (de) * 2010-10-05 2015-04-16 Leibniz-Institut Für Festkörper- Und Werkstoffforschung Dresden E.V. Bauelement auf der Basis akustischer Oberflächenwellen
US9503049B2 (en) 2010-12-28 2016-11-22 Kyocera Corporation Acoustic wave element and acoustic wave device using same
JP5565474B2 (ja) * 2010-12-29 2014-08-06 株式会社村田製作所 弾性表面波装置
US8723392B2 (en) * 2011-07-15 2014-05-13 International Business Machines Corporation Saw filter having planar barrier layer and method of making
US8552819B2 (en) 2011-10-26 2013-10-08 Triquint Semiconductor, Inc. High coupling, low loss saw filter and associated method
WO2013128636A1 (ja) * 2012-03-02 2013-09-06 太陽誘電株式会社 弾性波フィルタ
US9236849B2 (en) 2012-04-19 2016-01-12 Triquint Semiconductor, Inc. High coupling, low loss PBAW device and associated method
WO2015137090A1 (ja) * 2014-03-13 2015-09-17 株式会社村田製作所 弾性波装置
WO2016104659A1 (ja) * 2014-12-24 2016-06-30 シチズンホールディングス株式会社 弾性表面波デバイス
CN104868873A (zh) * 2015-05-27 2015-08-26 上海交通大学 一种多层复合结构声表面波器件基底
JP6601503B2 (ja) * 2015-10-23 2019-11-06 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
KR102095213B1 (ko) * 2016-06-07 2020-03-31 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치
CN110178307B (zh) * 2017-01-17 2023-02-28 株式会社村田制作所 弹性波装置、高频前端电路以及通信装置
JP2018157564A (ja) 2017-03-16 2018-10-04 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 酸窒化ケイ素膜により覆われたインターディジタル電極を含む弾性波デバイス
US10615772B2 (en) 2017-06-30 2020-04-07 Texas Instruments Incorporated Acoustic wave resonators having Fresnel surfaces
US10686425B2 (en) 2017-06-30 2020-06-16 Texas Instruments Incorporated Bulk acoustic wave resonators having convex surfaces, and methods of forming the same
US10622966B2 (en) 2017-07-26 2020-04-14 Texas Instruments Incorporated Bulk acoustic wave resonators having a phononic crystal acoustic mirror
US10855251B2 (en) 2017-08-08 2020-12-01 Texas Instruments Incorporated Unreleased plane acoustic wave resonators
JP7175503B2 (ja) * 2019-04-05 2022-11-21 三安ジャパンテクノロジー株式会社 表面弾性波デバイス及びその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3965444A (en) * 1975-01-03 1976-06-22 Raytheon Company Temperature compensated surface acoustic wave devices
US4243960A (en) * 1978-08-14 1981-01-06 The United States Of America As Represented By The Secretary Of The Navy Method and materials for tuning the center frequency of narrow-band surface-acoustic-wave (SAW) devices by means of dielectric overlays
JPS57145419A (en) 1981-03-05 1982-09-08 Clarion Co Ltd Surface acoustic wave element
US4527082A (en) * 1982-07-06 1985-07-02 General Electric Company Surface acoustic wave device from eutectic deposit
JPS61136312A (ja) 1984-12-06 1986-06-24 Alps Electric Co Ltd 弾性表面波素子
JPH06103819B2 (ja) 1988-03-14 1994-12-14 株式会社村田製作所 表面波デバイスの製造方法
JPH02295212A (ja) 1989-05-09 1990-12-06 Fujitsu Ltd 弾性表面波共振子
JPH0522067A (ja) * 1991-07-15 1993-01-29 Oki Electric Ind Co Ltd 弾性表面波フイルタ
JPH0590872A (ja) * 1991-09-27 1993-04-09 Sumitomo Electric Ind Ltd 表面弾性波素子
JPH06164306A (ja) 1992-02-12 1994-06-10 Kokusai Electric Co Ltd 弾性表面波共振子
JPH06103819A (ja) 1992-09-21 1994-04-15 Hitachi Chem Co Ltd 異方導電性接着フィルム
WO1996004713A1 (fr) 1994-08-05 1996-02-15 Japan Energy Corporation Dispositif a ondes acoustiques de surface et procede de production
US5815900A (en) * 1995-03-06 1998-10-06 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a surface acoustic wave module
JPH0969748A (ja) * 1995-09-01 1997-03-11 Matsushita Electric Ind Co Ltd Ｓａｗデバイスおよびその製造方法
JPH09167936A (ja) 1995-10-13 1997-06-24 Fujitsu Ltd 弾性表面波装置
JPH09223944A (ja) 1995-12-13 1997-08-26 Fujitsu Ltd 弾性表面波素子及びその製造方法
JP3514015B2 (ja) * 1995-12-28 2004-03-31 株式会社村田製作所 弾性表面波装置及びその製造方法
JP3458573B2 (ja) * 1996-01-16 2003-10-20 株式会社村田製作所 端面反射型表面波装置の製造方法
EP0794616B1 (en) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
KR19980013868A (ko) * 1996-08-05 1998-05-15 우덕창 박막 압전 소자(thin film type piezolectric element)
DE69836719T2 (de) * 1997-05-08 2007-10-04 Kabushiki Kaisha Toshiba, Kawasaki Elastische oberflächenwellenvorrichtung und verfahren zu deren herstellung
JP3470031B2 (ja) 1997-12-22 2003-11-25 京セラ株式会社 弾性表面波装置の製造方法
EP0963846B1 (en) * 1998-06-08 2005-08-31 Seiko Epson Corporation Ink jet recording head and ink jet recording apparatus
JP2000269771A (ja) 1999-03-12 2000-09-29 Nec Corp 弾性表面波デバイス及びその製造方法
JP3391309B2 (ja) 1999-09-02 2003-03-31 株式会社村田製作所 表面波装置及び通信機装置
JP2001148618A (ja) 1999-11-18 2001-05-29 Nec Corp 弾性表面波装置
WO2001041304A1 (fr) * 1999-11-30 2001-06-07 Tdk Corporation Dispositif a onde acoustique de surface et procede de production correspondant
JP3414371B2 (ja) * 2000-07-31 2003-06-09 株式会社村田製作所 弾性表面波装置及びその製造方法
AU2001259447A1 (en) * 2000-08-31 2002-03-13 Sawtek, Inc. Surface acoustic wave devices using non-symmetric optimized cuts of a piezoelectric substrate
JP3521864B2 (ja) * 2000-10-26 2004-04-26 株式会社村田製作所 弾性表面波素子
JP3926633B2 (ja) * 2001-06-22 2007-06-06 沖電気工業株式会社 Ｓａｗデバイス及びその製造方法
JP4060090B2 (ja) * 2002-02-15 2008-03-12 沖電気工業株式会社 弾性表面波素子
JP3841053B2 (ja) 2002-07-24 2006-11-01 株式会社村田製作所 弾性表面波装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190077224A (ko) * 2017-12-25 2019-07-03 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치

Also Published As

Publication number Publication date
US7411334B2 (en) 2008-08-12
ATE549795T1 (de) 2012-03-15
EP2288025A1 (en) 2011-02-23
EP2288024A1 (en) 2011-02-23
JP3841053B2 (ja) 2006-11-01
KR100681692B1 (ko) 2007-02-09
EP1391988B1 (en) 2012-03-14
US7418772B2 (en) 2008-09-02
US20040164644A1 (en) 2004-08-26
US20070214622A1 (en) 2007-09-20
EP1391988A2 (en) 2004-02-25
US20070132339A1 (en) 2007-06-14
EP2288024B1 (en) 2012-07-04
EP2288026A1 (en) 2011-02-23
JP2004112748A (ja) 2004-04-08
EP2288025B1 (en) 2016-01-06
US7230365B2 (en) 2007-06-12
EP1391988A3 (en) 2004-06-09

Similar Documents

Publication Publication Date Title
KR20040010108A (ko) 탄성 표면파 장치 및 그 제조방법
JP4497159B2 (ja) 弾性境界波フィルタ
JP3885824B2 (ja) 弾性表面波装置
US7208860B2 (en) Surface acoustic wave device
US7425788B2 (en) Surface acoustic wave device
JP2018191112A (ja) 弾性波共振器、フィルタおよびマルチプレクサ
JP4337816B2 (ja) 弾性境界波装置
JP4297139B2 (ja) 弾性表面波装置
WO2005083881A1 (ja) 弾性表面波装置
WO2020204045A1 (ja) 高次モード弾性表面波デバイス
WO2010116783A1 (ja) 弾性波装置
JP4297137B2 (ja) 弾性表面波装置及びその製造方法
JP3979279B2 (ja) 弾性表面波装置
JP4363443B2 (ja) 弾性表面波装置
WO2021172032A1 (ja) 弾性波デバイス
JP3945504B2 (ja) 弾性表面波装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 14