KR20030014150A - 박리방법 및 반도체장치의 제작방법 - Google Patents

박리방법 및 반도체장치의 제작방법 Download PDF

Info

Publication number
KR20030014150A
KR20030014150A KR1020020047017A KR20020047017A KR20030014150A KR 20030014150 A KR20030014150 A KR 20030014150A KR 1020020047017 A KR1020020047017 A KR 1020020047017A KR 20020047017 A KR20020047017 A KR 20020047017A KR 20030014150 A KR20030014150 A KR 20030014150A
Authority
KR
South Korea
Prior art keywords
layer
substrate
material layer
peeling
film
Prior art date
Application number
KR1020020047017A
Other languages
English (en)
Other versions
KR100884053B1 (ko
Inventor
타카야마토루
마루야마주니야
야마자키순페이
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030014150A publication Critical patent/KR20030014150A/ko
Application granted granted Critical
Publication of KR100884053B1 publication Critical patent/KR100884053B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 피박리층에 손상을 주지 않는 박리방법을 제공하여, 작은 면적을 갖는 피박리층의 박리뿐만 아니라, 큰 면적을 갖는 피박리층을 전체면에 걸쳐 박리하는 것을 가능하게 하는 것을 목적으로 한다. 또한, 본 발명은, 여러 가지 기판에 피박리층을 붙여 경량의 반도체장치 및 그 제작방법을 제공하는 것을 목적으로 한다. 특히, 본 발명은, 플렉시블 필름에 TFT를 대표로 하는 여러 가지 소자를 붙여 경량의 반도체장치 및 그 제작방법을 제공하는 것을 목적으로 한다. 기판 상에 제 1 재료층(11)을 설치하고, 상기 제 1 재료층(11)에 인접하게 제 2 재료층(12)을 설치하고, 또한, 적층막 형성 또는 500℃ 이상의 열처리 또는 레이저광의 조사처리를 실행하더라도, 박리하기 전에 제 1 재료층이 인장 응력을 갖고, 또한 제 2 재료층이 압축 응력이면, 물리적 수단으로 용이하게 제 2 재료층(12)의 층내 또는 계면에서, 깨끗하게 분리할 수 있다.

Description

박리방법 및 반도체장치의 제작방법{METHOD OF PEELING OFF AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 피박리층의 박리방법에 관한 것으로, 특히 여러 가지 소자를 포함하는 피박리층의 박리방법에 관한 것이다. 덧붙여, 본 발명은, 박리한 피박리층을 기판에 붙여 전사시킨 박막트랜지스터(이하, TFT라 함)로 구성된 회로를 갖는 반도체장치 및 그 제작방법에 관한 것이다. 예를 들면, 본 발명은, 액정모듈로 대표되는 전기광학장치나 EL 모듈로 대표되는 발광장치 및 그와 같은 장치를 부품으로서 탑재한 전자기기에 관한 것이다.
또한, 본 명세서에서, 반도체장치란, 반도체특성을 이용함으로써 기능할 수 있는 장치전반을 가리키고, 전기광학장치, 발광장치, 반도체회로 및 전자기기는 모두 반도체장치에 포함된다.
최근, 절연표면을 갖는 기판 상에 형성된 반도체박막(두께 수∼수백 nm 정도)을 사용하여 박막트랜지스터(TFT)를 구성하는 기술이 주목되고 있다. 박막트랜지스터는, IC나 전기광학장치와 같은 전자 디바이스에 널리 응용된다. 특히, 화상표시장치의 스위칭 소자로서 개발을 서두르고 있다.
이러한 화상표시장치를 이용한 애플리케이션은 여러 가지 것이 기대되고 있는데, 특히 휴대기기에의 이용이 주목되고 있다. 현재, 유리기판이나 석영기판이 많이 사용되고 있지만, 깨지기 쉽고, 무겁다고 하는 결점이 있다. 또한, 대량생산을 행하는 데에 있어서, 유리기판이나 석영기판은 대형화가 곤란하고 적합하지 않다. 그 때문에, 가요성을 갖는 기판, 대표적으로는 플렉시블 플라스틱 필름 위에 TFT 소자를 형성하는 것이 시도되고 있다.
그렇지만, 플라스틱 필름의 내열성이 낮아 공정의 최고온도를 낮추는 것이 것이 요구되어, 결과적으로 유리기판 상에 형성한 것만큼 양호한 전기 특성의 TFT를 형성할 수 없는 것이 현실이다. 그 때문에, 플라스틱 필름을 사용하여 액정표시장치와 발광소자는 실현되지 않았다.
또한, 기판 상에 분리층을 통해 존재하는 피박리층을 상기 기판으로부터 박리하는 박리방법이 이미 제안되어 있다. 예를 들면, 일본국 특개평 10-125929호 공보, 특개평 10-125931호 공보에 기재된 기술은, 비정질 실리콘(또는 폴리실리콘)의 분리층을 설치하고, 기판을 통과시켜 레이저광을 조사하여 비정질 실리콘에 포함되는 수소를 방출시킴으로써, 공백(void)을 생기게 하여 기판을 분리시킨다고 기재되어 있다. 아울러, 이 기술을 사용하여 특개평 10-125930호 공보에는 피박리층(공보에서는 피전사층이라고 부른다)을 플라스틱 필름에 붙여 액정표시장치를 완성시킨다고 하는 기재도 있다.
그렇지만, 상기 방법에서는, 투광성이 높은 기판을 사용하는 것이 필수이다. 기판을 통과시키고, 비정질 실리콘에 포함되는 수소를 방출시키는 데에 충분한 에너지를 공급하기 위해서, 비교적 큰 레이저광의 조사가 필요하게 되어, 피박리층에 손상을 줘 버린다고 하는 문제가 있다. 또한, 상기 방법에서는, 분리층상에 소자를 제작한 경우, 소자 제작 공정에서 고온의 열처리를 하면, 분리층에 포함되는 수소가 확산하여 감소한다. 그 결과, 레이저광을 분리층에 조사하더라도 충분한 박리가 행해지지 않을 가능성이 있다. 따라서, 분리층에 포함되는 수소량을 유지하기 때문에, 분리층 형성 후의 공정이 제한되는 문제가 있다. 또한, 상기 공보에는, 피박리층에의 손상을 막기 위해서, 차광층 또는 반사층을 설치하는 설명이 있다. 이러한 경우, 투과형 액정표시장치를 제작하는 것이 곤란하다. 아울러, 상기 방법에서는, 큰 면적을 갖는 피박리층을 박리하는 것은 곤란하다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 본 발명은, 피박리층에 손상을 주지 않는 박리방법을 제공하고, 작은 면적을 갖는 피박리층의 박리뿐만 아니라, 큰 면적을 갖는 피박리층을 전체면에 걸쳐 박리하는 것을 가능하게 하는 것을 목적으로 한다.
또한, 본 발명은, 피박리층의 형성에 있어서, 기판의 종류 등의 한정을 받지 않는 박리방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 여러 가지 기판에 피박리층을 붙여 경량의 반도체장치 및 그 제작방법을 제공하는 것을 목적으로 한다. 특히, 플렉시블 필름에 TFT를 대표로 하는 여러 가지 소자(박막다이오드, 실리콘의 PIN 접합으로 이루어진 광전변환소자(태양 전지, 센서 등)이나 실리콘 저항소자)를 붙여 경량화된 반도체장치 및 그 제작방법을 제공하는 것을 목적으로 한다.
도 1은 실시형태 1을 설명하는 도면,
도 2는 실시형태 2를 설명하는 도면,
도 3은 실험을 설명하는 도면,
도 4는 실시형태 3을 설명하는 도면,
도 5는 실시형태 4를 설명하는 도면,
도 6은 액티브 매트릭스 기판의 제작 공정도,
도 7은 액티브 매트릭스 기판의 제작 공정도,
도 8은 액티브 매트릭스 기판을 나타낸 도면,
도 9는 실시예 2를 설명하는 도면,
도 10은 실시예 3을 설명하는 도면,
도 11은 실시예 4를 설명하는 도면,
도 12는 실시예 5를 설명하는 도면,
도 13은 실시예 6을 설명하는 도면,
도 14는 실시예 7을 설명하는 도면,
도 15는 실시예 8을 설명하는 도면
도 16은 실시예 8을 설명하는 도면,
도 17은 실시예 9를 설명하는 도면,
도 18은 전자기기의 일례를 도시한 도면,
도 19는 전자기기의 일례를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
10 : 기판11 : 제 1 재료층
12 : 제 2 재료층13 : 피박리층
본 발명자들은, 수많은 실험과 검토를 반복하여 다음과 같은 사실을 발견하였다. 즉, 기판 상에 설치한 제 1 재료층을 설치하고, 상기 제 1 재료층에 인접하게 제 2 재료층을 설치하고, 또한 제 2 재료층 상에 막형성 또는 500℃ 이상의 열처리를 하여, 각 막의 내부 응력을 측정한 바, 상기 제 1 재료층은 인장 응력을 갖고, 상기 제 2 재료층은 압축 응력을 가졌다. 이 제 1 재료층과 제 2 재료층의 적층은, 막박리(peeling) 등의 공정상의 이상은 생기지 않는 반면, 물리적 수단, 대표적으로는 기계적인 힘을 가하는 것, 예를 들면 인간의 손으로 당겨 벗기는 것으로 용이하게 제 2 재료층의 층내 또는 계면에 있어서, 깨끗하게 분리할 수 있다.
즉, 제 1 재료층과 제 2 재료층의 결합력은, 열에너지에 견딜만큼 강함을 갖고 있는 한편, 박리하기 직전에는, 인장 응력을 갖는 제 1 재료층과 압축 응력을 갖는 제 2 재료층의 사이에는 응력 왜곡을 갖고 있으므로, 역학적 에너지에 약하여쉽게 박리된다. 본 발명자들은, 박리현상과 막의 내부 응력간의 밀접한 관계가 있는 것을 알았다. 이와 같이 막의 내부 응력을 이용하여 박리를 하는 박리공정을 응력 박리공정이라고 부른다.
본 명세서에서 개시하는 박리방법에 관한 발명의 구성 1은, 피박리층을 기판으로부터 박리하는 박리방법이다. 이 박리방법은, 상기 기판 상에 인장 응력을 갖는 제 1 재료층이 설치되어 있고, 상기 제 1 재료층이 설치된 기판 상에 적어도 상기 제 1 재료층과 접하고, 또한 압축 응력을 갖는 제 2 재료층을 포함하는 적층으로 이루어진 피박리층을 형성한 뒤, 해당 피박리층을 상기 제 1 재료층이 설치된 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에서 박리하는 것을 특징으로 한다.
또한, 상기 구성 1에 있어서, 상기 제 1 재료층은, 1∼1×1010(Dyne/cm2)의 범위로 인장 응력을 갖는 것을 특징으로 한다. 상기 제 1 재료층으로서는, 상기 범위의 인장 응력을 갖는 재료이면, 특별히 한정되지 않고, 금속재료(Ti, Al, Ta, W, Mo, Cu, Cr, Nd, Fe, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir, Pt 등), 반도체 재료(예를 들면 Si, Ge 등), 절연체 재료, 유기재료 중 어느 하나의 단층, 또는 이것들의 적층을 사용할 수 있다. 또한, 1∼1×1010(Dyne/cm2)보다도 큰 인장 응력을 갖는 막은, 열처리를 가한 경우, 박리가 일어나기 쉽다.
또한, 상기 구성 1에서, 상기 제 2 재료층은,-1∼-1×1010(Dyne/cm2)의 범위로 압축 응력을 갖는 것을 특징으로 한다. 상기 제 2 재료층으로서는, 상기 범위의압축 응력을 갖는 재료이면, 특별히 한정되지 않고, 금속재료(Ti, Al, Ta, W, Mo, Cu, Cr, Nd, Fe, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir, Pt 등), 반도체 재료(예를 들면 Si, Ge 등), 절연체 재료, 유기재료 중 어느 한 층, 또는 이것들의 적층을 사용하여도 된다. 이때, -1×1010(Dyne/cm2)보다도 큰 압축 응력을 갖는 막은, 열처리를 가한 경우, 박리가 일어나기 쉽다.
또한, 제 1 재료층은, 형성 직후에 압축 응력을 나타내더라도, 박리하기 직전에 인장 응력을 갖는 재료를 사용하여도 된다. 본 명세서에서 개시하는 박리방법에 관한 발명의 구성 2는, 피박리층을 기판으로부터 박리하는 박리방법이다. 이 박리방법은, 상기 기판 상에 제 1 재료층이 설치되어 있고, 상기 제 1 재료층이 설치된 기판 상에 적어도 상기 제 1 재료층과 접하고, 또한 압축 응력을 갖는 제 2 재료층을 포함하는 적층으로 이루어진 피박리층을 형성한 뒤, 해당 피박리층을 상기 제 1 재료층이 설치된 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에서 박리하는 것을 특징으로 한다.
또한, 상기 구성 2에 있어서, 상기 제 1 재료층은, 1∼1×1010(Dyne/cm2)의 범위로 인장 응력을 갖는 것을 특징으로 한다.
또한, 상기 구성 2에 있어서, 박리하기 전에 가열처리 또는 레이저광의 조사를 하는 처리를 시행하는 것을 특징으로 한다.
또한, 상기 구성 2에 있어서, 상기 제 2 재료층은, -1∼-1×1010(Dyne/cm2)의 범위로 압축 응력을 갖는 것을 특징으로 한다.
또한, 지지체를 접착제로 접착한 뒤에 박리하여도 된다. 본 명세서에서 개시하는 박리방법에 관한 발명의 구성 3은, 피박리층을 기판으로부터 박리하는 박리방법이다. 이 박리방법은, 상기 기판 상에 인장 응력을 갖는 제 1 재료층이 설치되어 있고, 상기 제 1 재료층이 설치된 기판 상에 적어도 상기 제 1 재료층과 접하고, 또한 압축 응력을 갖는 제 2 재료층을 포함하는 적층으로 이루어진 피박리층을 형성하고, 해당 피박리층에 지지체를 접착한 후, 상기 지지체에 접착된 피박리층을 상기 제 1 재료층이 설치된 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에서 박리하는 것을 특징으로 한다.
또한, 제 1 재료층으로서, 형성 직후에 압축 응력을 나타내더라도, 박리하기 직전에 인장 응력을 갖는 재료를 사용하는 경우, 본 명세서에서 개시하는 박리방법에 관한 발명의 구성 4는, 피박리층을 기판으로부터 박리하는 박리방법이다. 이 박리방법은, 상기 기판 상에 제 1 재료층이 설치되어 있고, 상기 제 1 재료층이 설치된 기판 상에 적어도 상기 제 1 재료층과 접하고, 또한 압축 응력을 갖는 제 2 재료층을 포함하는 적층으로 이루어진 피박리층을 형성하고, 해당 피박리층에 지지체를 접착한 후, 상기 지지체에 접착된 피박리층을 상기 제 1 재료층이 설치된 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에 있어서 박리하는 것을 특징으로 한다.
또한, 상기 구성 3 또는 상기 구성 4에 있어서, 박리를 촉진시키기 위해서, 상기 지지체를 접착하기 전에, 가열처리 또는 레이저광을 조사하여도 된다. 이 경우, 제 1 재료층에는 레이저광을 흡수하는 재료를 선택하여, 제 1 재료층을 가열시킴에 따라, 막의 내부 응력을 변화시켜 박리하기 쉽게 하여도 된다. 단, 레이저광을 사용하는 경우는, 투광성 기판을 사용한다.
또한, 상기 각 구성에 있어서, 기판과 제 1 재료층의 사이에 다른 층, 예를 들면 절연층이나 금속층 등을 설치하여 밀착성을 향상시켜도 된다. 그렇지만, 공정을 간략화하기 위해서는, 기판 상에 접촉되게 제 1 재료층을 형성하는 것이 바람직하다.
또한, 본 명세서에서, 물리적 수단이란, 화학이 아니라, 물리학에 의해 인식되는 수단으로, 구체적으로는, 역학 법칙으로 환원할 수 있는 과정을 갖는 역학적 수단 또는 기계적 수단을 나타내고, 어떠한 역학적 에너지(기계적 에너지)를 변환시키는 수단을 나타낸다.
이때, 상기 구성 3과 상기 구성 4의 양 구성에서도, 물리적 수단에 의해 박리할 때, 지지체와의 결합력보다, 제 1 재료층과 제 2 재료층의 결합력이 작아지도록 하는 것이 필요하다.
또한, 상기 본 발명에 있어서, 투광성을 갖는 기판에 한하지 않고, 모든 기판, 예를 들면, 유리기판, 석영기판, 반도체 기판, 세라믹 기판, 금속기판을 사용할 수 있어, 기판 상에 설치한 피박리층을 박리할 수 있다.
또한, 상기 본 발명의 박리방법을 사용하여, 기판 상에 설치한 피박리층을 전사체에 붙여(전사하여) 반도체장치를 제작하는 것도 가능하고, 반도체장치의 제작방법에 관한 발명의 구성은, 기판 상에 인장 응력을 갖는 제 1 재료층을 형성하는 공정과, 상기 제 1 재료층 상에 압축 응력을 갖는 제 2 재료층을 형성하는 공정과, 상기 제 2 재료층 상에 절연층을 형성하는 공정과, 상기 절연층 상에 소자를 형성하는 공정과, 상기 소자에 지지체를 접착한 후, 해당 지지체를 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에서 박리하는 공정과, 상기 절연층 또는 상기 제 2 재료층에 전사체를 접착하여, 상기 지지체와 상기 전사체 사이에 상기 소자를 삽입하는 공정을 포함하는 것을 특징으로 한다.
또한, 제 1 재료층으로서, 형성 직후에 압축 응력을 나타내더라도, 박리하기 직전에 인장 응력을 갖는 재료를 사용하는 경우, 본 명세서에서 개시하는 반도체장치의 제작방법에 관한 발명의 구성은, 기판 상에 제 1 재료층을 형성하는 공정과, 상기 제 1 재료층 상에 압축 응력을 갖는 제 2 재료층을 형성하는 공정과, 상기 제 2 재료층 상에 절연층을 형성하는 공정과, 상기 절연층 상에 소자를 형성하는 공정과, 상기 소자에 지지체를 접착한 후, 해당 지지체를 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에서 박리하는 공정과, 상기 절연층 또는 상기 제 2 재료층에 전사체를 접착하고, 상기 지지체와 상기 전사체 사이에 상기 소자를 삽입하는 공정을 포함하는 것을 특징으로 한다.
또한, 박리를 촉진시키기 위해서, 제 1 재료층 상에 입자형(granular) 산화물을 설치하고, 해당 입자형 산화물을 덮는 제 2 재료층을 설치함으로써, 벗겨지기 쉽게 된다.
또한, 상기 구성에 있어서, 더욱 박리를 촉진시키기 위해서, 상기 지지체를 접착하기 전에, 가열처리 또는 레이저광을 조사하여도 된다. 이 경우, 제 1 재료층에는 레이저광을 흡수하는 재료를 선택하여, 제 1 재료층을 가열시킴에 따라, 막의내부 응력을 변화시켜 벗겨지기 쉽게 된다. 단, 레이저광을 사용하는 경우는, 투광성 기판을 사용한다.
또한, 상기 본 발명의 박리방법을 사용하여, 기판 상에 설치한 피박리층을 박리한 후, 제 1 전사체와 제 2 전사체에 붙여 반도체장치를 제작하는 것도 가능하다.
또한, 상기 반도체장치의 제작방법에 관한 상기 각 구성에 있어서, 상기 소자는, 반도체층을 활성층으로 하는 박막트랜지스터이고, 상기 반도체층을 형성하는 공정은, 비정질구조를 갖는 반도체층을 가열처리 또는 레이저광의 조사를 행하는 처리에 의해서 결정화시켜, 결정구조를 갖는 반도체층을 형성하는 것을 특징으로 한다.
또한, 본 명세서에 있어서, 전사체란, 박리된 후, 피박리층과 접착시키는 것으로, 특별히 한정되지 않고, 플라스틱, 유리, 금속, 세라믹 등, 어떠한 조성의 기판이어도 된다. 또한, 본 명세서에 있어서, 지지체란, 물리적 수단에 의해 박리할 때에 피박리층과 접착하기 위한 것으로, 특별히 한정되지 않고, 플라스틱, 유리, 금속, 세라믹 등, 어떠한 조성의 기판이어도 된다. 또한, 전사체의 형상 및 지지체의 형상도 특별히 한정되지 않고, 평면을 갖는 것, 곡면을 갖는 것, 가요성을 갖는 것, 필름형의 것이어도 된다. 또한, 경량화를 최우선하는 것이면, 필름형 플라스틱기판, 예를 들면, 폴리에틸렌 테레프탈레이트(PET), 폴리에테르 술폰(PES), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC), 나일론, 폴리에테르 에테르케톤(PEEK), 폴리술폰(PSF), 폴리에테르 이미드(PEI), 폴리아릴레이트(PAR),폴리부틸렌 테레프탈레이트(PBT) 등의 플라스틱 기판이 바람직하다.
상기 반도체장치의 제작방법에 관한 상기 각 구성에 있어서, 액정표시장치를 제작하는 경우는, 지지체를 대향기판으로 하고, 밀봉재를 접착재로서 사용하여 지지체를 피박리층에 접착하여도 된다. 이 경우, 상기 박리층에 설치된 소자는 화소전극을 갖고, 해당 화소전극과 상기 대향기판 사이에는 액정이 충전되도록 한다.
또한, 상기 반도체장치의 제작방법에 관한 상기 각 구성에 있어서, EL 발광장치로서 대표되는 발광장치를 제작하는 경우는, 지지체를 밀봉재로서 사용하여, 외부로부터 수분과 산소 등의 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 막도록 발광소자를 외부로부터 완전히 차단하는 것이 바람직하다. 또한, 경량화를 최우선하는 것이면, 필름형 플라스틱 기판이 바람직하지만, 외부로부터 수분과 산소 등의 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 막는 효과는 떨어지므로, 지지체 상에 제 1 절연막, 제 2 절연막 및 제 3 절연막을 설치하여, 충분히 외부로부터 수분과 산소 등의 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 막는 구성으로 하여도 된다. 단, 상기 제 1 절연막(장벽막)과 상기 제 3 절연막(장벽막) 사이에 삽입되는 상기 제 2 절연막(응력 완화막)은, 상기 제 1 절연막 및 상기 제 3 절연막보다 응력이 작아지도록 한다.
또한, EL 발광장치로서 대표되는 발광장치를 제작하는 경우는, 지지체뿐만 아니라, 전사체도 마찬가지로 제 1 절연막, 제 2 절연막 및 제 3 절연막을 설치하여, 충분히 외부로부터 수분과 산소 등의 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 막는 것이 바람직하다.
또한, 본 명세서에 있어서, 막의 내부 응력이란, 기판 상에 형성된 막의 내부에 임의의 단면을 생각하였을 때, 단면의 일측의 단위단면 당 힘이 타측에 영향을 미치는 힘이다. 내부 응력은, 진공증착, 스퍼터링 및 증기상 퇴적 등으로 형성된 박막에는 많든 적든 반드시 존재한다고 할 수 있다. 그 값은, 최대 109N/m2에 달한다. 박막의 재료, 기판의 물질, 박막의 형성조건 등에 따라서, 내부 응력값은 변화된다. 또한, 열처리를 시행하는 것에 의해서도 내부 응력값은 변화된다.
또한, 기판면에 수직한 단위 단면적을 통해서 대향부로 미치게 하는 힘이 인장하는 방향인 상태를 인장상태라고 하고, 그 때의 내부 응력을 인장 응력, 누르는 방향인 상태를 압축상태라고 하고, 그 때의 내부 응력을 압축 응력이라고 부른다. 이때, 본 명세서에서는, 그래프와 표로 나타낼 때 인장 응력을 정(+)으로, 압축 응력을 부(-)로 설정한다.
(실험 1)
여기서, 제 1 재료층으로서 질화티타늄, 제 2 재료층으로서 산화실리콘을 사용하여, 제 1 재료층에 접하여 제 2 재료층을 설치하고, 해당 제 2 재료층 상에 설치한 피박리층을 기판으로부터 박리할 수 있는지 어떤지를 확인하기 위해서 이하의 실험을 시행한다.
우선, 기판 상에 도 3a에 나타낸 적층구조를 형성한다.
기판(30)으로서는, 유리기판(#1737)을 사용하였다. 또한, 기판(30)상에는, 스퍼터링법에 의해 알루미늄-실리콘 합금층(31)을 300nm의 막두께로 형성하였다. 이어서, 알루미늄-실리콘 합금층(31)상에 스퍼터링법에 의해 질화티타늄층(32)을100nm의 막두께로 형성하였다.
이어서, 스퍼터링법에 의해 산화실리콘층(33)을 200nm의 막두께로 형성하였다. 산화실리콘층(33)의 막형성 조건은, RF 방식의 스퍼터링장치를 사용하고, 산화실리콘 타깃(직경 30.5cm)을 사용하고, 기판 온도 150℃, 막형성 압력 0.4Pa, 막형성 전력 3kW, 아르곤 유량/산소유량= 35sccm/15sccm으로 한다.
다음, 산화실리콘층(33)상에 플라즈마 CVD 법에 의해 하지 절연층을 형성한다. 하지 절연층으로서는, 플라즈마 CVD 법으로 막형성 온도 300℃, 원료가스 SiH4, NH3, N2O로 제작되는 산화질화실리콘막(34a)(조성비: Si=32%, O=27%, N=24%, H=17%)을 50nm 두께로 형성하였다. 그 후, 표면을 오존수로 세정한 후, 표면의 산화막을 희불산(1/100 희석)으로 제거한다. 이어서, 플라즈마 CVD 법으로 막형성 온도 300℃, 원료가스 SiH4, N2O로 제작되는 산화질화실리콘막(34b)(조성비: Si=32%, O=59%, N=7%, H=2%)을 100nm의 두께로 적층 형성하고, 대기에 개방하지 않고서 플라즈마 CVD 법으로 막형성 온도 300℃, 막형성 가스 SiH4로 비정질구조를 갖는 반도체층(여기서는 비정질 실리콘층 35)을 54nm의 두께로 형성하였다(도 3a).
이어서, 중량환산으로 10ppm의 니켈을 포함하는 아세트산 니켈염 용액을 스피너로 도포한다. 도포 대신에 스퍼터링법으로 니켈원소를 전체면에 도포하는 방법을 사용하여도 된다. 이어서, 가열처리를 행하여 결정화시켜 결정구조를 갖는 반도체막(여기서는 폴리실리콘층 36)을 형성한다(도 3b). 여기서는 탈수소화를 위한 열처리(500℃, 1시간) 후, 결정화를 위한 열처리(550℃, 4시간)를 거쳐 결정구조를갖는 실리콘막을 얻는다. 이때, 여기서는 실리콘의 결정화를 촉진하는 금속원소로서 니켈을 사용한 결정화기술을 사용하였지만, 다른 공지의 결정화기술, 예를 들면 고상 성장법과 레이저 결정화법을 사용하여도 된다.
이어서, 접착층(37)으로서 에폭시수지를 사용하여, 필름기판(38)(여기서는 폴리에틸렌 테레프탈레이트(PET))을 폴리실리콘층(36)에 붙였다(도 3c).
도 3c의 상태를 얻은 후, 인간의 손에 의해서 필름기판 38과 기판 30이 분리하도록 잡아 당겼다. 벗겨진 기판(30)에는, 적어도 질화티타늄 및 알루미늄-실리콘 합금층이 남아 있는 것을 확인할 수 있었다. 이 실험에 의해, 산화실리콘(33)의 층내 또는 계면에서 박리하고 있다고 예상된다.
이와 같이, 제 1 재료층에 접하여 제 2 재료층을 설치하고, 해당 제 2 재료층 상에 설치된 피박리층을 당겨 벗기는 것으로, 기판(30)으로부터 피박리층을 전체면에 걸쳐 박리할 수 있다.
(실험 2)
여기서, 제 1 재료층으로서 TiN, W, WN, Ta, TaN을 사용하는 경우, 제 1 재료층에 접하여 제 2 재료층(산화실리콘: 막두께 200nm)을 설치하고, 해당 제 2 재료층 상에 설치한 피박리층을 기판으로부터 박리할 수 있는지 어떤지를 확인하기 위해서, 이하의 실험을 하였다.
샘플 1로서, 유리기판 상에 스퍼터링법을 사용하여, 100nm의 막두께로 TiN을 형성한 후, 스퍼터링법을 사용하여, 200nm의 막두께의 산화실리콘막을 형성하였다. 산화실리콘막의 형성 이후는, 실험 1과 마찬가지로 적층 및 결정화를 행하였다.
샘플 2로서, 유리기판 상에 스퍼터링법을 사용하여, 50nm의 막두께로 W를 형성한 후, 스퍼터링법을 사용하여, 200nm 두께의 산화실리콘막을 형성하였다. 산화실리콘막의 형성 이후는, 실험 1과 마찬가지로 적층 및 결정화를 행하였다.
샘플 3으로서, 유리기판 상에 스퍼터링법을 사용하여, 50nm 두께로 WN을 형성한 후, 스퍼터링법을 사용하여, 200nm 두께의 산화실리콘막을 형성하였다. 산화실리콘막의 형성 이후는, 실험 1과 마찬가지로 적층 및 결정화를 행하였다.
샘플 4로서, 유리기판 상에 스퍼터링법을 사용하여, 50nm의 막두께로 TiN을 형성한 후, 스퍼터링법을 사용하여, 200nm의 막두께의 산화실리콘막을 형성하였다. 산화실리콘막의 형성 이후는, 실험 1과 마찬가지로 적층 및 결정화를 행하였다.
샘플 5로서, 유리기판 상에 스퍼터링법을 사용하여, 50nm의 막두께로 Ta를 형성한 후, 스퍼터링법을 사용하여, 200nm의 막두께의 산화실리콘막을 형성하였다. 산화실리콘막의 형성 이후는, 실험 1과 마찬가지로 적층 및 결정화를 행하였다.
샘플 6으로서, 유리기판 상에 스퍼터링법을 사용하여, 50nm의 막두께로 TaN을 형성한 후, 스퍼터링법을 사용하여, 200nm의 막두께의 산화실리콘막을 형성하였다. 산화실리콘막의 형성 이후는, 실험 1과 마찬가지로 적층 및 결정화를 행하였다.
이와 같이 샘플 1∼6을 형성하여, 피박리층에 접착 테이프를 접착하여 박리하는지 어떤지 실험하였다. 그 결과를 표 1에 나타낸다.
[표 1]
또한, 산화실리콘막, TiN막, W막, Ta막의 각각에 관하여, 열처리(550℃, 4시간)전후에서의 내부 응력을 측정하였다. 그 결과를 표 2에 나타낸다.
[표 2]
이때, 산화실리콘막은, 실리콘 기판 상에 스퍼터링법으로 400nm의 막두께로 형성한 것을 측정하고, TiN막, W막 및 Ta막에서는, 유리기판 상에 스퍼터링법으로 400nm의 막두께로 형성한 후, 내부 응력을 측정하고, 그 후, 캡(cap)막으로서 산화실리콘막을 적층하여, 열처리를 행한 후에 캡막을 식각으로 제거하고 다시 내부 응력을 측정하였다. 또한, 각각 샘플은 2개 표본으로 제작하여, 측정을 행하였다.
W막에 관해서는, 막형성 직후에는 압축 응력(약 -7×109(Dyne/cm2))을 가지고 있지만, 열처리에 의해서 인장 응력(약 8×109∼9×109(Dyne/cm2))을 갖는 막으로되어 있고, 박리상태는 양호했다. TiN막에 관해서는 열처리 전후로 응력은 거의 변하지 않고, 인장 응력(약 3.9×109∼4.5×109(Dyne/cm2))을 가졌다. 그렇지만, 막두께가 50nm이하인 경우에, 박리불량이 되었다. 또한, Ta막에 관해서는, 막형성 직후에는 인장 응력(약 5.1×109∼9.2×109(Dyne/cm2))을 가지고 있지만, 열처리에 의해서 압축 응력(약 -2×109∼-7.8×109(Dyne/cm2))을 갖는 막으로 되고, 테이프 시험에 의해서는 박리되지 않았다. 또한, 산화실리콘막에 관해서는 열처리전후로 응력은 거의 변하지 않고, 압축 응력(약 -9.4×108∼-1.3×109(Dyne/cm2))을 가졌다.
이들의 결과로부터, 박리현상은, 여러 가지 요인에 의한 밀착성과 관계하지만, 특히 내부 응력과 깊은 관계가 있고, 압축 응력을 갖는 제 2 재료층을 사용하여, 열처리 후에 인장 응력을 갖는 막을 제 1 재료층으로서 사용한 경우, 기판으로부터 피박리층을 전체면에 걸쳐 박리할 수 있는 것을 알 수 있다. 또한, 제 1 재료층으로서는, 열처리 또는 레이저광의 조사에 의해서 변화되는 경우, 열처리전 또는 레이저광의 조사전과 비교하여 인장 응력의 값이 커지는 재료를 사용하는 것이 바람직하다.
[발명의 실시예]
본 발명의 실시예에 관해서, 이하에 설명한다.
(실시예 1)
이하에 본 발명을 사용한 대표적인 박리순서를 간략하게 도 1을 참조하여 나타낸다.
도 1a에서, 도면부호 10은 기판, 11은 인장 응력을 갖는 제 1 재료층, 12는 압축 응력을 갖는 재료층, 13은 피박리층이다.
도 1a에서, 기판(10)은 유리기판, 석영기판, 세라믹 기판 등을 사용할 수 있다. 또한, 실리콘 기판, 금속기판 또는 스테인레스 기판을 사용하여도 된다.
우선, 도 1a에 나타낸 바와 같이 기판(10)상에 제 1 재료층(11)을 형성한다. 제 1 재료층(11)으로서는, 막형성 직후에 압축 응력을 가지고 있어도 인장 응력을 가지고 있어도 되지만, 피박리층 형성에 있어서의 열처리나 레이저광의 조사에 의해 박리 등의 이상이 생기지 않고, 또한, 피박리층 형성 후에 1∼1×1010(Dyne/cm2)의 범위로 인장 응력을 갖는 재료를 사용하는 것이 중요하다. 대표적인 일례는 W, WN, TiN, TiW로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료로 이루어진 단층, 또는 이것들의 적층을 들 수 있다.
이어서, 제 1 재료층(11) 상에 제 2 재료층(12)을 형성한다. 제 2 재료층(12)으로서는, 피박리층 형성에서의 열처리 또는 레이저광의 조사에 의해 박리 등의 이상이 생기지 않고, 또한, 피박리층 형성 후에 1∼1×1010(Dyne/cm2)의 범위로 압축 응력을 갖는 재료를 사용하는 것이 중요하다. 제 2 재료층(12)으로서, 대표적인 일례는 산화실리콘, 산화질화실리콘, 산화금속재료 또는 이것들의 적층을 들 수 있다. 이때, 제 2 재료층(12)은, 스퍼터링법, 플라즈마 CVD법, 도포법 등의임의의 막형성 방법을 사용하여도 된다.
본 발명에서는, 이 제 2 재료층(12)이 압축 응력을 갖고, 제 1 재료층(11)이 인장 응력을 갖는 것이 중요하다. 각각의 막 두께는, 1nm∼1000nm의 범위로 적절히 설치하여, 제 1 재료층(11)에서의 내부 응력 및 제 2 재료층(12)에서의 내부 응력을 조절하여도 된다. 또한, 가열처리와 레이저광의 조사를 행하여 제 1 재료층(11)에서의 내부 응력 및 제 2 재료층(12)에서의 내부 응력을 조절하여도 된다.
또한, 도 1에서는, 공정의 간략화를 꾀하기 위해서, 기판(10)에 접하여 제 1 재료층(11)을 형성한 예를 개시하였지만, 기판(10)과 제 1 재료층(11) 사이에 버퍼층이 되는 절연층 또는 금속층을 설치하여, 기판(10)과의 밀착성을 향상시켜도 된다.
이어서, 제 2 재료층(12)상에 피박리층(13)을 형성한다(도 1a). 피박리층(13)은, TFT를 대표로 하는 여러 가지 소자(박막다이오드, 실리콘의 PIN 접합으로 이루어진 광전변환소자 및 실리콘 저항소자)를 포함하는 층으로 하면 좋다. 또한, 상기 기판(10)이 견딜 정도로 열처리를 행할 수 있다. 본 발명에 있어서, 제 2 재료층(12)에서의 내부 응력과, 제 1 재료층(11)에서의 내부 응력이 다르더라도, 피박리층(13)의 제작공정에서의 열처리에 의해서 막박리 등이 생기지 않는다.
이어서, 제 1 재료층(11)이 설치되는 기판(10)을 물리적 수단에 의해 당겨 벗긴다(도 1b). 제 2 재료층(12)이 압축 응력을 갖고, 제 1 재료층(11)이 인장 응력을 가지므로, 비교적 작은 힘으로 당겨 벗길 수 있다. 또한, 여기서는,피박리층(13)의 기계적 강도가 충분하다고 가정한 예를 개시하고 있지만, 피박리층(13)의 기계적 강도가 불충분한 경우에는, 피박리층(13)을 고정하는 지지체(도시하지 않음)를 붙인 후, 박리하는 것이 바람직하다.
이렇게 해서, 제 2 재료층(12)상에 형성된 피박리층(13)을 기판(10)으로부터 분리할 수 있다. 박리 후의 상태를 도 1c에 나타낸다.
또한, 박리한 후, 당겨 벗긴 피박리층(13)을 전사체(도시하지 않음)에 붙여도 된다.
또한, 본 발명은 여러 가지 반도체장치의 제작방법에 사용할 수 있다. 특히, 전사체와 지지체를 플라스틱 기판으로 함으로써 경량화를 꾀할 수 있다.
액정표시장치를 제작하는 경우는, 지지체를 대향기판으로 하고, 밀봉재를 접착재로서 사용하여 지지체를 피박리층에 접착하여도 된다. 이 경우, 피박리층에 설치된 소자는 화소전극을 가지고 있고, 해당 화소전극과 상기 대향기판 사이에는 액정재료가 충전되도록 한다. 또한, 액정표시장치를 제작하는 순서는, 특별히 한정되지 않고, 지지체인 대향기판을 붙이고, 액정을 주입한 후에 기판을 박리하여 전사체인 플라스틱 기판을 붙여도 되고, 화소전극을 형성한 후, 기판을 박리하여, 제 1 전사체인 플라스틱 기판을 붙인 후, 제 2 전사체인 대향기판을 붙여도 된다.
또한, EL 발광장치와 같은 발광장치를 제작하는 경우는, 지지체를 밀봉재로서 사용하여, 외부로부터 수분 및 산소 등의 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 막도록 발광소자를 외부로부터 완전히 차단하는 것이 바람직하다. 또한, EL 발광장치로서 대표되는 발광장치를 제작하는 경우는, 지지체 뿐만 아니라, 전사체도 마찬가지로 충분히 외부로부터 수분과 산소 등의 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 막는 것이 바람직하다. 또한, 발광장치를 제작하는 순서는, 특별히 한정되지 않고, 발광소자를 형성한 후, 지지체인 플라스틱 기판을 붙이고, 기판을 박리한다. 그리고, 전사체인 플라스틱 기판을 붙이거나, 발광소자를 형성한 후, 기판을 박리하여, 제 1 전사체인 플라스틱 기판을 붙인 후, 이어서 제 2 전사체인 대향기판을 붙인다.
(실시예 2)
본 실시예는, 피박리층에 인접하게 하지 절연층을 설치한 후 제 1 재료층과 기판으로부터의 불순물의 확산을 막으면서 기판을 박리하는 박리 과정을 간략히 도 2를 참조하여 나타낸다.
도 2a에서, 도면부호 20은 기판, 21은 인장 응력을 갖는 제 1 재료층, 22는 압축 응력을 갖는 제 2 재료층, 23a 및 23b는 하지 절연층, 24는 피박리층이다.
도 2a에서, 기판(20)은 유리기판, 석영기판, 세라믹 기판 등을 사용할 수 있다. 또한, 실리콘 기판, 금속기판 또는 스테인레스 기판을 사용하여도 된다.
우선, 도 2a에 나타낸 바와 같이 기판(20)상에 제 1 재료층(21)을 형성한다. 제 1 재료층(21)으로서는, 막형성 직후에 압축 응력을 가지고 있어도 인장 응력을 가지고 있어도 되지만, 피박리층 형성에서의 열처리 또는 레이저광의 조사에 의해 박리 등의 이상이 생기지 않고, 또한, 피박리층 형성 후에 1∼1×1010(Dyne/cm2)의 범위로 인장 응력을 갖는 재료를 사용하는 것이 중요하다. 대표적인 일례는 W, WN, TiN, TiW로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료로 이루어진 단층, 또는 이것들의 적층구조를 들 수 있다.
이어서, 제 1 재료층(21)상에 제 2 재료층(22)을 형성한다. 제 2 재료층(22)으로서는, 피박리층 형성에서의 열처리 또는 레이저광의 조사에 의해 박리 등의 이상이 생기지 않고, 또한 피박리층 형성 후에 1∼1×1010(Dyne/cm2)의 범위로 압축 응력을 갖는 재료를 사용하는 것이 중요하다. 제 2 재료층(22)으로서, 대표적인 일례는 산화실리콘, 산화질화실리콘, 산화금속재료, 또는 이것들의 적층구조를 들 수 있다. 이때, 제 2 재료층(22)은, 스퍼터링법, 플라즈마 CVD법, 도포법 등의 어떠한 막형성 방법을 사용하여도 된다.
본 발명에서는, 이 제 2 재료층(22)이 압축 응력을 갖고, 제 1 재료층(21)이 인장 응력을 갖는 것이 중요하다. 각각의 막 두께는, 1nm∼1000nm의 범위로 적절히 설치하여, 제 1 재료층(21)에서의 내부 응력 및 제 2 재료층(22)에서의 내부 응력을 조절하여도 된다. 또한, 가열처리 또는 레이저광의 조사를 행하여 제 1 재료층(21)에서의 내부 응력 및 제 2 재료층(22)에서의 내부 응력을 조절하여도 된다.
또한, 도 2에서는, 공정의 간략화를 위해서, 기판(20)에 인접하게 제 1 재료층(21)을 형성한 예를 개시하였지만, 기판(20)과 제 1 재료층(21) 사이에 버퍼층이 되는 절연층 또는 금속층을 설치하여, 기판(20)과의 밀착성을 향상시켜도 된다.
이어서, 제 2 재료층(22)상에 하지 절연층(23a, 23b)을 형성한다. 여기서는, 플라즈마 CVD 법으로 막형성 온도 400℃, 원료가스 SiH4, NH3, N2O로 제작되는 산화질화실리콘막(23a)(조성비: Si=32%, O=27%, N=24%, H=17%)을 50nm(바람직하게는 10∼200nm) 두께로 형성하고, 또한, 플라즈마 CVD 법으로 막형성 온도 400℃, 원료가스 SiH4, N2O로 제작되는 산화질화실리콘막(23b)(조성비: Si=32%, O=59%, N=7%, H=2%)을 100nm(바람직하게는 50∼200nm)의 두께로 적층하였지만, 특별히 한정되지 않고, 단층 또는 3층 이상의 적층이어도 된다.
이어서, 하지 절연층 23b 상에 피박리층(24)을 형성한다(도 2a).
이러한 2층의 하지 절연층(23a, 23b)으로 한 경우, 피박리층(24)을 형성하는 공정에 있어서, 제 1 재료층(21), 제 2 재료층(22) 및 기판(20)으로부터의 불순물 확산을 막을 수 있다. 또한, 하지 절연층(23a, 23b)에 의해 제 2 재료층(22)과 피박리층(24)의 밀착성을 향상시킬 수 있다.
또한, 제 1 재료층(21) 또는 제 2 재료층(22)에 의해서 표면에 요철이 형성된 경우, 하지 절연층을 형성하는 전후로 표면을 평탄화하여도 된다. 상기 피박리층(24)의 커버리지가 평탄화로 높아지므로, 소자를 포함하는 피박리층(24)을 형성하는 경우, 소자특성이 안정화되기 쉬우므로 바람직하다. 이때, 이 평탄화처리로서, 도포막(레지스트막 등)을 형성한 후 식각을 하여 평탄화하는 에치백법, 기계적 화학적 연마법(CMP법)등을 사용하여도 된다.
이어서, 제 1 재료층(21)이 설치되는 기판(20)을 물리적 수단에 의해 당겨 벗긴다(도 2b). 제 2 재료층(22)이 압축 응력을 갖고, 제 1 재료층(21)이 인장 응력을 가지기 때문에, 비교적 작은 힘으로 당겨 벗길 수 있다. 또한, 여기서는, 피박리층(24)의 기계적 강도가 충분하다고 가정한 예를 개시하고 있지만,피박리층(24)의 기계적 강도가 불충분한 경우에는, 피박리층(24)을 고정하는 지지체(도시하지 않음)를 붙인 후, 박리하는 것이 바람직하다.
이렇게 해서, 하지 절연층(22)상에 형성된 피박리층(24)을 기판(20)으로부터 분리할 수 있다. 박리 후의 상태를 도 2c에 나타낸다.
또한, 박리한 후, 박리된 피박리층(24)을 전사체(도시하지 않음)에 붙여도 된다.
또한, 본 발명은 여러 가지 반도체장치의 제작방법에 사용할 수 있다. 특히, 전사체와 지지체를 플라스틱 기판으로 함으로써, 경량화를 꾀할 수 있다.
액정표시장치를 제작하는 경우는, 지지체를 대향기판으로 사용하고, 밀봉재를 접착재로서 사용하여 지지체를 피박리층에 접착하여도 된다. 이 경우, 피박리층에 설치된 소자는, 화소전극을 가지고 있고, 해당 화소전극과 상기 대향기판 사이에는 액정재료가 충전되도록 한다. 또한, 액정표시장치를 제작하는 순서는, 특별히 한정되지 않고, 지지체인 대향기판을 붙이고, 액정을 주입한 후에 기판을 박리하여 전사체인 플라스틱 기판을 붙여도 되고, 화소전극을 형성한 후, 기판을 박리하여, 제 1 전사체인 플라스틱 기판을 붙인 후, 제 2 전사체인 대향기판을 붙여도 된다.
또한, EL 발광장치로서 대표되는 발광장치를 제작하는 경우는, 지지체를 밀봉재로서 사용하여, 외부로부터 수분과 산소 등의 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 막도록 발광소자를 외부로부터 완전히 차단하는 것이 바람직하다. 또한, EL 발광장치로서 대표되는 발광장치를 제작하는 경우는, 지지체 뿐만 아니라 전사체도 마찬가지로 충분히 외부로부터 수분과 산소 등의 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 막는 것이 바람직하다. 또한, 발광장치를 제작하는 과정은, 특별히 한정되지 않고, 발광소자를 형성한 후, 지지체인 플라스틱 기판을 붙이고, 기판을 박리하여, 전사체인 플라스틱 기판을 붙여도 되고, 발광소자를 형성한 후, 기판을 박리하여, 제 1 전사체인 플라스틱 기판을 붙인 후, 제 2 전사체인 플라스틱 기판을 붙여도 된다.
(실시예 3)
본 실시예에서는, 실시예 1에 덧붙여, 박리를 촉진시키기 위해서, 레이저광의 조사 또는 가열처리를 행하는 예를 도 4에 나타낸다.
도 4a에서, 도면부호 40은 기판, 41은 제 1 재료층, 42는 제 2 재료층, 43은 피박리층이다.
피박리층(43)까지 형성하는 공정은, 실시예 1과 동일하기 때문에 생략한다.
피박리층(43)을 형성한 후, 레이저광을 조사한다(도 3a). 레이저광은, 엑시머 레이저 등의 기체 레이저, YVO4레이저나 YAG 레이저 등의 고체 레이저, 반도체 레이저를 사용한다. 또한, 레이저 발진의 형태는, 연속발진과 펄스발진 모두가 좋고, 레이저빔의 형상도 선형, 직사각형, 원형 또는 타원형이어도 된다. 또한, 사용하는 파장은, 기본파, 제 2 고조파 또는 제 3 고조파이어도 된다. 또한, 주사방법은, 종방향, 횡방향 또는 경사 방향이어도 되고, 왕복시켜도 된다.
또한, 제 1 재료층(41)으로서 사용하는 재료는, 레이저광을 흡수하기 쉬운 재료를 사용하는 것이 바람직하고, 금속재료나 질화금속재료, 예를 들면 질화티타늄이 바람직하다. 이때, 레이저광을 통과시키기 위해서, 기판(40)은 투광성 기판을사용한다.
이어서, 제 1 재료층(41)이 설치되는 기판(40)을 물리적 수단에 의해 당겨 벗긴다(도 4b). 제 2 재료층(42)이 압축 응력을 갖고, 제 1 재료층(41)이 인장 응력을 가지기 때문에, 비교적 작은 힘으로 당겨 벗길 수 있다.
레이저광을 조사함으로써, 제 1 재료층(41)과 제 2 재료층(42)을 가열함에 의해, 서로의 내부 응력을 변화시켜, 박리를 촉진할 수 있어, 작은 힘으로 박리시킬 수 있다. 또한, 여기서는, 피박리층(43)의 기계적 강도가 충분하다고 가정한 예를 개시하고 있지만, 피박리층(43)의 기계적 강도가 불충분한 경우에는, 피박리층(43)을 고정하는 지지체(도시하지 않음)를 붙인 후, 박리하는 것이 바람직하다.
이렇게 해서, 제 2 재료층(42)상에 형성된 피박리층(43)을 기판(40)으로부터 분리할 수 있다. 박리 후의 상태를 도 4c에 나타낸다.
또한, 레이저광에 한정되지 않고, 할로겐 램프 등의 광원으로부터의 가시광, 적외선, 자외선, 마이크로파 등을 사용하여도 된다.
또한, 레이저광 대신에 전기로에서의 가열처리를 사용하여도 된다.
또한, 지지체를 접착하기 전, 혹은 상기 물리적 수단에 의해 박리하기 전에, 가열처리 또는 레이저광의 조사를 행하는 처리를 하여도 된다.
또한, 본 실시예는, 상기 실시예 2와 조합할 수 있다.
(실시예 4)
본 실시예에 있어서는, 실시예 1에 덧붙여, 더욱 박리를 촉진시키기 위해서,입자형 산화물을 제 1 재료층과 제 2 재료층의 계면에 설치하는 예를 도 5에 나타낸다.
도 5a에서, 도면부호 50은 기판, 51은 인장 응력을 갖는 제 1 재료층, 52a는 입자형 산화물, 52b는 압축 응력을 갖는 제 2 재료층, 53은 피박리층이다.
제 1 재료층(51)까지 형성하는 공정은, 실시예 1과 동일하므로 생략한다.
제 1 재료층(51)을 형성한 후, 입자형 산화물(52a)를 형성한다. 입자형 산화물(52a)로서는 산화금속재료, 예를 들면, ITO(산화인듐 산화주석합금), 산화인듐 산화아연합금(In2O3-ZnO) 및 산화아연(ZnO) 등을 사용하여도 된다.
이어서, 입자형 산화물(52a)을 덮어 제 2 재료층(52b)을 형성한다. 제 2 재료층(52b)으로서, 대표적인 일례는 산화실리콘, 산화질화실리콘, 산화금속재료를 사용하여도 된다. 이때, 제 2 재료층(52b)은, 스퍼터링법, 플라즈마 CVD법, 도포법등의 막형성 방법을 사용하여도 된다.
이어서, 제 2 재료층(52b) 상에 피박리층(53)을 형성한다(도 5a).
이어서, 제 1 재료층(51)이 설치되는 기판(50)을 물리적 수단에 의해 당겨 벗긴다(도 5b). 제 2 재료층(52b)이 압축 응력을 갖고, 제 1 재료층(51)이 인장 응력을 갖기 때문에, 비교적 작은 힘으로 당겨 벗길 수 있다.
입자형 산화물(52a)을 설치함에 따라, 제 1 재료층(51)과 제 2 재료층(52b)의 결합력을 약하게 하여, 서로의 밀착성을 변화시켜, 박리를 촉진할 수 있어, 더욱 작은 힘으로 박리시킬 수 있다. 또한, 여기서는, 피박리층(53)의 기계적 강도가 충분하다고 가정한 예를 개시하고 있지만, 피박리층(53)의 기계적 강도가 불충분한경우에는, 피박리층(53)을 고정하는 지지체(도시하지 않음)를 붙인 후, 박리하는 것이 바람직하다.
이렇게 해서, 제 2 재료층(52b) 상에 형성된 피박리층(53)을 기판(50)으로부터 분리할 수 있다. 박리 후의 상태를 도 5c에 나타낸다.
또한, 본 실시예는, 실시예 2 또는 실시예 3과 조합할 수 있다.
이상의 구성으로 된 본 발명에 관해서, 이하에 나타낸 실시예로 더욱 상세한 설명을 행한다.
[예]
(예 1)
본 발명의 실시예를 도 6∼도 8을 사용하여 설명한다. 여기서는, 동일 기판 상에 화소부와, 화소부의 주변에 설치하는 구동회로의 TFT(n 채널형 TFT 및 p 채널형 TFT)를 동시에 제작하는 방법에 관해서 상세히 설명한다.
우선, 기판(100)상에 제 1 재료층(101), 제 2 재료층(102), 하지 절연막(103)을 형성하여, 결정구조를 갖는 반도체막을 얻은 후, 원하는 형상으로 식각처리하여 섬 형상으로 분리된 반도체층(104∼108)을 형성한다.
기판(100)으로서는, 유리기판(#1737)을 사용한다.
또한, 제 1 재료층(101)으로서는, 후에 행해지는 박리공정의 직전에 1∼1×1010(Dyne/cm2)의 범위의 인장 응력을 갖는 재료이면, 특별히 한정되지 않고, 금속재료(Ti, Al, Ta, W, Mo, Cu, Cr, Nd, Fe, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir, Pt 등), 반도체 재료(예를 들면 Si, Ge 등), 절연체 재료, 유기 재료중 어느한 층, 또는 이것들의 적층을 사용할 수 있다. 여기서는, 스퍼터링법으로 막두께 100nm의 질화티타늄막을 사용한다.
또한, 제 2 재료층(102)으로서는, 후에 행해지는 박리공정의 직전에 -1∼-1×1010(Dyne/cm2)의 범위로 압축 응력을 갖는 재료이면, 특별히 한정되지 않고, 금속재료(Ti, Al, Ta, W, Mo, Cu, Cr, Nd, Fe, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir, Pt 등), 반도체 재료(예를 들면 Si, Ge 등), 절연체 재료, 유기재료 중 어느 한 층, 또는 이것들의 적층을 사용할 수 있다. 산화실리콘재료 또는 산화금속재료로 이루어진 단층, 또는 이것들의 적층을 사용하여도 된다. 여기서는, 스퍼터링법으로 막두께 200nm의 산화실리콘막을 사용한다. 이 제 1 재료층(101)과 제 2 재료층(102)의 결합력은 열처리에는 강하고, 막박리(박리라고도 불린다)등이 생기지 않지만, 물리적 수단으로 간단히 제 2 재료층의 층내 또는 계면에서 박리할 수 있다.
또한, 하지 절연막(103)으로서는, 플라즈마 CVD 법으로 막형성 온도 400℃, 원료가스 SiH4, NH3, N2O로 제작되는 산화질화실리콘막(103a)(조성비: Si=32%, O=27%, N=24%, H=17%)을 50nm(바람직하게는 10∼200nm)의 두께로 형성한다. 이어서, 표면을 오존수로 세정한 후, 표면의 산화막을 희불산(l/100희석)으로 제거한다. 이어서, 플라즈마 CVD 법으로 막형성 온도 400℃, 원료가스 SiH4, N2O로 제작되는 산화질화실리콘막(103b)(조성비: Si=32%, O=59%, N=7%, H=2%)을 100nm(바람직하게는 50∼200nm)의 두께로 적층 형성하고, 대기에 노출하지 않고서 플라즈마 CVD법으로 막형성 온도 300℃, 막형성 가스 SiH4로 비정질구조를 갖는 반도체막(여기서는 비결정질 실리콘막)을 54nm의 두께(바람직하게는 25∼80nm)로 형성한다.
본 예에서는 하지 절연막(103)을 2층 구조로서 나타내었지만, 상기 절연막의 단층막 또는 2층 이상 적층시킨 구조로 형성하여도 된다. 또한, 반도체막의 재료에 한정은 없다. 그렇지만, 상기 반도체막은, 바람직하게는 실리콘 또는 실리콘게르마늄(SixGe1-x(X=0.0001∼0.02)) 합금 등을 사용하여, 공지의 수단(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등)으로 형성하여도 된다. 또한, 플라즈마 CVD 장치는, 단일 웨이퍼형 장치이어도 되고, 배치(batch)식의 장치이어도 된다. 또한, 동일한 막 형성실에서 대기에 노출하지 않고 하지 절연막과 반도체막을 연속적으로 형성하여도 된다.
이어서, 비정질구조를 갖는 반도체막의 표면을 세정한 후, 오존수로 표면에 약 2nm 두께의 극히 얇은 산화막을 형성한다. 이어서, TFT의 한계치를 제어하기 위해서 미량의 불순물원소(붕소 또는 인)를 도핑한다. 여기서는, 디보란(B2H6)을 질량분리하지 않고 플라즈마 여기한 이온 도핑법을 사용하여, 도핑조건을 가속전압 15kV, 디보란을 수소로 1%로 희석한 가스유량 30sccm, 도우즈량 2×1012/cm2로 비정질 실리콘막에 붕소를 첨가하였다.
이어서, 중량환산으로 10ppm의 니켈을 포함하는 아세트산 니켈염 용액을 스피너로 도포한다. 도포대신에 스퍼터링법으로 니켈원소를 전체면에 도포하는 방법을 사용하여도 된다.
이어서, 가열처리를 행하여 결정화시켜 결정구조를 갖는 반도체막을 형성한다. 이 가열처리는, 전기로의 열처리 또는 강광의 조사를 사용하여도 된다. 전기로의 열처리로 행하는 경우는, 500℃∼650℃로 4∼24시간 동안 하여도 된다. 여기서는, 탈수소화를 위한 열처리(500℃, 1시간) 후, 결정화를 위한 열처리(550℃, 4시간)를 행하여 결정구조를 갖는 실리콘막을 얻는다. 이때, 여기서는 퍼니스(furnace)를 사용한 열처리를 사용하여 결정화를 하였지만, 램프 어닐링장치로 결정화를 하여도 된다. 또한, 여기서는 실리콘의 결정화를 촉진하는 금속원소로서 니켈을 사용한 결정화기술을 사용하였지만, 다른 공지의 결정화기술, 예를 들면 고상 성장법과 레이저 결정화법을 사용하여도 된다.
이어서, 결정구조를 갖는 실리콘막 표면의 산화막을 희불산 등으로 제거 후, 결정화율을 높여, 결정립 내에 남겨지는 결함을 보수하기 위한 제 1 레이저광(Xe Cl:파장 308nm)의 조사를 대기중에서 또는 산소 분위기속에서 행한다. 레이저광에는 파장 400nm 이하의 엑시머 레이저광이나, YAG 레이저의 제 2 고조파, 제 3 고조파를 사용한다. 어쨌든간에, 반복 주파수 10∼1000Hz 정도의 펄스레이저광을 사용하고, 해당 레이저광을 광학계에 의해 100∼500mJ/cm2로 집광하고, 90∼95%의 중첩율로 조사하여, 실리콘막 표면을 주사시키면 좋다. 여기서는, 반복 주파수 30Hz, 에너지 밀도 393mJ/cm2로 제 1 레이저광의 조사를 대기속에서 행한다. 이때, 상기 조사를 대기중에서 또는 산소분위기중에서 하기 때문에, 제 1 레이저광의 조사에 의해 표면에 산화막이 형성된다.
이어서, 제 1 레이저광의 조사에 의해 형성된 산화막을 희불산으로 제거한 후, 제 2 레이저광의 조사를 질소분위기 혹은 진공중에서 행하고, 반도체막 표면을 평탄화한다. 이 레이저광(제 2 레이저광)에는 파장 400nm 이하의 엑시머 레이저광이나, YAG 레이저의 제 2 고조파, 제 3 고조파를 사용한다. 제 2 레이저광의 에너지 밀도는, 제 1 레이저광의 에너지 밀도보다 크게 하고, 바람직하게는 30∼60mJ/cm2크게 한다. 여기서는, 반복 주파수 30Hz, 에너지 밀도 453mJ/cm2로 제 2 레이저광을 조사하고, 반도체막 표면에서의 요철의 P-V값(Peak to Valley, 높이의 최대치와 최소값의 차이)이 50nm 이하로 된다. 이 P-V 값은, AFM(원자력 현미경)에 의해 얻을 수 있다.
또한, 본 예에서는 제 2 레이저광의 조사를 전체면에 행하였지만, 오프전류의 감소는, 화소부의 TFT에 특히 효과가 있기 때문에, 적어도 화소부에만 선택적으로 조사하는 공정으로 하여도 된다.
이어서, 오존수로 표면을 120초 처리하여 총 1∼5nm의 산화막으로 이루어지는 장벽층을 형성한다.
이어서, 장벽층 상에 스퍼터링법으로 게터링 사이트가 되는 아르곤원소를 포함하는 비정질 실리콘막을 두께 150nm로 형성한다. 본 예의 스퍼터링법에 의한 막형성 조건은, 막형성 압력을 0.3Pa로 하고, 가스(Ar) 유량을 50sccm로 하고, 막형성 전력을 3kW로 하고, 기판온도를 150℃로 한다. 이때, 상기 조건에서의 비정질 실리콘막에 포함되는 아르곤원소의 원자농도는, 3×1020/cm3∼6×1020/cm3, 산소의 원자농도는 1×1019/cm3∼3×1019/cm3이다. 그 후, 램프 어닐링장치를 사용하여 650℃, 3분의 열처리를 행하여 게터링한다.
이어서, 장벽층을 식각 스토퍼로서, 게터링 사이트인 아르곤원소를 포함하는 비정질 실리콘막을 선택적으로 제거한 후, 장벽층을 희불산으로 선택적으로 제거한다. 이때, 게터링시에, 니켈은 산소농도가 높은 영역에 이동하기 쉬운 경향이 있기 때문에, 산화막으로 이루어진 장벽층을 게터링한 후에 제거하는 것이 바람직하다.
이어서, 상기 얻어진 결정구조를 갖는 실리콘막(폴리실리콘막이라고도 칭함)의 표면에 오존수로 얇은 산화막을 형성한 후, 레지스트로 이루어진 마스크를 형성하고, 원하는 형상으로 식각처리하여 섬 형상으로 분리된 반도체층(104∼108)을 형성한다. 반도체층을 형성한 후, 레지스트로 이루어진 마스크를 제거한다.
이어서, 불산을 포함하는 에천트로 산화막을 제거하면서 동시에 실리콘막의 표면을 세정한다. 그 후, 게이트 절연막(109)이 되는 실리콘을 주성분으로 하는 절연막을 형성한다. 본 예에서는, 플라즈마 CVD 법에 의해 115nm 두께의 산화질화실리콘막(조성비: Si=32%, O=59%, N=7%, H=2%)을 형성한다.
이어서, 도 6a에 나타낸 바와 같이, 게이트 절연막(109)상에 두께 20∼100nm의 제 1 도전막(110a)과, 두께 100∼400nm의 제 2 도전막(110b)을 적층 형성한다. 본 예에서는, 게이트 절연막(109)상에 두께 50nm의 질화탄탈막, 두께 370nm의 텅스텐막을 순차 적층한다.
제 1 도전막 및 제 2 도전막을 형성하는 도전성재료로서는, Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료로 형성한다. 또한, 제 1 도전막 및 제 2 도전막으로서 인 등의 불순물원소를 도핑한 다결정실리콘막으로 대표되는 반도체막이나, AgPdCu 합금을 사용하여도 된다. 또한, 본 발명은, 2층 구조로 한정되지 않는다. 예를 들면, 두께 50nm의 텅스텐막, 두께 500nm의 알루미늄과 실리콘의 합금(Al-Si)막, 두께 30nm의 질화티타늄막을 순차 적층한 3층 구조이어도 된다. 또한, 3층 구조로 하는 경우, 제 1 도전막의 텅스텐 대신에 질화텅스텐을 사용하여도 되고, 제 2 도전막의 알루미늄과 실리콘의 합금(Al-Si)막 대신에 알루미늄과 티타늄의 합금막(Al-Ti)을 사용하여도 되고, 제 3 도전막의 질화티타늄막 대신에 티타늄막을 사용하여도 된다. 또한, 단층구조를 사용하여도 된다.
다음에, 도 6b에 나타낸 바와 같이, 광노광 공정에 의해 레지스트로 이루어진 마스크(112∼117)를 형성하여, 게이트전극 및 배선을 형성하기 위한 제 1 식각처리를 행한다. 제 1 식각처리에서는, 제 1 및 제 2 식각조건으로 행한다. 식각에는 ICP(Inductively Coupled Plasma:유도결합형 플라즈마) 식각법을 사용하여도 된다. ICP 식각법을 사용하여, 식각조건(코일형 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절히 조절함으로써 원하는 테이퍼 형상으로 막을 식각할 수 있다. 이때, 식각용 가스로서는, Cl2, BCl3, SiCl4, CCl4등을 대표로 하는 염소계 가스 또는 CF4, SF6, NF3등을 대표로 하는 불소계 가스 또는 O2를 적절히 사용할 수 있다.
본 예서는, 기판측(시료 스테이지)에도 150W의 RF(13.56MHz)전력을 인가하여, 실질적으로 네가티브 자기 바이어스 전압을 인가한다. 이때, 기판측의 전극면적 사이즈는, 12.5cm×12.5cm이고, 코일형 전극 면적 사이즈(여기서는 코일이 설치된 석영 원판)는, 직경 25cm의 원판이다. 이 제 1 식각조건에 의해 W 막을 식각하여 제 1 도전층의 단부를 테이퍼 형상으로 한다. 제 1 식각조건에서의 W에 대한 식각속도는 200.39nm/min, TaN에 대한 식각속도는 80.32nm/min이고, TaN에 대한 W의 선택비는 약 2.5이다. 또한, 이 제 1 식각조건에 의해서, W의 테이퍼 각은, 약26°으로 된다. 이 후, 레지스트로 이루어진 마스크(112∼117)를 제거하지 않고서 제 2 식각조건으로 바꾼다. 식각용 가스로서 CF4와 Cl2를 사용하여, 각각의 가스 유량비를 30/30sccm로 하고, 1Pa의 압력으로 코일형 전극에 500W의 RF(13.56 MHz)전력을 인가하여 플라즈마를 생성하고 약 30초 정도의 식각을 행한다. 기판측(시료 스테이지)에도 20W의 RF(13.56MHz)전력을 인가하여, 실질적으로 네가티브 자기 바이어스전압을 인가한다. CF4와 Cl2를 혼합한 제 2 식각조건으로서는 W막 및 TaN막과도 같은 정도로 식각된다. 제 2 식각조건에서의 W에 대한 식각속도는, 58.97nm/min, TaN에 대한 식각속도는 66.43nm/min이다. 이때, 게이트 절연막 상에 잔여물을 남기지 않고 식각하기 위해서는, 10∼20% 정도의 비율로 식각시간을 증가시키면 좋다.
상기 제 1 식각처리에서는, 레지스트로 이루어진 마스크의 형상을 적절하게 제작함으로써, 기판측에 인가하는 바이어스 전압의 효과에 의해 제 1 도전층 및 제 2 도전층의 단부가 테이퍼 형상이 된다. 이 테이퍼부의 각도는 15∼45°로 하면 된다.
이렇게 해서, 제 1 식각처리에 의해 제 1 도전층과 제 2 도전층으로 이루어진 제 1 형상의 도전층(119∼124)(제 1 도전층(119a∼124a)과 제 2 도전층(119b∼124b))을 형성한다. 게이트 절연막이 되는 절연막(109)은, 10∼20nm 정도 식각되어, 제 1 형상의 도전층(119∼124)으로 덮어지지 않은 영역이 얇게 된 게이트 절연막(118)이 된다.
이어서, 레지스트로 이루어진 마스크를 제거하지 않고서 제 2 식각처리를 행한다. 여기서는, 식각용 가스로 SF6와 Cl2와 O2를 사용하여, 각각의 가스 유량비를 24/12/24sccm로 하고, 1.3Pa의 압력으로 코일형 전극에 700W의 RF(13.56MHz)전력을 인가하여 플라즈마를 생성하고 식각을 25초 동안 하였다. 기판측(시료 스테이지)에도 10W의 RF(13.56 MHz)전력을 인가하여, 실질적으로 네가티브 자기 바이어스전압을 인가한다. 제 2 식각처리에서의 W에 대한 식각속도는 227.3nm/min, TaN에 대한 식각속도는 32.1nm/min이며, TaN에 대한 W의 선택비는 7.1이고, 절연막(118)인 SiON에 대한 식각속도는 33.7nm/min이고, SiON에 대한 W의 선택비는 6.83이다. 이와 같이, 식각가스용 가스에 SF6를 사용한 경우, 절연막(118)과의 선택비가 높다. 그래서, 막 두께의 감소를 억제할 수 있다. 본 예에서는, 절연막(118)의 막두께는, 약 8nm밖에 감소되지 않는다.
이 제 2 식각처리에 의해 W의 테이퍼 각은 70°으로 되었다. 이 제 2 식각처리에 의해 제 2 도전층(126b∼131b)을 형성한다. 한편, 제 1 도전층은, 거의 식각되지 않고, 제 1 도전층(126a∼131a)이 된다. 이때, 제 1 도전층(126a∼131a)은, 제 1 도전층(119a∼124a)과 거의 동일 사이즈이다. 실제로는, 제 1 도전층의 폭은, 제 2 식각처리전과 비교하여 약 0.3㎛정도, 즉 선폭 전체에서 0.6㎛정도 후퇴하는 경우도 있다. 그렇지만, 거의 사이즈에 변화가 없다.
또한, 2층 구조 대신에, 막두께 50nm의 텅스텐막, 막두께 500nm의 알루미늄과 실리콘의 합금(Al-Si)막, 막두께 30nm의 질화티타늄막을 순차 적층한 3층 구조로 한 경우, 제 1 식각처리의 제 1 식각조건으로서는, BCl3과 Cl2와 O2를 원료가스로 사용하여, 각각의 가스 유량비를 65/10/5(sccm)로 하고, 기판측(시료 스테이지)에 300W의 RF(13.56MHz)전력을 인가하고, 1.2Pa의 압력으로 코일형 전극에 450W의 RF(13.56MHz)전력을 인가하여 플라즈마를 생성하고 117초 동안 식각을 행한다. 제 1 식각처리의 제 2 식각조건으로서는, CF4과 Cl2와 O2를 사용하여, 각각의 가스 유량비를 25/25/10(sccm)으로 하고, 기판측(시료 스테이지)에도 20W의 RF(13.56MHz)전력을 인가하고, 1Pa의 압력으로 코일형 전극에 500W의 RF(13.56MHz)전력을 인가하여 플라즈마를 생성하고 약 30초 정도 동안 식각을 행한다. 제 2 식각처리에서는 BCl3과 Cl2를 사용하여, 각각의 가스 유량비를 20/60sccm로 하고, 기판측(시료 스테이지)에는 100W의 RF(13.56MHz)전력을 인가하고, 1.2Pa의 압력으로 코일형 전극에 600W의 RF(13.56MHz)전력을 인가하여 플라즈마를 생성하고 식각을 행하여도 된다.
이어서, 레지스트로 이루어진 마스크를 제거한 후, 제 1 도핑처리를 하여 도 6d의 상태를 얻는다. 도핑처리는, 이온 도핑법 또는 이온 주입법으로 하여도 된다. 이온 도핑법의 조건은, 도우즈량을 1.5×1014atoms/cm2로 하고, 가속전압을 60∼100keV로서 행한다. n 형 도전성을 부여하는 불순물 원소로서, 전형적으로는 인(P) 또는 비소(As)를 사용한다. 이 경우, 제 1 도전층 및 제 2 도전층(126∼130)이 n 형 도전성 부여하는 불순물원소에 대한 마스크로 되어, 자기 정합적으로 제 1 불순물영역(132∼136)이 형성된다. 제 1 불순물영역(132∼136)에는 1×1016∼1×1017/cm3의 농도범위로 n 형 도전성을 부여하는 불순물원소를 첨가한다. 여기서는, 제 1 불순물영역과 같은 농도범위의 영역을 n--영역이라고도 부른다.
이때, 본 예에서 레지스트로 이루어진 마스크를 제거한 후, 제 1 도핑처리를 하지만, 레지스트로 이루어진 마스크를 제거하지 않고서 제 1 도핑처리를 하여도 된다.
다음으로, 도 7a에 나타낸 바와 같이, 레지스트로 이루어진 마스크(137∼139)를 형성하여 제 2 도핑처리를 행한다. 마스크 137은 구동회로의 p 채널형 TFT을 형성하는 반도체층의 채널형성영역 및 그 주변의 영역을 보호하는 마스크이고, 마스크 138은 구동회로의 n 채널형 TFT의 하나를 형성하는 반도체층의 채널형성영역 및 그 주변의 영역을 보호하는 마스크이고, 마스크 139는 화소부의 TFT를 형성하는 반도체층의 채널형성영역 및 그 주변의 영역과 저장용량이 되는 영역을 보호하는 마스크이다.
제 2 도핑처리에서의 이온 도핑법의 조건은, 도우즈량을 1.5×1015atoms/cm2로 하고, 가속전압을 60∼100keV로서 인(P)을 도핑한다. 여기서는, 제 2 도전층(126b∼128b)을 마스크로서 각 반도체층에 불순물영역이 자기 정합적으로 형성된다. 물론, 마스크(137∼139)로 덮인 영역에는 첨가되지 않는다. 이렇게 해서, 제 2 불순물영역(140∼142)과 제 3 불순물영역(144)이 형성된다. 제 2 불순물영역(140∼142)에는 1×1020∼1×1021/cm3의 농도범위로 n 형 도전성을 부여하는 불순물원소가 첨가되어 있다. 여기서는, 제 2 불순물영역과 같은 농도범위의 영역을 n+영역이라고 도 부른다.
또한, 제 3 불순물영역은, 제 1 도전층에 의해 제 2 불순물영역보다도 저농도로 형성되어, 1×1018∼1×1019/cm3의 농도범위로 n 형 도전성을 부여하는 불순물원소가 첨가되게 된다. 이때, 제 3 불순물영역은, 테이퍼 형상인 제 1 도전층의 부분을 통과시켜 도핑을 하기 때문에, 테이퍼부의 단부를 향해 불순물 농도가 증가하는 농도경사를 갖는다. 여기서는, 제 3 불순물영역과 같은 농도범위의 영역을 n-영역이라고도 부른다. 또한, 마스크(138, 139)로 덮인 영역은, 제 2 도핑처리로 불순물원소가 첨가되지 않고, 제 1 불순물영역(146, 147)이 된다.
이어서, 레지스트로 이루어진 마스크(137∼139)를 제거한 후, 새롭게 레지스트로 이루어진 마스크(148∼150)를 형성하여 도 7b에 나타낸 바와 같이 제 3 도핑처리를 행한다.
구동회로에서, 상기 제 3 도핑처리에 의해, p 채널형 TFT을 형성하는 반도체층 및 저장용량을 형성하는 반도체층에 p 형 도전성을 부여하는 불순물원소가 첨가된 제 4 불순물영역(151, 152) 및 제 5 불순물영역(153, 154)을 형성한다.
또한, 제 4 불순물영역(151, 152)에는 1×1020∼1×1021/cm3의 농도범위로 p 형 도전성을 부여하는 불순물원소가 첨가되도록 한다. 한편, 제 4 불순물영역(151, 152)에는 선행 공정에서 인(p)이 첨가된 영역(n--영역)이지만, p 형 도전성을 부여하는 불순물원소의 농도가 그 1.5∼3배 첨가되어 있다. 그래서, 제 4 불순물영역(151, 152)은 p 형 도전성을 갖는다. 여기서는, 제 4 불순물영역과 같은 농도범위의 영역을 p+영역이라고도 부른다.
또한, 제 5 불순물영역(153, 154)은 제 2 도전층(127a)의 테이퍼부와 겹치는 영역에 형성되는 것이고, 1×1018∼1×1020/cm3의 농도범위로 p 형 도전성을 부여하는 불순물원소가 첨가되도록 한다. 여기서는, 제 5 불순물영역과 같은 농도범위의 영역을 p_영역이라고도 부른다.
이상까지의 공정에서 각각의 반도체층에 n 형 또는 p 형 도전성을 갖는 불순물영역이 형성된다. 도전층(126∼129)은 TFT의 게이트전극이 된다. 또한, 도전층 130은 화소부에서 저장용량을 형성하는 한편의 전극이 된다. 또한, 도전층 131은 화소부에서 소스배선을 형성한다.
이어서, 거의 전체면을 덮는 절연막(도시하지 않음)을 형성한다. 본 예에서는, 플라즈마 CVD 법에 의해 막두께 50nm의 산화실리콘막을 형성하였다. 물론, 이절연막은 산화실리콘막에 한정되는 것이 아니고, 실리콘을 포함하는 다른 절연막을 단층 또는 적층구조로서 사용하여도 된다.
이어서, 각각의 반도체층에 첨가된 불순물원소를 활성화처리하는 공정을 행한다. 이 활성화공정은, 램프광원을 사용한 급속 열적 어닐링(RTA법) 또는 YAG 레이저 또는 엑시머 레이저를 이면으로부터 조사하는 방법, 혹은 퍼니스를 사용한 열처리, 혹은 이것들의 방법 중 어느 하나와 조합한 방법에 의해서 행한다.
또한, 본 예에서는, 상기 활성화 전에 절연막을 형성한 예를 개시하였지만, 상기 활성화를 한 후, 절연막을 형성하는 공정으로 하여도 된다.
이어서, 질화실리콘막으로 이루어진 제 1 층간절연막(155)을 형성하여 열처리(300∼550℃로 1∼12시간의 열처리)를 하여, 반도체층을 수소화하는 공정을 한다(도 7c). 이 공정은 제 1 층간절연막(155)에 포함되는 수소에 의해 반도체층의 댕글링 접합을 종단하는 공정이다. 산화실리콘막으로 이루어진 절연막(도시하지 않음)의 존재에 관계없이 반도체층을 수소화할 수 있다. 이때, 본 예에서는, 제 2 도전층으로서 알루미늄을 주성분으로 하는 재료를 사용하고 있기 때문에, 수소화하는 공정에서 제 2 도전층이 견딜 수 있는 열처리조건으로 하는 것이 중요하다. 수소화의 다른 수단으로서, 플라즈마 수소화(플라즈마에 의해 여기된 수소를 사용함)를 하여도 된다.
이어서, 제 1 층간절연막(155)상에 유기절연물재료로 이루어진 제 2 층간절연막(156)을 형성한다. 본 예에서는 막두께 1.6㎛의 아크릴수지막을 형성한다. 이어서, 소스배선(131)에 달하는 콘택홀과, 도전층(129, 130)에 달하는 콘택홀과, 각불순물영역에 달하는 콘택홀을 형성한다. 본 예에서는 복수의 식각 처리를 순차로 행한다. 본 예에서는 제 1 층간절연막을 식각 스토퍼로서 제 2 층간절연막을 식각한 후, 절연막(도시하지 않음)을 식각 스토퍼로서 제 1 층간절연막을 식각하고 나서 절연막(도시하지 않음)을 식각하였다.
그 후, Al, Ti, Mo, W 등을 사용하여 배선 및 화소전극을 형성한다. 이것들의 전극 및 화소전극의 재료는, Al 또는 Ag을 주성분으로 하는 막, 또는 그것들의 적층막 등의 반사성이 뛰어난 재료를 사용하는 것이 바람직하다. 이렇게 해서, 소스전극 또는 드레인전극(157∼162), 게이트배선(164), 접속배선(163) 및 화소전극(165)이 형성된다.
이상과 같이하여, n 채널형 TFT 201, p 채널형 TFT 202 및 n 채널형 TFT 203을 갖는 구동회로(206)와, n 채널형 TFT으로 이루어진 화소 TFT(204) 및 저장용량(205)을 갖는 화소부(207)를 동일기판 상에 형성할 수 있다(도 8). 본 명세서에서는, 이러한 기판을 편의상 액티브 매트릭스 기판이라고 부른다.
화소부(207)에서, 화소 TFT 204(n 채널형 TFT)에는 채널형성영역(169), 게이트전극을 형성하는 도전층(129)의 외측에 형성되는 제 1 불순물영역(n--영역)(147)과, 소스영역 또는 드레인영역으로서 기능하는 제 2 불순물영역(n+영역)(142, 171)을 갖는다. 또한, 저장용량(205)의 한편의 전극으로서 기능하는 반도체층에는 제 4 불순물영역(152)과 제 5 불순물영역(154)이 형성되어 있다. 저장용량(205)은, 절연막(게이트 절연막과 동일막)(116)을 유전체로서, 제 2 전극(130)과 반도체층(152,154, 170)으로 형성되어 있다.
또한, 구동회로(206)에서, n 채널형 TFT 20l(제 1 n 채널형 TFT)은, 채널형성영역(166), 게이트전극을 형성하는 도전층(126)의 일부와 절연막을 통해 겹치는 제 3 불순물영역(n-영역)(144)과 소스영역 또는 드레인영역으로서 기능하는 제 2 불순물영역(n+영역)(140)을 갖는다.
또한, 구동회로(206)에서, p 채널형 TFT(202)에는 채널형성영역(167), 게이트전극을 형성하는 도전층(127)의 일부와 절연막을 통해 겹치는 제 5 불순물영역(p-영역)(153)과 소스영역 또는 드레인영역으로서 기능하는 제 4 불순물영역(p+영역)(151)을 갖는다.
또한, 구동회로(206)에서, n 채널형 TFT(203)(제 2 n 채널형 TFT)에는, 채널형성영역(168), 게이트전극을 형성하는 도전층(128)의 외측에 제 1 불순물영역(n-영역)(146)과 소스영역 또는 드레인영역으로서 기능하는 제 2 불순물영역(n+영역)(141)을 갖는다.
이것들의 TFT(201∼203)를 적절히 조합하여 시프트 레지스터회로, 버퍼회로, 레벨 시프터회로, 래치회로 등을 형성하여, 구동회로(206)를 형성하여도 된다. 예를 들면, CMOS 회로를 형성하는 경우에는, n 채널형 TFT 201과 p 채널형 TFT 202를 상보적으로 접속하여 형성하여도 된다.
특히, 구동전압이 높은 버퍼회로에는, 열전자 효과에 의한 열화를 막을 목적으로부터 n 채널형 TFT(203)의 구조가 적합하다.
또한, 신뢰성을 최우선으로 하는 회로에는, GOLD 구조인 n 채널형 TFT(201)의 구조가 적합하다.
또한, 반도체막 표면의 평탄화를 향상시킴에 따라 신뢰성을 향상시킬 수 있기 때문에, GOLD 구조의 TFT에서, 게이트전극과 게이트 절연막을 통해 겹치는 불순물영역의 면적을 축소하더라도 충분한 신뢰성을 얻을 수 있다. 구체적으로는, GOLD 구조의 TFT에서 게이트전극의 테이퍼부가 되는 부분 사이즈를 작게 하더라도 충분한 신뢰성을 얻을 수 있다.
또한, GOLD 구조의 TFT에서는 게이트 절연막이 얇을 경우 기생용량이 증가한다. 그렇지만, 게이트전극(제 1 도전층)의 테이퍼부가 되는 부분 사이즈를 작게 하여 기생용량을 감소하면, 'f'특성(주파수특성)도 향상하여 다른 고속동작이 가능해지고, 또한 충분한 신뢰성을 갖는 TFT가 된다.
이때, 화소부(207)의 화소 TFT에서도, 제 2 레이저광의 조사에 의해 오프전류의 감소 및 변동의 감소가 실현된다.
또한, 본 예에서는 반사형 표시장치를 형성하기 위한 액티브 매트릭스 기판을 제작하는 예를 개시하였다가. 그렇지만, 화소전극을 투명도전막으로 형성하면, 포토마스크는 1장 증가하지만, 투과형 표시장치를 형성할 수 있다.
또한, 본 예에서는 유리기판을 사용하였지만, 특별히 한정되지 않고, 석영기판, 반도체기판, 세라믹 기판, 금속기판을 사용할 수 있다.
또한, 도 8의 상태를 얻은 후, 제 2 재료층(102)상에 설치한 TFT를 포함하는 층(피박리층)의 기계적 강도가 충분하면, 기판(100)을 당겨 벗겨도 된다. 제 2 재료층(102)이 압축 응력을 갖고, 제 1 재료층(101)이 인장 응력을 갖기 때문에, 비교적 작은 힘으로 당겨 벗길 수 있다. 본 예는, 피박리층의 기계적 강도가 불충분하기 때문에, 피박리층을 고정하는 지지대를 붙인 후, 박리하는 것이 바람직하다.
(예 2)
본 예에서는, 상기 예 1에서 제작한 액티브 매트릭스 기판으로부터, 기판(100)을 박리하여 플라스틱 기판을 접합하여서 액티브 매트릭스형 액정표시장치를 제작하는 공정을 이하에 설명한다. 설명에는 도 9를 사용한다.
도 9a에서, 도면부호 400은 기판, 401은 제 1 재료층, 402는 제 2 재료층, 403은 하지 절연층, 404a는 구동회로(413)의 소자, 404b는 화소부(414)의 소자 및 405는 화소전극이다. 여기서 소자란, 액티브 매트릭스형 액정표시장치에 있어서, 화소의 스위칭소자로서 사용하는 반도체소자(전형적으로는 TFT) 또는 MIM 소자 등을 의미한다. 도 9a에 나타낸 액티브 매트릭스 기판은, 도 8에 나타낸 액티브 매트릭스 기판을 간략화하여 나타낸 것으로, 도 8의 기판 100은 도 9a의 기판(400)에 대응한다. 마찬가지로, 도 9a의 도면부호 401은 도 8의 101에, 도 9a의 402는 도8의 102에, 도 9a의 403은 도 8의 103에, 도 9a의 404a는 도 8의 201 및 202에, 도 9a의 404b는 도 8의 204에, 도 9a의 405는 도 8의 165에 각각 대응한다.
우선, 예 1에 따라서, 도 8의 상태의 액티브 매트릭스 기판을 얻은 후, 도 8의 액티브 매트릭스 기판 상에 배향막(406a)을 형성하여 러빙처리를 행한다. 이때,본 예에서는 배향막을 형성하기 전에, 아크릴 수지막 등의 유기 수지막을 패터닝함으로써 기판 간격을 유지하기 위한 기둥형 스페이서(도시하지 않음)를 원하는 위치에 형성하였다. 또한, 기둥형 스페이서 대신에, 구형 스페이서를 기판 전체면에 도포하여도 된다.
이어서, 지지체(407)가 되는 대향기판을 준비한다. 이 대향기판에는, 착색층, 차광층이 각 화소에 대응하여 배치된 칼라필터(도시하지 않음)가 설치된다. 또한, 구동회로의 부분에도 차광층을 설치하였다. 이 칼라필터와 차광층을 덮는 평탄화막(도시하지 않음)을 설치하였다. 이어서, 평탄화막 상에 투명도전막으로 이루어진 대향전극(408)을 화소부에 형성하여, 대향기판의 전체면에 배향막(406b)을 형성하여, 러빙처리를 시행하였다.
그리고, 화소부와 구동회로가 형성된 액티브 매트릭스 기판(400)과 지지체(407)를 접착층(409)이 되는 밀봉재로 접합한다. 밀봉재로는 충전제가 혼입되어 있고, 이 충전제와 기둥형 스페이서에 의해서 균일한 간격을 갖고 2장의 기판이 붙여진다. 그 후, 양 기판의 사이에 액정재료(410)를 주입하여, 밀봉제(도시하지 않음)에 의해서 완전히 밀봉한다(도 9b). 액정재료(410)에는 공지의 액정재료를 사용하여도 된다.
이어서, 제 1 재료층이 설치되는 기판(400)을 물리적 수단에 의해 당겨 벗긴다(도 9c). 제 2 재료층(402)이 압축 응력을 갖고, 제 1 재료층(401)이 인장 응력을 갖기 때문에, 비교적 작은 힘으로 당겨 벗길 수 있다.
이어서, 에폭시 수지 등의 접착층(411)에 의해 전사체(412)에 붙인다. 본 예에서는, 전사체(412)를 플라스틱 필름기판으로 함으로써, 경량화를 꾀한다.
이와 같이 하여, 플렉시블 액티브 매트릭스형 액정표시장치가 완성된다. 그리고, 필요한 경우, 플렉시블 기판(412) 또는 대향기판을 원하는 형상으로 절단한다. 또한, 공지의 기술을 사용하여 편광판(도시하지 않음)등을 적절히 설치하였다. 그리고, 공지의 기술을 사용하여 FPC(도시하지 않음)를 붙인다.
(예 3)
상기 예 2에서는, 지지체인 대향기판을 붙여, 액정을 주입한 후에 기판을 박리하여 전사체인 플라스틱 기판을 붙인 예를 개시하였다. 본 예 3에서는, 도 8에 나타낸 액티브 매트릭스 기판을 형성한 후, 기판을 박리하여, 제 1 전사체인 플라스틱 기판과, 제 2 전사체인 플라스틱 기판을 붙인 예이다. 설명에는 도 10을 사용한다.
도 10a에서, 도면부호 500은 기판, 501은 제 1 재료층, 502는 제 2 재료층, 503은 하지 절연층, 504a는 구동회로(514)의 소자, 504b는 화소부(515)의 소자, 505는 화소전극이다. 도 10a에 나타낸 액티브 매트릭스 기판은, 도 8에 나타낸 액티브 매트릭스 기판을 간략화하여 나타낸 것으로, 도 8의 기판 100은 도 10a의 기판 500에 대응한다. 마찬가지로, 도10a의 501은 도 8의 101에, 도 10a의 502는 도 8의 102에, 도 10a의 503은 도 8의 103에, 도 10a의 504a는 도 8의 201 및 202에, 도 10a의 504b는 도 8의 204에, 도 10a의 505는, 도 8의 165에 각각 대응하고 있다.
우선, 상기 예 1에 따라서, 도 8의 상태의 액티브 매트릭스 기판을 얻은 후,제 1 재료층(501)이 설치되는 기판(500)을 물리적 수단에 의해 당겨 벗긴다(도 10b). 제 2 재료층(502)이 압축 응력을 갖고, 제 1 재료층(501)이 인장 응력을 갖기 때문에, 비교적 작은 힘으로 당겨 벗길 수 있다.
이어서, 에폭시 수지 등의 접착층(506)에 의해 전사체(507)(제 1 전사체)에 붙인다. 본 예에서는, 전사체(507)를 플라스틱 필름 기판으로 함으로써, 경량화를 꾀한다(도 10c).
이어서, 배향막(508a)을 형성하여 러빙처리를 행한다. 이때, 본 예에서는 배치막을 형성하기 전에, 아크릴 수지막 등의 유기 수지막을 패터닝함으로써 기판 간격을 유지하기 위한 기둥형 스페이서(도시하지 않음)를 원하는 위치에 형성하였다. 또한, 기둥형 스페이서 대신에, 구형 스페이서를 기판 전체면에 도포하여도 된다.
이어서, 지지체(510)(제 2 전사체)가 되는 대향기판을 준비한다. 이 대향기판에는, 착색층과 차광층이 각 화소에 대응하여 배치된 칼라필터(도시하지 않음)가 설치되어 있다. 또한, 구동회로의 부분에도 차광층을 설치하였다. 이 칼라필터와 차광층을 덮는 평탄화막(도시하지 않음)을 설치하였다. 이어서, 평탄화막 상에 투명도전막으로 이루어진 대향전극(509)을 화소부에 형성하고, 대향기판의 전체면에 배향막(508b)을 형성하여, 러빙처리를 시행하였다.
그리고, 화소부와 구동회로가 접착된 플라스틱 필름 기판(507)과 지지체(510)를 접착층(512)이 되는 밀봉재로 접합한다(도 10d). 밀봉재에는 충전제가 혼입되어 있고, 이 충전제와 기둥형 스페이서에 의해서 균일한 간격을 갖고 2장의 기판이 접합한다. 그 후, 양 기판의 사이에 액정재료(513)를 주입하여, 밀봉제(도시하지 않음)에 의해서 완전히 밀봉한다(도 10d). 액정재료(513)에는 공지의 액정재료를 사용하여도 된다.
이와 같이 하여 플렉시블 액티브 매트릭스형 액정표시장치가 완성된다. 그리고, 필요한 경우, 플렉시블 기판(507) 또는 대향기판을 원하는 형상으로 분단한다. 또한, 공지의 기술을 사용하여 편광판(도시하지 않음)등을 적절히 설치하였다. 그리고, 공지의 기술을 사용하여 FPC(도시하지 않음)를 붙였다.
(예 4)
상기 예 2 또는 예 3에 의해 얻어진 액정모듈의 구성을 도 11의 평면도를 사용하여 설명한다. 상기 예 2에서의 기판 412 또는 예 3에서의 기판 507이 기판 301에 대응한다.
기판(301)의 중앙에는, 화소부(304)가 배치되어 있다. 화소부(304)의 상측에는, 소스 신호선을 구동하기 위한 소스 신호선 구동회로(302)가 배치되어 있다. 화소부(304)의 좌우에는, 게이트 신호선을 구동하기 위한 게이트 신호선 구동회로(303)가 배치되어 있다. 본 예에 나타낸 예에서는, 게이트 신호선 구동회로(303)는 화소부에 대하여 좌우대칭배치로 되어 있지만, 액정모듈은, 화소부의 일측상에 하나의 게이트 신호선 구동회로만을 가져도 된다. 액정모듈의 기판 사이즈 등을 고려하여, 설계자가 적절히 2개 중에서 선택하여도 된다. 그러나, 회로의 동작 신뢰성이나 구동효율 등을 생각하면, 도 11에 나타낸 좌우대칭배치가 바람직하다.
각 구동회로에의 신호의 입력은, 플렉시블 프린트기판(Flexible PrintCircuit:FPC)(305)으로부터 행해진다. FPC(305)는, 기판(301)의 소정의 장소까지 배치된 배선에 달하도록, 층간절연막 및 수지막에 콘택홀을 개구하여, 접속전극(309)을 형성한 후, 이방성 도전막 등을 통해 압착된다. 본 예에서는, 접속전극은 ITO를 사용하여 형성하였다.
구동회로, 화소부의 주변에는, 기판 외주를 따라 밀봉제(307)가 도포된다. 미리 필름기판 상에 형성된 스페이서(310)에 의해서 일정한 갭(기판 301과 대향기판 306의 간격)을 유지한 상태로, 대향기판(306)이 붙여진다. 그 후, 밀봉제 307가 도포되어 있지 않은 부분보다 액정재료가 부어져, 밀봉제 308에 의해서 밀폐된다. 이상의 공정으로 액정모듈이 완성된다.
또한, 여기서는 모든 구동회로를 필름기판 상에 형성한 예를 개시하였지만, 구동회로의 일부에 수개의 IC를 사용하여도 된다.
또한, 본 예는, 예 1과 자유롭게 조합하여 실현하는 것이 가능하다.
(예 5)
상기 예 1에서는 화소전극이 반사성을 갖는 금속재료로 형성된 반사형 표시장치의 예를 개시하였다. 본 예에서는 화소전극을 투광성을 갖는 도전막으로 형성한 투과형 표시장치의 예를 개시한다.
층간절연막을 형성하는 공정까지는 상기 예 1과 동일하기 때문에, 여기서는 생략한다. 상기 예 1에 따라서 층간절연막을 형성한 후, 투광성을 갖는 도전막으로 이루어진 화소전극(601)을 형성한다. 투광성을 갖는 도전막으로서는, ITO(산화인듐 산화주석합금), 산화인듐 산화아연합금(In2O3-ZnO), 산화아연(ZnO)등을 사용하여도된다.
그 후, 층간절연막(600)에 콘택홀을 형성한다. 이어서, 화소전극과 겹치는 접속전극(602)을 형성한다. 이 접속전극(602)은, 콘택홀을 통하여 드레인영역과 접속되어 있다. 또한, 이 접속전극과 동시에 다른 TFT의 소스전극 또는 드레인전극도 형성한다.
또한, 여기서는 모든 구동회로를 기판 상에 형성한 예를 개시하였다. 그렇지만, 구동회로의 일부에 수개의 IC를 사용하여도 된다.
이상과 같이 하여 액티브 매트릭스 기판이 형성된다. 이 액티브 매트릭스 기판을 사용하여, 기판을 박리한 후, 압축 응력을 갖는 막(도시하지 않음)과 플라스틱 기판을 붙여, 상기 예 2∼4에 따라서 액정모듈을 제작하여, 백라이트(604), 도광판(605)을 설치하고, 커버(606)로 덮으면, 도 12에 그 단면도의 일부를 나타내었던 것과 같은 액티브 매트릭스형 액정표시장치가 완성된다. 또, 상기 커버(606)와 액정모듈은, 접착제나 유기수지를 사용하여 서로 붙인다. 또한, 플라스틱 기판과 대향기판을 붙일 때, 프레임으로 둘러싸서 유기수지를 프레임과 기판 사이에 충전하여 접착하여도 된다. 또한, 이 장치가 투과형이기 때문에, 편광판(603)은, 플라스틱 기판과 대향기판의 양쪽에 붙인다.
또한, 본 예는, 상기 예 1 내지 4와 자유롭게 조합하는 것이 가능하다.
(예 6)
본 예에서는, 플라스틱 기판 상에 형성된 EL(Electro Luminescence)소자를 구비한 발광표시장치를 제작하는 예를 도 13에 나타낸다.
도 13a에서, 도면부호 700은 기판, 701은 제 1 재료층, 702는 제 2 재료층, 703은 하지 절연층, 704a는 구동회로(711)의 소자, 704b, 704c는 화소부(712)의 소자, 705는 OLED(Organic Light Emitting Device)이다. 여기서 소자란, 액티브 매트릭스형 발광장치이면 화소의 스위칭소자로서 사용하는 반도체소자(전형적으로는 TFT) 또는 MIM 소자 및 OLED 등을 가리킨다. 그리고, 이것들의 소자를 덮어, 층간절연막(706)을 형성한다. 층간절연막(706)은, 막 형성 후의 표면이 보다 평탄한 것이 바람직하다. 이때, 층간절연막(706)은 반드시 설치할 필요는 없다.
또한, 기판(700)상에 설치하는 층(701∼703)은 상기 예 2 내지 4중 어느 한 예에 따라서 형성하여도 된다.
이것들의 소자(704a, 704b, 704c를 포함함)는, 상기 예 1의 n 채널형 TFT 201, 상기 예 1의 p 채널형 TFT 202에 따라서 제작하여도 된다.
OLED(705)는, 전계를 가함으로써 발생하는 전계발광을 얻을 수 있는 유기 화합물(유기발광재료)을 포함하는 층(이하, 유기 발광층이라고 적음)과, 양극층과, 음극층을 갖는다. 유기 화합물에서의 루미네센스에는, 단일항 여기상태로부터 기저상태로 되돌아갈 때의 발광(형광)과 3중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(인광)이 있지만, 본 발명의 발광장치는, 상술한 발광중의 어느 하나의 발광을 사용하여도 되고, 또는 양쪽의 발광을 사용하여도 된다. 또, 본 명세서에서는, OLED의 양극과 음극 사이에 형성된 모든 층을 유기 발광층이라고 정의한다. 유기 발광층에는, 구체적으로, 발광층, 정공주입층, 전자주입층, 정공수송층, 전자수송층 등이 포함된다. 기본적으로 OLED는, 양극/발광층/음극이 순차로 적층된 구조를 갖고, 이 구조에 덧붙여, 양극/정공주입층/발광층/음극 또는, 양극/정공주입층/발광층/전자수송층/음극등의 순차로 적층한 구조를 갖는 경우도 있다.
상기 방법에 의해 도 13a의 상태를 얻으면, 접착층(707)에 의해 지지체(708)를 붙인다(도 13b). 본 예에서는 지지체(708)로서 플라스틱 기판을 사용한다. 구체적으로는, 지지체로서, 두께 10㎛ 이상의 수지기판, 예를 들면 PES(폴리에틸렌 술폰), PC(폴리카보네이트), PET(폴리에틸렌 테레프탈레이트) 또는 PEN(폴리에틸렌 나프탈레이트)를 사용할 수 있다. 또, OLED에서 보아 관측자측(발광장치의 사용자측)에 위치하는 경우, 지지체(708) 및 접착층(707)은, 투광성 재료인 것이 필요하다.
이어서, 제 1 재료층(701)이 설치되는 기판(700)을 물리적 수단에 의해 당겨 벗긴다(도 13c). 제 2 재료층(702)이 압축 응력을 갖고, 제 1 재료층(701)이 인장 응력을 갖기 때문에, 비교적 작은 힘으로 당겨 벗길 수 있다.
이어서, 에폭시 수지 등의 접착층(709)에 의해 전사체(710)에 붙인다(도 13d). 본 예에서는, 전사체(710)를 플라스틱 필름 기판으로 함으로써, 경량화를 꾀한다.
이렇게 해서, 플렉시블 지지체(708)와 플렉시블 전사체(710) 사이에 삽입된 플렉시블 발광장치가 얻어진다. 이때, 본 장치는, 지지체(708)와 전사체(710)를 동일재료로 하면, 열팽창계수가 같게 되기 때문에, 온도변화에 의한 응력 왜곡의 영향을 받기 어렵게 할 수 있다.
그리고, 필요한 경우, 플렉시블 지지체(708)와 플렉시블 전사체(610)를 원하는 형상으로 절단한다. 그리고, 공지의 기술을 사용하여 FPC(도시하지 않음)를 붙였다.
(예 7)
상기 예 6에서는, 지지체를 붙인 후, 기판을 박리하여 전사체인 플라스틱 기판을 붙인 예를 개시하였다. 본 예 7에서는, 기판을 박리한 후, 제 1 전사체인 플라스틱 기판과, 제 2 전사체인 플라스틱 기판을 붙여 EL(소자를 구비한 발광표시장치)를 제작하는 예이다. 설명에는 도 14를 사용한다.
도 14a에서, 도면부호 800은 기판, 801은 제 1 재료층, 802는 제 2 재료층, 803은 하지 절연층, 804a는 구동회로(811)의 소자, 804b, 804c는 화소부(812)의 소자, 805는 OLED(Organic Light Emitting Device)이다. 여기서 소자란, 액티브 매트릭스형 발광장치이면 화소의 스위칭소자로서 사용하는 반도체소자(전형적으로는 TFT) 또는 MIM 소자 및 OLED 등을 가리킨다. 그리고, 이것들의 소자를 덮어, 층간절연막(806)을 형성한다. 층간절연막(806)은, 막 형성 후의 표면이 보다 평탄한 것이 바람직하다. 이때, 층간절연막(806)은 반드시 설치할 필요는 없다.
기판(800)상에 설치하는 층(801∼803)은 상기 예 2 내지 4중 어느 한 예에 따라서 형성하여도 된다.
이것들의 소자(804a, 804b, 804c를 포함함)는, 상기 예 1의 n 채널형 TFT(201), 상기 예 1의 p 채널형 TFT(202)에 따라서 제작하여도 된다.
상기 방법에 의해, 도 14a의 상태를 얻으면, 제 1 재료층(801)이 설치되는 기판(800)을 물리적 수단에 의해 당겨 벗긴다(도 14b). 제 2 재료층(802)이 압축응력을 갖고, 제 1 재료층(801)이 인장 응력을 갖기 때문에, 비교적 작은 힘으로 당겨 벗길 수 있다.
다음, 에폭시 수지 등의 접착층(809)에 의해 전사체(제 1 전사체)(810)에 붙인다. 본 예에서는, 전사체(810)를 플라스틱 필름 기판으로 함으로써, 경량화를 꾀한다.
이어서, 접착층(807)에 의해 기판(제 2 전사체)(808)을 접합한다(도 14c). 본 예에서는 기판(808)으로서 플라스틱 기판을 사용한다. 구체적으로는, 전사체(810) 및 기판(808)으로서, 두께 10㎛ 이상의 수지기판, 예를 들면 PES(폴리에틸렌 술폰), PC(폴리카보네이트), PET(폴리에틸렌 테레프탈레이트) 또는 PEN(폴리에틸렌 나프탈레이트)를 사용할 수 있다. 이때, OLED에서 보아 관측자측(발광장치의 사용자측)에 위치하는 경우, 기판(808) 및 접착층(807)은, 투광성 재료인 것이 필요하다.
이렇게 해서, 플렉시블 기판(808)과 플렉시블 전사체(810) 사이에 끼워진 플렉시블 발광장치가 얻어진다. 이때, 기판(808)과 전사체(810)를 동일재료로 하면, 열팽창계수가 같게 되기 때문에, 온도변화에 의한 응력왜곡의 영향을 받기 어렵게 할 수 있다.
그리고, 필요한 경우, 플렉시블 기판(808) 또는 플렉시블 전사체(810)를 원하는 형상으로 절단한다. 그리고, 공지의 기술을 사용하여 FPC(도시하지 않음)를 붙였다.
(예 8)
상기 예 6 또는 예 7에 의해 얻어진 EL 모듈의 구성을 도 15의 평면도 및 단면도를 사용하여 설명한다. 상기 예 7에서의 전사체(810)가 필름기판(900)에 대응한다.
도 15a는, EL 모듈을 나타낸 평면도, 도 15b는 도 15a를 A-A'로 절단한 단면도이다. 도 15a에서, 가요성을 갖는 필름기판(900)(예를 들면, 플라스틱 기판 등)에, 압축 응력을 갖는 막(901)(예를 들면, 산화실리콘막)이 설치되고, 그 위에 화소부(902), 소스측 구동회로(904) 및 게이트측 구동회로(903)가 형성되어 있다. 이것들의 화소부와 구동회로는, 상기 예 1 또는 예 2에 따라 얻을 수 있다.
또한, 도면부호 918은 유기수지, 919는 보호막이고, 화소부 및 구동회로부는 유기수지(918)로 덮어지고, 그 유기수지는 보호막(919)으로 덮여 있다. 또한, 접착제를 사용하여 커버부재(920)로 밀봉되어 있다. 커버부재(920)는, 지지체로서 박리전에 접착된다. 열 또는 외력 등에 의한 변형에 견디기 위해서 커버부재(920)는 필름기판(900)과 같은 재질의 것, 예를 들면 플라스틱 기판을 사용하는 것이 바람직하고, 도 15b에 나타낸 오목부 형상(깊이 3∼101㎛)으로 가공된 것을 사용한다. 또한, 가공하여 건조제(921)를 설치할 수 있는 오목부(깊이 50∼200㎛)를 형성하는 것이 바람직하다. 또한, 다수의 EL 모듈을 제조하는 경우, 기판과 커버부재를 접합한 후, CO2레이저 등을 사용하여 단면이 일치하도록 절단하여도 된다.
이때, 도면부호 908은, 소스측 구동회로(904) 및 게이트측 구동회로(903)에 입력되는 신호를 전송하기 위한 배선으로, 외부입력단자가 되는 FPC(플렉시블 프린트 회로)(909)로부터 비디오신호와 클록신호를 받아들인다. 이때, 여기서는 FPC밖에 도시되어 있지 않지만, 이 FPC에는 프린트배선판(PWB)이 부착되어도 된다. 본 명세서에서의 발광장치는, 발광장치의 본체뿐만 아니라, 또한 FPC 또는 PWB가 부착된 발광장치도 포함한다.
다음에, 단면구조에 관해서 도 15b를 사용하여 설명한다. 필름기판(900)상에 열전도성을 갖는 막(901)이 설치되고, 그 위에 절연막(910)이 설치되고, 절연막(910)의 위쪽에는 화소부(902)와 게이트측 구동회로(903)가 형성되어 있고, 화소부(902)는 전류제어용 TFT(911)과 이 TFT(911)의 드레인에 전기적으로 접속된 화소전극(912)을 포함하는 복수의 화소로 형성된다. 또한, 게이트측 구동회로(903)는, n 채널형 TFT(913)과 p 채널형 TFT(914)을 조합한 CMOS 회로를 사용하여 형성된다.
이것들의 TFT(911, 913, 914를 포함함)는, 상기 예 1의 n 채널형 TFT, 상기 예 1의 p 채널형 TFT에 따라서 제작하여도 된다.
이때, 상기 예 1과 예 2에 따라서 동일기판 상에 화소부(902), 소스측 구동회로(904) 및 게이트측 구동회로(903)를 형성한 후는, 상기 실시형태에 따라서, 지지체(여기서는 커버부재를 가리킴)를 접착한 후, 기판(도시하지 않음)을 박리한 후, 필름기판(900)을 붙인다.
또한, 커버부재(920)를 도 15b에 나타낸 오목부 형상으로 한 경우, 지지체가 되는 커버부재(920)를 접착한 후, 박리할 때는 배선인출 단자의 부분(접속부분)이 절연막(910)만 기계강도가 약해지기 때문에, 박리 전에 FPC(909)를 붙이고, 유기수지(922)로 고정하는 것이 바람직하다.
이때, TFT와 OLED 사이에 설치하는 절연막으로서는, 알칼리 금속이온 또는 알칼리 토금속 이온 등의 불순물이온의 확산을 차단할 뿐 아니라, 적극적으로 알칼리 금속이온 또는 알칼리 토금속 이온 등의 불순물 이온을 흡착하는 재료가 바람직하고, 또한 그 후의 공정온도에 견딜 수 있는 재료가 적합하다. 이것들의 조건에 맞는 재료는, 일례로서 불소를 많이 포함한 질화실리콘막을 들 수 있다. 질화실리콘막 속에 포함되는 불소농도는, 1×1019/cm3이상, 바람직하게는 질화실리콘막중의 불소의 조성비를 1∼5%로 하여도 된다. 질화실리콘막중의 불소가 알칼리 금속이온또는 알칼리 토금속 이온 등과 결합하여, 막속에 흡착된다. 또한, 다른 예로서 알칼리 금속이온 또는 알칼리 토금속 이온 등을 흡착하는 안티몬(Sb) 화합물, 주석(Sn) 화합물, 또는 인듐(In)화합물로 이루어진 미립자를 포함한 유기수지막, 예를 들면, 5산화 안티몬 미립자(Sb2O5·nH2O)를 포함하는 유기수지막도 들 수 있다. 이때, 이 유기수지막은, 평균 입경 10∼20nm의 미립자가 포함되고, 광 투과성도 대단히 높다. 이 5산화 안티몬 미립자로 대표되는 안티몬 화합물은, 알칼리 금속 이온 등의 불순물이온 또는 알칼리 토금속 이온을 흡착하기 쉽다.
화소전극(912)은, 발광소자(OLED)의 음극으로서 기능한다. 또한, 화소전극(912)의 양단에는 뱅크(915)가 형성되고, 화소전극(912)상에는 유기 화합물층(916) 및 발광소자의 양극(917)이 형성된다.
유기 화합물층(916)으로서는, 발광층, 전하수송층 또는 전하주입층을 자유롭게 조합하여 유기 화합물층(발광 및 발광을 위한 캐리어의 이동을 행하게 하기 위한 층)을 형성하여도 된다. 예를 들면, 저분자계 유기 화합물 재료나 고분자계 유기 화합물 재료를 사용하여도 된다. 또한, 유기 화합물층(916)으로서 단일항 여기에 의해 발광(형광)하는 발광재료(단일항 화합물)로 형성된 박막, 또는 3중항 여기에 의해 발광(인광)하는 발광재료(3중항 화합물)로 형성된 박막을 사용할 수 있다. 또한, 전하수송층 또는 전하주입층으로서 탄화실리콘 등의 무기재료를 사용하는 것도 가능하다. 이것들의 유기재료나 무기재료는 공지의 재료를 사용할 수 있다.
또한, 양극(917)은 모든 화소에 공통의 배선으로서도 기능하여, 접속배선(908)을 경유하여 FPC(909)에 전기적으로 접속된다. 또한, 화소부(902) 및 게이트측 구동회로(903)에 포함된 소자는 모두 양극(917), 유기수지(918) 및 보호막(919)으로 덮여 있다.
이때, 유기수지(918)로서는, 될 수 있는 한 가시광에 대하여 투명 또는 반투명한 재료를 사용하는 것이 바람직하다. 또한, 유기수지(918)는 될 수 있는 한 수분 또는 산소를 투과시키지 않는 재료인 것이 바람직하다.
또한, 유기수지(918)를 사용하여 발광소자를 완전히 덮은 후, 적어도 도 15에 나타낸 바와 같이 보호막(919)을 유기수지(918)의 표면(노정면)에 설치하는 것이 바람직하다. 또한, 기판의 이면을 포함하는 전체면에 보호막을 설치하여도 된다. 여기서, 외부입력단자(FPC)가 설치되는 부분에 보호막이 형성되지 않도록 조심할 필요가 있다. 마스크를 사용하여 보호막이 형성되지 않도록 하여도 되고, CVD 장치로 마스킹 테이프로서 사용하는 테플론(등록상표)등의 테이프로 외부입력단자부분을 덮음으로써 보호막이 형성되지 않도록 하여도 된다.
이상과 같은 구조로 발광소자를 보호막(919)으로 봉입함으로서, 발광소자를 외부로부터 완전히 차단할 수 있어, 외부로부터 수분 또는 산소 등의 유기 화합물층의 산화에 의한 열화를 촉진하는 물질이 침입하는 것을 막을 수 있다. 아울러, 열전도성을 갖는 막에 의해 발열을 발산할 수 있다. 따라서, 신뢰성이 높은 발광장치를 얻을 수 있다.
또한, 화소전극을 양극으로 하고, 유기 화합물층과 음극을 적층하여 도 15와는 역방향으로 발광하는 구성으로 하여도 된다. 도 16에 그 일례를 나타낸다. 이때, 상기 예의 평면도는 동일하기 때문에 생략한다.
도 16에 나타낸 단면구조에 관해서 이하에 설명한다. 필름기판(1000)상에 절연막(1010)이 설치되고, 절연막(1010)의 위쪽에는 화소부(1002)와 게이트측 구동회로(1003)가 형성되어 있고, 화소부(1002)는 전류제어용 TFT(1011)과 그 드레인에 전기적으로 접속된 화소전극(1012)을 포함하는 복수의 화소로 형성된다. 이때, 상기 실시형태에 따라서, 기판 상에 형성한 피박리층을 박리한 후, 필름기판(1000)이 붙여진다. 또한, 게이트측 구동회로(1003)는, n 채널형 TFT(1013)과 p 채널형 TFT(1014)을 조합한 CMOS 회로를 사용하여 형성된다.
이것들의 TFT(1011, 1013, 1014를 포함함)는, 상기 예 1의 n 채널형 TFT(201), 상기 예1의 p 채널형 TFT(202)에 따라서 제작하여도 된다.
화소전극(1012)은 발광소자(OLED)의 양극으로서 기능한다. 또한, 화소전극(1012)의 양단에는 뱅크(1015)가 형성되고, 화소전극(1012)상에는 유기 화합물층(1016) 및 발광소자의 음극(1017)이 형성된다.
음극(1017)은 모든 화소에 공통의 배선으로서도 기능하여, 접속배선(1008)을 경유하여 FPC(1009)에 전기적으로 접속되어 있다. 또한, 화소부(1002) 및 게이트측 구동회로(1003)에 포함되는 소자는, 모두 음극(1017), 유기수지(1018) 및 보호막(1019)으로 덮여 있다. 또한, 커버부재(1020)는 접착제로 접합된다. 또한, 커버부재에는 오목부를 설치하고, 건조제(1021)를 설치한다.
또한, 커버부재(1020)를 도 16에 나타낸 오목부 형상으로 한 경우, 지지체가 되는 커버부재(1020)를 접착한 후, 박리할 때는 배선인출 단자의 부분이 절연막(1010)만 기계적 강도가 약해지기 때문에, 박리 전에 FPC(1009)를 붙이고, 유기수지(1022)로 고정하는 것이 바람직하다.
또한, 도 16에서는, 화소전극을 양극으로 하고, 유기 화합물층과 음극을 적층하였다. 그래서, 발광방향은 도 16에 나타낸 화살표 방향으로 되어 있다.
이때, 본 예 8에서는, 톱(top) 게이트형 TFT을 예로서 설명하였지만, TFT 구조에 관계없이 본 발명을 적용하는 것이 가능하고, 예를 들면 보텀(bottom) 게이트형(역 스태거형) TFT 또는 순 스태거형 TFT에 적용하는 것이 가능하다.
(예 9)
또한, 상기 예 8에서는 톱 게이트형 TFT을 사용한 예를 개시하였지만, 보텀 게이트형 TFT을 사용하는 것도 가능하다. 여기서는 보텀 게이트형 TFT을 사용한 예를 도 17에 나타낸다.
도 17에 도시한 바와 같이 n 채널형 TFT(1113), p 채널형 TFT(1114), n 채널형 TFT(1111)을 모두 보텀 게이트구조로 한다. 이것들의 보텀 게이트구조는, 공지의 기술을 사용하여 제작하여도 된다. 이때, 이 TFT들의 활성층은, 결정구조를 갖는 반도체막(폴리실리콘등)이어도 되고, 비정질구조를 갖는 반도체막(비결정질 실리콘 등)이어도 된다.
또한, 도 17에서, 도면부호 1100은, 플렉시블 필름기판(예를 들면, 플라스틱 기판 등), 1101은 압축 응력을 갖는 막(예를 들면, 산화실리콘막), 1102는 화소부, 1103은 게이트측 구동회로, 1110은 절연막, 1112는 화소전극(음극), 1115는 뱅크, 1116은 유기 화합물층, 1117은 양극, 1118은 유기수지, 1119는 보호막, 1120은 커버부재, 1121은 건조제, 1122는 유기수지이다.
또한, n 채널형 TFT(1113), p 채널형 TFT(1114), n 채널형 TFT(1111) 이외의 구성은, 상기 예 8과 동일하므로 여기서는 설명을 생략한다.
(예 10)
본 발명을 실시하여 형성된 구동회로와 화소부는, 여러 가지 모듈(액티브 매트릭스형 액정모듈, 액티브 매트릭스형 EL모듈, 액티브 매트릭스형 EC 모듈)에 사용할 수 있다. 즉, 그 모듈들을 표시부에 집적한 전자기기 모두에 본 발명을 실시할 수 있다.
그와 같은 전자기기로서는, 비디오카메라, 디지털 카메라, 헤드 마운트 디스플레이(고글형 디스플레이), 카 내비게이션, 프로젝터, 카 스테레오, 퍼스널 컴퓨터, 휴대정보단말(모바일 컴퓨터, 휴대전화 또는 전자서적 등)등을 들 수 있다. 그것들의 일례를 도 18과 도 19에 나타낸다.
도 18a는 퍼스널 컴퓨터로, 본체(2001), 화상 입력부(2002), 표시부(2003),키보드(2004) 등을 포함한다. 본 발명을 표시부(2003)에 적용할 수 있다.
도 18b는 비디오카메라로, 본체(2101), 표시부(2102), 음성 입력부(2103), 조작스위치(2104), 배터리(2105), 화상 수신부(2106) 등을 포함한다. 본 발명을 표시부(2102)에 적용할 수 있다.
도 18c는 모바일 컴퓨터로, 본체(2201), 카메라부(2202), 화상 수신부(2203), 조작스위치(2204), 표시부(2205) 등을 포함한다. 본 발명은 표시부(2205)에 적용할 수 있다.
도 18d는 고글형 디스플레이로, 본체(2301), 표시부(2302), 아암부(2303)등을 포함한다. 본 발명은 표시부(2302)에 적용할 수 있다.
도 18e는 프로그램을 기록한 기록매체(이하, 기록매체라고 부른다)를 사용하는 재생장치로, 본체(2401), 표시부(2402), 스피커부(2403), 기록매체(2404), 조작스위치(2405) 등을 포함한다. 이때, 이 재생장치는 기록매체로서 DVD(Digtial Versatile Disc), CD 등을 사용하여, 음악감상, 영화감상, 게임 또는 인터넷을 행할 수 있다. 본 발명은 표시부(2402)에 적용할 수 있다.
도 18f는 디지털 카메라로, 본체(2501), 표시부(2502), 접안부(2503), 조작스위치(2504), 화상 수신부(도시하지 않음) 등을 포함한다. 본 발명을 표시부(2502)에 적용할 수 있다.
도 19a는 휴대전화로, 본체(2901), 음성 출력부(2902), 음성 입력부(2903), 표시부(2904), 조작스위치(2905), 안테나(2906), 화상 입력부(CCD, image sensor등)(2907)등을 포함한다. 본 발명을 표시부(2904)에 적용할 수 있다.
도 19b는 휴대서적(전자서적)으로, 본체(3001), 표시부(3002, 3003), 기억매체(3004), 조작스위치(3005), 안테나(3006) 등을 포함한다. 본 발명은 표시부(3002, 3003)에 적용할 수 있다.
도 19c는 디스플레이로, 본체(3101), 지지대(3102), 표시부(3103) 등을 포함한다. 본 발명은 표시부(3103)에 적용할 수 있다.
아울러, 도 19c에 나타낸 디스플레이는 중소형 또는 대형의 것, 예를 들면 5∼20인치의 화면 사이즈의 것이다. 또한, 이러한 사이즈의 표시부를 형성하기 위해서는, 기판의 한 변이 1×1m인 것을 사용하여, 다수의 패턴을 실행하여 양산하는 것이 바람직하다.
이상과 같이, 본 발명의 적용범위는 매우 널리, 모든 분야의 전자기기의 제작방법에 적용하는 것이 가능하다. 또한, 본 예의 전자기기는 상기 예 1∼9중 어떠한 조합으로 이루어진 구성을 사용하여도 실현할 수 있다.
(예 11)
본 예에서는, 전기영동 표시장치를 상기 예 10에 나타낸 표시부로서 사용한 예이다. 통상적으로, 도 19b에 도시된 휴대서적(전자서적)의 표시부 3003 또는 표시부 3003에 상기 전기영동 표시장치를 적용한다.
또한, 이러한 전기영동 표시장치를 전자 종이라고도 부른다. 종이, 다른 표시장치와 비교하여 저소비전력 및 얇고 가벼운 형상과 같은 종류인 것이 판독 가능한 이점이 있다.
상기 전기영동 표시장치는, 플러스 전하의 제 1 입자 및 마이너스 전하의 제2 입자를 포함한 복수의 마이크로 캡슐이 용매 또는 용질내에 분산되는 것과 같은 여러 가지 형태를 취할 수 있다. 상기 마이크로 캡슐에 전계를 인가함으로써, 마이크로 캡슐내의 입자는, 일측에 모인 입자의 칼라가 방출되도록 서로 역방향으로 제거된다. 아울러, 제 1 입자 및 제 2 입자는 염료를 함유한다. 이들 입자는 전계없이 제거하지 못한다. 또한, 제 1 및 제 2 입자의 칼라는 서로 다르다(무색을 포함).
그래서, 상기 전기영동 표시장치는, 높은 유전성의 일정한 재료가 높은 전계 영역으로 이동하는 소위 유전성 이동 효과를 사용한다. 상기 전기영동 표시장치는, 액정표시장치에 필요한 반사판과 대향기판이 필요없으므로 두께와 무게가 반으로 감소된다.
용매 내에 분산된 마이크로 캡슐을, 전자잉크로서 부른다. 유리, 플라스틱, 천 및 종이의 표면에 전자 잉크를 인쇄할 수 있다. 또한, 칼라 표시는, 칼라 필터와 안료를 갖는 입자들을 사용하여 가능하다.
2개의 전극 사이에 상술한 복수의 마이크로 캡슐을 적절히 설치함으로써 상액티브 매트릭스형 표시장치가 완성될 수 있다. 전계를 그 마이크로 캡슐에 인가하면, 상기 장치는 화상을 표시할 수 있다.
상기 마이크로 캡슐 내에 도전성 재료, 절연체 재료, 반도체 재료, 자기재료, 액정재료, 강유전 재료, 전계 발광 재료, 전기 크롬 재료 및 자기 전기영동 재료로부터 선택된 일종의 재료 또는 합성 재료로 상기 제 1 입자 및 제 2 입자를 형성할 수 있다.
본 예는, 상기 실시예 1 내지 4와 상기 예 1 내지 10과 자유롭게 조합할 수 있다.
본 발명은, 물리적 수단에 의해서 기판으로부터 박리하기 때문에, 반도체층에의 손상없이 소자의 신뢰성을 향상할 수 있다.
또한, 본 발명은, 작은 면적을 갖는 피박리층의 박리뿐만 아니라, 큰 면적을 갖는 피박리층을 전체면에 걸쳐 박리하는 것이 가능하다.
아울러, 본 발명은, 물리적 수단으로 용이하게 박리, 예를 들면 인간의 손으로 당겨 벗기는 것이 가능하기 때문에, 양산에 알맞은 공정이라고 말할 수 있다. 또한, 양산할 때에 피박리층을 당겨 벗기기 위한 제작장치를 제작한 경우, 대형 제작장치도 염가로 제작할 수 있다.

Claims (32)

  1. 피박리층을 기판으로부터 박리하는 박리방법에 있어서,
    상기 기판 상에 인장 응력을 갖는 제 1 재료층이 설치되고, 상기 제 1 재료층이 설치된 기판 상에 적어도 상기 제 1 재료층과 접하고, 압축 응력을 갖는 제 2 재료층을 포함한 상기 피박리층을 형성하는 공정과,
    해당 피박리층을 상기 제 1 재료층이 설치된 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에서 박리하는 공정을 포함한 것을 특징으로 하는 박리방법.
  2. 제 1 항에 있어서,
    상기 제 1 재료층은, 1∼1×1010(Dyne/cm2)의 범위로 인장 응력을 갖는 것을 특징으로 하는 박리방법.
  3. 제 1 항에 있어서,
    상기 제 2 재료층은, -1∼-1×1010(Dyne/cm2)의 범위로 압축 응력을 갖는 것을 특징으로 하는 박리방법.
  4. 피박리층을 기판으로부터 박리하는 박리방법에 있어서,
    상기 기판 상에 제 1 재료층이 설치되고, 상기 제 1 재료층이 설치된 기판 상에 적어도 상기 제 1 재료층과 접하고, 압축 응력을 갖는 제 2 재료층을 포함하는 피박리층을 형성하는 공정과,
    해당 피박리층을 상기 제 1 재료층이 설치된 상기 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에서 박리하는 공정을 포함하는 것을 특징으로 하는 박리방법.
  5. 제 4 항에 있어서,
    상기 제 1 재료층은, 박리하기 직전에, 1∼1×1010(Dyne/cm2)의 범위로 인장 응력을 갖는 것을 특징으로 하는 박리방법.
  6. 제 4 항에 있어서,
    박리하기 전에 가열처리 또는 레이저광의 조사를 행하는 처리를 시행하는 것을 특징으로 하는 박리방법.
  7. 제 4 항에 있어서,
    상기 제 1 재료층은, 형성 직후에 압축 응력을 갖고, 박리하기 직전에 인장 응력을 갖는 것을 특징으로 하는 박리방법.
  8. 제 4 항에 있어서,
    상기 제 2 재료층은, 박리하기 직전에, -1∼-1×1010(Dyne/cm2)의 범위로 압축 응력을 갖는 것을 특징으로 하는 박리방법.
  9. 피박리층을 기판으로부터 박리하는 박리방법에 있어서,
    상기 기판 상에 인장 응력을 갖는 제 1 재료층이 설치되고, 상기 제 1 재료층이 설치된 기판 상에 적어도 상기 제 1 재료층과 접하고, 압축 응력을 갖는 제 2 재료층을 포함하는 피박리층을 형성하는 공정과,
    해당 피박리층에 지지체를 접착하는 공정과,
    상기 피박리층을 상기 제 1 재료층이 설치된 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에서 박리하는 공정을 포함하는 것을 특징으로 하는 박리방법.
  10. 피박리층을 기판으로부터 박리하는 박리방법에 있어서,
    상기 기판 상에 제 1 재료층이 설치되고, 상기 제 1 재료층이 설치된 기판 상에 적어도 상기 제 1 재료층과 접하고, 압축 응력을 갖는 제 2 재료층을 포함하는 피박리층을 형성하는 공정과,
    해당 피박리층에 지지체를 접착하는 공정과,
    상기 피박리층을 상기 제 1 재료층이 설치된 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에서 박리하는 공정을 포함하는 것을 특징으로 하는 박리방법.
  11. 제 10 항에 있어서,
    상기 제 1 재료층은, 형성 직후에 압축 응력을 갖고, 박리하기 직전에 인장 응력을 갖는 것을 특징으로 하는 박리방법.
  12. 제 9 항에 있어서,
    상기 지지체를 상기 피박리층에 접착하기 전에, 가열처리 또는 레이저광의 조사를 행하는 처리를 시행하는 것을 특징으로 하는 박리방법.
  13. 제 10 항에 있어서,
    상기 지지체를 상기 피박리층에 접착하기 전에, 가열처리 또는 레이저광의 조사를 행하는 처리를 시행하는 것을 특징으로 하는 박리방법.
  14. 기판 상에 인장 응력을 갖는 제 1 재료층을 형성하는 공정과,
    상기 제 1 재료층 상에 압축 응력을 갖는 제 2 재료층을 형성하는 공정과,
    상기 제 2 재료층 상에 절연층을 형성하는 공정과,
    상기 절연층 상에 소자를 형성하는 공정과,
    상기 소자에 지지체를 접착하는 공정과,
    상기 지지체를 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에서 박리하는 공정과,
    상기 절연층 또는 상기 제 2 재료층에 전사체를 접착하고, 상기 지지체와 상기 전사체 사이에 상기 소자를 삽입하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제작방법.
  15. 제 14 항에 있어서,
    상기 지지체는, 필름기판 또는 기판인 것을 특징으로 하는 반도체장치의 제작방법.
  16. 제 14 항에 있어서,
    상기 전사체는, 필름기판 또는 기판인 것을 특징으로 하는 반도체장치의 제작방법.
  17. 제 14 항에 있어서,
    상기 지지체를 상기 소자에 접착하기 전에, 가열처리 또는 레이저광의 조사를 행하는 처리를 시행하는 것을 특징으로 하는 반도체장치의 제작방법.
  18. 제 14 항에 있어서,
    상기 물리적 수단에 의해 박리하기 전에, 가열처리 또는 레이저광의 조사를 행하는 처리를 시행하는 것을 특징으로 하는 반도체장치의 제작방법.
  19. 제 14 항에 있어서,
    상기 소자는, 반도체층을 활성층으로 하는 박막트랜지스터이고, 상기 반도체층을 형성하는 공정은, 비정질구조를 갖는 반도체층을 가열처리 또는 레이저광의 조사를 행하는 처리에 의해서 결정화시켜, 결정구조를 갖는 반도체층을 형성하는 것을 특징으로 하는 반도체장치의 제작방법.
  20. 제 14 항에 있어서,
    상기 지지체는 대향기판이고, 상기 소자는 화소전극을 갖고, 상기 화소전극과 상기 대향기판 사이에는 액정이 충전되는 것을 특징으로 하는 반도체장치의 제작방법.
  21. 제 14 항에 있어서,
    상기 지지체는 밀봉재이고, 상기 소자는 발광소자인 것을 특징으로 하는 반도체장치의 제작방법.
  22. 기판 상에 제 1 재료층을 형성하는 공정과,
    상기 제 1 재료층 상에 압축 응력을 갖는 제 2 재료층을 형성하는 공정과,
    상기 제 2 재료층 상에 절연층을 형성하는 공정과,
    상기 절연층 상에 소자를 형성하는 공정과,
    상기 소자에 지지체를 접착하는 공정과,
    상기 지지체를 기판으로부터 물리적 수단에 의해 상기 제 2 재료층의 층내 또는 계면에서 박리하는 공정과,
    상기 절연층 또는 상기 제 2 재료층에 전사체를 접착하여, 상기 지지체와 상기 전사체 사이에 상기 소자를 삽입하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제작방법.
  23. 제 22 항에 있어서,
    상기 제 1 재료층은, 형성 직후에 압축 응력을 갖고, 박리하기 직전에 인장 응력을 갖는 것을 특징으로 하는 반도체장치의 제작방법.
  24. 제 22 항에 있어서,
    상기 지지체는, 필름기판 또는 기판인 것을 특징으로 하는 반도체장치의 제작방법.
  25. 제 22 항에 있어서,
    상기 전사체는, 필름기판 또는 기판인 것을 특징으로 하는 반도체장치의 제작방법.
  26. 제 22 항에 있어서,
    상기 지지체를 상기 소자에 접착하기 전에, 가열처리 또는 레이저광의 조사를 행하는 처리를 시행하는 것을 특징으로 하는 반도체장치의 제작방법.
  27. 제 22 항에 있어서,
    상기 물리적 수단에 의해 박리하기 전에, 가열처리 또는 레이저광의 조사를 행하는 처리를 시행하는 것을 특징으로 하는 반도체장치의 제작방법.
  28. 제 22 항에 있어서,
    상기 소자는, 반도체층을 활성층으로 하는 박막트랜지스터이고, 상기 반도체층을 형성하는 공정은, 비정질구조를 갖는 반도체층을 가열처리 또는 레이저광의 조사를 행하는 처리에 의해서 결정화시켜, 결정구조를 갖는 반도체층을 형성하는 것을 특징으로 하는 반도체장치의 제작방법.
  29. 제 22 항에 있어서,
    상기 지지체는 대향기판이고, 상기 소자는 화소전극을 갖고, 상기 화소전극과 상기 대향기판 사이에는 액정이 충전되는 것을 특징으로 하는 반도체장치의 제작방법.
  30. 제 22 항에 있어서,
    상기 지지체는 밀봉재이고, 상기 소자는 발광소자인 것을 특징으로 하는 반도체장치의 제작방법.
  31. 제 14 항에 있어서,
    상기 반도체장치는, 퍼스널 컴퓨터, 비디오 카메라, 모바일 컴퓨터, 고글형 디스플레이, 기록매체를 사용하는 재생장치, 디지털 카메라, 휴대전화, 전자서적 및 디스플레이로 구성된 군으로부터 선택된 하나에 포함하는 것을 특징으로 하는 반도체장치의 제작방법.
  32. 제 22 항에 있어서,
    상기 반도체장치는, 퍼스널 컴퓨터, 비디오 카메라, 모바일 컴퓨터, 고글형디스플레이, 기록매체를 사용하는 재생장치, 디지털 카메라, 휴대전화, 전자서적 및 디스플레이로 구성된 군으로부터 선택된 하나에 포함하는 것을 특징으로 하는 반도체장치의 제작방법.
KR1020020047017A 2001-08-10 2002-08-09 박리방법 및 반도체장치의 제작방법 KR100884053B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001244885 2001-08-10
JPJP-P-2001-00244885 2001-08-10

Publications (2)

Publication Number Publication Date
KR20030014150A true KR20030014150A (ko) 2003-02-15
KR100884053B1 KR100884053B1 (ko) 2009-02-19

Family

ID=19074744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020047017A KR100884053B1 (ko) 2001-08-10 2002-08-09 박리방법 및 반도체장치의 제작방법

Country Status (5)

Country Link
US (2) US6946361B2 (ko)
JP (9) JP2009182338A (ko)
KR (1) KR100884053B1 (ko)
CN (2) CN101246814B (ko)
TW (1) TW554398B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947435B1 (ko) * 2008-03-25 2010-03-12 삼성모바일디스플레이주식회사 플렉서블 디스플레이 및 그 제조 방법
US11189642B2 (en) 2010-09-10 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and light-emitting device

Families Citing this family (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) * 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP3823870B2 (ja) * 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
JP4052631B2 (ja) * 2002-05-17 2008-02-27 株式会社東芝 アクティブマトリクス型表示装置
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004119016A (ja) * 2002-09-20 2004-04-15 Semiconductor Energy Lab Co Ltd 発光装置
JP2004119015A (ja) * 2002-09-20 2004-04-15 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101079757B1 (ko) 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
JP4748986B2 (ja) 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20040099926A1 (en) * 2002-11-22 2004-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and light-emitting device, and methods of manufacturing the same
US6881975B2 (en) * 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
TWI222545B (en) * 2003-02-27 2004-10-21 Toppoly Optoelectronics Corp Method of transferring a thin film device onto a plastic sheet and method of forming a flexible liquid crystal display
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
EP2259300B1 (en) * 2003-10-28 2020-04-08 Semiconductor Energy Laboratory Co., Ltd. Manufacture of semiconductor device
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
TWI406690B (zh) * 2004-02-26 2013-09-01 Semiconductor Energy Lab 運動器具，娛樂工具，和訓練工具
JP4249063B2 (ja) * 2004-03-10 2009-04-02 富士フイルム株式会社 磁気転写用マスター担体および磁気転写装置並びに磁気転写方法
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4814498B2 (ja) * 2004-06-18 2011-11-16 シャープ株式会社 半導体基板の製造方法
US8350466B2 (en) 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7176543B2 (en) * 2005-01-26 2007-02-13 United Solar Ovonic Corp. Method of eliminating curl for devices on thin flexible substrates, and devices made thereby
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
KR20060101616A (ko) * 2005-03-21 2006-09-26 삼성전자주식회사 잉크젯 프린팅 시스템을 이용한 색필터 표시판 및 이를포함하는 액정 표시 장치의 제조 방법
DE112006000654T5 (de) * 2005-03-22 2008-04-03 Sumitomo Chemical Co., Ltd. Freitragendes Substrat, Verfahren zur Herstellung desselben und Halbleiterleuchtvorrichtung
US7820526B2 (en) * 2005-05-20 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
JP5167580B2 (ja) * 2005-08-23 2013-03-21 日本電気株式会社 電子デバイス
TWI426620B (zh) * 2005-09-29 2014-02-11 Sumitomo Chemical Co 第iii-ｖ族氮化物半導體之製造方法及發光元件之製造方法
JP4680850B2 (ja) 2005-11-16 2011-05-11 三星モバイルディスプレイ株式會社 薄膜トランジスタ及びその製造方法
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI379409B (en) 2006-09-29 2012-12-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7713836B2 (en) * 2006-09-29 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
JP4292424B2 (ja) * 2006-11-15 2009-07-08 セイコーエプソン株式会社 配線基板およびその製造方法、並びに電子機器
TWI334747B (en) * 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
KR100838394B1 (ko) * 2007-01-03 2008-06-13 주식회사 하이닉스반도체 하드마스크층을 이용한 반도체소자의 식각 방법
US7759629B2 (en) * 2007-03-20 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
TWI410329B (zh) * 2009-03-09 2013-10-01 Ind Tech Res Inst 可撓式裝置的取下設備及其取下方法
KR101613865B1 (ko) * 2009-03-26 2016-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법
CN101996943B (zh) * 2009-08-18 2013-12-04 展晶科技(深圳)有限公司 材料层分离方法
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
JP2011108969A (ja) * 2009-11-20 2011-06-02 Hitachi Cable Ltd 太陽電池モジュールの製造方法、及び太陽電池用配線基板
KR101399610B1 (ko) * 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP5197666B2 (ja) * 2010-03-23 2013-05-15 株式会社東芝 有機発光装置、照明装置、表示装置及び有機発光装置の製造方法
JP5771968B2 (ja) * 2010-04-09 2015-09-02 住友電気工業株式会社 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
CN101980393A (zh) * 2010-09-21 2011-02-23 福建钧石能源有限公司 大面积柔性光电器件的制造方法
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
KR101863142B1 (ko) 2011-08-31 2018-05-31 엘지디스플레이 주식회사 플렉서블 디스플레이 장치의 제조방법
TWI442587B (zh) * 2011-11-11 2014-06-21 Hon Hai Prec Ind Co Ltd 外殼面板及使用該外殼面板的電子設備
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8916450B2 (en) 2012-08-02 2014-12-23 International Business Machines Corporation Method for improving quality of spalled material layers
US20140144593A1 (en) * 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation
US9636782B2 (en) 2012-11-28 2017-05-02 International Business Machines Corporation Wafer debonding using mid-wavelength infrared radiation ablation
US9666763B2 (en) 2012-11-30 2017-05-30 Corning Incorporated Glass sealing with transparent materials having transient absorption properties
CN103531722B (zh) * 2012-12-24 2016-01-20 Tcl集团股份有限公司 一种柔性显示器的制备方法
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
CN103531715B (zh) * 2013-03-26 2016-03-02 Tcl集团股份有限公司 柔性光电器件衬底、柔性光电器件及制备方法
KR101866624B1 (ko) 2013-05-10 2018-06-11 코닝 인코포레이티드 저융점 유리 또는 흡수성 박막을 이용한 레이저 용접 투명 유리 시트
KR20140142026A (ko) * 2013-06-03 2014-12-11 삼성디스플레이 주식회사 기판 합착용 하부 필름, 기판 밀봉체 및 이들을 이용한 유기 발광 표시 장치의 제조 방법
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
TWI576190B (zh) 2013-08-01 2017-04-01 Ibm 使用中段波長紅外光輻射燒蝕之晶圓剝離
TWI642094B (zh) 2013-08-06 2018-11-21 半導體能源研究所股份有限公司 剝離方法
TWI777433B (zh) 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
CN104637852B (zh) * 2013-11-08 2018-10-19 昆山工研院新型平板显示技术中心有限公司 一种柔性基板的剥离方法
KR20240068746A (ko) 2013-12-02 2024-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
KR102215812B1 (ko) 2014-01-09 2021-02-17 삼성디스플레이 주식회사 소자 기판 제조 방법 및 상기 방법을 이용하여 제조한 표시 장치
KR102334815B1 (ko) 2014-02-19 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 박리 방법
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
KR102292148B1 (ko) 2014-03-13 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 및 전자 기기의 제작 방법
TWI764064B (zh) 2014-03-13 2022-05-11 日商半導體能源研究所股份有限公司 撓性裝置
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
DE112015001780B4 (de) 2014-04-11 2022-02-03 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
JP6727762B2 (ja) * 2014-05-30 2020-07-22 株式会社半導体エネルギー研究所 発光装置及び電子機器
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
KR102512044B1 (ko) 2014-10-31 2023-03-20 코닝 인코포레이티드 레이저 용접 유리 패키지 및 그 제조 방법
US9515272B2 (en) * 2014-11-12 2016-12-06 Rohm And Haas Electronic Materials Llc Display device manufacture using a sacrificial layer interposed between a carrier and a display device substrate
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN104658990B (zh) * 2015-03-02 2017-05-17 京东方科技集团股份有限公司 一种封装件及其制备方法
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
WO2017115484A1 (ja) 2015-12-28 2017-07-06 鴻海精密工業股▲ふん▼有限公司 有機ｅｌ表示装置の製造方法
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
US10522574B2 (en) 2016-05-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and manufacturing method of electronic device
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
US10923350B2 (en) 2016-08-31 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR102425705B1 (ko) 2016-08-31 2022-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7143210B2 (ja) 2016-10-07 2022-09-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2018179332A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN107845740B (zh) * 2017-10-23 2020-04-10 武汉华星光电半导体显示技术有限公司 一种柔性基板的制备方法及柔性基板
WO2019167131A1 (ja) * 2018-02-27 2019-09-06 堺ディスプレイプロダクト株式会社 フレキシブルｏｌｅｄデバイスの製造方法及び支持基板
US10770672B2 (en) * 2018-02-27 2020-09-08 Sakai Display Products Corporation Flexible OLED device, method for manufacturing same, and support substrate
CN108400088B (zh) * 2018-03-05 2021-07-20 大族激光科技产业集团股份有限公司 晶片结合及剥离的方法
CN108493334B (zh) * 2018-03-15 2020-06-30 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法
FR3082997B1 (fr) * 2018-06-22 2020-10-02 Commissariat Energie Atomique Procede de transfert de couche(s) de materiau depuis un premier substrat sur un deuxieme substrat
KR102201148B1 (ko) 2018-11-15 2021-01-12 한국생산기술연구원 다공성 박막의 박리방법 및 그로부터 박리된 다공성 박막
KR102174928B1 (ko) * 2019-02-01 2020-11-05 레이저쎌 주식회사 멀티 빔 레이저 디본딩 장치 및 방법
CN110098225B (zh) * 2019-04-18 2021-06-01 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制备方法

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3322382A1 (de) 1983-06-22 1985-01-10 Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt Verfahren zur herstellung von gedruckten schaltungen
JP2560376B2 (ja) 1988-01-20 1996-12-04 富士通株式会社 Ｍｏｓトランジスタの製造方法
JPH02257618A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US7075501B1 (en) * 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
JP3410411B2 (ja) * 1991-03-18 2003-05-26 株式会社半導体エネルギー研究所 イメージセンサ及びその作製方法
JPH05243519A (ja) 1992-02-28 1993-09-21 Nec Corp 半導体メモリ装置
JP2821830B2 (ja) * 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
JPH05313210A (ja) * 1992-05-14 1993-11-26 Ricoh Co Ltd 薄膜積層デバイス
JPH05347186A (ja) 1992-06-12 1993-12-27 Clarion Co Ltd エレクトロルミネセンス・ディスプレイ
JP3242452B2 (ja) 1992-06-19 2001-12-25 三菱電機株式会社 薄膜太陽電池の製造方法
ATE173839T1 (de) 1992-09-11 1998-12-15 Kopin Corp Farbfiltersystem fuer anzeigetafeln
US5781164A (en) 1992-11-04 1998-07-14 Kopin Corporation Matrix display systems
JPH06280026A (ja) 1993-03-24 1994-10-04 Semiconductor Energy Lab Co Ltd 成膜装置及び成膜方法
KR100333153B1 (ko) * 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JPH07142570A (ja) 1993-11-12 1995-06-02 Ube Ind Ltd 複合半導体基板及びその製造方法
JPH07157393A (ja) * 1993-12-03 1995-06-20 Sumitomo Electric Ind Ltd 気相成長自立膜の製造方法及びその製造用基板装置
US5391257A (en) 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3698749B2 (ja) 1995-01-11 2005-09-21 株式会社半導体エネルギー研究所 液晶セルの作製方法およびその作製装置、液晶セルの生産システム
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP4063896B2 (ja) 1995-06-20 2008-03-19 株式会社半導体エネルギー研究所 有色シースルー光起電力装置
JP3203166B2 (ja) 1995-10-13 2001-08-27 シャープ株式会社 液晶表示素子製造用治具及びそれを用いた液晶表示素子の製造方法
DE19547691C1 (de) * 1995-12-20 1997-04-24 Lohmann Therapie Syst Lts Verfahren zur Herstellung transdermaler therapeutischer Pflaster (TTS)
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
DE69737086T2 (de) 1996-08-27 2007-05-16 Seiko Epson Corp. Trennverfahren, verfahren zur übertragung eines dünnfilmbauelements, und unter verwendung des übertragungsverfahrens hergestelltes flüssigkristall-anzeigebauelement
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
WO1998012750A1 (fr) * 1996-09-20 1998-03-26 Hitachi, Ltd. Composant de circuit integre a semi-conducteur
JPH10190032A (ja) * 1996-10-31 1998-07-21 Sony Corp 薄膜半導体素子およびその製造方法並びに製造装置
KR100342575B1 (ko) * 1996-11-11 2002-07-04 우츠미 오사무 기재의 평탄화 방법, 피막 부착 기재 및 반도체 장치의 제조방법
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
EP0849788B1 (en) 1996-12-18 2004-03-10 Canon Kabushiki Kaisha Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
EP0996967B1 (de) * 1997-06-30 2008-11-19 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP3116085B2 (ja) 1997-09-16 2000-12-11 東京農工大学長 半導体素子形成法
JP4439602B2 (ja) * 1997-09-29 2010-03-24 株式会社東芝 半導体装置の製造方法
JPH11135882A (ja) 1997-10-28 1999-05-21 Sharp Corp 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
EP0926709A3 (en) 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3619058B2 (ja) 1998-06-18 2005-02-09 キヤノン株式会社 半導体薄膜の製造方法
US6423614B1 (en) 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6134049A (en) * 1998-09-25 2000-10-17 The Regents Of The University Of California Method to adjust multilayer film stress induced deformation of optics
US6268695B1 (en) * 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
JP4549475B2 (ja) * 1999-02-12 2010-09-22 株式会社半導体エネルギー研究所 半導体装置、電子機器、および半導体装置の作製方法
JP3809739B2 (ja) * 1999-02-17 2006-08-16 セイコーエプソン株式会社 フィルタ付き表示装置の製造方法
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP4224897B2 (ja) * 1999-07-13 2009-02-18 ソニー株式会社 光導波路の製造方法および光送受信装置の製造方法
US6452091B1 (en) * 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
TW487959B (en) 1999-08-13 2002-05-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP2001085715A (ja) 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
JP4467163B2 (ja) * 1999-09-28 2010-05-26 共同印刷株式会社 転写体およびそれを用いた透明導電層の形成方法
JP2001127301A (ja) * 1999-10-27 2001-05-11 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2001166301A (ja) * 1999-12-06 2001-06-22 Seiko Epson Corp バックライト内蔵型液晶表示装置及びその製造方法
JP2001177101A (ja) 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4478268B2 (ja) * 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
JP4472082B2 (ja) * 2000-01-07 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001267578A (ja) 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
US6492026B1 (en) 2000-04-20 2002-12-10 Battelle Memorial Institute Smoothing and barrier layers on high Tg substrates
JP2002026182A (ja) 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
SG136795A1 (en) 2000-09-14 2007-11-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
US6448152B1 (en) 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4472238B2 (ja) * 2001-08-10 2010-06-02 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
KR100944886B1 (ko) 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR101079757B1 (ko) 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
US7052978B2 (en) 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
KR100634528B1 (ko) 2004-12-03 2006-10-16 삼성전자주식회사 단결정 실리콘 필름의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947435B1 (ko) * 2008-03-25 2010-03-12 삼성모바일디스플레이주식회사 플렉서블 디스플레이 및 그 제조 방법
US11189642B2 (en) 2010-09-10 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and light-emitting device

Also Published As

Publication number Publication date
JP2015092570A (ja) 2015-05-14
JP5577374B2 (ja) 2014-08-20
US20050282357A1 (en) 2005-12-22
US7361573B2 (en) 2008-04-22
JP2018022897A (ja) 2018-02-08
JP2016167615A (ja) 2016-09-15
JP6143370B2 (ja) 2017-06-07
KR100884053B1 (ko) 2009-02-19
JP2009182338A (ja) 2009-08-13
JP6827632B2 (ja) 2021-02-10
TW554398B (en) 2003-09-21
JP2012186482A (ja) 2012-09-27
CN101246814A (zh) 2008-08-20
US6946361B2 (en) 2005-09-20
JP2014112679A (ja) 2014-06-19
JP5848314B2 (ja) 2016-01-27
CN100380574C (zh) 2008-04-09
JP2020184637A (ja) 2020-11-12
JP2019192901A (ja) 2019-10-31
CN1409373A (zh) 2003-04-09
CN101246814B (zh) 2012-07-04
US20030064569A1 (en) 2003-04-03
JP2013175738A (ja) 2013-09-05
JP5577420B2 (ja) 2014-08-20

Similar Documents

Publication Publication Date Title
KR100884053B1 (ko) 박리방법 및 반도체장치의 제작방법
JP4472238B2 (ja) 剥離方法および半導体装置の作製方法
JP6549272B2 (ja) 半導体装置の作製方法
JP4027740B2 (ja) 半導体装置の作製方法
KR101079757B1 (ko) 반도체장치 및 반도체장치의 제작방법
JP4527068B2 (ja) 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
JP4567282B2 (ja) 発光装置の作製方法
JP4602261B2 (ja) 剥離方法および半導体装置の作製方法
KR100975802B1 (ko) 발광 장치 및 발광 장치를 형성하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee