KR101634606B1 - 반도체 장치 및 전자 기기 - Google Patents

반도체 장치 및 전자 기기 Download PDF

Info

Publication number
KR101634606B1
KR101634606B1 KR1020140187536A KR20140187536A KR101634606B1 KR 101634606 B1 KR101634606 B1 KR 101634606B1 KR 1020140187536 A KR1020140187536 A KR 1020140187536A KR 20140187536 A KR20140187536 A KR 20140187536A KR 101634606 B1 KR101634606 B1 KR 101634606B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
layer
wiring
electrode
Prior art date
Application number
KR1020140187536A
Other languages
English (en)
Other versions
KR20150018480A (ko
Inventor
야스유키 아라이
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20150018480A publication Critical patent/KR20150018480A/ko
Application granted granted Critical
Publication of KR101634606B1 publication Critical patent/KR101634606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

산화물 반도체를 사용한 박막 트랜지스터를 구비한 화소를 제작할 때에, 생산성의 향상을 도모한다.
기판 위에 형성된 게이트 전극으로서 기능하는 제 1 배선과, 상기 제 1 배선 위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 저저항 산화물 반도체층 및 상기 저저항 산화물 반도체층 위에 도전층이 적층되어 형성된 제 2 배선, 그리고, 상기 저저항 산화물 반도체층 및 상기 저저항 산화물 반도체층의 화소 전극으로서 기능하는 영역이 노출되도록 상기 도전층이 적층되어 형성된 전극층과, 상기 게이트 절연막 위의 상기 제 2 배선과 상기 전극층 사이에 형성된 고저항 산화물 반도체층을 갖는다.

Description

반도체 장치 및 전자 기기{SEMICONDUCTOR DEVICE AND ELECTRONIC APPARATUS}
본 발명은 표시 장치 및 그 제작 방법에 관한 것이다. 또한, 상기 표시 장치를 구비하는 전자 기기에 관한 것이다.
금속 산화물은 다양하게 존재하고, 여러 가지 용도에 이용되고 있다. 산화 인듐은 잘 알려진 재료이고, 액정 디스플레이 등에서 필요하게 되는 투명 전극 재료로서 사용되고 있다.
금속 산화물 중에는, 반도체 특성을 나타내는 것이 있다. 반도체 특성을 나타내는 금속 산화물은 화합물 반도체의 1종이다. 화합물 반도체란, 2종 이상의 원소가 결합하여 이루어지는 반도체이다. 일반적으로 금속 산화물은 절연체가 된다. 그렇지만, 금속 산화물을 구성하는 원소의 조합에 따라서는, 반도체가 되는 것이 알려져 있다.
예를 들어, 금속 산화물 중에서 산화 텅스텐, 산화 주석, 산화 인듐, 산화 아연 등은 반도체 특성을 나타내는 것이 알려져 있다. 이와 같은 금속 산화물로 구성되는 투명 반도체층을 채널 형성 영역으로 하는 박막 트랜지스터가 개시되어 있다(특허 문헌 1 내지 특허 문헌 4, 비특허 문헌 1 참조).
반도체 특성을 나타내는 금속 산화물은 상술한 일원계 산화물뿐만이 아니라 다원계 산화물도 알려져 있다. 예를 들어, 동족 계열(Homologous Series)을 갖는 InGaO3(ZnO)m(m: 자연수)은 공지의 재료이다(비특허 문헌 2 내지 비특허 문헌 4 참조).
또한, 상술한 바와 같은 호몰로그(Homologous)인 박막을 박막 트랜지스터의 채널층으로서 사용할 수 있다는 것이 실증되어 있다(특허 문헌 5, 비특허 문헌 5 및 비특허 문헌 6 참조).
그 외에도 금속 산화물 반도체를 사용한 박막 트랜지스터로서, 산화 아연, In-Ga-Zn-O계 산화물 반도체를 사용하여 박막 트랜지스터를 제작하고, 화상 표시 장치의 스위칭 소자 등으로 사용하는 기술이 특허 문헌 6 및 특허 문헌 7에서 개시되어 있다.
[특허문헌 1] 특개소60-198861호 공보
[특허문헌 2] 특개평11-505377호 공보
[특허문헌 3] 특개평8-264794호 공보
[특허문헌 4] 특개2000-150900호 공보
[특허문헌 5] 특개2004-103957호 공보
[특허문헌 6] 특개2007-123861호 공보
[특허문헌 7] 특개2007-96055호 공보
[비특허문헌 1]
M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, “A ferroelectric transparent thin-film transistor”, Appl. Phys. Lett., 17 June 1996, Vol.68, p.3650-3652
[비특허문헌 2]
M. Nakamura, N. Kimizuka, and T. Mohri, “The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”, J. Solid State Chem., 1991, Vol/93, p.298-315
[비특허문헌 3]
N. Kimizuka, M. Isobe, and M. Nakamura, “Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7, 8, 9, and 16), in the In2O3-ZnGa2O4-ZnO System”, J. Solid State Chem., 1995, Vol. 116, p.170-178
[비특허문헌 4]
M. Nakamura, N. Kimizuka, T. Mohri, M. Isobe, “Homologous Series, InFeO3(ZnO)m(m=자연수)와 그 동형 화합물의 합성 및 결정 구조”, 고체 물리, 1993, Vol. 28, No. 5, p.317-327
[비특허문헌 5]
K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, “Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor”, SCIENCE, 2003, Vol. 300, p.1269-1272
[비특허문헌 6]
K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, “Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”, NATURE, 2004, Vol. 432, p.488-492
산화물 반도체를 채널 영역으로 사용한 박막 트랜지스터는, 아모퍼스 실리콘을 채널 영역으로 사용한 박막 트랜지스터보다 높은 전계 효과 이동도가 얻어진다. 이와 같은 산화물 반도체를 사용하여 형성한 박막 트랜지스터를 구비하는 화소는, 액정 디스플레이, 일렉트로 루미네선스 디스플레이 또는 전자 페이퍼 등의 표시 장치로의 응용이 기대되어 있다. 그렇지만, 산화물 반도체를 사용한 박막 트랜지스터는, 아모퍼스 실리콘을 사용한 박막 트랜지스터와 비교하면 생산성의 관점에서는 아직 향상될 여지가 있다.
그래서, 본 발명은 산화물 반도체를 사용한 박막 트랜지스터를 구비하는 화소를 제작할 때, 생산성의 향상을 도모하는 것을 과제의 하나로 한다.
본 발명의 일 형태는, 기판 위에 형성된 게이트 전극과, 게이트 전극 위에 형성된 게이트 절연막과, 게이트 절연막 위에 제 1 저저항 산화물 반도체층 및 제 1 저저항 산화물 반도체층 위의 제 1 도전층을 갖는 배선, 그리고 제 2 저저항 산화물 반도체층 및 제 2 저저항 산화물 반도체층의 제 1 부분을 덮는 제 2 도전층을 갖는 전극층과, 게이트 절연막 위의 배선과 전극층 사이에 형성된 고저항 산화물 반도체층을 갖는 표시 장치이고, 제 2 저저항 산화물 반도체층의 제 2 부분은 화소 전극으로서 기능한다.
본 발명의 일 형태는, 기판 위에 형성된 게이트 전극과, 게이트 전극 위에 형성된 게이트 절연막과, 게이트 절연막 위에 섬 형상으로 형성된 고저항 산화물 반도체층과, 게이트 절연막 위 및 고저항 산화물 반도체층 위에, 제 1 저저항 산화물 반도체층 및 제 1 저저항 산화물 반도체층 위의 제 1 도전층을 갖는 배선, 그리고 제 2 저저항 산화물 반도체층 및 제 2 저저항 산화물 반도체층의 제 1 부분을 덮는 제 2 도전층을 갖는 전극층을 갖는 표시 장치이고, 제 2 저저항 산화물 반도체층의 제 2 부분은 화소 전극으로서 기능한다.
본 발명의 일 형태는, 기판 위에 제 1 저저항 산화물 반도체층 및 제 1 저저항 산화물 반도체층 위의 제 1 도전층을 갖는 배선, 그리고 제 2 저저항 산화물 반도체층 및 제 2 저저항 산화물 반도체층의 제 1 부분을 덮는 제 2 도전층을 갖는 전극층과, 기판 위의 배선과 전극층 사이에 형성된 고저항 산화물 반도체층과, 고저항 산화물 반도체층 위에 형성된 게이트 절연막과, 게이트 절연막 위에 형성된 게이트 전극을 갖는 표시 장치이고, 제 2 저저항 산화물 반도체층의 제 2 부분은 화소 전극으로서 기능한다.
본 발명의 일 형태는, 기판 위에 섬 형상으로 형성된 고저항 산화물 반도체층과, 기판 위 및 고저항 산화물 반도체층 위에, 제 1 저저항 산화물 반도체층 및 제 1 저저항 산화물 반도체층의 제 1 도전층을 갖는 배선, 그리고, 제 2 저저항 산화물 반도체층 및 제 2 저저항 산화물 반도체층의 제 1 부분을 덮는 제 2 도전층을 갖는 전극층과, 고저항 산화물 반도체층 위에 형성된 게이트 절연막과, 게이트 절연막 위에 형성된 게이트 전극을 갖는 표시 장치이고, 제 2 저저항 산화물 반도체층의 제 2 부분은 화소 전극으로서 기능한다.
본 발명의 일 형태는, 기판 위에 게이트 전극을 형성하고, 게이트 전극 위에 게이트 절연막을 형성하고, 게이트 절연막 위에 저저항 산화물 반도체층 및 저저항 산화물 반도체층 위에 도전층을 적층하여 배선, 그리고 전극층을 형성하고, 게이트 절연막 위의 배선과 전극층 사이에 고저항 산화물 반도체층을 형성하고, 전극층의 화소 전극으로서 기능하는 영역에 상당하는 도전층의 부분을 에칭하여 저저항 산화물 반도체층을 노출시키는 표시 장치의 제작 방법이다.
본 발명의 일 형태는, 기판 위에 게이트 전극을 형성하고, 게이트 전극 위에 게이트 절연막을 형성하고, 게이트 절연막 위에 고저항 산화물 반도체층을 섬 형상으로 형성하고, 게이트 절연막 위 및 고저항 산화물 반도체층 위에, 저저항 산화물 반도체층 및 저저항 산화물 반도체층 위에 도전층을 적층하여 배선, 그리고 전극층을 형성하고, 전극층의 화소 전극으로서 기능하는 영역에 상당하는 도전층의 부분을 에칭하여 저저항 산화물 반도체층을 노출시킨 표시 장치의 제작 방법이다.
본 발명의 일 형태는, 기판 위에 저저항 산화물 반도체층 및 저저항 산화물 반도체층 위에 도전층을 적층하여 배선, 그리고 전극층을 형성하고, 기판 위의 배선과 전극층 사이에 고저항 산화물 반도체층을 형성하고, 고저항 산화물 반도체층 위에 게이트 절연막을 형성하고, 게이트 절연막 위에 게이트 전극을 형성하고, 전극층의 화소 전극으로서 기능하는 영역에 상당하는 도전층의 부분을 에칭하여 저저항 산화물 반도체층을 노출시키는 표시 장치의 제작 방법이다.
본 발명의 일 형태는, 기판 위에 고저항 산화물 반도체층을 섬 형상으로 형성하고, 기판 위 및 고저항 산화물 반도체층 위에 저저항 산화물 반도체층 및 저저항 산화물 반도체층 위에 도전층을 적층하여 배선, 그리고 전극층을 형성하고, 고저항 산화물 반도체층 위에 게이트 절연막을 형성하고, 게이트 절연막 위에 게이트 전극을 형성하고, 전극층의 화소 전극으로서 기능하는 영역에 상당하는 도전층의 부분을 에칭하여 저저항 산화물 반도체층을 노출시키는 표시 장치의 제작 방법이다.
산화물 반도체를 사용한 박막 트랜지스터를 구비하는 화소를 제작할 때, 생산성의 향상을 도모할 수 있다. 따라서, 전기 특성이 높은 표시 장치를 저비용으로 제공할 수 있다.
도 1a 및 도 1b는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 2는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 3a 내지 도 3c는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 4a 내지 도 4e는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 5는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 6은 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 7은 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 8은 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 9는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 10a 및 도 10b은 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 11a 및 도 11b는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 12a 내지 도 12e는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 13a 및 도 13b는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 14a 내지 도 14e는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 15a 및 도 15b는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 16a 및 도 16b는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 17a 내지 도 17e는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 18a 및 도 18b는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 19a 내지 도 19e는 표시 장치의 제작 공정에 대하여 설명하는 도면.
*도 20a 및 도 20b는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 21은 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 22는 표시 장치의 제작 공정에 대하여 설명하는 도면.
도 23a 내지 도 23c는 전자 기기에 대하여 설명하는 도면.
도 24a 및 도 24b는 전자 기기에 대하여 설명하는 도면.
본 발명의 실시형태에 대하여 도면을 사용하여 상세하게 설명한다. 그러나, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 이하에 개시하는 실시형태의 기재내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일한 부분 또는 동일한 기능을 갖는 부분에는 동일한 부호를 다른 도면 간에서 공통으로 사용하고, 그 반복 설명은 생략한다.
또한, 본 명세서에서 설명하는 각 도면에 있어서, 각 구성의 크기, 층의 두께, 또는 영역은, 명확하게 하기 위하여, 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일(scale)에 한정되지 않는다.
또한 본 명세서에서 사용하는 “제 1”, “제 2”, “제 3”등의 용어는, 구성 요소의 혼동을 피하기 위하여 붙인 것이며, 수적으로 한정하는 것은 아니다. 따라서, 예를 들어, “제 1”을 “제 2” 또는 “제 3”등과 적절히 치환하여 설명할 수 있다.
(실시형태 1)
박막 트랜지스터를 사용하여 표시 장치의 화소를 구성하는 예를 이하에 설명한다. 본 실시형태에서는, 일례로서 액상 표시 장치에 있어서의 화소가 갖는 박막 트랜지스터(이하, TFT라고도 함) 및 상기 TFT에 접속된 화소 전극으로서 기능하는 전극(간단히 화소 전극이라고도 함)에 대하여 나타내고, 설명한다. 또한, 본 실시형태에 나타내는 구성은, 화소 전극으로서 기능하는 전극에 접속된 트랜지스터라면, 액정 표시 장치에 한정되지 않고 적용할 수 있다. 또한, 화소란, 표시 장치의 각 화소에 형성된 각 소자, 예를 들어, 박막 트랜지스터, 화소 전극으로서 기능하는 전극, 및 배선 등의 전기적인 신호에 의하여 표시를 제어하기 위한 소자로 구성되는 소자군을 가리킨다. 또한, 화소는 컬러 필터 및 표시 소자 등을 포함하는 것이라도 좋고, 일 화소에 의하여 밝기를 제어할 수 있는 색 요소 1개분으로 하여도 좋다. 따라서, 일례로서 RGB의 색 요소로 이루어지는 컬러 표시 장치의 경우에는, 화소의 최소 단위는 R의 화소와, G의 화소와, B의 화소의 3화소로 구성되어, 복수의 화소로부터 화상을 얻을 수 있게 된다.
또한, “A와 B가 접속되어 있다”고 기재하는 경우에는, A와 B가 전기적으로 접속되어 있는 경우와, A와 B가 직접 접속되어 있는 경우를 포함하는 것으로 한다. 여기서, A, B는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층, 등)로 한다.
또한, 표시 장치란, EL(electroluminescence) 소자(유기물 및 무기물을 포함하는 EL 소자, 유기 EL 소자, 무기 EL 소자), 전자 방출 소자, 액정 소자, 전자 잉크, 전기 영동 소자 등, 전기 자기적 작용에 의하여, 콘트라스트, 휘도, 반사율, 투과율 등이 변화되는 표시 소자를 갖는 장치를 가리킨다.
우선, 화소의 상면도에 대하여 도 1a에 도시한다. 또한, 도 1a에 도시하는 TFT 구조는, 보텀 게이트 형(bottom gate type) 구조이고, 채널 영역이 되는 산화물 반도체층과 게이트가 되는 배선 사이에 TFT의 소스 전극 및 드레인 전극이 되는 배선층을 갖는, 소위 코플레이너(coplanar)형의 구조(보텀 콘택트(bottom contact) 구조라고도 함)에 대하여 도시한다. 도 1a에 도시하는 화소(100)에는, TFT(101)의 게이트에 접속되는 배선(102)(게이트 배선, 제 1 배선이라고도 함), TFT(101)의 전극(제 1 단자, 제 2 배선, 소스 전극이라고도 함)에 접속되는 배선(103)(소스 배선이라고도 함), 표시 소자인 액정 소자에 인가하는 전압을 유지하기 위하여 배선(102)과 같은 층에 형성된 배선(104)(용량 배선, 제 3 배선이라고도 함), 섬 형상으로 형성된 산화물 반도체층(105), 화소 전극으로서 기능하는 산화물 반도체층(106), 산화물 반도체층(106)에 중첩하여 배선(103)과 같은 층에 형성된 전극(107)(제 2 단자, 드레인 전극이라고도 함)이 형성되어 있다. 또한, 배선(103)은 산화물 반도체층(106)과 같은 층에 형성된 산화물 반도체층(108)에 의한 배선과 중첩하여 형성되어 있다.
또한, 도 1b에는 도 1a에 있어서의 일점 쇄선 A-B간의 단면 구조에 대하여 도시한다. 도 1b에 도시하는 단면 구조에서, 기판(121) 위에는 게이트 배선인 배선(102), 용량 배선인 배선(104)이 형성되어 있다. 배선(102) 및 배선(104)을 덮도록, 게이트 절연막(122)이 형성되어 있다. 게이트 절연막(122) 위에는, 산화물 반도체층(106) 및 산화물 반도체층(108)이 형성되어 있다. 산화물 반도체층(106) 위에는, TFT(101)에 접속되는 영역에 있어서, 전극(107)이 형성되어 있다. 산화물 반도체층(108) 위에는, 배선(103)이 형성되어 있다. 배선(102) 위의 게이트 절연막(122)을 사이에 둔 배선(103)과 배선(107) 사이의 영역에, 산화물 반도체층(105)이 형성되어 있다. 또한, TFT(101)를 덮도록, 패시베이션막으로서 기능하는 절연층(123)이 형성되어 있다. 또한, 산화물 반도체층(106)과 배선(104)은, 게이트 절연막(122)을 유전체로서 저장 용량(124)을 형성하고 있다.
또한, 도 1a 및 도 1b에 도시하는 화소는, 도 2에 도시하는 바와 같이, 기판(121) 위에 복수의 화소(100)가 매트릭스형으로 배치된다. 도 2에서는, 기판(121) 위에는 화소부(201), 게이트선 구동 회로(202), 및 소스선 구동 회로(203)를 갖는 구성에 대하여 도시한다. 화소(100)는, 게이트선 구동 회로(202)에 접속된 배선(102)에 의하여 공급되는 주사 신호에 따라, 각 행마다 선택 상태인지, 비선택 상태인지 결정된다. 또한, 주사 신호에 따라 선택되어 있는 화소(100)는, 소스선 구동 회로(203)에 접속된 배선(103)에 의하여, 배선(103)으로부터 비디오 전압(비디오 신호, 비디오 데이터라고도 함)이 공급된다.
도 2에서는, 게이트선 구동 회로(202), 소스선 구동 회로(203)가 기판(121) 위에 형성되는 구성에 대하여 도시하지만, 게이트선 구동 회로(202) 또는 소스선 구동 회로(203) 중, 어느 하나가 기판(121) 위에 형성되는 구성으로 하여도 좋다. 또한, 화소부(201)만을 기판(121) 위에 형성되는 구성으로 하여도 좋다.
도 2에서 화소부(201)에는, 복수의 화소(100)가 매트릭스 형상으로 배치(스트라이프 배열)하는 예에 대하여 도시한다. 또한, 화소(100)는 반드시 매트릭스형으로 배치될 필요는 없고, 예를 들어, 화소(100)를 델타 배열, 또는 베이어 배열로 하여도 좋다. 또한, 화소부(201)에 있어서의 표시 방식은 프로그레시브(Progressive) 방식, 인터레이스(Interlace) 방식 중, 어느 하나를 사용할 수 있다. 또한, 컬러 표시할 때, 화소로 제어하는 색 요소로서는, RGB(R는 적색, G는 녹색, B는 청색)의 3색에 한정되지 않고, 그 이상이라도 좋고, 예를 들어, RGBW(W는 백색), 또는 RGB에 옐로우(yellow), 시안(cyan), 마젠타(magenta) 등을 1색 이상 추가한 것이 있다. 또한, 색 요소의 1 도트마다 그 표시 영역의 크기가 상이하여도 좋다.
도 2에 있어서, 배선(102) 및 배선(103)은, 화소의 행 방향 및 열 방향의 개수에 따라 도시한다. 또한, 배선(102) 및 배선(103)은 화소를 구성하는 서브 화소(부화소, 서브 픽셀이라고도 함)의 개수, 또는 화소 내의 트랜지스터의 개수에 따라, 개수를 늘리는 구성으로 하여도 좋다. 또한, 화소간에서 배선(102) 및 배선(103)을 공유하여 화소(100)를 구동하는 구성으로 하여도 좋다.
또한, 도 1a에서는 TFT의 형상을, 배선(103)은 전극(107)을 둘러싸는 형상(구체적으로는, U자형 또는 C자형)으로 하고, 캐리어가 이동하는 영역의 면적을 증가시켜, 흐르는 전류량을 증가시키는 구성에 대하여 일례로 도시하지만, 다른 형상이라도 좋다. 예를 들어, 도 3a에 도시하는 바와 같이, 산화물 반도체층(105)을 직사각형으로 하고, 배선(103) 및 전극(107)의 형상이 산화물 반도체층(105)을 사이에 두고, 대략 평행으로 배치하는 구성으로 하여도 좋다. 또한, 도 3b에 도시하는 바와 같이, 산화물 반도체층(105)을 도 3a와 마찬가지로 직사각형으로 하고, 산화물 반도체층(105)의 크기를 배선(103) 및 전극(107)과 비교하여 작게 하는 구성으로 하여도 좋다. 도 3a 및 도 3b에 도시하는 바와 같이, 산화물 반도체층(105)의 크기를 변화시킴으로써, TFT(101)를 흐르는 전류량을 제어할 수 있다. 또한, 도 3c에 도시하는 바와 같이, 도 1a에서 설명한 배선(103)이 전극(107)을 둘러싸는 형상으로 하는 구성에 대하여, 둘러싸는 배선의 형상 및 둘러싸이는 전극의 형상을 상이하게 하고, 또 개수를 늘림으로써, 캐리어가 이동하는 영역의 면적을 더욱 증가시켜, 흐르는 전류량을 늘릴 수도 있다. 도 3a 내지 도 3c에서는, 배선(102)의 형상을 산화물 반도체층(105)의 크기에 비교하여 더 크게 취하는 구성에 대하여 도시하고, 산화물 반도체층(105)의 차광을 충분히 행할 수 있고, 광 감도에 의한 TFT의 특성의 편차를 저감할 수 있다.
또한, 도 1a 및 도 3a 내지 도 3c에 도시한 TFT는, 다양한 구조를 취할 수 있다. 예를 들어, 게이트가 2개 이상인 멀티 게이트 구조를 적용할 수 있다. 멀티 게이트 구조로 하면, 채널 영역이 직렬로 접속되기 때문에, 복수의 트랜지스터가 직렬로 접속된 구성이 된다. 멀티 게이트 구조에 의하여, 오프 전류의 저감, 트랜지스터의 내압 향상(신뢰성의 향상)을 도모할 수 있다.
또한, TFT는, 게이트와, 드레인과, 소스를 포함하는 적어도 3개의 단자를 갖는 소자로서, 드레인 영역과 소스 영역 사이에 채널 영역을 갖고, 드레인 영역과 채널 영역과 소스 영역을 거쳐서 전류를 흘려 보낼 수 있다. 여기서, 소스와 드레인은, 트랜지스터의 구조나 동작 조건 등에 따라 변하므로, 어느 것이 소스 또는 드레인인지를 한정하기 어렵다. 따라서, 소스 및 드레인으로서 기능하는 영역을, 소스 혹은 드레인이라고 부르지 않는 경우가 있다. 그 경우, 일례로서 각각을 “제 1 단자”, “제 2 단자”라고 표기하는 경우가 있다. 혹은, 각각을 “제 1 전극”, “제 2 단자”이라고 표기하는 경우가 있다. 혹은, “제 1 영역”, “제 2 영역”이라고 표기하는 경우가 있다.
다음에, 도 1a 및 도 1b에 도시한 상면도 및 단면도에 의거하여, 화소의 제작 방법에 대하여 도 4a 내지 도 9를 사용하여 설명한다.
우선, 투광성을 갖는 기판(121)에는, 코닝(corning)사의 7059 유리나 1737 유리 등으로 대표되는 바륨 보로실리케이트 유리나, 알루미노 보로실리케이트 유리 등의 유리 기판을 사용할 수 있다. 또한, 기판(121) 위에 기판(121)으로부터의 불순물의 확산의 방지, 또는 기판(121) 위에 형성되는 각 화소와의 밀착성을 향상시키기 위한 하지막을 형성하는 구성으로 하여도 좋다.
다음에, 도전층을 기판(121) 전체 면에 형성한 후, 제 1 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 에칭에 의하여 불필요한 부분을 제거하여 제 1 배선 등(게이트 전극이 되는 배선(102), 용량 배선이 되는 배선(104))을 형성한다. 이 때, 적어도 배선(102)의 단부가 테이퍼 형상이 되도록 에칭한다. 이 단계에서의 단면도를 도 4a에 도시한다. 이 단계에서의 상면도가 도 5에 상당한다.
배선(102) 및 배선(104)은, 알루미늄(Al)이나 구리(Cu) 등의 저저항 도전성 재료로 형성하는 것이 바람직하지만, 알루미늄(Al) 단체에서는, 내열성이 떨어지고, 또 부식하기 쉬운 등의 문제점이 있기 때문에, 내열성 도전성 재료와 조합하여 형성한다. 내열성 도전성 재료로서는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc) 중에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막, 또는 상기 원소를 성분으로 하는 질화물로 형성한다.
또한, 잉크 젯이나 인쇄법을 사용하여 TFT를 구성하는 배선 등을 형성할 수 있다. 이들에 의하여, 실온에서 제작, 저진공도에서 제작, 또는 대형 기판 위에 제작할 수 있다. 포토마스크를 사용하지 않아도 제작할 수 있게 되기 때문에, 트랜지스터의 레이아웃을 용이하게 변경할 수 있다. 또한, 레지스트를 사용할 필요가 없기 때문에, 재료비가 저렴하게 되고, 공정수를 삭감할 수 있다. 또한, 잉크 젯이나 인쇄법을 사용하여 레지스트 마스크 등을 형성할 수도 있다. 잉크 젯이나 인쇄법을 사용하여, 레지스트를 필요한 부분만 남겨 형성하고, 노광 및 현상에 의하여 레지스트 마스크로 함으로써, 전체 면에 레지스트를 형성하는 방법보다 저비용화를 도모할 수 있다.
또한, 다계조 마스크에 의하여 복수(대표적으로는 2종류)의 두께의 영역을 갖는 레지스트 마스크를 형성하고, 배선 등의 형성을 행하여도 좋다.
다음에, 배선(102) 및 배선(104) 위에 절연막(게이트 절연막(122))을 전체 면에 형성한다. 게이트 절연막(122)은 스퍼터링법 등을 사용한다.
예를 들어, 게이트 절연막(122)으로서 스퍼터링법에 의하여 산화 실리콘막을 사용하여 형성한다. 물론, 게이트 절연막(122)은 이와 같은 산화 실리콘막에 한정되지 않고, 산화질화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 탄탈막 등의 다른 절연막을 사용하여, 이들의 재료로 이루어지는 단층 또는 적층 구조로서 형성하여도 좋다.
또한, 산화물 반도체막을 형성하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역 스퍼터링을 행하여, 게이트 절연막(122)의 표면에 부착된 먼지를 제거하는 것이 바람직하다. 또한, 아르곤 분위기 대신에 질소, 헬륨 등을 사용하여도 좋다. 또한, 아르곤 분위기에 산소, 수소, N2O 등을 더한 분위기에서 행하여도 좋다. 또한, 아르곤 분위기에 Cl2, CF4 등을 더한 분위기에서 행하여도 좋다.
다음에, 게이트 절연막(122)에 저저항 산화물 반도체막(본 실시형태에서는, 제 1 산화물 반도체막, 또는 n+층이라고도 함)을, 게이트 절연막(122) 표면의 플라즈마 처리 후, 대기에 노출시키지 않고 형성한다. 또한, 저저항 산화물 반도체막으로서, In-Ga-Zn-O계 비단결정막을 사용한다. 여기서는, In2O3:Ga2O3:ZnO=1:1:1로 한 타깃을 사용하고, 성막 조건은 압력을 0.4Pa로 하고, 전력을 500W로 하고, 성막 온도를 실온으로 하고, 아르곤 가스 유량 40sccm를 도입하여 스퍼터링 성막을 행한다. In2O3:Ga2O3:ZnO=1:1:1로 한 타깃을 의도적으로 사용하는 데도 불구하고, 성막 직후에 크기가 1nm 내지 10nm의 결정립을 포함하는 In-Ga-Zn-O계 비단결정막이 형성되는 경우가 있다. 또한, 타깃의 성분 비율, 성막 압력(0.1Pa 내지 2.0Pa), 전력(250W 내지 3000W: 8인치Φ), 온도(실온 내지 100℃), 반응성 스퍼터링의 성막 조건 등을 적절히 조절함으로써 결정립의 유무나, 결정립의 밀도나, 직경 사이즈는, 1nm 내지 10nm의 범위로 조절될 수 있다.
저저항 산화물 반도체막의 형성은, 먼저 역 스퍼터링을 행한 챔버와 동일 챔버를 사용하여도 좋고, 먼저 역 스퍼터링을 행한 챔버와 상이한 챔버로 형성하여도 좋다.
스퍼터링법에는, 스퍼터링용 전원에 고주파 전원을 사용하는 RF 스퍼터링법과, DC 스퍼터링법이 있고, 또한, 펄스적으로 바이어스를 주는 펄스 DC 스퍼터링법도 있다. RF 스퍼터링법에는, 주로 절연막을 형성하는 경우에 사용되고, DC 스퍼터링법은 주로 금속막을 형성하는 경우에 사용된다.
또한, 재료가 상이한 타깃을 복수 설치할 수 있는 다원(多元) 스퍼터링 장치도 있다. 다원 스퍼터링 장치는, 동일 챔버에서 상이한 재료막을 적층으로 형성할 수도 있고, 동일 챔버에서 복수 종류의 재료를 동시에 방전시켜 성막할 수도 있다.
또한, 챔버 내부에 자석 기구를 구비한 마그네트론 스퍼터링법을 사용하는 스퍼터링 장치나, 글로우 방전을 사용하지 않고 마이크로파를 사용하여 발생시킨 플라즈마를 사용하는 ECR 스퍼터링법을 사용하는 스퍼터링 장치가 있다.
또한, 스퍼터링법을 사용하는 성막 방법으로서는, 성막 중에 타깃 물질과 스퍼터링 가스 성분을 화학 반응시켜, 그들 화합물 박막을 형성하는 반응성 스퍼터링(reactive sputtering)법이나, 성막 중에 기판에도 전압을 인가하는 바이어스 스퍼터링법도 있다.
다음에, 저저항 산화물 반도체막 위에 금속 재료로 이루어지는 도전막을 스퍼터링법이나 진공 증착법으로 형성한다. 도전막의 재료로서는, 알루미늄(Al), 크롬(Cr), 탄탈(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 중에서 선택된 원소, 혹은 상기 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막 등을 들 수 있다. 또한, 200℃ 내지 600℃의 열 처리를 행하는 경우에는, 이 열 처리에 견딜 수 있는 내열성을 도전막이 갖도록 하는 것이 바람직하다. 알루미늄(Al) 단체에서는, 내열성이 떨어지고, 또 부식하기 쉽다 등의 문제점이 있기 때문에, 내열성 도전성 재료와 조합하여 형성한다. 알루미늄(Al)과 조합하는 내열성 도전성 재료로서는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc) 중에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막, 또는 상기 원소를 성분으로 하는 질화물로 형성한다.
여기서는, 도전막으로서 티타늄막의 단층 구조로 한다. 또한, 도전막은 2층 구조로 하여도 좋고, 알루미늄 막 위에 티타늄막을 적층하여도 좋다. 또한, 도전막으로서 티타늄(Ti)막과, 그 티타늄(Ti)막 위에 중첩하여 네오디뮴(Nd)을 포함하는 알루미늄(Al-Nd)막을 적층하고, 또한 그 위에 티타늄(Ti)막을 형성하는 3층 구조로 하여도 좋다. 도전막은 실리콘을 포함하는 알루미늄막의 단층 구조로 하여도 좋다.
다음에, 제 2 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 에칭에 의하여 불필요한 부분을 제거하고, 저저항 산화물 반도체막으로 이루어지는 산화물 반도체층(108) 및 산화물 반도체층(106), 그리고 도전막으로 이루어지는 배선(103) 및 도전층(407)을 형성한다. 또한, 저저항 산화물 반도체막으로 이루어지는 산화물 반도체층(108)과 도전막으로 이루어지는 배선(103)으로 적층하여 형성되는 층을 제 2 배선으로 하고, 산화물 반도체층(106)과 도전층(407)으로 적층되는 층을 전극층이라고 한다. 이 때의 에칭 방법으로서 웨트 에칭 또는 드라이 에칭을 사용한다. 예를 들어, 암모니아 과수(과산화수소:암모니아:물=5:2:2)를 사용한 웨트 에칭에 의하여, 티타늄(Ti)막의 도전막을 에칭하여 배선(103) 및 도전층(407)을 저저항 산화물 반도체막을 에칭하여 산화물 반도체층(108) 및 산화물 반도체층(106)을 각각 형성한다. 도 4b에 있어서는, 도전막 및 저저항 산화물 반도체막의 에칭을 암모니아 과수의 에칭재에 의하여 한번에 행하기 때문에, 산화물 반도체층(108) 및 산화물 반도체층(106), 그리고 배선(103) 및 도전층(407)의 단부는 일치하여, 연속적인 구조가 되어 있다. 이 단계에서의 단면도를 도 4b에 도시한다. 또한, 이 단계의 상면도는 도 6에 상당한다.
다음에, 고저항 산화물 반도체막(본 실시형태에서는, 제 2 산화물 반도체막)을, 게이트 절연막(122) 위 및 배선(103) 위 및 도전층(407) 위에 형성한다. 또한, 고저항 산화물 반도체막으로서 In-Ga-Zn-O계 비단결정막을 사용한다. 여기서는, In2O3:Ga2O3:ZnO=1:1:1로 한 타깃을 사용하고, 성막 조건은 압력을 0.4Pa로 하고, 전력을 500W로 하고, 아르곤 가스 유량 10sccm 및 산소 가스 유량 5sccm를 도입하여 스퍼터링 성막을 행한다. 또한, 펄스 직류(DC) 전원을 사용하면, 먼지를 경감할 수 있고, 막 두께 분포도 균일하게 되므로 바람직하다.
또한, 고저항 산화물 반도체막과 저저항 산화물 반도체막은, 성막 조건을 상이하게 한다. 예를 들어, 저저항 산화물 반도체막의 성막 조건에 있어서의 산소 가스 유량과 아르곤 가스 유량의 비율보다, 고저항 산화물 반도체막의 성막 조건에 있어서의 산소 가스 유량이 차지하는 비율이 많은 조건으로 한다. 구체적으로는, 저저항 산화물 반도체막의 성막 조건은, 희 가스(아르곤, 또는 헬륨 등) 분위기 하(또는, 산소 가스 10% 이하, 아르곤 가스 90% 이하)로 하고, 고저항 산화물 반도체막의 성막 조건은, 산소 분위기 하(또는 산소 가스 유량과 아르곤 가스 유량의 비율 1:1 이상)로 한다. 또한, 저저항 산화물 반도체막의 형성은, 일단 고저항 산화물 반도체막을 형성한 후, 막 중으로의 수소 등의 도핑 처리 등에 의한 막의 개질을 도모함으로써 행하여도 좋다.
또한, 고저항 산화물 반도체막 및 저저항 산화물 반도체막은, InMO3(ZnO)m(m>0)로 표기된다. 또한, M는 갈륨(Ga), 철(Fe), 니켈(Ni), 망간(Mn), 및 코발트(Co) 중에서 선택된 하나의 금속 원소 또는 복수의 금속 원소를 나타낸다. 예를 들어, M가 갈륨(Ga)인 경우가 있는 이외에 갈륨(Ga)과 니켈(Ni), 또는 갈륨(Ga)과 철(Fe) 등, 갈륨(Ga) 이외의 상기 금속 원소가 포함되는 경우가 있다. 또한, 상기 산화물 반도체에 있어서, M로서 포함되는 금속 원소 이외에, 불순물 원소로서 철(Fe), 니켈(Ni), 그 이외의 천이 금속 원소, 또는 상기 천이 금속의 산화물이 포함되는 것이 있다. 본 명세서 중에 있어서는, 이 박막을 In-Ga-Zn-O계 비단결정막이라고도 부른다.
In-Ga-Zn-O계 비단결정막의 결정 구조는, 스퍼터링법으로 성막한 후, 200℃ 내지 500℃, 대표적으로는, 300℃ 내지 400℃로 10분 내지 100분의 열 처리를 행하여도, 아모퍼스 구조가 XRD(X선 회절)의 분석에서 관찰된다. 또한, 고저항 산화물 반도체를 채널 영역에 사용한 TFT의 전기 특성도 게이트 전압이 20V 내지 -20V에 있어서, 온·오프 비율이 109 이상, 이동도가 10 이상인 것을 제작할 수 있다. 이와 같은 전기 특성을 갖는 산화물 반도체막을 사용하여 제작한 박막 트랜지스터는, 아모퍼스 실리콘을 사용하여 제작한 박막 트랜지스터와 비교하여 높은 이동도를 갖고, 상기 박막 트랜지스터를 구비하는 화소부에 있어서, 고속으로 구동시킬 수 있다. 또한, In-Ga-Zn-O계 비단결정막은, 상술한 고저항 산화물 반도체 및 저저항 산화물 반도체와 같이, 타깃의 성분 비율, 성막 압력, 전력, 온도, 반응성 스퍼터링의 성막 조건 등을 적절히 조절함으로써, 저항률을 변화시킬 수 있다.
또한, 본 실시형태에서는, 고저항 산화물 반도체의 예로서, In-Ga-Zn-O계 비단결정을 들어 설명하지만, 성막 방법에 의하여 조성 비율을 변화시킴으로써 저항률이 변화되고, 또 투광성을 갖는 산화물 반도체이면 좋다. 예를 들어, Zn-O계 산화물 반도체, In-Ti-O계 산화물 반도체, In-Zn-O계 산화물 반도체, Al-Zn-Sn-O계 산화물 반도체를 사용하여도 좋다.
다음에, 제 3 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 고저항 산화물 반도체막을 에칭한다. 웨트 에칭 또는 드라이 에칭에 의하여, 불필요한 부분을 제거하여 산화물 반도체층(105)을 형성한다. 이 단계에서의 단면도를 도 4c에 도시한다. 또한, 이 단계에서의 상면도가 도 7에 상당한다.
다음에, 제 4 포토리소그래피 공정을 행하여, 레지스트 마스크(401)를 형성하고, 전극층 중의 도전층(407)의 불필요한 부분, 즉, 전극층 중 화소 전극으로서 기능하는 영역에 상당하는 도전층(407)을 에칭한다. 그리고, 도전층(407)에 중첩한 저저항 산화물 반도체층(106)의 일부를 노출시켜, 화소 전극(125)을 형성한다. 이 단계에서의 단면도를 도 4d에 도시한다. 또한, 이 단계에서의 상면도가 도 8에 상당한다.
또한, 산화물 반도체층(108) 및 산화물 반도체층(106)을 형성함으로써, 도전층인 배선(103) 및 전극(107)과 산화물 반도체층(105) 사이를 양호한 접합으로서 쇼트키 접합과 비교하여 열적으로도 안정적 동작을 갖게 할 수 있다. 또한, 채널의 캐리어를 공급하는 소스가 되는 제 1 단자, 또는 채널의 캐리어를 안정적으로 흡수하는 드레인이 되는 제 2 단자와의 계면을 형성하지 않기 위해서도, 적극적으로 저저항 산화물 반도체층을 TFT(101)에 형성하면, 효과적이다. 또한, 저저항 산화물 반도체층에 의하여 높은 드레인 전압이라도 양호한 이동도를 유지하는 TFT로 할 수 있다.
또한, 산화물 반도체층(105)의 형성 후에, 200℃ 내지 600℃의 열 처리, 대표적으로는 300℃ 내지 500℃의 열 처리를 행하는 것이 바람직하다. 여기서는, 노(爐)에 놓고, 질소 분위기 하에서 350℃, 1시간의 열 처리를 행한다. 이 열 처리에 의하여, 산화물 반도체층(105)의 원자 레벨의 재배열이 행해진다. 이 열 처리에 의하여, 캐리어의 이동을 저해하는 변형이 해방되므로, 여기서의 열 처리(광 아닐링도 포함함)는 중요하다. 또한, 열 처리를 행하는 타이밍은, 산화물 반도체층(105)의 형성 후라면 특히 한정되지 않고, 예를 들어 도전층(407)의 에칭 후에 행하여도 좋다.
또한, 노출된 산화물 반도체층(105)의 채널 영역에, 산소 라디칼 처리를 행하여도 좋다. 산소 라디칼 처리를 행함으로써, 박막 트랜지스터를 노멀리 오프로 할 수 있다. 또한, 라디칼 처리를 행함으로써, 산화물 반도체층(105)의 에칭에 의한 데미지(damages)를 회복시킬 수 있다. 라디칼 처리는, 산소(O2), 일산화이질소(N2O), 바람직하게는 산소를 포함하는 질소(N2), 헬륨(He), 아르곤(Ar) 분위기 하에서 행하는 것이 바람직하다.
다음에, 레지스트 마스크(401)를 제거하고, 절연층을 형성한다. 또한, 제 5 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 절연층을 에칭하여, TFT(101)를 덮는 절연층(123)을 형성한다. 절연층은 스퍼터링법 등을 사용하여 얻어지는 질화 실리콘막, 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막, 산화 탄탈막 등을 사용할 수 있다. 이들의 재료로 이루어지는 단층 또는 적층 구조로서 형성하여도 좋다. 또한, 배선(104)과 중첩하는 영역에 있어서, 게이트 절연막(122)을 유전체로서, 배선(104)과 산화물 반도체층(106)으로 저장 용량(124)이 형성된다. 이 단계에서의 단면도를 도 4e에 도시한다. 또한, 이 단계에서의 상면도가 도 9에 상당한다.
이로써, 보텀 게이트형 및 보텀 콘택트 구조의 n 채널형인 TFT(101)를 갖는 화소를 제작할 수 있다. 그리고, 이들을 개개의 화소에 대응하여 매트릭스 형상으로 배치하고, 화소부를 구성함으로써 액티브 매트릭스형의 표시 장치를 제작하기 위한 한쪽의 기판으로 할 수 있다. 본 명세서에서는 편의상, 이와 같은 기판을 액티브 매트릭스 기판이라고 부른다.
또한, 액티브 매트릭스형 액정 표시 장치에 있어서는, 매트릭스 형상으로 배치된 화소 전극을 구동시킴으로써, 화면상에 화상 패턴이 형성된다. 상세하게는 선택된 화소 전극과 상기 화소 전극에 대응하는 대향 전극 사이에 전압이 인가됨으로써, 화소 전극과 대향 전극 사이에 배치된 액정층의 광학 변조가 행해지고, 이 광학 변조가 표시 패턴으로서 관찰자에게 인식된다. 액정 소자 등의 표시 소자는, 화소 전극으로서 기능하는 산화물 반도체층(106) 위에 형성된다.
또한, 본 실시형태는, 도 1a 및 도 1b의 화소에 한정되지 않고, 다른 구성이라도 좋다. 일례로서, 도 1a 및 도 1b와는 상이한 상면도 및 단면도의 예를 도 10a 및 도 10b에 도시한다. 또한, 도 10b는, 도 10a에 도시하는 상면도의 일점 쇄선 A-B, C-D간의 단면 구조이다. 도 10a 및 도 10b에서는, 용량 배선을 형성하지 않고, 화소 전극으로서 기능하는 산화물 반도체층(106)과 인접하는 화소의 게이트선으로서 기능하는 배선을 게이트 절연막(122)을 사이에 두고 중첩시킴으로써, 저장 용량(124)을 형성하는 예이다. 이 경우, 도 1a 및 도 1b에서 도시한 용량 배선으로서 기능하는 배선(104)을 생략할 수 있다. 또한, 도 10a 및 도 10b에 있어서, 도 1a 및 도 1b와 같은 부분에는 같은 부호를 붙이고, 상기 도 1a 및 도 1b에서의 설명과 마찬가지다. 도 10a 및 도 10b에서는, 게이트선으로서 기능하는 배선(102A), 및 배선(102A)을 갖는 화소의 전단에 있어서의 화소의 전단에 있어서의 화소의 게이트선으로서 기능하는 배선(102b)에 의하여 저장 용량을 형성하는 구성에 대하여 도시한다. 그래서, 용량 배선을 별도 형성할 필요가 없고, 개구율의 향상을 도모할 수 있다.
또한, 본 실시형태는, 도 1a 및 도 1b의 화소 구성에 한정되지 않고, 다른 구성이라도 좋다. 일례로서 도 1a 및 도 1b와는 상이한 상면도 및 단면도의 예를 도 11a 및 도 11b에 도시한다. 도 11a 및 도 11b에서는, 도 4에서 설명한 제 4 포토리소그래피 공정에 의한 레지스트 마스크(401)의 형성을 행하지 않고, 도전층(407)의 불필요한 부분을 에칭하고, 도전층(407)에 중첩한 저저항 산화물 반도체층(106)의 일부를 노출시키는 예에 대하여 도시한다. 도 11a 및 도 11b에 도시하는 예에서는, 도전층(407)을 에칭하기 위한 마스크로서, 채널 영역이 되는 산화물 반도체층(1105)을 사용하고, 도전층(407)에 중첩한 저저항 산화물 반도체층(106)의 일부를 노출시킬 수 있다. 그래서, 산화물 반도체층에 의한 화소 전극의 형성과 레지스트 마스크의 형성을 동시에 행할 수 있기 때문에, 공정의 단축화, 레지스트 등의 재료 삭감에 의하여 저비용화를 도모할 수 있다. 또한, 도 11a 및 도 11b에 있어서, 도 1a 및 도 1b와 같은 부분에는, 같은 부호를 붙이고, 상기 도 1a 및 도 1b에서의 설명과 마찬가지다.
도 11b에 도시하는 단면도에 대하여, 도 4a 내지 도 4e에서 도시한 제작 방법과 마찬가지로 도 12a 내지 도 12e에서 설명한다. 또한, 도 12a 내지 도 12e에 도시하는 제작 방법에 있어서, 도 4a 내지 도 4e와 상이한 점은, 제 3 포토리소그래피 공정에 의하여, 고저항 산화물 반도체막의 형상을 도 12c의 산화물 반도체층(1105)과 같이 가공하는 점, 및 제 4 포토리소그래피 공정에 의하여, 레지스트 마스크(401)의 형성을 행하는 것이 아니라, 도 12d에서 도시하는 바와 같이, 산화물 반도체층(1105)을 마스크로 하여 도전층(407)의 불필요한 부분을 에칭하여 도전층(407)에 중첩한 저저항 산화물 반도체층(106)의 일부를 노출시키는 점이다. 그래서, 산화물 반도체층에 의한 화소 전극의 형성과, 레지스트 마스크의 형성을 동시에 행할 수 있고, 공정의 단축화, 레지스트 등의 재료 삭감에 의하여 저비용화를 도모할 수 있다.
상술한 바와 같이, 본 실시형태에서 나타내는 구성으로 함으로써, TFT(101)와 화소 전극으로서 기능하는 저저항 산화물 반도체로 구성되는 산화물 반도체층(106)은, 콘택트 홀 등을 사이에 두지 않고 직접 접속시킬 수 있다. 직접 접속시킴으로써, 양호한 콘택트를 얻을 수 있고, 콘택트 홀을 개구하는 등의 프로세스를 삭감할 수 있기 때문에, 생산성을 향상시킬 수 있다. 또한, TFT(101)의 전극(107)과 화소 전극으로서 기능하는 저저항 산화물 반도체로 구성되는 산화물 반도체층(106)의 접촉 저항을 저감할 수 있고, 또한, 콘택트 홀의 개수의 저감에 의한 점유 면적의 축소를 도모할 수 있다. 그래서, 산화물 반도체를 사용한 박막 트랜지스터를 구비하는 화소를 제작할 때, 생산성의 향상을 도모할 수 있다. 따라서, 전기 특성이 높은 표시 장치를 저비용으로 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
상기 실시형태와는 다른 TFT의 구성의 표시 장치의 화소를 구성하는 예를 이하에 설명한다.
화소의 상면도에 대하여 도 13a에 도시한다. 또한, 도 13a에 도시하는 TFT의 구조는, 보텀 게이트형 구조이고, 채널 영역이 되는 산화물 반도체층 위에 TFT의 소스 전극 및 드레인 전극이 되는 배선층을 갖는, 소위 스태거(staggered)형의 구성(톱 콘택트 구조라고도 함)에 대하여 도시한다. 도 13a에 도시하는 화소(1300)에는, TFT(1301)의 게이트에 접속되는 배선(1302)(게이트 배선, 제 1 배선이라고도 함), TFT(1301)의 전극(제 1 단자, 제 2 배선, 소스 전극이라고도 함)에 접속되는 배선(1303)(소스 배선이라고도 함), 표시 소자인 액정 소자에 인가하는 전압을 유지하기 위하여 배선(1302)과 같은 층에 형성된 배선(1304)(용량 배선, 제 3 배선이라고도 함), 섬 형상으로 형성된 산화물 반도체층(1305), 화소 전극으로서 기능하는 산화물 반도체층(1306), 산화물 반도체층(1306)에 중첩하여 배선(1303)과 같은 층에 형성된 전극(1307)(제 2 단자, 드레인 전극이라고도 함)이 형성된다. 또한, 배선(1303)은, 산화물 반도체층(1306)과 같은 층에 형성된 산화물 반도체층(1308)에 의한 배선과 중첩하여 형성되어 있다.
또한, 도 13b에는, 도 13a에 있어서의 일점 쇄선 A-B간의 단면 구조에 대하여 도시한다. 도 13b에 도시하는 단면 구조에서, 기판(1321) 위에는 게이트 배선인 배선(1302), 용량 배선인 배선(1304)이 형성되어 있다. 배선(1302) 및 배선(1304)을 덮도록, 게이트 절연막(1322)이 형성되어 있다. 게이트 절연막(1322) 위에는, 산화물 반도체층(1305), 그리고 일부가 산화물 반도체층(1305) 위에 중첩하도록 산화물 반도체층(1306) 및 산화물 반도체층(1308)이 형성되어 있다. 산화물 반도체층(1306) 위에는, TFT(1301)에 접속되는 영역에 있어서, 전극(1307)이 형성되어 있다. 산화물 반도체층(1308) 위에는, 배선(1303)이 형성되어 있다. 또한, TFT(1301)를 덮도록, 패시베이션막으로서 기능하는 절연층(1323)이 형성되어 있다. 또한, 산화물 반도체층(1306)과 배선(1304)은, 게이트 절연막(1322)을 유전체로서 저장 용량(1324)을 형성하고 있다.
또한, 도 13a 및 도 13b에 도시하는 화소에 있어서, 상기 실시형태 1의 도 1a 및 도 1b에서 도시한 화소와의 다른 점은, 각 층의 적층 순서가 상이한 점에 있다. 그래서, 본 실시형태에서는, 실시형태 1의 도 4a 내지 도 4e와 마찬가지로 화소의 제작 공정에 대하여 상세하게 설명하고, 배선의 재료 등의 기재에 대해서는, 실시형태 1의 기재를 원용한다.
다음에, 도 13a 및 도 13b에 도시한 상면도 및 단면도에 의거하여, 화소의 제작 방법에 대하여 도 14a 내지 도 14e를 사용하여 설명한다.
도전층을 기판(1321) 전체 면에 형성한 후, 제 1 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 에칭에 의하여 불필요한 부분을 제거하여 제 1 배선 등(게이트 전극이 되는 배선(1302), 용량 배선이 되는 배선(1304))을 형성한다. 이 단계에서의 단면도를 도 14a에 도시한다.
다음에, 배선(1302) 및 배선(1304) 위에 절연막(게이트 절연막(1322))을 전체 면에 형성한다.
다음에, 고저항 산화물 반도체막(본 실시형태에서는, 제 1 산화물 반도체막)을, 게이트 절연막(1322) 위에 형성한다. 그리고, 제 2 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 고저항 산화물 반도체막을 에칭한다. 웨트 에칭 또는 드라이 에칭에 의하여, 불필요한 부분을 제거하여 산화물 반도체층(1305)을 형성한다. 이 단계에서의 단면도를 도 14b에 도시한다.
다음에, 저저항 산화물 반도체막(본 실시형태에서는, 제 2 산화물 반도체막, 또는 n+층이라고도 함)을, 산화물 반도체층(1305) 위 및 게이트 절연막(1322) 표면에 형성한다. 다음에, 저저항 산화물 반도체막 위에 금속 재료로 이루어지는 도전막을 형성한다.
다음에, 제 3 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 에칭에 의하여 불필요한 부분을 제거하여 저저항 산화물 반도체막으로 이루어지는 산화물 반도체층(1306) 및 산화물 반도체층(1308), 그리고 도전막으로 이루어지는 배선(1303) 및 도전층(1407)을 형성한다. 또한, 저저항 산화물 반도체막으로 이루어지는 산화물 반도체층(1308)과 도전막으로 이루어지는 배선(1303)으로 적층하여 형성되는 층을 제 2 배선으로 하고, 산화물 반도체층(1306)과 도전층(1407)으로 적층되는 층을 전극층이라고 한다. 이 때, 에칭에 의하여 산화물 반도체층(1305)의 일부(도면 중 점선부(1405))가 에칭된다. 그래서, 산화물 반도체층(1305)을 두껍게 형성해 두는 것이 바람직하다. 이 단계에서의 단면도를 도 14c에 도시한다.
다음에, 제 4 포토리소그래피 공정을 행하여, 레지스트 마스크(1401)를 형성하고, 전극층인 도전층(1407)의 불필요한 부분, 즉, 전극층의 화소 전극으로서 기능하는 영역을 에칭한다. 그리고, 도전층(1407)에 중첩한 저저항 산화물 반도체층(1306)의 일부를 노출시켜, 전극(1307)을 형성한다. 노출한 저저항 산화물 반도체층(1306)은, 화소(1300)의 화소 전극으로서 기능시킬 수 있다. 이 단계에서의 단면도를 도 14d에 도시한다.
또한, 산화물 반도체층(1308) 및 산화물 반도체층(1306)을 형성함으로써, 도전층인 배선(1303) 및 전극(1307)과, 산화물 반도체층(1305) 사이를 양호한 접합으로서 쇼트키 접합과 비교하여 열적으로도 안정적 동작을 갖게 할 수 있다. 또한, 채널의 캐리어를 공급하는 소스가 되는 제 1 단자, 또는 채널의 캐리어를 안정적으로 흡수하는 드레인이 되는 제 2 단자와의 계면을 형성하지 않기 위해서도, 적극적으로 저저항 산화물 반도체층을 TFT(1301)에 형성하면, 효과적이다. 또한, 저저항 산화물 반도체층에 의하여 높은 드레인 전압이라도 양호한 이동도를 유지하는 TFT로 할 수 있다.
다음, 레지스트 마스크(1401)를 제거하여, 절연층을 형성한다. 그리고, 제 5 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 절연층을 에칭하여, TFT(1301)를 덮는 절연층(1323)을 형성한다. 또한, 배선(1304)과 중첩하는 영역에 있어서, 게이트 절연막(1322)을 유전체로서 배선(1304)과 산화물 반도체층(1306)으로 저장 용량(1324)이 형성된다. 이 단계에서의 단면도를 도 14e에 도시한다.
이로써, 보텀 게이트형 및 톱 콘택트 구조의 n 채널형인 TFT(1301)를 갖는 화소를 제작할 수 있다. 그리고, 이들을 개개의 화소에 대응하여 매트릭스 형상으로 배치하고, 화소부를 구성함으로써 액티브 매트릭스형의 표시 장치를 제작하기 위한 한쪽의 기판으로 할 수 있다.
또한, 본 실시형태는, 도 13a 및 도 13b의 화소에 한정되지 않고, 다른 구성이라도 좋다. 일례로서, 도 13a 및 도 13b와 상이한 상면도 및 단면도의 예를 도 15a 및 도 15b에 도시한다. 또한, 도 15b는 도 15a에 도시하는 상면도의 일점 쇄선 A-B, C-D간의 단면 구조이다. 도 15a 및 도 15b에서는, 용량 배선을 형성하지 않고, 화소 전극으로서 기능하는 산화물 반도체층(1306)과 인접하는 화소의 게이트선으로서 기능하는 배선을 게이트 절연막(1322)을 사이에 두고 중첩시킴으로써, 저장 용량(1324)을 형성하는 예이다. 이 경우, 도 13a 및 도 13b에서 도시한 용량 배선으로서 기능하는 배선(1304)을 생략할 수 있다. 또한, 도 15a 및 도 15b에 있어서, 도 13a 및 도 13b와 같은 부분에는 같은 부호를 붙이고, 상기 도 13a 및 도 13b에서의 설명과 마찬가지다. 도 15a 및 도 15b에서는, 게이트선으로서 기능하는 배선(1302A), 및 배선(1302A)을 갖는 화소의 전단에 있어서의 화소의 전단에 있어서의 화소의 게이트선으로서 기능하는 배선(1302B)에 의하여 저장 용량을 형성하는 구성에 대하여 도시한다. 그래서, 용량 배선을 별도 형성할 필요가 없고, 개구율의 향상을 도모할 수 있다.
상술한 바와 같이, 본 실시형태에서 나타내는 구성으로 함으로써, TFT(1301)와 화소 전극으로서 기능하는 저저항 산화물 반도체로 구성되는 산화물 반도체층(1306)은, 콘택트 홀 등을 사이에 두지 않고 직접 접속시킬 수 있다. 직접 접속시킴으로써, 양호한 콘택트를 얻을 수 있고, 콘택트 홀을 개구하는 등의 프로세스를 삭감할 수 있기 때문에, 생산성을 향상시킬 수 있다. 또한, TFT(1301)의 전극(1307)과 화소 전극으로서 기능하는 저저항 산화물 반도체로 구성되는 산화물 반도체층(1306)의 접촉 저항을 저감할 수 있고, 또한, 콘택트 홀의 개수의 저감에 의한 점유 면적의 축소를 도모할 수 있다. 그래서, 산화물 반도체를 사용한 박막 트랜지스터를 구비하는 화소를 제작할 때, 생산성의 향상을 도모할 수 있다. 따라서, 전기 특성이 높은 표시 장치를 저비용으로 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
상기 실시형태와는 다른 TFT의 구성의 표시 장치의 화소를 구성하는 예를 이하에 설명한다.
화소의 상면도에 대하여 도 16a에 도시한다. 또한, 도 16a에 도시하는 TFT의 구조는, 톱 게이트 구조이고, 채널 영역이 되는 산화물 반도체층 아래에 TFT의 소스 전극 및 드레인 전극이 되는 배선층을 갖는, 소위 스태거형의 구성(보텀 콘택트 구조라고도 함)에 대하여 도시한다. 도 16a에 도시하는 화소(1600)에는, TFT(1601)의 게이트에 접속되는 배선(1602A)(게이트 배선, 제 2 배선이라고도 함), TFT(1601)의 전극(제 1 단자, 제 1 배선, 소스 전극이라고도 함)에 접속되는 배선(1603)(소스 배선이라고도 함), 표시 소자인 액정 소자에 인가하는 전압을 유지하기 위하여 배선(1602A)과 같은 층에 형성한 배선(1602B)(용량 배선, 제 3 배선이라고도 함), 섬 형상으로 형성된 산화물 반도체층(1605), 화소 전극으로서 기능하는 산화물 반도체층(1606), 산화물 반도체층(1606)에 중첩하여 배선(1603)과 같은 층에 형성된 전극(1607)(제 2 단자, 드레인 전극이라고도 함)이 형성되어 있다. 또한, 배선(1603)은, 산화물 반도체층(1606)과 같은 층에 형성된 산화물 반도체층(1608)에 의한 배선과 중첩하여 형성되어 있다. 또한, 도 16a에서는, 배선(1602A)을 갖는 화소의 전단에 있어서의 화소의 게이트선으로서 기능하는 배선(1602B)에 대하여 도시한다. 그리고, 산화물 반도체층(1606) 및 배선(1602b)에 중첩하여 배선(1603)과 같은 층에 형성된 전극(1609)이 형성되어 있다.
또한, 도 16b에는, 도 16a에 있어서의 일점 쇄선 A-B, C-D간의 단면 구조에 대하여 도시한다. 도 16b에 도시하는 단면 구조에서, 기판(1621) 위에는 산화물 반도체층(1606) 및 산화물 반도체층(1608)이 형성되어 있다. 산화물 반도체층(1608) 위에는, 배선(1603)이 형성되어 있다. 또한, 산화물 반도체층(1606) 위의 TFT(1601)가 되는 영역에는, 전극(1607)이 형성되고, 산화물 반도체층(1606) 위의 배선(1602B)과 중첩하는 영역에는, 전극(1609)이 형성되어 있다. 또한, 배선(1603)과 전극(1607) 사이에는, 배선(1603) 및 전극(1607) 위에 중첩되도록, 산화물 반도체층(1605)이 형성되어 있다. 또한, 전극(1609) 위, 및 산화물 반도체층(1605)을 덮도록 게이트 절연막(1622)이 형성된다. 게이트 절연막(1622) 위에는, 산화물 반도체층(1605)과 중첩하도록, 게이트 배선이 되는 배선(1602A) 및 배선(1602B)이 형성되어 있다. 또한, TFT(1601)를 덮도록 패시베이션막으로서 기능하는 절연층(1623)이 형성되어 있다. 또한, 전극(1609)과 배선(1602B)은 게이트 절연막(1622)을 유전체로서 저장 용량(1624)을 형성하고 있다.
또한, 도 16a 및 도 16b에 도시하는 화소에 있어서, 상기 실시형태 1의 도 1a 및 도 1b에서 도시한 화소와의 다른 점은, 각 층의 적층 순서가 상이한 점에 있다. 그래서, 본 실시형태에서는, 실시형태 1의 도 4a 내지 도 4e와 마찬가지로 화소의 제작 공정에 대하여 상세하게 설명하고, 배선의 재료 등의 기재에 대해서는, 실시형태 1의 기재를 원용한다.
다음에, 도 16a 및 도 16b에 도시한 상면도 및 단면도에 의거하여, 화소의 제작 방법에 대하여 도 17a 내지 도 17e를 사용하여 설명한다.
기판(1621) 위에, 저저항 산화물 반도체막(본 실시형태에서는, 제 1 산화물 반도체막, 또는 n+층이라고 함)을 형성한다. 다음에, 저저항 산화물 반도체막 위에 금속 재료로 이루어지는 도전막을 형성한다. 그리고, 제 1 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 에칭에 의하여 불필요한 부분을 제거하여, 저저항 산화물 반도체막으로 이루어지는 산화물 반도체층(1606) 및 산화물 반도체층(1608), 그리고 도전막으로 이루어지는 배선(1603) 및 도전막(1707)을 형성한다. 또한, 저저항 산화물 반도체막으로 이루어지는 산화물 반도체층(1608)과 도전막으로 이루어지는 배선(1603)으로 적층하여 형성되는 층을 제 1 배선이라고 하고, 산화물 반도체층(1606)과 도전층(1707)으로 적층되는 층을 전극층이라고 한다. 이 단계에서의 단면도를 도 17a에 도시한다.
다음에, 고저항 산화물 반도체막(본 실시형태에서는, 제 2 산화물 반도체막이라고 함)을, 기판(1621), 배선(1603), 및 도전층(1707) 위에 형성한다. 그리고, 제 2 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 고저항 산화물 반도체막의 불필요한 부분을 에칭한다. 웨트 에칭 또는 드라이 에칭에 의하여 불필요한 부분을 제거하여 산화물 반도체층(1605)을 형성한다. 이 단계에서의 단면도를 도 17b에 도시한다.
다음에, 산화물 반도체층(1605), 그리고 배선(1603) 및 도전층(1707) 위에 절연막을 전체 면에 형성한다. 그리고, 제 3 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 절연막의 불필요한 부분을 에칭하여 게이트 절연막(1622)을 형성한다. 또한, 게이트 절연막(1622)은 후에 저장 용량을 형성하는 영역에도 절연막을 남겨 형성한다. 이 단계에서의 단면도를 도 17c에 도시한다.
다음에, 게이트 절연막(1622) 위 및 도전층(1707) 위에 도전층을 형성한 후, 제 4 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 도전층을 에칭하여 불필요한 부분을 제거하고, 제 2 배선 등(게이트 전극이 되는 배선(1602A), 배선(1602B))을 형성한다. 이 단계에서의 단면도를 도 17d에 도시한다.
다음에, 배선(1602A), 배선(1602B), 게이트 절연막(1622) 위 및 도전층(1707) 위에 절연층을 형성한다. 그리고, 제 5 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 절연층을 에칭하여, TFT(1601) 및 저장 용량(1624)을 덮는 절연층(1623)을 형성한다. 다음에, 절연층(1623)을 마스크로 하여, 전극층인 도전층(1707)의 불필요한 부분, 즉 전극층의 화소 전극으로서 기능하는 영역을 에칭한다. 그리고, 도전층(1707)에 중첩한 저저항 산화물 반도체층(1606)의 일부를 노출시켜, 전극(1607) 및 전극(1609)을 형성한다. 노출한 저저항 산화물 반도체층(1606)은 화소(1600)의 화소 전극으로서 기능시킬 수 있다. 이 단계에서의 단면도를 도 17e에 도시한다.
또한, 산화물 반도체층(1608), 및 산화물 반도체층(1606)을 형성함으로써, 도전층인 배선(1603) 및 전극(1607)과, 산화물 반도체층(1605) 사이를 양호한 접합으로서 쇼트키 접합과 비교하여 열적으로도 안정적 동작을 갖게 할 수 있다. 또한, 채널의 캐리어를 공급하는 소스가 되는 제 1 단자, 또는 채널의 캐리어를 안정적으로 흡수하는 드레인이 되는 제 2 단자와의 계면을 형성하지 않기 위해서도, 적극적으로 저저항 산화물 반도체층을 TFT(1601)에 형성되면, 효과적이다. 또한, 저저항 산화물 반도체층에 의하여 높은 드레인 전압이라도 양호한 이동도를 유지하는 TFT로 할 수 있다.
이로써, 톱 게이트형 및 보텀 콘택트 구조의 n 채널형인 TFT(1601)를 갖는 화소를 제작할 수 있다. 그리고, 이들을 개개의 화소에 대응하여 매트릭스 형상으로 배치하고, 화소부를 구성함으로써 액티브 매트릭스형의 표시 장치를 제작하기 위한 한쪽의 기판으로 할 수 있다.
상술한 바와 같이, 본 실시형태에서 나타내는 구성으로 함으로써, TFT(1601)와 화소 전극으로서 기능하는 저저항 산화물 반도체로 구성되는 산화물 반도체층(1606)은, 콘택트 홀 등을 사이에 두지 않고 직접 접속시킬 수 있다. 직접 접속시킴으로써, 양호한 콘택트를 얻을 수 있고, 콘택트 홀을 개구하는 등의 프로세스를 삭감할 수 있기 때문에, 생산성을 향상시킬 수 있다. 또한, TFT(1601)의 전극(1607)과 화소 전극으로서 기능하는 저저항 산화물 반도체로 구성되는 산화물 반도체층(1606)의 접촉 저항을 저감할 수 있고, 또한, 콘택트 홀의 개수의 저감에 의한 점유 면적의 축소를 도모할 수 있다. 그래서, 산화물 반도체를 사용한 박막 트랜지스터를 구비하는 화소를 제작할 때, 생산성의 향상을 도모할 수 있다. 따라서, 전기 특성이 높은 표시 장치를 저비용으로 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
상기 실시형태와는 다른 TFT의 구성의 표시 장치의 화소를 구성하는 예를 이하에 설명한다.
화소의 상면도에 대하여 도 18a에 도시한다. 또한, 도 18a에 도시하는 TFT의 구조는, 톱 게이트형 구조이고, 채널 영역이 되는 산화물 반도체층 위에 TFT의 소스 전극 및 드레인 전극이 되는 배선층을 갖는, 소위 코플레이너형의 구성(톱 콘택트 구조라고도 함)에 대하여 도시한다. 도 18a에 도시하는 화소(1800)에는, TFT(1801)의 게이트에 접속되는 배선(1802A)(게이트 배선, 제 2 배선이라고도 함), TFT(1801)의 전극(제 1 단자, 제 1 배선, 소스 전극이라고도 함)에 접속되는 배선(1803)(소스 배선이라고도 함), 표시 소자인 액정 소자에 인가하는 전압을 유지하기 위하여 배선(1802A)과 같은 층에 형성된 배선(1802B)(용량 배선, 제 3 배선이라고도 함), 섬 형상으로 형성된 산화물 반도체층(1805), 화소 전극으로서 기능하는 산화물 반도체층(1806), 산화물 반도체층(1806)에 중첩하여 배선(1803)과 같은 층에 형성된 전극(1807)(제 2 단자, 드레인 전극이라고도 함)이 형성되어 있다. 또한, 배선(1803)은, 산화물 반도체층(1806)과 같은 층에 형성된 산화물 반도체층(1808)에 의한 배선과 중첩하여 형성되어 있다. 또한, 도 18a에서는, 배선(1802A)을 갖는 화소의 전단에 있어서의 화소의 게이트선으로서 기능하는 배선(1802B)에 대하여 도시한다. 그리고, 산화물 반도체층(1806) 및 배선(1802B)에 중첩하여 배선(1803)과 같은 층에 형성된 전극(1809)이 형성되어 있다.
또한, 도 18b에는, 도 18a에 있어서의 일점 쇄선 A-B, C-D간의 단면 구조에 대하여 도시한다. 도 18b에 도시하는 단면 구조에서, 기판(1821) 위에는 산화물 반도체층(1805)이 형성되어 있다. 또한, 산화물 반도체층(1805) 위에 중첩하여 산화물 반도체층(1806) 및 산화물 반도체층(1808)이 형성되어 있다. 산화물 반도체층(1808) 위에는, 배선(1803)이 형성되어 있다. 또한, 산화물 반도체층(1806) 위의 TFT(1801)가 되는 영역에는, 전극(1807)이 형성되어, 산화물 반도체층(1806) 위의 배선(1802B)과 중첩하는 영역에는, 전극(1809)이 형성되어 있다. 또한, 전극(1809) 위, 배선(1803) 위, 전극(1807) 위, 및 산화물 반도체층(1805) 위에는, 게이트 절연막(1822)이 형성되어 있다. 게이트 절연막(1822) 위에는, 산화물 반도체층(1805)과 중첩하도록 게이트 배선이 되는 배선(1802A) 및 배선(1802B)이 형성되어 있다. 또한, TFT(1801)를 덮도록 패시베이션막으로서 기능하는 절연층(1823)이 형성되어 있다. 또한, 전극(1809)과 배선(1802B)은 게이트 절연막(1822)을 유전체로서 저장 용량(1824)을 형성한다.
또한, 도 18a 및 도 18b에 도시하는 화소에 있어서, 상기 실시형태 1의 도 1a 및 도 1b에서 도시한 화소와의 다른 점은, 각 층의 적층 순서가 상이한 점에 있다. 그래서, 본 실시형태에서는, 실시형태 1의 도 4a 내지 도 4e와 마찬가지로 화소의 제작 공정에 대하여 상세하게 설명하고, 배선의 재료 등의 기재에 대해서는, 실시형태 1의 기재를 원용한다.
다음에, 도 18a 및 도 18b에 도시한 상면도 및 단면도에 의거하여, 화소의 제작 방법에 대하여 도 19a 내지 도 19e를 사용하여 설명한다.
기판(1821) 위에, 고저항 산화물 반도체막(본 실시형태에서는, 제 1 산화물 반도체층이라고 함)을 형성한다. 그리고, 제 1 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 고저항 산화물 반도체층의 불필요한 부분을 에칭한다. 웨트 에칭 또는 드라이 에칭에 의하여 불필요한 부분을 제거하여 산화물 반도체층(1805)을 형성한다. 이 단계에서의 단면도를 도 19a에 도시한다.
다음에, 저저항 산화물 반도체막(본 실시형태에서는, 제 2 산화물 반도체막, 또는 n+층이라고 함)을 형성한다. 다음에, 저저항 산화물 반도체막 위에 금속 재료로 이루어지는 도전막을 형성한다. 그리고, 제 2 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 에칭에 의하여 불필요한 부분을 제거하여, 저저항 산화물 반도체막으로 이루어지는 산화물 반도체층(1806) 및 산화물 반도체층(1808), 그리고 도전막으로 이루어지는 배선(1803) 및 도전층(1907)을 형성한다. 또한, 저저항 산화물 반도체막으로 이루어지는 산화물 반도체층(1808)과 도전막으로 이루어지는 배선(1803)으로 적층하여 형성되는 층을 제 1 배선이라고 하고, 산화물 반도체층(1806)과 도전막(1907)으로 적층되는 층을 전극층이라고 한다. 이 때의 에칭에 의하여 산화물 반도체층(1805)의 일부가 부분적으로 에칭된다. 그래서, 산화물 반도체층(1805)을 두껍게 형성해 두는 것이 바람직하다. 이 단계에서의 단면도를 도 19b에 도시한다.
다음에, 기판(1821), 산화물 반도체층(1805), 배선(1803), 및 도전층(1907) 위에 절연막을 전체 면에 형성한다. 그리고, 제 3 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 절연막의 불필요한 부분을 에칭하여 게이트 절연막(1822)을 형성하다. 또한, 게이트 절연막(1822)은 후에 저장 용량을 형성하는 영역에도 절연막을 남겨 형성한다. 이 단계에서의 단면도를 도 19c에 도시한다.
다음에, 게이트 절연막(1822) 위 및 도전층(1907) 위에 도전층을 형성한 후, 제 4 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 도전층을 에칭하여 불필요한 부분을 제거하고, 제 2 배선 등(게이트 전극이 되는 배선(1802A), 배선(1802B))을 형성한다. 이 단계에서의 단면도를 도 19d에 도시한다.
다음에, 배선(1802A), 배선(1802B), 게이트 절연막(1822) 위 및 도전층(1907) 위에 절연층을 형성한다. 그리고, 제 5 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 절연층을 에칭하여, TFT(1801) 및 저장 용량(1824)을 덮는 절연층(1823)을 형성한다. 다음에, 절연층(1823)을 마스크로 하여, 전극층인 도전층(1907)의 불필요한 부분, 즉 전극층의 화소 전극으로서 기능하는 영역을 에칭한다. 그리고, 도전층(1907)에 중첩한 저저항 산화물 반도체층(1806)의 일부를 노출시켜, 전극(1807) 및 전극(1809)을 형성한다. 노출한 저저항 산화물 반도체층(1806)은 화소(1800)의 화소 전극으로서 기능시킬 수 있다. 이 단계에서의 단면도를 도 19e에 도시한다.
또한, 산화물 반도체층(1808), 및 산화물 반도체층(1806)을 형성함으로써, 도전층인 배선(1803) 및 배선(1807)과, 산화물 반도체층(1805) 사이를 양호한 접합으로서 쇼트키 접합과 비교하여 열적으로도 안정적 동작을 갖게 할 수 있다. 또한, 채널의 캐리어를 공급하는 소스가 되는 제 1 단자, 또는 채널의 캐리어를 안정적으로 흡수하는 드레인이 되는 제 2 단자와의 계면을 형성하지 않기 위해서도, 적극적으로 저저항 산화물 반도체층을 TFT(1801)에 형성되면, 효과적이다. 또한, 저저항 산화물 반도체층에 의하여 높은 드레인 전압이라도 양호한 이동도를 유지하는 TFT로 할 수 있다.
이로써, 톱 게이트형 및 톱 콘택트 구조의 n 채널형인 TFT(1801)를 갖는 화소를 제작할 수 있다. 그리고, 이들을 개개의 화소에 대응하여 매트릭스 형상으로 배치하고, 화소부를 구성함으로써 액티브 매트릭스형의 표시 장치를 제작하기 위한 한쪽의 기판으로 할 수 있다.
상술한 바와 같이, 본 실시형태에서 나타내는 구성으로 함으로써, TFT(1801)와 화소 전극으로서 기능하는 저저항 산화물 반도체로 구성되는 산화물 반도체층(1806)은, 콘택트 홀 등을 사이에 두지 않고 직접 접속시킬 수 있다. 직접 접속시킴으로써, 양호한 콘택트를 얻을 수 있고, 콘택트 홀을 개구하는 등의 프로세스를 삭감할 수 있기 때문에, 생산성을 향상시킬 수 있다. 또한, TFT(1801)의 전극(1807)과 화소 전극으로서 기능하는 저저항 산화물 반도체로 구성되는 산화물 반도체층(1806)의 접촉 저항을 저감할 수 있고, 또한, 콘택트 홀의 개수의 저감에 의한 점유 면적의 축소를 도모할 수 있다. 그래서, 산화물 반도체를 사용한 박막 트랜지스터를 구비하는 화소를 제작할 때, 생산성의 향상을 도모할 수 있다. 따라서, 전기 특성이 높은 표시 장치를 저비용으로 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 실시형태 1의 도 10에서 설명한 표시 장치를 발광 표시 장치에 적용한 예를 나타낸다. 표시 장치를 갖는 표시 소자로서는, 여기서는 일렉트로 루미네선스를 이용하는 발광 소자를 사용하여 나타낸다. 일렉트로 루미네선스를 이용하는 발광 소자는 발광 재료가 유기 화합물인지, 무기 화합물인지에 따라 구별되고, 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 불리고 있다.
유기 EL 소자는 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되고, 전류가 흐른다. 그리고, 그들 캐리어(전자 및 정공)가 재결합함으로써, 발광성 유기 화합물이 여기 상태를 형성하고, 그 여기 상태로부터 기저 상태로 복귀할 때 발광한다. 상술한 메커니즘 때문에, 이와 같은 발광 소자는 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는, 그 소자 구성에 따라, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는, 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖는 것이고, 발광 메카니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층으로 끼우고, 또, 그것을 전극으로 끼운 구조이고, 발광 메카니즘은 금속 이온의 내각(內殼) 전자 천이를 이용하는 국재형 발광이다. 또한, 여기서는, 발광 소자로서 유기 EL 소자를 사용하여 설명한다.
도 20a 및 도 20b는 액티브 매트릭스형의 발광 표시 장치를 도시한다. 도 20a는 발광 표시 장치의 평면도이며, 도 20b는 도 20a에 있어서의 선 Y-Z의 단면도이다. 또한, 도 21에 도 20a 및 도 20b에 도시하는 발광 표시 장치의 등가 회로를 도시한다.
TFT(2001), TFT(2002)로서는, 실시형태 1의 도 10에서 도시하는 TFT와 마찬가지로 제작할 수 있고, In-Ga-Zn-O계 비단결정막으로 이루어지는 산화물 반도체층을 포함하는 신뢰성이 높은 TFT이다. 또한, 실시형태 1 내지 실시형태 4에서 나타낸 TFT라면 모두, 제작할 수 있다.
도 20a 및 도 21에 도시하는 본 실시형태의 발광 표시 장치는, TFT(2001), TFT(2002), 발광 소자(2003), 용량 소자(2004), 소스 배선층(2005), 게이트 배선층(2006), 전원선(2007)을 포함한다. TFT(2001), TFT(2002)는, n 채널형 TFT이다. 또한, 소스 배선층(2005), 게이트 배선층(2006), 전원선(2007) 및 각 TFT의 전극은, 상기 실시형태에서 설명한 배선 및 전극의 구조와 마찬가지로 도전층과 산화물 반도체층이 중첩한 구성이 되어 있다.
또한, 도 20b에 있어서, 본 실시형태의 발광 표시 장치는 TFT(2002), 및 발광 소자(2027)에 사용하는 제 1 전극층(2020), 전계 발광층(2022), 제 2 전극층(2023)을 갖는다. 또한, 발광 소자(2027)는, TFT(2002) 위에 격벽을 형성하고, 상기 격벽 위에 중첩하도록 구성하여도 좋다.
본 실시형태에서는, 화소의 TFT(2002)가 n형이기 때문에, 화소 전극층에 접속되는 제 1 전극층(2020)으로서 음극을 사용하는 것이 바람직하다. 구체적으로는, 음극으로서는, 일 함수가 작은 재료, 예를 들어, Ca, Al, CaF, MgAg, AlLi 등을 사용할 수 있다. 또는, 화소 전극층을 제 1 전극층으로서 사용하여도 좋다.
전계 발광층(2022)은, 단수의 층으로 구성되어 있어도 좋고, 복수의 층이 적층되도록 구성되어 있어도 좋다.
전계 발광층(2022) 위에 양극을 사용한 제 2 전극층(2023)을 형성한다. 제 2 전극층(2023)은, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐주석 산화물, 인듐주석 산화물(이하, ITO라고 기재함), 인듐아연 산화물, 산화 실리콘을 첨가한 인듐주석 산화물 등의 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다. 상기 투광성 도전막 이외에, 질화 티타늄막 또는 티타늄막을 사용하여도 좋다. 제 1 전극층(2020)과 전계 발광층(2022)과 제 2 전극층(2023)이 중접함으로써, 발광 소자(2027)가 형성되어 있다. 이 후, 발광 소자(2027)에 산소, 수소, 수분, 이산화 탄소 등이 침입하지 않도록 제 2 전극층(2023) 및 격벽(2021) 위에 보호막을 형성하여도 좋다. 보호막으로서는, 질화 실리콘막, 질화산화 실리콘막, DLC막 등을 형성할 수 있다.
또한, 실제로는, 도 20b까지 완성되면, 더 외기에 노출되지 않도록 기밀성이 높고, 탈 가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는, 실시형태 1의 도 10a 및 도 10b에서 설명한 표시 장치를 전자 페이퍼(디지털 페이퍼, 또는 페이퍼 라이크 디스플레이(paper like display)라고도 불림)로서 사용하는 예를 도시한다.
도 22는, 액티브 매트릭스형의 전자 페이퍼의 단면 구조를 도시한다. TFT(2281)로서는, 실시형태 1의 도 10a 및 도 10b에서 도시하는 TFT와 마찬가지로 제작할 수 있고, In-Ga-Zn-O계 비단결정막으로 이루어지는 산화물 반도체층을 포함하는 신뢰성이 높은 TFT이다. 또한, 실시형태 1 내지 실시형태 4에서 나타낸 TFT라면 모두, 제작할 수 있다.
도 22의 전자 페이퍼는 트위스트 볼 표시 방식을 사용한 예이다. 트위스트 볼 표시 방식이란, 백색과 흑색으로 나누어 칠해진 구(球)형 입자를 표시 소자에 사용하는, 전극층인 제 1 전극층 및 제 2 전극층 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시켜 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.
TFT(2281)는, 화소 전극으로서 기능하는 제 1 전극층(2287)과 전기적으로 접속되고, 제 1 전극층(2287)과 제 2 전극층(2288) 사이에는 흑색 영역(2290a) 및 백색 영역(2290b)을 갖고, 주위가 액체로 채워져 있는 캐비티(2294)를 포함하는 구형 입자(2289)가 형성되어 있고, 구형 입자(2289)의 주위는 수지 등의 충전재(2295)로 충전되어 있다(도 22 참조).
또한, 트위스트 볼 대신에, 전기 영동 소자를 사용할 수도 가능하다. 전기 영동 소자는 액정 표시 소자와 비교하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또한, 소비 전력이 작고, 어두컴컴한 장소에서도 표시부를 인식할 수 있다. 또한, 표시부에 전원이 공급되지 않은 경우에도, 한번 표시한 상을 유지할 수 있기 때문에, 전파 발신원으로부터 표시부를 갖는 케이스를 멀리한 경우에도, 표시된 상을 보존해 둘 수 있게 된다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에 있어서는, 상기 실시형태에서 설명한 표시 장치를 구비하는 전자 기기의 예에 대하여 설명한다.
도 23a는 휴대형 유기기이며, 케이스(9630), 표시부(9631), 스피커(9633), 조작키(9635), 접속 단자(9636), 기록 매체 판독부(9672) 등을 가질 수 있다. 도 23a에 도시하는 휴대형 유기기는 기록 매체에 기록된 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능, 다른 휴대형 유기기와 무선 통신을 행하여 정보를 공유하는 기능 등을 가질 수 있다. 또한, 도 23a에 도시하는 휴대형 유기기가 갖는 기능은 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 23b는 디지털 카메라이며, 케이스(9630), 표시부(9631), 스피커(9633), 조작키(9635), 접속 단자(9636), 릴리스 버튼(9676), 수상부(9677) 등을 가질 수 있다. 도 23b에 도시하는 텔레비전 수상 기능을 갖는 디지털 카메라는 정지 화상을 촬영하는 가능, 동영상을 촬영하는 기능, 촬영한 화상을 자동 혹은 수동으로 보정하는 기능, 안테나로부터 다양한 정보를 취득하는 기능, 촬영한 화상, 또는 안테나로부터 취득한 정보를 보존하는 기능, 촬영한 화상, 혹은 안테나로부터 취득한 정보를 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 도 23b에 도시하는 텔레비전 수상 기능을 갖는 디지털 카메라가 갖는 기능은 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 23c는 텔레비전 수상기이며, 케이스(9630), 표시부(9631), 스피커(9633), 조작키(9635), 접속 단자(9636) 등을 가질 수 있다. 도 23c에 도시하는 텔레비전 수상기는 텔레비전용 전파를 처리하여 화상 신호로 변환하는 기능, 화상 신호를 처리하여 표시에 적합한 신호로 변환하는 기능, 화상 신호의 프레임 주파수를 변환하는 기능 등을 가질 수 있다. 또한, 도 23c에 도시하는 텔레비전 수상기가 갖는 기능은 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 24a는 컴퓨터이며, 케이스(9630), 표시부(9631), 스피커(9633), 조작키(9635), 접속 단자(9636), 포인팅 디바이스(9681), 외부 접속 포트(9680) 등을 가질 수 있다. 도 24a에 도시하는 컴퓨터는 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 또는 유선 통신 등의 통신 기능, 통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 통신 기능을 사용하여 다양한 데이터 송신 또는 수신을 행하는 기능 등을 가질 수 있다. 또한, 도 24a에 도시하는 컴퓨터가 갖는 기능은 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.
다음에, 도 24b는 휴대 전화이고, 케이스(9630), 표시부(9631), 스피커(9633), 조작키(9635), 마이크로폰(9638) 등을 가질 수 있다. 도 24b에 도시한 휴대 전화는 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시하는 기능, 달력, 날짜 혹은 시간 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 조작 또는 편집하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능 등을 가질 수 있다. 또한, 도 24b에 도시한 휴대 전화가 갖는 기능은 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.
본 실시형태에 있어서 설명한 전자 기기는 정보를 표시하기 위한 표시부의 TFT를, 상기 실시형태에서 설명한 반도체 장치의 제작 방법으로 형성할 수 있는 것이다. 즉, 상기 실시형태에 기술한 바와 같이, 생산성의 향상을 도모할 수 있고, 전기 특성이 높은 표시부를 갖는 전자 기기를 저비용으로 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
100: 화소 101: TFT
102: 배선 103: 배선
104: 배선 105: 산화물 반도체층
106: 산화물 반도체층 107: 전극
108: 산화물 반도체층 121: 기판
122: 게이트 절연막 123: 절연층
124: 저장 용량

Claims (10)

  1. 제 1 산화물 반도체층과;
    상기 제 1 산화물 반도체층 위의 제 2 산화물 반도체층 및 제 3 산화물 반도체층과;
    상기 제 2 산화물 반도체층 위의 소스 전극과;
    상기 제 3 산화물 반도체층 위의 드레인 전극과;
    상기 제 1 산화물 반도체층 위의 게이트 절연막과;
    상기 게이트 절연막 위의 게이트 전극과;
    상기 제 3 산화물 반도체층 위의 용량 소자를 포함하고, 상기 용량 소자는:
    제 1 도전층과;
    상기 제 1 도전층 위의 상기 게이트 절연막의 일부; 및
    상기 게이트 절연막의 상기 일부 위의 제 2 도전층을 포함하고,
    상기 소스 전극, 상기 드레인 전극 및 상기 제 1 도전층은 제 1 도전막을 에칭하여 형성되고,
    상기 게이트 전극 및 상기 제 2 도전층은 제 2 도전막을 에칭하여 형성되고,
    상기 제 1 산화물 반도체층은 제 1 저항을 갖는 채널 형성 영역을 포함하고,
    상기 제 2 산화물 반도체층은 상기 소스 전극과 접하고 제 2 저항을 갖는 제 1 부분을 포함하고,
    상기 제 3 산화물 반도체층은 상기 드레인 전극과 접하고 제 3 저항을 갖는 제 2 부분을 포함하고,
    상기 제 3 산화물 반도체층은 상기 제 1 도전층과 접하고 제 4 저항을 갖는 제 3 부분을 포함하고,
    상기 제 1 저항은 상기 제 2 저항, 상기 제 3 저항 및 상기 제 4 저항보다 높고, 상기 게이트 전극은 상기 채널 형성 영역과 중첩하는, 반도체 장치.
  2. 제 1 산화물 반도체층과;
    상기 제 1 산화물 반도체층 위의 제 2 산화물 반도체층 및 제 3 산화물 반도체층과;
    상기 제 2 산화물 반도체층 위의 소스 전극과;
    상기 제 3 산화물 반도체층 위의 드레인 전극과;
    상기 제 1 산화물 반도체층 위의 게이트 절연막과;
    상기 게이트 절연막 위의 게이트 전극과;
    상기 제 3 산화물 반도체층 위의 용량 소자를 포함하고, 상기 용량 소자는:
    제 1 도전층과;
    상기 제 1 도전층 위의 상기 게이트 절연막의 일부; 및
    상기 게이트 절연막의 상기 일부 위의 제 2 도전층을 포함하고,
    상기 소스 전극, 상기 드레인 전극 및 상기 제 1 도전층은 제 1 도전막을 에칭하여 형성되고,
    상기 게이트 전극 및 상기 제 2 도전층은 제 2 도전막을 에칭하여 형성되고,
    상기 소스 전극 및 상기 드레인 전극은 상기 제 1 산화물 반도체층 위에 제공되고,
    상기 제 1 산화물 반도체층은 제 1 저항을 갖는 채널 형성 영역을 포함하고,
    상기 제 2 산화물 반도체층은 상기 소스 전극과 접하고 제 2 저항을 갖는 제 1 부분을 포함하고,
    상기 제 3 산화물 반도체층은 상기 드레인 전극과 접하고 제 3 저항을 갖는 제 2 부분을 포함하고,
    상기 제 3 산화물 반도체층은 상기 제 1 도전층과 접하고 제 4 저항을 갖는 제 3 부분을 포함하고,
    상기 제 1 저항은 상기 제 2 저항, 상기 제 3 저항 및 상기 제 4 저항보다 높고,
    상기 게이트 전극은 상기 채널 형성 영역과 중첩하는, 반도체 장치.
  3. 삭제
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 산화물 반도체층의 조성 비율은 상기 제 2 산화물 반도체층의 조성 비율과는 다른, 반도체 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 산화물 반도체층은 결정 구조를 포함하는, 반도체 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 산화물 반도체층은 인듐 및 아연을 포함하는, 반도체 장치.
  7. 삭제
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 산화물 반도체층은 테이퍼 형상 측면을 가지는, 반도체 장치.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 장치는 표시 장치인, 반도체 장치.
  10. 스피커, 조작키, 및 안테나 중 적어도 하나를 더 포함하는, 제 1 항 또는 제 2 항에 따른 반도체 장치를 포함하는 전자 기기.
KR1020140187536A 2008-12-25 2014-12-23 반도체 장치 및 전자 기기 KR101634606B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008330094 2008-12-25
JPJP-P-2008-330094 2008-12-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090129735A Division KR20100075756A (ko) 2008-12-25 2009-12-23 표시 장치 및 그 제작 방법

Publications (2)

Publication Number Publication Date
KR20150018480A KR20150018480A (ko) 2015-02-23
KR101634606B1 true KR101634606B1 (ko) 2016-06-29

Family

ID=42283739

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020090129735A KR20100075756A (ko) 2008-12-25 2009-12-23 표시 장치 및 그 제작 방법
KR1020140187536A KR101634606B1 (ko) 2008-12-25 2014-12-23 반도체 장치 및 전자 기기
KR1020160091128A KR101738379B1 (ko) 2008-12-25 2016-07-19 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020090129735A KR20100075756A (ko) 2008-12-25 2009-12-23 표시 장치 및 그 제작 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160091128A KR101738379B1 (ko) 2008-12-25 2016-07-19 반도체 장치

Country Status (5)

Country Link
US (3) US8441007B2 (ko)
JP (3) JP5459906B2 (ko)
KR (3) KR20100075756A (ko)
CN (2) CN103872043B (ko)
TW (2) TWI545779B (ko)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101962603B1 (ko) 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
WO2011077946A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104867984B (zh) 2009-12-28 2018-11-06 株式会社半导体能源研究所 制造半导体装置的方法
KR101254469B1 (ko) * 2010-04-21 2013-04-15 샤프 가부시키가이샤 반도체 소자, 반도체 소자의 제조방법, 액티브 매트릭스 기판 및 표시장치
KR20180135118A (ko) 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012014786A1 (en) * 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
CN102446913A (zh) 2010-09-30 2012-05-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
US9035298B2 (en) * 2010-12-01 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device, TFT substrate, and method for manufacturing semiconductor device and TFT substrate
JP2012129444A (ja) * 2010-12-17 2012-07-05 Mitsubishi Electric Corp アクティブマトリックス基板、及び液晶装置
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US8421071B2 (en) * 2011-01-13 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory device
TWI487108B (zh) * 2011-01-13 2015-06-01 Prime View Int Co Ltd Metal oxide semiconductor structure and manufacturing method thereof
TWI552345B (zh) * 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9494829B2 (en) * 2011-01-28 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device containing the same
US9023685B2 (en) * 2011-02-28 2015-05-05 Sharp Kabushiki Kaisha Semiconductor device, fabrication method for the same, and display apparatus
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
CN102779942B (zh) * 2011-05-24 2015-11-25 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板及其制作方法
KR101793048B1 (ko) * 2011-06-28 2017-11-21 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
US8847220B2 (en) 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101212392B1 (ko) 2011-10-19 2012-12-13 하이디스 테크놀로지 주식회사 표시장치용 박막트랜지스터 및 그 제조방법
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN102629589B (zh) * 2011-12-27 2013-06-12 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
WO2013151002A1 (ja) * 2012-04-06 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
DE112013002407B4 (de) 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN102832254B (zh) * 2012-09-10 2016-04-06 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板
JP2014082388A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104058363B (zh) * 2013-03-22 2016-01-20 上海丽恒光微电子科技有限公司 基于mems透射光阀的显示装置及其形成方法
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TW201503374A (zh) * 2013-07-01 2015-01-16 Chunghwa Picture Tubes Ltd 氧化物半導體薄膜電晶體
JP2015015440A (ja) * 2013-07-08 2015-01-22 ソニー株式会社 半導体装置およびその製造方法、並びに表示装置および電子機器
CN103474468A (zh) * 2013-07-12 2013-12-25 福建华映显示科技有限公司 氧化物半导体薄膜晶体管
US20150129842A1 (en) * 2013-11-13 2015-05-14 Shenzhen China Star Optoelectronics Technology Co. Ltd. Method For Manufacturing Organic Electroluminescence Device And Organic Electroluminescence Device Manufactured With Same
CN103560211B (zh) * 2013-11-13 2017-04-05 深圳市华星光电技术有限公司 有机电致发光器件的制作方法及制作的有机电致发光器件
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
KR102141168B1 (ko) 2014-01-15 2020-08-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
CN110176482B (zh) 2014-07-25 2023-08-08 株式会社半导体能源研究所 显示装置及电子设备
TW201606999A (zh) * 2014-08-01 2016-02-16 中華映管股份有限公司 畫素結構及其製造方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102015108532A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
JP6584157B2 (ja) * 2015-06-08 2019-10-02 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法
CN106298799B (zh) * 2015-06-10 2020-03-13 南京瀚宇彩欣科技有限责任公司 像素结构及其制造方法
CN106298800A (zh) * 2015-06-10 2017-01-04 南京瀚宇彩欣科技有限责任公司 像素结构及其制造方法
CN105206626B (zh) * 2015-11-09 2018-11-20 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
JP6802653B2 (ja) * 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
JP6756560B2 (ja) * 2016-09-27 2020-09-16 株式会社ジャパンディスプレイ 表示装置
WO2018150620A1 (ja) * 2017-02-16 2018-08-23 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法
JP6345842B2 (ja) * 2017-05-02 2018-06-20 株式会社半導体エネルギー研究所 半導体装置
JP2019053105A (ja) * 2017-09-13 2019-04-04 シャープ株式会社 表示パネル用基板の製造方法
US11067884B2 (en) * 2018-12-26 2021-07-20 Apple Inc. Through-display optical transmission, reception, or sensing through micro-optic elements
US10838556B2 (en) 2019-04-05 2020-11-17 Apple Inc. Sensing system for detection of light incident to a light emitting layer of an electronic device display
US11611058B2 (en) 2019-09-24 2023-03-21 Apple Inc. Devices and systems for under display image sensor
US11527582B1 (en) 2019-09-24 2022-12-13 Apple Inc. Display stack with integrated photodetectors
US11592873B2 (en) 2020-02-14 2023-02-28 Apple Inc. Display stack topologies for under-display optical transceivers
US11295664B2 (en) 2020-03-11 2022-04-05 Apple Inc. Display-synchronized optical emitters and transceivers
US11327237B2 (en) 2020-06-18 2022-05-10 Apple Inc. Display-adjacent optical emission or reception using optical fibers
US11487859B2 (en) 2020-07-31 2022-11-01 Apple Inc. Behind display polarized optical transceiver
US11839133B2 (en) 2021-03-12 2023-12-05 Apple Inc. Organic photodetectors for in-cell optical sensing
CN113824235B (zh) * 2021-09-15 2024-04-05 哈尔滨电气动力装备有限公司 10kV级电机绝缘系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007150158A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2741336B2 (ja) * 1993-11-26 1998-04-15 エヌ・ティ・ティ移動通信網株式会社 帯域拡散信号受信機の周波数誤差補正装置
JPH0895086A (ja) * 1994-09-22 1996-04-12 Casio Comput Co Ltd 液晶表示素子用アクティブマトリクスパネルとその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2914336B2 (ja) * 1997-02-19 1999-06-28 株式会社日立製作所 液晶表示装置
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6774397B2 (en) * 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003150107A (ja) 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005041311A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever
KR100585410B1 (ko) 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7302211B2 (en) * 2004-09-17 2007-11-27 Sharp Kabushiki Kaisha Charging apparatus and image forming apparatus with plated electrode
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7582904B2 (en) 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
WO2006123846A1 (en) * 2005-05-18 2006-11-23 Industry-Academic Cooperation Foundation, Yonsei University Hollow fiber membrane module and method for making thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073561A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP4904789B2 (ja) 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5204959B2 (ja) 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
US20080158217A1 (en) * 2006-12-28 2008-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5007171B2 (ja) * 2007-02-13 2012-08-22 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008270241A (ja) 2007-04-16 2008-11-06 Mitsubishi Electric Corp アクティブマトリクス表示装置及びその製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5525778B2 (ja) 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032638A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI529949B (zh) 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007150158A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法

Also Published As

Publication number Publication date
TW201037839A (en) 2010-10-16
JP6030182B2 (ja) 2016-11-24
US20100163865A1 (en) 2010-07-01
US20140124779A1 (en) 2014-05-08
US8441007B2 (en) 2013-05-14
KR101738379B1 (ko) 2017-05-22
JP2010170110A (ja) 2010-08-05
KR20150018480A (ko) 2015-02-23
CN101794770A (zh) 2010-08-04
CN103872043A (zh) 2014-06-18
US20130234136A1 (en) 2013-09-12
TW201530786A (zh) 2015-08-01
CN101794770B (zh) 2014-04-30
US9112043B2 (en) 2015-08-18
TWI545779B (zh) 2016-08-11
US8629434B2 (en) 2014-01-14
JP5459906B2 (ja) 2014-04-02
TWI493721B (zh) 2015-07-21
JP5841622B2 (ja) 2016-01-13
KR20160089319A (ko) 2016-07-27
KR20100075756A (ko) 2010-07-05
JP2015164205A (ja) 2015-09-10
CN103872043B (zh) 2019-01-15
JP2014116617A (ja) 2014-06-26

Similar Documents

Publication Publication Date Title
KR101738379B1 (ko) 반도체 장치
KR102005256B1 (ko) 반도체 장치
KR101671544B1 (ko) 반도체 장치, 표시 장치 및 전자 기기
JP5669426B2 (ja) 半導体装置の作製方法
KR102251817B1 (ko) 반도체 장치 및 그 제조 방법
TWI476915B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 4