CN103872043B - 显示设备及其制造方法 - Google Patents

显示设备及其制造方法 Download PDF

Info

Publication number
CN103872043B
CN103872043B CN201410116654.0A CN201410116654A CN103872043B CN 103872043 B CN103872043 B CN 103872043B CN 201410116654 A CN201410116654 A CN 201410116654A CN 103872043 B CN103872043 B CN 103872043B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
electrode
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410116654.0A
Other languages
English (en)
Other versions
CN103872043A (zh
Inventor
荒井康行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103872043A publication Critical patent/CN103872043A/zh
Application granted granted Critical
Publication of CN103872043B publication Critical patent/CN103872043B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示设备包括：形成于基板之上且用作栅极电极的第一布线；形成于第一布线之上的栅极绝缘膜；设置在栅极绝缘膜之上的第二布线和电极层；以及形成于第二布线和电极层之间的高阻抗氧化物半导体层。在该结构中，第二布线是使用低阻抗氧化物半导体层和低阻抗氧化物半导体层上的导电层的层叠体而构成的，并且电极层是使用低阻抗氧化物半导体层和层叠的导电层的层叠体而构成的，使得用作低阻抗氧化物半导体层的像素电极的区域露出来。

Description

显示设备及其制造方法
本申请是申请日为2009年12月24日、申请号为200910262549.7、发明名称为“显示设备及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及显示设备及其制造方法。另外，本发明涉及具有这种显示设备的电子装置。
背景技术
有许多种金属氧化物，并且有各种各样的金属氧化物的应用。氧化铟是一种公知的材料，被用作液晶显示器等所需的透明电极的材料。
一些金属氧化物具有半导体特性。具有半导体特性的金属氧化物是一种化合物半导体。这种化合物半导体是一种用两种或更多种结合在一起的元素构成的半导体。通常，金属氧化物变为绝缘体。然而，公知的是，依据金属氧化物中所包括的多种元素的组合，金属氧化物也能变为半导体。
已知，某些金属氧化物具有半导体特性，例如，氧化钨、氧化锡、氧化铟和氧化锌。有人已经揭示了一种薄膜晶体管，其沟道形成区域是这种金属氧化物所构成的透明半导体层（参照专利文献1、2、3、4和非专利文献1）。
除了上述单一成分的氧化物以外，多种成分的氧化物也是具有半导体特性的金属氧化物之一。例如，包括同系列的InGaO3(ZnO)m(m:自然数)就是一种公知的材料（非专利文献2、3、4）。
此外，已经证明，上述这种同系列的薄膜可以被用作薄膜晶体管的沟道层（参照专利文献5和非专利文献5、6）。
另外，专利文献6、7揭示了多种技术，通过这些技术可利用氧化锌或In-Ga-Zn-O基氧化物半导体来制造薄膜晶体管并将其用作利用金属氧化物半导体的薄膜晶体管，并且这种薄膜晶体管被用作图像显示设备的开关元件等。
参考文献
专利文献
[专利文献1]日文公布的专利申请No.S60-198861
[专利文献2]PCT国际申请No.H11-505377的日文翻译
[专利文献3]日文公布的专利申请No.H8-264794
[专利文献4]日文公布的专利申请No.2000-150900
[专利文献5]日文公布的专利申请No.2004-103957
[专利文献6]日文公布的专利申请No.2007-123861
[专利文献7]日文公布的专利申请No.2007-96055
[非专利文献]
[非专利文献1]M.W.Prins,K.O.Grosse-Holz,G.Muller,J.F.M.Cillessen,J.B.Giesbers,R.P.Weening,和R.M.Wolf,"A ferroelectric transparent thin-filmtransistor",Appl.Phys.Lett.,17June1996,Vol.68pp.3650-3652
[非专利文献2]M.Nakamura,N.Kimizuka,和T.Mohri,"The Phase Relations inthe In2O3-Ga2ZnO4-ZnO System at1350℃",J.Solid State Chem.,1991,Vol.93,pp.298-315
[非专利文献3]N.Kimizuka,M.Isobe,和M.Nakamura,"Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m=3,4,and5),InGaO3(ZnO)3,andGa2O3(ZnO)m(m=7,8,9,and16)in the In2O3-ZnGa2O4-ZnOSystem",J.Solid State Chem.,1995,Vol.116,pp.170-178
[非专利文献4]M.Nakamura,N.Kimizuka,T.Mohri,和M.Isobe,"HomologousSeries,Synthesis and Crystal Structure of InFeO3(ZnO)m(m:natural number)andits Isostructural Compound",KOTAI BUTSURI(SOLID STATE PHYSICS),1993,Vol.28,No.5,pp.317-327
[非专利文献5]K.Nomura,H.Ohta,K.Ueda,T.Kamiya,M.Hirano,和H.Hosono,"Thin-film transistor fabricated in single-crystalline transparent oxidesemiconductor",SCIENCE,2003,Vol.300,pp.1269-1272
[非专利文献6]K.Nomura,H.Ohta,A.Takagi,T.Kamiya,M.Hirano,和H.Hosono,"Room-temperature fabrication of transparent flexible thin-film transistorsusing amorphous oxide semiconductors",NATURE,2004,Vol.432pp.488-492
发明内容
其沟道形成区域是用氧化物半导体构成的薄膜晶体管的场效应迁移率高于其沟道区域是用非晶硅构成的薄膜晶体管的场效应迁移率。具有用氧化物半导体构成的薄膜晶体管的像素被预期应用于显示设备，比如液晶显示设备、电致发光显示设备或电子纸张。然而，与使用非晶硅的薄膜晶体管相比，使用氧化物半导体的薄膜晶体管需要在生产率方面加以改进。
由此，本发明的目的是，提高具有使用氧化物半导体的薄膜晶体管的像素制造的生产率。
本发明的一个实施方式是一种显示设备，它包括：形成于基板之上的栅极电极；形成于栅极电极之上的栅极绝缘膜；设置于栅极绝缘膜之上的布线和电极层；以及形成于栅极绝缘膜之上的布线和电极层之间的高阻抗氧化物半导体层。在这种显示设备中，所述布线包括第一低阻抗氧化物半导体层以及在第一低阻抗氧化物半导体层之上的第一导电层，所述电极层包括第二低阻抗氧化物半导体层以及用于覆盖第二低阻抗氧化物半导体层的第一部分的第二导电层，并且第二低阻抗氧化物半导体层的第二部分被安排成起到像素电极的作用。
本发明的另一个实施方式是一种显示设备，它包括：形成于基板之上的栅极电极；形成于栅极电极之上的栅极绝缘膜；形成于栅极绝缘膜之上的岛形的高阻抗氧化物半导体层；设置在栅极绝缘膜和高阻抗氧化物半导体层之上的布线和电极层；以及高阻抗氧化物半导体层。在这种显示设备中，所述布线包括第一低阻抗氧化物半导体层以及在第一低阻抗氧化物半导体层之上的第一导电层，所述电极层包括第二低阻抗氧化物半导体层以及用于覆盖第二低阻抗氧化物半导体层的第一部分的第二导电层，并且第二低阻抗氧化物半导体层的第二部分被安排成起到像素电极的作用。
本发明的另一个实施方式是一种显示设备，它包括：在基板之上的布线和电极层；在基板之上的布线和电极层之间的高阻抗氧化物半导体层；形成于高阻抗氧化物半导体层之上的栅极绝缘膜；以及形成于栅极绝缘膜之上的栅极电极。在这种显示设备中，所述布线包括第一低阻抗氧化物半导体层以及在第一低阻抗氧化物半导体层之上的第一导电层，所述电极层包括第二低阻抗氧化物半导体层以及用于覆盖第二低阻抗氧化物半导体层的第一部分的第二导电层，并且第二低阻抗氧化物半导体层的第二部分被安排成起到像素电极的作用。
本发明的另一个实施方式是一种显示设备，它包括：形成于基板之上的岛形的高阻抗氧化物半导体层；在基板和高阻抗氧化物半导体层之上的布线和电极层；形成于高阻抗氧化物半导体层之上的栅极绝缘膜；以及形成于栅极绝缘膜之上的栅极电极。在这种显示设备中，所述布线包括第一低阻抗氧化物半导体层以及在第一低阻抗氧化物半导体层之上的第一导电层，所述电极层包括第二低阻抗氧化物半导体层以及用于覆盖第二低阻抗氧化物半导体层的第一部分的第二导电层，并且第二低阻抗氧化物半导体层的第二部分被安排成起到像素电极的作用。
本发明的另一个实施方式是一种制造显示设备的方法，其中：栅极电极形成于基板之上；栅极绝缘膜形成于栅极电极之上；通过堆叠低阻抗氧化物半导体层以及在低阻抗氧化物半导体层之上的导电层，在栅极绝缘膜之上形成布线和电极层；在栅极绝缘膜之上的布线和电极层之间形成高阻抗氧化物半导体层；以及用于起像素电极作用的电极层的区域所对应的导电层的区域被蚀刻，使得低阻抗氧化物半导体层露出来。
本发明的另一个实施方式是一种制造显示设备的方法，其中：栅极电极形成于基板之上；栅极绝缘膜形成于栅极电极之上；在栅极绝缘膜之上形成岛形的高阻抗氧化物半导体层；通过堆叠低阻抗氧化物半导体层以及在低阻抗氧化物半导体层之上的导电层，在栅极绝缘膜和高阻抗氧化物半导体层之上形成布线和电极层；以及用于起像素电极作用的电极层的区域所对应的导电层的区域被蚀刻，使得低阻抗氧化物半导体层露出来。
本发明的另一个实施方式是一种制造显示设备的方法，其中：通过堆叠低阻抗氧化物半导体层以及在低阻抗氧化物半导体层之上的导电层，在基板之上形成布线和电极层；在基板之上的布线和电极层之间形成高阻抗氧化物半导体层；在高阻抗氧化物半导体层之上形成栅极绝缘膜；在栅极绝缘膜之上形成栅极电极；以及用于起像素电极作用的电极层的区域所对应的导电层的区域被蚀刻，使得低阻抗氧化物半导体层露出来。
本发明的另一个实施方式是一种制造显示设备的方法，其中：在基板之上形成岛形的高阻抗氧化物半导体层；通过堆叠低阻抗氧化物半导体层以及在低阻抗氧化物半导体层之上的导电层，在基板和高阻抗氧化物半导体层之上形成布线和电极层；在高阻抗氧化物半导体层之上形成栅极绝缘膜；在栅极绝缘膜之上形成栅极电极；以及用于起像素电极作用的电极层的区域所对应的导电层的区域被蚀刻，使得低阻抗氧化物半导体层露出来。
当制造具有使用氧化物半导体的薄膜晶体管的像素时，生产率可以提高。相应地，可以低成本地提供具有高电学特性的显示设备。
附图说明
图1A-1B示出了显示设备的制造过程；
图2示出了显示设备的制造过程；
图3A-3C示出了显示设备的制造过程；
图4A-4E示出了显示设备的制造过程；
图5示出了显示设备的制造过程；
图6示出了显示设备的制造过程；
图7示出了显示设备的制造过程；
图8示出了显示设备的制造过程；
图9示出了显示设备的制造过程；
图10A-10B示出了显示设备的制造过程；
图11A-11B示出了显示设备的制造过程；
图12A-12E示出了显示设备的制造过程；
图13A-13B示出了显示设备的制造过程；
图14A-14E示出了显示设备的制造过程；
图15A-15B示出了显示设备的制造过程；
图16A-16B示出了显示设备的制造过程；
图17A-17E示出了显示设备的制造过程；
图18A-18B示出了显示设备的制造过程；
图19A-19E示出了显示设备的制造过程；
图20A-20B示出了显示设备的制造过程；
图21示出了显示设备的制造过程；
图22示出了显示设备的制造过程；
图23A-23C示出了电子装置；
图24A-24B示出了电子装置。
具体实施方式
下文将结合附图描述本发明的各个实施方式。注意到，本发明并不限于下面的描述，因为本领域技术人员很容易理解，在不背离本发明的精神和范围的情况下可以作出各种修改和变化。因此，将要揭示的本发明不应该被解释为受限于下面的实施方式的描述。注意到，在下文所描述的本发明的结构中，相同的标号指代相同的部件或具有相似功能的部件，其解释将省略。
注意到，在每一个附图中，每一个组件的大小或每一个层或区域的厚度在某些情况下为了清晰可见而可能被夸大。因此，比例并不必然限于附图中的比例。
注意到，术语“第一”、“第二”和“第三”仅用于避免多个结构元件的混淆，并不意味着要限制这些结构元件的个数。因此，如果合适的话，在“第一”、“第二”和“第三”互换时也能够进行描述。
[实施方式1]
下面描述一个示例，其中，显示设备的像素是用薄膜晶体管构成的。在本实施方式中，作为示例，描述了液晶显示设备的像素中所包括的薄膜晶体管（在下文中，也被称为TFT）以及连接到TFT的起像素电极作用的电极（简单地，也被称为像素电极）。注意到，本实施方式中所描述的结构不仅可以应用于液晶显示设备，还可以应用于任何显示设备，只要晶体管连接到起像素电极作用的电极就可以。注意到，像素是指元件组，它包括设置在显示设备的每一个像素之中的多个元件，例如，根据电信号来控制显示的元件（比如薄膜晶体管）、起像素电极作用的电极或布线。注意到，像素可以包括滤色片、显示元件等，并且可以对应于一个可控制其照度的彩色组件。因此，例如，对于包括RGB彩色组件的彩色显示设备而言，图像的最小单元包括RGB三个像素，并且可以通过多个像素来获得图像。
注意到，当描述到“A与B彼此连接”时，A与B彼此电连接的情况以及A与B彼此直接连接的情况都是被包括的。此处，A与B各自对应于一物体（例如，设备、元件、电路、布线、电极、端子、导电膜或层）。
注意到，显示设备是指一种包括显示元件的设备，其对比度、照度、反射率、透射率等可通过电磁作用而改变，例如，EL（电致发光）元件（EL元件包括有机物质和无机物质，有机EL元件或无机EL元件）、电子发射器、液晶元件、电子墨水以及电泳元件。
首先，图1A示出了像素的顶视图。注意到，图1A所示的TFT具有底部栅极结构和所谓的共面结构（也被称为底部接触结构），其中，要成为TFT的源极电极和漏极电极的布线层被设置在要成为沟道区域的氧化物半导体层与要成为栅极的布线之间。在图1A所示的像素100中，设置了下列：连接到TFT101的栅极的布线102（也被称为栅极布线或第一布线）；连接到TFT101的电极（也被称为第一端子、第二布线或源极电极）的布线103（也被称为源极布线）；为与布线102同一层设置的布线104（也被称为电容器布线或第三布线），用于保持将要施加到作为显示元件的液晶元件上的电压；按照岛形构成的氧化物半导体层105；起像素电极作用的氧化物半导体层106；以及电极107（也被称为第二端子或漏极电极），它与氧化物半导体层106重迭并且设置成与布线103同处一层。此外，布线103与氧化物半导体层108的布线重迭，后者与氧化物半导体层106相层。
图1B示出了沿着图1A的链式线A-B而获得的横截面结构。在图1B所示的横截面结构中，作为栅极布线的布线102以及作为电容器布线的布线104被设置在基板121之上。栅极绝缘膜122被设置成覆盖布线102和布线104。氧化物半导体层106和氧化物半导体层108被设置在栅极绝缘膜122之上。在氧化物半导体层106之上，电极107被设置在将要连接到TFT101的区域之中。布线103被设置在氧化物半导体层108之上。氧化物半导体层105被设置在布线103与电极107之间且在布线102之上的一个区域中，同时栅极绝缘膜122被插在氧化物半导体层105和布线102之间。起钝化膜作用的绝缘层123被设置成覆盖TFT101。氧化物半导体层106、布线104以及充当电介质的栅极绝缘膜122构成了存储电容器124。
注意到，图1A-1B所示的像素对应于图2所示的基板121之上按矩阵排列的多个像素100中的一个。图2示出了一种结构，其中，像素部分201、栅极线驱动电路202以及源极线驱动电路203被设置在基板121之上。像素100是处于选中状态还是处于非选中状态，这是根据连接到栅极线驱动电路202的布线102所提供的扫描信号而决定的。通过连接到源极线驱动电路203的布线103，向扫描信号所选中的像素100提供视频电压（也被称为视频信号或视频数据）。
图2示出了栅极线驱动电路202以及源极线驱动电路203被设置在基板121之上的结构。或者，可以使用另一种结构，其中栅极线驱动电路202或源极线驱动电路203被设置在基板121之上。此外，也可以只有像素部分201被设置在基板121之上。
图2示出了一个示例，其中，多个像素100按照矩阵（按照条带）排列在像素部分201中。注意到，像素100并非必然按照矩阵来设置。或者，例如，像素100也可以按照δ图案或Bayer排列方式进行排列。作为像素部分201的显示方法，循序渐进法或隔行扫描法都是可以使用的。注意到，在彩色显示时，像素中受到控制的彩色组件并不限于RGB三种颜色（RGB分别对应于红绿蓝），也可以使用超过三种颜色的彩色组件，例如，RGB以及W（W对应于白）、RGB以及黄、青、品红等中的一种等等。此外，在各个彩色元件的点之间，显示区域的大小可以是不同的。
在图2中，布线102和布线103的个数对应于列方向和行方向中的像素的个数。注意到，根据像素中所包括的子像素的个数或像素中的晶体管的个数，布线102的个数和布线103的个数可以增大。或者，可以通过在像素之间共同使用的布线102和布线103，来驱动像素100。
注意到，在图1A中，TFT构成一种形状，使得布线103围绕着电极107（特别是，U形或C形），由此，转移载流子所通过的区域增大了，流动的电流量也增大了。或者，也可以使用另一种形状。例如，可以使用图3A所示的这种结构，其中，氧化物半导体层105按照矩形来构成，布线103和电极107排列成大致彼此平行，同时氧化物半导体层105被插在其间。另外，也可以使用图3B所示的这种结构，其中，以一种与图3A相似的方式按照矩形来构成氧化物半导体层105，并且氧化物半导体层105形成得小于布线103和电极107。如图3A-3B所示，通过改变氧化物半导体层105的大小，可以控制流过TFT101的电流的量。此外，如图3C所示，通过改变围绕着电极的布线的形状以及被布线所围绕的电极的形状并且增大图1A所描述的结构中的布线和电极的个数（其中布线103围绕着电极107），转移载流子所通过的区域就可以进一步增大，流动的电流的量也可以增大。在图3A-3C中，布线102的大小形成得大于氧化物半导体层105，使得氧化物半导体层105可以被充分地遮住以防光线照射到，并且可以减小因光敏性所导致的TFT的特性变化。
注意到，图1A和图3A-3C所示的TFT可以具有不同的结构。例如，可以使用具有两个或更多个栅极的多栅极结构。在多栅极结构中，多个沟道区域是串联连接的。相应地，在这种结构中，多个晶体管是串联连接的。通过使用这种多栅极结构，可以减小截止电流，并且可以增大晶体管的耐受电压（提高可靠性）。
注意到，TFT是一种具有栅极、漏极和源极的至少三个端子的元件。TFT包括在漏极区域和源极区域之间的沟道区域，并且电流可以流过漏极区域、沟道区域和源极区域。因此，因为晶体管的源极和漏极可以根据晶体管的结构、工作条件等而变化，所以很难定义哪一个是源极或漏极。因此，起源极和漏极作用的区域在某些情况下并非被称为源极或漏极。在这种情况下，例如，源极和漏极之一被描述成第一端子，另一个则被描述成第二端子。或者，源极和漏极之一可以被称为第一电极，另一个可以被称为第二电极。或者，源极和漏极之一可以被称为第一区域，另一个可以被称为第二区域。
接下来，基于图1A-1B所示的顶视图和横截面视图，结合附图4A-4E、5-9描述了制造像素的方法。
首先，作为具有透光性质的基板121，可以使用像硼硅酸钡玻璃、硼硅酸铝玻璃这样的玻璃基板，典型的有康宁公司制造的#7059玻璃、#1737玻璃等。注意到，基模可以被设置在基板121上，以防止来自基板121的杂质的扩散，或者改善基板121上所设置的多个元件之间的粘合。
接下来，在基板121的整个表面上形成导电层。之后，执行第一光刻步骤，使得抗蚀剂掩模得以形成。然后，导电层的非必要部分被蚀刻，使得第一布线等（要成为栅极电极的布线102以及要成为电容器布线的布线104）得以形成。此时，执行蚀刻，使得布线102的至少边缘部分具有锥形。图4A示出了这一阶段的横截面图。注意到，这一阶段的顶视图对应于图5。
布线102和布线104最好是用低阻抗导电材料（比如铝或铜）构成。然而，单用铝的缺点是耐热性很低，很容易被腐蚀。因此，铝与具有耐热性的导电材料组合起来使用。作为具有耐热性的导电材料，有可能使用：选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)的元素；以这些元素中的任何作为其成分的合金；包括这些元素中的任何组合的合金；或以这些元素中的任何作为其成分的氮化物。
注意到，TFT中所包括的布线等是可以通过喷墨方法或印刷方法而形成的。相应地，TFT可以在室温下形成，在低真空中形成，或者用大基板来形成。此外，因为TFT在制造时可以不使用光掩膜，所以晶体管的布局可以很容易地改变。此外，因为没必要使用抗蚀剂，所以材料成本可以减小并且步骤的个数也可以减小。另外，抗蚀剂掩模等也可以是通过使用喷墨方法或印刷方法来形成的。当通过喷墨方法或印刷方法仅在必要的部分之上形成抗蚀剂以便用作曝光和显影的抗蚀剂掩模时，与在整个表面上形成抗蚀剂的情况相比可以进一步减小成本。
或者，用多色调（multi-tone）掩模也可以形成具有多种厚度（通常两种厚度）的区域的抗蚀剂掩模，从而形成布线。
接下来，在布线102和布线104的整个表面之上，形成绝缘膜（栅极绝缘膜122）。栅极绝缘膜122是通过溅射方法等而形成的。
例如，通过溅射方法，使用氧化硅膜，形成栅极绝缘膜122。栅极绝缘膜122并不限于这种氧化硅膜，并且可以是单层或包括另一个绝缘膜的多层堆叠，比如氧氮化硅膜、氮化硅膜、氧化铝膜或氧化钽膜。
注意到，较佳地，在形成氧化物半导体膜之前，通过反向溅射，除去栅极绝缘膜122的表面所附着的灰尘，其中，引入氩气以产生等离子体。注意到，若不用氩气，也可以使用氮气、氦气等。或者，可以使用其中添加了氧、氢、N2O等的氩气。或者，可以使用其中添加了Cl2、CF4等的氩气。
接下来，在栅极绝缘膜122的表面上执行等离子体处理，在不暴露于大气的情况下在栅极绝缘膜122之上形成了低阻抗氧化物半导体膜（在本实施方式中，也被称为第一氧化物半导体膜或n＋层）。注意到，作为低阻抗氧化物半导体膜，使用了In-Ga-Zn-O基非单晶膜。此处，用In2O3:Ga2O3:ZnO=1:1:1这样的靶在下列条件下执行溅射：压力是0.4Pa；功率是500W；沉积温度是室温；以及以40sccm的流速引入氩气。尽管故意使用了In2O3:Ga2O3:ZnO=1:1:1这样的靶，但是在某些情况下在该膜形成之后紧接着就形成了其晶粒大小为1-10nm的In-Ga-Zn-O基非单晶膜。注意到，可以这样讲，通过适当调节靶中的成分比例、膜沉积压力（0.1Pa-2.0Pa）、功率（250W-3000W:8英寸）、温度（室温到100℃）、反应溅射的沉积条件等等，晶粒的有或无或者晶粒的密度都可以得到调节，直径大小也可以在1-10nm的范围中得到调节。
低阻抗氧化物半导体膜可以在与先前执行反向溅射的腔室相同的腔室中形成，或者可以在与先前执行反向溅射的腔室不同的腔室中形成。
溅射方法的示例包括：RF溅射方法，其中高频功率源被用作溅射功率源；DC溅射方法；以及脉冲DC溅射方法，其中以脉冲的方式施加偏压。在形成绝缘膜的情况下，主要使用RF溅射方法，在形成金属膜的情况下，主要使用DC溅射方法。
另外，也有一种多源溅射装置，其中可以设置多个不同材料的靶。通过使用这种多源溅射装置，可以在同一腔室中形成不同材料的膜从而堆叠起来，或者通过在同一腔室中同一时刻进行放电，可以形成多种材料的膜。
另外，有一种溅射装置在其腔室内配有磁体系统并且用于磁控溅射，还有一种溅射装置可用于ECR溅射，其中使用了用微波产生的等离子体而没有使用辉光放电。
此外，作为溅射的沉积方法，也有一种反应溅射方法，其中在沉积过程中靶物质与溅射气体成分彼此发生化学反应以形成薄化合物膜；还有一种偏压溅射，其中在沉积过程中向基板施加电压。
接下来，通过溅射方法或真空蒸镀方法，在低阻抗氧化物半导体膜之上，由金属材料形成导电膜。作为导电膜的材料，有选自Al、Cr、Ta、Ti、Mo和W的元素，也有以这些元素中的任何作为其成分的合金，也有含这些元素中的任何组合的合金。此外，针对200℃-600℃的热处理，导电膜最好具有适于该热处理的耐热性。因为单用铝的缺点是耐热性很低，很容易腐蚀，所以将铝与具有耐热性的导电材料结合起来使用。作为与铝结合使用的具有耐热性的导电材料，有可能使用：选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)的元素；以这些元素中的任何作为其成分的合金；包括这些元素中的任何组合的合金；或以这些元素中的任何作为其成分的氮化物。
此处，导电膜具有钛膜的单层结构。或者，导电膜可以具有双层结构，其中，钛膜被叠放在铝膜上。或者，导电膜可以具有三层结构，其中，按顺序层叠着钛膜、包括Nd(Al-Nd)的铝膜以及钛膜。此外，导电膜可以具有包括硅的铝膜的单层结构。
接下来，执行第二光刻步骤，以形成抗蚀剂掩模。然后，非必要的部分被蚀刻，使得形成了氧化物半导体层108和氧化物半导体层106（它们由低阻抗氧化物半导体膜构成）以及布线103和导电层407（它们由导电膜构成）。注意到，层叠着氧化物半导体层108（由低阻抗氧化物半导体膜构成）和布线103（由导电膜构成）的层被称为第二布线，并且层叠着氧化物半导体层106和导电层407的层被称为电极层。此时，湿法蚀刻或干法蚀刻被用作蚀刻方法。例如，通过湿法蚀刻，使用氨和过氧化氢混合物（过氧化氢:氨:水=5:2:2），钛膜的导电膜被蚀刻，以形成布线103和导电层407，并且低阻抗氧化物半导体膜被蚀刻，以形成氧化物半导体层108和氧化物半导体层106。在图4B中，因为导电膜的蚀刻与低阻抗氧化物半导体膜的蚀刻是在同一时刻使用氨和过氧化氢混合物的蚀刻剂进行的，所以，氧化物半导体层108和氧化物半导体层106的边缘部分分别与布线103和导电层407的边缘部分对齐，以形成连续的结构。图4B示出了这一阶段的横截面图。注意到，这一阶段的顶视图对应于图6。
接下来，在栅极绝缘膜122、布线103和导电层407之上，形成了高阻抗氧化物半导体膜（在本实施方式中即第二氧化物半导体膜）。注意到，作为高阻抗氧化物半导体膜，使用了In-Ga-Zn-O基非单晶膜。此处，用靶In2O3:Ga2O3:ZnO=1:1:1在下列沉积条件下执行溅射：压力是0.4Pa；功率是500W；分别以10sccm和5sccm的流速引入氩气和氧气。注意到，最好使用脉冲式直流电源，使用这种电源可以使灰尘减少并且使厚度分布均匀化。
高阻抗氧化物半导体膜的沉积条件不同于低阻抗氧化物半导体膜的沉积条件。例如，在高阻抗氧化物半导体膜的沉积条件下，氧气的流速与氩气的流速之比高于低阻抗氧化物半导体膜的沉积条件下的情况。具体来讲，低阻抗氧化物半导体膜是在稀有气体（比如氩气或氦气）环境（或氧气为10％或更少且氩气为90％或更多的环境）中沉积的，高阻抗氧化物半导体膜是在氧气环境（或包括氩气和氧气且流速之比是1:1或更大的环境）中沉积的。注意到，低阻抗氧化物半导体膜可以按照这样一种方式来形成：先形成高阻抗氧化物半导体膜，然后，用氢等对该膜进行掺杂以重新形成。
注意到，高阻抗氧化物半导体和低阻抗氧化物半导体都用InMO3(ZnO)m(m>0)来表示。注意到，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)和钴(Co)的金属元素中的一种或多种。除了仅以Ga作为M的情况以外，还有一种情况，即Ga与上述金属元素中除Ga以外的任何元素（例如，Ga和Ni，或者Ga和Fe）一起作为M。此外，在氧化物半导体中，在某些情况下，除了作为M被包括进来的金属元素以外，过渡金属元素（比如Fe或Ni）或过渡金属的氧化物作为杂质元素被包括进来。在本说明书中，该薄膜也被称为“In-Ga-Zn-O基非单晶膜”。
在通过溅射方法形成In-Ga-Zn-O基非单晶膜之后，即使在200℃-500℃（通常是300℃-400℃）下热处理10-100分钟，通过X射线衍射（XRD）仍然可以观察到In-Ga-Zn-O基非单晶膜的非晶结构。另外，可以制造这样的TFT，其中，高阻抗氧化物半导体被用于沟道区域，并且其电学特性诸如在栅极电压是±20V时的开关比大于或等于109且迁移率大于或等于10。与使用非晶硅构成的薄膜晶体管相比，使用氧化物半导体膜构成的具有上述电学特性的薄膜晶体管具有更高的迁移率，并且可以高速驱动被设置在像素部分中的这种使用氧化物半导体膜构成的薄膜晶体管。另外，按照一种与上述高阻抗氧化物半导体和低阻抗氧化物半导体相似的方式，通过调节靶中的成分比例、膜沉积压力、功率、温度、反应溅射的沉积条件等，就可以改变In-Ga-Zn-O基非单晶膜的电阻率。
注意到，在本实施方式中，In-Ga-Zn-O基非单晶膜是高阻抗氧化物半导体和低阻抗氧化物半导体的示例。或者，另一种氧化物半导体也可以被用于高阻抗氧化物半导体和低阻抗氧化物半导体，只要根据沉积方法改变其成分比例从而改变氧化物半导体的电阻率并且该氧化物半导体具有透光特性就可以。例如，可以使用Zn-O基氧化物半导体、In-Ti-O基氧化物半导体、In-Zn-O基氧化物半导体或Al-Zn-Sn-O基氧化物半导体。
接下来，执行第三光刻步骤，以形成抗蚀剂掩模，并且高阻抗氧化物半导体膜被蚀刻。通过湿法蚀刻或干法蚀刻，非必要的部分被除去，使得氧化物半导体层105得以形成。图4C示出了这一阶段的横截面图。注意到，这一阶段的顶视图对应于图7。
接下来，执行第四光刻步骤，以形成抗蚀剂掩模401，电极层中所包括的导电层407的非必要的部分被蚀刻，这些非必要的部分对应于起像素电极作用的电极层的区域。然后，与导电层407重迭的低阻抗氧化物半导体层106的部分露出来，使得像素电极125得以形成。图4D示出了这一阶段的横截面图。这一阶段的顶视图对应于图8。
注意到，当氧化物半导体层108和氧化物半导体层106被设置时，布线103和电极107（它们都是导电层）与氧化物半导体层105之间的结是良好的，并且从热这方面看实现了比肖特基结更高的工作稳定性。另外，在TFT101中设置低阻抗氧化物半导体层是有效的，目的是使电阻组件不要形成在与第一端子（要成为源极，用于提供沟道的载流子）或第二端子（要成为漏极，用于吸收沟道的载流子）相接之处。此外，通过使用低阻抗氧化物半导体层，TFT可以具有良好的迁移率，即使是漏极电压很高之时。
注意到，在形成氧化物半导体层105之后，最好在200℃-600℃（通常是300℃-500℃）下执行热处理。此处，在350℃的炉子中氮气环境下执行1个小时的热处理。这种热处理允许氧化物半导体层105的原子重新排列。因为这种热处理释放了禁止载流子移动的应变，所以这种热处理（包括光学退火）是重要的。对热处理的时间选定并没有什么特别的限制，只要在形成氧化物半导体层105之后执行就可以。例如，在形成导电层407之后，可以执行热处理。
此外，露出来的氧化物半导体层105的沟道区域可以经受氧自由基处理。通过氧自由基处理，薄膜晶体管通常可以截止。另外，通过自由基处理，因蚀刻所导致的氧化物半导体层105的破损也可以被修复。自由基处理最好是在氧气或N2O的环境中进行，或者在包括氧气的氮气、氦气或氩气环境中进行。
接下来，抗蚀剂掩模401被除去，绝缘层得以形成。然后，执行第五光刻步骤，以形成抗蚀剂掩模，并且绝缘层被蚀刻，以形成用于覆盖TFT101的绝缘层123。作为绝缘层，可以使用通过溅射方法等获得的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等。该绝缘层可以是单层，也可以是任何上述材料构成的多层的层叠体。充当电介质的栅极绝缘膜122、布线104以及氧化物半导体层106在与布线104重迭的区域中形成了存储电容器124。图4E示出了这一阶段的横截面图。图9示出了这一阶段的顶视图。
这样，可以形成具有底部栅极底部接触n沟道TFT101的像素。这些按照矩阵排列在各个像素中，使得像素部分得以形成，这种像素部分可以被用作制造有源矩阵显示设备的多个板中的一个。在本说明书中，为了方便，这种基板被称为有源矩阵基板。
在有源矩阵液晶显示设备中，按照矩阵排列的像素电极被驱动，使得显示图案形成于屏幕上。更具体地讲，当在选定的像素电极与所选像素电极所对应的对置电极之间施加电压时，该像素电极与对置电极之间所设置的液晶层被光学地调制，并且观看者将这种光学调制识别为显示图案。在起像素电极作用的氧化物半导体层106上，设置了像液晶元件这样的显示元件。
本实施方式并不限于图1A-1B所示的像素。或者，也可以使用另一种结构。作为一个示例，图10A-10B示出了不同于图1A-1B的顶视图和横截面图。注意到，图10B示出了沿着图10A的链式线A-B和C-D而获得的横截面结构。图10A-10B示出了一个示例，其中，起像素电极作用的氧化物半导体层106与起相邻像素的栅极线作用的布线彼此重迭，栅极绝缘膜122被插在氧化物半导体层106和起相邻像素的栅极线作用的布线之间，使得存储电容器124得以形成而且不带有电容器布线。在这种情况下，图1A-1B所示的起电容器布线作用的布线104可以被省略。注意到，在图10A-10B中，与图1A-1B相同的部分是用相同的标号来表示的，其有关描述也与图1A-1B相同。在图10A-10B中，布线102A（用作栅极线）以及布线102B（用作在包括布线102A的像素之前的像素的栅极线）构成存储电容器。因此，因为并不需要设置电容器布线，所以可以改善孔径比例。
本实施方式并不限于图1A-1B的像素结构。或者，也可以使用另一种结构。作为一个示例，图11A-11B示出了不同于图1A-1B的顶视图和横截面图。在图11A-11B中，导电层407的非必要的部分被蚀刻，而不需要在图4D所描述的第四光刻步骤中形成抗蚀剂掩模401，使得与导电层407重迭的低阻抗氧化物半导体层106的部分露出来。在图11A-11B所示的示例中，要成为沟道区域的氧化物半导体层1105被用作蚀刻导电层407的掩模，并且与导电层407重迭的低阻抗氧化物半导体层106的部分可以露出来。因此，使用氧化物半导体层的像素电极的形成以及抗蚀剂掩模的形成可以一次执行。因此，过程可以缩短，抗蚀剂等材料可以减少，使得成本可以减小。注意到，在图11A-11B中，与图1A-1B相同的部分是用相同的标号来表示的，其有关描述也与图1A-1B相同。
按照一种与图4A-4E所示制造方法的描述相似的方式，结合图12A-12E，描述了图11B所示的横截面图。注意到，在图12A-12E所示的制造方法中，与图4A-4E不同之处在于：高阻抗氧化物半导体膜在第三光刻步骤中被处理，以具有一种与图12C所示氧化物半导体层1105相似的形状；以及在第四光刻步骤中不形成抗蚀剂掩模401，与导电层407重迭的低阻抗氧化物半导体层106的部分以这样一种方式露出来，使得如图12D所示那样，在将氧化物半导体层1105用作掩模的情况下导电层407的非必要的部分被蚀刻。因此，使用氧化物半导体层的像素电极的形成以及抗蚀剂掩模的形成可以一次执行。因此，过程可以缩短，抗蚀剂等材料可以减少，使得成本可以减小。
如上所述，使用了本实施方式中所描述的结构，由此，TFT101以及氧化物半导体层106（它起像素电极的作用，并且由低阻抗氧化物半导体构成）可以彼此相连接，不必通过接触孔等，而是直接相连接。直接连接能够确保良好的接触，并且减少步骤的个数（比如打开接触孔这样的步骤），使得生产率可以提高。另外，电极107与氧化物半导体层106（它起TFT101的像素电极的作用，并且由低阻抗氧化物半导体构成）的接触阻抗可以减小。此外，接触孔的个数也可以减小，使得所占据的区域也可以减小。因此，当制造具有使用氧化物半导体的薄膜晶体管的像素时，生产率可以提高。相应地，可以低成本地提供具有高电学特性的显示设备。
如果合适的话，本实施方式可以与其它实施方式所揭示的任何结构组合起来。
[实施方式2]
下面描述一个示例，其中，显示设备的像素是用与上述实施方式不同的薄膜晶体管构成的。
图13A示出了像素的顶视图。注意到，图13A所示的TFT具有底部栅极结构和所谓的交错结构（也被称为顶部接触结构），其中，要成为TFT的源极电极和漏极电极的布线层被设置在要成为沟道区域的氧化物半导体层之上。在图13A所示的像素1300中，设置了：连接到TFT1301的栅极的布线1302（也被称为栅极布线或第一布线）；连接到TFT1301的电极（也被称为第一端子、第二布线或源极电极）的布线1303（也被称为源极布线）；设置为与布线1302同一层的布线1304（也被称为电容器布线或第三布线），用于保持将要施加到作为显示元件的液晶元件上的电压；按照岛形构成的氧化物半导体层1305；起像素电极作用的氧化物半导体层1306；以及电极1307（也被称为第二端子或漏极电极），它与氧化物半导体层1306相重叠并且设置为与布线1303同层。此外，布线1303与氧化物半导体层1308的布线重迭，后者与氧化物半导体层1306同层。
另外，图13B示出了沿着图13A的链式线A-B而获得的横截面结构。在图13B所示的横截面结构中，作为栅极布线的布线1302以及作为电容器布线的布线1304被设置在基板1321之上。栅极绝缘膜1322被设置成覆盖布线1302和布线1304。在栅极绝缘膜1322上，设置了氧化物半导体层1305，并且氧化物半导体层1306和氧化物半导体层1308被设置成覆盖氧化物半导体层1305的一部分。在氧化物半导体层1306之上，电极1307被设置在将要连接到TFT1301的区域之中。布线1303被设置在氧化物半导体层1308之上。起钝化膜作用的绝缘层1323被设置成覆盖TFT1301。氧化物半导体层1306、布线1304以及充当电介质的栅极绝缘膜1322构成了存储电容器1324。
注意到，在层的沉积顺序方面，图13A-13B所示的像素与上述实施方式的图1A-1B所示的像素是不同的。因此，在本实施方式中，按照一种与实施方式1的图4A-4E相似的方式详细描述了像素的制造过程，并且在引用实施方式1的描述的情况下描述了布线的材料等。
接下来，基于图13A-13B所示的顶视图和横截面图，结合图14A-14E，描述了制造像素的方法。
在基板1321的整个表面上，形成导电层。之后，执行第一光刻步骤，以形成抗蚀剂掩模。然后，导电层的非必要部分被蚀刻，使得第一布线等（要成为栅极电极的布线1302以及要成为电容器布线的布线1304）得以形成。图14A示出了这一阶段的横截面图。
接下来，在布线1302和布线1304的整个表面之上，形成绝缘膜（栅极绝缘膜1322）。
接下来，在栅极绝缘膜1322上，形成高阻抗氧化物半导体膜（在本实施方式中即第一氧化物半导体膜）。接下来，执行第二光刻步骤，以形成抗蚀剂掩模，然后，高阻抗氧化物半导体膜被蚀刻。通过湿法蚀刻或干法蚀刻，非必要的部分被除去，使得氧化物半导体层1305得以形成。图14B示出了这一阶段的横截面图。
接下来，在氧化物半导体层1305和栅极绝缘膜1322的表面之上，形成低阻抗氧化物半导体膜（在本实施方式中，也被称为第二氧化物半导体膜或n＋层）。然后，在低阻抗氧化物半导体膜之上，由金属材料构成导电膜。
接下来，执行第三光刻步骤，以形成抗蚀剂掩模。然后，非必要的部分被蚀刻，使得形成了氧化物半导体层1306和氧化物半导体层1308（它们由低阻抗氧化物半导体膜构成）以及布线1303和导电层1407（它们由导电膜构成）。注意到，层叠着氧化物半导体层1308（由低阻抗氧化物半导体膜构成）和布线1303（由导电膜构成）的层被称为第二布线，并且层叠着氧化物半导体层1306和导电层1407的层被称为电极层。通过这种蚀刻，氧化物半导体层1305的一部分（图14C中虚线所表示的部分1405）被蚀刻。因此，氧化物半导体层1305最好形成得很厚。图14C示出了这一阶段的横截面图。
接下来，执行第四光刻步骤，以形成抗蚀剂掩模1401，用作电极层的导电层1407的非必要的部分（即起电极层的像素电极作用的区域）被蚀刻。然后，与导电层1407重迭的低阻抗氧化物半导体层1306的一部分露出来，使得电极1307得以形成。低阻抗氧化物半导体层1306的露出的一部分可以起像素1300的像素电极的作用。图14D示出了这一阶段的横截面图。
注意到，当氧化物半导体层1308和氧化物半导体层1306被设置时，布线1303和电极1307（它们都是导电层）与氧化物半导体层1305之间的结是良好的，并且从热这方面看实现了比肖特基结更高的工作稳定性。另外，在TFT1301中设置低阻抗氧化物半导体层是有效的，目的是使电阻组件不要形成在与第一端子（要成为源极，用于提供沟道的载流子）或第二端子（要成为漏极，用于吸收沟道的载流子）相接之处。此外，通过使用低阻抗氧化物半导体层，TFT可以具有良好的迁移率，即使是漏极电压很高之时。
接下来，抗蚀剂掩模1401被除去，绝缘层得以形成。然后，执行第五光刻步骤，以形成抗蚀剂掩模，并且绝缘层被蚀刻，以形成用于覆盖TFT1301的绝缘层1323。充当电介质的栅极绝缘膜1322、布线1304以及氧化物半导体层1306在与布线1304重迭的区域中形成了存储电容器1324。图14E示出了这一阶段的横截面图。
这样，可以形成具有底部栅极顶部接触n沟道TFT1301的像素。这些像素按照矩阵排列在各个像素中，使得像素部分得以形成，这种像素部分可以被用作制造有源矩阵显示设备的多个板中的一个。
本实施方式并不限于图13A-13B所示的像素。或者，也可以使用另一种结构。作为一个示例，图15A-15B示出了不同于图13A-13B的顶视图和横截面图。注意到，图15B示出了沿着图15A的链式线A-B和C-D而获得的横截面结构。图15A-15B示出了一个示例，其中，起像素电极作用的氧化物半导体层1306与起相邻像素的栅极线作用的布线彼此重迭，栅极绝缘膜1322被插在氧化物半导体层1306和起相邻像素的栅极线作用的布线之间，使得存储电容器1324得以形成而且不带有电容器布线。在这种情况下，图13A-13B所示的起电容器布线作用的布线1304可以被省略。注意到，在图15A-15B中，与图13A-13B相同的部分是用相同的标号来表示的，其有关描述也与图13A-13B相同。在图15A-15B中，布线1302A（用作栅极线）以及布线1302B（用作在包括布线1302A的像素之前的像素的栅极线）构成存储电容器。因此，因为并不需要设置电容器布线，所以可以改善孔径比例。
如上所述，使用了本实施方式中所描述的结构，由此，TFT1301以及氧化物半导体层1306（它起像素电极的作用，并且由低阻抗氧化物半导体构成）可以彼此相连接，不必通过接触孔等，而是直接相连接。直接连接能够确保良好的接触，并且减少步骤的个数（比如打开接触孔这样的步骤），使得生产率可以提高。另外，电极1307与氧化物半导体层1306（它起TFT1301的像素电极的作用，并且由低阻抗氧化物半导体构成）的接触阻抗可以减小。此外，接触孔的个数也可以减小，使得所占据的区域也可以减小。因此，当制造具有使用氧化物半导体的薄膜晶体管的像素时，生产率可以提高。相应地，可以低成本地提供具有高电学特性的显示设备。
如果合适的话，本实施方式可以与其它实施方式所揭示的任何结构组合起来。
[实施方式3]
下面描述一个示例，其中，显示设备的像素是用与上述实施方式不同的薄膜晶体管构成的。
图16A示出了像素的顶视图。注意到，图16A所示的TFT具有顶部栅极结构和所谓的交错结构（也被称为底部接触结构），其中，要成为TFT的源极电极和漏极电极的布线层被设置在要成为沟道区域的氧化物半导体层之下。在图16A所示的像素1600中，设置了下列：连接到TFT1601的栅极的布线1602A（也被称为栅极布线或第二布线）；连接到TFT1601的电极（也被称为第一端子、第一布线或源极电极）的布线1603（也被称为源极布线）；设置为与布线1602A同层的布线1602B（也被称为电容器布线或第三布线），用于保持将要施加到作为显示元件的液晶元件上的电压；具有岛形的氧化物半导体层1605；起像素电极作用的氧化物半导体层1606；以及电极1607（也被称为第二端子或漏极电极），它与氧化物半导体层1606相重叠并且与布线1603同层。此外，布线1603与氧化物半导体层1608的布线重迭，后者与氧化物半导体层1606同层。图16A示出了布线1602B，用作在包括布线1602A的像素之前的像素的栅极线。然后，设置电极1609，电极1609与氧化物半导体层1606和布线1602B重迭，并且构成与布线1603同层。
另外，图16B示出了沿着图16A的链式线A-B和C-D而获得的横截面结构。在图16B所示的横截面结构中，氧化物半导体层1608和氧化物半导体层1606被设置在基板1621上。布线1603被设置在氧化物半导体层1608之上。此外，在用作TFT1601的区域中，电极1607被设置在氧化物半导体层1606上，电极1609被设置在氧化物半导体层1606上与布线1602B重迭的区域中。另外，氧化物半导体层1605被设置在布线1603和电极1607之间，以覆盖布线1603和电极1607的一部分。栅极绝缘膜1622被设置在电极1609上，以覆盖氧化物半导体层1605。在栅极绝缘膜1622上，设置了布线1602A和布线1602B，布线1602A与氧化物半导体层1605重迭并且要成为栅极布线。另外，起钝化膜作用的绝缘层1623被设置成覆盖TFT1601。此外，电极1609、布线1602B以及充当电介质的栅极绝缘膜1622构成了存储电容器1624。
注意到，在层的沉积顺序方面，图16A-16B所示的像素与上述实施方式的图1A-1B所示的像素是不同的。因此，在本实施方式中，按照一种与实施方式1的图4A-4E相似的方式详细描述了像素的制造过程，并且在引用实施方式1的描述的情况下描述了布线的材料等。
接下来，基于图16A-16B所示的顶视图和横截面图，结合图17A-17E，描述了制造像素的方法。
在基板1621上，形成低阻抗氧化物半导体膜（在本实施方式中，也被称为第一氧化物半导体膜或n＋层）。接下来，在低阻抗氧化物半导体膜之上，由金属材料构成导电膜。然后，执行第一光刻步骤以形成抗蚀剂掩模，非必要的部分被蚀刻，使得形成了氧化物半导体层1606和氧化物半导体层1608（它们由低阻抗氧化物半导体膜构成）以及布线1603和导电层1707（它们由导电膜构成）。注意到，层叠着氧化物半导体层1608（由低阻抗氧化物半导体膜构成）和布线1603（由导电膜构成）的层被称为第一布线，并且层叠着氧化物半导体层1606和导电层1707的层被称为电极层。图17A示出了这一阶段的横截面图。
接下来，在基板1621、布线1603和导电层1707之上，形成了高阻抗氧化物半导体膜（在本实施方式中即第二氧化物半导体膜）。接下来，执行第二光刻步骤，以形成抗蚀剂掩模，然后，高阻抗氧化物半导体膜的非必要部分被蚀刻。通过湿法蚀刻或干法蚀刻，非必要的部分被除去，使得氧化物半导体层1605得以形成。图17B示出了这一阶段的横截面图。
接下来，在氧化物半导体层1605、布线1603和导电层1707的整个表面上，形成了绝缘膜。执行第三光刻步骤，以形成抗蚀剂掩模。然后，绝缘膜的非必要部分被蚀刻，使得栅极绝缘膜1622得以形成。注意到，栅极绝缘膜1622是以这样一种方式形成的，使得在形成了存储电容器的那个区域中绝缘膜仍保留。图17C示出了这一阶段的横截面图。
接下来，在栅极绝缘膜1622和导电层1707之上形成导电层之后，执行第四光刻步骤以形成抗蚀剂掩模。然后，导电层被蚀刻，并且非必要的部分被除去，使得第二布线等（要成为栅极电极的布线1602A以及布线1602B）得以形成。图17D示出了这一阶段的横截面图。
接下来，在布线1602A、布线1602B、栅极绝缘膜1622和导电层1707之上，形成绝缘层。然后，执行第五光刻步骤，以形成抗蚀剂掩模，并且绝缘层被蚀刻，以形成用于覆盖TFT1601和存储电容器1624的绝缘层1623。接下来，在将绝缘层1623用作掩模的情况下，充当电极层的导电层1707的非必要部分（即用作电极层的像素电极的区域）被蚀刻。然后，与导电层1707重迭的低阻抗氧化物半导体层1606的一部分露出来，使得电极1607和电极1609得以形成。露出的低阻抗氧化物半导体层1606可以起像素1600的像素电极的作用。图17E示出了这一阶段的横截面图。
注意到，当氧化物半导体层1608和氧化物半导体层1606被设置时，布线1603和电极1607（它们都是导电层）与氧化物半导体层1605之间的结是良好的，并且从热这方面看实现了比肖特基结更高的工作稳定性。另外，在TFT1601中设置低阻抗氧化物半导体层是有效的，目的是使电阻组件不要形成在与第一端子（要成为源极，用于提供沟道的载流子）或第二端子（要成为漏极，用于吸收沟道的载流子）相接之处。此外，通过使用低阻抗氧化物半导体层，TFT可以具有良好的迁移率，即使是漏极电压很高之时。
这样，可以制造具有顶部栅极底部接触n沟道TFT1601的像素。当这些像素按照与各个像素相对应的矩阵进行排列时，可以形成像素部分，并且可以获得用于制造有源矩阵显示设备的多个基板中的一个。
如上所述，使用了本实施方式中所描述的结构，由此，TFT1601以及氧化物半导体层1606（它起像素电极的作用，并且由低阻抗氧化物半导体构成）可以彼此相连接，不必通过接触孔等，而是直接相连接。直接连接能够确保良好的接触，并且减少步骤的个数（比如打开接触孔这样的步骤），使得生产率可以提高。另外，电极1607与氧化物半导体层1606（它起TFT1601的像素电极的作用，并且由低阻抗氧化物半导体构成）的接触阻抗可以减小。此外，接触孔的个数也可以减小，使得所占据的区域也可以减小。因此，当制造具有使用氧化物半导体的薄膜晶体管的像素时，生产率可以提高。相应地，可以低成本地提供具有高电学特性的显示设备。
如果合适的话，本实施方式可以与其它实施方式所揭示的任何结构组合起来。
[实施方式4]
下面描述一个示例，其中，显示设备的像素是用与上述实施方式不同的薄膜晶体管构成的。
图18A示出了像素的顶视图。注意到，图18A所示的TFT具有顶部栅极结构和所谓的共面结构（也被称为顶部接触结构），其中，要成为TFT的源极电极和漏极电极的布线层被设置在要成为沟道区域的氧化物半导体层之上。在图18A所示的像素1800中，设置了下列：连接到TFT1801的栅极的布线1802A（也被称为栅极布线或第二布线）；连接到TFT1801的电极（也被称为第一端子、第一布线或源极电极）的布线1803（也被称为源极布线）；设置为与布线1802A同层的布线1802B（也被称为电容器布线或第三布线），用于保持将要施加到作为显示元件的液晶元件上的电压；按照岛形构成的氧化物半导体层1805；起像素电极作用的氧化物半导体层1806；以及电极1807（也被称为第二端子或漏极电极），它与氧化物半导体层1806相重叠并且设置成与布线1803同层。此外，布线1803与氧化物半导体层1808的布线重迭，后者与氧化物半导体层1806同层。在图18A中，示出了布线1802B，它用作在包括布线1802A的像素之前的像素的栅极线。然后，设置电极1809，电极1809与氧化物半导体层1806和布线1802B重迭，并且构成与布线1803同层。
另外，图18B示出了沿着图18A的链式线A-B和C-D而获得的横截面结构。在图18B所示的横截面结构中，氧化物半导体层1805被设置在基板1821上。另外，氧化物半导体层1808和氧化物半导体层1806被设置成覆盖氧化物半导体层1805的一部分。布线1803被设置在氧化物半导体层1808之上。此外，在用作TFT1801的区域中，电极1807被设置在氧化物半导体层1806上，电极1809被设置在氧化物半导体层1806上与布线1802B重迭的区域中。在电极1809、布线1803、电极1807和氧化物半导体层1805上，设置栅极绝缘膜1822。在栅极绝缘膜1822上，设置了布线1802A和布线1802B，布线1802A与氧化物半导体层1605重迭并且要成为栅极布线。另外，起钝化膜作为的绝缘层1823被设置成覆盖TFT1801。此外，电极1809、布线1802B以及充当电介质的栅极绝缘膜1822构成了存储电容器1824。
注意到，在层的沉积顺序方面，图18A-18B所示的像素与上述实施方式的图1A-1B所示的像素是不同的。因此，在本实施方式中，按照一种与实施方式1的图4A-4E相似的方式详细描述了像素的制造过程，并且在引用实施方式1的描述的情况下描述了布线的材料等。
接下来，基于图18A-18B所示的顶视图和横截面图，结合图19A-19E，描述了制造像素的方法。
在基板1821上，形成高阻抗氧化物半导体膜（在本实施方式中即第一氧化物半导体层）。然后，执行第一光刻步骤，以形成抗蚀剂掩模，并且高阻抗氧化物半导体层的非必要部分被蚀刻。通过湿法蚀刻或干法蚀刻，非必要的部分被除去，使得氧化物半导体层1805得以形成。图19A示出了这一阶段的横截面图。
接下来，形成低阻抗氧化物半导体膜（在本实施方式中，也被称为第二氧化物半导体膜或n＋层）。然后，在低阻抗氧化物半导体膜之上，由金属材料构成导电膜。接下来，执行第二光刻步骤以形成抗蚀剂掩模，非必要的部分被蚀刻，使得形成了氧化物半导体层1806和氧化物半导体层1808（它们由低阻抗氧化物半导体膜构成）以及布线1803和导电层1907（它们由导电膜构成）。注意到，层叠着氧化物半导体层1808（由低阻抗氧化物半导体膜构成）和布线1803（由导电膜构成）的层被称为第一布线，并且层叠着氧化物半导体层1806和导电层1907的层被称为电极层。通过此刻的蚀刻，氧化物半导体层1805的一部分被蚀刻。因此，氧化物半导体层1805最好形成得很厚。图19B示出了这一阶段的横截面图。
然后，在基板1821、氧化物半导体层1805、布线1803和导电层1907之上，形成了绝缘膜。执行第三光刻步骤，以形成抗蚀剂掩模，并且绝缘膜的非必要部分被蚀刻，以形成栅极绝缘膜1822。注意到，栅极绝缘膜1822是以这样一种方式形成的，使得在形成了存储电容器的那个区域中绝缘膜仍保留。图19C示出了这一阶段的横截面图。
接下来，在栅极绝缘膜1822和导电层1907之上形成导电层之后，执行第四光刻步骤以形成抗蚀剂掩模。然后，导电层被蚀刻，并且非必要的部分被除去，使得第二布线等（要成为栅极电极的布线1802A以及布线1802B）得以形成。图19D示出了这一阶段的横截面图。
接下来，在布线1802A、布线1802B、栅极绝缘膜1822和导电层1907之上，形成绝缘层。然后，执行第五光刻步骤，以形成抗蚀剂掩模，并且绝缘层被蚀刻，以形成用于覆盖TFT1801和存储电容器1824的绝缘层1823。接下来，在将绝缘层1823用作掩模的情况下，充当电极层的导电层1907的非必要部分（即用作电极层的像素电极的区域）被蚀刻。然后，与导电层1907重迭的低阻抗氧化物半导体层1806的一部分露出来，使得电极1807和电极1809得以形成。露出的低阻抗氧化物半导体层1806可以起像素1800的像素电极的作用。图19E示出了这一阶段的横截面图。
注意到，当氧化物半导体层1808和氧化物半导体层1806被设置时，布线1803和电极1807（它们都是导电层）与氧化物半导体层1805之间的结是良好的，并且从热这方面看实现了比肖特基结更高的工作稳定性。另外，在TFT1801中设置低阻抗氧化物半导体层是有效的，目的是使电阻组件不要形成在与第一端子（要成为源极，用于提供沟道的载流子）或第二端子（要成为漏极，用于吸收沟道的载流子）相接之处。此外，因为阻抗减小了，所以即使使用很高的漏极电压也能够确保良好的迁移率。
这样，可以制造具有顶部栅极顶部接触n沟道TFT1801的像素。当这些像素薄膜晶体管部分与存储电容器按照与各个像素相对应的矩阵进行排列时，可以形成像素部分，并且可以获得用于制造有源矩阵显示设备的多个基板中的一个。
如上所述，使用了本实施方式中所描述的结构，由此，TFT1801以及氧化物半导体层1806（它起像素电极的作用，并且由低阻抗氧化物半导体构成）可以彼此相连接，不必通过接触孔等，而是直接相连接。直接连接能够确保良好的接触，并且减少步骤的个数（比如打开接触孔这样的步骤），使得生产率可以提高。另外，电极1807与氧化物半导体层1806（它起TFT1801的像素电极的作用，并且由低阻抗氧化物半导体构成）的接触阻抗可以减小。此外，接触孔的个数也可以减小，使得所占据的区域也可以减小。因此，当制造具有使用氧化物半导体的薄膜晶体管的像素时，生产率可以提高。相应地，可以低成本地提供具有高电学特性的显示设备。
如果合适的话，本实施方式可以与其它实施方式所揭示的任何结构组合起来。
[实施方式5]
在本实施方式中，描述了一个示例，其中，实施方式1的图10A-10B所描述的显示设备被应用于发光显示设备。使用电致发光的发光元件是根据发光材料的类型进行分类的，即有机化合物或无机化合物。通常，前者被称为有机EL元件，后者被称为无机EL元件。
在有机EL元件中，电压被施加到发光元件上，使得电子被从电极注入到包括发光有机化合物的层中，空穴被从另一个电极注入到包括发光有机化合物的层中，并且有电流流动。然后，通过这些载流子（电子和空穴）的复合，具有发光特性的有机化合物进入激发态，并且当激发态返回到基态时发出了光。根据这种机制，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构被分成分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括发光层，其中，发光材料的粒子分散在粘合剂中，其发光机制是施主-受主复合光发射，其中，使用了施主能级和受主能级。薄膜型无机EL元件具有一种结构，其中，发光层被夹在电介质层之间，它们进一步被夹在电极之间，并且其光发射机制是使用金属离子的内层电子跃迁的局域型光发射。注意到，此处，是将有机EL元件用作发光元件进行描述的。
图20A-20B示出了有源矩阵发光显示设备。图20A是发光显示设备的平面图，图20B是沿着图20A的Y-Z线获得的横截面图。图21示出了图20A-20B所示的发光显示设备的等效电路。
TFT2001和2002是按照与实施方式1的图10A-10B所示的TFT相似的方式制造的，TFT2001和2002是高度可靠的薄膜晶体管并且包括由In-Ga-Zn-O基非单晶膜构成的氧化物半导体层。注意到，TFT2001和2002可以是按照与实施方式1-4中所示的任何TFT相似的方式进行制造的。
本实施方式的图20A和21所示的发光显示设备包括TFT2001、TFT2002、发光元件2003、电容器2004、源极布线层2005、栅极布线层2006和电源线2007。TFT2001和2002是n沟道TFT。注意到，源极布线层2005、栅极布线层2006、电源线2007以及每个TFT的电极都具有这样一种结构，其中，导电层和氧化物半导体层彼此重迭，其重迭的方式与上述实施方式中所描述的布线和电极相似。
另外，在图20B中，本实施方式的发光显示设备包括TFT2002和用于发光元件2027的第一电极层2020、电致发光层2022和第二电极层2023。注意到，隔膜（partition）可以形成于TFT2002上，并且可以形成发光元件2027以覆盖该隔膜的一部分。
因为在本实施方式中像素中的TFT2002是n沟道晶体管，所以阴极最好被用作连接到像素电极层的第一电极层2020。具体来讲，作为阴极，可以使用一种具有低功函数的材料，比如Ca、Al、CaF、MgAg或AlLi。或者，像素电极层可以被用作第一电极层。
电致发光层2022可以是使用单层构成的，或者是使用多个层叠的层构成的。
使用阳极的第二电极层2023形成于电致发光层2022之上。第二电极层2023可以是使用透光导电材料构成的，比如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡（在下文中被称为ITO）、氧化铟锌、或添加了氧化硅的氧化铟锡。除了上述透光导电膜以外，第二电极层2023也可以是使用氮化钛膜或钛膜构成的。第一电极层2020、电致发光层2022以及第二电极层2023彼此重迭，由此形成了发光元件2027。之后，可以在第二电极层2023和隔膜2021之上形成保护膜，为的是防止氧气、氢气、湿气、二氧化碳等进入发光元件2027中。作为保护膜，也可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
此外，在实际中，较佳的是，用保护膜（比如附着膜或紫外可固化树脂膜）或覆盖材料对完成至图20B所示状态的发光显示设备进行封装（密封），这种保护膜或覆盖材料具有高度气密性且很小的除气作用，使得显示设备不会暴露于外部空气中。
如果合适的话，本实施方式可以与其它实施方式所揭示的任何结构组合起来。
[实施方式6]
在本实施方式中，描述了一个示例，其中，实施方式1的图10A-10B中所描述的显示设备被用于电子纸张（也被称为数字纸张或像纸张的显示器）。
图22示出了有源矩阵电子纸张的横截面结构。TFT2281是按照与实施方式1的图10A-10B所示的TFT相似的方式制造的，TFT2281是高度可靠的TFT并且包括由In-Ga-Zn-O基非单晶膜构成的氧化物半导体层。注意到，TFT2281可以是按照与实施方式1-4中所示的任何TFT相似的方式进行制造的。
图22所示的电子纸张是使用扭转球显示系统的显示设备的示例。扭转球显示系统是指这样一种方法，其中，每一个染成黑色和白色的球形粒子排列在第一电极层和第二电极层之间，并且在第一电极层和第二电极层之间产生电势差以控制球形粒子的取向，使得显示得以执行。
TFT2281电连接到第一电极层2287，球形粒子2289被设置在第一电极层2287和第二电极层2288之间。每一个球形粒子2289具有黑色区域2290a和白色区域2290b，这些区域被填充有液体的腔体2294所围绕着。球形粒子2289周围的空间被填充了填充剂2295，比如树脂（参照图22）。
此外，若不用扭转球，也可以使用电泳元件。因为与液晶显示元件相比电泳元件具有更高的反射率，所以辅助的光是不必要的，更少的功率被消耗，并且即使在很暗的地方也能够识别显示部分。另外，即使在不向显示部分提供电能的时候，曾经显示的图像也可以被维持。相应地，即使具有显示部分的外壳离电波源很远，所显示的图像也能够被存储。
如果合适的话，本实施方式可以与其它实施方式所揭示的任何结构组合起来。
[实施方式7]
在本实施方式中，描述了电子装置的多个示例，它们具有上述实施方式中所描述的显示设备。
图23A示出了一种便携式游戏机，它包括外壳9630、显示部分9631、扬声器9633、操作按键9635、连接端子9636、记录介质插入读取部分9672等等。图23A所示的便携式游戏机可以具有如下功能：读取记录介质中所存储的程序或数据以将它显示在显示部分上；通过无线通信与另一个便携式游戏机共享信息；等等。图23A所描述的便携式游戏机可以具有各种功能，而并不限于上述这些功能。
图23B示出了一种数码相机，它包括外壳9630、显示部分9631、扬声器9633、操作按键9635、连接端子9636、快门按钮9676、成像接收部分9677等等。图23B所示的具有电视接收功能的数码相机可以具有各种功能，比如对静止图像和运动图像进行拍照的功能、自动或手动调节所拍摄的图像的功能、从天线获得各类信息的功能、存储所拍摄的图像或从天线获得的信息的功能以及在显示部分上显示所拍摄的图像或从天线获得的信息的功能。注意到，图23B所示的具有电视接收功能的数码相机可以具有各种功能，而并不限于上述这些功能。
图23C示出了电视机，它可以包括外壳9630、显示部分9631、扬声器9633、操作按键9635、连接端子9636等等。图23C所示的电视机具有如下功能：处理电视电波并将该电波转换成像素信号；处理该像素信号并将该像素信号转换成适于显示的信号；转换像素信号的帧频率；等等。注意到，图23C所示的电视机可以具有各种功能，而并不限于上述这些功能。
图24A示出了一种计算机，它可以包括外壳9630、显示部分9631、扬声器9633、操作按键9635、连接端子9636、定点设备9681、外部连接端口9680等等。图24A所示的计算机可以具有如下功能：在显示部分上显示各种信息（例如，静止图像、运动图像和文本图像）的功能；通过各种软件（程序）来控制处理过程的功能；通信功能，比如无线通信或有线通信；通过使用通信功能连接到各种计算机网络的功能；通过使用通信功能来发送或接收各种数据的功能；等等。注意到，图24A所示的计算机可以具有各种功能，而并不限于上述这些功能。
图24B示出了移动电话，它可以包括外壳9630、显示部分9631、扬声器9633、操作按键9635、麦克风9638等等。图24B所示的移动电话可以具有各种功能，比如显示各种信息（例如，静止图像、运动图像和文本图像）的功能、在显示部分上显示日历、日期、时间等的功能、操作或编辑显示部分上所显示的信息的功能以及通过各种软件（程序）控制处理过程的功能。注意到，图24B所示的移动电话可以具有各种功能，而并不限于上述这些功能。
用于显示本实施方式中所描述的电子装置的信息的显示部分中的TFT可以是通过上述各实施方式中所描述的任何制造方法来构成的。即，如实施方式1中所描述的那样，生产率可以提高，可以低成本地提供具有高电学特性的显示部分的电子装置。
如果合适的话，本实施方式可以与其它实施方式所揭示的任何结构组合起来。
本申请基于2008年12月25日向日本专利局提交的日本专利申请2008-330094，其全部内容引用在此作为参考。

Claims (8)

1.一种半导体器件，包括：
晶体管，包括：
第一氧化物半导体层；
所述第一氧化物半导体层上的第二氧化物半导体层和第三氧化物半导体层；
通过所述第二氧化物半导体层电连接于所述第一氧化物半导体层的源电极；
通过所述第三氧化物半导体层电连接于所述第一氧化物半导体层的漏电极；
在所述第一氧化物半导体层上的栅极绝缘膜；以及
在所述栅极绝缘膜上的栅电极；和
电容器，包括：
在所述第三氧化物半导体层上并与之接触的第一电极，所述第一电极包括与所述晶体管的所述源电极和所述漏电极相同的材料；以及
所述第一电极上的第二电极，
其中，所述第一氧化物半导体层包括凹陷部分，
其中，所述栅电极与所述凹陷部分重迭，
其中，所述第一氧化物半导体层、所述第二氧化物半导体层和所述第三氧化物半导体层中的每一个包括铟、镓和锌，以及
其中，所述第一氧化物半导体层的电阻率大于所述第二氧化物半导体层的电阻率和所述第三氧化物半导体层的电阻率。
2.一种半导体器件，包括：
晶体管，包括：
第一氧化物半导体层；
所述第一氧化物半导体层上的第二氧化物半导体层和第三氧化物半导体层；
通过所述第二氧化物半导体层电连接于所述第一氧化物半导体层的源电极；
通过所述第三氧化物半导体层电连接于所述第一氧化物半导体层的漏电极；
在所述第一氧化物半导体层上的栅极绝缘膜；以及
在所述栅极绝缘膜上的栅电极；和
电容器，包括：
在所述第三氧化物半导体层上并与之接触的第一电极，所述第一电极包括与所述晶体管的所述源电极和所述漏电极相同的材料；以及
所述第一电极上的第二电极，
其中，所述源电极和所述漏电极设置在所述第一氧化物半导体层上，
其中，所述第一氧化物半导体层包括凹陷部分，
其中，所述凹陷部分的厚度小于所述第一氧化物半导体层的与所述第二氧化物半导体层和所述第三氧化物半导体层重迭的部分的厚度，
其中，所述栅电极与所述凹陷部分重迭，
其中，所述第一氧化物半导体层、所述第二氧化物半导体层和所述第三氧化物半导体层中的每一个包括铟、镓和锌，以及
其中，所述第一氧化物半导体层的电阻率大于所述第二氧化物半导体层的电阻率和所述第三氧化物半导体层的电阻率。
3.如权利要求1或2所述的半导体器件，其特征在于，所述第二氧化物半导体层和所述第三氧化物半导体层的每一个与所述第一氧化物半导体层接触。
4.如权利要求3所述的半导体器件，其特征在于，所述第一氧化物半导体层的成分比例不同于所述第二氧化物半导体层的成分比例。
5.如权利要求1或2所述的半导体器件，其特征在于，所述第一氧化物半导体层包括晶体结构。
6.如权利要求1或2所述的半导体器件，其特征在于，所述第一氧化物半导体层具有锥形侧表面。
7.如权利要求1或2所述的半导体器件，其特征在于，所述半导体器件是显示设备。
8.一种包括如权利要求1或2所述的半导体器件的电子设备，其还包括扬声器、操作按键、和天线中的至少一个。
CN201410116654.0A 2008-12-25 2009-12-24 显示设备及其制造方法 Expired - Fee Related CN103872043B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-330094 2008-12-25
JP2008330094 2008-12-25
CN200910262549.7A CN101794770B (zh) 2008-12-25 2009-12-24 显示设备及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910262549.7A Division CN101794770B (zh) 2008-12-25 2009-12-24 显示设备及其制造方法

Publications (2)

Publication Number Publication Date
CN103872043A CN103872043A (zh) 2014-06-18
CN103872043B true CN103872043B (zh) 2019-01-15

Family

ID=42283739

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410116654.0A Expired - Fee Related CN103872043B (zh) 2008-12-25 2009-12-24 显示设备及其制造方法
CN200910262549.7A Active CN101794770B (zh) 2008-12-25 2009-12-24 显示设备及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200910262549.7A Active CN101794770B (zh) 2008-12-25 2009-12-24 显示设备及其制造方法

Country Status (5)

Country Link
US (3) US8441007B2 (zh)
JP (3) JP5459906B2 (zh)
KR (3) KR20100075756A (zh)
CN (2) CN103872043B (zh)
TW (2) TWI545779B (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101962603B1 (ko) 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
WO2011077946A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104867984B (zh) 2009-12-28 2018-11-06 株式会社半导体能源研究所 制造半导体装置的方法
KR101254469B1 (ko) * 2010-04-21 2013-04-15 샤프 가부시키가이샤 반도체 소자, 반도체 소자의 제조방법, 액티브 매트릭스 기판 및 표시장치
KR20180135118A (ko) 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012014786A1 (en) * 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
CN102446913A (zh) 2010-09-30 2012-05-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
US9035298B2 (en) * 2010-12-01 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device, TFT substrate, and method for manufacturing semiconductor device and TFT substrate
JP2012129444A (ja) * 2010-12-17 2012-07-05 Mitsubishi Electric Corp アクティブマトリックス基板、及び液晶装置
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US8421071B2 (en) * 2011-01-13 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory device
TWI487108B (zh) * 2011-01-13 2015-06-01 Prime View Int Co Ltd Metal oxide semiconductor structure and manufacturing method thereof
TWI552345B (zh) * 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9494829B2 (en) * 2011-01-28 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device containing the same
US9023685B2 (en) * 2011-02-28 2015-05-05 Sharp Kabushiki Kaisha Semiconductor device, fabrication method for the same, and display apparatus
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
CN102779942B (zh) * 2011-05-24 2015-11-25 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板及其制作方法
KR101793048B1 (ko) * 2011-06-28 2017-11-21 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
US8847220B2 (en) 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101212392B1 (ko) 2011-10-19 2012-12-13 하이디스 테크놀로지 주식회사 표시장치용 박막트랜지스터 및 그 제조방법
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN102629589B (zh) * 2011-12-27 2013-06-12 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
WO2013151002A1 (ja) * 2012-04-06 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
DE112013002407B4 (de) 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN102832254B (zh) * 2012-09-10 2016-04-06 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板
JP2014082388A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104058363B (zh) * 2013-03-22 2016-01-20 上海丽恒光微电子科技有限公司 基于mems透射光阀的显示装置及其形成方法
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TW201503374A (zh) * 2013-07-01 2015-01-16 Chunghwa Picture Tubes Ltd 氧化物半導體薄膜電晶體
JP2015015440A (ja) * 2013-07-08 2015-01-22 ソニー株式会社 半導体装置およびその製造方法、並びに表示装置および電子機器
CN103474468A (zh) * 2013-07-12 2013-12-25 福建华映显示科技有限公司 氧化物半导体薄膜晶体管
US20150129842A1 (en) * 2013-11-13 2015-05-14 Shenzhen China Star Optoelectronics Technology Co. Ltd. Method For Manufacturing Organic Electroluminescence Device And Organic Electroluminescence Device Manufactured With Same
CN103560211B (zh) * 2013-11-13 2017-04-05 深圳市华星光电技术有限公司 有机电致发光器件的制作方法及制作的有机电致发光器件
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
KR102141168B1 (ko) 2014-01-15 2020-08-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
CN110176482B (zh) 2014-07-25 2023-08-08 株式会社半导体能源研究所 显示装置及电子设备
TW201606999A (zh) * 2014-08-01 2016-02-16 中華映管股份有限公司 畫素結構及其製造方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102015108532A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
JP6584157B2 (ja) * 2015-06-08 2019-10-02 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法
CN106298799B (zh) * 2015-06-10 2020-03-13 南京瀚宇彩欣科技有限责任公司 像素结构及其制造方法
CN106298800A (zh) * 2015-06-10 2017-01-04 南京瀚宇彩欣科技有限责任公司 像素结构及其制造方法
CN105206626B (zh) * 2015-11-09 2018-11-20 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
JP6802653B2 (ja) * 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
JP6756560B2 (ja) * 2016-09-27 2020-09-16 株式会社ジャパンディスプレイ 表示装置
WO2018150620A1 (ja) * 2017-02-16 2018-08-23 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法
JP6345842B2 (ja) * 2017-05-02 2018-06-20 株式会社半導体エネルギー研究所 半導体装置
JP2019053105A (ja) * 2017-09-13 2019-04-04 シャープ株式会社 表示パネル用基板の製造方法
US11067884B2 (en) * 2018-12-26 2021-07-20 Apple Inc. Through-display optical transmission, reception, or sensing through micro-optic elements
US10838556B2 (en) 2019-04-05 2020-11-17 Apple Inc. Sensing system for detection of light incident to a light emitting layer of an electronic device display
US11611058B2 (en) 2019-09-24 2023-03-21 Apple Inc. Devices and systems for under display image sensor
US11527582B1 (en) 2019-09-24 2022-12-13 Apple Inc. Display stack with integrated photodetectors
US11592873B2 (en) 2020-02-14 2023-02-28 Apple Inc. Display stack topologies for under-display optical transceivers
US11295664B2 (en) 2020-03-11 2022-04-05 Apple Inc. Display-synchronized optical emitters and transceivers
US11327237B2 (en) 2020-06-18 2022-05-10 Apple Inc. Display-adjacent optical emission or reception using optical fibers
US11487859B2 (en) 2020-07-31 2022-11-01 Apple Inc. Behind display polarized optical transceiver
US11839133B2 (en) 2021-03-12 2023-12-05 Apple Inc. Organic photodetectors for in-cell optical sensing
CN113824235B (zh) * 2021-09-15 2024-04-05 哈尔滨电气动力装备有限公司 10kV级电机绝缘系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252134A (zh) * 2007-02-22 2008-08-27 株式会社半导体能源研究所 半导体装置

Family Cites Families (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2741336B2 (ja) * 1993-11-26 1998-04-15 エヌ・ティ・ティ移動通信網株式会社 帯域拡散信号受信機の周波数誤差補正装置
JPH0895086A (ja) * 1994-09-22 1996-04-12 Casio Comput Co Ltd 液晶表示素子用アクティブマトリクスパネルとその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2914336B2 (ja) * 1997-02-19 1999-06-28 株式会社日立製作所 液晶表示装置
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6774397B2 (en) * 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003150107A (ja) 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005041311A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever
KR100585410B1 (ko) 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7302211B2 (en) * 2004-09-17 2007-11-27 Sharp Kabushiki Kaisha Charging apparatus and image forming apparatus with plated electrode
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7582904B2 (en) 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
WO2006123846A1 (en) * 2005-05-18 2006-11-23 Industry-Academic Cooperation Foundation, Yonsei University Hollow fiber membrane module and method for making thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073561A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP4904789B2 (ja) 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5204959B2 (ja) 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
US20080158217A1 (en) * 2006-12-28 2008-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5007171B2 (ja) * 2007-02-13 2012-08-22 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008270241A (ja) 2007-04-16 2008-11-06 Mitsubishi Electric Corp アクティブマトリクス表示装置及びその製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5525778B2 (ja) 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032638A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI529949B (zh) 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252134A (zh) * 2007-02-22 2008-08-27 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
TW201037839A (en) 2010-10-16
JP6030182B2 (ja) 2016-11-24
US20100163865A1 (en) 2010-07-01
US20140124779A1 (en) 2014-05-08
US8441007B2 (en) 2013-05-14
KR101738379B1 (ko) 2017-05-22
JP2010170110A (ja) 2010-08-05
KR20150018480A (ko) 2015-02-23
CN101794770A (zh) 2010-08-04
CN103872043A (zh) 2014-06-18
US20130234136A1 (en) 2013-09-12
TW201530786A (zh) 2015-08-01
CN101794770B (zh) 2014-04-30
US9112043B2 (en) 2015-08-18
TWI545779B (zh) 2016-08-11
US8629434B2 (en) 2014-01-14
KR101634606B1 (ko) 2016-06-29
JP5459906B2 (ja) 2014-04-02
TWI493721B (zh) 2015-07-21
JP5841622B2 (ja) 2016-01-13
KR20160089319A (ko) 2016-07-27
KR20100075756A (ko) 2010-07-05
JP2015164205A (ja) 2015-09-10
JP2014116617A (ja) 2014-06-26

Similar Documents

Publication Publication Date Title
CN103872043B (zh) 显示设备及其制造方法
CN101794821B (zh) 薄膜晶体管和显示装置
US9281358B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN104465394B (zh) 半导体装置及半导体装置的制造方法
CN104064473B (zh) 制造半导体装置的方法
CN103985765B (zh) 半导体器件
KR102437444B1 (ko) 표시 장치
CN101800248B (zh) 薄膜晶体管和显示器件
CN102509736B (zh) 半导体器件和用于制造该半导体器件的方法
CN101894759A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190115

Termination date: 20211224