KR100384255B1 - 반도체칩용컴플리언트인터페이스 - Google Patents

반도체칩용컴플리언트인터페이스 Download PDF

Info

Publication number
KR100384255B1
KR100384255B1 KR1019970701682A KR19970701682A KR100384255B1 KR 100384255 B1 KR100384255 B1 KR 100384255B1 KR 1019970701682 A KR1019970701682 A KR 1019970701682A KR 19970701682 A KR19970701682 A KR 19970701682A KR 100384255 B1 KR100384255 B1 KR 100384255B1
Authority
KR
South Korea
Prior art keywords
support structure
compliant
chip
liquid
pad
Prior art date
Application number
KR1019970701682A
Other languages
English (en)
Other versions
KR970706713A (ko
Inventor
코박 즈래타
디스테파노 토마스
미첼 크레익
Original Assignee
테세라, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테세라, 인코포레이티드 filed Critical 테세라, 인코포레이티드
Publication of KR970706713A publication Critical patent/KR970706713A/ko
Application granted granted Critical
Publication of KR100384255B1 publication Critical patent/KR100384255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09081—Tongue or tail integrated in planar structure, e.g. obtained by cutting from the planar structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩과 그 지지 기판 사이의 열팽창 계수의 불일치를 조절하도록 반도체 칩(120)과 그 지지 기판 사이에 평면 컴플라이언트 인터페이스를 제공하는 방법 및 장치에 관한 것이다. 상기 컴플라이언트 인터페이스는 인접 패드들 사이의 통로(117)을 한정하는 복수의 컴플라이언트 패드(110)으로 구성된다. 상기 패드들은 가요성 막 칩 캐리어(100)와 상기 칩 사이에서 일반적으로 압축된다. 컴플라이언트 충전자(170)는 제어된 두께를 갖는 균일한 캡슐 봉입층을 형성하도록 상기 통로내에 추가로 배치된다.

Description

반도체 칩용 컴플라이언트 인터페이스{COMPLIANT INTERFACE FOR A SEMICONDUCTOR CHIP}
인쇄 배선 기판상의 영역을 더 효율적으로 사용하기 위하여 시도할 때, 반도체 칩 제조자는 최근에 핀 그리드 어레이("PGA") 및 주변 리드형(perimeter leaded) 4 중 평면 팩(quad flat pack,"QFP")과 같은 더 크고 번거로운 상호접속 표준에서 볼 그리드 어레이("BGA")와 같은 더 작은 표준으로 전환되어 가고 있다. BGA 기술을 사용하면, 반도체 칩은 일반적으로 "플립-칩(flip-chip)" 기술에서와 같이 땜납 접속을 사용하여 자체의 지지 기판에 상호접속된다. 그러나, 기판에 접촉하는 칩을 상호접속시키는데 땜납만이 사용될 때, 땜납의 칼럼(column)은 통상적으로 땜납의 구조의 집적도(integrity)를 유지하기 위해 짧게 되도록 설계된다. 이것은 지지 기판에 대한 칩의 열 팽창 계수("TCE")의 차이에 의한 기계적인 스트레스에 기인한 땜납 균열에 대한 민감도를 더욱 증가시키는 최소 탄성 땜납 접속 특성으로 귀결되어 땜납 접속의 신뢰도를 감소시킨다. 다시 말하면, 사용 중에 칩의 온도가 상승하면, 칩과 기판은 둘다 팽창하고, 온도가 낮아지면, 칩과 기판은 둘다 수축한다. 여기서 발생하는 문제점은 칩과 기판이 다른 비율로 다른 시간에 팽창 및 수축하여, 그들 사이의 상호접속부에 스트레스를 가한다는 것이다. 반도체 칩의 외형상이 크기가 계속적으로 감소될 때, 주어진 영역으로 패키지되는 칩의 수가 더 많아질 것이고, 이들 칩의 각각에 의해 방산된 열은 열적 불일치 문제에 더 큰 영향을 미칠 것이다. 이것은 칩에 대한 높은 컴플라이언트 상호접속 스켐에 대한 요구를 더욱 증가시킨다.
땜납 균열 문제는 멀티칩 모듈에서와 같이 하나 이상의 반도체 칩이 패키지에 장착될 때 악화된다. 멀티칩 모듈은 더욱 대중화되고 있지만, 더 많은 칩들이 함께 패키지될수록 더 많은 열이 각 패키지에 의해 방출될 것이고, 결국 패키지와 그 지지 기판 사이의 상호접속이 열적 사이클링에 기인하여 더 큰 기계적 스트레스를 겪을 것이다. 또한, 더 많은 칩들이 멀티칩 모듈로 집적될수록 각 패키지는 추가의 상호접속을 요구하며 그것에 의해 모듈과 그 지지 기판 사이의 상호접속의 전체 강직성(rigidity)을 증가시킨다.
상호접속의 한 해결책은 땜납을 보강하도록 각 땜납 칼럼내에 와이어를 삽입함으로써 상술된 땜납 균열 문제를 해결하려고 노력하여 그것에 의해 땜납 지지대 를 더 높게 더 탄성적으로 만든 Grabbe에게 허여된 미국 특허 제4,642,889호에 "Compliant Interconnection and Method Therefor"란 명칭으로 개시되어 있다. 다른 한 해결책은 땜납의 외부의 둘레에 와이어를 나선형으로 감는 것을 포함한다.추가의 해결책은 Dibble 등에게 허여된 "Applying Solder to High Density Substrates"란 명칭의 미국 특허 제5,316,788호에서 개시된 바와 같이, 땜납과 높은 리드(lead) 땜납의 결합을 제공하는 것을 포함한다.
다른 종래 기술의 해결책은 TCE 불일치에서 기인된 스트레스를 감소시키기 위해, 칩과 지지 기판 사이에 배치된 언더필(underfill) 물질을 사용한다. 언더필 물질이 없으면, 이 스트레스는 일반적으로 땜납 볼들의 가장 약한 부분에 집중된다. 언더필 물질은 땜납 볼들의 전체 표면상에 이러한 스트레스가 더욱 일정하게 분포되도록 한다. 언더필 물질의 사용예는 미국 특허 제5,194,930호, 제5,203,076호 및 제5,249,101호에서 찾을 수 있다. 이들 종래 기술의 해결책의 모두는 열 사이클링에서 기인되는 상호접속에 의해 지탱되는 전단(剪斷) 스트레스를 감소시키는데 도움이 된다. 그러나, 이들 해결책의 각각은 또한 불충분한 컴플라이언시 (compliancy) 및 공정 비용과 같은 큰 문제점을 가지고 있다.
본 발명의 양수인에게 공통적으로 양도된 여러 발명은 열 사이클링 문제를 효율적이지만, 다른 방식으로 다룬다. 예를 들어, 미국 특허 제5,148,266호는 개선된 반도체 칩 어셈블리 및 그 제조 방법을 개시한다. 상기의 '266호 특허에 나타나 있는 바와 같이, 반도체 칩은 바람직하게는 가요성인 시트형 삽입자를 사용하여 기판에 접속될 수 있다. 삽입자는 칩의 상부의 접촉 유지 표면을 덮는다. 삽입자의 제1 표면은 칩을 향해 면하고, 제2 표면은 칩으로부터 이격하여 면한다. 전기 단자가 삽입자의 제2 표면에 제공되고 삽입자에는 자체를 통해 연장하는 개구가 제공된다. 가요성 리드는 칩상의 접촉부와 삽입자의 제2 표면상의 단자 사이의 이들 개구를 통해 연장한다. 단자들은 기판에 접착될 수 있다. 단자들이 칩상의 접촉부와 관련하여 이동가능하기 때문에, '266호 특허에 기재되어 있는 장치는 열 사이클링에서 기인되는, 기판에 대한 칩 팽창의 차이에 뛰어난 저항력을 제공한다. '266호 특허에 기재되어 있는 삽입자는 단자와 칩 사이에 배치된 컴플라이언트 층을 또한 포함할 수 있다.
1993년 9월 20일에 출원되어 공통적으로 양수되어 계류중인 미국 특허 출원 번호 제08/123,882호는 칩을 칩 캐리어상에서 소정의 거리만큼 이격시키는 단계와, 칩과 캐리어 사이의 갭에 액체를 유입시키는 단계를 포함하는 칩과 칩 캐리어 사이에 인터페이스를 형성하는 방법을 개시한다. 바람직하게는, 액체는 갭으로의 유입0후 탄성층으로 경화되는 탄성 중합체이다. 다른 바람직한 실시예에서, 칩 캐리어상의 단자는 평탄화되거나 또는 단자들을 플레이트를 갖는 고정된 수직 위치로 변형함으로써 수직으로 배치되며, 액체는 그후 칩 캐리어 및 칩 사이에서 경화된다.
상술된 공통 소유의 발명의 긍정적인 결과에도 불구하고, 더 나아진 개량이 요구될 수 있을 것이다.
본 발명은 통상적으로 반도체 칩용 컴플라이언트(compliant) 인터페이스를 제공하는 것에 관한 것으로, 특히, 반도체 칩과 인쇄 배선 기판과 같은 지지 구조의 사이의 열 팽창 계수의 불일치의 차이를 조절하도록 컴플라이언트 인터페이스를 제공하는 방법 및 장치에 관한 것이다.
도 1은 본 발명에 따르는 복수의 컴플라이언트 패드를 갖는 컴플라이언트 반도체 칩 인터페이스의 일 실시예의 측면도이다.
도 2는 컴플라이언트 패드 사이의 통로가 본 발명에 따른 경화 가능한 액체로 채워져 있는 도 1에 도시되어 있는 실시예의 측면도이다.
도 3A 및 도 3B는 본 발명의 추가적인 실시예에 따르는 컴플라이언트 패드를 형성하는데 사용되는 마스크와 탄성 중합체의 측면도이다.
도 4A~4C는 본 발명의 추가적인 실시예에 따르는 단자의 위치에 관련하여 여러 개의 상이한 패드 형상과 표시의 평면도이다.
도 5A 및 도 5B는 본 발명의 추가적인 실시예에 따르는 지지 구조와 컴플라이언트 패드의 사시도 및 측면도이다.
도 5C는 복수개의 캡슐 봉입된 칩이 컴플라이언트 패드에 접하도록 되어 있는 도 5A 및 도 5B에 도시되어 있는 실시예의 측면도이다.
도 6은 본 발명의 추가적인 실시에에 따르는 웨이퍼와 지지 구조 사이에 형성되어 있는 컴플라이언트 인터페이스의 측면도이다.
도 7은 본 발명의 추가적의 실시예에 따르는 유지 소자내의 홀내에 배치된 복수의 컴플라이언트 패드의 측면도이다.
도 8은 열 스프레더(heat spreader)와 지지 구조 사이에 컴플라이언트 인터페이스를 갖는 본 발명의 추가적인 실시예의 측면도이다.
본 발명은 칩과 그 지지 구조 사이의 일반적으로 큰 열 팽창 불일치를 조절하도록 반도체 칩에 컴플라이언트 인터페이스를 제공하는 방법 및 장치에 관한 것이다.
특히, 본 발명의 하나의 양태는 제어된 두께를 갖는 컴플라이언트 캡슐 봉입층으로 일반적으로 구성되는 반도체 칩용 컴플라이언트 인터페이스를 제조하는 방법을 제공한다. 표면을 갖는 가요성의 실질적으로 연장불가능한 유전체막과 같은 제1 지지 구조가 제공된다. 복수의 컴플라이언트 패드가 제1 지지 구조의 제1 표면에 부착되고, 임의의 2 개의 인접 컴플라이언트 패드가 그 사이의 통로(channel)를 한정한다. 컴플라이언트 패드를 제1 지지 구조에 부착하는 것은 다수의 상이한 방식으로 달성될 수 있다. 일 실시예에서, 자체를 통해 연장하는 복수의 홀을 갖는 스텐실(stencil) 마스크가 지지 구조의 제1 표면의 상부에 위치된다. 마스크내의 홀들은 경화 가능한 액체 탄성 중합체로 채워진다. 바람직하게는, 액체 탄성 중합체는 마스크가 탄성 중합체를 경화하기 전에 제거될 수 있게 하기에 충분한 점도의 두께를 갖는다. 마스크가 제거된 후에, 가열 또는 자외선광에 노출에 의해 탄성 중합체는 적어도 부분적으로 경화된다. 충전 단계는 탄성 중합체가 마스크의 홀로 증착되게 하기 위해 마스크의 노출 표면을 가로질러 액체 탄성 중합체를 스크리닝함으로써 달성될 수 있다. 탄성 중합체를 각각의 홀로 각각 분배하는 것 등의 다른 방법이 또한 적절할 수도 있다. 그러므로, 실질적으로 모든 인접 패드들 사이에 통로(channel)을 갖는 컴플라이언트 패드의 어레이를 포함하는 어셈블리가 제공된다. 공정의 이 단계에서, 패드의 수직 높이가 극도로 균일할 필요는 없다.
추가의 단계에서, 패드의 어레이를 포함하는 어셈블리가 제2 지지 구조에 사용된다. 일 실시예에서, 제2 지지 구조는 제1 표면상에 복수의 접촉부를 갖는 반도체 칩이다. 칩의 제1 표면은 컴플라이언트 패드의 어레이에 접하고, 접촉부는 지지 구조의 제2 측면상의 대응하는 복수의 단자에 전기 접속된다. 일반적으로, 칩의 제 1 표면은 패드를 향해 눌려져서 그 패드들을 압축하며, 따라서 칩이 제1 표면의 전반에 걸쳐 균일하게 지지되게 하고, 또한 칩의 제1 표면에 대해 제1 지지 구조 또는 가요성 유전체막을 평탄하게 한다. 유전체막이 자체상에 단자를 갖는 경우, 단자들은 바람직하게는 이 단계중에 서로 동일 평면상에 유지된다. 예를 들어, 유전체막 및 칩은 한 쌍의 대향 플래튼(platen) 사이에 유지될 수 있고, 그 결과 단자들이 하나의 플래튼상에 유지되고, 실질적으로 동일 평면상의 상태로 된다. 경화 가능한 액체 탄성 중합체와 같은 컴플라이언트 충전자(filler)는 칩과 지지 구조 사이의 통로로 주입되고, 칩과 지지 구조가 제 위치에 유지될 때 컴플라이언트 패드 둘레에 주입된다. 탄성 중합체는 칩과 지지 구조 사이에 실질적으로 균일하고 평탄한 컴플라이언트층을 형성하도록 경화될 수 있다.
추가의 실시예에서, 제2 지지 구조는 복수의 칩을 포함한다. 컴플라이언트 패드의 어레이는 여러 칩들을 동시에 덮기에 충분할 정도로 크다. 이 방법은 각각의 칩으로 분리될 수 있거나 또는 멀티칩 모듈로 사용될 수 있는 다중 칩용 컴플라이언트 인터페이스를 형성하는데 사용될 수 있다. 이러한 방법은 또한 각각의 칩들이 분리되기 전에 반도체 웨이퍼용 컴플라이언트 인터페이스를 형성하는데 사용될 수도 있다. 컴플라이언트 인터페이스가 형성된 후에, 웨이퍼는 각각의 칩으로 또는 멀티칩 모듈로 전단될 수 있다.
추가의 실시예는 유지 소자를 사용하여 제 위치에 유지되는 컴플라이언트 패드의 어레이를 제공한다. 패드는 칩 또는 지지 기판의 표면중 하나에 가요성을 가지고 위치된다. 유지 소자는 그후 제거되고, 패드는 칩과 지지 기판 사이에서 압축된다. 액체 탄성 중합체가 이 실시예에서 기술되어 있는 바와 같이 인접 패드들 사이의 통로로 주입된다.
패드 또는 패드/주입 탄성 중합체 결합은 칩과 지지 기판 사이의 열팽창 계수의 불일치를 효율적으로 조절하는 컴플라이언트 평면 인터페이스를 제공하여, 그것에 의해 그 사이의 접속부 상의 스트레스를 많이 경감시킨다. 상기 조합은 수분 및 오염물질을 피하기 위한 유효한 캡슐 봉입을 제공한다.
본 발명의 상기 및 다른 목적 및 장점은 첨부된 도면과 함께 바람직한 실시예의 상세한 설명으로부터 더 잘 이해할 수 있게 될 것이다.
도 1 및 도 2는 본 발명에 따르는 칩 크기 패키지 실시예의 측면도이다. 제1 및 제2 표면을 가진 지지 구조(100)가 제공된다. 지지 구조(100)는 실질적으로 강성, 반강성 또는 가요성일 수 있다. 그러나 일반적으로, 지지 구조(100)는 가요성으로 이루어지지만, 바람직하게는 Dupont Chemical Corp.에서 실용화된 25 미크론과 75 미크론 사이의 근사 두께의 KaptonTM"E"와 같은 중합체로 이루어진 실질적으로 연장불가능한 유전체막으로 이루어질 수도 있다. 또한, 유전체막(100)은 일반적으로 그 제2 표면상에 도전성 단자(140)를 갖는다.
복수의 유전성 컴플라이언트 패드(110)가 유전체막(100)의 제1 표면에 부착된다. 컴플라이언트 패드(110)는 일반적으로 굳은 틱소트로픽(thixotropic) 점도를 얻기 위해 약 5-10%의 발연 실리카(fumed silica)와 함께 "SylgardTM"으로 알려진 Dow Corning 실리콘 탄성 중합체 577과 같은 경화 가능한 액체 탄성 중합체 재료로 제조된다. 이 컴플라이언트 패드(110)의 높이는 이 막의 제1 표면에서 패드의 베이스로부터 패드의 정점까지 측정함으로써 정해진 바와 같이 공칭적으로 균일하다. 그러나, 높이의 정확한 균일성은 아래에 논의되는 바와 같이 임계적이지 않다. 각 패드(110)의 폭 대 높이의 비는 양호한 패드 구조 집적성을 유지하기 위해 약 2 대 1(2:1) 이상인 것이 바람직하다. 각 패드는 약 300㎛ 내지 2000㎛ 사이에서 막 (100)의 제1 표면과 그 접합점에서 측정된 폭 또는 직경을 갖는 것이 바람직하다. 패드는 중심간 거리 또는 각 패드의 최소 폭보다 큰--바람직하게는 각 패드의 최대폭보다 큰-- "피치"를 갖는 그리드 패턴으로 배열된다. 그러므로, 상호 인접한 패드의 각 쌍은 그들 사이의 통로(117)을 한정하고, 모든 통로는 실질적으로 연속적인 그리드 형의 통로(117)을 형성하도록 서로 상호접속된다. 패드 피치와 그에 의하여 형성되는 통로(117)의 폭은 아래에 더 상세하게 기술되는 바와 같이, 컴플라이언트 충전재(170)가 통로(117)로 주입되게 하기 위해 충분히 커야 한다.
도 3A 및 도 3B에 도시되어 있는 바와 같이, 컴플라이언트 패드(110)는 일반적으로 상부 및 하부 표면을 가지고 자체를 통해 연장하는 복수의 홀(90)을 더 갖는 스텐실 마스크(80)를 사용하여 유전체막(100)에 형성 및 부착된다. 바람직한 실시예에서, 마스크(80)의 하부 표면은 유전체막(100)의 제1 표면의 상부에 위치되고, 경화 가능한 액체 탄성 중합체는 홀(90)의 각각으로 증착되기 위해 마스크(80)의 제1 표면 전반에 걸쳐 문질러서 도포되거나(wiped) 또는 스크리닝된다. 탄성 중합체가 충분히 점성적 또는 틱소트로픽(thixotropic)하면, 마스크는 통상 제거되고 패드는 경화된 탄성 중합체의 "스킨"을 생성하도록 자외선 광에 중합체를 노출하고, 이어서 가열 단계에 의해 중합체를 경화 또는 부분 경화시키는 등의, 가열 또는 자체를 자외선 광에 노출시키는 것 또는 그 모두의 조합을 사용하여 경화 또는 부분 경화된다. Dow 577 탄성 중합체의 경우에, 탄성 중합체는 일반적으로 약 125℃로 40 분동안 가열된다. 마스크(80)는 경화 단계 후에 또한 제거될 수 있다. 이 경우에, 탄성 중합체는 경화하기 시작했을 때의 마스크 내에 있는 홀(90)의 형상으로 될 것이다. 그러므로, 도 3A의 패드(100)는 실질적으로 평탄한 상부 표면을 갖는 원통형의 형상일 것이다. 마스크(80)가 경화 단계 중에 유전체막(100) 상부에 남아있다면, 패드는 탄성 중합체가 경화할 때 마스크의 제1 표면상의 각 홀(90)의 노출된 상부 에지에서 마스크(80)에 부분적으로 고착할 수 있다. 이것이 패드(110)의 집적도를 유지하면서 마스크(80)를 제거하는 것을 어렵게 한다. 이 문제는 도 3B에 도시되어 있는 교호 스텐실 마스크(85)를 사용하여 효율적으로 해결될 수 있으며, 여기에서 마스크내의 각 홀은 마스크(85)의 하부 표면상에서보다는 마스크 (85)의 상부 표면상에서 더 작은 상부 에지 둘레를 갖는다. 각 홀의 더 작은 둘레는 컴플라이언트 패드(110)의 마스크(85)로의 부착의 강도를 감소시킨다. 그러나, 도 3B에 도시되어 있는 실시예의 엔클로저(enclosure)(95)의 형상으로 인해, 액체 탄성 중합체는 일반적으로 엔클로저(95)가 완전히 충전되게 하기 위해 2 방향으로 마스크의 제1 표면 전반에 걸쳐 스크리닝되어야 한다. 탄성 중합체는 엔클로저(95)의 형상에 대응하는 둥근 원형을 가질 것이고, 경화 후에 그 형상을 유지할 것이다. 상기 논의된 Dow 577 탄성 중합체는 또한 경화 단계 중에 약 5%정도 수축하며, 그것에 의해 마스크(85)의 제거를 용이하게 한다. 이 문제에 대한 다른 해결책은 경화 시에 탄성 중합체의 부착을 방해하는 물질로 마스크(80)를 코팅하는 것이다.
도 1로 되돌아가서, 반도체 칩(120)은 컴플라이언트 패드(110)에 접촉된다. 칩(120)은 정면 표면 베어링 접촉부(130)와 배면 표면을 갖는다. 칩의 정면 표면에서는 패드(110)가 칩상의 접촉부를 덮지 않게 하기 위해 컴플라이언트 패드에 대해 정렬된다. 처리의 후속 단계에서, 유전체막(100)과 제2 지지 구조 또는 칩(120)은 제1 플래튼(107)과 제2 플래튼(127) 사이에 함께 압착된다. 플래튼들은 프레스(도시 생략)에 의해 서로를 향해 이동된다. 제1 플래튼은 막(100)의 단자(140)상에 위치하고, 이들 단자들이 실질적으로 동일 평면상에 정렬하게 하며, 제2 플래튼은 칩 (120)의 배면 표면상에 위치한다. 이 공정 중에, 패드(110)는 압축된다. 이런 압축의 범위는 각 패드의 높이, 다양한 단자(140)의 높이 및 다른 허용 오차들에 따라 패드에서 패드로 변화한다. 패드가 이런 방식으로 변형을 조절할 수 있기 때문에, 압축 전의 패드들의 높이는 정확하게 균일할 필요는 없다. 패드(115)와 같은 일부 특히 짧은 패드들은 압축 후에도 칩 표면과 접촉할 수 없다. 이 상태는 나머지 패드들이 제1 플래튼을 향하여 단자들(140)을 실질적으로 지지한다면 받아들여질 수 있다.
패드(110)가 상술된 패드 형성 공정 중에 단지 부분적으로 경화되는 경우, 패드들은 칩이 그들을 향해 압축될 때 칩(120)에 점착 및 고착된다. 바람직한 실시예에서, 칩(120)은 약 100℃ 내지 180℃로 가열되고, 그후 패드(110)를 향해 압축되어 부분적으로 경화된 패드(110)가 칩(120)의 열에 의하여 완전히 경화하고, 그동안에 칩의 정면 표면에 고착한다. 이를 대신하여, 칩(120)을 고착하기 위해 접착제, 실리콘 겔, 또는 비경화 실리콘 탄성 중합체막을 정점상에 제공함으로써 각 패드의 정점이 점착성으로 만들어질 수 있다. 유사하게, 칩 표면은 접촉부(130)로부터 이격한 영역에 접착제로 코팅될 수 있으며, 패드(110)의 첨단부는 그런한 접착에 참여한다. 칩(120)에 대한 패드(110)의 고착이 칩(120)과 막(100) 사이의 정렬을 유지하도록 하지만, 칩이 패드(110)을 향해 압축됨으로써 제 위치에 유지될 수 있는 한 패드(110)가 칩(120)에 고착되는 것이 반드시 필요한 것은 아니다. 상기 공정의 이 단계 중에 인가된 열 및 압력은 막 및 칩이 플래튼들 사이에 압착될 때 달성되는 높이 및 형상으로 패드를 "세트" 또는 영구적으로 변형시킨다. 이 방식으로 일단 세트하면, 패드는 압착 단계 중에 달성된 것과 동일한 상대 위치에 필름과 막을 유지하려 하며, 그것에 의해 서로 동일 평면상에 정렬하여 단자(140)를 유지하려 한다.
칩(120)상의 접촉부(130)는 임의의 적절한 수단을 통해 상기 막(100)상의 단자(140)에 부착된다. 이 실시예에서, 각 접촉부(130)는 그 사이에서 연장하는 가요성 리드(150)를 통해 하나의 단자(140)에 전기 접속된다. 상기 단자(140)는 도전성 블라인드 비아(blind via)(상기 막(100)의 제2 표면에서 제1 표면까지 연장하고, 유전체막(100)의 제1 표면과 실질적으로 한 평면 내의 폐쇄 하부 표면을 갖는)와 땜납 볼(파선으로 도시)으로 이루어지며, 그것은 일반적으로 패키지가 완료된 후에 부착된다.
도 2에 도시되어 있는 바와 같이, 낮은 점성계수 컴플라이언트 충전자(170)가 인접 패드(110) 사이의 통로를 통해 칩(120)과 유전체막(100) 사이에 배치된다. 주입 노즐(160)이 막(100)의 에지에 인접하게 배치된다. 충전자(170)는 노즐을 통해 통로(117)로 통과한다. 컴플라이언트 충전자(170)는 탄성 중합체, 겔 또는 물질이 자체의 컴플라이언시를 유지하는 한 탄성 중합체, 겔 또는 컴플라이언트 틱소트로픽 물질로 이루어질 수 있다. 그런 충전자의 일 예가 Dow Corning사에서 제조된 탄성 중합체 Q1-4939이다. 바람직한 실시예에서, 충전자(170)는 인접 패드들(110) 사이의 통로(117)로 액체의 흐름을 용이하게 하는데 적합한 점성 계수를 갖는 경화 가능한 액체 탄성 중합체로 이루어진다. 밀폐된 공기에 의해 야기되는 액체 탄성 중합체내의 기포가 소거될 수 있게 하기 위해 진공 배기된 환경(evacuated environment)이 탄성 중합체 흐름 동안에 제공될 수 있다. 모세관 작용이 탄성 중합체가 패드, 칩 및 막을 습윤시킬 때 통로(117)로 낮은 점성 계수 액체 탄성 중합체(170)를 끌어들이기 쉽다. 액체 탄성 중합체(170)는 표면 장력 때문에 칩과 기판 사이에 유지되기 쉽다. 그러나 필요하다면, 어셈블리의 에지는 액체(170)를 가두기 위해 임의의 적절한 수단에 의해 폐쇄될 수 있다. 이 공정 중에, 액체 탄성 중합체는 리드(150)를 또한 캡슐 봉입한다. 이어서, 액체(170)는 압축 단계동안 사용된 플래튼(107, 127)과 같은 평탄한 대향 표면 사이에 유지되는 동안, 통상적으로 어셈블리를 가열함으로써 경화된다. 이것은 칩(120)과 유전체막(100) 사이에 평면의 컴플라이언트 인터페이스를 생성한다. 결과의 어셈블리는 각각의 반도체 칩 패키지를 형성하도록 자유롭게 될 수 있다.
제어된 두께를 갖는 컴플라이언트 캡슐 봉입층을 형성하기 위해 컴플라이언트 충전자가 인접 패드(110) 사이에 주입되는 동안, 컴플라이언트 패드의 기능은 칩과 유전체막 사이에 균일하게 지지된 평평한 버팀대(standoff)를 제공하는 것이라는 점을 이해하는 것은 중요하다. 지지의 균일성이 있는 한, 패드가 도 4A 및 4B에 도시되어 있는 바와 같이, 단일 또는 복수 단자(140)에 대해 직접 형성되는 지, 또는 패드(110)가 도 4C에서와 같이 단자(140)에 대하여 랜덤하게 형성되는 지는 문제가 되지 않는다. 공통 어레이내의 모든 패드가 동일한 일반적 형상 또는 치수로 이루어지는 지도 또한 문제가 되지 않는다.
도 5A는 제1 지지 구조와 컴플라이언트 패드의 바람직한 실시예의 평면도를 도시한다. 테이프(200)는 반도체 산업에서 "탭(TAB)" 처리 또는 테이프 자동 접착에 공통적으로 사용되는 형태의 테이프 조작 장치에 물려져 사용하는데 적합한 스프로킷(sprocket) 홀(210)과 같은 형상들을 배치 및 조작한 막의 연속적인 긴 스트립이다. 테이프(200)는 자체의 길이를 따라 이격된 복수의 영역(201)을 포함하고, 그런 영역 각각은 하나의 칩에 대한 지지 구조를 구성한다. 각 영역은 제1 표면상의 그리드에 배치되는 패드(220)를 가지며, 패드는 그 사이에 통로(203)을 한정하고, 제2 표면상에 단자(207)를 가지며, 단자들은 테이프내의 개구 또는 "접착 윈도우"를 가로질러 연장하는 리드(225)에 접속되고, 접착 윈도우는 직사각형 루프 둘레로 연장하는 슬롯의 형태로 이루어진다. 리드는 칩의 접촉부에 접착하는데 적합하다. 예를 들어, 각 리드는 국제 특허 공개 번호 제WO94/03036호에 개시되어 있는 바와 같은 분리가능 섹션을 가질 수 있고, 그 기재는 본 명세서에 참고로 통합되어 있다. 단자 및 리드는 "팬 아웃(fan out)" 형태로 배열될 수 있고, 단자들은 접착 윈도우에 의해 한정되는 루프의 외부의 테이프의 부분상에 배치되며; "팬 인(fan in)" 형태로 배열될 수 있고, 단자들은 접착 윈도우에 의해 둘러싸인 테이프의 부분상에 배치되며; 또는 둘다가 될 수 있다. 그런 테이프는 다수의 영역을 포함하도록 대량생산될 수 있다.
사용할 때, 일련의 칩들은 각 칩을 하나의 영역의 컴플라이언트 패드를 접하고 칩과 패드를 상기 논의된 바와 같은 방식으로 압축 및 접착함으로써 테이프의 다양한 영역에 접착될 수 있다. 각 패드(220)는 부분적으로 경화되거나 그 첨단부상에 접착제, 실리콘 젤 또는 비경화 실리콘 탄성 중합체의 점착층(230)(도 5B)을 가질 수 있으며, 그에 따라 패드는 칩에 고착될 것이다. 선택적으로 또는 추가하여, 칩은 접촉부로부터 이격된 영역내의 제1 표면상에 그런 점착층을 가질 수 있다. 접촉시키는 단계 중에, 테이프는 각 칩과 병렬로 되어, 테이프의 한 영역이 칩상에 중첩하고, 각 칩의 접촉부는 종래의 머신-비전 배열 기술을 사용하면 테이프의 관련 영역의 리드와 대략 배열된다. 이 배열은 압축 및 패드 접착 단계 중에 유지된다. 패드가 칩의 표면에 접착된 후에, 이 접착된 패드는 리드와 접촉부의 배열을 유지한다. 각 영역의 단자들은 각 리드를 사용하고 그것을 칩의 배열된 접촉부에 접속하도록 접착 윈도우로 접착 수단을 진행시킴으로써 관련 칩의 접촉부에 전기 접속된다.
바람직하게는, 접착 수단은 리드의 접착 영역을 포획하여 그것을 칩 접촉부와 더 정확하게 배열하게 만든다. 리드를 접착한 후, 컴플라이언트 충전자는 상술된 바와 실질적으로 동일한 방식으로 패드들 사이의 통로(203)로 도입된다. 일반적으로, 막(200)과 칩은 액체 물질이 도입될 동안 압축된다. 이 동작들은 처리 라인의 분리 위치에서 실행될 수 있다. 한 영역의 패드가 칩에 접착된 후 언제든지, 칩은 스프로킷 홀(210)을 사용하여 테이프를 이동시킴으로써 처리 라인의 후속 위치에 전송될 수 있다. 테이프의 각 영역은 모든 처리 단계가 각 칩 및 막 어셈블리를 제공하도록 완료된 후, 테이프의 나머지로부터 분리될 수 있다. 선택적으로, 각 영역은 최종 처리 단계 전에 분리될 수 있고, 이러한 처리의 일부는 분리 후에 완료될 수도 있다. 본 발명의 추가의 실시예에서, 테이프의 복수의 각 영역은 서로 접속된 상태일 수 있다.
일반적으로, 이들 리드(225)의 각각은 각각의 칩 접촉 패드에 접속될 때, 접착 윈도우(215)의 에지내에서 또는 근처에서 분리될 것이다. 리드 및 단자들이 팬 아웃 패턴으로 배열되면, 이 동작은 테이프의 외곽부로부터 통상적으로 접착 윈도우(215)로서 한정된 루프내의 중앙에 있는 테이프 중앙부(205)를 분리시킨다. 그러나, 테이프 중앙부(205)상에 배치된 컴플라이언트 패드(220)는 접착 단계 중에 리드(225)에 대해 지지부를 제공한다. 역으로, 팬 인 배열에서, 각 영역의 외곽부는 리드들을 접속한 후 선택적으로 제거될 수 있다.
도 5C에 도시되어 있는 대체 실시예에서, 테이프의 복수의 각 영역(201)은 함께 유지하고, 이러한 처리 중에 서로 분리되지 않는다. 테이프의 짧은 길이는 멀티칩 모듈로서 나란히 복수의 칩을 유지한다. 그러므로, 도 5C에 도시되어 있는 바와 같이, 이들 칩 또는 모듈의 배면 표면은 테이프의 나머지와 무관한 칩들을 지탱하는 테이프의 짧은 길이를 절단하는 단계 전 또는 후에 열 스프레더/싱크(270)에 맞물려질 수 있다. 또한, 열 도전성 다이 부착 물질이 칩으로부터의 열 전송을 돕기 위해 칩(240)과 열 스프레더(270) 사이에 사용될 수 있다. 그런 다이 부착 물질은 반도체 산업에서 광범위하게 사용된다.
추가의 대체적 구성에서, 각 칩에 대한 지지 구조를 형성하는데 적합한 복수의 각 영역은 패널의 형상으로 한 개의 막상에 2 차원 어레이로 나란히 형성된다. 복수의 칩이 멀티칩 어셈블리를 형성하기 위해 상기 논의된 바와 동일한 방식으로 이들 영역에 부착된다. 복수의 칩들이 사용되는 어느 배열에서, 패드를 접촉 및 압축하는 단계와 액체 컴플라이언트 충전자를 주입하는 단계는 전체 어레이를 수용하기에 충분히 큰 플래튼을 사용하여 모든 칩들에 대해 동시에 실행될 수 있으며, 또는 각 칩이 분리 처리되도록 순차적으로 처리될 수도 있다.
도 6은 제1 표면상에 접촉부(도시 생략)를 갖는 제2 지지 구조 또는 반도체 웨이퍼(350)와 제1 지지 구조 또는 막(300) 사이에 형성되는 도 1 및 도 2를 참조하여 기술된 바와 같은 컴플라이언트 인터페이스의 측면도이다. 웨이퍼(350)는 집적된 복수의 각 칩들을 포함하는데, 각각의 칩은 제1 표면의 일부를 한정하고 복수의 접촉부를 포함한다. 막(300)은 단자(305)에 접속된 리드(도시 생략)를 구비하고 그 제2 평면상에 단자(305)를 갖는다. 단자(305) 및 리드는 각각이 하나의 칩에 대응하는 복수의 영역에 배치된다. 막의 각 영역은 상기 논의된 바와 같이 접촉 윈도우(도시 생략)를 포함할 수 있다.
웨이퍼(350)와 결합하기 전에, 그 사이의 통로(325)을 한정하는 컴플라이언트 패드(320)가 막의 제1 표면상에 형성된다. 여기에 다시, 각 패드(320)이 부분적으로 경화되거나, 또는 그 첨단부상에 경화 가능한 점착 물질을 가질 수 있다. 막 (300)은 팽팽하게 신장되어 강성 링 구조(310)에 접착된다. 막(300)은 웨이퍼와 일렬로 되어, 막의 각 영역이 웨이퍼의 한 칩과 정렬되고, 리드가 접촉부와 정렬된다. 웨이퍼는 컴플라이언트 패드(320)에 접한다. 플래튼(360)이 웨이퍼(350)의 배면 표면상에 인가된다. 다른 플래튼(370)이 단자(305)를 결합시키기 위해 막의 제2 표면상에 인가된다. 상술된 바와 동일한 방식으로, 플래튼들은 서로를 향해 힘이 가해져서, 그것에 의해 패드(320)를 압축하고 접촉부(303)를 서로 실질적으로 동일 평면상에 배열되게 한다. 접촉부 및 패드가 이런 위치에 유지될 때, 플래튼(360)/웨이퍼(350)를 가열함으로써 패트는 완전히 경화되거나 또는 세트(set)될 수 있고, 그것에 의해 막을 웨이프상의 제 위치에 고정시킨다. 이를 대신하여, 점착성 접착제가 패드(320)를 웨이퍼(350)에 접착시키기 위해 접촉부 둘레의 웨이퍼의 제1 표면에 도포될 수 있다. 이 동작 후에, 리드가 웨이퍼 접촉부에 접착되며, 그 이후 액체 경화 가능한 탄성 중합체(340)가 통로(325)로 주입된다. 접촉부가 플래튼들에 의해 제 위치에 유지될 때, 액체 탄성 중합체는 전체 웨이퍼 및 막의 모든 영역을 둘러싸는 완전한 어셈블리를 형성하도록 경화된다.
각각의 완전히 캡슐 봉입된 부분들이 웨이퍼로부터 절단될 수 있다. 이들 분리된 부분들은 이 부분들과 인쇄 배선 기판과 같은 최종 지지 기판들 사이의 열 팽창 계수 불일치를 조절하기 위해 컴플라이언트 인터페이스를 가질 것이다. 또한, 캡슐 봉입물은 습기 및 오염 물질로부터 이러한 각 부분을 보호한다.
도 7은 유지 소자(400)를 사용하여 제 위치에 유지되는 컴플라이언트 패드 (410)의 어레이를 갖는 추가의 실시예를 도시한다. 패드(410)는 일반적으로 반도체 칩의 접촉부 지탱 표면(제2 지지 구조) 또는 가요성 유전체막(제1 지지 구조) 중하나의 상부에, 접착제를 이들 중 한 표면상에 배치함으로써, 고정가능하게 배치된다. 유지 소자(400)가 이어서 제거된다. 바람직하게는, 유지 소자(400)는 웨이퍼 또는 막중 하나에 대해 패드(410)의 접착되는 것을 배제하기 위해 패드로부터 용이하게 분리되거나 또는 벗겨지는 물질로 제조된다. 도 1에 도시되어 있는 패드(110)는, 표유하는 비경화 탄성 중합체에 의해 접촉부가 오염되지 않도록, 일반적으로 칩의 접촉부 지탱 표면을 가로질러 스크리닝되거나 경화되지 않는다. 도 7에 도시되어 있는 실시예에서, 그러나, 패드는 각각 구조적인 완전성을 유지할 수 있는 포인트까지 완전히 경화되거나 또는 부분적으로 경화된 후 부착된다. 그러므로, 패드 (410)는 정확하게 배치될 수 있고, 일반적으로 칩의 접촉부가 오염될 것이라는 염려없이 칩의 표면상에 고착된다. 패드들은 칩과 플래튼을 사용하는 지지 기판 사이에서 압축되고, 이 실시예와 관련하여 더 완전하게 기술되는 바와 같이, 이어서 액체 탄성 중합체가 인접 패드들 사이의 통로로 주입되며 경화된다.
도 8의 실시예는 패드(510)가 제1 측면상에 톱니모양을 갖는 열 스프레더 (520)를 포함하는 제2 지지 구조와 가요성 유전체막을 포함하는 제1 지지 구조 (500) 사이에서 압축되는 대체 실시예의 측면도이다. 칩(530)이 열 스프레더(520)의 톱니모양내에 배치되어 칩의 정면 또는 접촉 지탱 표면(580)이 톱니모양의 개구 (opening)에서 외부로 면하고, 열 스프레더의 제1 표면(570)으로부터 외부로 면한다. 유전체막(500)은 접착 윈도우(550), 일 표면상의 단자(590) 및 단자(590)에 접속되는 리드(595)를 갖는다. 패드(510)가 상기 논의된 어느 하나의 기술에 의해 유전체막(570) 또는 열 스프레더상에 제공된 후에, 유전체막(500)과 열 스프레더(520)는 정렬되어, 유전체막의 외곽부가 제1 표면(570)을 중첩하고, 접착 윈도우 (550)가 칩상의 접촉부와 정렬된다. 리드(595)는 칩의 접촉부에 접착된다. 리드를 접착한 후, 접착 윈도우는 막(500)에 고착하는 땜납 마스크와 같은 추가의 유전 물질의 시트(540)에 의해 폐쇄되고, 막(500)을 연속적으로 형성한다. 일반적으로 리드를 접착하기 전에, 패드(510)는 열 스프레더(520)와 한 쌍의 플래튼(도시 생략) 사이의 막(500)을 결합함으로써 제1 표면(570)을 향해 압축되며, 그 결과 하나의 그런 플래튼은 표면(570)으로부터 대향하는 열 스프레더의 후방 표면상에 지탱되고, 다른 플래튼은 단자(590)상에 지탱된다. 이 압축은 단자들을 동일 평면상에 배열되게 한다. 상술된 바와 같이, 액체 컴플라이언트 충전자(560)는 패드들 사이의 통로로 주입되어 플래튼들이 시스템을 압축상태로 유지하는 동안 경화된다. 이 실시예에서, 패드들은 시트(540)와 칩(530) 사이의 인터페이스에 제공되지 않는다. 하나의 땜납 마스크(540), 또는 다른 적절한 컨테이닝 수단이 접착 윈도우(550)상에 배치되면, 컴플라이언트 충전재(560)가 칩(530)을 동시에 캡슐 봉입할 동안 평탄한 컴플라이언트 인터페이스를 생성하는 인접 패드들(510) 사이에 주입될 수 있다.
본 발명의 여러 실시예를 전체적으로 기술하였지만, 상기 기재한 본 발명을 벗어나지 않는 다수의 대안 및 등가물이 존재한다는 것을 당업자에게는 명백하게 될 것이다. 따라서 본 발명이 상기 설명에 의해 제한되는 것은 아니고 첨부된 청구범위에 의해서만 제한된다는 것을 이해할 수 있을 것이다.
본 발명은 반도체 칩 및 다른 전자 부품을 장착하는데 사용될 수 있다.

Claims (41)

  1. 제1 지지 구조(100)--상기 제1 지지 구조는 제1 표면 및 상기 제1표면 상의 투과성(porous) 탄성층을 가짐--를 제공하는 단계;
    상기 투과성 층에 대하여 제2 지지 구조(120)의 제1 표면을 접촉시키는 단계; 및
    상기 접촉시키는 단계 후에 상기 투과성 층 속으로 제1 경화 가능한 (curable) 액체(170)를 배치하는 단계를 포함하는 반도체 칩용 컴플라이언트 (compliant) 인터페이스 제조 방법.
  2. 제1항에 있어서, 상기 제1 경화 가능한 액체는 경화 가능한 탄성 중합체 (elastomer) 또는 경화 가능한 겔 캡슐 봉입물(gel encapsulant)인 컴플라이언트 인터페이스 제조 방법.
  3. 제1항에 있어서, 상기 배치 단계 전에 진공 배기된 환경(evacuated environment)을 제공하는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법.
  4. 제1항에 있어서, 상기 투과성 탄성층은 그 사이에 통로(channel)들을 정의하는 복수의 컴플라이언트 유전체 패드(110)를 포함하고, 상기 제1 경화 가능한 액체는 상기 통로들 사이로 배치되는 컴플라이언트 인터페이스 제조 방법.
  5. 제4항에 있어서, 상기 제1 액체가 상기 통로들 사이로 도입된 후에 상기 제1 액체를 적어도 부분적으로 경화시키는 단계를 더 포함하고, 그것에 의해 컴플라이언트 층이 상기 지지 구조들 사이에 형성되는 컴플라이언트 인터페이스 제조 방법.
  6. 제5항에 있어서, 상기 배치 단계 전에 상기 제1 및 제2 지지 구조(100, 120)사이의 상기 컴플라이언트 패드(110)를 압축하는 단계를 더 포함하는 컴플라이언트인터페이스 제조 방법.
  7. 제6항에 있어서, 상기 압축 단계는 한 쌍의 대향 플래튼(platen)(107, 127)사이의 제1 및 제2 지지 구조를 결합하고, 상기 플래튼들을 함께 작동시키는 단계를 포함하는 컴플라이언트 인터페이스 제조 방법.
  8. 제7항에 있어서, 상기 제1 지지 구조는 상기 제2 지지 구조로부터 이격된 제2 표면상에 복수의 단자(140)를 가지고, 상기 플레튼중 하나(107)는 상기 배치 단계 전에 상기 단자들을 서로 실질적으로 동일 평면상에 배열되게 하기 위해 상기 단자들(140)상에 유지되는 컴플라이언트 인터페이스 제조 방법.
  9. 제8항에 있어서, 상기 압축 단계는 상기 패드가 상기 실질적으로 동일 평면상의 배열에 상기 단자들을 유지하기 쉽도록 상기 컴플라이언트 패드를 세팅하는단계를 포함하는 컴플라이언트 인터페이스 제조 방법.
  10. 제9항에 있어서, 상기 제1 지지 구조는 가요성 유전체 시트인 컴플라이언트인터페이스 제조 방법.
  11. 제1항에 있어서, 상기 제1 지지 구조를 제공하는 단계는,
    상기 지지 구조(100)의 상기 제1 표면의 최상부에, 자체를 관통하는 복수의 홀들을 갖는 마스크(80)를 제공하는 단계와;
    제2 경화 가능한 액체로 상기 마스크내의 홀들을 충전하는 단계와;
    상기 마스크를 제거하는 단계와;
    상기 제2 액체를 적어도 부분적으로 경화시키는 단계를 포함하며,
    그에 의해 상기 컴플라이언트 패드(110)가 생성되는 컴플라이언트 인터페이스 제조 방법.
  12. 제11항에 있어서, 상기 제2 액체를 경화시키는 단계는 상기 제2 액체를 100℃ 내지 180℃ 사이로 가열하는 단계를 포함하는 컴플라이언트 인터페이스 제조 방법.
  13. 제11항에 있어서, 상기 제2 액체를 경화시키는 단계는 상기 제2 액체를 자외선 광에 노출시키는 단계를 포함하는 컴플라이언트 인터페이스 제조 방법.
  14. 제11항에 있어서, 상기 제2 액체를 경화시키는 단계는 자외선 광 및 가열을 결합 사용하여 상기 제2 액체를 적어도 부분적으로 경화시키는 단계를 포함하는 컴플라이언트 인터페이스 제조 방법.
  15. 제11항에 있어서, 상기 충전 단계는 상기 제2 액체가 상기 마스크내의 홀을 충전시키도록 상기 마스크의 노출 표면 전반에 걸쳐 상기 제2 액체를 도포하는 단계를 포함하고, 상기 마스크(85)내의 홀들(95)은 노출 표면에서 작은 직경을 가지고 상기 유전체 시트의 제1 표면에 인접한 표면에서 큰 직경을 가지는 컴플라이언트 인터페이스 제조 방법.
  16. 제10항에 있어서, 상기 제2 지지 구조(120)는 그의 제1 표면상에 복수의 접촉부(130)를 갖는 반도체 칩인 컴플라이언트 인터페이스 제조 방법.
  17. 제16항에 있어서, 상기 배치 단계 전에 하나의 단자(140)에 각 접촉부(130)를 전기 접속시키는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법.
  18. 제17항에 있어서, 상기 접촉시키는 단계는 컴플라이언트 패드가 접촉부를 덮지 않게 하기 위해 상기 칩을 정렬시키는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법.
  19. 제18항에 있어서, 컴플라이언트 패드에 대해 상기 칩을 압축하기 전에, 임의의 부분적으로 경화된 패드를 더 완전하게 경화되게 하고 상기 칩에 고착되도록 상기 칩을 가열하는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법.
  20. 제10항에 있어서, 상기 제2 지지 구조는 제1 측면상에 톱니모양을 갖는 열 스프레더(520)를 포함하고, 상기 방법은 상기 접촉부가 상기 제1 지지 구조(540)의 제1 표면을 향해 외부로 면하게 하기 위해 상기 톱니모양내에 제1 표면상에 접촉부를 갖는 반도체 칩(530)을 배치하는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법.
  21. 제20항에 있어서, 임의의 부분적으로 경화된 패드를 더 완전하게 경화되게 하고 상기 가열 스프레더에 고착하도록, 컴플라이언트 패드를 향하여 열 스프레더를 압축하기 전에 상기 열 스프레더를 가열하는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법.
  22. 제20항에 있어서, 상기 배치 단계 전에 하나의 단자(540)에 각 접촉부를 전기 접속시키는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법,
  23. 제10항에 있어서, 상기 제2 지지 구조의 제2 표면을 접촉부를 갖는 반도체칩의 접촉부 지탱 표면에 고착시키는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법.
  24. 제23항에 있어서, 상기 제2 지지 구조는 가요성 유전체 시트인 컴플라이언트 인터페이스 제조 방법.
  25. 제1항에 있어서, 상기 제공 단계는,
    자체를 관통하는 복수의 홀들을 갖는 홀딩 소자(400)를 제공하는 단계와;
    경화 가능한 액체 탄성 중합체로 상기 홀딩 소자내의 홀을 충전시키는 단계와;
    상기 탄성 중합체를 경화시키는 단계와;
    상기 경화 단계 후에 상기 탄성 중합체를 상기 유전체 시트의 제1 표면에 고착시키는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법.
  26. 제1항에 있어서, 상기 제1 지지 구조는 상기 제1 표면과 복수의 단자(260)를 갖는 제2 표면을 가지고, 상기 제공 단계는 복수의 컴플라이언트 패드(220)를 지지구조의 제1 표면에 부착하는 단계를 포함하는데, 상기 패드는 그 사이에 통로를 정의하며, 상기 제2 지지 구조는 접촉 지탱 표면과 그 표면상의 접촉부를 각각 갖는 복수의 분리된 반도체 칩(240)들을 포함하는데, 상기 칩들은 상기 접촉 지탱 표면이 공통의 방향을 향하고 제1 칩 표면을 정의하도록 하나의 어레이내에 배치되고,상기 접촉시키는 단계는 컴플라이언트 패드를 향하여 상기 제1 칩 표면을 접촉시키는 단계를 포함하고, 상기 배치 단계는 상기 접촉시키는 단계 이후에 상기 통로들 사이에 액체를 배치하는 단계를 포함하며, 그것에 의해 상기 반도체 칩들과 상기 지지 구조가 단일한 어셈블리가 되도록 정의되고, 상기 방법은 각 단자를 하나의 접촉부에 전기 접속시키는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법.
  27. 제26항에 있어서, 상기 액체가 상기 통로들 사이에 도입된 후에 상기 액체를 경화시키는 단계를 더 포함하고, 그것에 의해 제1 칩 표면과 지지 구조 사이의 컴플라이언트 층이 형성되는 컴플라이언트 인터페이스 제조 방법.
  28. 제27항에 있어서, 상기 경화 단계 후에 상기 단일 어셈블리를 적어도 하나의 칩을 각각 포함하는 개개의 부품으로 부분 분할하는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법.
  29. 제28항에 있어서, 상기 제1 지지 구조는 가요성 유전체 시트이고, 상기 접촉시키는 단계는 상기 컴플라이언트 패드를 제1 칩 표면으로 압축시키는 단계를 포함하는 컴플라이언트 인터페이스 제조 방법.
  30. 제1항에 있어서, 상기 제1 지지 구조(300)는 상기 제1 표면과 복수의 단자(305)를 갖는 제2 표면을 가지고;
    상기 제공 단계는 복수의 컴플라이언트 패드(320)를 상기 지지 구조의 제1 표면에 부착하는 단계를 포함하고, 상기 패드는 그 사이에 통로들을 정의하며;
    상기 제2 지지 구조는 복수의 접촉부를 각각 갖는 복수의 통합 반도체 칩을 갖는 웨이퍼(350)이고, 상기 접촉시키는 단계는 상기 컴플라이언트 패드를 향해 상기 웨이퍼를 접촉하는 단계를 포함하고;
    상기 방법은 각 접촉부를 하나의 단자에 전기 접속시키는 단계를 추가로 포함하며;
    상기 배치 단계는 상기 전기 접속 단계 후에 상기 통로들 사이에 상기 액체를 배치하는 단계를 포함하는 컴플라이언트 인터페이스 제조 방법.
  31. 제30항에 있어서, 상기 액체가 상기 통로들 사이에 도입된 후에 상기 액체를 경화시키는 단계를 더 포함하고, 그것에 의해 상기 웨이퍼와 상기 지지 구조 사이의 컴플라이언트 층이 형성되는 컴플라이언트 인터페이스 제조 방법.
  32. 제31항에 있어서, 상기 경화 단계 후에 상기 웨이퍼를 각 칩으로 부분 분할하는 단계를 더 포함하는 컴플라이언트 인터페이스 제조 방법.
  33. 제31항에 있어서, 상기 지지 구조는 가요성 유전체 시트이고, 상기 접촉시키는 단계는 상기 배치 단계 이전에 상기 웨이퍼의 제1 표면과 상기 유전체 시트 사이의 상기 컴플라이언트 패드를 압축하는 단계를 포함하는 컴플라이언트 인터페이스 제조 방법.
  34. 제1 표면을 갖는 제1 지지 구조(100)와:
    상기 지지 구조의 제1 표면에 부착되어 그 사이에 통로들(117)을 정의하는 복수의 컴플라이언트 유전체 패드(110)와:
    상기 컴플라이언트 패드를 향해 접촉되는 제2 지지 구조의 제1 표면과;
    상기 통로들내에 배치되는 컴플라이언트 충전자를 포함하는 반도체 칩용 컴플라이언트 인터페이스.
  35. 제34항에 있어서, 상기 충전자는 완전히 또는 부분적으로 경화된 탄성 중합체 또는 겔 캡슐 봉입물인 반도체 칩용 컴플라이언트 인터페이스.
  36. 제34항에 있어서, 상기 제1 지지 구조는 제2 표면상에 복수의 단자(140, 207)를 갖는 가요성 유전체 시트(100, 200)인 반도체 칩용 컴플라이언트 인터페이스.
  37. 제36항에 있어서, 상기 제2 지지 구조는 제1 표면상에 복수의 접촉부를 갖는 반도체 칩인 반도체 칩용 컴플라이언트 인터페이스.
  38. 제37항에 있어서, 상기 칩상의 각 접촉부를 하나의 단자에 전기 접속시키는 수단을 더 포함하는 반도체 칩용 컴플라이언트 인터페이스.
  39. 제36항에 있어서, 상기 제2 지지 구조는 제1 측면상에 톱니모양을 갖는 열 스프레더(520)이고, 상기 열 스프레더는 접촉부가 상기 제1 지지 구조의 제1 표면에 대향하여 면하게 하기 위해 톱니모양 내에 배치되는 제1 표면상에 접촉부를 갖는 반도체 칩을 더 포함하는 반도체 칩용 컴플라이언트 인터페이스.
  40. 제35항에 있어서, 상기 제2 지지 구조는 가요성 유전체 시트(540)이고, 상기 제2 지지 구조의 제2 표면은 접촉부를 갖는 반도체 칩의 접촉부 지탱 표면에 고착되는 것을 특징으로 하는 반도체 칩용 컴플라이언트 인터페이스.
  41. 제35항에 있어서, 상기 제2 지지 구조는 접촉 지탱 표면상에 복수의 접촉부를 각각 갖는 복수의 분리된 반도체 칩(240)을 포함하고, 상기 칩들은 상기 접촉 지탱 표면이 공통의 방향을 향하고 상기 제2 지지 구조의 제1 표면을 정의하도록 하나의 어레이에 배치되는 반도체 칩용 컴플라이언트 인터페이스.
KR1019970701682A 1994-09-20 1995-09-20 반도체칩용컴플리언트인터페이스 KR100384255B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US30943394A 1994-09-20 1994-09-20
US08/309,433 1994-09-20
US08/365,699 US5659952A (en) 1994-09-20 1994-12-29 Method of fabricating compliant interface for semiconductor chip
US08/365,699 1994-12-29

Publications (2)

Publication Number Publication Date
KR970706713A KR970706713A (ko) 1997-11-03
KR100384255B1 true KR100384255B1 (ko) 2003-08-19

Family

ID=26976814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970701682A KR100384255B1 (ko) 1994-09-20 1995-09-20 반도체칩용컴플리언트인터페이스

Country Status (8)

Country Link
US (4) US5659952A (ko)
EP (1) EP0800754B1 (ko)
JP (3) JPH10506236A (ko)
KR (1) KR100384255B1 (ko)
AT (1) ATE261649T1 (ko)
AU (1) AU3592895A (ko)
DE (1) DE69532682T2 (ko)
WO (1) WO1996009746A1 (ko)

Families Citing this family (229)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US6486003B1 (en) 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US6097099A (en) * 1995-10-20 2000-08-01 Texas Instruments Incorporated Electro-thermal nested die-attach design
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6460245B1 (en) 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2843315B1 (ja) * 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
US5994222A (en) * 1996-06-24 1999-11-30 Tessera, Inc Method of making chip mountings and assemblies
US6127724A (en) 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
KR100306937B1 (ko) * 1996-12-04 2001-12-17 모기 준이치 수지 밀폐형 반도체 장치 및 그의 제조 방법
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
US6635514B1 (en) 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6417029B1 (en) * 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6266872B1 (en) 1996-12-12 2001-07-31 Tessera, Inc. Method for making a connection component for a semiconductor chip package
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
JP3593833B2 (ja) * 1997-02-10 2004-11-24 富士通株式会社 半導体装置
US6182546B1 (en) 1997-03-04 2001-02-06 Tessera, Inc. Apparatus and methods for separating microelectronic packages from a common substrate
US6049972A (en) * 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6687980B1 (en) * 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
FR2765399B1 (fr) * 1997-06-27 2001-12-07 Sgs Thomson Microelectronics Dispositif semi-conducteur a moyen d'echanges a distance
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
JP2954108B2 (ja) * 1997-09-22 1999-09-27 九州日本電気株式会社 半導体装置およびその製造方法
US6080605A (en) 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
JP2978861B2 (ja) * 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
KR20010031602A (ko) * 1997-10-30 2001-04-16 가나이 쓰토무 반도체 장치 및 그 제조 방법
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
KR100247463B1 (ko) * 1998-01-08 2000-03-15 윤종용 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6333565B1 (en) 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6300254B1 (en) 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6300231B1 (en) 1998-05-29 2001-10-09 Tessera Inc. Method for creating a die shrink insensitive semiconductor package and component therefor
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6492201B1 (en) 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6189772B1 (en) 1998-08-31 2001-02-20 Micron Technology, Inc. Method of forming a solder ball
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6674158B2 (en) * 1998-09-03 2004-01-06 Micron Technology, Inc. Semiconductor die package having a UV cured polymeric die coating
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
WO2000019515A1 (fr) * 1998-09-30 2000-04-06 Seiko Epson Corporation Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
US6284173B1 (en) * 1998-11-06 2001-09-04 Nordson Corporation Method for vacuum encapsulation of semiconductor chip packages
US6069407A (en) * 1998-11-18 2000-05-30 Vlsi Technology, Inc. BGA package using PCB and tape in a die-up configuration
US5999415A (en) * 1998-11-18 1999-12-07 Vlsi Technology, Inc. BGA package using PCB and tape in a die-down configuration
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6455354B1 (en) 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
EP1018760A1 (de) * 1999-01-07 2000-07-12 Alphasem AG Verfahren und Vorrichtung zum Verkapseln eines elektronischen Bauteils, insbesondere eines Halbleiterchips
EP1030349B2 (de) 1999-01-07 2013-12-11 Kulicke & Soffa Die Bonding GmbH Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6543131B1 (en) 1999-03-10 2003-04-08 Tessera, Inc. Microelectronic joining processes with temporary securement
US6255142B1 (en) 1999-10-29 2001-07-03 Nordson Corporation Method for underfilling semiconductor devices
US6373142B1 (en) * 1999-11-15 2002-04-16 Lsi Logic Corporation Method of adding filler into a non-filled underfill system by using a highly filled fillet
US6507113B1 (en) * 1999-11-19 2003-01-14 General Electric Company Electronic interface structures and methods of fabrication
US6602740B1 (en) 1999-11-24 2003-08-05 Tessera, Inc. Encapsulation of microelectronic assemblies
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6560108B2 (en) * 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
US6716671B2 (en) 2000-03-17 2004-04-06 Tessera, Inc. Methods of making microelectronic assemblies using compressed resilient layer
US6529027B1 (en) * 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US6710456B1 (en) 2000-08-31 2004-03-23 Micron Technology, Inc. Composite interposer for BGA packages
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
JP4248761B2 (ja) * 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
US20040241262A1 (en) * 2001-07-09 2004-12-02 Brett Huey Method and apparatus for underfilling electronic components using vacuum assist
FR2828334A1 (fr) * 2001-08-03 2003-02-07 Schlumberger Systems & Service Procede pour rendre connectable electriquement et mecaniquement un dispositif electrique ayant une face munie de plots de contacts
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
WO2003019654A1 (en) * 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6534392B1 (en) 2001-09-14 2003-03-18 Tessera, Inc. Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP2005506690A (ja) * 2001-10-09 2005-03-03 テッセラ，インコーポレイテッド 積層パッケージ
TW504824B (en) * 2001-11-21 2002-10-01 Siliconware Precision Industries Co Ltd Semiconductor package having chip cracking prevention member
JP3727587B2 (ja) * 2001-12-28 2005-12-14 シャープ株式会社 半導体装置の実装方法
DE10201204A1 (de) * 2002-01-14 2003-07-31 Infineon Technologies Ag Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6861278B2 (en) * 2002-04-11 2005-03-01 Nordson Corporation Method and apparatus for underfilling semiconductor devices
US6952047B2 (en) * 2002-07-01 2005-10-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6867065B2 (en) * 2002-07-03 2005-03-15 Tessera, Inc. Method of making a microelectronic assembly
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
AU2003265417A1 (en) * 2002-08-16 2004-03-03 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6677522B1 (en) * 2002-09-26 2004-01-13 International Business Machines Corporation Package for electronic component
EP1579477A2 (en) * 2002-10-11 2005-09-28 Tessera, Inc. Components, methods and assemblies for multi-chip packages
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
JP2006518944A (ja) * 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
US6821816B1 (en) * 2003-06-13 2004-11-23 Delphi Technologies, Inc. Relaxed tolerance flip chip assembly
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
KR101078621B1 (ko) 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
WO2005031863A1 (en) 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
WO2005065207A2 (en) 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7201583B2 (en) * 2003-12-31 2007-04-10 Intel Corporation Three-dimensional flexible interposer
US6981880B1 (en) * 2004-06-22 2006-01-03 International Business Machines Corporation Non-oriented wire in elastomer electrical contact
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
JP5592055B2 (ja) * 2004-11-03 2014-09-17 テッセラ，インコーポレイテッド 積層パッケージングの改良
US20060138643A1 (en) * 2004-12-28 2006-06-29 Daoqiang Lu One step capillary underfill integration for semiconductor packages
WO2006091793A1 (en) * 2005-02-25 2006-08-31 Tessera, Inc. Microelectronic assemblies having compliancy
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US20060286717A1 (en) * 2005-05-06 2006-12-21 Tessera, Inc. Stacked microelectronic assemblies having basal compliant layers
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
DE102006043215A1 (de) * 2006-09-11 2008-03-27 Qimonda Ag Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung
DE102006053916B3 (de) * 2006-11-15 2008-06-19 Qimonda Ag Verfahren zum Herstellen einer Klebefläche auf einer Oberfläche eines Die-Trägers
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
SG148054A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
US7719816B2 (en) 2007-05-22 2010-05-18 Centipede Systems, Inc. Compliant thermal contactor
US7834447B2 (en) * 2007-05-22 2010-11-16 Centipede Systems, Inc. Compliant thermal contactor
CN101874296B (zh) 2007-09-28 2015-08-26 泰塞拉公司 利用成对凸柱进行倒装芯片互连
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8039938B2 (en) * 2009-05-22 2011-10-18 Palo Alto Research Center Incorporated Airgap micro-spring interconnect with bonded underfill seal
US8698322B2 (en) * 2010-03-24 2014-04-15 Oracle International Corporation Adhesive-bonded substrates in a multi-chip module
US8053283B2 (en) * 2010-03-25 2011-11-08 International Business Machines Corporation Die level integrated interconnect decal manufacturing method and apparatus
CN102270619B (zh) * 2010-06-04 2014-03-19 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8228682B1 (en) * 2010-08-20 2012-07-24 Xilinx, Inc. Electronic assembly with trenches for underfill material
US8830689B2 (en) 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8877567B2 (en) * 2010-11-18 2014-11-04 Stats Chippac, Ltd. Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
KR101905893B1 (ko) * 2012-06-13 2018-10-08 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9820384B2 (en) * 2013-12-11 2017-11-14 Intel Corporation Flexible electronic assembly method
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10217649B2 (en) * 2017-06-09 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an underfill barrier
US10340212B2 (en) * 2017-11-28 2019-07-02 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a heat dissipation structure
US11516926B2 (en) * 2018-11-30 2022-11-29 Innolux Corporation Method for manufacturing flexible circuit board
US11676912B2 (en) * 2020-12-23 2023-06-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346861A (en) * 1990-09-24 1994-09-13 Tessera, Inc. Semiconductor chip assemblies and methods of making same

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
US4300153A (en) * 1977-09-22 1981-11-10 Sharp Kabushiki Kaisha Flat shaped semiconductor encapsulation
JPS56160048A (en) * 1980-05-15 1981-12-09 Citizen Watch Co Ltd Mounting structure of integrated circuit
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
US4381602A (en) * 1980-12-29 1983-05-03 Honeywell Information Systems Inc. Method of mounting an I.C. chip on a substrate
US4535350A (en) * 1981-10-29 1985-08-13 National Semiconductor Corporation Low-cost semiconductor device package and process
US4642889A (en) * 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
US4790855A (en) * 1986-09-03 1988-12-13 Jolly David F Total elastic support member for use with an orthopedic device
JPH01129431A (ja) * 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
JPH01155633A (ja) * 1987-12-14 1989-06-19 Hitachi Ltd 半導体装置
JPH01164054A (ja) * 1987-12-21 1989-06-28 Hitachi Ltd 集積回路
JPH01235261A (ja) * 1988-03-15 1989-09-20 Hitachi Ltd 半導体装置及びその製造方法
JPH01253926A (ja) * 1988-04-04 1989-10-11 Mitsui Toatsu Chem Inc 半導体装置のリードフレーム
JPH01278755A (ja) * 1988-05-02 1989-11-09 Matsushita Electron Corp リードフレームおよびこれを用いた樹脂封止型半導体装置
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JPH0256941A (ja) * 1988-08-20 1990-02-26 Matsushita Electric Works Ltd 半導体素子の封止方法
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH02278750A (ja) * 1989-04-19 1990-11-15 Nec Corp チップキャリア
US5082811A (en) * 1990-02-28 1992-01-21 E. I. Du Pont De Nemours And Company Ceramic dielectric compositions and method for enhancing dielectric properties
JPH0797649B2 (ja) * 1990-03-07 1995-10-18 三菱電機株式会社 半導体圧力センサ装置およびその製造方法
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
JPH0433348A (ja) * 1990-05-29 1992-02-04 Sharp Corp 半導体装置
JP2892117B2 (ja) * 1990-08-01 1999-05-17 株式会社東芝 半導体装置の製造方法
JP2843658B2 (ja) * 1990-08-02 1999-01-06 東レ・ダウコーニング・シリコーン株式会社 フリップチップ型半導体装置
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JP2786734B2 (ja) * 1990-09-28 1998-08-13 株式会社東芝 半導体装置
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5265329A (en) * 1991-06-12 1993-11-30 Amp Incorporated Fiber-filled elastomeric connector attachment method and product
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5194930A (en) * 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
JP2927081B2 (ja) * 1991-10-30 1999-07-28 株式会社デンソー 樹脂封止型半導体装置
JPH05175280A (ja) * 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
JP3339881B2 (ja) * 1992-07-16 2002-10-28 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP3151219B2 (ja) * 1992-07-24 2001-04-03 テツセラ，インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
JP3445641B2 (ja) * 1993-07-30 2003-09-08 株式会社デンソー 半導体装置
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5431571A (en) * 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
US6255738B1 (en) * 1996-09-30 2001-07-03 Tessera, Inc. Encapsulant for microelectronic devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346861A (en) * 1990-09-24 1994-09-13 Tessera, Inc. Semiconductor chip assemblies and methods of making same

Also Published As

Publication number Publication date
JP2008060585A (ja) 2008-03-13
EP0800754A4 (en) 1999-06-09
JPH10506236A (ja) 1998-06-16
US6133639A (en) 2000-10-17
DE69532682T2 (de) 2005-04-14
WO1996009746A1 (en) 1996-03-28
JP2004186700A (ja) 2004-07-02
KR970706713A (ko) 1997-11-03
EP0800754B1 (en) 2004-03-10
AU3592895A (en) 1996-04-09
EP0800754A1 (en) 1997-10-15
US20030027374A1 (en) 2003-02-06
DE69532682D1 (de) 2004-04-15
US6723584B2 (en) 2004-04-20
US5659952A (en) 1997-08-26
US6525429B1 (en) 2003-02-25
ATE261649T1 (de) 2004-03-15
JP4708401B2 (ja) 2011-06-22
JP4056467B2 (ja) 2008-03-05

Similar Documents

Publication Publication Date Title
KR100384255B1 (ko) 반도체칩용컴플리언트인터페이스
US7368818B2 (en) Methods of making microelectronic assemblies including compliant interfaces
US6521480B1 (en) Method for making a semiconductor chip package
KR100330937B1 (ko) 복수의 초소형 전자소자를 리드변형을 이용하여 접속하는 방법 및 장치
US7943422B2 (en) Wafer level pre-packaged flip chip
US6848173B2 (en) Microelectric packages having deformed bonded leads and methods therefor
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
US6170151B1 (en) Universal unit strip/carrier frame assembly and methods
US7534652B2 (en) Microelectronic elements with compliant terminal mountings and methods for making the same
US5605547A (en) Method and apparatus for mounting a component to a substrate using an anisotropic adhesive, a compressive cover film, and a conveyor
US20060108698A1 (en) Microelectronic assemblies and methods of making microelectronic assemblies
US6686015B2 (en) Transferable resilient element for packaging of a semiconductor chip and method therefor
JPH05102343A (ja) 半導体装置の実装構造及び半導体装置の実装方法
EP1503412A2 (en) Semiconductor device and manufacturing method of the same
US6687980B1 (en) Apparatus for processing flexible tape for microelectronic assemblies
JP3826458B2 (ja) ダイボンディング材を接着する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080407

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee